KR20180014404A - Organic light emitting display device and method of manufacturing the same - Google Patents

Organic light emitting display device and method of manufacturing the same Download PDF

Info

Publication number
KR20180014404A
KR20180014404A KR1020160097571A KR20160097571A KR20180014404A KR 20180014404 A KR20180014404 A KR 20180014404A KR 1020160097571 A KR1020160097571 A KR 1020160097571A KR 20160097571 A KR20160097571 A KR 20160097571A KR 20180014404 A KR20180014404 A KR 20180014404A
Authority
KR
South Korea
Prior art keywords
layer
region
insulating layer
display device
bending
Prior art date
Application number
KR1020160097571A
Other languages
Korean (ko)
Inventor
장이식
정유호
최영석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160097571A priority Critical patent/KR20180014404A/en
Publication of KR20180014404A publication Critical patent/KR20180014404A/en

Links

Images

Classifications

    • H01L51/0097
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • H01L27/3276
    • H01L51/5253
    • H01L51/56
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/5338
    • H01L2251/558
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

A flexible display device according to an embodiment of the present invention is disclosed. The flexible display device comprises: a flexible substrate having a display region, a pad region extending from the display region, and a bending region extending from a pad region; a first buffer layer which is disposed on the flexible substrate and has a plurality of layers, and whose thickness in the bending region is thinner than that in the other regions except the bending region; a first protective member disposed on the first buffer layer in the pad region; a first insulating layer disposed on the first protective member in the pad region; a gate line disposed on the first insulating layer and extending from the display region; a second insulating layer disposed on the gate line in the pad region; a connection line electrically connected to the gate line; and a second buffer layer covering the gate line, wherein a portion of the connection line is disposed on the second insulating layer and the other portions are disposed on the first buffer layer in the bending region.

Description

유기발광 표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}Technical Field [0001] The present invention relates to an organic light emitting diode (OLED) display device and a method of manufacturing the same,

본 명세서는 플렉서블 표시장치 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible display device and a method of manufacturing the same.

다양한 정보를 화면으로 구현해 주는 영상표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 유기발광 소자의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치 등이 각광받고 있다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Accordingly, an organic light emitting display device for displaying an image by controlling the amount of light emitted from the organic light emitting device has attracted attention.

유기발광 소자는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 박막화가 가능하다는 장점이 있다. 일반적인 유기발광 표시장치는 기판에 화소구동 회로와 유기발광 소자가 형성된 구조를 갖고, 유기발광 소자에서 방출된 빛이 기판 또는 배리어층을 통과하면서 화상을 표시하게 된다.The organic light emitting device is advantageous in that it can be made thin as a self-luminous device using a thin light emitting layer between electrodes. A general organic light emitting display has a structure in which a pixel driving circuit and an organic light emitting element are formed on a substrate, and light emitted from the organic light emitting element passes through a substrate or a barrier layer to display an image.

유기발광 표시장치는 별도의 광원장치 없이 구현되기 때문에, 플렉서블(flexible) 표시장치로 구현되기에 용이하다. 이때, 플라스틱, 박막 금속(metal foil) 등의 플렉서블 재료가 유기발광 표시장치의 기판으로 사용된다.Since the organic light emitting display device is implemented without a separate light source device, it is easy to be implemented as a flexible display device. At this time, a flexible material such as plastic or metal foil is used as the substrate of the organic light emitting display device.

한편, 유기발광 표시장치가 플렉서블(flexible) 표시장치로 구현되는 경우에, 그 유연한 성질을 이용하여 표시장치의 여러 부분을 휘거나 구부리려는 연구가 수행되고 있다. 이러한 연구는 주로 새로운 디자인과 UI/UX를 위해 수행되고 있으며, 일각에서는 표시장치 모서리의 면적을 줄이기 위해 이러한 연구가 수행되기도 한다.On the other hand, when the organic light emitting display device is implemented as a flexible display device, studies are being conducted to flex or bend various portions of the display device using the flexible nature thereof. These studies are mainly performed for new designs and UI / UX, and in some cases these studies are performed to reduce the area of display edges.

본 명세서는 제조 공정을 단순화한 플렉서블 표시장치 및 이의 제조방법을 제공하는 것을 목적으로 한다. It is an object of the present invention to provide a flexible display device in which the manufacturing process is simplified and a manufacturing method thereof.

본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

본 명세서의 일 실시예에 따라 플렉서블 표시장치가 제공된다. 플렉서블 표시장치는, 표시 영역, 표시 영역에서 연장된 패드 영역 및 패드 영역에서 연장된 벤딩 영역을 구비하는 플렉서블 기판, 플렉서블 기판 상에 배치되고, 복수 개의 층을 구비하며, 벤딩 영역에서의 두께가 벤딩 영역을 제외한 다른 영역에서의 두께보다 얇은 제1 버퍼층, 패드 영역에서 제1 버퍼층 상에 배치되는 제1 보호부재, 패드 영역에서, 제1 보호부재 상에 배치되는 제1 절연층, 제1 절연층 상에 배치되며, 표시 영역으로부터 연장되는 게이트 배선, 패드 영역에서 게이트 배선 상에 배치되는 제2 절연층, 게이트 배선과 전기적으로 연결되는 연결 배선 및 연결 배선을 덮는 제2 버퍼층을 포함하고, 연결 배선의 일 부분은 패드 영역에서 제2 절연층 상에 배치되며, 일 부분 이외의 부분은 벤딩 영역에서 제1 버퍼층 상에 배치된다.According to one embodiment of the present disclosure, a flexible display device is provided. A flexible display device includes: a flexible substrate having a display region, a pad region extending in a display region, and a bending region extending in a pad region; a flexible substrate disposed on the flexible substrate and having a plurality of layers, A first protective layer disposed on the first buffer layer in the pad region, a first insulating layer disposed on the first protective layer in the pad region, a second insulating layer disposed on the first insulating layer, And a second buffer layer covering the gate wiring extending from the display region, the second insulating layer disposed on the gate wiring in the pad region, the connection wiring electrically connected to the gate wiring, and the connection wiring, Is disposed on the second insulating layer in the pad region, and a portion other than the one portion is disposed on the first buffer layer in the bending region.

제1 보호부재는, 인접한 또 다른 제1 보호부재와 이격되도록 구비될 수 있다.The first protection member may be provided so as to be spaced apart from another adjacent first protection member.

제1 보호부재는, 벤딩 영역에서 제1 절연층과 제1 버퍼층의 일 부분이 동일한 패터닝장비로 제거될 수 있도록 구비될 수 있다.The first protective member may be provided such that a portion of the first insulating layer and the first buffer layer in the bending region can be removed by the same patterning equipment.

플렉서블 표시장치는, 표시 영역에서 제1 버퍼층 상에 배치되는 박막트랜지스터 보호부재를 더 포함하고, 제1 보호부재는 박막 트랜지스터 보호부재와 동일한 물질일 수 있다.The flexible display device further includes a thin film transistor protecting member disposed on the first buffer layer in the display area, and the first protecting member may be the same material as the thin film transistor protecting member.

플렉서블 표시장치는, 제1 절연층과 제2 절연층 사이에 배치되는 제2 보호부재를 더 포함할 수 있다.The flexible display device may further include a second protection member disposed between the first insulation layer and the second insulation layer.

제2 보호부재는, 게이트 배선과 동일한 물질일 수 있다.The second protective member may be the same material as the gate wiring.

제2 보호부재는, 제1 보호부재와 인접한 제1 보호부재 사이에서 플렉서블 기판이 노출되어, 이물이 존재하는 것을 방지하도록 구비될 수 있다.The second protection member may be provided to prevent the flexible substrate from being exposed between the first protection member and the adjacent first protection member to prevent the foreign matter from being present.

제2 보호부재는, 연결 배선과 인접한 또 다른 연결 배선이 쇼트(short)되는 것을 방지할 수 있다.The second protection member can prevent another connection wiring adjacent to the connection wiring from being short-circuited.

제2 보호부재의 끝단은, 제2 절연층의 끝단보다 내측에 위치하도록 구비될 수 있다.The end of the second protective member may be provided so as to be located inside the end of the second insulating layer.

본 명세서의 일 실시예에 따른 플렉서블 표시장치의 제조 방법은 표시 영역, 표시 영역에서 연장된 패드 영역 및 패드 영역에서 연장된 벤딩 영역을 구비하는 플렉서블 기판 상에 복수 개의 층을 구비한 제1 버퍼층을 형성하는 단계, 패드 영역 및 벤딩 영역에 있는 제1 버퍼층의 일 부분 상에 제1 보호부재를 패터닝(patterning)하는 단계, 제1 보호부재를 덮도록, 제1 버퍼층 상에 제1 절연층을 형성하는 단계, 제1 절연층 상에 표시 영역으로부터 연장된 게이트 배선 및 게이트 배선을 덮는 제2 절연층을 순차적으로 형성하는 단계, 벤딩 영역에 있는 제1 보호부재를 노출시키 단계, 노출된 제1 보호부재를 식각(etching)하는 단계, 게이트 배선과 전지적으로 연결되도록 패드 영역의 제2 절연층 및 기 벤딩 영역의 제1 버퍼층 상에 연결 배선을 형성하는 단계 및 연결 배선을 덮는 제2 버퍼층을 형성하는 단계를 포함한다.A method of manufacturing a flexible display device according to an embodiment of the present invention includes forming a first buffer layer having a plurality of layers on a flexible substrate having a display region, a pad region extending in a display region, and a bending region extending in a pad region, Patterning the first protective member on a portion of the first buffer layer in the pad region and the bending region; forming a first insulating layer on the first buffer layer to cover the first protective member; Sequentially forming a first insulating layer, a second insulating layer covering the gate wiring and the gate wiring extending from the display region on the first insulating layer, exposing the first protecting member in the bending region, Forming a connection wiring on the first buffer layer of the second insulating layer and the first bending region of the pad region so as to be connected to the gate wiring in a manner of being electrically connected with the gate wiring; And forming a second buffer layer for covering the wiring.

플렉서블 표시장치의 제조 방법은, 노출된 제1 보호부재를 식각하는 단계 후 벤딩 영역에 있는 제1 버퍼층을 식각(etching)하는 단계를 더 포함할 수 있다.The manufacturing method of the flexible display device may further include the step of etching the first buffer layer in the bending region after the step of etching the exposed first protective member.

제1 버퍼층을 식각하는 단계는, 제1 보호부재를 노출시키는 단계와 동일만 패터닝장비를 사용하여 식각(etching)할 수 있다.The step of etching the first buffer layer may be the same as the step of exposing the first protective member, but may be performed using a patterning equipment.

제1 보호부재를 패터닝하는 단계는, 제1 보호부재가 인접한 또 다른 제1 보호부재와 패드 영역 및 벤딩 영역에서 이격되도록 패터닝될 수 있다.The step of patterning the first protective member may be patterned such that the first protective member is spaced apart from the pad region and the bending region with another adjacent first protective member.

게이트 배선을 형성하는 단계는, 패드 영역 및 벤딩 영역에서 제1 절연층의 일 부분을 덮는 제2 보호부재를 형성하는 단계를 포함할 수 있다.The step of forming the gate wiring may include forming a second protective member covering a portion of the first insulating layer in the pad region and the bending region.

제1 보호부재를 노출시키는 단계는, 벤딩 영역에서 제2 보호부재로 덮이지 않은 제1 절연층 부분을 습식 식각(wet-etching)할 수 있다.The step of exposing the first protective member may wet-etch a portion of the first insulating layer not covered with the second protective member in the bending region.

노출된 제1 보호부재를 식각하는 단계는, 제2 보호부재와 노출된 제1 보호부재를 함께 식각할 수 있다.The step of etching the exposed first protective member may etch the second protective member and the exposed first protective member together.

노출된 제1 보호부재를 식각하는 단계는, 패드 영역에 있는 제2 보호부재와 노출된 제1 보호부재를 함께 식각하여, 제2 보호부재의 끝단이 제2 절연층의 끝단보다 내측에 위치하도록 형성될 수 있다.The step of etching the exposed first protective member may include etching the second protective member in the pad region and the exposed first protective member so that the end of the second protective member is located inside the end of the second insulating layer .

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 명세서의 실시예들은, 굴곡 영역을 1차 식각할 때와 2차 식각할 때 동일한 마스크를 사용하여 굴곡 영역 간의 균일도를 향상시킨 플렉서블 표시장치를 제공할 수 있다. Embodiments of the present invention can provide a flexible display device in which the uniformity between the bending regions is improved by using the same mask when the first and second bending regions are etched.

더 구체적으로, 본 명세서의 실시예들은, 굴곡 영역을 1차 식각할 때와 2차 식각할 때 동일한 마스크 장비를 사용하여 제조 공정이 단순화된 플렉서블 표시장치를 제공할 수 있다. More specifically, the embodiments of the present invention can provide a flexible display device in which the manufacturing process is simplified by using the same masking equipment when the first and second bending areas are bend-edged.

이에 따라 본 명세서의 실시예에 따른 유기발광 표시장치는 향상될 수 있다. 본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Accordingly, the OLED display according to the embodiment of the present invention can be improved. The effects according to the embodiments of the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1은 전자장치에 포함될 수 있는 예시적인 플렉서블 표시장치를 도시한다.
도 2는 평평한 부분과 굴곡 부분의 예시적인 배치를 나타낸다.
도 3a 및 3b는 본 명세서의 실시예에 따른 플렉서블 표시장치의 표시 영역의 배치를 나타낸다.
도 4는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 적층 구조를 개략적으로 나타낸 단면도이다.
도 5는 본 명세서의 실시예에 따른 굴곡 패턴의 평면도 및 단면도이다.
도 6a 내지 6c는 플렉서블 표시장치에서 구성 요소들의 예시적인 배치를 보여주는 개략적인 단면도이다.
도 7a 및 7b는 다층 구조 도선의 예시적인 구조를 도시한다.
도 8은 변형 저감 설계의 몇몇 예를 도시한다.
도 9a 및 9b는 다수의 부배선을 갖는 배선 구조의 개략적인 도면을 나타낸다.
도 10은 다이아몬드 배선 디자인을 갖는 여러 예시적인 배선 구조를 도시한다.
도 11a 및 11b는 예시적인 배선 구조의 개략적인 단면도를 나타낸다.
도 12a 및 12b는 수정된 부분을 갖는 예시적인 변형 저감 배선 구조의 개략적인 도면을 나타낸다.
도 13은 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 단면도이다.
도 14a 내지 도 14q는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 제조 단계를 나타낸 도면이다.
도 15는 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 단면도이다.
도 16은 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 단면도이다.
도 17a 내지 도 17r은 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 제조 순서를 나타내는 도면이다.
도 18a 내지 도 18r은 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 제조 순서를 나타내는 도면이다.
Figure 1 shows an exemplary flexible display device that may be included in an electronic device.
Figure 2 shows an exemplary arrangement of flat and curved portions.
3A and 3B show the layout of the display area of the flexible display device according to the embodiment of the present invention.
4 is a cross-sectional view schematically showing a laminated structure of a flexible display device according to an embodiment of the present invention.
5 is a top view and a cross-sectional view of a bending pattern according to an embodiment of the present disclosure.
6A to 6C are schematic cross-sectional views showing an exemplary arrangement of components in a flexible display device.
Figures 7A and 7B show an exemplary structure of a multi-layer structure conductor.
Figure 8 shows some examples of deformation reduction design.
9A and 9B show a schematic view of a wiring structure having a plurality of sub-wirings.
Figure 10 shows several exemplary wiring structures with a diamond wiring design.
Figures 11A and 11B show schematic cross-sectional views of exemplary wiring structures.
Figures 12A and 12B show a schematic diagram of an exemplary strain relief interconnect structure with a modified portion.
13 is a cross-sectional view of a flexible display device according to an embodiment of the present invention.
FIGS. 14A to 14Q are diagrams illustrating a manufacturing step of a flexible display device according to an embodiment of the present invention.
15 is a cross-sectional view of a flexible display device according to another embodiment of the present invention.
16 is a cross-sectional view of a flexible display device according to another embodiment of the present invention.
17A to 17R are views showing a manufacturing procedure of a flexible display device according to another embodiment of the present invention.
18A to 18R are views showing a manufacturing procedure of a flexible display device according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. To fully disclose the scope of the invention to a person skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. The shapes, sizes, ratios, angles, numbers, and the like disclosed in the drawings for describing the embodiments of the present invention are illustrative, and thus the present invention is not limited thereto. Like reference numerals refer to like elements throughout the specification. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

본 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. Where the terms "comprises," "having," "consisting of," and the like are used in this specification, other portions may be added as long as "only" is not used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, if the temporal relationship is described by 'after', 'after', 'after', 'before', etc., May not be continuous unless they are not used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.The first, second, etc. are used to describe various components, but these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

"X축 방향", "Y축 방향" 및 "Z축 방향"은 서로 간의 관계가 수직으로 이루어진 기하학적인 관계만으로 해석되어서는 아니 되며, 본 발명의 구성이 기능적으로 작용할 수 있는 범위 내에서보다 넓은 방향성을 가지는 것을 의미할 수 있다. The terms "X-axis direction "," Y-axis direction ", and "Z-axis direction" should not be construed solely by the geometric relationship in which the relationship between them is vertical, It may mean having directionality.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다. It should be understood that the term "at least one" includes all possible combinations from one or more related items. For example, the meaning of "at least one of the first item, the second item and the third item" means not only the first item, the second item or the third item, but also the second item and the second item among the first item, May refer to any combination of items that may be presented from more than one.

본 명세서에서 플렉서블(flexible) 디스플레이 장치는 연성이 부여된 디스플레이 장치를 의미하는 것으로, 굽힘이 가능한(bendable) 디스플레이 장치, 롤링이 가능한(rollable) 디스플레이 장치, 깨지지 않는(unbreakable) 디스플레이 장치, 접힘이 가능한(foldable) 디스플레이 장치 등과 동일한 의미로 사용될 수 있다. 본 명세서에서 플렉서블 유기 발광 표시장치는 다양한 플렉서블 디스플레이 장치 중 일 예이다.As used herein, a flexible display device refers to a flexible display device, including a bendable display device, a rollable display device, an unbreakable display device, a foldable display device, and the like. In this specification, the flexible organic light emitting display is one example of various flexible display devices.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other, partially or wholly, technically various interlocking and driving, and that the embodiments may be practiced independently of each other, It is possible.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.The sizes and thicknesses of the individual components shown in the figures are shown for convenience of explanation and the present invention is not necessarily limited to the size and thickness of the components shown. Various embodiments of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 전자장치에 포함될 수 있는 예시적인 플렉서블 표시장치를 도시한다.Figure 1 shows an exemplary flexible display device that may be included in an electronic device.

도 1을 참조하면, 상기 플렉서블 표시장치(100)는 적어도 하나의 표시 영역(active area)을 포함하고, 상기 표시 영역에는 픽셀들의 어레이(array)가 형성된다. 하나 이상의 비표시 영역(in표시 영역)이 상기 표시 영역의 주위에 배치될 수 있다. 즉, 상기 비표시 영역은, 표시 영역의 하나 이상의 측면에 인접할 수 있다. 도 1에서, 상기 비표시 영역은 사각형 형태의 표시 영역을 둘러싸고 있다. 그러나, 표시 영역의 형태 및 표시 영역에 인접한 비표시 영역의 형태/배치는 도 1에 도시된 예에 한정되지 않는다. 상기 표시 영역 및 상기 비표시 영역은, 상기 플렉서블 표시장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 상기 표시 영역의 예시적 형태는 오각형, 육각형, 원형, 타원형 등이다.Referring to FIG. 1, the flexible display device 100 includes at least one active area, and an array of pixels is formed in the display area. At least one non-display area (in display area) may be disposed around the display area. That is, the non-display area may be adjacent to one or more sides of the display area. In Fig. 1, the non-display area surrounds a display area of a rectangular shape. However, the shape of the display region and the shape / arrangement of the non-display region adjacent to the display region are not limited to the example shown in Fig. The display area and the non-display area may be in a form suitable for the design of the electronic device on which the flexible display device 100 is mounted. Illustrative forms of the display area are pentagonal, hexagonal, circular, oval, and the like.

상기 표시 영역 내의 각 픽셀은 픽셀 회로와 연관될 수 있다. 상기 픽셀 회로는, 백플레인(backplane) 상의 하나 이상의 스위칭 트랜지스터 및 하나 이상의 구동 트랜지스터를 포함할 수 있다. 각 픽셀 회로는, 상기 비표시 영역에 위치한 게이트 드라이버 및 데이터 드라이버와 같은 하나 이상의 구동 회로와 통신하기 위해, 게이트 라인 및 데이터 라인과 전기적으로 연결될 수 있다.Each pixel in the display area may be associated with a pixel circuit. The pixel circuit may include one or more switching transistors and one or more driving transistors on a backplane. Each pixel circuit may be electrically connected to a gate line and a data line to communicate with one or more driving circuits such as a gate driver and a data driver located in the non-display area.

상기 구동 회로는, 도 1에 도시된 것처럼, 상기 비표시 영역에 TFT(thin film transistor)로 구현될 수 있다. 이러한 구동 회로는 GIP(gate-in-panel)로 지칭될 수 있다. 또한, 데이터 드라이버 IC와 같은 몇몇 부품들은, 분리된 인쇄 회로 기판에 탑재되고, FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 회로 필름을 이용하여 상기 비표시 영역에 배치된 연결 인터페이스(패드/범프, 핀 등)와 결합될 수 있다. 상기 비표시 영역은 상기 연결 인터페이스와 함께 구부러져서, 상기 인쇄 회로(COF, PCB 등)는 상기 플렉서블 표시장치(100)의 뒤편에 위치될 수 있다.The driving circuit may be implemented with a thin film transistor (TFT) in the non-display region, as shown in FIG. This driving circuit may be referred to as a gate-in-panel (GIP). In addition, some components, such as a data driver IC, are mounted on a separate printed circuit board, and circuit films such as flexible printed circuit boards (FPCB), chip-on-film (COF), tape- (Pad / bump, pin, etc.) disposed in the non-display area. The non-display area may be bent with the connection interface so that the printed circuit (COF, PCB, etc.) may be positioned behind the flexible display device 100.

상기 플렉서블 표시장치(100)는, 다양한 신호를 생성하거나 표시 영역내의 픽셀을 구동하기 위한, 다양한 부가 요소들 포함할 수 있다. 상기 픽셀을 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전 회로(electro static discharge) 등을 포함할 수 있다. 상기 플렉서블 표시장치(100)는 픽셀 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 상기 플렉서블 표시장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수 있다. 상기 언급된 부가 요소들은 상기 비표시 영역 및/또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.The flexible display device 100 may include various additional elements for generating various signals or driving pixels in the display area. An additional element for driving the pixel may include an inverter circuit, a multiplexer, an electrostatic discharge circuit, and the like. The flexible display device 100 may also include additional elements associated with functions other than pixel driving. For example, the flexible display device 100 may include additional elements that provide a touch sensing function, a user authentication function (e.g., fingerprint recognition), a multi-level pressure sensing function, a tactile feedback function, . The above-mentioned additional elements may be located in the non-display area and / or an external circuit connected to the connection interface.

상기 플렉서블 표시장치(100)의 여러 부분들은 굴곡선(BL)을 따라 구부러질 수 있다. 상기 굴곡선(BL)은 수평으로(예: 도 1의 X 방향), 수직으로(예: 도 1의 Y 방향), 또는 대각선으로 연장될 수 있다 따라서, 상기 플렉서블 표시장치(100)는, 요구되는 디자인에 기초하여, 수평, 수직, 대각선 방향의 조합으로 구부러질 수 있다.Various portions of the flexible display device 100 may be bent along the curved line BL. The flexible display device 100 may be configured so that the flexible line BL can extend in a horizontal direction (e.g., the X direction in FIG. 1) or in a vertical direction (e.g., in the Y direction in FIG. 1) And can be bent in a combination of horizontal, vertical, and diagonal directions.

언급한 대로, 상기 플렉서블 표시장치(100)의 하나 이상의 모서리(edge)는, 상기 굴곡선(BL)을 따라 중앙 부분(central portion, 101)에서 멀어지도록 구부러질 수 있다. 비록 상기 굴곡선(BL)이 상기 플렉서블 표시장치(100)의 모서리와 가깝게 위치하도록 도시되었지만, 상기 굴곡선(BL)은 상기 중앙 부분(101)을 가로질러 연장되거나, 상기 플렉서블 표시장치(100)의 하나 이상의 꼭지점(corner)에서 대각선으로 연장될 수 있다. 이러한 구조는 상기 플렉서블 표시장치(100)가 폴더블(foldable) 표시장치가 되거나, 또는 접히는 양면에 표시가 이뤄지는 표시장치가 되도록 할 수 있다.As mentioned, one or more edges of the flexible display device 100 may be bent away from the central portion 101 along the bend line BL. Although the bent line BL is shown to be positioned close to the edge of the flexible display device 100, the bent line BL may extend across the central portion 101, And may extend diagonally at one or more corners of the frame. Such a structure may be a display device in which the flexible display device 100 is a foldable display device or a display device on which folding is performed.

상기 플렉서블 표시장치(100)의 하나 이상의 부분이 구부러질 수 있으므로, 상기 플렉서블 표시장치(100)는 실질적으로 평평한(flat) 부분 및 굴곡진 부분으로 정의될 수 있다. 플렉서블 표시장치(100)의 일 부분은 실질적으로 평평(flat)한, 중앙 부분(101)으로 지칭될 수 있다. 플렉서블 표시장치(100)의 일 부분은 소정의 각도로 구부러지며, 이러한 부분은 굴곡 부분(102)으로 지칭될 수 있다. 상기 굴곡 부분(102)은, 소정의 굴곡 반지름으로 실제로 휘어지는 굴곡 구간(bended section)을 포함한다. Since at least one portion of the flexible display device 100 can be bent, the flexible display device 100 can be defined as a substantially flat portion and a curved portion. A portion of the flexible display device 100 may be referred to as a central portion 101 that is substantially flat. A portion of the flexible display device 100 is bent at a predetermined angle, which portion may be referred to as the flexure portion 102. [ The bending portion 102 includes a bended section that actually bends at a predetermined bending radius.

“실질적으로 평평한” 이라는 용어에는 완벽히 평평하지는 않은 부분도 포함된다. 예를 들어, 도 2에 묘사된 오목한 중앙 부분(101a) 및 볼록한 중앙 부분(101b)도 어떤 실시예에서는 실질적으로 평평한 부분으로 기술될 수 있다. 도 2에서, 하나 이상의 굴곡 부분(102)이 오목한 중앙 부분(101a) 또는 볼록한 중앙 부분(101b)의 옆에 존재하고, 굴곡선(BL)을 따라 굴곡 축에 대한 각도를 갖고 안쪽 또는 바깥쪽으로 구부러진다. 굴곡 부분(102)의 굴곡 반지름은 중앙 부분(101a, 101b)의 굴곡 반지름보다 작다. 다시 말해서, “실질적으로 평평한 부분” 이라는 용어는 인접한 구간보다 더 작은 곡률을 갖는 부분을 의미한다.The term " substantially flat " includes portions that are not perfectly flat. For example, the concave central portion 101a and convex central portion 101b depicted in Figure 2 may also be described as substantially flat portions in some embodiments. In Fig. 2, at least one bending portion 102 is present beside a concave central portion 101a or a convex central portion 101b, and is bent inward or outward at an angle to the bending axis along the bending line BL All. The bending radius of the bending portion 102 is smaller than the bending radius of the central portions 101a and 101b. In other words, the term " substantially flat portion " means a portion having a smaller curvature than an adjacent section.

굴곡선(BL)의 위치에 따라서 굴곡선의 일 측에 있는 부분은 플렉서블 표시장치(100)의 중앙을 향해 위치하는 반면, 굴곡선의 타 측에 있는 부분은 플렉서블 표시장치(100)의 모서리을 향해 위치한다. 플렉서블 표시장치(100)의 중앙을 향해 놓이는 부분은 중앙 부분이라 언급될 수 있고 플렉서블 표시장치(100)의 모서리를 향해 놓이는 부분은 모서리 부분이라 언급될 수 있다. 항상 그런 것은 아니지만, 플렉서블 표시장치(100)의 중앙부분은 실질적으로 평평하고, 모서리 부분은 굴곡 부분일수 있다. 실질적으로 평평한 부분은 모서리 부분에도 위치할 수 있다는 점은 언급되어야 한다. 그리고, 플렉서블 표시장치(100)의 몇몇 형상에서, 굴곡 구간은 두 개의 실질적으로 평평한 부분 사이에 놓일 수 있다.The portion on one side of the bending line is positioned toward the center of the flexible display device 100 while the portion on the other side of the bending line is positioned toward the edge of the flexible display device 100 according to the position of the bending line BL . The portion of the flexible display device 100 facing toward the center may be referred to as a center portion and the portion of the flexible display device 100 facing the edge may be referred to as an edge portion. Although not always, the central portion of the flexible display device 100 may be substantially flat and the corner portion may be a curved portion. It should be noted that the substantially flat portion may also be located at the edge portion. And, in some configurations of the flexible display device 100, the flexion period may be between two substantially flat portions.

언급한 대로, 비표시 영역을 구부리면, 비표시 영역이 표시장치의 앞면에서는 안보이거나 최소로만 보이게 된다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 베젤(bezel)로 가려질 수 있다. 상기 베젤은 독자적인 구조물, 또는 하우징이나 다른 적합한 요소로 형성될 수 있다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 블랙 잉크(예: 카본 블랙으로 채워진 폴리머)와 같은 불투명한 마스크 층 아래에 숨겨질 수도 있다. 이러한 불투명한 마스크 층은 플렉서블 표시장치(100)에 포함된 다양한 층(터치센서층, 편광층, 덮개층 등) 상에 마련될 수 있다.As mentioned above, when the non-display area is bent, the non-display area is not visible on the front surface of the display device, or is minimally visible. A part of the non-display area seen from the front side of the display device may be covered with a bezel. The bezel may be formed of a unique structure, or a housing or other suitable element. A portion of the non-display area seen on the front side of the display device may be hidden under an opaque mask layer such as black ink (e.g., a polymer filled with carbon black). This opaque mask layer may be provided on various layers (touch sensor layer, polarizing layer, cover layer, etc.) included in the flexible display device 100. [

몇몇 실시예에서 플렉서블 표시장치(100)의 굴곡 부분은, 이미지를 표시할 수 있는 표시 영역을 포함할 수 있다. 이러한 표시 영역을 이하에서는 제2 표시 영역이라 호칭한다. 즉, 표시 영역의 적어도 일부 픽셀이 굴곡 부분에 포함되도록 굴곡선(BL)이 표시 영역 내에 놓일 수 있다.In some embodiments, the curved portion of the flexible display device 100 may include a display area capable of displaying an image. This display area is hereinafter referred to as a second display area. That is, the curved line BL may be placed in the display area such that at least some pixels of the display area are included in the curved part.

도 3a 및 3b는 각각 본 명세서의 실시예에 따른 플렉서블 표시장치(100)의 표시 영역의 배치를 나타낸다.Figs. 3A and 3B show the layout of the display area of the flexible display device 100 according to the embodiment of the present invention, respectively.

도 3a의 형상에서, 제2 표시 영역 내의 픽셀 매트릭스는, 중앙 부분(101)의 표시 영역으로부터 연속적으로 연장될 수 있다. 또 다르게는, 도 3b의 형상에서, 굴곡 부분(102) 내의 제2 표시 영역과 중앙 부분(101) 내의 표시 영역은, 굴곡 구간을 사이에 두고 서로 분리될 수 있다. 중앙 부분(101)과 굴곡 부분(102)은 몇몇 부품들은, 굴곡 구간을 가로질러 놓인 하나 이상의 도선(120)을 통해 전기적으로 연결될 수 있다.3A, the pixel matrix in the second display area can be extended continuously from the display area of the center part 101. [ Alternatively, in the shape of Fig. 3B, the second display region in the bending portion 102 and the display region in the central portion 101 can be separated from each other with the bending section interposed therebetween. The central portion 101 and the flexure portion 102 may be electrically connected by some of the components through one or more leads 120 laid across the flexure section.

제2 표시 영역의 픽셀과 중앙 표시 영역의 픽셀은 구동 회로(예: 게이트 드라이버, 데이터 드라이버 등)에 의해 마치 동일 매트릭스에 있는 것처럼 구동될 수 있다. 이때, 제2 표시 영역의 픽셀과 중앙 표시 영역의 동일한 구동 회로들에 의해 동작될 수 있다. 예를 들어, 중앙 표시 영역의 N번째 행 픽셀과 제2 표시 영역의 N번째 행 픽셀은, 같은 게이트 드라이버로부터 게이트 신호를 수신하도록 구비될 수 있다. 도 3b와 같이, 굴곡 구간을 가로지르는 게이트 배선의 일부 또는 상기 두 표시 영역들의 게이트 배선을 연결하는 브릿지(bridge)는 변형 저감 형상을 가질 수 있다.The pixels of the second display region and the pixels of the central display region can be driven as if they are in the same matrix by a driving circuit (e.g., gate driver, data driver, etc.). At this time, it can be operated by the same driving circuits of the pixel of the second display area and the central display area. For example, the Nth row pixel of the central display area and the Nth row pixel of the second display area may be provided to receive a gate signal from the same gate driver. As shown in FIG. 3B, a bridge connecting part of the gate wiring crossing the bending section or the gate wiring of the two display areas may have a deformation reducing shape.

제2 표시 영역의 기능에 따라서는, 제2 표시 영역의 픽셀이 중앙 표시 영역의 픽셀과 분리되어 구동될 수도 있다. 즉, 제2 표시 영역의 픽셀은, 표시 영역의 픽셀 매트릭스와는 분리된 독립된 매트릭스로 구동회로에 인식될 수 있다. 이 경우, 제2 표시 영역의 픽셀은, 중앙 표시 영역의 픽셀에 신호를 공급하는 구동회로와는 다른 하나 이상의 분리된 구동회로로부터 신호를 수신할 수 있다.Depending on the function of the second display region, the pixels of the second display region may be driven separately from the pixels of the central display region. That is, the pixels of the second display area can be recognized by the driving circuit in an independent matrix separated from the pixel matrix of the display area. In this case, the pixels of the second display area can receive signals from at least one separate driving circuit different from the driving circuit that supplies signals to the pixels of the central display area.

그 형상에 상관없이, 굴곡 부분의 제2 표시 영역은 플렉서블 표시장치(100)의 2차 표시 영역으로 기능할 수 있다. 또한, 제2 표시 영역의 크기는 특별히 제한되지 않는다. 제2 표시 영역의 크기는 전자장치에 내장된 기능에 의존할 수 있다. 예를 들어, 제2 표시 영역은 GUI(graphical user interface), 버튼, 문자 메시지 등과 같은 이미지 및/또는 문자를 제공하는 데에 사용될 수 있다. 몇몇 경우에, 제2 표시 영역은 여러 목적(예: 상태 표시)의 다양한 색의 빛을 제공하는 데에 사용될 수 있고, 이때 제2 표시 영역의 크기는 중앙 부분 내의 표시 영역만큼 클 필요는 없다.Regardless of the shape, the second display region of the bent portion can function as the secondary display region of the flexible display device 100. [ The size of the second display area is not particularly limited. The size of the second display area may depend on the functions embedded in the electronic device. For example, the second display area can be used to provide images and / or characters such as graphical user interface (GUI), buttons, text messages, and the like. In some cases, the second display area may be used to provide light of various colors (e.g., status indications) of various colors, wherein the size of the second display area need not be as large as the display area in the center part.

도 4는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 적층 구조를 개략적으로 나타낸 단면도이다. 4 is a cross-sectional view schematically showing a laminated structure of a flexible display device according to an embodiment of the present invention.

도 4에서는 설명의 편의를 위하여, 상기 중앙 부분(central portion, 101)은 실질적으로 평평하고, 상기 굴곡 부분(102)은 상기 플렉서블 표시장치(100)의 모서리에 있는 것으로 도시되었다. 도시된 것처럼, 하나 이상의 굴곡 부분(102)은, 굴곡축에 대한 굴곡각 θ 및 굴곡 반지름 R을 갖고 상기 중앙 부분(101)으로부터 바깥쪽으로 구부러질 수 있다. 상기 각 굴곡 부분(102)의 크기는 동일할 필요는 없다. 즉, 각 굴곡 부분(102)에서 굴곡선(BL)으로부터 베이스 층(106)의 외곽 모서리까지의 길이는 서로 다를 수 있다. 또한, 굴곡 축 둘레의 굴곡 각 θ 및 상기 굴곡축으로부터의 곡률 반지름 R은 굴곡 부분(102)마다 다를 수 있다.In FIG. 4, for convenience of explanation, the central portion 101 is substantially flat, and the curved portion 102 is shown as being at the edge of the flexible display device 100. As shown, the at least one bending portion 102 can bend outwardly from the central portion 101 with a bending angle? And a bending radius R with respect to the bending axis. The size of each bent portion 102 need not be the same. That is, the lengths from the bent line BL to the outer edge of the base layer 106 in each bent portion 102 may be different from each other. In addition, the bending angle? Around the bending axis and the radius of curvature R from the bending axis may be different for each bending portion 102.

도 4에 도시된 예에서, 상기 굴곡 부분(102)의 오른쪽은 90°의 굴곡각 θ를 갖고, 상기 굴곡 부분(102)은 실질적으로 평면인 구간을 포함한다. 굴곡 부분(102)은 더 큰 굴곡각 θ로 구부러져, 상기 플렉서블 표시장치(100)의 왼쪽 굴곡 부분(102)과 같이, 굴곡 부분(102)의 일 부분이 중앙 부분(101)의 아래로 갈 수 있다. 또한, 굴곡 부분(102)은 90° 이하의 굴곡각 θ로 구부러질 수도 있다.In the example shown in Fig. 4, the right side of the bending portion 102 has a bending angle [theta] of 90 [deg.], And the bending portion 102 includes a section that is substantially planar. The bending portion 102 is bent at a larger bending angle? So that a portion of the bending portion 102 can be moved below the central portion 101, such as the left bending portion 102 of the flexible display device 100 have. Further, the bent portion 102 may be bent at a bending angle? Of 90 degrees or less.

몇몇 실시예에서, 상기 굴곡 부분(102)의 곡률 반지름(radius of curvatures)은 약 0.1 mm에서 약 10 mm 사이일 수 있고, 바람직하게는 약 0.1 mm에서 약 5 mm 사이 또는, 약 0.1 mm에서 약 1 mm 사이, 또는 약 0.1 mm에서 약 0.5 mm 사이일 수 있다. 몇몇 실시예에서, 굴곡 부분(102)에서의 곡률 반지름은 0.5 mm보다 작을 수 있다.In some embodiments, the curvature radius of curvature 102 may be between about 0.1 mm and about 10 mm, and preferably between about 0.1 mm and about 5 mm, or between about 0.1 mm and about 0.1 mm. 1 mm, or between about 0.1 mm and about 0.5 mm. In some embodiments, the radius of curvature in the flexure portion 102 may be less than 0.5 mm.

상기 플렉서블 표시장치(100)의 특정 부분에서의 강도 및/또는 견고성을 증가시키기 위해, 하나 이상의 지지층(108)이 상기 베이스 층(106)의 하부에 제공될 수 있다. 예를 들어, 상기 지지층(108)은 상기 중앙 부분(101)의 아래쪽 면에 제공될 수 있다. 상기 지지층(108)은 더 큰 유연성이 필요한 굴곡 구간에는 제공되지 않을 수 있다. 상기 지지층(108)은 상기 중앙 부분(101) 아래에 위치한 굴곡 부분(102) 상에 제공될 수 있다. 특정 부분의 강도를 높이면, 상기 플렉서블 표시장치(100)에 다양한 부품들을 정확히 구성하고 배치하는 데에 도움이 된다. 상기 베이스 층(106)이 상기 지지층(108)보다 더 큰 탄성을 갖는 경우에, 상기 지지층(108)은 상기 베이스 층(106)에서의 갈라짐(crack) 발생을 억제하는 데에 기여할 수 있다.At least one support layer 108 may be provided at the bottom of the base layer 106 to increase the strength and / or rigidity at a particular portion of the flexible display device 100. For example, the support layer 108 may be provided on the lower surface of the central portion 101. The support layer 108 may not be provided in the bending section where greater flexibility is required. The support layer 108 may be provided on the curved portion 102 located below the central portion 101. Increasing the strength of a specific portion helps to accurately configure and arrange various components in the flexible display device 100. If the base layer 106 has greater elasticity than the support layer 108, the support layer 108 may contribute to suppress cracking in the base layer 106.

상기 베이스 층(106) 및 상기 지지층(108)은 폴리이미드, 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레플레이트, 기타 적합한 폴리머의 조합으로 구성된 박형 플라스틱 필름으로 만들어질 수 있다. 상기 베이스 층(106) 및 상기 지지층(108)의 형성에 사용될 수 있는 다른 적합한 물질은 박형 유리, 유전체로 차폐된 금속 호일(metal foil), 다층 폴리머, 나노 파티클 또는 마이크로 파티클과 조합된 고분자 물질이 포함된 고분자 필름 등일 수 있다. 상기 플렉서블 표시장치(100)의 여러 부분에 제공되는 지지층(108)이 모두 동일한 물질일 필요는 없다. 예를 들어, 박형 유리층이 중앙 부분(101)에 대한 지지층(108)으로 사용되면서, 플라스틱 필름이 모서리 부분에 대한 지지층(108)으로 사용될 수 있다.The base layer 106 and the support layer 108 may be made of a thin plastic film composed of a combination of polyimide, polyethylene naphthalate (PEN), polyethylene terephthalate, and other suitable polymers. Other suitable materials that may be used to form the base layer 106 and the support layer 108 include polymeric materials in combination with thin glass, dielectric foil metal foil, multilayer polymer, nanoparticles, or microparticles. A polymer film included therein, and the like. The supporting layer 108 provided in various portions of the flexible display device 100 need not all be the same material. For example, a plastic film can be used as the support layer 108 for the corner portion, while a thin glass layer is used as the support layer 108 for the central portion 101.

상기 베이스 층(106) 및 상기 지지층(108)의 두께 또한 상기 플렉서블 표시장치(100)의 디자인에 있어서 고려할 사항이다. 한 관점에서, 만약 상기 베이스 층(106)이 과도한 두께를 갖는다면, 상기 베이스 층(106)이 작은 곡률 반경으로 구부러지는 것이 어렵다. 또, 상기 베이스 층(106)의 과도한 두께는, 굴곡 시에 그 위에 배치된 부품에 기계적 스트레스를 가중시킨다. 그러나, 다른 관점에서, 상기 베이스 층(106)이 너무 얇다면, 그 위에 배치된 부품들을 지탱할 기판으로서 너무 약하다.The thickness of the base layer 106 and the support layer 108 is also a consideration in the design of the flexible display device 100. In one aspect, if the base layer 106 has an excessive thickness, it is difficult for the base layer 106 to bend to a small radius of curvature. Also, the excessive thickness of the base layer 106 increases the mechanical stress on the components disposed thereon during bending. However, from another perspective, if the base layer 106 is too thin, it is too weak as a substrate to support the components disposed thereon.

이와 같은 요구 조건을 만족시키기 위해, 상기 베이스 층(106)은 약 5μm에서 약 50μm의 두께를 가질 수 있다, 바람직하게는, 상기 베이스 층(106)은 약 5μm에서 약 30μm의 범위나, 약 5μm에서 약 16μm의 범위의 두께를 가질 수 있다. 상기 지지층(108)은 약 100μm에서 약 125μm, 약 50μm에서 약 150μm, 약 75μm에서 200μm, 150μm 이하, 또는 100μm 이상의 두께를 가질 수 있다.Preferably, the base layer 106 has a thickness in the range of about 5 microns to about 30 microns, or preferably about 5 microns To about 16 < RTI ID = 0.0 > m. ≪ / RTI > The support layer 108 may have a thickness of from about 100 m to about 125 m, from about 50 m to about 150 m, from about 75 m to 200 m, from 150 m to 100 m.

일 실시예에서, 약 10μm에서 약 16μm 사이의 두께를 갖는 폴리이미드 층이 상기 베이스 층(106)으로 사용되고, 약 50μm에서 약 125μm 사이의 두께를 갖는 폴리에틸렌 테레프탈레이트(PET) 층이 상기 지지층(108)으로 사용된다. 다른 실시예에서, 약 10μm에서 약 16μm 사이의 두께를 갖는 폴리이미드 층이 상기 베이스 층(106)으로 사용되고, 약 50μm에서 약 200μm 사이의 두께를 갖는 박형 유리가 상기 지지층(108)으로 사용된다. 또 다른 실시예에서는, 박형 유리가 상기 베이스 층(106)으로 사용되고, 상기 베이스 층(106)은 파손을 피하기 위해 상기 지지층(108)으로 기능하는 폴리이미드 층을 가진다.In one embodiment, a polyimide layer having a thickness between about 10 [mu] m and about 16 [mu] m is used as the base layer 106 and a layer of polyethylene terephthalate (PET) having a thickness between about 50 [ ). In another embodiment, a polyimide layer having a thickness between about 10 microns and about 16 microns is used as the base layer 106, and thin glass having a thickness between about 50 microns and about 200 microns is used as the support layer 108. [ In another embodiment, a thin glass is used as the base layer 106, and the base layer 106 has a polyimide layer that functions as the support layer 108 to avoid breakage.

제조 과정에서 상기 플렉서블 표시장치(100)의 몇몇 부분들은 외부 광에 노출될 수 있다. 상기 부품들을 제조하는데 쓰이는 물질 또는 상기 부품들 그 자체는, 플렉서블 표시장치(100) 제조 중의 광 노출에 의해 원치 않는 상태 변화(예: TFT에서의 임계 전압 천이 등)를 겪는다. 상기 플렉서블 표시장치(100)의 몇몇 부분은, 다른 부분에 비하여 상기 외부 광에 과도하게 노출된다. 그리고 이는 표시 불균일(예: mura, shadow defects 등)을 야기할 수 있다. 이러한 문제를 최소화하기 위해, 상기 베이스 층(106) 및/또는 상기 지지층(108)은, 외부 광의 양을 줄일 수 있는 물질을 하나 이상 포함할 수 있다.During manufacturing, some portions of the flexible display device 100 may be exposed to external light. The materials used to fabricate the components, or the components themselves, undergo unwanted state changes (e.g., threshold voltage transitions at the TFTs, etc.) due to light exposure during fabrication of the flexible display device 100. Some portions of the flexible display device 100 are excessively exposed to the external light as compared with other portions. This can cause display irregularities (eg mura, shadow defects, etc.). To minimize this problem, the base layer 106 and / or the support layer 108 may include one or more materials capable of reducing the amount of external light.

예를 들어, 상기 광 차단 물질은, 상기 베이스 층(106)의 구성 물질(폴리이미드, 기타 폴리머)에 혼합된 염화 카본 블랙이다. 이와 같이 상기 베이스 층(106), 광 차단 기능을 제공하는 셰이드(shade)를 가진 폴로이미드로부터 형성될 수 있다. 이러한 베이스 층(106)은, 상기 플렉서블 표시장치(100)의 전면에서 입사하는 외부 광의 반사를 줄임으로써, 가시성(visibility)을 향상시킬 수 있다.For example, the light blocking material is a chlorinated carbon black mixed with a constituent material (polyimide, other polymer) of the base layer 106. Thus, the base layer 106 may be formed of polyimide having a shade that provides a light shielding function. This base layer 106 can improve the visibility by reducing the reflection of external light incident on the front surface of the flexible display device 100. [

상기 베이스 층(106) 대신에, 상기 플렉서블 표시장치(100)의 후면(즉, 상기 지지층(108)이 부착된 면)으로부터 입사하는 광의 양을 줄이기 위해, 상기 지지층(108)이 광 차단 물질을 포함할 수도 있다. 상기 지지층(108)의 구성 물질은, 위에서 설명한 것과 유사하게, 하나 이상의 광 차단 물질과 혼합될 수 있다. 더 나아가, 상기 베이스 층(106) 및 상기 지지층(108)이 모두 하나 이상의 광 차단 물질을 포함할 수 있다. 여기서, 상기 베이스 층(106) 및 상기 지지층(108)에 사용되는 광 차단 물질이 동일할 필요는 없다.In order to reduce the amount of light incident from the rear surface of the flexible display device 100 (that is, the surface to which the support layer 108 is attached) instead of the base layer 106, . The constituent material of the support layer 108 may be mixed with one or more light blocking materials, similar to those described above. Further, both the base layer 106 and the support layer 108 may comprise one or more light-blocking materials. Here, the light shielding material used for the base layer 106 and the support layer 108 need not be the same.

상기 베이스 층(106) 및 상기 지지층(108)이 불요한 외부 광을 차단하게 만드는 것은 표시 균일성을 향상시키고 반사를 감소시키지만, 부품들을 정확하게 배치하기 위한 정렬 표식(alignment marks), 또는 제조 공정의 수행을 위한 정렬 표식을 인식하는 것이 어려워질 수 있다. 예를 들어, 상기 층(layer)들의 배치는 중첩 부분의 외곽을 비교하여 결정되기 때문에, 부품들을 상기 베이스 층(106) 상에 정확히 배치하거나, 또는 상기 플렉서블 표시장치(100)의 구부러짐 중에 정렬하는 것이 더 어려울 수 있다. 이에 더하여, 만약 상기 베이스 층(106) 및/또는 상기 지지층(108)이 과도한 범위의 광 스펙트럼(즉, 가시광, 자외선, 적외선 스펙트럼의 파장)을 차단한다면 상기 플렉서블 표시장치(100)내의 잔해 또는 이물질을 확인하는 것이 문제될 수 있다.Making the base layer 106 and the support layer 108 block out unwanted external light improves display uniformity and reduces reflection but can also cause alignment marks to accurately position the components, It may be difficult to recognize the alignment mark for performance. For example, since the arrangement of the layers is determined by comparing the outline of the overlapping portions, it is possible to accurately position the components on the base layer 106, or to align them during bending of the flexible display device 100 It can be more difficult. In addition, if the base layer 106 and / or the support layer 108 block an excessive range of optical spectra (i.e., visible light, ultraviolet light, infrared spectrum wavelengths), the debris or foreign matter in the flexible display device 100 May be a problem.

따라서, 몇몇 실시예에서, 상기 베이스 층(106) 및/또는 상기 지지층(108)에 포함되는 광 차단 물질은, 특정 편광 및/또는 하나 이상의 제조/검사 과정에서 사용되는 특정 파장 범위 이내의 광은 통과하도록 구성된다. 일 예로서, 상기 지지층(108)은 품질 검사 및/또는 정렬 과정에서 사용되는 광(예: UV, IR)은 통과시키되, 가시광 파장 범위의 광은 차단할 수 있다. 상기 제한된 범위의 파장은, 상기 베이스 층(106)이 광 차단 물질을 포함하였을 경우에. 베이스 층(106)에 부착된 인쇄 회로 필름에 의해 생기는 음영이 야기하는, 표시장치의 불균일성 문제를 줄이는데 도움이 된다.Thus, in some embodiments, the light blocking material included in the base layer 106 and / or the support layer 108 can be selected to have a specific polarization and / or light within a specific wavelength range used in one or more manufacturing / . As an example, the support layer 108 may pass light (e.g., UV, IR) used in the quality inspection and / or alignment process and block light in the visible light wavelength range. In the limited range of wavelengths, when the base layer 106 contains a light shielding material. Which helps to reduce the non-uniformity problem of the display device caused by the shading caused by the printed circuit film attached to the base layer 106. [

상기 베이스 층(106) 및 상기 지지층(108)은 특정 형태의 광을 차단시키거나 통과시키는 일을 함께 수행할 수 있다. 예를 들어, 상기 지지층(108)는 해당 광이 상기 베이스 층(106)을 통과하지 못하도록, 광의 편광을 변화시킬 수 있다. 이와 같이, 특정 형태의 광은, 상기 플렉서블 표시장치(100)의 제조 중에 여러 가지 목적을 위해 상기 지지층(108)을 통과할 수 있지만, 상기 베이스 층(106)의 반대 면에 배치된 부품들에 불필요한 영향을 주지 않도록, 상기 베이스 층(106)을 통과할 수는 없다.The base layer 106 and the support layer 108 may together perform blocking or passage of certain types of light. For example, the support layer 108 may change the polarization of light so that the light does not pass through the base layer 106. As such, certain types of light may pass through the support layer 108 for various purposes during fabrication of the flexible display device 100, but may also be applied to components disposed on the opposite side of the base layer 106 It can not pass through the base layer 106 without unnecessary influence.

상기 플렉서블 표시장치(100)의 백플레인(backplane)이 상기 베이스 층(106) 상에 구현된다. 몇몇 실시예에서, 상기 플렉서블 표시장치(100)의 백플레인은, LTPS(low temperature poly silicon) 반도체 층을 활성층(active layer)으로서 사용한 TFT와 함께 구현된다. 일 예에서, 상기 베이스 층(106) 상의 픽셀 회로 및 구동 회로(예: GIP)들은 NMOS LTPS TFT로 구현될 수 있다. 다른 예에서, 상기 상기 플렉서블 표시장치(100)의 백플레인은 NMOS LTPS TFT 및 PMOS LTPS TFT의 조합으로 구현될 수 있다. 예를 들어, 상기 베이스 층(106) 상의 구동 회로(예: GIP)는, 게이트 라인 상의 스캔 신호를 제어하기 위한 배선 수를 줄이기 위해, 하나 이상의 CMOS 회로를 포함할 수 있다.A backplane of the flexible display device 100 is implemented on the base layer 106. [ In some embodiments, the backplane of the flexible display device 100 is implemented with a TFT using a low temperature poly silicon (LTPS) semiconductor layer as an active layer. In one example, the pixel circuit and drive circuitry (e.g., GIPs) on the base layer 106 may be implemented with NMOS LTPS TFTs. In another example, the backplane of the flexible display device 100 may be implemented with a combination of an NMOS LTPS TFT and a PMOS LTPS TFT. For example, the driving circuit (e.g., GIP) on the base layer 106 may include one or more CMOS circuits to reduce the number of wires for controlling the scan signals on the gate lines.

그리고, 몇몇 실시예에서, 상기 플렉서블 표시장치(100)는, 비표시 영역 및/또는 표시 영역 내의 픽셀 회로에 구동 회로들을 구현하기 위해, 여러 종류의 TFT를 채용할 수 있다. 즉, 상기 플렉서블 표시장치(100)의 백플레인을 구현하기 위해, 산화물(oxide) 반도체 TFT 및 LTPS TFT의 조합이 사용될 수 있다. 상기 백플레인에서, 상기 TFT의 유형은 동작 조건 및/또는 관련된 회로 내의 TFT 요구 조건에 따라서 선택될 수 있다In some embodiments, the flexible display device 100 may employ various kinds of TFTs to implement driving circuits in a pixel circuit in a non-display region and / or a display region. That is, in order to implement the backplane of the flexible display device 100, a combination of an oxide semiconductor TFT and an LTPS TFT can be used. In the backplane, the type of the TFT may be selected according to operating conditions and / or TFT requirements in the associated circuit

LTPS TFT는 일반적으로 작은 프로파일(profile)에서도 우수한 캐리어(carrier) 이동도(mobility)를 나타내어, 집적된 구동 회로를 구현하는데 적합하다. 상기 우수한 캐리어 이동도는 LTPS TFT를 빠른 동작 속도를 요하는 부품에 이상적으로 만든다. 상기 언급된 장점에도 불구하고, 다결정 실리콘 반도체 층의 그레인 경계(grain boundary) 때문에 초기 임계 전압(initial threshold voltage)이 LTPS TFT들 간에 다를 수 있다.LTPS TFTs generally exhibit excellent carrier mobility even in a small profile, making them suitable for implementing integrated drive circuits. This superior carrier mobility makes the LTPS TFT ideal for components requiring fast operating speeds. Despite the advantages mentioned above, the initial threshold voltage may differ between the LTPS TFTs due to the grain boundary of the polysilicon semiconductor layer.

IGZO(indium-gallium-zinc-oxide) 반도체 층(이하에서는 산화물 TFT로 지칭)과 같은 산화물(oxide) 기반의 반도체 층을 채용한 TFT는, 상기 LTPS TFT와 많은 측면에서 다르다. 상기 LTPS TFT에 비하여 낮은 이동도에도 불구하고, 상기 산화물 TFT는 일반적으로 전력 효율에서 상기 LTPS TFT보다 더 유리하다. 오프 상태에서 상기 산화물 TFT의 낮은 누설 전류(leakage current)는 액티브 상태를 더 오래 지속시킨다. 이는 픽셀을 구동하기 위해 높은 프레임 레이트(frame rate)가 필요하지 않을 때, 감소된 프레임 레이트에서 픽셀을 구동하는 데에 중요한 장점이 될 수 있다.A TFT employing an oxide-based semiconductor layer such as an IGZO (indium-gallium-zinc-oxide) semiconductor layer (hereinafter referred to as an oxide TFT) differs in many aspects from the LTPS TFT. Despite the low mobility compared to the LTPS TFTs, the oxide TFTs are generally more advantageous in power efficiency than the LTPS TFTs. The low leakage current of the oxide TFT in the off state lasts longer in the active state. This can be an important advantage in driving the pixel at a reduced frame rate when a high frame rate is not required to drive the pixel.

일 예로서, 상기 플렉서블 표시장치(100)는 표시 영역의 전부 또는 일부의 픽셀이 특정 조건 하에서는 감소된 프레임 레이트에서 구동되는 특성을 지닐 수 있다. 이러한 설정에서, 상기 픽셀은, 상기 플렉서블 표시장치(100)에 표시되는 컨텐츠에 의존하여 감소된 비율로 새로 고침(refresh)될 수 있다. 또한, 정지된 이미지 데이터(예: 사용자 인터페이스, 텍스트)를 표시하는 일부의 표시 영역은, 빨리 변하는 이미지 데이터(예: 영화)를 표시하는 다른 부분의 표시 영역에 비해 더 낮은 비율로 새로 고침될 수 있다. 감소된 새로 고침 비율로 구동되는 픽셀은, 데이터 신호가 픽셀에 제공되지 않는 공백 기간(blank period)이 증가할 수 있다. 이는 픽셀에 같은 이미지 데이터를 제공함으로써 소비되는 전력을 최소화할 것이다. 이러한 실시예에서, 픽셀 회로 및/또는 상기 구동 회로를 구현하는 몇몇 TFT는, 상기 공백 기간 동안의 누설 전류를 최소화하기 위해, 산화물 TFT로 형성될 수 있다 상기 픽셀 회로 및/또는 상기 구동 회로에서 누설 전류를 줄임으로써, 상기 픽셀은 디스플레이가 감소된 비율로 새로 고침될 때에도 더 안정적인 휘도 레벨을 달성할 수 있다.As an example, the flexible display device 100 may have a characteristic in which all or a part of pixels of the display area are driven at a reduced frame rate under certain conditions. In this setup, the pixel may be refreshed at a reduced rate depending on the content displayed on the flexible display device 100. [ Also, some of the display areas displaying stopped image data (e.g., user interface, text) can be refreshed at a lower rate than the display areas of other parts displaying fast changing image data (e.g., movies) have. A pixel driven with a reduced refresh rate may increase the blank period during which the data signal is not provided to the pixel. This will minimize the power consumed by providing the same image data to the pixels. In this embodiment, some TFTs implementing the pixel circuit and / or the driving circuit may be formed of oxide TFTs to minimize the leakage current during the blank period. In the pixel circuit and / or the driving circuit, By reducing the current, the pixel can achieve a more stable brightness level even when the display is refreshed at a reduced rate.

상기 산화물 TFT의 다른 특성은, 트랜지스터 간의 초기 임계 전압 변화 문제를 LTPS TFT만큼 많이 겪지 않는다는 점이다. 이러한 측면은 상기 플렉서블 표시장치(100)의 크기가 증가할 때 중대한 장점이 될 수 있다 또한, 바이어스 스트레스(bias stress) 하에서의 LTPS TFT와 산화물 TFT 사이의 임계값 이동이 다르다.Another characteristic of the oxide TFT is that the initial threshold voltage change between the transistors does not suffer as much as the LTPS TFT. This aspect can be a significant advantage when the size of the flexible display device 100 increases. Also, the threshold shift between the LTPS TFT and the oxide TFT under bias stress is different.

상기 언급된 LTPS TFT 및 산화물 TFT의 특징을 고려하여, 상기 플렉서블 표시장치(100)의 몇몇 실시예들은 하나의 백플레인에 LTPS TFT 및 산화물 TFT을 조합하여 적용할 수 있다. 특히, 상기 플렉서블 표시장치(100)의 몇몇 실시예는, 비표시 영역에 구동 회로(예: GIP)를 구현하기 위해 LTPS TFT를 채용하고, 표시 영역에 픽셀 회로를 구현하기 위해 산화물 TFT를 적용할 수 있다. LTPS TFT의 우수한 캐리어 이동도 때문에, 산화물 TFTs로 구현된 구동 회로에 비해, LTPS TFT로 구현된 구동 회로는 더 빠른 속도로 동작할 수 있다. 이에 더하여, LTPS TFT에 의해 더 집적된 구동 회로가 제공될 수 있고, 이로써 비표시 영역의 크기가 감소될 수 있다. 픽셀 회로에 사용되는 산화물 TFT의 우수한 전압 유지 비율에 의해, 픽셀에서의 누설 전류는 감소될 수 있다. 또한 이는 누설 전류에 의해 야기되는 디스플레이 결함을 최소화하면서, 표시 영역의 특정 부분에서, 또는 기 설정된 조건(예: 정지 영상을 표시할 때) 하에서 감소된 프레임 레이트로 픽셀을 구동하도록 한다In view of the above-mentioned characteristics of the LTPS TFT and the oxide TFT, some embodiments of the flexible display device 100 can be applied to a combination of an LTPS TFT and an oxide TFT in one backplane. Particularly, in some embodiments of the flexible display device 100, an LTPS TFT is employed to implement a driving circuit (e.g., GIP) in a non-display region, and an oxide TFT is used to implement a pixel circuit in a display region . Because of the excellent carrier mobility of the LTPS TFT, the driving circuit implemented in the LTPS TFT can operate at a higher speed than the driving circuit implemented with the oxide TFTs. In addition, a drive circuit more integrated by the LTPS TFT can be provided, whereby the size of the non-display area can be reduced. Due to the excellent voltage holding ratio of the oxide TFT used in the pixel circuit, the leakage current in the pixel can be reduced. It also allows the pixel to be driven at a specific frame of the display area or at a reduced frame rate under predetermined conditions (e.g. when displaying still images) while minimizing display defects caused by leakage currents

몇몇 실시예에서, 픽셀 회로는 산화물 TFT로 구현되면서, 구동 회로는, N-형 LTPS TFT 및 P-형 LTPS TFT의 조합으로 구현될 수 있다. 예를 들어, N-형 LTPS TFT 및 P-형 LTPS TFT는 CMOS 게이트 드라이버(예: CMOS GIP, 데이터 드라이버)를 구현하기 위해 사용될 수 있다. 반면, 산화물 TFT는 상기 픽셀 회로의 적어도 몇몇 부분에 적용될 수 있다. 전체가 P-형 또는 N-형 LTPS TFT로 형성된 GIP와는 다르게, 상기 CMOS 게이트 드라이버로부터의 게이트 출력 신호는, DC 신호 또는 논리 하이(high)/로우(low) 신호에 의해 제어될 수 있다. 이로써 게이트 라인이 공백 기간 중에 더 안정적으로 제어되어, 픽셀 회로로부터의 전류 누설과 의도하지 않은 픽셀의 활성화가 억제된다.In some embodiments, while the pixel circuit is implemented as an oxide TFT, the driver circuit may be implemented with a combination of an N-type LTPS TFT and a P-type LTPS TFT. For example, N-type LTPS TFTs and P-type LTPS TFTs can be used to implement CMOS gate drivers (e.g. CMOS GIP, data drivers). On the other hand, an oxide TFT can be applied to at least some portions of the pixel circuit. Unlike the GIP, which is formed entirely of P-type or N-type LTPS TFTs, the gate output signal from the CMOS gate driver can be controlled by a DC signal or a logic high / low signal. As a result, the gate line is more stably controlled during the blank period, and current leakage from the pixel circuit and the inadvertent activation of the pixel are suppressed.

상기 백플레인 상의 CMOS 게이트 드라이버 또는 인버터 회로는 LTPS TFT 및 산화물 TFT의 조합으로 구현될 수 있다. 예를 들어, P-형 LTPS TFT 및 N-형 산화물 TFT가 CMOS 회로를 구현하기 위해 사용될 수 있다. 또한, 상기 표시 영역의 픽셀 회로는, LTPS TFT 및 산화물 TFT를 모두 사용하여 구현될 수 있다. 픽셀 회로 및/또는 구동 회로에 두 종류의 TFT를 적용할 때, 오프 상태 중에 산화물 TFT들 사이의 노드에 남아있는 바이어스를 없애고, 바이어스 스트레스(예: PBTS, NBTS)를 최소화하기 위해, LTPS TFT는 전략적으로 회로 내부에 놓일 수 있다. 추가적으로, 회로 내의 저장 커패시터(storage capacitor)와 연결되는 TFT는, 누설 전류를 최소화하기 위해 산화물 TFT로 형성될 수 있다.The CMOS gate driver or inverter circuit on the backplane may be implemented with a combination of an LTPS TFT and an oxide TFT. For example, P-type LTPS TFTs and N- type oxide TFTs can be used to implement CMOS circuits. Further, the pixel circuit of the display area can be implemented using both the LTPS TFT and the oxide TFT. In order to eliminate the bias remaining at the node between the oxide TFTs and to minimize the bias stress (e.g., PBTS, NBTS) when the two kinds of TFTs are applied to the pixel circuit and / or the driving circuit, the LTPS TFT It can be strategically placed inside the circuit. Additionally, a TFT connected with a storage capacitor in the circuit may be formed of an oxide TFT to minimize leakage current.

유기발광소자(OLED)층은 상기 베이스 층(106)상에 배치된다. 상기 유기발광소자층(150)은 다수 개의 OLED 소자를 포함한다. OLED 소자는, 베이스 층(106) 상에 구현된 픽셀 회로 및 구동 회로, 상기 베이스 층(106) 상의 연결 인터페이스와 연결된 외부의 다른 구동회로에 의해 제어된다. 상기 OLED층은 특정 색상(예: red, green, blue)의 광을 방출하는 유기발광물질 층을 포함한다. 몇몇 실시예에서, 상기 유기발광물질 층은 백색 광(본질적으로는 여러 색상의 광의 조합)을 방출할 수 있는 적층 구조를 가질 수 있다.An organic light emitting diode (OLED) layer is disposed on the base layer 106. The organic light emitting device layer 150 includes a plurality of OLED elements. The OLED element is controlled by a pixel circuit and a driving circuit implemented on the base layer 106, and another external driving circuit connected to the connection interface on the base layer 106. The OLED layer includes a layer of an organic light emitting material that emits light of a specific color (e.g. red, green, blue). In some embodiments, the layer of organic emissive material may have a laminated structure capable of emitting white light (essentially a combination of light of different colors).

상기 봉지층(104)은 상기 유기발광소자층(150)을 공기와 습기로부터 보호하기 위해 제공된다. 상기 봉지층(104)은 공기와 습기의 침투를 감소시키기 위한 여러 물질 층을 포함할 수 있다. 몇몇 실시예에서, 상기 봉지층(104)은 박형 필름 형상으로 제공될 수 있다.The sealing layer 104 is provided to protect the organic light emitting device layer 150 from air and moisture. The encapsulant layer 104 may comprise several layers of material to reduce the penetration of air and moisture. In some embodiments, the encapsulation layer 104 may be provided in the form of a thin film.

상기 플렉서블 표시장치(100)는 표시 특성(예: 외부 광 반사, 색 정확도, 휘도 등)을 제어하기 위해 편광층(110)을 포함할 수 있다. 또한, 상기 커버층(114)은 상기 플렉서블 표시장치(100)를 보호하기 위해 사용될 수 있다.The flexible display device 100 may include a polarizing layer 110 to control display characteristics (e.g., external light reflection, color accuracy, brightness, etc.). In addition, the cover layer 114 may be used to protect the flexible display device 100.

커버층(114)의 일 면 및/또는 상기 편광층(110)의 적어도 한 면의 내부에, 사용자의 터치 입력을 감지하기 위한 전극이 형성될 수 있다. 필요하다면, 터치 감지 전극 및/또는 터치 입력 감지와 연관된 다른 부품이 구비된 독립된 층(이하에서는 터치센서층(112)으로 지칭)이 상기 플렉서블 표시장치(100) 내에 제공될 수 있다. 상기 터치 감지 전극(예: 터치 구동/감지 전극)은 인듐 주석 산화물, 그래핀(graphene)과 같은 탄소 기반 물질, 탄소 나노튜브, 전도성 고분자, 다양한 전도성/비전도성 물질의 혼합물로 만들어진 하이브리드 물질 등의 투명 전도성 물질로 형성될 수 있다. 또한, 금속 메쉬(metal mesh), 예컨대, 알루미늄 메쉬, 은 메쉬 등이 상기 터치 감지 전극으로 사용될 수 있다.An electrode may be formed on one side of the cover layer 114 and / or on at least one side of the polarizing layer 110 to sense the user's touch input. If desired, a separate layer (hereinafter referred to as a touch sensor layer 112) with touch sensing electrodes and / or other components associated with touch input sensing may be provided within the flexible display device 100. The touch sensing electrode (e.g., the touch driving / sensing electrode) may be formed of a conductive material such as indium tin oxide, a carbon based material such as graphene, a carbon nanotube, a conductive polymer, or a hybrid material made of a mixture of various conductive / non- May be formed of a transparent conductive material. In addition, a metal mesh such as an aluminum mesh or a silver mesh may be used as the touch sensing electrode.

상기 터치센서층(112)은 하나 이상의 변형 유전체 물질을 포함할 수 있다. 하나 이상의 전극은 상기 터치센서층(112)과 인터페이스 되거나 상기 터치센서층(112) 부근에 위치할 수 있고, 전극 상의 전기적 변화를 측정하는 신호를 읽을 수 있다. 상기 측정은 분석되어 상기 플렉서블 표시장치(100)에 입력된 압력의 양이 여러 례벨로 평가된다.The touch sensor layer 112 may comprise one or more modified dielectric materials. One or more electrodes may be interfaced with or in proximity to the touch sensor layer 112 and read signals that measure electrical changes on the electrodes. The measurement is analyzed and the amount of pressure input to the flexible display device 100 is evaluated at several bells.

몇몇 실시예에서, 상기 터치 감지 전극은 사용자 입력의 위치를 확인하고, 사용자 입력의 압력을 평가하는 데에 활용될 수 있다. 상기 터치 입력 위치 확인과 터치 압력 측정은, 상기 터치센서층(112)의 일 면에 있는 터치 감지 전극의 커패시턴스 변화를 측정함으로써 수행될 수 있다. 상기 터치 감지 전극 및/또는 다른 전극은 터치 입력에 의한 플렉서블 표시장치(100) 상의 압력을 나타내는 신호를 측정하는 데에 사용될 수 있다. 이러한 신호는 터치 신호와 동시에 또는 다른 타이밍에 터치 감지 전극으로부터 획득된다.In some embodiments, the touch sensing electrode can be utilized to identify the position of the user input and to evaluate the pressure of the user input. The touch input position determination and the touch pressure measurement may be performed by measuring a capacitance change of the touch sensing electrode on one side of the touch sensor layer 112. The touch sensing electrodes and / or other electrodes may be used to measure a signal indicative of the pressure on the flexible display device 100 by a touch input. This signal is obtained from the touch-sensitive electrode at the same time or at a different timing with the touch signal.

상기 터치센서층(112)에 포함된 변형 물질은 전기 활성화 물질일 수 있고, 상기 물질의 진폭 및/또는 진동수는 전기 신호 및/또는 전기장에 의해 제어된다 이러한 변형 물질은 피에조 세라믹(piezo ceramic), 전기 활성화 고분자(electro-active-polymer) 등을 포함한다. 따라서, 상기 터치 감지 전극 및/또는 별도의 전극은 상기 변형 물질을 활성화하여 상기 플렉서블 표시장치(100)를 원하는 방향으로 구부리도록 할 수 있다. 추가적으로, 상기 전기 활성화 물질은 활성화되어 원하는 진동수로 진동하여, 플렉서블 표시장치(100) 상에서 촉각(tactile) 및/또는 감촉(texture) 피드백을 제공한다. 상기 플렉서블 표시장치(100)는 다수의 전기 활성화 물질을 채용하여 상기 플렉서블 표시장치(100)의 구부러짐이나 진동이 동시에 또는 다른 타이밍에 제공되도록 할 수 있다. 이러한 조합은 상기 플렉서블 표시장치(100)로부터 사운드 웨이브(sound wave)를 만드는 데에 사용될 수 있다.The strain material contained in the touch sensor layer 112 may be an electroactive material and the amplitude and / or frequency of the material is controlled by electrical signals and / or electric fields. Such deformable materials may be piezo ceramic, Electro-active-polymer, and the like. Accordingly, the touch sensing electrode and / or the separate electrode may activate the deformable material to bend the flexible display device 100 in a desired direction. Additionally, the electro-active material may be activated to vibrate at a desired frequency to provide tactile and / or texture feedback on the flexible display device 100. The flexible display device 100 employs a plurality of electro-active materials so that bending or vibration of the flexible display device 100 can be provided at the same time or at different timings. This combination can be used to create a sound wave from the flexible display device 100. [

일부 구성 요소들은 굴곡선(BL)을 따른 플렉서블 표시장치(100)의 굴곡을 어렵게 할 수 있다. 지지층(108), 터치센서층(112), 편광층(110) 등과 같은 몇몇 구성 요소들은, 플렉서블 표시장치(100)에 강도를 추가할 수 있다. 또한, 상기 구성 요소들의 두께는 상기 플렉서블 표시장치(100)의 중립 면(neutral plane)을 이동시키고, 그에 따라 상기 구성요소 중 일부는 다른 요소보다 더 큰 굴곡 스트레스를 만든다.Some components may make it difficult to bend the flexible display device 100 along the bending line BL. Some components, such as the support layer 108, the touch sensor layer 112, the polarization layer 110, etc., may add strength to the flexible display device 100. In addition, the thickness of the components moves the neutral plane of the flexible display device 100, such that some of the components create a greater bending stress than the other elements.

상기 플렉서블 표시장치(100)의 더 용이한 굴곡 및 신뢰성 향상을 위해, 굴곡 부분(102)에서 구성 요소들의 구성은 상기 중앙 부분(101)에서와 다르다. 상기 중앙 부분(101)에 존재하는 몇몇 구성 요소들은 상기 굴곡 부분(102)에는 배치되지 않거나, 다른 두께로 제공된다. 상기 지지층(108), 상기 편광층(110), 상기 터치센서층(112), 컬러필터층 및/또는 플렉서블 표시장치(100)의 굴곡을 방해하는 다른 구성 요소들은 상기 굴곡 부분(102)에 없을 수 있다. 상기 굴곡 부분(102)을 사용자가 볼 수 없거나 액세스할 수 없다면, 위와 같은 구성 요소들은 필요하지 않다.In order to improve the bending and reliability of the flexible display device 100, the configuration of the components in the bent portion 102 is different from that in the central portion 101. [ Some of the components present in the central portion 101 are not disposed in the bending portion 102, or are provided in different thicknesses. The other portions of the support layer 108, the polarizing layer 110, the touch sensor layer 112, the color filter layer, and / or the flexible display device 100, which interfere with the bending of the flexible display device 100, have. If the bend portion 102 is not visible or accessible to the user, such components are not required.

사용자에게 정보를 제공하기 위해, 제2 표시 영역이 상기 굴곡 부분(102)에 있지만, 상기 제2 표시 영역에 의해 제공되는 정보의 용도 및/또는 형태에 따라 상기의 구성 요소들 중 일부는 필요치 않다. 예를 들어, 상기 제2 표시 영역이 단지 색상을 발광하거나, 명암 조합(예: 흰색 바탕에 검정색 텍스트 또는 아이콘)으로만 텍스트 또는 단순한 GUI를 표시한다면, 편광층(110) 및/또는 컬러필터층은 상기 굴곡 부분(102)에 불필요하다. 또한, 상기 굴곡 부분(102)에는, 터치 기능이 불필요하다면, 터치센서층(112)이 없을 수 있다. 정보를 표시하기 위한 보조 표시 영역이 굴곡 부분(102)에 제공되지 않더라도, 필요하다면, 상기 굴곡 부분(102)은 터치센서층(112) 및/또는 전기 활성화 물질 층을 포함할 수 있다.In order to provide information to the user, a second display area is in the bend portion 102, but some of the components are not needed depending on the use and / or form of the information provided by the second display area . For example, if the second display area only emits color or displays text or a simple GUI only in a light / dark combination (e.g., black text or icon on a white background), the polarizing layer 110 and / It is unnecessary for the bent portion 102. If the touch function is unnecessary, the touch sensor layer 112 may not exist in the bent portion 102. The flexure portion 102 may include a touch sensor layer 112 and / or a layer of electrically-activating material, if necessary, although no auxiliary display region for displaying information is provided in the flexure portion 102. [

굴곡 구간은 굴곡 스트레스에 의해 가장 큰 영향을 받기 때문에, 굴곡 구간 상의 부품에 여러 가지 스트레스 저감 구조가 적용된다. 이를 위해서, 상기 중앙 부분(101)에 있는 구성 요소 중 일부는, 상기 굴곡 부분(102) 상의 적어도 일 부분에 존재하지 않는다. 상기 굴곡 구간에서 구성 요소를 선택적으로 제거하여, 상기 중앙 부분(101)과 상기 굴곡 부분(102) 있는 부품들 사이의 분리가 이루어짐으로써, 상기 굴곡 구간이 각 구성 요소들로부터 자유롭게 된다.Since the flexion zone is most affected by bending stresses, various stress reduction structures are applied to the components in the flexion zone. To this end, some of the components in the central portion 101 are not present in at least a portion of the curved portion 102. The bending section is freed from the respective components by selectively removing the component in the bending section so that the separation between the central section 101 and the bending section 102 is made.

도 4에 도시된 바와 같이, 상기 중앙 부분(101)에 있는 지지층(108) 및 상기 굴곡 부분(102)에 있는 지지층(108)은, 상기 굴곡 구간(102b)에 지지층(108)이 없음으로 인하여 서로 이격될 수 있다. 상기 베이스 층(106)에 부착된 지지층(108) 대신에, 상기 베이스 층(106)의 아래 굴곡 구간에 끝 부분이 둥근(rounded) 지지 부재(116)가 배치될 수 있다. 다양한 다른 구성 요소들, 예를 들어 상기 편광층(110), 상기 터치센서층(112) 등이 상기 굴곡 구간에 존재하지 않을 수 있다. 상기 구성 요소의 제거는 절단, 에칭(wet etching, dry etching), 스크라이빙(scribing), 기타 적절한 방식을 통해 이루어질 수 있다. 절단이나 기타 제거 대신에, 상기 구성 요소의 분할 조각이 선택된 부분에(예: 중앙 부분 및 굴곡 부분) 형성되어, 굴곡 구간에 해당 구성 요소가 없도록 할 수 있다. 상기 굴곡 부분(102)으로부터 완전히 제거되는 대신에, 몇몇 구성 요소들은 굴곡 스트레스를 줄이기 위해 굴곡선 및/또는 굴곡 구간 내의 일 부분을 따라 굴곡 패턴을 가질 수 있다.4, the supporting layer 108 in the central portion 101 and the supporting layer 108 in the curved portion 102 are arranged in a manner such that the supporting layer 108 is not present in the curved section 102b They can be separated from each other. Instead of the support layer 108 attached to the base layer 106, a rounded support member 116 may be disposed in the lower bending region of the base layer 106. Various other components, for example, the polarizing layer 110, the touch sensor layer 112, and the like may not exist in the bending section. Removal of the components may be accomplished by means of wet etching, dry etching, scribing, or any other suitable method. Instead of cutting or other removal, a segment of the component can be formed in a selected portion (e.g., a central portion and a bend portion) so that there is no corresponding component in the bend section. Instead of being completely removed from the flexure portion 102, some components may have a flexure pattern along a portion of the flexure line and / or the flexure region to reduce bending stress.

도 5는 본 명세서의 실시예에 따른 굴곡 패턴의 평면도 및 단면도이다. 5 is a top view and a cross-sectional view of a bending pattern according to an embodiment of the present disclosure.

상기 굴곡 패턴(300)은 몇몇 구성 요소에 적용될 수 있다. 상기 굴곡 패턴(300)은 지지층(108), 편광층(110), 터치센서층(112) 등에 사용될 수 있다.The bending pattern 300 may be applied to several components. The bending pattern 300 may be used for the support layer 108, the polarizing layer 110, the touch sensor layer 112, and the like.

상기 플렉서블 표시장치(100)은 하나 이상의 굴곡 패턴(300)을 활용할 수 있다. 부품들에 사용되는 굴곡 패턴의 수 및 굴곡 패턴의 형태는 제한되지 않는다. 필요하다면, 상기 패턴(300)의 깊이는, 부품을 완전히 통과하지만 각 층을 부분적으로만 침투하는 정도일 수 있다. 도전선을 덮는 보호층(passivation layer) 뿐만 아니라, 상기 베이스 층(106)과 TFT 사이의 버퍼층에도 굴곡 스트레스를 줄이기 위해 굴곡 패턴이 마련될 수 있다.The flexible display device 100 may utilize one or more bending patterns 300. The number of bending patterns used in the parts and the shape of the bending pattern are not limited. If desired, the depth of the pattern 300 may be such that it completely penetrates the part but only partially penetrates each layer. Not only a passivation layer covering a conductive line but also a buffer layer between the base layer 106 and the TFT may be provided with a bending pattern to reduce bending stress.

언급한 바와 같이, 상기 지지층(108)은 상기 베이스 층(106)의 용이한 굴곡을 위해 상기 굴곡 구간에 존재하지 않는다. 그러나, 상기 지지층(108)의 부재함으로 인해, 상기 굴곡 구간의 곡률(curvature)은 외력에 의해 쉽게 변형된다. 상기 베이스 층(106)을 지지하고 상기 굴곡 구간의 곡률을 유지하기 위해, 상기 플렉서블 표시장치(100)는 지지 부재(116)를 포함할 수 있고, 상기 지지 부재는 맨드릴(mandrel)로 호칭될 수 있다. 도 2에 도시된 상기 지지 부재(116)는, 몸통 부분(body portion) 및 끝 부분(end portion)을 포함한다. 상기 베이스 층(106) 및 상기 지지 부재(116)는, 둥근(rounded) 끝 부분이 상기 굴곡 구간에 대응하여 상기 베이스 층(106)의 아래 면에 위치하도록 배치된다.As mentioned above, the support layer 108 is not present in the bending section for easy bending of the base layer 106. However, due to the absence of the support layer 108, the curvature of the bending section is easily deformed by an external force. In order to support the base layer 106 and maintain the curvature of the bending section, the flexible display device 100 may include a support member 116, which may be referred to as a mandrel have. The support member 116 shown in Fig. 2 includes a body portion and an end portion. The base layer 106 and the support member 116 are disposed so that a rounded end portion is located on the lower surface of the base layer 106 corresponding to the bending section.

굴곡 부분(102)이 플렉서블 표시장치(100)의 모서리에 있는 실시예에서, 상기 지지 부재(116)는 상기 플렉서블 표시장치(100)의 모서리에 위치할 수 있다. 이러한 설정에서, 상기 베이스 층(106)의 일 부분은, 도 2에 도시된 것처럼, 상기 지지 부재(116)의 끝 부분을 감싸고 상기 지지 부재(116)의 아래 면에 위치하게 된다. 상기 비표시 영역에 있는 다양한 회로 및 부품들(구동 IC, COF(connecting chip-on-flex)과의 연결 인터페이스, 인쇄 회로 기판 등)은 플렉서블 표시장치(100)의 뒤 편에 위치한 베이스 층(106) 상에 제공될 수 있다. 이와 같은 방식으로, 연성 부품이 아니더라도 상기 표시 영역의 아래에 위치할 수 있다.In embodiments where the flexure portion 102 is at the edge of the flexible display device 100, the support member 116 may be located at the edge of the flexible display device 100. [ In this setting, a portion of the base layer 106 surrounds the end of the support member 116 and is positioned on the lower surface of the support member 116, as shown in FIG. The various circuits and components (driving IC, connecting interface with connecting chip-on-flex (COF), printed circuit board, etc.) in the non-display area are connected to the base layer 106 ). ≪ / RTI > In this way, even if it is not a flexible part, it can be positioned below the display area.

상기 지지 부재(116)는 폴리카보네이트(PC), 폴리이미드(PI), 폴리에틸렌 나프탈레이트(PEN), 폴리에틸렌 테레프탈레이트(PET) 등과 같은 플라스틱 물질로 형성될 수 있다. 상기 플라스틱 물질로 만들어진 지지 부재(116)의 강도는, 상기 지지 부재(116) 두께 및/또는 강도를 증가시키는 첨가물에 의해 제어될 수 있다. 상기 지지 부재(116)는 원하는 색상(예: 검정, 흰색 등)으로 형성될 수 있다. 그리고, 상기 지지 부재(116)는 유리, 세라믹, 금속 등 단단한 물질 또는 그 조합으로 만들어질 수 있다.The support member 116 may be formed of a plastic material such as polycarbonate (PC), polyimide (PI), polyethylene naphthalate (PEN), polyethylene terephthalate (PET) The strength of the support member 116 made of the plastic material can be controlled by additives that increase the thickness and / or strength of the support member 116. The support member 116 may be formed in a desired color (e.g., black, white, etc.). The support member 116 may be made of a hard material such as glass, ceramics, metal, or a combination thereof.

상기 지지 부재(116)의 끝 부분의 크기 및 형태는, 상기 굴곡 구간에서 원하는 최저 곡률에 의존하여 변할 수 있다. 몇몇 실시예에서, 상기 끝 부분 및 상기 몸통 부분의 두께는 실질적으로 동일할 수 있다. 다른 실시예에서, 상기 평면 형상의 몸통 부분은 끝 부분보다 얇을 수 있다. 더 얇은 몸통 부분을 가지고, 상기 지지 부재(116)는, 플렉서블 표시장치(100)의 불필요한 두께 증가를 피하면서 상기 굴곡 구간(102b)을 지지할 수 있다.The size and shape of the end portion of the support member 116 may vary depending on the desired minimum curvature in the bending section. In some embodiments, the thickness of the end portion and the body portion may be substantially the same. In another embodiment, the planar body portion may be thinner than the end portion. With the thinner body portion, the support member 116 can support the bending section 102b while avoiding an unnecessary increase in the thickness of the flexible display device 100. [

상기 지지 부재(116)의 끝 부분에 의해 상기 굴곡 구간이 지지되기 때문에, 상기 플렉서블 표시장치(100)의 중앙 부분(101)을 향해 연장된 상기 몸통 부분은, 표시 영역까지 연장될 필요는 없다. 상기 몸통 부분이 여러 가지 이유로 상기 표시 영역 아래까지 연장될 수 있다면, 상기 끝 부분으로부터 반대쪽 끝을 향한 상기 몸통 부분의 길이는, 상기 지지 부재(116)를 지지할 표면 영역까지의 길이면 충분하다.The bending section is supported by the end portion of the support member 116 so that the body portion extending toward the central portion 101 of the flexible display device 100 need not extend to the display region. If the body portion can extend to below the display region for various reasons, the length of the body portion toward the opposite end from the end portion is sufficient to reach the surface region for supporting the support member 116.

상기 플렉서블 표시장치(100) 내에서 상기 지지 부재(116)를 안전하게 하기 위해, 상기 지지 부재(116)의 표면에 접착층(118)이 제공될 수 있다. 상기 접착층(118)은 감압 접착제(pressure-sensitive adhesive), 거품형 접착제(foam-type adhesive), 액상 접착제(liquid adhesive), 광 경화 접착제(light-cured adhesive) 또는 다른 적합한 접착 물질을 포함할 수 있다. 몇몇 실시예에서, 상기 접착층(118)은 압축될 수 있는 물질로 형성되거나 그를 포함하여, 상기 접착층(118)에 의해 접착된 부분에 대해 완충재로 기능할 수 있다 일 예로서, 상기 접착층(118)의 구성 물질은 압축 가능할 수 있다. 상기 접착층(118)은 다층 구조로 형성될 수 있고, 상기 다층 구조는, 접착 물질 층의 상부 및 하부 층 사이에 놓인 완충층(예: polyolefin foam)을 포함한다.An adhesive layer 118 may be provided on the surface of the support member 116 to secure the support member 116 in the flexible display device 100. [ The adhesive layer 118 may include a pressure-sensitive adhesive, a foam-type adhesive, a liquid adhesive, a light-cured adhesive, or other suitable adhesive material. have. In some embodiments, the adhesive layer 118 is formed of, or includes, a material that can be compressed, and may function as a cushioning material for portions that are adhered by the adhesive layer 118. In one example, May be compressible. The adhesive layer 118 may be formed in a multi-layer structure, which includes a buffer layer (e.g., polyolefin foam) between the upper and lower layers of the adhesive material layer.

상기 접착층(118)은 상기 지지 부재(116)의 몸통 부분의 상부 및 하부 표면 중 어느 하나 이상에 위치할 수 있다. 상기 플렉서블 표시장치(100)의 굴곡 부분(102)이 상기 지지 부재의 끝 부분을 감쌀 때, 접착층(118)은 몸통 부분의 하부 표면(즉, 후면과 마주하는 면) 및 상부 표면(즉, 전면과 마주하는 면) 모두에 제공될 수 있다. 필요하다면, 상기 지지 부재(116)의 끝 부분과 상기 베이스 층(106)의 안쪽 표면 사이에 접착층(118)이 제공될 수 있다.The adhesive layer 118 may be located on at least one of the upper and lower surfaces of the body portion of the support member 116. When the bent portion 102 of the flexible display device 100 covers the end portion of the support member, the adhesive layer 118 contacts the lower surface (i.e., the surface facing the rear surface) of the body portion and the upper surface ) Can be provided to both. If necessary, an adhesive layer 118 may be provided between the end of the support member 116 and the inner surface of the base layer 106.

굴곡되는 중에, 상기 지지 부재(116)의 일 면 상에 있는 플렉서블 표시장치(100)의 일 부분은 상기 지지 부재(116)를 향해 당겨질 수 있고, 상기 베이스 층(106)은 상기 끝 부분의 최상단 및 최하단 모서리에 의해 충격을 받을 수 있다. 이에 상기 접착층(118)의 높이와, 상기 지지 부재(116) 및 상기 베이스 층(106) 사이의 지지층(108)의 높이는, 끝 부분의 최상단 모서리와 상기 접착층(118)이 위치한 몸통 부분의 표면 사이의 수직 거리 이상이다. 다시 말해, 상기 끝 부분과 상기 몸통 부분 사이의 두께 차이로 생기는 공간의 높이는, 상기 지지층(108)과 상기 접착층(118)의 두께를 합한 것 보다 작거나 같다.During flexing, a portion of the flexible display device 100 on one side of the support member 116 may be pulled toward the support member 116 and the base layer 106 may be pulled toward the top And the bottom edge. The height of the adhesive layer 118 and the height of the support layer 108 between the support member 116 and the base layer 106 are set such that the uppermost edge of the end portion and the surface of the body portion where the adhesive layer 118 is located Lt; / RTI > In other words, the height of the space resulting from the difference in thickness between the end portion and the body portion is smaller than or equal to the sum of the thicknesses of the support layer 108 and the adhesive layer 118.

상기 지지 부재(116)의 형태에 따라, 상기 몸통 부분의 상부 및 하부 표면 상에 있는 상기 접착층(118)의 두께는 다를 수 있다. 예를 들어, 상기 끝 부분보다 얇은 몸통 부분은, 상기 상기 끝 부분의 중심에서는 존재하지 않을 수 있다. 이 경우에, 상기 지지 부재(116)의 일 측 상의 공간은 반대 측 상의 공간보다 클 수 있다.Depending on the shape of the support member 116, the thickness of the adhesive layer 118 on the upper and lower surfaces of the body portion may be different. For example, the body portion thinner than the end portion may not exist at the center of the end portion. In this case, the space on one side of the support member 116 may be larger than the space on the opposite side.

다른 예에서, 상기 끝 부분의 가장 낮은 모서리는 상기 몸통 부분의 바닥 선 안쪽에 있어서, 오직 몸통 부분의 일 측 상에만 공간이 만들어진다. 이 경우에, 상기 몸통 부분의 일 측 상에 있는 접착층(118)은 반대 측 보다 두꺼울 수 있다.In another example, the lowermost edge of the end portion is inside the bottom line of the body portion, and only a space is formed on one side of the body portion. In this case, the adhesive layer 118 on one side of the body portion may be thicker than the opposite side.

도 6a, 6b 및 6c는 플렉서블 표시장치(100)의 여러 실시예에서 구성 요소들의 예시적인 배치를 보여주는 개략적인 단면도이다.6A, 6B, and 6C are schematic cross-sectional views illustrating exemplary arrangements of components in various embodiments of the flexible display device 100. As shown in FIG.

일 구성예로, 도 6a에서, 지지 부재(116A)의 둥근 끝 부분(rounded end portion) 및 길게 늘어진 몸통 부분(elongated body portion)의 두께는 실질적으로 동일할 수 있다. 이러한 지지 부재(116A)는 플라스틱 물질로 형성될 수 있다. 상기 지지 부재(116A)는 접힌 박형 금속 시트(예: SUS)로 형성될 수 있다. 이때 금속 시트의 접힌 모서리는 지지 부재(116A)의 둥근 끝 부분으로 기능할 수 있다. 금속 시트가 지지 부재를 형성하는 데에 사용될 때에도, 끝 부분은 몸통 부분보다 더 두꺼울 수 있다. 예를 들어, 몸통 부분이 접힌 모서리보다 더 얇아지도록 접힌 금속 시트의 일 부분에 압력이 가해질 수 있다. In one configuration, in FIG. 6A, the thickness of the rounded end portion and the elongated body portion of the support member 116A may be substantially the same. The support member 116A may be formed of a plastic material. The support member 116A may be formed of a folded thin metal sheet (e.g., SUS). At this time, the folded edge of the metal sheet can function as the rounded end of the support member 116A. Even when the metal sheet is used to form the support member, the end portion can be thicker than the body portion. For example, pressure can be applied to a portion of the folded metal sheet such that the body portion is thinner than the folded edge.

도 6a에서, 접착층(118A)이 지지 부재(116A)의 상면, 하면 및 둥근 끝 부분의 표면에 적용된 것으로 도시되었다. 두께 둥근 부분 및 몸통 부분에서 지지 부재(116A)의 두께가 거의 같기 때문에, 접착층(118A)은 지지 부재(116A)의 표면 상에서 실질적으로 균일한 두께를 갖는다. 그러나, 접착층(118A)은 지지 부재(116A)의 선택된 부분에서 더 얇거나 두꺼울 수 있다.In Fig. 6A, an adhesive layer 118A is shown applied to the top, bottom, and round end surfaces of the support member 116A. The adhesive layer 118A has a substantially uniform thickness on the surface of the support member 116A because the thickness of the support member 116A is substantially the same in the thick round portion and the trunk portion. However, the adhesive layer 118A may be thinner or thicker at selected portions of the support member 116A.

다른 구성예로서, 지지 부재(116)의 길게 늘어진 몸통 부분(elongated body portion)의 두께는 둥근 끝 부분(rounded end portion)보다 얇을 수 있다. 이 경우, 도 6b에서와 같이 지지 부재(116B)가 평평한 바닥을 가지면, 몸통 부분의 아래 표면은 끝 부분의 가장 낮은 모서리와 일직선을 이룬다. 이러한 예시적 구성에서, 지지 부재(116B)는 앞서 언급된 플라스틱 물질(예: polycarbonate 등) 또는 그 조합으로 형성될 수 있다. 또한, 몸통 부분의 상부 표면에 마련된 접착층(118B)은, 몸통 부분의 하부 표면에 마련된 접착층(118B)보다 더 두껍다. 하부 표면에 있는 접착층(118B)은 그렇지 않은 반면, 몸통 부분의 상부 표면에 있는 접착층(118B)은 완충층을 포함할 수 있다.As another example, the thickness of the elongated body portion of the support member 116 may be thinner than the rounded end portion. In this case, if the support member 116B has a flat bottom as in Fig. 6B, the lower surface of the trunk portion is aligned with the lowest edge of the end portion. In this exemplary configuration, the support member 116B may be formed of the above-mentioned plastic material (e.g., polycarbonate or the like) or a combination thereof. The adhesive layer 118B provided on the upper surface of the body portion is thicker than the adhesive layer 118B provided on the lower surface of the body portion. The adhesive layer 118B on the upper surface of the body portion may include a buffer layer, while the adhesive layer 118B on the lower surface is not.

도 6에 도시된 다른 구성예에서는, 지지 부재(116C)의 몸통 부분의 상부 또는 하부 표면 어느 것도 둥근 부분의 최고/최저 모서리와 일직선상에 있지 않다. 지지 부재(116C)는 앞서 언급된 플라스틱 물질(예: polycarbonate 등) 또는 그 조합으로 형성될 수 있다. 이 예에서, 몸통 부분은 대칭적이지 않고 (즉, 둥근 부분의 최하단 모서리에 더 가까운), 몸통 부분의 위 표면의 접착층(118C)은 아래 표면의 접착층(118C)보다 더 두껍다 6, neither the upper nor the lower surface of the body portion of the support member 116C is in line with the highest / lowest edge of the rounded portion. The support member 116C may be formed of the above-mentioned plastic material (for example, polycarbonate or the like) or a combination thereof. In this example, the body portion is not symmetrical (i.e., closer to the lowermost corner of the rounded portion), and the adhesive layer 118C on the upper surface of the body portion is thicker than the adhesive layer 118C on the lower surface

하부 표면에 있는 접착층(118B)은 그렇지 않은 반면, 몸통 부분 위 표면의 접착층(118C)은 상술한 완충충을 포함할 수 있다.While the adhesive layer 118B on the lower surface is not, the adhesive layer 118C on the surface above the body portion may contain the buffer filler described above.

도 6a 내지 6c의 에시적 구성에서, 지지 부재(116) 위쪽의 지지층(108)은 굴곡 구간을 향해 봉지층(114)보다 더 연장될 수 있다. 다시 말해서, 굴곡 구간을 향한 베이스 층(106)의 일부는 봉지층(114)에 의해 덮이지 않지만, 그 아래에 지지층(108)은 마련된다. 지지층(108)의 남은 길이는 굴곡 구간에서 곡률의 유지를 도울 수 있다. 지지 부재(116)의 아래 지지층(108)의 모서리는 굴곡 구간으로부터 멀리 이동할 수 있다. 몇몇 실시예에서, 굴곡 구간을 향한 지지층(108)의 모서리에는 테두리(flange)가 마련될 수 있다. 상기 테두리는 도 6a에서처럼 굴곡 구간을 향해 더 연장될 수 있다. 일 예로, 지지층(108)이 뾰족한 모서리를 갖도록, 상기 테두리는 절삭 또는 패터닝으로 만들어질 수 있다. 다른 예로, 상기 테두리는 적어도 둘 이상의 지지층을 모서리가 서로 빗겨나도록 쌓아서 마련될 수 있다. 도 6b 및 6c에서는 생략되었지만, 상기 테두리는 해당 실시예에도 제공될 수 있다.6A to 6C, the support layer 108 above the support member 116 may extend beyond the encapsulation layer 114 toward the bending section. In other words, a portion of the base layer 106 toward the bending section is not covered by the encapsulation layer 114, but the support layer 108 is provided thereunder. The remaining length of the support layer 108 may help maintain the curvature at the bending section. The edge of the lower support layer 108 of the support member 116 can move away from the bending section. In some embodiments, a flange may be provided at the edge of the support layer 108 towards the bending section. The rim may be further extended toward the bending section as shown in Fig. 6A. In one example, the rim may be made by cutting or patterning so that the support layer 108 has sharp edges. As another example, the rim may be provided by stacking at least two support layers so that their edges are brushed together. Although omitted in Figs. 6B and 6C, the rim may also be provided in the corresponding embodiment.

도 6a 내지 6c에 기술된 구성은 예시적일 뿐이다. 몸통 부분의 위치에 상관없이 동일한 두께를 갖는 접착층이 지지 부재의 상부 및 하부 표면 상에 제공될 수 있다. 그리고, 지지 부재의 위 또는 아래 표면 상의 접착층은 완충층을 포함할 수 있다.The configurations described in Figures 6A through 6C are exemplary only. An adhesive layer having the same thickness can be provided on the upper and lower surfaces of the support member regardless of the position of the body portion. And the adhesive layer on the upper or lower surface of the support member may comprise a buffer layer.

복수의 도선들이 다양한 부품들 사이의 전기적 연결을 위해 플렉서블 표시장치(100)에 포함된다. 표시 영역 및 비표시 영역에 제조되는 회로들은 하나 이상의 도선을 통해 다양한 신호들을 전송하여 여러 기능을 제공할 수 있다. 몇몇 도선들은 중앙 부분 및 굴곡 부분에 있는 회로 및/또는 다른 부품들 사이의 상호연결을 위해 사용될 수 있다. A plurality of leads are included in the flexible display device 100 for electrical connection between the various components. Circuits fabricated in the display area and the non-display area can provide various functions by transmitting various signals through one or more wires. Several conductors may be used for interconnections between the circuitry and / or other components in the central portion and the flexure portion.

도선(conductive line)은 플렉서블 표시장치(100) 내의 한 지점에서 다른 지점으로 전기적 신호, 전력 및/또는 전압을 전달하는 도전성 경로를 지칭한다. 상기 도선은, 비표시 영역의 표시구동 회로(예: 게이트 드라이버, 데이터 드라이버)에서 표시 영역의 픽셀 회로로 신호를 전달하는 게이트 라인/데이터 라인, TFT의 소스/드레인 전극을 포함할 수 있다. 마찬가지로 터치감지 전극, 압력감지 전극, 지문감지 전극과 같은 도선들이 플렉서블 표시장치(100) 상의 터치입력 감지 또는 지문 인식을 위한 신호를 제공할 수 있다 또한, 도선들은 중앙 부분 표시 영역의 부품과 굴곡 부분 제2 표시 영역의 부품 사이의 상호연결을 제공할 수 있다.A conductive line refers to a conductive path for transferring electrical signals, power, and / or voltage from one point to another point within the flexible display device 100. The lead may include a gate line / data line for transmitting a signal to a pixel circuit of a display area in a display drive circuit (e.g., a gate driver, a data driver) of a non-display area, and a source / drain electrode of the TFT. Similarly, conductors such as a touch sensing electrode, a pressure sensing electrode, and a fingerprint sensing electrode may provide a signal for touch input sensing or fingerprint recognition on the flexible display device 100. Also, And can provide interconnections between parts of the second display area.

플렉서블 표시장치(100)의 도선들은 전기적/비전기적 요구를 만족하도록 주의깊게 설계되어야 한다. 예를 들어, 도선은 특정한 최소 저항 수준을 가질 수 있는데 상기 저항 수준은 도선을 통해 전달될 신호의 종류에 따라 변할 수 있다. 몇몇 도선은 실질적으로 평평한 부분에서 굴곡 부분으로 보내질 수 있다. 이러한 도선들은 기계적/전기적 견고함을 유지하기에 충분한 유연성을 보여야한다. 이를 위하여, 플렉서블 표시장치(100)의 몇몇 도선은 다층(multi-layered) 구조를 갖는다.The leads of the flexible display device 100 must be carefully designed to meet electrical / non-electrical requirements. For example, a conductor may have a certain minimum resistance level, which may vary depending on the type of signal to be transmitted through the conductor. Some conductors may be sent from the substantially flat portion to the bent portion. These leads should be flexible enough to maintain mechanical / electrical robustness. To this end, some leads of the flexible display device 100 have a multi-layered structure.

도 7a 및 7b는 각각 다층 구조 도선의 예시적인 적층 구조를 도시한다.Figures 7A and 7B illustrate an exemplary laminated structure of a multi-layer structure conductor.

도 7a를 참조하면, 도선(120)은 제1 도전층(122)이 제2 도전층(124)들 사이에 끼워진 다층 구조를 갖는다. 제1 도전층(122)은 제2 도전층(124)보다 낮은 전기 저항을 갖는 물질로 형성될 수 있다. 제1 도전층(122)은 구리, 알루미늄, 투명 도전성 산화물, 기타 플렉서블 도전체 등의 물질을 포함하나, 이에 제한되는 것은 아니다. Referring to FIG. 7A, the conductive line 120 has a multi-layer structure in which the first conductive layer 122 is sandwiched between the second conductive layers 124. The first conductive layer 122 may be formed of a material having a lower electrical resistance than the second conductive layer 124. The first conductive layer 122 includes, but is not limited to, materials such as copper, aluminum, a transparent conductive oxide, and other flexible conductors.

제2 도전층(124)은 제1 도전층(122) 위에 적층될 때 충분히 작은 옴 접촉 저항(ohmic contact resistance)을 나타내는 도전성 물질로 형성된다. 다층 도선(120)에서 도전층 사이의 낮은 접촉 저항은 도전층 물질을 선택할 때 고려하는 유일한 인자는 아니다. 엄격한 전기적 및 열적 요구(예: 저항, 발열 등)를 충족하면서, 도선(120) 물질은 최소한의 기계적 강도 요건(예: Young's modulus)도 충족시켜야 한다 즉, 제1 도전층(122)과 제2 도전층(124)은 모두 충분한 유연성을 나타내는 물질로 형성되어야 한다.The second conductive layer 124 is formed of a conductive material exhibiting a sufficiently small ohmic contact resistance when deposited over the first conductive layer 122. The low contact resistance between the conductive layers in the multi-layer conductor 120 is not the only factor to consider when selecting the conductive layer material. The conductive material 120 must meet the minimum mechanical strength requirements (e.g., Young's modulus) while meeting the stringent electrical and thermal requirements (e.g., resistance, heat, etc.) The conductive layer 124 should all be formed of a material that exhibits sufficient flexibility.

따라서, 몇몇 실시예에서 플렉서블 표시장치(100)의 적어도 일부 도선(120)들은 알루미늄(Al), 티타늄(Ti), 몰리브덴(Mo), 구리(Cu) 층에서 선택된 둘 이상의 층으로 형성될 수 있다. 이러한 조합의 예로, 티타늄 층 사이에 끼워진 알루미늄 층(Ti/Al/Ti), 상하의 몰리브덴 층 사이에 있는 알루미늄 층(Mo/Al/Mo), 티타늄 층 사이에 끼워진 구리 층(Ti/Cu/Ti), 상하의 몰리브덴 층 사이에 있는 구리 층(Mo/Cu/Mo) 등이 있다. 물론 다른 도전성 물질도 제1/제2 층으로 사용될 수 있다.Thus, in some embodiments, at least some of the conductors 120 of the flexible display device 100 may be formed of two or more layers selected from aluminum (Al), titanium (Ti), molybdenum (Mo), and copper . Examples of such combinations include an aluminum layer (Ti / Al / Ti) sandwiched between titanium layers, an aluminum layer (Mo / Al / Mo) between upper and lower molybdenum layers, a copper layer (Ti / Cu / Ti) , A copper layer (Mo / Cu / Mo) between upper and lower molybdenum layers, and the like. Of course other conductive materials can also be used as the first / second layer.

플렉서블 표시장치(100)를 채용한 전자기기, 예컨대 웨어러블 전자기기 또는 수중 전자기기는, 플렉서블 표시장치(100)를 습기 많은 환경에 노출할 수 있다. 어떤 경우에는, 수분이 도선(120)에 도달할 수 있다. 비유사 금속 및 합금은 다른 전극 전위를 갖고, 둘 이상이 전해질에서 접촉하면 한 금속은 애노드로, 다른 금속은 캐소드로 행동한다. 비유사 금속 사이의 전위차는 애노드 부재의 부식을 촉진하는데, 그것은 다층 도선(120)의 제1 도전층(122) (예: Ti/Al/Ti 적층의 Al 층)일 것이다. 애노드 금속이 녹아 전해질이 되고 캐소드 금속 위에 쌓인다.An electronic apparatus that employs the flexible display apparatus 100, such as a wearable electronic apparatus or an underwater electronic apparatus, can expose the flexible display apparatus 100 to a humid environment. In some cases, moisture can reach the wire 120. Unlike metals and alloys have different electrode potentials, and when two or more are in contact with the electrolyte, one metal behaves as an anode and the other metal acts as a cathode. The potential difference between the non-mimic metal promotes the corrosion of the anode member, which may be the first conductive layer 122 (e.g., the Al layer of the Ti / Al / Ti stack) of the multilayer wire 120. The anode metal melts to become an electrolyte and accumulates on the cathode metal.

상술된 다층 도선(120)을 사용할 때 제1 도전층(122) 및 제2 도전층(124) 모두를 노출시키는 표면은 갈바닉 부식(galvanic corrosion)의 시작점이 될 수 있다. 따라서, 상기 플렉서블 표시장치(100)의 몇몇 실시예에서, 적어도 일부의 도선(120)에는, 도 7b와 같이 제1 도전층(122)의 외부 표면이 제2 도전층(124)에 의해 둘러싸인 구조가 마련된다 이러한 형상은 전해질이 제1 도전층(122) 및 제2 도전층(124) 모두와 접촉하지 않도록 막음으로써, 제1 도전층(122)이 갈바닉 부식에 의해 손실되는 것을 최소화한다The surface that exposes both the first conductive layer 122 and the second conductive layer 124 when using the multi-layer wire 120 described above may be a starting point for galvanic corrosion. 7B, the outer surface of the first conductive layer 122 is surrounded by the second conductive layer 124. In some embodiments of the flexible display device 100, This shape minimizes the loss of the first conductive layer 122 by galvanic corrosion by preventing the electrolyte from contacting both the first conductive layer 122 and the second conductive layer 124

이러한 다층 도선(120)은, 제1 도전층(122)을 위한 물질(예: Al)을 제2 도전층(124) (예: Ti) 위에 적층하여 제작될 수 있다 여기서, 제1 도전층(122) 아래의 제2 도전층(124)은 더 큰 폭을 가질 수 있다. 식각(etch) 저지 물질이 상기 두 개 층 위에 형성되고, 원하는 배선형태로 도선이 형성되도록 식각(예: dry etch, wet etch 등)된다. 식각 저지 물질을 벗겨낸 후에, 제2 도전층(124)이 (예: Ti) 상기 구조(즉, Ti/Al) 위에 적층된다. 제1 도전층(122) 상에 적층되는 제2 도전층(124)의 폭은, 제1 도전층(122)의 바깥쪽 표면을 덮도록, 제1 도전층(122)의 폭에 비해 더 클 수 있다. 원하는 도선 배치 설계에 따라 다층 도선을 형성하기 위해 다음의 식각 및 식각 저지 물질 제거 단계가 수행된다. 상술한 다층 도선 형성 과정은 예시적일 뿐이다. 따라서, 다층 도선의 제조에서 몇몇 과정이 추가 및/또는 생략될 수 있다.The multilayer wire 120 may be fabricated by depositing a material (e.g., Al) for the first conductive layer 122 over the second conductive layer 124 (e.g., Ti). Here, the first conductive layer The second conductive layer 124 under the second conductive layer 124 may have a greater width. Etch blocking materials are formed on the two layers and etched (e.g., dry etch, wet etch, etc.) to form leads in the desired wiring pattern. After the etch stop material is stripped, a second conductive layer 124 (e.g., Ti) is deposited over the structure (i.e., Ti / Al). The width of the second conductive layer 124 stacked on the first conductive layer 122 is larger than the width of the first conductive layer 122 so as to cover the outer surface of the first conductive layer 122 . The following etching and etch stop material removal steps are performed to form a multilayered wire according to the desired wire layout design. The above-described multi-layer wire forming process is only exemplary. Thus, some processes may be added and / or omitted in the fabrication of the multi-layer conductors.

도선의 배선 설계(trace design)는, 도선의 전기적/기계적 성질에 영향을 미칠 수 있는 중요한 요인이다. 전기적/기계적 요구를 만족하기 위해, 도선의 일 부분은 다른 부분과 다르게 구성될 수 있다. 플렉서블 표시장치(100)의 굴곡 구간에 또는 부근에 있는 도선의 일 부분에는 굴곡 스트레스 조절을 위한 구조가 마련된다.The trace design of the leads is an important factor that can affect the electrical / mechanical properties of the leads. To meet the electrical / mechanical requirements, one part of the wire may be configured differently from the other part. A structure for controlling the bending stress is provided in one portion of the conductor at or near the bending section of the flexible display device 100. [

도선 부근 절연층의 굴곡 스트레스 조절은 도선 자체의 변형 조절만큼 중요하다. 도선(120)의 위 및/또는 아래에 놓인 버퍼층(126), 보호층(128), 게이트 절연층(GI), 층간 절연층(ILD)과 같은 다양한 절연층은 무기 물질을 포함할 수 있다 무기 물질로 형성된 층, 예컨대 산화실리콘(silicon oxide) 층, 질화실리콘(silicon nitride) 층은 일반적으로 도선의 금속 층보다 더 갈라지기 쉽다. 도선이 갈라짐(crack) 없이 굴곡 스트레스를 견딜만한 충분한 유연성을 가질 때조차, 절연층에서 발생한 갈라짐이 도선으로 전파되어 전기적 연결이 나쁜 곳을 만들 수 있다.The adjustment of the bending stress of the insulating layer near the conductor is as important as the deformation of the conductor itself. Various insulating layers, such as a buffer layer 126, a passivation layer 128, a gate insulating layer (GI), and an interlayer insulating layer (ILD), located above and / or below the lead 120 may include inorganic materials. A layer formed of a material, such as a silicon oxide layer or a silicon nitride layer, is generally more prone to crack than a metal layer of a conductor. Even when the wires have sufficient flexibility to withstand bending stresses without cracking, cracks in the insulating layer can propagate to the wires, creating a poor electrical connection.

도선의 굴곡 스트레스를 감소시키는 배선 설계로서, 도선(120)의 위 및/또는 아래의 절연층 중 일부는, 갈라짐을 최소화하기 위해 패터닝될 수 있다. 습식 식각(wet etching) 및/또는 건식 식각(dry etching) 같은 다양한 절연층 패터닝 기법이 배선 구조에 대응하는 절연층의 형상을 만들기 위해 사용될 수 있다. 절연층, 특히 도선 주위의 무기 물질 기반의 절연층의 생략은, 갈라짐 발생 기회를 줄일 뿐만 아니라 그 전파 경로도 없앤다. 설명의 편의를 위해, 도선(120) 및 도선(120)의 적어도 일부를 덮는 절연층의 배치 구성을 이하에서는 “배선 구조(wire trace)” 라 칭한다.As a wiring design that reduces the bending stress of the leads, some of the insulating layers above and / or below the leads 120 may be patterned to minimize cracking. Various insulating layer patterning techniques such as wet etching and / or dry etching may be used to make the shape of the insulating layer corresponding to the wiring structure. Elimination of the insulating layer, especially the insulating layer based on the inorganic material around the conductor, not only reduces the chances of cracking but also eliminates its propagation path. For convenience of description, the arrangement of the insulating layer covering at least a part of the lead 120 and the lead 120 will be referred to as " wire trace " hereinafter.

언급한 바와 같이 도선 및 도선을 덮는 절연층에 대한 설계는 배선 구조의 견고함을 증가시키는 데에 중요한 역할을 한다. 두께와 폭부터 각각의 굴곡 방향에 대한 배선 조각의 펼쳐짐 각도에 이르기까지 다양한 요인들이 배선 구조의 설계와 연관되어 있다. 이에 더하여, 도선(120) 및 절연층 배치와 관련된 많은 다른 요인들이 배선의 설치 및 방향에 기반하여 특별히 조율된다.As mentioned, the design of insulating layers covering conductors and conductors plays an important role in increasing the robustness of the interconnection structure. Various factors, from thickness and width to the angle of unfolding of the wire segments with respect to the respective bending directions, are associated with the design of the wiring structure. In addition, many other factors related to conductor 120 and insulation layer placement are specially tuned based on the installation and orientation of the wiring.

배선 구조가 연장되는 방향이 곡률의 탄젠트 벡터(tangent vector)에 더 맞춰질수록, 굴곡 스트레스에 기인한 배선의 변형은 더 커질 것이다. 다시 말해서, 곡률의 탄젠트 벡터에 평행한 배선 조각의 길이가 줄어들면, 배선 구조는 굴곡 스트레스에 더 잘 견딜 것이다. 배선 구조가 연장되는 방향과 무관하게, 언제나 배선 구조 내에 굴곡 방향에서 측정되는 부분이 있다. 그러나, 배선 구조에 변형 저감 설계를 적용함으로써, 굴곡 방향에 평행하게 정렬된 각 연속적인 측정가능 부분(즉, 조각)의 길이는 줄어들 수 있다.The more the direction in which the wiring structure extends, the more the tangent vector of the curvature is, the greater the deformation of the wiring due to bending stress. In other words, if the length of the wiring piece parallel to the tangent vector of the curvature is reduced, the wiring structure will withstand the bending stress more. Regardless of the direction in which the wiring structure extends, there is always a portion measured in the bending direction within the wiring structure. However, by applying the deformation reduction design to the wiring structure, the length of each successive measurable portion (i.e., piece) aligned in parallel to the bending direction can be reduced.

도 8은 변형 저감 배선 설계의 몇몇 예를 도시한다.Figure 8 shows some examples of strain relief wiring design.

도 8에 도시된 사인파(sine-wave), 구형파(square-wave), 톱니, 물결, 빗금 형상 중 하나 이상의 설계가 배선 구조에 사용될 수 있다. 이러한 변형 저감 설계를 적용하면, 곡률의 탄젠트 벡터에 비스듬한 방향으로 정렬된 배선 부분이 증가된다. 이는 굴곡 방향에 평행하게 직선으로 연장하는 배선 조각의 길이를 제한한다.One or more of the sine-wave, square-wave, saw tooth, wave, and shaded shapes shown in Fig. 8 can be used for the wiring structure. Applying such deformation reduction design increases the wiring portion aligned in the oblique direction to the tangent vector of the curvature. This limits the length of the wire segments extending in a straight line parallel to the bending direction.

플렉서블 표시장치를 구부림으로 인한 배선 구조 내의 갈라짐은 통상적으로 무기 절연층(inorganic insulation layer)에서 시작하기 때문에, 곡률의 탄젠트 벡터와 정렬된 절연층의 길이도 최소화되는 것이 중요하다. 한 선의 변형 저감 설계 내에서, 도선의 표면과 만나는 패턴화된 무기 절연층의 너비뿐만 아니라 도선의 너비 및 형상도 최소로 유지되어야 한다.It is important that the length of the insulating layer aligned with the tangent vector of the curvature is also minimized since cracks in the wiring structure due to bending of the flexible display typically start with an inorganic insulation layer. Within the deformation reduction design of a wire, the width and shape of the wire as well as the width of the patterned inorganic insulation layer that meets the surface of the wire must be kept to a minimum.

도 8에 도시된 변형 저감 배치 설계는 단지 예시적이며, 플렉서블 표시장치(100)의 여러 실시예에서 굴곡 방향에 평행한 배선 조각을 줄이기 위한 다른 배치 설계들이 사용될 수 있다. 그리고, 몇몇 배선 구조는, 전기적 및/또는 기계적 요구에 따라, 플렉서블 표시장치(100) 내의 다른 배선 구조와는 상이한 변형 저감 배치 설계를 채용할 수 있다. 예를 들어, 데이터 신호 라인에 사용되는 변형 저감 배치 설계는 전원 라인의 변형 저감 배치 설계와 다를 수 있다. The strain relief layout design shown in Fig. 8 is merely exemplary, and other layout designs for reducing wire fragments parallel to the flexure direction in various embodiments of the flexible display device 100 may be used. And, some wiring structures can employ a deformation reduction layout design that is different from other wiring structures in the flexible display device 100, depending on electrical and / or mechanical requirements. For example, the deformation reduction layout design used for the data signal line may be different from the deformation reduction layout design of the power supply line.

견고성을 더 향상하기 위해, 배선 구조는, 특정한 간격으로 반복하여 나눠지고 모여드는 배치 설계를 이용할 수 있다. 다시 말해서, 배선 구조는, 연결 링크가 이어진 사슬을 닮은 배선을 형성하도록, 적어도 두 개의 부배선(sub-trace)을 포함한다. 나눠지고 모이는 각도가 각 링크의 모양을 정의하고, 각 링크의 모양은 굴곡 방향에 평행한 직선에서 측정 가능한 배선 조각의 길이를 제한한다. In order to further improve the robustness, the wiring structure can use a layout design that is repeatedly divided and gathered at specific intervals. In other words, the interconnect structure includes at least two sub-traces so that the interconnecting links form interconnects that resemble an interconnected chain. The angles divided and gathered define the shape of each link, and the shape of each link limits the length of the wire segments that can be measured in a straight line parallel to the direction of flexion.

도 9a를 참조하면, 도선(120)은 각 마디(joint) X에서 나눠지고 모이는 부배선 A 및 부배선 B를 포함한다. 제1 마디 X(1) 및 제2 마디 X(2) 사이에, 부배선 A의 일 부분이 곡률의 탄젠트 벡터로부터 멀어지는 각도로 제1 방향에서 기설정된 거리만큼 확장되고 부배선 A의 또 다른 부분은 제2 방향으로 확장된다. 부배선 B는 부배선 A와 유사한 방식으로, 하지만 곡률의 탄젠트 벡터에 대해서는 반대 방향으로 꺾인다. 두 인접한 마디 사이에 부배선이 배열되는 거리 및 방향은, 부배선에 의해 둘러싸인 개방 영역뿐만 아니라 사슬에서 링크의 모양과 크기를 정의한다. 이 예에서, 제1 마디 X(1) 및 제2 마디 X(2), 즉, 링크 사이에서 도선(120)의 모양은 부배선 A와 부배선 B로 둘러싸인 개방 영역을 가진 다이아몬드 모양이다. 추가적인 마디 X와 함께, 도선(120)은 다이아몬드 모양 링크의 사슬을 형성하고, 이러한 배선은 다이아몬드 배선으로 지칭될 수 있다.Referring to FIG. 9A, a lead 120 includes a sub-line A and a sub-line B that are divided and gathered at each joint X. In FIG. A part of the sub-line A is extended by a predetermined distance in the first direction at an angle away from the tangent vector of the curvature, and another part of the sub-line A is extended between the first part X (1) and the second part X Extends in the second direction. The sub-line B is bent in a similar manner to the sub-line A, but in the opposite direction with respect to the tangent vector of the curvature. The distance and direction in which the sub-wires are arranged between two adjacent nodes define the shape and size of the link in the chain as well as the open area surrounded by the sub-wires. In this example, the shape of the lead 120 between the first node X (1) and the second node X (2), i.e., the link, is a diamond shape having an open region surrounded by the sub- Along with the additional node X, the lead 120 forms a chain of diamond shaped links, which can be referred to as diamond wirings.

도 8에 도시된 나눠짐이 없는 변형 저감 배선 설계와 비교하여, 도 9a에 도시된 변형 저감 배선 설계는 전기적 특성에 중대한 이점을 제공할 수 있다. 예를 들어, 나뉨/모임 배선 설계가 있는 배선 구조는, 도 8의 산 배선, 사인파 배선, 또는 다른 단일 도선 형태의 변형 저감 설계가 적용된 배선 구조에 비해 훨씬 더 낮은 전기 저항을 갖는다. 이에 더하여, 부배선은 한쪽 배선이 손상되었을 경우에 예비 통로로 기능할 수 있다.Compared to the undivided strain relief wiring design shown in FIG. 8, the strain relief wiring design shown in FIG. 9A can provide significant advantages in electrical characteristics. For example, a wiring structure with a split / group wiring design has a much lower electrical resistance than a wiring structure with a deformation reduction design of the acid wiring, sinusoidal wiring, or other single lead type of FIG. In addition, the secondary wiring can function as a secondary passage when one wiring is damaged.

도선(120)의 표면을 덮는 절연층 또한 도선(120)의 배선 구조에 대응하는 배치 설계로 패턴화된다 이때, 부배선 A와 부배선 B로 둘러싸인 개방 영역은 무기 절연층이 없거나, 도선(120) 구조의 아래 및/또는 위의 영역에 비해 더 얇은 무기 절연층을 갖는다. 이때, 굴곡 방향에 평행한 직선에서 측정 가능한 절연층의 길이는, 갈라짐 발생 및 전파를 줄이도록, 제한될 수 있다.The insulating layer covering the surface of the lead 120 is also patterned with a layout design corresponding to the wiring structure of the lead 120. In this case, the open area surrounded by the sub-lines A and B does not include an inorganic insulating layer, Lt; RTI ID = 0.0 > and / or < / RTI > At this time, the length of the insulating layer which can be measured in a straight line parallel to the bending direction can be limited so as to reduce cracking and propagation.

다수의 부배선에 기초한 변형 저감 설계에 대하여 다양한 추가적 요인들이 고려되어야 한다. 나뉨/모임 각도 및 두 인접 마디 X 사이에 있는 부배선의 길이는, 마디 X 및 부배선이 두 인접 마디 X. 사이에서 방향을 바꾸는 바깥쪽 꼭지점에서, 무기 절연층을 위한 오프셋(offset)을 제공해야 한다. 달리 말하면, 두 마디 X 사이에서 부배선으로 둘러싸인 개방 영역은, 배선의 무기 절연층 구조가 굴곡 방향에 평행하게 연장하는 길이를 최소화하는 크기 및 모양을 가져야 한다.Various additional factors should be considered for deformation abatement design based on multiple sub-wires. The length of the subwiring between the split / gather angle and the two adjacent nodes X provides an offset for the inorganic insulating layer at the outer vertex where the node X and the subwiring change direction between the two adjacent nodes X. Should be. In other words, the open area surrounded by the secondary wiring between the two nodes X should have a size and shape that minimizes the length in which the inorganic insulating layer structure of the wiring extends parallel to the bending direction.

도 9a에 설명된 다이아몬드 배선 설계에서, 도선(120)을 덮는 버퍼층(126) 및 보호층(128)은 도선(120)의 바깥쪽 구조(즉, 바깥쪽 모서리)로부터 소정의 여유(margin)를 두고 패터닝된다. 소정의 여유을 갖고 도선(120)을 덮으며 남아있는 절연층 외에는, 부배선 A와 B로 둘러싸인 개방 영역(FA2)에는 절연층이 없다. 이와 같이, 절연층의 배치 구조는 도선(120)의 배치 설계와 상응하여 형성된다. 굴곡 방향과 직교하는 방향으로 측정된, 절연층이 없는 개방 영역의 길이는. 같은 방향으로 측정된 마디 X에서의 무기 절연층 구조의 폭보다 더 크다. 이 설정에서, 마디 X 옆의 영역뿐만 아니라 부배선 A와 B로 둘러싸인 개방 영역(FA2)은 무가 절연층이 없거나, 감소된 수의 무기 절연층을 갖게 될 수 있다. 9A, the buffer layer 126 and the protective layer 128 covering the lead 120 are spaced from the outer structure (i.e., the outer edge) of the lead 120 by a predetermined margin And patterned. There is no insulating layer in the open area FA2 surrounded by the sub-lines A and B other than the remaining insulating layer covering the conductor 120 with a predetermined margin. Thus, the arrangement structure of the insulating layer is formed corresponding to the layout design of the lead 120. [ The length of the open area without insulating layer, measured in the direction perpendicular to the bending direction, Is larger than the width of the inorganic insulating layer structure at the node X measured in the same direction. In this setup, the open area FA2 surrounded by the sub-lines A and B as well as the area beside the node X may have no free insulating layer or have a reduced number of inorganic insulating layers.

도 9a를 참조하면, 절연층 없는 영역 FA1은, 두 마디 X(1)와 X(2) 사이의 부배선 A 및 부배선 B의 절연층이 연속적인 직선으로 확장되는 것을 막는다. 마찬가지로, 절연층 없는 영역 FA2는 두 마디 X(1)와 X(2) 사이의 절연층이 연속적인 직선으로 확장되는 것을 막는다. 따라서, 곡률의 탄젠트 벡터에 대해 정렬된 각 절연층 배열 조각들의 길이는 최소화된다. 곡률의 탄젠트 벡터에 대해 정렬된 각 절연층 배열 조각들의 길이를 더 줄이는 것은, 도선(120)의 폭 및 도선(120)의 모서리 너머 절연층의 마진을 줄임으로써 얻어진다. 9A, the insulating-free area FA1 prevents the insulating layer of the sub-wiring A and the sub-wiring B between the two nodes X (1) and X (2) from extending in a continuous straight line. Likewise, the insulating layer-free area FA2 prevents the insulating layer between the two nodes X (1) and X (2) from expanding into a continuous straight line. Thus, the length of each array of insulation layer arrays aligned to the tangent vector of curvature is minimized. Reducing the length of each of the insulating layer alignment pieces aligned with respect to the tangent vector of curvature is obtained by reducing the width of the conductive line 120 and the margin of the insulating layer beyond the edge of the conductive line 120.

도선 폭의 감소는 전기 저항을 플렉서블 표시장치(100) 내의 특정 용도에 비해 몹시 크게 만들기 때문에, 도 8에서 설명된 단일 도선 변형 저감 배선 설계에서 도선(120) 폭의 감소량은 제한적이다. 그러나, 도 9a의 나뉨/모임 배선 설계에서, 도선(120)의 폭 및 절연층 구조는, 필요한 전기적 특성을 만족하면서도, 줄어들 수 있다.The decrease in the width of the conductor 120 in the single conductor strain relief wiring design described in Fig. 8 is limited because the decrease in the conductor width makes the electric resistance extremely large as compared with the specific use in the flexible display device 100. [ However, in the split / gather wiring design of Figure 9a, the width of the conductor 120 and the insulation layer structure can be reduced while meeting the required electrical properties.

부배선의 굴곡 방향에 대한 더 큰 나뉨/모임 각도는, 곡률의 탄젠트 벡터를 따라 연장하는 도선(120) 및 절연층 구조의 길이를 크게 줄인다. 따라서, 높은 굴곡 스트레스 지역에서 부배선의 나뉨/모임 각도를 선택적으로 증가시킴으로써, 배선 구조에서 갈라짐(crack) 발생할 가능성이 더 낮아진다.The larger split / gather angle with respect to the direction of deflection of the sub-wiring greatly reduces the length of the conductor 120 and insulation layer structure that extend along the tangent vector of curvature. Therefore, by selectively increasing the division / gathering angle of the sub-lines in the high flexural stress region, the possibility of cracking in the wiring structure is lowered.

부배선의 나뉨 각도는 다이아몬드 배선 설계에서 두 인접 마디 X 사이의 거리에 영향을 줄 수 있다. 마디 X 사이의 거리가 전체 배선에 걸쳐 균일할 필요는 없다. 배선이 나눠지고 모이는 간격은, 배선 구조의 특정 부분에 가해지는 굴곡 스트레스의 정도에 기초하여 한 배선 내에서 변할 수 있다. 더 큰 굴곡 스트레스가 가해지는 영역(예: 더 작은 굴곡 반지름을 갖는 영역, 더 큰 굴곡 각을 갖는 영역)을 향하는 배선의 특정 부분에서 마디 X 사이의 거리는 점진적으로 짧아질 수 있다. 반대로, 더 작은 굴곡 스트레스가 가해지는 영역을 향할 때, 마디 X 사이의 거리는 점진적으로 멀어질 수 있다.The split angle of the subwiring can affect the distance between two adjacent nodes X in the diamond wiring design. The distance between the nodes X does not need to be uniform across the entire wiring. The interval at which the wiring is divided and gathered can be changed in one wiring based on the degree of bending stress applied to a specific portion of the wiring structure. The distance between the nodes X at a particular portion of the wiring toward a region where a larger bending stress is applied (for example, a region having a smaller bending radius, a region having a larger bending angle) may be gradually reduced. Conversely, when facing a region where smaller bending stress is applied, the distance between the nodes X may gradually increase.

변형 저감 배선 설계를 가져도, 배선의 일부 지점(즉, 스트레스 점)에 불가피한 굴곡 스트레스는 남아있다. 스트레스 점의 위치는 굴곡 방향과 배선의 모양에 크게 의존한다. 이에 따라, 주어진 굴곡 방향에 대해, 배선 구조는 남아있는 굴곡 스트레스가 원하는 부분에 집중되도록 설계될 수 있다. 배선 내의 스트레스 점을 알면, 배선 구조가 굴곡 스트레스를 더 오래 견디도록, 갈라짐 저지 영역이 그 스트레스 점에 마련될 수 있다.Even with strain relief wiring design, inevitable bending stress remains at some point (i.e., stress point) in the wiring. The position of the stress point depends largely on the bending direction and the shape of the wiring. Thus, for a given bending direction, the wiring structure can be designed such that the remaining bending stress is concentrated at the desired portion. Knowing the stress points in the wiring allows the wiring structure to be able to withstand the bending stress longer, and the crack-stopping region can be provided at the stress point.

도 9a를 다시 참조하면, 다이아몬드 배선 설계를 갖는 배선 구조가 굴곡 방향으로 구부러질 때, 굴곡 스트레스는 각진 꼭지점(즉, 각 다이아몬드 모양 링크의 정점)에 집중되는 경향이 있는데, 이를 스트레스 점 A 및 스트레스 점 B로 표시하였다. 이와 같이, 갈라짐은 배선 구조의 안쪽과 바깥쪽 사이에서 시작되고 확대되기 쉽다. 예를 들어, 스트레스 점 A에서, 갈라짐은 안쪽 배선 120(IN)에서 시작되어 바깥쪽 배선 120(OUT)으로 진행될 수 있다. 유사하게, 스트레스 점 B에서, 갈라짐은 바깥쪽 배선 120(OUT)에서 시작되어 안쪽 배선 120(IN)으로 진행될 수 있다.9A, when the wiring structure having the diamond wiring design is bent in the bending direction, the bending stress tends to concentrate at the angular vertex (i.e., the apex of each diamond-shaped link) Point B, respectively. As described above, the cracks start and enlarge between the inside and the outside of the wiring structure. For example, at the stress point A, the crack may start from the inner wire 120 (IN) and proceed to the outer wire 120 (OUT). Similarly, at the stress point B, the cracks may start at the outer wire 120 (OUT) and proceed to the inner wire 120 (IN).

따라서, 스트레스 점 A에서 도선(120)의 폭은, 갈라짐 저지 영역 역할을 위해, 선택적으로 증가할 수 있다. 도 9a에서 설명하였듯이, 굴곡 방향에 수직으로 측정된, 스트레스 점 A 및 B에서 도선(120)의 폭(WA, WB)은, 스트레스 점 A와 B 사이 부분에서의 도선(120) 폭(W) 보다 더 클 수 있다. 스트레스 점에서의 추가 폭은, 스트레스 점에서의 갈라짐이 커져서 완전히 절단되기 전까지 도선(120)이 더 오래 지탱하도록 만들 수 있다.Thus, at the stress point A, the width of the lead 120 can increase selectively to serve as a crack-stop region. 9A, the widths WA, WB of the lead 120 at the stress points A and B, measured perpendicular to the bending direction, are the width (W) of the lead 120 at the portion between the stress points A and B, Lt; / RTI > The additional width at the stress point can make the lead 120 longer lasting until the crack at the stress point becomes larger and is completely cut off.

굴곡 방향에 정렬된 절연층 구조의 연속적인 부분의 길이는 최소로 유지되어야 한다. 스트레스 점 A 및 B에서 도선(120)의 폭을 증가시키면, 각각의 절연층 구조의 폭이 필연적으로 증가하고, 이는 굴곡 방향에 평행하게 정렬된 절연층 구조를 길어지도록 만든다. The length of the continuous portion of the insulating layer structure aligned in the bending direction should be kept to a minimum. Increasing the width of the conductor 120 at stress points A and B will inevitably increase the width of each insulating layer structure, which leads to a longer insulating layer structure aligned parallel to the direction of bending.

따라서, 몇몇 실시예에서, 스트레스 점 A에서 곡률의 탄젠트 벡터에 수직 방향으로 측정된 도선(120)의 폭은, 약 2.5 마이크로미터(μm)에서 약 8 μm 사이, 바람직하게는 약 3.5 μm 에서 약 6 μm 사이, 더 바람직하게는 약 4.5 μm 에서 약 8.5 μm 사이일 수 있고, 보다 더 바람직하게는 약 4.0 μm 일 수 있다. 스트레스 점 B에서 도선(120)의 폭은 스트레스 점 A에서의 도선(120) 폭과 비슷하게 유지되어야 한다. 이와 같이, 스트레스 점 B에서 도선(120)의 폭은 약 2.5 μm 에서 약 8 μm 사이, 바람직하게는 약 3.5 μm 에서 약 6 μm 사이, 더 바람직하게는 약 4.5 μm 에서 약 8.5 μm 사이일 수 있고, 보다 더 바람직하게는 약 4.0 μm 일 수 있다. 부배선 A와 부배선 B가 스트레스 점 B에서 모이기 때문에, 스트레스 점 B에서 도선(120)의 폭은 스트레스 점 A에서의 폭보다 더 길 수 있다.Thus, in some embodiments, the width of the lead 120 measured in a direction normal to the tangent vector of curvature at the stress point A is between about 2.5 micrometers (μm) to about 8 μm, preferably about 3.5 μm to about More preferably between about 4.5 [mu] m and about 8.5 [mu] m, and even more preferably about 4.0 [mu] m. The width of the lead 120 at the stress point B should be kept close to the width of the lead 120 at the stress point A. [ Thus, at the stress point B, the width of the lead 120 can be between about 2.5 μm and about 8 μm, preferably between about 3.5 μm and about 6 μm, more preferably between about 4.5 μm and about 8.5 μm , And even more preferably about 4.0 [mu] m. The width of the lead 120 at the stress point B may be longer than the width at the stress point A because the subwiring A and the subwiring B converge at the stress point B. [

몇몇 실시예에서, 안쪽 배선 120(IN) 및 바깥쪽 배선 120(OUT) 중 하나는, 갈라짐이 양쪽 측면에서 발생할 경우를 최소화하기 위해, 스트레스 점 A에서의 다른 배선만큼 날카롭게 꺾이지 않을 수 있다. 도 9a에서 설명된 실시예에서, 안쪽 배선 120(IN)은, 스트레스 점 A에서의 바깥쪽 배선 120(OUT)보다 보다 더 날카롭게 꺾인다. 그러나, 다른 실시예에서, 바깥쪽 배선 120(OUT)이 스트레스 점 A에서의 안쪽 배선 120(IN)보다 더 날카롭게 꺾일 수 있다. 도 9a의 묘사에서 두 경우에, 덜 날카롭게 꺾인 배선은, 바깥쪽 배선 120(OUT)처럼 직선보다는 더 둥글게 될 수 있다. 그리고, 스트레스 점 A에서 안쪽 배선 120(IN)과 바깥쪽 배선 120(OUT) 모두 둥글게 될 수 있다.In some embodiments, one of the inner wire 120 (IN) and the outer wire 120 (OUT) may not be kinked as sharp as other wires at the stress point A to minimize the occurrence of cracking on both sides. In the embodiment illustrated in FIG. 9A, the inner wire 120 (IN) is more sharply deflected than the outer wire 120 (OUT) at the stress point A. However, in other embodiments, the outer wire 120 (OUT) may be more sharply deflected than the inner wire 120 (IN) at the stress point A. In both cases in the description of Figure 9A, the less sharpened wire can be rounder than the straight wire like the outer wire 120 (OUT). At the stress point A, both the inner wire 120 (IN) and the outer wire 120 (OUT) can be rounded.

배선 구조는 더 많은 수의 부배선으로 나눠져서 그리드(grid) 형상처럼 배열된 연속 링크가 될 수 있다. 일 예로서, 배선 구조는 도 9b와 같이 다이아몬드 배선의 거미줄처럼 구성될 수 있다. 이러한 배선 설계는, 배선이 다수 지점으로 공통 신호를 전달할 때, 또는 배선이 매우 낮은 전기 저항을 요구할 때 특히 유용하다 예를 들어, 플렉서블 표시장치(100)에서 VSS 라인 및 VDD 라인은, 특히 상기 라인들이 굴곡 구간을 건너도록 배열되는 경우에, 상기 그리드 배선 구조를 가질 수 있다. 그리드 배선 구조에서 부배선의 수와 모양 중 어느 것도 도 9b의 예시에 의해 제한되지 않는다.The wiring structure can be divided into a larger number of sub-wirings and can be a continuous link arranged like a grid shape. As an example, the wiring structure may be configured as a spider web of diamond wiring as shown in Fig. 9B. This wiring design is particularly useful when the wiring carries a common signal at a plurality of points, or when the wiring requires very low electrical resistance. For example, in the flexible display device 100, the VSS line and the VDD line are particularly useful for the line May have the grid wiring structure when they are arranged to cross the bending section. None of the number and shapes of the secondary wirings in the grid wiring structure is limited by the example of Fig. 9B.

몇몇 실시예에서, 그리드의 폭은 플렉서블 표시장치(100) 내의 양 끝 사이에서 줄어들거나 늘어날 수 있다. 또한, 도 9b에 도시된 그리드 배선 구조는 도 9a의 다이아몬드 배선을 형성하기 위해 또는 나눠짐 없는 변형 저감 배선을 형성하기 위해, 다시 수렴할 수도 있다. 몇몇 경우에, 그리드 형상 배선 구조의 각 다이아몬드-배선의 크기는, 저항을 줄이기 위해, 다이아몬드 배선 사슬의 각 다이아몬드 배선의 크기보다 더 클 수 있다In some embodiments, the width of the grid may be reduced or stretched between the ends of the flexible display device 100. Further, the grid wiring structure shown in Fig. 9B may converge again to form the diamond wiring in Fig. 9A or to form strain-relieved wiring without division. In some cases, the size of each diamond-wire in the grid-shaped wire structure may be larger than the size of each diamond wire in the diamond wire chain to reduce resistance

굴곡 방향으로부터 멀어지게 꺾이는 부분 때문에, 변형 저감 배선 설계를 갖는 배선 구조는 플렉서블 표시장치(100) 내에 더 큰 라우팅(routing) 영역을 필요로 할 수 있다. 플렉서블 표시장치(100)의 모서리에 있는 비표시 영역이 구부러지는 실시예에서, 배선 구조를 수용하기 위해 라우팅 영역을 증가시키는 것은, 숨겨져야 할 비표시 영역의 크기를 증가시키는 것이다. The wiring structure having the deformation reducing wiring design may require a larger routing area in the flexible display device 100 because of the portion bent away from the bending direction. In the embodiment in which the non-display area at the edge of the flexible display device 100 is bent, increasing the routing area to accommodate the wiring structure increases the size of the non-display area to be hidden.

따라서, 변형 저감 설계를 적용한 배선 구조는 인접 배선 간에 촘촘한 간격으로 배치되어야 한다. 예를 들어, 변형 저감 설계를 갖는 두 인접한 배선은 각각 볼록한 측면과 오목한 측면을 가진 비선형 구간을 포함할 수 있다. 상기 두 인접 배선은, 제1 배선 구조의 비선형 구간의 볼록한 측면이 제2 배선 구조의 비선형 구간의 오목한 측면 옆에 위치하도록, 배열될 수 있다. 상기 두 배선 사이의 간격이 배선 구조의 모양과 크기에 의해 제한되기 때문에, 제1 배선 구조의 변형 저감 설계에서 비선형 구간은, 제2 배선 구조의 변형 저감 설계에서의 비선형 구간보다 더 클 수 있다. 물론, 제1 배선 구조 및 제2 배선 구조 중 하나는 다른 배선 구조의 비선형 구간을 더 잘 수용하기 위해 다른 변형 저감 설계를 가질 수 있다.Therefore, the wiring structure to which the deformation reduction design is applied should be arranged at closely spaced intervals between adjacent wirings. For example, two adjacent interconnects with strain relief designs may include non-linear sections with convex sides and concave sides, respectively. The two adjacent wirings may be arranged so that the convex side of the nonlinear section of the first wiring structure is located next to the concave side of the nonlinear section of the second wiring structure. Since the distance between the two wirings is limited by the shape and size of the wiring structure, the nonlinear section in the deformation reduction design of the first wiring structure can be larger than the nonlinear section in the deformation reduction design of the second wiring structure. Of course, one of the first wiring structure and the second wiring structure may have another strain reduction design to better accommodate the non-linear section of the other wiring structure.

예를 들어, 나란히 배열된 둘 이상의 배선 구조는 각각 변형 저감 설계가 적용될 수 있고, 각 배선 구조는 다수의 수축 구역(indented section)과 팽창 구역(distended section)을 가질 수 있다. 이러한 경우에, 한 배선 구조의 팽창 구역이 인접 배선 구조의 수축 구역 옆에 놓이도록 배열될 수 있다.For example, two or more wiring structures arranged side by side may each be subjected to strain reduction design, and each wiring structure may have a plurality of indented sections and a distended section. In such a case, the expansion zone of one wiring structure may be arranged to lie next to the shrinkage zone of the adjacent wiring structure.

도 10은 다이아몬드 배선 디자인을 갖는 여러 배선 구조의 예시적인 배열을 도시한다.Figure 10 shows an exemplary arrangement of various interconnect structures with a diamond interconnect design.

부배선의 나뉨은 팽창 구역을 만들어 배선 구조의 레이아웃을 넓히는 반면, 부배선의 모임은 수축 구역을 만들어 배선 구조의 레이아웃을 좁힌다. 따라서, 레이아웃 관점에서, 배선 구조의 수축 구역은 마디 X에 있고, 반면 배선 구조의 팽창 구역은 부배선들의 나뉨/모임 각도가 두 인접 마디 X 사이에서 변하는 지점에 있다.The division of the secondary wiring creates an expansion zone to widen the layout of the wiring structure, while the formation of the secondary wiring creates a shrinkage space to narrow the layout of the wiring structure. Thus, from a layout standpoint, the contraction area of the wiring structure is at node X, whereas the expansion area of the wiring structure is at the point where the divided / gathering angle of the sub-wires varies between two adjacent nodes X.

도 10에 보이듯이, 제1 배선 구조의 마디 X와 제2 배선 구조의 마디 X는 엇갈린 위치에 배치된다. 이러한 배치에서, 제1 배선 구조의 팽창 구역에서 다이아몬드 형상의 꼭지점은, 인접한 배선 구조의 수축 구역에 있는 마디 X 옆에 놓인다. 이러한 배선 구조들의 엇갈린 배치는, 배선의 근접에 기인한 전기적 잡음을 낮추는데 도움이 될 수 있고, 따라서 배선들 사이의 거리를 줄일 수 있다. 배선들 사이의 촘촘한 간격은, 한 배선 구조의 팽창 구역을 인접 배선 구조의 수축 구역을 향해 가깝게 위치하도록 배치함으로써 가능해질 수 있다. 예를 들어, 한 배선 구조의 넓은 부분에 있는 꼭지점은 개방 영역 FA1에 놓일 수 있다, 개방 영역 FA1는 인접한 배선 구조 내의 부배선의 길이 및 나뉨/모임 각도에 의해 만들어진다. 이와 같이 엇갈린 배치는, 배선 구조들이 차지하는 총 공간을 감소시키면서 배선들 사이의 소정 최소 거리를 유지하도록 한다. As shown in FIG. 10, the node X of the first wiring structure and the node X of the second wiring structure are arranged at staggered positions. In this arrangement, the diamond-shaped vertex in the expansion zone of the first wiring structure lies next to the node X in the shrinking zone of the adjacent wiring structure. The staggered arrangement of these wiring structures can help lower the electrical noise due to the proximity of the wiring, thus reducing the distance between the wirings. The tight spacing between the interconnects can be made possible by placing the expansion zone of one interconnect structure closer to the contraction zone of the adjacent interconnect structure. For example, vertices in a wide part of one wiring structure can be placed in the open area FA1, the open area FA1 being made by the length of the sub-wiring in the adjacent wiring structure and the division / gather angle. This staggered arrangement allows a certain minimum distance between the wirings to be maintained while reducing the total space occupied by the wiring structures.

도 11a 및 11b는 본 명세서의 실시예에 따른 플렉서블 표시장치에서 사용되는 예시적인 배선 구조의 개략적인 단면도를 나타낸다. 11A and 11B show schematic cross-sectional views of an exemplary wiring structure used in a flexible display device according to an embodiment of the present invention.

언급한 것처럼, 갈라짐(crack)은 주로 무기 절연층으로부터 개시된다. 따라서, 갈라짐이 생기기 쉬운 영역에서 무기 절연층을 선택적으로 제거함으로써, 갈라짐의 전파가 억제될 수 있다. 이를 위해, 하나 이상의 무기 절연층 및/또는 무기물 층을 포함한 절연층 더미가 플렉서블 표시장치(100)의 여러 부분에서 선택적으로 식각될 수 있다.As mentioned, the cracks originate primarily from the inorganic insulating layer. Therefore, by selectively removing the inorganic insulating layer in the region in which cracking is likely to occur, propagation of cracks can be suppressed. To this end, a stack of insulating layers, including one or more inorganic insulating layers and / or inorganic layers, may be selectively etched at various portions of the flexible display device 100.

예를 들어, 도선(120) 아래의 절연층이 식각될 수 있다. 도선(120) 아래의 절연층은 버퍼층(126)일 수 있는데, 버퍼층은 하나 이상의 무기물 층(inorganic layer)을 포함할 수 있다. 버퍼층(126)은 하나 이상의 질화실리콘(SiNx) 층 및/또는 산화실리콘(SiO2) 층으로 형성될 수 있다. 하나의 구성으로서, 버퍼층(126)은 SiNx 층과 SiO2 층이 교대로 적층되어 형성될 수 있다. 버퍼층(126)은 베이스 층(106) 위 및 TFT 아래에 배치된다.For example, the insulating layer under the lead 120 can be etched. The insulating layer under lead 120 may be a buffer layer 126, which may include one or more inorganic layers. Buffer layer 126 may be formed in one or more layers of silicon nitride (SiNx) layer and / or silicon oxide (SiO 2). As one configuration, the buffer layer 126 may be formed by laminating a SiNx layer and a SiO 2 layer are alternately. A buffer layer 126 is disposed over the base layer 106 and below the TFT.

플렉서블 표시장치(100)의 더 쉬운 구부림을 도모하기 위해, 버퍼층(126)의 일부는 굴곡 부분에서 식각될 수 있다. 따라서, 실질적으로 평평한 부분의 버퍼층(126)은 굴곡 부분의 버퍼층(126)보다 더 두꺼울 수 있다. 버퍼층(126)이 다수의 부계층(sub-layer)으로 형성될 때, 실질적으로 평평한 부분의 버퍼층(126)은 굴곡 부분의 버퍼층에 비해 하나 이상 더 추가된 부계층을 포함할 수 있다.In order to facilitate easier bending of the flexible display device 100, a portion of the buffer layer 126 may be etched at the bent portions. Thus, the buffer layer 126 in the substantially flat portion may be thicker than the buffer layer 126 in the bent portion. When the buffer layer 126 is formed as a plurality of sub-layers, the substantially flat portion of the buffer layer 126 may include one or more additional sublayers as compared to the curved portion of the buffer layer.

예를 들어, 실질적으로 평평한 부분에 있는 버퍼층(126)은 SiNx 및 SiO2의 여러 층을 포함할 수 있고, 굴곡 부분에 있는 버퍼층(126)은 SiNx 및 SiO2의 한 층을 포함할 수 있다. 또한 굴곡 부분의 일 부분에 SiNx 또는 SiO2 중 하나의 층만을 갖는 것도 가능하다. 일 구성예로, 버퍼층(126) 내의 각 층은 약 1000Å의 두께를 가질 수 있다. 이와 같이, 굴곡 부분에서 버퍼층(126)의 두께는 약 100Å에서 약 2000Å의 범위일 수 있다. For example, substantially as a buffer layer 126 on the flat side it may include a number of layers of SiNx, and SiO 2, the buffer layer 126 in the bending part may comprise a single layer of SiNx, and SiO 2. It is also possible to have one layer only of SiNx or SiO 2 in a portion of the bending part. In one configuration, each layer in the buffer layer 126 may have a thickness of about 1000 angstroms. Thus, the thickness of the buffer layer 126 in the bent portion may range from about 100 A to about 2000 A.

플렉서블 표시장치(100)의 실질적으로 평평한 부분에서, 추가적 무기물 층이 TFT의 반도체 층 바로 아래에 마련될 수 있는데, 이는 액티브 버퍼(active buffer)로 칭해질 수 있다. 몇몇 실시예에서, TFT의 반도체 층과 가장 가까이 위치한 무기물 층은, 버퍼층(126) 내의 개별 무기물 층 보다 더 두꺼울 수 있다.In a substantially flat portion of the flexible display device 100, an additional inorganic layer may be provided directly below the semiconductor layer of the TFT, which may be referred to as an active buffer. In some embodiments, the inorganic layer closest to the semiconductor layer of the TFT may be thicker than the individual inorganic layer in the buffer layer 126. [

굴곡 구간 내의 버퍼층(126)은, 도선(120) 아래의 버퍼층(126)은 온전히 두면서, 베이스 층(106)을 노출하도록 더 식각될 수 있다. 다시 말해서, 굴곡 부분에 움푹한 영역과 돌출된 영역이 마련된다. 돌출된 영역은 베이스 층(106) 상에 마련된 버퍼층(126)을 포함하고, 반면에 움푹한 영역은 버퍼층(126)이 그 위에 배치되지 않은 노출된 베이스 층(106)을 갖는다. The buffer layer 126 within the flex section may be etched further to expose the base layer 106 while leaving the buffer layer 126 under the lead 120 intact. In other words, a recessed region and a protruded region are provided in the bent portion. The protruded region includes a buffer layer 126 provided on the base layer 106 while the recessed region has an exposed base layer 106 on which the buffer layer 126 is not disposed.

도 11a에 도시된 예시적인 구성에서, 도선(120)은 돌출된 영역 상에 위치하고, 보호층(128)은 돌출된 영역 상의 도선(120) 위에 위치한다. 보호층(128)이 움푹한 영역 위에 퇴적되지 않아도, 보호층(128)은 건식 또는 습식 식각에 의해 움푹한 영역으로부터 제거될 수 있다. 이와 같이, 움푹한 영역에는 보호층(128)이 실질적으로 없어질 수 있다. 보호층(128)을 움푹한 영역으로부터 식각할 때, 베이스 층(106)의 일부도 식각될 수 있다. 따라서, 움푹한 영역에서 베이스 층(106)의 두께는 다른 곳에서의 베이스 층(106) 두께보다 작을 수 있다. 도 11a과 같이 버퍼층(126)이 식각될 때, 버퍼층(126)의 일부에서 다른 부분으로 갈라짐이 전파되는 것은 움푹한 영역의 공간에 의해 저지된다. 유사하게, 보호층(128)에 의한 갈라짐 전파도 움푹한 영역의 공간에 의해 저지된다. 따라서, 갈라짐 전파에 의한 도선(120)의 손상이 감소된다.In the exemplary configuration shown in FIG. 11A, the lead 120 is located on the protruding region, and the protective layer 128 is located over the lead 120 on the protruding region. Although the protective layer 128 is not deposited on the depressed area, the protective layer 128 can be removed from the depressed area by dry or wet etching. Thus, the protective layer 128 can be substantially eliminated in the recessed region. When the protective layer 128 is etched from a depressed region, a portion of the base layer 106 may also be etched. Thus, the thickness of the base layer 106 in the recessed area may be less than the thickness of the base layer 106 elsewhere. When the buffer layer 126 is etched as shown in FIG. 11A, the propagation of the cracks from a part of the buffer layer 126 to another part is blocked by the space of the recessed area. Similarly, the crack propagation by the protective layer 128 is also blocked by the space of the recessed area. Thus, damage to the lead 120 due to crack propagation is reduced.

도 11b에 도시된 다른 구성에서, 움푹한 영역은 특정 깊이로 식각된 베이스 층(106)을 포함하고, 도선(120)은 움푹한 영역의 베이스 층(106) 상에 증착된다. 이 설정에서, 도선(120) 부분은 베이스 층(106) 내에 배치된다. 또한 도선(120)의 일 부분은 돌출된 영역에 마련된 버퍼층(126)의 일부 상에 증착된다. 보호층(128)은 도선(120) 위에 증착되고, 움푹한 영역 내에 도선(120)을 노출시키기 위해 식각될 수 있다.11B, the depressed region includes a base layer 106 etched to a certain depth, and the lead 120 is deposited on the base layer 106 in the depressed region. In this configuration, the portion of the lead 120 is disposed within the base layer 106. A portion of the lead 120 is also deposited on a portion of the buffer layer 126 provided in the protruded region. A protective layer 128 is deposited over the leads 120 and may be etched to expose the leads 120 in the depressed regions.

따라서, 보호층(128)은 돌출된 영역 위에 위치한 도선(120) 상에 남는다. 이 구성에서, 버퍼층(126) 위에 남은 보호층(128)은 다층 도선(120)의 측부의 단면을 덮음으로써 갈바닉 부식을 억제할 수 있다. 버퍼층(126)에서 발생된 갈라짐이 버퍼층(126) 내의 빈 공간 벽 위에 있는 도선(120)으로 침투할 수 있지만, 베이스 층(106) 내에 위치한 도선(120)에 도달하기는 어렵다.Thus, the protective layer 128 remains on the lead 120 located above the protruding region. In this configuration, the protective layer 128 remaining on the buffer layer 126 covers the end face of the side of the multi-layer conductive wire 120, thereby suppressing galvanic corrosion. The cracks generated in the buffer layer 126 can penetrate the lead 120 on the vacant space wall in the buffer layer 126 but it is difficult to reach the lead 120 located in the base layer 106. [

도선(120)이 상술한 다층 구조를 가질 때, 움푹한 영역에 있는 도선(120)의 일 부분은 보호층(128)으로 덮일 필요가 없다. 보호층(128)이 움푹한 영역에서 도선(120)의 표면으로부터 제거되면, 보호층(128)으로부터의 갈라짐 전파는 방지될 수 있다. 그리고, 일반적으로 갈바닉 부식은 버퍼층(126) 위에 있는 도선(120)의 모서리에서 시작하고, 따라서 버퍼층(126) 상의 도선(120)과 베이스 층(106)의 도선(120)이 서로 충분히 떨어져 있다면, 버퍼층(126) 위 도선(120)의 모서리를 덮는 보호층(128)은 필요하지 않을 수 있다. 도 11a 및 11b에 도시된 구성은, 굴곡 구간의 배선 구조를 위해 도 8, 9a 및 9b의 변형 저감 배선 패턴과 함께 사용될 수 있다. 굴곡 구간 외에도, 몇몇 실시예에서 상기 패턴화된 절연층은, COF 부착 영역과 굴곡 구간 사이의 라우팅 영역 사이와, 표시 영역과 굴곡 구간 사이의 라우팅 영역에도 마련될 수 있다.When the conductor 120 has the above-described multi-layer structure, a portion of the conductor 120 in the recessed area need not be covered with the protective layer 128. When the protective layer 128 is removed from the surface of the lead 120 in the recessed area, crack propagation from the protective layer 128 can be prevented. And if the conductors 120 on the buffer layer 126 and the conductors 120 on the base layer 106 are sufficiently spaced from each other, the galvanic corrosion typically begins at the edge of the lead 120 above the buffer layer 126, A protective layer 128 covering the edge of the lead 120 above the buffer layer 126 may not be needed. The configuration shown in Figs. 11A and 11B can be used together with the strain relief wiring patterns of Figs. 8, 9A and 9B for a bent section wiring structure. In addition to the bending section, in some embodiments the patterned insulating layer may also be provided in the routing region between the COF attachment region and the bending region and between the display region and the bending region.

그리고, 상술된 패턴화된 절연층은 표시 영역에 제공될 수도 있다. 그러나, TFT 부근의 무기 절연층을 제거하면 부품의 전기적 특성에 영향을 미칠 수 있다. 예를 들어, 버퍼층(126)의 일부가 제거되면 원치 않는 TFT의 임계 전압 이동이 초래될 수 있다. TFT의 안정성을 유지하기 위해서, 추가적인 차폐 금속(shield metal)이 TFT의 반도체 층 아래에 형성될 수 있다. 차페 금속 층은 버퍼층(126) 아래 또는 버퍼층(126)의 무기물 층들 사이에 있을 수 있다. 몇몇 실시예에서, 차페 금속 층은 TFT의 소스 전극 또는 게이트 전극과 전기적으로 연결될 수 있다.Then, the patterned insulating layer described above may be provided in the display area. However, removing the inorganic insulating layer in the vicinity of the TFT may affect the electrical characteristics of the component. For example, removal of a portion of the buffer layer 126 may result in a threshold voltage shift of the undesired TFT. In order to maintain the stability of the TFT, an additional shield metal may be formed below the semiconductor layer of the TFT. The refractory metal layer may be under the buffer layer 126 or between the inorganic layers of the buffer layer 126. In some embodiments, the charge metal layer may be electrically connected to the source electrode or the gate electrode of the TFT.

플렉서블 표시장치(100)의 여러 곳에 있는 절연층의 패터닝에 더하여, 굴곡을 위해 플렉서블 표시장치(100)의 몇몇 영역에서 다른 구조적 요소가 제거되거나 단순화될 수 있다. 예를 들어, 터치센서층(112), 편광층(110) 등이 굴곡 구간에 없을 수 있다. 이러한 요소들의 제거 또는 단순화는 배선 구조가 지나갈 수도 있는 다수의 비평탄 표면을 만들 것이다.In addition to the patterning of the insulating layer at various locations of the flexible display device 100, other structural elements may be removed or simplified in some areas of the flexible display device 100 for flexing. For example, the touch sensor layer 112, the polarizing layer 110, and the like may not exist in the bending section. Elimination or simplification of these elements will result in a large number of non-planar surfaces through which the wiring structure may pass.

배선 구조가 이러한 비평탄 표면에 있을 때, 배선 구조의 일 부분은 타 부분과는 다른 평면에 놓일 수 있다. 다른 평면에 있는 부분들이 있기에, 굴곡 스트레스 및 그에 기인한 변형의 양과 방향은 배선 구조 내에서도 다를 수 있다. 이 차이를 수용하기 위해, 배선 구조의 변형 저감 설계는 비평탄 표면에 있는 배선 구조를 위한 수정된 배치 설계를 포함할 수 있다.When the wiring structure is on this nonplanar surface, one part of the wiring structure can be placed in a different plane than the other part. Since there are parts in different planes, the amount and direction of bending stress and its resulting deformation may vary within the interconnect structure. To accommodate this difference, the strain relief design of the interconnect structure may include a modified batch design for the interconnect structure on the non-planar surface.

도 12a는 플렉서블 표시장치(100)의 예시적인 백플레인을 도시한 확대 단면도이다.12A is an enlarged cross-sectional view showing an exemplary backplane of the flexible display device 100. FIG.

상기 표시장치는, 신뢰성있인 굴곡을 위해 굴곡 부분에서 다수의 절연층이 제거되었다.The display device has a plurality of insulating layers removed at bent portions for reliable bending.

다수의 유기물 및 무기물 층이 베이스 층(106)과 유기발광소자층(150) 사이에 형성될 수 있다. 이 예시에서, 버퍼층(126) 역할을 하도록 베이스 층(106) 상에 SiNx 및 SiO2 층이 번갈아 적층될 수 있다. TFT의 반도체 층(151)은 액티브 버퍼층(127)과 SiO2 층으로 만들어진 게이트 절연층(152) 사이에 끼워질 수 있다. TFT의 게이트(152)는 게이트 절연층 (152) 상에 배치되고, 다층 구조를 갖는 금속층(TFT의 소스/드레인과 동일 금속)은 층간 절연층(154)와 보호층(128) 사이에 놓인다. 여기서, 층간 절연층(154)은 SiNx 및 SiO2의 적층으로 형성될 수 있고, 보호층(128, passivation layer)은 SiNx로 형성될 수 있다. 그 후에, 보호층(128) 위에 평탄화층이 배치되고, OLED의 애노드가 그 위에 놓인다.A plurality of organic and inorganic layers may be formed between the base layer 106 and the organic light emitting device layer 150. In this example, the SiNx and SiO 2 layers may be alternately laminated on the base layer 106 to serve as the buffer layer 126. The semiconductor layer 151 of the TFT can be sandwiched between the active buffer layer 127 and the gate insulating layer 152 made of the SiO 2 layer. The gate 152 of the TFT is disposed on the gate insulating layer 152 and the metal layer having the multilayer structure (the same metal as the source / drain of the TFT) is interposed between the interlayer insulating layer 154 and the protective layer 128. Here, the interlayer insulating layer 154 may be formed of a lamination of SiNx and SiO 2 , and the passivation layer 128 may be formed of SiNx. Thereafter, a planarization layer is disposed over the protective layer 128, and the anode of the OLED is placed thereon.

상술한 바와 같이, 변형 저감 설계의 사용은 굴곡 부분에 있는 배선 구조의 일부분에 제한되지 않는다. 또한, 변형 저감 설계는 굴곡 구간 바깥에 있는 라우팅 영역의 배선 구조에 적용될 수 있다. 이러한 라우팅 영역의 배선 구조를 위한 변형 저감 설계의 사용은, 배선 구조의 굴곡 스트레스에 대한 향상된 보호를 가져올 수 있다.As described above, the use of the deformation reduction design is not limited to a part of the wiring structure in the bent portion. In addition, the deformation reduction design can be applied to the wiring structure of the routing region outside the bending section. The use of deformation abatement design for the routing structure of this routing area can lead to improved protection against bending stress of the routing structure.

그러나, 라우팅 영역에서 베이스 층(106)과 유기발광소자층(150) 사이에 있는 다수의 유기 및/또는 무기물 층은 플렉서블 표시장치(100)의 굴곡을 용이하게 하기 위해 제거될 수 있다. 이러한 유기물 및/또는 무기물 층은, 층간 절연층(154), 게이트 절연층(152), 버퍼층(126, 127), 보호층(128), 편광층 등에 포함될 수도 있는데, 플렉서블 표시장치(100)의 굴곡 부분에는 없을 수도 있다. 이러한 층들 중 일부는 식각 공정에 의해 특정 영역에서 제거될 수 있다.However, a plurality of organic and / or inorganic layers between the base layer 106 and the organic light emitting device layer 150 in the routing region may be removed to facilitate bending of the flexible display device 100. The organic and / or inorganic layer may be included in the interlayer insulating layer 154, the gate insulating layer 152, the buffer layers 126 and 127, the protective layer 128, the polarizing layer, It may not be in the flexion area. Some of these layers may be removed in certain areas by an etching process.

일 예로서, 버퍼층(126) 상에 있는 복수의 절연층은 제1 식각 과정(EB1)에 의해 제거될 수 있다. 제1 식각 과정(EB1) 다음에는 액티브 버퍼(127) 및 버퍼층(126)의 일부(예: SiNx 층 및 SiO2 층의 적층)가 제거되는 제2 식각 과정(EB2)이 뒤따른다. 이러한 식각 과정은 도 12a에 도시된 것과 같은 다수의 단차(계단) 영역을 만든다. 상기 단차 영역은 하나 이상의 수직으로 경사진 표면 및 수평으로 평탄한 표면을 가지고, 그 위에는 도선이 배치된다. 수직으로 경사진 표면 및 수평으로 평탄한 표면에 놓인 도선은 절연층에 의해 마련된 높은 계단 및 낮은 계단 사이의 영역과 같은 다수의 굴곡 지점을 가질 수 있다.As an example, a plurality of insulating layers on the buffer layer 126 may be removed by a first etching process EB1. A first etching process (EB1) is followed by a part of an active buffer 127 and the buffer layer (126) followed by a second etching process (EB2) is removed (such as SiNx layer and an SiO 2 layer of lamination). This etch process creates a number of step (step) regions as shown in FIG. 12A. The step region has one or more vertically inclined surfaces and a horizontally planar surface over which the leads are disposed. The vertically inclined surface and the conductive lines placed on the horizontally planar surface may have a plurality of bending points, such as areas between the high and low steps provided by the insulating layer.

플렉서블 표시장치(100)가 굴곡 방향으로 구부러질 때, 도선은 단차 영역 및 그 부근에서 더 큰 변형을 겪는다. 다양한 연구와 실험에서 갈라짐 가능성은 EB1 영역 및 EB2 영역 사이의 단차 영역을 가로지르는 배선에서 특히 높다는 점이 지적되었다. 따라서, 몇몇 실시예에서 변형 저감 설계는, 절연층에 의해 만들어진 높은 단과 낮은 단 사이의 단차 영역 및 그 부근에 강화 부분을 갖는다.When the flexible display device 100 is bent in the bending direction, the leads undergo a larger deformation in the stepped region and its vicinity. It has been pointed out in various studies and experiments that the possibility of cracking is particularly high in wiring across the step difference region between the EB1 and EB2 regions. Thus, in some embodiments, the strain relief design has a stiffening portion in and around the stepped region between the high and low ends made by the insulating layer.

도 12b에 도시된 예에서, 배선 구조는 양 끝에서 단순한 직선 배선을 갖는다. 그러나, 굴곡 구간 EB1과 EB2를 가로지르는 도선(120)의 일부분이 수정된 배선 설계로 강화된다. 수정된 부분에서, 도선(120)은, EB1 및 EB2 영역 부근의 절연층으로부터 시작된 갈라짐에도 도선(120)의 보호를 보장하도록, 추가 폭 WR을 갖는 더 넓은 폭을 갖게 된다. 수정된 배선 설계에서 제공되는 거리 DR은, 제1 높이면 (예: EB1 영역의 높이)과 제2 높이면(예: EB2 영역의 높이) 사이의 거리뿐만 아니라 식각 과정에서 식각되는 절연층의 두께에 의존한다. In the example shown in Fig. 12B, the wiring structure has a simple linear wiring at both ends. However, a portion of the wire 120 across the flexing periods EB1 and EB2 is reinforced with a modified wiring design. In the modified portion, the lead 120 has a wider width with an additional width WR to ensure protection of the lead 120 against cracks originating from the insulating layer near the areas EB1 and EB2. The distance DR provided in the modified wiring design depends on the distance between the first elevation surface (eg, the height of the EB1 region) and the second elevation surface (eg, the height of the EB2 region) as well as the thickness of the insulating layer etched during the etching process do.

수정된 부분이 적용된 배선 구조의 변형 저감 설계는 도 12b에 설명된 디자인에 제한되지 않는다. 변형 저감 설계의 다양한 실시예는 다른 높이의 단차 영역에 대응하는 배선의 특정 부분을 위한 수정된 배선 설계를 포함할 수 있다.The deformation reduction design of the wiring structure to which the modified portion is applied is not limited to the design described in Fig. 12B. Various embodiments of the strain relief design can include a modified wiring design for a particular portion of the wiring that corresponds to a stepped region of different height.

항상 그런 것은 아니지만, 굴곡 구간에 인접한 라우팅 영역은 플렉서블 표시장치(100)의 실질적으로 평평한 부분일 수 있다. 이 경우에, EB1 및 EB2 영역은, 굴곡 부분에서 굴곡 구간의 시작 또는 바로 바깥에 위치할 수 있고, 배선 구조는 강화 부분을 가지게 될 수 있다.Although not always, the routing region adjacent to the bending section may be a substantially flat portion of the flexible display device 100. [ In this case, the EB1 and EB2 regions may be located at the beginning or just outside the bending section in the bent portion, and the wiring structure may have the reinforcing portion.

강화된 도선(120) 부분의 증가 폭 WR은, 곡률이 상대적으로 작은 굴곡 구간의 시작과 끝 및 그 부근에서 본 목적에 부합한다. 배선 구조의 더 넓은 폭 WR 및 수정된 배선 부분이 적용된 길이는, 굴곡 방향에 평행하게 정렬된 배선의 길이를 증가시킬 수 있다. 이 것은 더 큰 굴곡 반지름 지역에서 굴곡 스트레스에 버티도록, 배선 구조를 더 단단하게 만들 것이다. The increased width WR of the portion of the reinforced conductor 120 meets this objective at the beginning and end of the curvature section with a relatively small curvature and in the vicinity thereof. The wider width WR of the wiring structure and the length to which the modified wiring portion is applied can increase the length of the wiring arranged in parallel to the bending direction. This will make the wiring structure harder to withstand bending stresses in the larger radius of bend radius.

이와 같은 이유로, 강화 부분이 있는 거리 DR은, 강화 도선 부분이 굴곡 구간으로 너무 많이 연장되지 않도록 제한되어야 한다. 따라서, 강화 도선 부분의 거리 DR은, 강화 도선 부분의 배선이 소정의 임계 굴곡각보다 더 구부러지는 굴곡 구간을 넘어 연장하지 않도록 제한될 수 있다. 일 예로서, 강화 도선 부분은 탄젠트 평면으로부터 30° 구부러지는 지점을 넘어 연장하지 않을 수 있다. 임계 굴곡 각은 20° 보다 작을 수 있고, 10° 또는 7° 이하일 수도 있다.For this reason, the distance DR with the reinforcing portion should be limited so that the reinforcing lead portion does not extend too far into the bending section. Therefore, the distance DR of the reinforcing wire portion can be limited so that the wiring of the reinforcing wire portion does not extend beyond the bending portion that is bent more than the predetermined critical bending angle. As an example, the reinforcing lead portion may not extend beyond the point of bending 30 degrees from the tangent plane. The critical bending angle may be less than 20 占 and may be 10 占 or 7 占 or less.

단차 영역에 강화 부분이 마련된 배선 구조는, 굴곡 구간을 가로질러 확장하여 COF의 패드 또는 다른 부품들로 연결될 수 있다. 이러한 예에서, (EB1 및 EB2와 유사한) 추가적인 단차 영역이 굴곡 구간의 반대쪽 끝 또는 그 부근에 존재할 수 있다. 이러한 굴곡 지점 또는 그 부근에 있는 도선은, 도 12b처럼, 배선 구조의 수정된 부분과 비슷한 방식으로 반대쪽 끝이 강화될 수 있다. 원한다면, 굴곡 구간의 반대쪽 끝의 단차 영역 또는 그 부근에 있는 도선 강화 부분은, 도 12b에 설명된 것과는 다른 모양을 가질 수 있다.The wiring structure in which the reinforcing portion is provided in the stepped region can be extended across the bending section and connected to the pad or other parts of the COF. In this example, additional stepped regions (similar to EB1 and EB2) may be present at or near the opposite end of the bending section. The conductor at or near the bend point can be reinforced at the opposite end in a manner similar to the modified portion of the wiring structure, as in Fig. 12B. If desired, the lead wire reinforcement portion at or near the stepped region at the opposite end of the bending section may have a shape different from that described in Fig. 12B.

도 13은 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 단면도이다.13 is a cross-sectional view of a flexible display device according to an embodiment of the present invention.

상기 플렉서블(flexible) 표시장치는 가요성(flexibility)이 부여된 표시장치를 의미하는 것으로, 구부릴 수 있는(bendable) 표시장치, 말수있는(rollable) 표시장치, 깨지지 않는(unbreakable) 표시장치, 접을 수 있는 (foldable) 표시장치 등과 동일한 의미로 사용될 수 있다. 이하에서 서술되는 플렉서블 유기발광 표시장치는, 도 1 내지 도 12에서 설명된 다양한 구조 및 설계가 반영된 플렉서블 표시장치 중 일 예이다.The flexible display device refers to a display device having flexibility, and includes a display device such as a bendable display device, a rollable display device, an unbreakable display device, a foldable display device, Can be used in the same sense as a foldable display device or the like. The flexible organic light emitting display device described below is an example of a flexible display device in which various structures and designs described in FIGS. 1 to 12 are reflected.

상기 플렉서블 표시장치는 도 1과 같이 표시 영역 및 비표시 영역을 포함할 수 있다. 도 13에서는 비표시 영역이 표시 영역의 바깥쪽을 두르면서, 굴곡 구간(G)을 포함하고 있는 것으로 도시하였지만 본 발명의 사상이 이에 제한되는 것은 아니다. 또한 도 13은 표시 영역의 유기발광소자층, 비표시 영역, 굴곡 구간 등의 특정 지점(A~G)에서 추출한 단면도를 연결하여 도시한 것이다. 예시적으로서, A는 데이터 신호(전압)를 저장하는 저장 커패시터(storage capacitor)가 있는 영역을 개념적으로 도시한 부분이다. B는 유기발광소자 와 접속된 박막트랜지스터(TFT: thin film transistor)가 있는 영역을 개념적으로 도시한 부분이다. C는 하부보호금속(169)이 게이트 물질(153) 및 소스/드레인 물질(155)과 연결된 컨택 홀 영역을 개념적으로 도시한 부분이다. D는 반도체 층(151)과 소스/드레인 물질(155)이 연결된 컨택 홀 영역을 개념적으로 도시한 부분이다. E는 게이트 물질(153)과 소스/드레인 물질(155)이 전기적으로 연결된 영역을 개념적으로 도시한 부분이다. F는 스캔 신호(또는 주사 신호)를 공급하는 게이트 라인들이 배치된 영역을 개념적으로 도시한 부분이다. G는 굴곡 구간을 개념적으로 도시한 부분이다.The flexible display device may include a display area and a non-display area as shown in FIG. In FIG. 13, the non-display area includes the bending section G while surrounding the display area, but the spirit of the present invention is not limited thereto. 13 is a cross-sectional view taken at specific points (A to G) of the organic light emitting device layer, the non-display region, and the bending section of the display region. Illustratively, A is a conceptual illustration of an area where there is a storage capacitor that stores a data signal (voltage). And B is a conceptual illustration of a region in which a thin film transistor (TFT) connected to the organic light emitting element is present. C is a conceptual illustration of a contact hole region in which the underlying protective metal 169 is connected to the gate material 153 and the source / drain material 155. And D is a conceptual illustration of a contact hole region to which the semiconductor layer 151 and the source / drain material 155 are connected. E is a conceptual illustration of a region where the gate material 153 and the source / drain material 155 are electrically connected. F is a conceptual illustration of a region in which gate lines supplying scan signals (or scan signals) are arranged. G is a conceptual illustration of a bending section.

이하에서는 도 13에 도시된 각 층(layer)들을 설명한다. A~G 지점에 도시된 층들은, 각각 같은 공정을 통해 구조화된 층들이다. 즉, A~G 지점의 '반도체 층'(151)은 모두 X 공정에서 형성되고, '게이트 물질(153)'은 Y 공정에서 형성되며 나머지 층들도 마찬가지이다.Hereinafter, the layers shown in FIG. 13 will be described. The layers shown at points A through G are each structured layers through the same process. That is, the 'semiconductor layers' 151 at the points A to G are all formed in the X process, the 'gate material 153' is formed in the Y process, and the remaining layers are the same.

베이스 층(106)은 플렉서블 표시장치의 여러 구성 요소들을 지지한다. 상기 베이스 층(106)이 플라스틱으로 이루어진 경우, 플라스틱 필름 또는 플라스틱 기판으로 지칭될 수 있다. 예를 들어, 상기 베이스 층(106)은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 및 이들의 공중합체로 이루어진 군에서 선택된 하나를 포함하는 필름 형태일 수 있다. 구체적으로, 상기 베이스 층(106)은 폴리에텔렌테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazene), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(polymethylmetacrylate), 폴리에틸아크릴레이트(polyethylacylate), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 코폴리머(COC), 사이클릭 올레핀 폴리머(COP), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐클로라이드(PVC), 폴리카보네이트(PC), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA), 스타이렌아크릴나이트릴코폴리머(SAN) 및 이들의 조합으로 이루어진 군에서 선택된 하나를 포함할 수 있다. 이 물질 중에서, 폴리이미드는 고온의 공정에 적용될 수 있고, 코팅이 가능한 재료이기에 플라스틱 기판으로 많이 사용된다.투명 플렉서블 표시장치에서는, 상기 베이스 층(106)이 투명한 가요성의 물질로 이루어질 수 있다.The base layer 106 supports various components of the flexible display device. When the base layer 106 is made of plastic, it may be referred to as a plastic film or a plastic substrate. For example, the base layer 106 may be in the form of a film including one selected from the group consisting of a polyester-based polymer, a silicone-based polymer, an acrylic-based polymer, a polyolefin-based polymer, and copolymers thereof. In detail, the base layer 106 may be formed of a material selected from the group consisting of polyethyleneterephthalate (PET), polybutylene terephthalate (PBT), polysilane, polysiloxane, polysilazene, polycarbosilane polycarbosilane, polyacrylate, polymethacrylate, polymethylacrylate, polymethylmethacrylate, polyethylacylate, polyethylmetacrylate, and the like. ), Cyclic olefin copolymer (COC), cyclic olefin polymer (COP), polyethylene (PE), polypropylene (PP), polyimide (PI), polystyrene (PS), polyacetal (PEEK), polyester sulfone (PES), polytetrafluoroethylene (PTFE), polyvinyl chloride (PVC), polycarbonate (PC), polyvinylidene fluoride (PFA), styrene acrylonitrile polymer (SAN), and combinations thereof. Of these materials, polyimide can be applied to a high-temperature process and is widely used as a plastic substrate because it is a material that can be coated. In a transparent flexible display device, the base layer 106 may be made of a transparent flexible material.

버퍼층(126, 127)은 베이스 층(106) 또는 하부의 층들에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막트랜지스터를 보호하기 위한 기능 층이다. 상기 버퍼층은 멀티 버퍼(multi buffer, 126) 및/또는 액티브 버퍼(active buffer, 127)를 포함할 수 있다. The buffer layers 126 and 127 are functional layers for protecting the thin film transistor from the base layer 106 or impurities such as alkali ions or the like flowing out from the lower layers. The buffer layer may include a multi buffer 126 and / or an active buffer 127.

멀티 버퍼층(126)은 상기 베이스 층(106) 상에 위치한다. 상기 멀티 버퍼층(126)은 질화실리콘(SiNx) 및 산화실리콘(SiOx)이 교대로 적층되어 이루어질 수 있으며, 베이스 층(106)에 침투한 수분 및/또는 산소가 확산되는 것을 지연시킬 수 있다. 멀티 버퍼층(126)은 베이스 층(106)의 물질이나 그 위에 형성되는 층의 종류에 따라 더 배치되거나 제거될 수 있다. 예를 들어, 상술한 것과 같이 굴곡 구간에서 갈라짐(crack) 발생을 억제하기 위하여, 비표시 영역에는 멀티 버퍼층이 표시 영역보다 더 적게 배치되거나 혹은 멀티 버퍼층이 제거될 수 있다.A multi-buffer layer 126 is located on the base layer 106. The multi-buffer layer 126 may be formed by alternately stacking silicon nitride (SiNx) and silicon oxide (SiOx), and may delay diffusion of moisture and / or oxygen impregnated into the base layer 106. The multi-buffer layer 126 may be further disposed or removed depending on the material of the base layer 106 or the type of layer formed thereon. For example, as described above, in order to suppress the occurrence of cracks in the bending region, the multi-buffer layer may be disposed in the non-display region or the multi-buffer layer may be removed.

액티브 버퍼층(127)은 멀티 버퍼층(126) 상에 위치할 수 있다. 상기 액티브 버퍼(127)는 트랜지스터의 반도체 층(151)을 보호하며, 베이스 층(106)으로부터 유입되는 다양한 종류의 결함을 차단하는 기능을 수행한다. 상기 액티브 버퍼(126)는 비정질 실리콘(a-Si) 등으로 형성될 수 있다. 박막트랜지스터는 반도체 층(151), 게이트 절연층(152), 게이트(153), 층간 절연막(154), 소스 및 드레인(155)이 순차적으로 배치된 형태일 수 있다. 상기 박막트랜지스터는 P형 TFT 또는 N형 TFT일 수 있다. 상기 P형(P-type) TFT는, PMOS로, 상기 N형(N-type) TFT는 NMOS로 호칭되기도 한다. The active buffer layer 127 may be located on the multi-buffer layer 126. The active buffer 127 protects the semiconductor layer 151 of the transistor and functions to block various kinds of defects introduced from the base layer 106. The active buffer 126 may be formed of amorphous silicon (a-Si) or the like. The thin film transistor may be in the form of a semiconductor layer 151, a gate insulating layer 152, a gate 153, an interlayer insulating film 154, and a source and a drain 155 sequentially arranged. The thin film transistor may be a P-type TFT or an N-type TFT. The P-type TFT may be referred to as a PMOS, and the N-type TFT may be referred to as an NMOS.

반도체 층(151)은 상기 액티브 버퍼층(127) 상에 위치한다. 이때 반도체 층(151) 폭은 하부보호금속(159)의 폭보다 작게 형성될 수 있으나, 이에 한정되지 않는다. 반도체 층(151)은 다결정 실리콘(polycrystalline silicon)으로 만들어질 수 있으며, 이 경우 소정의 영역이 불순물로 도핑될 수도 있다. 또한, 반도체 층(102)은 비정질 실리콘(amorphous silicon), 유기 반도체 물질 또는 산화물(oxide)로 형성될 수 있다.The semiconductor layer 151 is located on the active buffer layer 127. At this time, the width of the semiconductor layer 151 may be smaller than the width of the lower protective metal 159, but is not limited thereto. The semiconductor layer 151 may be made of polycrystalline silicon, and in this case, a predetermined region may be doped with an impurity. In addition, the semiconductor layer 102 may be formed of amorphous silicon, an organic semiconductor material, or an oxide.

게이트 절연층(152)은 반도체 층(151) 상에 위치할 수 있다. 게이트 절연층(Gate Insulator)은 게이트(153)과 반도체 층(151) 사이를 절연한다. 게이트 절연층(152)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 무기물로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다.The gate insulating layer 152 may be located on the semiconductor layer 151. The gate insulator isolates the gate 153 and the semiconductor layer 151 from each other. The gate insulating layer 152 may be formed of an insulating inorganic material such as silicon oxide (SiOx) or silicon nitride (SiNx), or may be formed of an insulating organic material or the like.

게이트 절연층(152)을 구성하는 실리콘 산화막(SiOx) 및 실리콘 질화막(SiNx) 등은 금속에 비해 가요성이 떨어진다. 따라서 굴곡 구간의 가요성을 향상시키기 위해, 굴곡 구간의 게이트 절연층은 제거될 수 있다.The silicon oxide film (SiOx) and the silicon nitride film (SiNx) constituting the gate insulating layer 152 are less flexible than metal. Therefore, in order to improve the flexibility of the bending section, the bending section gate insulating layer can be removed.

게이트 물질(153)은 게이트 절연층(152) 상에 위치한다. 게이트 물질(153)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않으며, 다양한 물질로 형성될 수 있다. 또한, 게이트 물질(153)은 단일층 또는 다중층일 수도 있다. 게이트 물질(153)은, B지점에서와 같이 박막트랜지스터의 게이트 전극으로 사용되는 것 외에도, A 지점에서와 같이 특정 커패시턴스를 형성하거나, C 지점과 같이 연결 전극으로 사용되기도 한다. The gate material 153 is located on the gate insulating layer 152. The gate material 153 may be any one of Mo, Al, Cr, Au, Ti, Ni, Ne and Cu, But is not limited thereto, and may be formed of various materials. In addition, the gate material 153 may be a single layer or multiple layers. In addition to being used as the gate electrode of the thin film transistor as at point B, the gate material 153 may also form a certain capacitance, such as at point A, or may be used as a connecting electrode, such as point C.

층간 절연층154)은 게이트 물질(153) 상에 위치한다. 층간 절연층(154)은 게이트 절연층(152)과 동일한 물질인, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나, 이에 한정되지 않는다. 한편, 층간 절연막(154)과 게이트 절연층(152)의 선택적 제거를 통해 반도체 층(151) 및/또는 게이트 물질(153)이 노출되는 컨택 홀(contact hole)이 형성될 수 있다.Interlayer dielectric layer 154) is located on the gate material 153. The interlayer insulating layer 154 may be formed of a silicon oxide film (SiOx), a silicon nitride film (SiNx) or a multilayer thereof, which is the same material as the gate insulating layer 152, but is not limited thereto. A contact hole through which the semiconductor layer 151 and / or the gate material 153 is exposed may be formed through selective removal of the interlayer insulating layer 154 and the gate insulating layer 152.

소스/드레인 물질(155)은 층간 절연층(154) 상에 위치한다. 소스/드레인 물질(155)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않으며, 다양한 물질로 형성될 수 있다. 또한, 소스/드레인 물질(155)은 단일층 또는 다중층일 수도 있다. 소스/드레인 물질(155)은, B지점에서와 같이 박막트랜지스터의 소스/드레인 전극으로 사용되는 것 외에도, A 지점에서와 같이 특정 커패시턴스를 형성하거나, C 지점과 같이 연결 전극으로 사용되기도 한다. 또한 소스/드레인 물질(155)은 F, G 지점과 같이 도선(120)을 형성하기도 한다. 도 13에 도시된 도선(120)은 상술한 변형 저감 배선 구조의 일 부분일 수 있다.The source / drain material 155 is located on the interlayer dielectric layer 154. The source / drain material 155 may be any one of Mo, Al, Cr, Au, Ti, Ni, Ne, Or alloys thereof, but is not limited thereto, and may be formed of various materials. Also, the source / drain material 155 may be a single layer or multiple layers. In addition to being used as the source / drain electrode of the thin film transistor as at point B, the source / drain material 155 may also form a certain capacitance, such as at point A, or may be used as a connecting electrode, such as point C. The source / drain material 155 may also form a wire 120, such as at points F and G. [ The conductor 120 shown in Fig. 13 may be a part of the strain relief wiring structure described above.

하부보호금속(169)은 멀티 버퍼층(126) 상에 위치할 수 있다. 또한 하부보호금속(BSM: Bottom Shield Metal)은 박막트랜지스터( 하부에 위치할 수 있다. 예를 들어 하부보호금속은 박막 트랜지스터의 반도체 층 대응하여 액티브 버퍼층 하부에 위치할 수 있다. 하부보호금속(169)은 모든 트랜지스터의 반도체 층 하부에 위치할 수도 있고, 필요에 따라 특정 트랜지스터(예: 구동 트랜지스터)의 반도체 층 하부에만 위치할 수도 있다. 이때 하부보호금속(169)은 레이저 및 외부로부터 유입되는 광으로부터, 박막 트랜지스터의 소자 특성, 예를 들어 문턱 접압 또는 on/off 접압이 변동되는 것을 방지하여 픽셀 간 휘도 불균형을 방지할 수 있다. 또한 하부보호금속(109)은 외부로부터 유입되는 수분으로부터 상기 트랜지스터의 소자 특성(예: 문턱 전압 등)이 변동되는 것을 억제한다. 이로써 상기 하부보호금속(BSM: Bottom Shield Metal)은 픽셀 간 휘도 불균형(얼룩, 잔상으로 나타남)을 방지할 수 있다. 더 나아가, 상기 하부보호금속(169)은, 플렉서블 유기발광 표시장치의 제조 공정(예: 유리기판을 떼어내는 과정)에서, 트랜지스터가 물리적으로 손상되는 것을 최소화할 수도 있다.The lower protective metal 169 may be located on the multi-buffer layer 126. Also, the bottom shield metal (BSM) may be located under the thin film transistor (for example, the lower protection metal may be located under the active buffer layer corresponding to the semiconductor layer of the thin film transistor) May be located below the semiconductor layer of all the transistors and may be located only below the semiconductor layer of a specific transistor (for example, a driving transistor) as needed. The lower protection metal 169 may be formed of a laser and a light It is possible to prevent variations in the device characteristics of the thin film transistor, for example, the threshold voltage or the on / off voltage, thereby preventing the unevenness in luminance between pixels. (E.g., threshold voltage) of the lower protection metal (BSM) is prevented from fluctuating. Thus, the bottom shield metal (BSM) The lower protective metal 169 can be prevented from being damaged during the manufacturing process of the flexible organic light emitting display device (for example, in the process of removing the glass substrate) Lt; RTI ID = 0.0 > physical < / RTI >

하부보호금속(169)은 박막 트랜지스터를 구성하는 게이트 전극(153) 과 동일한 물질로 형성될 수 있다. 한편, 하부보호금속(109)은 금속 재질이기 때문에, 소정의 커패시턴스(capacitance)를 형성하는 소자가 되기도 한다. 이때, 하부보호금속(169)이 전기적으로 플로팅(floating) 되어있으면 커패시턴스의 변동이 나타나고, 박막 트랜지스터들 각각의 문턱전압의 쉬프트 양이 다양해 질 수 있으며, 이것은 의도하지 않은 시각적 결함(예를 들어, 휘도 변화)을 발생시킬 수 있다. 따라서, 연결부재를 통해 하부보호금속(169)을 소스/드레인 전극 또는 게이트 전극에 접지하여 커패시턴스가 일정하게 유지되도록 할 수 있다. The lower protective metal 169 may be formed of the same material as the gate electrode 153 constituting the thin film transistor. On the other hand, since the lower protective metal 109 is made of a metal, it also becomes a device that forms a predetermined capacitance. At this time, if the lower protective metal 169 is electrically floating, there is variation in capacitance and the amount of shift of the threshold voltage of each of the thin film transistors may be varied, which may cause unintended visual defects (for example, Luminance change) can be generated. Therefore, the lower protective metal 169 may be grounded to the source / drain electrode or the gate electrode through the connecting member to maintain the capacitance constant.

하부보호금속(169)이 박막 트랜지스터의 소스 전극 또는 드레인 전극에 연결되는 경우, 하부보호금속 및 하부보호금속에 연결된 전극 사이에 등전위가 형성될 수 있다. 하부보호금속 및 하부보호금속에 연결되는 전극들 사이의 전압 차이가, 박막 트랜지스터의 게이트 전극과 소스 전극 사이의 전압차(즉, VGS) 보다 작다면, 하부보호금속(169)가 박막 트랜지스터의 문턱전압에 미치는 영향은 최소화될 수 있다.When the lower protective metal 169 is connected to the source electrode or the drain electrode of the thin film transistor, an equipotential may be formed between the lower protective metal and the electrode connected to the lower protective metal. If the voltage difference between the electrodes connected to the lower protective metal and the lower protective metal is less than the voltage difference (i.e., VGS) between the gate electrode and the source electrode of the thin film transistor, then the lower protective metal 169 The effect on the voltage can be minimized.

하부보호금속(169)은 게이트 전극과 연결되는 경우, 게이트 전극(153)과 하부보호금속(169)에 동일한 전압이 공급될 수 있다. 이때 상기 하부보호금속(169)이 박막 트렌지스터의 보조 게이트 전극으로서 동작할 수 있다. 하부보호금속 상에 위치하는 액티브의 표면에 추가적인 채널 영역이 제공될 수 있다. 따라서 박막 트랜지스터의 크기를 실질적으로 증가시키는 것 없이, 박막 트랜지스터의 이동도를 증가시킬 수 있다. 즉, 박막 트랜지스터의 전류 구동 능력을 향상시킬 수도 있다. When the lower protective metal 169 is connected to the gate electrode, the same voltage may be supplied to the gate electrode 153 and the lower protective metal 169. At this time, the lower protective metal 169 may act as an assist gate electrode of the thin film transistor. Additional channel regions may be provided on the surface of the active located on the underlying protective metal. Therefore, the mobility of the thin film transistor can be increased without substantially increasing the size of the thin film transistor. That is, the current driving capability of the thin film transistor can be improved.

보호층(128)은 소스/드레인 물질(155) 상에 위치한다. 보호층(128)은 상기 소스/드레인 물질(155)을 보호한다. 보호층(128)의 선택적 제거를 통해 소스/드레인 물질(155이 노출되는 컨택 홀(contact hole)이 형성될 수 있다. 보호층(128)은 제2 버퍼층으로 지칭될 수 있으며, 이하에서는 보호층(128)과 제2 버퍼층을 동일한 구성요소로 지칭한다.The passivation layer 128 is located on the source / drain material 155. A protective layer 128 protects the source / drain material 155. A contact hole may be formed through selective removal of the protective layer 128 to expose the source / drain material 155. The protective layer 128 may be referred to as a second buffer layer, The first buffer layer 128 and the second buffer layer are referred to as the same components.

평탄화층(156)은 보호층 상에 위치한다. 평탄화층(156)은 박막트랜지스터를 보호하고 그 상부를 평평하게 한다. 평탄화층(156)은, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. 평탄화층(156)은 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.The planarization layer 156 is located on the protective layer. The planarization layer 156 protects the thin film transistor and flattenes the top of the thin film transistor. The planarization layer 156 may be formed of a material selected from the group consisting of polyacrylates resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, But is not limited to, one or more of unsaturated polyesters resin, poly-phenylenethers resin, polyphenylenesulfides resin, and benzocyclobutene. The planarization layer 156 may be formed of a single layer, or may be composed of multiple layers or multiple layers.

유기발광소자는 제1 전극(112), 유기발광 층(158), 제2 전극(159)이 순차적으로 배치된 형태일 수 있다. 즉, 유기발광소자는 평탄화층(156) 상에 형성된 제1 전극(112), 제1 전극(112) 상에 위치한 유기발광 층(158) 및 유기발광 층(158) 상에 위치한 제2 전극(159)으로 구성될 수 있다.The organic light emitting device may have a structure in which a first electrode 112, an organic light emitting layer 158, and a second electrode 159 are sequentially arranged. That is, the organic light emitting device includes a first electrode 112 formed on the planarization layer 156, an organic light emitting layer 158 disposed on the first electrode 112, and a second electrode 159).

제1 전극(157)은 컨택 홀을 통해 구동 박막트랜지스터의 전극(108)과 전기적으로 연결된다. 제1 전극(157)은 박막 트랜지스터의 타입에 따라 애노드 또는 캐소드의 역할을 할 수 있다. 유기발광 표시장치(100)가 하부 발광(bottom emission) 방식인 경우, 상기 제1 전극(157)은 일함수 값이 비교적 큰 투명 도전성 물질(인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등)일 수 있다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 제1 전극(157)은 반사율이 높은 불투명한 도전 물질로 만들어질 수 있다. 예를 들면, 제1 전극(157)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금(예: APC(Ag;Pb;Cu)) 등으로 형성될 수 있다.The first electrode 157 is electrically connected to the electrode 108 of the driving thin film transistor through the contact hole. The first electrode 157 may serve as an anode or a cathode depending on the type of the thin film transistor. When the organic light emitting display 100 is a bottom emission type, the first electrode 157 may be formed of a transparent conductive material (indium-tin-oxide (ITO) or indium-zinc- (IZO), etc.). When the OLED display 100 is a top emission type, the first electrode 157 may be made of an opaque conductive material having a high reflectivity. For example, the first electrode 157 may be formed of a metal such as silver (Ag), aluminum (Al), gold (Au), molybdenum (Mo), tungsten (W), chromium (Cr) ; Pb; Cu)) or the like.

뱅크(160)는 평탄화층 상에 발광 영역을 제외한 나머지 영역에 위치한다. 이때 뱅크는 제1 전극(157)의 일 부분을 노출시키는 개구 영역을 형성할 수 있다. 뱅크(160)는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연 물질 또는 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연물질로 만들어질 수 있다.The bank 160 is located on the planarization layer in the remaining region except for the light emitting region. At this time, the bank may form an opening region for exposing a portion of the first electrode 157. The bank 160 may be made of an inorganic insulating material such as a silicon nitride film (SiNx), a silicon oxide film (SiOx), or an organic insulating material such as BCB, acrylic resin or imide resin.

유기발광 층(158)이 뱅크(160)에 의해 노출된 제1 전극(112) 상에 위치한다. 유기발광 층(158)은 발광층, 전자주입층, 전자수송층, 정공수송층, 정공주입층 등을 포함할 수 있다.An organic light emitting layer 158 is positioned on the first electrode 112 exposed by the bank 160. The organic light emitting layer 158 may include a light emitting layer, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, and the like.

제2 전극(159)이 유기발광층(158) 상에 위치한다. 유기발광 표시장치(100)가 상부 발광(top emission) 방식인 경우, 제2 전극(159)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO) 등과 같은 투명한 도전 물질로 형성됨으로써 유기발광 층(158)에서 생성된 광을 제2 전극(159) 상부로 방출시킨다.And the second electrode 159 is located on the organic light emitting layer 158. When the OLED display 100 is a top emission type, the second electrode 159 may be a transparent conductive layer such as indium tin oxide (ITO) or indium zinc oxide (IZO) Thereby emitting the light generated in the organic light emitting layer 158 to the upper portion of the second electrode 159.

보호층(161)과 봉지층(162)이 제2 전극(159) 상에 위치한다. 상기 보호층(passivation layer)과 봉지층(encapsulation layer)은, 발광 재료와 전극 재료의 산화를 방지하기 위하여, 외부로부터의 산소 및 수분 침투를 막는다. 유기발광소자가 수분이나 산소에 노출되면, 발광 영역이 축소되는 화소 수축(pixel shrinkage) 현상이 나타나거나, 발광 영역 내 흑점(dark spot)이 생길 수 있다. 상기 보호 층(161) 및/또는 상기 봉지층(162)은 유리, 금속, 산화 알루미늄(AlOx) 또는 실리콘(Si) 계열 물질로 이루어진 무기막으로 구성되거나, 또는 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기막은 무기막의 표면을 평탄화하는 역할을 한다. 봉지 층을 여러 겹의 박막 층으로 형성하는 이유는, 단일 층에 비해 수분이나 산소의 이동 경로를 길고 복잡하게 하여, 유기발광소자까지 수분/산소의 침투를 어렵게 만들려는 것이다. 또는 상기 봉지층(162)은 배리어 필름(barrier film)일 수 도 있다.The protective layer 161 and the encapsulation layer 162 are located on the second electrode 159. The passivation layer and the encapsulation layer prevent oxygen and moisture penetration from the outside in order to prevent oxidation of the light emitting material and the electrode material. When the organic light emitting device is exposed to moisture or oxygen, a pixel shrinkage phenomenon in which the light emitting region is reduced or a dark spot in the light emitting region may occur. The protective layer 161 and / or the sealing layer 162 may be made of an inorganic film made of glass, metal, aluminum oxide (AlOx), or silicon (Si) based material, or alternatively, Structure. The inorganic film serves to block penetration of moisture or oxygen, and the organic film serves to flatten the surface of the inorganic film. The reason why the encapsulation layer is formed of a plurality of thin film layers is to make the movement path of water or oxygen longer and more complicated than in the case of a single layer so as to make penetration of moisture / oxygen into the organic light emitting element difficult. Alternatively, the sealing layer 162 may be a barrier film.

봉지층(162) 상에 편광 필름, 터치 패널(필름), 상면 커버 등이 더 위치할 수도 있다.A polarizing film, a touch panel (film), a top cover, and the like may be further disposed on the sealing layer 162.

도 14a 내지 도 14q는 본 명세서의 일 실시예에 따른 플렉서블 표시장치의 제조 단계를 나타낸 도면이다.FIGS. 14A to 14Q are diagrams illustrating a manufacturing step of a flexible display device according to an embodiment of the present invention.

도 14a는 베이스 층(106) 및 멀티 버퍼층(126)을 형성하는 단계를 도시한다.14A shows the step of forming the base layer 106 and the multi-buffer layer 126. FIG.

베이스 층(106)은, 우선 보조 기판(캐리어 기판) 상에 희생층이 형성된 후, 상기 희생층 상에 형성될 수 있다. 베이스 층(106)은, 예를 들어, 스핀 코팅(spin coating) 방식으로 형성될 수 있다. 즉, 베이스 층(106)을 형성하는 물질을 포함한 액상 물질을 희생층 상에 위치시킨 후, 보조 기판을 고속으로 회전시켜, 두께가 균일한 베이스 층(106)이 형성될 수 있다. 또한 베이스 층(106)은 롤 코팅(roll coating) 방식 또는 슬릿 코팅(slit coating) 방식으로 형성될 수도 있다. 상기 두 방식은 스핀 코팅 방식에 비해 두께 균일도는 낮아도, 생산 효율성은 높을 수 있다.The base layer 106 may be formed on the sacrificial layer after a sacrifice layer is formed on the auxiliary substrate (carrier substrate) first. The base layer 106 may be formed, for example, by a spin coating method. That is, after the liquid material containing the substance forming the base layer 106 is placed on the sacrificial layer, the auxiliary substrate may be rotated at a high speed to form the base layer 106 having a uniform thickness. The base layer 106 may be formed by a roll coating method or a slit coating method. In both of the above methods, the production efficiency can be high even if the thickness uniformity is low as compared with the spin coating method.

멀티 버퍼층(126)은 베이스 층(106) 상에 적층된다. 멀티 버퍼층(126)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중 층 등으로 구성될 수 있다. 이때 멀티 버퍼층(126)을 구성하는 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등은 베이스 층(106)의 전면에 증착(deposition)될 수 있다. 이때 멀티 버퍼층(126)은 화학기상증착(Chemical Vapor Deposition; CVD) 공정, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 공정 등을 통해 증착될 수 있으나, 이에 한정되지는 않는다.The multi-buffer layer 126 is deposited on the base layer 106. The multi-buffer layer 126 may be composed of a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof. At this time, a silicon oxide film (SiO x), a silicon nitride film (SiN x), etc. constituting the multi-buffer layer 126 can be deposited on the entire surface of the base layer 106. At this time, the multi-buffer layer 126 may be deposited through a chemical vapor deposition (CVD) process, a plasma enhanced chemical vapor deposition (PECVD) process, or the like, but is not limited thereto.

도 14b는 하부보호금속을 형성하는 단계를 도시한다.14B shows the step of forming the lower protective metal.

하부보호금속(169)은 멀티 버퍼층(126) 상에 형성된다. 이때 하부보호금속(169)은 박막 트랜지스터의 하부 및/또는 기타 필요한 부분에 위치한다. 하부보호금속(169)은 박막 트랜지스터를 구성하는 게이트 전극과 동일한 물질로 형성될 수 있다. 예를 들어 하부보호금속은 몰리브덴(Mo)과 같은 물질로 형성될 수 있으나, 이에 한정되지 않는다. 이때 하부보호금속(169)은 마스크(mask) 공정(또는 포토리소그래피 공정)을 통해서 형성될 수 있다. 즉, 하부보호금속(169)은, 하부보호금속(169)이 위치하는 영역에 마스크를 사용하는 스퍼터링(sputtering) 공정을 통해 형성될 수 있다. 또는 하부보호금속(169)은, 멀티버퍼층(126) 전면에 금속을 증착한 후에 감광수지(photoresist) 도포, 패터닝된 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 통해 형성될 수도 있다.A lower protective metal 169 is formed on the multi-buffer layer 126. Where the underlying protective metal 169 is located at the bottom and / or other required portion of the thin film transistor. The lower protective metal 169 may be formed of the same material as the gate electrode constituting the thin film transistor. For example, the lower protective metal may be formed of a material such as molybdenum (Mo), but is not limited thereto. At this time, the lower protective metal 169 may be formed through a mask process (or photolithography process). That is, the lower protective metal 169 may be formed through a sputtering process using a mask in a region where the lower protective metal 169 is located. Alternatively, the lower protective metal 169 may be formed by depositing a metal on the entire surface of the multi-buffer layer 126, applying photoresist, exposing through a patterned mask, developing, etching, and removing a photosensitive resin.

도 14c는 액티브 버퍼층을 형성하는 단계를 도시한다.14C shows a step of forming an active buffer layer.

액티브 버퍼(127)는 멀티 버퍼층(126) 및/또는 하부보호금속(169) 상에 형성될 수 있다. 이때 액티브 버퍼층(127)은 하부보호금속(169)을 덮을 수 있다. 액티브 버퍼(127)는 비정질 실리콘(a-Si) 등으로 형성될 수 있으며, 베이스 층(106) 및/또는 하부보호금속(169)의 상부 전면에 적층될 수 있다.The active buffer 127 may be formed on the multi-buffer layer 126 and / or the lower protective metal 169. At this time, the active buffer layer 127 may cover the lower protective metal 169. The active buffer 127 may be formed of amorphous silicon (a-Si) or the like and may be stacked on the upper surface of the base layer 106 and / or the lower protective metal 169.

도 14d는 반도체 층을 형성하는 단계를 도시한다.14D shows a step of forming a semiconductor layer.

반도체 층(151)은 액티브 버퍼(127) 상에 형성될 수 있다. 박막트랜지스터 영역(B 지점)에 형성되는 반도체 층(151)은 하부보호금속(169)의 좌우 폭보다 작게 형성될 수 있다. 또한 반도체 층(151)는 A 지점 및 D 지점에 형성될 수도 있다. 이때 반도체 층(151)는 마스크 공정을 통해서 형성될 수 있다. 예를 들어, 반도체 층(151)은 패터닝 하려는 영역에 마스크를 사용하는 증착(deposition) 공정을 통해 지정된 영역에만 위치될 수 있다. 또는 반도체 층(151)은, 액티브버퍼(127) 전면에 반도체(Si, Ge 등)를 증착한 후에, 감광수지(photoresist) 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 통해 형성될 수도 있다.The semiconductor layer 151 may be formed on the active buffer 127. The semiconductor layer 151 formed at the thin film transistor region (point B) may be formed to be smaller than the width of the lower protective metal 169. In addition, the semiconductor layer 151 may be formed at points A and D. At this time, the semiconductor layer 151 may be formed through a mask process. For example, the semiconductor layer 151 may be located only in a designated region through a deposition process using a mask in the region to be patterned. Or the semiconductor layer 151 may be formed by depositing a semiconductor (Si, Ge or the like) on the entire surface of the active buffer 127 and then applying photoresist, exposure through a patterning mask, development, etching, .

도 14e는 게이트 절연층을 형성하는 단계를 도시한다.14E shows a step of forming a gate insulating layer.

게이트 절연층(152)은 반도체 층(151) 및/또는 액티브 버퍼층(127) 상에 형성될 수 있다. 이때 게이트 절연층(152)은 반도체 층(151)를 덮을 수 있다. 게이트 절연층(152)은 절연성 무기물(실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 등), 절연성 유기물 등으로 형성될 수 있다. 게이트 절연층(152)은 반도체 층(151) 및/또는 액티브 버퍼층(127) 상의 전면에 적층될 수 있다.The gate insulating layer 152 may be formed on the semiconductor layer 151 and / or the active buffer layer 127. At this time, the gate insulating layer 152 may cover the semiconductor layer 151. The gate insulating layer 152 may be formed of an insulating inorganic material (a silicon oxide film (SiOx), a silicon nitride film (SiNx), or the like), an insulating organic material, or the like. The gate insulating layer 152 may be deposited on the entire surface of the semiconductor layer 151 and / or the active buffer layer 127.

게이트 절연층(152)이 형성된 후, 박막트랜지스터의 반도체 층(151)에 채널 영역(channel region)을 형성하기 위해, 채널 도핑(channel doping) 과정이 수행될 수 있다. 상기 채널 도핑은 마스크 공정을 통해서 형성될 수 있다. 예컨대, 채널 영역을 형성하고자 하는 반도체 층(151)의 부분과 대응되도록 마스크를 배치한 후, 개구 영역을 통해 불순물(이온)을 소정 영역에 주입하는 도핑 공정이 수행될 수 있다. 이때 반도체 층(151)의 채널 영역에는 붕소(boron) 등의 13족 원소가 도핑되거나(NMOS), 또는 인(phosphorus) 등의 15족 원소가 도핑될 수 있으나(PMOS), 이에 한정되지는 않는다. After the gate insulating layer 152 is formed, a channel doping process may be performed to form a channel region in the semiconductor layer 151 of the thin film transistor. The channel doping may be formed through a mask process. For example, a mask may be disposed so as to correspond to a portion of the semiconductor layer 151 to be formed with a channel region, and then a doping process may be performed to implant impurities (ions) into a predetermined region through the opening region. At this time, the channel region of the semiconductor layer 151 may be doped with a Group 13 element such as boron or an NMOS or a Group 15 element such as phosphorus (PMOS), but is not limited thereto .

박막트랜지스터의 반도체 층(151)에 채널 영역을 형성한 후, 반도체 층(151)의 (채널 영역을 제외한) 나머지 영역에 도체화 영역(저항 영역)을 형성하는 공정(예: 스토리지 도핑(storage doping) 과정)이 수행될 수 있다. 상기 도체화 영역은 다른 지점에 있는 반도체에도 형성될 수 있다. 예를 들어, B 지점의 반도체 층이 도핑될 때, A 지점에 있는 반도체 층(151), D 지점에 있는 반도체 층(151) 등이 함께 도핑될 수 있다.A step of forming a channel region in the semiconductor layer 151 of the thin film transistor and then forming a conductorized region (resistance region) in the remaining region (except for the channel region) of the semiconductor layer 151 ) Process) can be performed. The conducting region can also be formed in a semiconductor at another point. For example, when the semiconductor layer at the point B is doped, the semiconductor layer 151 at the point A, the semiconductor layer 151 at the point D, and the like may be doped together.

이때 도체화 영역은 마스크 공정을 통해 형성될 수 있다. 예를 들어, 반도체 층(151)의 전부 또는 일 부분과 대응되도록 마스크를 배치한 후 도핑 공정이 수행될 수 있다. 반도체 층(151)의 도체화 영역은 인(phosphorus) 등의 15족 원소로 도핑되거나(NMOS), 붕소(boron) 등의 13족 원소가 도핑될 수 있으나(PMOS), 이에 한정되지 않는다. 또한 도체화 영역은 이온이 고농도로 도핑되는데,. 이에 상기 도핑을 N+도핑이라 지칭하기도 한다. 이러한 공정을 통하여, B 지점의 반도체 층(151) 중에서 소스/드레인 전극과 접촉할 부분, 커패시터의 일 전극으로 기능할 A 지점의 반도체 층(151), D 지점의 반도체 층(151) 등이 도체화된다.The conducting region may be formed through a mask process. For example, after the mask is disposed so as to correspond to all or a part of the semiconductor layer 151, a doping process may be performed. The conductorized region of the semiconductor layer 151 may be doped with a Group 15 element such as phosphorus or may be doped with a Group 13 element such as boron or the like (PMOS), but is not limited thereto. Also, the conducting region is doped with a high concentration of ions. The doping may be referred to as N + doping. Through this process, the portion of the semiconductor layer 151 at the point B to be in contact with the source / drain electrode, the semiconductor layer 151 at the point A and the semiconductor layer 151 at the point D which function as one electrode of the capacitor, .

도 14f는 액티브 버퍼 및 게이트 절연층에 컨택 홀을 형성하는 단계를 도시한다.14F shows the step of forming contact holes in the active buffer and gate insulating layer.

컨택 홀은 단일 마스크 공정을 통해 액티브 버퍼(127) 및 게이트 절연층(152)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 하부보호금속(169) 일 부분이 노출된다. 이 공정에서, 일 에로, 게이트 절연층(152) 상에 포토레지스트(Photoresist; PR)와 같은 감광수지를 도포한 후, 마스크를 사용하여 특정 영역의 감광수지에만 선택적으로 광을 조사할 수 있다. 이어서, 노광된 감광수지를 현상하고 나면, 광이 조사된 부부의 감광수지는 제거될 수 있다. (감광성 물질이 포지티브 타입인 경우) 이에 게이트 절연층(152)은 감광수지가 제거된 부분에서 노출된다. 이때 제거되지 않고 남은 감광수지를 마스크로 하여, 게이트 절연층(152)의 노출된 부분을 식각할 수 있다. 이후, 게이트 절연층(152) 상에 있는 감광수지가 애싱(ashing) 공정으로 제거되면, 게이트 절연층(152) 및 액티브 버퍼층(127)의 컨택 홀이 완성된다.The contact holes may be formed through the active buffer 127 and the gate insulating layer 152 through a single mask process. At this time, a portion of the lower protective metal 169 is exposed through the contact hole. In this step, a photosensitive resin such as photoresist (PR) is applied on the gate insulating layer 152, and then a light can be selectively irradiated to the photosensitive resin in a specific region by using a mask. Subsequently, after developing the exposed photosensitive resin, the photosensitive resin of the light-irradiated portion can be removed. (When the photosensitive material is of the positive type), the gate insulating layer 152 is exposed at the portion where the photosensitive resin is removed. At this time, the exposed portion of the gate insulating layer 152 can be etched using the remaining photosensitive resin as a mask. Thereafter, when the photosensitive resin on the gate insulating layer 152 is removed by an ashing process, the contact holes of the gate insulating layer 152 and the active buffer layer 127 are completed.

도 14g는 게이트 물질을 패터닝하는 단계를 도시한다. Figure 14G shows the step of patterning the gate material.

게이트 물질(153)은 게이트 절연층(152) 상에 형성된다. 이때 B 지점에 형성된 게이트 물질(153)은 반도체 층(151)과 수직 방향으로 중첩될 수 있다. C 지점에 형성된 게이트 물질(153)은 컨택 홀을 통해 하부보호금속(169)과 전기적으로 연결될 수 있다. 하부보호금속(169)과 전기적으로 연결된 게이트 물질(153)은 도선으로 사용될 수 있다. 이때 게이트 물질(153)을 특정 위치에 형성하는 공정은, 하부보호금속(169)을 형성하는 공정과 유사한 방식으로 수행될 수 있다.A gate material 153 is formed on the gate insulating layer 152. At this time, the gate material 153 formed at the point B may overlap the semiconductor layer 151 in the vertical direction. The gate material 153 formed at the point C may be electrically connected to the lower protective metal 169 through the contact hole. The gate material 153 electrically connected to the lower protective metal 169 may be used as a lead. At this time, the process of forming the gate material 153 at a specific position may be performed in a similar manner to the process of forming the lower protective metal 169.

게이트 물질(153)이 형성된 후, 반도체 층(151)의 채널 영역과 도체화 영역 사이에 LDD(lightly doped drain) 영역을 형성하기 위해, 반도체 층(151)에 특정 불순물을 도핑할 수 있다. 이때 LDD 영역은 반도체 층에서 채널 영역과 도체화 영역 사이에 형성되어, 상기 두 영역 간의 전자의 이동을 용이하게 할 수 있다. 이때 LDD 영역은 마스크 공정을 통해서 형성될 수 있다. 구체적으로 반도체 층(151)의 LDD 영역과 대응되도록, 마스크를 배치한 후 (또는 게이트 물질이 마스크가 되어) 소정 영역에 이온을 주입할 수 있다. 이때 LDD 영역은 인(phosphorus) 등의 15족 원소로 도핑될 수 있으나(NMOS), 이에 한정되지 않는다. 또한 LDD 영역을 형성할 때 불순물(이온)은 도체화 영역과 비교하여 저농도로 도핑된다. 예를 들어 LDD 영역은 도체화 영역보다 1000배 정도 농도가 낮게 도핑될 수 있다. 이에 LDD 도핑을 N- 도핑이라 지칭하기도 한다. 전자가 도체화 영역에서 채널 영역으로 이동할 때, 버퍼 영역인 LDD 영역에 의해 OFF 전류가 안정화되어 소자 신뢰성이 향상될 수 있다.After the gate material 153 is formed, the semiconductor layer 151 may be doped with a specific impurity to form a lightly doped drain (LDD) region between the channel region of the semiconductor layer 151 and the conductorized region. At this time, the LDD region is formed between the channel region and the conductive region in the semiconductor layer, so that electrons can be easily moved between the two regions. At this time, the LDD region can be formed through a mask process. Specifically, after the mask is disposed (or the gate material becomes a mask) so as to correspond to the LDD region of the semiconductor layer 151, ions may be implanted into a predetermined region. At this time, the LDD region may be doped with a Group 15 element such as phosphorus (NMOS), but is not limited thereto. Also, when forming the LDD region, impurities (ions) are doped at a low concentration compared with the conducting region. For example, the LDD region can be doped at a concentration about 1000 times lower than the conducting region. The LDD doping may be referred to as N - doping. When the electrons move from the conducting region to the channel region, the OFF current is stabilized by the LDD region which is the buffer region, and the device reliability can be improved.

도 14h는 층간 절연층을 형성하는 단계를 도시한다.14H shows a step of forming an interlayer insulating layer.

층간 절연층(154)은 게이트 절연층(152)상 및/또는 게이트 물질(153) 상에 형성될 수 있다. 이때 층간 절연층은(154) 게이트 물질(153)을 덮을 수 있다. 층간 절연층(154)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나 이에 한정되지 않는다. 층간 절연층(154)은 베이스 층(106) 및/또는 게이트 물질(153)의 상부 전면에 증착될 수 있다. 도시된 대로 층간 절연층(154)은 2개 층으로 구성될 수도 있지만, 그 이상 또는 그 이하의 개수로 구성될 수도 있다.An interlayer insulating layer 154 may be formed on the gate insulating layer 152 and / or on the gate material 153. At this time, the interlayer insulating layer 154 may cover the gate material 153. The interlayer insulating layer 154 may be formed of a silicon oxide film (SiOx), a silicon nitride film (SiNx), or a multilayer thereof, but is not limited thereto. An interlayer dielectric layer 154 may be deposited over the top surface of the base layer 106 and / or the gate material 153. As shown, the interlayer insulating layer 154 may be composed of two layers, but may be composed of more or less layers.

도 14i는 굴곡 구간(G)을 1차 식각하는 단계를 도시한다. Fig. 14I shows a step of first etching the bending section G. Fig.

굴곡 구간에 형성된 층간 절연층(154) 및 게이트 절연층(152)은 마스크 공정을 통해 식각되어 제거될 수 있다. 이때의 마스크 공정은 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 포함할 수 있다.The interlayer insulating layer 154 and the gate insulating layer 152 formed in the bending section can be etched and removed through a mask process. The masking process at this time may include a step of applying a photosensitive resin, exposing through a patterning mask, developing, etching, and removing a photosensitive resin.

도 14j는 굴곡 구간(G)을 2차 식각하는 단계를 도시한다. FIG. 14J shows a step of second-order etching the bending section G. FIG.

베이스 층(106)의 굴곡 구간에 형성된 액티브 버퍼(127) 및 적어도 일부의 멀티 버퍼층(126)은 마스크 공정을 통해 식각되어 제거될 수 있다. 이때의 마스크 공정은 상기 1차 식각 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다. 굴곡 구간(G)이 2차 식각되면, 굴곡 구간의 멀티 버퍼층(126)은 표시 영역의 멀티 버퍼층(126) 보다 얇아질 수 있다. 즉, 굴곡 구간의 멀티 버퍼층(126)은 표시 영역의 멀티 버퍼층(126) 보다 더 적은 개수의 무기물 층을 가질 수 있다.The active buffer 127 and at least a portion of the multi-buffer layer 126 formed in the bending section of the base layer 106 can be etched and removed through a mask process. In this case, the masking process may be performed in the order of exposure of the photosensitive resin, exposure through the patterning mask, development, etching, and removal of the photosensitive resin, similar to the first etching process. When the bending section G is secondarily etched, the multi-buffer layer 126 in the bending section may be thinner than the multi-buffer layer 126 in the display area. That is, the multi-buffer layer 126 of the bending section may have a smaller number of inorganic layers than the multi-buffer layer 126 of the display area.

도 14k는 층간 절연층 및 게이트 절연층에 컨택 홀을 형성하는 단계를 도시한다.14K shows a step of forming contact holes in the interlayer insulating layer and the gate insulating layer.

상기 컨택 홀은 단일 마스크 공정을 통해 층간절연층(154) 및 게이트 절연층(152)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 반도체 층(151)의 일 부분이 노출된다. 이때의 공정은 도 14f의 컨택 홀 생성 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다.The contact holes may be formed through the interlayer insulating layer 154 and the gate insulating layer 152 through a single mask process. At this time, a part of the semiconductor layer 151 is exposed through the contact hole. Similar to the contact hole forming process shown in FIG. 14F, the process may be performed in the order of exposure of the photosensitive resin, exposure through the patterning mask, development, etching, and photoresist stripping.

도 14l는 소스/드레인 물질을 형성하는 단계를 도시한다. Figure 14I illustrates the step of forming a source / drain material.

소스/드레인 물질(155)은 층간 절연층(154) 상에 형성된다. 이때 소스/드레인 물질(155)은 층간 절연막(154)에 마련된 컨택 홀을 통해 반도체 층(151)와 전기적으로 연결될 수 있다. 또한 소스/드레인 물질(155)은 C 지점에서는 층간 절연층(154)에 마련된 컨택 홀을 통해 게이트 물질(153)과 전기적으로 연결될 수 있다. The source / drain material 155 is formed on the interlayer insulating layer 154. At this time, the source / drain material 155 may be electrically connected to the semiconductor layer 151 through a contact hole provided in the interlayer insulating layer 154. The source / drain material 155 may also be electrically connected to the gate material 153 through a contact hole provided in the interlayer insulating layer 154 at point C.

같은 공정에서 도선(120)은 굴곡 구간(G)의 멀티 버퍼층(126) 상에 형성될 수 있다. 예를 들어, 도선(120) 및 소스/드레인 물질(155)은 패터닝 하려는 영역에 마스크를 사용하는 스퍼터링(sputtering) 공정을 통해 형성될 수 있다. 이때 도선(120)은 소스/드레인 물질(155)과 같은 물질(예: Cu, Mo/Ti 등)로 형성된다.In the same process, the conductive line 120 may be formed on the multi-buffer layer 126 of the bending section G. [ For example, the lead 120 and the source / drain material 155 may be formed through a sputtering process that uses a mask in the region to be patterned. At this time, the lead 120 is formed of a material such as the source / drain material 155 (e.g., Cu, Mo / Ti, etc.).

도 14m는 굴곡 구간(G)을 3차 식각하는 단계를 도시한다.FIG. 14M shows a step of thirdly etching the bending section G. FIG.

3차 식각 전에 소스/드레인 물질(155) 상에 보호층(128)을 형성할 수 있다. 보호층(128)은 소스/드레인 물질(155)의 상부 전면에 형성될 수 있다. 이때 보호층(128)은 표시 영역의 소스/드레인 물질(155) 및 굴곡 구간(G)의 도선(120)을 덮도록 형성될 수 있다.A passivation layer 128 may be formed on the source / drain material 155 prior to the third etching. A protective layer 128 may be formed on the top surface of the source / drain material 155. At this time, the passivation layer 128 may be formed to cover the source / drain material 155 of the display region and the lead 120 of the bending section G. FIG.

보호층(128)이 형성된 후, 굴곡 구간(G)에 형성된 보호층의 일부는 마스크 공정을 통해 식각되어 제거될 수 있다. 이때 베이스 층(106)의 일 부분도 제거될 수 있다. 이때의 마스크 공정은 1차 식각 및 2차 식각 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다. After the protective layer 128 is formed, a part of the protective layer formed in the bending section G may be etched and removed through a mask process. At this time, a portion of the base layer 106 may also be removed. In this case, the mask process may be performed in the same manner as the first and second etching processes, in the order of coating of the photosensitive resin, exposure through the patterning mask, development, etching, and photoresist removal.

도 14n는 보호층에 컨택 홀을 형성하는 단계를 도시한다.14N shows a step of forming a contact hole in the protective layer.

상기 컨택 홀은 단일 마스크 공정을 통해 보호층(128)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 소스/드레인 물질(155)의 일 부분이 노출된다. 이때의 공정은 도 14f 또는 도 14k의 공정과 유사하게 감광수지 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정 순으로 진행될 수 있다.The contact holes may be formed through the passivation layer 128 through a single mask process. A portion of the source / drain material 155 is then exposed through the contact hole. The process may be performed in the order of exposure of the photosensitive resin, exposure through the patterning mask, development, etching, and removal of the photosensitive resin, similarly to the process of FIG. 14F or 14K.

도 14o는 평탄화층을 형성하는 단계를 도시한다.14O shows the step of forming a planarization layer.

평탄화층(156)은 보호층(128)의 상부 전면에 적층될 수 있다. 이때 굴곡 구간(G)에는 적층되지 않을 수 있다. 이후 평탄화층(156)은 마스크 공정을 통해 컨택 홀을 구비할 수 있다. 평탄화층(156)이 구비한 컨택 홀은 보호층(128)이 구비한 컨택 홀과 대응되도록 형성될 수 있다. 따라서 상기 컨택 홀들을 통해서 소스 또는 드레인 전극의 일 부분이 노출될 수 있다. 또한 평탄화층(156)은 단층 또는 다층으로 형성될 수 있다..The planarization layer 156 may be deposited over the top surface of the protective layer 128. At this time, they may not be stacked in the bending section G. The planarization layer 156 may then be provided with contact holes through a mask process. The contact hole of the planarization layer 156 may be formed to correspond to the contact hole of the protection layer 128. So that a portion of the source or drain electrode can be exposed through the contact holes. The planarization layer 156 may be formed as a single layer or a multi-layer.

도 14p는 제1 전극을 형성하는 단계를 도시한다.14 (P) shows the step of forming the first electrode.

제1 전극(157)은 평탄화층(156) 상에 형성된다. 이때 제1 전극(157)은 평탄화층(156) 및 보호층(128)이 구비한 콘택 홀을 통해 소스 전극 또는 드레인 전극과 전기적으로 연결될 수 있다. 제1 전극(157)은 마스크 공정을 통해서 패터닝 될 수 있다. A first electrode (157) is formed on the planarization layer (156). At this time, the first electrode 157 may be electrically connected to the source electrode or the drain electrode through the contact hole provided in the planarization layer 156 and the protection layer 128. The first electrode 157 may be patterned through a mask process.

도 14q는 뱅크를 형성하는 단계를 도시한다.Figure 14q shows the step of forming the bank.

뱅크(160)는 평탄화층(156) 상에 형성될 수 있다. 이때 뱅크(160)는 제1 전극(157)의 일 부분을 노출시키는 개구 영역을 구비하도록 형성될 수 있다. 이때 뱅크(160)는 마스크 공정을 통해서 패터닝될 수 있다. 뱅크(160)를 형성한 후, 유기발광 층(158), 제2 전극(159), 보호막(161) 및 봉지층(162)을 순차적으로 형성한다.The bank 160 may be formed on the planarization layer 156. At this time, the bank 160 may be formed to have an opening region for exposing a portion of the first electrode 157. At this time, the bank 160 may be patterned through a mask process. An organic light emitting layer 158, a second electrode 159, a passivation layer 161 and an encapsulation layer 162 are sequentially formed after the banks 160 are formed.

도 15는 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 단면도이다.15 is a cross-sectional view of a flexible display device according to another embodiment of the present invention.

상기 플렉서블 표시장치(200)는 도 1과 같이 표시 영역 및 비표시 영역을 포함할 수 있다. 도 15에서는 비표시 영역이 표시 영역의 바깥쪽을 두르고 있으며, 굴곡 구간(G')을 포함하고 있는 것으로 도시하였지만 본 발명의 사상이 이에 제한되는 것은 아니다. 또한 도 15는 표시 영역 및 비표시 영역 위의 복수의 지점(A~G')에서 추출한 단면도를 연결하여 도시한 것이다.The flexible display device 200 may include a display area and a non-display area as shown in FIG. Although FIG. 15 shows that the non-display area covers the outside of the display area and includes the bending section G ', the idea of the present invention is not limited thereto. FIG. 15 is a diagram showing a cross-sectional view extracted from a plurality of points (A to G ') on the display area and the non-display area.

A는 스토리지 캐패시터(Storage Capacitor) 영역을 개념적으로 도시한 부분이다. 스토리지 캐패시터 영역은 박막트랜지스터를 구동하기 위한 데이터 전압을 저장하는 스토리지 캐피시터가 있는 영역을 의미한다. A is a conceptual illustration of a storage capacitor region. The storage capacitor region means an area having a storage capacitor for storing a data voltage for driving the thin film transistor.

B는 박막트랜지스터 영역을 개념적으로 도시한 부분이다. 박막트랜지스터 영역은 전원과 유기발광소자 사이에 접속되어, 유기발광소자에 전류를 공급하는 박막트랜지스터가 있는 영역을 의미한다.B is a conceptual illustration of the thin film transistor region. The thin film transistor region refers to a region where a thin film transistor is connected between a power source and an organic light emitting element to supply a current to the organic light emitting element.

C는 하부보호금속 컨택 홀(BSM-contact hole) 영역을 개념적으로 도시한 부분이다. 하부보호금속 컨택 홀 영역은 하부보호금속이 배선으로 사용되는 게이트 물질과 전기적으로 연결되어 전류를 공급받는 영역을 의미한다.C is a conceptual illustration of a lower protective metal contact hole (BSM-contact hole) region. The lower protection metal contact hole region means an area where the lower protection metal is electrically connected with the gate material used as a wiring to receive current.

D는 반도체 층 컨택 홀(ACT-contact hole) 영역을 개념적으로 도시한 부분이다. 반도체 층 컨택 홀 영역은 배선으로 사용되는 반도체 층과 구동 배선이 전기적으로 연결되는 영역을 의미한다. And D is a conceptual illustration of a semiconductor layer contact hole (ACT-contact hole) region. The semiconductor layer contact hole region means a region where a semiconductor layer used as a wiring and a drive wiring are electrically connected.

F'는 패드(Pad) 영역을 개념적으로 도시한 부분이다. 패드 영역은 표시 영역에서 연장된 영역으로 벤딩 영역의 연결 배선과 연결되는 구동 배선이 배치된 영역을 의미한다. F 'is a conceptual illustration of a pad area. The pad region means an area extending from the display area to a region where the driving wiring connected to the connection wiring of the bending area is disposed.

G'는 굴곡(Bending) 영역(또는 벤딩 영역)을 개념적으로 도시한 부분이다. 굴곡 영역은 패드 영역에서 연장된 영역으로, 표시 영역의 화소 전극과 외부모듈을 연결하는 연결 배선이 배치되는 영역을 의미한다.G 'is a conceptual illustration of a bending region (or bending region). The bending region is an area extending from the pad region, and means a region in which connection wirings connecting the pixel electrodes of the display region and the external module are disposed.

이하에서는 도 15에 도시된 각 층(layer)들을 설명한다. 도시된 각각의 층들은 동일한 공정을 통해 구조화된 층들이다.Hereinafter, the layers shown in FIG. 15 will be described. Each of the layers shown are structured layers through the same process.

베이스 층(또는 플렉서블 기판)(206)은 플렉서블 표시장치의 여러 구성 요소들을 지지한다. 상기 베이스 층(206)이 플라스틱으로 이루어진 경우, 플라스틱 필름 또는 플라스틱 기판으로 지칭될 수 있다. 예를 들어, 상기 베이스 층(206)은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 및 이들의 공중합체로 이루어진 군에서 선택된 하나를 포함하는 필름 형태일 수 있다. 구체적으로, 상기 베이스 층(206)은 폴리에텔렌테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazene), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(polymethylmetacrylate), 폴리에틸아크릴레이트(polyethylacylate), 폴리에틸메타크릴레이트(polyethylmetacrylate), 사이클릭 올레핀 코폴리머(COC), 사이클릭 올레핀 폴리머(COP), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐클로라이드(PVC), 폴리카보네이트(PC), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA), 스타이렌아크릴나이트릴코폴리머(SAN) 및 이들의 조합으로 이루어진 군에서 선택된 하나를 포함할 수 있다. 이 물질 중에서, 폴리이미드는 고온의 공정에 적용될 수 있고, 코팅이 가능한 재료이기에 플라스틱 기판으로 많이 사용된다. 투명 플렉서블 표시장치에서는, 상기 베이스 층(106)이 투명한 가요성의 물질로 이루어질 수 있다.The base layer (or flexible substrate) 206 supports various components of the flexible display device. When the base layer 206 is made of plastic, it may be referred to as a plastic film or a plastic substrate. For example, the base layer 206 may be in the form of a film containing one selected from the group consisting of a polyester-based polymer, a silicone-based polymer, an acrylic-based polymer, a polyolefin-based polymer, and a copolymer thereof. Specifically, the base layer 206 may be formed of at least one selected from the group consisting of polyethyleneterephthalate (PET), polybutylene terephthalate (PBT), polysilane, polysiloxane, polysilazene, polycarbosilane polycarbosilane, polyacrylate, polymethacrylate, polymethylacrylate, polymethylmethacrylate, polyethylacylate, polyethylmetacrylate, and the like. ), Cyclic olefin copolymer (COC), cyclic olefin polymer (COP), polyethylene (PE), polypropylene (PP), polyimide (PI), polystyrene (PS), polyacetal (PEEK), polyester sulfone (PES), polytetrafluoroethylene (PTFE), polyvinyl chloride (PVC), polycarbonate (PC), polyvinylidene fluoride (PFA), styrene acrylonitrile polymer (SAN), and combinations thereof. Of these materials, polyimide can be applied to a high-temperature process and is widely used as a plastic substrate because it is a material that can be coated. In the transparent flexible display device, the base layer 106 may be made of a transparent flexible material.

버퍼층(226, 227)은 베이스 층(206) 또는 하부의 층들에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막트랜지스터를 보호하기 위한 기능 층이다. 상기 버퍼층은 멀티 버퍼(multi buffer, 226) 및/또는 액티브 버퍼(active buffer, 227)를 포함할 수 있다. The buffer layers 226 and 227 are functional layers for protecting the thin film transistor from impurities such as alkali ions or the like that flow out from the base layer 206 or the lower layers. The buffer layer may include a multi buffer 226 and / or an active buffer 227.

멀티 버퍼층(또는 제1 버퍼층)(226)은 상기 베이스 층(206) 상에 위치한다. 이때 상기 멀티 버퍼층(226)은 복수 개의 층을 구비할 수 있다. 상기 멀티 버퍼층(226)은 질화실리콘(SiNx) 및 산화실리콘(SiOx)이 교대로 적층되어 이루어질 수 있으며, 베이스 층(206)에 침투한 수분 및/또는 산소가 확산되는 것을 지연시킬 수 있다. 멀티 버퍼층(226)은 베이스 층(206)의 물질이나 그 위에 형성되는 층의 종류에 따라 더 배치되거나 제거될 수 있다. 예를 들어, 상술한 것과 같이 굴곡 영역에서 갈라짐(crack) 발생을 억제하기 위하여, 비표시 영역에는 멀티 버퍼층(226)이 표시 영역보다 더 적게 배치되거나 혹은 멀티 버퍼층(226)이 제거될 수 있다. 즉, 멀티 버퍼층(226)은 굴곡 구간(G')에서의 두께가 다른 구간에서의 두께보다 얇을 수 있다.A multi-buffer layer (or first buffer layer) 226 is located on the base layer 206. At this time, the multi-buffer layer 226 may include a plurality of layers. The multi-buffer layer 226 may be formed by alternately stacking silicon nitride (SiNx) and silicon oxide (SiOx), and may delay the diffusion of moisture and / or oxygen impregnated into the base layer 206. The multi-buffer layer 226 may be further disposed or removed depending on the material of the base layer 206 or the type of layer formed thereon. For example, the multi-buffer layer 226 may be disposed less than the display area or the multi-buffer layer 226 may be removed in the non-display area in order to suppress the generation of cracks in the bending area, as described above. That is, the thickness of the multi-buffer layer 226 in the bending section G 'may be thinner than the thickness in other sections.

액티브 버퍼(또는 제1 절연층)(227)는 멀티 버퍼층(226) 상에 위치할 수 있다. 특히, 액티브 버퍼(227)는 패드 구간(F')에서 하부보호금속(269)(또는 제1 보호부재) 상에 배치될 수 있다. 상기 액티브 버퍼(227)는 박막트랜지스터의 반도체 층(251)을 보호하며, 베이스 층(206)으로부터 유입되는 다양한 종류의 결함을 차단하는 기능을 수행한다. 상기 액티브 버퍼(226)는 비정질 실리콘(a-Si) 등으로 형성될 수 있다. 박막트랜지스터는 반도체 층(251), 게이트 절연층(252), 게이트 물질(253), 층간 절연층(254), 소스 및 드레인 전극(255)이 순차적으로 배치된 형태일 수 있다. The active buffer (or first insulating layer) 227 may be located on the multi-buffer layer 226. In particular, the active buffer 227 may be disposed on the lower protective metal 269 (or the first protective member) at the pad section F '. The active buffer 227 protects the semiconductor layer 251 of the thin film transistor and functions to block various kinds of defects introduced from the base layer 206. The active buffer 226 may be formed of amorphous silicon (a-Si) or the like. The thin film transistor may have a semiconductor layer 251, a gate insulating layer 252, a gate material 253, an interlayer insulating layer 254, and a source and drain electrode 255 sequentially arranged.

반도체 층(251)은 상기 액티브 버퍼(227) 상에 위치한다. 이때 반도체 층(251) 폭은 하부보호금속(259)의 폭보다 작게 형성될 수 있으나, 이에 한정되지 않는다. 반도체 층(251)은 다결정 실리콘(polycrystalline silicon)으로 만들어질 수 있으며, 이 경우 소정의 영역이 불순물로 도핑될 수도 있다. 또한, 반도체 층(202)은 비정질 실리콘(amorphous silicon), 유기 반도체 물질 또는 산화물(oxide)로 형성될 수 있다.The semiconductor layer 251 is located on the active buffer 227. At this time, the width of the semiconductor layer 251 may be smaller than the width of the lower protective metal 259, but is not limited thereto. The semiconductor layer 251 may be made of polycrystalline silicon, in which case a predetermined region may be doped with an impurity. In addition, the semiconductor layer 202 may be formed of amorphous silicon, an organic semiconductor material, or an oxide.

게이트 절연층(252)은 반도체 층(251) 상에 위치할 수 있다. 게이트 절연층(Gate Insulator)(252)은 게이트 물질(253)과 반도체 층(251) 사이를 절연한다. 게이트 절연층(252)은 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등과 같은 절연성 무기물로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다.The gate insulating layer 252 may be located on the semiconductor layer 251. A gate insulator 252 insulates the gate material 253 from the semiconductor layer 251. The gate insulating layer 252 may be formed of an insulating inorganic material such as silicon oxide (SiOx) or silicon nitride (SiNx), or may be formed of an insulating organic material or the like.

게이트 절연층(252)을 구성하는 산화실리콘(SiOx) 및 질화실리콘(SiNx) 등은 금속에 비해 가요성이 떨어진다. 따라서 굴곡 구간(G')의 가요성을 향상시키기 위해, 굴곡 구간(G')의 게이트 절연층(252)은 제거될 수 있다.Silicon oxide (SiOx) and silicon nitride (SiNx) constituting the gate insulating layer 252 are less flexible than metal. Therefore, in order to improve the flexibility of the bending section G ', the gate insulating layer 252 of the bending section G' can be removed.

게이트 물질(253)은 게이트 절연층(252) 상에 위치한다. 게이트 물질(253)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않으며, 다양한 물질로 형성될 수 있다. 또한, 게이트 물질(253)은 단일층 또는 다중층일 수도 있다. The gate material 253 is located on the gate insulating layer 252. The gate material 253 may be formed of any one of Mo, Al, Cr, Au, Ni, Ni, But is not limited thereto, and may be formed of various materials. In addition, the gate material 253 may be a single layer or multiple layers.

B 지점에 있는 게이트 물질(253)은 박막트랜지스터를 구동하기 위한 반도체 층(251)와 중첩될 수 있다. The gate material 253 at point B may overlap the semiconductor layer 251 for driving the thin film transistor.

C 지점에 있는 게이트 물질(253)은 게이트 절연층(252) 및 액티브 버퍼(227)가 구비한 컨택 홀을 통해 반도체 층(251) 하부에 위치한 하부보호금속(269)과 전기적으로 연결될 수 있다. 이때 게이트 물질(253)은 배선으로 사용되어 하부보호금속(269)과 구동 배선(255)을 전기적으로 연결할 수 있다. 따라서 상기 구동 배선(255)으로부터 공급된 전류는 배선으로 사용되는 게이트 물질(253)을 통해 하부보호금속(269)에 공급될 수 있다. 또한 배선으로 사용되는 게이트 물질(253)은 액티브 버퍼(227) 상에 배치되며, 표시 영역으로부터 연장되어 패드 구간(F')에 위치할 수 있다. 이때 게이트 물질(253)은 게이트 배선(253)이라 할 수 있다. The gate material 253 at the point C may be electrically connected to the lower protective metal 269 located below the semiconductor layer 251 through the contact hole provided in the gate insulating layer 252 and the active buffer 227. [ At this time, the gate material 253 may be used as a wiring to electrically connect the lower protective metal 269 and the driving wiring 255. Therefore, the current supplied from the driving wiring 255 can be supplied to the lower protective metal 269 through the gate material 253 used as wiring. Also, the gate material 253 used as the wiring may be disposed on the active buffer 227, and may extend from the display region and be located in the pad section F '. The gate material 253 may be referred to as a gate wiring 253.

이때 표시 영역으로부터 연장된 게이트 배선(253)은 패드 구간(F')에 배치된 연결 배선(220)과 전기적으로 연결될 수 있다.At this time, the gate wiring 253 extending from the display region can be electrically connected to the connection wiring 220 disposed in the pad section F '.

층간 절연층(또는 제2 절연층)(254)은 게이트 물질(253) 상에 위치한다. 또한 층간 절연층(254)은 패드 구간(F')에서 게이트 배선(253) 상에 위치한다. An interlayer insulating layer (or second insulating layer) 254 is located on the gate material 253. The interlayer insulating layer 254 is also located on the gate wiring 253 in the pad section F '.

층간 절연층(254)은 게이트 절연층(252)과 동일한 물질인, 산화실리콘(SiOx), 질화실리콘(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나, 이에 한정되지 않는다. 층간 절연층(254)과 게이트 절연층(252)의 선택적 제거를 통해 소스 및 드레인 영역이 노출되는 컨택 홀(contact hole)이 형성될 수 있다.The interlayer insulating layer 254 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, which are the same material as the gate insulating layer 252, but are not limited thereto. A contact hole through which the source and drain regions are exposed may be formed through the selective removal of the interlayer insulating layer 254 and the gate insulating layer 252.

구동 배선(255)은 층간 절연층(254) 상에 위치한다. 이때 B 지점에 있는 구동 배선(255)은 반도체 층(251)와 일부 영역에서 중첩될 수 있다. 구동 배선(255)은 층간 절연층(254)과 게이트 절연층(252)이 구비한 컨택 홀을 통해 노출된 반도체 층(251)의 소스 및 드레인 영역과 전기적을 연결될 수 있다. 이때 구동 배선(255)은 소스/드레인 전극으로 사용되어 반도체 층(251)에 전류를 공급할 수 있다.The driving wiring 255 is located on the interlayer insulating layer 254. At this time, the driving wiring 255 at the point B may overlap with the semiconductor layer 251 in a partial region. The driving wiring 255 may be electrically connected to the source and drain regions of the semiconductor layer 251 exposed through the contact holes provided in the interlayer insulating layer 254 and the gate insulating layer 252. [ At this time, the driving wiring 255 may be used as a source / drain electrode to supply current to the semiconductor layer 251.

하부보호금속(또는 제1 보호부재)(269)은 멀티 버퍼층(226) 상에 위치할 수 있다. 또한 하부보호금속(BSM: Bottom Shield Metal)(269)은 박막트랜지스터(TFT: Thin Film Transistor) 하부에 위치할 수 있다. 예를 들어 하부보호금속(269)은 박막트랜지스터DD(TFT)의 반도체 층 대응하여 액티브 버퍼층(227) 하부에 위치할 수 있다. The lower protective metal (or first protective member) 269 may be located on the multi-buffer layer 226. Also, a bottom shield metal ( BSM) 269 may be disposed under a thin film transistor (TFT). For example, the lower protective metal 269 may be located under the active buffer layer 227 corresponding to the semiconductor layer of the thin film transistor DD (TFT).

하부보호금속(269)은 모든 트랜지스터의 반도체 층 하부에 위치할 수도 있고, 필요에 따라 특정 트랜지스터(예: 구동 트랜지스터)의 반도체 층 하부에만 위치할 수도 있다. 이때 하부보호금속(269)은 레이저 및 외부로부터 유입되는 광으로부터, 박막트랜지스터의 소자 특성, 예를 들어 문턱 접압 또는 on/off 전압이 변동되는 것을 방지하여 픽셀 간 휘도 불균형을 방지할 수 있다. 또한 하부보호금속(269)은 외부로부터 유입되는 수분으로부터 상기 트랜지스터의 소자 특성(예: 문턱 전압 등)이 변동되는 것을 억제한다. 이로써 상기 하부보호금속(BSM: Bottom Shield Metal)(269)은 픽셀 간 휘도 불균형(얼룩, 잔상으로 나타남)을 방지할 수 있다. 더 나아가, 상기 하부보호금속(269)은, 플렉서블 표시장치(200)의 제조 공정(예: 유리기판을 떼어내는 과정)에서, 트랜지스터가 물리적으로 손상되는 것을 최소화할 수도 있다. 즉, 하부보호금슥(269)은 박막트랜지스터(TFT) 하부에 배치되어, 박막트랜지스터(TFT)를 보호할 수 있다. 이때 하부보호금속(269)은 박막트랜지스터(TFT) 보호부재라고 할 수 있다.The lower protective metal 269 may be located below the semiconductor layer of all the transistors and may be located only below the semiconductor layer of a specific transistor (for example, a driving transistor) as required. At this time, the lower protective metal 269 prevents variations in device characteristics, such as threshold voltage or on / off voltage, of the thin film transistor from the laser and the light introduced from the outside, thereby preventing the luminance unevenness between pixels. In addition, the lower protective metal 269 suppresses variation in element characteristics (e.g., threshold voltage, etc.) of the transistor from moisture that flows from the outside. Thus, the bottom shield metal (BSM) 269 can prevent the unevenness of the brightness between the pixels (unevenness and residual image). Furthermore, the lower protective metal 269 may minimize the physical damage of the transistor in the manufacturing process of the flexible display device 200 (e.g., the process of removing the glass substrate). That is, the lower protective film 269 is disposed under the thin film transistor (TFT) to protect the thin film transistor (TFT). At this time, the lower protective metal 269 may be referred to as a thin film transistor (TFT) protective member.

하부보호금속(269)은 박막트랜지스터를 구성하는 게이트 물질(253)과 동일한 물질로 형성될 수 있다. 한편, 하부보호금속(209)은 금속 재질이기 때문에, 소정의 커패시턴스(capacitance)를 형성하는 소자가 되기도 한다. 이때, 하부보호금속(269)이 전기적으로 플로팅(floating) 되어있으면 커패시턴스의 변동이 나타나고, 박막트랜지스터들 각각의 문턱전압의 쉬프트 양이 다양해 질 수 있으며, 이것은 의도하지 않은 시각적 결함(예를 들어, 휘도 변화)을 발생시킬 수 있다. 따라서, 연결부재를 통해 하부보호금속(269)을 소스/드레인 전극 또는 게이트 물질에 접지하여 커패시턴스가 일정하게 유지되도록 할 수 있다. The lower protective metal 269 may be formed of the same material as the gate material 253 constituting the thin film transistor. On the other hand, since the lower protective metal 209 is made of a metal, it also becomes a device that forms a predetermined capacitance. At this time, if the lower protective metal 269 is electrically floating, there is variation in capacitance and the amount of shift of the threshold voltage of each of the thin film transistors may be varied, which may cause unintended visual defects (for example, Luminance change) can be generated. Thus, the lower shielding metal 269 can be grounded to the source / drain electrode or gate material through the connecting member to keep the capacitance constant.

하부보호금속(269)이 박막트랜지스터의 소스 전극 또는 드레인 전극에 연결되는 경우, 하부보호금속(269) 및 하부보호금속(269)에 연결된 전극 사이에 등전위가 형성될 수 있다. 하부보호금속(269) 및 하부보호금속(269)에 연결되는 전극들 사이의 전압 차이가, 박막트랜지스터의 게이트 물질과 소스 전극 사이의 전압차(즉, VGS) 보다 작다면, 하부보호금속(269)가 박막트랜지스터의 문턱전압에 미치는 영향은 최소화될 수 있다.When the lower protective metal 269 is connected to the source electrode or the drain electrode of the thin film transistor, an equipotential may be formed between the lower protective metal 269 and the electrode connected to the lower protective metal 269. If the voltage difference between the electrodes connected to the lower protective metal 269 and the lower protective metal 269 is less than the voltage difference (i.e., VGS) between the gate material and the source electrode of the thin film transistor, ) On the threshold voltage of the thin film transistor can be minimized.

하부보호금속(269)은 게이트 물질(253)과 연결되는 경우, 게이트 물질(253)과 하부보호금속(269)에 동일한 전압이 공급될 수 있다. 이때 상기 하부보호금속(269)이 박막트랜지스터의 보조 게이트 물질로서 동작할 수 있다. 하부보호금속(269) 상에 위치하는 반도체 층의 표면에 추가적인 채널 영역이 제공될 수 있다. 따라서 박막트랜지스터의 크기를 실질적으로 증가시키는 것 없이, 박막트랜지스터의 이동도를 증가시킬 수 있다. 즉, 박막트랜지스터의 전류 구동 능력을 향상시킬 수도 있다. When the lower protective metal 269 is connected to the gate material 253, the same voltage may be applied to the gate material 253 and the lower protective metal 269. At this time, the lower protective metal 269 may operate as an assist gate material of the thin film transistor. Additional channel regions may be provided on the surface of the semiconductor layer that is located on the underlying protective metal 269. [ Therefore, the mobility of the thin film transistor can be increased without substantially increasing the size of the thin film transistor. That is, the current driving capability of the thin film transistor can be improved.

또한 하부보호금속(269)은 패드 구간(F')에서 멀티 버퍼층(226) 상에 배치될 수 있다. 이때 하부보호금속(269)은, 하부보호금속(269) 상에 배치되는 연결 배선(220) 간의 쇼트(short)(또는 전기적 연결)를 방지하기 위해 인접한 또 다른 하부보호금속(269)과 이격되도록 구비될 수 있다. The lower protective metal 269 may also be disposed on the multi-buffer layer 226 in the pad section F '. The lower protective metal 269 is then spaced apart from another adjacent lower protective metal 269 to prevent a short (or electrical connection) between the connecting wirings 220 disposed on the lower protective metal 269 .

또한 패드 구간(F')에 배치된 하부보호금속(269)은 플렉서블 표시장치(200)의 표시 영역에 배치된 하부보호금속(269)(또는 박막트랜지스터 보호부재)과 동일한 물질일 수 있다. 이때 패드 구간(F') 및 표시 영역에 형성되는 하부보호금속(269)을 함께 형성하여, 플렉서블 표시장치(200)의 제조 공정은 단순화될 수 있다. The lower protection metal 269 disposed in the pad section F 'may be the same material as the lower protection metal 269 (or the thin film transistor protection member) disposed in the display region of the flexible display device 200. [ At this time, the pad section F 'and the lower protective metal 269 formed in the display area are formed together, so that the manufacturing process of the flexible display device 200 can be simplified.

패드 구간(F')에 배치된 하부보호금속(269)은 플렉서블 표시장치(200)를 제조 하기 위해 플렉서블 표시장치(200)의 굴곡 구간(G')을 식각하는 공정 중, 상기 하부보호금속(269) 밑에 배치된 멀티 버퍼층(226)을 보호할 수 있다. 이때 멀티 버퍼층(226)의 일 부분과 상기 멀티 버퍼층(226) 상에 있는 액티브 버퍼층(227)을 동일한 패터닝 장비로 제거할 수 있다. 따라서 플렉서블 표시장치(200)의 제조 공정은 단순화될 수 있다.The lower protective metal 269 disposed in the pad section F 'is used to etch the bending section G' of the flexible display device 200 in order to manufacture the flexible display device 200, 269 may be protected. At this time, a part of the multi-buffer layer 226 and the active buffer layer 227 on the multi-buffer layer 226 can be removed by the same patterning equipment. Therefore, the manufacturing process of the flexible display device 200 can be simplified.

연결 배선(220)은 베이스 층(206)의 비표시 영역에 배치된다. 연결 배선(220)은 베이스 층(206)의 비표시 영역의 패드 구간(F') 및 굴곡 구간(G')에 배치된 멀티 버퍼층(226) 상에 배치될 수 있다. 구체적으로, 연결 배선(220)의 일 부분은 베이스 층(206)의 패드 구간(F')에 배치된 층간 절연층(254) 상에 배치된다. 이때 연결 배선(220)은 패드 구간(F')에 배치된 게이트 배선(253)과 전기적으로 연결될 수 있다. 또한 연결 배선(220)의 일 부분 이외의 부분은 베이스 층(206)의 굴곡 구간(G')에 배치된 멀티 버퍼층(226) 상에 배치될 수 있다. 베이스 층(206)의 굴곡 구간(G')이 벤딩될 때 연결 배선(220)은 벤딩될 수 있다. 연결 전극(220)은 표시장치의 표시 영역의 화소 전극과 비표시 영역에 배치되는 외부 모듈, 예를 들어 FPCB(flexible printed circuit board), COF(chip on film) 등을 전기적으로 연결할 수 있다.The connection wiring 220 is disposed in the non-display area of the base layer 206. The connection wiring 220 may be disposed on the multi-buffer layer 226 disposed in the pad section F 'and the bending section G' of the non-display area of the base layer 206. Specifically, a part of the connection wiring 220 is disposed on the interlayer insulating layer 254 disposed in the pad section F 'of the base layer 206. At this time, the connection wiring 220 may be electrically connected to the gate wiring 253 disposed in the pad section F '. A portion other than a portion of the connection wiring 220 may be disposed on the multi-buffer layer 226 disposed in the bent section G 'of the base layer 206. [ The connection wiring 220 can be bent when the bending section G 'of the base layer 206 is bent. The connection electrode 220 may electrically connect an external module disposed in a non-display area, for example, a flexible printed circuit board (FPCB), or a chip on film (COF), to the pixel electrode of the display area of the display device.

보호층(228)(또는 제2 버퍼층)은 구동 배선(255) 상에 위치한다. 보호층(228)은 상기 박막트랜지스터를 보호하는 기능을 한다. 또한 보호층(228)은 굴곡 구간(G')에 배치된 연결 배선(220)을 덮어서 보호할 수 있다.The protective layer 228 (or the second buffer layer) is located on the driving wiring 255. The protective layer 228 functions to protect the thin film transistor. Further, the protective layer 228 may cover and protect the connection wiring 220 disposed in the bending section G '.

평탄화층(256)은 보호층(228) 상에 위치한다. 평탄화층(256)은 박막트랜지스터를 보호하고 그 상부를 평평하게 한다. 평탄화층(256) 및 보호층(228)은 선택적 제거를 통해 소스 또는 드레인 전극이 노출되는 컨택 홀(contact hole)을 구비할 수 있다. 소스 또는 드레인 전극은 상기 노출된 컨택 홀을 통해 제1 전극(257)과 전기적으로 연결될 수 있다. The planarization layer 256 is located on the protective layer 228. The planarization layer 256 protects the thin film transistor and flattenes the top of the thin film transistor. The planarization layer 256 and the protective layer 228 may have contact holes through which the source or drain electrode is exposed through selective removal. The source or drain electrode may be electrically connected to the first electrode 257 through the exposed contact hole.

평탄화층(256)은, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylenethers resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin) 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. 평탄화층(256)은 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.The planarization layer 256 may be formed of a material selected from the group consisting of polyacrylates resin, epoxy resin, phenolic resin, polyamide resin, polyimide resin, But is not limited to, one or more of unsaturated polyesters resin, poly-phenylenethers resin, polyphenylenesulfides resin, and benzocyclobutene. The planarization layer 256 may be formed as a single layer, or may be composed of multiple layers or multiple layers.

유기발광소자는 제1 전극(257), 유기발광 층(258), 제2 전극(259)이 순차적으로 배치된 형태일 수 있다. 즉, 유기발광소자는 평탄화층(256) 상에 형성된 제1 전극(257), 제1 전극(257) 상에 위치한 유기발광 층(258) 및 유기발광 층(258) 상에 위치한 제2 전극(259)으로 구성될 수 있다.The organic light emitting device may have a structure in which a first electrode 257, an organic light emitting layer 258, and a second electrode 259 are sequentially disposed. That is, the organic light emitting device includes a first electrode 257 formed on the planarization layer 256, an organic light emitting layer 258 disposed on the first electrode 257, and a second electrode 258 disposed on the organic light emitting layer 258. [ 259).

제1 전극(257)은 컨택 홀을 통해 구동 박막트랜지스터의 전극(208)과 전기적으로 연결된다. 제1 전극(257)은 박막트랜지스터의 타입에 따라 애노드 또는 캐소드의 역할을 할 수 있다. 플렉서블 표시장치(200)가 하부 발광(bottom emission) 방식인 경우, 상기 제1 전극(257)은 일함수 값이 비교적 큰 투명 도전성 물질(인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 등)일 수 있다. 플렉서블 표시장치(200)가 상부 발광(top emission) 방식인 경우, 제1 전극(257)은 반사율이 높은 불투명한 도전 물질로 만들어질 수 있다. 예를 들면, 제1 전극(257)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금(예: APC(Ag;Pb;Cu)) 등으로 형성될 수 있다.The first electrode 257 is electrically connected to the electrode 208 of the driving thin film transistor through the contact hole. The first electrode 257 may serve as an anode or a cathode depending on the type of the thin film transistor. When the flexible display device 200 is a bottom emission type, the first electrode 257 is formed of a transparent conductive material (indium-tin-oxide (ITO) or indium-zinc-oxide IZO), etc.). When the flexible display device 200 is a top emission type, the first electrode 257 may be made of an opaque conductive material having a high reflectivity. For example, the first electrode 257 may be formed of a metal such as silver (Ag), aluminum (Al), gold (Au), molybdenum (Mo), tungsten (W), chromium (Cr) ; Pb; Cu)) or the like.

뱅크(260)는 평탄화층(256) 상에 발광 영역을 제외한 나머지 영역에 위치한다. 이때 뱅크(260)는 제1 전극(257)의 일 부분을 노출시키는 개구 영역을 형성할 수 있다. 뱅크(260)는 질화실리콘(SiNx), 산화실리콘(SiOx)과 같은 무기 절연 물질 또는 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연물질로 만들어질 수 있다.The bank 260 is located on the planarization layer 256 in the remaining region except for the light emitting region. At this time, the bank 260 may form an opening region that exposes a portion of the first electrode 257. The bank 260 may be made of an inorganic insulating material such as silicon nitride (SiNx), silicon oxide (SiOx), or an organic insulating material such as BCB, acrylic resin or imide resin.

유기발광 층(258)이 뱅크(260)에 의해 노출된 제1 전극(257) 상에 위치한다. 유기발광 층(258)은 발광층, 전자주입층, 전자수송층, 정공수송층, 정공주입층 등을 포함할 수 있다.An organic light emitting layer 258 is positioned on the first electrode 257 exposed by the bank 260. The organic light emitting layer 258 may include a light emitting layer, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, and the like.

제2 전극(259)이 유기발광 층(258) 상에 위치한다. 플렉서블 표시장치(200)가 상부 발광(top emission) 방식인 경우, 제2 전극(259)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO) 등과 같은 투명한 도전 물질로 형성됨으로써 유기발광 층(258)에서 생성된 광을 제2 전극(259) 상부로 방출시킨다.And the second electrode 259 is located on the organic light emitting layer 258. When the flexible display device 200 is a top emission type, the second electrode 259 may be formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) Thereby emitting the light generated in the organic light emitting layer 258 to the upper portion of the second electrode 259.

보호막(261)과 봉지층(262)이 제2 전극(259) 상에 위치한다. 상기 보호막(passivation)(261)과 봉지층(encapsulation layer)(262)은, 발광 재료와 전극 재료의 산화를 방지하기 위하여, 외부로부터의 산소 및 수분 침투를 막는다. 유기발광소자가 수분이나 산소에 노출되면, 발광 영역이 축소되는 화소 수축(pixel shrinkage) 현상이 나타나거나, 발광 영역 내 흑점(dark spot)이 생길 수 있다. 상기 보호막(261) 및/또는 상기 봉지층(262)은 유리, 금속, 산화 알루미늄(AlOx) 또는 실리콘(Si) 계열 물질로 이루어진 무기막으로 구성되거나, 또는 유기막과 무기막이 교대로 적층된 구조일 수도 있다. 무기막은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기막은 무기막의 표면을 평탄화하는 역할을 한다. 봉지 층을 여러 겹의 박막 층으로 형성하는 이유는, 단일 층에 비해 수분이나 산소의 이동 경로를 길고 복잡하게 하여, 유기발광소자까지 수분/산소의 침투를 어렵게 만들려는 것이다. 또는 상기 봉지층(262)은 배리어 필름(barrier film)일 수 도 있다.A protective film 261 and an encapsulating layer 262 are disposed on the second electrode 259. The passivation layer 261 and the encapsulation layer 262 prevent oxygen and moisture penetration from the outside in order to prevent oxidation of the light emitting material and the electrode material. When the organic light emitting device is exposed to moisture or oxygen, a pixel shrinkage phenomenon in which the light emitting region is reduced or a dark spot in the light emitting region may occur. The protective layer 261 and / or the sealing layer 262 may be made of an inorganic layer made of glass, metal, aluminum oxide (AlOx) or silicon (Si) based material, or alternatively a structure in which an organic layer and an inorganic layer are alternately stacked Lt; / RTI > The inorganic film serves to block penetration of moisture or oxygen, and the organic film serves to flatten the surface of the inorganic film. The reason why the encapsulation layer is formed of a plurality of thin film layers is to make the movement path of water or oxygen longer and more complicated than in the case of a single layer so as to make penetration of moisture / oxygen into the organic light emitting element difficult. Alternatively, the sealing layer 262 may be a barrier film.

봉지층(262) 상에 편광 필름, 터치 패널(필름), 상면 커버 등이 더 위치할 수도 있다.A polarizing film, a touch panel (film), a top cover, and the like may be further disposed on the sealing layer 262.

도 16은 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 단면도이다. 16 is a cross-sectional view of a flexible display device according to another embodiment of the present invention.

도 16에 도시된 플렉서블 표시장치(300)는 도 15에 도시된 플렉서블 표시장치(200)와 비교하여 상부보호금속(367)을 더 포함하고, 이에 관련된 구조가 변경되었을 뿐, 다른 구성요소들은 실질적으로 동일하므로, 중복 설명은 생략한다. The flexible display device 300 shown in Fig. 16 further includes the upper protective metal 367 as compared with the flexible display device 200 shown in Fig. 15, and the structure related thereto is changed only, , So redundant explanations are omitted.

상부보호금속(또는 제2 보호부재)(367)는 패드 구간(F')에서 게이트 절연층(351) 상에 배치될 수 있다. 이때 상부보호금속(367)은 게이트 배선(353)과 함께 형성될 수 있다. 따라서 상부보호금속(367)은 게이트 배선(353)과 동일한 물질로 형성될 수 있다. 이때 상부보호금속(367)은 액티브 버퍼(327)과 층간 절연층(354) 사이에 배치될 수 있다. The upper protective metal (or the second protective member) 367 may be disposed on the gate insulating layer 351 in the pad section F '. At this time, the upper protective metal 367 may be formed together with the gate wiring 353. Therefore, the upper protective metal 367 may be formed of the same material as the gate wiring 353. At this time, the upper protective metal 367 may be disposed between the active buffer 327 and the interlayer insulating layer 354.

상부보호금속(367)은 플렉서블 표시장치의 제조 공정 중 하부보호금속(369)과 또 다른 인접한 하부보호금속(369) 사이에서 베이스 층(306)이 노출되어, 이물이 존재하는 것을 방지할 수 있다. 따라서 연결 배선(320) 간의 쇼트(short)(또는 전기적 연결)는 방지될 수 있다.The upper protective metal 367 may be exposed during the manufacturing process of the flexible display device to expose the base layer 306 between the lower protective metal 369 and another adjacent lower protective metal 369 to prevent the presence of foreign matter . Therefore, a short (or electrical connection) between the connection wirings 320 can be prevented.

또한 상부보호금속(367)은 플렉서블 표시장치(300)를 제조하기 위해 플렉서블 표시장치(300)의 굴곡 구간(G')을 식각하는 공정 중, 상기 상부보호금속(367) 하부에 배치된 게이트 절연층(351)과 액티브 버퍼(327)를 보호할 수 있다. 이때 게이트 절연층(351)의 일 부분과 액티브 버퍼(327)의 일 부분을 동일한 패터닝 장비로 제거할 수 있다. 따라서 플렉서블 표시장치(300)의 제조 공정은 단순화될 수 있다. 이때 상부보호금속(367)의 끝단은, 상부보호금속(367) 상에 위치한 층간 절연층(354)의 끝단보다 내측에 위치하도록 구비될 수 있다.The upper protection metal 367 may be formed by a process of etching the bending section G 'of the flexible display device 300 to fabricate the flexible display device 300, The layer 351 and the active buffer 327 can be protected. At this time, a part of the gate insulating layer 351 and a part of the active buffer 327 can be removed by the same patterning equipment. Therefore, the manufacturing process of the flexible display device 300 can be simplified. At this time, the end of the upper protective metal 367 may be provided to be located inside the end of the interlayer insulating layer 354 located on the upper protective metal 367.

도 17a 내지 도 17r은 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 제조 순서를 나타내는 도면이다.17A to 17R are views showing a manufacturing procedure of a flexible display device according to another embodiment of the present invention.

도 17a 내지 도 17r은 도 15에 도시된 본 명세서의 일 실시예에 따른 플렉서블 표시장치(200)의 제조방법을 설명하기 위한 도면이다. 특히, 본 발명에 따른 플렉서블 표시장치(200)의 제조 방법의 각 단계에 따른 단면도를 나타내고 있다.17A to 17R are views for explaining a manufacturing method of the flexible display device 200 according to an embodiment of the present invention shown in FIG. In particular, a cross-sectional view of each step of the method for manufacturing the flexible display device 200 according to the present invention is shown.

도 17a는 베이스 층(206) 및 멀티 버퍼층(226)을 형성하는 단계를 도시한다.Figure 17A illustrates the step of forming the base layer 206 and the multi-buffer layer 226. [

베이스 층(206)은, 우선 보조 기판(캐리어 기판) 상에 희생층이 형성된 후, 상기 희생층 상에 형성될 수 있다. The base layer 206 may be formed on the sacrificial layer after a sacrifice layer is formed on the auxiliary substrate (carrier substrate) first.

예를 들어, 베이스 층(206)은 스핀 코팅(spin coating) 방식으로 형성될 수 있다. 즉, 베이스 층(206)을 형성하는 물질을 포함하는 액상 물질을 희생층 상에 위치시킨 후, 보조 기판을 고속으로 회전시켜, 두께가 균일한 얇은 베이스 층(206)이 형성될 수 있다.For example, the base layer 206 may be formed by a spin coating method. That is, after the liquid material containing the substance forming the base layer 206 is placed on the sacrificial layer, the auxiliary substrate may be rotated at a high speed to form a thin base layer 206 having a uniform thickness.

또한 베이스 층(206)은 롤 코팅(roll coating) 방식 및 슬릿 코팅(slit coating) 방식으로 형성될 수도 있다. 상기 두 방식은 스핀 코팅 방식에 비해 두께 균일도는 낮아도, 생산 효율성은 높을 수 있다.The base layer 206 may be formed by a roll coating method or a slit coating method. In both of the above methods, the production efficiency can be high even if the thickness uniformity is low as compared with the spin coating method.

멀티 버퍼층(226)은 베이스 층(206)이 상에 적층된다. 이때 상기 멀티 버퍼층(226)은 복수 개의 층으로 형성될 수 있다. 상기 멀티 버퍼층(226)은 산화실리콘(SiOx), 질화실리콘(SiNx) 또는 이들의 다중층 등으로 형성될 수 있다. 이때 멀티 버퍼층(226)을 구성하는 산화실리콘(SiOx), 질화실리콘(SiNx) 등은 베이스 층(206)의 전면에 증착(deposition)될 수 있다. 이때 멀티 버퍼층(226)은 화학기상증착(Chemical Vapor Deposition; CVD) 공정, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 공정 등을 통해 증착될 수 있으나, 이에 한정되지 않는다.The multi-buffer layer 226 is deposited on the base layer 206. At this time, the multi-buffer layer 226 may be formed of a plurality of layers. The multi-buffer layer 226 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof. At this time, silicon oxide (SiO x), silicon nitride (SiN x), or the like constituting the multi-buffer layer 226 may be deposited on the entire surface of the base layer 206. At this time, the multi-buffer layer 226 may be deposited through a chemical vapor deposition (CVD) process, a plasma enhanced chemical vapor deposition (PECVD) process, or the like, but is not limited thereto.

도 17b는 하부보호금속을 형성하는 단계를 도시한다.Figure 17B shows the step of forming a lower protective metal.

하부보호금속(269)은 멀티 버퍼층(226) 상에 형성된다. 이때 하부보호금속(269)은 박막트랜지스터의 하부 및/또는 기타 필요한 부분에 위치한다. 이때 하부보호금속(269)은 박막트랜지스터(TFT)의 반도체 층에 대응되도록 고려하여 형성되어야 한다. 또한 하부보호금속(269)은 패드 구간(F') 및 굴곡 구간(G')에서 멀티 버퍼층(226)을 상에 형성될 수 있다. 이때 하부보호금속(269)은, 하부보호금속(269) 상에 배치되는 연결 전극 간의 쇼트(short)(또는 전기적 연결)를 방지하기 위해 인접한 또 다른 하부보호금속(269)과 패드 구간(F') 및 굴곡 구간(G')이격되도록 형성될 수 있다. 이때 하부보호금속(269)은 패터닝(patterning) 될 수 있다. 하부보호금속(269)은 박막트랜지스터를 구성하는 게이트 물질과 동일한 물질로 형성될 수 있다. 예를 들어 하부보호금속(269)은 몰리브덴(Mo)과 같은 물질로 형성될 수 있으나, 이에 한정되지 않는다. 이때 하부보호금속(269)은 마스크(mask) 공정(또는 포토리소그래피 공정)을 통해서 형성될 수 있다. 즉, 하부보호금속(269)은 하부보호금속(269)을 패터닝 하고자 하는 영역에 마스크를 사용하는 스퍼터링 (sputtering) 공정을 통해 형성될 수 있다. 또는 하부보호금속(269)은, 멀티버퍼층(226) 전면에 해당 금속을 증착한 후, 감광수지(photoresist) 도포, 패터닝된 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 통해 형성될 수도 있다. A lower protective metal 269 is formed on the multi-buffer layer 226. Where the underlying protective metal 269 is located at the bottom and / or other required portion of the thin film transistor. At this time, the lower protective metal 269 should be formed in consideration of the semiconductor layer of the thin film transistor (TFT). The lower protective metal 269 may also be formed on the multi-buffer layer 226 at the pad section F 'and the bending section G'. The lower protective metal 269 is then bonded to another adjacent lower protective metal 269 and the pad section F 'to prevent a short (or electrical connection) between the connecting electrodes disposed on the lower protective metal 269, ) And the bending section (G '). At this time, the lower protective metal 269 may be patterned. The lower protective metal 269 may be formed of the same material as the gate material constituting the thin film transistor. For example, the lower protective metal 269 may be formed of a material such as molybdenum (Mo), but is not limited thereto. At this time, the lower protective metal 269 may be formed through a mask process (or a photolithography process). That is, the lower protective metal 269 may be formed through a sputtering process using a mask in a region where the lower protective metal 269 is to be patterned. Alternatively, the lower protective metal 269 may be formed by depositing the metal on the entire surface of the multi-buffer layer 226, applying photoresist, exposing through a patterned mask, developing, etching, and removing the photosensitive resin have.

도 17c는 액티브 버퍼를 형성하는 단계를 도시한다.Figure 17C shows the step of forming an active buffer.

액티브 버퍼(227)는 멀티 버퍼층(226) 및/또는 하부보호금속(269) 상에 형성될 수 있다. 이때 액티브 버퍼(227)는 하부보호금속(269)을 덮을 수 있다. 특히, 액티브 버퍼(227)는 패드 구간(F') 및 굴곡 구간(G')에서 하부보호금속(269)를 덮도록 형성될 수 있다.The active buffer 227 may be formed on the multi-buffer layer 226 and / or the lower protective metal 269. At this time, the active buffer 227 may cover the lower protective metal 269. In particular, the active buffer 227 may be formed to cover the lower protective metal 269 at the pad section F 'and the bending section G'.

액티브 버퍼(227)는 비정질 실리콘(a-Si) 등으로 형성될 수 있으며, 베이스 층(206) 및 하부보호금속(269)의 상면에 증착될 수 있다.The active buffer 227 may be formed of amorphous silicon (a-Si) or the like and may be deposited on the upper surface of the base layer 206 and the lower protective metal 269.

도 17d는 반도체 층을 형성하는 단계를 도시한다.17D shows a step of forming a semiconductor layer.

반도체 층(251)은 액티브 버퍼(227) 상에 형성될 수 있다. B 지점에 형성되는 반도체 층(251)는 하부보호금속(269)에 대응되도록, 하부보호금속(269)의 좌우폭보다 작게 형성될 수 있다. 또한 반도체 층(251)은 A 지점 및 D 지점에 형성될 수 있다. 이때 반도체 층(251)은 마스크 공정을 통해서 형성될 수 있다. 예를 들어, 반도체 층(251)은 패터닝하려는 영역에 마스크를 사용하는 증착(deposition) 공정을 통해 지정된 영역에만 형성될 수 있다. 또는 액티브 버퍼(227) 전면에 해당 반도체(Si, Ge 등)을 증착한 후, 감광수지(photoresist) 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 감광수지 제거 과정을 통해 형성될 수도 있다. The semiconductor layer 251 may be formed on the active buffer 227. The semiconductor layer 251 formed at point B may be formed to be smaller than the width of the lower protective metal 269 so as to correspond to the lower protective metal 269. Further, the semiconductor layer 251 may be formed at points A and D. At this time, the semiconductor layer 251 may be formed through a mask process. For example, the semiconductor layer 251 may be formed only in a region designated through a deposition process using a mask in an area to be patterned. (Si, Ge, or the like) may be deposited on the entire surface of the active buffer 227, followed by applying a photoresist, exposing through a patterning mask, developing, etching, and removing a photosensitive resin.

도 17e는 게이트 절연층을 형성하는 단계를 도시한다.17E shows a step of forming a gate insulating layer.

게이트 절연층(252)은 반도체 층(151) 및/또는 액티브 버퍼(227) 상에 형성될 수 있다. 이때 게이트 절연층(252)은 반도체 층(251)를 덮을 수 있다. The gate insulating layer 252 may be formed on the semiconductor layer 151 and / or the active buffer 227. At this time, the gate insulating layer 252 may cover the semiconductor layer 251.

게이트 절연층(252)은 산화실리콘(SiOx), 질화실리콘(SiNx) 등과 같은 절연성 무기물, 절연성 유기물 등으로 형성될 수 있다. 게이트 절연층(252)은 반도체 층(151) 및/또는 액티브 버퍼(127) 상의 전면에 증착될 수 있다. 게이트 절연층(252)이 형성된 후, 박막트랜지스터의 반도체 층(251)에 채널 영역(chanel area)를 형성하기 위해, 채널 도핑(chanel doping) 과정이 수행될 수 있다. 상기 채널 도핑은 마스크 공정을 통해서 형성될 수 있다. 예컨태, 박막트랜지스터의 채널 영역을 형성하고자 하는 반도체 층(251)의 부분과 대응되도록, 마스크를 배치한 후 도핑 공정이 수행될 수 있다. 이때 반도체 층(251)의 채널 영역에는 붕소(boron) 등의 13족 원소가 도핑되거나(NMOS), 또는 인(phosphorus) 등의 15족 원소가 도핑될 수 있으나(PMOS), 이에 한정되지는 않는다.The gate insulating layer 252 may be formed of an insulating inorganic material such as silicon oxide (SiOx), silicon nitride (SiNx), or the like, or an insulating organic material. A gate insulating layer 252 may be deposited over the semiconductor layer 151 and / or over the active buffer 127. After the gate insulating layer 252 is formed, a channel doping process may be performed to form a chanel area in the semiconductor layer 251 of the thin film transistor. The channel doping may be formed through a mask process. The doping process can be performed after arranging the mask so as to correspond to the portion of the semiconductor layer 251 in which the channel region of the thin film transistor is to be formed. At this time, the channel region of the semiconductor layer 251 may be doped with a Group 13 element such as boron or an NMOS or a Group 15 element such as phosphorus (PMOS), but is not limited thereto .

박막트랜지스터의 반도체 층(251)에 채널 영역을 형성한 후, 반도체 층(251)의 나머지 영역에 도체화 영역(저항 영역)을 형성하는 과정(예: 스토리지 도핑(storage doping) 과정)이 수행될 수 있다. 또한 상기 도체화 영역은 다른 지점에 있는 반도체에도 형성될 수 있다. 예를 들어 A 지점에 있는 반도체 층(151), D 지점에 있는 반도체 층(251) 등이 함께 도핑될 수 있다.A process of forming a conductive region (resistance region) in the remaining region of the semiconductor layer 251 (e.g., a storage doping process) is performed after forming a channel region in the semiconductor layer 251 of the thin film transistor . The conducting region may also be formed in the semiconductor at another point. For example, the semiconductor layer 151 at the point A, the semiconductor layer 251 at the point D, and the like may be doped together.

이때 도체화 영역은 마스크 공정을 통해 형성될 수 있다. 예를 들어, 반도체 층(151)의 전부 또는 일 부분과 대응되도록, 마스크를 배치한 후 도핑 공정이 수행될 수 있다. 반도체 층(251)의 도체화 영역은 인(phosphorus) 등의 15족 원소로 도핑되거나(NMOS), 붕소(boron) 등의 13족 원소가 도핑될 수 있으나(PMOS), 이에 한정되지 않는다. 또한 도체화 영역은 이온이 고농도로 도핑되는데, 이에 상기 도핑을 N+ 도핑이라 지칭되기도 한다. 이러한 공정을 통하여, B 지점의 반도체 층(251) 중에서 소스/드레인 전극과 접촉할 부분, 커패시터의 일 전극으로 기능할 A 지점의 반도체 층(251), D 지점의 반도체 층(251) 등이 도체화된다.The conducting region may be formed through a mask process. For example, a doping process may be performed after arranging the mask so as to correspond to all or a part of the semiconductor layer 151. [ The conducting region of the semiconductor layer 251 may be doped with a Group 15 element such as phosphorus or may be doped with a Group 13 element such as boron or the like (PMOS), but is not limited thereto. Also, the doped region is sometimes referred to as N + doping, because the doped region is highly doped with ions. Through this process, the portion of the semiconductor layer 251 at the point B to be in contact with the source / drain electrode, the semiconductor layer 251 at the point A and the semiconductor layer 251 at the point D to function as one electrode of the capacitor, .

도 17f는 액티브 버퍼 및 게이트 절연층에 컨택 홀을 형성하는 단계를 도시한다.17F shows the step of forming contact holes in the active buffer and gate insulating layer.

컨택 홀은 단일 마스크 공정을 통해 액티브 버퍼(227) 및 게이트 절연층(252)을 뚫고 함께 형성될 수 있다. 이때 컨택 홀을 통해서 하부보호금속(269) 일 부분이 노출된다. 일 예로, 게이트 절연층(252) 상에 포토레지스트(Photoresist; PR)와 같은 감광성 수지를 도포한 후, 마스크를 사용하여 특정 영역의 감광수지에만 선택적으로 광을 조사할 수 있다. 이어서, 노광된 감광수지를 현상하고 나면, 광이 조사된 감광수지 부분은 제거될 수 있다. (감광성 물질이 포지티브 타입인 경우) 이에 게이트 절연층(252)은 감광수지가 제거된 부분에서 노출된다. 이때 제거되지 않고 남은 감광수지를 마스크로 하여, 게이트 절연층(252)의 노출된 부분을 식각할 수 있다. 게이트 절연층(252)이후, 게이트 절연층(252) 상에 있는 감광수지가 애싱(ashing) 공정으로 제거되면, 게이트 절연층(252)의 컨택 홀이 완성된다.The contact holes may be formed together through the active buffer 227 and the gate insulating layer 252 through a single mask process. At this time, a portion of the lower protective metal 269 is exposed through the contact hole. For example, after a photosensitive resin such as photoresist (PR) is applied on the gate insulating layer 252, a light can be selectively irradiated only to a photosensitive resin in a specific region by using a mask. Subsequently, after developing the exposed photosensitive resin, the photosensitive resin portion irradiated with the light can be removed. (When the photosensitive material is a positive type), the gate insulating layer 252 is exposed at the portion where the photosensitive resin is removed. At this time, the exposed portion of the gate insulating layer 252 can be etched using the remaining photosensitive resin as a mask. After the gate insulating layer 252, if the photosensitive resin on the gate insulating layer 252 is removed by an ashing process, the contact hole of the gate insulating layer 252 is completed.

도 17g은 게이트 물질을 형성하는 단계를 도시한다. Figure 17g shows the step of forming a gate material.

게이트 물질(253)은 게이트 절연층(252) 상에 형성된다. 이때 B 지점에 형성된 게이트 물질(253)은 반도체 층(251)과 수직 방향으로 중첩될 수 있다. C 지점에 형성된 게이트 물질(253)은 컨택 홀을 통해 하부보호금속(269)과 전기적으로 연결될 수 있다. 하부보호금속(269)과 전기적으로 연결된 게이트 물질(253)은 배선으로 사용될 수 있다. 또한 배선으로 사용되는 게이트 물질(253)은 액티브 버퍼(227) 상에 형성될 수 있으며, 표시 영역으로부터 연장되어 패드 구간(F')에 위치할 수 있다. 이때 게이트 물질(253)은 게이트 배선(253)이라 할 수 있다. 이때 게이트 물질(253)을 형성하는 공정은 하부보호금속(269)을 형성하는 공정과 유사하게 수행될 수 있다.A gate material 253 is formed on the gate insulating layer 252. At this time, the gate material 253 formed at the point B may overlap the semiconductor layer 251 in the vertical direction. The gate material 253 formed at the point C may be electrically connected to the lower protective metal 269 through the contact hole. The gate material 253 electrically connected to the lower protective metal 269 may be used as a wiring. Also, a gate material 253 used as a wiring may be formed on the active buffer 227, and may extend from the display area and be located in the pad section F '. The gate material 253 may be referred to as a gate wiring 253. At this time, the process of forming the gate material 253 may be performed similarly to the process of forming the lower protective metal 269.

게이트 물질(253)이 형성된 후, 박막트랜지스터의 반도체 층(251)의 채널 영역과 도체화 영역 사이에 LDD(lightly doped drain) 영역을 형성하기 위해, 반도체 층(251)에 특정 불순물을 도핑할 수 있다. 이때 LDD 영역은 반도체층에서 채널 영역과 도체화 영역 사이에 형성되어, 상기 두 영역 간의 전자의 이동을 용이하게 할 수 있다. 이때 LDD 영역은 마스크 고정을 통해서 형성될 수 있다. 구체적으로 반도체 층의 LDD 영역과 대응되도록, 마스크를 배치한 후 도핑 공정을 할 수 있다. 이때 LDD 영역은 인(phosphorus) 등의 15족 원소로 도핑될 수 있으나(NMOS), 이에 한정되지 않는다. 또한 LDD 영역을 형성할 때 불순물(이온)은 도체화 영역과 비교하여 저농도로 도핑되어야 한다. 예를 들어 LDD 영역은 도체화 영역보다 1000배 정도 농도가 낮게 도핑될 수 있다. 따라서 LDD 도핑을 N- 도핑이라 할 수 있다. After the gate material 253 is formed, the semiconductor layer 251 may be doped with a specific impurity to form a lightly doped drain (LDD) region between the channel region of the semiconductor layer 251 of the thin film transistor and the conducting region have. At this time, the LDD region is formed between the channel region and the conductive region in the semiconductor layer, so that electrons can be easily moved between the two regions. At this time, the LDD region can be formed through mask fixing. Specifically, after the mask is disposed so as to correspond to the LDD region of the semiconductor layer, the doping process can be performed. At this time, the LDD region may be doped with a Group 15 element such as phosphorus (NMOS), but is not limited thereto. Also, when forming an LDD region, impurities (ions) must be doped at a low concentration compared with the conducting region. For example, the LDD region can be doped at a concentration about 1000 times lower than the conducting region. Therefore, LDD doping can be called N-doping.

도 17h는 층간 절연층을 형성하는 단계를 도시한다.17H shows a step of forming an interlayer insulating layer.

층간 절연층(254)은 게이트 절연층(252)상 및 또는 게이트 물질(253) 상에 형성될 수 있다. 이때 층간 절연층은(254) 게이트 물질(253)을 덮을 수 있다. 또한 층간 절연층(254)은 패드 구간(F')에 있는 게이트 배선(253)을 덮도록 형성될 수 있다. An interlayer insulating layer 254 may be formed on the gate insulating layer 252 and / or on the gate material 253. At this time, the interlayer insulating layer may cover (254) the gate material 253. Further, the interlayer insulating layer 254 may be formed so as to cover the gate wiring 253 in the pad section F '.

층간 절연층(254)은 산화실리콘(SiOx), 질화실리콘(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나 이에 한정되지 않는다. 이때 층간 절연층(254)은 플렉서블 표시장치의 표시 영역 및 비표시 영역에 형성될 수 있다. 즉 층간 절연층(254)은 베이스 층(206) 및/또는 게이트 물질(253)의 상부 전면에 증착될 수 있다. The interlayer insulating layer 254 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, but is not limited thereto. At this time, the interlayer insulating layer 254 may be formed in the display area and the non-display area of the flexible display device. That is, the interlayer insulating layer 254 may be deposited on the upper surface of the base layer 206 and / or the gate material 253.

도 17i는 굴곡 구간(G')을 1차 식각하는 단계를 도시한다. FIG. 17I shows a step of first etching the bending section G '.

베이스 층(206)의 전면에 형성된 층간 절연층(254), 게이트 절연층(252) 및 멀티 버퍼층(226) 중 베이스 층(206)의 굴곡 구간(G')에 형성된 층간 절연층(254), 게이트 절연층(252) 및 멀티 버퍼층(226)은 일 부분이 식각되어 제거될 수 있다. 이때 굴곡 구간(G')에 형성된 하부보호금속(269) 하부에 있는 멀티 버퍼층(226)은 식각되지 않을 수 있다. 즉, 굴곡 구간(G')에 형성된 하부보호금속(269) 상에 있는 층간 절연층(254)과 게이트 절연층(252)은 식각되어 제거될 수 있다. 이때 굴곡 구간(G')에 형성된 하부보호금속(269)은 노출될 수 있다. An interlayer insulating layer 254 formed in the bending section G 'of the base layer 206 among the interlayer insulating layer 254, the gate insulating layer 252 and the multi-buffer layer 226 formed on the entire surface of the base layer 206, The gate insulating layer 252 and the multi-buffer layer 226 may be partially etched and removed. At this time, the multi-buffer layer 226 under the lower protective metal 269 formed in the bending section G 'may not be etched. That is, the interlayer insulating layer 254 and the gate insulating layer 252 on the lower protective metal 269 formed in the bending section G 'can be etched and removed. At this time, the lower protective metal 269 formed in the bending section G 'may be exposed.

또한 굴곡 구간(G')에서 상기 하부보호금속(269)이 배치되지 않은 영역의 층간 절연층(254), 게이트 절연층(252) 및 멀티 버퍼층(226)의 일 부분이 식각되어 제거될 수 있다. 이때 멀티 버퍼층(226)은 복수 개의 층 중 일부 층이 식각되어 제거될 수 있다. 이때 층간 절연층(254), 게이트 절연층(252) 및 멀티 버퍼층(226)은 마스크 공정을 통해 식각되어 제거될 수 있다. 이때 마스크 공정은 액티브 버퍼(227) 및 게이트 절연층(252)에 컨택 홀을 형성하는 마스크 공정과 유사한 PR 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 PR 제거 과정을 포함할 수 있다. 굴곡 구간(G')에서 층간 절연층(254) 및 게이트 절연층(252)이 제거되면 플렉서블 표시장치(200)의 굴곡 구간(G')의 가요성을 향상시킬 수 있다.A part of the interlayer insulating layer 254, the gate insulating layer 252 and the multi-buffer layer 226 in the region where the lower protective metal 269 is not disposed in the bending section G 'can be etched and removed . At this time, the multi-buffer layer 226 may be etched to remove some of the plurality of layers. At this time, the interlayer insulating layer 254, the gate insulating layer 252, and the multi-buffer layer 226 may be etched and removed through a mask process. The masking process may include a PR coating similar to the mask process for forming contact holes in the active buffer 227 and the gate insulating layer 252, exposure through a patterning mask, development, etch, and PR removal. The flexibility of the bending section G 'of the flexible display device 200 can be improved when the interlayer insulating layer 254 and the gate insulating layer 252 are removed in the bending section G'.

도 17j는 굴곡 구간(G')에 노출된 하부보호금속을 식각하는 단계를 도시한다.FIG. 17J shows the step of etching the lower protective metal exposed in the bending section G '.

이때 굴곡 구간(G')에 노출된 하부보호금속(269)은 습식 식각(wet-etching)을 통해 제거될 수 있다. 따라서 굴곡 구간(G')에서 멀티 버퍼층(226)은 노출될 수 있다.At this time, the lower protective metal 269 exposed in the bending section G 'may be removed through wet-etching. Accordingly, the multi-buffer layer 226 can be exposed in the bending section G '.

도 17k는 굴곡 구간(G')을 2차 식각하는 단계를 도시한다. 17K shows a step of second-order etching the bending section G '.

굴곡 구간(G')에 노출된 멀티 버퍼층(226)의 일부는 식각되어 제거될 수 있다. 이때 굴곡 구간(G')에서 하부보호금속(269)이 형성되지 않았던 영역의 멀티 버퍼층(226) 식각되어 제거될 수 있다. 또한 굴곡 구간(G')에서 하부보호금속(269)이 형성되었던 영역의 멀티 버퍼층(226)도 일부 식각될 수 있다. 이때 멀티 버퍼층(226)은 마스크(mask) 공정을 통해 식각되어 제거될 수 있다. 이때 마스크 공정은 상기 1차 식각 공정과 유사하게 PR 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 PR 제거 과정 순으로 진행될 수 있다. 또한 상기 굴곡 구간(G')을 2차 식각하는 마스크 공정은 굴곡 구간(G')을 1차 식각하는 마스크 공정과 동일한 마스크 장비를 사용하여 식각할 수 있다.A portion of the multi-buffer layer 226 exposed in the bending section G 'may be etched away. At this time, the multi-buffer layer 226 in the region where the lower protective metal 269 is not formed in the bending section G 'may be etched and removed. Also, the multi-buffer layer 226 in the region where the lower protective metal 269 was formed in the bending section G 'can be partially etched. At this time, the multi-buffer layer 226 may be etched and removed through a mask process. In this case, the mask process may be performed in the order of exposure, development, etching, and PR removal through the PR coating, the patterning mask, and the like, similar to the first etching process. The mask process for secondarily etching the bending section G 'may be performed using the same masking device as the mask process for firstly etching the bending section G'.

굴곡 구간(G')이 2차 식각되면, 굴곡 구간(G')의 멀티 버퍼층(226)은 표시 영역의 멀티 버퍼층(226)보다 얇게 될 수 있다. 즉, 굴곡 구간(G')의 멀티 버퍼층(126)은 표시 영역의 멀티 버퍼층(226)보다 더 적은 개수의 무기물 층을 가질 수 있다. 따라서 플렉서블 표시장치(200)의 굴곡 구간(G')의 가요성을 향상시킬 수 있다. When the bending section G 'is secondarily etched, the multi-buffer layer 226 of the bending section G' may be thinner than the multi-buffer layer 226 of the display area. That is, the multi-buffer layer 126 of the bending section G 'may have a smaller number of inorganic layers than the multi-buffer layer 226 of the display area. Therefore, the flexibility of the bending section G 'of the flexible display device 200 can be improved.

플렉서블 표시장치(200)의 굴곡 구간(G')은 1차 식각 및 2차 식각으로 다른 영역보다 두께가 얇게 형성될 수 있다. The bending section G 'of the flexible display device 200 can be formed thinner than other regions by the first etching and the second etching.

이때 굴곡 구간(G')에 배치된 하부보호금속(269)은 하부보호금속(269)의 상부에 형성된 층들과 하부보호금속(269) 하부에 형성된 멀티 버퍼층(226) 간의 차단 역할을 할 수 있다. 따라서 굴곡 구간(G')을 1차 식각 할 때, 하부보호금속(269) 상부에 형성된 층들을 식각하여 제거할 수 있다. 그 후, 하부보호금속(269)을 제거한 후 굴곡 구간(G')을 2차 식각하여 하부보호금속(269) 하부에 형성된 멀티 버퍼층(226)을 식각할 수 있다. The lower protective metal 269 disposed at the bending section G 'may serve as a barrier between the upper layers of the lower protective metal 269 and the lower buffer layer 269 . Accordingly, when a first section of the bending section G 'is etched, the layers formed on the lower protective metal layer 269 can be removed by etching. Thereafter, the multi-buffer layer 226 formed under the lower protective metal 269 may be etched by etching the bending section G 'after the lower protective metal 269 is removed.

이때 하부보호금속(269)은 에치 스타퍼(etch stopper) 역할을 할 수 있다. 따라서 굴곡 구간(G')을 1차 식각 할 때와 2차 식각할 때 동일한 마스크를 사용하여도 굴곡 구간(G') 간의 균일도(uniformity)을 향상시킬 수 있다. 따라서 플렉서블 표시장치(200)의 제조 공정은 단순화될 수 있다.At this time, the lower protective metal 269 may serve as an etch stopper. Therefore, uniformity between the curved sections G 'can be improved by using the same mask when the curved section G' is subjected to the first etching and the second etching. Therefore, the manufacturing process of the flexible display device 200 can be simplified.

또한 굴곡 구간(G') 간의 균일도가 향상되어 굴곡 구간(G')의 가요성은 향상될 수 있다. 이에 따라 굴곡 구간(G')에 형성되는 연결 배선(220)이 벤딩될 때, 상기 연결 배선(220)의 파손이 방지될 수 있다.Also, the uniformity between the bending sections G 'is improved and the flexibility of the bending sections G' can be improved. Accordingly, when the connection wiring 220 formed in the bending section G 'is bent, the connection wiring 220 can be prevented from being damaged.

도 17l은 층간 절연층 또는 게이트 절연층에 컨택 홀을 형성하는 단계를 도시한다.Figure 17L shows the step of forming a contact hole in the interlayer insulating layer or the gate insulating layer.

상기 컨택 홀은 단일 마스크 공정을 통해 층간 절연층(254) 및 게이트 절연층(252)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 반도체 층(251)의 일 부분이 노출된다. 이때의 공정은 도 16f의 컨택 홀 생성 공정과 유사하게 PR 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 PR 제거 과정 순으로 진행될 수 있다.The contact hole may be formed through the interlayer insulating layer 254 and the gate insulating layer 252 through a single mask process. At this time, a part of the semiconductor layer 251 is exposed through the contact hole. Similar to the contact hole forming process of FIG. 16F, the process may be performed in the order of exposure, development, etching, and PR removal through the PR coating, the patterning mask, and the like.

도 17m은 구동 배선 및 연결배선 형성하는 단계를 도시한다. Fig. 17M shows a step of forming a drive wiring and a connection wiring.

구동 배선(255)은 층간 절연층(254) 상에 형성된다. 이때 구동 배선(255)은 층간 절연층(254)이 구비한 컨택 홀을 통해 반도체 층(251)와 전기적으로 연결되도록 형성될 수 있다. 또한 구동 배선(255)은 C 지점에서는 층간 절연층(254)이 구비한 컨택 홀을 통해 게이트 물질(253)과 전기적으로 연결되도록 형성될 수 있다. The driving wiring 255 is formed on the interlayer insulating layer 254. [ At this time, the driving wiring 255 may be formed to be electrically connected to the semiconductor layer 251 through the contact hole provided in the interlayer insulating layer 254. The driving wiring 255 may be formed to be electrically connected to the gate material 253 through the contact hole provided in the interlayer insulating layer 254 at the point C.

연결 배선(220)은 패드 구간(F') 및 굴곡 구간(G')에서 멀티 버퍼층(226) 상에 형성될 수 있다. 구체적으로, 연결 배선(220)의 일 부분은 베이스 층(206)의 패드 구간(F')에 형성된 층간 절연층(254) 상에 형성된다. 이때 연결 배선(220)은 패드 구간(F')에 배치된 게이트 배선(253)과 전기적으로 연결될 수 있다. 또한 연결 배선(220)의 일 부분 이외의 부분은 베이스 층(206)의 굴곡 구간(G')에 형성된 멀티 버퍼층(226) 상에 형성될 수 있다. 이때 구동 배선(255) 및 연결 배선(220)은 마스크(mask) 공정을 통해 함께 형성될 수 있다. 구동 배선(255) 및 연결 배선(220)은 예를 들어, 패터닝 하고자 하는 영역에 마스크(mask)를 사용하여 스퍼터링(sputtering) 공정을 통해 형성될 수 있다. 또한 구동 배선(255) 및 연결 배선(220)이 함께 형성될 수 있으므로 동일한 물질로 형성될 수 있다. 이때 물질로는 Cu 등의 저저항 도전 물질이 사용될 수 있으며, 경우에 따라 MoTi 등을 적용한 복층 구조로 형성될 수 있으나, 이에 한정되지 않는다.The connection wiring 220 may be formed on the multi-buffer layer 226 at the pad section F 'and the bending section G'. Specifically, a part of the connection wiring 220 is formed on the interlayer insulating layer 254 formed in the pad section F 'of the base layer 206. At this time, the connection wiring 220 may be electrically connected to the gate wiring 253 disposed in the pad section F '. A portion other than a part of the connection wiring 220 may be formed on the multi-buffer layer 226 formed in the bending section G 'of the base layer 206. [ At this time, the driving wiring 255 and the connection wiring 220 may be formed together through a mask process. The driving wiring 255 and the connection wiring 220 may be formed through a sputtering process using, for example, a mask in a region to be patterned. Further, the driving wiring 255 and the connection wiring 220 may be formed together, so that they may be formed of the same material. In this case, a low resistance conductive material such as Cu may be used as the material, and may be formed into a multi-layer structure using MoTi or the like depending on the case, but the present invention is not limited thereto.

도 17n은 굴곡 구간(G')을 3차 식각하는 단계를 도시한다.FIG. 17N shows a step of thirdly etching the bending section G '.

3차 식각 전에 베이스 층(206) 상에 보호층(228)을 형성한다. 보호층(228)은 베이스 층(206)의 전면에 형성될 수 있다. 이때 보호층(228)은 표시 영역의 구동 배선(255)과 패드 구간(F') 및 굴곡 구간(G')의 연결 배선(220)을 덮도록 형성될 수 있다. 보호층(228)이 형성된 후, 굴곡 구간(G')에 형성된 보호층(228)의 일부는 마스크(mask) 공정을 통해 식각되어 제거될 수 있다. 이때 베이스 층(206)의 일 부분도 제거될 수 있다. 따라서 플렉서블 표시장치(200)의 굴곡 구간(G')의 가요성을 향상시킬 수 있다. 이때의 마스크 공정은 1차 식각 및 2차 식각 공정과 유사하게 PR 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 PR 제거 과정 순으로 진행될 수 있다A protective layer 228 is formed on the base layer 206 before the third etching. The protective layer 228 may be formed on the front surface of the base layer 206. The protective layer 228 may be formed to cover the driving wiring 255 of the display area and the connection wiring 220 of the pad section F 'and the bent section G'. After the protective layer 228 is formed, a part of the protective layer 228 formed in the bending section G 'may be etched and removed through a mask process. At this time, a portion of the base layer 206 may also be removed. Therefore, the flexibility of the bending section G 'of the flexible display device 200 can be improved. In this case, the mask process may be performed in the order of PR coating, exposure through the patterning mask, development, etch, and PR removal processes, similar to the first and second etching processes

도 17o은, 보호층에 컨택 홀을 형성하는 단계를 도시한다.Figure 17O shows the step of forming a contact hole in the protective layer.

상기 컨택 홀은 단일 마스크 공정을 통해 보호층(228)을 뚫고 형성될 수 있다. 이때 컨택 홀을 통해서 소스/드레인 전극(255)의 일 부분이 노출된다. 이때의 공정은 도 17f 또는 도 17l의 공정과 유사하게 PR 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 PR 제거 과정 순으로 진행될 수 있다.The contact hole may be formed through a passivation layer 228 through a single mask process. At this time, a portion of the source / drain electrode 255 is exposed through the contact hole. The process may be performed in the order of the PR coating, the exposure through the patterning mask, the development, the etching, and the PR removal process, similarly to the process of FIG. 17F or FIG. 17L.

도 17p은 평탄화층을 형성하는 단계를 도시한다.Figure 17P shows the step of forming a planarization layer.

평탄화층(256)은 보호층(228) 상부 전면에 적층될 수 있다. 이때 굴곡 구간(G')에는 적층되지 않을 수 있다. 이후 평탄화층(156)은 마스크 공정을 통해 컨택 홀을 구비할 수 있다..The planarization layer 256 may be deposited over the entire top surface of the protective layer 228. At this time, they may not be stacked in the bending section G '. The planarization layer 156 may then be provided with contact holes through a mask process.

평탄화층(256)이 구비한 컨택 홀은 보호층(228)이 구비한 컨택 홀과 대응되도록 형성될 수 있다. 따라서 상기 컨택 홀들을 통해서 소스 또는 드레인 전극의 일 부분이 노출될 수 있다. 또한 평탄화층(256)은 단층 또는 다층으로 형성될 수 있다..The contact holes provided in the planarization layer 256 may be formed to correspond to the contact holes provided in the protection layer 228. So that a portion of the source or drain electrode can be exposed through the contact holes. The planarization layer 256 may be formed as a single layer or a multilayer.

도 17q는 제1 전극을 형성하는 단계를 도시한다.Figure 17q shows the step of forming the first electrode.

제1 전극(257)은 평탄화층(256) 상에 형성된다. 이때 제1 전극(257)은 평탄화층(256) 및 보호층(228)이 구비한 컨택 홀을 통해 소스 전극 또는 드레인 전극과 전기적으로 연결될 수 있다.A first electrode 257 is formed on the planarization layer 256. At this time, the first electrode 257 may be electrically connected to the source electrode or the drain electrode through the contact hole provided in the planarization layer 256 and the protective layer 228.

제1 전극(257)은 마스크 공정을 통해서 패터닝 수 있다. The first electrode 257 may be patterned through a mask process.

도 17r은 뱅크를 형성하는 단계를 도시한다.Figure 17r shows the step of forming banks.

뱅크(260)는 평탄화층(256) 상에 형성될 수 있다. 이때 뱅크(260)는 제1 전극(257)의 일 부분을 노출시키는 개구 영역을 구비하도록 형성될 수 있다.The bank 260 may be formed on the planarization layer 256. At this time, the bank 260 may be formed to have an opening region that exposes a portion of the first electrode 257.

이때 뱅크(260)는 마스크 공정을 통해서 패터닝될 수 있다. At this time, the bank 260 may be patterned through a mask process.

뱅크(260)를 형성한 후, 유기발광 층(258), 제2 전극(259), 보호막(261) 및 봉지층(262)을 순차적으로 형성한다.An organic light emitting layer 258, a second electrode 259, a protective layer 261 and an encapsulation layer 262 are sequentially formed after the banks 260 are formed.

도 18a 내지 도 18r은 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치의 제조 순서를 나타내는 도면이다.18A to 18R are views showing a manufacturing procedure of a flexible display device according to another embodiment of the present invention.

도 18a 내지 도 18r은 도 16에 도시된 본 명세서의 또 다른 일 실시예에 따른 플렉서블 표시장치(300)의 제조 방법을 설명하기 위한 도면이다. 특히 본 발명에 따른 플렉서블 표시장치(300)의 제조 방법의 각 단계에 따른 단면도를 나타내고 있다.18A to 18R are views for explaining a manufacturing method of the flexible display device 300 according to another embodiment of the present disclosure shown in FIG. Sectional views of the flexible display device 300 according to the respective steps of the method for manufacturing the flexible display device 300 according to the present invention.

도 18a 내지 도 18r에 도시된 플렉서블 표시장치(300)의 제조 방법은 도 17a 내지 도 17r과 비교하여 상부보호금속(367)을 더 포함하고, 이에 관련된 제조 방법만 변경되었을 뿐, 다른 구성요소들은 실질적으로 동일하므로, 중복 설명은 생략한다. 따라서 도 18a 내지 도 18r은 도 17a 내지 도 17r 과 비교하여 제조 방법이 변경된 된 도18g 내지 도 18k 만 설명하도록 하겠다.The manufacturing method of the flexible display device 300 shown in Figs. 18A to 18R further includes the upper protective metal 367 in comparison with Figs. 17A to 17R, and only the manufacturing method related thereto is changed, They are substantially the same, so redundant explanations are omitted. Therefore, Figs. 18A to 18R will be described with reference to Figs. 18G to 18K in which the manufacturing method is changed as compared with Figs. 17A to 17R.

도 18g는 게이트 물질을 형성하는 단계를 도시한다.Figure 18g shows the step of forming a gate material.

게이트 물질(353)은 게이트 절연층(352) 상에 형성된다. 이때 B 지점에 형성된 게이트 물질(353)은 반도체 층(351)과 중첩되도록 형성될 수 있다. C 지점에 형성된 게이트 물질(353)은 게이트 절연층(352) 및 액티브 버퍼(327)가 구비한 컨택 홀을 통해 반도체 층(351) 하부에 위치한 하부보호금속(369)과 전기적으로 연결되도록 형성될 수 있다. 하부보호금속(369)과 전기적으로 연결된 게이트 물질(353)은 배선으로 사용될 수 있다. 또한 배선으로 사용되는 게이트 물질(353)은 액티브 버퍼(327) 상에 형성될 수 있으며, 표시 영역으로부터 연장되어 패드 구간(F')에 위치할 수 있다. 이때 게이트 물질(353)은 게이트 배선(353)이라 할 수 있다. A gate material 353 is formed on the gate insulating layer 352. At this time, the gate material 353 formed at the point B may overlap the semiconductor layer 351. The gate material 353 formed at point C is formed to be electrically connected to the lower protective metal 369 located under the semiconductor layer 351 through the contact hole provided in the gate insulating layer 352 and the active buffer 327 . The gate material 353 electrically connected to the lower protective metal 369 may be used as a wiring. Also, the gate material 353 used as the wiring may be formed on the active buffer 327, and may extend from the display area and be located in the pad section F '. At this time, the gate material 353 may be referred to as a gate wiring 353.

또한 게이트 물질(353)은 패드 구간(F') 및 굴곡 구간(G')에서 하부보호금속(369) 상부에 위치할 수 있다. 이때 게이트 물질(353)은 상부보호금속(367)이라 할 수 있다. 상부보호금속(367)은 패드 구간(F') 및 굴곡 구간(G')에서 게이트 절연층(351)의 일 부분을 덮도록 형성될 수 있다. 따라서 상부보호금속(351)은 게이트 물질(353)과 동일한 물질로 형성될 수 있다. 이때 게이트 물질(353)을 형성하는 공정과 유사하게 수행될 수 있다.The gate material 353 may also be located above the bottom protective metal 369 at the pad section F 'and the bending section G'. The gate material 353 may be referred to as the upper protective metal 367. The upper protective metal 367 may be formed to cover a portion of the gate insulating layer 351 at the pad section F 'and the bending section G'. Thus, the top protective metal 351 may be formed of the same material as the gate material 353. At this time, the process may be performed similarly to the process of forming the gate material 353.

게이트 물질(353)이 형성된 후, 박탁 트랜지스터의 반도체 층(351)의 채널 영역과 도체화 영역 사이에 LDD(lightly doped drain) 영역을 형성하기 위해, 반도체 층(351)에 특정 불순물을 도핑할 수 있다. 이때 LDD 영역은 반도체층에서 채널 영역과 도체화 영역 사이에 형성되어, 상기 두 영역 간의 전자의 이동을 용이하게 할 수 있다. 이때 LDD 영역은 마스크 고정을 통해서 형성될 수 있다. 구체적으로 반도체 층의 LDD 영역과 대응되도록, 마스크를 배치한 후 도핑 공정을 할 수 있다. 이때 LDD 영역은 인(phosphorus) 등의 15족 원소로 도핑될 수 있으나(NMOS), 이에 한정되지 않는다. 또한 LDD 영역을 형성할 때 불순물(이온)은 도체화 영역과 비교하여 저농도로 도핑되어야 한다. 예를 들어 LDD 영역은 도체화 영역보다 1000배 정도 농도가 낮게 도핑될 수 있다. 따라서 LDD 도핑을 N- 도핑이라 할 수 있다.After the gate material 353 is formed, the semiconductor layer 351 may be doped with a specific impurity to form a lightly doped drain (LDD) region between the channel region and the conducting region of the semiconductor layer 351 of the baking transistor. have. At this time, the LDD region is formed between the channel region and the conductive region in the semiconductor layer, so that electrons can be easily moved between the two regions. At this time, the LDD region can be formed through mask fixing. Specifically, after the mask is disposed so as to correspond to the LDD region of the semiconductor layer, the doping process can be performed. At this time, the LDD region may be doped with a Group 15 element such as phosphorus (NMOS), but is not limited thereto. Also, when forming an LDD region, impurities (ions) must be doped at a low concentration compared with the conducting region. For example, the LDD region can be doped at a concentration about 1000 times lower than the conducting region. Therefore, LDD doping can be called N-doping.

도 18h는 층간 절연층을 형성하는 단계를 도시한다.18H shows a step of forming an interlayer insulating layer.

층간 절연층(354)은 게이트 절연층(352)상에 형성된다. 이때 층간 절연층은(354) 게이트 물질(353)을 덮을 수 있다. 또한 층간 절연층(354)은 패드 구간(F')에 있는 게이트 배선(353)을 덮도록 형성될 수 있다. 또한 층간 절연층(354)은 패드 구간(F') 및 굴곡 구간(G')에 있는 상부보호금속(367)을 덮도록 형성될 수 있다.An interlayer insulating layer 354 is formed on the gate insulating layer 352. At this time, the interlayer insulating layer may cover the gate material 353 (354). The interlayer insulating layer 354 may be formed so as to cover the gate wiring 353 in the pad section F '. The interlayer insulating layer 354 may be formed to cover the upper protective metal 367 in the pad section F 'and the bending section G'.

층간 절연층(354)은 게이트 절연층(352)과 동일한 물질인, 산화실리콘(SiOx), 질화실리콘(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나 이에 한정되지 않는다. 층간 절연층(354)은 베이스 층(306)의 전면에 형성될 수 있다. 층간 절연층(354)은 베이스 층(306) 및/또는 게이트 물질(353)의 상부 전면에 증착될 수 있다. The interlayer insulating layer 354 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, which are the same material as the gate insulating layer 352, but are not limited thereto. An interlayer insulating layer 354 may be formed on the entire surface of the base layer 306. An interlayer dielectric layer 354 may be deposited over the top surface of the base layer 306 and / or the gate material 353.

도 18i는 굴곡 구간(G')을 1차 식각하는 단계를 도시한다. FIG. 18I shows the step of first etching the curved section G '.

베이스 층(306)의 전면에 형성된 층간 절연층(354), 게이트 절연층(352) 및 멀티 버퍼층(326) 중 베이스 층(306)의 패드 구간(F') 및 굴곡 구간(G')에 형성된 층간 절연층(354), 게이트 절연층(352) 및 멀티 버퍼층(326)은 일 부분이 식각되어 제거될 수 있다. Formed in the pad section F 'and the bending section G' of the base layer 306 among the interlayer insulating layer 354, the gate insulating layer 352 and the multi-buffer layer 326 formed on the entire surface of the base layer 306 The interlayer insulating layer 354, the gate insulating layer 352, and the multi-buffer layer 326 can be etched and removed at a portion thereof.

이때 굴곡 구간(G')에 형성된 상부보호금속(367) 하부에 있는 게이트 절연층(352) 및 멀티 버퍼층(326)은 식각되지 않을 수 있다. 즉, 굴곡 구간(G')에 형성된 상부보호금속(367) 상에 있는 층간 절연층(354)은 식각되어 제거될 수 있다. 이때 굴곡 구간(G')에 형성된 상부보호금속(367)은 노출될 수 있다.At this time, the gate insulating layer 352 and the multi-buffer layer 326 under the upper protective metal 367 formed in the bending section G 'may not be etched. That is, the interlayer insulating layer 354 on the upper protective metal 367 formed in the bending section G 'can be etched and removed. At this time, the upper protective metal 367 formed in the bending section G 'may be exposed.

또한 굴곡 구간(G')에 형성된 하부보호금속(369) 하부에 있는 멀티 버퍼층(326)은 식각되지 않을 수 있다. 즉, 굴곡 구간(G')에 형성된 하부보호금속(369) 상에 있는 층간 절연층(354)과 게이트 절연층(352)은 식각되어 제거될 수 있다. 이때 굴곡 구간(G')에 형성된 하부보호금속(369)은 노출될 수 있다. 이때 굴곡 구간(G')에서 하부보호금속(369)이 형성되어 있지 않은 영역의 게이트 절연층(352) 및 멀티 버퍼층(326)은 상부보호금속(367)이 상부에 형성되어 있기 때문에 식각되지 않을 수 있다.Also, the multi-buffer layer 326 under the lower protective metal 369 formed in the bending section G 'may not be etched. That is, the interlayer insulating layer 354 and the gate insulating layer 352 on the lower protective metal 369 formed in the bending section G 'can be etched and removed. At this time, the lower protective metal 369 formed in the bending section G 'may be exposed. At this time, the gate insulating layer 352 and the multi-buffer layer 326 in the region where the lower protective metal 369 is not formed in the bending section G 'are not etched because the upper protective metal 367 is formed on the upper portion .

층간 절연층(354), 게이트 절연층(352) 및 멀티 버퍼층(326)은 마스크 공정을 통해 식각되어 제거될 수 있다. 이때 마스크 공정은 액티브 버퍼(327) 및 게이트 절연층(352)에 컨택 홀을 형성하는 마스크 공정과 유사한 PR 도포, 패터닝 마스크를 통한 노광, 현상, 식각 및 PR 제거 과정을 포함할 수 있다.The interlayer insulating layer 354, the gate insulating layer 352, and the multi-buffer layer 326 can be etched and removed through a mask process. The masking process may include a PR coating similar to the mask process of forming a contact hole in the active buffer 327 and the gate insulating layer 352, a process of exposing, developing, etching and PR removal through a patterning mask.

굴곡 구간(G')에서 층간 절연층(354) 및 게이트 절연층(352)이 제거되면 플렉서블 표시장치(300)의 굴곡 구간(G')의 가요성을 향상시킬 수 있다.The flexibility of the bending section G 'of the flexible display device 300 can be improved when the interlayer insulating layer 354 and the gate insulating layer 352 are removed in the bending section G'.

도 18j은 하부보호금속을 식각하는 단계를 도시한다.Figure 18J shows the step of etching the underlying protective metal.

이때 패드 구간(F') 및 굴곡 구간(G')에 노출된 상부보호금속(367) 및 굴곡 구간(G')에 노출된 하부보호금속(369)을 함께 식각한다. At this time, the upper protective metal 367 exposed in the pad section F 'and the bending section G' and the lower protective metal 369 exposed in the bending section G 'are etched together.

노출된 상부보호금속(367) 및 하부보호금속(369)은 습식 식각(wet-etching)을 통해 제거될 수 있다. 따라서 굴곡 구간(G')에서 멀티 버퍼층(326)은 노출될 수 있다. 이때 패드 구간(F')에 있는 상부보호금속(367)은 습식 식각에 의해 과량 식각될 수 있다. 따라서 패드 구간(F')에 있는 상부보호금속(367)의 끝단은 패드 구간(F')에서 상부보호금속(367) 상에 있는 층간 절연층(354)의 끝단보다 내측에 위치하도록 형성될 수 있다. The exposed upper protective metal 367 and lower protective metal 369 may be removed by wet-etching. Accordingly, the multi-buffer layer 326 can be exposed in the bending section G '. At this time, the upper protective metal 367 in the pad section F 'may be excessively etched by wet etching. The end of the upper protective metal 367 in the pad section F 'may be formed to be positioned inside the end of the interlayer insulating layer 354 on the upper protective metal 367 in the pad section F' have.

도 18k는 굴곡 구간(G')을 2차 식각하는 단계를 도시한다. FIG. 18K shows the step of second-order etching the bending section G '.

굴곡 구간(G')에 형성된 멀티 버퍼층(326)의 일부는 식각되어 제거될 수 있다. 이때 굴곡 구간(G')에 형성된 멀티 버퍼층(326)은 균일하게 제거될 수 있다.A part of the multi-buffer layer 326 formed in the bending section G 'can be etched and removed. At this time, the multi-buffer layer 326 formed in the bending section G 'can be uniformly removed.

멀티 버퍼층(326)은 마스크(mask) 공정을 통해 식각되어 제거될 수 있다. 이때 마스크 공정은 액티브 버퍼(327) 및 게이트 절연층(352)에 컨택 홀을 형성하는 마스크 공정과 동일하므로 중복 설명은 생략한다.The multi-buffer layer 326 may be etched and removed through a mask process. Since the mask process is the same as the mask process for forming the contact holes in the active buffer 327 and the gate insulating layer 352, the duplicate description is omitted.

또한 상기 굴곡 구간(G')을 2차 식각하는 마스크 공정은 굴곡 구간(G')을 1차 식각하는 마스크 공정과 동일한 마스크 장비를 사용하여 식각할 수 있다.The mask process for secondarily etching the bending section G 'may be performed using the same masking device as the mask process for firstly etching the bending section G'.

굴곡 구간(G')이 2차 식각되면, 굴곡 구긴(G')의 멀티 버퍼층(326)은 표시 영역의 멀티 버퍼층(326) 보다 얇게 될 수 있다. 따라서 플렉서블 표시장치(300)의 굴곡 구간(G')의 가요성을 향상시킬 수 있다. When the bending section G 'is secondarily etched, the multi-buffer layer 326 of the curved corrugation G' may become thinner than the multi-buffer layer 326 of the display area. Therefore, the flexibility of the bending section G 'of the flexible display device 300 can be improved.

플렉서블 표시장치(300)의 굴곡 구간(G')은 1차 식각 및 2차 식각으로 다른 영역보다 두께가 얇게 형성될 수 있다. The bending section G 'of the flexible display device 300 can be formed thinner than other regions by the first etching and the second etching.

이때 굴곡 구간(G')에 배치된 하부보호금속(369)은 하부보호금속(369)의 상부에 형성된 층들과 하부보호금속(369) 하부에 형성된 멀티 버퍼층(326) 간의 차단층 역할을 할 수 있다. 또한 상부보호금속(367)은 굴곡 구간(G')에서 하부보호금속(369)이 형성되지 않은 멀티 버퍼층(326) 상부에 형성될 수 있다. 이때 상부보호금속(367)은 하부보호금속(369)이 형성되지 않은 멀티 버퍼층(326)을 보호할 수 있다. 따라서 상부보호금속(367)은 하부보호금속(369)이 형성되지 않아 식각 공정 중 멀티 버퍼층(362)이 식각되어 베이스 층(306)이 노출되는 것을 방지할 수 있다. 이에 따라 하부보호금속(369)과 또 다른 인접한 하부보호금속(369) 사이에서 베이스 층(306)이 노출되어, 이물이 존재하는 것을 억제할 수 있다. 이에 따라 연결 배선(320) 간의 쇼트(short)(또는 전기적 연결)는 방지될 수 있다.The lower protective metal 369 disposed at the bending section G 'may act as a barrier layer between the layers formed on the upper protective metal 369 and the lower protective metal 369 have. The upper protective metal 367 may be formed on the multi-buffer layer 326 where the lower protective metal 369 is not formed in the bending section G '. At this time, the upper protective metal 367 may protect the multi-buffer layer 326 in which the lower protective metal 369 is not formed. Accordingly, the upper protective metal 367 can prevent the base layer 306 from being exposed by etching the multi-buffer layer 362 during the etching process because the lower protective metal 369 is not formed. Thus, the base layer 306 is exposed between the lower protective metal 369 and another adjacent lower protective metal 369, and foreign matter can be suppressed from being present. Thus, a short (or electrical connection) between the connection wirings 320 can be prevented.

굴곡 구간(G')을 1차 식각 할 때, 굴곡 구간(G')에서 하부보호금속(369) 상부에 형성된 층들 및 상부보호금속(327) 상부에 형성된 층들을 식각하여 제거할 수 있다. 그 후, 상부 보호금속(327)의 일 부분 및 하부보호금속(369)을 제거한 후 굴곡 구간(G')을 2차 식각하여 상부보호금속(327) 및 하부보호금속(369) 하부에 형성된 멀티버퍼층(326)을 식각할 수 있다. The layers formed on the lower protective metal 369 and the layers formed on the upper protective metal 327 in the bending section G 'can be removed by etching when the bending section G' is first etched. Thereafter, a part of the upper protective metal 327 and the lower protective metal 369 are removed and then the bending section G 'is secondarily etched to form a multi-layered structure of the upper protective metal 327 and the lower protective metal 369, The buffer layer 326 can be etched.

이때 상부보호금속(327) 및 하부보호금속(369)은 에치 스타퍼(etch stopper) 역할을 할 수 있다. 따라서 굴곡 구간(G')을 1차 식각 할 때와 2차 식각할 때 동일한 마스크를 사용하여도 굴곡 구간(G') 간의 균일도(uniformity)을 향상시킬 수 있다. 따라서 플렉서블 표시장치(300)의 제조 공정은 단순화될 수 있다.At this time, the upper protective metal 327 and the lower protective metal 369 may serve as an etch stopper. Therefore, uniformity between the curved sections G 'can be improved by using the same mask when the curved section G' is subjected to the first etching and the second etching. Therefore, the manufacturing process of the flexible display device 300 can be simplified.

또한 굴곡 구간(G') 간의 균일도가 향상되어 굴곡 구간(G')의 가요성은 향상될 수 있다. 이에 따라 굴곡 구간(G')에 형성되는 연결 배선(320)의 벤딩될 때, 상기 연결 배선(320)의 파손이 방지될 수 있다.Also, the uniformity between the bending sections G 'is improved and the flexibility of the bending sections G' can be improved. Accordingly, when the connection wiring 320 formed in the bending section G 'is bent, the connection wiring 320 can be prevented from being damaged.

이상 첨부된 도면을 참조하여 본 발명의 실시 예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시 예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those embodiments and various changes and modifications may be made without departing from the scope of the present invention. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the claims, and all technical ideas within the scope of equivalents should be interpreted as being included in the scope of the present invention.

100, 200, 300: 플렉서블 표시장치
106, 206, 306: 베이스 층
120, 220, 320: 연결 배선
126, 226, 326: 멀티 버퍼층
127, 227, 327: 액티브 버퍼
128, 228, 328: 보호층
151, 251, 351: 반도체 층
152, 252, 352: 게이트 절연층
153, 253, 353: 게이트 물질
154, 254, 354: 층간 절연층
155, 255, 355: 구동 전극
156, 256, 356: 평탄화층
157, 257, 357: 제1 전극
158, 258, 358: 유기발광 층
159, 259, 359: 제2 전극
160, 260, 360: 뱅크
161, 261, 361: 보호막
162, 262, 362: 봉지층
169, 269, 369: 하부보호금속
367: 상부보호금속
100, 200, 300: flexible display device
106, 206, 306: Base layer
120, 220, 320: Connection wiring
126, 226, 326: multi-buffer layer
127, 227, 327: active buffer
128, 228, 328: protective layer
151, 251, 351: semiconductor layer
152, 252, 352: gate insulating layer
153, 253, 353: gate material
154, 254, and 354: an interlayer insulating layer
155, 255, 355: driving electrode
156, 256, 356: planarization layer
157, 257, 357: first electrode
158, 258, 358: organic light emitting layer
159, 259, 359:
160, 260, 360: bank
161, 261, 361:
162, 262, 362: sealing layer
169, 269, 369: Lower protective metal
367: Top protection metal

Claims (17)

표시 영역, 상기 표시 영역에서 연장된 패드 영역 및 상기 패드 영역에서 연장된 벤딩 영역을 구비하는 플렉서블 기판;
상기 플렉서블 기판 상에 배치되고, 복수 개의 층을 구비하며, 상기 벤딩 영역에서의 두께가 상기 벤딩 영역을 제외한 다른 영역에서의 두께보다 얇은 제1 버퍼층;
상기 패드 영역에서 제1 버퍼층 상에 배치되는 제1 보호부재;
상기 패드 영역에서, 상기 제1 보호부재 상에 배치되는 제1 절연층;
상기 제1 절연층 상에 배치되며, 상기 표시 영역으로부터 연장되는 게이트 배선;
상기 패드 영역에서 상기 게이트 배선 상에 배치되는 제2 절연층;
상기 게이트 배선과 전기적으로 연결되는 연결 배선; 및
상기 연결 배선을 덮는 제2 버퍼층을 포함하고,
상기 연결 배선의 일 부분은 상기 패드 영역에서 상기 제2 절연층 상에 배치되며, 상기 일 부분 이외의 부분은 상기 벤딩 영역에서 상기 제1 버퍼층 상에 배치되는 것을 특징으로 하는 플렉서블 표시장치.
A flexible substrate having a display region, a pad region extending in the display region, and a bending region extending in the pad region;
A first buffer layer disposed on the flexible substrate, the first buffer layer having a plurality of layers, the thickness of the bending region being thinner than the thickness of the bending region;
A first protective member disposed on the first buffer layer in the pad region;
A first insulating layer disposed on the first protection member in the pad region;
A gate wiring disposed on the first insulating layer and extending from the display region;
A second insulating layer disposed on the gate wiring in the pad region;
A connection wiring electrically connected to the gate wiring; And
And a second buffer layer covering the connection wiring,
Wherein a portion of the connection wiring is disposed on the second insulating layer in the pad region and a portion other than the one portion is disposed on the first buffer layer in the bending region.
제1 항에 있어서,
상기 제1 보호부재는, 인접한 또 다른 제1 보호부재와 이격되도록 구비된 것을 특징으로 하는 플렉서블 표시장치.
The method according to claim 1,
Wherein the first protection member is spaced apart from another adjacent first protection member.
제2 항에 있어서,
상기 제1 보호부재는, 상기 벤딩 영역에서 제1 절연층과 제1 버퍼층의 일 부분이 동일한 패터닝장비로 제거될 수 있도록 구비되는 것을 특징으로 하는 플렉서블 표시장치.
3. The method of claim 2,
Wherein the first protective member is provided such that a part of the first insulating layer and the first buffer layer in the bending region can be removed by the same patterning equipment.
제 3항에 있어서,
상기 플렉서블 표시장치는, 상기 표시 영역에서 상기 제1 버퍼층 상에 배치되는 박막트랜지스터 보호부재를 더 포함하고,
상기 제1 보호부재는 상기 박막트랜지스터 보호부재와 동일한 물질인 것을 특징으로 하는 플렉서블 표시장치.
The method of claim 3,
The flexible display device further includes a thin film transistor protection member disposed on the first buffer layer in the display region,
Wherein the first protection member is the same material as the thin film transistor protection member.
제1 항에 있어서,
상기 플렉서블 표시장치는, 상기 제1 절연층과 상기 제2 절연층 사이에 배치되는 제2 보호부재를 더 포함하는 것을 특징으로 하는 플렉서블 표시장치.
The method according to claim 1,
Wherein the flexible display device further comprises a second protection member disposed between the first insulation layer and the second insulation layer.
제5 항에 있어서,
상기 제2 보호부재는, 상기 게이트 배선과 동일한 물질인 것을 특징으로 하는 플렉서블 표시장치.
6. The method of claim 5,
And the second protection member is the same material as the gate wiring.
제5 항에 있어서,
상기 제2 보호부재는, 상기 제1 보호부재와 상기 인접한 제1 보호부재 사이에서 플렉서블 기판이 노출되어, 이물이 존재하는 것을 억제하도록 구비된 것을 특징으로 하는 플렉서블 표시장치.
6. The method of claim 5,
Wherein the second protection member is configured to prevent the flexible substrate from being exposed between the first protection member and the adjacent first protection member to prevent the foreign matter from being present.
제7 항에 있어서,
상기 제2 보호부재는, 상기 연결 배선과 인접한 또 다른 연결 배선이 쇼트(short)되는 것을 방지하는 것을 특징으로 하는 플렉서블 표시장치.
8. The method of claim 7,
And the second protection member prevents another connection wiring adjacent to the connection wiring from being shorted.
제5 항에 있어서,
상기 제2 보호부재의 끝단은, 상기 제2 절연층의 끝단보다 내측에 위치하도록 구비된 것을 특징으로 하는 플렉서블 표시장치.
6. The method of claim 5,
Wherein an end of the second protection member is located inside the end of the second insulation layer.
표시 영역, 상기 표시 영역에서 연장된 패드 영역 및 상기 패드 영역에서 연장된 벤딩 영역을 구비하는 플렉서블 기판 상에 복수 개의 층을 구비한 제1 버퍼층을 형성하는 단계;
상기 패드 영역 및 상기 벤딩 영역에 있는 상기 제1 버퍼층의 일 부분 상에 제1 보호부재를 패터닝(patterning)하는 단계;
상기 제1 보호부재를 덮도록, 상기 제1 버퍼층 상에 제1 절연층을 형성하는 단계;
상기 제1 절연층 상에 상기 표시 영역으로부터 연장된 게이트 배선 및 상기 게이트 배선을 덮는 제2 절연층을 순차적으로 형성하는 단계;
상기 벤딩 영역에 있는 상기 제1 보호부재를 노출시키 단계;
상기 노출된 제1 보호부재를 식각(etching)하는 단계;
상기 게이트 배선과 전지적으로 연결되도록 상기 패드 영역의 제2 절연층 및 상기 벤딩 영역의 제1 버퍼층 상에 연결 배선을 형성하는 단계; 및
상기 연결 배선을 덮는 제2 버퍼층을 형성하는 단계를 포함하는 플렉서블 표시장치 제조 방법.
Forming a first buffer layer having a plurality of layers on a flexible substrate having a display region, a pad region extending in the display region, and a bending region extending in the pad region;
Patterning a first protective member on a portion of the first buffer layer in the pad region and the bending region;
Forming a first insulating layer on the first buffer layer so as to cover the first protective member;
Sequentially forming a gate wiring extending from the display region and a second insulating layer covering the gate wiring on the first insulating layer;
Exposing the first protective member in the bending region;
Etching the exposed first protective member;
Forming connection wirings on the first insulating layer of the pad region and the first buffer layer of the bending region so as to be connected to the gate wiring in a manner of being electrically connected to the gate wiring; And
And forming a second buffer layer covering the connection wiring.
제10 항에 있어서,
상기 플렉서블 표시장치의 제조 방법은, 상기 노출된 제1 보호부재를 식각하는 단계 후 상기 벤딩 영역에 있는 제1 버퍼층을 식각(etching)하는 단계를 더 포함하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
11. The method of claim 10,
Wherein the manufacturing method of the flexible display device further comprises etching the first buffer layer in the bending region after etching the exposed first protective member.
제11 항에 있어서,
상기 제1 버퍼층을 식각하는 단계는, 상기 제1 보호부재를 노출시키는 단계와 동일만 패터닝장비를 사용하여 식각(etching)하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
12. The method of claim 11,
Wherein the step of etching the first buffer layer is the same as the step of exposing the first protective member, but etching is performed using a patterning equipment.
제10 항에 있어서,
상기 제1 보호부재를 패터닝하는 단계는, 상기 제1 보호부재가 인접한 또 다른 제1 보호부재와 패드 영역 및 벤딩 영역에서 이격되도록 패터닝되는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
11. The method of claim 10,
Wherein the patterning of the first protective member is performed such that the first protective member is patterned to be spaced apart from the pad region and the bending region with another adjacent first protective member.
제10 항에 있어서,
상기 게이트 배선을 형성하는 단계는, 상기 패드 영역 및 벤딩 영역에서 상기 제1 절연층의 일 부분을 덮는 제2 보호부재를 형성하는 단계를 포함하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
11. The method of claim 10,
Wherein the step of forming the gate wiring includes forming a second protective member covering a portion of the first insulating layer in the pad region and the bending region.
제14 항에 있어서,
상기 제1 보호부재를 노출시키는 단계는, 상기 벤딩 영역에서 상기 제2 보호부재로 덮이지 않은 상기 제1 절연층 부분을 습식 식각(wet-etching)하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
15. The method of claim 14,
Wherein the step of exposing the first protective member comprises wet-etching the portion of the first insulating layer not covered with the second protective member in the bending area.
제15 항에 있어서,
상기 노출된 제1 보호부재를 식각하는 단계는, 상기 제2 보호부재와 상기 노출된 제1 보호부재를 함께 식각하는 것을 특징으로 하는 플렉서블 표시장치 제조 방법.
16. The method of claim 15,
Wherein the step of etching the exposed first protective member comprises etching the second protective member and the exposed first protective member together.
제15 항에 있어서,
상기 노출된 제1 보호부재를 식각하는 단계는, 상기 패드 영역에 있는 상기 제2 보호부재와 상기 노출된 제1 보호부재를 함께 식각하여, 상기 제2 보호부재의 끝단이 상기 제2 절연층의 끝단보다 내측에 위치하도록 형성되는 것을 특징으로 하는 플렉서블 표시장치의 제조 방법.
16. The method of claim 15,
The step of etching the exposed first protective member may include etching the second protective member in the pad region and the exposed first protective member together so that an end of the second protective member contacts the second insulating layer Wherein the first electrode and the second electrode are formed so as to be located on the inner side of the end.
KR1020160097571A 2016-07-29 2016-07-29 Organic light emitting display device and method of manufacturing the same KR20180014404A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160097571A KR20180014404A (en) 2016-07-29 2016-07-29 Organic light emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160097571A KR20180014404A (en) 2016-07-29 2016-07-29 Organic light emitting display device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20180014404A true KR20180014404A (en) 2018-02-08

Family

ID=61232449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160097571A KR20180014404A (en) 2016-07-29 2016-07-29 Organic light emitting display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20180014404A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246865A (en) * 2018-03-09 2019-09-17 三星显示有限公司 Show equipment
CN110797352A (en) * 2019-11-08 2020-02-14 京东方科技集团股份有限公司 Display panel, manufacturing method thereof and display device
US11882717B2 (en) 2020-06-24 2024-01-23 Lg Display Co., Ltd. Display device having an auxiliary wiring
US12096667B2 (en) 2020-07-06 2024-09-17 Lg Display Co., Ltd. Display device for improving transmission efficiency of transmission parts and luminance of emission parts

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110246865A (en) * 2018-03-09 2019-09-17 三星显示有限公司 Show equipment
CN110797352A (en) * 2019-11-08 2020-02-14 京东方科技集团股份有限公司 Display panel, manufacturing method thereof and display device
US11882717B2 (en) 2020-06-24 2024-01-23 Lg Display Co., Ltd. Display device having an auxiliary wiring
US12096667B2 (en) 2020-07-06 2024-09-17 Lg Display Co., Ltd. Display device for improving transmission efficiency of transmission parts and luminance of emission parts

Similar Documents

Publication Publication Date Title
KR102651930B1 (en) Organic light emitting display device and method of manufacturing the same
KR102631989B1 (en) Organic light emitting display device and method of manufacturing the same
CN107799550B (en) Flexible display
US10522783B2 (en) Flexible display including protective coating layer having different thickness in bend section
KR102708773B1 (en) Flexible display device
CN106796947B (en) Display device with micro-cover layer and manufacturing method thereof
KR102530485B1 (en) Display device having divided wiring pattern
KR102668243B1 (en) Flexible display device with wire having reinforced portion and manufacturing method for the same
KR20230019993A (en) Flexible display device
KR102649257B1 (en) Organic light emitting display device and method of manufacturing the same
KR20180049325A (en) Organic light emitting display device and method of manufacturing the same
KR102675322B1 (en) Flexible display device
KR20230149786A (en) Flexible display device and method of manufacturing the same
KR20180061856A (en) Flexible display device
KR20180014404A (en) Organic light emitting display device and method of manufacturing the same
KR20180060861A (en) Organic light emitting display device and method of manufacturing the same
KR20230167003A (en) Flexible display device
KR20180036845A (en) Flexible display device and method of manufacturing the same
KR20180014365A (en) Organic light emitting display device and method of manufacturing the same
KR20180061961A (en) Flexible display device
KR102602681B1 (en) Flexible display device and method of manufacturing the same
KR20180025462A (en) Flexible display device and method of manufacturing the same
KR20180024732A (en) Flexible display device and method of manufacturing the same