KR102591130B1 - 인버터 및 인버터 제어 방법 - Google Patents

인버터 및 인버터 제어 방법 Download PDF

Info

Publication number
KR102591130B1
KR102591130B1 KR1020200090602A KR20200090602A KR102591130B1 KR 102591130 B1 KR102591130 B1 KR 102591130B1 KR 1020200090602 A KR1020200090602 A KR 1020200090602A KR 20200090602 A KR20200090602 A KR 20200090602A KR 102591130 B1 KR102591130 B1 KR 102591130B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
control signal
comparator
node
Prior art date
Application number
KR1020200090602A
Other languages
English (en)
Other versions
KR20220011541A (ko
Inventor
강성현
김봉석
유선호
Original Assignee
한국전력공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전력공사 filed Critical 한국전력공사
Priority to KR1020200090602A priority Critical patent/KR102591130B1/ko
Publication of KR20220011541A publication Critical patent/KR20220011541A/ko
Application granted granted Critical
Publication of KR102591130B1 publication Critical patent/KR102591130B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/123—Suppression of common mode voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/30—Electrical components
    • H02S40/32—Electrical components comprising DC/AC inverter means associated with the PV module itself, e.g. AC modules
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

실시예는, 인버터 및 인버터의 제어 방법에 관한 것으로서, 제1 캐리어 전압과 제2 캐리어 전압이 180°의 위상차이를 가지도록 한 후 PWM 제어 방식을 이용하여 공통모드 전압의 변화율이 감소하도록 인버터를 제어할 수 있는 인버터 및 인버터 제어 방법에 관한 것이다.

Description

인버터 및 인버터 제어 방법{INVERTER AND CONTROL METHOD FOR INVERTER}
실시예는 인버터 및 인버터 제어 방법에 관한 것으로서, 보다 상세하게는 인버터의 공통모드 전압의 변동 크기를 저감하여 누설전류를 저감하는 인버터의 PWM 제어 시스템 및 시스템 제어 방법에 관한 것이다.
태양광 발전 시스템에 있어서, 태양 전지와 태양광 패널 사이의 전위차로 인하여 누설전류가 발생한다. 이러한 누설전류는 태양 전지 표면에 전하를 축적시켜 발전 효율을 감소시킨다. 또한, 지속적인 전력 소모로 이어져 시스템의 경제성을 떨어트리고, 지속적인 전류의 흐름으로 감전, 화재와 같은 많은 문제를 발생시킨다.
기존의 누설전류 저감기법에는 변압기를 이용하는 방식이 사용된다. 하지만, 변압기를 이용하는 방식은 변압기 사용으로 인해 발생하는 시스템 부피와 무게 증대, 비용 증가와 같은 단점이 있다. 또한, 변압기가 필수적으로 들어감으로 소형 인버터에는 적용하기 어려운 문제점이 있다.
또한, 종래의 3상 제어 방식인 SVPWM 방식은 3상의 6개의 스위치를 한꺼번에 고려하여 인버터의 스위칭 상태를 미리 계산된 순서와 지속 시간에 따라 전환해주는 방식이다. 하지만, SVPWM 방식은 공통모드 전압 변동으로 인하여 누설 전류가 필연적으로 방생하게 되는 문제점이 있다. 이하 도1 내지 도3을 참조하여 종래 SVPWM 방식을 설명한다.
도 1은 종래 SVPWM 방식의 공간 벡터도이다. 도 1을 참조하면, 종래의 SVPWM 방식은 6개의 스위치를 한번에 6개의 스위치를 고려하여 인버터의 스위칭 상태를 미리 계산된 순서와 지속시간에 따라 전환하는 방식이다. 따라서, SVPWM 방식은 3상의 각 상에 대응되는 스위치의 온 오프 상태에 대응되는 8개의 전압벡터가 존재한다.
SVPWM 방식의 벡터도는 V1, V2, V3, V4, V5, V6 6개의 유효벡터와 V0, V7 2개의 영벡터로 구성된다. 영벡터의 경우 V0는 (0, 0, 0)의 스위칭 상태를 가지고, V7은 (1, 1, 1)의 스위핑 상태를 가진다. 영벡터의 경우 DC 측과 AC 측이 서로 분리된 상태로써, 영벡터의 배치에 따라 인버터 출력전압의 품질이 결정된다.
직류 전압에 대응되는 교류 전압을 출력하기 위해, 출력 목표 전압을 설정한다. 출력 목표 전압은 도 4의 Ⅰ, Ⅱ, Ⅲ, Ⅳ, Ⅵ 6개의 영역 중 어느 하나의 영역에 존재하며, 인접한 2개의 유효벡터와 2개의 영벡터를 이용하여 출력 전압을 생성한다.
도 2는 종래 SVPWM 방식에 따른 공통모드 전압의 그래프이다. 도2를 참조하면, VPN은 입력 전압을 나타내며, 종래의 SVPWM 방식에 따라 인버터의 스위칭 패턴이 수행될 때, 공통모드 전압(VCM)이 변화한다. 공통모드 전압은 3상의 각 상의 상전압의 평균값으로 정의되며, 공통모드 전압의 변동에 따라 누설 전류의 크기가 결정된다.
공통모드 전압은, 인버터 스위칭 한주기 내에서 유효벡터가 전환될 때마다 0, 1/3 VPN, 2/3 VPN, VPN 4개의 값 중 어느 하나의 값으로 변화한다. 따라서, 종래의 SVPWM 방식은 공통모드 전압의 변동으로 인하여 태양광 패널에서 접지로 누설전류가 반드시 발생하게 된다.
도 3은 종래 SVPWM 방식에 따라 태양광 발전 시스템에서 발생하는 누설 전압 및 누설 전류의 시뮬레이션 그래프이다. 도 3은 계통 전압 110Vrms이며, SVPWM 스위칭에 따른 누설 전류의 특성 분석에 초점을 맞추기 위해 태양광 모듈측을 650V의 DC 전압원으로 대체하여 시뮬레이션 회로를 간소화하여 시뮬레이션한 결과이다.
a는 시간에 따른 누설 전압을 나타낸 그래프이다. 누설 전압은 기생 커패시터 양단에 인가되는 공통모드 전압이다. 인버터 스위칭 한주기 내에서 유효벡터가 전환될 때마다 도 5에서와 같이 공통모드 전압(Vcm)이 변화한다. 따라서, 누설 전압 또한 공통모드 전압이 변동함에 따라 -800V 미만부터 200V 이상까지 매우 큰 전압을 가진다.
b는 시간에 따른 누설 전류를 나타낸 그래프이다. 기생 커패시터 양단에 인가되는 공통모드 전압이 변동하는 시점마다 변동 크기에 비례하여 누설 전류가 발생한다. 따라서, 공통모드 전압의 변동량이 매우 크기 때문에 누설 전류의 크기 또한 최대 ±10Apeak까지 발생한다.
이러한 누설 전류는, 태양광 전지 표면에 전하를 축적시켜 발전 효율을 감소시킨다. 또한, 지속적인 누설 전류는 전력 소모로 인하여 태양광 발전 시스템의 경제성을 저하하고, 감전, 화재와 같은 안전사고의 원인이 된다.
실시예에 따른 인버터 및 인버터 제어 방법은 공통모드 전압의 변동 크기를 저감하여 누설전류를 저감함으로써 태양전지의 PID(Potential Induced Degradation)를 저감시켜 태양전지의 효율을 증가시기 위함이다.
실시예에 따른 인버터 및 인버터 제어방법은 보호기기의 오작동을 방지하여 태양광 발전 시스템의 운영 비용을 줄이기 위함이다.
또한, 실시예에 따른 인버터 및 인버터 제어 방법은 누설전류로 인한 감전 및 화재와 같은 안전사고 발생 위험을 줄이기 위한 위함이다.
실시예는 전원부와 접지단 사이에 공통모드 전압이 발생하는 3상 인버터에 관한 것으로서, 직류 전압(Vdc)을 공급하는 전원부, 복수의 스위치를 포함하며, 상기 직류 전압과 상기 복수의 스위치 각각의 스위칭 동작에 따라 교류 전압을 생성하는 인버터 회로, 그리고 캐리어 전압을 생성하고, 상기 직류 전압에 대응하는 출력 목표 전압을 도출하며, 상기 출력 목표 전압, 상기 캐리어 전압, 및 0전압의 비교 결과에 따라 상기 스위칭 동작을 제어하는 제어신호를 생성하는 제어 회로를 포함하며, 상기 캐리어 전압은 제1 캐리어 전압(Vca1) 및 제2 캐리어 전압(Vca2)을 포함하며, 상기 제1 캐리어 전압(Vca1)과 상기 제2 캐리어 전압(Vca2)은 서로 180°의 위상차를 가지고, 상기 제1 캐리어 전압(Vca1)은, 일정 주기 동안, 미리 설정된 제1 전압 값에서부터 0전압까지 일정하게 전압이 감소한 후 0전압부터 상기 제1 전압 값까지 일정하게 증가하며, 실시예에 따른 제2 캐리어 전압(Vca2)은, 상기 일정 주기 동안, 미리 설정된 제2 전압 값에서부터 0전압까지 일정하게 전압이 증가한 후 0전압부터 상기 제2 전압 값까지 일정하게 감소하며, 상기 일정 주기는 반복되고, 상기 제1 전압 값은 상기 제2 전압 값보다 높다.
삭제
또한, 실시예에 따른 출력 목표 전압은 제1상 출력 목표 전압, 제2상 출력 목표 전압, 및 제3상 출력 목표 전압을 포함하는 3상 전압이고, 상기 제어 신호는 제1 제어 신호, 제2 제어 신호, 제3 제어 신호, 제4 제어 신호, 제5 제어 신호, 및 제6 제어 신호를 포함하며, 상기 제1상 출력 목표 전압, 0전압, 상기 제1 캐리어 전압(Vca1) 및 상기 제2 캐리어 전압(Vca2)의 제1 비교 결과에 따라 상기 제1 제어 신호 및 상기 제2 제어 신호를 생성하고, 상기 제2상 출력 목표 전압, 0전압, 상기 제1 캐리어 전압(Vca1) 및 상기 제2 캐리어 전압(Vca2)의 제2 비교 결과에 따라 상기 제3 제어 신호 및 상기 제4 제어 신호를 생성하고, 상기 제3상 출력 목표 전압, 0전압, 상기 제1 캐리어 전압(Vca1) 및 상기 제2 캐리어 전압(Vca2)의 제3 비교 결과에 따라 상기 제5 제어 신호 및 상기 제6 제어 신호를 생성한다.
또한, 실시예에 따른 인버터는, 제1상 스위치부, 제2상 스위치부, 및 제3상 스위치부를 포함하며, 상기 제1상 스위치부는, 제1 노드에 연결된 콜렉터, 상기 제1 제어 신호가 인가되는 게이트, 및 제2 노드에 연결된 에미터를 포함하는 제1 트랜지스터, 상기 제2 노드에 연결된 콜렉터, 상기 제2 제어 신호가 인가되는 게이트, 및 제3 노드에 연결된 에미터를 포함하는 제2 트랜지스터, 상기 제3 노드에 연결된 콜렉터, 상기 제1 제어 신호가 인가되는 게이트, 및 제4 노드에 연결된 에미터를 포함하는 제3 트랜지스터, 그리고 상기 제4 노드에 연결된 콜렉터, 상기 제2 제어 신호가 인가되는 게이트, 및 제5 노드에 연결된 에미터를 포함하는 제4 트랜지스터를 포함한다.
또한, 실시예에 따른 제2상 스위치부는, 상기 제1 노드에 연결된 콜렉터, 상기 제3 제어 신호가 인가되는 게이트, 및 제6 노드에 연결된 에미터를 포함하는 제5 트랜지스터, 상기 제6 노드에 연결된 콜렉터, 상기 제4 제어 신호가 인가되는 게이트, 및 제7 노드에 연결된 에미터를 포함하는 제6 트랜지스터, 상기 제7 노드에 연결된 콜렉터, 상기 제3 제어 신호가 인가되는 게이트, 및 제8 노드에 연결된 에미터를 포함하는 제7 트랜지스터, 그리고 상기 제8 노드에 연결된 콜렉터, 상기 제4 제어 신호가 인가되는 게이트, 및 상기 제5 노드에 연결된 에미터를 포함하는 제8 트랜지스터를 포함한다.
또한, 실시예에 따른 제3상 스위치부는, 상기 제1 노드에 연결된 콜렉터, 상기 제5 제어 신호가 인가되는 게이트, 및 제9 노드에 연결된 에미터를 포함하는 제9 트랜지스터, 상기 제9 노드에 연결된 콜렉터, 상기 제6 제어 신호가 인가되는 게이트, 및 제10 노드에 연결된 에미터를 포함하는 제10 트랜지스터, 상기 제10 노드에 연결된 콜렉터, 상기 제5 제어 신호가 인가되는 게이트, 및 제11 노드에 연결된 에미터를 포함하는 제11 트랜지스터, 그리고 상기 제11 노드에 연결된 콜렉터, 상기 제6 제어 신호가 인가되는 게이트, 및 상기 제5 노드에 연결된 에미터를 포함하는 제12 트랜지스터를 포함하며 상기 공통모드 전압은 상기 제3 노드 전압, 상기 제7 노드 전압, 및 상기 제 10 노드 전압의 평균 값이다.
또한, 실시예에 따른 제어 회로는, 상기 제1 캐리어 전압(Vca1)을 생성하는 제1 삼각파 발생기, 상기 제2 캐리어 전압(Vca2)을 생성하는 제2 삼각파 발생기, 상기 제1상 출력 목표 전압 또는 0전압이 입력되는 비반전 입력단, 상기 제1 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제1 트랜지스터의 게이트에 연결된 출력단을 포함하는 제1 비교기, 상기 제1상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제2 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제2 트랜지스터의 게이트에 연결된 출력단을 포함하는 제2 비교기, 상기 제1 비교기의 출력이 입력되는 입력단, 및 상기 제3 트랜지스터의 게이트에 연결된 출력단을 포함하는 제1 부정회로, 그리고 상기 제2 비교기의 출력이 입력되는 입력단, 및 상기 제4 트랜지스터의 게이트에 연결된 출력단을 포함하는 제2 부정회로를 포함한다.
또한, 실시예에 따른 제어 회로는, 상기 제2상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제1 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제5 트랜지스터의 게이트에 연결된 출력단을 포함하는 제3 비교기, 상기 제2상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제2 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제6 트랜지스터의 게이트에 연결된 출력단을 포함하는 제4 비교기, 상기 제3 비교기의 출력이 입력되는 입력단, 및 상기 제7 트랜지스터의 게이트에 연결된 출력단을 포함하는 제3 부정회로, 그리고 상기 제4 비교기의 출력이 입력되는 입력단, 및 상기 제8 트랜지스터의 게이트에 연결된 출력단을 포함하는 제4 부정회로를 포함한다.
또한, 실시예에 따른 제어 회로는, 상기 제3상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제1 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제9 트랜지스터의 게이트에 연결된 출력단을 포함하는 제5 비교기, 상기 제3상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제2 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제10 트랜지스터의 게이트에 연결된 출력단을 포함하는 제6 비교기, 상기 제5 비교기의 출력이 입력되는 입력단, 및 상기 제11 트랜지스터의 게이트에 연결된 출력단을 포함하는 제5 부정회로, 그리고 상기 제6 비교기의 출력이 입력되는 입력단, 및 상기 제12 트랜지스터의 게이트에 연결된 출력단을 포함하는 제6 부정회로를 포함한다.
또한, 실시예에 따른 제1상 출력 목표 전압이 상기 0전압 이상인 경우, 상기 제1상 출력 목표 전압을 상기 제1 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압(Vca1)을 상기 제1 비교기의 반전 입력단에 입력하고, 상기 0전압을 상기 제2 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압(Vca2)을 상기 제2 비교기의 반전 입력단으로 입력하며, 상기 제2상 출력 목표 전압이 상기 0전압 이상인 경우, 상기 제2상 출력 목표 전압을 상기 제3 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압(Vca1)을 상기 제3 비교기의 반전 입력단으로 입력하고, 상기 0전압을 상기 제4 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압(Vca2)을 상기 제4 비교기의 반전 입력단에 입력하며, 상기 제3상 출력 목표 전압이 상기 0전압 이상인 경우, 상기 제3상 출력 목표 전압을 상기 제5 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압(Vca1)을 상기 제5 비교기의 반전 입력단으로 입력하고, 상기 0전압을 상기 제6 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압(Vca2)을 상기 제6 비교기의 반전 입력단으로 입력한다.
또한, 실시예에 따른 제1상 출력 목표 전압이 상기 0전압 미만인 경우, 상기 0전압을 상기 제1 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압(Vca1)을 상기 제1 비교기의 반전 입력단으로 입력하며, 상기 제1상 출력 목표 전압을 상기 제2 비교기의 비반전 입력단으로 입력하며, 상기 제2 캐리어 전압(Vca2)을 상기 제2 비교기의 반전 입력단으로 입력하며, 상기 제2상 출력 목표 전압이 상기 0전압 미만인 경우, 상기 0전압을 상기 제3 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압(Vca1)을 상기 제3 비교기의 반전 입력단에 입력하고, 상기 제2상 출력 목표 전압을 상기 제4 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압(Vca2)을 상기 제4 비교기의 반전 입력단에 입력하며, 상기 제3상 출력 목표 전압이 상기 0전압 미만인 경우, 상기 0전압을 상기 제5 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압(Vca1)을 상기 제5 비교기의 반전 입력단으로 입력하고, 상기 제3상 출력 목표 전압을 상기 제6 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압(Vca2)을 상기 제6 비교기의 반전 입력단에 입력한다.
또한, 실시예에 따른 제1상 출력 목표 전압이 0전압 이상이고, 상기 제1상 출력 목표 전압이 상기 제1 캐리어 전압(Vca1)보다 높은 경우, 상기 제1 비교기는 인에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고, 상기 제2 비교기는 인에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 디스에이블 레벨의 상기 제2 제어 신호를 출력하며, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 오프 되며, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 오프 된다.
또한, 실시예에 따른 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 오프 되며, 상기 인에이블 레벨의 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라 상기 제4 트랜지스터가 오프 되는 경우, 상기 제3 노드의 전압은 1/2 Vdc이다.
또한, 실시예에 따른 제1상 출력 목표 전압이 0전압 이상이고, 상기 제1상 출력 목표 전압이 상기 제1 캐리어 전압(Vca1)보다 낮은 경우, 상기 제1 비교기는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 인에이블 레벨의 상기 제1 제어 신호를 출력하고, 상기 제2 비교기는 인에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 디스에이블 레벨의 상기 제2 제어 신호를 출력하며, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되며, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 오프 된다.
또한, 실시예에 따른 제1상 출력 목표 전압이 0전압 미만이고, 상기 제1상 출력 목표 전압이 상기 제2 캐리어 전압(Vca2)보다 높은 경우, 상기 제1 비교기는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 인에이블 레벨의 상기 제1 제어 신호를 출력하고, 상기 제2 비교기는 인에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 디스에이블 레벨의 상기 제2 제어 신호를 출력하며, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되며, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 오프 된다.
또한, 실시예에 따른 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되며, 상기 인에이블 레벨의 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라 상기 제4 트랜지스터가 오프되는 경우, 상기 제3 노드의 전압은 0이다.
또한, 실시예에 따른 제1상 출력 목표 전압이 0전압 미만이고, 상기 제1상 출력 목표 전압이 상기 제2 캐리어 전압(Vca2)보다 낮은 경우, 상기 제1 비교기는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 인에이블 레벨의 상기 제1 제어 신호를 출력하고, 상기 제2 비교기는 디스에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 인에이블 레벨의 상기 제2 제어 신호를 출력하며, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되며, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 온 된다.
또한, 실시예에 따른 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되며, 상기 디스에이블 레벨의 제2 제어 신호에 따라, 상기 제2 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라 상기 제4 트랜지스터가 온 되는 경우, 상기 제3 노드의 전압은 -1/2 Vdc이다.
또한, 실시예에 따른 제2상 출력 목표 전압은 상기 제1상 출력 목표 전압에 대응되며, 제3 제어 신호는 상기 제1 제어 신호에 대응되고, 제4 제어 신호는 상기 제2 제어 신호에 대응되며, 제5 트랜지스터는 상기 제1 트랜지스터에 대응되고, 제6 트랜지스터는 상기 제2 트랜지스터에 대응되고, 제7 트랜지스터는 상기 제3 트랜지스터에 대응되고, 제8 트랜지스터는 상기 제4 트랜지스터에 대응되며, 제7 노드는 상기 제3 노드에 대응된다.
또한, 실시예에 따른 제3상 출력 목표 전압은 상기 제1상 출력 목표 전압에 대응되며, 제5 제어 신호는 상기 제1 제어 신호에 대응되고, 제6 제어 신호는 상기 제2 제어 신호에 대응되며, 제9 트랜지스터는 상기 제1 트랜지스터에 대응되고, 제10 트랜지스터는 상기 제2 트랜지스터에 대응되고, 제11 트랜지스터는 상기 제3 트랜지스터에 대응되고, 제12 트랜지스터는 상기 제4 트랜지스터에 대응되며, 제10 노드는 상기 제3 노드에 대응된다.
또한, 실시예에 따른 전원부는, 태양광 셀(cell), EVA(Ethly Vinyl Acetate), 전면유리, 프레임을 포함하고, 상기 태양광 셀과 접지 사이에 상기 공통모드 전압이 인가된다.
실시예는 전원부, 복수의 스위치를 포함하는 인버터 회로, 그리고 제어 회로를 포함하는 인버터의 제어 방법에 관한 것으로서, 상기 전원부가, 직류 전압(Vdc)을 상기 인버터로 공급하는 단계, 상기 제어 회로가, 제1 캐리어 전압(Vca1)을 생성하고 제2 캐리어 전압(Vca2)은 상기 제1 캐리어 전압(Vca1)과 180°의 위상차를 가지도록 상기 제1 캐리어 전압(Vca1) 및 상기 제2 캐리어 전압(Vca2)을 생성하는 단계, 상기 직류 전압에 대응하는 출력 목표 전압을 도출하는 단계, 상기 출력 목표 전압, 상기 제1 캐리어 전압(Vca1), 상기 제2 캐리어 전압(Vca2), 및 0전압의 비교 결과에 따라 상기 복수의 스위치의 제어 신호를 생성하는 단계를 포함하고, 상기 제1 캐리어 전압(Vca1) 및 상기 제2 캐리어 전압(Vca2)을 생성하는 단계는, 일정 주기 동안, 미리 설정된 제1 전압 값에서부터 0전압까지 일정하게 전압이 감소한 후 0전압부터 상기 제1 전압 값까지 일정하게 증가하도록 상기 제1 캐리어 전압(Vca1)을 생성하는 단계, 그리고 상기 일정 주기 동안, 미리 설정된 제2 전압 값에서부터 0전압까지 일정하게 전압이 증가한 후 0전압부터 상기 제2 전압 값까지 일정하게 감소하도록 상기 제2 캐리어 전압(Vca2)을 생성하는 단계를 포함하며, 상기 일정 주기는 반복되고, 상기 제1 전압 값은 상기 제2 전압 값보다 높다.
삭제
실시예에 따른 인버터 및 인버터 제어 방법은 공통모드 전압의 변동 크기를 저감하여 누설전류를 저감함으로써 태양전지의 PID(Potential Induced Degradation)를 저감시켜 태양전지의 효율을 증가시킬 수 있다.
또한, 실시예에 따른 인버터 및 인버터 제어방법은 보호기기의 오작동을 방지하여 태양광 발전 시스템의 운영 비용을 줄일 수 있다.
또한, 실시예에 따른 인버터 및 인버터 제어방법은 태양광 발전 시스템의 효율을 높이고, 누설전류로 인한 감전 및 화재와 같은 안전사고 발생 위험을 줄일 수 있다.
도 1은 종래의 SVPWM 방식의 공간 벡터도이다.
도 2는 종래의 SVPWM 방식에 따른 공통모드 전압의 그래프이다.
도 3은 종래의 SVPWM 방식에 따라 인버터에서 발생하는 누설 전압 및 누설 전류의 시뮬레이션 그래프이다.
도 4는 실시예에 따른 태양광 발전기의 개략도이다.
도 5는 실시예에 따른 태양광 모듈의 구성도이다.
도 6은 실시예에 따른 태양광 전지구조의 구성도이다.
도 7은 실시예에 따른 인버터의 회로도이다.
도 8은 실시예에 따른 인버터 회로의 공통모드 전압 기준 등가 회로도이다.
도 9는 실시예에 따른 제어 회로의 회로도이다.
도 10은 실시예에 따른 비교기의 입력을 나타내는 예시도이다.
도 11은 실시예에 따른 인버터 회로의 구동 공간 벡터도이다.
도 12는 실시예에 따른 인버터 회로의 구동 타이밍도이다.
도 13은 실시예에 따른 인버터 회로의 구동 공간 벡터도이다.
도 14a는 종래 인버터 제어 회로의 누설 전류 시뮬레이션 그래프이다.
도 14b는 실시예에 따른 인버터 제어 회로의 누설 전류 시뮬레이션 그래프이다.
도 15a는 종래 인버터 제어 회로의 누설 전류를 나타내는 그래프이다.
도 15b는 실시예에 따른 인버터 제어 회로의 누설 전류를 나타내는 그래프이다.
도 16는 실시예에 따른 인버터 제어 방법의 흐름도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 동일하거나 유사한 구성요소에는 동일, 유사한 도면 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도 4를 참조하여 실시예에 따른 태양광 발전 시스템의 구성을 설명한다.
도 4는 실시예에 따른 태양광 발전 시스템의 구성도이다.
도 4를 참조하면, 실시예에 따른 태양광 발전 시스템은 태양광 패널(1)과 인버터(2)를 포함한다. 태양광 패널(1)은 복수의 태양광 모듈(100)을 포함하며, 태양광에 의하여 광전 효과가 발생하여 직류 전압을 생성한다. 생성된 직류 전압은 인버터(2)에 입력되고, 인버터는 직류 전압에 대응하여 교류 전압을 출력한다. 인버터(2)에서 출력된 교류 전압은 부하(3)로 인가되며, 부하(3)는 모터를 포함하는 기계 장치(미도시)를 포함하고, 이러한 모터는 출력된 교류 전압을 이용하여 동작한다.
하지만, 인버터(2)에서 직류 전압에 따라 교류 전압을 출력하는 경우, 태양광 패널(1)과 접지 사이에 누설 전류가 발생한다. 누설 전류의 흐름은 후술하는 도 5 및 도 6을 참조하여 설명한다.
이하, 도 5 및 도 6을 참조하여, 태양광 모듈(100)의 구조 및 누설 전류의 흐름을 설명한다.
도 5는 실시예에 따른 태양광 모듈(100)의 구성도이다.
도 6은 실시예에 따른 태양광 전지구조(120)의 구성도이다.
도 5를 참조하면, 태양광 모듈(100)은 알루미늄 프레임(110)과 태양광 전지구조(120)를 포함한다.
도 6을 참조하면, 태양광 전지구조(120)는 태양광 셀(121), EVA(ethylene-vinyl acetate copolymer, 122) 및 전면 유리(123)를 포함한다.
태양광(L)이 태양광 셀(121)에 입사되면, 광전 효과로 인하여 전자(124)가 발생한다. 태양광 셀(121)에서 방출된 전자(124)는 EVA(122)와 전면 유리(123) 및 알류미늄 프레임(110)을 통과하여 지면으로 흐른다. 이와 같은 전자(124)의 흐름으로 인하여 태양광 패널(1)과 접지 사이에 누설 전류가 발생한다.
이하, 도 7을 참조하여 실시예에 따른 인버터 회로의 누설 전류 흐름을 설명한다.
도 7은 실시예에 따른 인버터의 회로의 공통모드 전압 기준 등가 회로도이다.
도 7을 참조하면, 공통모드 전압(VCM)은 DC링크의 중성점 O점을 기준으로 인버터 각 상 출력 전압들 간 합의 평균 전압 값이다. L/3은 병렬로 구성된 3개의 L 필터를 나타내며, LG는 대지 인덕턴스를 의미한다. 공통모드 전압(VCM)은 기생 커패시터(CPV)로 인가된다. 따라서, 공통모드 전압(Vcm)은 기생 커패시터(CPV)에 인가되어 공통모드 전압(Vcm)의 변동에 따라 누설 전류(iLeakage)가 발생한다. 기생 커패시터(CPV)는 태양전지 어레이의 기계적인 구조와 설치로 인하여 태양광 모듈들과 접지 사이에 발생하게 된다.
이때, 공통모드 전압(VCM)의 변화가 클수록 누설 전류(iLeakage)의 발생량이 증가하게 된다. 따라서, 누설 전류(iLeakage)를 저감하기 위해서는 공통모드 전압(VCM)의 변화량을 작게하는 인버터 제어 방법이 요구된다.
이하, 도 8 내지 도 10을 참조하여 실시예에 따른 인버터(2)의 구체적 구성을 설명한다.
도 8은 실시예에 따른 인버터의 회로도이다.
도 8을 참조하면, 실시예에 따른 인버터(2)는 전원부(200), 인버터 회로(300) 및 제어 회로(400)를 포함한다. 전원부(200)는 직류 전압(Vdc)을 인버터 회로(300)로 인가한다. 또한, 전원부(200)는 태양광 발전의 경우 태양광 패널에서 발생하는 직류 전압에 대응될 수 있다. 전압원에서 직류 전압의 1/2 값을 가지는 부분에 중성선이 연결된다. 따라서 직류 전압(Vdc)은 +1/2 Vdc와 -1/2 Vdc 로 나뉘어 생성된다.
인버터 회로(300)는 제1 스위치부(310), 제2 스위치부(320), 제3 스위치부(330)를 포함하며, 제1 스위치부(310), 제2 스위치부(320), 제3 스위치부(330)의 스위칭 동작에 따라 교류 전압을 생성한다.
제어 회로(400)는 직류 전압에 대응하여 출력 목표 전압(Vo)을 도출하며, 출력 목표 전압과 캐리어 전압의 크기를 비교하여 인버터 회로(300)에 포함된 복수의 스위치를 제어하는 제어 신호를 생성한다.
인버터 회로(300)에서 생성되는 교류 전압은 3상 전압일 수 있다. 따라서, 제1 스위치부(310)는 제1상의 출력 전압을 제어하고, 제2 스위치부(320)는 제2상의 출력 전압을 제어하며, 제3 스위치부(330)는 제3상의 출력 전압을 제어한다. 이때, 제1 스위치부(310), 제2 스위치부(320), 제3 스위치부(330)에 포함된 복수의 스위치는, 고속의 스위칭 동작을 수행하기 위하여 IGBT(Insulated gate bipolar transistor)일 수 있으나 실시예가 이에 한정되는 것은 아니다.
제1 스위치부(310)는 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3) 및 제4 트랜지스터(Tr4)를 포함한다.
제1 트랜지스터(Tr1)는 제1 노드(n1)에 연결된 콜렉터, 제2 노드(n2)에 연결된 에미터, 제1 제어 신호(S1)가 인가되는 게이트를 포함한다. 제2 트랜지스터(Tr2)는 제2 노드(n2)에 연결된 콜렉터, 제3 노드(n3)에 연결된 에미터, 제2 제어 신호(S2)가 인가되는 게이트를 포함한다. 또한, 제3 트랜지스터(Tr3)는 제3 노드(n3)에 연결된 콜렉터, 제4 노드(n4)에 연결된 에미터, 제1 제어신호(S1)가 인가되는 게이트를 포함한다. 제4 트랜지스터(Tr4)는 제4 노드(n4)에 연결되된 콜렉터, 제5 노드(n5)에 연결된 에미터, 제2 제어신호(S2)가 인가되는 게이트를 포함한다.
또한, 제1 스위치부(310)는 제1 다이오드(D1), 제2 다이오드(D2), 제3 다이오드(D3), 제4 다이오드(D4), 제1 클램프 다이오드(Ds1) 및 제2 클램프 다이오드(Ds2)를 포함한다.
제1 다이오드(D1) 제1노드(n1)에 연결된 캐소드와 제2 노드(n2)에 연결된 애노드를 포함한다. 제2 다이오드(D2)는 제2 노드(n2)에 연결된 캐소드와 제3 노드(n3)에 연결된 애노드를 포함한다. 제3 다이오드(D3)는 제3 노드(n3)에 연결된 캐소드와 제4 노드(n4)에 연결된 애노드를 포함한다. 제4 다이오드(D4)는 제4 노드(n4)에 연결된 캐소드와 제5 노드(n5)에 연결된 애노드를 포함한다. 제1 클램프 다이오드(Ds1)는 제2 노드(n2)에 연결된 캐소드와 제12 노드(n12)에 연결된 애노드를 포함한다. 제2 클램프 다이오드(Ds2)는 제12 노드(n12)에 연결된 캐소드와 제4 노드(n4)에 연결된 애노드를 포함한다.
제2 스위치부(320)는 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 제7 트랜지스터(Tr7) 및 제8 트랜지스터(Tr8)를 포함한다.
제5 트랜지스터(Tr5)는 제1 노드(n1)에 연결된 콜렉터, 제6 노드(n6)에 연결된 에미터, 제3 제어 신호(S3)가 인가되는 게이트를 포함한다. 제6 트랜지스터(Tr6)는 제6 노드(n6)에 연결된 콜렉터, 제7 노드(n7)에 연결된 에미터, 제4 제어 신호(S4)가 인가되는 게이트를 포함한다. 또한, 제7 트랜지스터(Tr7)는 제7 노드(n7)에 연결된 콜렉터, 제8 노드(n8)에 연결된 에미터, 제3 제어 신호가 인가되는 게이트를 포함한다. 제8 트랜지스터(Tr8)는 제8 노드(n8)에 연결된 콜렉터, 제5 노드(n5)에 연결된 에미터, 제4 제어 신호(S4)가 인가되는 게이트를 포함한다.
또한, 제2 스위치부(320)는 제5 다이오드(D5), 제6 다이오드(D6), 제7 다이오드(D7), 제8 다이오드(D8), 제3 클램프 다이오드(Ds3) 및 제4 클램프 다이오드(Ds4)를 포함한다.
제5 다이오드(D5) 제1노드(n1)에 연결된 캐소드와 제6 노드(n6)에 연결된 애노드를 포함한다. 제6 다이오드(D6)는 제6 노드(n6)에 연결된 캐소드와 제7 노드(n7)에 연결된 애노드를 포함한다. 제7 다이오드(D7)는 제7 노드(n7)에 연결된 캐소드와 제8 노드(n8)에 연결된 애노드를 포함한다. 제8 다이오드(D8)는 제8 노드(n8)에 연결된 캐소드와 제5 노드(n5)에 연결된 애노드를 포함한다. 제3 클램프 다이오드(Ds3)는 제6 노드(n6)에 연결된 캐소드와 제13 노드(n13)에 연결된 애노드를 포함한다. 제4 클램프 다이오드(Ds4)는 제13 노드(n13)에 연결된 캐소드와 제8 노드(n8)에 연결된 애노드를 포함한다.
제3 스위치부(330)는 제9 트랜지스터(Tr9), 제10 트랜지스터(Tr10), 제11 트랜지스터(Tr11) 및 제12 트랜지스터(Tr12)를 포함한다.
제9 트랜지스터(Tr9)는 제1 노드(n1)에 연결된 콜렉터, 제9 노드(n9)에 연결되된 에미터, 제5 제어 신호(S5)가 인가되는 게이트를 포함한다. 제10 트랜지스터(Tr10)는 제9 노드(n9)에 연결된 콜렉터, 제10 노드(n10)에 연결된 에미터, 제6 제어 신호(S6)가 인가되는 게이트를 포함한다. 또한, 제11 트랜지스터(Tr11)는 제10 노드(n10)에 연결된 콜렉터, 제 11 노드(n11)에 연결된 에미터, 제5 제어 신호(S5)가 인가되는 게이트를 포함한다. 제12 트랜지스터(Tr12)는 제11 노드(n11)에 연결된 콜렉터, 제5 노드에 연결된 에미터, 제6 제어 신호(S6)가 인가되는 게이트를 포함한다.
또한, 제3 스위치부(330)는 제9 다이오드(D9), 제10 다이오드(D10), 제11 다이오드(D11), 제12 다이오드(D12), 제5 클램프 다이오드(Ds5) 및 제6 클램프 다이오드(Ds6)를 포함한다.
제9 다이오드(D9) 제1노드(n1)에 연결된 캐소드와 제9 노드(n9)에 연결된 애노드를 포함한다. 제10 다이오드(D10)는 제9 노드(n9)에 연결된 캐소드와 제10 노드(n10)에 연결된 애노드를 포함한다. 제11 다이오드(D11)는 제10 노드(n10)에 연결된 캐소드와 제11 노드(n11)에 연결된 애노드를 포함한다. 제12 다이오드(D12)는 제11 노드(n11)에 연결된 캐소드와 제5 노드(n5)에 연결된 애노드를 포함한다. 제5 클램프 다이오드(Ds5)는 제9 노드(n9)에 연결된 캐소드와 제14 노드(n14)에 연결된 애노드를 포함한다. 제6 클램프 다이오드(Ds6)는 제14 노드(n14)에 연결된 캐소드와 제11 노드(n11)에 연결된 애노드를 포함한다.
제1 다이오드(D1), 제2 다이오드(D2), 제3 다이오드(D3), 제4 다이오드(D4), 제5 다이오드(D5), 제6 다이오드(D6), 제7 다이오드(D7), 제8 다이오드(D8), 제9 다이오드(D9), 제10 다이오드(D10), 제11 다이오드(D11) 및 제12 다이오드(D12)는 트랜지스터와 병렬로 연결되어 역방향 전류가 흐르는 것을 방지한다. 제1 클램프 다이오드(Ds1), 제2 클램프 다이오드(Ds2), 제3 클램프 다이오드(Ds3), 제4 클램프 다이오드(Ds4), 제5 클램프 다이오드(Ds5) 및 제6 클램프 다이오드(Ds6)는 상단과 하단 사이의 중앙의 0전위 출력단을 구성한다.
제1 스위치부(310)에 포함된, 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3), 제4 트랜지스터(Tr4) 각각의 온/오프에 따라서 제3 노드(n3)의 전압이 결정된다. 또한, 제2 스위치부(320)에 포함된, 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 제7 트랜지스터(Tr7), 제8 트랜지스터(Tr8) 각각의 온/오프에 따라서 제7 노드(n7)의 전압이 결정된다. 그리고, 제3 스위치부(330)에 포함된 제9 트랜지스터(Tr9), 제10 트랜지스터(Tr10), 제11 트랜지스터(Tr11), 제12 트랜지스터(Tr12) 각각의 온/오프에 따라서 제10 노드(n10)의 전압이 결정된다.
제1 스위치부(310)의 경우, 제1 트랜지스터(Tr1)와 제2 트랜지스터(Tr2)가 온 상태이고, 제3 트랜지스터(Tr3)와 제4 트랜지스터(Tr4)가 오프 상태인 경우, 전원부(200)의 +1/2 Vdc 전압이 제3 노드에 인가된다. 따라서 제3 노드의 전압은 +1/2 Vdc 값을 가지며, 이러한 스위칭 상태를 P 상태라 할 수 있다.
또한, 제1 트랜지스터(Tr1)와 제4 트랜지스터(Tr4)가 오프 상태이고, 제2 트랜지스터(Tr2)와 제3 트랜지스터(Tr3)가 온 상태인 경우, 전원부(200)의 전압이 제3 노드(n3)에 인가되지 않는다. 따라서, 제3 노드(n3)의 전압은 0전압이며, 이러한 스위칭 상태를 O상태로 정의할 수 있다.
또한, 제1 트랜지스터(Tr1)와 제2 트랜지스터(Tr2)가 오프 상태이고, 제3 트랜지스터(Tr3)와 제4 트랜지스터(Tr4)가 온 상태인 경우, 전원부(200)의 -1/2 Vdc 전압이 제3 노드(n3)에 인가된다. 따라서 제3 노드(n3)의 전압은 -1/2 Vdc 값을 가지며, 이러한 스위칭 상태를 N 상태로 정의할 수 있다.
제2 스위치부(320) 또한 제1 스위치부(310)와 마찬가지로, 제5 트랜지스터(Tr5)와 제6 트랜지스터(Tr6)가 온 상태이고, 제7 트랜지스터(Tr7)와 제8 트랜지스터(Tr8)가 오프 상태인 경우, 전원부(200)의 +1/2 Vdc 전압이 제7 노드(n7)에 인가된다. 따라서 제7 노드(n7)의 전압은 +1/2 Vdc 값을 가지며, 이러한 스위칭 상태를 P 상태로 정의할 수 있다.
또한, 제5 트랜지스터(Tr5)와 제8 트랜지스터(Tr8)가 오프 상태이고, 제6 트랜지스터(Tr6)와 제7 트랜지스터(Tr7)가 온 상태인 경우, 전원부(200)의 전압이 제7 노드(n7)에 인가되지 않는다. 따라서, 제7 노드(n7)의 전압은 0전압이며, 이러한 스위칭 상태를 O상태로 정의할 수 있다.
또한, 제5 트랜지스터(Tr5)와 제6 트랜지스터(Tr6)가 오프 상태이고, 제7 트랜지스터(Tr7)와 제8 트랜지스터(Tr8)가 온 상태인 경우, 전원부(200)의 -1/2 Vdc 전압이 제7 노드(n7)에 인가된다. 따라서 제7 노드(n7)의 전압은 -1/2 Vdc 값을 가지며, 이러한 스위칭 상태를 N 상태로 정의할 수 있다.
제3 스위치부(330) 또한 제1 스위치부(310)와 마찬가지로, 제9 트랜지스터(Tr9)와 제10 트랜지스터(Tr10)가 온 상태이고, 제11 트랜지스터(Tr11)와 제12 트랜지스터(Tr12)가 오프 상태인 경우, 전원부(200)의 +1/2 Vdc 전압이 제10 노드(n10)에 인가된다. 따라서 제10 노드(n10)의 전압은 +1/2 Vdc 값을 가지며, 이러한 스위칭 상태를 P 상태로 정의할 수 있다.
또한, 제9 트랜지스터(Tr9)와 제12 트랜지스터(Tr12)가 오프 상태이고, 제10 트랜지스터(Tr10)와 제11 트랜지스터(Tr11)가 온 상태인 경우, 전원부(200)의 전압이 제10 노드(n10)에 인가되지 않는다. 따라서, 제10 노드의 전압(n10)은 0전압이며, 이러한 스위칭 상태를 O상태로 정의할 수 있다.
또한, 제9 트랜지스터(Tr9)와 제10 트랜지스터(Tr10)가 오프 상태이고, 제11 트랜지스터(Tr11)와 제12 트랜지스터(Tr12)가 온 상태인 경우, 전원부(200)의 -1/2 Vdc 전압이 제10 노드(n10)에 인가된다. 따라서 제10 노드(n10)의 전압은 -1/2 Vdc 값을 가지며, 이러한 스위칭 상태를 N 상태로 정의할 수 있다.
제3 노드(n3) 전압과, 제7 노드(n7) 전압, 제10 노드(n10) 전압은 각 상의 상전압에 해당한다. 따라서, 제3 노드(n3) 전압 값, 제7 노드(n7) 전압 값, 제10 노드(n10) 전압 값의 평균 값이 공통모드 전압에 해당한다.
제어 회로(400)는 직류 전압(Vdc)에 대응하여 출력 목표 전압을 도출한다. 이때, 출력 목표 전압은 제1상 출력 목표 전압(VA), 제2상 출력 목표 전압(VB), 제3상 출력 목표 전압(VC)을 포함하는 3상 전압이다. 3상의 출력 목표 전압은 아래의 수학식 1을 이용하여 도출할 수 있다.
[수학식 1]
Vo는 출력 목표 전압, VA는 제1상 출력 목표 전압, VB는 제2상 출력 목표 전압, VC는 제3상 출력 목표 전압을 의미한다.
또한, 서로 180°의 위상 차이를 가지는 제1 캐리어 전압(Vca1)과 제2 캐리어 전압(Vca2)을 생성한다. 복수의 스위치의 스위칭 동작을 제어하기 위하여 출력 목표 전압(VA, VB, VC)과 캐리어 전압(Vca1, Vca2)을 비교하여 제어 신호(S1, S2, S3, S4, S5, S6)를 생성한다.
제어 신호는 제1 트랜지스터(Tr1)와 제3 트랜지스터(Tr3)의 동작을 제어하는 제1 제어 신호(S1), 제2 트랜지스터(Tr2)와 제4 트랜지스터(Tr4)의 동작을 제어하는 제2 제어 신호(S2), 제5 트랜지스터(Tr5)와 제7 트랜지스터(Tr7)의 동작을 제어하는 제3 제어 신호(S3), 제6 트랜지스터(Tr6)와 제8 트랜지스터(Tr8)의 동작을 제어하는 제4 제어 신호(S4), 제9 트랜지스터(Tr9)와 제11 트랜지스터(Tr11)의 동작을 제어하는 제5 제어 신호(S5), 제 10 트랜지스터(Tr10)와 제 12 트랜지스터(Tr12)의 동작을 제어하는 제6 제어 신호(S6)를 포함한다. 제어 회로(400)의 구성과 제어 신호를 생성하는 방법은, 후술하는 도 9 내지10을 참조하여 상세히 설명한다.
이하, 도 9를 참조하여 실시예에 따른 제어 회로 및 제어 신호 생성 방법을 설명한다.
도 9는 실시예에 따른 제어 회로(400)의 회로도이다.
도 9를 참조하면, 제어 회로(400)는 복수의 비교기와 비교기의 출력에 연결된 복수의 부정회로 및 삼각파 발생기(미도시)를 포함한다. 삼각파 발생기는 제1 캐리어 전압(Vca1)을 생성하는 제1 삼각파 발생기와 제2 캐리어 전압(Vca2)을 생성하는 제2 삼각파 발생기를 포함한다.
이때, 제1 캐리어 전압(Vca1)과 제2 캐리어 전압(Vca2)은 180ㅀ의 위상차를 가지며, 제1 캐리어 전압(Vca1)은 일정 주기 동안, 미리 설정된 제1 전압 값에서부터 0전압까지 일정하게 전압이 감소한 후 0전압부터 제1 전압 값까지 일정하게 증가한다. 제2 캐리어 전압(Vca2)은 일정 주기 동안, 미리 설정된 제2 전압 값에서부터 0전압까지 일정하게 전압이 증가한 후 0전압부터 제2 전압 값까지 일정하게 감소하며, 제1 전압 값은 제2 전압 값보다 높고 일정 주기는 반복된다.
제1 비교기(Cp1)의 비반전 입력단에는 제1상 출력 목표 전압(VA) 또는 0전압이 입력되고, 반전 입력단에는 제1 삼각파 발생기의 출력단이 연결되어 제1 캐리어 전압(Vca1)이 입력되며, 제1 비교기(Cp1)의 출력은 제1 트랜지스터(Tr1)의 게이트로 입력된다.
또한, 제2 비교기(Cp2)의 비반전 입력단에는 제1상 출력 목표 전압(VA) 또는 0전압이 입력되고, 반전 입력단에는 제2 삼각파 발생기의 출력단이 연결되어 제2 캐리어 전압(Vca2)이 입력되며, 제2 비교기(Cp2)의 출력은 제2 트랜지스터(Tr2)의 게이트로 입력된다.
제1 부정회로(Nc1)는 제1 비교기(Cp1)의 출력이 입력되는 입력단 및 제3 트랜지스터(Tr3)의 게이트에 연결된 출력단을 포함한다. 제2 부정회로(Nc2)는 제2 비교기(Cp2)의 출력이 입력되는 입력단 및 제4 트랜지스터(Tr4)의 게이트에 연결된 출력단을 포함한다.
따라서, 제1 트랜지스터(Tr1)와 제3 트랜지스터(Tr3)는 서로 온/오프 상태가 반대되도록 동작한다. 제2 트랜지스터(Tr2)와 제4 트랜지스터(Tr4) 또한 서로 온/오프 상태가 반대되도록 동작한다.
제3 비교기(Cp3)의 비반전 입력단에는 제2상 출력 목표 전압(VB) 또는 0전압이 입력되고, 반전 입력단에는 제1 삼각파 발생기의 출력단이 연결되어 제1 캐리어 전압(Vca1)이 입력되며, 제3 비교기(Cp1)의 출력은 제5 트랜지스터(Tr5)의 게이트로 입력된다.
또한, 제4 비교기(Cp4)의 비반전 입력단에는 제2상 출력 목표 전압(VB) 또는 0전압이 입력되고, 반전 입력단에는 제2 삼각파 발생기의 출력단이 연결되어 제2 캐리어 전압(Vca2)이 입력되며, 제4 비교기(Cp4)의 출력은 제6 트랜지스터(Tr6)의 게이트로 입력된다.
제3 부정회로(Nc3)는 제3 비교기(Cp3)의 출력이 입력되는 입력단 및 제7 트랜지스터(Tr7)의 게이트에 연결된 출력단을 포함한다. 제4 부정회로(Nc4)는 제4 비교기(Cp4)의 출력이 입력되는 입력단 및 제8 트랜지스터(Tr8)의 게이트에 연결된 출력단을 포함한다.
따라서 제5 트랜지스터(Tr5)와 제7 트랜지스터(Tr7)는 서로 온/오프 상태가 반대되도록 동작한다. 제6 트랜지스터(Tr6)와 제8 트랜지스터(Tr8) 또한 서로 온/오프 상태가 반대되도록 동작한다.
제5 비교기(Cp5)의 비반전 입력단에는 제3상 출력 목표 전압(Vc) 또는 0전압이 입력되고, 반전 입력단에는 제1 삼각파 발생기의 출력단이 연결되어 제1 캐리어 전압(Vca1)이 입력되며, 제5 비교기(Cp5)의 출력은 제9 트랜지스터(Tr9)의 게이트로 입력된다.
또한, 제6 비교기(Cp6)의 비반전 입력단에는 제3상 출력 목표 전압(Vc) 또는 0전압이 입력되고, 반전 입력단에는 제2 삼각파 발생기의 출력단이 연결되어 제2 캐리어 전압(Vca2)이 입력되며, 제6 비교기(Cp6)의 출력은 제10 트랜지스터(Tr10)의 게이트로 입력된다.
제5 부정회로(Nc5)는 제5 비교기(Cp5)의 출력이 입력되는 입력단 및 제11 트랜지스터(Tr11)의 게이트에 연결된 출력단을 포함한다. 제6 부정회로(Nc6)는 제6 비교기(Cp6)의 출력이 입력되는 입력단 및 제12 트랜지스터(Tr12)의 게이트에 연결된 출력단을 포함한다.
따라서 제9 트랜지스터(Tr9)와 제11 트랜지스터(Tr11)는 서로 온/오프 상태가 반대되도록 동작한다. 제10 트랜지스터(Tr10)와 제12 트랜지스터(Tr12) 또한 서로 온/오프 상태가 반대되도록 동작한다.
이때, 출력 목표 전압의 크기에 따라서 비교기의 입력이 달라진다. 따라서 출력 목표 전압의 크기에 따른 비교기의 입력은 후술하는 도 10을 참조하여 상세히 설명한다.
이하, 도 10을 참조하여 실시예에 따른 제어 신호 생성 방법을 설명한다.
도 10은 실시예에 따른 비교기의 입력을 나타내는 예시도이다.
도 10을 참조하면, 출력 목표 전압 값이 0이상인 경우와 0 미만인 경우 에 따라서 비교기에 입력되는 값이 달라진다. 이는 제1상 출력 목표 전압(VA), 제2상 출력 목표 전압(VB), 제3상 출력 목표 전압(VC)에 모두 동일하게 적용되므로, 제1상 출력 목표 전압(VA)을 예를 들어 설명한다.
제1상 출력 목표 전압(VA) 값이 0전압 이상인 경우, 제1 비교기(Cp1)의 비반전 입력단으로 제1상 출력 목표 전압(VA)이 인가된다. 따라서, 제1상 출력 목표 전압(VA) 값과 제1 캐리어 전압(Vca1) 값을 비교하여 제1상 출력 목표 전압(VA) 값이 제1 캐리어 전압(Vca1) 값보다 큰 경우, 인에이블 레벨의 제어 신호가 제1 트랜지스터(Tr1)에 인가되어 제1 트랜지스터(Tr1)가 온 된다. 제3 트랜지스터(Tr3)의 경우 제1 부정회로(Nc1)에서 디스에이블 레벨의 제어 신호가 인가되어 오프 된다.
반면, 제1상 출력 목표 전압(VA) 값이 제1 캐리어 전압 (Vca1) 값보다 작은 경우, 디스에이블 레벨의 제어 신호가 제1 트랜지스터(Tr1)에 인가되어 제1 트랜지스터(Tr1)가 오프 된다. 또한, 제3 트랜지스터(Tr3)의 경우 제1 부정회로(Nc1)에서 인에이블 레벨의 제어 신호가 인가되어 온 된다.
또한, 제1상 출력 목표 전압(VA) 값이 0보다 큰 경우, 제2 비교기(Cp2)의 비반전 입력단으로 0전압이 인가된다. 따라서, 0전압이 제2 캐리어 전압(Vca2) 값보다 큰 경우, 인에이블 레벨의 제어 신호가 제2 트랜지스터(Tr2)로 인가되어 제2 트랜지스터(Tr2)가 온 된다. 반면, 제4 트랜지스터(Tr4)의 경우 제2 부정회로(Nc2)에서 디스에이블 레벨의 제어 신호가 인가되어 오프 된다. 더불어, 제2 캐리어 전압(Vca2) 값은 항상 0전압 이하의 값을 가지므로, 제1상 출력 목표 전압(VA) 값이 0보다 큰 경우에는 제2 트랜지스터(Tr2)에 디스에이블 레벨의 제어 신호는 인가되지 않는다.
제1상 출력 목표 전압(VA) 값이 0전압 미만인 경우, 제1 비교기(Cp1)의 비반전 입력단으로 0전압이 인가된다. 따라서, 0전압과 제1 캐리어 전압(Vca1) 값을 비교하여 0전압이 제1 캐리어 전압(Vca1) 값보다 작은 경우, 디스에이블 레벨의 제어 신호가 제1 트랜지스터(Tr1)에 인가되어 제1 트랜지스터(Tr1)가 오프 된다. 제3 트랜지스터(Tr3)의 경우 제1 부정회로(Nc1)에서 인에이블 레벨의 제어 신호가 인가되어 온 된다. 더불어, 제1 캐리어 전압(Vca1) 값은 항상 0전압 이상의 값을 가지므로 제1상 출력 목표 전압(VA) 값이 0전압 미만인 경우, 제1 트랜지스터(Tr1)에 인에이블 레벨의 제어 신호는 인가되지 않는다.
또한, 제1상 출력 목표 전압(VA) 값이 0미만인 경우, 제2 비교기(Cp2)의 비반전 입력단으로 제1상 출력 목표 전압(VA)이 인가된다. 따라서, 제1상 출력 목표 전압(VA) 값이 제2 캐리어 전압(Vca2) 값보다 큰 경우, 인에이블 레벨의 제어 신호가 제2 트랜지스터(Tr2)로 인가되어 제2 트랜지스터(Tr2)가 온 된다. 제4 트랜지스터(Tr4)의 경우 제2 부정회로(Nc2)에서 디스에이블 레벨의 제어 신호가 인가되어 오프 된다.
반면, 제1상 출력 목표 전압(VA) 값이 0미만이면서, 제1상 출력 목표 전압(VA) 값이 제2 캐리어 전압(Vca2) 값보다 작은 경우, 디스에이블 레벨의 제어 신호가 제2 트랜지스터(Tr2)로 인가되어 제2 트랜지스터(Tr2)가 오프 된다. 제4 트랜지스터(Tr4)의 경우 제2 부정회로(Nc2)에서 인에이블 레벨의 제어 신호가 인가되어 온 된다.
제2상 출력 목표 전압(VB)의 경우 제1상 출력 목표 전압(VA)에 대응될 수 있으며, 제5 트랜지스터는 제1 트랜지스터, 제6 트랜지스터는 제2 트랜지스터, 제7 트랜지스터는 제3 트랜지스터, 제8 트랜지스터는 제4 트랜지스터에 대응된다. 또한, 제3 비교기(Cp3)는 제1 비교기(Cp1), 제4 비교기(Cp4)는 제2 비교기(Cp2), 제3 부정회로(Nc3)는 제1 부정회로(Nc1), 제4 부정회로(Nc4)는 제2 부정회로(Nc2)에 대응될 수 있다.
제3상 출력 목표 전압(VC)의 경우 제1상 출력 목표 전압(VA)에 대응될 수 있으며, 제9 트랜지스터는 제1 트랜지스터, 제10 트랜지스터는 제2 트랜지스터, 제11 트랜지스터는 제3 트랜지스터, 제12 트랜지스터는 제4 트랜지스터에 대응된다. 또한, 제5 비교기(Cp5)는 제1 비교기(Cp1), 제6 비교기(Cp6)는 제2 비교기(Cp2), 제5 부정회로(Nc5)는 제1 부정회로(Nc1), 제6 부정회로(Nc6)는 제2 부정회로(Nc2)에 대응될 수 있다.
이하, 도 11을 참조하여 출력 목표 전압(Vo)이 105ㅀ의 위상을 가질 때의 실시예에 따른 인버터의 동작을 설명한다.
도 11은 실시예에 따른 인버터 회로의 구동 타이밍도이다.
도 11을 참조하면, 실시예에 따른 PWM 방식은 종래의 PWM 방식과 달리 제1 캐리어 전압(Vca1)과 제2 캐리어 전압(Vca2)은 180°의 위상차를 가진다. 이러한 제1 캐리어 전압(Vca1) 및 제2 캐리어(Vca2)를 각 상의 출력 목표 전압(VA, VB, VC)과 비교하여 인버터 회로의 복수의 스위치의 스위칭을 제어한다. VA는 제1상 출력 목표 전압, VB는 제2상 출력 목표 전압, VC는 제3상 출력 목표 전압을 의미한다. SA는 제1 스위치부(310)의 스위칭 상태를 나타내고, SB는 제2 스위치부(320)의 스위칭 상태를 나타내며, SC는 제3 스위치부(330)의 스위칭 상태를 나타낸다.
먼저, 제1 시점(t1)에서, 제1 스위치부(310)의 스위칭 상태(SA)를 설명한다. 제1 시점(t1)에서 제1상 출력 목표 전압(VA)은 0전압 이상이다. 따라서, 제1 비교기(Cp1)의 비반전 입력단으로 제1상 출력 목표 전압(VA)이 인가되고 반전 입력단으로 제1 캐리어 전압(Vca1)이 인가된다. 또한 제2 비교기(Cp2)의 비반전 입력단으로 0전압이 인가되고, 반전 입력단으로 제2 캐리어 전압(Vca2)이 인가된다.
제1 시점(t1)에서, 제1상 출력 목표 전압(VA) 값은 제1 캐리어 전압(Vca1) 값보다 낮은 값을 가진다. 따라서, 제1 비교기(Cp1)에서는 디스에이블 레벨의 제1 제어 신호(S1)가 출력되어 제1 트랜지스터(Tr1)가 오프 상태가 된다. 제3 트랜지스터(Tr3)의 경우, 제1 부정회로(Nc1)에서 인에이블 레벨의 제1 제어 신호(S1)가 인가되어 온 된다.
또한, 제1 시점(t1)에서 제2 캐리어 전압(Vca2)이 0전압 미만의 값을 가지므로, 제2 트랜지스터(Tr2)는 인에이블 레벨의 제2 제어 신호(S2)가 인가되어 제2 트랜지스터(Tr2)가 온 된다. 제4 트랜지스터(Tr4)는 제2 부정회로(Nc2)에서 디스에이블 레벨의 제2 제어 신호(S2)가 인가되어 오프 된다.
따라서 제1 시점(t1)에서는, 제2 트랜지스터(Tr2)와 제3 트랜지스터(Tr3)가 온 되며, 제1 트랜지스터(Tr1)와 제4 트랜지스터(Tr4)가 오프 된다. 그러므로 제1 스위치부(310)는 제1 시점(t1)에서, O 상태에 해당하는 스위칭 상태를 가지며, 제3 노드(n3)의 전압은 0전압이 된다.
제1 시점(t1)에서 제2 스위치부(320)의 스위칭 상태(SB)에 대해 설명한다. 제1 시점(t1)에서, 제2상 출력 목표 전압(VB) 값은 0전압 미만이다. 따라서, 제3 비교기(Cp3)의 비반전 입력단으로 0전압이 입력되고, 반전 입력단으로 제1 캐리어 전압(Vca1)이 입력된다. 제4 비교기(Cp4)의 비반전 입력단으로는 제2상 출력 목표 전압(VB)이 입력되고, 반전 입력단으로 제2 캐리어 전압(Vca2)이 인가된다.
또한, 제1 시점(t1)에서 0전압 값이 제1 캐리어 전압(Vca1)보다 낮은 값을 가지므로, 제3 비교기(Cp3)에서는 디스에이블 레벨의 제3 제어 신호(S3)가 출력되어 제5 트랜지스터(Tr5)가 오프 상태가 된다. 제7 트랜지스터(Tr7)의 경우, 제3 부정회로(Nc3)에서 인에이블 레벨의 제3 제어 신호(S3)가 인가되어 온 된다.
또한, 제1 시점(t1)에서 제2상 출력 목표 전압(VB) 값이 제2 캐리어 전압(Vca2)보다 높은 값을 가진다. 따라서, 제6 트랜지스터(Tr6)는 인에이블 레벨의 제4 제어 신호(S4)가 인가되어 제6 트랜지스터(Tr6)가 온 된다. 제8 트랜지스터(Tr8)는 제4 부정회로(Nc4)에서 디스에이블 레벨의 제4 제어 신호(S4)가 인가되어 오프 된다.
따라서, 제1 시점(t1)에서는 제5 트랜지스터(Tr5)와 제8 트랜지스터(Tr8)가 오프 되며, 제6 트랜지스터(Tr6)와 제7 트랜지스터(Tr7)가 온 된다. 그러므로 제2 스위치부(320)는 제1 시점(t1)에서, O 상태에 해당하는 스위칭 상태를 가자며, 제7 노드(n7)의 전압은 0 전압 값을 가진다.
제1 시점(t1)에서 제3 스위치부(330)의 스위칭 상태(SC)에 대해 설명한다. 제1 시점(t1)에서, 제3상 출력 목표 전압(VC) 값이 0미만이다. 따라서, 제5 비교기(Cp5)의 비반전 입력단으로 0전압이 입력되고, 반전 입력단으로 제1 캐리어 전압(Vca1)이 입력된다. 제6 비교기(Cp6)의 비반전 입력단으로 제3상 출력 목표 전압(VC)이 입력되고, 반전 입력단으로 제2 캐리어 전압(Vca2)이 인가된다.
또한, 제1 시점(t1)에서 0전압 값이 제1 캐리어 전압(Vca1)보다 낮은 값을 가진다. 따라서, 제5 비교기(Cp5)에서는 디스에이블 레벨의 제5 제어 신호(S5)가 출력되어 제9 트랜지스터(Tr9)가 오프 상태가 된다. 제11 트랜지스터(Tr11)의 경우, 제5 부정회로(Nc5)에서 인에이블 레벨의 제5 제어 신호(S5)가 인가되어 온 된다.
또한, 제1 시점(t1)에서 제3상 출력 목표 전압(VC) 값이 제2 캐리어 전압(Vca2)보다 높은 값을 가진다. 따라서, 제10 트랜지스터(Tr10)는 인에이블 레벨의 제6 제어 신호(S6)가 인가되어 온 된다. 제12 트랜지스터(Tr12)는 제6 부정회로(Nc6)에서 디스에이블 레벨의 제6 제어 신호(S6)가 인가되어 오프 된다.
따라서, 제1 시점(t1)에서 제3상 출력 목표 전압(VC) 값이 0전압 미만이고, 제2 캐리어 전압(Vca2) 값보다 높은 값을 가지므로, 제9 트랜지스터(Tr9)와 제12 트랜지스터(Tr12)가 오프 되며, 제10 트랜지스터(Tr10)와 제11 트랜지스터(Tr11)가 온 된다. 그러므로 제3 스위치부(330)는 제1 시점(t1)에서, O 상태에 해당하는 스위칭 상태를 가지며, 제10 노드(n10)의 전압은 0전압 값을 가진다.
공통모드 전압(Vcm)은 3개의 상전압의 평균 전압 값이므로, 제3 노드(n3), 제 7 노드(n7), 제10 노드(n10) 전압의 평균 값이다. 따라서 제1 시점(t1)에서 공통모드 전압(Vcm)은 0 전압 값을 가진다.
제2 시점(t2)에서 제1 스위치부(310)의 스위칭 상태(SA)를 설명한다. 제2 시점(t2)에서, 제1상 출력 목표 전압(VA)은 0전압 이상의 값을 가진다. 따라서, 제1 비교기(Cp1)의 비반전 입력단으로 제1상 출력 목표 전압(VA)이 인가되고 반전 입력단으로 제1 캐리어 전압(Vca1)이 인가되며, 제2 비교기(Cp2)의 비반전 입력단으로 0전압이 인가되고, 반전 입력단으로 제2 캐리어 전압(Vca2)이 인가된다.
하지만, 제1 시점(t1)에서와는 달리 제2 시점(t2)에서는 제1 캐리어 전압 값이 점차 감소하여, 제2 시점(t2) 이후에는 제1상 출력 목표 전압(VA) 값이 제1 캐리어 전압(Vca1) 값보다 높은 값을 가진다. 따라서 제1 비교기(Cp1)에서는 인에이블 레벨의 제1 제어 신호(S1)가 출력되어 제1 트랜지스터(Tr1)가 온 상태가 된다. 제3 트랜지스터(Tr3)의 경우, 제1 부정회로(Nc1)에서 디스에이블 레벨의 제1 제어 신호(S1)가 인가되어 오프 된다.
또한, 제2 시점(t2)에서 제2 캐리어 전압(Vca2)이 0전압 미만의 값을 가지므로, 제2 트랜지스터(Tr2)는 인에이블 레벨의 제2 제어 신호(S2)가 인가되어 제2 트랜지스터(Tr2)가 온 된다. 제4 트랜지스터(Tr4)는 제2 부정회로(Nc2)에서 디스에이블 레벨의 제2 제어 신호(S2)가 인가되어 오프 된다.
따라서, 제2 시점(t2)에서 제1 트랜지스터(Tr1)와 제2 트랜지스터(Tr2)가 온 되며, 제3 트랜지스터(Tr3)와 제4 트랜지스터(Tr4)가 오프 된다. 그러므로 제1 스위치부(310)는 제2 시점(t2)에서 P상태에 해당하는 스위칭 상태를 가지며, 제3 노드(n3)의 전압은 1/2 Vdc가 된다.
제2 시점(t2)에서, 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)를 설명한다. 제2 시점(t2)에서 제2상 출력 목표 전압(VB) 과 제3상 출력 목표 전압(VC)은 제1 시점(t1)에서와 같이 0전압 미만이며, 제2 캐리어 전압(Vca2)보다 높은 값을 가진다. 따라서, 제2 시점(t2)에서 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)는 제1 시점(t1)에서와 같이 O 상태이다. 따라서, 제 7 노드(n7)와 제10 노드(n10)는 0 전압 값을 가진다.
그러므로, 제2 시점(t2)에서 공통모드 전압(Vcm)은 제3 노드(n3) 전압 값인 1/2 Vdc, 제 7 노드(n7) 전압 값인 0, 제10 노드(n10)의 전압 값인 0의 평균 값인 1/6 Vdc이다.
제3 시점(t3)에서 제1 스위치부(310)의 스위칭 상태(SA)를 설명한다. 제3 시점(t3)에서, 제1상 출력 목표 전압(VA)은 제2 시점(t2)에서와 같이 0전압 이상이며, 제1 캐리어 전압(Vca1)보다 높은 값을 가진다. 따라서, 제3 시점(t3)에서 제1 스위치부(310)의 스위칭 상태(SA)는 제2 시점(t2)에서와 같이 P 상태이다. 따라서, 제 3 노드(n3)는 1/2 Vdc의 전압 값을 가진다.
제3 시점(t3)에서 제2 스위치부(320)의 스위칭 상태(SB)를 설명한다. 제3 시점(t3)에서, 제2상 출력 목표 전압(VB)은 제1 시점(t1) 및 제2 시점(t2)에서와 같이 0전압 미만이며, 제2 캐리어 전압(Vca2)보다 높은 값을 가진다. 따라서, 제3 시점(t3)에서 제2 스위치부(320)의 스위칭 상태(SB)는 O상태이므로 제 7 노드(n7)는 0전압 값을 가진다.
제3 시점(t3)에서 제3 스위치부(330)의 스위칭 상태(SC)를 설명한다. 제3 시점(t3)에서, 제3상 출력 목표 전압(VC)은 0전압 미만이다. 따라서, 제5 비교기(Cp5)의 비반전 입력단으로 0전압이 입력되고, 반전 입력단으로 제1 캐리어 전압(Vca1)이 입력된다. 제6 비교기(Cp6)의 비반전 입력단으로 제3상 출력 목표 전압(VC)이 입력되고, 반전 입력단으로 제2 캐리어 전압(Vca2)이 인가된다.
또한, 제3 시점(t3)에서 0전압 값이 제1 캐리어 전압(Vca1)보다 낮은 값을 가지므로, 제5 비교기(Cp5)에서는 디스에이블 레벨의 제5 제어 신호(S5)가 출력되어 제9 트랜지스터(Tr9)가 오프 상태가 된다. 제11 트랜지스터(Tr11)의 경우, 제5 부정회로(Nc5)에서 인에이블 레벨의 제5 제어 신호(S5)가 인가되어 온 된다.
하지만, 제1시점(t1) 및 제2 시점(t2)과는 달리 제3 시점(t3)에서는 제2 캐리어 전압(Vca2)이 점차 증가하여, 제3 시점(t3) 이후에는 제3상 출력 목표 전압(VC) 값이 제2 캐리어 전압(Vca2) 값보다 낮은 값을 가진다. 따라서, 제10 트랜지스터(Tr10)는 인에이블 레벨의 제6 제어 신호(S6)가 인가되어 오프 된다. 제12 트랜지스터(Tr12)는 제6 부정회로(Nc6)에서 디스에이블 레벨의 제6 제어 신호(S6)가 인가되어 온 된다.
따라서, 제3 시점(t3)에서, 제9 트랜지스터(Tr9)와 제10 트래지스터(Tr10)가 오프 되고, 제11 트랜지스터(Tr11) 및 제12 트랜지스터(Tr12)가 온 된다. 그러므로, t3구간에서 제3 스위치부(330)의 스위칭 상태(SC)는 N 상태이며, 제10 노드(n10)는 -1/2 Vdc의 전압 값을 가진다.
제3 시점(t3)에서, 제3 노드(n3)는 1/2 Vdc, 제7 노드(n7)는 0, 제10 노드(n10)는 -1/2 Vdc의 전압 값을 가지므로, 공통모드 전압(Vcm)은 0전압이 된다.
제4 시점(t4)에서 제1 스위치부(310)의 스위칭 상태(SA)를 설명한다. 제4 시점(t4)에서, 제1상 출력 목표 전압(VA)은 제2 시점(t2) 및 제3 시점(t3)에서와 같이 0전압 이상이며, 제1 캐리어 전압(Vca1)보다 높은 값을 가진다. 따라서, 제4 시점(t4)에서 제1 스위치부(310)의 스위칭 상태(SA)는 제2 시점(t2) 및 제3 시점(t3)에서와 같이 P 상태이다. 그러므로, 제 3 노드(n3)는 1/2 Vdc의 전압 값을 가진다.
제4 시점(t4)에서 제2 스위치부(320)의 스위칭 상태(SB)를 설명한다. 제4 시점(t4)에서 제2상 출력 목표 전압(VB)은 0전압 미만이다. 따라서, 제3 비교기(Cp3)의 비반전 입력단으로 0전압이 입력되고, 반전 입력단으로 제1 캐리어 전압(Vca1)이 입력된다. 제4 비교기(Cp4)의 비반전 입력단으로는 제2상 출력 목표 전압(VB)이 입력되고, 반전 입력단으로 제2 캐리어 전압(Vca2)이 인가된다.
또한, 제4 시점(t4)에서 0전압 값이 제1 캐리어 전압(Vca1)보다 낮은 값을 가지므로, 제3 비교기(Cp3)에서는 디스에이블 레벨의 제3 제어 신호(S3)가 출력되어 제5 트랜지스터(Tr5)가 오프 상태가 된다. 제7 트랜지스터(Tr7)의 경우, 제3 부정회로(Nc3)에서 인에이블 레벨의 제3 제어 신호(S3)가 인가되어 온 된다.
또한, 제4 시점(t4)에서는 제2 캐리어 전압(Vca2)이 점차 증가하여, 제4 시점(t4) 이후에는 제2상 출력 목표 전압(VB) 값이 제2 캐리어 전압(Vca2)보다 낮은 값을 가진다. 따라서, 제6 트랜지스터(Tr6)는 디스에이블 레벨의 제4 제어 신호(S4)가 인가되어 제6 트랜지스터(Tr6)가 오프 된다. 제8 트랜지스터(Tr8)는 제4 부정회로(Nc4)에서 인에이블 레벨의 제4 제어 신호(S4)가 인가되어 온 된다.
따라서, 제4 시점(t4)에서는 제5 트랜지스터(Tr5)와 제6 트랜지스터(Tr6)가 오프 되며, 제7 트랜지스터(Tr7)와 제8 트랜지스터(Tr8)가 온 된다. 그러므로, 제4 시점(t4)에서 제2 스위치부(320)의 스위칭 상태(SB)는 N 상태이다. 그러므로, 제 7 노드(n7)는 -1/2 Vdc전압 값을 가진다.
제4 시점(t4)에서 제3 스위치부(330)의 스위칭 상태(SC)를 설명한다. 제4 시점(t4)에서 제3상 출력 목표 전압(VC)은 제3 시점(t3)과 같이 0전압 미만이며, 제2 캐리어 전압(Vca2)보다 낮은 값을 가진다. 그러므로, 제4 시점(t4)에서 제3 스위치부(330)의 스위칭 상태(SC)는 N상태이다. 따라서, 제 10 노드(n10)는 -1/2 Vdc전압 값을 가진다.
제4 시점(t4)에서, 제3 노드(n3)는 1/2 Vdc, 제7 노드(n7)는 -1/2 Vdc, 제10 노드(n10)는 -1/2 Vdc 전압 값을 가지므로, 공통모드 전압(Vcm)은 -1/6 Vdc전압 값을 가진다.
제5 시점(t5)에서 제1 스위치부(310)와 제3 스위치부(330)의 스위칭 상태(SA, SC)는 제4 시점(t4)과 동일하다. 하지만, 제5 시점(t5)의 경우 제2 캐리어 전업(Vca2)가 점차 감소하여 제5 시점(t5) 이후에는 제2상 출력 목표 전압(VB)이 제2 캐리어 전압(Vca2)보다 높은 값을 가지게 된다.
따라서, 제5 시점(t5)에서는, 제3 비교기(Cp3)에서 디스에이블 레벨의 제3 제어 신호(S3)가 출력되어 제5 트랜지스터(Tr5)가 오프 상태가 된다. 제7 트랜지스터(Tr7)의 경우, 제3 부정회로(Nc3)에서 인에이블 레벨의 제3 제어 신호(S3)가 인가되어 온 된다.
또한, 제5 시점(t5)에서 제6 트랜지스터(Tr6)는 인에이블 레벨의 제4 제어 신호(S4)가 인가되어 제6 트랜지스터(Tr6)가 온 된다. 제8 트랜지스터(Tr8)는 제4 부정회로(Nc4)에서 디스에이블 레벨의 제4 제어 신호(S4)가 인가되어 오프 된다.
제5 시점(t5)에서 제2 스위치부(320)는 제5 트랜지스터(Tr5)와 제8 트랜지스터(Tr8)가 오프 되며, 제6 트랜지스터(Tr6)와 제7 트랜지스터(Tr7)가 온 된다. 그러므로 제2 스위치부(320)는 제1 시점(t1)에서, O 상태에 해당하는 스위칭 상태를 가자며, 제7 노드(n7)의 전압은 0 전압 값을 가진다.
제5 시점(t5)에서 공통모드 전압(Vcm)은 제3 노드(n3) 전압 값인 1/2 Vdc, 제 7 노드(n7) 전압 값인 0, 제10 노드(n10)의 전압 값인 -1/2 Vdc의 평균 값인 0이다.
제6 시점(t6)에서 제1 스위치부(310)와 제2 스위치부(320)의 스위칭 상태(SA, SB)는 제5 시점(t5)과 동일하다. 하지만, 제6 시점(t6)의 경우 제2 캐리어 전압(Vca2)이 점차 감소하여 제6 시점(t6) 이후에는 제3상 출력 목표 전압(VC)이 제2 캐리어 전압(Vca2)보다 높은 값을 가지게 된다.
따라서, 제5 비교기(Cp5)에서는 디스에이블 레벨의 제5 제어 신호(S5)가 출력되어 제9 트랜지스터(Tr9)가 오프 상태가 된다. 제11 트랜지스터(Tr11)의 경우, 제5 부정회로(Nc5)에서 인에이블 레벨의 제5 제어 신호(S5)가 인가되어 온 된다.
또한, 제10 트랜지스터(Tr10)는 인에이블 레벨의 제6 제어 신호(S6)가 인가되어 온 된다. 제12 트랜지스터(Tr12)는 제6 부정회로(Nc6)에서 디스에이블 레벨의 제6 제어 신호(S6)가 인가되어 오프 된다.
제6 시점(t6)에서 제9 트랜지스터(Tr9)와 제12 트랜지스터(Tr12)가 오프 되며, 제10 트랜지스터(Tr10)와 제11 트랜지스터(Tr11)가 온 된다. 그러므로 제3 스위치부(330)는 제6 시점(t6)에서, O 상태에 해당하는 스위칭 상태를 가지며, 제10 노드(n10)의 전압은 0전압 값을 가진다.
제6 시점(t6)에서 공통모드 전압(Vcm)은 제3 노드(n3) 전압 값인 1/2 Vdc, 제 7 노드(n7) 전압 값인 0, 제10 노드(n10)의 전압 값인 0의 평균 값인 1/6 Vdc이다.
제7 시점(t7)에서 제2 스위치부(320)와 제3 스위치부(330)의 스위칭 상태(SB, SC)는 제6 시점(t6)과 동일하다. 하지만, 제7 시점(t7)의 경우 제1 캐리어 전압(Vca1)이 점차 증가하여 제7 시점(t7) 이후에는 제1상 출력 목표 전압(VA)이 제1 캐리어 전압(Vca1)보다 높은 값을 가지게 된다.
따라서, 제1 비교기(Cp1)에서는 디스에이블 레벨의 제1 제어 신호(S1)가 출력되어 제1 트랜지스터(Tr1)가 오프 상태가 된다. 제3 트랜지스터(Tr3)의 경우, 제1 부정회로(Nc1)에서 인에이블 레벨의 제1 제어 신호(S1)가 인가되어 온 된다.
또한, 제2 트랜지스터(Tr2)는 인에이블 레벨의 제2 제어 신호(S2)가 인가되어 제2 트랜지스터(Tr2)가 온 된다. 제4 트랜지스터(Tr4)는 제2 부정회로(Nc2)에서 디스에이블 레벨의 제2 제어 신호(S2)가 인가되어 오프 된다.
제7 시점(t7)에서 제2 트랜지스터(Tr2)와 제3 트랜지스터(Tr3)가 온 되며, 제1 트랜지스터(Tr1)와 제4 트랜지스터(Tr4)가 오프 된다. 그러므로 제1 스위치부(310)는 제7 시점(t7)에서, O 상태에 해당하는 스위칭 상태를 가지며, 제3 노드(n3)의 전압은 0전압이 된다.
제7 시점(t7)에서 공통모드 전압(Vcm)은 제3 노드(n3) 전압 값인 0, 제 7 노드(n7) 전압 값인 0, 제10 노드(n10)의 전압 값인 0의 평균 값인 0이다.
제8 시점(t8)에서는 스위칭 주기가 종료되며, 새로운 출력 목표 전압이 설정되어 새로운 스위칭 주기가 반복된다. 이에 따라 새로운 출력 목표 전압 값과 제1 캐리어 전압(Vca1) 및 제2 캐리어 전압(Vca2)의 크기를 비교하여 인버터 회로의 스위치의 스위칭 동작을 제어한다.
제1 구간(P1)에서는 제1 시점(t1)에서 스위칭 상태(SA, SB, SC)가 유지된다. 따라서, 제1 스위치부(310)의 스위칭 상태(SA), 제2 스위치부(320)의 스위칭 상태(SB), 제3 스위치부(330)의 스위칭 상태(SC)는 O상태이다. 따라서, 제1 구간(P1)에서 공통모드 전압(Vcm)은 제1 시점(t1)과 같이 0전압이다.
제2 구간(P2)에서는 제2 시점(t2)에서 스위칭 상태(SA, SB, SC)가 유지된다. 따라서, 제1 스위치부(310)의 스위칭 상태(SA)는 P 상태, 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)는 O상태이다. 따라서, 제2 구간(P2)에서 공통모드 전압(Vcm)은 1/6 Vdc이다.
제3 구간(P3)에서는 제3 시점(t3)에서 스위칭 상태(SA, SB, SC)가 유지된다. 따라서, 제1 스위치부(310)의 스위칭 상태(SA)는 P상태, 제2 스위치부(320)의 스위칭 상태(SB)는 O상태, 제3 스위치부(330)의 스위칭 상태(SC)는 N상태이다. 따라서, 제3 구간(P3)에서 공통모드 전압(Vcm)은 0전압이다.
제4 구간(P4)에서는 제4 시점(t4)에서 스위칭 상태(SA, SB, SC)가 유지된다. 따라서, 제1 스위치부(310)의 스위칭 상태(SA)는 P상태, 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)는 N상태이다. 따라서, 제3 구간(P3)에서 공통모드 전압(Vcm)은 -1/6 Vdc이다.
제5 구간(P5)에서는 제5 시점(t5)에서 스위칭 상태(SA, SB, SC)가 유지된다. 따라서, 제1 스위치부(310)의 스위칭 상태(SA)는 P상태, 제2 스위치부(320)의 스위칭 상태(SB)는 O상태, 제3 스위치부(330)의 스위칭 상태(SC)는 N상태이다. 따라서, 제5 구간(P5)에서 공통모드 전압(Vcm)은 0전압이다.
제6 구간(P6)에서는 제6 시점(t6)에서 스위칭 상태(SA, SB, SC)가 유지된다. 따라서, 제1 스위치부(310)의 스위칭 상태(SA)는 P 상태, 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)는 O상태이다. 따라서, 제2 구간(P2)에서 공통모드 전압(Vcm)은 1/6 Vdc이다.
제7 구간(P7)에서는 제7 시점(t7)에서 스위칭 상태(SA, SB, SC)가 유지된다. 따라서, 제1 스위치부(310)의 스위칭 상태(SA), 제2 스위치부(320)의 스위칭 상태(SB), 제3 스위치부(330)의 스위칭 상태(SC)는 O상태이다. 따라서, 제7 구간(P7)에서 공통모드 전압(Vcm)은 0전압이다.
이와 같이, 실시예에 따른 인버터 제어 방법의 경우, 제1 캐리어와 제2 캐리어가 180ㅀ의 위상차이를 가짐으로써, 공통모드 전압(Vcm)이 1/6 Vdc 부터 -1/6 Vdc까지 변화한다. 따라서, 공통모드 전압(Vcm)의 변화량이 감소함에 따라 누설 전류의 발생량 또한 감소한다.
이하, 도 12를 참조하여 실시예에 따른 3레벨 인버터의 공간 벡터도를 설명한다.
도 12는 실시예에 따른 3레벨 인버터의 공간 벡터도이다.
도 12를 참조하면, 제1 스위치부(310), 제2 스위치부(320), 제3 스위치부(330) 각각은 상술한 바와 같이 각각 P, O, N 중 어느 하나의 스위칭 상태를 가진다. 따라서, 인버터 회로(300)는 총 27개의 스위칭 상태를 가지며, 27개의 스위칭 상태에 대응하는 전압 벡터를 이용하여 도 12와 같이 공간 벡터도를 구성할 수 있다.
공간 벡터도는 제1 스위치부(310), 제2 스위치부(320), 제3 스위치부(330)의 스위칭 상태를 순서대로 표시하여 대응하는 벡터를 나타내며, 6개의 라지 벡터, 6개의 미디움 벡터, 12개의 스몰 벡터 3개의 제로 벡터로 구성된다.
라지 벡터는 [PNN], [PPN], [NPN], [NPP], [NNP], [PNP]이며, 미디움 벡터는 [PON], [OPN], [NPO], [NOP], [ONP], [PON]이며, 스몰 벡터는 [POO], [PPO], [OPO], [OPP], [OOP], [POP], [ONN], [OON], [NON], [NOO], [NNO], [ONO]이며, 제로 벡터는 [OOO], [PPP], [NNN]이다. 아래의 표1을 참조하여 각 벡터에 따른 공통모드 전압을 설명한다.
라지 벡터 VCM 미디움 벡터 VCM 스몰 벡터 VCM 스몰 벡터 VCM
PNN -1/6 Vdc PON 0 POO +1/6 Vdc ONN -1/3 Vdc
PPN +1/6 Vdc OPN 0 OON -1/6 Vdc PPO +1/3 Vdc
NPN -1/6 Vdc NPO 0 OPO +1/6 Vdc NON -1/3 Vdc
NPP +1/6 Vdc NOP 0 NOO -1/6 Vdc OPP +1/3 Vdc
NNP -1/6 Vdc ONP 0 OOP +1/6 Vdc NNO -1/3 Vdc
PNP +1/6 Vdc PON 0 ONO -1/6 Vdc POP +1/3 Vdc
OOO 0 NNN -1/2 Vdc PPP +1/2 Vdc
표1은 3레벨 인버터의 벡터에 따른 공통모드 전압을 나타낸다. P 상태인 경우 상전압이 +1/2 Vdc 이고, O 상태인 경우 상전압이 0이며, N 상태인 경우 -1/2 Vdc 이므로 이를 대응시켜 상전압의 평균값을 구하여 공통모드 전압을 도출할 수 있다.
Vo는 출력 목표 전압을 의미하며, 출력 목표 전압(Vo)이 105ㅀ의 위상을 가질 때 이다. 출력 목표 전압(Vo)에 가까이 위치한 벡터들을 합성하여 교류 전압을 출력할 수 있다. 출력 목표 전압(Vo)에 가까이 위치한 벡터들을 합성하는 방법은 후술하는 도 13을 참조하여 상세히 설명한다.
이하, 도 13을 참조하여 출력 목표 전압(Vo)이 105°의 위상을 가질 때의 실시예에 따른 PWM 방식에 따른 전압 벡터의 구성을 설명한다.
도 13은 실시예에 따른 PWM 인버터 제어 방법의 벡터 구성의 예시도이다.
도 13을 참조하면, 도 11에서와 같이 인버터가 동작할 때, 제1 구간(P1) 및 제7 구간(P7)에서 제1 스위치부(310)의 스위칭 상태(SA), 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)는 O 상태이다. 따라서, [OOO]에 대응하는 전압 벡터를 선택한다.
제2 구간(P2) 및 제6 구간(P6)에서 제1 스위치부(310)의 스위칭 상태(SA)는 P 상태이고, 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)는 O 상태이다. 따라서, [POO]에 대응하는 전압 벡터를 선택한다.
제3 구간(P3) 및 제5 구간(P5)에서 제1 스위치부(310)의 스위칭 상태(SA)는 P 상태이고, 제2 스위치부(320)의 스위칭 상태(SB)는 O 상태이며, 제3 스위치부(330)의 스위칭 상태(SC)는 N 상태이다. 따라서, [PON]에 대응하는 전압 벡터를 선택한다.
제4 구간(P4)에서 제1 스위치부(310)의 스위칭 상태(SA)는 P 상태이고, 제2 스위치부(320)의 스위칭 상태(SB) 및 제3 스위치부(330)의 스위칭 상태(SC)는 N 상태이다. 따라서, [PNN]에 대응하는 전압 벡터를 선택한다.
그러므로 출력 목표 전압(Vo)이 105ㅀ의 위상을 가질 때, 실시예에 따른 PWM 인버터 제어 방법의 경우, [OOO], [POO], [PON], [PNN], [PON], [POO], [OOO]의 순서로 동작한다. 이에 따라, 공통모드 전압(Vcm)이 1/6 Vdc, 0, -1/6 Vdc 중 어느 하나의 값을 가지는 전압 벡터만을 선택하여 동작할 수 있다.
또한, 상술한 출력 목표 전압(Vo)의 위상인 105°는 예시에 불과하며, 실시예가 이에 한정되는 것은 아니다. 105°뿐만 아니라 다른 위상에서도 공통모드 전압의 변동 크기가 감소한다. 더불어, 실시예에 따른 인버터 제어 방법은 종래의 PWM 방식과 동일하게 라지 벡터 및 미디움 벡터를 이용하므로 전압 이용률이 감소하지 않는다.
이하, 도 14 를 참조하여 종래의PWM 방식에 따른 누설 전류 시뮬레이션 결과와 실시예에 따른 PWM 방식의 누설 전류 시뮬레이션 결과를 비교한다.
도 14a는 종래 PWM 방식의 누설 전류 시뮬레이션 그래프이다.
도 14b는 실시예에 따른 PWM 방식의 누설 전류 시뮬레이션 그래프이다.
도 14a는, 기생 커패시턴스를 100nF/kW 기준으로 1uF으로 선정하고, 직류 전압(Vdc)을 500V로, 스위칭 주파수(fs)를 10kHz, L 필터(Lf)는 1.43mH, VG를 220VRMS로 설정한 후, 제1 캐리어와 제2 캐리어의 위상이 같은 종래의 PWM 방식으로 누설 전류를 시뮬레이션한 결과이다. x축은 시간을 나타내며, y축은 누설 전류의 크기를 나타낸다. 누설 전류 실험 파형으로, 6.9A(rms)가 측정된다.
도 14b는, 도 14a의 조건과 같이, 기생 커패시턴스를 100nF/kW 기준으로 1uF으로 선정하고, 직류 전압(Vdc)을 500V로, 스위칭 주파수(fs)를 10kHz, L 필터(Lf)는 1.43mH, VG를 220VRMS로 설정한 후, 제1 캐리어와 제2 캐리어가 180ㅀ의 위상 차이를 가지는 실시예에 따른 PWM 방식으로 누설 전류를 시뮬레이션한 결과이다. x축은 시간을 나타내며, y축은 누설 전류의 크기이며, 누설 전류 실험 파형으로 2.2A(rms)가 측정된다.
따라서, 같은 조건에서 시뮬레이션한 결과 종래의 PWM 방식은 누설 전류 실험 파형으로, 6.9A(rms)가 발생하였으나, 실시예에 따른 PWM 방식은 누설 전류 실험 파형으로 2.2A(rms)가 발생하였다. 이를 통해, 실시예에 따른 PWM 방식은 종래 PWM 방식에 비하여 누설 전류를 약 68% 저감할 수 있다.
이하, 도 15a 및 도 15b를 참조하여 종래의PWM 방식의 누설 전류 실험 결과와 실시예에 따른 PWM 방식의 누설 전류 실험 결과를 비교한다.
도 15a는 종래 PWM 방식의 누설 전류 실험 측정 값의 그래프이다.
도 15b는 실시예에 따른 PWM 방식의 누설 전류 실험 측정 값의 그래프이다.
도 15a를 참조하면, x축은 시간을 나타내며, y축은 누설 전류의 크기를 나타내며, 마루에서 누설 전류의 크기는 33.8A와 -34.8A가 측정되며, 골에서 누설 전류의 크기는 21.6A, -21.0A가 측정된다. 따라서, 종래 PWM 방식은 누설 전류 실험 결과 20.5A(rms)가 발생하는 것을 확인할 수 있다. 도 15b를 참조하면, x축은 시간을 나타내며, y축은 누설 전류의 크기이다. 마루에서 누설 전류의 크기는 12A, -14A가 측정된다. 그러므로, 실시예에 따른 PWM 방식은 누설 전류 실험 결과 5.5A(rms)가 발생하는 것을 확인할 수 있다. 따라서, 실시예에 따른 PWM 방식은 종래의 PWM 방식에 비하여 약 73%의 누설 전류를 저감한다.
그러므로, 실시예에 따른 PWM 방식은 제1 캐리어 전압(Vca1)과 제2 캐리어 전압(Vca2)의 위상이 동일한 종래의 PWM 방식과 달리, 제1 캐리어 전압(Vca1)과 제2 캐리어 전압(Vca2)이 180ㅀ의 위상차를 가짐으로써, 공통모드 전압(Vcm)의 변화량을 감소시킨다. 이에 따라 누설 전류의 발생량이 저감된다.
이하, 도 16을 참조하여 실시예에 따른 PWM 방법을 설명한다.
도 16은 실시예에 따른 인버터 제어 방법의 흐름도이다. .
도 16을 참조하면, 단계(S100)에서는 제어 회로(400)가 직류 전압(Vdc)에 대응하여 출력 목표 전압을 도출한다. 이때, 출력 목표 전압은 제1상 출력 목표 전압(VA), 제2상 출력 목표 전압(VB), 제3상 출력 목표 전압(VC)을 포함하는 3상 전압이다. 3상의 출력 목표 전압은 상술한 수학식 1을 이용하여 도출할 수 있다.
단계(S200)에서는, 제1 캐리어 전압(Vca1) 및 제2 캐리어 전압(Vca2)의 값과 제1상 출력 목표 전압(VA) 값의 크기를 비교하여 제1 스위치부(310)에 포함된 제1 트랜지스터(Tr1), 제2 트랜지스터(Tr2), 제3 트랜지스터(Tr3) 및 제4 트랜지스터(Tr4)의 동작을 제어하는 제어 신호(S1, S2)를 생성한다.
또한, 제1 캐리어 전압(Vca1) 및 제2 캐리어 전압(Vca2)의 값과 제2상 출력 목표 전압(VB) 값의 크기를 비교하여 제2 스위치부(320)에 포함된 제5 트랜지스터(Tr5), 제6 트랜지스터(Tr6), 제7 트랜지스터(Tr7) 및 제8 트랜지스터(Tr8)의 동작을 제어하는 제어 신호(S3, S4)를 생성하며, 제1 캐리어 전압(Vca1) 및 제2 캐리어 전압(Vca2)의 값과 제3상 출력 목표 전압(VC) 값의 크기를 비교하여 제3 스위치부(330)에 포함된 제9 트랜지스터(Tr9), 제10 트랜지스터(Tr10), 제11 트랜지스터(Tr11) 및 제12 트랜지스터(Tr12)의 동작을 제어하는 제어 신호(S5, S6)를 생성한다.
이때, 제1 캐리어 전압(Vca1)과 제2 캐리어 전압(Vca2)은 180ㅀ의 위상차를 가지며, 제1 캐리어 전압(Vca1)은 일정 주기 동안, 미리 설정된 제1 전압 값에서부터 0전압까지 일정하게 전압이 감소한 후 0전압부터 제1 전압 값까지 일정하게 증가한다. 제2 캐리어 전압(Vca2)은 일정 주기 동안, 미리 설정된 제2 전압 값에서부터 0전압까지 일정하게 전압이 증가한 후 0전압부터 제2 전압 값까지 일정하게 감소하며, 제1 전압 값은 제2 전압 값보다 높고 일정 주기는 반복된다.
단계(S300)에서, 제어 회로에서 생성된 제어 신호에 따라 제1 스위치부(310), 제2 스위치부(320) 및 제3 스위치부(330)에 포함된 복수의 스위치가 동작하여 각 스위치부가 상술한 P 상태, O 상태, N 상태 중 어느 하나의 상태에 해당하게 되며, 각 스위치부의 스위칭 상태에 따라서 공통모드 전압(Vcm)이 결정된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 안되며 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.
1: 태양광 패널 2: 인버터
3: 부하 100: 태양광 모듈
110: 알류미늄 프레임 120: 태양광 전지구조
121: 태양광 셀 122: EVA
123: 전면 유리 124: 전자
200: 전원부 300: 인버터 회로
310: 제1 스위치부 320: 제2 스위치부
330: 제3 스위치부 400: 제어 회로

Claims (23)

  1. 삭제
  2. 전원부와 접지단 사이에 공통모드 전압이 발생하는 3상 인버터로서,
    직류 전압(Vdc)을 공급하는 전원부,
    복수의 스위치를 포함하며, 상기 직류 전압과 상기 복수의 스위치 각각의 스위칭 동작에 따라 교류 전압을 생성하는 인버터 회로, 그리고
    캐리어 전압을 생성하고, 상기 직류 전압에 대응하는 출력 목표 전압을 설정하며, 상기 출력 목표 전압, 상기 캐리어 전압, 및 0전압의 비교 결과에 따라 상기 스위칭 동작을 제어하는 제어 신호를 생성하는 제어 회로를 포함하며,
    상기 캐리어 전압은 제1 캐리어 전압 및 제2 캐리어 전압을 포함하며, 상기 제1 캐리어 전압과 상기 제2 캐리어 전압은 서로 180°의 위상차를 가지고,
    상기 제1 캐리어 전압은,
    일정 주기 동안, 미리 설정된 제1 전압 값에서부터 0전압까지 일정하게 전압이 감소한 후 0전압부터 상기 제1 전압 값까지 일정하게 증가하며,
    상기 제2 캐리어 전압은,
    상기 일정 주기 동안, 미리 설정된 제2 전압 값에서부터 0전압까지 일정하게 전압이 증가한 후 0전압부터 상기 제2 전압 값까지 일정하게 감소하며,
    상기 일정 주기는 반복되고,
    상기 제1 전압 값은 상기 제2 전압 값보다 높은, 인버터.
  3. 제2항에 있어서,
    상기 출력 목표 전압은 제1상 출력 목표 전압, 제2상 출력 목표 전압, 및 제3상 출력 목표 전압을 포함하는 3상 전압이고,
    상기 제어 신호는 제1 제어 신호, 제2 제어 신호, 제3 제어 신호, 제4 제어 신호, 제5 제어 신호, 및 제6 제어 신호를 포함하며,
    상기 제1상 출력 목표 전압, 0전압, 상기 제1 캐리어 전압 및 상기 제2 캐리어 전압의 제1 비교 결과에 따라 상기 제1 제어 신호 및 상기 제2 제어 신호를 생성하고,
    상기 제2상 출력 목표 전압, 0전압, 상기 제1 캐리어 전압 및 상기 제2 캐리어 전압의 제2 비교 결과에 따라 상기 제3 제어 신호 및 상기 제4 제어 신호를 생성하고,
    상기 제3상 출력 목표 전압, 0전압, 상기 제1 캐리어 전압 및 상기 제2 캐리어 전압의 제3 비교 결과에 따라 상기 제5 제어 신호 및 상기 제6 제어 신호
    를 생성하는, 인버터.
  4. 제3항에 있어서,
    상기 인버터는 제1상 스위치부, 제2상 스위치부, 및 제3상 스위치부를 포함하며,
    상기 제1상 스위치부는,
    제1 노드에 연결된 콜렉터, 상기 제1 제어 신호가 인가되는 게이트, 및 제2 노드에 연결된 에미터를 포함하는 제1 트랜지스터,
    상기 제2 노드에 연결된 콜렉터, 상기 제2 제어 신호가 인가되는 게이트, 및 제3 노드에 연결된 에미터를 포함하는 제2 트랜지스터,
    상기 제3 노드에 연결된 콜렉터, 상기 제1 제어 신호가 인가되는 게이트, 및 제4 노드에 연결된 에미터를 포함하는 제3 트랜지스터, 그리고
    상기 제4 노드에 연결된 콜렉터, 상기 제2 제어 신호가 인가되는 게이트, 및 제5 노드에 연결된 에미터를 포함하는 제4 트랜지스터
    를 포함하는, 인버터.
  5. 제4항에 있어서,
    상기 제2상 스위치부는,
    상기 제1 노드에 연결된 콜렉터, 상기 제3 제어 신호가 인가되는 게이트, 및 제6 노드에 연결된 에미터를 포함하는 제5 트랜지스터,
    상기 제6 노드에 연결된 콜렉터, 상기 제4 제어 신호가 인가되는 게이트, 및 제7 노드에 연결된 에미터를 포함하는 제6 트랜지스터,
    상기 제7 노드에 연결된 콜렉터, 상기 제3 제어 신호가 인가되는 게이트, 및 제8 노드에 연결된 에미터를 포함하는 제7 트랜지스터, 그리고
    상기 제8 노드에 연결된 콜렉터, 상기 제4 제어 신호가 인가되는 게이트, 및 상기 제5 노드에 연결된 에미터를 포함하는 제8 트랜지스터
    를 포함하는, 인버터.
  6. 제5항에 있어서,
    상기 제3상 스위치부는,
    상기 제1 노드에 연결된 콜렉터, 상기 제5 제어 신호가 인가되는 게이트, 및 제9 노드에 연결된 에미터를 포함하는 제9 트랜지스터,
    상기 제9 노드에 연결된 콜렉터, 상기 제6 제어 신호가 인가되는 게이트, 및 제10 노드에 연결된 에미터를 포함하는 제10 트랜지스터,
    상기 제10 노드에 연결된 콜렉터, 상기 제5 제어 신호가 인가되는 게이트, 및 제11 노드에 연결된 에미터를 포함하는 제11 트랜지스터, 그리고
    상기 제11 노드에 연결된 콜렉터, 상기 제6 제어 신호가 인가되는 게이트, 및 상기 제5 노드에 연결된 에미터를 포함하는 제12 트랜지스터
    를 포함하며
    상기 공통모드 전압은 상기 제3 노드 전압, 상기 제7 노드 전압, 및 상기 제 10 노드 전압의 평균 값인, 인버터.
  7. 제6항에 있어서,
    상기 제어 회로는,
    상기 제1 캐리어 전압을 생성하는 제1 삼각파 발생기,
    상기 제2 캐리어 전압을 생성하는 제2 삼각파 발생기,
    상기 제1상 출력 목표 전압 또는 0전압이 입력되는 비반전 입력단, 상기 제1 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제1 트랜지스터의 게이트에 연결된 출력단을 포함하는 제1 비교기,
    상기 제1상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제2 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제2 트랜지스터의 게이트에 연결된 출력단을 포함하는 제2 비교기,
    상기 제1 비교기의 출력이 입력되는 입력단, 및 상기 제3 트랜지스터의 게이트에 연결된 출력단을 포함하는 제1 부정회로, 그리고
    상기 제2 비교기의 출력이 입력되는 입력단, 및 상기 제4 트랜지스터의 게이트에 연결된 출력단을 포함하는 제2 부정회로
    를 포함하는, 인버터.
  8. 제7항에 있어서,
    상기 제어 회로는,
    상기 제2상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제1 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제5 트랜지스터의 게이트에 연결된 출력단을 포함하는 제3 비교기,
    상기 제2상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제2 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제6 트랜지스터의 게이트에 연결된 출력단을 포함하는 제4 비교기,
    상기 제3 비교기의 출력이 입력되는 입력단, 및 상기 제7 트랜지스터의 게이트에 연결된 출력단을 포함하는 제3 부정회로, 그리고
    상기 제4 비교기의 출력이 입력되는 입력단, 및 상기 제8 트랜지스터의 게이트에 연결된 출력단을 포함하는 제4 부정회로
    를 포함하는, 인버터.
  9. 제8항에 있어서,
    상기 제어 회로는,
    상기 제3상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제1 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제9 트랜지스터의 게이트에 연결된 출력단을 포함하는 제5 비교기,
    상기 제3상 출력 목표 전압 또는 상기 0전압이 입력되는 비반전 입력단, 상기 제2 삼각파 발생기의 출력단에 연결된 반전 입력단, 및 상기 제10 트랜지스터의 게이트에 연결된 출력단을 포함하는 제6 비교기,
    상기 제5 비교기의 출력이 입력되는 입력단, 및 상기 제11 트랜지스터의 게이트에 연결된 출력단을 포함하는 제5 부정회로, 그리고
    상기 제6 비교기의 출력이 입력되는 입력단, 및 상기 제12 트랜지스터의 게이트에 연결된 출력단을 포함하는 제6 부정회로
    를 포함하는, 인버터.
  10. 제9항에 있어서,
    상기 제1상 출력 목표 전압이 상기 0전압 이상인 경우,
    상기 제1상 출력 목표 전압을 상기 제1 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압을 상기 제1 비교기의 반전 입력단에 입력하고, 상기 0전압을 상기 제2 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압을 상기 제2 비교기의 반전 입력단으로 입력하며,
    상기 제2상 출력 목표 전압이 상기 0전압 이상인 경우,
    상기 제2상 출력 목표 전압을 상기 제3 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압을 상기 제3 비교기의 반전 입력단으로 입력하고, 상기 0전압을 상기 제4 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압(Vca2)을 상기 제4 비교기의 반전 입력단에 입력하며,
    상기 제3상 출력 목표 전압이 상기 0전압 이상인 경우,
    상기 제3상 출력 목표 전압을 상기 제5 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압을 상기 제5 비교기의 반전 입력단으로 입력하고, 상기 0전압을 상기 제6 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압을 상기 제6 비교기의 반전 입력단으로 입력하는, 인버터.
  11. 제10항에 있어서,
    상기 제1상 출력 목표 전압이 상기 0전압 미만인 경우,
    상기 0전압을 상기 제1 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압을 상기 제1 비교기의 반전 입력단으로 입력하며, 상기 제1상 출력 목표 전압을 상기 제2 비교기의 비반전 입력단으로 입력하며, 상기 제2 캐리어 전압을 상기 제2 비교기의 반전 입력단으로 입력하며,
    상기 제2상 출력 목표 전압이 상기 0전압 미만인 경우,
    상기 0전압을 상기 제3 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압을 상기 제3 비교기의 반전 입력단에 입력하고, 상기 제2상 출력 목표 전압을 상기 제4 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압을 상기 제4 비교기의 반전 입력단에 입력하며,
    상기 제3상 출력 목표 전압이 상기 0전압 미만인 경우,
    상기 0전압을 상기 제5 비교기의 비반전 입력단으로 입력하고, 상기 제1 캐리어 전압을 상기 제5 비교기의 반전 입력단으로 입력하고, 상기 제3상 출력 목표 전압을 상기 제6 비교기의 비반전 입력단으로 입력하고, 상기 제2 캐리어 전압을 상기 제6 비교기의 반전 입력단에 입력하는, 인버터.
  12. 제11항에 있어서,
    상기 제1상 출력 목표 전압이 0전압 이상이고, 상기 제1상 출력 목표 전압이 상기 제1 캐리어 전압보다 높은 경우,
    상기 제1 비교기는 인에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고,
    상기 제2 비교기는 인에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 디스에이블 레벨의 상기 제2 제어 신호를 출력하며,
    상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 오프 되며, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 오프 되는, 인버터.
  13. 제12항에 있어서,
    상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 오프 되며,
    상기 인에이블 레벨의 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라 상기 제4 트랜지스터가 오프 되는 경우,
    상기 제3 노드의 전압은 1/2 Vdc인, 인버터.
  14. 제13항에 있어서,
    상기 제1상 출력 목표 전압이 0전압 이상이고, 상기 제1상 출력 목표 전압이 상기 제1 캐리어 전압보다 낮은 경우,
    상기 제1 비교기는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 인에이블 레벨의 상기 제1 제어 신호를 출력하고,
    상기 제2 비교기는 인에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 디스에이블 레벨의 상기 제2 제어 신호를 출력하며,
    상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되며, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 오프 되는, 인버터.
  15. 제14항에 있어서,
    상기 제1상 출력 목표 전압이 0전압 미만이고, 상기 제1상 출력 목표 전압이 상기 제2 캐리어 전압보다 높은 경우,
    상기 제1 비교기는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 인에이블 레벨의 상기 제1 제어 신호를 출력하고,
    상기 제2 비교기는 인에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 디스에이블 레벨의 상기 제2 제어 신호를 출력하며,
    상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되며, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 오프 되는, 인버터.
  16. 제15항에 있어서,
    상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되며,
    상기 인에이블 레벨의 제2 제어 신호에 따라, 상기 제2 트랜지스터가 온되고, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라 상기 제4 트랜지스터가 오프되는 경우,
    상기 제3 노드의 전압은 0인, 인버터.
  17. 제16항에 있어서,
    상기 제1상 출력 목표 전압이 0전압 미만이고, 상기 제1상 출력 목표 전압이 상기 제2 캐리어 전압보다 낮은 경우,
    상기 제1 비교기는 디스에이블 레벨의 상기 제1 제어 신호를 출력하고 상기 제1 부정회로는 인에이블 레벨의 상기 제1 제어 신호를 출력하고,
    상기 제2 비교기는 디스에이블 레벨의 상기 제2 제어 신호를 출력하고 상기 제2 부정회로는 인에이블 레벨의 상기 제2 제어 신호를 출력하며,
    상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되고, 상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되며, 상기 디스에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제2 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라, 상기 제4 트랜지스터가 온 되는, 인버터.
  18. 제17항에 있어서,
    상기 디스에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제1 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제1 제어 신호에 따라, 상기 제3 트랜지스터가 온 되며,
    상기 디스에이블 레벨의 제2 제어 신호에 따라, 상기 제2 트랜지스터가 오프 되고, 상기 인에이블 레벨의 상기 제2 제어 신호에 따라 상기 제4 트랜지스터가 온 되는 경우,
    상기 제3 노드의 전압은 -1/2 Vdc인, 인버터.
  19. 제12항 내지 제18항 중 어느 한 항에 있어서,
    제2상 출력 목표 전압은 상기 제1상 출력 목표 전압에 대응되며,
    제3 제어 신호는 상기 제1 제어 신호에 대응되고, 제4 제어 신호는 상기 제2 제어 신호에 대응되며,
    제5 트랜지스터는 상기 제1 트랜지스터에 대응되고, 제6 트랜지스터는 상기 제2 트랜지스터에 대응되고, 제7 트랜지스터는 상기 제3 트랜지스터에 대응되고, 제8 트랜지스터는 상기 제4 트랜지스터에 대응되며,
    제7 노드는 상기 제3 노드에 대응되는, 인버터.
  20. 제12항 내지 제18항 중 어느 한 항에 있어서,
    제3상 출력 목표 전압은 상기 제1상 출력 목표 전압에 대응되며,
    제5 제어 신호는 상기 제1 제어 신호에 대응되고, 제6 제어 신호는 상기 제2 제어 신호에 대응되며,
    제9 트랜지스터는 상기 제1 트랜지스터에 대응되고, 제10 트랜지스터는 상기 제2 트랜지스터에 대응되고, 제11 트랜지스터는 상기 제3 트랜지스터에 대응되고, 제12 트랜지스터는 상기 제4 트랜지스터에 대응되며,
    제10 노드는 상기 제3 노드에 대응되는, 인버터.
  21. 제20항에 있어서,
    상기 전원부는,
    태양광 셀(cell), EVA(Ethly Vinyl Acetate), 전면유리, 프레임을 포함하고,
    상기 태양광 셀과 접지 사이에 상기 공통모드 전압이 인가되는, 인버터.
  22. 삭제
  23. 전원부, 복수의 스위치를 포함하는 인버터 회로, 그리고 제어 회로를 포함하는 인버터의 제어 방법으로서,
    상기 전원부가, 직류 전압(Vdc)을 상기 인버터로 공급하는 단계,
    상기 제어 회로가,
    제1 캐리어 전압을 생성하고 제2 캐리어 전압은 상기 제1 캐리어 전압과 180°의 위상차를 가지도록 상기 제1 캐리어 전압 및 상기 제2 캐리어 전압을 생성하는 단계,
    상기 직류 전압에 대응하는 출력 목표 전압을 도출하는 단계,
    상기 출력 목표 전압, 상기 제1 캐리어 전압, 상기 제2 캐리어 전압, 및 0전압의 비교 결과에 따라 상기 복수의 스위치의 제어 신호를 생성하는 단계를 포함하고,
    상기 제1 캐리어 전압 및 상기 제2 캐리어 전압을 생성하는 단계는,
    일정 주기 동안, 미리 설정된 제1 전압 값에서부터 0전압까지 일정하게 전압이 감소한 후 0전압부터 상기 제1 전압 값까지 일정하게 증가하도록 상기 제1 캐리어 전압을 생성하는 단계, 그리고
    상기 일정 주기 동안, 미리 설정된 제2 전압 값에서부터 0전압까지 일정하게 전압이 증가한 후 0전압부터 상기 제2 전압 값까지 일정하게 감소하도록 상기 제2 캐리어 전압을 생성하는 단계를 포함하며,
    상기 일정 주기는 반복되고,
    상기 제1 전압 값은 상기 제2 전압 값보다 높은, 인버터 제어 방법.
KR1020200090602A 2020-07-21 2020-07-21 인버터 및 인버터 제어 방법 KR102591130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200090602A KR102591130B1 (ko) 2020-07-21 2020-07-21 인버터 및 인버터 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200090602A KR102591130B1 (ko) 2020-07-21 2020-07-21 인버터 및 인버터 제어 방법

Publications (2)

Publication Number Publication Date
KR20220011541A KR20220011541A (ko) 2022-01-28
KR102591130B1 true KR102591130B1 (ko) 2023-10-18

Family

ID=80051371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200090602A KR102591130B1 (ko) 2020-07-21 2020-07-21 인버터 및 인버터 제어 방법

Country Status (1)

Country Link
KR (1) KR102591130B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097366A (ja) 2005-09-30 2007-04-12 Sawafuji Electric Co Ltd インバータ
JP2015006012A (ja) 2011-10-19 2015-01-08 パナソニック株式会社 昇降圧型整流回路システム
JP6682049B1 (ja) * 2019-06-25 2020-04-15 三菱電機株式会社 電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101898587B1 (ko) * 2016-05-04 2018-09-13 엘지전자 주식회사 태양광 모듈, 및 이를 구비하는 태양광 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097366A (ja) 2005-09-30 2007-04-12 Sawafuji Electric Co Ltd インバータ
JP2015006012A (ja) 2011-10-19 2015-01-08 パナソニック株式会社 昇降圧型整流回路システム
JP6682049B1 (ja) * 2019-06-25 2020-04-15 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
KR20220011541A (ko) 2022-01-28

Similar Documents

Publication Publication Date Title
Grigoletto Five-level transformerless inverter for single-phase solar photovoltaic applications
Vazquez et al. Integrating two stages as a common-mode transformerless photovoltaic converter
Ahmad et al. Single phase transformerless inverter topology with reduced leakage current for grid connected photovoltaic system
US10277144B2 (en) Four-level power converter
WO2021237343A1 (en) A multilevel power converter
AbdulSalam et al. Cascaded multilevel split-source inverters: Analysis and modulation
Younis et al. Enhanced level-shifted modulation for a three-phase five-level modified modular multilevel converter (MMC)
KR101730018B1 (ko) 멀티레벨 인버터 장치
KR102591130B1 (ko) 인버터 및 인버터 제어 방법
Ezzeddine et al. Comparative study between different SVPWM algorithms for NPC inverters in terms of common mode voltage reduction
WO2018206085A1 (en) Methods and apparatus of controllers for power converter with parallel power channels having independent dc buses
Shahsavar et al. A new boost type single source seven-level switched-capacitor based inverter with reduced current stress over the components
JP6111726B2 (ja) マルチレベル電力変換回路の制御方式
Dhara et al. A three-phase semi-single stage PV inverter with voltage boosting and leakage current minimization
Shawky et al. Space vector modulation scheme for three-phase single-stage SEPIC-based grid-connected differential inverter
Abd-Elaziz et al. Modeling and control of stand-alone photovoltaic system based on split-source inverter
Najafi et al. Z-source reversing voltage multilevel inverter for photovoltaic applications with inherent voltage balancing
Debela et al. An assessment of H‐bridge less grid‐tied multilevel inverter with minimum device count and lesser total standing voltage
Karur et al. Multi level transformer less PV inverter with reduced switching losses and elimination of CM leakage current
Singh et al. Performance comparison of SPWM and SVPWM technique in NPC bidirectional converter
Ismeil et al. Single-phase cascaded semi-Z-source inverter for photovoltaic applications
Szarek et al. NPC three level inverter with dual DC bus for independent distributed generators. Neutral-point voltage balancing under the input power imbalance
Zarein et al. An improved transformerless grid connected photovoltaic inverter with reduced leakage current and soft-switching technique
Shetty et al. A modified cascaded inverter for PV integration into grid without transformer
Lopez et al. Evaluation of photovoltaic microinverter configurations based on different converter stages and step-up voltage ratios

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right