KR102589284B1 - Control device for power conditioning system based on high speed communication - Google Patents

Control device for power conditioning system based on high speed communication Download PDF

Info

Publication number
KR102589284B1
KR102589284B1 KR1020210154495A KR20210154495A KR102589284B1 KR 102589284 B1 KR102589284 B1 KR 102589284B1 KR 1020210154495 A KR1020210154495 A KR 1020210154495A KR 20210154495 A KR20210154495 A KR 20210154495A KR 102589284 B1 KR102589284 B1 KR 102589284B1
Authority
KR
South Korea
Prior art keywords
central processing
processing unit
mcu
esc
microprocessor
Prior art date
Application number
KR1020210154495A
Other languages
Korean (ko)
Other versions
KR20230068568A (en
Inventor
정동근
김명호
김호성
박시호
백주원
유명효
윤혁진
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020210154495A priority Critical patent/KR102589284B1/en
Priority to PCT/KR2021/016492 priority patent/WO2023085465A1/en
Publication of KR20230068568A publication Critical patent/KR20230068568A/en
Application granted granted Critical
Publication of KR102589284B1 publication Critical patent/KR102589284B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17306—Intercommunication techniques
    • G06F15/17325—Synchronisation; Hardware support therefor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M11/00—Power conversion systems not covered by the preceding groups
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40058—Isochronous transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25126—Synchronize communication based on internal clock of microprocessor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25474—Synchronize microprocessor with process or I-O

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 고속통신기반의 전력변환장치용 제어장치에 관한 것으로서, 이더캣 마스터 장치와 데이터를 송수신하는 이더캣 슬레이브 컨트롤러(ESC); 및 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산 기능을 수행하는 둘 이상의 중앙처리장치들(CPUs)을 구비하는 마이크로프로세서(MCU)를 포함하되, 상기 마이크로프로세서(MCU)는 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 상기 둘 이상의 중앙처리장치들(CPUs) 간의 동기를 일치시키는 것을 특징으로 함.The present invention relates to a control device for a high-speed communication-based power conversion device, which includes an EtherCAT slave controller (ESC) that transmits and receives data with an EtherCAT master device; And a microprocessor (MCU) having two or more central processing units (CPUs) that perform a controller calculation function for controlling the power conversion device based on data received from the EtherCAT slave controller (ESC), The microprocessor (MCU) is characterized by matching synchronization between the two or more central processing units (CPUs) based on a synchronization signal received from the EtherCAT slave controller (ESC).

Figure R1020210154495
Figure R1020210154495

Description

고속통신기반의 전력변환장치용 제어장치{CONTROL DEVICE FOR POWER CONDITIONING SYSTEM BASED ON HIGH SPEED COMMUNICATION}Control device for power conversion device based on high-speed communication {CONTROL DEVICE FOR POWER CONDITIONING SYSTEM BASED ON HIGH SPEED COMMUNICATION}

본 발명은 고속통신기반의 전력변환장치용 제어장치에 관한 것으로서, 보다 구체적으로는 이더캣(EtherCAT) 통신을 기반으로 전력변환장치를 제어할 수 있는 전력변환장치용 제어장치에 관한 것이다.The present invention relates to a control device for a power conversion device based on high-speed communication, and more specifically, to a control device for a power conversion device that can control the power conversion device based on EtherCAT communication.

Si Mosfet, SiC Mosfet, GaN-FET, IGBT 등과 같은 전력반도체소자의 제조 및 공정 기술이 발전함에 따라 고압의 전력변환장치에 대한 연구개발이 활발히 진행되고 있다. 전력변환장치는 일반적으로 고속의 제어주기를 필요로 한다. 특히, 고압이나 대전류형 전력변환장치의 경우, 다수의 컨버터가 직렬이나 병렬로 구성되며, 다수의 컨버터를 안정적으로 제어하기 위해서는 많은 양의 데이터를 고속 통신을 이용하여 처리할 필요가 있다. 따라서, 많은 양의 데이터를 고속으로 통신할 수 있는 이더캣(EtherCAT) 통신을 필요로 한다. As manufacturing and processing technologies for power semiconductor devices such as Si Mosfet, SiC Mosfet, GaN-FET, and IGBT advance, research and development on high-voltage power conversion devices is actively underway. Power conversion devices generally require high-speed control cycles. In particular, in the case of high-voltage or large-current power conversion devices, multiple converters are configured in series or parallel, and in order to stably control multiple converters, it is necessary to process a large amount of data using high-speed communication. Therefore, EtherCAT communication, which can communicate large amounts of data at high speed, is required.

이더캣은 이더넷(Ethernet) 표준인 IEEE 802.3에 정의된 프레임을 사용하는 고속의 산업용 표준 통신이다. 가령, 도 1에 도시된 바와 같이, 이더캣 프레임은 표준 이더넷 프레임(10) 안에 존재하므로 범용으로 사용 가능하다. 이더캣 통신은 하나의 이더캣 마스터 장치(EtherCAT Master)와 복수의 이더캣 슬레이브 장치들(EtherCAT Slave)로 구성된다. 각각의 이더캣 슬레이브 장치는 이더캣 슬레이브 컨트롤러(EtherCAT Slave Controller, ESC)와 마이크로프로세서(Micro Controller Unit, MCU)로 구성된다. EtherCAT is a high-speed industrial standard communication that uses frames defined in IEEE 802.3, the Ethernet standard. For example, as shown in FIG. 1, the EtherCAT frame exists within the standard Ethernet frame 10 and can be used for general purposes. EtherCAT communication consists of one EtherCAT master device (EtherCAT Master) and multiple EtherCAT slave devices (EtherCAT Slave). Each EtherCAT slave device consists of an EtherCAT Slave Controller (ESC) and a microprocessor (Micro Controller Unit, MCU).

이더캣 통신은 이더캣 마스터 장치와 이더캣 슬레이브 장치들 간에 입출력 데이터들에 대한 어플리케이션 처리 인터페이스를 담당하는 SM(Sync Manager) 동기화 방식과, 실시간 분산 제어 시스템에서 이더캣 슬레이브 장치 간에 고도로 동기화된 기능을 가능하게 하는 DC(Distributed Clock) 동기화 방식이 존재한다. SM 동기화 방식은 다수의 이더캣 슬레이브 장치가 연결되면, 처음 이더캣 슬레이브 장치부터 마지막 이더캣 슬레이브 장치까지 데이터가 송수신될 때 전송지연과 전파지연이 존재한다. 이에 반해, DC 동기화 방식은 다수의 이더캣 슬레이브 장치들 간에 전송 및 전파지연 없이 동기를 맞춰 데이터를 송수신하기 때문에, 다수의 단위모듈 제어기를 필요로 하는 전력변환장치에는 DC 동기화 방식의 이더캣 통신을 적용한다.EtherCAT communication uses the SM (Sync Manager) synchronization method, which is responsible for the application processing interface for input and output data between the EtherCAT master device and EtherCAT slave devices, and a highly synchronized function between EtherCAT slave devices in a real-time distributed control system. There is a DC (Distributed Clock) synchronization method that makes this possible. In the SM synchronization method, when multiple EtherCAT slave devices are connected, there is transmission delay and propagation delay when data is transmitted and received from the first EtherCAT slave device to the last EtherCAT slave device. On the other hand, the DC synchronization method transmits and receives data in synchronization between multiple EtherCAT slave devices without transmission or propagation delay, so DC synchronization type EtherCAT communication is used for power conversion devices that require multiple unit module controllers. Apply.

이와 같은 이더캣 통신은 공장의 산업 자동화 및 생산 공정에 많이 사용되고 있다. 일반적인 산업 자동화 및 생산 공정에서는 고속의 제어주기를 필요로 하지 않아, 통상 1ms 이상의 통신 주기를 적용하고 있다. 하지만, 전력변환장치의 경우, 50us, 100us, 200us와 같이 고속의 제어주기를 요구하기 때문에, 이더캣 통신을 전력변환장치에 적용하였을 때 몇 가지 문제점이 존재한다.This type of EtherCAT communication is widely used in factory industrial automation and production processes. In general industrial automation and production processes, high-speed control cycles are not required, so communication cycles of 1 ms or more are usually applied. However, since power conversion devices require high-speed control cycles such as 50us, 100us, and 200us, there are several problems when applying EtherCAT communication to power conversion devices.

도 2a 및 도 2b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 싱글코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다. 도 2a 및 도 2b에 도시된 바와 같이, 종래의 전력변환장치용 제어장치(20)는 이더캣 슬레이브 컨트롤러(ESC, 21)와 싱글코어를 지원하는 마이크로프로세서(MCU, 22)를 포함할 수 있다. 싱글코어를 지원하는 마이크로프로세서(MCU, 22)의 경우, 하나의 중앙처리장치(Central Processing Unit, CPU)만으로 이더캣 통신, 제어연산 및 기타 여러 기능에 대한 연산이 요구된다. 상기 ESC(21)와 MCU(23) 사이에는 데이터를 송수신하기 위해 SPI(Serial Peripheral Interface)나 EMIF(External Memory Interface) 통신 인터페이스를 필요로 한다. 전력변환장치를 제어하기 위한 데이터의 양이 많아지면, SPI나 EMIF 통신 인터페이스를 통한 데이터의 송수신 시간 역시 증가하므로, 제어기 연산 가능 시간 내에 모든 기능의 연산을 수행하지 못하는 문제점이 존재한다.Figures 2a and 2b are diagrams showing the configuration of a control device for a power conversion device according to the prior art and the EtherCAT communication and controller operation time in a single core MCU. As shown in FIGS. 2A and 2B, the control device 20 for a conventional power conversion device may include an EtherCAT slave controller (ESC, 21) and a microprocessor (MCU, 22) supporting a single core. . In the case of a microprocessor (MCU, 22) supporting a single core, only one central processing unit (CPU) is required to perform EtherCAT communication, control operations, and various other functions. Between the ESC 21 and the MCU 23, a SPI (Serial Peripheral Interface) or EMIF (External Memory Interface) communication interface is required to transmit and receive data. As the amount of data for controlling the power conversion device increases, the time for transmitting and receiving data through the SPI or EMIF communication interface also increases, so there is a problem of not being able to perform all functions within the controller operation time.

도 3a 및 도 3b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다. 도 3a 및 도 3b에 도시된 바와 같이, 종래의 전력변환장치용 제어장치(30)는 이더캣 슬레이브 컨트롤러(ESC, 31)와 듀얼코어를 지원하는 마이크로프로세서(MCU, 32)를 포함할 수 있다. 듀얼코어를 지원하는 마이크로프로세서(MCU, 32)의 경우, 두 개의 중앙처리장치(CPU1, CPU2)를 이용하여 이더캣 통신, 제어연산 및 기타 여러 기능에 대한 연산을 수행한다. 제1 중앙처리장치(CPU1)에서는 ESC(31)와 MCU(32) 간의 데이터 송수신 시간을 제외한 제어기 연산 가능 시간이 존재하고, 제2 중앙처리장치(CPU2)에서는 이더캣 통신 주기에 해당하는 시간이 존재한다.Figures 3a and 3b are diagrams showing the configuration of a control device for a power conversion device according to the prior art and the EtherCAT communication and controller operation time in a dual-core MCU. As shown in FIGS. 3A and 3B, the control device 30 for a conventional power conversion device may include an EtherCAT slave controller (ESC, 31) and a microprocessor (MCU, 32) supporting dual core. . In the case of a microprocessor (MCU, 32) that supports dual core, two central processing units (CPU1, CPU2) are used to perform operations for EtherCAT communication, control operations, and various other functions. In the first central processing unit (CPU1), there is a controller operation time excluding the data transmission and reception time between the ESC (31) and the MCU (32), and in the second central processing unit (CPU2), the time corresponding to the EtherCAT communication cycle exists. exist.

이상적인 제어기의 연산은 이더캣 통신 주기 내에 데이터 수신 과정, 수신 데이터를 이용한 제어기 연산 과정, 연산된 제어기 출력 데이터 발신 과정을 수행하여야 한다. 만약 이더캣 통신 주기 시간 내에 제어기 연산을 다 하지 못하게 되면 이전 데이터를 이용한 제어기 연산 결과값이 다음 주기로 넘어가므로, 전력변환장치의 제어특성에 영향을 미친다. 제1 중앙처리장치(CPU1)의 경우, ESC(31)에서 보내주는 동기신호를 이용한 외부 인터럽트(Interrupt)를 사용하여 ESC(31)와 MCU(32) 간에 데이터를 송수신하므로, ESC(31)와 MCU(32)의 제1 중앙처리장치(CPU1)는 서로 동기를 맞춰 동작한다. 하지만, 제1 중앙처리장치(CPU1)와 제2 중앙처리장치(CPU2)의 클럭(Clock)은 비동기 클럭이므로, 제2 중앙처리장치(CPU2)에서 제어기 연산을 위하여 발생시키는 ADC, PWM 및 Timer Interrupt 등의 시간 클럭과 제1 중앙처리장치(CPU1) 및 이더캣 통신의 시간 클럭이 서로 다르다. 따라서, 제2 중앙처리장치(CPU2)에서 제어기 연산을 위한 자체 인터럽트가 발생하였을 때, 제2 중앙처리장치(CPU2)에서 수신된 데이터가 이전 데이터인지 아니면 새로운 데이터인지 판별할 수 없게 된다. 이에 따라, 이더캣 통신을 통해 수신 받은 데이터를 이용하여 연산하는 제어기 연산은 제2 중앙처리장치(CPU2)에서 수행할 수 없다. 제어기 연산은 제1 중앙처리장치(CPU1)에서만 가능하며, 제2 중앙처리장치(CPU2)에서는 이더캣 통신을 이용한 데이터와 관련 없는 기타 연산 및 기능 구현만을 수행하게 된다. 싱글코어를 지원하는 MCU와 비교하였을 때, 듀얼코어를 사용하더라도, 중앙처리장치들(CPUs) 간의 비동기화로 인해 많은 연산이나 복잡한 제어기를 제어하기엔 여전히 시간이 부족한 문제가 존재한다.The calculation of an ideal controller should perform the data reception process, the controller calculation process using the received data, and the transmission process of the calculated controller output data within the EtherCAT communication cycle. If the controller calculation cannot be completed within the EtherCAT communication cycle time, the controller calculation results using previous data are transferred to the next cycle, affecting the control characteristics of the power conversion device. In the case of the first central processing unit (CPU1), data is transmitted and received between the ESC (31) and the MCU (32) using an external interrupt using a synchronization signal sent from the ESC (31). The first central processing unit (CPU1) of the MCU 32 operates in synchronization with each other. However, since the clocks of the first central processing unit (CPU1) and the second central processing unit (CPU2) are asynchronous clocks, the ADC, PWM, and Timer Interrupt generated by the second central processing unit (CPU2) for controller operation The time clocks of the first central processing unit (CPU1) and EtherCAT communication are different from each other. Therefore, when a self-interrupt for controller operation occurs in the second central processing unit (CPU2), it is not possible to determine whether the data received from the second central processing unit (CPU2) is old data or new data. Accordingly, controller calculations using data received through EtherCAT communication cannot be performed in the second central processing unit (CPU2). Controller calculations are possible only in the first central processing unit (CPU1), and the second central processing unit (CPU2) only performs other calculations and function implementation unrelated to data using EtherCAT communication. Compared to MCUs that support single cores, even if dual cores are used, there is still a problem of insufficient time to perform many operations or control complex controllers due to desynchronization between central processing units (CPUs).

본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs)을 동기화하여 제어기 연산 시간을 증가시킬 수 있는 마이크로프로세서(MCU)를 포함하는 고속통신기반 전력변환장치용 제어장치를 제공함에 있다.The present invention aims to solve the above-mentioned problems and other problems. Another purpose is to develop a microprocessor (MCU) that can increase the controller computation time by synchronizing multiple central processing units (CPUs) that make up the multi-core based on the synchronization signal received from the EtherCAT slave controller (ESC). The aim is to provide a control device for a high-speed communication-based power conversion device.

상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 이더캣 마스터 장치와 데이터를 송수신하는 이더캣 슬레이브 컨트롤러(ESC); 및 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산 기능을 수행하는 둘 이상의 중앙처리장치들(CPUs)을 구비하는 마이크로프로세서(MCU)를 포함하되, 상기 마이크로프로세서(MCU)는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 상기 둘 이상의 중앙처리장치들(CPUs) 간의 동기를 일치시키는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치를 제공한다. 여기서, 상기 이더캣 슬레이브 컨트롤러(ESC)는 동기신호를 출력하기 위한 동기신호 핀을 포함하는 것을 특징으로 한다.According to one aspect of the present invention to achieve the above or other objects, an EtherCAT slave controller (ESC) for transmitting and receiving data with an EtherCAT master device; And a microprocessor (MCU) having two or more central processing units (CPUs) that perform a controller calculation function for controlling the power conversion device based on data received from the EtherCAT slave controller (ESC), The microprocessor (MCU) is a high-speed communication-based power conversion device characterized in that it matches synchronization between the two or more central processing units (CPUs) based on a synchronization signal received from the EtherCAT slave controller (ESC). A control device is provided. Here, the EtherCAT slave controller (ESC) is characterized by including a synchronization signal pin for outputting a synchronization signal.

좀 더 바람직하게는, 상기 마이크로프로세서(MCU)가 듀얼코어를 지원하는 경우, 마이크로프로세서(MCU)는 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀과 제2 중앙처리장치(CPU2)에 할당된 제2 GPIO핀을 포함하며, 동기신호 핀과 제1 및 제2 GPIO 핀이 전기적으로 연결되는 것을 특징으로 한다. 상기 제1 및 제2 중앙처리장치(CPU1, CPU2)는 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 동일한 시점에 발생시키는 것을 특징으로 한다. 또한, 상기 제1 및 제2 중앙처리장치(CPU1, CPU2)는 이더캣 통신 주기의 동일한 시 구간에 상기 제어기 연산 기능을 수행하는 것을 특징으로 한다. More preferably, when the microprocessor (MCU) supports dual core, the microprocessor (MCU) has a first GPIO pin assigned to the first central processing unit (CPU1) and a second central processing unit (CPU2). It includes a second GPIO pin allocated to , and is characterized in that the synchronization signal pin and the first and second GPIO pins are electrically connected. The first and second central processing units (CPU1, CPU2) are characterized in that they generate an external interrupt (XINT) at the same time using a synchronization signal received from the EtherCAT slave controller (ESC). In addition, the first and second central processing units (CPU1, CPU2) are characterized in that they perform the controller calculation function in the same time period of the EtherCAT communication cycle.

좀 더 바람직하게는, 상기 제1 중앙처리장치(CPU1)는 외부 인터럽트(XINT)에 대응하여 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 한다. 상기 제2 중앙처리장치(CPU2)는 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 시간을 계산하고, 상기 계산된 데이터 송수신 시간과 외부 인터럽트(XINT)의 발생 시점을 기반으로 상기 데이터 송수신의 완료 시점을 검출하는 것을 특징으로 한다. More preferably, the first central processing unit (CPU1) is characterized in that it processes data transmission and reception functions between an EtherCAT slave controller (ESC) and a microprocessor (MCU) in response to an external interrupt (XINT). The second central processing unit (CPU2) calculates the data transmission and reception time between the EtherCAT slave controller (ESC) and the microprocessor (MCU), and calculates the data transmission and reception time based on the calculated data transmission and reception time and the occurrence time of the external interrupt (XINT). It is characterized by detecting the completion point of data transmission and reception.

좀 더 바람직하게는, 상기 마이크로프로세서(MCU)가 듀얼코어를 지원하는 경우, 마이크로프로세서(MCU)는 제1 중앙처리장치에 할당된 제1 및 제2 GPIO 핀과 제2 중앙처리장치에 할당된 제3 GPIO 핀을 포함하고, 동기신호 판과 제1 중앙처리장치에 할당된 제1 GPIO 핀이 전기적으로 연결되고, 제1 중앙처리장치에 할당된 제2 GPIO 핀과 제2 중앙처리장치에 할당된 제3 GPIO 핀이 전기적으로 연결되는 것을 특징으로 한다. 상기 제1 중앙처리장치는 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)에 대응하여 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 한다. More preferably, when the microprocessor (MCU) supports dual core, the microprocessor (MCU) has first and second GPIO pins assigned to the first central processing unit and the first and second GPIO pins assigned to the second central processing unit. It includes a third GPIO pin, the synchronization signal plate and the first GPIO pin assigned to the first central processing unit are electrically connected, and the second GPIO pin assigned to the first central processing unit is assigned to the second central processing unit. The third GPIO pin is electrically connected. The first central processing unit generates an external interrupt (XINT) using a synchronization signal received from the EtherCAT slave controller (ESC), and the EtherCAT slave controller (ESC) and microprocessor in response to the external interrupt (XINT) It is characterized by processing data transmission and reception functions between (MCU).

좀 더 바람직하게는, 상기 제1 중앙처리장치는 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하고, 상기 검출된 데이터 송수신 완료 시점에 플래그 신호를 제2 중앙처리장치로 전송하는 것을 특징으로 한다. 상기 플래그 신호는 제1 중앙처리장치에 할당된 제2 GPIO 핀에서 제2 중앙처리장치에 할당된 제3 GPIO 핀으로 전송되는 것을 특징으로 한다. More preferably, the first central processing unit detects the completion of data transmission and reception between the EtherCAT slave controller (ESC) and the microprocessor (MCU), and sends a flag signal to the second central processing unit at the completion of the detected data transmission and reception. Characterized by transmitting to a device. The flag signal is transmitted from the second GPIO pin allocated to the first central processing unit to the third GPIO pin allocated to the second central processing unit.

좀 더 바람직하게는, 상기 제2 중앙처리장치는 제1 중앙처리장치로부터 수신된 플래그 신호에 대응하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)의 발생 시점을 기반으로 이더캣 슬레이브 컨트롤러(ESC)와 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하는 것을 특징으로 한다. 상기 제2 중앙처리장치는, ESC와 MCU 간의 데이터 송수신 완료 시점 검출 시, 제1 중앙처리장치로부터 수신된 데이터를 기반으로 제어기 연산 기능을 수행하는 것을 특징으로 한다.More preferably, the second central processing unit generates an external interrupt (XINT) in response to a flag signal received from the first central processing unit, and operates the EtherCAT slave based on the occurrence time of the external interrupt (XINT). It is characterized by detecting the completion of data transmission and reception between the controller (ESC) and microprocessor (MCU). The second central processing unit is characterized in that it performs a controller calculation function based on the data received from the first central processing unit when detecting the completion of data transmission and reception between the ESC and the MCU.

본 발명의 실시 예들에 따른 고속통신기반 전력변환장치용 제어장치의 효과에 대해 설명하면 다음과 같다.The effect of the control device for a high-speed communication-based power conversion device according to embodiments of the present invention will be described as follows.

본 발명의 실시 예들 중 적어도 하나에 의하면, 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs)에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs) 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다는 장점이 있다.According to at least one of the embodiments of the present invention, a plurality of central processing constituting a multi-core is performed by connecting a synchronization signal pin of an EtherCAT slave controller (ESC) and GPIO pins assigned to a plurality of central processing units (CPUs). It has the advantage of matching the synchronization between devices (CPUs) and thereby increasing the controller computation time.

또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs) 중 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀을 연결하고, 상기 제1 중앙처리장치(CPU1)에 할당된 제2 GPIO 핀과 상기 제1 중앙처리장치를 제외한 나머지 중앙처리장치들에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다는 장점이 있다. In addition, according to at least one of the embodiments of the present invention, the synchronization signal pin of the EtherCAT slave controller (ESC) and the first GPIO pin allocated to the first central processing unit (CPU1) among the plurality of central processing units (CPUs) By connecting the second GPIO pin assigned to the first central processing unit (CPU1) and the GPIO pins assigned to the remaining central processing units except the first central processing unit, a plurality of the plurality of cores constituting the multi-core It has the advantage of matching the synchronization between central processing units and thereby increasing the controller calculation time.

다만, 본 발명의 실시 예들에 따른 고속통신기반 전력변환장치용 제어장치가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the effects that can be achieved by the control device for a high-speed communication-based power conversion device according to the embodiments of the present invention are not limited to those mentioned above, and other effects not mentioned are determined from the description below to which the present invention belongs. It will be clearly understandable to those with ordinary knowledge in the technical field.

도 1은 일반적인 이더캣 프레임의 구조를 나타내는 도면;
도 2a 및 도 2b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 싱글코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면;
도 3a 및 도 3b는 종래 기술에 따른 전력변환장치용 제어장치의 구성과 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면;
도 4는 본 발명의 일 실시 예에 따른 이더캣 통신 기반의 전력변환시스템의 구성을 나타내는 도면;
도 5는 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면;
도 6은 도 5의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면;
도 7은 본 발명의 다른 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면;
도 8은 도 7의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면.1 is a diagram showing the structure of a general EtherCAT frame;
Figures 2a and 2b are diagrams showing the configuration of a control device for a power conversion device according to the prior art and the EtherCAT communication and controller operation time in a single core MCU;
Figures 3a and 3b are diagrams showing the configuration of a control device for a power conversion device according to the prior art and the EtherCAT communication and controller operation time in a dual-core MCU;
Figure 4 is a diagram showing the configuration of an EtherCAT communication-based power conversion system according to an embodiment of the present invention;
Figure 5 is a diagram showing the configuration of a control device for a power conversion device according to an embodiment of the present invention;
Figure 6 is a diagram showing EtherCAT communication and controller operation time in the dual-core MCU of Figure 5;
Figure 7 is a diagram showing the configuration of a control device for a power conversion device according to another embodiment of the present invention;
FIG. 8 is a diagram showing EtherCAT communication and controller operation time in the dual-core MCU of FIG. 7.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, embodiments disclosed in the present specification will be described in detail with reference to the attached drawings. However, identical or similar components will be assigned the same reference numbers regardless of reference numerals, and duplicate descriptions thereof will be omitted. Hereinafter, in describing the embodiments disclosed in this specification, if it is determined that detailed descriptions of related known technologies may obscure the gist of the embodiments disclosed in this specification, the detailed descriptions will be omitted. In addition, the attached drawings are only for easy understanding of the embodiments disclosed in this specification, and the technical idea disclosed in this specification is not limited by the attached drawings, and all changes included in the spirit and technical scope of the present invention are not limited. , should be understood to include equivalents or substitutes.

본 발명은 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs)을 동기화하여 제어기 연산 시간을 증가시킬 수 있는 마이크로프로세서(MCU)를 포함하는 고속통신기반 전력변환장치용 제어장치를 제안한다. The present invention includes a microprocessor (MCU) that can increase the controller computation time by synchronizing a number of central processing units (CPUs) constituting a multi-core based on a synchronization signal received from an EtherCAT slave controller (ESC). We propose a control device for a high-speed communication-based power conversion device.

이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the drawings.

도 4는 본 발명의 일 실시 예에 따른 이더캣 통신 기반의 전력변환시스템의 구성을 나타내는 도면이다.Figure 4 is a diagram showing the configuration of an EtherCAT communication-based power conversion system according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일 실시 예에 따른 이더캣 통신 기반의 전력변환시스템(100)은 이더캣 마스터 장치(110)와 복수의 이더캣 슬레이브 장치(120)와 복수의 전력변환장치(130)를 포함할 수 있다. 여기서, 각각의 이더캣 슬레이브 장치(120)와 그에 대응하는 전력변환장치(130)는 하나의 단위모듈을 구성할 수 있다.Referring to Figure 4, the EtherCAT communication-based power conversion system 100 according to an embodiment of the present invention includes an EtherCAT master device 110, a plurality of EtherCAT slave devices 120, and a plurality of power conversion devices ( 130) may be included. Here, each EtherCAT slave device 120 and the corresponding power conversion device 130 may form one unit module.

이더캣 마스터 장치(110)는 이더캣 통신 네트워크를 통해 복수의 이더캣 슬레이브 장치(120)와 연결되며, 상기 이더캣 통신 네트워크를 통해 복수의 이더캣 슬레이브 장치(120)와 데이터를 송/수신할 수 있다. 상기 이더캣 마스터 장치(110)는 고성능 PC 기반으로서, 이더캣 통신을 관장하는 이더캣 마스터 역할을 수행할 수 있다.The EtherCAT master device 110 is connected to a plurality of EtherCAT slave devices 120 through an EtherCAT communication network, and can transmit/receive data with a plurality of EtherCAT slave devices 120 through the EtherCAT communication network. You can. The EtherCAT master device 110 is a high-performance PC-based device and can function as an EtherCAT master that manages EtherCAT communication.

이더캣 마스터 장치(110)는 전력변환시스템(100)의 전반적인 동작을 제어하기 위한 상위 제어기(미도시)를 포함할 수 있다. 상기 상위 제어기는 복수의 이더캣 슬레이브 장치(120)로부터 수신된 데이터를 기반으로 전력변환장치용 제어 및 보호 알고리즘을 수행할 수 있다. 또한, 상기 상위 제어기는 제어 및 보호 알고리즘을 통해 생성된 제어 및 보호 명령을 복수의 이더캣 슬레이브 장치(120)로 제공할 수 있다.The EtherCAT master device 110 may include a higher level controller (not shown) to control the overall operation of the power conversion system 100. The upper controller can perform control and protection algorithms for power conversion devices based on data received from a plurality of EtherCAT slave devices 120. Additionally, the upper controller may provide control and protection commands generated through a control and protection algorithm to a plurality of EtherCAT slave devices 120.

한편, 본 실시 예에서는, 상위 제어기가 이더캣 마스터 장치(110) 내에 설치되는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 상기 상위 제어기가 별도의 이더캣 슬레이브 장치 내에 구현될 수 있음은 당업자에게 자명할 것이다.Meanwhile, in this embodiment, it is illustrated that the upper controller is installed in the EtherCAT master device 110, but it is not necessarily limited to this, and it is obvious to those skilled in the art that the upper controller can be implemented in a separate EtherCAT slave device. something to do.

각각의 이더캣 슬레이브 장치(120)는 이더캣 통신 네트워크를 통해 이더캣 마스터 장치(110) 및/또는 인접 이더캣 슬레이브 장치(120)와 연결되며, 상기 이더캣 통신 네트워크를 통해 이더캣 마스터 장치(110) 및/또는 인접 이더캣 슬레이브 장치(120)와 데이터를 송/수신할 수 있다.Each EtherCAT slave device 120 is connected to the EtherCAT master device 110 and/or the adjacent EtherCAT slave device 120 through an EtherCAT communication network, and the EtherCAT master device ( 110) and/or data can be transmitted/received with an adjacent EtherCAT slave device 120.

각각의 이더캣 슬레이브 장치(120)는 개별 전력변환장치(130)의 동작을 제어하기 위한 하위 제어기를 포함할 수 있다. 상기 하위 제어기(120)는 이더캣 마스터 장치(110)로부터 수신된 제어 명령에 기초하여 개별 전력변환장치(130)의 동작을 제어할 수 있다. 상기 하위 제어기는 이더캣 슬레이브의 동작을 제어하기 위한 이더캣 슬레이브 컨트롤러(ESC, 121)와, 전력변환장치(130)의 제어와 관련된 연산 기능을 수행하기 위한 마이크로프로세서(MCU, 123)를 포함할 수 있다. 이하, 본 실시 예에서는, 상기 하위 제어기를 '전력변환장치용 제어장치'라 지칭하도록 한다.Each EtherCAT slave device 120 may include a lower controller for controlling the operation of the individual power conversion device 130. The lower controller 120 can control the operation of the individual power conversion device 130 based on the control command received from the EtherCAT master device 110. The lower controller may include an EtherCAT slave controller (ESC, 121) to control the operation of the EtherCAT slave, and a microprocessor (MCU, 123) to perform calculation functions related to the control of the power converter 130. You can. Hereinafter, in this embodiment, the lower controller will be referred to as a 'control device for power conversion device'.

이더캣 슬레이브 컨트롤러(ESC, 121)는 이더캣 통신 프로토콜을 이용하여 이더캣 마스터 장치(110) 및/또는 인접 이더캣 슬레이브 장치(120)와 데이터를 송수신할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 121)는 SPI 또는 EMIF 통신 프로토콜을 이용하여 마이크로프로세서(MCU, 123)와 데이터를 송수신할 수 있다.The EtherCAT slave controller (ESC, 121) can transmit and receive data with the EtherCAT master device 110 and/or the adjacent EtherCAT slave device 120 using the EtherCAT communication protocol. Additionally, the EtherCAT slave controller (ESC, 121) can transmit and receive data with the microprocessor (MCU, 123) using the SPI or EMIF communication protocol.

이더캣 슬레이브 컨트롤러(ESC, 121)는 이더캣 마스터 장치(110)로부터 수신된 데이터를 마이크로프로세서(MCU, 123)로 제공할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 121)는 마이크로프로세서(MCU, 123)로부터 수신된 데이터를 이더캣 마스터 장치(110)로 제공할 수 있다.The EtherCAT slave controller (ESC, 121) can provide data received from the EtherCAT master device 110 to the microprocessor (MCU, 123). Additionally, the EtherCAT slave controller (ESC, 121) can provide data received from the microprocessor (MCU, 123) to the EtherCAT master device (110).

마이크로프로세서(MCU, 123)는 이더캣 슬레이브 컨트롤러(ESC, 121)로부터 수신된 데이터를 기반으로 전력변환장치(130)의 동작을 제어하기 위한 연산을 수행하고, 상기 연산 결과를 기반으로 구동신호(가령, PWM 신호)를 생성할 수 있다. 마이크로프로세서(MCU, 123)는 상기 생성된 구동신호를 전력변환장치(130)로 제공할 수 있다. 또한, 마이크로프로세서(MCU, 123)는 제어기 연산 과정을 통해 생성된 데이터를 이더캣 슬레이브 컨트롤러(ESC, 121)로 제공할 수 있다.The microprocessor (MCU, 123) performs an operation to control the operation of the power conversion device 130 based on data received from the EtherCAT slave controller (ESC, 121), and generates a driving signal ( For example, a PWM signal) can be generated. The microprocessor (MCU, 123) can provide the generated driving signal to the power conversion device (130). Additionally, the microprocessor (MCU, 123) can provide data generated through the controller calculation process to the EtherCAT slave controller (ESC, 121).

마이크로프로세서(MCU, 123)는 둘 이상의 중앙처리장치들(CPUs)을 포함하는 멀티코어(multi core)를 지원할 수 있다. 이하, 본 실시 예에서는, 설명의 편의상, 듀얼코어(dual core)를 지원하는 마이크로프로세서(MCU, 123)를 예시하여 설명하도록 한다.A microprocessor (MCU, 123) can support multi core including two or more central processing units (CPUs). Hereinafter, in this embodiment, for convenience of explanation, a microprocessor (MCU, 123) supporting dual core will be used as an example.

각각의 전력변환장치(130)는 AC 전원을 DC 전원으로 변환하기 위한 AC/DC 컨버터(131)와 DC 전원을 DC 전원으로 변환하기 위한 DC/DC 컨버터(133)를 포함할 수 있다. 상기 전력변환장치(130)는 마이크로프로세서(MCU, 123)로부터 수신된 구동신호에 따라 전력 변환 동작을 수행할 수 있다.Each power conversion device 130 may include an AC/DC converter 131 for converting AC power to DC power and a DC/DC converter 133 for converting DC power to DC power. The power conversion device 130 may perform a power conversion operation according to a driving signal received from a microprocessor (MCU, 123).

고압이나 대전류형 전력변환장치의 경우, 다수의 컨버터가 직렬 및 병렬로 구성된다. 다수의 컨버터를 안정적으로 제어하기 위해서는 고속의 통신을 요구하며, 복잡한 제어기 연산을 필요로 하기 때문에 충분한 연산 시간을 필요로 한다. 또한, 다수의 컨버터를 안정적으로 제어하기 위해서는 다수의 MCU들 간의 동기를 필요로 한다. 특히, 직렬로 연결되는 컨버터들의 MCU의 경우, 연산된 하나의 제어기 출력값으로 다수의 개별 단위모듈에 알맞은 PWM 신호를 발생시키기 때문에, PWM 신호의 동기를 맞추기 위하여, 다수의 MCU들 간의 동기가 필수적이다. 또한, 이더캣 통신 주기 내에 데이터 수신 과정, 수신 데이터 연산 과정, 연산된 결과값 발신 과정을 모두 수행하여야 한다. In the case of high-voltage or large-current power conversion devices, multiple converters are configured in series and parallel. Stable control of multiple converters requires high-speed communication and requires sufficient computation time because complex controller calculations are required. Additionally, in order to stably control multiple converters, synchronization between multiple MCUs is required. In particular, in the case of MCUs with converters connected in series, a single calculated controller output value generates a PWM signal suitable for multiple individual unit modules, so synchronization between multiple MCUs is essential to synchronize the PWM signals. . In addition, the data reception process, the received data operation process, and the calculated result transmission process must all be performed within the EtherCAT communication cycle.

다수의 단위모듈로 구성된 고압이나 대전류형 전력변환장치에 이더캣 통신을 적용할 때 요구되는 사양으로는, a) 복잡한 연산을 수행할 수 있는 충분한 연산 시간과, b) 고속의 통신 주기와, c) PWM 동기화와, d) 이더캣 통신 주기 내에 데이터 수신 과정, 수신 데이터 연산 과정, 연산된 결과값 발신 과정의 수행 완료가 있다.The specifications required when applying EtherCAT communication to a high-voltage or large-current power conversion device composed of multiple unit modules are a) sufficient calculation time to perform complex calculations, b) high-speed communication cycle, and c. ) PWM synchronization, and d) completion of the data reception process, received data operation process, and calculated result transmission process within the EtherCAT communication cycle.

이러한 사양들을 만족시키기 위하여, 본 발명에 따른 전력변환시스템(100)은 제어기 연산 시간을 확보하기 위해, 듀얼코어 이상의 멀티코어를 지원하는 마이크로프로세서(MCU, 123)를 사용한다. 상기 전력변환시스템(100)은 DC 동기화 방식의 이더캣 통신을 이용하기 때문에, 이더캣 슬레이브 장치(120)의 이더캣 슬레이브 컨트롤러(ESC, 121)와 마이크로프로세서(MCU)의 제1 중앙처리장치(CPU1) 간의 동기는 서로 일치한다. 즉, 마이크로프로세서(MCU) 내 제1 중앙처리장치(CPU1)의 경우, 이더캣 슬레이브 컨트롤러(ESC, 121)에서 전송하는 동기신호를 이용한 외부 인터럽트(Interrupt)를 사용하여 이더캣 슬레이브 컨트롤러(ESC, 121)와 마이크로프로세서(MCU, 123) 간에 데이터를 송수신하므로 이더캣 슬레이브 컨트롤러(ESC, 121)와 제1 중앙처리장치(CPU1)는 서로 동기를 맞춰 동작한다. 하지만, 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs) 간에는 서로 동기가 일치하지 않으므로, 다수의 중앙처리장치들(CPUs) 간에 동기를 맞춰줄 필요가 있다.In order to satisfy these specifications, the power conversion system 100 according to the present invention uses a microprocessor (MCU, 123) that supports dual core or more multicore to secure controller calculation time. Since the power conversion system 100 uses DC synchronization type EtherCAT communication, the EtherCAT slave controller (ESC, 121) of the EtherCAT slave device 120 and the first central processing unit (MCU) of the microprocessor (MCU) The synchronization between CPU1) matches each other. That is, in the case of the first central processing unit (CPU1) in the microprocessor (MCU), the EtherCAT slave controller (ESC, 121) uses an external interrupt using a synchronization signal transmitted from the EtherCAT slave controller (ESC, 121). Since data is transmitted and received between 121) and the microprocessor (MCU, 123), the EtherCAT slave controller (ESC, 121) and the first central processing unit (CPU1) operate in synchronization with each other. However, since the synchronization between the multiple central processing units (CPUs) constituting the multi-core is not the same, it is necessary to synchronize the multiple central processing units (CPUs).

도 5는 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면이고, 도 6은 도 5의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다.Figure 5 is a diagram showing the configuration of a control device for a power conversion device according to an embodiment of the present invention, and Figure 6 is a diagram showing the EtherCAT communication and controller operation time available in the dual core MCU of Figure 5.

도 5 및 도 6을 참조하면, 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치(500)는 이더캣 슬레이브 컨트롤러(ESC, 510)와 마이크로프로세서(MCU, 520)를 포함할 수 있다.Referring to Figures 5 and 6, the control device 500 for a power conversion device according to an embodiment of the present invention may include an EtherCAT slave controller (ESC, 510) and a microprocessor (MCU, 520).

이더캣 슬레이브 컨트롤러(ESC, 510)는 이더캣 통신 프로토콜을 이용하여 이더캣 마스터 장치(미도시)와 데이터를 송수신할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 510)는 SPI 또는 EMIF 통신 프로토콜을 이용하여 마이크로프로세서(MCU, 520)와 데이터를 송수신할 수 있다.The EtherCAT slave controller (ESC, 510) can transmit and receive data with the EtherCAT master device (not shown) using the EtherCAT communication protocol. Additionally, the EtherCAT slave controller (ESC, 510) can transmit and receive data with the microprocessor (MCU, 520) using the SPI or EMIF communication protocol.

이더캣 슬레이브 컨트롤러(ESC, 510)는 이더캣 마스터 장치로부터 수신된 데이터를 마이크로프로세서(MCU, 520)로 제공할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 510)는 마이크로프로세서(MCU, 520)로부터 수신된 데이터를 이더캣 마스터 장치로 제공할 수 있다.The EtherCAT slave controller (ESC, 510) can provide data received from the EtherCAT master device to the microprocessor (MCU, 520). Additionally, the EtherCAT slave controller (ESC, 510) can provide data received from the microprocessor (MCU, 520) to the EtherCAT master device.

이더캣 슬레이브 컨트롤러(ESC, 510)는 이더캣 통신 주기를 식별하기 위한 동기신호를 마이크로프로세서(MCU, 520)에 전송할 수 있다. 이때, 상기 이더캣 슬레이브 컨트롤러(ESC, 510)는 미리 결정된 이더캣 통신 주기마다 동기신호를 주기적으로 전송할 수 있다. 또한, 상기 이더캣 슬레이브 컨트롤러(ESC, 510)는 동기신호를 출력하기 위한 동기신호 핀(511)을 구비할 수 있다.The EtherCAT slave controller (ESC, 510) can transmit a synchronization signal to identify the EtherCAT communication cycle to the microprocessor (MCU, 520). At this time, the EtherCAT slave controller (ESC, 510) may periodically transmit a synchronization signal at each predetermined EtherCAT communication period. Additionally, the EtherCAT slave controller (ESC, 510) may be provided with a synchronization signal pin 511 for outputting a synchronization signal.

마이크로프로세서(MCU, 520)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산을 수행할 수 있다. 상기 마이크로프로세서(MCU, 520)는 제어기 연산 과정을 통해 생성된 구동신호를 전력변환장치로 전송할 수 있다. 또한, 상기 마이크로프로세서(MCU, 520)는 제어기 연산 과정을 통해 생성된 데이터를 이더캣 슬레이브 컨트롤러(ESC, 510)로 제공할 수 있다.The microprocessor (MCU, 520) can perform controller calculations to control the power conversion device based on data received from the EtherCAT slave controller (ESC, 510). The microprocessor (MCU, 520) can transmit the driving signal generated through the controller calculation process to the power conversion device. Additionally, the microprocessor (MCU, 520) can provide data generated through the controller calculation process to the EtherCAT slave controller (ESC, 510).

마이크로프로세서(MCU, 520)는 듀얼코어를 지원하는 제1 중앙처리장치(CPU1, 521)와 제2 중앙처리장치(CPU2, 522)를 포함할 수 있다. 또한, 마이크로프로세서(MCU, 520)는 제1 중앙처리장치(CPU1, 521)에 할당된 제1 GPIO(General Purpose Input Output) 핀(523)과 제2 중앙처리장치(CPU2, 522)에 할당된 제2 GPIO 핀(524)을 포함할 수 있다. The microprocessor (MCU, 520) may include a first central processing unit (CPU1, 521) and a second central processing unit (CPU2, 522) that support dual core. In addition, the microprocessor (MCU, 520) has a first GPIO (General Purpose Input Output) pin 523 assigned to the first central processing unit (CPU1, 521) and a second central processing unit (CPU2, 522). It may include a second GPIO pin 524.

마이크로프로세서(MCU, 520)의 제1 중앙처리장치(CPU1, 521)에 할당된 제1 GPIO 핀(523)은 이더캣 슬레이브 컨트롤러(ESC, 510)의 동기신호 핀(511)과 전기적으로 연결될 수 있다. 또한, 마이크로프로세서(MCU, 520)의 제2 중앙처리장치(CPU2, 522)에 할당된 제2 GPIO 핀(524)은 이더캣 슬레이브 컨트롤러(ESC, 510)의 동기신호 핀(511)과 전기적으로 연결될 수 있다. 이에 따라, 제1 중앙처리장치(CPU1, 521)는 제1 GPIO 핀(523)을 통해 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 동기신호를 수신할 수 있다. 이와 동시에, 제2 중앙처리장치(CPU2, 522)는 제2 GPIO 핀(524)을 통해 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 동일한 동기신호를 수신할 수 있다. 즉, 제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 이더캣 통신 주기마다 동기신호를 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신할 수 있다. The first GPIO pin (523) allocated to the first central processing unit (CPU1, 521) of the microprocessor (MCU, 520) can be electrically connected to the synchronization signal pin (511) of the EtherCAT slave controller (ESC, 510). there is. In addition, the second GPIO pin (524) allocated to the second central processing unit (CPU2, 522) of the microprocessor (MCU, 520) is electrically connected to the synchronization signal pin (511) of the EtherCAT slave controller (ESC, 510). can be connected Accordingly, the first central processing unit (CPU1, 521) can receive a synchronization signal from the EtherCAT slave controller (ESC, 510) through the first GPIO pin (523). At the same time, the second central processing unit (CPU2, 522) can receive the same synchronization signal from the EtherCAT slave controller (ESC, 510) through the second GPIO pin (524). That is, the first and second central processing units (CPU1/CPU2, 521, 522) can receive a synchronization signal from the EtherCAT slave controller (ESC, 510) every EtherCAT communication cycle.

제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 동일한 시점에 발생시킬 수 있다. 따라서, 본 발명에 따른 마이크로프로세서(520)는, 종래의 마이크로프로세서와 달리, 이더캣 통신 주기, CPU1 인터럽트, CPU2 인터럽트 간의 동기를 모두 일치시킬 수 있다.The first and second central processing units (CPU1/CPU2, 521, 522) can generate an external interrupt (XINT) at the same time using the synchronization signal received from the EtherCAT slave controller (ESC, 510). Therefore, the microprocessor 520 according to the present invention, unlike a conventional microprocessor, can synchronize the EtherCAT communication cycle, CPU1 interrupt, and CPU2 interrupt.

좀 더 구체적으로, 제1 중앙처리장치(CPU1, 521)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 동기신호에 대응하여 외부 인터럽트(XINT)를 발생시킬 수 있다. 제1 중앙처리장치(CPU1, 521)는 외부 인터럽트(XINT)에 대응하여 ESC(510)와 MCU(520) 간의 데이터 송수신 기능을 처리한다. 이후, 제1 중앙처리장치(CPU1, 521)는 전력변환장치를 제어하기 위한 제어기 연산 기능을 처리한다. 제1 중앙처리장치(CPU1, 521)에서는 이더캣 통신 주기 내에 ESC(510)와 MCU(520) 간의 데이터 송수신을 처리하는 시간(이하, 설명의 편의상 '데이터 송수신 시간'이라 칭함)과 제어기 연산 가능 시간이 존재한다. 여기서, 상기 데이터 송수신 시간은 미리 정해진 송수신 데이터의 크기에 따라 비례하며 일정한 시간을 가진다. 또한, 상기 데이터 송수신 시간은 미리 정해진 송수신 데이터의 크기에 따라 미리 계산될 수 있다.More specifically, the first central processing unit (CPU1, 521) may generate an external interrupt (XINT) in response to a synchronization signal received from the EtherCAT slave controller (ESC, 510). The first central processing unit (CPU1, 521) processes data transmission and reception functions between the ESC (510) and the MCU (520) in response to an external interrupt (XINT). Afterwards, the first central processing unit (CPU1, 521) processes the controller calculation function for controlling the power conversion device. In the first central processing unit (CPU1, 521), the time to process data transmission and reception between the ESC (510) and the MCU (520) within the EtherCAT communication cycle (hereinafter referred to as 'data transmission and reception time' for convenience of explanation) and controller calculation are possible. Time exists. Here, the data transmission and reception time is proportional to the size of the predetermined transmission and reception data and has a constant time. Additionally, the data transmission and reception time may be calculated in advance according to a predetermined size of transmission and reception data.

제2 중앙처리장치(CPU2, 522)는 이더캣 슬레이브 컨트롤러(ESC, 510)로부터 수신된 동기신호에 대응하여 외부 인터럽트(XINT)를 발생시킬 수 있다. 제2 중앙처리장치(CPU2, 522)는 외부 인터럽트(XINT)의 발생 시점과 ESC(510)와 MCU(520) 간의 데이터 송수신 시간을 기반으로 ESC(510)와 MCU(520) 간의 데이터 송수신 완료 시점을 검출할 수 있다. The second central processing unit (CPU2, 522) may generate an external interrupt (XINT) in response to the synchronization signal received from the EtherCAT slave controller (ESC, 510). The second central processing unit (CPU2, 522) determines the completion time of data transmission and reception between the ESC (510) and the MCU (520) based on the occurrence time of the external interrupt (XINT) and the data transmission and reception time between the ESC (510) and the MCU (520). can be detected.

제2 중앙처리장치(CPU2, 522)는, 데이터 송수신 완료 시점 검출 시, 제1 중앙처리장치(CPU1, 521)와 데이터를 송수신할 수 있다. 이때, 제2 중앙처리장치(CPU2, 522)는 IPC(Inter-Processor Communication) 통신 프로토콜을 이용하여 데이터를 송수신할 수 있다.The second central processing unit (CPU2, 522) can transmit and receive data with the first central processing unit (CPU1, 521) when detecting the completion of data transmission and reception. At this time, the second central processing unit (CPU2, 522) can transmit and receive data using the IPC (Inter-Processor Communication) communication protocol.

제2 중앙처리장치(CPU2, 522)는 제1 중앙처리장치(CPU1, 521)로부터 수신된 데이터를 이용하여 제어기 연산을 수행할 수 있다. 이때, 상기 제2 중앙처리장치(CPU2, 522)는 제1 중앙처리장치(CPU1, 521)와 동일한 시 구간, 즉 데이터 송수신 완료 시점으로부터 다음 외부 인터럽트 발생 시점까지의 시 구간에 제어기 연산을 수행할 수 있다.The second central processing unit (CPU2, 522) can perform controller calculations using data received from the first central processing unit (CPU1, 521). At this time, the second central processing unit (CPU2, 522) performs the controller operation in the same time period as the first central processing unit (CPU1, 521), that is, the time period from the completion of data transmission and reception to the time of occurrence of the next external interrupt. You can.

제2 중앙처리장치(CPU2, 522)는 제어기 연산 과정을 통해 생성된 데이터를 제1 중앙처리장치(CPU1, 521)로 전송할 수 있다. 제1 중앙처리장치(CPU1, 521)는 제2 중앙처리장치(CPU2, 522)로부터 수신된 데이터를 이더캣 슬레이브 컨트롤러(510)에 전송할 수 있다. The second central processing unit (CPU2, 522) may transmit data generated through the controller calculation process to the first central processing unit (CPU1, 521). The first central processing unit (CPU1, 521) can transmit data received from the second central processing unit (CPU2, 522) to the EtherCAT slave controller 510.

제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 동일한 시 구간에 제어기 연산을 수행할 수 있으므로, 기존의 싱글코어 MCU를 사용하거나 혹은 기존의 듀얼코어 MCU를 사용한 경우와 비교하였을 때 2배 이상의 제어기 연산 시간을 확보할 수 있다. 또한, 제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)는 모두 외부 인터럽트(XINT)를 사용하므로, 제1 및 제2 중앙처리장치(CPU1/CPU2, 521, 522)에서 모두 PWM 기능을 구현할 수 있고, PWM 동기를 맞출 수 있다.Since the first and second central processing units (CPU1/CPU2, 521, 522) can perform controller calculations in the same time period, compared to the case of using an existing single-core MCU or an existing dual-core MCU, It is possible to secure more than twice the controller calculation time. In addition, since both the first and second central processing units (CPU1/CPU2, 521, and 522) use external interrupts (XINT), both the first and second central processing units (CPU1/CPU2, 521, and 522) use PWM Functions can be implemented and PWM synchronization can be achieved.

이상, 상술한 바와 같이, 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치는 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs)에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들(CPUs) 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다.As described above, the control device for a power conversion device according to an embodiment of the present invention connects the synchronization signal pin of the EtherCAT slave controller (ESC) and the GPIO pins assigned to a plurality of central processing units (CPUs). By doing so, synchronization between multiple central processing units (CPUs) constituting the multi-core can be achieved, thereby increasing the controller computation time.

도 7은 본 발명의 다른 실시 예에 따른 전력변환장치용 제어장치의 구성을 나타내는 도면이고, 도 8은 도 7의 듀얼코어 MCU에서의 이더캣 통신 및 제어기 연산 가능 시간을 나타내는 도면이다.Figure 7 is a diagram showing the configuration of a control device for a power conversion device according to another embodiment of the present invention, and Figure 8 is a diagram showing the EtherCAT communication and controller operation time available in the dual core MCU of Figure 7.

도 7 및 도 8을 참조하면, 본 발명의 일 실시 예에 따른 전력변환장치용 제어장치(700)는 이더캣 슬레이브 컨트롤러(ESC, 710)와 마이크로프로세서(MCU, 720)를 포함할 수 있다.Referring to FIGS. 7 and 8, the control device 700 for a power conversion device according to an embodiment of the present invention may include an EtherCAT slave controller (ESC, 710) and a microprocessor (MCU, 720).

이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 통신 프로토콜을 이용하여 이더캣 마스터 장치(미도시)와 데이터를 송수신할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 710)는 SPI 또는 EMIF 통신 프로토콜을 이용하여 마이크로프로세서(MCU, 720)와 데이터를 송수신할 수 있다.The EtherCAT slave controller (ESC, 710) can transmit and receive data with the EtherCAT master device (not shown) using the EtherCAT communication protocol. Additionally, the EtherCAT slave controller (ESC, 710) can transmit and receive data with the microprocessor (MCU, 720) using the SPI or EMIF communication protocol.

이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 마스터 장치로부터 수신된 데이터를 마이크로프로세서(MCU, 720)로 제공할 수 있다. 또한, 이더캣 슬레이브 컨트롤러(ESC, 710)는 마이크로프로세서(MCU, 720)로부터 수신된 데이터를 이더캣 마스터 장치로 제공할 수 있다.The EtherCAT slave controller (ESC, 710) can provide data received from the EtherCAT master device to the microprocessor (MCU, 720). Additionally, the EtherCAT slave controller (ESC, 710) can provide data received from the microprocessor (MCU, 720) to the EtherCAT master device.

이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 통신 주기를 식별하기 위한 동기신호를 마이크로프로세서(MCU, 720)에 전송할 수 있다. 이때, 상기 이더캣 슬레이브 컨트롤러(ESC, 710)는 이더캣 통신 주기마다 동기신호를 주기적으로 전송할 수 있다. 또한, 상기 이더캣 슬레이브 컨트롤러(ESC, 710)는 동기신호를 출력하기 위한 동기신호 핀(711)을 구비할 수 있다.The EtherCAT slave controller (ESC, 710) can transmit a synchronization signal to identify the EtherCAT communication cycle to the microprocessor (MCU, 720). At this time, the EtherCAT slave controller (ESC, 710) may periodically transmit a synchronization signal every EtherCAT communication cycle. Additionally, the EtherCAT slave controller (ESC, 710) may be provided with a synchronization signal pin 711 for outputting a synchronization signal.

마이크로프로세서(MCU, 720)는 이더캣 슬레이브 컨트롤러(ESC, 710)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산을 수행할 수 있다. 상기 마이크로프로세서(MCU, 720)는 제어기 연산 과정을 통해 생성된 구동신호를 전력변환장치로 전송할 수 있다. 또한, 상기 마이크로프로세서(MCU, 720)는 제어기 연산 과정을 통해 생성된 데이터를 이더캣 슬레이브 컨트롤러(ESC, 710)로 제공할 수 있다.The microprocessor (MCU, 720) can perform controller calculations to control the power conversion device based on data received from the EtherCAT slave controller (ESC, 710). The microprocessor (MCU, 720) can transmit the driving signal generated through the controller calculation process to the power conversion device. Additionally, the microprocessor (MCU, 720) can provide data generated through the controller calculation process to the EtherCAT slave controller (ESC, 710).

마이크로프로세서(MCU, 720)는 듀얼코어를 지원하는 제1 중앙처리장치(CPU1, 721)와 제2 중앙처리장치(CPU2, 722)를 포함할 수 있다. 또한, 마이크로프로세서(MCU, 720)는 제1 중앙처리장치(CPU1, 721)에 할당된 두 개의 GPIO 핀(723, 724)과 제2 중앙처리장치(CPU2, 722)에 할당된 하나의 GPIO 핀(725)을 포함할 수 있다. The microprocessor (MCU, 720) may include a first central processing unit (CPU1, 721) and a second central processing unit (CPU2, 722) that support dual core. In addition, the microprocessor (MCU, 720) has two GPIO pins (723, 724) assigned to the first central processing unit (CPU1, 721) and one GPIO pin assigned to the second central processing unit (CPU2, 722). It may include (725).

마이크로프로세서(MCU, 720)의 제1 중앙처리장치(CPU1, 721)에 할당된 제1 GPIO 핀(723)은 이더캣 슬레이브 컨트롤러(ESC, 710)의 동기신호 핀(711)과 전기적으로 연결될 수 있다. 또한, 마이크로프로세서(MCU, 720)의 제1 중앙처리장치(CPU1, 721)에 할당된 제2 GPIO 핀(724)은 제2 중앙처리장치(CPU2, 722)에 할당된 제3 GPIO 핀(725)과 전기적으로 연결될 수 있다. 이더캣 슬레이브 컨트롤러(ESC, 710)의 동기신호 핀(711)과 제1 중앙처리장치(CPU1, 721)에 할당된 제1 GPIO 핀(723)은 SPI나 EMIF 통신 인터페이스를 이용한 이더캣 통신 데이터의 송수신을 위해 사용될 수 있으며, 제1 중앙처리장치(CPU1, 721)에 할당된 제2 GPIO 핀(724)과 제2 중앙처리장치(CPU2, 722)에 할당된 제3 GPIO 핀(725)은 이더캣 통신 데이터의 송수신 완료 시점을 판단하기 위해 사용될 수 있다. The first GPIO pin (723) allocated to the first central processing unit (CPU1, 721) of the microprocessor (MCU, 720) can be electrically connected to the synchronization signal pin (711) of the EtherCAT slave controller (ESC, 710). there is. In addition, the second GPIO pin 724 allocated to the first central processing unit (CPU1, 721) of the microprocessor (MCU, 720) is the third GPIO pin (725) allocated to the second central processing unit (CPU2, 722). ) can be electrically connected to. The synchronization signal pin (711) of the EtherCAT slave controller (ESC, 710) and the first GPIO pin (723) allocated to the first central processing unit (CPU1, 721) are used for EtherCAT communication data using the SPI or EMIF communication interface. It can be used for transmission and reception, and the second GPIO pin 724 assigned to the first central processing unit (CPU1, 721) and the third GPIO pin 725 assigned to the second central processing unit (CPU2, 722) are Ether It can be used to determine when transmission and reception of CAT communication data has been completed.

제1 중앙처리장치(CPU1, 721)는 제1 GPIO 핀(723)을 통해 이더캣 슬레이브 컨트롤러(ESC, 710)로부터 동기신호를 수신할 수 있다. 제1 중앙처리장치(CPU1, 721)는 이더캣 슬레이브 컨트롤러(ESC, 710)로부터 수신된 동기신호에 대응하여 외부 인터럽트(XINT)를 발생시킨다. 제1 중앙처리장치(CPU1, 721)는 외부 인터럽트(XINT)에 대응하여 ESC(710)와 MCU(720) 간의 데이터 송수신 기능을 처리한다. 이후, 제1 중앙처리장치(CPU1, 721)는 전력변환장치를 제어하기 위한 제어기 연산 기능을 처리한다. 제1 중앙처리장치(CPU1, 721)에서는 이더캣 통신 주기 내에 ESC(710)와 MCU(720) 간의 데이터 송수신 시간과 제어기 연산 가능 시간이 존재한다. 여기서, 상기 데이터 송수신 시간은 미리 정해진 송수신 데이터의 크기에 따라 비례하며 일정한 시간을 가진다.The first central processing unit (CPU1, 721) can receive a synchronization signal from the EtherCAT slave controller (ESC, 710) through the first GPIO pin (723). The first central processing unit (CPU1, 721) generates an external interrupt (XINT) in response to the synchronization signal received from the EtherCAT slave controller (ESC, 710). The first central processing unit (CPU1, 721) processes data transmission and reception functions between the ESC (710) and the MCU (720) in response to an external interrupt (XINT). Afterwards, the first central processing unit (CPU1, 721) processes the controller calculation function for controlling the power conversion device. In the first central processing unit (CPU1, 721), there is a data transmission and reception time between the ESC (710) and the MCU (720) and a controller operation time within the EtherCAT communication cycle. Here, the data transmission and reception time is proportional to the size of the predetermined transmission and reception data and has a constant time.

제1 중앙처리장치(CPU1, 721)는 ESC(710)와 MCU(720) 간의 데이터 송수신 완료 시점을 검출할 수 있다. 제1 중앙처리장치(CPU1, 721)는 ESC(710)와 MCU(720) 간의 데이터 송수신 완료 시점에 플래그(flag) 신호를 제2 중앙처리장치(CPU1, 722)로 전송할 수 있다. 이때, 상기 플래그 신호는 제1 중앙처리장치(CPU1, 721)에 할당된 제2 GPIO 핀(724)에서 제2 중앙처리장치(CPU2, 722)에 할당된 제3 GPIO 핀(725)으로 전송될 수 있다. The first central processing unit (CPU1, 721) can detect the completion of data transmission and reception between the ESC (710) and the MCU (720). The first central processing unit (CPU1, 721) may transmit a flag signal to the second central processing unit (CPU1, 722) when data transmission and reception between the ESC 710 and the MCU 720 is completed. At this time, the flag signal is transmitted from the second GPIO pin 724 allocated to the first central processing unit (CPU1, 721) to the third GPIO pin 725 allocated to the second central processing unit (CPU2, 722). You can.

제2 중앙처리장치(CPU2, 722)는 제1 중앙처리장치(CPU1, 721)로부터 수신된 플래그 신호에 대응하여 외부 인터럽트(XINT)를 발생시킬 수 있다. 제2 중앙처리장치(CPU2, 722)는 외부 인터럽트(XINT)의 발생 시점을 기반으로 ESC(710)와 MCU(720) 간의 데이터 송수신 완료 시점을 검출할 수 있다. The second central processing unit (CPU2, 722) may generate an external interrupt (XINT) in response to the flag signal received from the first central processing unit (CPU1, 721). The second central processing unit (CPU2, 722) can detect the completion of data transmission and reception between the ESC (710) and the MCU (720) based on the occurrence time of the external interrupt (XINT).

제2 중앙처리장치(CPU2, 722)는, 데이터 송수신 완료 시점 검출 시, 제1 중앙처리장치(CPU1, 721)와 데이터를 송수신할 수 있다. 이때, 제2 중앙처리장치(CPU2, 722)는 IPC 통신 프로토콜을 이용하여 데이터를 송수신할 수 있다.The second central processing unit (CPU2, 722) can transmit and receive data with the first central processing unit (CPU1, 721) when detecting the completion of data transmission and reception. At this time, the second central processing unit (CPU2, 722) can transmit and receive data using the IPC communication protocol.

제2 중앙처리장치(CPU2, 722)는 제1 중앙처리장치(CPU1, 721)로부터 수신된 데이터를 이용하여 제어기 연산을 수행할 수 있다. 이때, 상기 제2 중앙처리장치(CPU2, 722)는 제1 중앙처리장치(CPU1, 721)와 동일한 시 구간, 즉 데이터 송수신 완료 시점으로부터 다음 외부 인터럽트 발생 시점까지의 시 구간에 제어기 연산을 수행할 수 있다.The second central processing unit (CPU2, 722) can perform controller calculations using data received from the first central processing unit (CPU1, 721). At this time, the second central processing unit (CPU2, 722) performs the controller operation in the same time period as the first central processing unit (CPU1, 721), that is, the time period from the completion of data transmission and reception to the time of occurrence of the next external interrupt. You can.

제2 중앙처리장치(CPU2, 722)는 제어기 연산 과정을 통해 생성된 데이터를 제1 중앙처리장치(CPU1, 721)로 전송할 수 있다. 제1 중앙처리장치(CPU1, 721)는 제2 중앙처리장치(CPU2, 722)로부터 수신된 데이터를 이더캣 슬레이브 컨트롤러(710)에 전송할 수 있다. The second central processing unit (CPU2, 722) can transmit data generated through the controller calculation process to the first central processing unit (CPU1, 721). The first central processing unit (CPU1, 721) can transmit data received from the second central processing unit (CPU2, 722) to the EtherCAT slave controller 710.

제1 및 제2 중앙처리장치(CPU1/CPU2, 721, 722)는 동일한 시 구간에 제어기 연산을 수행할 수 있으므로, 기존의 싱글코어 MCU를 사용하거나 혹은 기존의 듀얼코어 MCU를 사용한 경우와 비교하였을 때 2배 이상의 제어기 연산 시간을 확보할 수 있다. 또한, 제1 및 제2 중앙처리장치(CPU1/CPU2, 721, 722)는 모두 외부 인터럽트(XINT)를 사용하므로, 제1 및 제2 중앙처리장치(CPU1/CPU2, 721, 722)에서 모두 PWM 기능을 구현할 수 있고, PWM 동기를 맞출 수 있다.Since the first and second central processing units (CPU1/CPU2, 721, 722) can perform controller calculations in the same time period, compared to the case of using an existing single-core MCU or an existing dual-core MCU, It is possible to secure more than twice the controller calculation time. In addition, since both the first and second central processing units (CPU1/CPU2, 721, and 722) use external interrupts (XINT), both the first and second central processing units (CPU1/CPU2, 721, and 722) use PWM Functions can be implemented and PWM synchronization can be achieved.

본 실시 예에 따른 마이크로프로세서(720)는, 상술한 도 5의 마이크로프로세서(520)와 달리, 제1 중앙처리장치(CPU1, 721)와 제2 중앙처리장치(CPU2, 722) 간의 동기를 맞추기 위하여 추가적인 GPIO 핀을 사용하여야 하지만, SPI나 EMIF 통신 인터페이스를 이용한 이더캣 통신 데이터의 송수신 완료 시점을 계산할 필요가 없다.Unlike the microprocessor 520 of FIG. 5 described above, the microprocessor 720 according to this embodiment synchronizes the first central processing unit (CPU1, 721) and the second central processing unit (CPU2, 722). However, there is no need to calculate the completion time of transmission and reception of EtherCAT communication data using the SPI or EMIF communication interface.

이상, 상술한 바와 같이, 본 발명의 다른 실시 예에 따른 전력변환장치용 제어장치는 이더캣 슬레이브 컨트롤러(ESC)의 동기신호 핀과 다수의 중앙처리장치들(CPUs) 중 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀을 연결하고, 상기 제1 중앙처리장치(CPU1)에 할당된 제2 GPIO 핀과 상기 제1 중앙처리장치를 제외한 나머지 중앙처리장치들에 할당된 GPIO 핀들을 연결함으로써, 멀티코어를 구성하는 다수의 중앙처리장치들 간의 동기를 일치시키고, 이를 통해 제어기 연산 시간을 증가시킬 수 있다.As described above, the control device for a power conversion device according to another embodiment of the present invention includes a synchronization signal pin of an EtherCAT slave controller (ESC) and a first central processing unit (CPU) among a plurality of central processing units (CPUs). Connect the first GPIO pin allocated to the first central processing unit (CPU1), and connect the second GPIO pin allocated to the first central processing unit (CPU1) and the GPIO pins allocated to the remaining central processing units except the first central processing unit. By doing so, synchronization between multiple central processing units constituting the multi-core can be achieved, thereby increasing the controller computation time.

이상에서 본 발명의 다양한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although various embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements made by those skilled in the art using the basic concept of the present invention defined in the following claims are also possible. falls within the scope of rights.

100: 전력변환시스템 110: 이더캣 마스터 장치
120: 이더캣 슬레이브 장치 130: 전력변환장치
121: 이더캣 슬레이브 컨트롤러 123: 마이크로프로세서100: Power conversion system 110: EtherCAT master device
120: EtherCAT slave device 130: Power conversion device
121: EtherCAT slave controller 123: Microprocessor

Claims (13)

이더캣 마스터 장치와 데이터를 송수신하는 이더캣 슬레이브 컨트롤러(ESC); 및
상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 데이터를 기반으로 전력변환장치를 제어하기 위한 제어기 연산 기능을 수행하는 둘 이상의 중앙처리장치들(CPUs)을 구비하는 마이크로프로세서(MCU)를 포함하되,
상기 마이크로프로세서(MCU)는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 기반으로 상기 둘 이상의 중앙처리장치들(CPUs) 간의 동기를 일치시키고,
상기 마이크로프로세서(MCU)가 듀얼코어를 지원하는 경우, 상기 마이크로프로세서(MCU)의 제1 및 제2 중앙처리장치(CPU1, CPU2)는 이더캣 통신 주기의 동일한 시 구간에서 상기 제어기 연산 기능을 수행하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.EtherCAT slave controller (ESC) that transmits and receives data to and from the EtherCAT master device; and
A microprocessor (MCU) having two or more central processing units (CPUs) that performs a controller calculation function for controlling the power conversion device based on data received from the EtherCAT slave controller (ESC),
The microprocessor (MCU) matches synchronization between the two or more central processing units (CPUs) based on a synchronization signal received from the EtherCAT slave controller (ESC),
When the microprocessor (MCU) supports dual core, the first and second central processing units (CPU1, CPU2) of the microprocessor (MCU) perform the controller calculation function in the same time period of the EtherCAT communication cycle. A control device for a high-speed communication-based power conversion device, characterized in that. 제1항에 있어서,
상기 이더캣 슬레이브 컨트롤러(ESC)는, 상기 동기신호를 출력하기 위한 동기신호 핀을 포함하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to paragraph 1,
The EtherCAT slave controller (ESC) is a control device for a high-speed communication-based power conversion device, characterized in that it includes a synchronization signal pin for outputting the synchronization signal. 제2항에 있어서,
상기 마이크로프로세서(MCU)는 제1 중앙처리장치(CPU1)에 할당된 제1 GPIO 핀과 제2 중앙처리장치(CPU2)에 할당된 제2 GPIO핀을 포함하며,
상기 동기신호 핀과 상기 제1 및 제2 GPIO 핀이 전기적으로 연결되는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to paragraph 2,
The microprocessor (MCU) includes a first GPIO pin assigned to a first central processing unit (CPU1) and a second GPIO pin assigned to a second central processing unit (CPU2),
A control device for a high-speed communication-based power conversion device, characterized in that the synchronization signal pin and the first and second GPIO pins are electrically connected. 제3항에 있어서,
상기 제1 및 제2 중앙처리장치(CPU1, CPU2)는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 동일한 시점에 발생시키는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to paragraph 3,
The first and second central processing units (CPU1, CPU2) are high-speed communication-based, characterized in that they generate an external interrupt (XINT) at the same time using a synchronization signal received from the EtherCAT slave controller (ESC). Control device for power conversion device. 제4항에 있어서,
상기 제1 중앙처리장치(CPU1)는, 상기 외부 인터럽트(XINT)에 대응하여 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to paragraph 4,
The first central processing unit (CPU1) is a high-speed communication-based device characterized in that it processes data transmission and reception functions between the EtherCAT slave controller (ESC) and the microprocessor (MCU) in response to the external interrupt (XINT). Control device for power conversion devices. 제4항에 있어서,
상기 제2 중앙처리장치(CPU2)는, 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 시간을 계산하고, 상기 계산된 데이터 송수신 시간과 상기 외부 인터럽트(XINT)의 발생 시점을 기반으로 상기 데이터 송수신의 완료 시점을 검출하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to paragraph 4,
The second central processing unit (CPU2) calculates the data transmission and reception time between the EtherCAT slave controller (ESC) and the microprocessor (MCU), and determines the calculated data transmission and reception time and the occurrence time of the external interrupt (XINT). A control device for a high-speed communication-based power conversion device, characterized in that detecting the completion point of the data transmission and reception based on . 삭제delete 제2항에 있어서,
상기 마이크로프로세서(MCU)는 제1 중앙처리장치에 할당된 제1 및 제2 GPIO 핀과 제2 중앙처리장치에 할당된 제3 GPIO 핀을 포함하고,
상기 동기신호 핀과 상기 제1 중앙처리장치에 할당된 제1 GPIO 핀이 전기적으로 연결되고, 상기 제1 중앙처리장치에 할당된 제2 GPIO 핀과 상기 제2 중앙처리장치에 할당된 제3 GPIO 핀이 전기적으로 연결되는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to paragraph 2,
The microprocessor (MCU) includes first and second GPIO pins assigned to a first central processing unit and a third GPIO pin assigned to the second central processing unit,
The synchronization signal pin and the first GPIO pin assigned to the first central processing unit are electrically connected, and the second GPIO pin assigned to the first central processing unit and the third GPIO assigned to the second central processing unit are electrically connected. A control device for a high-speed communication-based power conversion device, characterized in that the pins are electrically connected. 제8항에 있어서,
상기 제1 중앙처리장치는, 상기 이더캣 슬레이브 컨트롤러(ESC)로부터 수신된 동기신호를 이용하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)에 대응하여 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 기능을 처리하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to clause 8,
The first central processing unit generates an external interrupt (XINT) using a synchronization signal received from the EtherCAT slave controller (ESC), and in response to the external interrupt (XINT), the EtherCAT slave controller (ESC) A control device for a high-speed communication-based power conversion device, characterized in that it processes data transmission and reception functions between the microprocessor (MCU) and the microprocessor (MCU). 제8항에 있어서,
상기 제1 중앙처리장치는, 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하고, 상기 검출된 데이터 송수신 완료 시점에 플래그 신호를 상기 제2 중앙처리장치로 전송하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to clause 8,
The first central processing unit detects the completion of data transmission and reception between the EtherCAT slave controller (ESC) and the microprocessor (MCU), and sends a flag signal to the second central processing unit at the completion of the detected data transmission and reception. A control device for a high-speed communication-based power conversion device characterized by transmitting. 제10항에 있어서,
상기 플래그 신호는, 상기 제1 중앙처리장치에 할당된 제2 GPIO 핀에서 상기 제2 중앙처리장치에 할당된 제3 GPIO 핀으로 전송되는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to clause 10,
The flag signal is transmitted from the second GPIO pin allocated to the first central processing unit to the third GPIO pin allocated to the second central processing unit. 제10항에 있어서,
상기 제2 중앙처리장치는, 상기 제1 중앙처리장치로부터 수신된 플래그 신호에 대응하여 외부 인터럽트(XINT)를 발생시키고, 상기 외부 인터럽트(XINT)의 발생 시점을 기반으로 상기 이더캣 슬레이브 컨트롤러(ESC)와 상기 마이크로프로세서(MCU) 간의 데이터 송수신 완료 시점을 검출하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to clause 10,
The second central processing unit generates an external interrupt (XINT) in response to the flag signal received from the first central processing unit, and the EtherCAT slave controller (ESC) based on the occurrence time of the external interrupt (XINT) ) A control device for a high-speed communication-based power conversion device, characterized in that it detects the completion point of data transmission and reception between the microprocessor (MCU) and the microprocessor (MCU). 제12항에 있어서,
상기 제2 중앙처리장치는, 상기 데이터 송수신 완료 시점 검출 시, 상기 제1 중앙처리장치로부터 수신된 데이터를 기반으로 상기 제어기 연산 기능을 수행하는 것을 특징으로 하는 고속통신기반의 전력변환장치용 제어장치.According to clause 12,
The second central processing unit is a high-speed communication-based power conversion device control device, characterized in that when the data transmission and reception completion point is detected, the controller calculation function is performed based on the data received from the first central processing unit. .
KR1020210154495A 2021-11-11 2021-11-11 Control device for power conditioning system based on high speed communication KR102589284B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210154495A KR102589284B1 (en) 2021-11-11 2021-11-11 Control device for power conditioning system based on high speed communication
PCT/KR2021/016492 WO2023085465A1 (en) 2021-11-11 2021-11-12 High-speed-communication-based control device for power conversion apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210154495A KR102589284B1 (en) 2021-11-11 2021-11-11 Control device for power conditioning system based on high speed communication

Publications (2)

Publication Number Publication Date
KR20230068568A KR20230068568A (en) 2023-05-18
KR102589284B1 true KR102589284B1 (en) 2023-10-16

Family

ID=86335961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210154495A KR102589284B1 (en) 2021-11-11 2021-11-11 Control device for power conditioning system based on high speed communication

Country Status (2)

Country Link
KR (1) KR102589284B1 (en)
WO (1) WO2023085465A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210124421A1 (en) * 2019-10-04 2021-04-29 Hrk-Brk Societa' A Responsabilita' Limitata Semplificata Device for human-machine interfacing by means of brain signals and associated interfacing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269338B1 (en) * 1997-12-27 2000-10-16 서평원 exchange eqnipment and data communication method between modules equipped therein
KR100608652B1 (en) * 2004-12-22 2006-08-08 엘지전자 주식회사 System for controlling gpio of dual cpu using ril
KR102225329B1 (en) * 2014-03-03 2021-03-09 삼성전자주식회사 EtherCAT CONTROL DEVICE AND FACTORY AUTOMATION SYSTEM HAVING THE SAME
KR20170089209A (en) * 2016-01-26 2017-08-03 주식회사 혁신전공사 Software safety method based distributed interlocking system
KR102291573B1 (en) * 2017-12-19 2021-08-18 한국전기연구원 Synchronization method and system among multiple MCUs in EtherCAT-based slave system
KR102064327B1 (en) * 2018-02-19 2020-01-10 주식회사 아미텍 Power management system and management control apparatus of the power management system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210124421A1 (en) * 2019-10-04 2021-04-29 Hrk-Brk Societa' A Responsabilita' Limitata Semplificata Device for human-machine interfacing by means of brain signals and associated interfacing method

Also Published As

Publication number Publication date
WO2023085465A1 (en) 2023-05-19
KR20230068568A (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US20130179622A1 (en) System and method for transmitting and receiving data using an industrial expansion bus
CN107707447B (en) Slave station system based on EtherCAT and control method
EP2816428B1 (en) Control device, and control method
CN106603367A (en) CAN bus communication method for time synchronization
US10474598B2 (en) Microcomputer
EP2933697B1 (en) Plc system having a plurality of cpu modules and control method thereof
CN104683335A (en) Modbus-Mechatrolink III protocol conversion device and protocol conversion method thereof
CN110247936B (en) Communication protocol conversion card and communication protocol conversion system
KR102589284B1 (en) Control device for power conditioning system based on high speed communication
KR20180124340A (en) Programmable logic controller
KR101240703B1 (en) Network extension method of programmable logic controller and network extention system using the same
WO2015068891A1 (en) Method and apparatus for scheduling pipeline of multiprocessor-based motion control software
CN111052683B (en) Network system
CN109756361B (en) Real-time Ethernet design method based on general platform
KR20230056527A (en) Control system for power conversion based on high speed communication
JP2001265716A (en) Device and method for transmitting information
JP5239752B2 (en) Synchronous message issuing system, synchronous message issuing method, and synchronous message issuing program
CN211180818U (en) Video processing apparatus
WO1988009532A1 (en) Serial data link for numerical control device
CN211296700U (en) Signal resetting system based on heterogeneous multi-core artificial intelligence chip
CN113721703A (en) Clock synchronization control device, system and control method in multi-channel CPU system
JPS6053342B2 (en) Information transmission method
KR930003450B1 (en) Data communication circuit between processors
JPS6149202A (en) Synchronizing system of programmable controller
JP2009098778A (en) Hub device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant