KR102588852B1 - 나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치 - Google Patents

나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치 Download PDF

Info

Publication number
KR102588852B1
KR102588852B1 KR1020160137504A KR20160137504A KR102588852B1 KR 102588852 B1 KR102588852 B1 KR 102588852B1 KR 1020160137504 A KR1020160137504 A KR 1020160137504A KR 20160137504 A KR20160137504 A KR 20160137504A KR 102588852 B1 KR102588852 B1 KR 102588852B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
nanoparticles
layer
heat
Prior art date
Application number
KR1020160137504A
Other languages
English (en)
Other versions
KR20180044465A (ko
Inventor
김동영
김병걸
장경국
이태양
김소망
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160137504A priority Critical patent/KR102588852B1/ko
Publication of KR20180044465A publication Critical patent/KR20180044465A/ko
Application granted granted Critical
Publication of KR102588852B1 publication Critical patent/KR102588852B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 무기 코어(core)의 표면에 순차적으로 자성 소재로 이루어진 제 1 층과, 카본계 소재로 이루어진 제 2 층을 포함하는 쉘(shell)로 이루어진 나노 입자에 관한 것이다. 쉘을 이루는 자성 소재에 기인하여, 발명의 나노 입자는 인접한 나노 입자와의 자기적 인력에 의하여 자기 조립(self assembly)이 가능하여 다수의 나노 입자가 응집한 형태를 갖는다. 인접한 입자 사이의 접촉 면적이 향상되고, 이에 따라 인접한 입자와의 계면에서 접촉 열저항이 감소하기 때문에, 나노 입자의 최-외각을 구성하는 카본계 소재 특유의 높은 열전도율을 유지할 수 있다. 따라서 본 발명은 표시장치에서 방열 특성이 요구되는 부위에서 열전도성 계면 물질(thermal interface material; TIM)로 활용될 수 있다.

Description

나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치{NANO PARTICLE, LED ASSEMBLY AND DISPLAY DEVICE USING THE PRTICLE}
본 발명은 무기 입자에 관한 것으로, 더욱 상세하게는 고효율의 열전도 특성을 가지는 나노 입자 및 이 나노 입자가 적용된 발광다이오드 어셈블리 및 표시장치에 관한 것이다.
평판표시장치의 주류를 이루었던 액정표시장치(Liquid Crystal Display Device; LCD)를 대신하여 유기발광다이오드(Organic Light Emitting Diode; OLED) 표시장치가 주목을 받고 있다. 유기발광다이오드는 정공 주입 전극과 유기발광층 및 전자 주입 전극으로 구성되는데, 정공 주입 전극과 전자 주입 전극에서 각각 주입된 정공과 전자가 유기발광층에서 결합하여 생성되는 여기자(exciton)가 여기 상태로부터 기저 상태로 떨어질 때 발생하는 에너지에 의하여 발광한다.
즉, 유기발광다이오드 표시장치는 자체 발광 특성을 가지므로, 액정표시장치와 달리 별도의 광원을 필요로 하지 않기 때문에 표시장치의 두께와 무게를 줄일 수 있다. 또한 유기발광다이오드 표시장치는 낮은 소비 전력, 높은 휘도 및 우수한 반응 속도 등의 고품위 특성을 보여주고 있어 차세대 표시장치로 크게 각광을 받고 있다.
일반적으로 유기발광다이오드 표시장치는 유기발광다이오드를 가지는 표시패널과, 표시패널과 결합하여 표시패널을 지지하는 백커버를 포함하며, 백커버의 배면으로는 다수의 회로 소자 등으로 구성되는 시스템 보드와 같은 회로부가 위치한다. 회로부를 구성하는 회로 소자에서 발생되는 고온의 열이 표시패널로 전달되어, 표시패널의 박막트랜지스터나 유기발광층을 열화시킨다. 열화된 유기발광층의 소재가 변성 및 분해되어 화소영역 사이의 휘도 편차가 일어나고, 잔상 등 화질 저하와 소자의 수명 저하를 초래한다.
특히 유기발광다이오드 표시장치가 점점 대면적화되고 있는데, 이러한 열화 문제는 더욱 두드러진다. 이러한 문제점을 해소하기 위하여, 회로부를 백커버로부터 멀리 위치시켜 회로부에서 발생되는 열이 표시패널로 전달되는 것을 방지하고자 하는 시도가 있으나, 이는 유기발광다이오드 표시장치의 두께를 증가시키는 문제를 야기한다.
이를 방지하기 위하여 수지 성분을 매트릭스로 사용하고 열전도성 필러(filler)를 이용한 방열 소재가 채택되기도 한다. 하지만, 매트릭스로서 열가소성 엘라스토머를 사용하는 경우 딱딱하고 깨지기 쉬울 뿐만 아니라, 성형성도 좋지 않다. 또한, 열전도성 필러의 대표 물질인 알루미나는 표면 경도가 높기 때문에, 열가소성 성형기를 사용할 경우에 마모 문제가 발생하는 등의 문제가 있다.
뿐만 아니라, 종래 열전도성 필러를 사용하더라도 방열 특성이 충분히 발휘되지 못하고 있다. 이로 인하여 회로부에서 발생하는 열이 표시패널로 전달되어, 화질 저하와 소자의 수명 저하 문제를 완전히 해결하지 못하고 있다.
본 발명의 목적은 높은 열전도율을 가지는 나노 물질을 제공하고자 하는 것이다.
본 발명의 다른 목적은 상기 나노 물질을 열전도성 계면 물질(thermal interface material; TIM)로 적용하여 방열 특성을 향상시킨 발광다이오드 어셈블리, 표시장치용 구조체 및 표시장치를 제공하고자 하는 것이다.
본 발명의 일 측면에 따르면, 본 발명은 무기 코어(core)와, 상기 무기 코어를 에워싸는 쉘(shell)을 포함하고, 상기 쉘은 자성(magnetic) 물질로 이루어지는 제 1 층과, 카본계 소재로 이루어지는 제 2 층으로 이루어지는 제 2 층을 포함하는 나노 입자를 제공한다.
본 발명의 나노 입자는 인접한 나노 입자끼리 자리 조립되어 응집 구조를 가지기 때문에, 인접한 입자와 밀착된다. 입자 사이에 존재하는 갭(gap)으로 인한 접촉 열저항이 증가하지 않으므로, 나노 입자의 최-외각을 구성하는 카본계 소재의 높은 열전도율을 유지할 수 있다.
본 발명의 다른 측면에 따르면, 본 발명은 전술한 나노 입자가 발광다이오드 패키지의 주변에 위치하는 열전달 부재로 적용된 발광다이오드 어셈블리를 제공한다.
본 발명의 또 다른 측면에 따르면, 본 발명은 발광다이오드 어셈블리를 포함하는 백라이트 유닛 및 액정표시장치를 제공한다.
본 발명의 또 다른 측면에 따르면, 본 발명은 전술한 나노 입자가 표시패널을 지지하는 구조체와, 회로부 사이의 열전달 부재로 적용된 표시장치를 제공한다.
본 발명에서는 무기 코어(core) 입자의 표면에 자성 소재로 이루어진 제 1 층과 카본계 소재로 이루어진 제 2 층으로 구성되는 쉘(shell)이 에워싸고 있는 나노 입자를 제안한다.
본 발명의 나노 입자는 쉘을 형성하는 제 1 층의 자성 소재를 가지고 있으므로, 인접한 나노 입자의 반대 극성을 가지는 자성 소재와의 인력에 의하여 자기 조립이 가능하다. 자기 조립에 의하여 나노 입자가 응집(aggregation) 구조를 형성하면서, 입자 사이에 갭(gap)이 존재하지 않거나 입자 사이의 갭을 최소한으로 구현할 수 있다. 이처럼 본 발명의 나노 입자 사이에 갭을 형성하지 않으면서 나노 입자끼리 강하게 밀착하여 접촉하기 때문에, 나노 입자 사이에 존재하는 갭으로 인한 접촉 열저항이 증가하지 않게 되고, 열전도율이 저하되지 않는다.
이에 따라, 본 발명에 따른 나노 입자의 최-외각을 구성하는 카본계 소재 특유의 높은 열전도율을 유지할 수 있다.
따라서, 본 발명에 따라 자기 조립이 가능한 나노 입자의 우수한 열전도 특성을 이용하여, 표시장치에서 방열 특성이 요구되는 부재에서 본 발명의 나노 입자를 열전도성 계면 물질(thermal interface material; TIM)로 활용될 수 있다.
예를 들어, 본 발명에 따른 나노 입자는 표시패널을 지지하는 구조체와 회로부 사이에 열전도성 계면 물질로 활용하여 회로부에서 발생하는 열이 표시패널로 전달되어 표시패널 내부의 박막트랜지스터 소자 및/또는 유기물 소재가 열화되는 것을 방지할 수 있다.
또한, 본 발명에 따른 나노 입자는 발광다이오드 패키지에도 적용하여, 발광다이오드 광원에서 발생하는 열에 의하여 형광체가 열화되는 것을 방지할 수 있으며, 발광다이오드의 수명이 저하되는 것을 방지하여, 표시패널에서의 화질 저하 등의 문제를 해결할 수 있다.
도 1은 본 발명의 예시적인 실시형태에 따른 단위 나노 입자를 개략적으로 도시한 도면이다.
도 2a는 본 발명의 예시적인 실시형태에 따른 나노 입자가 자기 조립을 통하여 응집 구조를 형성하고 있는 형태를 개략적으로 도시한 도면이고, 도 2b는 응집 구조를 가지는 본 발명의 나노 입자가 양호한 열전도율을 가지는 것을 개략적으로 도시한 도면이다.
도 3은 본 발명의 예시적인 실시형태에 따라, 표시패널을 지지하는 구조체와, 그 하부의 회로부 사이에 본 발명의 나노 입자가 적용된 표시장치를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 예시적인 실시형태에 따른 표시장치를 구성하는 유기발광 표시패널을 개략적으로 도시한 단면도이다.
도 5는 본 발명의 다른 예시적인 실시형태에 따라 나노 입자가 적용될 수 있는 표시장치를 개략적으로 도시한 단면도이다.
도 6은 본 발명의 다른 예시적인 실시형태에 따른 표시장치를 구성하는 액정 패널을 개략적으로 도시한 단면도이다.
도 7a 및 도 7b는 각각 본 발명의 예시적인 실시형태에 따라 나노 입자가 발광다이오드 패키지의 외측을 에워싸는 열전달 부재로 적용된 발광다이오드 어셈블리를 개략적으로 도시한 도면이다.
도 8은 본 발명의 다른 예시적인 실시형태에 따른 표시장치에서 나노 입자가 적용된 발광다이오드 어셈블리에서 열이 외부로 방출되는 형태를 개략적으로 도시한 도면이다.
도 9a 및 도 9b는 각각 본 발명의 다른 예시적인 실시형태에 따라 나노 입자가 인쇄회로기판과 방열 부재 사이에서 열전달 부재로 적용된 발광다이오드 어셈블리를 개략적으로 도시한 도면이다.
이하, 필요한 경우에 첨부하는 도면을 참조하면서 본 발명을 보다 상세하게 설명한다.
[나노 입자]
도 1은 본 발명의 예시적인 실시형태에 따른 단위 나노 입자를 개략적으로 도시한 도면이고, 도 2a는 본 발명의 예시적인 실시형태에 따른 나노 입자가 자기 조립을 통하여 응집 구조를 형성하고 있는 형태를 개략적으로 도시한 도면이고, 도 2b는 응집 구조를 가지는 본 발명의 나노 입자가 양호한 열전도율을 가지는 것을 개략적으로 도시한 도면이다.
도 1에 도시한 바와 같이, 본 발명에 따른 단위 구조의 나노 입자(100)는 무기 코어(core, 110)와, 무기 코어(110)의 외각을 에워싸는 쉘(shell, 120)로 이루어진다. 쉘(120)은 크게 자성 물질로 이루어지며 무기 코어(110) 바로 바깥에 위치하는 제 1 층(제 1 레이어, 122)와, 제 1 층(122)의 바깥에 위치하는 제 2 층(제 2 레이어, 124)을 포함한다. 이때, 쉘(120)을 구성하는 제 1 층(122)은 자성(magnetic) 소재로 이루어질 수 있고, 제 2층(124)은 카본계(carbon based) 소재로 이루어질 수 있다.
하나의 예시적인 실시형태에서, 무기 코어(110)는 열전도율이 양호하며 가공성이 용이한 무기물로 이루어질 수 있다. 예를 들어, 무기 코어(110)는 실리콘 카바이드(SiC; 열전도율 130 내지 200 W/mK), 베릴륨 옥사이드(BeO; 열전도율 260 W/mK), 알루미늄 나이트라이드(AlN; 열전도율 320 W/mK), 알루미나(Al2O3; 열전도율 25 내지 35 W/mK) 및 보론 나이트라이드(BN; hexagonal 형태의 BN의 열전도율 1700 내지 2000 W/mK)로 구성되는 군에서 선택될 수 있다. 하지만, 본 발명에 따른 나노 입자(100)에서 열전도율은 실질적으로 최-외각을 구성하는 제 2 층(124)의 카본계 소재에 주로 의존하기 때문에, 무기 코어(110)를 구성하는 무기물로서 전술한 무기물 이외에도 다른 무기물이 채택될 수 있다.
무기 코어(110)로서 50 내지 500 nm, 바람직하게는 100 내지 500 nm의 평균 입자 크기를 가지는 무기 입자를 사용할 수 있다. 무기 코어(110)의 평균 입자 크기가 50 nm 미만인 경우, 입자 크기의 감소에 기인하는 무기 코어(100)의 유동 특성이 변하게 되어, 쉘(120)을 형성하기 위한 증착 공정 중의 유동층(fluidized bed) 반응에서 무기 코어(110)의 외측으로 자성 소재 및/또는 카본계 소재가 효율적으로 증착되지 않아, 쉘(120)을 구성하는 자성 소재 및/또는 카본계 소재를 무기 코어(110)의 외측으로 균일하게 증착하기 곤란할 수 있다.
한편, 무기 코어(110)의 평균 입자 크기가 500 nm를 초과하는 경우, 후술하는 것처럼 나노 입자로 이루어지는 제 1층(122)에 의하여 나노 입자(100)가 인접한 나노 입자와 자기 조립을 할 때, 단위 나노 입자의 계면에서 인접한 나노 입자와의 접촉 면적이 작아질 수 있다. 이 때문에 나노 입자가 자가 조립에 의하여 응집 구조를 형성하더라도, 인접한 나노 입자 사이에 갭(gap)이 존재하여 접촉 열저항이 감소하지 않게 되고, 열전도율의 향상이 발생하지 않을 수 있다.
쉘(120)을 구성하는 내부 층인 제 1 층(122)은 자성 소재로 이루어질 수 있다. 본 발명에 따른 나노 입자(100)는 제 1 층(11220)을 구성하는 자성 소재에 의한 자기적 인력을 통하여 인접한 나노 입자끼리 자기 조립(self assembly)할 수 있다.
자기 조립을 유도하기 위하여 제 1 층(122)을 구성하는 나노 소재는 강자성 소재로 이루어질 수 있다. 예를 들어, 제 1층(122)은 철(Fe), 코발트(Co), 니켈(Ni), 이들의 혼합물, 이들의 산화물, 다른 금속성 소재와의 혼합물, 다른 금속성 소재와 이들 산화물의 혼합물 등의 강자성 소재로 이루어질 수 있다. 보다 구체적으로, 제 1층(122)은 철(Fe), 코발트(Co), 니켈(Ni), 페릭 옥사이드(Fe2O3), FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, MnOFe2O3, 망간 비스무스(manganese bismuthide, MnBi), 망간안티몬(manganese antimonide, MnSb), 망간비소(manganese arsenide, MnAs) 등의 강자성 소재로 이루어질 수 있다.
하나의 예시적인 실시형태에서, 제 1 층(122)을 형성하기 위하여 전술한 강자성 소재와 유기 성분이 화학 결합을 가지고 있는 소재가 사용될 수 있다. 이러한 소재로서는 메탈로센(metallocene)을 들 수 있으며, 특히 페로센(ferrocene; C10H10Fe) 또는 그 유도체와 같은 유-무기 복합 소재가 사용될 수 있다. 예를 들어, 화학기상증착(chemical vapor deposition, CVD) 등의 공정을 통하여 자성 소재로 이루어지는 제 1 층(122)을 무기 코어(110)의 외측에 증착하고자 하는 경우, 자성 소재의 소스로서 유기 성분을 포함한다면, 상대적으로 낮은 공정 온도에서 증착 공정이 수행될 수 있다.
하나의 예시적인 실시형태에서, 자성 소재로 이루어지는 제 1 층(122)은 3 내지 10 nm, 바람직하게는 3 내지 5 nm의 두께를 가질 수 있다. 제 1 층(122)의 두께가 3 nm 미만인 경우, 자성 특성이 저하될 우려가 있고, 제 1 층(122)의 두께가 10 nm를 초과하는 경우, 막의 강도, 균일성에 문제가 있어서 균열이 생길 수 있다. 제 1 층(122)의 두께는 후술하는 증착 공정에서 증착 반응 조건을 조절하여 제어할 수 있다.
제 2 층(124)은 카본계 소재로 이루어지는데, 일례로 카본계 소재는 열전도율이 양호한 그래핀(graphene), 그래파이트(graphite) 또는 탄소나노튜브(carbon nanotube; CNT)일 수 있다. 카본계 소재로 사용되는 그래핀은 단층(mono layer) 그래핀 또는 수층(few layer) 그래핀(일례로 2 내지 3층 그래핀)일 수 있으며, 탄소나노튜브(CNT)는 단일벽탄소나노튜브(Single wall carbon nanotube; SWCNT), 이중벽탄소나노튜브(double wall carbon nanotube; DWCNT) 또는 다중벽탄소나노튜브(multi wall carbon nanotube; MWCNT)일 수 있다.
하나의 예시적인 실시형태에서, 카본계 소재로 이루어지는 제 2 층(124)은 1 내지 10 nm, 바람직하게는 1 내지 3 nm의 두께를 가질 수 있다. 제 2 층(124)의 두께가 1 nm 미만인 경우, 카본계 소재 특유의 높은 열전도율을 얻기 곤란하고, 제 2 층(124)의 두께가 10 nm를 초과하는 경우, bulky한 특성으로 인하여 열전도율이 저하될 우려가 있다. 후술하는 것처럼, 제 2 층(124)을 증착할 때, 증착 공정 조건을 조절함으로써, 제 2 층(124)의 두께를 전술한 범위로 제어할 수 있다.
본 발명에 따른 나노 입자(100)는 최-외각에 열전도율이 우수한 카본계 소재, 예를 들어 그래핀으로 이루어져 있으므로 열전도율이 우수하다. 특히, 쉘(120)을 구성하는 제 1 층(122)이 자성 소재로 이루어져 있기 때문에, 단위 나노 입자(100)는 인접한 나노 입자 중의 자기적 반대 극성을 가지는 인접한 나노 입자를 구성하는 제 1 층의 자성 소재와 자기적 인력에 의하여 자기 조립(self assembly)이 가능하다. 이에 따라, 도 2a에 도시한 바와 같이 본 발명에 따른 나노 입자(100)는 인접한 나노 입자끼리의 자기 조립에 의하여 응집(aggregation) 구조(200)를 갖는다.
각각의 단위 나노 입자 형태로 존재하는 경우, 인접한 나노 입자와의 계면에 갭(gap)이 존재하는데, 통상 이러한 갭은 열전도율이 낮은 공기(열전도율 0.025 W/mk)로 채워지게 되므로, 전체 나노 입자의 열전도율이 감소한다. 다시 말하면, 한 입자와 인접 입자의 접촉 계면 사이의 빈 공간인 갭이 적을수록 입자 사이의 접촉 열저항이 작아져 열을 쉽게 전달할 수 있다. 따라서 인접한 나노 입자와 접촉하지 않고 단위 나노 입자 형태의 구조를 갖는다면, 인접한 나노 입자 사이의 계면에 존재하는 갭에 의하여 접촉 열저항이 크게 상승하고, 이로 인하여 전체 나노 입자의 열전도율이 크게 저하된다.
하지만, 본 발명의 나노 입자(100)는 자기 조립에 의하여 응집 구조(200)를 형성할 수 있기 때문에, 나노 입자(100)와 인접한 나노 입자 사이의 갭을 없애거나 최소화할 수 있다. 이에 따라, 단위 나노 입자(100)와 인접 나노 입자의 계면 사이에서의 접촉 열저항을 감소시킬 수 있고, 전체 입자에서의 열전도율이 저하되지 않는다. 다시 말하면, 본 발명의 나노 입자가 자기적 인력에 의하여 인접한 나노 입자와 자기 조립하여 응집 구조(200)를 형성함으로써, 단위 나노 입자(100, 도 1 참조)의 최-외각을 구성하는 제 2 층(1242, 도 1 참조)을 구성하는 카본계 소재 특유의 높은 열전도율이 저하되지 않고 유지될 수 있다(도 2b 참조).
계속해서, 본 발명에 따른 나노 입자(100)를 제조하는 방법에 대해서 설명한다. 본 발명에 따른 나노 입자는 무기 물질을 연속적으로 증착할 수 있는 임의의 공정을 이용할 수 있다. 예를 들어, 열증발 진공증착(Thermal evaporation deposition), 스퍼터링 증착(Sputtering deposition), 이온빔 보조증착 (Ion-beam assisted deposition)과 같은 물리적 증착 공정을 이용할 수도 있지만, 그 외에도 다른 증착 공정을 이용할 수 있다. 하나의 예시적인 실시형태에서, 상압 공정이 가능하고, 고순도/고정밀의 박막을 형성할 수 있으며, 우수한 스텝 커버리지(step coverage)를 확보할 수 있는 화학기상증착(Chemical vapor deposition; CVD), 예를 들어 유동층(fluid bed) 화학기상증착 공정을 이용하여 본 발명에 따라 자기 조립이 가능한 나노 입자를 제조할 수 있다.
먼저, 쉘(120)을 구성하는 박막을 형성하기 전에 적절한 크기, 예를 들어 50 내지 100 nm의 평균 입자 크기를 가지는 무기 코어(110)를 준비한다. 이때, CVD 공정을 위한 무기 코어(110)를 반응 챔버로 유입하기 위하여, 불활성의 운반 가스(carrier gas; 일례로 아르곤(Ar) 가스)를 사용할 수 있으며, 필요한 경우에 무기 코어(110) 입자의 표면을 에칭하여 밀착력이 우수한 증착막을 형성할 수 있도록 물(H2O)을 사용할 수 있다. 물은 아르곤 등의 불활성 가스를 이용하여 버블링 상태로 제공될 수 있다. 무기 코어 입자, 불활성 가스 및 물의 혼합 매체를 반응 챔버 내부로 유입하고 반응 챔버의 온도를 대략 800 내지 1200℃로 상승시키고, 다시 세정 가스(일례로 질소 가스, 산소 가스 등)를 사용하여 무기 코어(110) 입자의 표면을 세정(cleaning)할 수 있다.
이어서, 자성 소스를 이용한 증착 공정을 수행하여 제 1 층(122)을 증착한다. 하나의 예시적인 실시형태에서, 자성 소스로서 고상(solid phase) 자성 소스를 이용하는 경우, 자성 소스를 반응 챔버로 공급하기 전에 자성 소스가 기화되기에 충분한 온도로 상승시켜 기상(gas phase) 자성 소스를 얻는다. 일례로 자성 소스로서 고상(solid phase) 페로센을 사용한 경우, 고상 페로센이 로딩된 밀폐된 스테인리스 용기와 같은 자성 소스 저장 용기를 90 내지 130℃의 온도로 상승시켜 페로센을 열분해시킴으로써 기상 자성 소스를 얻을 수 있다.
얻어진 기상 자성 소스를 증착 공정이 수행되는 반응 챔버 내부로 유입하기 위하여 불활성의 아르곤(Ar) 가스와 같은 불활성 가스가 사용될 수 있으며, 에칭 효과를 수행하기 위한 물(H2O) 및/또는 페로센 소스의 증착을 원활하게 수행하기 위한 산소 가스(O2)가 또한 사용될 수 있다. 전술한 바와 같이 제 1 층(122)의 두께는 3 내지 10 nm인 것이 바람직할 수 있는데, 자성 소스 가스의 유입 유량과 운반 가스의 유입 유량, 증착 반응 온도 및/또는 증착 반응 시간을 조절함으로써, 제 1 층(122)의 두께를 전술한 범위로 제어할 수 있다.
예시적인 실시형태에서, 자성 소스로서 페로센을 사용한 경우, 기체 상태의 페로센 소스는 대략 10 내지 50 sccm(standard cubic centimeter/minute)의 유량으로 반응 챔버 내부로 공급될 수 있다. 이때, 아르곤(Ar)과 같은 불활성 가스를 운반 가스(carrier gas)로 사용할 수 있다. 또한, 증착된 자성 막의 표면을 에칭하면서 밀착력을 향상시키기 위한 물(H2O)과, 페로센 소스를 분해하여 증착을 원활하게 수행하기 위한 산소 가스 등이 운반 가스 및 페로센 소스 가스와 함께 공급될 수 있다. 이때, 물은 운반 가스를 이용하여 버블링 형태로 반응 챔버 내부로 공급될 수 있다.
하나의 예시적인 실시형태에서, 반응 챔버로 공급되는 전체 성분 중에서 자성 소재로 사용되는 페로센 소스 가스는 대략 10 내지 50 sccm(전체 성분 중에서 0.2 내지 1.0 부피%)의 유량으로 공급될 수 있으며, 물은 대략 50 내지 200 ppmv(parts per million volume), 산소 가스는 전체 유입 성분 중에서 대략 0.5 내지 2.0 부피%이고 나머지는 운반 가스일 수 있다. 자성 소스의 공급 유량이 10 sccm 미만이면 자성 소스의 양이 너무 적어 증착 공정을 제어하기 어렵고, 자성 소스의 공급 유량이 50 sccm을 초과하면 자성 소스의 양이 너무 많아져서 원하는 증착막 두께를 얻기 위한 증착 시간이 짧아지면서, 균일한 증착막을 얻기 곤란할 수 있다.
하나의 예시적인 실시형태에서, 페로센 소스를 이용하여 자성 소재로 이루어지는 제 1 층(122)을 증착하기 위한 증착 반응의 온도는 600 내지 1000℃, 바람직하게는 700 내지 900℃이고, 증착 반응 시간은 10초 내지 60초, 바람직하게는 20초 내지 60초이다.
제 1 층(122)이 무기 코어(110)의 표면에 증착된 뒤에, 카본계 소스를 이용하여 제 1 층(122)의 외측으로 제 2 층(124)을 증착한다. 카본계 소스로서는 기체 상태의 아세틸렌(C2H2), 에틸렌(C2H4), 메탄(CH4), 프로판(C3H8) 등을 사용할 수 있지만, 본 발명이 이에 한정되는 것은 아니다. 제 1 층(122)을 형성할 때와 마찬가지로, 카본계 소스를 반응 챔버 내부로 유입할 때, 아르곤 등의 운반 가스 이외에도, 증착된 막의 표면에서 에칭 작용을 하는 물이 사용될 수 있다. 또한, 자성막을 형성할 때 사용되었던 산소 가스로 인하여 자성막 중에 함유된 산소 성분을 제거하기 위한 환원 가스로서 수소 가스(H2)가 사용될 수 있다.
전술한 바와 같이 제 2 층(124)의 두께는 1 내지 10 nm인 것이 바람직할 수 있는데, 카본계 소스의 공급 유량, 증착 반응 시간 및 증착 반응 온도를 조절함으로써, 제 2 층(124)의 두께를 전술한 범위로 제어할 수 있다.
예시적인 실시형태에서, 제 2 층(124)의 두께를 전술한 범위로 제어하기 위하여, 운반 가스를 포함하여 반응 챔버 내부로 유입되는 매질 중에 카본계 소스는 대략 0.2 내지 1.4 부피%의 양으로 포함될 수 있다. 카본계 소스를 이용하여 제 2 층(124)을 형성하기 위한 증착 반응 시간은 10초 내지 60초, 증착 온도는 800 내지 1000℃일 수 있다. 하나의 예시적인 실시형태에서, 카본계 소스, 운반 가스, 물 및 수소 가스 등을 포함한 전체 유량은 대략 1000 sscm일 수 있다. 이때, 반응 챔버로 공급되는 전체 성분 중에서 카본계 소스는 0.2 내지 1.4 부피%의 비율로 포함될 수 있으며, 물은 대략 50 내지 200 ppmv(parts per million volume), 수소 가스는 대략 5 내지 15 부피%이고 잔량은 아르곤과 같은 운반 가스일 수 있다. 선택적으로, 카본계 소스를 포함하여 반응 챔버 내부로 유입되는 전체 가스의 유량은 반응기 내부의 부피 및 내부에 로딩(loading)되는 나노 입자들의 유동 상태에 따라 다르게 조절될 수도 있다. 이러한 공정을 통하여 그래핀 구조를 가지는 카본계 소재의 제 2 층(124)을 증착할 수 있다.
한편, 카본계 소재로서 탄소나노튜브를 증착하고자 하는 경우, 전기방전법(Arc-discharge), 레이저증발법(Laser-ablation)을 사용할 수도 있지만, 경제적인 공정으로서 촉매화학기상증착법(Catatlytic Chemical Vapor Depostion)을 사용하여, 탄소나노튜브의 길이, 두께 등을 용이하게 제어할 수 있다. 촉매화학기상증착법의 일예로서, 촉매 금속을 증착시킨 뒤에, 아세틸렌 등의 카본계 소스를 이용할 수도 있고, 반응 가스와 유기 금속 촉매를 직접 공급하는 기상합성법 또는 유기화합물의 열분해법을 사용할 수도 있다. 그 외에도, 열화학기상증착법이나 플라즈마강화화학기사증착법(Plasma Enhanced CVD; PECVD) 등의 공정을 이용하여 탄소나노튜브를 성장, 증착할 수 있다.
[열전도성 계면 물질로의 응용]
전술한 바와 같이, 본 발명에 따른 나노 입자는 인접한 나노 입자끼리 자기 조립하여 응집 구조를 형성할 수 있는다. 본 발명의 나노 입자는 인접한 나노 입자 사이에 존재하는 갭(gap)에 의하여 접촉 열저항이 감소하지 않기 때문에 우수한 열전도율을 발휘할 수 있다. 따라서 본 발명에 따라 응집 구조를 가지는 나노 입자는 표시장치에서 방열 특성이 요구되는 부재에서 열전도성 계면 물질(thermal interface material, TIM)로 활용될 수 있는데, 이에 대해서 설명한다.
[제 1 실시형태]
본 발명의 제 1 실시형태는 전술한 응집 구조를 가지는 나노 입자가 표시패널을 지지하는 구조체와, 다수의 회로 소자가 위치하는 회로부 사이의 열전도성 계면 물질로 활용된 형태이다. 도 3은 본 발명의 예시적인 실시형태에 따라, 표시패널을 지지하는 구조체와, 그 하부의 회로부 사이에 본 발명의 나노 입자가 적용된 표시장치를 개략적으로 도시한 단면도이다. 도 4는 본 발명의 예시적인 실시형태에 따른 표시장치를 구성하는 유기발광 표시패널을 개략적으로 도시한 단면도이다.
도 3에 도시한 바와 같이, 본 발명의 예시적인 실시형태에 따른 표시장치(300)는 표시패널(400), 표시패널(300400)의 최-외층을 보호하는 커버 윈도우(310), 표시패널(400)을 지지하는 구조체(320), 구조체(320)의 하부에 위치하는 회로부(340) 및 구조체(320)와 회로부(340) 사이에 위치하는 열전달 부재(330)를 포함하고, 선택적으로 구조체(320)와 열전달 부재(330) 사이에 위치하는 방열 부재(360)를 포함한다. 이하, 본 실시형태와 관련해서, 커버 윈도우(310)가 위치하는 쪽을 상부, 전면, 상면, 전방 등으로 정의하고, 회로부(340)가 위치하는 쪽을 하부, 하면, 배면, 후방 등으로 정의하지만, 이는 설명의 편의를 위한 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.
예시적인 실시형태에서, 표시패널(400)은 유기발광 표시패널일 수 있는데, 도 4을 참조하면서 유기발광 표시패널로서의 표시패널(400)에 대해서 살펴본다.
유기발광 표시패널(400)은 구동 박막트랜지스터(DTr)과, 구동 박막트랜지스터(DTr)를 덮는 평탄화층(444) 상에 위치하며 구동 박막트랜지스터(DTr)에 연결되는 유기발광다이오드(E)를 포함한다. 구동 박막트랜지스터(DTr)는, 반도체층(424), 게이트 전극(412), 소스 전극(432) 및 드레인 전극(434)을 포함하는데, 도 4에서는 코플라나(coplanar) 구조의 박막트랜지스터(DTr)를 나타낸다.
어레이 기판을 구성하는 제 1 기판(401)과, 제 1 기판(101)과 마주하는 제 2 기판(402)이 합착하여 유기발광 표시패널(400)을 형성한다. 제 1 기판(401)과, 제 2 기판(402)은 유리 기판, 얇은 플렉서블(flexible) 기판 또는 고분자 플라스틱 기판일 수 있다. 예를 들어, 플렉서블 기판은 폴리에테르술폰(Polyethersulfone, PES), 폴리에틸렌나프탈레이트(polyethylenenaphthalate, PEN), 폴리이미드(polyimide, PI), 폴리에틸렌테레프탈레이트(polyethylene Terephthalate, PET) 및 폴리카보네이트(polycarbonate, PC) 중 어느 하나로 형성될 수 있다.
구동 박막트랜지스터(DTr)와, 유기발광층(453)이 형성되는 유기발광다이오드(E)가 위치하는 제 1 기판(401)은 어레이 기판을 이룬다. 제 1 기판(401)은 인캡 기판이라고 불리는 제 2 기판(402)에 의하여 인캡슐레이션(encapsulation)된다. 예를 들어, 제 1 기판(401)과 제 2 기판(402)은 접착 필름(405)을 통해 인캡슐레이션되어 패널 상태를 유지한다.
제 1 기판(401) 상의 화소영역(P)에는 구동 박막트랜지스터(DTr)가 위치한다. 구체적으로, 제 1 기판(401) 상부에 반도체층(424)이 형성된다. 예를 들어, 반도체층(424)은 산화물 반도체 물질로 이루어질 수 있다. 이 경우 반도체층(424) 하부에는 차광패턴(미도시)과 버퍼층(미도시)이 형성될 수 있으며, 차광패턴은 반도체층(424)으로 빛이 입사되는 것을 방지하여 반도체층(424)이 빛에 의해 열화되는 것을 방지한다. 이와 달리, 반도체층(424)은 다결정 실리콘으로 이루어질 수 있는데, 이 경우 그 중앙부는 채널을 이루는 액티브 영역(424a)을 형성하고, 액티브 영역(424a)의 양 측면으로 고종도의 불순물이 도핑되어 이루어지는 소스 및 드레인 영역(424b, 424c)을 구성한다.
반도체층(424) 상부에 절연물질로 이루어진 게이트 절연막(414)이 제 1 기판(401) 전면에 형성된다. 게이트 절연막(414)은 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질로 이루어질 수 있다. 게이트 절연막(414) 상부에는 금속과 같은 도전성 물질로 이루어진 게이트 전극(412)이 반도체층(424)의 중앙에 대응하여 형성된다. 또한, 게이트 절연막(414) 상부에는 게이트 배선(미도시)과 제 1 캐패시터 전극(미도시)이 형성될 수 있다. 게이트 배선은 제 1 방향을 따라 연장되고, 제 1 캐패시터 전극은 게이트 전극(412)에 연결될 수 있다. 한편, 게이트 절연막(414)이 제 1 기판(401) 전면에 형성되어 있으나, 게이트 절연막(414)은 게이트 전극(412)과 동일한 모양으로 패터닝 될 수도 있다.
게이트 전극(412) 상부에는 절연물질로 이루어진 층간 절연막(442)이 제 1 기판(401) 전면에 형성된다. 층간 절연막(442)은 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질로 형성되거나, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기절연물질로 형성될 수 있다.
층간 절연막(442)은 반도체층(424)의 양 측면, 예를 들어 소스 및 드레인 영역(424b, 424c)을 각각 노출하는 제 1 및 제 2 반도체층 컨택홀(436, 438)을 갖는다. 제 1 및 제 2 반도체층 컨택홀(436, 438)은 게이트 전극(412)의 양측에서 게이트 전극(412)과 이격되어 위치한다. 여기서, 제 1 및 제 2 반도체층 컨택홀(436, 438)은 게이트 절연막(414) 내에도 형성된다. 이와 달리, 게이트 절연막(414)이 게이트 전극(412)과 동일한 모양으로 패터닝 될 경우, 제 1 및 제 2 반도체층 컨택홀(436, 438)은 층간 절연막(442) 내에만 형성된다.
층간 절연막(442) 상부에는 금속과 같은 도전성 물질로 이루어진 소스 전극(432)과 드레인 전극(436)이 형성된다. 또한, 층간 절연막(442) 상부에는 제 2 방향을 따라 연장되는 데이터 배선(미도시)과 전원 배선(미도시) 및 제 2 캐패시터 전극(미도시)이 형성될 수 있다.
소스 전극(432)과 드레인 전극(436)은 게이트 전극(412)을 중심으로 이격되어 위치하며, 각각 제 1 및 제 2 반도체층 컨택홀(436, 438)을 통해 반도체층(424)의 양측과 접촉한다. 도시하지 않았지만, 데이터 배선은 제 2 방향을 따라 연장되고 게이트 배선과 교차하여 화소영역(P)을 정의하며, 고전위 전압을 공급하는 전원 배선은 데이터 배선과 이격되어 위치한다. 제 2 캐패시터 전극은 드레인 전극(434)과 연결되고 제 1 캐패시터 전극과 중첩함으로써, 제 1 및 제 2 캐패시터 전극 사이의 층간 절연막(442)을 유전체층으로 하여 스토리지 캐패시터를 이룬다.
한편, 반도체층(424), 게이트 전극(412), 소스 전극(432) 및 드레인 전극(434)은 구동 박막트랜지스터(DTr)를 이룬다. 도 4에 예시된 구동 박막트랜지스터(DTr)는 반도체층(424)의 상부에 게이트 전극(412), 소스 전극(432) 및 드레인 전극(434)이 위치하는 코플라나(coplanar) 구조를 가진다. 이와 달리, 구동 박막트랜지스터(DTr)는 반도체층의 하부에 게이트 전극이 위치하고, 반도체층의 상부에 소스 전극과 드레인 전극이 위치하는 역 스태거드(inverted staggered) 구조를 가질 수 있다. 이 경우, 반도체층은 비정질 실리콘으로 이루어질 수 있다.
또한, 구동 박막트랜지스터(DTr)와 실질적으로 동일한 구조의 스위칭 박막트랜지스터(미도시)가 제 1 기판(401) 상에 더 형성된다. 구동 박막트랜지스터(DT4)의 게이트 전극(412)은 스위칭 박막트랜지스터(미도시)의 드레인 전극(미도시)에 연결되고 구동 박막트랜지스터(DTr)의 소스 전극(432)은 전원 배선(미도시)에 연결된다. 또한, 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시)과 소스 전극(미도시)은 게이트 배선 및 데이터 배선과 각각 연결된다.
소스 전극(432)과 드레인 전극(434) 상부에는 평탄화층(444)이 제 1 기판(401) 전면에 형성된다. 평탄화층(444)은 상면이 평탄하며, 구동 박막트랜지스터(DTr)의 드레인 전극(434)을 노출하는 드레인 컨택홀(443)을 갖는다. 여기서, 드레인 컨택홀(443)은 제 2 반도체층 컨택홀(438) 바로 위에 형성된 것으로 도시되어 있으나, 제 2 반도체층 컨택홀(438)과 이격되어 형성될 수도 있다.
평탄화층(444) 상부의 실질적으로 화상을 표시하는 발광 영역에 유기발광다이오드(E)가 위치한다. 유기발광다이오드(E)는 평탄화층(444) 상에 위치하며 구동 박막트랜지스터(DTr)의 드레인 전극(434)에 연결되는 제 1 전극(451)과, 제 1 전극(451) 상에 순차 적층되는 유기발광층(453) 및 제 2 전극(455)을 포함한다.
제 1 전극(451)은 일함수(work function) 값이 비교적 높은 물질, 예를 들어 인듐-틴-옥사이드(indium-tin-oxide, ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide, IZO)로 이루어질 수 있다. 예를 들어, 제 1 전극(451)은 양극(anode)이다.
제 1 전극(451)은 각 화소영역(P) 별로 형성되는데, 각 화소영역(P) 별로 형성된 제 1 전극(451) 사이에 뱅크(bank; 470)가 위치한다. 즉, 뱅크(470)를 각 화소영역(P) 별 경계부로 하여 제 1 전극(451)이 화소영역(P) 별로 분리된 구조로 형성되어 있다. 선택적으로 제 1 전극(451) 하부에 반사 특성이 양호한 도전성 소재로 이루어지는 반사층이 위치할 수 있다.
제 1 전극(4511)의 상부에 유기발광층(453)이 형성되어 있다. 여기서, 유기발광층(453)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transport layer), 발광층(emitting material layer), 전자수송층(electron transport layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
유기발광층(453)은 각 화소영역(P) 별로 적색(R), 녹색(G), 청색(B)의 컬러를 표현하거나, 백색(W)을 표현한다. 예를 들어, 유기발광층(453)은 적색(R), 녹색(G), 청색(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 각 화소영역(P)마다 적색(R), 녹색(G), 청색(B) 파장의 빛을 발광하는 별도의 유기물질(453a, 453b, 453c)을 패터닝하여 사용한다.
그리고, 유기발광층(453)의 상부로는 제 2 전극(455)이 형성되어 있다. 제 2 전극(455)은 일함수 값이 비교적 작은 도전성 물질로 이루어지며 음극(cathode)이다. 예를 들어, 제 2 전극(455)은 알루미늄(Al), 마그네슘(Mg), 칼슘(Ca), 은(Ag), 또는 이들의 합금으로 이루어질 수 있다. 이때, 제 2 전극(455)은 이중층 구조로, 일함수가 낮은 금속 물질을 얇게 증착한 반투명 금속막 상에 투명한 도전성 물질을 두껍게 증착된 이층 구조일 수 있다.
이러한 유기발광 표시패널(400)은 선택된 색 신호에 따라 제 1 전극(451)과 제 2 전극(455)으로 소정의 전압이 인가되면, 제 1 전극(451)으로부터 주입된 정공과 제 2 전극(455)으로부터 제공된 전자가 유기발광층(453)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기상태에서 기저상태로 천이 될 때 빛이 발생되어 가시광선의 형태로 방출된다. 발광된 빛은 제 1 전극(451) 또는 제 2 전극(455)을 통과하여 외부로 나가게 되므로, 유기발광 표시패널(400)은 임의의 화상을 구현하게 된다.
그리고, 이러한 구동 박막트랜지스터(DTr)와 유기발광다이오드(E) 상부에는 제 2 기판(402)이 구비된다. 일례로, 제 1 기판(401)과 제 2 기판(402)은 접착특성을 갖는 접착필름(405)을 통해 서로 합착되며, 이에 따라 유기발광 표시패널(400)은 인캡슐레이션(encapsulation)된다.
이때, 접착 필름(405)은 외부 습기가 유기발광다이오드(E) 내부로 침투되는 것을 방지하여 제 1 기판(401) 상에 형성된 구동 박막트랜지스터(DTr)와 유기발광다이오드(E)를 보호하는 막으로, 유기발광다이오드(E)를 에워싸며 제 1 기판(401) 상에 형성된다. 접착 필름(103)은 광학투명 접착제(Optical Cleared Adhesive; OCA), 열경화성 수지 또는 열경화성 봉지재 중 선택된 하나로 형성되어, 제 1 기판(401) 상의 구동 박막트랜지스터(DTr)와 유기발광다이오드(E)를 밀봉시키게 된다.
본 발명의 제 1 실시예에 따른 변형예로서 제 2 전극(455) 상부로 유기절연막 또는 무기절연막이 더욱 구비되어 캡핑막(미도시)이 형성될 수 있으며, 유기절연막 또는 무기절연막은 그 자체로 인캡슐레이션 막(미도시)으로 이용될 수도 있으며, 이 경우 제 2 기판(402)은 생략할 수도 있다.
또한, 유기발광 표시패널(400)의 일 가장자리를 따라 연성회로기판이나 테이프 캐리어 패키지(tape carrier package; TCP)와 같은 연결부재(미도시)를 매개로 인쇄회로기판(미도시)이 연결된다. 유기발광 표시패널(400)은 인쇄회로기판(미도시) 상에 실장된 구동 회로 소자(미도시)들로부터 구동신호를 공급받는다.
다시 도 3으로 돌아가면, 표시패널(400)은 상부의 커버 윈도우(310)와 하부에서 표시패널(400)을 지지하는 구조체(320)를 통해 최종적으로 모듈화된다. 선택적인 실시형태에서, 표시패널(400)의 가장자리를 두르는 사각테 형상의 캐비닛(미도시)을 포함할 수 있다.
표시패널(400)의 하부, 즉 배면에 위치하여 표시패널(400)을 지지하는 구조체(320)는 예를 들어 백커버(back cover)일 수 있다. 후술하는 바와 같이, 구조체(320)의 배면에 위치하는 시스템 보드 등의 회로부(340)에서 발생하는 열이 표시패널(400)로 전달되는 것을 방지할 수 있도록 구조체(320)는 높은 열전도율을 가지는 소재로 이루어질 수 있다. 하나의 예시적인 실시형태에서, 구조체(320)는 높은 열전도율을 가지는 알루미늄(Al), 구리(Cu), 아연(Zn), 은(Ag), 금(Au), 철(Fe) 및 이들의 합금으로 구성되는 군에서 선택되는 소재로 이루어질 수 있다. 바람직하게는 열전도율이 우수하고, 경량이 낮으며 저비용의 특성을 가지는 알루미늄(Al)으로 형성될 수 있다. 다른 예시적인 실시형태에서, 구조체(320)는 전기 아연도금강판(electrolytic galvanized iron; EGI)으로 형성할 수도 있다.
구조체(320)를 표시패널(400)과 합착하기 위하여 접착 필름(미도시)이 적용될 수 있다. 이때, 접착 필름은 예를 들어, 우레탄 아크릴, 아크릴 에스테르, 에폭시 중 하나를 포함하는 수지(resin) 중 하나로 이루어질 수 있는데, 필요에 따라 폴리에틸렌 테레프탈레이트(polyethylene terephthlate), 폴리에틸렌 나프탈레이트(polyethylene naphthalate)를 포함하는 고분자물질 중 하나로 이루어져 필름 형태로 사용하기 용이하게 형성할 수 있다.
또한, 화상이 구현되는 표시패널(400)의 전방으로 표시패널(400)을 보호할 수 있는 커버 윈도우(310)가 조립, 체결된다. 표시패널(400)과 커버 윈도우(310)를 체결할 수 있도록, 예를 들어 OCA 등의 양면 접착성 테이프를 사용하여 커버 윈도우(310)를 표시패널(400)의 전방에 부착한다.
커버 윈도우(310)는 외부 충격으로부터 표시패널(400)을 보호하며, 표시패널(400)로부터 방출되는 빛을 투과시켜, 표시패널(400)에서 표시되는 영상이 외부에서 보여지도록 한다. 커버 윈도우(310)는 내충격성 및 광투과성을 가지는 아크릴(acrylic) 등의 플라스틱(plastic) 재질 또는 글라스(glass) 재질로 구성될 수 있다.
이에 따라, 표시패널(400)은 전방으로 커버 윈도우(310)가 위치하며, 후방으로 백커버와 같은 구조체(320)가 위치하여, 각각 전후방에서 결합되어 일체로 모듈화된다.
한편, 구조체(320)의 배면으로 구조물들이 고정될 수 있는데, 이 구조물은 외부에서 입력되는 영상 혹은 음성 신호를 받아 표시패널(400)이나 스피커(미도시) 등으로 전달하여 디스플레이나 음성출력을 제어하는 A/D(analog/digital) 보드(미도시), 화면 조정에 관련된 기능을 제어하는 OSD(on screen display) 보드(미도시), 입력되는 음성신호를 출력하는 스피커(미도시), OLED(100) 전체 전원을 공급하는 아답터(adapter)(미도시), 각종 케이블(미도시) 등의 부품들이 실장되는 시스템 보드 등의 회로부(340)로 이루어질 수 있다. 예를 들어, 시스템 보드 등의 회로부(340)는 발열소자인 필드 프로그래머블 게이트 어레이(field programmable gate array, FPGA), Vx1, DDR 등의 회로 소자가 실장되어 있다. 회로부(340)는 표시패널(400)을 구성하는 기판(401, 도 4 참조) 상부의 구동 박막트랜지스터(TDr)을 비롯한 박막트랜지스터(DTr) 및 유기발광다이오드(E)를 구성하는 유기발광층(453, 도 4 참조)에 전기적으로 연결되어, 영상 표시에 필요한 신호를 공급한다.
이때, 표시패널(400)을 구동하는 과정에서 표시패널(400)로 각종 신호를 제공하는 회로부(340)에 실장된 회로 소자에서 고온의 열이 발생한다. 회로부(340)에서 발생한 열은 열전도율이 우수한 구조체(320)를 통하여 어느 정도 외부로 방출될 수 있지만, 상당량의 열은 외부로 방출되지 못하고 표시패널(400)로 전달된다. 회로부(340)에서 발생되는 고온의 열이 표시패널(400)로 전달되는 경우, 표시패널(400)을 구성하는 구동 박막트랜지스터(DTr)와 유기발광층(453)의 변성 및 분해를 초래하게 되어, 소자의 신뢰성 저하, 잔상 등 화질 저하는 물론이고, 표시패널(400)의 수명을 급격히 감소시킨다.
따라서, 본 발명의 예시적인 실시형태에 따른 표시장치(300)는 구조체(320)의 배면에 장착되는 회로부(340)로부터 발생되는 고온의 열이 표시패널(400)로 전달되는 것을 방지할 수 있도록, 구조체(320)의 배면에 위치하는 열전달 부재(330)를 갖는다. 예를 들어, 열전달 부재(330)는 열전도성 계면 물질(TIM)로서, 자기 조립에 의하여 응집 구조(200)를 이루는 다수의 나노 입자(100)를 포함하는 열전도부(332)를 포함할 수 있다.
전술한 바와 같이, 자기 조립에 의한 응집 구조(200)를 형성하는 나노 입자(100)는 인접 나노 입자와의 계면에 갭(gap)이 실질적으로 존재하지 않거나 최소화된다. 인접 입자와의 계면에 존재하는 갭에 기인하는 접촉 열저항이 감소하지 않으므로, 응집 구조(200)를 가지는 나노 입자(100)가 사용된 열전도부(332)의 열전도율이 매우 높다.
따라서, 회로부(340)에서 고온의 열이 발생되면, 고온의 열은 회로부(340)와 구조체(320) 사이에 위치하며, 응집 구조(200)를 구성하는 나노 입자(100)로 이루어지는 열전도부(332)로 빠르게 전달되어 외부로 방출된다. 이와 같이, 회로부(340)에서 발생한 고온의 열이 표시패널(400)로 전달되지 않기 때문에, 표시패널(400)을 구성하는 소자의 신뢰성 저하, 잔상 등 화질 저하의 문제를 해소할 수 있으며, 표시패널(400)의 수명이 저하되는 것을 방지할 수 있다.
하나의 예시적인 실시형태에서, 열전도부(332)는 자기 조립에 의하여 응집 구조(200)를 구성하는 나노 입자(100)가 필러(filler)로서 바인더에 분산된 형태를 가질 수 있다. 나노 입자(100)가 분산된 바인더는 열전도율이 양호한 실리콘계 수지 및/또는 에폭시계 수지일 수 있다. 이 경우, 응집 구조(200)를 구성하는 나노 입자(100), 수지 형성용 모노머나 올리고머, 용매 및/또는 광중합 개시제 등이 포함된 바인더 형성용 액상 조성물을 회로부(340)의 전면 또는 구조체(320)의 배면에 코팅하고, 경화 공정을 수행하여, 구조체(320)와 회로부(340) 사이에 바인더에 분산된 응집 구조(200)를 가지는 나노 입자(100)로 이루어지는 열전도부(332)가 개재되도록 구현할 수 있다. 코팅 방법은 제한되지 않으며, 딥 코팅, 스프레이 코팅 등을 사용할 수 있으며, 경화 공정 역시 광경화 공정 및/또는 열경화 공정을 사용할 수도 있다.
다른 예시적인 실시형태에서, 열전도부(332)는 자기 조립에 의하여 응집 구조(200)를 구성하는 나노 입자로만 이루어질 수 있다. 이 경우, 응집 구조(200)를 가지는 나노 입자(100)를 노즐 등을 이용하여 회로부(340)의 전면 또는 구조체(320)의 배면에 도포한다. 이어서 스프레더(spreader)를 이용해서 스퀴징(squeezing) 공정을 진행하여, 응집 구조(200)를 가지는 나노 입자(100)가 균일하게 도포되도록 한다. 이어서, 구조체(320)와 회로부(340)를 합착시키기 위하여, 응집 구조(200)를 가지는 나노 입자(100)로 이루어지는 열전도부(332)의 외측으로 접착부(334)를 도포한다. 접착부(334)의 소재로는 고분자 소재를 사용할 수 있으며, 특히 바람직하게는 열전도율이 우수한 실리콘계 수지 및/또는 에폭시계 수지로 이루어지는 접착 필름이나 접착 테이프를 사용할 수 있지만, 본 발명이 이에 한정되는 것은 아니다.
선택적으로, 회로부(340)의 전면 또는 구조체(320)의 배면 중에서 열전도부(332)가 위치하는 영역의 외측으로 먼저 고분자 소재로 이루어지는 접착 필름이나 접착 테이프를 도포하여 접착부(334)를 형성한다. 이어서, 접착부(334)의 내측 영역으로 노즐 등을 이용하여 응집 구조(200)를 가지는 나노 입자(100)를 도포한 뒤에, 스프레더(spreader) 등을 이용해서 스퀴징(squeezing) 공정을 진행할 수 있다. 이러한 방법으로, 구조체(320)와 회로부(3540) 사이에 본 발명에 따라 응집 구조(200)를 가지는 나노 입자(100)로 이루어지는 열전도부(332)를 개재하는 동시에, 접착부(334)를 통하여 구조체(320)와 회로부(3540)를 합착할 수 있다.
전술한 바와 같이, 응집 구조(200)를 가지는 나노 입자(100)의 열전도율은 매우 우수하다. 구조체(320)와 회로부(340) 사이에 응집 구조(200)를 가지는 나노 소재(100)로 이루어지는 열전달 부재(330)를 채택함으로써, 회로부(340)에서 발생한 고온의 열이 표시패널(400)로 전달되지 않고 외부로 방출할 수 있다.
한편, 선택적인 실시형태에서, 회로부(340)에서 발생한 열이 표시패널(400) 외부로 방출되는 것을 극대화할 수 있도록, 구조체(320)와 열전달 부재(330) 사이에 방열 부재(360)가 위치할 수 있다. 예를 들어, 방열 부재(360)는 접착제를 사용하여 구조체(320)의 배면으로 합착될 수 있다.
하나의 예시적인 실시형태에서, 방열 부재(360)는 열전도율이 양호한 금속성 소재로 이루어지는 방열 플레이트 및/또는 열전도율이 우수한 수지로 이루어지는 방열 패드일 수 있다. 방열 부재(360)가 방열 플레이트로 이루어지는 경우, 방열 플레이트는 회로부(340)에 대응되는 사각형의 판상 구조를 가질 수 있으며, 적어도 일면에 다수의 홈 또는 돌출된 핀 구조를 형성하여 열전달 부재(330)로부터 전달된 열을 외부로 방출할 수 있는 표면적을 증가시킴으로써, 방열 효과를 극대화할 수 있을 것이다.
예시적으로, 방열 플레이트는 구리(Cu), 은(Ag), 알루미늄(Al), 철(Fe), 니켈(Ni), 텅스텐(W) 및 이들의 합금으로 구성되는 금속 소재로 이루어질 수 있다. 필요한 경우에, 방열 플레이트의 외부 면이 니켈(Ni), 은(Ag), 금(Au) 및 이들의 합금으로 구성되는 소재로 도금 처리된 방열 금속 플레이트일 수 있다. 예를 들어, 방열 플레이트가 열전도성이 우수한 알루미늄(Al)으로 이루어지는 경우, 방열 플레이트는 99.5%의 알루미늄(Al)으로 형성하는 것이 바람직하며, 또한, 애노다이징(anodizing)처리를 통해, 검은색의 산화피막이 표면에 형성되는 것이 바람직하다. 이와 같이 애노다이징 처리된 방열 플레이트는 검은색을 띠게 되므로, 열 흡수율이 증가하게 되어, 방열 플레이트에서 높은 열전도 특성을 갖게 된다.
다른 예시적인 실시형태에서, 방열 부재(360)는 방열 패드일 수도 있다. 방열 부재(360)가 방열 패드인 경우, 방열 패드는 회로부(340)에 실장된 발열 소자에 대응되는 크기와 위치를 가질 수 있다. 예를 들어, 방열 패드는 열전도 특성이 우수한 실리콘계 수지 및/또는 에폭시계 수지 등으로 이루어질 수 있으며, 필요한 경우에 알루미늄(Al), 구리(Cu) 및/또는 그래파이트와 같은 열전도율이 우수한 소재가 분말 형태를 이루는 필러(filler)가 충진된 형태로 이루어질 수 있다.
구조체(320)의 배면에 방열 부재(360)가 위치하는 경우, 회로부(340)의 전면 또는 방열 부재(360)의 배면으로 자기 조립에 응집 구조(200)를 구성하는 나노 입자(100)를 바인더에 분산시켜 코팅하여 방열 부재(360)와 회로부(340) 사이에 열전달 부재(330)를 형성할 수 있다.
선택적으로, 회로부(340)의 전면 또는 방열 부재(360)의 배면으로 응집 구조(200)를 가지는 나노 입자(100)를 도포, 스퀴징하여 열전도부(332)를 형성한다. 이어서, 접착 필름이나 접착 테이프를 이용하여 열전도부(332)의 외측을에 도포하여 접착부(334)를 위치시키는 방법을 통하여, 열전달 부재(330)가방열 회로부(3540)와 방열 부재(360) 사이에 형성될 수 있다. 선택적인 실시형태에서, 먼저 접착 필름이나 접착 테이프를 이용하여 접착부(334)를 형성하고, 접착부(334) 내측에 응집 구조(200)를 가지는 나노 입자(100)를 접착부(334) 내측 영역에 도포하고, 스퀴징 공정을 수행하는 방법으로 열전달 부재(330)가 방열 회로부(3540)와 방열 부재(360) 사이에 형성될 수 있다.
본 발명의 선택적인 실시형태에 따라, 구조체(320)와 열전달 부재(330) 사이에 방열 부재(360)가 위치하는 경우, 열전달 부재(330)에서 외부로 방출되지 않은 일부의 열이 방열 부재(360)로 전달되고, 일부의 열은 방열 부재(360)를 통하여 외부로 방출된다. 이에 따라, 회로부(340)에서 발생한 고온의 열이 표시패널(400)로 전달되지 않기 때문에, 표시패널(400)을 구성하는 소자의 신뢰성 저하, 잔상 등 화질 저하의 문제를 해소할 수 있으며, 표시패널(400)의 수명이 저하되는 것을 더욱 효과적으로 방지할 수 있다.
[제 2 실시형태]
전술한 제 1 실시형태에서는 표시패널의 하부에 위치하는 구조체와, 회로부 사이에 자기 조립에 의하여 응집 구조를 형성하는 나노 입자를 열전도성 계면 물질(TIM)로 적용한 표시장치를 제안하였다. 본 발명의 제 2 실시형태에서는 발광다이오드 패키지에서 발생하는 고온의 열을 외부로 방출하기 위하여 본 발명의 나노 입자를 열전도성 계면 물질로 적용한 발광다이오드 어셈블리 및 이를 포함하는 백라이트 유닛 및 액정표시장치에 관한 것이다. 이에 대해서 설명한다.
도 5는 본 발명의 다른 예시적인 실시형태에 따라 나노 입자가 적용될 수 있는 표시장치를 개략적으로 도시한 단면도이고, 도 6은 본 발명의 다른 예시적인 실시형태에 따른 표시장치를 구성하는 액정 표시패널을 개략적으로 도시한 단면도이다.
도 5에 도시한 바와 같이, 본 발명의 예시적인 실시형태에 따른 액정표시장치(500)는 표시 패널인 액정 패널(600)과, 액정 패널(600)에 빛을 공급하는 백라이트 유닛(510)을 포함하고, 액정 패널(600)과 백라이트 유닛(510)을 모듈화하기 위한 서포트메인(530), 탑커버(540) 및 커버버툼(550)을 포함한다. 액정 패널(600)은 액정층(605, 도 6 참조)을 사이에 두고 서로 대면 합착된 제 1 기판(601) 및 제 2 기판(602)을 포함하는데, 이에 대해서 도 6을 참조하면서 설명한다.
액정 패널(600)에서 1 기판(601)과 제 2 기판(602)이 서로 마주보고 대향되어 있으며, 이들 기판(601, 602) 사이에 액정층(605)이 개재되어 있다. 제 1 기판(601) 및 제 2 기판(602)은 유리 기판, 얇은 플렉서블(flexible) 기판 또는 고분자 플라스틱 기판일 수 있다. 도시하지는 않았으나, 액정 패널(600)의 제 1 기판(601) 및 제 2 기판(602)의 액정층(605)의 경계부분에는 액정의 초기 분자배열 방향을 결정하는 배향막이 형성되고, 그 사이로 충진되는 액정층의 누설을 방지하기 위해 제 1 기판(601) 및 제 2기판(602)의 가장자리를 따라 씰패턴(seal pattern; 미도시)이 형성된다. 제 1, 2 기판(601, 602)의 외면으로는 특정 빛만을 선택적으로 투과하는 제 1, 2 편광판(612, 614)이 각각 부착된다. 제 1 편광판(612)과 제 2 편광판(614)은 각각의 광투과축에 평행한 선평광만을 투과시키며, 제 1 편광판(612)의 광투과축과 제 2 편광판(614)의 광투과축은 서로 수직하게 배치된다.
제 1 기판(601)의 상부에 적층되는 다수의 전극 및 배선에 대해서 보다 구체적으로 살펴본다. 제 1 기판(601)의 상부에 제 1 방향으로 다수의 게이트 배선(미도시)이 연장되어 있으며, 이러한 다수의 게이트 배선(미도시)과 교차하여 다수의 화소영역(P)을 정의하며 제 2 방향으로 다수의 데이터 배선(613)이 형성되어 있다. 게이트 배선(미도시)의 일단에 연결되어 비-표시영역에 게이트패드(미도시)가 형성되고, 데이터 배선(613)의 일단에 연결되어 비-표시영역에 데이터패드(미도시)가 형성된다.
다수의 화소영역(P) 각각에는 게이트 전극(612)과, 게이트 절연막(614)과, 액티브층(624a) 오믹콘택층(624b)을 포함하는 반도체층(624)과, 소스 및 드레인 전극(632, 634)으로 이루어지는 박막트랜지스터(Tr)가 형성되어 있다. 게이트 전극(612)은 게이트 배선(미도시)에 연결되며, 제 1 기판(601) 상에 형성된다. 게이트 배선(미도시)과 게이트 전극(612) 상에, 무기절연물질, 예를 들어 실리콘 옥사이드(SiOx) 또는 실리콘 나이트라이드(SiNx)일 수 있는 무기절연물질로 이루어지는 게이트 절연막(614)이 형성된다.
게이트 절연막(614) 상에는 게이트 전극(612)에 대응하여 반도체층(624)이 형성된다. 예를 들어, 반도체층(624)은 진성 비정질 실리콘(intrinsic amorphous silicon)으로 이루어지는 액티브층(624a)과, 액티브층(624a) 상에 형성되며 액티브층(624a)의 중앙을 노출시키고 불순물 도핑된 비정질 실리콘(impurity doped amorphous silicon)으로 이루어지는 오믹콘택층(624b)을 포함한다.
반도체층(624) 상에는 서로 이격하여 액티브층(624a)의 중앙을 노출시키는 소스 전극(632)과 드레인 전극(634)이 형성되어 있다. 소스 전극(632)은 반도체층(624) 상에 위치하며 데이터 배선(613)에서 연장되며, 드레인 전극(634)은 반도체층(624) 상에서 소스 전극(632)과 이격하여 위치한다. 박막트랜지스터(Tr)는 스위칭 영역(TrA)에 위치하고 있다.
게이트 전극(612), 반도체층(624), 소스 전극(632), 및 드레인 전극(634)은 박막트랜지스터(Tr)를 이루며, 소스 및 드레인 전극(632, 634) 사이에 노출된 액티브층(624a)은 박막트랜지스터(Tr)의 채널이 된다.
도 6에서 박막트랜지스터(Tr)는 반도체층(624)의 하부에 게이트 전극(612)이 위치하고 반도체층(624)의 상부에 소스 및 드레인 전극(632, 634)이 위치하는 역 스태거드(inverted staggered) 구조를 가진다. 이와 달리, 박막트랜지스터는 반도체층의 상부에 게이트 전극과 소스 및 드레인 전극이 위치하는 코플라나(coplanar) 구조를 가질 수 있다. 이 경우, 반도체층은 다결정 실리콘으로 이루어질 수 있으며, 반도체층의 양측에는 불순물이 도핑될 수 있다. 한편, 반도체층은 산화물 반도체로 이루어질 수 있으며, 역 스태거드 구조일 경우, 오믹 콘택층은 생략될 수 있다.
또한, 게이트 절연막(614) 상에는 제 2 방향을 따라 연장되는 데이터 배선(613)이 게이트 배선(미도시)과 교차하여 형성되고 있다. 데이터 배선(613)은 화소영역(P)에 위치하는 박막트랜지스터(Tr)의 소스 전극(632)으로부터 연장된다. 한편, 도면으로 표시하지는 않았으나, 게이트 절연막(614) 상에는 공통배선(미도시)이 데이터 배선(613)에 평행한 제 2 방향을 따라 형성되어, 게이트 배선(미도시)과 교차하고 있다. 선택적인 실시형태에서, 공통배선(미도시)은 게이트 배선(미도시)과 평행하게 게이트 배선(미도시)과 동일층에 형성될 수도 있다.
한편, 데이터 배선(613), 소스 전극(632), 드레인 전극(634) 및 공통배선(미도시)을 덮는 제 1 보호층(642)이 형성된다. 제 1 보호층(642)에는 박막트랜지스터(Tr)의 드레인 전극(632)을 노출시키는 드레인 컨택홀(643)이 형성되어 있다. 제 1 보호층(642)은 실리콘 옥사이드(SiO2) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질 또는 포토아크릴과 같은 유기절연물질로 이루어질 수 있다. 제 1 보호층(642)은 화소전극(650)을 형성하는 과정에서 오믹콘택층(624b)이 손상되는 것을 방지한다.
또한, 각각의 화소영역(P)에는 박막트랜지스터(Tr)의 드레인 전극(634)과 드레인 컨택홀(643)을 통해 접촉하여 전기적으로 연결되는 제 1 전극으로서의 화소전극(650)이 제 1 보호층(642) 상에 형성되어 있다. 화소전극(650)은 투명 도전성 물질로 이루어지며, 각각의 화소영역(P) 내에서 판 형상을 가질 수 있다. 예를 들어, 상기 투명 도전성 물질은 인듐-틴-옥사이드(indium-tin-oxide; ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide; IZO)일 수 있다. 도면으로 도시하지 않았지만, 제 1 보호층(642)의 상부의 비-표시영역에는 화소전극(650)과 동일한 투명 도전성 소재로 제조되는 게이트패드 전극 및 데이터패드 전극이 형성되는데, 게이트패드 전극은 게이트패드 컨택홀(미도시)을 통하여 게이트패드에 전기적으로 연결되고, 데이터패드 전극은 데이터패드 컨택홀(미도시)을 통하여 데이터패드에 전기적으로 연결된다.
화소전극(650) 상부에는 제 2 보호층(644)이 형성되어 있다. 이 제 2 보호층(644)은 제 1 보호층(642)과 마찬가지로 실리콘 옥사이드(SiO2)나 실리콘 나이트라이드(SiNx)와 같은 무기절연물질 또는 포토아크릴과 같은 유기절연물질로 제조될 수 있다.
한편, 상기 제 2 보호층(644) 상에는 판 형태의 화소전극(650)과 중첩하며 다수의 슬릿 형태의 홀(개구부, 662)을 갖는 공통전극(660)이 형성되어 있다. 화소전극(650)과 마찬가지로 제 2 전극으로서의 공통전극(660)은 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)와 같은 투명 도전성 물질로 제조될 수 있다. 공통전극(660)은 다수의 화소영역(P)이 형성된 표시영역 전면에 형성된다. 판 형태의 제 1 전극일 수 있는 화소전극(650)과 개구부(662)를 갖는 제 2 전극일 수 있는 공통전극(660) 사이에 전압이 인가되면, 프린지 필드(fringe field)가 형성되어 액정이 구동됨으로써, 투과 효율이 향상되고 고품질의 영상이 표시된다.
도면으로 도시하지는 않았으나 컬러 필터 기판을 구성하는 제 2 기판(602)의 하부에는 각각의 화소영역(P)에 대응되는 개구부를 갖는 차광부재인 블랙매트릭스가 형성되고, 블랙매트릭스의 하부와 블랙매트릭스의 개구부를 통하여 노출된 제 2 기판(602)의 하부에는 컬러필터층이 형성된다. 컬러필터층(미도시)은 화소영역(P)에 대응되는 적색(R), 녹색(G), 청색(B) 컬러필터를 포함한다. 또한, 컬러필터층(미도시)과 액정층(605) 사이에는 컬러필터층(미도시)의 보호 및 표면을 평탄화하기 위하여 폴리이미드, 폴리아크릴레이트, 폴리우레탄 등과 같은 소재의 오버코트층(미도시)이 더 형성될 수 있다.
도면으로 도시하지는 않았으나, 액정 패널(600)의 적어도 일 가장자리를 따라서는 연성회로기판이나 테이프 캐리어 패키지(TPC)와 같은 연결부재(미도시)를 매개로 인쇄회로기판(미도시)이 연결되어 모듈화 과정에서 서포트메인(530)의 측면 내지는 커버버툼(550) 배면으로 적절하게 젖혀 밀착된다.
액정 패널(600)은 게이트 구동 회로의 온(ON)/오프(OFF) 신호에 의하여 게이트 배선(미도시) 별로 선택된 박막트랜지스터(Tr)가 온(ON)되면, 데이터 구동 회로의 신호 전압이 데이터 배선(613)을 통해 해당 화소전극(650)으로 전달되고, 이에 따른 화소전극(650)과 공통전극(660) 사이의 전기장에 의하여 액정 분자의 배열 방향이 변화되어 투과율 차이를 나타낸다.
아울러, 본 실시형태에 따른 표시장치(500)는 액정 패널(600)의 배면에 빛을 공급하는 백라이트 유닛(back light unit; 510)이 구비되어, 액정 패널(600)이 나타내는 투과율의 차이가 외부로 발현되도록 한다. 백라이트 유닛(510)은 발광다이오드(LED) 어셈블리(700)와, 백색 또는 은색의 반사판(525)과, 반사판(525) 상에 안착되는 도광판(523) 및 그 상부로 개재되는 광학시트(521)를 포함한다.
예시적인 실시형태에서, 발광다이오드 어셈블리(700)는 도광판(523)의 입광면과 대면하도록 도광판(523)의 일측에 위치하는데, 다수의 발광다이오드 패키지(710)와, 다수의 발광다이오드 패키지(710)가 일정 간격 이격하여 장착되는 인쇄회로기판(printed circuit board, PCB; 740)을 포함한다. 이때, 다수의 발광다이오드 패키지(710)는 적색(R), 녹색(G) 및 청색(B) 빛을 방출하거나 백색을 방출하는 발광다이오드 칩(712a, 712b, 도 7a 참조)을 포함하고 있어, 도광판(523)의 입광면을 향하는 전방으로 백색광을 방출할 수 있다. 선택적인 실시형태에서, 다수의 발광다이오드 패키지(710)는 각각 적색(R), 녹색(G), 청색(G)의 빛을 방출하며, 다수의 발광다이오드 패키지(710)를 동시에 점등하여 색-섞임에 의한 백색광을 구현할 수도 있다. 다른 선택적인 실시형태에서, 각각의 발광다이오드 패키지(710)는 백색광을 방출할 수도 있다.
인쇄회로기판(740)은 수지 또는 세라믹과 같은 절연층 상에 배선 패턴(미도시)을 인쇄하여 각종 전자 소자를 탑재하고 발광다이오드 패키지(710)와의 전기적 연결을 가능하게 하는 전자회로기판이다. 일례로, 인쇄회로기판(740)은 유리강화 에폭시계 적층 시트로 이루어지는 FR-4 인쇄회로기판이나, 연성인쇄회로기판(flexible printed circuit board; FPCB), 메탈 코어 인쇄회로기판(metal core printed circuit board; MCPCB)로 이루어질 수 있다. 인쇄회로기판(740)으로서 MCPCB가 사용되는 경우, 금속 물질로 이루어진 기저층 상에 절연층이 형성되어 있고, 절연층 상에 배선패턴이 형성되어 있다. 이처럼, MCPCB가 인쇄회로기판(740)으로서 사용되는 경우에, 금속물질로 이루어진 기저층이 구성되므로, 발광다이오드 패키지(710)에서 발생되는 열을 효과적으로 방열할 수 있다.
발광다이오드 어셈블리(700)를 구성하는 다수의 발광다이오드 패키지(710)로부터 출사되는 빛이 입사되는 도광판(523)은 발광다이오드 패키지(710)로부터 입사된 빛이 여러 번의 전반사에 의하여 도광판(523) 내를 진행하면서 도광판(523)의 넓은 영역으로 빛이 균일하게 퍼지면서 액정 패널(600)에 면광원을 제공한다.
도광판(523)은 균일한 면광원을 공급하기 위해 배면에 특정 모양의 패턴을 포함할 수 있다. 일례로, 패턴은 도광판(523) 내부로 입사된 빛을 안내하기 위하여, 타원형 패턴(elliptical pattern), 다각형 패턴(polygonal pattern), 홀로그램 패턴(hologram pattern) 등 다양하게 구성할 수 있으며, 이와 같은 패턴은 도광판(523)의 하부면에 인쇄방식 또는 사출방식으로 형성한다.
반사판(525)은 도광판(523)의 배면에 위치하여, 도광판(523)의 배면을 통과한 빛을 액정 패널(600) 쪽으로 반사시킴으로써 빛의 휘도를 향상시킨다. 또한, 도광판(523) 상부의 광학시트(521)는 확산시트와 적어도 하나의 집광시트 등을 포함하며, 도광판(523)을 통과한 빛을 확산 또는 집광하여 액정 패널(600)로 보다 균일한 면광원이 입사되도록 한다.
전술한 구조의 백라이트 유닛(510)은 통상 사이드 라이트(side light) 방식이라고 불리는데, 목적에 따라 인쇄회로기판(740) 상에 발광다이오드 패키지(710)를 다수 개 복층으로 배열할 수도 있다.
이와 같이 구성되는 액정 패널(600)과 백라이트 유닛(610)은 서포트메인(530), 탑커버(540) 및 커버버툼(550)을 통해 모듈화된다. 탑커버(540)는 액정 패널(600)의 상면 및 측면 가장자리를 덮도록 단면이“ㄱ”자 형태로 절곡된 사각테 형상으로, 탑커버(540)의 전면을 개구하여 액정 패널(600)에서 구현되는 화상을 표시하도록 구성한다.
또한, 액정 패널(600) 및 백라이트 유닛(510)이 안착하여 액정표시장치(500) 전체 기구물 조립에 기초가 되는 커버버툼(550)은 백라이트 유닛(510)의 배면에 밀착되는 수평면(551, 도 8 참조) 및 이의 가장자리가 수직하게 상향 절곡된 측면(553, 도 8 참조)으로 이루어진다. 이러한 커버버툼(550) 상에 안착되며 액정 패널(600) 및 백라이트 유닛(510)의 가장자리를 에워싸며, 일 가장자리가 개구된 사각테 형상의 서포트메인(530)이 탑커버(540) 및 커버버툼(550)과 결합된다. 탑커버(540)는 케이스탑 또는 탑케이스라 일컬어지기도 하고, 서포트메인(530)은 가이드패널 또는 메인서포트, 몰드프레임이라 일컬어지기도 하며, 커버버툼(550)은 버텀커버 또는 하부커버라 일컬어지기도 한다.
발광다이오드 패키지(710)를 구성하는 발광다이오드 칩(712a, 712b, 도 7a 참조)에서 방출된 빛으로 인하여 발광다이오드 패키지(710) 내부는 고온 상태가 된다. 이때, 발광다이오드 패키지(710)에 포함된 형광체(716, 도 7a 참조)는 특히 열에 취약하여 고온의 열에 의하여 열화될 수 있으며, 이로 인하여 발광다이오드 패키지(710)의 수명이 감소할 수 있다. 발광다이오드 패키지(710)를 구성하는 형광체(716)의 열화에 의하여 액정 패널(600)로 입사되는 빛의 휘도가 변화되어 화질이 저하되는 문제점이 발생할 수 있다.
본 실시형태에 따르면, 발광다이오드 어셈블리(700) 중에 자기 조립에 의하여 응집 구조(200, 도 7a 참조)를 형성하는 나노 입자(100, 도 7a 참조)를 열전도성 계면 물질(TIM)로 적용하여 이러한 문제를 해결할 수 있다. 이때, 본 발명에 따른 나노 입자는 발광다이오드 패키지(710)의 외측 및/또는 인쇄회로기판(740) 배면에 위치할 수 있다.
도 7a 및 도 7b는 각각 본 발명의 예시적인 실시형태에 따라 나노 입자가 발광다이오드 패키지의 외측을 에워싸는 열전달 부재로 적용된 발광다이오드 어셈블리를 개략적으로 도시한 도면이다.
도 7a에 도시한 바와 같이, 본 발명의 예시적인 실시형태에 따른 발광다이오드 어셈블리(700A)는 내부에 발광다이오드 칩(712a, 712b)과 형광체(714) 등이 수용된 케이스(711)로 이루어지는 발광다이오드 패키지(710a)와, 발광다이오드 패키지(710a)가 실장되는 인쇄회로기판(740)과, 인쇄회로기판(740) 상면에 실장된 발광다이오드 패키지(710a)의 외측에 위치하는 열전달 부재(720)와, 인쇄회로기판(740)의 하부에 부착되는 방열 부재(760)를 포함한다.
케이스(711)의 일면은 개방되어 있으며, 개방된 측면을 통하여 발광다이오드 칩(712a, 712b) 및 형광체(716)가 노출되어 있다. 다시 말하면, 빛이 방출되는 측면이 개방된 구조이다. 케이스(711)는 내부에 캐비티(cavity, 711a)를 가지고 있으며, 캐비티 내에 발광다이오드 칩(712a, 712b)이 위치한다.
예를 들어, 케이스(711)는 몰드 가공에 의하여 성형되는 몰드 프레임일 수 있다. 보다 상세하게는 캐비티(711a)에 대응하는 케이스(711) 내부의 바닥면 상에 발광다이오드 칩(712a, 712b)이 이격되어 위치한다. 이때, 캐비티(711a)에 대응하는 케이스(711)의 내측은 발광면을 향하여 점차로 넓어지는 구조, 도면에서 볼 때 역사다리꼴 형상을 가지도록 하여, 발광다이오드 칩(712a, 712b)에서 발광한 빛이 효율적으로 확산될 수 있도록 구현할 수 있다.
도시하지 않았으나, 케이스(711)에 리드 프레임이 위치할 수 있는데, 리드 프레임은 발광다이오드 칩(712a, 712b)과 연결될 수 있다. 이때, 리드 프레임(미도시)은 제 1 칩(712a)과 제 2 칩(712b) 각각에서 전자와 정공의 재결합이 발생하도록 전압을 인가하는 역할을 한다.
또한, 케이스(711) 내부를 이루는 캐비티(711a)에는 형광체(716)가 봉지용 수지(718)에 분산된 형태의 봉지재(714)가 충전되어, 발광다이오드 칩(712a, 712b)을 덮고 있다. 예를 들어, 형광체(716)는 실리콘계 수지 및/또는 에폭시계 수지와 같은 방열 특성이 양호한 봉지용 수지(718)에 의하여 분산될 수 있다.
즉, 발광다이오드 패키지(710a)는 케이스(711) 내부의 캐비티(711a)에 발광다이오드 칩(712a, 712b)을 리드 프레임(미도시)과 연결되도록 실장하고, 이어서 형광체(716)가 봉지용 수지(718)에 분산된 봉지재(714)를 주입하여 경화시킨 후, 케이스(711)의 일면을 절단하여 형성할 수 있다.
하나의 예시적인 실시형태에서, 발광다이오드 패키지(710a)는 백색 발광을 구현할 수 있는 백색 발광다이오드일 수 있다. 백색광을 구현하기 위한 하나의 방법은 자외선 발광이 가능한 발광다이오드 칩(712a, 712b)을 광원으로 이용하여 적색(R), 녹색(G), 청색(B)의 형광체를 조합할 수 있다. 백색광을 구현하기 위한 다른 방법은 예를 들어, 청색을 발광하는 발광다이오드 칩(712a, 712b)을 사용하고 청색 빛을 흡수할 수 있는 황색, 녹색 및/또는 적색 형광체(716)를 조합하는 방법이 이용될 수 있다.
하나의 예시적인 실시형태에서, 발광다이오드 칩(712a, 712b)은 청색 발광다이오드 칩일 수 있으며, 형광체(716)는 적색, 녹색 및/또는 황색 형광체일 수 있다. 일례로, 형광체(716)는 양자점(quantum dot) 소재로 이루어질 수 있다. 발광다이오드 칩(712a, 712b)은 각각 와이어 본딩을 통하여 인쇄회로기판(740)과 전기적으로 연결된다. 도면에서는 2개의 칩(712a, 721b)이 사용된 경우를 예시하고 있으나, 칩의 수는 이에 제한되지 않는다.
하나의 예시적인 실시형태에서, 청색 발광다이오드 칩(712a, 712b)은 사파이어(Sapphire)를 기재(substrate)로 사용하며 청색 피크 파장을 가지는 소재를 여기용 광원으로 적용할 수 있다. 일례로, 청색 발광다이오드 칩을 구성하는 소재는 GaN, InGaN, InGaN/GaN, BaMgAl10O7:Eu2 +, CaMgSi2O6:Eu2 + 및 이들의 조합으로 구성되는 군에서 선택될 수 있지만, 본 발명이 이에 한정되는 것은 결코 아니다.
한편, 적색(Red) 형광체, 녹색(Green) 형광체 및/또는 황색(Yellow) 형광체는 청색 발광다이오드 칩(712a, 712b)의 발광에 의해 조사되는 청색광을 강하게 흡수하여 소정 범위의 발광 파장을 가지는 소재를 사용할 수 있다. 이들 형광체(716)는 예를 들어 청색 발광다이오드 칩(712a, 712b) 상에 도포되어 전체적으로 백색 발광다이오드를 구현할 수 있다.
예를 들어, 적색 형광체는 규소계, 질화물계, 황화물계 및 이들의 조합으로 구성될 수 있다. 하나의 예시적인 실시형태에서, 적색 형광체는 600 내지 660 nm 범위의 파장에서 발광 피크를 가지는, 즉 이 범위의 피크 파장을 가지는 형광체일 수 있고, 녹색 형광체 또는 황색 형광체는 530 내지 560 nm 범위의 피크 파장을 가지는 소재를 사지는 형광체일 수 있다. 예를 들어, 적색 형광체는 KSF(K2SiF6:Mn4 +), KTF(K2TiF6:Mn4+), Ca2Si5N8:Eu2 +, Sr2Si5N8:Eu2 +, Ba2Si5N8:Eu2 +, CaAlSiN3:Eu2 +, SrS:Eu2+, CaS:Eu2 + 및 이들의 조합으로 구성되는 군에서 선택될 수 있다. 녹색 형광체는 SiAlON:Eu2 +, SrSi2O2N2:Eu2+ 및 이들의 조합으로 구성되는 군에서 선택될 수 있는 소재를 사용할 수 있으며, 황색 형광체는 YAG(Y3Al5O12:Ce3 +) 등의 소재를 사용할 수 있다.
다른 예시적인 실시형태에서, 발광다이오드 패키지(710a)에서의 발광 효율을 개선하기 위하여 양자점(quantum dot)이 형광체(716)로 사용될 수 있다. 양자점은 중심체인 코어(Core)와 쉘(Shell)로 이루어져 있으며, 코어의 크기에 따라 색깔을 달리 구현할 수 있고 코어를 둘러싼 쉘은 발광 특성을 개선시키는 역할을 하는데, 입자의 크기에 따라 다른 파장의 빛을 방출한다. 즉, 입자의 크기가 작으면 짧은 파장의 빛이 발생하여 파란색을 띄고, 입자의 크기가 클수록 긴 파장의 빛을 발생하면서 빨간색에 가까운 색을 구현할 수 있다. 형광체(716)로 사용될 수 있는 양자점은 Ⅱ-Ⅵ족 계열인 CdSe, CdS, CdTe는 물론이고, Ⅲ-Ⅴ족 계열인 InP, Ⅰ-Ⅲ-Ⅵ족 계열인 CuInS2는 물론이고, 다중 쉘로 이루어진 CdSe/CdS/ZnS, CdSe/ZnSe/ZnS, InP/GaP/ZnS, CuInS2/ZnS, CdSe/CdS/CdZnS/ZnS 구조의 양자점을 또한 사용할 수도 있다.
이때, 광원으로 사용되는 발광다이오드 칩(712a, 712b)에서 빛이 발광하면서 고온의 열이 발생한다. 예를 들어, 형광체(716)가 양자점(quantum dot)으로 이루어진 경우, 발광다이오드 칩(712a, 712b)에서 발생한 고온의 열에 의하여 형광체(716)가 열화될 수 있다. 이를 방지하기 위한 본 발명의 예시적인 실시형태에서, 발광다이오드 패키지(710a)의 외측에, 자기 조립에 의하여 응집 구조(200)를 가지는 나노 입자(100)가 열전도성 계면 물질(TIM)로 적용된 열전달 부재(720)가 위치한다.
하나의 예시적인 실시형태에서, 열전달 부재(720)는 응집 구조(200)를 가지는 나노 입자(100)가 필러(filler)로 사용될 수 있다. 열전달 부재(720)는 응집 구조(200)를 가지는 나노 입자(100)가 열전도율이 양호한 바인더, 일례로 실리콘계 수지 및/또는 에폭시계 수지에 분산된 형태의 열전도부(722)로 이루어질 수 있다. 이 경우, 바인더를 형성하기 위한 모노머 및/또는 올리고머인 전구체, 용매, 응집 구조(200)를 가지는 나노 입자(100) 및/또는 광중합 개시제가 분산된 바인더 형성용 조성물을 인쇄회로기판(740) 상면에서 발광다이오드 패키지(710a)의 양측에 코팅한 뒤, 경화 공정을 진행하여 응집 구조(200)를 가지는 나노 입자(100)가 바인더에 분산된 형태의 열전도부(722)를 형성하여 열전달 부재(720)를 형성할 수 있다.
다른 예시적인 실시형태에서, 열전달 부재(720)는 응집 구조(200)를 가지는 나노 입자(100)로 이루어지는 열전도부(722)와, 열전도부(722)의 상면 및 측면을 에워싸는 형태의 접착부(724)로 이루어질 수 있다. 이 경우, 응집 구조(200)를 가지는 나노 입자(100)를 인쇄회로기판(740) 상면의 발광다이오드 패키지(710a)의 양측에 도포한 뒤, 스퀴징 공정을 수행하여 인쇄회로기판(740) 상면의 발광다이오드 패키지(710a)의 양측에 균일하게 도포되게 한다. 이어서, 접착성 소재, 예를 들어 열전도율이 우수한 실리콘계 수지 및/또는 에폭시계 수지를 형성할 수 있는 바인더 전구체 조성물을 열전도부(722)의 상면 및 측면에 코팅하여 페이스트(paste)를 형성한 뒤, 경화 공정을 진행하여 접착부(724)를 형성할 수 있다. 예시적인 실시형태에서, 에폭시 수지를 바인더로 사용하는 경우, 접착부(724)는 대략 50 내지 1000 ㎛의 두께로 형성될 수 있으며, 자외선 경화(자외선 강도는 대략 2000 내지 3000 mJ) 및 열광화(80 내지 150℃, 30분 내지 3시간)에 의하여 형성될 수 있다.
한편, 열전달 부재(720)와 별도로, 인쇄회로기판(740)의 배면에는 발광다이오드 패키지(710a)에서 발생한 고온의 열을 외부로 방출하기 위한 방열 부재(760)가 위치한다. 인쇄회로기판(740)의 배면에 방열 부재(760)를 부착하기 위하여 인쇄회로기판(740)과 방열 부재(760) 사이에 접착제가 적용될 수 있다.
하나의 예시적인 실시형태에서, 방열 부재(760)는 열전도율이 양호한 금속성 소재로 이루어지는 방열 플레이트 및/또는 열전도율이 우수한 수지로 이루어지는 방열 패드일 수 있다. 방열 부재(760)가 방열 플레이트로 이루어지는 경우, 방열 플레이트는 인쇄회로기판(740)에 대응되는 사각형의 판상 구조를 가질 수 있으며, 적어도 일면에 다수의 홈 또는 돌출된 핀 구조를 형성하여 열전달 부재(730)로부터 전달된 열을 방출할 수 있는 표면적을 증가시킴으로써, 방열 효과를 극대화할 수 있을 것이다.
예시적으로, 방열 플레이트는 구리(Cu), 은(Ag), 알루미늄(Al), 철(Fe), 니켈(Ni), 텅스텐(W) 및 이들의 합금으로 구성되는 금속 소재로 이루어질 수 있다. 필요한 경우에, 방열 플레이트의 외부 면이 니켈(Ni), 은(Ag), 금(Au) 및 이들의 합금으로 구성되는 소재로 도금 처리된 방열 금속 플레이트일 수 있다. 예를 들어, 방열 플레이트가 열전도성이 우수한 알루미늄(Al)으로 이루어지는 경우, 방열 플레이트는 99.5%의 알루미늄(Al)으로 형성하는 것이 바람직하며, 또한, 애노다이징(anodizing)처리를 통해, 검은색의 산화피막이 표면에 형성되는 것이 바람직하다. 이와 같이 애노다이징 처리된 방열 플레이트는 검은색을 띠게 되므로, 열 흡수율이 증가하게 되어, 방열 플레이트에서 높은 열전도 특성을 갖게 된다.
다른 예시적인 실시형태에서, 방열 부재(760)는 방열 패드일 수도 있다. 방열 부재(760)가 방열 패드인 경우, 방열 패드는 예를 들어 발광다이오드 패키지(710a)에 대응되는 대응되는 크기와 위치를 가질 수 있다. 예를 들어, 방열 패드는 열전도 특성이 우수한 실리콘계 수지 및/또는 에폭시계 수지 등으로 이루어질 수 있으며, 필요한 경우에 알루미늄(Al), 구리(Cu) 및/또는 그래파이트와 같은 열전도율이 우수한 소재가 분말 형태를 이루는 필러(filler)가 충진된 형태로 이루어질 수 있다.
도 7a에 도시한 발광다이오드 패키지(710a)는 하나의 케이스(711)에 발광다이오드 칩(712a, 712b)과, 봉지재(714) 형태로 존재하는 형광체(716)이 수용되어 있다. 발광다이오드 칩(712a, 712b)에서 빛이 방출되면서 발생하는 고온의 열이 동일한 케이스(711) 내부에 수용된 형광체(716)로 전달되어, 형광체(716)가 열화될 우려가 있다. 도 7b는 이러한 문제점을 해결하기 위하여, 본 발명의 다른 예시적인 실시형태에 따른 발광다이오드 어셈블리(700B)를 개략적으로 도시한 도면이다. 도 7a에서 설명한 것과 동일한 구성에 대해서는 동일한 도면 부호를 부여하였으며, 이에 대해서는 상세한 설명은 생략한다.
도 7b에 도시한 바와 같이, 본 발명의 예시적인 실시형태에 따른 발광다이오드 어셈블리(700B)는 내부에 발광다이오드 칩(712a, 712b)을 수용하고, 봉지용 수지(718)로 충전된 케이스(711)와, 케이스(711)의 상면에 위치하며 형광체(716)를 수용하는 독립된 셀(cell, 713)로 이루어지는 발광다이오드 패키지(710b)와, 발광다이오드 패키지(710b)를 장착하는 인쇄회로기판(740)과, 인쇄회로기판(740) 상면에 장착된 발광다이오드 패키지(710b)의 외측에 위치하는 열전달 부재(720)와, 인쇄회로기판(740)의 하부에 부착되는 방열 부재(760)를 포함한다.
케이스(711)는 내부에 캐비티(711a)를 가지고 있으며, 캐비티(711a) 내에 발광다이오드 칩(712a, 712b)이 위치한다. 예를 들어, 케이스(711)는 몰드 가공에 의하여 성형되는 몰드 프레임일 수 있다. 도시하지 않았으나, 케이스(711)에 리드 프레임이 위치할 수 있는데, 리드 프레임은 발광다이오드 칩(712a, 712b)과 연결될 수 있다. 이때, 리드 프레임(미도시)은 제 1 칩(712a)와 제 2 칩(712b) 각각에서 전자와 정공의 재결합이 발생하도록 전압을 인가하는 역할을 한다.
한편, 케이스(711)와 독립적으로 위치하는 셀(713) 내부에 형광체(716)가 수용되어 있다. 셀(713)은 단열 특성이 우수하고 가공이 용이한 소재로 제조될 수 있는데, 일례로 셀(713)은 글라스(glass)로 제조될 수 있다. 도면으로 표시하지는 않았으나, 형광체(716)는 실리콘계 수지 및/또는 에폭시계 수지와 같은 방열 특성이 양호한 바인더에 분산되는 형태로, 셀(713) 내부에 수용될 수 있다.
하나의 예시적인 실시형태에서, 발광다이오드 칩(712a, 712b)은 청색 발광다이오드 칩일 수 있으며, 형광체(716)는 적색, 녹색 및/또는 황색 형광체일 수 있다. 일례로, 형광체(716)는 양자점(quantum dot) 소재로 이루어질 수 있다. 발광다이오드 칩(712a, 712b)은 각각 와이어 본딩을 통하여 인쇄회로기판(740)과 전기적으로 연결된다. 도면에서는 2개의 칩(712a, 721b)이 사용된 경우를 예시하고 있으나, 칩의 수는 이에 제한되지 않는다.
이때, 광원으로 사용되는 발광다이오드 칩(712a, 712b)에서 빛이 발광하면서 고온의 열이 발생한다. 형광체(716)는 발광다이오드 칩(712a, 712b)이 수용된 케이스(711)와 독립적으로 형성되고 단열 특성이 양호한 셀(713) 내부에 수용되어 있다. 따라서 도 7a에 도시한 실시형태와 비교하여, 발광다이오드 칩(712a, 712b)에서 발생한 고온의 열에 의한 형광체(716)의 열화 정도를 크게 감소시킬 수 있다.
도 7a에 도시한 실시형태와 마찬가지로, 발광다이오드 패키지(710a)의 외측에, 자기 조립에 의하여 응집 구조(200)를 가지는 나노 입자(100)가 열전도성 계면 물질(TIM)으로 적용된 열전달 부재(720)가 위치하고 있으며, 인쇄회로기판(740)의 배면으로 방열 플레이트 및/또는 방열 패드일 수 있는 방열 부재(760)가 위치한다.
도 7a 및 도 7b에 도시한 발광다이오드 어셈블리(700A, 700B)에서 전원의 인가에 의하여 빛을 방출하여 고온의 열이 발생하는 발광다이오드 패키지(710a, 710b)의 외측으로 자기 조립에 의하여 응집 구조(200)를 형성하는 나노 입자(100)를 열전도성 계면 물질(TIM)로 적용한 열전달 부재(720)를 포함하고 있다. 발광다이오드 패키지(710a, 710b)에서 발생한 고온의 열은 열전도율이 우수한 열전달 부재(720)로 전달되고, 외부로 방출될 수 있다. 또한, 발광다이오드 패키지(710a, 710b)에서 고온의 열이 발생하면, 열은 인쇄회로기판(740)을 통하여 방열 부재(760)로 전달된다.
이처럼, 발광다이오드 패키지(710a 710b)에서 발생한 고온의 열은 열전달 부재(720) 및 방열 부재(760)로 전달된다. 이들 부재에 전달된 열은, 도 8에 도시한 바와 같이, 발광다이오드 어셈블리(700)의 외측에 위치하는 커버버툼(550) 및/또는 서포트메인(530)에 전달된다. 커버버툼(550)으로 전달된 열은 커버버툼(550) 전체로 확산되고, 이렇게 커버버툼(550) 전체로 확산되는 고온의 열은 서포트메인(530) 및 탑커버(540)로 전달되어, 외부 공기와 접촉하는 면적이 늘어나게 됨으로써, 이를 통해 발광다이오드 패키지(710)로부터 발생되는 고온의 열을 외부로 방출시키게 된다.
이로 인하여, 본 실시형태에 따른 표시장치(500)는 발광다이오드 패키지(710)의 구동에 의한 온도 상승을 최소화하여 발광다이오드 패키지(710)로부터 발생한 고온의 열을 외부로 신속하게 방출하고, 표시 패널(600)로 열이 전달되는 것을 방지한다. 고온의 열이 표시 패널(600)로 전달되어 표시 패널(600) 내에 위치하는 각종 소자, 예를 들어 박막트랜지스터(Tr, 도 6 참조)가 열화되어 화질이 저하되는 문제점을 방지할 수 있다. 또한, 발광다이오드 패키지(710a, 710b)를 구성하는 형광체(716)가 열화되어 발광다이오드 패키지(710, 710a, 710b)의 수명이 단축되는 문제점을 해소할 수 있다.
도 9a 및 도 9b는 각각 본 발명의 다른 예시적인 실시형태에 따라 나노 입자가 인쇄회로기판과 방열 부재 사이에서 열전달 부재로 적용된 발광다이오드 어셈블리를 개략적으로 도시한 도면이다. 도 7a 및 도 7b에서 설명한 것과 동일한 구성에 대해서는 동일한 도면 부호를 부여하였으며, 이에 대한 상세한 설명은 생략한다.
먼저, 도 9a에 도시한 바와 같이, 본 발명의 예시적인 실시형태에 따른 발광다이오드 어셈블리(700C)는 발광다이오드 칩(712a, 712b) 및 바인더(718)에 분산된 형광체(714)가 봉지재(714) 형태로 수용된 발광다이오드 패키지(710a)와, 발광다이오드 패키지(710a)를 장착하는 인쇄회로기판(740)과, 인쇄회로기판(740)의 하부에 위치하는 방열 부재(760)와, 인쇄회로기판(740)과 방열 부재(760) 사이에 위치하는 열전달 부재(730)를 포함한다.
발광다이오드 패키지(710a)의 몸체에 해당하는 케이스(711)는 내부에 캐비티(711a)를 가지고 있으며, 캐비티(711a)의 바닥면에 발광다이오드 칩(712a, 712b)이 실장되고, 발광다이오드 칩(712a, 712b)의 상면으로 형광체(716)가 봉지용 수지(718)에 분산된 봉지재(714)가 충진된다.
인쇄회로기판(740)의 배면에 위치하는 방열 부재(760)는 방열 플레이트 및/또는 방열 패드일 수 있다.
한편, 본 실시형태에서는 인쇄회로기판(740)과 방열 부재(760) 사이에, 자기 조립에 의하여 응집 구조(200)를 형성하는 나노 입자(100)로 이루어지는 열전달 부재(730)가 개재된다. 하나의 예시적인 실시형태에서, 열전달 부재(730)는 응집 구조(200)를 가지는 나노 입자(100)가 필러(filler)로 사용될 수 있다. 열전달 부재(720)는 응집 구조(200)를 가지는 나노 입자(100)가 열전도율이 양호한 바인더, 일례로 실리콘계 수지 및/또는 에폭시계 수지에 분산된 형태의 열전도부(722)로 이루어질 수 있다. 이러한 실시형태에서, 바인더를 형성하는 전구체인 모노머 및/또는 올리고머, 용매, 응집 구조(200)를 가지는 나노 입자(100) 및/또는 광중합 개시제가 분산된 바인더 형성용 조성물을 인쇄회로기판(740)의 배면이나 방열 부재(760)의 상면에 코팅한 뒤, 경화 공정을 진행하여 열전도부(732)를 형성할 수 있다.
다른 예시적인 실시형태에서, 열전달 부재(730)는 응집 구조(200)를 가지는 나노 입자(100)로 이루어지는 열전도부(722)와, 열전도부(722)의 외측을 에워싸는 접착 수지로 이루어지는 접착부(734)로 이루어질 수 있다. 예를 들어, 응집 구조(200)를 가지는 나노 입자(100)를 인쇄회로기판(740)의 배면이나 방열 부재(760)의 상면에 도포한 뒤, 스퀴징 공정을 수행하여 균일하게 도포된 열전도부(732)를 형성한다. 이어서, 열전도율이 우수한 실리콘계 수지 및/또는 에폭시계 수지로 이루어지는 접착 필름이나 접착 테이프를 열전도부(730)의 외측에 도포한 접착부(734)를 형성할 수 있다.
선택적으로, 인쇄회로기판(740)의 배면이나 방열 부재(760)의 상면에 열전도부(732)가 위치하는 영역의 외측으로 우선 고분자 소재로 이루어지는 접착 필름이나 접착 테이프를 도포하여 접착부(734)를 형성한다. 이어서, 접착부(734)가 위치하는 내측 영역으로 노즐 등을 이용하여 응집 구조(200)를 가지는 나노 입자(100)를 도포한 뒤에, 스프레더(spreader) 등을 이용해서 스퀴징(squeezing) 공정을 진행하는 방법으로, 인쇄회로기판(740)과 방열 부재(760) 사이에 응집 구조(200)를 가지는 나노 입자(100)로 이루어지는 열전도부(732)를 개재하는 동시에, 인쇄회로기판(740)과 방열 부재(760)를 합착할 수 있다.
한편, 도 9a에 도시한 발광다이오드 패키지(710a)는 하나의 케이스(711)에 발광다이오드 칩(712a, 712b)과, 봉지재(714) 형태로 존재하는 형광체(716)가 동시에 수용되어 있다. 발광다이오드 칩(712a, 712b)에서 빛이 방출되면서 발생하는 고온의 열이 동일한 케이스(711) 내부에 수용된 형광체(716)로 전달되어, 형광체(716)가 열화될 우려가 있다.
도 9b는 이러한 문제점을 해결하기 위하여, 본 발명의 다른 예시적인 실시형태에 따른 발광다이오드 어셈블리(700D)를 개략적으로 도시한 도면이다. 도 9b에 도시한 바와 같이, 본 발명의 예시적인 실시형태에 따른 발광다이오드 어셈블리(700D)는 내부에 발광다이오드 칩(712a, 712b)을 수용하는 케이스(711)와, 케이스(711)의 상면에 위치하며 형광체(716)를 수용하는 독립된 셀(713)로 이루어지는 발광다이오드 패키지(710b)를 포함하고 있다. 발광다이오드 칩(712a, 712b)을 수용하는 케이스(711)와 독립적으로, 형광체(716)를 수용하기 위하여 단열 특성이 우수한 소재로 제조되는 셀(713)을 적용하여, 발광다이오드 칩(712, 712b)에서 발생한 고온의 열에 의하여 형광체(716)가 열화되는 것을 방지할 수 있다.
도 9a 및 도 9b에 도시한 발광다이오드 어셈블리(700C, 700D)에서 전원의 인가에 의하여 빛을 방출하여 고온의 열이 발생하는 발광다이오드 패키지(710a, 710b)의 하부에 위치하는 인쇄회로기판(740)의 하부에 방열 부재(760)를 형성하고, 인쇄회로기판(740)과 방열 부재(760) 사이에 자기 조립에 의하여 응집 구조(200)를 형성하는 나노 입자(100)를 열전도성 계면 물질(TIM)로 적용한 열전달 부재(730)를 포함하고 있다. 발광다이오드 패키지(710a, 710b)에서 발생한 고온의 열은 열전도율이 우수한 열전달 부재(730)로 전달되고, 최종적으로 방열 부재(760)로 전달된다.
이처럼, 발광다이오드 패키지(710)에서 발생한 고온의 열은 열전달 부재(730) 및 방열 부재(760)로 전달된다. 이들 부재에 전달된 열은, 도 8에 도시한 바와 같이, 발광다이오드 어셈블리(700)의 외측에 위치하는 커버버툼(550)에 전달된다. 커버버툼(550)으로 전달된 열은 커버버툼(550) 전체로 확산되고, 이렇게 커버버툼(550) 전체로 확산되는 고온의 열은 탑커버(540)로 전달되어, 외부 공기와 접촉하는 면적이 늘어나게 됨으로써, 이를 통해 발광다이오드 패키지(710)로부터 발생되는 고온의 열을 외부로 방출시키게 된다.
이로 인하여, 본 실시형태에 따른 표시장치(500)는 발광다이오드 패키지(710)의 구동에 의한 온도 상승을 최소화하여 발광다이오드 패키지(710)로부터 발생한 고온의 열을 외부로 신속하게 방출하고, 표시 패널(600)로 열이 전달되는 것을 방지한다. 고온의 열이 표시 패널(600)로 전달되어 표시 패널(600) 내에 위치하는 각종 소자가 열화되어 화질이 저하되는 문제점을 방지할 수 있다. 또한, 발광다이오드 패키지(710c, 710d)를 구성하는 형광체(716)가 열화되어 발광다이오드 패키지(710c, 710d)의 수명이 단축되는 문제점을 해소할 수 있다.
이하, 예시적인 실시예를 통하여 본 발명을 보다 상세하게 설명한다.
실시예: 자기 조립 나노 입자 제조
유동층 화학기상증착 공정을 이용하여 자기 조립이 가능한 나노 입자를 제조하였다. 무기 코어인 실리콘 카바이드 나노 입자(평균 입자 크기 100 nm) 100 g을 유동층 화학기상증착을 위한 반응 챔버에 유입하였다. 운반 가스인 아르곤(Ar), H2O 100 ppmv의 가스를 1L/min의 유량으로 흘려주면서 반응 챔버의 온도를 1000℃로 상승시켰다. 반응 챔버의 온도가 1000℃가 되었을 때, 세정 가스로서 산소 가스(O2)가 1 부피%로 포합된 H2O 1 ppmv를 흘려주어 실리콘 카바이드 나노 입자의 표면을 세정하였다.
자성 막을 형성하기 위하여, 자성 소스인 고상 페로센(C10H10Fe)을 우선 밀폐된 스테인리스 용기(100 mL)에 로딩한 뒤, 100℃의 온도에서 가열하여 기상으로 변환하였다. 이어서, 아르곤(Ar)을 포함한 운반 가스 및 반응 가스에 페로센 증기를 실리콘 카바이드 나노 입자가 로딩된 반응 챔버로 이송하였다. 페로센 기체 50 sccm, 물 100 ppmv(불활성 가스에 의하여 버블링되어 20 sccm), 산소 농도 20% 봄베를 사용하여 산소 가스 250 sccm, 나머지 운반 가스인 전체 반응 소스를 5L/min의 유량으로 흘려주면서, 페로센 증기를 30 sccm으로 흘려주었다. 자성 소재를 실리콘 카바이드의 외측으로 증착하기 위하여, 반응 챔버 온도를 800℃로 설정하고 증착 공정을 2시간 진행하여 자성 막이 4 nm의 두께가 되도록 제어하였다.
카본 막을 형성하기 위하여, 카본 소스로서 기상 아세틸렌(C2H2)을 반응 챔버로 이송하였다. 구체적으로, 기상 아세틸렌 1 부피%/H2O 100 ppmv/H2 10 부피%/잔량의 아르곤 가스를 1L/min의 유량으로 실리콘 카바이드 외측에 자성막이 형성된 입자가 로딩된 반응 챔버로 흘려주었다. 반응 챔버 온도 900℃로 설정하고, 증착 공정을 30초 동안 진행하여, 카본막의 두께가 2 nm가 되도록 제어하였다. 카본막을 형성한 뒤, Ar 분위기에서 냉각시킨 후, 제조된 샘플을 회수하였다.
실험예 1: 열전도율 평가
실시예에서 합성한 자기 조립 나노 입자와, 다른 소재의 열전도율을 평가하였다. 열전도율은 25℃에서 평가하였으며, 비교예로서 각각 다층 구조의 박리 그래핀(Exfoliated Graphene; 비교예 1), 다층 구조의 박리 그래핀 3 중량%와 에폭시 수지 97 중량%로 이루어진 혼합물(비교예 2), 접착제(에폭시 수지; 비교예 3), 실리콘 카바이드 나노 입자 80 중량%와 박리 그래핀 20 중량%로 이루어진 혼합물(비교예 4), 실리콘 카바이드 나노 입자에 자성 소재의 막이 증착된 나노 입자(비교예 5)를 사용하였다. 측정 결과를 하기 표 1에 나타낸다. 표 1에 나타낸 바와 같이, 실시예에 따라 실리콘 카바이드 코어에 자성 소재의 제 1 층과, 카본계 소재의 제 2 층으로 이루어지는 쉘이 순차적으로 증착된 나노 입자의 열전도율이 매우 우수하다는 것을 확인하였다.
열전도율 측정
샘플 구조 열전도율(W/mK) 비고
비교예 1 박리 그래핀 4.2
비교예 2 그래핀(3 %)/에폭시 수지(97%) 1.2
비교예 3 에폭시 수지 0.26
비교예 4 SiC(80%)/그래핀(20%) 13.4
비교예 5 자성막/SiC 5.1 자기 조립 가능
실시예 1 카본막/자성막/SiC 82.4 자기 조립 가능
이러한 결과는 본 발명에 따라 합성된 나노 입자를 구성하는 자성 소재로 인하여 인접한 나노 입자와 자기 조립에 의하여 응집 구조를 형성하고, 이로 인하여 인접한 나노 입자와 강하게 밀착되어 접촉 열저항이 감소하지 않아, 나노 입자의 최-외각을 구성하는 카본계 소재의 높은 열전도율이 그대로 유지되기 때문인 것으로 해석된다.
본 실험예를 통하여, 본 발명에 따라 합성된 나노 입자는 열전도율이 우수하기 때문에, 표시장치에서 방열 특성이 요구되는 부분에서 열전도성 계면 물질(TIM)으로 활용될 수 있다는 것을 확인하였다.
실시예 2: 발광다이오드 어셈블리 제작
실시예 1에서 합성한 나노 입자를 열전도성 계면 물질로 적용한 발광다이오드 어셈블리를 제작하였다. 인쇄회로기판에 실장된 케이스에 450 nm 파장에서 발광하는 청색 발광다이오드 칩을 충전하고 봉지용 수지로 충전하였다. 케이스와 별도로 에폭시계 수지에 분산된 양자점 형광체가 수용된 글래스 재질의 셀을 제작하고 케이스 상부에 부착하여, 발광다이오드 패키지를 제작하였다. 발광다이오드 패키지의 양측으로 실시예 1에서 합성된 나노 입자를 노즐을 이용하여 도포하고, 코팅된 나노 입자의 외측에 투명 에폭시로 이루어진 접착성 소재를 100 ㎛ 두께로 코팅한 후, UV(2500 mJ)에서 광경화 및 질소 분위기에서 저온(120℃, 3시간) 열경화하여, 제 1 열전도 부재(도 7a 및 7b의 720 참조)를 형성하였다. 인쇄회로기판과 알루미늄으로 이루어진 방열판 사이에도 실시예 1에서 합성된 나노 입자를 노즐을 이용하여 도포, 스퀴징하여 도포하고, 그 외측으로 에폭시계 접착 테이프를 도포하여 제 2 열전도 부재(도 9a 및 9b의 730 참조)를 형성하는 방법으로 발광다이오드 어셈블리를 제작하였다.
비교예 6: 발광다이오드 어셈블리 제작
실시예 2와 비교해서, 제 1 열전도성 부재로서 실리콘 컴파운드 페이스트(열전도율: 0.0634 W/mK)를 사용하고, 제 2 열전도성 부재로서 실리콘계 고열전도성 접착 테이프(열전도율: 0.41 W/mK)를 사용한 것을 제외하고 실시예 2의 절차를 반복하여 발광다이오드 어셈블리를 제작하였다.
실험예 2: 발광다이오드 어셈블리의 열 특성 측정
실시예 2와 비교예 6에서 각각 제조된 발광다이오드 어셈블리의 열 특성을 측정하였다. 160 mA의 전원을 인가하고 85℃의 온도에서 청색 발광다이오드 칩의 85%를 점등시키고, 시간 경과에 따라 발광다이오드 칩이 충전된 케이스 내부의 온도를 측정하고, 칩에서 방출되는 빛의 광속, 색좌표 등을 측정하였다. 측정 결과를 하기 표 2에 나타낸다.
발광다이오드 어셈블리 물성 측정
케이스 온도
(℃)		 초기 100시간 경과
광속(lm) Cx, Cy 광속(lm) 광속 유지율 Cx, Cy
실시예 2 109 20.7 0.281,0.302 19.0 92% 0.279,0.289
비교예 6 132 20.2 0.281,0.302 10.9 54% 0.241,0.221
표 2에 나타난 바와 같이, 발광다이오드 패키지를 구동하고 100시간이 경과되었을 때, 비교예 6에 따라 실리콘 컴파운드와 실리콘계 고열 전도성 테이프를 사용하는 경우에 케이스 내부 온도는 132℃이었으나, 실시예 2에 따라 자기 조립에 의하여 응집 구조를 가지는 나노 입자를 열전도성 계면 물질로 적용하는 경우에는 케이스 내부 온도가 109℃에 불과하였다. 즉, 본 발명의 나노 입자를 TIM 소재로 발광다이오드 패키지에 적용하는 경우, 칩이 충전된 케이스 내부의 온도가 23℃나 저하되었으며, 본 발명의 나노 입자에 의하여 발광다이오드 패키지에서의 열-저감 효과를 확인하였다.
또한, 광속 유지율로 나타내는 신뢰성 측면에서 비교예 6의 경우 광속 유지율은 52%에 불과하였으나, 본 발명의 나노 입자를 사용한 실시예 2의 경우, 광속 유지율은 92%를 유지하여 신뢰성이 크게 향상되었다. 이처럼, 본 발명에 따라 자기 조립에 의한 응집 구조를 가지는 나노 입자를 발광다이오드 패키지의 열전도성 계면 물질로 적용함으로써, 우수한 방열 효과를 거둘 수 있다는 것을 알 수 있다. 이에 따라, 본 발명에 따라 응집 구조를 가지는 나오 입자를 발광다이오드 어셈블리에서 TIM 소재로 적용하여, 발광다이오드에 포함된 형광체가 열화되지 않을 수 있고, 형광체의 열화에 따른 발광다이오드 패키지의 수명 저하나 표시장치의 화질 저하 등의 문제를 해소할 수 있다는 점을 확인하였다.
상기에서는 본 발명의 예시적인 실시형태 및 실시예에 기초하여 본 발명을 설명하였으나, 본 발명이 상기 실시형태 및 실시예에 기재된 기술사상으로 제한되지 않는다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 전술한 실시형태 및 실시예를 토대로 다양한 변형과 변경을 용이하게 추고할 수 있다. 하지만, 이러한 변형과 변경은 모도 본 발명의 권리범위에 속한다는 점은, 첨부하는 청구의 범위에서 분명하다.
100: 나노 입자 110: 무기 코어
120: 쉘 122: 제 1 층
124: 제 2 층 200: 응집 구조(응집체)
300, 500: 표시장치 330, 720, 730: 열전달 부재
332, 722, 732: 열전도부 334, 724, 734: 접착부
360, 760: 방열 부재 400, 600: 표시 패널
700, 700A, 700B, 700C, 700D: 발광다이오드 어셈블리
710, 710A, 710B, 710C, 710D: 발광다이오드 패키지
713: 셀(cell) 714: 봉지재
716: 형광체 718: (봉지용) 수지

Claims (19)

  1. 무기 코어(inorganic core); 및
    상기 무기 코어를 에워싸는 쉘(shell)을 포함하고,
    상기 쉘은 상기 무기 코어를 에워싸며 자성(magnetic) 소재로 이루어진 제 1 층과, 상기 제 1 층을 에워싸며 카본계 소재로 이루어지는 제 2 층을 포함하는 나노 입자.
  2. 제 1항에 있어서,
    상기 무기 코어는 실리콘 카바이드(SiC), 베릴륨 옥사이드(BeO), 알루미늄 나이트라이드(AlN), 알루미나(Al2O3) 및 보론 나이트라이드(BN)로 구성되는 군에서 선택되는 무기물을 포함하는 나노 입자.
  3. 제 1항에 있어서,
    상기 자성 소재는 철(Fe), 코발트(Co), 니켈(Ni), 페릭 옥사이드(Fe2O3), FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, MnOFe2O3, 망간비스무스(manganese bismuthide; MnBi), 망간안티몬(manganese antimonide; MnSb) 및 망간비소(manganese arsenide; MnAs)로 구성되는 군에서 선택되는 강자성 소재를 포함하는 나노 입자.
  4. 제 1항에 있어서,
    상기 카본계 소재는 그래핀(graphene), 그래파이트(graphite) 및 탄소나노튜브(carbon nanotube; CNT)로 구성되는 군에서 선택되는 나노 입자.
  5. 제 1항에 있어서,
    상기 무기 코어는 50 내지 300 nm의 평균 입자 크기를 가지는 나노 입자.
  6. 제 1항에 있어서,
    상기 제 1 층은 3 내지 10 nm의 두께를 가지며, 상기 제 2 층은 1 내지 10 nm의 두께를 가지는 나노 입자.
  7. 발광다이오드(LED) 칩 및 형광체를 수용하는 발광다이오드 패키지;
    상기 발광다이오드 패키지가 실장되는 인쇄회로기판(PCB); 및
    상기 발광다이오드 패키지가 실장된 상기 인쇄회로기판의 상면에서 상기 발광다이오드 패키지의 외측을 에워싸는 열전달 부재를 포함하고,
    상기 열전달 부재는 제 1항에 기재된 나노 입자를 함유하는 발광다이오드 어셈블리.
  8. 발광다이오드(LED) 칩 및 형광체를 수용하는 발광다이오드 패키지;
    상면에 상기 발광다이오드 패키지가 실장되는 인쇄회로기판(PCB);
    상기 발광다이오드 패키지가 상면에 실장되는 상기 인쇄회로기판의 배면에 위치하는 열전달 부재를 포함하고,
    상기 열전달 부재는 제 1항에 기재된 나노 입자를 함유하는 발광다이오드 어셈블리.
  9. 제 7항 또는 제 8항에 있어서,
    상기 발광다이오드 패키지는 상기 발광다이오드 칩과 상기 형광체를 수용하는 케이스를 포함하는 발광다이오드 어셈블리.
  10. 제 7항 또는 제 8항에 있어서,
    상기 발광다이오드 패키지는 상기 발광다이오드 칩을 수용하는 케이스와, 상기 케이스의 상면에 위치하며 상기 형광체를 수용하는 셀(cell)을 포함하는 발광다이오드 어셈블리.
  11. 제 7항에 있어서,
    상기 열전달 부재는 상기 나노 입자로 이루어지는 열전도부와, 상기 열전도부의 상면에 위치하며 수지(resin)로 이루어지는 접착부를 포함하는 발광다이오드 어셈블리.
  12. 제 7항에 있어서,
    상기 인쇄회로기판의 배면에 위치하는 방열 부재를 더욱 포함하는 발광다이오드 어셈블리.
  13. 제 8항에 있어서,
    상기 열전달 부재는 상기 나노 입자로 이루어지는 열전도부와, 상기 열전도부의 양측에 위치하며 수지(resin)로 이루어지는 접착부를 포함하는 발광다이오드 어셈블리.
  14. 제 8항에 있어서,
    상기 열전달 부재의 배면에 위치하는 방열 부재를 더욱 포함하는 발광다이오드 어셈블리.
  15. 도광판;
    상기 도광판의 하부에 위치하는 반사판; 및
    상기 도광판의 일측에 위치하는 발광다이오드 어셈블리로서, 제 7항 또는 제 8항에 기재된 발광다이오드 어셈블리
    를 포함하는 백라이트 유닛.
  16. 액정 패널; 및
    상기 액정 패널의 하부에 위치하는 백라이트 유닛으로서, 제 15항에 기재된 백라이트 유닛을 포함하는 액정표시장치.
  17. 표시패널;
    상기 표시패널을 지지하는 구조체;
    상기 구조체의 배면 쪽에 위치하며, 상기 표시패널과 전기적으로 연결되는 회로부; 및
    상기 구조체와 상기 회로부 사이에 위치하며, 제 1항 내지 제6항 중 어느 하나의 항에 기재된 나노 입자를 포함하는 열전달 부재
    를 포함하는 표시장치.
  18. 제 17항에 있어서,
    상기 열전달 부재는, 상기 구조체와 상기 회로부 사이의 중앙 영역에 위치하며 상기 나노 입자를 포함하는 열전도부와, 상기 열전도부의 양측에 위치하며 수지(resin)로 이루어지는 접착부를 포함하는 표시장치.
  19. 제 17항에 있어서, 상기 열전달 부재와 상기 구조체 사이에 위치하는 방열 부재를 더욱 포함하는 표시장치.
KR1020160137504A 2016-10-21 2016-10-21 나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치 KR102588852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160137504A KR102588852B1 (ko) 2016-10-21 2016-10-21 나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160137504A KR102588852B1 (ko) 2016-10-21 2016-10-21 나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치

Publications (2)

Publication Number Publication Date
KR20180044465A KR20180044465A (ko) 2018-05-03
KR102588852B1 true KR102588852B1 (ko) 2023-10-13

Family

ID=62244798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160137504A KR102588852B1 (ko) 2016-10-21 2016-10-21 나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치

Country Status (1)

Country Link
KR (1) KR102588852B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049900B2 (en) 2018-08-30 2021-06-29 Analog Devices, Inc. Monolithically integrated nanoemitter light source assembly
KR102640257B1 (ko) 2018-11-08 2024-02-26 엘지디스플레이 주식회사 표시패널
KR102211672B1 (ko) * 2019-01-24 2021-02-04 주식회사 엘엠에스 미니 led 또는 마이크로 led 백라이트 유닛용 광학 필름
KR20200005516A (ko) * 2019-12-26 2020-01-15 엘지전자 주식회사 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법
CN111640851A (zh) * 2020-05-29 2020-09-08 旭宇光电（深圳）股份有限公司 深紫外led光源及其封装方法
CN117222287B (zh) * 2023-11-07 2024-03-15 惠科股份有限公司 发光单元、显示面板的制作方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101442146B1 (ko) 2008-02-25 2014-09-23 삼성디스플레이 주식회사 광원 유닛, 이를 포함하는 액정 표시 장치 및 이의 제조방법
KR101465616B1 (ko) 2012-10-26 2014-11-27 엔트리움 주식회사 열 계면 물질(접착제) 및 이를 포함하는 반도체 칩 패키지
KR101476612B1 (ko) 2012-11-19 2014-12-24 김용석 다층 그래핀 및/또는 나노 그라파이트 층으로 코팅된 금속 분말

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7261940B2 (en) * 2004-12-03 2007-08-28 Los Alamos National Security, Llc Multifunctional nanocrystals
KR101796281B1 (ko) * 2013-10-04 2017-11-10 주식회사 엘지화학 코어-쉘 구조의 충전재를 포함하는 다공성 폴리올레핀 분리막, 이를 포함하는 전기화학 소자, 및 상기 분리막의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101442146B1 (ko) 2008-02-25 2014-09-23 삼성디스플레이 주식회사 광원 유닛, 이를 포함하는 액정 표시 장치 및 이의 제조방법
KR101465616B1 (ko) 2012-10-26 2014-11-27 엔트리움 주식회사 열 계면 물질(접착제) 및 이를 포함하는 반도체 칩 패키지
KR101476612B1 (ko) 2012-11-19 2014-12-24 김용석 다층 그래핀 및/또는 나노 그라파이트 층으로 코팅된 금속 분말

Also Published As

Publication number Publication date
KR20180044465A (ko) 2018-05-03

Similar Documents

Publication Publication Date Title
KR102588852B1 (ko) 나노 입자, 이를 이용한 발광다이오드 어셈블리 및 표시장치
Liu et al. Micro-light-emitting diodes with quantum dots in display technology
CN109314164B (zh) 半导体连续阵列层
TWI612011B (zh) 光學片、顯示裝置及具有其之發光裝置
US8723184B2 (en) Semiconducting sheet
WO2016061840A1 (zh) 白光oled器件结构
US10804425B2 (en) Growth substrate including micro-light emitting diode chips and method of manufacturing light emitting diode display using the same
US20140252388A1 (en) Semiconductor light emitting element and method for manufacturing same
US11721786B2 (en) Micro light-emitting diode displays having color correction films applied thereto
US20240170629A1 (en) Display apparatus and method of manufacturing the same
US20090236622A1 (en) White Semiconductor Light Emitting Device and Method for Manufacturing the Same
US20200411491A1 (en) Micro light-emitting diode displays having microgrooves or wells
US20170352788A1 (en) Light emitting device with wavelength converting side coat
JP6646934B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
CN104821357B (zh) 半导体元件和具有其的半导体装置以及半导体元件的制造方法
JP2013191872A (ja) 発光素子パッケージ
US11610874B2 (en) Micro light-emitting diode displays having hybrid inorganic-organic pixel structures
US11515297B2 (en) Micro light-emitting diode displays having colloidal or graded index quantum dot films
US10559774B2 (en) Lighting apparatus using organic light-emitting diode and manufacturing method thereof
US20190006327A1 (en) Light emitting diode apparatus and method for manufacturing the same
JP2007059419A (ja) 化合物半導体発光素子を有するｌｅｄパッケージ
TWI380475B (en) Light source, light-emitting device and display device
KR20120106624A (ko) 반도체 발광 장치 웨이퍼 및 반도체 발광 장치의 제조 방법
JP2019102447A (ja) Ｏｌｅｄ照明装置
US10497891B2 (en) Lighting apparatus using organic light-emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant