KR102586487B1 - Display driving device and display device including the same - Google Patents
Display driving device and display device including the same Download PDFInfo
- Publication number
- KR102586487B1 KR102586487B1 KR1020180131674A KR20180131674A KR102586487B1 KR 102586487 B1 KR102586487 B1 KR 102586487B1 KR 1020180131674 A KR1020180131674 A KR 1020180131674A KR 20180131674 A KR20180131674 A KR 20180131674A KR 102586487 B1 KR102586487 B1 KR 102586487B1
- Authority
- KR
- South Korea
- Prior art keywords
- switches
- switch
- signal
- period
- sampling
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 실시예는 디스플레이 구동 장치를 개시한다. 디스플레이 구동 장치는, 디스플레이 패널의 화소 신호를 샘플링하는 샘플링 회로; 및 화소 신호에 대응하는 샘플링 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기;를 포함한다. 샘플링 회로는, 디스플레이 패널의 화소 신호를 전달하는 제1 및 제2 스위치; 제1 및 제2 스위치를 통해서 전달되는 화소 신호를 샘플링 신호로 저장하는 캐패시터; 및 제1 및 제2 스위치의 턴-오프 기간에 제1 및 제2 스위치 사이의 노드의 전압을 제1 및 제2 스위치의 동작전압 범위 내의 전압으로 유지시키기 위해 스위칭되는 제3 스위치;를 포함한다.This embodiment discloses a display driving device. The display driving device includes a sampling circuit that samples pixel signals of a display panel; and an analog-to-digital converter that converts the sampling signal corresponding to the pixel signal into a digital signal. The sampling circuit includes first and second switches that transmit pixel signals of the display panel; a capacitor that stores the pixel signal transmitted through the first and second switches as a sampling signal; and a third switch switched to maintain the voltage of the node between the first and second switches at a voltage within the operating voltage range of the first and second switches during the turn-off period of the first and second switches. .
Description
본 발명은 디스플레이 장치에 관한 것으로, 더 상세하게는 디스플레이 패널의 화소 신호를 정확히 감지할 수 있는 디스플레이 구동 장치에 관한 것이다.The present invention relates to a display device, and more specifically, to a display driving device that can accurately detect pixel signals of a display panel.
일반적으로 디스플레이 장치는 디스플레이 패널, 디스플레이 구동 장치 및 타이밍 컨트롤러 등을 포함한다. 타이밍 컨트롤러는 디스플레이 구동 장치에 영상 데이터를 제공하고, 디스플레이 구동 장치는 영상 데이터를 소스 신호로 변환하여 디스플레이 패널에 제공한다.Generally, a display device includes a display panel, a display driving device, and a timing controller. The timing controller provides image data to the display driving device, and the display driving device converts the image data into a source signal and provides it to the display panel.
이러한 디스플레이 구동 장치는 디스플레이 패널의 화소 신호를 샘플링하는 샘플링 회로를 포함할 수 있다. 샘플링 회로는 스위치와 커패시터로 구성할 수 있다. 샘플링 회로는 스위치의 턴-온 시 화소 신호를 샘플링하여 캐패시터에 저장하며, 스위치의 턴-오프 이후에도 캐패시터에 저장한 샘플링 신호의 값을 홀딩한다.This display driving device may include a sampling circuit that samples pixel signals of the display panel. The sampling circuit can be composed of switches and capacitors. The sampling circuit samples the pixel signal when the switch is turned on and stores it in the capacitor, and holds the value of the sampling signal stored in the capacitor even after the switch is turned off.
그런데, 디스플레이 구동 장치는 패드를 통해서 디스플레이 패널과 연결되며, 패드로부터 유입되는 외부 잡음과 내부의 누설 전류의 영향으로 샘플링 신호의 품질이 저하될 수 있다. 일례로, 샘플링 회로는 스위치의 턴-오프 이후에도 캐패시터에 저장한 샘플링 신호의 값을 홀딩하여야 하지만 스위치의 기생 캐패시터로 인해 스위치가 턴-오프된 이후에도 외부 잡읍이 유입되어 샘플링 신호에 영향을 줄 수 있다. 또한, 입력 전압의 범위가 스위치의 동작 전압의 범위를 벗어나는 경우 스위치에 누설 전류가 발생하여 샘플링 신호에 영향을 줄 수 있다.However, the display driving device is connected to the display panel through a pad, and the quality of the sampling signal may deteriorate due to the influence of external noise and internal leakage current flowing from the pad. For example, the sampling circuit must hold the value of the sampling signal stored in the capacitor even after the switch is turned off, but due to the switch's parasitic capacitor, external noise may flow in and affect the sampling signal even after the switch is turned off. . Additionally, if the range of the input voltage is outside the range of the operating voltage of the switch, leakage current may occur in the switch and affect the sampling signal.
따라서, 종래 기술의 디스플레이 구동 장치는 외부잡음과 누설 전류에 의해 샘플링 신호의 품질이 저하되어 화소 신호를 정확히 감지할 수 없는 문제점이 있다. 이는 화소들 간의 특성 편차를 정확히 보정할 수 없게 하고 이로 인해 원하는 휘도의 영상을 정확히 표시할 수 없게 한다.Accordingly, the display driving device of the prior art has a problem in that the quality of the sampling signal is deteriorated due to external noise and leakage current, making it impossible to accurately detect the pixel signal. This makes it impossible to accurately correct the characteristic deviation between pixels, which makes it impossible to accurately display an image with the desired luminance.
본 발명이 해결하고자 하는 기술적 과제는 외부 잡음과 누설 전류의 영향을 최소화하여 화소 신호를 정확히 감지할 수 있는 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치를 제공하는데 있다.The technical problem to be solved by the present invention is to provide a display driving device that can accurately detect pixel signals by minimizing the effects of external noise and leakage current, and a display device including the same.
본 발명의 일 실시예에 따른 디스플레이 구동 장치는, 디스플레이 패널의 화소 신호를 샘플링하는 샘플링 회로; 및 상기 화소 신호에 대응하는 샘플링 신호를 디지털 신호로 변환하는 아날로그 디지털 변환기;를 포함하고, 상기 샘플링 회로는, 상기 디스플레이 패널의 상기 화소 신호를 전달하는 제1 및 제2 스위치; 상기 제1 및 제2 스위치를 통해서 전달되는 상기 화소 신호를 상기 샘플링 신호로 저장하는 캐패시터; 및 상기 제1 및 제2 스위치의 턴-오프 기간에 상기 제1 및 제2 스위치 사이의 노드의 전압을 상기 제1 및 제2 스위치의 동작전압 범위 내의 전압으로 유지시키기 위해 스위칭되는 제3 스위치;를 포함한다.A display driving device according to an embodiment of the present invention includes a sampling circuit that samples a pixel signal of a display panel; and an analog-to-digital converter that converts a sampling signal corresponding to the pixel signal into a digital signal, wherein the sampling circuit includes first and second switches that transmit the pixel signal of the display panel; a capacitor that stores the pixel signal transmitted through the first and second switches as the sampling signal; and a third switch switched to maintain the voltage of a node between the first and second switches at a voltage within the operating voltage range of the first and second switches during the turn-off period of the first and second switches. Includes.
본 발명의 일 실시예에 따른 디스플레이 장치는, 디스플레이 패널의 화소 신호를 감지하고 상기 화소 신호에 대응하는 디지털 신호를 제공하는 디스플레이 구동 장치; 및 상기 디지털 신호를 이용하여 화소들의 특성 값을 연산하고 화소들의 특성 값을 이용하여 화소들의 특성 편차를 보상하기 위한 보상 데이터를 생성하는 타이밍 컨트롤러;를 포함하며, 상기 디스플레이 구동 장치는, 상기 디스플레이 패널의 상기 화소 신호를 샘플링하는 샘플링 회로; 및 상기 화소 신호에 대응하는 샘플링 신호를 상기 디지털 신호로 변환하는 아날로그 디지털 변환기;를 포함한다. 상기 샘플링 회로는, 상기 디스플레이 패널의 상기 화소 신호를 전달하는 제1 및 제2 스위치; 상기 제1 및 제2 스위치를 통해서 전달되는 상기 화소 신호를 상기 샘플링 신호로 저장하는 캐패시터; 및 상기 제1 및 제2 스위치의 턴-오프 기간에 상기 제1 및 제2 스위치 사이의 노드의 전압을 상기 제1 및 제2 스위치의 동작전압 범위 내의 전압으로 유지시키기 위해 스위칭되는 제3 스위치;를 포함한다.A display device according to an embodiment of the present invention includes a display driving device that detects a pixel signal of a display panel and provides a digital signal corresponding to the pixel signal; and a timing controller that calculates characteristic values of pixels using the digital signal and generates compensation data to compensate for characteristic deviations of the pixels using the characteristic values of the pixels, wherein the display driving device includes the display panel. a sampling circuit that samples the pixel signal; and an analog-to-digital converter that converts the sampling signal corresponding to the pixel signal into the digital signal. The sampling circuit includes first and second switches that transmit the pixel signal of the display panel; a capacitor that stores the pixel signal transmitted through the first and second switches as the sampling signal; and a third switch switched to maintain the voltage of a node between the first and second switches at a voltage within the operating voltage range of the first and second switches during the turn-off period of the first and second switches. Includes.
본 실시예에 따르면, 외부 잡음과 누설 전류의 영향을 최소화하여 샘플링 신호의 품질을 향상시킬 수 있고 디스플레이 패널의 화소 신호를 정확히 감지할 수 있다.According to this embodiment, the quality of the sampling signal can be improved by minimizing the effects of external noise and leakage current, and the pixel signal of the display panel can be accurately detected.
또한, 본 발명은 화소 신호를 정확히 감지할 수 있으므로 열화에 의한 화소들 간의 특성 편차를 정확히 보정할 수 있다.Additionally, since the present invention can accurately detect pixel signals, it is possible to accurately correct characteristic differences between pixels due to deterioration.
또한, 본 발명은 화소들 간의 특성 편차를 정확히 보정할 수 있으므로 원하는 휘도의 영상을 정확히 표시할 수 있다.Additionally, the present invention can accurately correct characteristic deviations between pixels and thus accurately display images with desired luminance.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 디스플레이 구동 장치의 센싱 회로를 나타내는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 샘플링 회로를 나타내는 회로도이다.1 is a block diagram showing a display device according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a sensing circuit of the display driving device of FIG. 1 according to an embodiment of the present invention.
FIG. 3 is a circuit diagram showing the sampling circuit of FIG. 2 according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다. 본 명세서 및 특허청구범위에 사용된 용어는 통상적이거나 사전적 의미로 한정되어 해석되지 아니하며, 본 발명의 기술적 사항에 부합하는 의미와 개념으로 해석되어야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the attached drawings. Terms used in this specification and patent claims should not be construed as limited to their usual or dictionary meanings, but should be construed with meanings and concepts consistent with the technical details of the present invention.
본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예이며, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로, 본 출원 시점에서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있다.The embodiments described in this specification and the configurations shown in the drawings are preferred embodiments of the present invention, and do not represent the entire technical idea of the present invention, so various equivalents and modifications that can replace them at the time of filing the present application are available. There may be.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.1 is a block diagram showing a display device according to an embodiment of the present invention.
도 1을 참고하면, 디스플레이 장치는 타이밍 컨트롤러(300), 디스플레이 구동 장치(100) 및 디스플레이 패널(200)을 포함한다.Referring to FIG. 1, the display device includes a timing controller 300, a display driving device 100, and a display panel 200.
타이밍 컨트롤러(300)는 영상 데이터, 제어 데이터 및 클럭을 포함하는 입력 신호(DIN)를 디스플레이 구동 장치(100)에 제공한다.The timing controller 300 provides an input signal (DIN) including image data, control data, and a clock to the display driving device 100.
디스플레이 구동 장치(100)는 입력 신호(DIN)에 포함된 영상 데이터를 소스 구동 신호로 변환하고 소스 구동 신호를 디스플레이 패널(300)의 데이터 라인(DL1 ~ DLn)에 제공한다. 이러한 디스플레이 구동 장치(100)는 도 1에 도시하지는 않았으나 입력 신호(DIN)에서 영상 데이터, 제어 데이터 및 클럭 신호를 복원하는 복원 회로, 영상 데이터를 래치하는 래치 회로, 영상 데이터에 대응하는 계조 전압을 이용하여 소스 구동 신호로 변환하는 디지털 아날로그 컨버터와 소스 구동 신호를 디스플레이 패널의 데이터 라인(DL1 ~ DLn)에 출력하는 출력 회로 등을 포함할 수 있다.The display driving device 100 converts the image data included in the input signal DIN into a source driving signal and provides the source driving signal to the data lines DL1 to DLn of the display panel 300. Although not shown in FIG. 1, this display driving device 100 includes a restoration circuit that restores image data, control data, and clock signals from the input signal (DIN), a latch circuit that latches the image data, and a gray scale voltage corresponding to the image data. It may include a digital-to-analog converter that converts the source driving signal into a source driving signal and an output circuit that outputs the source driving signal to the data lines (DL1 to DLn) of the display panel.
그리고, 디스플레이 구동 장치(100)는 디스플레이 패널(200)의 화소 신호(Vin)를 센싱하고 화소 신호(Vin)에 대응하는 샘플링 신호를 디지털 신호(DOUT)로 변환하여 타이밍 컨트롤러(300)에 제공하는 센싱 회로(101)를 포함한다. 타이밍 컨트롤러(300)는 디지털 신호(DOUT)를 기반으로 화소들의 특성을 연산하고 화소들 간의 특성 편차를 보상하기 위한 보상 데이터를 생성할 수 있다.In addition, the display driving device 100 senses the pixel signal (Vin) of the display panel 200, converts the sampling signal corresponding to the pixel signal (Vin) into a digital signal (DOUT), and provides it to the timing controller 300. Includes a sensing circuit 101. The timing controller 300 may calculate characteristics of pixels based on the digital signal DOUT and generate compensation data to compensate for characteristic differences between pixels.
디스플레이 패널(200)은 게이트 라인들(도시되지 않음), 데이터 라인들(DL1 ~ DLn) 및 센싱 라인들(SL1 ~ SLn)을 포함하고, 게이트 라인과 데이터 라인의 교차부에 화소들을 형성한다. 본 실시예는 유기 발광다이오드(Organic Light Emitting Diode, OLDE)를 이용하여 화소를 구현하는 디스플레이 장치를 예시한다.The display panel 200 includes gate lines (not shown), data lines DL1 to DLn, and sensing lines SL1 to SLn, and pixels are formed at intersections of the gate lines and data lines. This embodiment illustrates a display device that implements pixels using organic light emitting diodes (OLDE).
디스플레이 패널(200)의 각 화소들은 유기 발광 다이오드 및 구동 트랜지스터를 포함하며, 소스 구동 신호의 인가와 구동 트랜지스터의 턴 온에 의해 유기 발광다이오드가 발광한다. 각 화소들의 유기 발광다이오드와 구동 트랜지스터는 문턱전압과 이동도가 다를 수 있다. 화소들 간에 유기 발광다이오드와 구동 트랜지스터의 문턱전압과 이동도가 다른 경우 동일한 소스 구동 신호가 각 화소들에 인가되어도 각 화소들의 구동 트랜지스터에 흐르는 전류가 달라질 수 있다. 즉, 각 화소들은 동일한 소스 구동 신호가 인가되어도 각 화소들의 특성 편차에 의해 다른 휘도를 가질 수 있다. 또한, 디스플레이 패널(200)은 구동 시간 경과에 따라 각 화소들의 유기 발광 다이오드와 구동 트랜지스터가 열화 될 수 있고, 이로 인해 화소들 간의 특성 편차가 발생할 수 있다.Each pixel of the display panel 200 includes an organic light-emitting diode and a driving transistor, and the organic light-emitting diode emits light when a source driving signal is applied and the driving transistor is turned on. The organic light emitting diode and driving transistor of each pixel may have different threshold voltages and mobility. If the threshold voltage and mobility of the organic light emitting diode and the driving transistor are different between pixels, the current flowing through the driving transistor of each pixel may vary even if the same source driving signal is applied to each pixel. That is, even when the same source driving signal is applied to each pixel, each pixel may have a different luminance due to a deviation in the characteristics of each pixel. Additionally, the organic light emitting diode and driving transistor of each pixel of the display panel 200 may deteriorate over driving time, which may cause characteristic differences between pixels.
디스플레이 구동 장치(100)는 상기와 같은 화소 별 특성 편차를 보상하기 위해 디스플레이 패널(200)의 화소 신호(Vin)를 센싱하는 센싱 회로(101)를 포함할 수 있다. 이러한 센싱 회로(101)는 센싱 라인들(SL1 ~ SLn)을 통해서 디스플레이 패널(200)의 화소 신호(Vin)를 샘플링하고 화소 신호(Vin)를 디지털 신호(DOUT)로 변환하여 타이밍 컨트롤러(300)에 제공한다.The display driving device 100 may include a sensing circuit 101 that senses the pixel signal Vin of the display panel 200 to compensate for the above-mentioned characteristic deviation of each pixel. This sensing circuit 101 samples the pixel signal (Vin) of the display panel 200 through the sensing lines (SL1 to SLn) and converts the pixel signal (Vin) into a digital signal (DOUT) to be output to the timing controller 300. provided to.
타이밍 컨트롤러(300)는 디스플레이 구동 장치(100)로부터 화소 신호(Vin)에 대응하는 디지털 신호(DOUT)를 수신하고, 디지털 신호(DOUT)를 이용하여 디스플레이 패널(200)의 화소 별 특성 편차를 보상하기 위한 보상 데이터를 생성할 수 있다. 일례로, 타이밍 컨트롤러(300)는 디지털 신호(DOUT)를 기반으로 디스플레이 패널(200)의 화소들에 구비된 유기 발광 다이오드 및 구동 트랜지스터의 문턱전압과 이동도를 연산하고, 화소들의 문턱전압과 이동도 편차를 보상하기 위한 보상 데이터를 생성할 수 있다. The timing controller 300 receives a digital signal (DOUT) corresponding to the pixel signal (Vin) from the display driving device 100 and compensates for the characteristic deviation of each pixel of the display panel 200 using the digital signal (DOUT). Compensation data can be generated to do this. For example, the timing controller 300 calculates the threshold voltage and mobility of the organic light emitting diode and driving transistor provided in the pixels of the display panel 200 based on the digital signal (DOUT), and calculates the threshold voltage and mobility of the pixels. Compensation data can be generated to compensate for the degree deviation.
도 2는 본 발명의 일 실시예에 따른 도 1의 디스플레이 구동 장치(100)의 센싱 회로(101)를 나타내는 블록도이다.FIG. 2 is a block diagram showing the sensing circuit 101 of the display driving device 100 of FIG. 1 according to an embodiment of the present invention.
도 2를 참고하면, 센싱 회로(101)는 샘플링 회로(10) 및 아날로그 디지털 컨버터(20)를 포함한다.Referring to FIG. 2, the sensing circuit 101 includes a sampling circuit 10 and an analog-to-digital converter 20.
샘플링 회로(10)는 디스플레이 패널(200)의 화소 신호(Vin)를 샘플링하고 화소 신호(Vin)에 대응하는 샘플링 신호(VSAMP)를 저장한다. 아날로그 디지털 변환기(20)는 샘플링 신호(VSAMP)를 디지털 신호(DOUT)로 변환하고, 디지털 신호(DOUT)를 타이밍 컨트롤러(300)에 제공한다. The sampling circuit 10 samples the pixel signal Vin of the display panel 200 and stores the sampling signal V SAMP corresponding to the pixel signal Vin. The analog-to-digital converter 20 converts the sampling signal (V SAMP ) into a digital signal (DOUT) and provides the digital signal (DOUT) to the timing controller 300.
샘플링 회로(10)는 센싱 라인들(SL1 ~ SLn) 각각에 대하여 구비될 수 있다. 아날로그 디지털 변환기(20)는 샘플링 회로(10)들 각각에 대하여 구비되거나 적어도 하나가 구비될 수 있다. 적어도 하나의 아날로그 디지털 변환기(20)는 각 샘플링 회로(10)들의 샘플링 신호(VSAMP)를 미리 설정된 순서에 따라 디지털 신호(DOUT)로 변환할 수 있다.The sampling circuit 10 may be provided for each of the sensing lines SL1 to SLn. The analog-to-digital converter 20 may be provided for each of the sampling circuits 10, or at least one may be provided. At least one analog-to-digital converter 20 may convert the sampling signal V SAMP of each sampling circuit 10 into a digital signal DOUT according to a preset order.
도 3은 본 발명의 일 실시예에 따른 도 2의 샘플링 회로(10)를 나타내는 회로도이다.FIG. 3 is a circuit diagram showing the sampling circuit 10 of FIG. 2 according to an embodiment of the present invention.
도 3을 참고하면, 샘플링 회로(10)는 제1 및 제2 스위치(SW1, SW2), 제3 스위치(SW3) 및 캐패시터(CP)를 포함한다. 샘플링 회로(10)는 센싱 라인들(SL1 ~ SLn) 각각에 대하여 구비될 수 있으며, 도 3은 설명의 편의를 위해 하나의 센싱 라인에 대응하는 샘플링 회로(10)를 나타낸다.Referring to FIG. 3, the sampling circuit 10 includes first and second switches (SW1, SW2), a third switch (SW3), and a capacitor (CP). The sampling circuit 10 may be provided for each of the sensing lines SL1 to SLn, and FIG. 3 shows the sampling circuit 10 corresponding to one sensing line for convenience of explanation.
제1 스위치(SW1)는 턴-온 시 센싱 라인(SL)의 화소 신호(Vin)를 제2 스위치(SW2)에 전달한다. When turned on, the first switch (SW1) transfers the pixel signal (Vin) of the sensing line (SL) to the second switch (SW2).
제2 스위치(SW2)는 제1 스위치(SW1)에 직렬 연결되어 노드(A)를 형성하고, 턴-온 시 제1 스위치(SW1)를 통해서 전달되는 화소 신호(Vin)를 캐패시터(CP)에 전달한다. The second switch SW2 is connected in series to the first switch SW1 to form a node A, and when turned on, the pixel signal Vin transmitted through the first switch SW1 is connected to the capacitor CP. Deliver.
제1 및 제2 스위치(SW1, SW2)는 동일한 제1 제어 신호(CS1)에 응답하여 동시에 턴-온 될 수 있다. 여기서, 제1 제어 신호(CS1)는 디스플레이 패널(200)의 화소 신호(Vin)를 샘플링하는 샘플링 기간에 활성화될 수 있다. The first and second switches SW1 and SW2 may be turned on simultaneously in response to the same first control signal CS1. Here, the first control signal CS1 may be activated during a sampling period during which the pixel signal Vin of the display panel 200 is sampled.
일례로, 제1 및 제 스위치(SW1, SW2)는 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)로 구성할 수 있다. 제1 및 제2 스위치(SW1, SW2)는 직렬 연결되어 샘플링 신호(VSAMP)를 저장하는 캐패시터(CP)와 외부 잡음원 사이의 기생 캐패시턴스를 감소시켜 주는 역할을 한다. 또한, 직렬 연결된 제1 및 제2 스위치(SW1, SW2)는 MOSFET가 문턱전압 이상에서 동작하는 특성 때문에 외부전압의 변화에 대해 문턱전압만큼 더 보장해 주는 역할을 한다.For example, the first and second switches (SW1 and SW2) may be configured as MOSFETs (Metal Oxide Semiconductor Field Effect Transistors). The first and second switches (SW1, SW2) are connected in series and serve to reduce parasitic capacitance between the capacitor (CP) storing the sampling signal (V SAMP ) and an external noise source. In addition, the first and second switches (SW1, SW2) connected in series serve to further guarantee the threshold voltage against changes in external voltage due to the characteristic of the MOSFET operating above the threshold voltage.
캐패시터(CP)는 제1 및 제2 스위치(SW1, SW2)를 통해서 전달되는 화소 신호(Vin)를 샘플링 신호(VSAMP)로 저장한다. 캐패시터(CP)의 샘플링 신호(VSAMP)는 출력 스위치(도시되지 않음)의 턴-온에 의해 아날로그 디지털 컨버터(20)에 제공된다. 샘플링 회로(10)의 출력 스위치는 미리 설정된 순서에 따라 턴-온되어 샘플링 신호(VSAMP)를 아날로그 디지털 변환기(20)에 제공할 수 있다. 샘플링 회로(10)는 디스플레이 패널(200)의 센싱 라인들(SL1 ~ SLn) 각각에 대하여 구비된다.The capacitor CP stores the pixel signal Vin transmitted through the first and second switches SW1 and SW2 as a sampling signal V SAMP . The sampling signal (V SAMP ) of the capacitor (CP) is provided to the analog-to-digital converter 20 by turning on an output switch (not shown). The output switch of the sampling circuit 10 may be turned on according to a preset order to provide a sampling signal (V SAMP ) to the analog-to-digital converter 20. The sampling circuit 10 is provided for each of the sensing lines SL1 to SLn of the display panel 200.
제3 스위치(SW3)는 제1 및 제2 스위치(SW1, SW2)의 턴-오프 기간에 외부 잡음과 누설 전류가 캐패시터(CP)에 영향을 미치지 않도록 설정 전압(VA)을 제1 및 제2 스위치(SW1, SW2) 사이의 노드(A)에 인가한다. 설정 전압(VA)은 제1 및 제2 스위치(SW1, SW2)의 동작전압 범위 내의 전압으로 설정될 수 있으며, 제1 및 제2 스위치(SW1, SW2)의 턴-오프 기간에 노드(A)에 인가된다. 제3 스위치는 제1 및 제2 스위치(SW1, SW2)의 턴-오프 기간에 노드(A)의 전압을 제1 및 제2 스위치(SW1, SW2)의 동작전압 범위 내의 전압으로 유지시키므로 제1 및 제2 스위치(SW1, SW2)의 기생 캐패시터에 의한 외부 잡음의 유입을 차단하고 누설 전류의 발생을 차단한다. 제3 스위치(SW3)는 외부 잡음의 유입과 누설 전류의 발생을 차단하므로 홀딩 기간에 샘플링 신호(VSAMP)의 값은 화소 신호(Vin)에 대응하는 값으로 유지될 수 있다.The third switch (SW3) sets the set voltage (V A ) to the first and second switches so that external noise and leakage current do not affect the capacitor (CP) during the turn-off period of the first and second switches (SW1, SW2). 2 Apply to node (A) between switches (SW1, SW2). The set voltage (V A ) may be set to a voltage within the operating voltage range of the first and second switches (SW1, SW2), and the node (A) during the turn-off period of the first and second switches (SW1, SW2) ) is approved. The third switch maintains the voltage of node A at a voltage within the operating voltage range of the first and second switches (SW1, SW2) during the turn-off period of the first and second switches (SW1, SW2), so that the first switch (SW1, SW2) and blocks the inflow of external noise caused by the parasitic capacitors of the second switches (SW1, SW2) and blocks the generation of leakage current. Since the third switch SW3 blocks the inflow of external noise and the generation of leakage current, the value of the sampling signal V SAMP can be maintained at a value corresponding to the pixel signal Vin during the holding period.
제3 스위치(SW3)는 제2 제어 신호(CS2)에 응답하여 턴-온 될 수 있다. 제1 제어 신호(CS1)와 제2 제어 신호(CS2)는 상호 반전된 로직 레벨을 갖는다. 여기서, 제1 제어 신호(CS1)는 디스플레이 패널(200)의 화소 신호를 샘플링하는 샘플링 기간에 활성화되는 신호로 정의될 수 있으며, 제2 제어 신호(CS2)는 캐패시터(CP)에 저장된 샘플링 신호(VSAMP)를 홀딩하는 홀딩 기간에 활성화되는 신호로 정의될 수 있다. The third switch SW3 may be turned on in response to the second control signal CS2. The first control signal CS1 and the second control signal CS2 have inverted logic levels. Here, the first control signal CS1 can be defined as a signal activated during a sampling period for sampling the pixel signal of the display panel 200, and the second control signal CS2 is a sampling signal stored in the capacitor CP ( It can be defined as a signal that is activated during the holding period that holds V SAMP ).
제1 및 제2 스위치(SW1, SW2)가 제1 제어 신호(CS1)에 응답하여 턴-온 되는 동안 제3 스위치(SW3)는 제2 제어 신호(CS2)에 응답하여 턴-오프 되고, 제1 및 제2 스위치(SW1, SW2)가 제1 제어 신호(CS1)에 응답하여 턴-오프되는 동안 제3 스위치(SW3)는 제2 제어 신호(CS2)에 응답하여 턴-온 된다.While the first and second switches SW1 and SW2 are turned on in response to the first control signal CS1, the third switch SW3 is turned off in response to the second control signal CS2, and the third switch SW3 is turned off in response to the second control signal CS2. While the first and second switches SW1 and SW2 are turned off in response to the first control signal CS1, the third switch SW3 is turned on in response to the second control signal CS2.
설정 전압(VA)은 제1 및 제2 스위치(SW1, SW2)의 동작전압 범위 내의 전압으로 설정될 수 있다. 제3 스위치(SW3)는 제1 및 제2 스위치(SW1, SW2)의 오프 기간에 설정 전압(VA)을 노드(A)에 인가함으로써 제1 및 제2 스위치(SW1, SW2)의 기생 캐패시터에 의한 외부 잡음과 누설 전류가 캐패시터(CP)에 저장된 샘플링 신호(VSAMP)에 영향을 미치는 것을 차단한다. 일례로, 제1 및 제2 스위치(SW1, SW2)의 동작 전압이 하이(High)는 VCC이고 로우(Low)는 VSS인 경우 제3 스위치(SW3)는 제1 및 제2 스위치(SW1, SW2)의 오프 기간에 노드(A)의 전압을 VSS~VCC 범위의 전압으로 유지시켜줌으로써 제1 및 제2 스위치(SW1, SW2)의 기생 캐패시터에 의해 외부 잡음이 유입되는 것을 차단시키고, 제2 스위치(SW2)를 외부 전원으로부터 독립적으로 만들어서 제2 스위치(SW2)에서 발생할 수 있는 누설 전류를 차단시킨다.The set voltage V A may be set to a voltage within the operating voltage range of the first and second switches SW1 and SW2. The third switch (SW3) applies the set voltage (V A ) to the node (A) during the off period of the first and second switches (SW1, SW2), thereby reducing the parasitic capacitor of the first and second switches (SW1, SW2) It blocks external noise and leakage current from affecting the sampling signal (V SAMP ) stored in the capacitor (CP). For example, when the operating voltage of the first and second switches (SW1, SW2) is VCC for High and VSS for low, the third switch (SW3) operates on the first and second switches (SW1, SW2). ), by maintaining the voltage of the node (A) at a voltage in the range of VSS to VCC during the off period, external noise is blocked from being introduced by the parasitic capacitors of the first and second switches (SW1, SW2), and the second switch By making (SW2) independent from the external power source, leakage current that may occur in the second switch (SW2) is blocked.
즉, 샘플링 회로(10)는 제1 및 제2 스위치(SW1, SW2)가 턴-온되면 화소 신호(Vin)에 대응하는 샘플링 신호(VSAMP)를 캐패시터(CP)에 저장하며, 제1 및 제2 스위치(SW1, SW2)가 턴-오프된 이후에도 제3 스위치(SW3)에 의해 노드(A)의 전압이 제1 및 제2 스위치(SW1, SW2)의 동작전압의 범위로 유지되므로 캐패시터(CP)에 저장한 샘플링 신호(VSAMP)의 값을 외부 잡읍이나 누설 전류의 영향 없이 홀딩할 수 있다.That is, when the first and second switches SW1 and SW2 are turned on, the sampling circuit 10 stores the sampling signal V SAMP corresponding to the pixel signal Vin in the capacitor CP, and the first and second switches SW1 and SW2 are turned on. Even after the second switches (SW1, SW2) are turned off, the voltage of the node (A) is maintained in the range of the operating voltage of the first and second switches (SW1, SW2) by the third switch (SW3), so the capacitor ( The value of the sampling signal (V SAMP ) stored in CP) can be held without the influence of external noise or leakage current.
한편, 타이밍 컨트롤러(300)는 디스플레이 구동 장치(100)가 제공하는 화소 신호(Vin)에 대응하는 디지털 신호(DOUT)를 구동 트랜지스터의 문턱 전압, 이동도와 같은 구동 트랜지스터의 특성 값과, 유기 발광 다이오드의 문턱 전압과 같은 특성 값을 연산하는데 이용할 수 있다. 유기 발광 다이오드에 흐르는 화소 전류는 구동 트랜지스터의 임계 전압, 이동도와, 유기 발광 다이오드의 문턱 전압에 따라 달라지기 때문에 타이밍 컨트롤러(300)는 화소 신호에 대응하는 디지털 신호(DOUT)를 이용하여 화소들의 특성 값을 연산하고 화소의 특성 값을 이용하여 영상 데이터를 보상하기 위한 영상 데이터를 생성할 수 있다. Meanwhile, the timing controller 300 combines the digital signal DOUT corresponding to the pixel signal Vin provided by the display driving device 100 with the characteristic values of the driving transistor such as the threshold voltage and mobility of the driving transistor, and the organic light emitting diode. It can be used to calculate characteristic values such as the threshold voltage. Since the pixel current flowing through the organic light emitting diode varies depending on the threshold voltage and mobility of the driving transistor and the threshold voltage of the organic light emitting diode, the timing controller 300 uses the digital signal (DOUT) corresponding to the pixel signal to determine the characteristics of the pixels. Image data for compensating image data can be generated by calculating the value and using the characteristic value of the pixel.
이와 같이 본 실시예에 따르면, 외부 잡음과 누설 전류의 영향을 최소화하여 샘플링 신호의 품질을 향상시킬 수 있고 디스플레이 패널의 화소 신호를 정확히 감지할 수 있다. According to this embodiment, the quality of the sampling signal can be improved by minimizing the effects of external noise and leakage current, and the pixel signal of the display panel can be accurately detected.
또한, 본 발명은 화소 신호를 정확히 감지할 수 있으므로 열화에 의한 화소들 간의 특성 편차를 정확히 보정할 수 있다. 또Additionally, since the present invention can accurately detect pixel signals, it is possible to accurately correct characteristic differences between pixels due to deterioration. also
또한, 본 발명은 화소들 간의 특성 편차를 정확히 보정할 수 있으므로 원하는 휘도의 영상을 정확히 표시할 수 있다.Additionally, the present invention can accurately correct characteristic deviations between pixels and thus accurately display images with desired luminance.
100: 디스플레이 구동 장치 200: 디스플레이 패널
300: 타이밍 컨트롤러 101: 센싱 회로
10: 샘플링 회로 20: 아날로그 디지털 컨버터100: display driving device 200: display panel
300: Timing controller 101: Sensing circuit
10: sampling circuit 20: analog digital converter
Claims (14)
상기 샘플링 회로는,
상기 화소신호를 상기 샘플링 신호로 저장하는 캐패시터;
상기 디스플레이 패널의 상기 화소 신호를 제2 스위치로 전달하는 제1 스위치;
상기 제1 스위치와 직렬로 연결되어 전달받은 상기 화소 신호를 상기 캐패시터로 전달하는 제2 스위치: 및
상기 제1 스위치 및 제2 스위치(이하 제1 및 제2 스위치)의 턴-오프 기간에 턴-온 되어 상기 제1 및 제2 스위치 사이의 노드의 전압을 상기 제1 및 제2 스위치의 동작전압 범위 내의 전압으로 유지시키기 위해 스위칭되는 제3 스위치;를 포함하며,
상기 제1 및 제2 스위치는 상기 제3 스위치의 턴-오프 기간에 턴-온 되는 디스플레이 구동 장치. a sampling circuit that samples pixel signals of a display panel; And an analog-to-digital converter that converts the sampling signal corresponding to the pixel signal into a digital signal,
The sampling circuit is,
a capacitor that stores the pixel signal as the sampling signal;
a first switch transmitting the pixel signal of the display panel to a second switch;
A second switch connected in series with the first switch to transmit the received pixel signal to the capacitor: and
The first switch and the second switch (hereinafter referred to as the first and second switches) are turned on during the turn-off period and the voltage of the node between the first and second switches is changed to the operating voltage of the first and second switches. It includes a third switch switched to maintain the voltage within the range,
The first and second switches are turned on during the turn-off period of the third switch.
상기 제3 스위치는, 상기 제1 및 제2 스위치의 턴-오프 기간에 설정 전압을 상기 노드에 인가하는 디스플레이 구동 장치.According to claim 1,
The third switch applies a set voltage to the node during the turn-off period of the first and second switches.
상기 제3 스위치는 상기 제1 및 제2 스위치의 턴-오프 기간에 상기 제1 및 제2 스위치의 기생 캐패시터에 의한 외부 잡음의 유입 및 누설 전류의 발생을 차단하는 디스플레이 구동 장치.According to claim 1,
The third switch blocks the inflow of external noise and the generation of leakage current due to parasitic capacitors of the first and second switches during the turn-off period of the first and second switches.
상기 제3 스위치는, 상기 제1 및 제2 스위치의 턴-온 기간에 턴-오프 되고, 상기 제1 및 제2 스위치의 턴-오프 기간에 턴-온 되는 디스플레이 구동 장치.According to claim 3,
The third switch is turned off during the turn-on period of the first and second switches, and is turned on during the turn-off period of the first and second switches.
상기 제1 및 제2 스위치는, 상기 화소 신호를 샘플링하는 제1 기간에 활성화되는 제1 제어 신호에 응답하여 상기 화소 신호를 상기 캐패시터에 전달하는 디스플레이 구동 장치.According to claim 1,
The first and second switches transmit the pixel signal to the capacitor in response to a first control signal activated during a first period of sampling the pixel signal.
상기 제3 스위치는, 상기 캐패시터에 저장된 상기 샘플링 신호를 홀딩하는 제2 기간에 활성화되는 제2 제어 신호에 응답하여 설정 전압을 상기 노드에 인가하는 디스플레이 구동 장치.In clause 6
The third switch applies a set voltage to the node in response to a second control signal activated during a second period of holding the sampling signal stored in the capacitor.
상기 디스플레이 구동 장치는, 상기 디스플레이 패널의 상기 화소 신호를 샘플링하는 샘플링 회로; 및 상기 화소 신호에 대응하는 샘플링 신호를 상기 디지털 신호로 변환하는 아날로그 디지털 변환기;를 포함하며,
상기 샘플링 회로는,
상기 화소신호를 상기 샘플링 신호로 저장하는 캐패시터;
상기 디스플레이 패널의 상기 화소 신호를 제2 스위치로 전달하는 제1 스위치;
상기 제1 스위치와 직렬로 연결되어 전달받은 상기 화소 신호를 상기 캐패시터로 전달하는 제2 스위치: 및
상기 제1 스위치 및 제2 스위치(이하 제1 및 제2 스위치)의 턴-오프 기간에 턴-온 되어 상기 제1 및 제2 스위치 사이의 노드의 전압을 상기 제1 및 제2 스위치의 동작전압 범위 내의 전압으로 유지시키기 위해 스위칭되는 제3 스위치;를 포함하며,
상기 제1 및 제2 스위치는 상기 제3 스위치의 턴-오프 기간에 턴-온 되는 디스플레이 장치. A display driving device that detects a pixel signal of a display panel and provides a digital signal corresponding to the pixel signal,
The display driving device includes a sampling circuit that samples the pixel signal of the display panel; And an analog-to-digital converter that converts the sampling signal corresponding to the pixel signal into the digital signal,
The sampling circuit is,
a capacitor that stores the pixel signal as the sampling signal;
a first switch transmitting the pixel signal of the display panel to a second switch;
A second switch connected in series with the first switch to transmit the received pixel signal to the capacitor: and
The first switch and the second switch (hereinafter referred to as the first and second switches) are turned on during the turn-off period and the voltage of the node between the first and second switches is changed to the operating voltage of the first and second switches. It includes a third switch switched to maintain the voltage within the range,
A display device in which the first and second switches are turned on during the turn-off period of the third switch.
상기 제3 스위치는, 상기 제1 및 제2 스위치의 턴-오프 기간에 설정 전압을 상기 노드에 인가하는 디스플레이 장치.According to claim 8,
The third switch applies a set voltage to the node during the turn-off period of the first and second switches.
상기 제3 스위치는 상기 제1 및 제2 스위치의 턴-오프 기간에 상기 제1 및 제2 스위치의 기생 캐패시터에 의한 외부 잡음의 유입 및 누설 전류의 발생을 차단하는 디스플레이 장치.According to claim 8,
The third switch blocks the inflow of external noise and the generation of leakage current due to parasitic capacitors of the first and second switches during the turn-off period of the first and second switches.
상기 제3 스위치는, 상기 제1 및 제2 스위치의 턴-온 기간에 턴-오프 되고, 상기 제1 및 제2 스위치의 턴-오프 기간에 턴-온 되는 디스플레이 장치.According to claim 10,
The third switch is turned off during the turn-on period of the first and second switches, and is turned on during the turn-off period of the first and second switches.
상기 제1 및 제2 스위치는, 상기 화소 신호를 샘플링하는 제1 기간에 활성화되는 제1 제어 신호에 응답하여 상기 화소 신호를 상기 캐패시터에 전달하는 디스플레이 장치.According to claim 8,
The first and second switches transmit the pixel signal to the capacitor in response to a first control signal activated during a first period of sampling the pixel signal.
상기 제3 스위치는, 상기 캐패시터에 저장된 상기 샘플링 신호를 홀딩하는 제2 기간에 활성화되는 제2 제어 신호에 응답하여 설정 전압을 상기 노드에 인가하는 디스플레이 장치.In clause 13
The third switch applies a set voltage to the node in response to a second control signal activated during a second period of holding the sampling signal stored in the capacitor.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180131674A KR102586487B1 (en) | 2018-10-31 | 2018-10-31 | Display driving device and display device including the same |
| CN201911042013.4A CN111128074B (en) | 2018-10-31 | 2019-10-30 | Display driving device and display apparatus including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180131674A KR102586487B1 (en) | 2018-10-31 | 2018-10-31 | Display driving device and display device including the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200048967A KR20200048967A (en) | 2020-05-08 |
| KR102586487B1 true KR102586487B1 (en) | 2023-10-06 |
Family
ID=70495476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180131674A KR102586487B1 (en) | 2018-10-31 | 2018-10-31 | Display driving device and display device including the same |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102586487B1 (en) |
| CN (1) | CN111128074B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102634471B1 (en) | 2020-05-12 | 2024-02-06 | 주식회사 엘엑스세미콘 | Source driver |
| KR20230040459A (en) | 2021-09-16 | 2023-03-23 | 주식회사 엘엑스세미콘 | Current supply circuit and display device including the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06318399A (en) * | 1993-03-12 | 1994-11-15 | Toshiba Corp | Sample-and-hold circuit device |
| KR100613094B1 (en) * | 2004-12-24 | 2006-08-16 | 삼성에스디아이 주식회사 | Data driver and light emitting display for the same |
| KR101529005B1 (en) * | 2014-06-27 | 2015-06-16 | 엘지디스플레이 주식회사 | Organic Light Emitting Display For Sensing Electrical Characteristics Of Driving Element |
| KR102277713B1 (en) * | 2014-12-26 | 2021-07-15 | 엘지디스플레이 주식회사 | Sensing circuit and organic light emitting diode display including the same |
| US9780129B2 (en) * | 2015-10-07 | 2017-10-03 | Sony Semiconductor Solutions Corporation | Sample-and-hold circuit having error compensation circuit portion |
-
2018
- 2018-10-31 KR KR1020180131674A patent/KR102586487B1/en active IP Right Grant
-
2019
- 2019-10-30 CN CN201911042013.4A patent/CN111128074B/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200048967A (en) | 2020-05-08 |
| CN111128074A (en) | 2020-05-08 |
| CN111128074B (en) | 2024-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9542873B2 (en) | Organic light emitting display for sensing electrical characteristics of driving element | |
| US9685119B2 (en) | Organic light emitting display for compensating for variations in electrical characteristics of driving element | |
| KR101549343B1 (en) | Organic Light Emitting Display For Sensing Electrical Characteristics Of Driving Element | |
| KR102277713B1 (en) | Sensing circuit and organic light emitting diode display including the same | |
| US10957251B2 (en) | Pixel sensing device and panel driving device | |
| KR102448034B1 (en) | Pixel circuit and organic light emitting display including the same | |
| US7006026B2 (en) | Digital-to-analog converting circuit, electrooptical device, and electronic apparatus | |
| KR102644681B1 (en) | Sensing circuit of display apparatus | |
| US10943536B2 (en) | External compensation circuit and method, and display device | |
| JP2012519880A (en) | Electroluminescent subpixel compensated drive signal | |
| WO2014046029A1 (en) | Data line driving circuit, display device including same, and data line driving method | |
| KR102156784B1 (en) | Organic Light Emitting Display For Sensing Electrical Characteristics Of Driving Element | |
| KR102586487B1 (en) | Display driving device and display device including the same | |
| US11308877B2 (en) | Display driving device and display device including the same | |
| KR20210080734A (en) | Pixel sensing device and panel driving device for sensing characteristics of pixels | |
| US20050030070A1 (en) | Input circuit, display device and information display apparatus | |
| KR102444312B1 (en) | Organic light emitting diode display device and method for driving the same | |
| CN111462664A (en) | Sensing circuit and sampling hold circuit of organic light emitting diode driving device | |
| KR20220107797A (en) | OLEDoS PIXEL COMPENSATION CIRCUIT REMOVING BODY EFFECT AND METHOD THEREOF | |
| KR20180076467A (en) | Pixel sensing apparatus and panel driving apparatus | |
| KR20170070925A (en) | Organic light emitting diode display and driving method of the same | |
| KR102664205B1 (en) | Source driver and display device including the same | |
| US11475851B2 (en) | Pixel sensing apparatus and panel driving apparatus | |
| US11200841B2 (en) | Driver of display device | |
| US20220208126A1 (en) | Light Emitting Display Device and Method of Driving the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |