KR102585352B1 - A method of handling thin wafer using foam tape - Google Patents

A method of handling thin wafer using foam tape Download PDF

Info

Publication number
KR102585352B1
KR102585352B1 KR1020210014614A KR20210014614A KR102585352B1 KR 102585352 B1 KR102585352 B1 KR 102585352B1 KR 1020210014614 A KR1020210014614 A KR 1020210014614A KR 20210014614 A KR20210014614 A KR 20210014614A KR 102585352 B1 KR102585352 B1 KR 102585352B1
Authority
KR
South Korea
Prior art keywords
wafer
thin wafer
thin
foam tape
delete delete
Prior art date
Application number
KR1020210014614A
Other languages
Korean (ko)
Other versions
KR20220111408A (en
Inventor
최종묵
박준혁
Original Assignee
주식회사 플래닝썬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 플래닝썬 filed Critical 주식회사 플래닝썬
Priority to KR1020210014614A priority Critical patent/KR102585352B1/en
Publication of KR20220111408A publication Critical patent/KR20220111408A/en
Application granted granted Critical
Publication of KR102585352B1 publication Critical patent/KR102585352B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support

Abstract

본 발명은 발포 테이프를 이용한 박형 웨이퍼 취급 방법에 관한 것이다.
더욱 상세하게는, 박형(Thin type) 웨이퍼를 준비하는 준비단계; 상기 박형 웨이퍼의 상부에 발포 테이프를 부착하는 제1부착단계; 상기 제1부착단계에서 박형 웨이퍼에 부착된 발포 테이프의 상부에 캐리어 웨이퍼를 부착하는 제2부착단계; 상기 제2부착단계에서 캐리어 웨이퍼가 부착된 박형 웨이퍼를 진공 챔버에 투입하여 기포를 박리하는 기포박리단계; 상기 기포박리단계에서 기포가 박리된 박형 웨이퍼에 후공정을 진행하는 후공정단계; 상기 후공정단계에서 후공정이 진행된 박형 웨이퍼를 가열하고 상기 발포 테이프 및 캐리어 웨이퍼를 박리하는 박리단계가 포함되는 것을 특징으로 한다. 본 발명에 의하면, 발포 테이프를 이용하여 박형 웨이퍼에 대한 캐리어 웨이퍼의 부착 및 박리가 용이하게 이루질 수 있도록 구성됨으로써, 박형 웨이퍼에서 발생되는 스트레스를 감소시킬 수 있는 효과가 있다.
The present invention relates to a method for handling thin wafers using foam tape.
More specifically, a preparation step of preparing a thin type wafer; A first attachment step of attaching a foam tape to the top of the thin wafer; A second attachment step of attaching a carrier wafer to the top of the foam tape attached to the thin wafer in the first attachment step; A bubble peeling step of peeling off air bubbles by putting the thin wafer to which the carrier wafer is attached in the second attaching step into a vacuum chamber; A post-processing step of performing a post-processing on the thin wafer from which the bubbles have been peeled off in the bubble peeling step; In the post-processing step, a peeling step of heating the post-processed thin wafer and peeling off the foam tape and the carrier wafer is included. According to the present invention, the carrier wafer can be easily attached to and separated from the thin wafer using a foam tape, thereby reducing stress generated in the thin wafer.

Description

발포 테이프를 이용한 박형 웨이퍼 취급 방법{A METHOD OF HANDLING THIN WAFER USING FOAM TAPE}Thin wafer handling method using foam tape {A METHOD OF HANDLING THIN WAFER USING FOAM TAPE}

본 발명은 발포 테이프를 이용한 박형 웨이퍼 취급 방법에 관한 것이다.
더욱 상세하게는, 발포 테이프를 이용하여 박형 웨이퍼에 대한 캐리어 웨이퍼의 부착 및 박리가 용이하게 이루질 수 있도록 구성됨으로써, 박형 웨이퍼에서 발생되는 스트레스를 감소시킬 수 있는 발포 테이프를 이용한 박형 웨이퍼 취급 방법에 관한 것이다.
The present invention relates to a method for handling thin wafers using foam tape.
More specifically, a thin wafer handling method using a foam tape that can reduce the stress generated in the thin wafer by being configured to easily attach and peel the carrier wafer to the thin wafer using the foam tape. It's about.

3차원의 반도체 실장은 고밀도, 대용량화를 실현하기 위해서 필수로 되어 왔다. 3차원 실장 기술이란, 하나의 반도체 칩을 박형화하고 이것을 실리콘 관통 전극(TSV: through silicon via)에 의해 결선하면서 다층으로 적층해 가는 반도체 제작 기술이다.
이것을 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면을 연삭하여 박형화하고, 이면에 TSV를 포함하는 전극 형성을 행하는 공정을 진행한다.
하지만 얇은 웨이퍼의 특성상 보다 두꺼운 웨이퍼에 비해 현저히 낮은 강도 및 왜곡(warpage)으로 인해 파손, 오염 및 크랙 현상 등 불안정 요소에 취약한 문제가 있으며, 이러한 문제를 해결하기 위해 종래에는 실리콘 기판의 이면을 연삭하는 공정에서 연삭면의 반대측에 이면 보호 테이프를 부착함으로써 연마 시 웨이퍼의 파손을 방지하였다.
그러나 상기 보호 테이프는 유기 수지 필름을 지지 기재에 사용하므로 유연성은 있는 반면, 강도나 내열성이 불충분하여 TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기에는 적합하지 않은 문제가 있다.
그래서 반도체 기판을 실리콘, 유리 등의 지지체에 접착제층을 개재하여 접합함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다.
이때 기판을 지지체에 접합할 때의 접착제층 가장 중요하다. 이것은 기판을 지지체에 간극없이 접합할 수 있어, 후속 공정에 견딜 만큼의 충분한 내구성을 필요로 하며, 마지막으로 박형 웨이퍼를 지지체로부터 간편하게 박리할 수 있어야 한다.
이때, 웨이퍼와 지지체를 접착하도록 구성되는 접착제층이 웨이퍼 본드로 구성되는 경우 균일한 레진 도포를 위한 별도의 전용 설비를 필요로 하는 문제가 있고, 웨이퍼와 지지체를 접착하도록 구성되는 접착제층이 케미컬 릴리즈로 구성되는 경우 환경 유해 물질을 관리해야 하며 별도의 캐리어를 제작해야 하는 문제가 있으며, 웨이퍼와 지지체를 접착하도록 구성되는 접착제층이 써머 릴리즈로 구성되는 경우 고온에서 직접적인 작업환경에 의한 안전 및 파손을 주의해야 하는 문제가 있다.
또한, 웨이퍼와 지지체를 접착하도록 구성되는 접착제층이 메카니컬 릴리즈로 구성되는 경우 이형에 용이한 레진을 추가로 도포해야 하는 문제가 있고, 웨이퍼와 지지체를 접착하도록 구성되는 접착제층이 레이저 릴리즈로 구성되는 경우 고가의 레이저 가공 설비를 필요로 하며 분진을 별도로 관리해야 하는 문제가 있다.
이와 관련된 기술 중 하나로, 대한민국 공개특허공보 10-2020-0026727에는 박형 웨이퍼의 제조 방법이 개시되어 있다.
상기 종래기술은, 지지체와, 해당 지지체 상에 형성된 접착제층과, 해당 접착제층에 회로면을 갖는 표면이 대향하도록 적층된 웨이퍼를 구비하는 웨이퍼 적층체의 지지체 측으로부터 광을 조사함으로써 적층체로부터 지지체를 박리하는 공정 및 상기 공정 후, 웨이퍼에 잔존한 수지층을 필 박리에 의해 웨이퍼로부터 박리하는 공정을 포함하는 박형 웨이퍼의 제조 방법으로서, 상기 접착제층이, 상기 지지체 측으로부터 순서대로 차광성을 갖는 수지층 A와, 열경화성 실리콘 수지 또는 비실리콘계 열가소성 수지를 포함하는 수지층 B만을 포함하는 것을 특징으로 한다.
그러나 상기 종래기술은, 웨이퍼와 지지체를 접착하도록 구성되는 접착제층이 수지층 A와 수지층 B로 이루어짐에 따라, 수지층을 취급하는데에 필요한 장비가 매우 고가인 문제가 있다.
또한, 수지층 A 및 수지층 B를 이용하는 경우, 수지층 A 및 수지층 B의 경화에 필요한 시간을 소모하게 되는 문제가 있으며, 웨이퍼와 지지체의 박리 시에 웨이퍼에 손상이나 파손이 발생할 수 있는 문제가 있다.
Three-dimensional semiconductor packaging has become essential to realize high density and large capacity. 3D packaging technology is a semiconductor manufacturing technology that thins a single semiconductor chip and stacks it in multiple layers while connecting it with a through silicon via (TSV).
In order to realize this, the substrate on which the semiconductor circuit is formed is thinned by grinding the non-circuit forming surface, and a process of forming an electrode including a TSV on the rear surface is performed.
However, due to the characteristics of thin wafers, they have significantly lower strength and warpage compared to thicker wafers, making them vulnerable to instability factors such as breakage, contamination, and cracking. To solve these problems, conventional methods include grinding the back side of the silicon substrate. Damage to the wafer during polishing was prevented by attaching a back protection tape to the opposite side of the grinding surface during the process.
However, since the protective tape uses an organic resin film as a support substrate, it has flexibility, but has insufficient strength and heat resistance, making it unsuitable for the TSV formation process or the wiring layer formation process on the back side.
Therefore, a system that can sufficiently withstand backside grinding, TSV, and backside electrode formation processes has been proposed by bonding a semiconductor substrate to a support such as silicon or glass through an adhesive layer.
At this time, the adhesive layer is the most important when joining the substrate to the support. This requires the substrate to be bonded to the support without gaps, sufficient durability to withstand subsequent processes, and finally, the thin wafer must be easily peeled from the support.
At this time, when the adhesive layer configured to bond the wafer and the support is composed of a wafer bond, there is a problem of requiring a separate dedicated facility for uniform resin application, and the adhesive layer configured to bond the wafer and the support requires chemical release. If the adhesive layer used to bond the wafer and the support is made of thermal release, there are problems with safety and damage caused by direct working environments at high temperatures. There is an issue you need to pay attention to.
In addition, when the adhesive layer configured to bond the wafer and the support is composed of a mechanical release, there is a problem of having to additionally apply a resin that is easy to release, and if the adhesive layer configured to bond the wafer and the support is composed of a laser release, In this case, expensive laser processing equipment is required and dust must be managed separately.
As one of the related technologies, Korean Patent Publication No. 10-2020-0026727 discloses a method for manufacturing a thin wafer.
The above prior art is to irradiate light from the support side of a wafer stack including a support, an adhesive layer formed on the support, and wafers stacked so that the surface having a circuit surface faces the adhesive layer, thereby separating the support from the laminate. A method of manufacturing a thin wafer comprising a step of peeling and a step of peeling the resin layer remaining on the wafer after the step from the wafer by peeling, wherein the adhesive layer has light-shielding properties in order from the support side. It is characterized by comprising only a resin layer A and a resin layer B containing a thermosetting silicone resin or a non-silicone thermoplastic resin.
However, in the prior art, since the adhesive layer configured to bond the wafer and the support is made of resin layer A and resin layer B, there is a problem that the equipment required to handle the resin layer is very expensive.
In addition, when using resin layer A and resin layer B, there is a problem that the time required for curing resin layer A and resin layer B is consumed, and damage or damage to the wafer may occur when the wafer and the support are separated. There is.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

본 발명은 위와 같은 과제를 해결하기 위하여 안출된 것으로, 본 발명에서 해결하고자 하는 과제는, 발포 테이프를 이용하여 박형 웨이퍼에 대한 캐리어 웨이퍼의 부착 및 박리가 용이하게 이루질 수 있도록 구성됨으로써, 박형 웨이퍼에서 발생되는 스트레스를 감소시킬 수 있는 발포 테이프를 이용한 박형 웨이퍼 취급 방법을 제공하는 데 있다.The present invention was devised to solve the above problems, and the problem to be solved by the present invention is to easily attach and peel the carrier wafer to the thin wafer using a foam tape, thereby enabling the thin wafer to be easily attached to the thin wafer. The aim is to provide a method of handling thin wafers using foam tape that can reduce the stress generated in the process.

위와 같은 과제를 해결하기 위한 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법에는, 박형(Thin type) 웨이퍼를 준비하는 준비단계; 상기 박형 웨이퍼의 상부에 발포 테이프를 부착하는 제1부착단계; 상기 제1부착단계에서 박형 웨이퍼에 부착된 발포 테이프의 상부에 캐리어 웨이퍼를 부착하는 제2부착단계; 상기 제2부착단계에서 캐리어 웨이퍼가 부착된 박형 웨이퍼를 진공 챔버에 투입하여 기포를 박리하는 기포박리단계; 상기 기포박리단계에서 기포가 박리된 박형 웨이퍼에 후공정을 진행하는 후공정단계; 상기 후공정단계에서 후공정이 진행된 박형 웨이퍼를 가열하고 상기 발포 테이프 및 캐리어 웨이퍼를 박리하는 박리단계가 포함되는 것을 특징으로 한다.
또한 상기 준비단계 이후, 발포 테이프를 상기 박형 웨이퍼에 대응되는 형상으로 제단하는 제단단계; 및 상기 박형 웨이퍼의 상부에 수성 화학약품을 처리하는 처리단계가 포함되는 것을 특징으로 한다.
또한 상기 제1부착단계 이후, 상기 제2부착단계에서 캐리어 웨이퍼가 부착된 박형 웨이퍼의 외주연을 따라 가이드지그를 고정하는 고정단계가 포함되는 것을 특징으로 한다.
또한 상기 제2부착단계 이후, 상기 제2부착단계에서 캐리어 웨이퍼가 부착된 박형 웨이퍼의 상부를 압착하는 압착단계가 포함되는 것을 특징으로 한다.
또한 상기 후공정단계에서 진행되는 후공정에는, 상기 기포박리단계에서 기포가 박리된 박형 웨이퍼에 이온을 주입하는 이온주입단계(Ion implant); 상기 기포박리단계에서 기포가 박리된 박형 웨이퍼의 하면을 연삭하는 연삭단계(Back grinding); 및 상기 기포박리단계에서 기포가 박리된 박형 웨이퍼의 하면에 박막을 증착하는 증착단계(Wafer deposition) 중 어느 하나 또는 복수의 단계가 포함되는 것을 특징으로 한다.
A thin wafer handling method using a foam tape according to the present invention to solve the above problems includes a preparation step of preparing a thin type wafer; A first attachment step of attaching a foam tape to the top of the thin wafer; A second attachment step of attaching a carrier wafer to the top of the foam tape attached to the thin wafer in the first attachment step; A bubble peeling step of peeling off air bubbles by putting the thin wafer to which the carrier wafer is attached in the second attaching step into a vacuum chamber; A post-processing step of performing a post-processing on the thin wafer from which the bubbles have been peeled off in the bubble peeling step; In the post-processing step, a peeling step of heating the post-processed thin wafer and peeling off the foam tape and the carrier wafer is included.
In addition, after the preparation step, a cutting step of cutting the foam tape into a shape corresponding to the thin wafer; And a processing step of treating the upper part of the thin wafer with an aqueous chemical agent.
In addition, after the first attachment step, a fixing step of fixing the guide jig along the outer periphery of the thin wafer to which the carrier wafer is attached in the second attachment step is included.
In addition, after the second attachment step, a compression step of compressing the upper part of the thin wafer to which the carrier wafer is attached in the second attachment step is included.
In addition, the post-processing process performed in the post-processing step includes an ion implantation step of implanting ions into the thin wafer from which the bubbles have been peeled off in the bubble peeling step; A back grinding step of grinding the lower surface of the thin wafer from which bubbles have been peeled off in the bubble peeling step; and a deposition step of depositing a thin film on the lower surface of the thin wafer from which bubbles have been peeled off in the bubble peeling step.

본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법에 의하면, 발포 테이프를 이용하여 박형 웨이퍼에 대한 캐리어 웨이퍼의 부착 및 박리가 용이하게 이루질 수 있도록 구성됨으로써, 박형 웨이퍼에서 발생되는 스트레스를 감소시킬 수 있는 효과가 있다.
또한 본 발명에 의하면, 레진을 이용하여 박형 웨이퍼에 캐리어 웨이퍼를 부착하는 경우 별도의 레진 도포 설비를 필요로 하기 때문에, 발포 테이프를 이용하여 박형 웨이퍼에 캐리어 웨이퍼를 부착하는 경우 별도의 설비를 필요로 하지 않으므로 설비에 필요한 비용을 절감할 수 있는 효과가 있다.
또한 본 발명에 의하면, 레진을 이용하여 박형 웨이퍼에 캐리어 웨이퍼를 부착하는 경우 레진 도포 방법을 이용하여 박형 웨이퍼에 캐리어 웨이퍼를 부착하였을 때 필요한 레진 열경화 과정을 불필요로 하므로, 박형 웨이퍼 취급 공정을 간소화할 수 있는 효과가 있다.
또한 본 발명에 의하면, Pre-cut 타입의 발포 테이프를 이용하여 박형 웨이퍼에 캐리어 웨이퍼를 부착시키도록 구성됨으로써, 박형 웨이퍼와 캐리어 웨이퍼의 부착 이후 별도의 발포 테이프 컷팅 과정을 불필요로 하므로, 박형 웨이퍼 취급 공정을 간소화할 수 있는 효과가 있다.
또한 본 발명에 의하면, 발포테이프를 이용하여 박형 웨이퍼에 캐리어 웨이퍼를 부착하는 경우 발포테이프의 응력이 레진 등의 응력보다 낮은 응력으로 구성됨에 따라 박형 웨이퍼에 스트레스가 발생되는 것을 최소화할 수 있는 효과가 있다.
According to the thin wafer handling method using a foam tape according to the present invention, the stress generated in the thin wafer can be reduced by being configured to easily attach and peel the carrier wafer to the thin wafer using the foam tape. There is an effect.
In addition, according to the present invention, when attaching a carrier wafer to a thin wafer using resin, separate resin application equipment is required. Therefore, when attaching the carrier wafer to a thin wafer using a foam tape, separate equipment is required. This has the effect of reducing the costs required for equipment.
In addition, according to the present invention, when attaching a carrier wafer to a thin wafer using a resin, the resin heat curing process required when attaching the carrier wafer to a thin wafer using a resin application method is unnecessary, thereby simplifying the thin wafer handling process. There is an effect that can be done.
In addition, according to the present invention, the carrier wafer is attached to the thin wafer using a pre-cut type foam tape, thereby eliminating the need for a separate foam tape cutting process after attaching the thin wafer and the carrier wafer, thereby improving the handling of thin wafers. It has the effect of simplifying the process.
In addition, according to the present invention, when attaching a carrier wafer to a thin wafer using a foam tape, the stress of the foam tape is lower than that of the resin, so there is an effect of minimizing stress on the thin wafer. there is.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

도 1은 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법을 나타내는 순서도.
도 2는 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 제단단계 및 처리단계를 나타내는 순서도.
도 3은 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 고정단계를 나타내는 순서도.
도 4는 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 압착단계를 나타내는 순서도.
도 5는 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 전체적인 실시 예를 나타내는 도면.
1 is a flow chart showing a thin wafer handling method using a foam tape according to the present invention.
Figure 2 is a flow chart showing the cutting step and processing step of the thin wafer handling method using the foam tape according to the present invention.
Figure 3 is a flowchart showing the fixing steps of the thin wafer handling method using a foam tape according to the present invention.
Figure 4 is a flowchart showing the pressing step of the thin wafer handling method using a foam tape according to the present invention.
Figure 5 is a diagram showing an overall embodiment of a thin wafer handling method using a foam tape according to the present invention.

본 발명은 발포 테이프를 이용하여 박형 웨이퍼에 대한 캐리어 웨이퍼의 부착 및 박리가 용이하게 이루질 수 있도록 구성됨으로써, 박형 웨이퍼에서 발생되는 스트레스를 감소시킬 수 있는 발포 테이프를 이용한 박형 웨이퍼 취급 방법에 관한 것이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법에 대해 상세히 설명하기로 한다.
도 1은 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법을 나타내는 순서도이고, 도 2는 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 제단단계 및 처리단계를 나타내는 순서도이며, 도 3은 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 고정단계를 나타내는 순서도이고, 도 4는 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 압착단계를 나타내는 순서도이며, 도 5는 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법의 전체적인 실시 예를 나타내는 도면이다.
첨부된 도 1에 따르면, 본 발명에 따른 발포 테이프를 이용한 박형 웨이퍼 취급 방법에는, 준비단계(S10), 제1부착단계(S20), 제2부착단계(S30), 기포박리단계(S40), 후공정단계(S50) 및 박리단계(S60)가 포함된다.
1. 준비단계(S10)
상기 준비단계(S10)는 박형(Thin type) 웨이퍼를 준비하는 단계이다.
이때, 상기 준비단계(S10)에서 준비되는 박형 웨이퍼의 두께는 50 ~ 100um으로 구성될 수 있다.
이러한 상기 박형 웨이퍼의 두께는 실시 환경에 따라 얼마든지 변경되어 적용될 수 있으나, 일반적인 박형 웨이퍼라 함은 100um 이하의 두께로 구성될 수 있다.
한편 본 발명의 발포 테이프를 이용한 박형 웨이퍼 취급 방법에는, 상기 준비단계(S10) 이후, 발포 테이프를 상기 박형 웨이퍼에 대응되는 형상으로 제단하는 제단단계(S13) 및 상기 박형 웨이퍼의 상부에 수성 화학약품을 처리하는 처리단계(S15)가 포함될 수 있다.
이러한 상기 제단단계(S13)는 상기 박형 웨이퍼와 캐리어 웨이퍼를 부착시키도록 구성되는 발포 테이프를 Pre-cut 타입으로 구성함으로써, 후술되는 제2부착단계(S30) 이후 별도의 발포 테이프 컷팅 과정을 생략할 수 있도록 하기 위한 것이다.
또한 상기 처리단계(S15)는 상기 박형 웨이퍼의 상부에 수성 화학약품을 처리함으로써 후술되는 박리단계(S60) 진행 시, 상기 박형 웨이퍼에 점착 이물질이 잔류하는 것을 방지할 수 있도록 하기 위한 것이다.
2. 제1부착단계(S20)
상기 제1부착단계(S20)는 상기 박형 웨이퍼의 상부에 발포 테이프를 부착하는 단계이다.
이때, 상기 제1부착단계(S20)에서 상기 박형 웨이퍼에 부착되는 발포 테이프는 롤러를 이용하여 대상물을 목표물에 가압하여 부착시키는 별도의 가압장치에 의해 상기 박형 웨이퍼의 상부에 1:1로 서로 대응되도록 부착될 수 있다.
상기 발포 테이프는 접착면에 상기 접착면의 보호를 위한 라이너필름(Liner film)이 부착되어 있는 상태로 구성될 수 있으며, 이러한 구조를 통해 상기 발포 테이프를 가압하여도 상기 발포 테이프와 가압장치가 접착되는 것이 방지되도록 구성될 수 있다.
한편 본 발명의 발표 테이프를 이용한 박형 웨이퍼 취급 방법에는, 상기 제1부착단계(S20) 이후, 상기 제2부착단계(S30)에서 캐리어 웨이퍼가 부착된 박형 웨이퍼의 외주연을 따라 가이드지그를 고정하는 고정단계(S21)가 포함될 수 있다.
상기 고정단계(S21)에서 상기 박형 웨이퍼의 외주연을 따라 고정되는 가이드지그는 복수로 구성될 수 있으며, 상기 복수의 가이드지그가 상기 박형 웨이퍼의 외주연을 따라 고정되는 경우, 후술되는 제2부착단계(S30)에서 부착되는 캐리어 웨이퍼의 부착이 가이드되어 용이하게 부착되도록 구성될 수 있다.
3. 제2부착단계(S30)
상기 제2부착단계(S30)는 상기 제1부착단계(S20)에서 박형 웨이퍼에 부착된 발포 테이프의 상부에 캐리어 웨이퍼를 부착하는 단계이다.
이러한 상기 제2부착단계(S30)는 상기 박형 웨이퍼에 캐리어 웨이퍼를 부착함으로써, 상기 박형 웨이퍼의 두께 및 강도를 보강하여 후술되는 후공정단계(S50)에서의 후공정에 의해 박형 웨이퍼가 손상되거나 파손되는 것을 방지하도록 구성되는 것이다.
이때 상기 제2부착단계(S30)는, 상기 발포 테이프의 접착면에 상기 발포 테이프의 접착면을 보호하기 위하여 부착되어 있는 라이너필름(Liner film)을 박리하고 상기 라이너필름이 박리된 발포 테이프의 상부 접착면에 캐리어 웨이퍼를 부착하도록 구성될 수 있다.
한편 본 발명의 발표 테이프를 이용한 박형 웨이퍼 취급 방법에는, 상기 제2부착단계(S30) 이후, 상기 제2부착단계(S30)에서 캐리어 웨이퍼가 부착된 박형 웨이퍼의 상부를 압착하는 압착단계(S31)가 포함될 수 있다.
이러한 상기 압착단계(S31)는, 롤러를 이용하여 대상물을 목표물에 부착시키는 별도의 가압장치를 사용하도록 구성될 수 있으며, 이러한 가압장치를 이용하여 상기 캐리어 웨이퍼를 상기 박형 웨이퍼 방향으로 가압하는 단계로 구성될 수 있다.
4. 기포박리단계(S40)
상기 기포박리단계(S40)는 상기 제2부착단계(S30)에서 캐리어 웨이퍼가 부착된 박형 웨이퍼를 진공 챔버에 투입하여 기포를 박리하는 단계이다.
이러한 상기 기포박리단계(S40)는 상기 캐리어 웨이퍼가 부착된 박형 웨이퍼를 진공 챔버에 투입한 상태에서, 상기 진공 챔버 내부의 기체가 외부로 배출되도록 함으로써 상기 박형 웨이퍼와 캐리어 웨이퍼의 사이에 존재하는 기포가 박리되도록 할 수 있다.
5. 후공정단계(S50)
상기 후공정단계(S50)는 상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼에 후공정을 진행하는 단계이다.
이때 상기 후공정단계(S50)에서 진행되는 후공정에는, 상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼에 이온을 주입하는 이온주입단계(Ion implant), 상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼의 하면을 연삭하는 연삭단계(Back grinding) 및 상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼의 하면에 박막을 증착하는 증착단계(Wafer deposition) 중 어느 하나 또는 복수의 단계가 포함될 수 있다.
즉, 상기 이온주입단계, 연삭단계 및 증착단계는 선택적으로 상기 후공정단계(S50)의 후공정에 포함될 수 있다.
한편, 상기 후공정단계(S50)의 후공정에 상기 박형 웨이퍼의 하면을 연삭하는 연삭단계와 상기 박형 웨이퍼의 하면에 박막을 증착하는 증착단계가 포함되도록 구성되는 경우, 상기 박형 웨이퍼의 하면을 연삭하는 연삭단계가 진행된 후 상기 박형 웨이퍼의 하면에 박막을 증착하는 증착단계가 진행되도록 구성될 수 있다.
다시 말하자면, 상기 후공정단계(S50)의 후공정에 이온주입단계, 연삭단계 및 증착단계 중 복수의 공정이 포함되도록 구성되는 경우, 상기 이온주입단계, 연삭단계 및 증착단계의 순서대로 후공정이 진행되도록 구성될 수 있다.
6. 박리단계(S60)
상기 박리단계(S60)는 상기 후공정단계(S50)에서 후공정이 진행된 박형 웨이퍼를 가열하고 상기 발포 테이프 및 캐리어 웨이퍼를 박리하는 단계이다.
상기 박리단계(S60)에서 후공정이 진행된 박형 웨이퍼를 가열하는 경우, 상기 발포 테이프의 접착면이 발포되어 요철화됨으로써, 상기 박형 웨이퍼로부터 상기 발포 테이프 및 상기 발포 테이프에 의해 박형 웨이퍼에 부착되어 있던 캐리어 웨이퍼가 함께 분리 및 박리되는 것이다.
상기 박리단계(S60) 이후, 상기 박리단계(S60)에서 발포 테이프 및 캐리어 웨이퍼가 박리된 박형 웨이퍼는 별도의 웨이퍼 카세트(Wafer cassette)에 의해 다른 공정을 위한 별도의 장치로 운반될 수 있다.
이상 본 발명에 의하면, 발포 테이프를 이용하여 박형 웨이퍼에 대한 캐리어 웨이퍼의 부착 및 박리가 용이하게 이루질 수 있도록 구성됨으로써, 박형 웨이퍼에서 발생되는 스트레스를 감소시킬 수 있는 효과가 있다.
The present invention relates to a thin wafer handling method using a foam tape that is configured to facilitate attachment and separation of a carrier wafer to a thin wafer using a foam tape, thereby reducing the stress generated in the thin wafer. .
Hereinafter, a method of handling a thin wafer using a foam tape according to the present invention will be described in detail with reference to the attached drawings.
Figure 1 is a flow chart showing a thin wafer handling method using a foam tape according to the present invention, Figure 2 is a flow chart showing cutting steps and processing steps of a thin wafer handling method using a foam tape according to the present invention, and Figure 3 is a flow chart showing the thin wafer handling method using a foam tape according to the present invention. It is a flowchart showing the fixing step of the thin wafer handling method using the foam tape according to the present invention, Figure 4 is a flowchart showing the pressing step of the thin wafer handling method using the foam tape according to the present invention, and Figure 5 is the foaming tape according to the present invention. This is a diagram showing an overall example of a thin wafer handling method using tape.
According to the attached Figure 1, the thin wafer handling method using the foam tape according to the present invention includes a preparation step (S10), a first attachment step (S20), a second attachment step (S30), a bubble peeling step (S40), A post-processing step (S50) and a peeling step (S60) are included.
1. Preparation stage (S10)
The preparation step (S10) is a step of preparing a thin type wafer.
At this time, the thickness of the thin wafer prepared in the preparation step (S10) may be 50 to 100 μm.
The thickness of the thin wafer may be varied depending on the implementation environment, but a general thin wafer may have a thickness of 100 um or less.
Meanwhile, in the thin wafer handling method using the foam tape of the present invention, after the preparation step (S10), a cutting step (S13) of cutting the foam tape into a shape corresponding to the thin wafer and applying an aqueous chemical agent to the top of the thin wafer A processing step (S15) for processing may be included.
In this cutting step (S13), the foam tape configured to attach the thin wafer and the carrier wafer is configured as a pre-cut type, so that a separate foam tape cutting process can be omitted after the second attachment step (S30), which will be described later. This is to ensure that
In addition, the processing step (S15) is to prevent adhesive foreign substances from remaining on the thin wafer during the peeling step (S60), which will be described later, by treating the top of the thin wafer with an aqueous chemical.
2. First attachment step (S20)
The first attachment step (S20) is a step of attaching a foam tape to the top of the thin wafer.
At this time, the foam tape attached to the thin wafer in the first attachment step (S20) corresponds 1:1 to the top of the thin wafer by a separate pressing device that presses and attaches the object to the target using a roller. It can be attached as much as possible.
The foam tape may be configured to have a liner film attached to the adhesive surface to protect the adhesive surface, and through this structure, even when the foam tape is pressed, the foam tape and the pressing device are adhered. It can be configured to prevent this from happening.
Meanwhile, in the thin wafer handling method using the presentation tape of the present invention, after the first attachment step (S20), a guide jig is fixed along the outer periphery of the thin wafer to which the carrier wafer is attached in the second attachment step (S30). A fixing step (S21) may be included.
In the fixing step (S21), a plurality of guide jigs are fixed along the outer periphery of the thin wafer, and when the plurality of guide jigs are fixed along the outer periphery of the thin wafer, a second attachment, which will be described later, is performed. The attachment of the carrier wafer attached in step S30 may be guided and configured to be easily attached.
3. Second attachment step (S30)
The second attachment step (S30) is a step of attaching the carrier wafer to the top of the foam tape attached to the thin wafer in the first attachment step (S20).
This second attachment step (S30) reinforces the thickness and strength of the thin wafer by attaching a carrier wafer to the thin wafer, and the thin wafer is damaged or damaged by the post-processing step (S50) described later. It is designed to prevent this from happening.
At this time, the second attachment step (S30) peels off the liner film attached to the adhesive surface of the foam tape to protect the adhesive surface of the foam tape, and removes the upper portion of the foam tape from which the liner film has been peeled. It may be configured to attach a carrier wafer to the adhesive surface.
Meanwhile, in the thin wafer handling method using the presentation tape of the present invention, after the second attachment step (S30), a compression step (S31) of compressing the upper part of the thin wafer to which the carrier wafer is attached in the second attachment step (S30). may be included.
This pressing step (S31) may be configured to use a separate pressing device that attaches the object to the target using a roller, and is a step of pressing the carrier wafer in the direction of the thin wafer using this pressing device. It can be configured.
4. Bubble peeling step (S40)
The bubble peeling step (S40) is a step of peeling off bubbles by inserting the thin wafer to which the carrier wafer is attached in the second attaching step (S30) into a vacuum chamber.
In this bubble peeling step (S40), when the thin wafer to which the carrier wafer is attached is placed in a vacuum chamber, the gas inside the vacuum chamber is discharged to the outside, thereby removing the bubbles present between the thin wafer and the carrier wafer. can be caused to peel off.
5. Post-process stage (S50)
The post-processing step (S50) is a step of performing post-processing on the thin wafer from which bubbles have been peeled off in the bubble peeling step (S40).
At this time, the post-processing performed in the post-processing step (S50) includes an ion implantation step of implanting ions into the thin wafer from which bubbles have been peeled off in the bubble peeling step (S40). One or more of a grinding step (back grinding) of grinding the lower surface of the thin wafer from which bubbles have been peeled off and a deposition step (wafer deposition) of depositing a thin film on the lower surface of the thin wafer from which bubbles have been peeled off in the bubble peeling step (S40). Steps may be included.
That is, the ion implantation step, grinding step, and deposition step may optionally be included in the post-processing step (S50).
On the other hand, when the post-processing step (S50) is configured to include a grinding step of grinding the lower surface of the thin wafer and a deposition step of depositing a thin film on the lower surface of the thin wafer, grinding the lower surface of the thin wafer After the grinding step is performed, a deposition step of depositing a thin film on the lower surface of the thin wafer may be performed.
In other words, if the post-process of the post-process step (S50) is configured to include a plurality of processes among the ion implantation step, grinding step, and deposition step, the post-processes are performed in the order of the ion implantation step, grinding step, and deposition step. It can be configured to proceed.
6. Peeling step (S60)
The peeling step (S60) is a step of heating the thin wafer that has undergone post-processing in the post-processing step (S50) and peeling off the foam tape and the carrier wafer.
When heating the thin wafer that has undergone post-processing in the peeling step (S60), the adhesive surface of the foam tape is foamed and becomes uneven, thereby removing the foam tape from the thin wafer and the adhesive surface attached to the thin wafer by the foam tape. The carrier wafer is separated and peeled off together.
After the peeling step (S60), the thin wafer from which the foam tape and the carrier wafer are peeled off in the peeling step (S60) can be transported to a separate device for another process by a separate wafer cassette.
According to the present invention, the carrier wafer can be easily attached to and separated from the thin wafer using a foam tape, thereby reducing stress generated in the thin wafer.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

Claims (5)

박형(Thin type) 웨이퍼를 준비하는 준비단계(S10);
상기 박형 웨이퍼의 상부에 발포 테이프를 부착하는 제1부착단계(S20);
상기 제1부착단계(S20)에서 박형 웨이퍼에 부착된 발포 테이프의 상부에 캐리어 웨이퍼를 부착하는 제2부착단계(S30);
상기 제2부착단계(S30)에서 캐리어 웨이퍼가 부착된 박형 웨이퍼를 진공 챔버에 투입하여 기포를 박리하는 기포박리단계(S40);
상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼에 후공정을 진행하는 후공정단계(S50);
상기 후공정단계(S50)에서 후공정이 진행된 박형 웨이퍼를 가열하고 상기 발포 테이프 및 캐리어 웨이퍼를 박리하는 박리단계(S60);
가 포함되되
상기 준비단계(S10) 이후,
발포 테이프를 상기 박형 웨이퍼에 대응되는 형상으로 제단하는 제단단계(S13); 및
상기 박형 웨이퍼의 상부에 수성 화학약품을 처리하는 처리단계(S15);
가 포함되며,
상기 제단단계(S13)는,
상기 발포 테이프를 Pre-cut 타입으로 구성하는 단계이고,
상기 제1부착단계(S20) 이후,
상기 제2부착단계(S30)에서 캐리어 웨이퍼가 부착된 박형 웨이퍼의 외주연을 따라 가이드지그를 고정하는 고정단계(S21);
가 포함되며,
상기 제2부착단계(S30) 이후,
상기 제2부착단계(S30)에서 캐리어 웨이퍼가 부착된 박형 웨이퍼의 상부를 압착하는 압착단계(S31);
가 포함되고,
상기 후공정단계(S50)에서 진행되는 후공정에는,
상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼에 이온을 주입하는 이온주입단계(Ion implant);
상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼의 하면을 연삭하는 연삭단계(Back grinding); 및
상기 기포박리단계(S40)에서 기포가 박리된 박형 웨이퍼의 하면에 박막을 증착하는 증착단계(Wafer deposition);
중 어느 하나 또는 복수의 단계가 포함되는 것을 특징으로 하는 발포 테이프를 이용한 박형 웨이퍼 취급 방법.
Preparation step for preparing a thin type wafer (S10);
A first attachment step (S20) of attaching a foam tape to the top of the thin wafer;
A second attachment step (S30) of attaching a carrier wafer to the top of the foam tape attached to the thin wafer in the first attachment step (S20);
A bubble peeling step (S40) in which the thin wafer to which the carrier wafer is attached in the second attaching step (S30) is introduced into a vacuum chamber to peel off bubbles;
A post-processing step (S50) in which post-processing is performed on the thin wafer from which bubbles have been peeled off in the bubble peeling step (S40);
A peeling step (S60) of heating the thin wafer that has undergone post-processing in the post-processing step (S50) and peeling off the foam tape and the carrier wafer;
Included
After the preparation step (S10),
A cutting step (S13) of cutting the foam tape into a shape corresponding to the thin wafer; and
A processing step (S15) of treating the top of the thin wafer with an aqueous chemical;
includes,
In the altar step (S13),
This is the step of configuring the foam tape into a pre-cut type,
After the first attachment step (S20),
A fixing step (S21) of fixing a guide jig along the outer periphery of the thin wafer to which the carrier wafer is attached in the second attachment step (S30);
includes,
After the second attachment step (S30),
A compression step (S31) of compressing the upper part of the thin wafer to which the carrier wafer is attached in the second attachment step (S30);
includes,
In the post-process carried out in the post-process step (S50),
Ion implantation step of implanting ions into the thin wafer from which bubbles have been peeled off in the bubble peeling step (S40);
Back grinding of grinding the lower surface of the thin wafer from which bubbles have been peeled off in the bubble peeling step (S40); and
Wafer deposition of depositing a thin film on the lower surface of the thin wafer from which bubbles have been peeled off in the bubble peeling step (S40);
A thin wafer handling method using a foam tape, comprising one or more steps.
삭제delete 삭제delete 삭제delete 삭제delete
KR1020210014614A 2021-02-02 2021-02-02 A method of handling thin wafer using foam tape KR102585352B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210014614A KR102585352B1 (en) 2021-02-02 2021-02-02 A method of handling thin wafer using foam tape

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210014614A KR102585352B1 (en) 2021-02-02 2021-02-02 A method of handling thin wafer using foam tape

Publications (2)

Publication Number Publication Date
KR20220111408A KR20220111408A (en) 2022-08-09
KR102585352B1 true KR102585352B1 (en) 2023-10-06

Family

ID=82844560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210014614A KR102585352B1 (en) 2021-02-02 2021-02-02 A method of handling thin wafer using foam tape

Country Status (1)

Country Link
KR (1) KR102585352B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196779A (en) * 2005-01-14 2006-07-27 Sharp Corp Method for manufacturing semiconductor device
JP2009302178A (en) * 2008-06-11 2009-12-24 Ulvac Japan Ltd Bonding device and bonding method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8764026B2 (en) * 2009-04-16 2014-07-01 Suss Microtec Lithography, Gmbh Device for centering wafers
KR101898121B1 (en) * 2015-10-22 2018-09-12 저지앙 마이크로테크 머테리얼 컴퍼니 리미티드 A procedure of processing a workpiece and an apparatus designed for the precedure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196779A (en) * 2005-01-14 2006-07-27 Sharp Corp Method for manufacturing semiconductor device
JP2009302178A (en) * 2008-06-11 2009-12-24 Ulvac Japan Ltd Bonding device and bonding method

Also Published As

Publication number Publication date
KR20220111408A (en) 2022-08-09

Similar Documents

Publication Publication Date Title
TWI470727B (en) Method for making a chip with bonding agent
EP2575163B1 (en) Improved debonding equipment and methods for debonding temporary bonded wafers
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
US8080121B2 (en) Method of bonding, thinning, and releasing wafer
KR101656376B1 (en) Thin wafer carrier
JP2004311576A (en) Method of manufacturing semiconductor device
JP2004296935A (en) Method for manufacturing semiconductor device
CN106611717A (en) Procedure of processing workpiece and apparatus designed for procedure
CN109417045A (en) Alignment jig, alignment method and transfer adhering method
US9281182B2 (en) Pre-cut wafer applied underfill film
JP2020031211A (en) Method of processing substrate
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
KR102585352B1 (en) A method of handling thin wafer using foam tape
JP2005045023A (en) Manufacturing method of semiconductor device and manufacturing device for semiconductor
JP4462940B2 (en) Manufacturing method of semiconductor device
JP7303704B2 (en) Wafer division method
JP2005243910A (en) Manufacturing method of semiconductor chip
KR20200042847A (en) Processing method of a wafer
KR20200042849A (en) Method for machining wafer
JP2008085354A (en) Semiconductor manufacturing device
JP2005340390A (en) Device and method for manufacturing semiconductor device
US9082713B2 (en) Method of grinding wafer stacks to provide uniform residual silicon thickness
WO2004012247A1 (en) Method for manufacturing semiconductor device
CN117561588A (en) Method for manufacturing chip with protective film
JP2009187969A (en) Processing method for substrate

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right