KR102581840B1 - 표시 장치의 데이터 전송 방법 - Google Patents

표시 장치의 데이터 전송 방법 Download PDF

Info

Publication number
KR102581840B1
KR102581840B1 KR1020160159138A KR20160159138A KR102581840B1 KR 102581840 B1 KR102581840 B1 KR 102581840B1 KR 1020160159138 A KR1020160159138 A KR 1020160159138A KR 20160159138 A KR20160159138 A KR 20160159138A KR 102581840 B1 KR102581840 B1 KR 102581840B1
Authority
KR
South Korea
Prior art keywords
bits
data
bit
image data
transmission
Prior art date
Application number
KR1020160159138A
Other languages
English (en)
Other versions
KR20180060075A (ko
Inventor
강필성
하성철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160159138A priority Critical patent/KR102581840B1/ko
Publication of KR20180060075A publication Critical patent/KR20180060075A/ko
Application granted granted Critical
Publication of KR102581840B1 publication Critical patent/KR102581840B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 EPI 인터페이스에 비해 전송 속도를 향상시키고, 8B10B 코딩 데이터 전송 방식 대비 구현이 간단하고 메모리(Lookup table) 등의 사용을 줄일 수 있으며 오버헤드가 작은 표시 장치의 데이터 전송 방법에 관한 것으로, RGB 영상 데이터를 n비트로 전송할 경우, 상위 n/2비트 및 하위 n/2비트로 나누어 각각에 대해 XOR 논리 연산 값 및 XNOR 논리 연산 값을 구하는 단계; 상기 상위 n/2비트를 연산한 제 1 연산 비트, 상기 제 1 연산에 의해 연산된 제 1 영상 데이터, 상기 하위 n/2비트를 연산한 제 2 연산 비트 및 상기 제 2 연산에 의해 연산된 제 2 영상 데이터로 구성되는 4개의 전송 포멧을 형성하는 단계; 상기 4개의 전송 포멧 각각에 대해DC 발런스 및 연속 비트 수를 산출하는 단계; 그리고 상기 4개의 전송 포멧 중 상기 DC 발런스 및 연속 비트 수가 작은 전송 포멧을 선택하여 선택된 전송 포멧으로 데이터를 전송하는 단계를 포함한다.

Description

표시 장치의 데이터 전송 방법{method for transmitting data in the display device}
본 발명은 표시 장치에 관한 것으로, 타이밍 콘트롤러에서 각 데이터 드라이버 간 데이터 전송 방법에 관한 것이다.
최근 디지털 데이터를 이용하여 영상을 표시하는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED)를 이용한 OLED 표시 장치 등이 대표적이다.
이들 중 OLED 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자로 휘도가 높고 구동 전압이 낮으며 박막화가 가능하여 차세대 표시 장치로 기대되고 있다.
상기 OLED 표시 장치는 표시 모듈과 호스트 시스템으로 구분되고, 상기 표시 모듈은 OLED 표시 패널과 패널 구동부를 구비하고, 상기 호스트 시스템은 타이밍 컨트롤러를 구비한다.
상기 OLED 표시 패널은 다수의 픽셀을 구비하고, 각 픽셀은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다. 상기 픽셀 회로는 데이터 전압을 스토리지 커패시터에 공급하는 스위칭 박막 트랜지스터(Thin Film Transistor; TFT)와, 스토리지 커패시터에 충전된 구동 전압에 따라 구동 전류를 제어하여 OLED 소자로 공급하는 구동 TFT 등을 포함하고, 상기 OLED 소자는 구동 전류에 비례하는 광을 발생한다.
상기 OLED 표시 패널은 공정 편차와 경시 변화의 이유로 픽셀간 구동 TFT의 구동 특성(문턱 전압, 이동도) 편차가 생겨 휘도 불균일 문제가 있다. 이를 해결하기 위하여, OLED 표시 장치는 각 픽셀의 구동 특성을 센싱하고 센싱값을 이용하여 각 픽셀에 공급될 데이터를 보상하는 외부 보상 방법을 이용하고 있다.
상기 표시 모듈과 상기 호스트 시스템간에는 암호화 전송 방식을 이용하는 인터페이스 장치가 적용된다.
특히, 상기 표시 모듈과 상기 호스트 시스템간의 인터페이스 장치로는 고속 직렬 인터페이스로 알려진 EPI (Embedded Point-to-point Interface; EPI) 인터페이스가 널리 이용되고 있다.
도 1은 RGB 데이터를 전송하는 EPI 인터페이스를 설명하는 설명도이다.
상기 EPI 인터페이스의 1 패킷(Packet)은 각각 10비트로 구성되는 R, G 또는 B 영상 데이터 2개와, 데이터의 시작과 끝을 나타내기 위해 상기 2개의 영상 데이터의 시작과 끝단에 각각 2비트로 구성되는 구분자(delimiter)로 구성된다. 즉, 상기 EPI 인터페이스의 1 패킷(Packet)은 총 24비트가 요구된다.
그러나, 이와 같은 EPI 인터페이스는 밴드폭(Bandwidth) 제한으로 1초당 최대 35억비트 내지 40억비트(3.5Gbps 내지 4Gbps)의 데이터를 전송할 수 있기 때문에 데이터 전송 속도가 느리다.
최근에는 데이터 전송 속도를 향상시키기 위하여 8B10B 코딩(coding) 데이터 전송 방식이 제한되었다.
도 2는 8B10B 코딩 데이터 전송 방식을 설명하기 위한 설명도이다.
상기 8B10B 코딩 데이터 전송 방식은 각 R, G, B 영상 데이터를 8비트의 영상 데이터와 2비트의 오버헤드(overhead)를 엔코딩(encoding)하여 전송하고 수신측에서 상기 엔코딩된 신호를 디코딩(decoding)하는 방식이다. 따라서, 상기 8B10B 코딩 데이터 전송 방식은 상기 EPI 인터페이스에 비해 전송 속도가 빠르다는 장점을 갖는다.
그러나, 이와 같은 8B10B 코딩 데이터 전송 방식은 엔코딩 및 디코딩을 위하여 송신측 및 수신측에 각각 눅업 테이블(Lookup)이 요구된다. 또한, 각 영상 데이터에는 오버헤드가 인코딩되기 때문에, 30비트의 영상 데이터를 전송하기 위해서는 40비트가 필요하게 되는 단점도 있다.
본 발명은 상기와 같은 종래의 인터페이스 방법의 문제점을 해결하기 위한 것으로, EPI 인터페이스에 비해 전송 속도를 향상시키고, 8B10B 코딩 데이터 전송 방식 대비 구현이 간단하고 메모리(Lookup table) 등의 사용량을 줄일 수 있으며 오버헤드가 작은 인터페이스 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치의 데이터 전송 방법은, RGB 영상 데이터를 n비트로 전송할 경우, 상위 n/2비트 및 하위 n/2비트로 나누어 각각에 대해 XOR 논리 연산 값 및 XNOR 논리 연산 값을 구하는 단계; 상기 상위 n/2비트를 연산한 제 1 연산 비트, 상기 제 1 연산에 의해 연산된 제 1 영상 데이터, 상기 하위 n/2비트를 연산한 제 2 연산 비트 및 상기 제 2 연산에 의해 연산된 제 2 영상 데이터로 구성되는 4개의 전송 포멧을 형성하는 단계; 상기 4개의 전송 포멧 각각에 대해DC 발런스 및 연속 비트 수를 산출하는 단계; 그리고 상기 4개의 전송 포멧 중 상기 DC 발런스 및 연속 비트 수가 작은 전송 포멧을 선택하여 선택된 전송 포멧으로 데이터를 전송하는 단계를 포함함에 그 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 표시 장치의 데이터 전송 방법에 있어서는 다음과 같은 효과가 있다.
일반적으로 표시 장치의 타이밍 콘트롤러에서 데이터 구동회로로 데이터 전송할 때, 데이터 전송 속도는 전송되는 데이터의 배치에 영향을 받게 된다.
즉, 연속되는 데이터가 많을수록 데이터 신호에 토글(toggle)이 이루어지지 않으므로, eye가 닫히게 되어 전송 속도를 증가시킬 수 없다.
따라서, 종래의 EPI 인터페이스는 3.5 내지 4 Gbps 정도의 전송 속도를 갖는다.
그러나, 본 발명은 RGB 영상 데이터를 10비트로 전송할 경우, 5비트씩 나누어 각각에 대해 XOR 논리 연산 값 및 XNOR 논리 연산하고 그에 따른 DC 발런스 및 연속 비트 수가 작은 XOR 연산 또는 XNOR 연산을 선택하여 전송 포멧을 형성하므로 상대적으로 데이터 신호에서 토글(toggle)이 이루어지므로 5Gbps 정도의 전송 속도로 데이터를 전송할 수 있다.
둘째, 종래의 8B10B 코딩 데이터 전송 방식은 송신측 및 수신측에 각각 눅업 테이블(Lookup, 메모리)가 요구되고, 30비트의 영상 데이터를 전송하기 위해서는 40비트가 필요하게 되지만, 본 발명은 메모리가 요구되지 않으며, 30비트의 영상 데이터를 전송하기 위해서는 36비트만 필요하게 되므로, 동일한 비트의 영상 데이터를 전송할 경우 8B10B 코딩 데이터 전송 방식에 비해 비트 수를 줄일 수 있다.
도 1은 RGB 데이터를 전송하는 EPI 인터페이스를 설명하는 설명도.
도 2는 8B10B 코딩 데이터 전송 방식을 설명하기 위한 설명도.
도 3은 본 발명의 일 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도.
도 4는 본 발명의 일 실시예에 따른 데이터 전송 포멧을 설명하기 위한 설명도.
도 5는 본 발명의 일 실시예에 따른 최적의 데이터 전송 포멧을 선택하기 위한 연산 방법 및 전송 포멧 형성 설명도.
이하, 도면을 참조하여 본 발명의 바람직한 실시예들을 설명하기로 한다.
도 3은 본 발명의 한 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도이다.
도 3을 참조하면, 본 발명에 따른 OLED 표시 장치는 호스트 시스템(10)과 표시 모듈(20)을 구비한다.
상기 표시 모듈(20)은 수신 모듈(21), 패널 구동부(22), 및 표시 패널(23)을 포함하고, 상기 호스트 시스템(10)은 시스템 온 칩(System on Chip; 이하 SoC)(11), 타이밍 컨트롤러(12), 및 송신 모듈(13)을 포함한다.
상기 타이밍 컨트롤러(12)와 상기 표시 모듈(20)의 통신시 컨텐츠 보호를 위해 암호화 전송 방식을 이용하는 인터페이스 장치(30)가 적용된다. 본 발명의 한 실시예에 따른 인터페이스 장치(30)는 상기 호스트 시스템(10)의 송신 모듈(13)과 상기 표시 모듈(20)의 수신 모듈(21)은 케이블(40)을 통해 서로 연결된다.
상기 송신 모듈(13)과 상기 수신 모듈(21)은 각각 IC(Integrated Circuit)로 집적화된 써데스 송신(Serdes Tx) IC와 써데스 수신(Serdes Rx) IC라고 칭할 수 있다.
상기 호스트 시스템(10)은 예컨데 컴퓨터, TV 시스템, 셋탑 박스, 태플릿이나 휴대폰 등과 같은 휴대 단말기의 시스템 중 어느 하나일 수 있다.
상기 SoC(11)는 스케일러(scaler) 등을 내장하여 비디오 데이터를 표시 모듈(20)에 표시하기에 적합한 해상도 데이터 포맷으로 변환하여 타이밍 컨트롤러(12)로 출력한다. 상기 SoC(11)는 클럭(CLK), 데이터 인에이블 신호(DE), 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 등을 포함하는 복수의 타이밍 신호들을 생성하여 타이밍 컨트롤러(12)로 출력한다.
상기 SoC(11)와 상기 타이밍 컨트롤러(12)는 다양한 인터페이스 중 어느 하나를 이용하여 통신할 수 있다. 예컨데, 상기 SoC(11)와 상기 타이밍 컨트롤러(12)는 저전압 차동 신호를 이용하는 LVDS(Low Voltage Differential Signal) 인터페이스를 이용하여 데이터와 클럭을 송수신할 수 있다. 이를 위해 상기 SoC(11)는 출력단에 LVDS 송신부(도시 생략)를 내장하고 상기 타이밍 컨트롤러(12)는 입력단에 LVDS 송신부(도시 생략)를 내장한다.
상기 타이밍 컨트롤러(12)는 SoC(11)로부터 공급받은 3색(Red, Green, Blue; RGB) 데이터를 미리 정해진 RGB-to-WRGB 변환 방법을 이용하여 4색(White, Red, Green, Blue; WRGB) 데이터로 변환할 수도 있고, 소비 전력 감소를 위해, 입력 영상을 분석하여 평균 화상 레벨(Average Picture level; APL) 등과 같은 영상 특성 정보에 따라 피크 휘도를 결정하고, 피크 휘도에 따라 감마 고전위 전원(EVDD)을 조정하여 인터페이스 장치(30)를 통해 표시 모듈(20)로 공급할 수 있다.
상기 타이밍 컨트롤러(12)는 상기 SoC(11)로부터 공급받은 타이밍 신호들을 이용하여 패널 구동부(22)의 구동 타이밍을 제어하는 데이터 제어 신호들 및 게이트 제어 신호들을 생성하고 인터페이스 장치(30)를 통해 패널 구동부(22)로 출력한다. 데이터 제어 신호들은 패널 구동부(22)에 포함되는 데이터 구동부의 구동 타이밍을 제어하는 소스 스타트 펄스, 소스 샘플링 클럭, 소스 출력 인에이블 신호 등을 포함할 수 있다. 게이트 제어 신호들은 패널 구동부(22)에 포함되는 게이트 구동부의 구동 타이밍을 제어하는 게이트 스타트 펄스, 게이트 쉬프트 클럭, 게이트 출력 인에이블 신호 등을 포함할 수 있다. 상기 타이밍 컨트롤러(12)는 전술한 제어 신호들과 함께 수직 동기 신호(Vsync)를 송신 모듈(13)로 전송할 수 있다.
상기 송신 모듈(13)은 상기 타이밍 컨트롤러(12)로부터 공급받은 픽셀 데이터를 전송 패킷으로 변환하여 상기 인터페이스 장치(30)의 케이블(40)을 통해 상기 수신 모듈(21)로 직렬 전송한다. 상기 수신 모듈(21)은 수신된 전송 패킷을 복원하고 픽셀 데이터를 복원하여 패널 구동부(22)로 출력한다.
본 발명에 따른 상기 송신 모듈(13)에서 상기 수신 모듈(21)로 영상 데이터를 전송하는 방법을 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 따른 데이터 전송 포멧을 설명하기 위한 설명도이고, 도 5는 본 발명의 일 실시예에 따른 최적의 데이터 전송 포멧을 선택하기 위한 연산 방법 및 전송 포멧 형성 설명도이다.
먼저, 본 발명에 따른 데이터 전송 방법은, RGB 영상 데이터를 n (n은 자연수)비트로 전송할 경우, 상위 n/2비트 및 하위 n/2비트로 나누어 각각에 대해 XOR 논리 연산 값 및 XNOR 논리 연산 값을 구한다. 그리고 상기 상위 n/2비트를 연산한 제 1 연산 비트, 상기 제 1 연산에 의해 연산된 제 1 영상 데이터, 상기 하위 n/2비트를 연산한 제 2 연산 비트 및 상기 제 2 연산에 의해 연산된 제 2 영상 데이터로 구성되는 4개의 전송 포멧을 만든다.
상기와 같이 만들어진 4개의 포멧 중 DC 발런스(balance) 및 연속 비트 수를 구하여 DC 발런스 및 연속 비트 수가 작은 경우(XOR-XOR, XNOR-XNOR, XOR-XNOR XNOR-XOR 중 하나)의 포멧을 전송 포멧으로 하여 데이터를 전송한다.
따라서, 본 발명의 일 실시예에 따른 데이터 전송 포멧은, 도 4에 도시한 바와 같이, 10비트의 영상 데이터를 전송할 경우,제 1 연산 비트 (1비트), 상기 제 1 연산에 의해 연산된 제 1 영상 데이터 (5비트), 제 2 연산 비트 (1비트) 및 제 2 연산에 의해 연산된 제 2 영상 데이터 (5비트)로 구성된다. 따라서, 30비트의 RGB 영상 데이터를 전송하기 위해서는 36비트가 필요하게 된다.
상기에서, DC 발란스는 제 1 연산 비트 (1비트), 상기 제 1 영상 데이터 (5비트), 제 2 연산 비트 (1비트) 및 상기 제 2 영상 데이터 (5비트)로 구성된 포멧에서 총 12비트 중, "1"의 개수와 "0"의 개수 차이를 "1"을 기준으로 산출한다.
만약 12비트 중 "1"의 개수가 "0"의 개수보다 2개 많을 경우는 +2로 표현하고, "1"의 개수가 "0"의 개수보다 2개 적을 경우는 -2로 표현한다.
또한, 연속 비트 수는, 상기에서 설명한 바와 같은 총 12 비트에서, 동일 데이터가 가장 많이 연속되는 비트 수를 의미한다.
상기 제 1 및 제 2 연산은 XOR 및 XOR 또는 XNOR 및 XNOR로 서로 같을 수 있고, XOR 및 XNOR 또는 XNOR 및 XOR로 다를 수 있다.
이를 보다 구체적으로 설명하면 다음과 같다.
이해를 쉽게하기 위하여, XOR 연산일 경우 연산 비트를 "0"으로 하고 XNOR 연산일 경우 연산 비트를 "1"로 한다. 물론, XOR 연산일 경우 연산 비트를 "1"로 하고 XNOR 연산일 경우 연산 비트를 "0"으로 할 수도 있다.
도 5는 1023 그레이(gray), 10비트(1111111111) 영상 데이터를 전송할 경우와, 920 그레이, 10비트(1110011000) 영상 데이터를 전송할 경우를 예를 들어 설명하고 있다.
먼저, 일 실시예로, 1023 그레이(gray), 10비트(1111111111) 영상 데이터를 전송할 경우를 설명하면 다음과 같다.
상기 1023 그레이(gray) 영상 데이터 10비트(1111111111)를 5비트씩 나누면 "11111" 및 "11111"가 된다.
상기 나누어진 5비트 (11111), 및 5비트(11111)를 각각 XOR 논리 연산하면 "10101" 및 "10101"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "0 10101 0 10101"가 된다. 즉 "0(XOR 연산 비트), 10101(XOR 연산에 의해 연산된 제 1 영상 데이터) 0(XOR 연산 비트) 및 10101(XOR 연산에 의해 연산된 제 2 영상 데이터)가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 0 (12비트 중 "1"의 개수가 6, "0"의 개수가 6)이고, 동일 데이터가 연속되는 비트 수도 0이다.
또한, 상기 나누어진 5비트 (11111), 및 5비트(11111)를 각각 XNOR 논리 연산하면 "11111" 및 "11111"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "1 11111 1 11111"가 된다. 즉 "1(XNOR 연산 비트), 11111(XNOR 연산에 의해 연산된 제 1 영상 데이터), 1(XNOR 연산 비트), 및 11111(XNOR 연산에 의해 연산된 제 2 영상 데이터)가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 +12 (12 비트 중 "1"의 개수가 12, 0의 개수가 0) 이고, 동일 데이터 ("1")가 연속되는 비트 수도 12이다.
또한, 상기 1023 그레이(gray) 영상 데이터 10비트(1111111111) 중 나누어진 상위 5비트 (11111)를 XOR 논리 연산하고, 하위 5비트(11111)를 XNOR 논리 연산하면 "10101" 및 "11111"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "0 10101 1 11111"가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 +6 (12 비트 중 "1"의 개수가 9, "0"의 개수가 3) 이고, 동일 데이터 ("1")가 연속되는 비트("111111111") 수도 7이다.
또한, 상기 1023 그레이(gray) 영상 데이터 10비트(1111111111) 중 나누어진 상위 5비트 (11111)를 XNOR 논리 연산하고, 하위 5비트(11111)를 XOR 논리 연산하면 "11111" 및 "10101"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "1 11111 0 10101"가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 +6 (12 비트 중 "1"의 개수가 9, "0"의 개수가 3) 이고, 동일 데이터 ("1")가 연속되는 비트("11111111") 수도 6이다.
결국, 1023 그레이(gray) (10비트; 1111111111) 영상 데이터를 전송하기 위해서는, DC 발런스 및 연속 비트(영상 데이터만) 수가 작은 XOR-XOR 연산을 선택하여 전송하는 것이 바람직하다.
다른 실시예로, 920 그레이, 10비트(1110011000) 영상 데이터를 전송할 경우를 예를 들어 설명하면 다음과 같다.
상기 920 그레이 영상 데이터 10비트(1110011000)를 5비트씩 나누면 "11100" 및 "11000"가 된다.
상기 나누어진 5비트 (11100) 및 5비트(11000)를 각각 XOR 논리 연산하면 "10111" 및 "10000"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "0 10111 0 10000"가 된다. 즉 "0(XOR 연산 비트), 10111(XOR 연산에 의해 연산된 제 1 영상 데이터), 0(XOR 연산 비트) 및 10000(XOR 연산에 의해 연산된 제 2 영상 데이터)가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 -2 (12비트 중 "1"의 개수가 5이고, 0의 개수가 7)이고, 동일 데이터가 연속되는 비트("0000") 수는 4이다.
또한, 상기 나누어진 5비트 (11100) 및 5비트(11000)를 각각 XNOR 논리 연산하면 "11101" 및 "11010"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "1 11101 1 11010"가 된다. 즉 "1(XNOR 연산 비트), 11101(XNOR 연산에 의해 연산된 제 1 영상 데이터), 1(XNOR 연산 비트), 및 11010(XNOR 연산에 의해 연산된 제 2 영상 데이터)가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 +6 (12비트 중 "1"의 개수가 9이고, "0"의 개수가 3)이고, 동일 데이터가 연속되는 비트("1111") 수는 4이다.
한편, 상기 나누어진 5비트 (11100) 및 5비트(11000) 중 처음 제 1 영상 데이터(11100)를 XOR 논리 연산하면 "10111"이 되고, 마지막 제 2 영상 데이터(11000)를 XNOR 논리 연산하면 "11010"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "0 10111 1 11010"가 된다. 즉 "0(XOR 연산 비트), 10111(XOR 연산에 의해 연산된 제 1 영상 데이터), 1(XNOR 연산 비트) 및 11010 (XNOR 연산에 의해 연산된 제 2 영상 데이터)가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 +4 (12비트 중 "1"의 개수가 8이고, 0의 개수가 4)이고, 동일 데이터가 연속되는 비트("111111") 수는 6이다.
또한, 상기 나누어진 5비트 (11100) 및 5비트(11000) 중 처음 제 1 영상 데이터(11100)를 XNOR 논리 연산하면 "11101"이 되고, 마지막 제 2 영상 데이터(11000)를 XOR 논리 연산하면 "10000"이 된다. 따라서, 도 4에서 설명한 바와 같이, 전송 포멧을 만들면 "1 11101 0 10000"가 된다. 즉 "1(XNOR 연산 비트), 11101(XNOR 연산에 의해 연산된 제 1 영상 데이터), 0(XOR 연산 비트) 및 10000(XOR 연산에 의해 연산된 제 2 영상 데이터)가 된다.
상기와 같이 만들어진 전송 포멧은 DC 발런스가 0 (12비트 중 "1"의 개수가 6이고, 0의 개수가 6)이고, 동일 데이터가 연속되는 비트("1111" 또는 "0000") 수는 4이다.
상술한 바와 같이, 5비트씩 나누어 각각을, XOR-XOR 연산을 하였을 때 DC 발런스가 -2, 연속되는 비트 수는 4이고, XNOR-NXOR 연산을 하였을 때 DC 발런스가 +6, 연속되는 비트 수는 4이며, XOR-XNOR 연산을 하였을 때 DC 발런스가 +4이고, 연속되는 비트 수는 6이고, XNOR-XOR 연산을 하였을 때 DC 발런스가 0이고, 연속되는 비트 수는 4이다.
따라서, 920 그레이 영상 데이터를 전송할 경우에는 XNOR-XOR 연산을 하여 전송 포멧을 만들어 전송함이 최적화된다.
이와 같이, 10비트의 영상 데이터를 각각 5비트의 데이터로 나누고, 상기 나누어진 5비트 영상 데이터를 각각 XOR 및 XNOR 논리 연산하여, 도 4에서 설명한 바와 같이, 12비트로 구성되는 4개의 포멧으로 만들어, DC 발런스 및 연속되는 비트 수가 작은 경우 (XOR-XOR, XNOR-XNOR, XOR-XNOR XNOR-XOR 중 하나)의 포멧을 전송 포멧으로 하여 데이터를 전송한다.
이 때, 상기 DC 발런스와 상기 연속되는 비트 수 중 상기 DC 발런스가 작은 포멧을 우선적으로 선택한다.
한편, 상기에서는 10비트의 영상 데이터를 전송할 경우를 예로 설명하였으나, 이에 한정되지 않고, 8비트의 영상 데이터 또는 12비트의 영상 데이터를 전송할 경우에도 적용될 수 있다.
즉, 8비트의 영상 데이터를 전송할 경우, 상위 4비트 및 하위 4비트로 나누어 각각에 대해 XOR 논리 연산 값 및 XNOR 논리 연산 값을 구한다. 그리고 상기 상위 4비트를 연산한 제 1 연산 비트(1비트), 상기 제 1 연산에 의해 연산된 제 1 영상 데이터(4비트), 상기 하위 4비트를 연산한 제 2 연산 비트(1비트) 및 상기 제 2 연산에 의해 연산된 제 2 영상 데이터(4비트)로 구성되는 4개의 전송 포멧을 만든다.
그리고, 상기와 같이 만들어진 4개의 포멧 중 DC 발런스(balance) 및 연속 비트 수를 구하여 DC 발런스 및 연속 비트 수가 작은 경우(XOR-XOR, XNOR-XNOR, XOR-XNOR XNOR-XOR 중 하나)의 포멧을 전송 포멧으로 하여 데이터를 전송한다.
마찬가지로, 12비트의 영상 데이터를 전송할 경우, 상위 6비트 및 하위 6비트로 나누어 각각에 대해 XOR 논리 연산 값 및 XNOR 논리 연산 값을 구한다. 그리고 상기 상위 6비트를 연산한 제 1 연산 비트(1비트), 상기 제 1 연산에 의해 연산된 제 1 영상 데이터(6비트), 상기 하위 6비트를 연산한 제 2 연산 비트(1비트) 및 상기 제 2 연산에 의해 연산된 제 2 영상 데이터(6비트)로 구성되는 4개의 전송 포멧을 만든다.
그리고, 상기와 같이 만들어진 4개의 포멧 중 DC 발런스(balance) 및 연속 비트 수를 구하여 DC 발런스 및 연속 비트 수가 작은 경우(XOR-XOR, XNOR-XNOR, XOR-XNOR XNOR-XOR 중 하나)의 포멧을 전송 포멧으로 하여 데이터를 전송한다.
이와 같은 방법으로 만들어진 전송 포멧으로 영상 데이터를 전송하면, 약 5Gbps 속도로 영상 데이터를 전송할 수 있다.
한편, 상기에서 설명한 바와 같이, 5비트로 구현 될 수 있는 영상 데이터의 전체의 경우("00000" 부터 "11111"까지 32가지의 경우)에 대하여 검토해 본 결과, XOR 또는 XNOR 연산 선택 기준은 DC 발런스가 2이하, 연속되는 영상 데이터의 비트 수가 3이하일 때 최적값을 구할 수 있음을 알았다.
또한, 나쁜 경우(Worst case)는 DC 발런스가 ±4이상, 연속되는 비트 수가 6이상일 때 임을 알 수 있었다.
따라서, 종래의 8B10B 코딩 데이터 전송 방식은 송신측 및 수신측에 각각 눅업 테이블(Lookup, 메모리)가 요구되고, 30비트의 영상 데이터를 전송하기 위해서는 40비트가 필요하게 되지만, 본 발명은 메모리가 요구되지 않으며, 30비트의 영상 데이터를 전송하기 위해서는 36비트만 필요하게 되므로, 동일한 비트의 영상 데이터를 전송할 경우 8B10B 코딩 데이터 전송 방식에 비해 비트 수를 줄일 수 있다.
이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.
10: 호스트 시스템 11: 시스템 온 칩
12: 타이밍 컨트롤러 13: 송신 모듈
20: 표시 모듈 21: 수신 모듈

Claims (8)

  1. RGB 영상 데이터를 n비트로 전송할 경우, 상위 n/2비트 및 하위 n/2비트로 나누어 각각에 대해 XOR 논리 연산 값 및 XNOR 논리 연산 값을 구하는 단계;
    상기 상위 n/2비트를 연산한 제 1 연산 비트, 상기 제 1 연산에 의해 연산된 제 1 영상 데이터, 상기 하위 n/2비트를 연산한 제 2 연산 비트 및 상기 제 2 연산에 의해 연산된 제 2 영상 데이터로 구성되는 4개의 전송 포멧을 형성하는 단계;
    상기 4개의 전송 포멧 각각에 대해 비트들의 천이 개수를 나타내는 DC 발런스 및 연속된 비트들의 개수를 나타내는 연속 비트 수 중 적어도 하나를 산출하는 단계; 그리고
    상기 4개의 전송 포멧 중 상기 DC 발런스 및 연속 비트 수 중 적어도 하나가 가장 작은 전송 포멧을 선택하여 선택된 전송 포멧으로 데이터를 전송하는 단계를 포함하는 표시 장치의 데이터 전송 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 연산 비트는 각각 1비트로 구성되는 표시 장치의 데이터 전송 방법.
  3. 제 1 항에 있어서,
    상기 DC 발런스는 상기 제 1 연산 비트, 상기 제 1 영상 데이터, 상기 제 2 연산 비트 및 상기 제 2 영상 데이터의 모든 비트 중 "1"의 개수와 "0"의 개수 차이를 "1"을 기준으로 산출하는 표시 장치의 데이터 전송 방법.
  4. 제 1 항에 있어서,
    상기 연속 비트 수는 상기 제 1 연산 비트, 상기 제 1 영상 데이터, 상기 제 2 연산 비트 및 상기 제 2 영상 데이터의 모든 비트에서 동일 데이터가 가장 많이 연속되는 비트 수로 산출하는 표시 장치의 데이터 전송 방법.
  5. 제 1 항에 있어서,
    상기 RGB 영상 데이터를 10비트로 전송할 경우, 상기 전송 포멧은 제 1 연산 비트로 1비트, 상기 제 1 영상 데이터로 5비트, 상기 제 2 연산 비트로 1비트 및 상기 제 2 영상 데이터로 5비트를 포함하는 표시 장치의 데이터 전송 방법.
  6. 제 1 항에 있어서,
    상기 RGB 영상 데이터를 8비트로 전송할 경우, 상기 전송 포멧은 제 1 연산 비트로 1비트, 상기 제 1 영상 데이터로 4비트, 상기 제 2 연산 비트로 1비트 및 상기 제 2 영상 데이터로 4비트를 포함하는 표시 장치의 데이터 전송 방법.
  7. 제 1 항에 있어서,
    상기 RGB 영상 데이터를 12비트로 전송할 경우, 상기 전송 포멧은 제 1 연산 비트로 1비트, 상기 제 1 영상 데이터로 6비트, 상기 제 2 연산 비트로 1비트 및 상기 제 2 영상 데이터로 6비트를 포함하는 표시 장치의 데이터 전송 방법.
  8. 제 1 항에 있어서,
    상기 DC 발런스와 상기 연속되는 비트 수 중 상기 DC 발런스가 작은 포멧을 우선적으로 선택하는 표시 장치의 데이터 전송 방법.
KR1020160159138A 2016-11-28 2016-11-28 표시 장치의 데이터 전송 방법 KR102581840B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160159138A KR102581840B1 (ko) 2016-11-28 2016-11-28 표시 장치의 데이터 전송 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160159138A KR102581840B1 (ko) 2016-11-28 2016-11-28 표시 장치의 데이터 전송 방법

Publications (2)

Publication Number Publication Date
KR20180060075A KR20180060075A (ko) 2018-06-07
KR102581840B1 true KR102581840B1 (ko) 2023-09-21

Family

ID=62916384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160159138A KR102581840B1 (ko) 2016-11-28 2016-11-28 표시 장치의 데이터 전송 방법

Country Status (1)

Country Link
KR (1) KR102581840B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130036335A1 (en) 2011-08-05 2013-02-07 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370717B1 (ko) * 2015-12-31 2022-03-04 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130036335A1 (en) 2011-08-05 2013-02-07 Apple Inc. Devices and methods for bit error rate monitoring of intra-panel data link

Also Published As

Publication number Publication date
KR20180060075A (ko) 2018-06-07

Similar Documents

Publication Publication Date Title
KR102370717B1 (ko) 유기 발광 다이오드 표시 장치
KR101320075B1 (ko) ｉＤＰ 인터페이스 기반의 픽셀 클럭 복원 방법과 이를 이용한 표시장치
KR102007369B1 (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 표시장치
JP6483649B2 (ja) Ｏｌｅｄ表示装置
KR102011953B1 (ko) 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
US20170162118A1 (en) Pixel circuit and driving method thereof
KR101815895B1 (ko) 데이터 드라이버, 표시장치 및 데이터 구동 방법
KR102041968B1 (ko) 타이밍 컨트롤러 및 그 구동 방법과 이를 이용한 표시장치
KR20150070559A (ko) 표시장치와 그 휘도 제어 방법
US9824636B2 (en) Display device and method of adjusting backlight brightness of display device
KR102576968B1 (ko) 표시장치
CN101675414A (zh) 调制设备和图像显示设备
KR20190010818A (ko) 하이 다이내믹 레인지 영상 신호 처리를 위한 구동 회로 및 그것을 포함하는 표시 장치
US8217948B2 (en) Display interface system, display device and display system
KR102523382B1 (ko) 표시장치와 그 구동 방법
KR102581840B1 (ko) 표시 장치의 데이터 전송 방법
KR102123445B1 (ko) 표시 장치의 데이터 인터페이스 장치 및 방법
KR20130118178A (ko) 표시장치와 그 데이터 압축 전송 방법
US12206514B2 (en) Transmitter and transceiver including the same
US12237860B2 (en) Transceiver and method of driving the same
US20220399915A1 (en) Transceiver and method of driving the same
US20230206885A1 (en) Data interface device and method of display apparatus
KR102340940B1 (ko) 디스플레이 장치 및 그 구동방법
KR20240120469A (ko) 표시 장치
KR102232869B1 (ko) 데이터 인터페이스 장치 및 방법과, 그를 이용한 영상 표시 시스템 및 그 구동 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20161128

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20161128

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230403

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230802

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230919

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230919

End annual number: 3

Start annual number: 1

PG1601 Publication of registration