KR102581156B1 - Light-emitting device with configurable spatial distribution of emission intensity - Google Patents
Light-emitting device with configurable spatial distribution of emission intensity Download PDFInfo
- Publication number
- KR102581156B1 KR102581156B1 KR1020227044010A KR20227044010A KR102581156B1 KR 102581156 B1 KR102581156 B1 KR 102581156B1 KR 1020227044010 A KR1020227044010 A KR 1020227044010A KR 20227044010 A KR20227044010 A KR 20227044010A KR 102581156 B1 KR102581156 B1 KR 102581156B1
- Authority
- KR
- South Korea
- Prior art keywords
- vias
- contacts
- doped semiconductor
- array
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/20—Controlling the colour of the light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
- H05B47/10—Controlling the light source
- H05B47/155—Coordinated control of two or more light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Abstract
반도체 발광 디바이스는 도핑된 반도체 층들 사이의 접합, 제1 도핑된 층에 연결된 다수의 독립적인 콘택들의 제1 세트 및 제2 도핑된 층에 연결된 하나 이상의 콘택의 제2 세트를 포함한다. 다수의 전도성 비아들은 독립적인 콘택들을 제1 도핑된 층에 연결하여, 상이한 대응하는 비아 전류들이, 서로에 독립적인 비아들을 통해 제1 도핑된 층에 인가되는 것을 가능하게 한다. 다수의 비아들 사이의 비아 전류들의 공간 분포는 방출 강도의 대응하는 공간 분포를 산출하도록 선택될 수 있다. 비아 전류 분포의 변경은 방출 강도 분포의 대응하는 변경을 초래하고; 그러한 변경들은 동적으로 구현될 수 있다. 다수의 디바이스들이 발광 어레이로서 배열될 수 있다.The semiconductor light emitting device includes a junction between doped semiconductor layers, a first set of multiple independent contacts connected to a first doped layer and a second set of one or more contacts connected to a second doped layer. Multiple conductive vias connect independent contacts to the first doped layer, allowing different corresponding via currents to be applied to the first doped layer through the vias that are independent of each other. The spatial distribution of via currents between multiple vias can be selected to yield a corresponding spatial distribution of emission intensity. A change in via current distribution results in a corresponding change in emission intensity distribution; Such changes can be implemented dynamically. Multiple devices can be arranged as a light emitting array.
Description
본 출원은 (i) 토니 로페즈(Toni Lopez) 및 플로리스 크롬푸츠(Floris Crompvoets)의 이름으로 2021년 1월 6일자로 출원된 "Light-emitting device with configurable spatial distribution of emission intensity"라는 명칭의 미국 정식 출원 번호 17/142,960, 및 (ii) 토니 로페즈 및 플로리스 크롬푸츠의 이름으로 2020년 5월 15일자로 출원된 "Light-emitting device with configurable spatial distribution of emission intensity"라는 명칭의 미국 정식 출원 번호 16/875,237의 우선권을 주장하며; 상기 출원들 둘 다는 그 전체가 본원에 제시된 것처럼 참조로 포함된다.This application refers to (i) the U.S. formal title “Light-emitting device with configurable spatial distribution of emission intensity,” filed January 6, 2021, in the names of Toni Lopez and Floris Crompvoets; Application No. 17/142,960, and (ii) U.S. Provisional Application No. 16/, entitled “Light-emitting device with configurable spatial distribution of emission intensity,” filed May 15, 2020, in the names of Tony Lopez and Floris Kromfutz. claiming priority of 875,237; Both of the above applications are incorporated by reference as if set forth herein in their entirety.
본 발명은 일반적으로, 발광 다이오드들 및 인광체 변환 발광 다이오드들에 관한 것이다.The present invention relates generally to light emitting diodes and phosphor converted light emitting diodes.
반도체 발광 다이오드들 및 레이저 다이오드들(본원에서 집합적으로 "LED들"로 지칭됨)은 현재 이용가능한 가장 효율적인 광원들 중 하나이다. LED의 방출 스펙트럼은 전형적으로, 디바이스의 구조에 의해 그리고 디바이스를 구성하는 반도체 물질들의 조성에 의해 결정되는 파장에서 단일의 좁은 피크를 나타낸다. 디바이스 구조 및 물질 시스템의 적합한 선택에 의해, LED들은 자외선, 가시선, 또는 적외선 파장들에서 작동하도록 설계될 수 있다.Semiconductor light emitting diodes and laser diodes (collectively referred to herein as “LEDs”) are among the most efficient light sources currently available. The emission spectrum of an LED typically exhibits a single, narrow peak at a wavelength determined by the structure of the device and the composition of the semiconductor materials that make up the device. By suitable choice of device structure and material system, LEDs can be designed to operate in ultraviolet, visible, or infrared wavelengths.
LED들은 LED에 의해 방출되는 광을 흡수하고 이에 응답하여, 상이한, 전형적으로 더 긴 파장의 광을 방출하는 하나 이상의 파장 변환 물질(본원에서 "인광체들"로 일반적으로 지칭됨)과 조합될 수 있다. 그러한 인광체 변환 LED들("pcLED들")에 대해, 인광체들에 의해 흡수되는, LED에 의해 방출된 광의 분율은 LED에 의해 방출된 광의 광 경로 내의 인광체 물질의 양, 예를 들어, LED 상에 또는 LED 주위에 배치된 인광체 층 내의 인광체 물질의 농도 및 층의 두께에 따른다.LEDs may be combined with one or more wavelength converting materials (generally referred to herein as “phosphors”) that absorb the light emitted by the LED and, in response, emit light of a different, typically longer wavelength. . For such phosphor conversion LEDs (“pcLEDs”), the fraction of light emitted by the LED that is absorbed by the phosphor depends on the amount of phosphor material in the optical path of the light emitted by the LED, e.g. or depending on the concentration of phosphor material in the phosphor layer disposed around the LED and the thickness of the layer.
인광체 변환 LED들은 LED에 의해 방출된 광의 전부가 하나 이상의 인광체에 의해 흡수되도록 설계될 수 있고, 이 경우에 pcLED로부터의 방출은 완전히 인광체들로부터 온다. 그러한 경우들에서 인광체는, 예를 들어, LED에 의해 직접 효율적으로 생성되지 않는 좁은 스펙트럼 영역에서 광을 방출하도록 선택될 수 있다.Phosphor conversion LEDs can be designed so that all of the light emitted by the LED is absorbed by one or more phosphors, in which case the emission from the pcLED comes entirely from the phosphors. In such cases the phosphor may be selected to emit light, for example, in a narrow spectral region that is not efficiently produced directly by the LED.
대안적으로, pcLED들은 LED에 의해 방출되는 광의 일부만이 인광체들에 의해 흡수되도록 설계될 수 있고, 이 경우에 pcLED로부터의 방출은 LED에 의해 방출되는 광과 인광체들에 의해 방출되는 광의 혼합이다. LED, 인광체들 및 인광체 조성의 적합한 선택에 의해, 그러한 pcLED는, 예를 들어, 원하는 색 온도 및 원하는 연색 특성들을 갖는 백색광을 방출하도록 설계될 수 있다.Alternatively, pcLEDs can be designed such that only a portion of the light emitted by the LED is absorbed by the phosphors, in which case the emission from the pcLED is a mixture of the light emitted by the LED and the light emitted by the phosphors. By suitable selection of LED, phosphors and phosphor composition, such pcLED can be designed to emit, for example, white light with desired color temperature and desired color rendering properties.
다수의 LED들 또는 pcLED들이, 어레이를 형성하기 위해 단일 기판 상에 함께 형성될 수 있다. 그러한 어레이들은, 능동 조명 디스플레이들, 예컨대, 예를 들어, 스마트폰들 및 스마트 워치들, 컴퓨터 또는 비디오 디스플레이들, 증강 또는 가상 현실 디스플레이들, 또는 사이니지에서 채용되는 것들을 형성하기 위해, 또는 적응형 조명 소스들, 예컨대, 예를 들어, 자동차 헤드라이트들, 카메라 플래시 소스들, 또는 플래시라이트들(즉, 토치들)에서 채용되는 것들을 형성하기 위해 채용될 수 있다. 밀리미터당 하나 또는 수 개 또는 다수의 개별 디바이스들(예를 들어, 약 1 밀리미터, 수백 미크론 또는 100 미크론 미만의 디바이스 피치, 및 인접한 디바이스들 사이의 100 미크론 미만 또는 단지 수십 미크론 이하의 간격)을 갖는 어레이는 전형적으로, 미니LED 어레이 또는 마이크로LED 어레이(대안적으로, μLED 어레이)로 지칭된다. 그러한 미니 또는 마이크로LED 어레이들은 많은 경우들에서 또한, 위에서 설명된 바와 같은 인광체 변환기들을 포함할 수 있고; 그러한 어레이들은 pc-미니LED 또는 pc-마이크로LED 어레이들로 지칭될 수 있다.Multiple LEDs or pcLEDs can be formed together on a single substrate to form an array. Such arrays can be used to form active lighting displays, such as those employed in, for example, smartphones and smart watches, computer or video displays, augmented or virtual reality displays, or signage, or for adaptive lighting. It may be employed to form illumination sources, such as those employed in, for example, automobile headlights, camera flash sources, or flashlights (i.e., torches). having one, several or multiple individual devices per millimeter (e.g., device pitch of about 1 millimeter, hundreds of microns or less than 100 microns, and spacing between adjacent devices of less than 100 microns or only tens of microns) The array is typically referred to as a miniLED array or microLED array (alternatively, μLED array). Such mini or microLED arrays may in many cases also include phosphor transducers as described above; Such arrays may be referred to as pc-miniLED or pc-microLED arrays.
본 발명의 반도체 발광 디바이스(LED)는 제1 및 제2 도핑된 반도체 층들, 전기 전도성 콘택들의 제1 및 제2 세트들, 다수의 전기 전도성 비아들의 어레이, 및 전기 트레이스들 또는 인터커넥트들의 세트를 포함한다. 제1 및 제2 도핑된 반도체 층들은 그들 사이의 접합에서 캐리어 재조합으로부터 초래되는 광을 방출하도록 배열된다. 콘택들의 제1 세트는 각각이 제1 도핑된 반도체 층에 전기적으로 연결되는 다수의 독립적인 전기 전도성 콘택들을 포함하고; 콘택들의 제2 세트는 각각이 제2 도핑된 반도체 층에 전기적으로 연결되는 하나 이상의 전기 전도성 콘택을 포함한다. 다수의 전기 전도성 비아들의 어레이는 디바이스에 걸쳐 배열되고 제1 세트의 콘택들을 제1 도핑된 반도체 층에 연결한다. 각각의 비아는, 적어도 하나의 다른 비아에 연결된 제1 세트의 대응하는 콘택과 상이한, 제1 세트의 최대 하나의 대응하는 콘택을 제1 도핑된 반도체 층에 연결한다. 각각의 비아는, 제1 도핑된 반도체 층과 제1 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공한다. 다수의 독립적인 전기 전도성 트레이스들 또는 인터커넥트들의 세트는 콘택들의 제1 세트에 연결되고; 제1 세트의 각각의 콘택은 제1 세트의 적어도 하나의 다른 콘택에 연결된 대응하는 트레이스 또는 인터커넥트와 상이한 트레이스들 또는 인터커넥트들 중 단일의 대응하는 것에 연결된다. 어레이로서 배열된 다수의 그러한 디바이스들의 세트가 채용될 수 있다.A semiconductor light emitting device (LED) of the present invention includes first and second doped semiconductor layers, first and second sets of electrically conductive contacts, an array of multiple electrically conductive vias, and a set of electrical traces or interconnects. do. The first and second doped semiconductor layers are arranged to emit light resulting from carrier recombination at the junction between them. The first set of contacts includes a plurality of independent electrically conductive contacts each electrically connected to a first doped semiconductor layer; The second set of contacts includes one or more electrically conductive contacts each electrically connected to a second doped semiconductor layer. An array of multiple electrically conductive vias are arranged across the device and connect the first set of contacts to the first doped semiconductor layer. Each via connects at most one corresponding contact in the first set to the first doped semiconductor layer, which is different from the corresponding contact in the first set that is connected to at least one other via. Each via provides a corresponding separate, localized, circumscribed electrical connection between the first doped semiconductor layer and the first set of corresponding contacts. A set of multiple independent electrically conductive traces or interconnects are connected to the first set of contacts; Each contact in the first set is connected to a single corresponding one of traces or interconnects that are different from a corresponding trace or interconnect connected to at least one other contact in the first set. A set of multiple such devices arranged as an array may be employed.
일부 예들에서, 제1 도핑된 반도체 층은 콘택들의 제1 세트와 제2 도핑된 반도체 층 사이에 있고, 디바이스는 제1 도핑된 반도체 층과 콘택들의 제1 세트 사이에 전기 절연 층을 포함한다. 그러한 예들에서, 비아들은 절연 층을 통해 제1 세트의 콘택들을 제1 도핑된 반도체 층에 연결한다. 일부 다른 예들에서, 제2 도핑된 반도체 층은 콘택들의 제1 세트와 제1 도핑된 반도체 층 사이에 있고, 디바이스는 제2 도핑된 반도체 층과 콘택들의 제1 세트 사이에 전기 절연 층을 포함한다. 그러한 예들에서, 비아들은 절연 층 및 제2 도핑된 반도체 층을 통해 제1 세트의 콘택들을 제1 도핑된 반도체 층에 연결하고, 제2 도핑된 반도체 층으로부터 전기적으로 절연된다.In some examples, the first doped semiconductor layer is between the first set of contacts and the second doped semiconductor layer, and the device includes an electrically insulating layer between the first doped semiconductor layer and the first set of contacts. In such examples, vias connect the first set of contacts to the first doped semiconductor layer through an insulating layer. In some other examples, the second doped semiconductor layer is between the first set of contacts and the first doped semiconductor layer, and the device includes an electrically insulating layer between the second doped semiconductor layer and the first set of contacts. . In such examples, the vias connect the first set of contacts to and are electrically isolated from the second doped semiconductor layer through the insulating layer and the second doped semiconductor layer.
본 발명의 발광 디바이스는 전기 전도성 트레이스들 또는 인터커넥트들에 의해 콘택들의 제1 및 제2 세트들에 연결된 구동 회로를 더 포함할 수 있다. 구동 회로는 디바이스를 통해 흐르고 디바이스로 하여금 광을 방출하게 하는 전기 구동 전류를 제공할 수 있고, 전기 구동 전류의 대응하는 부분들은 대응하는 비아 전류들로서 어레이의 하나 이상의 비아들을 통해 흐른다. 각각의 비아 전류 크기는 적어도 하나의 다른 비아 전류 크기와 상이할 수 있다. 구동 회로는 어레이의 대응하는 비아들에 제공되는 비아 전류 크기들의 디바이스에 걸쳐 하나 이상의 지정된 공간 분포를 제공할 수 있다. 그러한 예들에서, 광 방출 강도의 공간 분포는 디바이스에 걸친 비아들의 어레이의 배열 및 구동 회로에 의해 제공되는 비아 전류 크기들의 어레이의 비아들 사이의 지정된 분포에 따라 디바이스에 걸쳐 변한다.The light emitting device of the present invention may further include a drive circuit connected to the first and second sets of contacts by electrically conductive traces or interconnects. The drive circuit can provide an electrical drive current that flows through the device and causes the device to emit light, with corresponding portions of the electrical drive current flowing through one or more vias of the array as corresponding via currents. Each via current magnitude may be different from at least one other via current magnitude. The drive circuit may provide one or more specified spatial distributions across the device of via current magnitudes provided to corresponding vias of the array. In such examples, the spatial distribution of light emission intensity varies across the device depending on the arrangement of the array of vias across the device and a specified distribution among the vias of the array of via current magnitudes provided by the drive circuitry.
본 발명의 다른 발광 장치는 n-도핑된 및 p-도핑된 반도체 층들, 전기 전도성 콘택들의 제1 및 제2 세트들, 및 다수의 전기 전도성 비아들의 어레이를 포함한다. n-도핑된 및 p-도핑된 반도체 층들은 그들 사이의 접합에서 캐리어 재조합으로부터 초래되는 광을 방출하도록 배열된다. 콘택들의 제1 세트는, 각각이, p-도핑된 반도체 층에 전기적으로 연결된 하나 이상의 전기 전도성 콘택을 포함하고; 콘택들의 제2 세트는, 각각이, n-도핑된 반도체 층에 전기적으로 연결된 하나 이상의 전기 전도성 콘택을 포함한다. 다수의 전기 전도성 비아들의 어레이는 디바이스에 걸쳐 배열되고 제1 세트의 콘택들을 p-도핑된 반도체 층에 연결한다. 각각의 비아는, p-도핑된 반도체 층과 제1 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공한다. 비아들의 어레이는, 비아 국소 개수 밀도 또는 비아 횡방향 영역 중 하나 또는 둘 다가 디바이스에 걸친 위치에 따라 변하도록, 그리고 비아들의 어레이의 배열에 따라 디바이스에 걸쳐 변하는 광 방출 강도의 대응하는 공간 분포를 초래하도록, 디바이스에 걸쳐 배열된다.Another light emitting device of the present invention includes an array of n-doped and p-doped semiconductor layers, first and second sets of electrically conductive contacts, and a plurality of electrically conductive vias. The n-doped and p-doped semiconductor layers are arranged to emit light resulting from carrier recombination at the junction between them. The first set of contacts each includes one or more electrically conductive contacts electrically connected to a p-doped semiconductor layer; The second set of contacts each includes one or more electrically conductive contacts electrically connected to the n-doped semiconductor layer. An array of multiple electrically conductive vias are arranged across the device and connect the first set of contacts to the p-doped semiconductor layer. Each via provides a corresponding separate, localized, circumscribed electrical connection between the p-doped semiconductor layer and the corresponding contacts of the first set. The array of vias results in a corresponding spatial distribution of light emission intensity that varies across the device, such that either the via local number density or via transverse area varies with location across the device, and depending on the arrangement of the array of vias. arranged across the device so that
LED들, pcLED들, 미니LED 어레이들, pc-미니LED 어레이들, 마이크로LED 어레이들, 및 pc-마이크로LED 어레이들에 관한 목적들 및 장점들은, 도면들에 예시되고 이하의 서면 설명 또는 첨부된 청구항들에 개시된 예들을 참조할 때 명백해질 수 있다.The objectives and advantages relating to LEDs, pcLEDs, MiniLED arrays, pc-MiniLED arrays, MicroLED arrays, and pc-MicroLED arrays are illustrated in the drawings and described in the written description below or attached. This may become apparent upon reference to the examples disclosed in the claims.
본 요약은 아래의 상세한 설명에서 더 설명되는 선별된 개념들을 간략화된 형태로 소개하기 위해 제공된다. 본 요약은 청구대상의 주요 특징들 또는 본질적인 특징들을 식별하도록 의도되지 않으며, 청구대상의 범위를 결정하는 데 있어서 보조로 사용되도록 의도된 것도 아니다.This summary is provided to introduce selected concepts in a simplified form that are further explained in the detailed description below. This Summary is not intended to identify key features or essential features of the claimed subject matter, nor is it intended to be used as an aid in determining the scope of the claimed subject matter.
도 1은 예시적인 pcLED의 개략적인 단면도를 도시한다.
도 2a 및 2b는, 각각, pcLED들의 예시적인 어레이의 단면도 및 개략적인 상면도를 도시한다.
도 3a는 도파관들 및 투영 렌즈에 대해 배열된 pcLED들의 예시적인 어레이의 개략적인 단면도를 도시한다. 도 3b는, 도 3a의 것과 유사하지만 도파관들이 없는 배열을 도시한다.
도 4a는 예시적인 미니LED 또는 마이크로LED 어레이 및 어레이의 3x3 LED들의 확대된 섹션의 개략적인 상면도를 도시한다. 도 4b는 기판 상에 모놀리식으로 형성된 예시적인 pc-미니LED 또는 pc-마이크로LED 어레이의 몇몇 LED들의 사시도를 도시한다. 도 4c는 모놀리식 다이 및 기판 상의 다중 색 인광체 변환 LED들의 밀접 패킹된 어레이의 예의 개략적인 측단면도이다.
도 5a는 각각의 디스플레이 픽셀이 적색, 녹색, 또는 청색 인광체 변환 LED 픽셀인 예시적인 LED 디스플레이의 일부의 개략적인 평면도이다. 도 5b는, 각각의 디스플레이 픽셀이, 제어 회로 백플레인에 본딩된 단일 다이 상에 집적된 다수의 인광체 변환 LED 픽셀들(적색, 녹색, 및 청색)을 포함하는 예시적인 LED 디스플레이의 일부의 개략적인 평면도이다.
도 6a는 pcLED들의 어레이가 장착될 수 있는 예시적인 전자장치 보드의 개략적인 평면도를 도시하고, 도 6b는 유사하게, 도 6a의 전자장치 보드 상에 장착된 pcLED들의 예시적인 어레이를 도시한다.
도 7은 4개의 발광 디바이스들의 예시적인 어레이의 3개의 상이하게 스케일링된 이미지들, 및 이미지의 대응하는 강도 분포의 예의 개략도를 도시하고; 이미지들은 푸리에 평면에 형성된다.
도 8은 단일 발광 디바이스에 대한 균일하고 경사진 출력 강도 분포들을 도시한다.
도 9는 도 7에서와 같이 이미지화된, 균일한 출력 강도 분포들을 갖는, 발광 디바이스들의 어레이에 대한 수직 각도의 함수로서의 이미지화된 조명 강도의 개략적인 플롯을 도시한다.
도 10a는 도 7에서와 같이 이미지화될 때 도 10b에 도시된 출력 강도 분포를 갖는 발광 디바이스들의 어레이의 푸리에 평면 내의 예시적인 이미지 강도 분포를 도시한다.
도 11a는 도 7에서와 같이 이미지화될 때 도 11b에 도시된 출력 강도 분포를 갖는 발광 디바이스들의 어레이의 푸리에 평면 내의 예시적인 이미지 강도 분포를 도시한다.
도 12a는 종래의 발광 디바이스의 예의 개략적인 측단면도이고; 도 12b는 본 발명의 발광 디바이스의 예시적인 배열의 개략적인 측단면도이다.
도 13a는 도 12a 또는 12b의 예들을 사용하여 경사진 방출 강도 분포를 생성하기 위한 비아 크기 분포의 예이다. 도 13b는 도 12a 또는 12b의 예들을 사용하여 경사진 방출 강도 분포를 생성하기 위한 비아 개수 밀도 분포의 예이다.
도 14a 내지 14d는 본 발명의 발광 디바이스의 예시적인 배열들의 제1 그룹의 개략적인 측단면도들이다.
도 15a 내지 15d는 본 발명의 발광 디바이스의 예시적인 배열들의 제2 그룹의 개략적인 측단면도들이다.
도 16a 및 16b는 도 14a-14d 또는 15a-15d의 예들 중 임의의 것을 사용하여 경사진 방출 강도 분포를 생성하기 위한 비아 전류 크기 분포들의 예들이다.
도 17a 및 17b는 도 14a-14d 또는 15a-15d의 예들 중 임의의 것을 사용하여 1D 피크 방출 강도 분포를 생성하기 위한 비아 전류 크기 분포들의 예들이다.
도 18a 및 18b는 도 14a-14d 또는 15a-15d의 예들 중 임의의 것을 사용하여 2D 피크 방출 강도 분포를 생성하기 위한 비아 전류 크기 분포들의 예들이다.
도 19는 다수의 발광 디바이스들의 어레이의 예의 개략적인 측단면도이다.
도 20 및 21은 도 19의 예에 의해 생성된 예시적인 방출 강도 분포들의 플롯들이다.
도시된 예들은 단지 개략적으로 도시되고; 모든 특징들은 완전히 상세히 또는 적절한 비율로 도시되지 않을 수 있고; 명확성을 위해, 특정 특징들 또는 구조들은 다른 것들에 비해 과장되거나 축소될 수 있거나 완전히 생략될 수 있고; 도면들은 축척에 맞는 것으로 명시적으로 표시되지 않는 한 축척에 맞는 것으로서 간주되어서는 안 된다. 예를 들어, 개별 LED들은 그들의 측방향 범위에 비해 또는 기판 또는 인광체 두께들에 비해 이들의 수직 치수들 또는 층 두께들에서 과장될 수 있다. 임의의 그래프들 또는 플롯들의 임의의 단위들 또는 스케일들은 달리 구체적으로 표시되지 않는 한 임의적이다. 도시된 예들은 본 개시내용 또는 첨부된 청구항들의 범위를 제한하는 것으로서 해석되어서는 안 된다.1 shows a schematic cross-sectional view of an exemplary pcLED.
2A and 2B show a cross-sectional view and a schematic top view, respectively, of an exemplary array of pcLEDs.
3A shows a schematic cross-sectional view of an example array of pcLEDs arranged relative to waveguides and a projection lens. Figure 3b shows an arrangement similar to that of Figure 3a but without the waveguides.
FIG. 4A shows a schematic top view of an exemplary MiniLED or MicroLED array and an enlarged section of the array's 3x3 LEDs. FIG. 4B shows a perspective view of several LEDs of an exemplary pc-miniLED or pc-microLED array formed monolithically on a substrate. Figure 4C is a schematic cross-sectional side view of an example of a closely packed array of multi-color phosphor converted LEDs on a monolithic die and substrate.
FIG. 5A is a schematic top view of a portion of an example LED display where each display pixel is a red, green, or blue phosphor converted LED pixel. FIG. 5B is a schematic top view of a portion of an example LED display where each display pixel includes multiple phosphor converted LED pixels (red, green, and blue) integrated on a single die bonded to a control circuit backplane. am.
FIG. 6A shows a schematic top view of an example electronics board on which an array of pcLEDs may be mounted, and FIG. 6B similarly shows an example array of pcLEDs mounted on the electronics board of FIG. 6A.
Figure 7 shows a schematic diagram of an example of three differently scaled images of an example array of four light-emitting devices, and the corresponding intensity distribution of the images; Images are formed in the Fourier plane.
Figure 8 shows uniform and sloped output intensity distributions for a single light emitting device.
Figure 9 shows a schematic plot of imaged illumination intensity as a function of vertical angle for an array of light-emitting devices, imaged as in Figure 7, with uniform output intensity distributions.
FIG. 10A shows an example image intensity distribution in the Fourier plane of an array of light-emitting devices with the output intensity distribution shown in FIG. 10B when imaged as in FIG. 7.
FIG. 11A shows an example image intensity distribution in the Fourier plane of an array of light-emitting devices with the output intensity distribution shown in FIG. 11B when imaged as in FIG. 7.
Figure 12A is a schematic side cross-sectional view of an example of a conventional light emitting device; Figure 12B is a schematic cross-sectional side view of an exemplary arrangement of a light emitting device of the present invention.
FIG. 13A is an example of a via size distribution to create a sloped emission intensity distribution using the examples of FIG. 12A or 12B. FIG. 13B is an example of a via count density distribution to create a sloped emission intensity distribution using the examples of FIG. 12A or 12B.
Figures 14A-14D are schematic side cross-sectional views of a first group of exemplary arrangements of a light-emitting device of the present invention.
Figures 15A-15D are schematic cross-sectional side views of a second group of exemplary arrangements of the light-emitting device of the present invention.
Figures 16A and 16B are examples of via current magnitude distributions for creating a sloped emission intensity distribution using any of the examples of Figures 14A-14D or 15A-15D.
Figures 17A and 17B are examples of via current magnitude distributions for generating a 1D peak emission intensity distribution using any of the examples of Figures 14A-14D or 15A-15D.
Figures 18A and 18B are examples of via current magnitude distributions for generating a 2D peak emission intensity distribution using any of the examples of Figures 14A-14D or 15A-15D.
Figure 19 is a schematic cross-sectional side view of an example of an array of multiple light-emitting devices.
Figures 20 and 21 are plots of example emission intensity distributions generated by the example of Figure 19.
The examples shown are only schematic; All features may not be shown in complete detail or to scale; For clarity, certain features or structures may be exaggerated or understated relative to others, or omitted entirely; Drawings should not be considered to be to scale unless explicitly indicated as being to scale. For example, individual LEDs may be exaggerated in their vertical dimensions or layer thicknesses relative to their lateral extent or relative to the substrate or phosphor thicknesses. Any units or scales in any graphs or plots are arbitrary unless specifically indicated otherwise. The illustrated examples should not be construed as limiting the scope of this disclosure or the appended claims.
이하의 상세한 설명은 도면들을 참조하여 읽혀져야 하며, 여기서 동일한 참조 번호들은 상이한 도면들 전체에 걸쳐 유사한 요소들을 지칭한다. 도면들은 반드시 축척대로 그려진 것은 아니며, 선택적 예들을 도시하고, 본 발명의 범위를 제한하도록 의도되지 않는다. 상세한 설명은 본 발명의 원리들을 제한이 아닌 예로서 예시한다.The following detailed description should be read with reference to the drawings, wherein like reference numerals refer to like elements throughout the different drawings. The drawings are not necessarily drawn to scale, depict alternative examples, and are not intended to limit the scope of the invention. The detailed description illustrates the principles of the invention by way of example and not by way of limitation.
도 1은, 본원에서 함께 "LED" 또는 "반도체 LED"로 간주되는, 기판(104) 상에 배치된 반도체 다이오드 구조(102), 및 반도체 LED 상에 배치된 파장 변환 구조(예를 들어, 인광체 층)(106)를 포함하는 개별 pcLED(100)의 예를 도시한다. 반도체 다이오드 구조(102)는 전형적으로, n-형 층과 p-형 층 사이에 배치된 활성 영역을 포함한다. 다이오드 구조(102)에 걸친 적합한 순방향 바이어스의 인가는 활성 영역으로부터의 광의 방출을 초래한다. 방출된 광의 파장은 활성 영역의 조성 및 구조에 의해 결정된다.1 shows a
LED는, 예를 들어, 청색, 자색, 또는 자외선 광을 방출하는 III-질화물 LED일 수 있다. 임의의 다른 적합한 물질 시스템으로부터 형성되고 임의의 다른 적합한 파장의 광을 방출하는 LED들이 또한 사용될 수 있다. 적합한 물질 시스템들은, 예를 들어, 다양한 III-질화물 물질들, 다양한 III-인화물 물질들, 다양한 III-비화물 물질들, 및 다양한 II-VI 물질들을 포함할 수 있다.The LED may be, for example, a III-nitride LED that emits blue, violet, or ultraviolet light. LEDs formed from any other suitable material system and emitting light of any other suitable wavelength may also be used. Suitable material systems may include, for example, various III-nitride materials, various III-phosphide materials, various III-arsenide materials, and various II-VI materials.
pcLED로부터의 원하는 광학 출력에 따라, 임의의 적합한 인광체 물질들이 파장 변환 구조(106)에 사용되거나 파장 변환 구조 내에 포함될 수 있다.Depending on the desired optical output from the pcLED, any suitable phosphor materials may be used in or included within the
도 2a-2b는, 각각, 기판(204) 상에 배치된, 인광체 픽셀(106)을 각각 포함하는 pcLED들(100)의 어레이(200)의 단면도 및 평면도를 도시한다. 그러한 어레이는 임의의 적합한 방식으로 배열된 임의의 적합한 개수의 pcLED들을 포함할 수 있다. 예시된 예에서, 어레이는 공유 기판 상에 모놀리식으로 형성된 것으로 도시되지만, 대안적으로, pcLED들의 어레이는 별개의 개별 pcLED들로부터 형성될 수 있다. 기판(204)은 LED를 구동하기 위한 CMOS 또는 다른 회로, 또는 전기 트레이스들 또는 인터커넥트들을 선택적으로 포함할 수 있고, 임의의 적합한 물질들로부터 형성될 수 있다.Figures 2A-2B show cross-sectional and top views, respectively, of an
개별 pcLED들(100)은 선택적으로, 인광체 층에 인접하여 위치되거나 인광체 층 상에 배치된 렌즈 또는 다른 광학 요소를 포함할 수 있거나 그와 조합하여 배열될 수 있다. 그러한 광학 요소는, 도면들에 도시되지 않았지만, "1차 광학 요소"로 지칭될 수 있다. 추가적으로, 도 3a 및 3b에 도시된 바와 같이, (예를 들어, 전자장치 보드 상에 장착된) pcLED 어레이(200)는 의도된 응용에서 사용하기 위해 2차 광학 요소들, 예컨대, 도파관들, 렌즈들, 또는 양쪽 모두와 조합하여 배열될 수 있다. 도 3a에서, 어레이(200)의 각각의 pcLED(100)에 의해 방출된 광은 대응하는 도파관(192)에 의해 수집되고 투영 렌즈(294)로 지향된다. 투영 렌즈(294)는, 예를 들어, 프레넬 렌즈일 수 있다. 이 배열은, 예를 들어, 자동차 헤드라이트들에서 사용하기에 적합할 수 있다. 도 3b에서, 어레이(200)의 pcLED들에 의해 방출된 광은 개재 도파관들의 사용 없이 투영 렌즈(294)에 의해 직접 수집된다. 이 배열은 특히, pcLED들이 서로 충분히 밀접하여 이격될 수 있을 때 적합할 수 있고, 또한, 자동차 헤드라이트들에서 뿐만 아니라 카메라 플래시 응용들에서도 사용될 수 있다. 미니LED 또는 마이크로LED 디스플레이 응용은, 예를 들어, 도 3a 및 3b에 도시된 것과 유사한 광학 배열들을 사용할 수 있다. 일반적으로, 광학 요소들의 임의의 적합한 배열은, 원하는 응용에 따라, 본원에 설명된 pcLED들과 조합하여 사용될 수 있다.The
도 2a 및 2b는 9개의 pcLED들의 3x3 어레이를 도시하지만, 그러한 어레이들은, 예를 들어, 도 4a에 개략적으로 예시된 바와 같이, 예를 들어, 대략 101, 102, 103, 104개, 또는 그 이상의 LED들을 포함할 수 있다. 개별 LED들(100)(즉, 픽셀들)은 어레이(200)의 평면에서, 예를 들어, 1 밀리미터(mm) 이하, 500 미크론 이하, 100 미크론 이하, 또는 50 미크론 이하의 폭들(w1)(예를 들어, 측 길이들)을 가질 수 있다. 어레이(200) 내의 LED들(100)은 어레이(200)의 평면에서, 예를 들어, 수백 미크론의, 100 미크론 이하의, 50 미크론 이하의, 20 미크론 이하의, 10 미크론 이하의, 또는 5 미크론 이하의 폭(w2)을 갖는 스트리트들, 레인들, 또는 트렌치들(230)에 의해 서로 이격될 수 있다. 픽셀 피치(D1)는 w1과 w2의 합이다. 예시된 예들은 대칭 매트릭스로 배열된 직사각형 픽셀들을 도시하지만, 픽셀들 및 어레이는 대칭이든 비대칭이든 임의의 적합한 형상 또는 배열을 가질 수 있다. LED들의 다수의 개별 어레이들은, 더 큰 조합된 어레이 또는 디스플레이를 형성하기 위해 임의의 적용가능한 포맷으로 임의의 적합한 배열로 조합될 수 있다.Figures 2A and 2B show a 3x3 array of 9 pcLEDs, but such arrays may have, for example, approximately 10 1 , 10 2 , 10 3 , 10 4 , as schematically illustrated in Figure 4A. , or more LEDs may be included. Individual LEDs 100 (i.e., pixels) may have widths (w 1 ) in the plane of
어레이의 평면에서 약 0.10 밀리미터 미크론 이하의 치수들(w1)(예를 들어, 측 길이들)을 갖는 LED들은 전형적으로, 마이크로LED들로 지칭되고, 그러한 마이크로LED들의 어레이는 마이크로LED 어레이로 지칭될 수 있다. 어레이의 평면에서 약 0.10 밀리미터 내지 약 1.0 밀리미터의 치수들(w1)(예를 들어, 측 길이들)을 갖는 LED들은 전형적으로, 미니LED들로 지칭되고, 그러한 미니LED들의 어레이는 미니LED 어레이로 지칭될 수 있다.LEDs having dimensions (w 1 ) (e.g., side lengths) of about 0.10 millimeter micron or less in the plane of the array are typically referred to as microLEDs, and arrays of such microLEDs are referred to as microLED arrays. It can be. LEDs having dimensions w 1 (e.g., side lengths) of about 0.10 millimeter to about 1.0 millimeter in the plane of the array are typically referred to as MiniLEDs, and an array of such MiniLEDs is called a MiniLED array. It may be referred to as .
LED들, 미니LED들, 또는 마이크로LED들의 어레이, 또는 그러한 어레이의 부분들은, 개별 LED 픽셀들이 트렌치들 및 또는 절연 물질에 의해 서로 전기적으로 격리되는 세그먼트화된 모놀리식 구조로서 형성될 수 있다. 도 4b는 그러한 세그먼트화된 모놀리식 LED 어레이(200)의 예의 사시도를 도시한다. 이 어레이의 픽셀들(즉, 개별 반도체 LED 디바이스들(102))은 n-콘택들(234)을 형성하기 위해 채워진 트렌치들(230)에 의해 분리된다. 모놀리식 구조는 기판(204) 상에 성장되거나 배치된다. 각각의 픽셀은 p-콘택(236), p-GaN 반도체 층(102b), 활성 영역(102a), 및 n-GaN 반도체 층(102c)을 포함하고; 층들(102a/102b/102c)은 반도체 LED(102)를 집합적으로 형성한다. 파장 변환기 물질(106)이 반도체 층(102c)(또는 다른 적용가능한 개재 층) 상에 퇴적될 수 있다. 반도체의 하나 이상의 층으로부터 n-콘택들(234)의 적어도 일부를 분리하기 위해 패시베이션 층들(232)이 트렌치들(230) 내에 형성될 수 있다. n-콘택들(234), 트렌치들(230) 내의 다른 물질, 또는 트렌치들(230) 내의 물질과 상이한 물질은 픽셀들 사이에 완전한 또는 부분적인 광학 격리 장벽들(220)을 형성하기 위해 변환기 물질(106) 내로 연장될 수 있다.An array of LEDs, miniLEDs, or microLEDs, or portions of such an array, may be formed as a segmented monolithic structure in which individual LED pixels are electrically isolated from each other by trenches and/or insulating material. Figure 4B shows a perspective view of an example of such segmented
도 4c는 모놀리식 다이 및 기판(204) 상의 다중 색 인광체 변환 LED들(100)의 밀접 패킹된 어레이(200)의 개략적인 단면도이다. 측면도는 금속 인터커넥트들(239)(예를 들어, 구리 마이크로필러들에 부착된 금-금 인터커넥트들 또는 땜납) 및 금속 인터커넥트들(238)을 통해 기판(204)에 부착된 GaN LED들(102)을 도시한다. 인광체 픽셀들(106)은 대응하는 GaN LED 픽셀들(102) 상에 또는 그 위에 위치된다. 광학 격리 장벽(220)을 형성하기 위해, 반도체 LED 픽셀들(102) 또는 인광체 픽셀들(106)(종종 둘 다)은 그들의 측들 상에 반사 거울 또는 확산 산란 층으로 코팅될 수 있다. 이 예에서 각각의 인광체 픽셀(106)은 3개의 상이한 색들, 예를 들어, 적색 인광체 픽셀들(106R), 녹색 인광체 픽셀들(106G), 및 청색 인광체 픽셀들(106B)(여전히, 일반적으로 또는 집합적으로 인광체 픽셀들(106)로 지칭됨) 중 하나이다. 그러한 배열은 색 디스플레이로서의 LED 어레이(200)의 사용을 가능하게 할 수 있다.FIG. 4C is a schematic cross-sectional view of a closely
LED 어레이 내의 개별 LED들(픽셀들)은 개별적으로 어드레싱가능할 수 있거나, 어레이 내의 픽셀들의 그룹 또는 하위세트의 일부로서 어드레싱가능할 수 있거나, 어드레싱가능하지 않을 수 있다. 따라서, 발광 픽셀 어레이들은, 광 분포의 세밀한 강도, 공간, 및 시간 제어를 요구하거나 그로부터 이익을 얻는 임의의 응용에 유용하다. 이러한 응용들은, 일부 경우들에서는 디스플레이 디바이스로서 이미지들의 형성을 포함해, 픽셀 블록들 또는 개별 픽셀들로부터의 방출된 광의 정밀한 특수 패터닝을 포함할 수 있지만, 이에 제한되지 않는다. 응용에 따라, 방출된 광은 스펙트럼적으로 구별될 수 있고, 시간에 따라 적응할 수 있고/거나 환경적으로 응답할 수 있다. 발광 픽셀 어레이들은 다양한 강도, 공간, 또는 시간 패턴들의 사전 프로그래밍된 광 분포를 제공할 수 있다. 방출된 광은 수신된 센서 데이터에 적어도 부분적으로 기초할 수 있고, 광학 무선 통신을 위해 사용될 수 있다. 연관된 전자장치 및 광학장치들은 픽셀, 픽셀 블록, 또는 디바이스 레벨에서 구별될 수 있다.Individual LEDs (pixels) within an LED array may be individually addressable, may be addressable as part of a group or subset of pixels within the array, or may be non-addressable. Accordingly, light-emitting pixel arrays are useful in any application that requires or benefits from precise intensity, spatial, and temporal control of light distribution. These applications may include, but are not limited to, precise special patterning of emitted light from blocks of pixels or individual pixels, including in some cases the formation of images as a display device. Depending on the application, the emitted light may be spectrally distinguishable, adaptive in time and/or environmentally responsive. Light-emitting pixel arrays can provide pre-programmed light distribution of various intensity, spatial, or temporal patterns. The emitted light may be based at least in part on received sensor data and may be used for optical wireless communications. Associated electronics and optics may be distinguished at the pixel, pixel block, or device level.
도 5a 및 5b는 디스플레이 응용들에서 채용되는 LED 어레이들(200)의 예들이며, LED 디스플레이는 다수의 디스플레이 픽셀들을 포함한다. (예를 들어, 도 5a에서와 같이) 일부 예들에서, 각각의 디스플레이 픽셀은 단일 반도체 LED 픽셀(102) 및 단일 색(적색, 녹색 또는 청색)의 대응하는 인광체 픽셀(106R, 106G 또는 106B)을 포함한다. 각각의 디스플레이 픽셀은 3개의 색들 중 하나만을 제공한다. (예를 들어, 도 5b에서와 같이) 일부 예들에서, 각각의 디스플레이 픽셀은 다수의 반도체 LED 픽셀들(102) 및 다수의 색들의 다수의 대응하는 인광체 픽셀들(106)을 포함한다. 도시된 예에서, 각각의 디스플레이 픽셀은 반도체 픽셀들(102)의 3X3 어레이를 포함하고; 그러한 LED 픽셀들 중 3개는 적색 인광체 픽셀들(106R)을 갖고, 3개는 녹색 인광체 픽셀들(106G)을 갖고, 3개는 청색 인광체 픽셀들(106B)을 갖는다. 그러므로, 각각의 디스플레이 픽셀은 임의의 원하는 색 조합을 생성할 수 있다. 도시된 예에서, 상이한 색의 인광체 픽셀들(106)의 공간적 배열은 디스플레이 픽셀들 간에 상이하고; 일부 예들(도시되지 않음)에서, 각각의 디스플레이 픽셀은 상이한 색의 인광체 픽셀들(106)의 동일한 배열을 가질 수 있다.5A and 5B are examples of
도 6a 및 6b에 도시된 바와 같이, pcLED 어레이(200)는 전력 및 제어 모듈(302), 센서 모듈(304), 및 LED 부착 영역(306)을 포함하는 전자장치 보드(300) 상에 장착될 수 있다. 전력 및 제어 모듈(302)은 외부 소스들로부터의 전력 및 제어 신호들 및 센서 모듈(304)로부터의 신호들을 수신할 수 있고, 그에 기초하여 전력 및 제어 모듈(302)은 LED들의 작동을 제어한다. 센서 모듈(304)은 임의의 적합한 센서들로부터, 예를 들어, 온도 또는 광 센서들로부터 신호들을 수신할 수 있다. 대안적으로, pcLED 어레이(200)는 전력 및 제어 모듈 및 센서 모듈과 별개의 보드(도시되지 않음) 상에 장착될 수 있다.6A and 6B, the
차량 헤드라이트에 채용되는 헤드라이트 광학계(많은 경우들에서 반사성임)는 일반적으로, 대응하는 푸리에 평면 내에 하나 이상의 조명 디바이스(100)의 다수의 이미지들을 중첩시킴으로써 하나 이상의 조명 디바이스로부터 방출된 광을 변환하도록 적응된다. 도 7은 4개의 발광 디바이스들(100)을 포함하는 행의 3개의 이미지들(299)("1", "2" 및 "3")이, 헤드라이트 광학계에 의해 한정된 푸리에 평면에 적합한 이미지화 광학계에 의해 중첩되는 예를 도시한다. 예시의 목적으로, 발광 디바이스들(100)의 이미지들은 푸리에 평면 내의 예시적인 이미지 강도 분포(690)의 최상부 상의 대응하는 광학계의 대응하는 배율에 따라 스케일링되어 도시된다. 도면에서, 이미지 강도 분포(690)의 영역들은 영역(601)으로부터 영역(604)으로 강도가 감소하는 것으로 표시된다(대응하는 강도의 크기가, 도면에서 흑점들의 밀도에 의해 표시됨). 도 8은 도 7의 배열에 채용될 수 있는 디바이스 출력 강도 분포들의 예들을 도시한다. 좌측의 예시적인 분포는 각각의 발광 디바이스(100)에 걸친 실질적으로 균일한 분포이다. 도 7의 배열에서 균일한 출력 분포들을 갖는 디바이스들(100)을 사용하는 것은, 실질적으로 도 9에 개략적으로 도시된 바와 같이 (수직 각도의 함수로서) 이미지화된 조명 강도를 초래한다. 도 8의 우측의 예시적인 분포는 디바이스(100)의 하나의 에지 근처에서 최대치를 갖고 대향 에지를 향해 단조 감소하는 소위 경사진 분포(199)이다.Headlight optics (which in many cases are reflective) employed in vehicle headlights generally convert the light emitted from one or
차량 헤드라이트를 위한 바람직한 광원은, 헤드라이트 광학계에 의해 이미지화된 광(즉, 광학계에 의해 한정된 푸리에 평면 내에 형성된 강도 프로파일)이, 마주오는 교통을 방해하는 것을 피하기 위해 다른 방향들로 방출되는 강도는 거의 없이 단일 방향을 따라 집중되는 것을 가능하게 해야 한다. 도 9에 도시된 바와 같은 각도 분포에 따른 그러한 방향성은 유리하게, 본원에 개시되거나 청구된 본 발명의 발광 디바이스들에 의해 달성될 수 있다.A preferred light source for a vehicle headlight is such that the light imaged by the headlight optics (i.e., the intensity profile formed in the Fourier plane defined by the optics) is emitted in different directions to avoid interfering with oncoming traffic. It should be possible to concentrate along a single direction with very little effort. Such directionality according to the angular distribution as shown in Figure 9 can advantageously be achieved by the inventive light emitting devices disclosed or claimed herein.
도 10a는 도 7의 배열에 따라 이미지화된 4개의 발광 디바이스들(100)의 행으로부터 발생하는 이미지화된 강도 분포(691)(윤곽선들(601/602/603/604)을 가짐)이고; 각각의 디바이스(100)는 (도 8의 좌측 분포와 유사한) 도 10b에 도시된 출력 강도 분포(692)를 갖는다. 도 11a는 도 7의 배열에 따라 이미지화된 4개의 발광 디바이스들(100)의 행으로부터 발생하는 이미지화된 강도 분포(693)(윤곽선들(600/601/602/603/604)을 가짐)이고; 각각의 디바이스(100)는 (도 8의 우측 분포와 유사한) 도 11b에 도시된 출력 강도 분포(694)를 갖는다. 도 11a의 이미지화된 분포(693)는 도 10a의 분포(691)보다 원하는 방향을 따라 더 강하게 피크가 된다. 그러므로, 일부 경우들에서는 (아래에 더 논의되는 바와 같이) 상향 투영 빔들의 교란 및 측방 투영 빔들의 교란을 방지하면서 상부 에지를 향해 더 집중되는 도 11b의 출력 분포와 유사한 출력 분포를 제공할 수 있는 광원들(100)을 제공하는 것이 바람직할 수 있다.Figure 10A is an imaged intensity distribution 691 (with
따라서, 특정 조명 응용들(예를 들어, 반사 광학계를 포함하는 특정 자동차 헤드라이트 조립체들)에서 방출 강도의 지정된 공간 분포를 나타내는 반도체 발광 디바이스들(LED들)을 채용하는 것이 바람직하다. 위에 설명된 바와 같이, 일부 로우 빔 자동차 헤드라이트들은 디바이스의 하나의 에지 근처에서 최대치를 갖고 디바이스의 대향 에지를 향해 단조 감소하는 강도 분포(본원에서 경사진 강도 분포로 지칭됨)를 갖는 LED들을 채용할 때 바람직한 빔 강도 프로파일들을 나타내는 것으로 관찰되었다. 다른 예에서, 일부 하이 빔 자동차 헤드라이트들은 디바이스의 중심 영역에서 최대치를 갖고 디바이스의 에지들을 향해 감소하는 강도 분포(본원에서 2D 피크 강도 분포로 지칭됨)를 갖는 LED들을 채용할 때 바람직한 빔 강도 프로파일들을 나타내는 것으로 관찰된다. 자동차 및 비자동차 응용들을 포함하는 다른 사용 응용들에서는 다른 강도 분포들이 유리하게 채용될 수 있다.Accordingly, it is desirable in certain lighting applications (e.g., certain automobile headlight assemblies containing reflective optics) to employ semiconductor light emitting devices (LEDs) that exhibit a defined spatial distribution of emission intensity. As described above, some low beam automotive headlights employ LEDs with an intensity distribution (referred to herein as a sloped intensity distribution) that has a maximum near one edge of the device and monotonically decreases toward the opposite edge of the device. It was observed to exhibit desirable beam intensity profiles when In another example, some high beam automotive headlights have a preferred beam intensity profile when employing LEDs with an intensity distribution that has a maximum in the central region of the device and decreases toward the edges of the device (referred to herein as a 2D peak intensity distribution). It is observed that it represents Other intensity distributions may be advantageously employed in other usage applications, including automotive and non-automotive applications.
지정된 강도 분포들을 생성할 수 있는 LED들의 몇몇 예들이 이전에 개시되었다. 이들 중 일부는 다음에 개시된다:Several examples of LEDs capable of producing specified intensity distributions have been previously disclosed. Some of these are disclosed below:
- 스탠리 일렉트릭 코포레이션 리미티드(Stanley Electric Co Ltd)의 이름으로 2017년 6월 21일자로 공개된 EP 3 182 451;-
- 스탠리 일렉트릭 코포레이션 리미티드의 이름으로 2013년 4월 24일자로 공개된 EP 2 584 618;-
- 하라다(Harada)의 이름으로 2012년 3월 1일자로 공개된 US 2012/0051075;- US 2012/0051075 in the name of Harada, published March 1, 2012;
- 사이토(Saito)의 이름으로 2012년 3월 1일자로 공개된 US 2012/0051079; 및- US 2012/0051079 published March 1, 2012 in the name of Saito; and
- 하라다의 이름으로 2017년 7월 27일자로 공개된 US 2017/0210277.- US 2017/0210277 published on July 27, 2017 in the name of Harada.
그러한 종래의 예들 중 일부에서, p- 및 n-도핑된 층들(13 및 11)에 각각 연결되고, 트레이스들 또는 인터커넥트들(238)에 의해 구동 회로(302)에 연결된 p- 및 n-콘택들(14 및 15)을 갖는 소위 플립 칩 LED(10)가 채용될 수 있다. 구동 회로(20)로부터의 전류는 콘택들(12/14)을 통해 흐르고, 광은 p-n 접합(활성 층(12)을 포함함)으로부터 방출되고 디바이스(10)의 n-도핑된 층(11)을 통해 나가고; 일반적인 배열은 도 12a의 개략적인 단면도에 도시된다. 층(11/12/13)은 디바이스(10)의 반도체 다이오드 부분(102)을 구성한다. 금속 p-콘택(14)은 광학 반사기로서 작용한다. n-콘택(15)는 절연 층(18)에 의해 p-콘택(14)로부터 분리된다. 다수의 전도성 비아들(16)은 절연 층(18), p-콘택(14) 및 p-도핑된 층(13)을 통해 n-콘택(15)을 디바이스(10)의 n-도핑된 층(11)에 연결한다. p-도핑된 층(13)을 통해 n-도핑된 층(11)에 연결되는 비아들(16)은 종종 n-비아들로 지칭된다. 비아들(16)은 p-콘택(14) 및 p-도핑된 층(13)으로부터 전기적으로 절연된다. 방출 강도의 원하는 공간 분포를 달성하기 위해, 비아들(16)의 크기들 및/또는 국소 개수 밀도는 디바이스(10)에 걸친 횡방향 위치에 따라 변할 수 있고, 따라서 횡방향 위치에 따라 변하는 디바이스를 통한 캐리어 재조합 밀도를 초래할 수 있다(예를 들어, 비아들(16)의 더 높은 국소 개수 밀도(동등하게, 더 작은 비아 간격) 또는 더 큰 크기는 더 높은 국소 캐리어 재조합 밀도를 초래함). 그 위치 의존적 캐리어 재조합 밀도는 차례로, 위치 의존적 방출 강도를 산출한다.In some of such conventional examples, p- and n-contacts are connected to p- and n-doped
본 발명의 발광 디바이스(100)는 도 12b에 개략적으로 예시되고, 각각, p-도핑된 및 n-도핑된 반도체 층들(13 및 11), 전기 전도성 콘택들(14)의 제1 세트, 전기 전도성 콘택들(15)의 제2 세트, 및 전기 전도성 비아들(17)의 어레이를 포함한다(명확성을 위해 기판(104) 및 인광체(106)는 생략됨; 도시된 배열은 파장 변환 인광체(106)가 없는 발광 디바이스에서 구현될 수 있음; 그러한 구현은 본 개시내용의 범위 내에 속함). p-도핑된 및 n-도핑된 반도체 층들(13 및 11)은 그들 사이의 접합에서 캐리어 재조합으로부터 초래되는 광을 방출하기 위한 반도체 다이오드 구조(102)로서 배열된다. 접합은 순방향 바이어스 조건들 하에서 디바이스(100)를 통과하는 전류에 응답하여 광을 생성하기에 적합한 임의의 유형 또는 배열을 가질 수 있다. 일부 예들에서, 접합은 하나 이상의 양자 우물 또는 하나 이상의 활성 반도체 층을 포함하는 활성 층(12)을 포함할 수 있다. 임의의 하나 이상의 적합한 반도체 물질이, p-도핑된 반도체 층(13), n-도핑된 반도체 층(11), 및 활성 층(12)에 채용될 수 있다. 많은 예들에서, 하나 이상의 도핑된 III-V 반도체 물질 또는 그의 합금이 반도체 층들(11/12/13)을 형성하는 데 채용된다. 하나 이상의 활성 층 또는 양자 우물을 포함하는 많은 예들에서, 이들은 하나 이상의 도핑된 또는 도핑되지 않은 III-V 반도체 물질 또는 그의 합금을 포함할 수 있다.The light-emitting
콘택들의 제1 세트(14)는 각각이 p-도핑된 반도체 층(13)에 전기적으로 연결된 하나 이상의 전기 전도성 콘택(14)을 포함하고; 다수의 콘택들(14)이 존재하는 경우 그들은 마치 그들이 있는 것처럼 직접 결합되거나 작동되고, 따라서 단수로 참조될 것이다. 콘택들의 제2 세트(15)는 각각이 n-도핑된 반도체 층(11)에 전기적으로 연결된 하나 이상의 전기 전도성 콘택(15)을 포함하고; 다수의 콘택들(15)이 존재하는 경우 그들은 마치 그들이 있는 것처럼 직접 결합되거나 작동되고, 따라서 단수로 참조될 것이다. 비아들(17)의 어레이는 디바이스(100)에 걸쳐 배열된 다수의 전기 전도성 비아들(17)을 포함한다. 어레이의 비아들(17)은 콘택(14)을 p-도핑된 반도체 층(13)에 연결하고, 각각의 비아(17)는 p-도핑된 반도체 층(13)과 콘택(14) 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공한다. 콘택들(14/15) 및 비아들(17)은 임의의 하나 이상의 적합한 전기 전도성 물질을 포함할 수 있고; 전형적으로 금속들이 채용될 수 있다. 비아들(17)의 어레이는 비아 국소 개수 밀도(동등하게, 비아 간격) 또는 비아 횡방향 영역 중 하나 또는 둘 다가 디바이스(100)에 걸친 위치에 따라 변하도록(예를 들어, 도 13a의 비아 횡방향 영역의 변화, 및 도 13b의 비아 국소 개수 밀도의 변화) 디바이스(100)에 걸쳐 배열된다. 그러한 변화는 차례로, 비아들(17)의 어레이의 배열에 따라 디바이스(100)에 걸쳐 변하는 광 방출 강도의 대응하는 공간 분포를 초래한다. 디바이스(100)는 p-도핑된 반도체 층(13)과 콘택(14) 사이에 전기 절연 층(18)을 더 포함할 수 있고, 비아들(17)은 콘택(14)을 절연 층(18)을 통해 p-도핑된 반도체 층(13)에 연결한다. 절연 층(18)은 임의의 하나 이상의 적합한 물질을 포함할 수 있고; 도핑된 또는 도핑되지 않은 실리카가 종종 채용된다.The first set of
임의의 적합한 배열이 비아들(17)의 크기들 또는 간격들의 변화를 위해 채용될 수 있다. 일 예에서, 실질적으로 동일한 비아들(17)이, 더 높은 방출 강도가 요구되는 영역에서 그들 사이에 더 작은 간격들을 갖고, 더 낮은 방출 강도가 요구되는 영역들에서 그들 사이에 더 큰 간격들을 갖도록 배열되어 채용될 수 있다(예를 들어, 도 13b에서와 같음). 다른 예에서, 비아들(17)은 규칙적인 그리드 패턴에 따라 위치될 수 있고, 더 큰 직경들을 갖는 비아들은 더 높은 방출 강도가 요구되는 영역들에 위치되고, 더 작은 직경들을 갖는 비아들은 더 낮은 방출 강도가 요구되는 영역들에 위치된다(예를 들어, 도 13a에서와 같음; 분율들은 최대 비아 영역의 분율을 지칭함). 가변 크기들 및 간격들의 적합한 조합들이 유리하게 채용될 수 있다. 위에서 설명된 것들 중 임의의 것을 포함하는 임의의 적합한 방출 강도 분포(예를 들어, 경사, 1D 피크 또는 2D 피크; 경사는 도 13a 및 13b에 도시됨)가 선택될 수 있다.Any suitable arrangement may be employed for varying the sizes or spacing of
일부 예들에서, 콘택(14)은 하나 이상의 금속 또는 금속 합금을 포함할 수 있고, 콘택(14) 및 절연 층(18)은 디바이스(100)에 의해 방출되는 광에 대한 복합 광학 반사기로서 작용하도록 배열될 수 있다. 일부 예들에서, 디바이스(100)는 p-도핑된 반도체 층(13)과 절연 층(18) 사이에 전극 층(19)을 포함하고; 전극 층(19)은 p-도핑된 반도체 층(13)과 직접 접촉한다. 전극 층(19)은 디바이스(100)에 의해 방출된 광에 대해 실질적으로 투명하고, 비아들(17)은 전극 층(19)을 콘택(14)에 연결함으로써 p-도핑된 반도체 층(13)을 콘택(14)에 연결한다(즉, 이 예에서 비아들(17)은 e-비아들로서 배열됨). 임의의 적합한 전극 물질이 채용될 수 있고; 일부 예들에서 전극 물질은 산화인듐주석(ITO) 또는 산화인듐아연(IZO)을 포함한다.In some examples, contact 14 may include one or more metals or metal alloys, and
콘택(14)에 연결된 비아들(17) 외에도, 일부 예들에서 콘택(14)은 디바이스(100)의 주연부(도시되지 않음) 주변에 위치된 하나 이상의 에지 콘택을 포함할 수 있다. 일부 예들에서, 콘택(15)은 디바이스(100)의 주연부(도시되지 않음) 주위에 위치된 하나 이상의 에지 콘택(15)을 포함할 수 있거나, 디바이스(100)의, 콘택(14)과 동일한 측(예를 들어, 도 12b에서와 같음)에 또는 디바이스(100)의 반대 측(도시되지 않음)에 하나 이상의 영역 콘택(15)을 포함할 수 있다. 도핑된 반도체 층들(11/13), 콘택들(14/15) 또는 구동 회로(302) 사이의 연결들을 확립하는 데 채용될 수 있는 추가적인 전도성 또는 절연 층들은 명확성을 위해 도면들에서 생략된다. 일부 예들에서, 디바이스(100)는 디바이스(100)에 걸쳐 배열된 다수의 전기 전도성 비아들(도시되지 않음)의 제2 어레이를 포함할 수 있다. 그러한 예들에서, 그 제2 어레이의 비아들은 콘택(15)을 제2 도핑된 반도체 층(11)에 연결할 수 있고, 각각의 그러한 비아는 n-도핑된 반도체 층(11)과 콘택(15) 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결들을 제공한다. 일부 그러한 예들에서, 제2 어레이의 비아들의 크기들 또는 간격들은 위에서 설명된 제1 어레이의 비아들(14)의 그러한 변화들과 유사한 방식으로 디바이스(100)에 걸쳐 변할 수 있다.In addition to
유용하지만, 도 12a 및 도 12b의 배열들은 다수의 결점들을 가질 수 있다. 첫째, 공간 선택적 물질 처리 기법들(예를 들어, 에피택시 또는 리소그래피)에 의해 형성된 구조적 피쳐들은 피쳐 크기들이 감소함에 따라(예를 들어, 비아들이 국소 캐리어 재조합 밀도를 감소시키기 위해 더 작아지거나 비아들 사이의 간격이 국소 캐리어 재조합 밀도를 증가시키기 위해 더 작아짐에 따라) 재현성 또는 신뢰성이 덜해지게 될 수 있다. 예를 들어, 그것은 디바이스에 걸쳐 실현될 수 있는 광 방출 강도의 실용적으로 달성가능한 동적 범위를 제한할 수 있다. 둘째, 일단 제조되고 나면, 주어진 디바이스의 광 방출의 공간 분포가 고정된다. 다수의 상이한 방출 분포들이 요구되는 경우, 다수의 대응하는 발광 디바이스가 제공되어야 하며, 각각의 발광 디바이스는 원하는 방출 분포들 중 하나만을 생성한다. 이는 두가지 유형의 비효율성으로 이어진다. 디바이스 제조자는 상이한 바람직한 방출 분포들을 커버하기 위해 다수의 상이한 유형들의 발광 디바이스들을 제조하고 재고를 보관해야 한다. (예를 들어, 자동차 헤드라이트의 로우 및 하이 빔들 양쪽 모두에 대해) 단일 장치에서 다수의 상이한 방출 분포들을 요구하는 디바이스 사용자는 그 장치가 다수의 발광 디바이스들을 포함하도록 설계해야 하고, 이는 장치의 비용 및 복잡성을 높인다. 그러므로, 다수의 상이한 공간 방출 분포들을 제공할 수 있는 발광 디바이스를 제공하는 것이 바람직할 것이다.Although useful, the arrangements of FIGS. 12A and 12B may have a number of drawbacks. First, structural features formed by spatially selective material processing techniques (e.g., epitaxy or lithography) are reduced as feature sizes (e.g., vias become smaller to reduce local carrier recombination density or vias As the spacing between them becomes smaller to increase the local carrier recombination density), it may become less reproducible or reliable. For example, it may limit the practically achievable dynamic range of light emission intensity that can be realized across the device. Second, once fabricated, the spatial distribution of light emission of a given device is fixed. If multiple different emission distributions are required, multiple corresponding light-emitting devices must be provided, each producing only one of the desired emission distributions. This leads to two types of inefficiencies: A device manufacturer must manufacture and stock many different types of light-emitting devices to cover different desired emission distributions. Device users who require multiple different emission distributions from a single device (e.g., for both the low and high beams of a car headlight) must design the device to include multiple light-emitting devices, which increases the cost of the device. and increase complexity. Therefore, it would be desirable to provide a light-emitting device that can provide a number of different spatial emission distributions.
본 발명의 반도체 발광 디바이스들(100)(LED들)의 예들이 도 14a-14d 및 15a-15d에 개략적으로 예시된다. 기판(104) 및 인광체(106)는 명확성을 위해 생략된다. 도시된 배열들은 또한, 파장 변환 인광체(106)가 없는 발광 디바이스에서 구현될 수 있고; 그러한 구현은 본 개시내용의 범위에 속한다. 본 발명의 반도체 발광 디바이스(100)는, 각각, 제1 및 제2 도핑된 반도체 층들(410 및 419), 전기 전도성 콘택들(420)의 제1 세트, 전기 전도성 콘택들(429)의 제2 세트, 및 전기 전도성 비아들(430)의 어레이를 포함한다. 제1 및 제2 도핑된 반도체 층들(410/419)은 그들 사이의 접합에서 캐리어 재조합으로부터 초래되는 광을 방출하기 위한 반도체 다이오드 구조(102)로서 배열된다. 접합은 순방향 바이어스 조건들 하에서 반도체 다이오드 구조(102)를 통과하는 전류에 응답하여 광을 생성하기에 적합한 임의의 유형 또는 배열을 가질 수 있다. 일부 예들에서, 접합은, 예를 들어, 하나 이상의 양자 우물 또는 하나 이상의 활성 반도체 층을 포함하는 활성 층(415)을 포함할 수 있다. 임의의 하나 이상의 적합한 반도체 물질이, 제1 도핑된 반도체 층(410), 제2 도핑된 반도체 층(419), 및 활성 층(415)에 채용될 수 있다. 많은 예들에서, 하나 이상의 도핑된 III-V 반도체 물질 또는 그의 합금이, 제1 및 제2 도핑된 반도체 층들(410/419) 또는 활성 층(415)을 형성하는데 채용될 수 있다. 하나 이상의 활성 층 또는 양자 우물을 포함하는 많은 예들에서, 이들은 하나 이상의 도핑된 또는 도핑되지 않은 III-V 반도체 물질 또는 그의 합금을 포함할 수 있다.Examples of semiconductor light emitting devices 100 (LEDs) of the present invention are schematically illustrated in FIGS. 14A-14D and 15A-15D.
생성된 광은 전형적으로, 콘택들(420)로부터 가장 먼 도핑된 반도체 층(410 또는 419)을 통해 주로 방출되고; 일부 방출된 광은 도핑된 층들(410/419) 사이의 접합으로부터 직접 전파되는 한편, 광의 일부는 방출되기 전에 디바이스(100) 내에서 1회 이상의 반사를 겪는다. 디바이스(100)는 위에 논의된 바와 같은 임의의 하나 이상의 적합한 목적(예를 들어, 반사의 감소; 파장 변환; 방출된 광의 시준, 집속, 확산, 산란, 또는 다른 재지향 등)을 위해 그의 방출 측 상에 임의의 하나 이상의 추가적인 층, 기판, 또는 구조를 포함할 수 있다. 디바이스(100)는 독립형 구조일 수 있거나, 임의의 적합한 고체 기판 상에 형성될 수 있다(일부 경우들에서, 기판은 콘택들(420) 반대쪽의 디바이스(100)의 측 상에 있고, 그러므로, 전형적으로, 방출된 광에 대해 투명함). 일부 예들에서, 디바이스(100)는, 콘택들(420 또는 429)에 연결되고, (아래에 설명되는) 구동 회로(302)에 트레이스들 또는 인터커넥트들(238)을 제공하는 회로 보드 또는 유사한 구조에 디바이스(100)를 장착하도록 배열되는 전도성 본드 패드들 또는 다른 유사한 구조들(도시되지 않음)을 포함할 수 있다. 채용될 수 있는 추가적인 전도성 또는 절연 층들은 명확성을 위해 도면들로부터 생략된다.The generated light is typically emitted primarily through the doped
콘택들(420)의 제1 세트는 각각이 제1 도핑된 반도체 층(410)에 전기적으로 연결된 다수의 독립적인 전기 전도성 콘택들(420)을 포함한다. 본원에서, "독립적인" 콘택들은 그들 사이에 또는 대응하는 독립적인 트레이스들 또는 인터커넥트들(238) 사이에 직접적인 전기 전도가 없도록 서로 공간적으로 분리되는 것으로 정의되고; 2개의 독립적인 콘택(420) 사이의 임의의 전기 연결은, 예를 들어, 양쪽 모두가 제1 도핑된 반도체 층(410)에, (아래에 설명되는) 전극(450)에, 또는 (아래에 설명되는) 구동 회로(302)에 개별적으로 연결됨으로써, 간접적으로만 발생할 수 있다. 콘택들(429)의 제2 세트는, 각각이 제2 도핑된 반도체 층(419)에 전기적으로 연결된 하나 이상의 전기 전도성 콘택(429)을 포함한다.The first set of
비아들(430)의 어레이는 디바이스(100)에 걸쳐 배열되는 다수의 전기 전도성 비아들(430)을 포함한다. 어레이의 비아들(430)은 제1 세트의 콘택들(420)을 제1 도핑된 반도체 층(410)에 연결하고, 각각의 비아(430)는 제1 세트의 최대 하나의 대응하는 콘택(420)을 제1 도핑된 반도체 층(410)에 연결한다. 각각의 비아(430)는, 제1 도핑된 반도체 층(410)과 제1 세트의 대응하는 콘택(420) 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공한다. 임의의 적합한 전기 전도성 물질이 콘택들(420/429) 및 비아들(430)을 형성하는 데 채용될 수 있고; 많은 예들에서, 콘택들(420/429) 및 비아들(430)은 하나 이상의 금속 또는 금속 합금을 포함할 수 있다.The array of
일부 예들에서, 비아들(430)의 횡방향 크기들은 비아(430)들 사이에서 변할 수 있거나, 비아들(430)의 국소 개수 밀도는 디바이스(100)에 걸친 위치에 따라 변할 수 있다. 그러한 변화는 (아래에 더 설명되는) 원하는 광 방출 공간 분포를 달성하는 데 기여할 수 있다. 일부 예들에서, 비아들(430)의 어레이가, 실질적으로 동일한 비아들(430)의 실질적으로 규칙적인 그리드로서 디바이스(100)에 걸쳐 배열되는 것이 유리할 수 있다. "규칙적인 그리드"는 본원에서 비아들(430)이, 반복되는 단위 셀의 위치들을 점유하는 배열로서 정의되고; 규칙적인 그리드의 단위 셀들은 임의의 적합한 크기 또는 형상(예를 들어, 정사각형, 직사각형, 삼각형, 육각형)을 가질 수 있고, 크기, 형상 및 개수가, 규칙적인 그리드의 모든 단위 셀들에 대해 일정하다면, 단위 셀 당 임의의 적합한 개수의 비아들(430)을 포함할 수 있다. 하나의 간단한 예는 각각의 직사각형의 중심에 단위 셀 당 하나의 비아(430)를 갖는 직사각형 그리드일 것이고; 다른 적합한 그리드 배열들이 채용될 수 있다. 실질적으로 동일한 비아들(430)의 규칙적인 그리드를 사용하면, 상이한 피쳐 크기들의 제조로부터 발생하는 변동들이 실질적으로 제거되고: 각각의 비아(430)는 동일한 횡방향 치수들을 가지며, 어레이의 모든 다른 비아들(430)과 같이 가장 가까운 이웃들로부터 동일한 거리에 있다. 동일한, 균일하게 이격된 비아들(430)을 사용하여, 디바이스에 걸쳐, 방출된 광 강도의 변화를 달성하는 것은 아래에 더 설명되고, 콘택들(420)의 독립성에 의존한다.In some examples, the lateral sizes of
본 발명의 발광 디바이스(100)는 임의의 적합한 또는 바람직한 횡방향 치수들을 가질 수 있고 적합한 또는 바람직한 개수의 비아들(430)을 포함할 수 있다. 일부 전형적인 디바이스들은 1 또는 수백 미크론 내지 수 밀리미터의 횡방향 치수들을 가질 수 있고, 예를 들어, 4x4 n-비아들 내지 최대 10x10 n-비아들 또는 그 초과(더 일반적으로, n x m, n 및 m은 상이할 수 있음), 또는 10x10 소위 e-비아들(전극 층을 절연 층을 통해 p-콘택에 연결함) 내지 최대 50x50 e-비아들 또는 그 초과를 포함하는 비아들의 어레이들을 가질 수 있다.
비아들(430) 사이에, 크기 또는 국소 개수 밀도 또는 국소 간격의 변화에만 의존하는 대신에, 방출된 광 강도 분포의 공간적 변화를 달성하기 위해, 본 발명의 디바이스(100)에서 독립적인 콘택들(420)은 비아들(430)을 통해 제1 도핑된 반도체 층(410)과 콘택들(420) 사이에 흐르는 상이한 대응하는 비아 전류들을 제공하는 데 채용된다. 일부 예들에서, 제1 세트의 각각의 콘택(420)은 어레이의 최대 하나의 대응하는 비아(430)에 연결된다. 그러한 배열은 다른 비아들(430)을 통해 흐르는 전류들과 관계없이 각각의 비아(430)를 통해 흐르는 전류에 대한 개별 제어를 가능하게 하고, 비아들(430)의 주어진 배열에 대해 디바이스(100)를 통한 국소 캐리어 재조합 밀도를 제어하기 위한 최고 공간 해상도를 제공한다. 다른 예들에서, 제1 세트의 하나 이상의 콘택(420)은 각각, 어레이의 다수의 대응하는 비아들(430)에 연결될 수 있다. 동일한 콘택(420)에 부착되는 비아들(430)의 하위세트는, 콘택(420)을 통해 흐르고 그 콘택(420)에 연결된 비아들(430) 중으로 분할되는 총 전류를 변경하는 것에 의해서만 함께 제어될 수 있다.Between
도 14a-14d 및 15a-15d는 본 발명의 발광 디바이스(100)에 대한 2개의 일반적인 예시적인 배열들을 예시한다. 도 14a-14d에 도시된 예시적인 일반적인 배열에서, 제1 도핑된 반도체 층(410)은 콘택들(420)의 제1 세트와 제2 도핑된 반도체 층(419) 사이에 있고, 전기 절연 층(440)은 제1 도핑된 반도체 층(410)과 콘택들(420)의 제1 세트 사이에 있다. 절연 층(440)은 임의의 하나 이상의 적합한 물질을 포함할 수 있고; 일부 예들에서, 절연 층(440)은 도핑된 또는 도핑되지 않은 실리카를 포함한다. 비아들(430)은 절연 층(440)을 통해 제1 세트의 콘택들(420)을 제1 도핑된 반도체 층(410)에 연결한다. 이와 같이 배열된 일부 예들에서, 제1 도핑된 반도체 층(410)은 p-도핑된 층일 수 있고 제2 도핑된 반도체 층(419)은 n-도핑된 층일 수 있다. 절연 층(440)은 임의의 하나 이상의 적합한 물질을 포함할 수 있고; 일부 예들에서, 절연 층(440)은 도핑된 또는 도핑되지 않은 실리카를 포함한다. 도 14a-14d에서와 같이 배열된 일부 예들에서, 콘택들(420)은 금속 콘택들일 수 있고, 콘택들(420) 및 절연 층(440)은 디바이스(100)에 의해 방출되는 광에 대한 복합 광학 반사기로서 작용하도록 배열될 수 있다. 금속성 콘택들(420)은 종종, 반사기들로서 손실이 있을 수 있고; 절연 층(440)의 존재는 콘택들(420)에 도달하기 전에 층들(410/419) 내에서 전파되는 광의 적어도 일부를 반사함으로써, 광학 손실을 감소시킨다. (예를 들어, 도 14a에서와 같은) 일부 예들에서, 비아들(430)은 제1 도핑된 반도체 층(410)에 직접 연결된다.Figures 14A-14D and 15A-15D illustrate two general example arrangements for the
(예를 들어, 도 14b-14d에서와 같은) 일부 예들에서, 전극 층(450)은 제1 도핑된 반도체 층(410)과 절연 층(440) 사이에 있고, 제1 도핑된 반도체 층(410)과 직접 접촉한다. 전극 층(450)은 디바이스(100)에 의해 방출된 광에 대해 실질적으로 투명하고, 비아들(430)(이 예들에서 e-비아들로서 배열됨)은 전극 층(450)을 콘택들(420)에 연결함으로써 제1 도핑된 반도체 층(410)을 콘택들(420)에 연결한다. 전극 층(450)은 임의의 하나 이상의 적합한 물질을 포함할 수 있고; 일부 예들에서 산화인듐주석(ITO) 또는 산화인듐아연(IZO)이 채용될 수 있다. (예를 들어, 도 14b에서와 같은) 일부 예들에서, 전극(450)은 (존재한다면, 예를 들어, 그를 통과하는 다른 비아들을 제외하고) 디바이스(100)의 대부분 또는 거의 전부에 걸치는 단일의 연속 층일 수 있다.In some examples (e.g., as in FIGS. 14B-14D),
(예를 들어, 도 14c 및 14d에서와 같은) 다른 예들에서, 전극 층(450)을 전기 절연 물질에 의해 분리된 다수의 개별 영역 세그먼트들로서 배열함으로써, 전극 층(450)의 인접한 영역 세그먼트들 사이의 횡방향 전기 전도를 실질적으로 방지하는 것이 바람직할 수 있다. 그러한 배열을 포함하는 일부 예들에서, 전극 층(450)의 각각의 영역 세그먼트는 하나 이상의 대응하는 비아(430)에 의해 최대 하나의 대응하는 콘택(420)에 연결될 수 있고; 그러한 배열을 포함하는 다른 예들에서, 전극 층(450)의 각각의 영역 세그먼트는 대응하는 비아들(430)에 의해 다수의 상이한 콘택들(420)에 연결될 수 있다. 전극 층(450)의 세그먼트화는, 임의의 주어진 비아(430)로의 또는 그로부터의 전하 캐리어들의 횡방향 이동을 전극 층(450)의 대응하는 영역 세그먼트에 의해 점유된 영역으로 다소 제한함으로써, 비아들(430)에 의해 제공되는 캐리어 재조합 공간 분포의 공간 해상도를 향상시킬 수 있다.In other examples (e.g., as in FIGS. 14C and 14D),
도 14a-14c의 예들에서, 제1 도핑된 반도체(410)는 디바이스(100)의 대부분 또는 거의 전부에 걸치는 단일의 연속 층일 수 있다. (예를 들어, 도 14d에서와 같은) 일부 예들에서, 제1 도핑된 반도체 층(410)을 전기 절연 물질에 의해 분리된 다수의 개별 영역 세그먼트들로 분할함으로써, 공간 해상도의 추가의 향상이 달성될 수 있다. 그러한 배열에서, 주어진 콘택(420)과 접합 사이의 전하 캐리어들의 이동은 제1 도핑된 반도체 층(410) 및 전극 층(450)의 대응하는 영역 세그먼트들을 인접한 세그먼트들로부터 분리하는 절연 물질에 의해 횡방향으로 한정된다. 적합하거나 바람직하다면, 일부 예들에서, 제2 도핑된 반도체 층(419)은 개별 영역 세그먼트들(도시되지 않음)로 유사하게 분할될 수 있다.In the examples of FIGS. 14A-14C, first doped
도 15a-15d에 도시된 예시적인 일반적인 배열에서, 제2 도핑된 반도체 층(419)은 콘택들(420)의 제1 세트와 제1 도핑된 반도체 층(410) 사이에 있고, 전기 절연 층(440)은 제2 도핑된 반도체 층(419)을 콘택들(420)의 제1 세트로부터 분리한다. 절연 층(440)과 제2 도핑된 반도체 층(419) 사이의 금속 층은 하나 이상의 콘택(429)으로서 작용하고, 또한, 디바이스(100)에 의해 방출된 광에 대한 광학 반사기로서 작용할 수 있다. 비아(430)는 콘택들(420)을 절연 층(440), 콘택(429), 및 제2 도핑된 반도체 층(419)을 통해 제1 도핑된 반도체 층(410)에 연결하고, 비아들(430)은 하나 이상의 콘택(429)으로부터 그리고 제2 도핑된 반도체 층(419)으로부터 전기적으로 절연된다. 이와 같이 배열된 일부 예들에서, 제1 도핑된 반도체 층(410)은 n-도핑된 층일 수 있고 제2 도핑된 반도체 층(419)은 p-도핑된 층일 수 있다. 절연 층(440)은 임의의 하나 이상의 적합한 물질을 포함할 수 있고; 일부 예들에서, 절연 층(440)은 도핑된 또는 도핑되지 않은 실리카를 포함한다.In the example general arrangement shown in FIGS. 15A-15D, the second doped
(예를 들어, 도 15a에서와 같은) 일부 예들에서, 비아들(430)은 제1 도핑된 반도체 층(410)에 직접 연결된다(즉, 층(410)이 n-도핑된 층이라면 n-비아들로서 배열된다). (예를 들어, 도 15b-15d에서와 같은) 일부 예들에서, 전극 층(450)은 제1 도핑된 반도체 층(410) 상에 형성되고 그와 직접 접촉한다. 전극(450)은 디바이스(100)에 의해 방출된 광에 대해 실질적으로 투명하고, 비아들(430)은 전극(450)을 콘택들(420)에 연결함으로써 제1 도핑된 반도체 층(410)을 콘택들(420)에 연결한다. 전극 층(450)은 임의의 하나 이상의 적합한 물질을 포함할 수 있고; 일부 예들에서 산화인듐주석(ITO) 또는 산화인듐아연(IZO)이 채용될 수 있다. (예를 들어, 도 15b에서와 같은) 일부 예들에서, 전극(450)은 디바이스(100)의 대부분 또는 거의 전부에 걸치는 단일의 연속 층일 수 있다.In some examples (e.g., as in Figure 15A),
(예를 들어, 도 15c 및 15d에서와 같은) 다른 예들에서, 전극 층(450)을 전기 절연 물질 또는 빈 공간에 의해 분리된 다수의 개별 영역 세그먼트들로서 배열함으로써, 전극 층(450)의 인접한 영역 세그먼트들 사이의 횡방향 전기 전도를 실질적으로 방지하는 것이 바람직할 수 있다. 그러한 배열을 포함하는 일부 예들에서, 전극 층(450)의 각각의 영역 세그먼트는 하나 이상의 대응하는 비아(430)에 의해 최대 하나의 대응하는 콘택(420)에 연결될 수 있고; 그러한 배열을 포함하는 다른 예들에서, 전극 층(450)의 각각의 영역 세그먼트는 대응하는 비아들(430)에 의해 다수의 상이한 콘택들(420)에 연결될 수 있다. 위에서 언급된 바와 같이, 전극 층(450)의 세그먼트화는, 임의의 주어진 비아(430)로의 또는 그로부터의 전하 캐리어들의 횡방향 이동을 전극 층(450)의 대응하는 영역 세그먼트에 의해 점유된 영역으로 다소 제한함으로써, 비아들(430)에 의해 제공되는 캐리어 재조합 공간 분포의 공간 해상도를 향상시킬 수 있다. 도 15a-15c의 예들에서, 제1 도핑된 반도체(410)는 (존재한다면, 예를 들어, 그를 통과하는 다른 비아들을 제외하고) 디바이스(100)의 대부분 또는 거의 전부에 걸치는 단일의 연속 층일 수 있다. (예를 들어, 도 15d에서와 같은) 일부 예들에서, 제1 도핑된 반도체 층(410)을 전기 절연 물질에 의해 분리된 다수의 개별 영역 세그먼트들로 분할함으로써, 공간 해상도의 추가의 향상이 달성될 수 있다. 위에서 언급된 바와 같이, 그러한 배열에서, 주어진 콘택(420)과 접합 사이의 전하 캐리어들의 이동은 제1 도핑된 반도체 층(410) 및 전극 층(450)의 대응하는 영역 세그먼트들을 인접한 세그먼트들로부터 분리하는 절연 물질에 의해 횡방향으로 한정된다. 적합하거나 바람직하다면, 일부 예들에서, 제2 도핑된 반도체 층(419)은 개별 영역 세그먼트들(도시되지 않음)로 유사하게 분할될 수 있다.In other examples (e.g., as in FIGS. 15C and 15D), adjacent regions of
일부 경우들에서, 도 14a-14d들의 배열들은 다수의 이유들로 도 15a-15d의 배열에 비해 유리할 수 있다. 도 15a-15d의 배열들은 도핑된 반도체 층들(410/419) 사이의 활성 층(415)을 통과하는 비아들(430)을 요구하고, 비아들(430)에 의해 점유되는 영역들로부터 캐리어 재조합 및 광 방출을 배제하기 때문에, 그러한 배열들은 비아들(430)의 위치들에 대응하는 방출 강도 분포에 어두운 스폿들을 반드시 포함한다. 비아들(430)은 도 14a-14d의 배열들에서 활성 층(415)과 교차하도록 요구되지 않기 때문에, 그러한 어두운 스폿들은 감소되거나 제거될 수 있다. 추가적으로, 도 15a-15d의 배열들에 형성된 비아들(430)은 도핑된 반도체 층들 중 하나를 완전히 통과하고, 활성 층(415)을 통과하고, 다른 도핑된 반도체 층 내로 통과해야 한다. 그러한 비아들(430)은 또한, 그러한 층들로부터 전기적으로 절연되어야 한다. 대조적으로, 도 14a-14d의 배열들의 비아들(430)은 전형적으로, 더 적은 층들을 통과하고(일부 경우들에서는 절연 물질의 단일 층만을 통과함), 활성 층(415)을 통과하지 않는다. 결과적으로, 도 14a-14d의 배열들의 경우의 비아들(430)을 형성하기 위한 제조 프로세스에 비해, 도 15a-15d의 배열의 경우 비아들(430)을 형성하기 위한 제조 프로세스는 반드시 더 복잡하며 추가적인 퇴적, 마스크, 및 식각 단계들을 포함한다. 특히, 도핑된 반도체 층들(410/419) 사이의 활성 층(415)의 하나 이상의 활성 층 또는 양자 우물을 통과하는 비아들(430)의 형성은 특히 문제가 될 수 있다.In some cases, the arrangements of Figures 14A-14D may be advantageous over the arrangements of Figures 15A-15D for a number of reasons. The arrangements of FIGS. 15A-15D require vias 430 to pass through the
콘택들(420)에 연결된 비아들(430) 외에도, 일부 예들에서 콘택들(420)의 제1 세트는 디바이스(100)의 주연부(도시되지 않음) 주변에 위치된 하나 이상의 에지 콘택을 포함할 수 있다. 일부 예들에서, 콘택들(429)의 제2 세트는, (예를 들어, 도 15a-15d에서와 같이) 디바이스(100)의 주연부 주변에 위치된 하나 이상의 에지 콘택을 포함하거나, 디바이스(100)의, 콘택들(420)과 동일한 측(도시되지 않음) 상에 또는 (예를 들어, 도 14a-14d에서와 같이) 디바이스(100)의 반대 측 상에 하나 이상의 영역 콘택(429)을 포함할 수 있다. 도 14a-14d 및 15a-15d에 도시된 배열들은 단지 편의상 선택되는데, 이들이 덜 혼잡한 도면들을 초래하기 때문이며; 유사하게, 도핑된 반도체 층들(410/419), 콘택들(420/429) 또는 구동 회로(302) 사이의 연결들을 확립하는 데 채용될 수 있는 추가적인 전도성 또는 절연 층들은 명확성을 위해 도면들에서 생략된다.In addition to
일부 예들에서, 디바이스(100)는 디바이스(100)에 걸쳐 배열된 다수의 전기 전도성 비아들(도시되지 않음)의 제2 어레이를 포함할 수 있다. 그러한 예들에서, 제2 어레이의 비아들은 콘택들(429)을 제2 도핑된 반도체 층(419)에 연결할 수 있고, 각각의 그러한 비아는 제2 도핑된 반도체 층(419)과 대응하는 콘택(429) 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공한다. 비아들의 제2 어레이를 포함하는 일부 예들에서, 콘택들(429)의 제2 세트는 다수의 독립적인 전기 전도성 콘택들(429)을 포함할 수 있고, 제2 어레이의 각각의 비아는 제2 세트의 최대 하나의 대응하는 콘택(429)을 제2 도핑된 반도체 층에 연결할 수 있는데; 다시 말해서, 이 예들에서, 콘택들(429) 및 제2 어레이의 비아들은 제1 어레이의 비아들(430) 및 콘택들(420)에 대해 위에서 설명된 바와 같이 배열될 수 있다.In some examples,
다수의 독립적인 콘택들(420) 및 다수의 비아들(430)에 대해 위에서 설명된 다양한 배열들은, 비아들(430) 각각을 통해 상이한 대응하는 비아 전류들을 전도하여, 디바이스(100)에 의해 생성된 대응하는 위치 의존적 광 방출 강도 및 위치 의존적 캐리어 재조합 밀도를 초래하는 데 채용될 수 있다. 그 결과를 달성하기 위해, 본 발명의 발광 디바이스(100)는 대응하는 전기 트레이스들 또는 인터커넥트들(238)에 의해 콘택들(420/429)의 제1 및 제2 세트들에 연결된 구동 회로(302)를 포함할 수 있다. 독립적인 콘택들(420)을 구동 회로(302)에 연결하는 트레이스들 또는 인터커넥트들(238) 그들 자체가 또한 서로 독립적이다(위에서 정의된 바와 같이 "독립적"이다). 일부 예들에서, 다수의 콘택들(420)이 단일의 공통 트레이스 또는 인터커넥트(238)에 연결될 수 있고; 그러한 경우에, 그 공통 연결된 콘택들(420)은, 집합적으로, 동일한 트레이스(238)에 연결되지 않은 다른 콘택들(420)과는 독립적인 단일 콘택으로서 작용한다는 점을 주목한다. 구동 회로(302)는 임의의 적합한 방식으로 배열될 수 있고, 아날로그 구성요소들, 디지털 구성요소들, 능동 구성요소들, 수동 구성요소들, ASIC들, 컴퓨터 구성요소들(예를 들어, 프로세서들, 메모리, 또는 저장 매체), 아날로그-대-디지털 또는 디지털-대-아날로그 변환기들 등을 포함하지만 이에 제한되지는 않는 구성요소들 또는 회로 요소들의 임의의 적합한 세트를 포함할 수 있다. 구동 회로(302)는 디바이스(100)를 통해 흐르고 디바이스(100)가 광을 방출하게 하는 전기 구동 전류를 제공한다. 구동 회로(302)는 (i) 전기 구동 전류의 대응하는 부분들이 대응하는 비아 전류들로서 비아들(430) 중 하나 이상을 통해 흐르고, (ii) 각각의 비아 전류 크기가 비아들(430) 중 적어도 하나의 다른 비아의 대응하는 비아 전류 크기와 상이하도록 더 구조화되고 연결된다. 다시 말해서, 비아 전류 크기들은 상이한 비아(430) 사이에서 상이할 수 있고, 그러한 비아 전류 크기들의 공간 분포는 국소 캐리어 재조합 밀도를 결정하고, 이는 차례로, 국소 광 방출 강도를 결정한다.The various arrangements described above for multiple
구동 회로(302)는 임의의 적합한 방식으로 구조화되고, 연결되고, 작동될 수 있다. 본 개시내용의 일부 본 발명의 디바이스들의 거동 또는 성능은 상이한 대응하는 비아들(430)을 통해 흐르는 상이한 비아 전류 크기들에 기초한다. 일부 예들에서, 구동 회로(302)는 전류원으로서 작동할 수 있으며, 대응하는 지정된 전류는 각각의 독립적인 트레이스(238)를 따라 구동 회로로부터 흐른다. 그 다음, 각각의 트레이스(238)를 따라 흐르는 전류는 그 트레이스(238)에 연결된 단일 비아(430)를 통해 흐를 수 있거나, 그 트레이스(238)에 연결된 다수의 비아들(430) 중으로 세분될 수 있다. 그러한 예들에서, 주어진 트레이스(238)를 따라 전달되는 전류는 각각의 연결된 비아(430)를 통한 원하는 비아 전류 및 그 트레이스(238)에 연결된 그러한 비아들(430)의 개수에 따라 스케일링될 것이다. 다른 예들에서, 구동 회로는 전압원으로서 작동할 수 있으며, 대응하는 지정된 전압이 각각의 독립적인 트레이스(238)에 인가된다. 동일한 비아들(430)을 가정하면, 각각의 트레이스를 통해 흐르는 전류는 인가된 전압 및 그 트레이스에 연결된 비아들(430)의 개수에 비례할 것이다. 전류원 또는 전압원 배열들에서, 다양한 직렬 또는 병렬 연결들이 구동 회로(302)와 비아들(430) 사이에서, 또는 비아들(430) 사이에서 이루어질 수 있고, 이는 상이한 비아 전류 분포들을 초래한다. 그러한 회로 또는 배선 배열들은 광범위하게 변할 수 있고, 본 개시내용 및 첨부된 청구항들의 범위에 속한다. 이미 언급된 바와 같이, 본 개시내용은 비아들(430)에 전달되는 상이한 비아 전류들에 초점을 맞추며, 그러한 상이한 비아 전류들을 제공하기 위해 기여되는 특정 회로 또는 배선 배열에는 관계없다.
일부 예들에서, 트레이스들 또는 인터커넥트들(238), 콘택들(420), 및 비아들(430)은 일대일로 연결될 수 있고, 어레이의 다른 비아들(430)을 통해 흐르는 비아 전류 크기들과 무관하게, 각각의 비아(430)를 통해 흐르는 비아 전류 크기에 대한 개별 제어를 가능하게 한다. 그러한 세밀한 제어는 모든 경우에 필요하지 않을 수 있으므로, 일부 예들에서는, 콘택들(420) 중 일부 또는 전부는 각각, 다수의 대응하는 비아들(430)에 연결될 수 있고, 비아들(430) 중 일부 또는 전부는 하나 이상의 다른 비아(430)와 함께, 대응하는 콘택(420)에 연결될 수 있다. 유사하게, 일부 예들에서, 트레이스들 또는 인터커넥트들(238) 중 일부 또는 전부는 각각, 다수의 대응하는 전극들(420)에 연결될 수 있고, 전극들(420) 중 일부 또는 전부는 하나 이상의 다른 전극(420)과 함께, 대응하는 트레이스 또는 인터커넥트(238)에 연결될 수 있다. 그러한 배열들에서, 콘택(420)을 통해 흐르는 전류는 (실질적으로 동일한 비아들(430)을 가정하여) 그에 연결된 비아들(430) 중에서 실질적으로 동일하게 분할될 것이며, 따라서, 실질적으로 동일한 비아 전류 크기들이, 동일 콘택(420)에 연결된 그러한 다수의 비아들(430) 각각을 통해 흐른다.In some examples, traces or interconnects 238,
하나의 특정한 그러한 예에서, 비아들(430)은, 각각이 다수의 비아들(430)을 포함하는 다수의 행들로 배열될 수 있다. "행"은 모두 디바이스(100)의 하나의 에지로부터 동일한 거리에 있거나, 거리들의 비교적 좁은 범위 내에 있는 비아들(430)의 하위세트로서 정의된다. 그러한 행들의 예들은, 예를 들어, 단일의 직선을 따라 또는 (예를 들어, 행이 육각형 단위 셀들의 행의 다수의 정점들을 포함한다면 발생할 수 있는 바와 같이) 지그재그 선을 따라 배열된 다수의 비아들(430)을 포함할 수 있다. 그 상세한 배열이 무엇이든 간에, 각각의 행은 제1 횡방향 치수를 따라 디바이스(100)에 걸쳐 연장되고, 다수의 행들은 제2 직교 횡방향 치수를 따라 디바이스(100)에 걸쳐 배열될 수 있다. 주어진 행의 각각의 비아(430)는 비아들(430)의 하나 이상의 다른 행에 연결된 대응하는 콘택들(420)과 상이한 단일의 대응하는 콘택(420)에 연결될 수 있다. 각각의 행 전류는 그 행의 대응하는 비아들(430)을 통해 흐르는 비아 전류 크기들의 합이다. 일부 예들에서, 행들 및 콘택들(420)은 일대일로 연결될 수 있고; 다른 예들에서, 콘택들(420) 중 하나 이상은 다수의 행들의 그룹에 연결될 수 있다. 일부 예들에서, 비아들(430)은, 콘택들(420)을 다수의 비아들(430)에 직접 연결하는 것이 아니라, 대응하는 독립적인 콘택들(420)을 통해, 주어진 행을 구성하는 비아들(430) 모두에 동일한 비아 구동 전류 크기를 전달하도록 구동 회로(302)를 구성함으로써 행들로 조직화될 수 있다.In one particular such example, vias 430 may be arranged in multiple rows, each containing
그렇게 비아들(430)을 행들로 그룹화하는 것은, 공통 콘택들(420) 또는 공통 트레이스들 또는 인터커넥트들(238)에 대한 직접 연결에 의해서든, 또는 독립적인 비아들(430)의 특정 그룹들의 결합된 구동을 위한 구동 회로(302)의 작동에 의해서든 간에, 디바이스의 제1 에지에서 또는 비교적 그 근처에서 최대치를 갖고 디바이스(100)의 대향 에지를 향해 단조 감소하는 소위 경사진 광 방출 강도 분포를 생성하기에 적합할 수 있다(아래에 더 논의된다). 그러한 방출 강도 분포를 달성하기 위해, 구동 회로는 제2 횡방향 치수를 따라(즉, 행들에 수직으로) 디바이스(100)에 걸쳐 단조 감소하는 대응하는 행 전류를 각각의 행에 제공할 수 있다.Such grouping of
상이한 비아 전류 크기들이 다수의 비아들(430) 사이에 인가될 수 있는 여러 방식들이 존재한다. 많은 예들에서, 비아 전류 크기는 구동 회로(302)에 의해 전달될 수 있는 최소 및 최대 값들을 가질 것이고; 그러한 예들 중 많은 예들에서, 최소 비아 전류 크기는 대략 제로와 동일할 수 있다. 일부 예들에서, 각각의 비아(430)(또는 동일한 콘택(420)에 연결된 비아들(430)의 그룹)는 (최소 비아 전류 크기를 운반하는) "꺼짐" 또는 (최대 비아 전류 크기를 운반하는) "켜짐"일 수 있다. 일부 다른 예들에서, 각각의 비아(430) 또는 연결된 비아들(430)의 그룹은 또한, 일부 예에서는 불연속 단차들로 또는 다른 예들에서는 연속 범위에 걸쳐, 최소치와 최대치 사이에 있는(예를 들어, 최대 비아 전류 크기의 백분율 또는 분율) 비아 전류 크기들을 운반할 수 있다. 구동 회로(302)는, 일부 예들에서, 그러한 중간 비아 전류 레벨들을 DC 전류들로서 각각의 비아들(430)에 전달하도록 배열될 수 있고; 다른 예들에서, 구동 회로(302)는, 원하는 시평균 비아 전류 크기를 달성하기 위해 각각의 비아(430)(또는 연결된 비아들(430)의 그룹)에 대해 선택될 수 있는, 제로와 1 사이의 대응하는 듀티 사이클로 그리고 주관적인 플리커 융합 임계치 위의(예를 들어, 약 60 Hz 위의, 약 90 Hz 위의, 약 120 Hz 위의, 또는 약 200 Hz 위의) 주파수로 교번하는 지정된 최소 및 최대 비아 전류 크기들을 인가하도록 배열될 수 있다.There are several ways in which different via current magnitudes can be applied between
구동 회로는 어레이의 대응하는 비아들(430)에 제공되는 상이한 비아 전류 크기들의 디바이스(100)에 걸쳐 하나 이상의 지정된 공간 분포를 제공하도록 배열될 수 있다. 비아들(430) 사이의 각각의 지정된 비아 전류 크기 분포는 디바이스(100)에 걸친 캐리어 재조합 및 광 방출 강도의 대응하는 공간 분포를 초래한다. 원하는 광 방출 강도 공간 분포에 대해, 비아들(430)의 공간적 배열과 조합하여, 원하는 방출 분포의 수용가능한 근사치를 초래하는 비아 전류 크기들의 대응하는 분포가 지정될 수 있다. 주어진 근사치가 "수용가능한" 것인지 여부는 발광 디바이스(100)의 특정 사용에 따를 수 있고; 일부 사용들은 다른 것들보다 더 엄격한 요건들을 가질 수 있다. 다양한 방출 분포들은 자동차 응용들(예를 들어, 헤드라이트 로우 또는 하이 빔들)에서, 또는 다른 비자동차 응용들에서 유리하게 채용될 수 있다. 본 발명의 발광 디바이스(100)를 사용하기 위한 방법은, 비아들(430)에 비아 전류 크기들의 지정된 공간 분포를 제공하도록 구동 회로(302)를 작동시켜, 디바이스(100)로 하여금 대응하는 방출 강도 분포에 따라 광을 방출하게 하는 단계를 포함한다.The drive circuit may be arranged to provide one or more specified spatial distributions across
원하는 광 방출 강도 분포의 일 예는 위에서 언급된 경사진 분포이며, 광 방출 강도는 디바이스의 제1 에지를 따라 또는 그 근처에서 최대이고, 디바이스의 대향 에지를 향해 하나의 치수에서 감소한다. 그러한 방출 강도 분포는 (도 11a/11b의 예에서와 같이) 예를 들어, 로우 빔 자동차 헤드라이트에 유리하게 채용될 수 있다. 경사진 방출 강도 분포는, 원하는 캐리어 재조합 분포를 초래하는 비아들(430) 사이에 분포된 비아 전류 크기들을 제공하도록 구동 회로(302)를 구성함으로써 근사화될 수 있으며, 이는 동일한 비아들(430)의 규칙적인 어레이를 사용하는 다수의 방식들로 달성될 수 있다. 일부 예들에서, 각각의 비아(430)에 대한 비아 전류 크기는, 고정된 최소 비아 전류 크기와 최대 비아 전류 크기 사이의 가변 듀티 사이클 또는 가변 DC 전류들을 사용하여, 연속적으로 또는 단계적으로, 제1 에지로부터의 거리가 증가함에 따라 단조 감소할 수 있다. 하나의 특정 예에서, 비아들(430)의 5x5 어레이를 갖는 디바이스(100)의 경우, 최대 비아 전류 크기가 제1 행의 각각의 비아(430)에 인가되고, 최대치의 80%가 제2 행에 인가되고, 최대치의 60%가 제3 행에 인가되고, 최대치의 40%가 제4 행에 인가되고, 최대치의 20%가 제5 행에 인가된다(도 16a에 개략적으로 예시되고; 다른 어레이 크기들 및 다른 위치 의존성들이 채용될 수 있다).One example of a desired light emission intensity distribution is the sloped distribution mentioned above, where the light emission intensity is maximum along or near a first edge of the device and decreases in one dimension toward the opposite edge of the device. Such an emission intensity distribution may be advantageously employed in low beam automobile headlights, for example (as in the example of Figures 11A/11B). A sloped emission intensity distribution can be approximated by configuring the
일부 예들에서, 각각의 비아(430)는 최소 또는 최대 비아 전류 크기를 수신하지만 중간 값은 수신하지 않으며, 최대 비아 전류 크기를 수신하는 비아(430)의 개수는 디바이스(100)에 걸쳐 행별로 감소한다. 다른 특정한 5x5 예에서, 최대 비아 전류 크기는, 제1 행의 5개의 비아들, 제2 행의 4개의 비아들, 제3 행의 3개의 비아들, 제4 행의 2개의 비아들, 및 제5 행의 하나의 비아에 인가되는 반면, 다른 모든 비아들(430)은 최소 비아 전류 크기를 수신한다(도 16b에 개략적으로 예시되고; 다른 어레이 크기들 및 다른 위치 의존성들이 채용될 수 있다). 디바이스(100)의 제1 에지와 그 제1 에지에 가장 가까운 비아들(430) 사이에서, 광 방출 강도는 전형적으로, 에지를 바로 넘어서에서 제로로부터 디바이스(100)의 비아들의 제1 행 근처에서 최대 강도로 증가할 것이라는 점을 주목한다. 그러한 초기 증가는 전형적으로, 실제적인 효과를 갖지 않고, 초기 증가를 나타내는 디바이스들은 그럼에도 불구하고, 단조 감소하는 광 방출 강도 프로파일을 갖는 것으로 고려될 수 있다.In some examples, each via 430 receives a minimum or maximum via current magnitude but no intermediate value, and the number of
원하는 광 방출 강도 분포의 다른 예는 소위 1D 피크 분포이고, 여기서 방출 강도는 디바이스(100)의 중심 영역에 걸친 선을 따라 최대치를 갖고 디바이스(100)의 대향 에지들을 향해 하나의 횡방향 치수를 따라 양 방향으로 감소한다. 1D 피크 방출 강도 분포는, 원하는 캐리어 재조합 분포를 초래하는 비아들(430) 사이에 분포된 비아 전류 크기들을 제공하도록 구동 회로(302)를 구성함으로써 근사화될 수 있으며, 이는 동일한 비아들(430)의 규칙적인 어레이를 사용하는 다수의 방식들로 달성될 수 있다. 일부 예들에서, 각각의 비아(430)에 대한 비아 전류 크기는, 고정된 최소 비아 전류 크기와 최대 비아 전류 크기 사이의 가변 듀티 사이클 또는 가변 DC 전류들을 사용하여, 연속적으로 또는 단계적으로, 중심으로부터 대향 에지들을 향해 감소할 수 있다. 특정한 5x5 예에서, 최대 비아 전류 크기는 제3 행의 각각의 비아(430)에 인가되고, 최대치의 2/3은 제2 및 제4 행에 인가되며, 최대치의 1/3은 제1 및 제5 행에 인가된다(도 17a에 개략적으로 예시되고; 다른 어레이 크기들 및 다른 위치 의존성들이 채용될 수 있다). 일부 예들에서, 각각의 비아(430)는 최소 또는 최대 비아 전류 크기를 수신하지만 중간 값은 수신하지 않으며, 최대 비아 전류 크기를 수신하는 비아(430)의 개수는 디바이스(100)에 걸쳐 중심 행으로부터 행별로 감소한다. 특정한 5x5 예에서, 최대 비아 전류 크기는, 제3 행의 5개의 비아들, 제2 및 제4 행의 3개의 비아들, 및 제1 및 제5 행의 2개의 비아들에 인가되는 반면, 다른 모든 비아들(430)은 최소 비아 전류 크기를 수신한다(도 17b에 개략적으로 예시되고; 다른 어레이 크기들 및 다른 위치 의존성들이 채용될 수 있다).Another example of a desired optical emission intensity distribution is the so-called 1D peak distribution, where the emission intensity has a maximum along a line spanning the central region of
원하는 광 방출 강도 분포의 다른 예는 소위 2D 피크 분포이고, 여기서 방출 강도는 디바이스(100)의 중심 영역에서 최대치를 갖고 디바이스(100)의 에지들을 향해 양쪽 횡방향 치수들을 따라 양 방향으로 감소한다. 그러한 방출 강도 분포는, 예를 들어, 하이 빔 자동차 헤드라이트에서 유리하게 채용될 수 있다. 2D 피크 경사진 방출 강도 분포는, 원하는 캐리어 재조합 분포를 초래하는 비아들(430) 사이에 분포된 비아 전류 크기들을 제공하도록 구동 회로(302)를 구성함으로써 근사화될 수 있으며, 이는 동일한 비아들(430)의 규칙적인 어레이를 사용하는 다수의 방식들로 달성될 수 있다. 일부 예들에서, 각각의 비아(430)에 대한 비아 전류 크기는, 고정된 최소 비아 전류 크기와 최대 비아 전류 크기 사이의 가변 듀티 사이클 또는 가변 DC 전류들을 사용하여, 연속적으로 또는 단계적으로, 중심으로부터 모든 에지들을 향해 감소할 수 있다. 특정 5x5 예에서, 최대 비아 전류 크기는 제3 행의 중심 비아(430)에 인가되고, 최대치의 2/3은 제2 및 제4 행의 제2 내지 제4 비아(430) 및 제3 행의 제2 및 제4 비아(103)에 인가되고, 최대치의 1/3은 제1 및 제5 행 및 제2 내지 제4 행의 제1 및 제5 비아에 인가된다(도 18a에 개략적으로 예시되고; 다른 어레이 크기들 및 다른 위치 의존성들이 채용될 수 있다). 일부 예들에서, 각각의 비아(430)는 최소 또는 최대 비아 전류 크기를 수신하지만 중간 값은 수신하지 않으며, 최대 비아 전류 크기를 수신하는 비아(430)의 개수는 디바이스(100)에 걸쳐 중심 비아(430)로부터 거리별로 감소한다. 특정한 5x5 예에서, 최대 비아 전류 크기는, 제3 행의 중심 비아(430), 제2 및 제4 행의 제2 및 제4 비아(430), 제3 행의 제1 및 제5 비아(430), 및 제1 및 제5 행의 제3 비아(430)에 인가되는 반면, 다른 모든 비아들(430)은 최소 비아 전류 크기를 수신한다(도 18b에 개략적으로 예시되고; 다른 어레이 크기들 및 다른 위치 의존성들이 채용될 수 있다).Another example of a desired optical emission intensity distribution is the so-called 2D peak distribution, where the emission intensity has a maximum in the central region of
본원에 설명되고 도시된 모든 상이한 비아 전류 분포들, 및 무수한 다른 것들은 모두 단일 발광 디바이스(100)를 사용하여, 또는 동일하게 배열된 발광 디바이스들(100)의 세트에 의해 달성될 수 있다는 점을 주목해야 한다. 그러한 상이한 비아 전류 분포들, 및 대응하는 상이한 방출 분포들은, 아래에 더 설명되는 바와 같이, 본 발명의 발광 디바이스(100)의 다양한 배열들의 유용성을 예시하는, 구동 회로(302)의 대응하는 상이한 작동 모드들로부터 초래된다.Note that all of the different via current distributions described and shown herein, and countless others, can all be achieved using a single
일부 예들에서, 구동 회로(302)는 비아 전류들의 대응하는 크기들의 디바이스(100)에 걸친 단일의 지정된 공간 분포만을 제공하고, 이에 의해, 디바이스는 광 방출 강도의 단일의 대응하는 공간 분포만을 제공하도록 배열된다. 각각의 디바이스(100)가 단일 방출 강도 분포만을 생성하지만, 제조자는, 다양한 대응하는 상이한 방출 강도 분포들을 생성하지만 모두 동일한 발광 디바이스(100)를 포함하는 다양한 상이한 발광 장치를 제공할 수 있다. 방출 강도 분포들의 차이들은 구동 회로(302)의 구성과 다수의 콘택들(420) 사이의 그의 연결들 사이의 차이로부터 발생한다. 예를 들어, 위에서 설명된 6개의 상이한 예들은 모두, 동일한 비아들(430)의 5x5 어레이를 갖는 동일한 디바이스(100)를 사용하여 이루어질 수 있는데, 왜냐하면 콘택들(420)의 독립성은 각각의 비아 전류 크기가, 다른 콘택들(420)을 통해 인가되는 다른 비아 전류들과는 독립적으로, 대응하는 콘택(420)을 통해 인가되는 것을 가능하게 하기 때문이다. 선행 예들의 각각의 방출 강도 분포들 간의 차이들은 모두, 그들 각각의 구동 회로들(302)의 구성 또는 작동의 차이들에 의해 구현될 수 있다. 변형에서, 다른 것들은 온전히 남겨두면서 특정 비아들(430)을 비활성화하기 위한(즉, 비전도성으로 만들기 위한) 디바이스(100)의 후속 처리가, 상이한 디바이스들(100) 사이에 상이한 정적 전류 분포들을 구현하는 데 채용될 수 있다. 그러한 처리는 임의의 적합한 방식으로, 예를 들어, 레이저 또는 이온 빔에 의한 특정 비아들(430)의 절제에 의해 구현될 수 있다.In some examples,
다른 예들에서, 구동 회로(302)는 구동 회로(302)에 의해 제공되는 비아 전류 크기들의 둘 이상의 상이한 지정된 공간 분포들 사이의 동적 스위칭을 가능하게 하도록 배열될 수 있다. 그 동적 스위칭은 차례로, 디바이스(100)에 걸친 광 방출 강도의 공간 분포의 동적 변경을 가능하게 하고, 이는 다양한 방식들로 유리하게 채용될 수 있다. 위의 5x5 디바이스 예들을 다시 참조하면, 구동 회로(302)는 단순히 디바이스(100)의 비아들(430) 사이에서 비아 전류들을 적합하게 재라우팅하거나 변경함으로써, 그러한 방출 강도 분포들 중 임의의 2개 또는 모든 3개 사이의 스위칭을 가능하게 하도록 구성될 수 있다. 자동차 헤드라이트들에서, 예를 들어, 종래의 디바이스들(10)의 2개의 별개의 세트들(하나는 경사진 것이고 하나는 2D 피크임)을 갖고 로우 및 하이 빔들을 위해 그들 사이에 스위칭하는 대신에, 본 발명의 디바이스들(100)의 단일 세트가 채용될 수 있고 구동 회로(302)는 (로우 빔들을 위한) 경사진 분포와 (하이 빔들을 위한) 2D 피크 분포 사이에서 방출 분포를 변경하는 데 사용될 수 있다. 방출 강도 분포의 그러한 동적 제어는, 또한, 예를 들어, 차가 회전하거나 언덕을 오를 때 측방향 또는 수직 헤드라이트 빔 조향을 위해, 또는 임의의 개수의 다른 자동차 및 비자동차 목적들을 위해 채용될 수 있다.In other examples,
본 발명의 방법은: (A) 비아 전류 크기들의 제1 지정된 공간 분포를 선택하는 단계; (B) 비아 전류 크기들의 제1 지정된 공간 분포를 비아들(430)에 제공하고 디바이스(100)로 하여금 대응하는 제1 방출 강도 분포에 따라 광을 방출하게 하도록 구동 회로(302)를 작동시키는 단계; (C) 비아 전류 크기들의 제1 지정된 공간 분포와 상이한 비아 전류 크기들의 제2 지정된 공간 분포를 선택하는 단계; 및 (D) 비아 전류 크기들의 제2 지정된 공간 분포를 비아들(430)에 제공하고 디바이스(100)로 하여금 제1 방출 강도 분포와 상이한 대응하는 제2 방출 강도 분포에 따라 광을 방출하게 하도록 구동 회로(302)를 작동시키는 단계를 포함한다.The method of the present invention includes: (A) selecting a first specified spatial distribution of via current magnitudes; (B) providing the
본 발명의 발광 디바이스(100)를 제조하기 위한 방법은: (A) 임의의 하나 이상의 적합한 공간 선택성 물질 처리 기법을 사용하여, 사이에 접합 또는 활성 층(415)을 갖는 제1 및 제2 도핑된 반도체 층들(410/419)을 형성하는 단계; (B) 임의의 하나 이상의 적합한 공간 선택성 물질 처리 기법을 사용하여, 제1 도핑된 반도체 층(410)에 연결된 비아들(430)의 어레이를 형성하는 단계; (C) 임의의 하나 이상의 적합한 공간 선택성 물질 처리 기법을 사용하여, 비아들(430)의 어레이에 의해 제1 도핑된 반도체 층(410)에 연결된 콘택들(420)의 제1 세트를 형성하는 단계; 및 (D) 임의의 하나 이상의 적합한 공간 선택성 물질 처리 기법을 사용하여, 제2 도핑된 반도체 층(419)에 연결된 콘택들(429)의 제2 세트를 형성하는 단계를 포함한다. 본 발명의 발광 디바이스를 제조하기 위한 다른 방법은 구동 회로(302)를 발광 디바이스(100)의 콘택들(420/429)의 제1 및 제2 세트들에 연결하는 단계, 및 비아들(430)에 비아 전류 크기들의 지정된 공간 분포를 제공하도록 구동 회로(302)를 배열하는 단계를 포함한다.A method for making the
일부 예들에서, 독립적인 콘택들(420) 및 비아들(430)의 대응하는 어레이를 각각 갖는 다수의 디바이스들(100)이 어레이(200)로 배열될 수 있다. 그러한 어레이(200)는 대응하는 개별 반도체 다이들 상에 형성되고 공통 기판 또는 회로 보드 상에 장착된 다수의 디바이스들(100)을 포함할 수 있거나, 단일 반도체 다이 상에 모놀리식으로 형성된 다수의 디바이스들(100)을 포함할 수 있다. 도 19의 예는 도 14a에서와 같이 배열된 3개의 발광 디바이스들(100)을 포함한다. 어레이(200)는 도 14a-14d 또는 15a-15d에 예시된 방식들 중 임의의 방식으로 배열될 수 있다. 임의의 적합한 또는 원하는 개수의 발광 디바이스들(100)의 어레이들이 채용될 수 있다. 구동 회로(302)는, 어레이(200)의 각각의 디바이스(100)에 걸쳐 그리고 디바이스들(100)의 어레이(200)에 걸쳐, 비아 전류 크기들의 하나 이상의 지정된 공간 분포들(위에서 논의된 것 중 임의의 것을 포함함)을 디바이스 어레이(200)의 각각의 디바이스(100)의 비아 어레이의 대응하는 비아들(430)에 제공하도록 구조화되고 연결될 수 있다. 광 방출 강도의 공간 분포는, 어레이(200)의 각각의 디바이스(100)에 걸쳐 그리고 디바이스들(100)의 어레이(200)에 걸쳐, 각각의 디바이스에 걸친 비아들(430)의 어레이의 배열 및 구동 회로(302)에 의해 제공되는 비아 전류 크기들의 디바이스 어레이(200)의 디바이스들(100) 및 각각의 비아 어레이의 비아들(430) 사이의 지정된 분포에 따라, 변할 수 있다.In some examples,
일부 예들에서, 비아 전류 크기들의 지정된 공간 분포들은, 어레이의 인접한 디바이스들의 인접한 에지들 사이에서 어레이의 디바이스들의 피크 방출 강도의 약 30.% 미만, 약 20.% 미만, 또는 약 10.% 미만만큼 상이한 광 방출 강도의 대응하는 공간 분포들을 초래하는 지정된 공간 분포를 포함한다. 다시 말해서, 방출 강도 분포들은 어레이(200)의 디바이스들(100)에 걸쳐 비교적 매끄럽게 변하는 원하는 방출 분포를 형성하기 위해 "함께 스티칭"된다(인접한 디바이스들(100)의 인접 에지들에서의 낮은 방출 강도의 좁은 영역들은 무시한다). 도 20은 도 19의 어레이(200)가 어레이(200)의 3개의 디바이스들(100)에 걸쳐 비교적 매끄럽게 연장되는 경사진 방출 강도 분포를 생성하도록 구동되는 예를 도시한다(다시, 디바이스들(100) 사이에서 발생하는 가파르고 좁은 강도 최소치들은 무시한다). 도 21은 도 19의 어레이(200)가 어레이(200)의 3개의 디바이스들(100)에 걸쳐 비교적 매끄럽게 연장되는 1D 피크 방출 강도 분포를 생성하도록 구동되는 예를 도시한다(다시, 디바이스들(100) 사이에서 발생하는 가파르고 좁은 강도 최소치들은 무시한다). 예를 들어, 수 밀리미터 내지 100 미크론 미만의 횡방향 치수들을 갖는 디바이스들(100), 또는 소수의 디바이스들(100) 내지 최대 대략 10s, 100, 1000s 또는 그 초과의 디바이스들(100)을 갖는 어레이들을 포함하는, 어레이(200)의 임의의 적합한 크기 또는 배열이 채용될 수 있다. (예를 들어, 마이크로LED 어레이에서의) 비교적 작은 디바이스 크기의 경우, 일부 경우들에서 디바이스당 개별 비아(430)의 개수는 개별 디바이스들(100)의 작은 크기에 의해 제한될 수 있다. 그럼에도 불구하고, 각각의 디바이스들로의 독립적으로 제어된 비아 전류들은 어레이에 의해 생성된 전체 강도 분포를 매끄럽게 할 수 있다(예를 들어, LED 디스플레이에서 픽실레이션의 출현을 감소시킨다).In some examples, the specified spatial distributions of via current magnitudes are between adjacent edges of adjacent devices in the array by less than about 30.%, less than about 20.%, or less than about 10.% of the peak emission intensity of the devices in the array. and a specified spatial distribution resulting in corresponding spatial distributions of different light emission intensities. In other words, the emission intensity distributions are “stitched together” to form a desired emission distribution that varies relatively smoothly across the
개별 디바이스들(100)과 마찬가지로, 독립적으로 제어되는 콘택들(420) 및 비아들(430)을 갖는 디바이스들(100)의 어레이(200)는 위에서 설명된 방식들 중 임의의 방식으로 작동될 수 있다. 일부 예들에서, 구동 회로(302), 트레이스들 또는 인터커넥트들(238), 콘택들(420 및 430)의 배열은 주어진 어레이(200)에 대한 고정된 방출 분포 강도를 생성할 수 있다. 동일한 어레이(200)는 구동 회로(302)의 상이한 배열을 이용하여 상이한 방출 분포를 제공할 수 있다. 일부 예들에서, 구동 회로(302), 트레이스들 또는 인터커넥트들(238), 콘택들(420 및 430)의 배열은 (위에서 설명된 바와 같이) 주어진 어레이(200)에 대해 동적으로 변할 수 있는 방출 분포 강도를 생성할 수 있다.Like the
도시된 바와 같은 도 1-6b의 예들은, 도 12b, 14a-14d, 15a-15d, 또는 19의 본 발명의 배열들 중 어느 것도 포함하지 않는다. 도 1-6b는, 도 12b, 14a-14d, 15a-15d, 또는 19 중 임의의 도면의 본 발명의 배열들이 유리하게 채용될 수 있고 그러한 구현들이 본 개시내용 및 첨부된 청구항들의 범위 내에 속하는 디바이스들의 예들이다.The examples of FIGS. 1-6B as shown do not include any of the inventive arrangements of FIGS. 12B, 14A-14D, 15A-15D, or 19. 1-6B illustrates a device in which the inventive arrangements of any of FIGS. 12B, 14A-14D, 15A-15D, or 19 may be advantageously employed and such implementations fall within the scope of this disclosure and the appended claims. These are examples.
전술한 내용에 추가하여, 이하의 예시적인 실시예들은 본 개시내용 또는 첨부된 청구항들의 범위 내에 속한다:In addition to the foregoing, the following exemplary embodiments are within the scope of this disclosure or the appended claims:
예 1. 반도체 발광 디바이스(LED)로서, (a) 제1 및 제2 도핑된 반도체 층들 - 제1 및 제2 도핑된 반도체 층들은 제1 및 제2 도핑된 반도체 층들 사이의 접합 또는 활성 층에서 캐리어 재조합으로부터 초래되는 광을 방출하도록 배열됨 -; (b) 각각이 제1 도핑된 반도체 층에 전기적으로 연결되는 다수의 독립적인 전기 전도성 콘택들의 제1 세트; (c) 각각이 제2 도핑된 반도체 층에 전기적으로 연결되는 하나 이상의 전기 전도성 콘택의 제2 세트; (d) 디바이스에 걸쳐 배열된 다수의 전기 전도성 비아들의 어레이 - 어레이의 비아들은 제1 세트의 콘택들을 제1 도핑된 반도체 층에 연결하고, 각각의 비아는 적어도 하나의 다른 비아에 연결된 제1 세트의 대응하는 콘택과 상이한 제1 세트의 최대 하나의 대응하는 콘택을 제1 도핑된 반도체 층에 연결하고, 각각의 비아는 제1 도핑된 반도체 층과 제1 세트의 대응하는 콘택 사이에 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공하도록 배열됨 -; 및 (e) 콘택들의 제1 세트에 연결된 다수의 독립적인 전기 전도성 트레이스들 또는 인터커넥트들의 세트 - 제1 세트의 각각의 콘택은 제1 세트의 적어도 하나의 다른 콘택에 연결된 대응하는 트레이스 또는 인터커넥트와 상이한 트레이스들 또는 인터커넥트들 중 단일의 대응하는 것에 연결됨 - 를 포함한다.Example 1. A semiconductor light emitting device (LED) comprising: (a) first and second doped semiconductor layers—the first and second doped semiconductor layers at a junction or active layer between the first and second doped semiconductor layers; arranged to emit light resulting from carrier recombination -; (b) a first set of a plurality of independent electrically conductive contacts each electrically connected to a first doped semiconductor layer; (c) a second set of one or more electrically conductive contacts each electrically connected to a second doped semiconductor layer; (d) an array of a plurality of electrically conductive vias arranged across the device, wherein the vias of the array connect a first set of contacts to a first doped semiconductor layer, each via connected to at least one other via. Connecting at most one corresponding contact of the first set that is different from the corresponding contact of the first set to the first doped semiconductor layer, each via having a corresponding separate contact between the first doped semiconductor layer and the corresponding contact of the first set. arranged to provide localized, circumscribed electrical connections -; and (e) a set of multiple independent electrically conductive traces or interconnects connected to the first set of contacts, where each contact in the first set is different from a corresponding trace or interconnect connected to at least one other contact in the first set. connected to a single corresponding one of the traces or interconnects.
예 2. 예 1의 디바이스로서, 제1 및 제2 세트들의 콘택들은 금속 콘택들이고 어레이의 비아들은 금속 비아들이다.Example 2. The device of example 1, where the first and second sets of contacts are metal contacts and the vias of the array are metal vias.
예 3. 예 1 또는 예 2의 디바이스로서, 비아들의 어레이는 실질적으로 동일한 비아들의 실질적으로 규칙적인 그리드로서 디바이스에 걸쳐 배열된다.Example 3. The device of examples 1 or 2, wherein the array of vias is arranged across the device as a substantially regular grid of substantially identical vias.
예 4. 예 1 또는 예 2의 디바이스로서, 비아들의 어레이는 비아 국소 개수 밀도 또는 비아 횡방향 영역 중 하나 또는 둘 다가 디바이스에 걸친 위치에 따라 변하도록 디바이스에 걸쳐 배열된다.Example 4. The device of Example 1 or Example 2, wherein the array of vias is arranged across the device such that either or both the via local number density or via transverse area varies depending on location across the device.
예 5. 예 1 내지 예 4 중 어느 하나의 예의 디바이스로서, 제1 세트의 각각의 콘택은 어레이의 최대 하나의 대응하는 비아에 연결된다.Example 5. The device of any one of examples 1-4, wherein each contact of the first set is connected to at most one corresponding via of the array.
예 6. 예 1 내지 예 4 중 어느 하나의 예의 디바이스로서, 제1 세트의 하나 이상의 콘택은 어레이의 다수의 대응하는 비아들에 각각 연결된다.Example 6. The device of any one of examples 1-4, wherein the one or more contacts of the first set are each connected to a plurality of corresponding vias of the array.
예 7. 예 1 내지 예 6 중 어느 하나의 예의 디바이스로서, (i) 제1 도핑된 반도체 층은 콘택들의 제1 세트와 제2 도핑된 반도체 층 사이에 있고, (ii) 디바이스는 제1 도핑된 반도체 층과 콘택들의 제1 세트 사이에 전기 절연 층을 더 포함하고, (iii) 비아들은 절연 층을 통해 제1 세트의 콘택들을 제1 도핑된 반도체 층에 연결한다.Example 7. The device of any of Examples 1-6, wherein (i) the first doped semiconductor layer is between the first set of contacts and the second doped semiconductor layer, and (ii) the device has the first doped semiconductor layer. further comprising an electrically insulating layer between the doped semiconductor layer and the first set of contacts, and (iii) vias connecting the first set of contacts to the first doped semiconductor layer through the insulating layer.
예 8. 예 7의 디바이스로서, 제1 도핑된 반도체 층은 p-도핑된 층이고 제2 도핑된 반도체 층은 n-도핑된 층이다.Example 8. The device of Example 7, wherein the first doped semiconductor layer is a p-doped layer and the second doped semiconductor layer is an n-doped layer.
예 9. 예 7 또는 예 8의 디바이스로서, 제1 세트의 콘택들은 금속 콘택들이고, 콘택들의 제1 세트 및 절연 층은 디바이스에 의해 방출되는 광에 대한 복합 광학 반사기로서 작용하도록 배열된다.Example 9. The device of examples 7 or 8, wherein the first set of contacts are metal contacts and the first set of contacts and the insulating layer are arranged to act as a composite optical reflector for light emitted by the device.
예 10. 예 7 내지 예 9 중 어느 하나의 예의 디바이스로서, 제1 도핑된 반도체 층과 절연 층 사이에 있고 제1 도핑된 반도체 층과 접촉하는 전극 층을 더 포함하고, 전극 층은 디바이스에 의해 방출된 광에 대해 실질적으로 투명하고, 어레이의 비아들은 전극 층을 제1 세트의 콘택들에 연결함으로써 제1 도핑된 반도체 층을 제1 세트의 콘택들에 연결한다.Example 10. The device of any one of Examples 7-9, further comprising an electrode layer between the first doped semiconductor layer and the insulating layer and in contact with the first doped semiconductor layer, wherein the electrode layer is Substantially transparent to emitted light, the vias in the array connect the first doped semiconductor layer to the first set of contacts by connecting the electrode layer to the first set of contacts.
예 11. 예 10의 디바이스로서, (i) 전극 층은 인접한 영역 세그먼트들 사이의 횡방향 전기 전도가 실질적으로 방지되도록 전기 절연 물질에 의해 분리되는 다수의 개별 영역 세그먼트들로서 배열되고, (ii) 전극 층의 각각의 영역 세그먼트는 제1 세트의 최대 하나의 대응하는 콘택에 연결된다.Example 11. The device of Example 10, wherein (i) the electrode layer is arranged as a plurality of individual area segments separated by an electrically insulating material such that lateral electrical conduction between adjacent area segments is substantially prevented, and (ii) the electrode Each area segment of the layer is connected to at most one corresponding contact of the first set.
예 12. 예 10 또는 예 11의 디바이스로서, 전극 층은 산화인듐주석 또는 산화인듐아연을 포함한다.Example 12 The device of Example 10 or Example 11, wherein the electrode layer comprises indium tin oxide or indium zinc oxide.
예 13. 예 1 내지 예 6 중 어느 하나의 예의 디바이스로서, (i) 제2 도핑된 반도체 층은 콘택들의 제1 세트와 제1 도핑된 반도체 층 사이에 있고, (ii) 디바이스는 제2 도핑된 반도체 층과 콘택들의 제1 세트 사이에 전기 절연 층을 더 포함하고, (iii) 비아들은 절연 층 및 제2 도핑된 반도체 층을 통해 제1 세트의 콘택들을 제1 도핑된 반도체 층에 연결하고, (iv) 비아들은 제2 도핑된 반도체 층으로부터 전기적으로 절연된다.Example 13. The device of any of Examples 1-6, wherein (i) the second doped semiconductor layer is between the first set of contacts and the first doped semiconductor layer, and (ii) the device has the second doped semiconductor layer. further comprising an electrically insulating layer between the doped semiconductor layer and the first set of contacts, (iii) vias connecting the first set of contacts to the first doped semiconductor layer through the insulating layer and the second doped semiconductor layer; , (iv) the vias are electrically isolated from the second doped semiconductor layer.
예 14. 예 13의 디바이스로서, 제1 도핑된 반도체 층은 n-도핑된 층이고 제2 도핑된 반도체 층은 p-도핑된 층이다.Example 14 The device of Example 13, wherein the first doped semiconductor layer is an n-doped layer and the second doped semiconductor layer is a p-doped layer.
예 15. 예 13 또는 예 14의 디바이스로서, 제1 도핑된 반도체 층 상에 위치되고 그와 접촉하는 전극 층을 더 포함하고, 전극 층은 디바이스에 의해 방출된 광에 대해 실질적으로 투명하고, 어레이의 비아들은 전극 층을 제1 세트의 콘택들에 연결함으로써 제1 도핑된 반도체 층을 제1 세트의 콘택들에 연결한다.Example 15. The device of Example 13 or Example 14, further comprising an electrode layer positioned on and in contact with the first doped semiconductor layer, wherein the electrode layer is substantially transparent to light emitted by the device, and the array The vias connect the first doped semiconductor layer to the first set of contacts by connecting the electrode layer to the first set of contacts.
예 16. 예 15의 디바이스로서, (i) 전극 층은 인접한 영역 세그먼트들 사이의 횡방향 전기 전도가 실질적으로 방지되도록 전기 절연 물질에 의해 분리되는 다수의 개별 영역 세그먼트들로서 배열되고, (ii) 전극 층의 각각의 영역 세그먼트는 제1 세트의 최대 하나의 대응하는 콘택에 연결된다.Example 16. The device of Example 15, wherein (i) the electrode layer is arranged as a plurality of individual area segments separated by an electrically insulating material such that lateral electrical conduction between adjacent area segments is substantially prevented, and (ii) the electrode Each area segment of the layer is connected to at most one corresponding contact of the first set.
예 17. 예 15 또는 예 16의 디바이스로서, 전극 층은 산화인듐주석 또는 산화인듐아연을 포함한다.Example 17 The device of Example 15 or Example 16, wherein the electrode layer comprises indium tin oxide or indium zinc oxide.
예 18. 예 7 내지 예 17 중 어느 하나의 예의 디바이스로서, 절연 층은 도핑된 또는 도핑되지 않은 실리카를 포함한다.Example 18 The device of any one of Examples 7-17, wherein the insulating layer comprises doped or undoped silica.
예 19. 예 1 내지 예 18 중 어느 하나의 예의 디바이스로서, 제1 도핑된 반도체 층은 하나 이상의 도핑된 III-V 반도체 물질 또는 이의 합금을 포함하고, 제2 도핑된 반도체 층은 하나 이상의 III-V 반도체 물질 또는 이의 합금을 포함한다.Example 19. The device of any one of Examples 1-18, wherein the first doped semiconductor layer comprises one or more doped III-V semiconductor materials or alloys thereof, and the second doped semiconductor layer comprises one or more III-V semiconductor materials or alloys thereof. V includes semiconductor materials or alloys thereof.
예 20. 예 1 내지 예 19 중 어느 하나의 예의 디바이스로서, 제1 도핑된 반도체 층은 디바이스에 실질적으로 걸쳐 있는 연속 층으로서 배열되고, 제2 도핑된 반도체 층은 디바이스에 실질적으로 걸쳐 있는 연속 층으로서 배열된다.Example 20. The device of any one of Examples 1-19, wherein the first doped semiconductor layer is arranged as a continuous layer substantially spanning the device, and the second doped semiconductor layer is a continuous layer substantially spanning the device. It is arranged as.
예 21. 예 1 내지 예 19 중 어느 하나의 예의 디바이스로서, (i) 제1 도핑된 반도체 층은 인접한 영역 세그먼트들 사이의 횡방향 전기 전도가 실질적으로 방지되도록 전기 절연 물질에 의해 분리되는 다수의 개별 영역 세그먼트들로서 배열되고, (ii) 제1 도핑된 반도체 층의 각각의 영역 세그먼트는 제1 세트의 최대 하나의 대응하는 콘택에 연결된다.Example 21. The device of any one of Examples 1-19, wherein (i) the first doped semiconductor layer has a plurality of layers separated by an electrically insulating material such that lateral electrical conduction between adjacent region segments is substantially prevented. arranged as individual area segments, and (ii) each area segment of the first doped semiconductor layer is connected to at most one corresponding contact of the first set.
예 22. 예 21의 디바이스로서, 제2 도핑된 반도체 층은 인접한 영역 세그먼트들 사이의 횡방향 전기 전도가 실질적으로 방지되도록 전기 절연 물질에 의해 분리되는 다수의 개별 영역 세그먼트들로서 배열된다.Example 22. The device of example 21, wherein the second doped semiconductor layer is arranged as a plurality of individual area segments separated by an electrically insulating material such that lateral electrical conduction between adjacent area segments is substantially prevented.
예 23. 예 1 내지 예 22 중 어느 하나의 예의 디바이스로서, 제1 및 제2 도핑된 반도체 층들 사이의 접합 또는 활성 층에 하나 이상의 활성 반도체 층을 더 포함한다.Example 23 The device of any one of Examples 1-22, further comprising at least one active semiconductor layer at the active layer or junction between the first and second doped semiconductor layers.
예 24. 예 1 내지 예 23 중 어느 하나의 예의 디바이스로서, 제1 및 제2 도핑된 반도체 층들 사이의 접합 또는 활성 층에 하나 이상의 양자 우물을 더 포함한다.Example 24 The device of any of Examples 1-23, further comprising one or more quantum wells in the active layer or junction between the first and second doped semiconductor layers.
예 25. 예 1 내지 예 24 중 어느 하나의 예의 디바이스로서, 콘택들의 제1 세트는 하나 이상의 에지 콘택을 포함한다.Example 25. The device of any one of examples 1-24, wherein the first set of contacts includes one or more edge contacts.
예 26. 예 1 내지 예 25 중 어느 하나의 예의 디바이스로서, 콘택들의 제2 세트는 하나 이상의 에지 콘택 또는 영역 콘택을 포함한다.Example 26 The device of any of examples 1-25, wherein the second set of contacts includes one or more edge contacts or area contacts.
예 27. 예 1 내지 예 26 중 어느 하나의 예의 디바이스로서, 디바이스에 걸쳐 배열된 다수의 전기 전도성 비아들의 제2 어레이를 더 포함하고, 제2 어레이의 비아들은 제2 세트의 콘택들을 제2 도핑된 반도체 층에 연결하고, 제2 세트의 각각의 비아는 제2 도핑된 반도체 층과 제2 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공하도록 배열된다.Example 27 The device of any one of examples 1-26, further comprising a second array of a plurality of electrically conductive vias arranged across the device, wherein the vias in the second array dope the second set of contacts with a second doping. Connecting to the doped semiconductor layer, each via of the second set is arranged to provide a corresponding discrete, localized, circumscribed electrical connection between the second doped semiconductor layer and the corresponding contact of the second set.
예 28. 예 27의 디바이스로서, 콘택들의 제2 세트는 다수의 독립적인 전기 전도성 콘택들을 포함하고, 제2 어레이의 각각의 비아는 제2 세트의 최대 하나의 대응하는 콘택을 제2 도핑된 반도체 층에 연결한다.Example 28. The device of Example 27, wherein the second set of contacts comprises a plurality of independent electrically conductive contacts, and each via in the second array connects at most one corresponding contact in the second set to a second doped semiconductor. Connect to the floor.
예 29. 예 1 내지 예 28 중 어느 하나의 예의 디바이스로서, 전기 트레이스들 또는 인터커넥트들에 의해 콘택들의 제1 및 제2 세트들에 연결된 구동 회로를 더 포함하고, 구동 회로는, 디바이스를 통해 흐르고 디바이스로 하여금 광을 방출하게 하는 전기 구동 전류를 제공하도록 구조화되고 연결되고, (i) 전기 구동 전류의 대응하는 부분들이, 대응하는 비아 전류들로서 어레이의 하나 이상의 비아를 통해 흐르고, (ii) 각각의 비아 전류 크기가 어레이의 비아들 중 적어도 하나의 다른 비아의 대응하는 비아 전류 크기와 상이하도록 더 구조화되고 연결된다.Example 29. The device of any one of Examples 1-28, further comprising a drive circuit connected to the first and second sets of contacts by electrical traces or interconnects, the drive circuit flowing through the device. Structured and connected to provide an electrical drive current that causes the device to emit light, (i) corresponding portions of the electrical drive current flow through one or more vias of the array as corresponding via currents, and (ii) each of the It is further structured and connected such that a via current magnitude is different from a corresponding via current magnitude of at least one other via of the vias in the array.
예 30. 예 29의 디바이스로서, 각각의 전기 트레이스 또는 인터커넥트는 제1 세트의 최대 하나의 콘택에 연결된다.Example 30. The device of example 29, wherein each electrical trace or interconnect is connected to at most one contact of the first set.
예 31. 예 29의 디바이스로서, 하나 이상의 전기 트레이스 또는 인터커넥트는 제1 세트의 다수의 대응하는 콘택들에 각각 연결된다.Example 31. The device of example 29, wherein one or more electrical traces or interconnects are each connected to a plurality of corresponding contacts in the first set.
예 32. 예 29 내지 예 31 중 어느 하나의 예의 디바이스로서, 제1 세트의 각각의 콘택은 어레이의 다른 비아들을 통해 흐르는 비아 전류 크기들과 독립적으로, 대응하는 비아 전류 크기가 각각의 비아를 통해 흐르는 것을 가능하게 하도록 어레이의 최대 하나의 비아에 연결된다.Example 32. The device of any one of examples 29-31, wherein each contact in the first set has a corresponding via current magnitude flowing through each via, independent of the via current magnitudes flowing through the other vias in the array. Connected to at most one via in the array to enable flow.
예 33. 예 29 내지 예 31 중 어느 하나의 예의 디바이스로서, 제1 세트의 하나 이상의 콘택은 어레이의 다수의 대응하는 비아들에 각각 연결되어, 동일한 콘택에 연결되는 다수의 비아들 각각을 통해 실질적으로 동일한 비아 전류 크기들이 흐른다.Example 33. The device of any one of examples 29-31, wherein the one or more contacts of the first set are each connected to a plurality of corresponding vias in the array, such that the contacts are substantially connected through each of the plurality of vias connected to the same contact. The same via current magnitudes flow.
예 34. 예 33의 디바이스로서, (i) 어레이의 비아들은 다수의 행들로 배열되고, 각각의 행은 다수의 비아들을 포함하고, (ii) 각각의 행은 제1 횡방향 치수를 따라 디바이스에 걸쳐 연장되고, 다수의 행들은 제2의 직교 횡방향 치수를 따라 디바이스에 걸쳐 배열되고, (iii) 주어진 행의 각각의 비아는 제1 세트의 동일한 대응하는 콘택에 연결되고, (iv) 비아들의 각각의 행은 비아들의 적어도 하나의 다른 행에 연결된 제1 세트의 대응하는 콘택과는 상이한 제1 세트의 대응하는 콘택에 연결된다.Example 34. The device of example 33, wherein (i) the vias in the array are arranged in a plurality of rows, each row including a plurality of vias, and (ii) each row extending to the device along a first lateral dimension. extending across the device, the plurality of rows being arranged across the device along a second orthogonal lateral dimension, (iii) each via in a given row is connected to the same corresponding contact of the first set, and (iv) the vias Each row is connected to a first set of corresponding contacts that are different from the first set of corresponding contacts connected to at least one other row of vias.
예 35. 예 34의 디바이스로서, 구동 회로는 각각의 행의 비아들을 통해 흐르는 비아 전류 크기의 대응하는 합이 제2 횡방향 치수를 따라 디바이스에 걸쳐 단조 감소하도록 구조화되고 연결된다.Example 35. The device of example 34, wherein the drive circuit is structured and connected such that the corresponding sum of via current magnitudes flowing through each row of vias monotonically decreases across the device along a second transverse dimension.
예 36. 예 29 내지 예 35 중 어느 하나의 예의 디바이스로서, 구동 회로는 각각의 비아 전류 크기가 (i) 지정된 최소 비아 전류 크기와 실질적으로 동일하거나 (ii) 지정된 최소 비아 전류 크기보다 큰 지정된 최대 비아 전류 크기와 실질적으로 동일하도록 구조화되고 연결된다.Example 36. The device of any one of Examples 29-35, wherein the drive circuit is configured to have each via current magnitude (i) substantially equal to the specified minimum via current magnitude or (ii) specified maximum via current magnitude greater than the specified minimum via current magnitude. Structured and connected to be substantially equal to the via current magnitude.
예 37. 예 29 내지 예 35 중 어느 하나의 예의 디바이스로서, 구동 회로는 각각의 비아 전류 크기가 (i) 지정된 최소 비아 전류 크기와 실질적으로 동일하거나, (ii) 지정된 최소 비아 전류 크기보다 큰 지정된 최대 비아 전류 크기와 실질적으로 동일하거나, (iii) 지정된 최소 전류 크기와 지정된 최대 비아 전류 크기 사이에 있는 하나 이상의 별개의 지정된 중간 비아 전류 크기 중 하나와 실질적으로 동일하도록 구조화되고 연결된다.Example 37. The device of any one of Examples 29-35, wherein the drive circuit is configured to have each via current magnitude (i) substantially equal to the specified minimum via current magnitude, or (ii) greater than the specified minimum via current magnitude. (iii) substantially equal to a maximum via current magnitude, or (iii) substantially equal to one of one or more distinct specified intermediate via current magnitudes between a specified minimum current magnitude and a specified maximum via current magnitude.
예 38. 예 29 내지 예 35 중 어느 하나의 예의 디바이스로서, 구동 회로는 각각의 비아 전류 크기가 지정된 최소 비아 전류 크기로부터, 지정된 최소 전류 크기보다 큰 지정된 최대 비아 전류 크기까지의 연속 범위 내에 있도록 구조화되고 연결된다.Example 38. The device of any one of Examples 29-35, wherein the drive circuit is structured such that each via current magnitude is within a continuous range from a specified minimum via current magnitude to a specified maximum via current magnitude that is greater than the specified minimum current magnitude. and connected.
예 39. 예 37 또는 예 38의 디바이스로서, 구동 회로는, 약 60 Hz 초과의 주파수에서 그리고 제로와 1 사이의 대응하는 듀티 사이클로 교번하는 지정된 최소 및 최대 비아 전류 크기들을 인가함으로써, 지정된 최소 및 최대 전류 크기들 사이의 대응하는 지정된 비아 전류 크기를 어레이의 각각의 비아에 제공하도록 구조화되고 연결된다.Example 39. The device of Example 37 or Example 38, wherein the drive circuit is configured to achieve the specified minimum and maximum via current magnitudes alternating at a frequency greater than about 60 Hz and with a corresponding duty cycle between zero and 1. Structured and connected to provide each via of the array with a corresponding designated via current magnitude between the current magnitudes.
예 40. 예 36 내지 예 39 중 어느 하나의 예의 디바이스로서, 구동 회로는 최소 지정된 비아 전류 크기가 실질적으로 제로와 동일하도록 구조화되고 연결된다.Example 40. The device of any one of examples 36-39, wherein the drive circuit is structured and connected such that the minimum specified via current magnitude is substantially equal to zero.
예 41. 예 29 내지 예 40 중 어느 하나의 예의 디바이스로서, (i) 구동 회로는 어레이의 대응하는 비아들에 구동 회로에 의해 제공되는 비아 전류 크기들의 디바이스에 걸친 하나 이상의 지정된 공간 분포를 제공하도록 구조화되고 연결되고, (ii) 광 방출 강도의 공간 분포는 디바이스에 걸친 비아들의 어레이의 배열 및 구동 회로에 의해 제공되는 비아 전류 크기들의 어레이의 비아들 간의 지정된 분포에 따라 디바이스에 걸쳐 변한다.Example 41 The device of any one of Examples 29-40, wherein (i) the drive circuit is configured to provide corresponding vias of the array with one or more specified spatial distributions across the device of via current magnitudes provided by the drive circuit. structured and connected, and (ii) the spatial distribution of the light emission intensity varies across the device according to the arrangement of the array of vias across the device and a specified distribution among the vias of the array of via current magnitudes provided by the drive circuit.
예 42. 예 41의 디바이스로서, 비아 전류 크기들의 하나 이상의 지정된 공간 분포는 디바이스의 하나의 에지에 가장 가까운 어레이의 비아들로부터, 디바이스의 대향 에지를 향해 디바이스에 걸쳐 하나의 횡방향 치수를 따라 감소하는 광 방출 강도의 대응하는 공간 분포를 초래하는 지정된 공간 분포를 포함한다.Example 42. The device of example 41, wherein the one or more specified spatial distributions of via current magnitudes decrease along one lateral dimension across the device from vias in the array closest to one edge of the device toward an opposite edge of the device. contains a specified spatial distribution, which results in a corresponding spatial distribution of the light emission intensity.
예 43. 예 41 또는 예 42의 디바이스로서, 비아 전류 크기들의 하나 이상의 지정된 공간 분포는, 디바이스의 중심 영역에 걸쳐 연장되는 선을 따라 최대 강도를 나타내고 디바이스의 대향 에지들을 향해 하나의 횡방향 치수를 따라 양 방향으로 감소하는 방출된 광 강도의 대응하는 공간 분포를 초래하는 지정된 공간 분포를 포함한다.Example 43. The device of Example 41 or Example 42, wherein the one or more specified spatial distributions of via current magnitudes exhibit a maximum intensity along a line extending across a central region of the device and one lateral dimension toward opposite edges of the device. and a specified spatial distribution resulting in a corresponding spatial distribution of the emitted light intensity decreasing in both directions.
예 44. 예 41 내지 예 43 중 어느 하나의 예의 디바이스로서, 비아 전류 크기들의 하나 이상의 지정된 공간 분포는, 디바이스의 중심 영역에서 최대 강도를 나타내고 디바이스의 에지들을 향해 양쪽의 횡방향 치수들을 따라 양 방향으로 감소하는 방출된 광 강도의 대응하는 공간 분포를 초래하는 지정된 공간 분포를 포함한다.Example 44. The device of any one of Examples 41-43, wherein the one or more specified spatial distributions of via current magnitudes exhibit a maximum intensity in a central region of the device and extend in both directions along both lateral dimensions toward the edges of the device. and a specified spatial distribution resulting in a corresponding spatial distribution of the emitted light intensity decreasing with .
예 45. 예 41 내지 예 44 중 어느 하나의 예의 디바이스로서, 구동 회로는 비아 전류들의 대응하는 크기들의 디바이스에 걸친 단일의 지정된 공간 분포만을 제공하도록 배열되고, 이에 의해, 디바이스는 디바이스에 걸친 광 방출 강도의 단일의 대응하는 공간 분포만을 제공하도록 배열된다.Example 45. The device of any one of Examples 41-44, wherein the drive circuit is arranged to provide only a single defined spatial distribution across the device of corresponding magnitudes of via currents, whereby the device emits light across the device. It is arranged to provide only a single corresponding spatial distribution of intensity.
예 46. 예 41 내지 예 44 중 어느 하나의 예의 디바이스로서, 구동 회로는 구동 회로에 의해 제공되는 비아 전류 크기들의 둘 이상의 상이한 지정된 공간 분포들 사이의 동적 스위칭을 가능하게 하여, 디바이스에 걸친 광 방출 강도의 공간 분포의 동적 변경을 가능하게 하도록 배열된다.Example 46. The device of any one of Examples 41-44, wherein the drive circuit enables dynamic switching between two or more different specified spatial distributions of via current magnitudes provided by the drive circuit, thereby reducing light emission across the device. It is arranged to enable dynamic change of the spatial distribution of intensity.
예 47. 예 46의 디바이스를 사용하기 위한 방법으로서, 방법은 (A) 비아 전류 크기들의 제1 지정된 공간 분포를 선택하는 단계; (B) 어레이의 비아들에 비아 전류 크기들의 제1 지정된 공간 분포를 제공하여, 디바이스로 하여금 디바이스에 걸친 광 방출 강도의 대응하는 제1 공간 분포에 따라 광을 방출하게 하도록 구동 회로를 작동시키는 단계; (C) 비아 전류 크기들의 제1 지정된 공간 분포와 상이한 비아 전류 크기들의 제2 지정된 공간 분포를 선택하는 단계; 및 (D) 비아 전류 크기들의 제2 지정된 공간 분포를 어레이의 비아들에 제공하고 디바이스로 하여금 광 방출 강도의 제1 공간 분포와 상이한 디바이스에 걸친 광 방출 강도의 대응하는 제2 공간 분포에 따라 광을 방출하게 하도록 구동 회로를 작동시키는 단계를 포함한다.Example 47. A method for using the device of example 46, the method comprising: (A) selecting a first specified spatial distribution of via current magnitudes; (B) providing a first specified spatial distribution of via current magnitudes to the vias of the array, operating the drive circuit to cause the device to emit light according to a corresponding first spatial distribution of light emission intensity across the device. ; (C) selecting a second designated spatial distribution of via current magnitudes that is different from the first designated spatial distribution of via current magnitudes; and (D) providing a second specified spatial distribution of via current magnitudes to the vias of the array and causing the device to emit light according to the first spatial distribution of light emission intensity and the corresponding second spatial distribution of light emission intensity across the different devices. and operating the drive circuit to emit.
예 48. 예 45 또는 예 46의 디바이스를 사용하기 위한 방법으로서, 방법은 어레이의 비아들에 비아 전류 크기들의 지정된 공간 분포를 제공하여, 디바이스로 하여금 디바이스에 걸친 광 방출 강도의 대응하는 공간 분포에 따라 광을 방출하게 하도록 구동 회로를 작동시키는 단계를 포함한다.Example 48. A method for using the device of Example 45 or Example 46, wherein the method provides a defined spatial distribution of via current magnitudes to vias in an array, causing the device to adjust to a corresponding spatial distribution of light emission intensity across the device. and activating the driving circuit to emit light accordingly.
예 49. 예 29 내지 예 46 중 어느 하나의 예의 다수의 발광 디바이스들의 어레이.Example 49. An array of multiple light emitting devices of any of Examples 29-46.
예 50. 예 49의 디바이스로서, (i) 구동 회로는, 어레이의 각각의 디바이스에 걸쳐 그리고 디바이스들의 어레이에 걸쳐, 각각의 디바이스의 어레이의 대응하는 비아들에 구동 회로에 의해 제공되는 비아 전류 크기들의 하나 이상의 지정된 공간 분포를 제공하도록 구조화되고 연결되고, (ii) 광 방출 강도의 공간 분포는, 어레이의 각각의 디바이스에 걸쳐 그리고 디바이스들의 어레이에 걸쳐, 각각의 디바이스에 걸친 비아들의 어레이의 배열 및 구동 회로에 의해 제공되는 비아 전류 크기들의 어레이의 디바이스들 및 각각의 어레이의 비아들 간의 지정된 분포에 따라 변한다.Example 50. The device of Example 49, wherein (i) the drive circuit is configured to: structured and connected to provide one or more specified spatial distributions of the optical emission intensity, (ii) the spatial distribution of the light emission intensity is determined by the arrangement of the array of vias across each device and across the array of devices, and The via current magnitudes provided by the drive circuitry vary according to a specified distribution between the devices of the array and the vias of each array.
예 51. 예 50의 디바이스로서, 비아 전류 크기들의 하나 이상의 지정된 공간 분포는, 어레이의 인접한 디바이스들의 인접한 에지들 사이에서 어레이의 디바이스들의 피크 방출 강도의 약 30.% 미만, 약 20.% 미만, 또는 약 10.% 미만만큼 상이한 광 방출 강도의 대응하는 공간 분포들을 초래하는 지정된 공간 분포를 포함한다.Example 51. The device of example 50, wherein the one or more specified spatial distributions of via current magnitudes are less than about 30.%, less than about 20.% of the peak emission intensity of devices in the array between adjacent edges of adjacent devices in the array, and or a specified spatial distribution resulting in corresponding spatial distributions of light emission intensity that differ by less than about 10.%.
예 52. 예 50 또는 예 51의 디바이스로서, 비아 전류 크기들의 하나 이상의 지정된 공간 분포는 (i) 디바이스 어레이의 하나의 에지에 가장 가까운 비아들로부터, 디바이스 어레이의 대향 에지를 향해 디바이스 어레이에 걸쳐 하나의 횡방향 치수를 따라 감소하거나, (ii) 디바이스 어레이의 중심 영역에 걸쳐 연장되는 선을 따라 최대 강도를 나타내고 디바이스 어레이의 대향 에지들을 향해 하나의 횡방향 치수를 따라 양 방향으로 감소하거나, (iii) 디바이스 어레이의 중심 영역에서 최대 강도를 나타내고 디바이스 어레이의 에지들을 향해 양쪽 횡방향 치수들을 따라 양 방향으로 감소하는 광 방출 강도의 대응하는 공간 분포를 초래하는 지정된 공간 분포를 포함한다.Example 52. The device of example 50 or 51, wherein the one or more specified spatial distributions of via current magnitudes are (i) across the device array from the vias closest to one edge of the device array toward an opposite edge of the device array. (ii) exhibits a maximum intensity along a line extending across the central region of the device array and decreases in both directions along one transverse dimension toward opposing edges of the device array, or (iii) ) a defined spatial distribution resulting in a corresponding spatial distribution of light emission intensity that exhibits a maximum intensity in the central region of the device array and decreases in both directions along both transverse dimensions towards the edges of the device array.
예 53. 예 50 내지 예 52 중 어느 하나의 예의 디바이스로서, 구동 회로는 비아 전류들의 대응하는 크기들의 디바이스들의 어레이에 걸친 그리고 각각의 디바이스에 걸친 단일의 지정된 공간 분포만을 제공하도록 배열되고, 이에 의해, 디바이스는 디바이스들의 어레이에 걸친 그리고 각각의 디바이스에 걸친 광 방출 강도의 단일의 대응하는 공간 분포만을 제공하도록 배열된다.Example 53. The device of any one of examples 50-52, wherein the drive circuit is arranged to provide only a single specified spatial distribution of via currents across each device and across the array of correspondingly sized devices, whereby , the devices are arranged to provide only a single corresponding spatial distribution of light emission intensity across the array of devices and across each device.
예 54. 예 50 내지 예 53 중 어느 하나의 예의 디바이스로서, 구동 회로는 구동 회로에 의해 제공되는 비아 전류 크기들의 둘 이상의 상이한 지정된 공간 분포들 사이의 동적 스위칭을 가능하게 하여, 디바이스들의 어레이에 걸친 그리고 각각의 디바이스에 걸친 광 방출 강도의 공간 분포의 동적 변경을 가능하게 하도록 배열된다.Example 54 The device of any one of Examples 50-53, wherein the driving circuitry enables dynamic switching between two or more different specified spatial distributions of via current magnitudes provided by the driving circuitry across the array of devices. and is arranged to enable dynamic variation of the spatial distribution of light emission intensity across each device.
예 55. 예 54의 디바이스를 사용하기 위한 방법으로서, 방법은 (A) 비아 전류 크기들의 제1 지정된 공간 분포를 선택하는 단계; (B) 디바이스 어레이의 각각의 디바이스의 비아 어레이의 비아들에 비아 전류 크기들의 제1 지정된 공간 분포를 제공하여, 디바이스들의 어레이로 하여금 디바이스들의 어레이에 걸친 그리고 각각의 디바이스에 걸친 광 방출 강도의 대응하는 제1 공간 분포에 따라 광을 방출하게 하도록 구동 회로를 작동시키는 단계; (C) 비아 전류 크기들의 제1 지정된 공간 분포와 상이한 비아 전류 크기들의 제2 지정된 공간 분포를 선택하는 단계; 및 (D) 비아 전류 크기들의 제2 지정된 공간 분포를 디바이스 어레이의 각각의 디바이스의 비아 어레이의 비아들에 제공하고 디바이스들의 어레이로 하여금, 각각의 디바이스에 걸친 그리고 디바이스들의 어레이에 걸친, 광 방출 강도의 제1 공간 분포와 상이한 광 방출 강도의 대응하는 제2 공간 분포에 따라 광을 방출하게 하도록 구동 회로를 작동시키는 단계를 포함한다.Example 55. A method for using the device of example 54, the method comprising: (A) selecting a first specified spatial distribution of via current magnitudes; (B) providing a first defined spatial distribution of via current magnitudes to the vias of the array of vias of each device of the array of devices, causing the array of devices to have a correspondence of light emission intensity across the array of devices and across each device; operating the driving circuit to emit light according to a first spatial distribution; (C) selecting a second designated spatial distribution of via current magnitudes that is different from the first designated spatial distribution of via current magnitudes; and (D) providing a second defined spatial distribution of via current magnitudes to the vias of the via array of each device of the array of devices and causing the array of devices to emit light emission intensity across each device and across the array of devices. and operating the drive circuit to emit light according to a corresponding second spatial distribution of light emission intensity that is different from the first spatial distribution of .
예 56. 예 53 또는 예 54의 디바이스를 사용하기 위한 방법으로서, 방법은 각각의 비아 어레이의 비아들에 비아 전류 크기들의 지정된 공간 분포를 제공하여, 디바이스로 하여금 디바이스들의 어레이에 걸친 그리고 각각의 디바이스에 걸친 광 방출 강도의 대응하는 공간 분포에 따라 광을 방출하게 하도록 구동 회로를 작동시키는 단계를 포함한다.Example 56. A method for using the device of Example 53 or Example 54, wherein the method provides a defined spatial distribution of via current magnitudes to the vias of each via array, allowing the device to provide a defined spatial distribution of via current magnitudes across the array of devices and into each device. and operating the drive circuit to emit light according to a corresponding spatial distribution of light emission intensity over .
예 57. 예 1 내지 예 28 중 어느 하나의 예의 발광 디바이스를 제조하기 위한 방법으로서, 방법은 (A) 사이에 접합 또는 활성 층을 갖는 제1 및 제2 도핑된 반도체 층들을 형성하는 단계; (B) 제1 도핑된 반도체 층에 연결된 비아들의 어레이를 형성하는 단계; (C) 비아들의 어레이에 의해 제1 도핑된 반도체 층에 연결된 콘택들의 제1 세트를 형성하는 단계; 및 (D) 제2 도핑된 반도체 층에 연결된 콘택들의 제2 세트를 형성하는 단계를 포함한다.Example 57. A method for manufacturing the light emitting device of any of Examples 1-28, the method comprising: (A) forming first and second doped semiconductor layers having a junction or active layer therebetween; (B) forming an array of vias connected to the first doped semiconductor layer; (C) forming a first set of contacts connected to the first doped semiconductor layer by an array of vias; and (D) forming a second set of contacts connected to the second doped semiconductor layer.
예 58. 예 29 내지 예 46 중 어느 하나의 예의 발광 디바이스를 제조하기 위한 방법으로서, 방법은 발광 디바이스의 콘택들의 제1 및 제2 세트들에 구동 회로를 연결하는 단계, 및 어레이의 비아들에 비아 전류 크기들의 지정된 공간 분포를 제공하도록 구동 회로를 배열하는 단계를 포함한다.Example 58. A method for manufacturing the light emitting device of any of Examples 29-46, the method comprising connecting a drive circuit to first and second sets of contacts of the light emitting device, and to vias of the array. and arranging the drive circuit to provide a defined spatial distribution of via current magnitudes.
예 59. 예 1 내지 예 46 중 어느 하나의 예의 다수의 발광 디바이스들의 어레이.Example 59. An array of multiple light emitting devices of any of Examples 1-46.
예 60. 반도체 발광 장치로서, (a) n-도핑된 반도체 층과 p-도핑된 반도체 층 사이의 접합 또는 활성 층에서 캐리어 재조합으로부터 초래되는 광을 방출하도록 배열되는 n-도핑된 반도체 층 및 p-도핑된 반도체 층; (b) 각각이 p-도핑된 반도체 층에 전기적으로 연결된 하나 이상의 전기 전도성 콘택의 제1 세트 및 각각이 n-도핑된 반도체 층에 전기적으로 연결된 하나 이상의 전기 전도성 콘택의 제2 세트; 및 (c) 디바이스에 걸쳐 배열된 다수의 전기 전도성 비아들의 어레이 - 어레이의 비아들은 제1 세트의 콘택들을 p-도핑된 반도체 층에 연결하고, 각각의 비아는 p-도핑된 반도체 층과 제1 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화된, 외접된 전기 연결을 제공하도록 배열됨 - 를 포함하고, (d) 비아들의 어레이는, 비아 국소 개수 밀도 또는 비아 횡방향 영역 중 하나 또는 양쪽 모두가, 디바이스에 걸친 위치에 따라 변하고, 비아들의 어레이의 배열에 따라 디바이스에 걸쳐 변하는 광 방출 강도의 대응하는 공간 분포를 초래하도록, 디바이스에 걸쳐 배열된다.Example 60. A semiconductor light emitting device comprising: (a) an n-doped semiconductor layer and a p-doped semiconductor layer arranged to emit light resulting from carrier recombination in an active layer or junction between the n-doped semiconductor layer and the p-doped semiconductor layer. -Doped semiconductor layer; (b) a first set of one or more electrically conductive contacts each electrically connected to a p-doped semiconductor layer and a second set of one or more electrically conductive contacts each electrically connected to an n-doped semiconductor layer; and (c) an array of a plurality of electrically conductive vias arranged across the device, wherein the vias in the array connect the first set of contacts to the p-doped semiconductor layer, each via connecting the p-doped semiconductor layer to the first set of vias. arranged to provide corresponding discrete, localized, circumscribed electrical connections between corresponding contacts of the set, and (d) the array of vias is either a via local number density or via transverse area, or Both are arranged across the device to result in a corresponding spatial distribution of light emission intensity that varies with position across the device and varies across the device depending on the arrangement of the array of vias.
예 61. 예 60의 디바이스로서, p-도핑된 반도체 층과 콘택들의 제1 세트 사이의 전기 절연 층을 더 포함하고, 비아들은 절연 층을 통해 제1 세트의 콘택들을 p-도핑된 반도체 층에 연결한다.Example 61. The device of example 60, further comprising an electrically insulating layer between the p-doped semiconductor layer and the first set of contacts, wherein the vias connect the first set of contacts to the p-doped semiconductor layer through the insulating layer. Connect.
예 62. 예 61의 디바이스로서, 제1 세트의 콘택들은 금속 콘택들이고, 콘택들의 제1 세트 및 절연 층은 디바이스에 의해 방출되는 광에 대한 복합 광학 반사기로서 작용하도록 배열된다.Example 62. The device of example 61, wherein the first set of contacts are metal contacts and the first set of contacts and the insulating layer are arranged to act as a composite optical reflector for light emitted by the device.
예 63. 예 62의 디바이스로서, p-도핑된 반도체 층과 절연 층 사이에 있고 p-도핑된 반도체 층과 접촉하는 전극 층을 더 포함하고, 전극 층은 디바이스에 의해 방출된 광에 대해 실질적으로 투명하고, 어레이의 비아들은 전극 층을 제1 세트의 콘택들에 연결함으로써 p-도핑된 반도체 층을 제1 세트의 콘택들에 연결한다.Example 63. The device of Example 62, further comprising an electrode layer between the p-doped semiconductor layer and the insulating layer and in contact with the p-doped semiconductor layer, wherein the electrode layer is substantially insensitive to light emitted by the device. The array of vias, which are transparent, connect the p-doped semiconductor layer to the first set of contacts by connecting the electrode layer to the first set of contacts.
예 64. 예 63의 디바이스로서, 전극 층은 산화인듐주석 또는 산화인듐아연을 포함한다.Example 64. The device of example 63, wherein the electrode layer comprises indium tin oxide or indium zinc oxide.
예 65. 예 60 내지 예 64 중 어느 하나의 예의 디바이스로서, 절연 층은 도핑된 또는 도핑되지 않은 실리카를 포함한다.Example 65 The device of any one of Examples 60-64, wherein the insulating layer comprises doped or undoped silica.
예 66. 예 60 내지 예 65 중 어느 하나의 예의 디바이스로서, p-도핑된 반도체 층은 하나 이상의 도핑된 III-V 반도체 물질 또는 이의 합금을 포함하고, n-도핑된 반도체 층은 하나 이상의 III-V 반도체 물질 또는 이의 합금을 포함한다.Example 66. The device of any one of Examples 60-65, wherein the p-doped semiconductor layer comprises one or more doped III-V semiconductor materials or alloys thereof, and the n-doped semiconductor layer comprises one or more III- V includes semiconductor materials or alloys thereof.
예 67. 예 60 내지 예 66 중 어느 하나의 예의 디바이스로서, 콘택들의 제1 세트는 하나 이상의 에지 콘택을 포함한다.Example 67. The device of any one of examples 60-66, wherein the first set of contacts includes one or more edge contacts.
예 68. 예 60 내지 예 67 중 어느 하나의 예의 디바이스로서, 콘택들의 제2 세트는 하나 이상의 에지 콘택 또는 영역 콘택을 포함한다.Example 68 The device of any of examples 60-67, wherein the second set of contacts includes one or more edge contacts or area contacts.
예 69. 예 60 내지 예 68 중 어느 하나의 예의 디바이스로서, 디바이스에 걸쳐 배열된 다수의 전기 전도성 비아들의 제2 어레이를 더 포함하고, 제2 어레이의 비아들은 제2 세트의 콘택들을 n-도핑된 반도체 층에 연결하고, 제2 세트의 각각의 비아는 n-도핑된 반도체 층과 제2 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공하도록 배열된다.Example 69. The device of any one of Examples 60-68, further comprising a second array of a plurality of electrically conductive vias arranged across the device, wherein the vias of the second array n-dope the second set of contacts. Connecting to the doped semiconductor layer, each via of the second set is arranged to provide a corresponding discrete, localized, circumscribed electrical connection between the n-doped semiconductor layer and the corresponding contact of the second set.
예 70. 예 60 내지 예 69 중 어느 하나의 예의 디바이스를 사용하기 위한 방법으로서, 방법은 공통 구동 신호를 하나 이상의 콘택의 제1 세트에 적용하고, 디바이스로 하여금 디바이스에 걸친 광 방출 강도의 대응하는 공간 분포에 따라 광을 방출하게 하는 단계를 포함한다.Example 70. A method for using the device of any one of Examples 60-69, wherein the method applies a common drive signal to a first set of one or more contacts and causes the device to adjust the corresponding level of light emission intensity across the device. It includes a step of emitting light according to spatial distribution.
예 71. 예 60 내지 예 69 중 어느 하나의 예의 발광 디바이스를 제조하기 위한 방법으로서, 방법은 (A) 사이에 접합 또는 활성 층을 갖는 n-도핑된 및 p-도핑된 반도체 층들을 형성하는 단계; (B) p-도핑된 반도체 층에 연결된 비아들의 어레이를 형성하는 단계; (C) 비아들의 어레이에 의해 p-도핑된 반도체 층에 연결된 하나 이상의 콘택의 제1 세트를 형성하는 단계; 및 (D) n-도핑된 반도체 층에 연결된 하나 이상의 콘택의 제2 세트를 형성하는 단계를 포함한다.Example 71. A method for manufacturing the light emitting device of any of Examples 60-69, comprising: (A) forming n-doped and p-doped semiconductor layers having a junction or active layer between them. ; (B) forming an array of vias connected to the p-doped semiconductor layer; (C) forming a first set of one or more contacts connected to the p-doped semiconductor layer by an array of vias; and (D) forming a second set of one or more contacts coupled to the n-doped semiconductor layer.
본 개시내용은 예시적이며, 제한적이지 않다. 본 개시내용에 비추어 추가의 수정들이 관련 기술분야의 통상의 기술자에게 명백할 것이고 본 개시내용 또는 첨부된 청구항들의 범위 내에 속하는 것으로 의도된다. 개시된 예시적인 실시예들 및 방법들, 또는 그의 수정들의 등가물들은 본 개시내용 또는 첨부된 청구항들의 범위 내에 속하는 것으로 의도된다.The present disclosure is illustrative and not restrictive. Additional modifications will be apparent to those skilled in the art in light of this disclosure and are intended to be within the scope of this disclosure or the appended claims. Equivalents of the disclosed exemplary embodiments and methods, or modifications thereof, are intended to fall within the scope of this disclosure or the appended claims.
전술한 상세한 설명에서, 다양한 특징들은 본 개시내용을 간소화할 목적으로 여러 예시적인 실시예들에서 함께 그룹화될 수 있다. 본 개시내용의 방법은, 임의의 청구된 실시예가, 대응하는 청구항에서 명백하게 언급되는 것보다 더 많은 특징들을 요구한다는 의도를 반영하는 것으로 해석되어서는 안 된다. 그보다는, 첨부된 청구항들이 반영하는 바와 같이, 본 발명의 주제는 단일의 개시된 예시적인 실시예의 모든 특징들보다 적을 수 있다. 그러므로, 본 개시내용은 본원에 명시적으로 개시되지 않을 수 있는 그러한 하위세트들을 포함하는 하나 이상의 특징 - 특징들은 본 출원에 도시되거나, 설명되거나, 청구될 수 있음 - 의 임의의 적합한 하위세트를 갖는 임의의 실시예를 암시적으로 개시하는 것으로 해석되어야 한다. 특징들의 "적합한" 하위세트는 그 하위세트의 임의의 다른 특징에 대해 양립가능하고 상호 배타적이지 않은 특징들만을 포함한다. 이에 따라, 첨부된 청구항들은 이로써 그 전체가 상세한 설명에 포함되며, 각각의 청구항은 그 자체로 별개의 개시된 실시예로서 존재한다. 추가적으로, 첨부된 종속항들 각각은, 상세한 설명으로의 청구항들의 상기 통합에 의한 본 개시내용의 목적들을 위해서만, 다수의 종속 형태로 기재되고 그것이 불일치하지 않는 모든 선행 청구항들에 종속하는 것처럼 해석되어야 한다. 첨부된 청구항들의 누적 범위는 본 출원에 개시된 주제 전체를 포함할 수 있지만, 반드시 그럴 필요는 없다는 점을 추가로 주목해야 한다.In the foregoing detailed description, various features may be grouped together in various example embodiments for the purpose of streamlining the disclosure. The methods of the present disclosure should not be construed as reflecting an intention that any claimed embodiment require more features than are explicitly recited in the corresponding claim. Rather, as the appended claims reflect, inventive subject matter may lie in less than all features of a single disclosed example embodiment. Therefore, this disclosure does not cover any suitable subset of one or more features that may be shown, described, or claimed in this application, including those subsets that may not be explicitly disclosed herein. It should be interpreted as implicitly disclosing an embodiment of. A “suitable” subset of features includes only those features that are compatible and non-mutually exclusive with respect to any other feature in the subset. Accordingly, the appended claims are hereby incorporated into the Detailed Description in their entirety, with each claim standing on its own as a separate disclosed embodiment. Additionally, each of the appended dependent claims is stated in its multiple dependent form and is to be construed as if it were dependent on all non-consistent preceding claims solely for the purposes of this disclosure by way of said incorporation of the claims into the Detailed Description. . It is further noted that the cumulative scope of the appended claims may, but need not, encompass the entire subject matter disclosed in this application.
이하의 해석들은 본 개시내용 및 첨부된 청구항들의 목적들을 위해 적용될 것이다. "포함", "갖는"이라는 단어들 및 이들의 변형들은, 이들이 나타나는 곳마다, 제한없는 용어로서 해석될 것이고, 명시적으로 달리 언급되지 않는 한, "적어도"와 같은 어구가 그 각각의 사례 이후에 첨부되는 것과 동일한 의미를 갖는다. 단수 표현은 "오직 하나", "단일", 또는 다른 유사한 제한이 명시적으로 언급되거나 특정 맥락에 암시되지 않는 한 "하나 이상"으로서 해석될 것이고; 유사하게, 단수 표현은 "~중 오직 하나", "~중 단 하나", 또는 다른 유사한 제한이 명시적으로 언급되거나 특정 맥락에 암시되지 않는 한 "~중 하나 이상"으로서 해석될 것이다. "또는"이라는 접속사는 (i) 예를 들어, "어느 하나", "오직 하나", 또는 유사한 언어의 사용에 의해 명시적으로 달리 언급되지 않는 한, 또는 (ii) 열거된 대안들 중 2개 이상이 특정 맥락 내에서 양립가능하지 않거나 상호 배타적인 것으로 (묵시적으로 또는 명시적으로) 이해되거나 개시되지 않는 한, 포괄적으로 해석되어야 한다. 후자의 경우에, "또는"은 비상호배타적 대안들을 수반하는 조합들만을 포괄하는 것으로 이해될 것이다. 일 예에서, "개 또는 고양이", "개 또는 고양이 중 하나 이상", 및 "하나 이상의 개 또는 고양이" 각각은 임의의 고양이가 없는 하나 이상의 개, 또는 임의의 개가 없는 하나 이상의 고양이, 또는 각각의 하나 이상으로서 해석될 것이다. 다른 예에서, "개, 고양이, 또는 쥐", "개, 고양이, 또는 쥐 중 하나 이상", 및 "하나 이상의 개, 고양이, 또는 쥐" 각각은 (i) 임의의 고양이 또는 쥐가 없는 하나 이상의 개, (ii) 임의의 개 또는 쥐가 없는 하나 이상의 고양이, (iii) 임의의 개 또는 고양이가 없는 하나 이상의 쥐, (iv) 임의의 쥐가 없는 하나 이상의 개 및 하나 이상의 고양이, (v) 임의의 고양이가 없는 하나 이상의 개 및 하나 이상의 쥐, (vi) 임의의 개가 없는 하나 이상의 고양이 및 하나 이상의 쥐, 또는 (vii) 하나 이상의 개, 하나 이상의 고양이, 및 하나 이상의 쥐로서 해석될 것이다. 다른 예에서, "개, 고양이, 또는 쥐 중 둘 이상" 또는 "둘 이상의 개, 고양이, 또는 쥐" 각각은 (i) 임의의 쥐가 없는 하나 이상의 개 및 하나 이상의 고양이, (ii) 임의의 고양이가 없는 하나 이상의 개 및 하나 이상의 쥐, (iii) 개가 없는 하나 이상의 고양이 및 하나 이상의 쥐, 또는 (iv) 하나 이상의 개, 하나 이상의 고양이, 및 하나 이상의 쥐로서 해석될 것이고; "셋 이상", "넷 이상" 등이 유사하게 해석될 것이다.The following interpretations will apply for the purposes of this disclosure and the appended claims. The words "including", "having" and variations thereof, wherever they appear, shall be construed as open-ended terms and, unless explicitly stated otherwise, the phrases "at least" shall be used after each instance. It has the same meaning as that attached to . Singular expressions shall be construed as "one or more" unless "only one", "single", or other similar limitation is explicitly stated or implied in a particular context; Similarly, singular expressions will be construed as "only one of", "only one of", or "one or more of" unless another similar limitation is explicitly stated or implied in a particular context. The conjunction “or” means (i) unless explicitly stated otherwise, for example, by use of “either,” “only one,” or similar language, or (ii) two of the listed alternatives. Unless the above are understood or disclosed (implicitly or explicitly) to be incompatible or mutually exclusive within a particular context, they should be construed inclusively. In the latter case, “or” will be understood to encompass only combinations involving non-mutually exclusive alternatives. In one example, “dog or cat”, “one or more of dogs or cats”, and “one or more dogs or cats” each refer to one or more dogs without any cats, or one or more cats without any dogs, or each It will be interpreted as more than one thing. In other examples, “dog, cat, or rat”, “one or more of a dog, cat, or rat”, and “one or more dogs, cats, or rats” each mean (i) one or more without any cat or rat; a dog, (ii) one or more cats without any dogs or rats, (iii) one or more rats without any dogs or cats, (iv) one or more dogs and one or more cats without any rats, (v) any (vi) one or more cats and one or more rats without any dogs, or (vii) one or more dogs, one or more cats, and one or more rats. In another example, “two or more of a dog, a cat, or a rat” or “two or more dogs, a cat, or a rat” each means (i) one or more dogs and one or more cats without any rats, (ii) any cat (iii) at least one cat and at least one rat without a dog, or (iv) at least one dog, at least one cat, and at least one rat; “Three or more,” “four or more,” etc. will be interpreted similarly.
본 개시내용 또는 첨부된 청구항들의 목적들을 위해, 수치적 양과 관련하여 "약 동일", "실질적으로 동일", "약 초과", "약 미만" 등과 같은 용어들이 채용될 때, 상이한 해석이 명시적으로 제시되지 않는 한, 측정 정밀도 및 유효 숫자들에 관한 표준 규약들이 적용될 것이다. "실질적으로 방지됨", "실질적으로 부재함", "실질적으로 제거됨", "약 0과 동일", "무시가능" 등과 같은 문구들에 의해 설명되는 공의 양들에 대해, 각각의 그러한 문구는, 개시되거나 청구된 장치 또는 방법의 의도된 작동 또는 사용의 맥락에서의 실제 목적들을 위해, 장치 또는 방법의 전체 거동 또는 성능이, 실제로 완전히 제거되었거나, 정확히 0과 동일하거나, 또는 다른 방식으로 정확히 공이 되어 공의 양을 가졌을 때 발생했을 전체 거동 또는 성능과 상이하지 않은 정도로 해당 양이 감소되거나 줄어든 경우를 나타낼 것이다.For the purposes of this disclosure or the appended claims, when terms such as “about equal,” “substantially equal,” “about greater than,” “less than about,” etc. are employed in connection with numerical quantities, different interpretations are expressly implied. Unless otherwise specified, standard conventions regarding measurement precision and significant figures will apply. For quantities of harm described by phrases such as “substantially prevented”, “practically absent”, “substantially eliminated”, “approximately equal to zero”, “negligible”, etc., each such phrase shall mean , for practical purposes in the context of the intended operation or use of the disclosed or claimed device or method, the entire behavior or performance of the device or method has been substantially eliminated, is exactly equal to zero, or is otherwise exactly equivalent. This will indicate a case where the quantity is reduced or reduced to a degree that is not different from the overall behavior or performance that would have occurred had the quantity of the ball been held.
본 개시내용 및 첨부된 청구항들의 목적들을 위해, 실시예, 예 또는 청구항의 요소들, 단계들, 제한들, 또는 다른 부분들(예를 들어, 제1, 제2, 제3 등, (a), (b), (c) 등, 또는 (i), (ii), (iii) 등)의 임의의 라벨링은 단지 명확성의 목적들을 위한 것이고, 그렇게 라벨링된 부분들의 임의의 종류의 순서화 또는 우선순위를 암시하는 것으로 해석되어서는 안 된다. 임의의 그러한 순서화 또는 우선순위가 의도되는 경우, 이는 실시예, 예, 또는 청구항에서 명시적으로 언급될 것이거나, 일부 경우들에서, 이는 실시예, 예, 또는 청구항의 특정 내용에 기초하여 암시적이거나 내재되어 있을 것이다. 첨부된 청구항들에서, 35 USC § 112(f)의 조항들이 장치 청구항에 적용되도록 요구되는 경우, "수단"이라는 단어가 그 장치 청구항에 나타날 것이다. 그러한 조항들이 방법 청구항에서 적용되도록 요구되는 경우, "~를 위한 단계"라는 단어들이 그 방법 청구항에 나타날 것이다. 반대로, "수단" 또는 "~를 위한 단계"라는 단어들이 청구항에 나타나지 않는 경우, 35 USC § 112(f)의 조항들은 그 청구항에 대해 적용되도록 의도되지 않는다.For the purposes of this disclosure and the appended claims, elements, steps, limitations, or other portions of an embodiment, example, or claim (e.g., first, second, third, etc., (a) , (b), (c), etc., or (i), (ii), (iii), etc.) are for purposes of clarity only, and any sort of ordering or prioritization of the parts so labeled. It should not be interpreted as implying. If any such ordering or priority is intended, this will be explicitly stated in the examples, examples, or claims, or in some cases, this will be implied based on the specific content of the examples, examples, or claims. Or it may be inherent. In the appended claims, if the provisions of 35 USC § 112(f) are required to apply to a device claim, the word “means” will appear in the device claim. If such provisions are required to apply in a method claim, the words “steps for” will appear in the method claim. Conversely, if the words “means” or “steps for” do not appear in a claim, the provisions of 35 USC § 112(f) are not intended to apply to that claim.
임의의 하나 이상의 개시내용이 본원에 참조로 포함되고 그러한 포함된 개시내용이 본 개시내용과 부분적으로 또는 전체적으로 충돌하거나, 그와 범위가 상이한 경우, 충돌의 정도까지, 더 넓은 개시내용, 또는 용어들의 더 넓은 정의까지, 본 개시내용이 우선한다. 그러한 포함된 개시내용들이 서로 부분적으로 또는 전체적으로 충돌하는 경우, 충돌의 정도까지, 더 최근의 개시내용이 우선한다.If any one or more disclosures are incorporated herein by reference and such incorporated disclosures conflict, in part or in whole, with, or are different in scope from, this disclosure, the broader disclosure, or the terms, to the extent of the conflict, is incorporated herein by reference. As far as broader definitions are concerned, this disclosure takes precedence. If such included disclosures conflict with each other, in part or in whole, the more recent disclosure shall control, to the extent of the conflict.
본 특허 문헌 내의 특정 주제를 검색하는 이들에 대한 보조로서 요구되는 바와 같이 요약서가 제공된다. 그러나, 요약서는 그 안에 언급된 임의의 요소들, 특징들, 또는 제한들이 반드시 임의의 특정 청구항에 의해 포괄된다는 것을 암시하도록 의도되지 않는다. 각각의 청구항에 의해 포괄되는 주제의 범위는 그 청구항만의 언급에 의해 결정될 것이다.The abstract is provided as required as an aid to those searching for specific subject matter within this patent document. However, the Summary is not intended to imply that any elements, features, or limitations recited therein are necessarily covered by any particular claim. The scope of the subject matter covered by each claim will be determined by the recitation of that claim alone.
Claims (24)
(a) 제1 및 제2 도핑된 반도체 층들 - 상기 제1 및 제2 도핑된 반도체 층들은 상기 제1 및 제2 도핑된 반도체 층들 사이의 접합에서 캐리어 재조합으로부터 초래되는 광을 방출하도록 배열됨 -;
(b) 각각이 상기 제1 도핑된 반도체 층에 전기적으로 연결되는 다수의 독립적인 전기 전도성 콘택들의 제1 세트;
(c) 각각이 상기 제2 도핑된 반도체 층에 전기적으로 연결되는 하나 이상의 전기 전도성 콘택의 제2 세트;
(d) 상기 디바이스에 걸쳐 배열된 다수의 전기 전도성 비아들의 어레이 - 상기 어레이의 비아들은 상기 제1 세트의 콘택들을 상기 제1 도핑된 반도체 층에 연결하고, 각각의 비아는 상기 제1 세트의 최대 하나의 대응하는 콘택을 상기 제1 도핑된 반도체 층에 연결하고, 각각의 비아는 상기 제1 도핑된 반도체 층과 상기 제1 세트의 대응하는 콘택 사이에 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공하도록 배열됨 -; 및
(e) 상기 디바이스를 통해 흐르고 상기 디바이스로 하여금 광을 방출하게 하는 전기 구동 전류를 제공하도록 구조화되고 연결된, 콘택들의 상기 제1 및 제2 세트들에 연결된 구동 회로 - 상기 구동 회로는, (i) 상기 전기 구동 전류의 대응하는 부분들이, 대응하는 비아 전류들로서 상기 어레이의 하나 이상의 비아를 통해 흐르고, (ii) 각각의 비아 전류 크기가 상기 어레이의 상기 비아들 중 적어도 하나의 다른 비아의 상기 대응하는 비아 전류 크기와 상이하도록 더 구조화되고 연결됨 -
를 포함하는, 디바이스.As a semiconductor light emitting device (LED),
(a) first and second doped semiconductor layers, the first and second doped semiconductor layers arranged to emit light resulting from carrier recombination at the junction between the first and second doped semiconductor layers, ;
(b) a first set of a plurality of independent electrically conductive contacts each electrically connected to the first doped semiconductor layer;
(c) a second set of one or more electrically conductive contacts each electrically connected to the second doped semiconductor layer;
(d) an array of a plurality of electrically conductive vias arranged across the device, wherein the array of vias connects the first set of contacts to the first doped semiconductor layer, each via having a maximum of the first set of vias. Connecting one corresponding contact to the first doped semiconductor layer, each via having a corresponding separate, localized, circumscribed electrical connection between the first doped semiconductor layer and the first set of corresponding contacts. Arranged to provide connection -; and
(e) a drive circuit coupled to the first and second sets of contacts, structured and connected to provide an electrical drive current flowing through the device and causing the device to emit light, the drive circuit comprising: (i) Corresponding portions of the electrical drive current flow through one or more vias of the array as corresponding via currents, and (ii) each via current magnitude is greater than the corresponding via of at least one other of the vias of the array. More structured and connected for different via current sizes -
A device containing.
상기 비아들의 어레이는 동일한 비아들의 규칙적인 그리드로서 상기 디바이스에 걸쳐 배열되는, 디바이스.According to paragraph 1,
wherein the array of vias is arranged across the device as a regular grid of identical vias.
(i) 상기 제1 도핑된 반도체 층은 상기 콘택들의 제1 세트와 상기 제2 도핑된 반도체 층 사이에 있고, (ii) 상기 디바이스는 상기 제1 도핑된 반도체 층과 상기 콘택들의 제1 세트 사이에 전기 절연 층을 더 포함하고, (iii) 상기 비아들은 상기 절연 층을 통해 상기 제1 세트의 콘택들을 상기 제1 도핑된 반도체 층에 연결하는, 디바이스.According to paragraph 1,
(i) the first doped semiconductor layer is between the first doped semiconductor layer and the first set of contacts, and (ii) the device is between the first doped semiconductor layer and the first set of contacts. and (iii) the vias connect the first set of contacts to the first doped semiconductor layer through the insulating layer.
상기 제1 세트의 콘택들은 금속 콘택들이고, 상기 콘택들의 제1 세트 및 상기 절연 층은 상기 디바이스에 의해 방출되는 광에 대한 복합 광학 반사기로서 작용하도록 배열되는, 디바이스.According to paragraph 3,
The device of claim 1, wherein the first set of contacts are metal contacts, and the first set of contacts and the insulating layer are arranged to act as a composite optical reflector for light emitted by the device.
상기 제1 도핑된 반도체 층과 상기 절연 층 사이에 있고 상기 제1 도핑된 반도체 층과 접촉하는 전극 층을 더 포함하고, 상기 전극 층은 상기 디바이스에 의해 방출된 광에 대해 투명하고, 상기 어레이의 상기 비아들은 상기 전극 층을 상기 제1 세트의 콘택들에 연결함으로써 상기 제1 도핑된 반도체 층을 상기 제1 세트의 콘택들에 연결하는, 디바이스.According to paragraph 3,
further comprising an electrode layer between the first doped semiconductor layer and the insulating layer and in contact with the first doped semiconductor layer, the electrode layer being transparent to light emitted by the device, and The vias connect the first doped semiconductor layer to the first set of contacts by connecting the electrode layer to the first set of contacts.
(i) 상기 전극 층은 인접한 영역 세그먼트들 사이의 횡방향 전기 전도가 방지되도록 전기 절연 물질에 의해 분리되는 다수의 개별 영역 세그먼트들로서 배열되고, (ii) 상기 전극 층의 각각의 영역 세그먼트는 상기 제1 세트의 최대 하나의 대응하는 콘택에 연결되는, 디바이스.According to clause 5,
(i) the electrode layer is arranged as a number of individual area segments separated by an electrically insulating material such that lateral electrical conduction between adjacent area segments is prevented, and (ii) each area segment of the electrode layer is A device connected to at most one corresponding contact in a set.
(i) 상기 제2 도핑된 반도체 층은 상기 콘택들의 제1 세트와 상기 제1 도핑된 반도체 층 사이에 있고, (ii) 상기 디바이스는 상기 제2 도핑된 반도체 층과 상기 콘택들의 제1 세트 사이에 전기 절연 층을 더 포함하고, (iii) 상기 비아들은 상기 절연 층 및 상기 제2 도핑된 반도체 층을 통해 상기 제1 세트의 콘택들을 상기 제1 도핑된 반도체 층에 연결하고, (iv) 상기 비아들은 상기 제2 도핑된 반도체 층으로부터 전기적으로 절연되는, 디바이스.According to paragraph 1,
(i) the second doped semiconductor layer is between the first set of contacts and the first doped semiconductor layer, and (ii) the device is between the second doped semiconductor layer and the first set of contacts. further comprising an electrically insulating layer, (iii) the vias connect the first set of contacts to the first doped semiconductor layer through the insulating layer and the second doped semiconductor layer, and (iv) the The device of claim 1, wherein the vias are electrically isolated from the second doped semiconductor layer.
상기 디바이스에 걸쳐 배열되는 다수의 전기 전도성 비아들의 제2 어레이를 더 포함하고, 상기 제2 어레이의 상기 비아들은 상기 제2 세트의 콘택들을 상기 제2 도핑된 반도체 층에 연결하고, 상기 제2 세트의 각각의 비아는 상기 제2 도핑된 반도체 층과 상기 제2 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공하도록 배열되는, 디바이스.According to paragraph 1,
further comprising a second array of a plurality of electrically conductive vias arranged across the device, wherein the vias in the second array connect the second set of contacts to the second doped semiconductor layer, and the second array of vias connects the second set of contacts to the second doped semiconductor layer. wherein each via is arranged to provide a corresponding separate, localized, circumscribed electrical connection between the second doped semiconductor layer and the second set of corresponding contacts.
콘택들의 상기 제2 세트는 다수의 독립적인 전기 전도성 콘택들을 포함하고, 상기 제2 어레이의 각각의 비아는 상기 제2 세트의 최대 하나의 대응하는 콘택을 상기 제2 도핑된 반도체 층에 연결하는, 디바이스.According to clause 8,
wherein the second set of contacts includes a plurality of independent electrically conductive contacts, and each via of the second array connects at most one corresponding contact of the second set to the second doped semiconductor layer. device.
상기 제1 세트의 각각의 콘택은 상기 어레이의 다른 비아들을 통해 흐르는 비아 전류 크기들과 독립적으로, 대응하는 비아 전류 크기가 각각의 비아를 통해 흐르는 것을 가능하게 하도록 상기 어레이의 최대 하나의 비아에 연결되는, 디바이스.According to paragraph 1,
Each contact of the first set connects to at most one via of the array to enable a corresponding via current magnitude to flow through each via, independent of via current magnitudes flowing through other vias of the array. A device.
상기 제1 세트의 하나 이상의 콘택은 상기 어레이의 다수의 대응하는 비아들에 각각 연결되어, 동일한 콘택에 연결되는 상기 다수의 비아들 각각을 통해 동일한 비아 전류 크기들이 흐르는, 디바이스.According to paragraph 1,
wherein the one or more contacts of the first set are each connected to a plurality of corresponding vias in the array, such that equal via current magnitudes flow through each of the multiple vias connected to the same contact.
상기 구동 회로는, 각각의 비아 전류 크기가 (i) 지정된 최소 비아 전류 크기와 동일하거나 (ii) 상기 지정된 최소 전류 크기보다 큰 지정된 최대 비아 전류 크기와 동일하도록 구조화되고 연결되는, 디바이스.According to paragraph 1,
wherein the drive circuit is structured and connected such that each via current magnitude is (i) equal to a specified minimum via current magnitude or (ii) equal to a specified maximum via current magnitude that is greater than the specified minimum via current magnitude.
상기 구동 회로는, 각각의 비아 전류 크기가 (i) 지정된 최소 비아 전류 크기와 동일하거나, (ii) 상기 지정된 최소 전류 크기보다 큰 지정된 최대 비아 전류 크기와 동일하거나, (iii) 상기 지정된 최소 전류 크기와 상기 지정된 최대 비아 전류 크기 사이에 있는 하나 이상의 별개의 지정된 중간 비아 전류 크기 중 하나와 동일하거나, (iv) 지정된 최소 비아 전류 크기 내지 상기 지정된 최소 전류 크기보다 큰 지정된 최대 비아 전류 크기의 연속적인 범위 내에 있도록 구조화되고 연결되는, 디바이스.According to paragraph 1,
The driving circuit is configured to have each via current magnitude (i) equal to the specified minimum via current magnitude, (ii) equal to the specified maximum via current magnitude greater than the specified minimum current magnitude, or (iii) equal to the specified minimum via current magnitude. or (iv) a continuous range of specified maximum via current magnitudes from the specified minimum via current magnitude to the specified maximum via current magnitude greater than the specified minimum via current magnitude. A device that is structured and connected to be within.
(i) 상기 구동 회로는 상기 어레이의 상기 대응하는 비아들에 상기 구동 회로에 의해 제공되는 상기 비아 전류 크기들의 상기 디바이스에 걸친 하나 이상의 지정된 공간 분포를 제공하도록 구조화되고 연결되고, (ii) 광 방출 강도의 공간 분포는 상기 디바이스에 걸친 상기 비아들의 어레이의 배열 및 상기 구동 회로에 의해 제공되는 상기 비아 전류 크기들의 상기 어레이의 상기 비아들 사이의 상기 지정된 분포에 따라 상기 디바이스에 걸쳐 변하는, 디바이스.According to paragraph 1,
(i) the drive circuit is structured and connected to provide one or more specified spatial distributions across the device of the via current magnitudes provided by the drive circuit to the corresponding vias of the array, and (ii) optical emission. A device, wherein the spatial distribution of intensity varies across the device according to the arrangement of the array of vias across the device and the specified distribution between the vias in the array of via current magnitudes provided by the drive circuit.
비아 전류 크기들의 상기 하나 이상의 지정된 공간 분포는 (i) 상기 디바이스의 하나의 에지에 가장 가까운 상기 어레이의 상기 비아들로부터, 상기 디바이스의 대향 에지를 향해 상기 디바이스에 걸쳐 하나의 횡방향 치수를 따라 감소하거나, (ii) 상기 디바이스의 중심 영역에 걸쳐 연장되는 선을 따라 최대 강도를 나타내고 상기 디바이스의 대향 에지들을 향해 하나의 횡방향 치수를 따라 양 방향으로 감소하거나, (iii) 상기 디바이스의 중심 영역에서 최대 강도를 나타내고 상기 디바이스의 에지들을 향해 양쪽 횡방향 치수들을 따라 양 방향으로 감소하는 광 방출 강도의 대응하는 공간 분포를 초래하는 지정된 공간 분포를 포함하는, 디바이스.According to clause 14,
The one or more specified spatial distributions of via current magnitudes (i) decrease along one lateral dimension across the device, from the vias of the array closest to one edge of the device, toward an opposite edge of the device. or (ii) exhibits a maximum intensity along a line extending across the central region of the device and decreases in both directions along one transverse dimension toward opposing edges of the device, or (iii) in the central region of the device. A device comprising a defined spatial distribution resulting in a corresponding spatial distribution of light emission intensity that represents a maximum intensity and decreases in both directions along both transverse dimensions towards the edges of the device.
상기 구동 회로는 상기 비아 전류들의 상기 대응하는 크기들의 상기 디바이스에 걸친 단일의 지정된 공간 분포만을 제공하도록 배열되고, 이에 의해, 상기 디바이스는 상기 디바이스에 걸친 광 방출 강도의 단일의 대응하는 공간 분포만을 제공하도록 배열되는, 디바이스.According to clause 14,
The drive circuit is arranged to provide only a single specified spatial distribution across the device of the corresponding magnitudes of the via currents, whereby the device provides only a single corresponding spatial distribution of light emission intensity across the device. A device arranged to do so.
상기 구동 회로는 상기 구동 회로에 의해 제공된 비아 전류 크기들의 둘 이상의 상이한 지정된 공간 분포들 사이의 동적 스위칭을 가능하게 하여, 이에 의해, 상기 디바이스에 걸친 광 방출 강도의 공간 분포의 동적 변경을 가능하게 하도록 배열되는, 디바이스.According to clause 14,
wherein the drive circuit enables dynamic switching between two or more different specified spatial distributions of via current magnitudes provided by the drive circuit, thereby enabling dynamic alteration of the spatial distribution of light emission intensity across the device. Arranged devices.
(A) 비아 전류 크기들의 제1 지정된 공간 분포를 선택하는 단계;
(B) 상기 어레이의 상기 비아들에 비아 전류 크기들의 상기 제1 지정된 공간 분포를 제공하여, 이에 의해, 상기 디바이스로 하여금 상기 디바이스에 걸친 광 방출 강도의 대응하는 제1 공간 분포에 따라 광을 방출하게 하도록 상기 구동 회로를 작동시키는 단계;
(C) 비아 전류 크기들의 상기 제1 지정된 공간 분포와 상이한 비아 전류 크기들의 제2 지정된 공간 분포를 선택하는 단계; 및
(D) 상기 어레이의 상기 비아들에 비아 전류 크기들의 상기 제2 지정된 공간 분포를 제공하여, 이에 의해, 상기 디바이스로 하여금 상기 광 방출 강도의 상기 제1 공간 분포와 상이한 상기 디바이스에 걸친 광 방출 강도의 대응하는 제2 공간 분포에 따라 광을 방출하게 하도록 상기 구동 회로를 작동시키는 단계
를 포함하는, 방법.A method for using the device of claim 17,
(A) selecting a first specified spatial distribution of via current magnitudes;
(B) providing the first defined spatial distribution of via current magnitudes to the vias of the array, thereby causing the device to emit light according to a corresponding first spatial distribution of light emission intensity across the device. activating the driving circuit to do so;
(C) selecting a second designated spatial distribution of via current magnitudes that is different from the first designated spatial distribution of via current magnitudes; and
(D) providing the second defined spatial distribution of via current magnitudes to the vias of the array, thereby causing the device to emit light emission intensity across the device that is different from the first spatial distribution of light emission intensity. operating the driving circuit to emit light according to a corresponding second spatial distribution of
Method, including.
상기 어레이의 상기 비아들에 비아 전류 크기들의 지정된 공간 분포를 제공하여, 이에 의해, 상기 디바이스로 하여금 상기 디바이스에 걸친 광 방출 강도의 대응하는 공간 분포에 따라 광을 방출하게 하도록 상기 구동 회로를 작동시키는 단계
를 포함하는, 방법.A method for using the device of claim 14,
operating the drive circuit to provide a defined spatial distribution of via current magnitudes to the vias of the array, thereby causing the device to emit light according to a corresponding spatial distribution of light emission intensity across the device. step
Method, including.
(a) n-도핑된 및 p-도핑된 반도체 층들 - 상기 n-도핑된 및 p-도핑된 반도체 층들은 상기 n-도핑된 및 p-도핑된 반도체 층들 사이의 접합에서 캐리어 재조합으로부터 초래되는 광을 방출하도록 배열됨 -;
(b) 각각이 상기 p-도핑된 반도체 층에 전기적으로 연결된 하나 이상의 전기 전도성 콘택의 제1 세트, 및 각각이 상기 n-도핑된 반도체 층에 전기적으로 연결된 하나 이상의 전기 전도성 콘택의 제2 세트; 및
(c) 상기 디바이스에 걸쳐 배열된 다수의 전기 전도성 비아들의 어레이 - 상기 어레이의 상기 비아들은 상기 제1 세트의 콘택들을 상기 p-도핑된 반도체 층에 연결하고, 각각의 비아는 상기 p-도핑된 반도체 층과 상기 제1 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공하도록 배열됨 -
를 포함하고,
(d) 비아들의 상기 어레이는, 비아 국소 개수 밀도 또는 비아 횡방향 영역 중 하나 또는 둘 다가 상기 디바이스에 걸친 위치에 따라 변하도록, 그리고 비아들의 상기 어레이의 배열에 따라 상기 디바이스에 걸쳐 변하는 광 방출 강도의 대응하는 공간 분포를 초래하도록, 상기 디바이스에 걸쳐 배열되는, 디바이스.As a semiconductor light emitting device,
(a) n-doped and p-doped semiconductor layers, wherein the n-doped and p-doped semiconductor layers absorb light resulting from carrier recombination at the junction between the n-doped and p-doped semiconductor layers. arranged to emit -;
(b) a first set of one or more electrically conductive contacts, each electrically connected to the p-doped semiconductor layer, and a second set of one or more electrically conductive contacts, each electrically connected to the n-doped semiconductor layer; and
(c) an array of a plurality of electrically conductive vias arranged across the device, wherein the vias in the array connect the first set of contacts to the p-doped semiconductor layer, each via arranged to provide a corresponding discrete, localized, circumscribed electrical connection between the semiconductor layer and the corresponding contacts of the first set -
Including,
(d) the array of vias is such that either or both the via local number density or via transverse area varies with position across the device, and the light emission intensity varies across the device depending on the arrangement of the array of vias. arranged across the device to result in a corresponding spatial distribution of
상기 p-도핑된 반도체 층과 콘택들의 상기 제1 세트 사이의 전기 절연 층을 더 포함하고, 상기 비아들은 상기 절연 층을 통해 상기 제1 세트의 콘택들을 상기 p-도핑된 반도체 층에 연결하는, 디바이스.According to clause 20,
further comprising an electrically insulating layer between the p-doped semiconductor layer and the first set of contacts, wherein the vias connect the first set of contacts to the p-doped semiconductor layer through the insulating layer. device.
상기 제1 세트의 콘택들은 금속 콘택들이고, 상기 콘택들의 제1 세트 및 상기 절연 층은 상기 디바이스에 의해 방출되는 광에 대한 복합 광학 반사기로서 작용하도록 배열되는, 디바이스.According to clause 21,
The device of claim 1, wherein the first set of contacts are metal contacts, and the first set of contacts and the insulating layer are arranged to act as a composite optical reflector for light emitted by the device.
상기 p-도핑된 반도체 층과 상기 절연 층 사이에 있고 상기 p-도핑된 반도체 층과 접촉하는 전극 층을 더 포함하고, 상기 전극 층은 상기 디바이스에 의해 방출된 광에 대해 투명하고, 상기 어레이의 상기 비아들은 상기 전극 층을 상기 제1 세트의 콘택들에 연결함으로써 상기 p-도핑된 반도체 층을 상기 제1 세트의 콘택들에 연결하는, 디바이스.According to clause 22,
further comprising an electrode layer between the p-doped semiconductor layer and the insulating layer and in contact with the p-doped semiconductor layer, the electrode layer being transparent to light emitted by the device, and The vias connect the p-doped semiconductor layer to the first set of contacts by connecting the electrode layer to the first set of contacts.
상기 디바이스에 걸쳐 배열된 다수의 전기 전도성 비아들의 제2 어레이를 더 포함하고, 상기 제2 어레이의 비아들은 상기 제2 세트의 콘택들을 상기 n-도핑된 반도체 층에 연결하고, 상기 제2 세트의 각각의 비아는 상기 n-도핑된 반도체 층과 상기 제2 세트의 대응하는 콘택 사이에, 대응하는 별개의, 국소화되고, 외접된 전기 연결을 제공하도록 배열되는, 디바이스.According to clause 20,
It further includes a second array of a plurality of electrically conductive vias arranged across the device, wherein the second array of vias connects the second set of contacts to the n-doped semiconductor layer, and the second array of vias connects the second set of contacts to the n-doped semiconductor layer. wherein each via is arranged to provide a corresponding separate, localized, circumscribed electrical connection between the n-doped semiconductor layer and the second set of corresponding contacts.
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/875,237 | 2020-05-15 | ||
US16/875,237 US11462666B2 (en) | 2020-05-15 | 2020-05-15 | Light-emitting device with configurable spatial distribution of emission intensity |
EP20180007.5 | 2020-06-15 | ||
EP20180007 | 2020-06-15 | ||
US17/142,960 | 2021-01-06 | ||
US17/142,960 US11563148B2 (en) | 2020-05-15 | 2021-01-06 | Light-emitting device with configurable spatial distribution of emission intensity |
PCT/US2021/032312 WO2021231772A1 (en) | 2020-05-15 | 2021-05-13 | Light-emitting device with configurable spatial distribution of emission intensity |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230003632A KR20230003632A (en) | 2023-01-06 |
KR102581156B1 true KR102581156B1 (en) | 2023-09-21 |
Family
ID=78524952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020227044010A KR102581156B1 (en) | 2020-05-15 | 2021-05-13 | Light-emitting device with configurable spatial distribution of emission intensity |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP4150679A4 (en) |
JP (1) | JP2023524892A (en) |
KR (1) | KR102581156B1 (en) |
CN (1) | CN115868034B (en) |
WO (1) | WO2021231772A1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102410895B1 (en) | 2019-03-29 | 2022-06-23 | 루미레즈 엘엘씨 | A light emitting diode (LED) lighting system comprising a panel of light emitting diode (LED) arrays including a plurality of backplanes embedded in a substrate and a backplane embedded in a substrate |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200917190A (en) * | 2007-10-05 | 2009-04-16 | Nat Univ Chung Cheng | LED driver with color field sequential and area control method |
US7671542B2 (en) * | 2007-11-07 | 2010-03-02 | Au Optronics Corporation | Color control of multi-zone LED backlight |
CN102197596B (en) * | 2008-09-08 | 2014-10-29 | 3M创新有限公司 | Electrically pixelated luminescent device |
DE102008054218A1 (en) * | 2008-10-31 | 2010-05-06 | Osram Opto Semiconductors Gmbh | LED chip |
KR20110085726A (en) * | 2010-01-21 | 2011-07-27 | 삼성엘이디 주식회사 | Semiconductor light emitting device and manufacturing method of the same |
DE102010014177A1 (en) * | 2010-04-01 | 2011-10-06 | Jenoptik Polymer Systems Gmbh | Surface emitting semiconductor light emitting diode |
JP5572038B2 (en) * | 2010-08-27 | 2014-08-13 | スタンレー電気株式会社 | Semiconductor light emitting device and vehicular lamp using the same |
US8664684B2 (en) * | 2010-08-31 | 2014-03-04 | Micron Technology, Inc. | Solid state lighting devices with improved contacts and associated methods of manufacturing |
EP2442374B1 (en) * | 2010-10-12 | 2016-09-21 | LG Innotek Co., Ltd. | Light emitting device |
DE102011056888A1 (en) * | 2011-12-22 | 2013-06-27 | Osram Opto Semiconductors Gmbh | Display device and method for producing a display device |
US9155146B2 (en) * | 2012-09-07 | 2015-10-06 | Samsung Electronics Co., Ltd. | Light source apparatus and light emitting diode package |
WO2014105403A1 (en) * | 2012-12-31 | 2014-07-03 | Invensas Corporation | High performance light emitting diode |
DE102013102667A1 (en) * | 2013-03-15 | 2014-10-02 | Osram Opto Semiconductors Gmbh | display device |
US20160155901A1 (en) * | 2013-07-18 | 2016-06-02 | Koninklijke Philips N.V. | Highly reflective flip chip led die |
KR101494331B1 (en) * | 2013-12-11 | 2015-02-23 | 한국광기술원 | Flip chip type nitride semiconductor light emitting device |
KR102199991B1 (en) * | 2014-05-28 | 2021-01-11 | 엘지이노텍 주식회사 | Light emitting device and light unit having the same |
DE102014108300B4 (en) * | 2014-06-12 | 2022-02-24 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelectronic semiconductor components |
GB201420452D0 (en) * | 2014-11-18 | 2014-12-31 | Mled Ltd | Integrated colour led micro-display |
KR20160113892A (en) * | 2015-03-23 | 2016-10-04 | 삼성전자주식회사 | Method of light emitting diode(LED) package |
US9412907B1 (en) * | 2015-04-17 | 2016-08-09 | Cree, Inc. | Graded vias for LED chip P- and N- contacts |
KR102388284B1 (en) * | 2015-05-26 | 2022-04-19 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device |
KR102382886B1 (en) * | 2015-05-26 | 2022-04-05 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | Light emitting device |
DE102015108545A1 (en) * | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for producing an optoelectronic component |
JP6692155B2 (en) * | 2015-12-15 | 2020-05-13 | スタンレー電気株式会社 | Semiconductor light emitting element array and vehicle lamp |
CN108475715B (en) * | 2016-01-05 | 2020-11-03 | 世迈克琉明有限公司 | Semiconductor light emitting element |
JP6697275B2 (en) * | 2016-01-22 | 2020-05-20 | スタンレー電気株式会社 | Semiconductor light emitting device, lighting device, and vehicle lighting device |
JP6990529B2 (en) * | 2017-05-25 | 2022-01-12 | スタンレー電気株式会社 | Semiconductor light emitting elements, semiconductor light emitting element arrays, semiconductor light emitting devices, and vehicle lamps |
EP3659188B1 (en) * | 2017-07-25 | 2022-10-19 | Lumentum Operations LLC | A single-chip series connected vcsel array |
FR3087942B1 (en) * | 2018-10-29 | 2021-09-17 | Commissariat Energie Atomique | MULTI-COLOR ELECTROLUMINESCENT DISPLAY DEVICE AND METHOD FOR MANUFACTURING SUCH A DEVICE |
-
2021
- 2021-05-13 WO PCT/US2021/032312 patent/WO2021231772A1/en active Application Filing
- 2021-05-13 JP JP2022569091A patent/JP2023524892A/en active Pending
- 2021-05-13 CN CN202180049164.1A patent/CN115868034B/en active Active
- 2021-05-13 EP EP21803213.4A patent/EP4150679A4/en active Pending
- 2021-05-13 KR KR1020227044010A patent/KR102581156B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102410895B1 (en) | 2019-03-29 | 2022-06-23 | 루미레즈 엘엘씨 | A light emitting diode (LED) lighting system comprising a panel of light emitting diode (LED) arrays including a plurality of backplanes embedded in a substrate and a backplane embedded in a substrate |
Also Published As
Publication number | Publication date |
---|---|
EP4150679A4 (en) | 2024-03-06 |
EP4150679A1 (en) | 2023-03-22 |
CN115868034A (en) | 2023-03-28 |
KR20230003632A (en) | 2023-01-06 |
JP2023524892A (en) | 2023-06-13 |
WO2021231772A1 (en) | 2021-11-18 |
CN115868034B (en) | 2024-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10957820B2 (en) | Monolithic, segmented light emitting diode array | |
US11563148B2 (en) | Light-emitting device with configurable spatial distribution of emission intensity | |
US11480315B2 (en) | Phosphor with light barriers | |
KR102651302B1 (en) | Light intensity adaptive led sidewalls | |
US11682752B2 (en) | Light-emitting device with nano-structured light extraction layer | |
US20190198720A1 (en) | Particle systems and patterning for monolithic led arrays | |
US11462666B2 (en) | Light-emitting device with configurable spatial distribution of emission intensity | |
KR102581156B1 (en) | Light-emitting device with configurable spatial distribution of emission intensity | |
US11725802B2 (en) | Phosphor with light barriers | |
US20230343908A1 (en) | Primary optics array for a light-emitting array | |
US10862007B1 (en) | Adhesive layer with varied material properties | |
US20230086869A1 (en) | Light emitting diodes comprising field plates | |
WO2024006262A2 (en) | Light-emitting device with reduced-area central electrode | |
WO2024006264A1 (en) | Light-emitting device with central electrode and optical cavity | |
WO2024006263A1 (en) | Light-emitting device with aligned central electrode and output aperture | |
KR20190019991A (en) | Semiconductor device | |
KR20190108893A (en) | Semiconductor device package and lighting device including the same | |
KR20180110776A (en) | Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus | |
KR20180126961A (en) | Laser diode, semiconductor device package, and object detecting apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |