KR102578709B1

KR102578709B1 - 인버터를 포함하는 표시장치

Info

Publication number: KR102578709B1
Application number: KR1020180130906A
Authority: KR
Inventors: 장용호; 구형준
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-10-30
Filing date: 2018-10-30
Publication date: 2023-09-15
Also published as: KR20200048632A

Abstract

본 발명은 인버터를 포함하는 표시장치에 관한 것으로서, 내부 트랜지스터의 턴-오프 특성을 강화시킴으로써 누설 전류를 방지하여 안정적인 출력 신호를 출력할 수 있는 인버터를 포함하는 표시장치에 관한 것이다.

Description

인버터를 포함하는 표시장치{A Display comprising an inverter}

표시장치는 게이트 드라이버와 데이터 드라이버를 포함하며, 게이트 드라이버와 데이터 드라이버는 출력을 순차적으로 발생시키는 쉬프트 레지스터를 기본 구성으로 포함한다.

쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들을 구비하고, 각 스테이지는 다수의 박막 트랜지스터로 구성된다. 각 스테이지의 출력은 각 게이트 라인에 스캔 펄스로 공급되며, 다른 스테이지를 제어하는 제어 신호로도 공급된다. 각 스테이지는 출력을 발생시키는 출력부, 출력부를 제어하는 제어부로 구성되며, 제어부는 출력부의 제 1 노드 전압을 반전시켜 제 2 노드로 공급하는 인버터를 구비한다.

일반적으로 N 타입의 TFT가 적용되는 인버터 동작에서, 특정 TFT의 게이트 전압이 저전위 전압이 인가되는 소스 전극 전압보다 낮아지지 않아 문제가 되는 경우가 있다. 즉, 게이트 전압으로 로우 전압이 인가되는 경우 TFT가 논리적으로는 턴-오프되더라도 게이트-소스 전압(Vgs)이 0V 보다 커지는 경우에는(Vgs>0) 누설전류가 흐르게 된다. 또한, TFT의 문턱 전압(Vth)이 음으로 쉬프트하는 경우에는 누설 전류가 더욱 커지게 되어 인버터가 정상으로 동작하지 않는 문제점이 있다.

본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 내부 트랜지스터의 턴-오프 특성을 강화시킴으로써 누설 전류를 방지하여 안정적인 출력 신호를 출력할 수 있는 인버터를 포함하는 표시장치를 제공하고자 한다.

본 발명에 따르면 하이 전압 및 로우 전압에 연결되고, 입력 전압을 반전시켜 출력 전압을 출력하는 인버터로서, 상기 하이 전압에 의해 제어되고 상기 하이 전압에 연결되는 제 1 TFT; 상기 제 1 TFT의 출력에 의해 제어되고 상기 하이 전압 및 상기 출력 전압에 연결되는 제 2 TFT; 상기 입력 전압에 의해 제어되고 상기 출력 전압에 연결되는 제 3 TFT; 상기 입력 전압에 의해 제어되고 상기 제 2 TFT에 연결되는 제 4 TFT; 상기 입력 전압에 의해 제어되고 상기 로우 전압에 연결되는 제 5 TFT; 및 상기 출력 전압에 의해 제어되고 상기 출력 전압, 상기 제 3 TFT 및 상기 제 4 TFT에 연결되는 제 6 TFT를 포함하는 인버터가 제공된다.

상기 입력 전압이 게이트 온 레벨 전압인 경우, 상기 제 5 TFT 및 상기 제 3 TFT를 통해 상기 로우 전압이 상기 출력 전압으로 출력된다.

상기 입력 전압이 게이트 오프 레벨 전압인 경우, 상기 제 2 TFT를 통해 상기 하이 전압이 상기 출력 전압으로 출력되고, 상기 출력 전압에 의해 상기 제 6 TFT가 턴-온된다.

상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 6 TFT를 통해 상기 제 3 TFT의 소스 전극에 전달되어 상기 제 3 TFT의 소스 전극의 전압이 상승한다.

상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 6 TFT를 통해 상기 제 4 TFT의 소스 전극에 전달되어 상기 제 4 TFT의 소스 전극의 전압이 상승한다.

본 발명에 따르면 하이 전압 및 로우 전압에 연결되고, 입력 전압을 반전시켜 출력 전압을 출력하는 인버터로서, 상기 하이 전압에 의해 제어되고 상기 하이 전압에 연결되는 제 1 TFT; 상기 제 1 TFT의 출력에 의해 제어되고 상기 하이 전압 및 상기 출력 전압에 연결되는 제 2 TFT; 상기 입력 전압에 의해 제어되고 상기 출력 전압에 연결되는 제 3 TFT; 상기 입력 전압에 의해 제어되고 상기 제 2 TFT에 연결되는 제 4 TFT; 상기 입력 전압에 의해 제어되고 상기 로우 전압에 연결되는 제 5 TFT; 및 상기 제 1 TFT의 출력에 의해 제어되고 상기 출력 전압, 상기 제 3 TFT 및 상기 제 4 TFT에 연결되는 제 6 TFT를 포함하는 인버터가 제공된다.

상기 입력 전압이 게이트 오프 레벨 전압인 경우, 상기 제 2 TFT를 통해 상기 하이 전압이 상기 출력 전압으로 출력되고, 상기 제 1 TFT를 통해 출력되는 상기 하이 전압으로 인해 상기 제 6 TFT가 턴-온된다.

본 발명에 따르면 하이 전압 및 로우 전압에 연결되고, 입력 전압을 반전시켜 출력 전압을 출력하는 인버터로서, 상기 하이 전압에 의해 제어되고 상기 하이 전압 및 상기 출력 전압에 연결되는 제 1 TFT; 상기 입력 전압에 의해 제어되고 상기 출력 전압에 연결되는 제 2 TFT; 상기 입력 전압에 의해 제어되고 상기 로우 전압에 연결되는 제 3 TFT; 및 상기 출력 전압에 의해 제어되고 상기 출력 전압 및 상기 제 2 TFT에 연결되는 제 4 TFT를 포함하는 인버터가 제공된다.

상기 입력 전압이 게이트 온 레벨 전압인 경우, 상기 제 3 TFT 및 상기 제 2 TFT를 통해 상기 로우 전압이 상기 출력 전압으로 출력된다.

상기 입력 전압이 게이트 오프 레벨 전압인 경우, 상기 제 1 TFT를 통해 상기 하이 전압이 상기 출력 전압으로 출력되고, 상기 출력 전압에 의해 상기 제 4 TFT가 턴-온된다.

상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 4 TFT를 통해 상기 제 2 TFT의 소스 전극에 전달되어 상기 제 3 TFT의 소스 전극의 전압이 상승한다.

본 발명에 따르면, 인버터 내부의 트랜지스터의 턴-오프 특성이 강화됨으로써 누설 전류가 방지되어 인버터는 안정적인 출력 신호를 출력할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.
도 2는 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터를 나타내는 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.
도 4는 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.
도 5는 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터의 동작을 보충 설명하기 위한 도면이다.
도 6은 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터를 나타내는 도면이다.
도 7은 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.
도 8은 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.
도 9는 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터의 동작을 보충 설명하기 위한 도면이다.
도 10은 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터를 나타내는 도면이다.
도 11은 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.
도 12는 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.
도 13은 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터의 동작을 보충 설명하기 위한 도면이다.

이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.

도 1은 본 발명의 실시예에 따른 표시장치를 나타내는 도면이다.

도 1을 참조하면, 본 발명의 실시예에 따른 표시장치는, 표시패널(PANEL), 데이터 드라이버(DD), 게이트 드라이버(GD) 및 타이밍 컨트롤러(TC)를 포함한다.

표시패널(PANEL)은 가로 i개 및 세로 j개의 복수개의 픽셀(PXL)들을 포함한다. 표시패널(PANEL)은 i개의 데이터 라인들(DL1 내지 DLi)을 통해 데이터 드라이버(DD)와 연결된다. 표시패널(PANEL)은 j개의 게이트 라인들(GL1 내지 GLj)을 통해 게이트 드라이버(GD)와 연결된다. 즉, 하나의 수직 라인을 따라 배열된 j개의 픽셀(PXL)들은 하나의 데이터 라인(DL1, DL2 등)에 공통으로 접속된다. 또한, 하나의 수평 라인을 따라 배열된 i개의 픽셀(PXL)들은 하나의 게이트 라인(GL1, GL2 등)에 공통으로 접속된다. 복수개의 픽셀(PXL)들은 적색 화상을 표시하기 위한 복수개의 적색 픽셀(R)들, 녹색 화상을 표시하기 위한 복수개의 녹색 픽셀(G)들 및 청색 화상을 표시하기 위한 복수개의 청색 픽셀(B)들을 포함한다. 이러한 복수개의 픽셀(PXL)들은 표시패널(PANEL)의 표시부에 매트릭스 형태로 배열된다. 복수개의 픽셀(PXL)들 각각은 박막트랜지스터(Thin Film Transistor, TFT) 및 픽셀전극을 포함한다. 이러한 박막트랜지스터의 게이트 전극은 픽셀이 연결된 게이트 라인에 연결되고, 박막트랜지스터의 드레인 전극은 픽셀이 연결된 데이터 라인에 연결되고, 박막트랜지스터의 소스 전극은 픽셀 전극에 연결된다.

표시패널(PANEL)은 픽셀(PXL)의 픽셀회로의 구성에 따라 액정 표시패널로 구현되거나 유기 발광 표시패널 등으로 구현된다. 예를 들어, 표시패널(PANEL)이 액정 표시패널로 구현되는 경우 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 동작하게 된다. 다른 예를 들어, 표시패널(PANEL)이 유기 발광 표시패널로 구현되는 경우 전면 발광(Top-Emission) 방식 또는 배면 발광(Bottom-Emission) 방식으로 동작하게 된다. 표시장치의 표시패널(PANEL)은 액정 표시패널, 유기 발광 표시패널, 전기 영동 표시패널, 플라즈마 표시패널 등이 선택될 수 있다. 그러나 본 발명은 어느 하나에 한정되는 것이 아님이 이해되어야 한다.

하나의 실시예에 따르면, 픽셀(PXL)들은 표시패널(PANEL) 상에 스트라이프(stripe) 구조로 형성될 수 있다. 이 경우, 하나의 픽셀(PXL)은 적색 서브 픽셀, 녹색 서브 픽샐, 및 청색 서브 픽셀을 포함할 수 있고, 나아가 백색 서브 픽셀을 더 포함할 수 있다.

다른 실시예에 따르면, 픽셀(PXL)들은 표시패널(PANEL) 상에 펜타일(pentile) 구조로 형성될 수 있다. 이 경우, 하나의 픽셀(PXL)은 평면적으로 다각 형태로 배치된 하나의 적색 서브 픽셀, 2개의 녹색 서브 픽셀, 및 하나의 청색 서브 픽셀들을 포함할 수 있다. 예를 들어, 펜타일 구조를 갖는 픽셀(PXL)들은 하나의 적색 서브 픽셀, 2개의 녹색 픽셀, 및 하나의 청색 서브 픽셀들이 평면적으로 팔각 형태를 가지도록 배치될 수 있고, 이 경우 청색 서브 픽셀이 가장 큰 크기를 가지며 녹색 서브 픽셀이 가장 작은 크기를 가질 수 있다.

각각의 픽셀은 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간의 순서로 동작하여 데이터 라인(DL)에 공급되는 데이터 전압에 대응하는 데이터 전류에 의해 발광한다.

데이터 드라이버(DD)는 화상을 표시하기 위한 i개의 화상 데이터들을 i개의 데이터 라인들(DL1 내지 DLi)로 전송한다. 데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터 화상 데이터들을 수신하여 데이터 라인들(DL1 내지 DLi)로 전송한다. 즉, 데이터 드라이버(DD)는 게이트 드라이버(GD)에 의해 구동되는 하나의 수평 라인(GL1, GL2 등)의 i개의 화소들에 해당하는 적색, 녹색 및 청색 화상 데이터들을 데이터 라인들(DL1 내지 DLi)을 통해 표시패널(PANEL)에 전송한다. 이 때, 데이터 드라이버(DD)는 i개의 화상 데이터들을 하나의 수평기간(1H) 동안 두 번에 나누어 순차적으로 출력할 수 있다. 즉, i개의 화상 데이터들 중 일부의 화상 데이터들을 하나의 수평 기간의 전반 기간(1/2H) 동안 동시에 출력하고, 하나의 수평 기간의 후반 기간(2/2H) 동안 동시에 출력한다.

게이트 드라이버(GD)는 하나의 프레임 기간 동인 j개의 게이트 라인들(GL1 내지 GLj)을 순차적으로 구동하여 각 게이트 라인이 구동되는 매 수평기간마다 해당하는 게이트 라인에 공통으로 접속된 i개의 픽셀(PXL)들을 구동한다. 게이트 드라이버(GD)는 각 게이트 라인(GL1 내지 GLi)에 순차적으로 게이트 신호를 공급한다. 또한, 게이트 드라이버(GD)는 각 픽셀(PXL)의 초기화 구간, 샘플링 구간, 오프셋 전압 형성 구간, 데이터 라이팅 구간, 및 발광 구간 각각마다 결정된 전압 레벨을 갖는 제어 신호를 각 픽셀(PXL)에 공급할 수 있다. 이러한 제어 신호는 초기화 신호, 샘플링 신호, 스캔 신호, 발광 신호를 포함할 수 있다.

하나의 실시예에 따르면, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 스캔 신호를 생성하여 게이트 라인에 공급한다. 또한, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 초기화 신호를 생성하여 센싱 라인에 공급한다. 또한, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 샘플링 제어 신호를 생성하여 레퍼런스 라인에 공급한다. 또한, 게이트 드라이버(GD)는 동일한 주기를 가지면서 위상이 순차적으로 쉬프트되는 캐리 신호를 생성하고, 서로 다른 적어도 2개의 캐리 신호를 기초로 서로 위상 차이를 갖는 제 1게이트 오프 전압 레벨과 제 2게이트 오프 전압 레벨을 포함하는 발광 신호를 생성하여 발광 라인에 공급한다.

이와 같은 게이트 드라이버(GD)는 픽셀(PXL)의 박막 트랜지스터의 제조 공정과 함께 기판의 좌측 및/또는 우측의 비표시 영역에 형성될 수 있다. 예를 들면, 게이트 드라이버(GD)는 기판의 좌측 비표시 영역에 형성되고 싱글 피딩(single feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL)에 스캔 제어 신호를 공급할 수 있다. 다른 예를 들면, 게이트 드라이버(GD)는 기판의 좌측 및 우측의 비표시 영역에 형성되고, 더블 피딩(double feeding) 방식에 따라 동작하여 복수의 게이트 라인(GL) 각각에 스캔 제어 신호를 공급할 수 있다. 다른 예를 들면, 게이트 드라이버(GD)는 기판의 좌측 및 우측의 비표시 영역에 형성되고, 더블 피딩 방식의 인터레이싱(interlacing) 방식에 따라 동작하의 복수의 게이트 라인(GL) 각각에 스캔 제어 신호를 공급할 수 있다.

타이밍 컨트롤러(TC)는 호스트 시스템으로부터 화상 데이터를 수신한다. 호스트 시스템으로부터 입력되는 수직 동기신호(V_Sync), 수평 동기신호(H_Sync), 데이터 인에이블 신호(DE), 메인 클록신호(Pixel Clock) 등의 타이밍 신호를 기반으로 데이터 드라이버(DD)와 게이트 드라이버(GD)의 동작 타이밍을 제어한다.

게이트 드라이버(GD)와 데이터 드라이버(DD)는 출력을 순차적으로 발생시키는 쉬프트 레지스터를 포함한다. 쉬프트 레지스터는 서로 종속적으로 연결된 다수의 스테이지들을 구비하고, 각 스테이지는 다수의 박막 트랜지스터로 구성될 수 있다. 각 스테이지의 출력은 각 게이트 라인에 스캔 펄스로 공급되며 다른 스테이지를 제어하는 제어 신호가 공급된다. 각 스테이지는 출력을 발생시키는 출력부와 출력부를 제어하는 제어부를 포함하고, 제어부는 출력부의 제 1 노드 전압을 반전시켜 제 2 노드로 공급하는 인버터를 포함한다. 데이터 드라이버의 각 스테이지는 출력부의 출력을 반전시켜 발광 제어 신호로 출력하는 인버터를 포함한다. 인버터는 내부 제어 노드의 논리 상태에 따라 입력 전압을 반전시켜 출력으로 발생시키는 다수의 TFT로 구성된다.

또한, 본 발명에 따른 표시장치는 텔레비전, 셋톱박스, 네비게이션, 영상 플레이어, 블루레이 플레이어, 개인용 컴퓨터, 웨어러블 디바이스, 홈시어터, 모바일폰 및 가상현실 표시장치(Virtual Reality: VR) 등과 같이 소형, 중형 또는 대형으로 구현 가능하다.

도 2는 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터를 나타내는 도면이다.

도 3은 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.

도 4는 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.

도 5는 본 발명의 제 1 실시예에 따른 표시장치에 포함되는 인버터의 동작을 보충 설명하기 위한 도면이다.

도 2 내지 도 5를 참조하여 본 발명의 제 1 실시예에 따른 표시장치를 설명하기로 한다.

제 1 실시예에 따른 표시장치의 인버터는 하이 전압(VH), 로우 전압(VL), 입력 전압(Q), 및 출력 전압(QB)에 연결된다.

제 1 실시예에 따른 인버터는 6개의 TFT(T1 내지 T6)를 포함한다.

제 1 TFT(T1)는 게이트 전극이 하이 전압(VH)에 연결되며, 드레인 전극이 하이 전압(VH)에 연결되고, 소스 전극이 제 2 TFT(T2)의 게이트에 연결된다. 즉, 제 1 TFT(T1)은 하이 전압(VH)에 의해 제어되고 턴-온되는 경우 하이 전압(VH)을 출력한다.

제 2 TFT(T2)는 게이트 전극이 제 1 TFT(T1)의 소스 전극에 연결되고, 드레인 전극이 하이 전압(VH)에 연결되고, 소스 전극이 출력 전압(QB)에 연결된다. 즉, 제 2 TFT(T2)는 제 1 TFT(T1)의 출력에 의해 제어되고 턴-온되는 경우 하이 전압(VH)을 출력 전압(QB)으로 출력한다.

제 3 TFT(T3)는 게이트 전극이 입력 전압(Q)에 연결되고, 드레인 전극이 출력 전압(QB)에 연결되고, 소스 전극이 제 5 TFT(T5)의 드레인 전극에 연결된다. 즉, 제 3 TFT(T3)는 입력 전압(Q)에 의해 제어되고 턴-온되는 경우 제 5 TFT(T5)로부터 전달되는 로우 전압(VL)을 출력 전압(QB)으로 출력한다.

제 4 TFT(T4)는 게이트 전극이 입력 전압(Q)에 연결되고, 드레인 전극이 제 1 TFT(T1)의 소스 전극에 연결되고, 소스 전극이 제 5 TFT(T5)의 드레인 전극에 연결된다. 즉, 제 4 TFT(T4)는 입력 전압(Q)에 의해 제어된다.

제 5 TFT(T5)는 게이트 전극이 입력 전압(Q)에 연결되고, 드레인 전극이 제 3 TFT(T3)의 소스 전극에 연결되고, 소스 전극이 로우 전압(VL)에 연결된다. 즉, 제 5 TFT(T5)는 입력 전압(Q)에 의해 제어되고 턴-온되는 경우 로우 전압(VL)을 제 3 TFT(T3)로 전달한다.

제 6 TFT(T6)는 게이트 전극이 출력 전압(QB)에 연결되고, 드레인 전극이 출력 전압(QB)에 연결되고, 소스 전극이 제 3 TFT(T3) 및 제 4 TFT(T4)의 소스 전극에 연결된다. 즉, 제 6 TFT(T6)는 출력 전압(QB)에 의해 제어되고, 턴-온되는 경우 출력 전압(QB)의 일부를 제 3 TFT(T3)의 소스 전극과 제 4 TFT(T4)의 소스 전극으로 전달한다.

도 3을 참조하여, 하이 입력(Q=high)인 경우의 본 실시예에 따른 인버터의 동작을 설명하기로 한다.

제 1 TFT(T1)은 턴-온된다. 이는 제 1 TFT(T1)의 게이트 전극에는 하이 전압이 입력되기 때문이다. 대안적으로, 하이 입력(VH)의 파형을 게이트 오프 레벨로 제어함으로써 구현할 수 있다. 또는 본 실시예의 변형으로서, 제 1 TFT(T1)의 게이트 전극을 클록에 연결하고 당해 클록에 게이트 오프 레벨 전압을 입력함으로써 구현할 수도 있다.

제 2 TFT(T2)는 턴-온된다. 그 이유는 제 1 TFT(T1)이 턴-온되었기 때문이다.

제 3 TFT(T3)는 턴-온된다. 그 이유는 제 3 TFT(T3)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 온 레벨(high)가 입력되기 때문이다.

제 4 TFT(T4) 는 턴-온된다. 그 이유는 제 4 TFT(T4)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 온 레벨(high)가 입력되기 때문이다.

제 5 TFT(T5)는 턴-온된다. 그 이유는 제 5 TFT(T5)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 온 레벨(high)가 입력되기 때문이다.

인버터는 제 1 TFT(T1)에 비해 제 4 TFT(T4)와 제 5 TFT(T5)의 온 상태 저항이 작도록 구성되어 있고, 제 2 TFT(T2)에 비해 제 3 TFT(T3)의 온 상태 저항이 작도록 구성되어 있어, 로우 전압(VL)이 출력 전압(QB)에서 출력된다(QB=low). 즉, 턴-온되어 있는 제 5 TFT(T5) 및 제 3 TFT(T3)를 통해, 제 5 TFT(T5)의 소스 전극에 연결된 로우 전압(VL)이 출력 전압(QB)에서 출력된다.

제 6 TFT(T6)는 턴-오프된다. 그 이유는 제 6 TFT(T6)의 게이트 전극은 출력 전압(QB)에 연결되어 있고, 출력 전압(QB)는 게이트 오프 레벨(low)이기 때문이다.

결과적으로, 입력 전압(Q)이 하이 전압일 때, 출력 전압(QB)은 로우 전압으로써, 인버터의 동작이 구현된다.

도 4를 참조하여, 로우 입력(Q=low)인 경우의 본 실시예에 따른 인버터의 동작을 설명하기로 한다.

제 1 TFT(T1)은 턴-온된다. 그 이유는 제 1 TFT(T1)의 게이트 전극은 하이 전압(VH)에 연결되기 때문이다.

제 2 TFT(T2)는 턴-온된다. 그 이유는 제 1 TFT(T1)가 턴-온되어 제 2 TFT(T2)의 게이트 전극에 게이트 온 레벨이 전압(high)이 입력되기 때문이다.

제 3 TFT(T3)는 턴-오프된다. 그 이유는 제 3 TFT(T3)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 오프 레벨(low)이 입력되기 때문이다.

제 4 TFT(T4) 는 턴-오프된다. 그 이유는 제 4 TFT(T4)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 오프 레벨(high)이 입력되기 때문이다.

제 5 TFT(T5)는 턴-오프된다. 그 이유는 제 5 TFT(T5)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 오프 레벨(low)이 입력되기 때문이다.

이와 같은 TFT들의 동작에 따라서, 하이 전압(VH)이 출력 전압(QB)에서 출력된다(QB=high). 즉, 턴-온되어 있는 제 2 TFT(T2)를 통해, 하이 전압(VH)이 출력 전압(QB)에서 출력된다.

결과적으로, 입력 전압(Q)이 로우 전압일 때, 출력 전압(QB)은 하이 전압으로써, 인버터의 동작이 구현된다.

한편, 제 6 TFT(T6)는 턴-온된다. 그 이유는 제 6 TFT(T6)의 게이트 전극은 출력 전압(QB)에 연결되어 있고, 출력 전압(QB)는 게이트 온 레벨(high)이기 때문이다.

이에 따라, 출력 전압(QB)에서 출력되는 하이 전압의 일부가 제 6 TFT(T6)를 통해 제 3 TFT(T3) 및 제 4 TFT(T4)의 소스 단자에 입력되고, 결과적으로 제 3 TFT(T3)의 소스 단자와 제 4 TFT(T4)의 소스 단자는 일부 하이 전압의 상태로 플로팅될 수 있다. 제 6 TFT(T6)를 통해 전달되는 하이 전압의 일부는 제 6 TFT(T6)의 설계 사항에 따라서 그 정도를 제어할 수 있다.

이러한 동작 원리로 인해 제 3 TFT(T3)의 턴-오프 특성이 강화될 수 있다. 구체적으로, 제 3 TFT(T3)의 소스 전극을 일부 하이 전압 상태로 만듦으로써 제 3 TFT(T3)의 소스 전압을 종래보다 더 높은 상태로 유지할 수 있으므로, 제 3 TFT(T3)의 오프 상태를 더 강하게 유지시킬 수 있다. 이에 따라서, 제 3 TFT(T3)의 문턱전압이 음으로 치우진 경우에도, 제 3 TFT(T3)의 오프 상태가 유지될 수 있다.

또한, 이러한 동작 원리로 인해 제 4 TFT(T4)의 턴-오프 특성이 강화될 수 있다. 구체적으로, 제 4 TFT(T4)의 소스 전극을 일부 하이 전압 상태로 만듦으로써 제 4 TFT(T4)의 소스 전압을 종래보다 더 높은 상태로 유지할 수 있으므로, 제 4 TFT(T4)의 오프 상태를 더 강하게 유지시킬 수 있다. 이에 따라서, 제 4 TFT(T4)의 문턱전압이 음으로 치우진 경우에도, 제 4 TFT(T4)의 오프 상태가 유지될 수 있다.

이에 더하여, 본 실시예에 따른 인버터의 출력 전압을 안정화 시킬 수 있다. 구체적으로, 제 4 TFT(T4)의 오프 특성이 강화되어 누설 전류가 차단됨으로써 제 2 TFT(T2)의 게이트 전압이 떨어지는 문제가 발생하지 않으므로, 제 2 TFT(T2)의 게이트 전압이 안정적으로 유지될 수 있고 이에 따라 출력 전압(QB)에서 출력되는 하이 전압은 안정적으로 유지될 수 있다. 또한, 제 3 TFT(T3)의 오프 특성이 강화되어 누설 전류가 차단됨으로써 출력 전압(QB)에서 출력되는 하이 전압은 안정적으로 유지될 수 있다.

도 5를 참조하여, 로우 입력(Q=low)인 경우 본 실시예에 따른 턴-오프 특성 강화 및 인버터 출력 전압 안정화를 보충 설명하기로 한다.

도 5는 도 2 내지 도 4에 도시된 인버터에서 제 5 TFT(T6) 및 제 6 TFT(T6)가 제거된 인버터를 나타낸다.

입력 전압(Q)으로 게이트 오프 레벨(low)이 입력된 경우, 제 1 TFT(T1)과 제 2 TFT(T2)가 턴-온되어, 출력 전압(QB)에서 게이트 온 레벨(high)가 출력되는 것은 전술한 바와 같다. 또한, 제 3 TFT(T3)와 제 4 TFT(T4)가 턴-오프되는 것은 전술한 바와 같다. 하지만, 이 경우에 제 4 TFT(T4)의 게이트 전극은 로우 전압 레벨(Q=low)인 동시에 소스 전극 역시도 로우 전압 레벨(VL=low)이 된다. 즉, 제 4 TFT(T4)의 소스 전극은, 도 2 내지 도 4의 경우와 달리, 높은 전압으로 유지되지 않으므로 제 4 TFT(T4)의 문턱 전압이 음으로 치우치는 경우에는 제 4 TFT(T4)에는 누설 전류가 흐르게 된다. 이에 따라서, 제 2 TFT(T2)의 게이트 전극의 전압 레벨은 높은 전압을 유지하지 못하고 떨어지게 되어 결과적으로 출력 전압(QB)의 게이트 온 레벨 출력의 안정성을 해치게 된다. 또한, 제 3 TFT(T3)의 문턱 전압이 음으로 치우치는 경우, 누설 전류가 흐르게 되어 결과적으로 출력 전압(QB)의 게이트 온 레벨 출력의 안정성을 해치게 된다.

도 6은 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터를 나타내는 도면이다.

도 7은 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.

도 8은 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.

도 9는 본 발명의 제 2 실시예에 따른 표시장치에 포함되는 인버터의 동작을 보충 설명하기 위한 도면이다.

도 6 내지 도 9를 참조하여 본 발명의 제 2 실시예에 따른 표시장치를 설명하기로 한다.

제 2 실시예에 따른 표시장치의 인버터는 하이 전압(VH), 로우 전압(VL), 입력 전압(Q), 및 출력 전압(QB)에 연결된다.

제 2 실시예에 따른 인버터는 6개의 TFT(T1 내지 T6)를 포함한다.

제 5 TFT(T5)는 게이트 전극이 입력 전압(Q)에 연결되고, 드레인 전극이 제 4 TFT(T4)의 소스 전극에 연결되고, 소스 전극이 로우 전압(VL)에 연결된다. 즉, 제 5 TFT(T5)는 입력 전압(Q)에 의해 제어되고 턴-온되는 경우 로우 전압(VL)을 제 3 TFT(T3)로 전달한다.

제 6 TFT(T6)는 게이트 전극이 제 1 TFT(T1)의 소스 전극에 연결되고, 드레인 전극이 출력 전압(QB)에 연결되고, 소스 전극이 제 4 TFT(T4)의 소스 전극에 연결된다. 즉, 제 6 TFT(T6)는 제 1 TFT(T1)의 출력에 의해 제어되고, 턴-온되는 경우 출력 전압(QB)의 일부를 제 3 TFT(T3)의 소스 전극과 제 4 TFT(T4)의 소스 전극으로 전달한다.

도 7을 참조하여, 하이 입력(Q=high)인 경우의 본 실시예에 따른 인버터의 동작을 설명하기로 한다.

제 6 TFT(T6)는 턴-오프된다. 그 이유는 제 6 TFT(T6)의 게이트 전극은 제 4 TFT(T4)의 드레인 전극에 연결되어 있고, 제 4 TFT(T4)의 드레인 전극은 게이트 오프 전압 레벨이기 때문이다.

도 8을 참조하여, 로우 입력(Q=low)인 경우의 본 실시예에 따른 인버터의 동작을 설명하기로 한다.

제 2 TFT(T2)는 턴-온된다. 그 이유는 제 1 TFT(T1)가 턴-온되어 제 2 TFT(T2)의 게이트 전극에 게이트 온 레벨 전압(high)이 입력되기 때문이다.

한편, 제 6 TFT(T6)는 턴-온된다. 그 이유는 제 6 TFT(T6)의 게이트 전극은 제 1 TFT(T1)의 소스 전극에 연결되어 있고, 제 1 TFT(T1)가 턴-온되어 제 6 TFT(T6)의 게이트 전극에 게이트 온 레벨 전압(high)이 입력되기 때문이다.

이러한 동작 원리로 인해 제 3 TFT(T4)의 턴-오프 특성이 강화될 수 있다. 구체적으로, 제 3 TFT(T3)의 소스 전극을 일부 하이 전압 상태로 만듦으로써 제 3 TFT(T3)의 소스 전압을 종래보다 더 높은 상태로 유지할 수 있으므로, 제 3 TFT(T3)의 오프 상태를 더 강하게 유지시킬 수 있다. 이에 따라서, 제 3 TFT(T3)의 문턱전압이 음으로 치우진 경우에도, 제 3 TFT(T3)의 오프 상태가 유지될 수 있다.

도 9를 참조하여, 로우 입력(Q=low)인 경우 본 실시예에 따른 턴-오프 특성 강화 및 인버터 출력 전압 안정화를 보충 설명하기로 한다.

도 9는 도 6 내지 도 8에 도시된 인버터에서 제 5 TFT(T6) 및 제 6 TFT(T6)가 제거된 인버터를 나타낸다.

입력 전압(Q)으로 게이트 오프 레벨(low)이 입력된 경우, 제 1 TFT(T1)과 제 2 TFT(T2)가 턴-온되어, 출력 전압(QB)에서 게이트 온 레벨(high)가 출력되는 것은 전술한 바와 같다. 또한, 제 3 TFT(T3)와 제 4 TFT(T4)가 턴-오프되는 것은 전술한 바와 같다. 하지만, 이 경우에 제 4 TFT(T4)의 게이트 전극은 로우 전압 레벨(Q=low)인 동시에 소스 전극 역시도 로우 전압 레벨(VL=low)이 된다. 즉, 제 4 TFT(T4)의 소스 전극은, 도 6 내지 도 8의 경우와 달리, 높은 전압으로 유지되지 않으므로 제 4 TFT(T4)의 문턱 전압이 음으로 치우치는 경우에는 제 4 TFT(T4)에는 누설 전류가 흐르게 된다. 이에 따라서, 제 2 TFT(T2)의 게이트 전극의 전압 레벨은 높은 전압을 유지하지 못하고 떨어지게 되어 결과적으로 출력 전압(QB)의 게이트 온 레벨 출력의 안정성을 해치게 된다. 또한, 제 3 TFT(T3)의 문턱 전압이 음으로 치우치는 경우, 누설 전류가 흐르게 되어 결과적으로 출력 전압(QB)의 게이트 온 레벨 출력의 안정성을 해치게 된다.

도 10은 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터를 나타내는 도면이다.

도 11은 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.

도 12는 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터의 동작을 나타내는 도면이다.

도 13은 본 발명의 제 3 실시예에 따른 표시장치에 포함되는 인버터의 동작을 보충 설명하기 위한 도면이다.

도 10 내지 도 13를 참조하여 본 발명의 제 3 실시예에 따른 표시장치를 설명하기로 한다.

제 3 실시예에 따른 표시장치의 인버터는 하이 전압(VH), 로우 전압(VL), 입력 전압(Q), 및 출력 전압(QB)에 연결된다.

제 3 실시예에 따른 인버터는 4개의 TFT(T1 내지 T4)를 포함한다.

제 1 TFT(T1)는 게이트 전극이 하이 전압(VH)에 연결되며, 드레인 전극이 하이 전압(VH)에 연결되고, 출력 전압(QB)에 연결된다. 즉, 제 1 TFT(T1)은 하이 전압(VH)에 의해 제어되고 턴-온되는 경우 하이 전압(VH)을 출력 전압(QB)으로 출력한다.

제 2 TFT(T2)는 게이트 전극이 입력 전압(Q)에 연결되고, 드레인 전극이 출력 전압(QB)에 연결되고, 소스 전극이 제 3 TFT(T3)의 드레인 전극에 연결된다. 즉, 제 2 TFT(T2)는 입력 전압(Q)에 의해 제어되고, 턴-온되는 경우 제 3 TFT(T3)로부터 전달되는 로우 전압(VL)을 출력 전압(QB)으로 출력한다.

제 3 TFT(T3)는 게이트 전극이 입력 전압(Q)에 연결되고, 드레인 전극이 제 2 TFT(T2)의 소스 전극에 연결되고, 소스 전극이 로우 전압(VL)에 연결된다. 즉, 제 3 TFT(T3)는 입력 전압(Q)에 의해 제어되고 턴-온되는 경우 로우 전압(VL)을 제 2 TFT(T2)로 전달한다.

제 4 TFT(T4)는 게이트 전극이 출력 전압(QB)에 연결되고, 드레인 전극이 출력 전압(QB)에 연결되고, 소스 전극이 제 2 TFT(T2)의 소스 전극에 연결된다. 즉, 제 4 TFT(T4)는 출력 전압(QB)에 의해 제어되고, 턴-온되는 경우 출력 전압(QB)의 일부를 제 2 TFT(T2)의 소스 전극으로 전달한다.

도 11을 참조하여, 하이 입력(Q=high)인 경우의 본 실시예에 따른 인버터의 동작을 설명하기로 한다.

제 2 TFT(T2)는 턴-온된다. 그 이유는 제 2 TFT(T2)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 온 레벨(high)가 입력되기 때문이다.

인버터는 제 1 TFT(T1)에 비해 제 2 TFT(T2)와 제 3 TFT(T3)의 온 상태 저항이 작도록 구성되어 있어, 로우 전압(VL)이 출력 전압(QB)에서 출력된다(QB=low). 즉, 턴-온되어 있는 제 3 TFT(T3) 및 제 2 TFT(T2)를 통해, 제 3 TFT(T3)의 소스 전극에 연결된 로우 전압(VL)이 출력 전압(QB)에서 출력된다.

제 4 TFT(T4)는 턴-오프된다. 그 이유는 제 4 TFT(T4)의 게이트 전극은 출력 전압(QB)에 연결되어 있고, 출력 전압(QB)에는 게이트 오프 레벨(low)이 출력되기 때문이다.

도 12를 참조하여, 로우 입력(Q=low)인 경우의 본 실시예에 따른 인버터의 동작을 설명하기로 한다.

제 2 TFT(T2)는 턴-오프된다. 그 이유는 제 2 TFT(T2)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 오프 레벨(low)이 입력되기 때문이다.

제 3 TFT(T3)는 턴-오프된다. 그 이유는 제 3 TFT(T3)의 게이트 전극은 입력 전압(Q)에 연결되어 있고, 입력 전압(Q)은 게이트 오프 레벨(high)이 입력되기 때문이다.

이와 같은 TFT들의 동작에 따라서, 하이 전압(VH)이 출력 전압(QB)에서 출력된다(QB=high). 즉, 턴-온되어 있는 제 1 TFT(T1)를 통해, 하이 전압(VH)이 출력 전압(QB)에서 출력된다.

한편, 제 4 TFT(T4)는 턴-온된다. 그 이유는 제 4 TFT(T4)의 게이트 전극은 출력 전압(QB)에 연결되어 있고, 출력 전압(QB)에는 게이트 온 레벨(high)이 출력되기 때문이다.

이에 따라, 출력 전압(QB)에서 출력되는 하이 전압의 일부가 제 4 TFT(T4)를 통해 제 2 TFT(T2)의 소스 단자에 입력되고, 결과적으로 제 2 TFT(T2)의 소스 단자는 일부 하이 전압의 상태로 플로팅될 수 있다. 제 2 TFT(T2)로 전달되는 하이 전압의 일부는 제 4 TFT(T4)의 설계 사항에 따라서 그 정도를 제어할 수 있다.

이러한 동작 원리로 인해 제 2 TFT(T2)의 턴-오프 특성이 강화될 수 있다. 구체적으로, 제 2 TFT(T2)의 소스 전극을 일부 하이 전압 상태로 만듦으로써 제 2 TFT(T2)의 소스 전압을 종래보다 더 높은 상태로 유지할 수 있으므로, 제 2 TFT(T2)의 오프 상태를 더 강하게 유지시킬 수 있다. 이에 따라서, 제 2 TFT(T2)의 문턱전압이 음으로 치우진 경우에도, 제 2 TFT(T2)의 오프 상태가 유지될 수 있다.

도 13을 참조하여, 로우 입력(Q=low)인 경우 본 실시예에 따른 턴-오프 특성 를 보충 설명하기로 한다.

도 13은 도 10 내지 도 12에 도시된 인버터에서 제 3 TFT(T3) 및 제 4 TFT(T4)가 제거된 인버터를 나타낸다.

입력 전압(Q)으로 게이트 오프 레벨(low)이 입력된 경우, 제 1 TFT(T1) 가 턴-온되어, 출력 전압(QB)에서 게이트 온 레벨(high)가 출력되는 것은 전술한 바와 같다. 또한, 제 2 TFT(T2) 가 턴-오프되는 것은 전술한 바와 같다. 하지만, 이 경우에 제 2 TFT(T2)의 게이트 전극은 로우 전압 레벨(Q=low)인 동시에 소스 전극 역시도 로우 전압 레벨(VL=low)이 된다. 즉, 제 2 TFT(T2)의 소스 전극은, 도 10 내지 도 12의 경우와 달리, 높은 전압으로 유지되지 않으므로 제 2 TFT(T2)의 문턱 전압이 음으로 치우치는 경우에는 제 2 TFT(T2)에는 누설 전류가 흐르게 된다.

이상에서 본 발명의 기본 사상을 반영한 실시예들을 설명하였다. 하지만, 본 명세서에서 명시한 실시예들 외에, 당업자의 수준에서 변형 가능한 모든 다른 실시예들 역시도 본 발명의 기술적 사상 내에 포함되는 것으로 이해되어야 한다. 예를 들어, 하나의 TFT는 직렬 또는 병렬로 구성되는 2개의 TFT로 변경될 수 있다. 예컨대, 제 1 TFT에는 다른 TFT가 직렬 또는 병렬로 구성되면서 동일한 제어 신호가 각각의 TFT의 게이트에 인가될 수 있다. 다른 예를 들어, TFT의 게이트 및 드레인에 하이 전압(VH)이 인가되는 예시는 해당 TFT의 드레인에 하이 전압(VH)이 인가되고, 게이트에 클록(CLK)이 인가될 수도 있다.

이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

VH: 하이 전압
VL: 로우 전압
Q: 입력 전압
QB: 출력 전압

Claims

하이 전압 및 로우 전압에 연결되고, 입력 전압을 반전시켜 출력 전압을 출력하는 인버터로서,
게이트 전극이 상기 하이 전압에 연결되고 드레인 전극이 상기 하이 전압에 연결되는 제 1 TFT;
게이트 전극이 상기 제 1 TFT의 소스 전극과 연결되고 드레인 전극이 상기 하이 전압에 연결되고 소스 전극이 상기 출력 전압에 연결되는 제 2 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 출력 전압에 연결되는 제 3 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 제1 TFT의 소스 전극에 연결되는 제 4 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 제3 TFT의 소스 전극에 연결되고 소스 전극이 상기 로우 전압에 연결되는 제 5 TFT; 및
게이트 전극이 상기 출력 전압에 연결되고 드레인 전극이 상기 출력 전압에 연결되고 소스 전극이 상기 제3 TFT의 소스 전극 및 상기 제4 TFT의 소스 전극에 연결되는 제 6 TFT를 포함하는,
인버터.
제 1 항에 있어서,
상기 입력 전압이 게이트 온 레벨 전압인 경우, 상기 제 5 TFT 및 상기 제 3 TFT를 통해 상기 로우 전압이 상기 출력 전압으로 출력되는,
인버터.
제 1 항에 있어서,
상기 입력 전압이 게이트 오프 레벨 전압인 경우,
상기 제 2 TFT를 통해 상기 하이 전압이 상기 출력 전압으로 출력되고,
상기 출력 전압에 의해 상기 제 6 TFT가 턴-온되는,
인버터.
제 3 항에 있어서,
상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 6 TFT를 통해 상기 제 3 TFT의 소스 전극에 전달되어 상기 제 3 TFT의 소스 전극의 전압이 상승하는,
인버터.
제 3 항에 있어서,
상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 6 TFT를 통해 상기 제 4 TFT의 소스 전극에 전달되어 상기 제 4 TFT의 소스 전극의 전압이 상승하는,
인버터.
하이 전압 및 로우 전압에 연결되고, 입력 전압을 반전시켜 출력 전압을 출력하는 인버터로서,
게이트 전극이 상기 하이 전압에 연결되고 드레인 전극이 상기 하이 전압에 연결되는 제 1 TFT;
게이트 전극이 상기 제 1 TFT의 소스 전극에 연결되고 드레인 전극이 상기 하이 전압에 연결되고 소스 전극이 상기 출력 전압에 연결되는 제 2 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 출력 전압에 연결되는 제 3 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 제1 TFT의 소스 전극에 연결되는 제 4 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 제4 TFT의 소스 전극에 연결되고 소스 전극이 상기 로우 전압에 연결되는 제 5 TFT; 및
게이트 전극이 상기 제 1 TFT의 소스 전극에 연결되고 드레인 전극이 상기 출력 전압에 연결되고 소스 전극이 상기 제 3 TFT의 소스 전극 및 상기 제 4 TFT의 소스 전극에 연결되는 제 6 TFT를 포함하는,
인버터.
제 6 항에 있어서,
상기 입력 전압이 게이트 온 레벨 전압인 경우, 상기 제 5 TFT 및 상기 제 3 TFT를 통해 상기 로우 전압이 상기 출력 전압으로 출력되는,
인버터.
제 6 항에 있어서,
상기 입력 전압이 게이트 오프 레벨 전압인 경우,
상기 제 2 TFT를 통해 상기 하이 전압이 상기 출력 전압으로 출력되고,
상기 제 1 TFT를 통해 출력되는 상기 하이 전압으로 인해 상기 제 6 TFT가 턴-온되는,
인버터.
제 8 항에 있어서,
상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 6 TFT를 통해 상기 제 3 TFT의 소스 전극에 전달되어 상기 제 3 TFT의 소스 전극의 전압이 상승하는,
인버터.
제 8 항에 있어서,
상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 6 TFT를 통해 상기 제 4 TFT의 소스 전극에 전달되어 상기 제 4 TFT의 소스 전극의 전압이 상승하는,
인버터.
하이 전압 및 로우 전압에 연결되고, 입력 전압을 반전시켜 출력 전압을 출력하는 인버터로서,
게이트 전극이 상기 하이 전압에 연결되고 드레인 전극이 상기 하이 전압에 연결되고 소스 전극이 상기 출력 전압에 연결되는 제 1 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 출력 전압에 연결되는 제 2 TFT;
게이트 전극이 상기 입력 전압에 연결되고 드레인 전극이 상기 제2 TFT의 소스 전극에 연결되고 소스 전극이 상기 로우 전압에 연결되는 제 3 TFT; 및
게이트 전극이 상기 출력 전압에 연결되고 드레인 전극이 상기 출력 전압에 연결되고 소스 전극이 상기 제 2 TFT의 소스 전극에 연결되는 제 4 TFT를 포함하는,
인버터.
제 11 항에 있어서,
상기 입력 전압이 게이트 온 레벨 전압인 경우, 상기 제 3 TFT 및 상기 제 2 TFT를 통해 상기 로우 전압이 상기 출력 전압으로 출력되는,
인버터.
제 11 항에 있어서,
상기 입력 전압이 게이트 오프 레벨 전압인 경우,
상기 제 1 TFT를 통해 상기 하이 전압이 상기 출력 전압으로 출력되고,
상기 출력 전압에 의해 상기 제 4 TFT가 턴-온되는,
인버터.
제 13 항에 있어서,
상기 출력 전압으로 출력되는 상기 하이 전압의 일부가 상기 제 4 TFT를 통해 상기 제 2 TFT의 소스 전극에 전달되어 상기 제 3 TFT의 소스 전극의 전압이 상승하는,
인버터.