KR102578431B1 - 와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로 - Google Patents

와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로 Download PDF

Info

Publication number
KR102578431B1
KR102578431B1 KR1020210054502A KR20210054502A KR102578431B1 KR 102578431 B1 KR102578431 B1 KR 102578431B1 KR 1020210054502 A KR1020210054502 A KR 1020210054502A KR 20210054502 A KR20210054502 A KR 20210054502A KR 102578431 B1 KR102578431 B1 KR 102578431B1
Authority
KR
South Korea
Prior art keywords
power control
digital power
control circuit
bonding
polarity
Prior art date
Application number
KR1020210054502A
Other languages
English (en)
Other versions
KR20220147400A (ko
KR102578431B9 (ko
Inventor
이성대
Original Assignee
베렉스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베렉스주식회사 filed Critical 베렉스주식회사
Priority to KR1020210054502A priority Critical patent/KR102578431B1/ko
Publication of KR20220147400A publication Critical patent/KR20220147400A/ko
Application granted granted Critical
Publication of KR102578431B1 publication Critical patent/KR102578431B1/ko
Publication of KR102578431B9 publication Critical patent/KR102578431B9/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 시분할 듀플렉스 (time division duplex, TDD) 방식의 통신 시스템에 사용되는 반도체 단일칩 초고주파 집적회로(microwave monolithic integrated circuit, MMIC) 부품의 전원을 디지털 방식으로 온/오프를 제어하는데 이용되는 디지털 전원 제어회로에 관한 것으로, 하나의 칩(chip 또는 die)에 구현된 디지털 전원 제어회로의 극성을 와이어 본딩(wire bonding) 방법을 이용하여 선택할 수 있는 MMIC 부품의 제조 기술이다.
MMIC 설계 시에는 디지털 전원 제어회로에 여분의 본딩 패드를 추가하여 액티브 로우 및 액티브 하이 등의 극성을 결정하지 않은 상태의 디지털 전원 제어회로를 설계하고, 웨이퍼 제작 후 반도체 패키지 어셈블리(package assembly) 공정에서 와이어 본딩 방법을 이용하여 여분의 본딩 패드를 선택적으로 연결함으로써, 액티브 로우 또는 액티브 하이 등의 디지털 전원 제어회로의 극성을 갖도록 하였다.
이로써, MMIC 부품의 제작을 위한 마스크 세트를 하나로 사용할 수 있고, MMIC 제조 원가를 낮추는 장점이 있다.

Description

와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로{Polarity Selectable Digital Power Control Circuit using Wire Bonding Technique}
본 발명은 시분할 듀플렉스(time division duplex, TDD) 방식의 통신 시스템에 사용되는 반도체 단일칩 초고주파 집적회로(microwave monolithic integrated circuit, MMIC) 부품의 전원을 디지털 방식으로 온/오프를 제어하는 회로에 관한 것이다.
이동통신의 기술이 기존의 3G(generation) CDMA(code division multiple access) 및 WCDMA(wideband CDMA)에서 4G(generation) LTE(long term evolution), LTE-A(advanced LTE) 및 5G 통신으로 세대를 거듭하며 발전하고 있다. 이와 함께 통신방식 또한 FDD(frequency division duplex, 주파수 분할 동시 송수신) 방식에서 TDD(time division duplex, 시분할 듀플렉스) 방식으로 변화되고 있다.
FDD 방식은 하나의 전송 매체에서 주파수를 분할하여 한 쌍의 상향 채널과 하향 통신 채널을 구성하고, 그 사이를 일정 보호 대역(guard band)으로 설정하여 두 채널을 구분하는 통신 방식이다. FDD 방식은 송신측과 수신측의 주파수대가 다르기 때문에 송수신 신호 간의 간섭을 최대한 방지할 수 있다.
TDD 방식은 동일한 주파수 대역에서 시간적으로 상향(uplink), 하향(downlink)을 교대로 배정하는 양방향 전송방식으로, 이론적으로, 상향 및 하향 신호를 각각 서로 다른 주파수 대역에 할당하는 FDD 방식보다 전송 효율이 높고, 타임슬롯의 동적 할당으로 비대칭(asymmetric)이나 버스터(bursty)한 애플리케이션 전송에 적합하다.
이와 같은 특징으로 인해, 4G 이후의 이동통신은 대용량의 신호를 빠르게 주고받을 수 있는 TDD 방식의 통신을 사용한다. 이러한 통신방식에 적용되는 시스템은 빠른 동작 시간 내에 송신과 수신을 번갈아 동작시키기 위해, 시스템의 스위칭 타임(switching time)이 시스템의 성능을 나타내는 중요한 지수가 된다. 시스템이 빠른 스위칭 타임을 가질 수 있도록, 시스템에 사용되는 부품들 또한 빠른 스위칭 타임의 성능이 요구된다. 이러한 시스템 성능의 요구에 따라, 현재의 이동통신용 부품에는 부품의 구동에 사용되는 구동용 전원이 사용되고, 구동 전원이 사용됨과 동시에 부품의 동작을 순간적으로 동작을 하지 못하도록 하는 부가 제어 전원을 사용한다. 이러한 부가 제어 전원을 셧다운(shutdown) 또는 파워 다운/오프 (power down/off) 전원이라 하며, 이는 디지털 방식으로 제어 가능하기 때문에 디지털 전원 제어회로라 칭한다.
도 1은 이동통신용 TDD 시스템에 사용되는 MMIC 부품의 일례에 대한 핀 구조(pin configuration)를 나타낸 것이다. 1번 핀(11)은 부품의 구동을 위한 MMIC의 입력 전원, 2번 핀(12)은 RF 입력, 7번 핀(13)은 RF 출력 및 MMIC의 출력 전원이고, 6번 핀(14)은 MMIC의 구동을 디지털 방식으로, 일시적으로 온/오프 제어할 수 있는 셧다운 전원, 즉 디지털 전원 제어용 전원을 나타낸다. 일례의 MMIC 부품을 구동시키기 위해서는 1번 핀에 일정 이상의 전압을 인가하고, 7번 핀에 주 전원을 인가하고, MMIC를 구동시킨 상태에서 2번 핀에 RF 입력을 주입하면, 7번 핀에 MMIC 부품의 RF 입력에 대한 RF 출력이 나타난다. 예를 들어, 도 1의 MMIC 부품으로 증폭기가 탑재되면, 입력 RF 신호가 증폭기의 증폭률만큼 증폭되어 출력 RF 신호가 7번 핀에 나타난다. MMIC 부품의 구동 중, 6번 핀의 디지털 전원 제어회로용 전원에 셧다운 전원이 임계점 이하 또는 이상의 전압이 인가되면, MMIC의 구동을 정상적으로 동작시키거나 혹은 일시적으로 정지시킬 수 있다.
디지털 전원 제어회로에 인가되는 전원은, 이동통신 시스템에 사용되는 디지털 제어를 위한 MCU(main control unit)에 인가되는 전압의 크기와 동일하다. 그리고 입력된 전압을 그대로 출력할 수 있고, 이러한 특성을 이용하여 다른 부품의 디지털 제어를 가능하게 한다. 이러한 MCU는 출력되는 전압의 크기에 따라 높고 낮음이 정의되는데, 그 높낮이(논리값)를 정의하는 전압 범위는 아래의 표 1과 같다.
전압 범위 높낮이 (논리값)
0 ~ 0.67V Low
1.17V ~ Vdd High
MCU 출력의 높낮이는 MMIC 부품의 디지털 전원 제어회로의 입력이 되어 MMIC의 구동을 디지털 방식으로 제어를 하고, 높낮이에 따라 디지털 전원 제어회로의 극성이 결정된다. 이 극성은 양전원(+) 혹은 음전원(-) 등으로 구분되는 것이 아니라, 출력의 논리값에 따라 구분한다. 즉, MCU 출력의 논리값이 로우(low)일 때에 MMIC가 정상적으로 구동하는 경우를 액티브 로우(active low)라고 하고, 하이(high)일 때 MMIC가 정상적으로 구동하는 경우를 액티브 하이(active high)라고 하여 구분한다. 디지털 전원 제어회로는 액티브 로우인 상태에서 구동되는 것이 일반적이지만, 액티브 하이의 상태에서 구동되는 경우도 많이 사용된다.
각각의 디지털 전원 제어회로의 극성에 따른 MMIC의 구동 제어의 원리를 도면을 참조하여 설명한다.
우선 액티브 로우의 극성을 갖는 디지털 전원 제어회로는 일종의 트랜지스터 인버터 형식으로 구성된다. 도 2는 액티브 로우의 극성을 갖는 디지털 전원 제어회로의 일례를 나타낸 것이다. 제1 트랜지스터(T1, 21)의 컬렉터에 제1 저항(R1, 23)이, 그리고 베이스에 제2 저항(R2, 25)이 직렬로 각각 연결되어 있으며, 컬렉터와 연결된 제1 저항(R1, 23))은 제1 연결 포트(P1, 22)와 연결되고, 베이스와 연결된 제2 저항(R2, 23)은 제2 연결 포트(P2, 24)와 연결된 형태이다.
도 3은 MMIC 증폭기(Amp, 31)와 도 2의 액티브 로우 극성의 디지털 전원 제어회로가 연결된 일례를 나타낸 것이다. 증폭기(31)의 출력은 Vcc(32)와 병렬 연결된 바이패스 커패시터(bypass capacitor, Cp, 33)와 직렬 연결된 초크 인덕터(choke inductor, Lc, 34)를 통해, 주전원(Vcc, 32)에 연결된다. 증폭기(31)의 출력에서 바이어스 저항(Rb, 35)에 의해 강하된 전압이 증폭기(31)의 입력 전원부(36)에 인가되어 증폭기(31)가 구동된다. 바이패스 커패시터(Cp)와 초크 인덕터(Lc)는 전원(Vcc)에서 발생되는 잡음을 제거하는 역할을 한다. RF 입력은 증폭기(31)의 RF 입력(RFin, 37)에 인가되어, 입력 직류 전원과 분리시키기 위한 입력 블록 커패시터(Cb1, 38)를 지나 증폭기(31)에 입력되고, 증폭기(31)를 통해 증폭된 신호가 증폭기(31)의 RF 출력(RFout, 39)으로 출력된다. 입력과 마찬가지로, 출력 직류와 RF 출력 신호를 분리하기 위해 출력 블록 커패시터(Cb2, 40)가 사용된다.
도 3에서 도 2와 같은 디지털 전원 제어회로의 제1 연결 포트(22)는 MMIC 증폭기(31)의 입력 전원부(36)에 연결된다. 디지털 전원 제어회로의 제2 연결 포트(24)에 1.17V 이상의 전압이 인가되면, 디지털 전원 제어회로의 제1 트랜지스터(T1, 21)가 턴온(turn on)되어 MMIC 증폭기(31)의 입력 전원부(36)는 제1 저항(R1, 23)과 제1 트랜지스터(T1, 21)를 통해 접지(27)로 바로 연결되고, MMIC 증폭기(31)에 입력 전원이 인가되지 않아 증폭기(31)의 구동이 차단된다. 제2 연결 포트(24)에 0.67V 이하의 전압이 인가되는 경우에는, 제1 트랜지스터(T1, 21)가 턴오프(turn off)되어 증폭기(31)의 입력 전원부(36)에 전원이 인가되므로, 증폭기(31)가 구동된다. 따라서 인버터 구동방식을 이용하여 디지털 전원 제어회로에 논리값이 로우인 전압이 인가되는 상태에서 증폭기(31)가 구동되어, 디지털 전원 제어회로는 액티브 로우의 극성을 갖는다.
도 3의 제1 저항(R1, 23)은 증폭기(31)와 디지털 전원 제어회로의 동작을 서로 분리(isolation)시키고, 제1 트랜지스터가 턴온되어 입력 전원과 접지가 연결될 때 전류가 증가되는 것을 억제하는 역할을 한다. 또한 제2 저항(R2, 25)은 제2 연결 포트에 인가되는 전압에 의해 전류 제어가 용이하게 하고, 디지털 전원 제어회로에 인가되는 전류를 최소화하는 역할을 한다. 이를 위해 제1 저항(R1, 23) 및 제2 저항(R2, 25)은 큰 저항값을 갖도록 하는 것이 바람직하다. 그리고 제1 커패시터(C1, 26)는 제2 연결 포트에서 혹시라도 인가되는 RF 신호 혹은 교류 신호를 배출하여, 디지털 전원 제어회로의 트랜지스터가 오작동할 수 있는 부분을 제거하는 역할을 한다.
그리고, MMIC 증폭기(31) 및 디지털 전원 제어회로에 사용되는 트랜지스터의 종류에 따라 구동용 바이어스의 형태가 달라진다. 가령 전계효과 트랜지스터(field effect transistor, FET) 계열이 사용되는 경우에는 전압이 되고, 바이폴라 트랜지스터(bipolar transistor) 계열이 사용되는 경우에는 전류가 된다. 어떤 계열이 사용되더라도 제1 및 제2 저항(R1, R2)은 큰 저항값을 갖도록 하는 것이 바람직하다.
액티브 하이의 극성을 갖는 디지털 전원 제어회로는 트랜지스터 인버터 2개가 직렬로 연결된 형태로 정의할 수 있다. 도 4는 액티브 하이의 극성을 갖는 디지털 전원 제어회로의 일례를 나타낸 것이다. 도 2의 트랜지스터 인버터 2개가 직렬로 연결된 형태로, 제1 연결 포트(P1, 43)에 전압이 인가되고 제2 연결 포트(P2, 44)에 전압이 인가되면, 제1 트랜지스터(T1, 41)가 턴온되어 제1 연결 포트를 통해 입력된 전원은 턴온된 제1 트랜지스터를 통해 접지(27)로 흐른다. 이 상태에서 제3 연결 포트(P3, 45)에 일정값 이상의 전압이 인가되면, 제2 트랜지스터(T2, 42)가 턴온되어 제1 트랜지스터(T1, 41)가 턴오프가 되는 형태의 동작을 하므로, 도 2의 디지털 전원 제어회로와는 반대로 액티브 하이의 극성을 갖게 된다. 이 경우 제2 저항(R2, 47)의 저항값이 작으면 제2 연결 포트에 입력된 전원은 제2 트랜지스터(T2, 42)를 통해 접지로 흐르게 되므로, 제2 저항의 저항값은 수 킬로 옴(KΩ) 이상의 높은 저항값을 갖도록 하는 것이 필요하다.
도 5는 액티브 하이 극성의 디지털 전원 제어회로와 MMIC 증폭기(31)가 연결된 일례를 나타낸 것이다. MMIC 증폭기(31)의 구동 방식은 도 3을 통해 설명한 증폭기(31)의 구동 방식과 동일하다. 다만 액티브 하이 극성의 디지털 전원 제어회로와 증폭기(31) 간의 연결방식에서, 도 3에서 설명한 액티브 로우 극성의 디지털 전원 제어회로를 적용하였을 때와 차이가 있다. 도 4에 표시된 제1 연결 포트(43)가 MMIC 증폭기(31)의 입력 전원부(36)에 연결되는 것은 도 3과 동일하다. 연결된 부분의 제1 저항(R1, 46)은 도 3의 제1 저항(R1, 23)과 동일한 역할을 하고, 제2 커패시터(C2, 50)는 제2 연결 포트에서 혹시라도 인가될 수 있는 RF 신호 혹은 교류 신호를 배출하여 디지털 전원 제어회로의 트랜지스터가 오작동할 수 있는 부분을 제거하는 역할을 한다. 도 4의 제2 연결 포트(44)는 MMIC 증폭기(31)의 출력 전원부(51)에 연결된다. 출력 전원부(51)에 연결된 제2 연결 포트로 많은 전류가 흘러 접지되어, 증폭기(31)가 정상적으로 구동을 하지 않고 RF 성능이 저하되는 것을 방지하기 위해, 높은 저항값의 제2 저항(R2, 47)를 사용하여야 한다. 그리고 증폭기(31)가 정상 동작을 하기 위해서는 상기에서 언급된 바와 같이 제3 연결 포트(45)에는 논리값 하이가 되기 위한 1.17V 이상의 전압이 인가되어야 한다. 그러면, 도 4의 구동방식과 같은 원리에 의해, 제1 트랜지스터(T1, 41)이 턴오프되어 증폭기(31)의 입력 전원부(36)에 전압이 인가되고, 증폭기(31)는 정상적으로 구동하게 된다. 또한 제4 저항(R4, 49)은 제3 연결 포트에 인가되는 전압에 의한 전류 제어가 용이하도록 하고, 디지털 전원 제어회로에 인가되는 전류를 최소화하는 역할을 한다. 위에서 살펴본 바와 같이 각각의 저항은 큰 저항값을 갖도록 하는 것이 바람직하다.
그러나 MMIC 증폭기(31)의 성능은 동일하고, 서로 다른 극성의 디지털 전원 제어회로를 갖는 제품을 개발하여 양산하는데 있어서, 디지털 전원 제어회로는 극성에 따라 트랜지스터의 연결 회로가 변화되기 때문에, MMIC 증폭기와 디지털 전원 제어회로를 하나의 마스크로 구성하여 제품화하기가 쉽지 않다. MMIC의 제작 특성을 고려할 때, 마스크 제작 이후에는, 하나의 마스크 상에 동일한 증폭기(31)에 대해 다른 극성을 갖는 디지털 전원 제어회로를 구성하기 위해 트랜지스터의 연결방식을 변경하는 것은 불가능하다. 따라서 동일한 증폭기(31)를 사용하더라도, 디지털 전원 제어회로의 극성이 다르면 서로 다른 마스크에 구성되어야 하고, MMIC 증폭기(31)가 제작되는 웨이퍼도 디지털 전원 제어회로의 극성에 따라 다르게 구성되어야 한다. 따라서 RF 성능이 동일한 증폭기(31)라 하더라도, 디지털 전원 제어회로의 극성에 따라 제품이 나누어지게 되고, 마스크 세트를 따로 사용하여야 하기 때문에 제조 원가가 상승하여 매출이익률이 감소될 수 있다.
본 발명은 동일한 MMIC 증폭기를 개발 및 제작함에 있어서 디지털 전원 제어회로의 극성에 따라, 각각의 극성에 따른 디지털 전원 제어회로에 대해 마스크 및 웨이퍼를 따로 사용하지 않고, 패키지(package) 공정에서 와이어 본딩(wire bonding) 옵션(option)으로 디지털 전원 제어회로의 극성을 선택함으로써, 마스크 및 웨이퍼의 분리사용에 대한 개발 및 제품 원가를 절감하는 것을 목적으로 한다.
구체적으로는, 디지털 전원 제어회로에 임의의 값보다 높은 전압 또는 낮은 전압을 인가함으로써, 이에 따라 MMIC 부품의 전원이 온 또는 오프가 되도록 하는데, 이를 위해 본 발명에서는 동일한 칩(chip 또는 die)에 구현되는 디지털 전원 제어회로의 극성을 와이어 본딩(wire bonding) 방법을 이용하여 선택할 수 있는 MMIC 부품을 제공하는 것을 목적으로 한다.
상기 기술적 과제를 달성하기 위해, 본 발명의 실시예에 따른 와이어 본딩을 이용하는 극성 선택이 가능한 디지털 전원 제어 회로는, 제1 트랜지스터의 컬렉터는, 제1 저항을 사이에 두고, 외부 회로에 연결되는 제1 연결 포트에 접속되고; 제1 트랜지스터의 베이스에, 제2 저항을 사이에 두고, 접속되는 제1 본딩 패드와; 외부 회로에 연결되는 제2 연결 포트에, 제3 저항을 사이에 두고, 접속되는 제2 본딩 패드와; 제2 트랜지스터의 컬렉터에 접속되는 제3 본딩 패드와; 디지털 전원 제어를 위한 신호가 입력되는 제3 연결 포트에, 제3 저항을 사이에 두고, 접속되는 제4 본딩 패드와; 제2 트랜지스터의 베이스에 접속되는 제5 본딩 패드를 포함하여 이루어지고, 디지털 전원 제어회로의 극성은 본딩 패드 간의 연결 상태에 따라 선택되고, 본딩 패드 간의 연결 중 적어도 하나는 반도체 패키징 공정 시에 와이어 본딩으로 연결된다.
본 발명의 실시예에 따른 와이어 본딩을 이용하는 극성 선택이 가능한 디지털 전원의 제어회로는, 본딩 패드 간의 연결을, 금속 배선 연결, 반도체 패키징 공정 시에 구현되는 와이어 본딩 연결, 및 단선 중 어느 하나로 할 수 있다.
본 발명의 실시예에 따른 와이어 본딩을 이용하는 극성 선택이 가능한 디지털 전원의 제어회로는, 제1 본딩 패드와 제4 본딩 패드 간의 연결을 반도체 패키징 공정 시에 구현되는 와이어 본딩으로 연결하고 나머지 본딩 패드 간의 연결은 단선함으로써, 디지털 전원 제어회로의 극성을 액티브 로우로 선택할 수 있다.
본 발명의 실시예에 따른 와이어 본딩을 이용하는 극성 선택이 가능한 디지털 전원의 제어회로는, 상기 제1 본딩 패드, 상기 제2 본딩 패드 및 상기 제3 본딩 패드 간의 연결 중 적어도 일부, 및 상기 제4 본딩 패드와 상기 제5 본딩 패드 간의 연결을 반도체 패키징 공정 시에 구현되는 와이어 본딩으로 연결함으로써, 디지털 전원 제어회로의 극성을 액티브 하이로 선택할 수 있다.
본 발명은, 디지털 전원 제어회로에 여분의 본딩 패드를 추가하여 반도체 부품의 패키지 공정에서 여분의 본딩 패드 간의 연결을 본딩 와이어를 추가하여 연결함으로써 극성을 선택하는 방법으로, 디지털 전원 제어회로의 극성은 MMIC의 웨이퍼 제작이 완료된 상태에서 결정되지 않고 패키지 공정 후에 결정되기 때문에, 극성에 따라 웨이퍼 제작을 위한 마스크 세트를 분리할 필요 없이 하나의 마스크 세트로 웨이퍼 제작은 동일하게 진행하고, 단지 패키지 공정에서 본딩 패드 간의 연결을 다르게 함으로써 극성을 변화시킬 수 있어서, 마스크 세트의 제작비용 및 관리비용을 절감할 수 있다.
도 1은 이동통신용 TDD 시스템에 사용되는 MMIC 부품의 일례에 대한 핀 구조(pin configuration)이다.
도 2는 액티브 로우의 극성을 갖는 디지털 전원 제어회로의 일례이다.
도 3은 MMIC 증폭기에 도 2의 액티브 로우 극성의 디지털 전원 제어회로를 연결한 일례의 회로도이다.
도 4는 액티브 하이의 극성을 갖는 디지털 전원 제어회로의 일례이다.
도 5는 액티브 하이 극성의 디지털 전원 제어회로와 MMIC 증폭기와의 연결예이다.
도 6은 본 발명의 실시예에 따라 도 4의 액티브 하이의 디지털 전원 제어회로에서 5개의 여분의 본딩 패드를 추가한 회로도이다.
도 7은 본 발명의 실시예에 따라 여분의 제1 및 제4 본딩 패드를 연결하여 액티브 로우의 극성을 갖도록 한 디지털 전원 제어회로이다.
도 8은 본 발명의 실시예에 따라 여분의 제1, 제2 및 제3 본딩 패드를 연결하고, 제4 및 제5 본딩 패드를 연결하여 액티브 하이 극성을 갖도록 한 디지털 전원 제어회로이다.
도 9는 본 발명에 실시예에 따른 극성 전환이 가능한 디지털 전원 제어회로와 증폭기가 연결된 회로도이다.
도 10은 본 발명에 실시예에 따른 디지털 전원 제어회로의 극성이 액티브 로우인 증폭기의 회로도이다.
도 11은 본 발명에 실시예에 따른 디지털 전원 제어회로의 극성이 액티브 하이인 증폭기의 회로도이다.
도 12는 본 발명에 실시예에 따른 디지털 전원 제어회로를 포함한 MMIC 증폭기의 마스크 레이아웃의 일례이다.
도 13은 와이어본딩을 이용하여 액티브 로우 극성의 디지털 전원 제어회로를 포함한 증폭기의 마스크 레이아웃의 일례이다.
도 14는 와이어본딩을 이용하여 액티브 하이 극성의 디지털 전원 제어회로를 포함한 증폭기의 마스크 레이아웃의 일례이다.
도 15는 액티브 로우 디지털 전원 제어회로의 제어전압(VSD)에 따른 MMIC 증폭기의 성능 변화를 나타낸 그래프이다.
도 15(a)는 제어전압(Vsd)에 따른 증폭기의 구동전류 변화를 나타낸 그래프이다.
도 15(b)는 0.5V의 제어전압에서 증폭기의 RF 성능(S-parameter)를 나타낸 그래프이다.
도 15(C)는 2V의 제어전압에서 증폭기의 RF 성능(S-parameter)를 나타낸 그래프이다.
도 16은 액티브 하이 디지털 전원 제어회로의 제어전압(VSD)에 따른 MMIC 증폭기의 성능 변화를 나타낸 그래프이다.
도 16(a)는 제어전압(Vsd)에 따른 증폭기의 구동전류 변화를 나타낸 그래프이다.
도 16(b)는 0.5V의 제어전압에서 증폭기의 RF 성능(S-parameter)를 나타낸 그래프이다.
도 16(C)는 2V의 제어전압에서 증폭기의 RF 성능(S-parameter)를 나타낸 그래프이다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 6은 본 발명의 일 실시예에 따라, 도 4의 액티브 하이의 디지털 전원 제어회로에서 5개의 여분의 본딩 패드를 추가한 회로도를 나타낸 것이다. 제1 트랜지스터(T1, 41)의 베이스 또는 게이트에 제3 저항(R3, 48)을 사이에 두고 연결된 제1 본딩 패드(Pad 1, 61), MMIC 증폭기의 출력 전원부에 연결되는 제2 연결 포트(44)에 제2 저항(R2, 47)을 사이에 두고 연결된 제2 본딩 패드(Pad 2, 62), 트랜지스터 T2(42)의 컬렉터 또는 드레인에 연결된 제3 본딩 패드(Pad 3, 63), 디지털 전원 제어를 위한 신호가 입력되는 제3 연결 포트(45)에 제4 저항(R4, 49)을 사이에 두고 연결된 제4 본딩 패드(Pad 4, 64), 트랜지스터 T2(42)의 베이스 또는 게이트에 연결된 제5 본딩 패드(Pad 5, 65)와 같이, 5개의 여분의 본딩 패드를 각각의 위치에 추가한 것이다. 도 6의 디지털 전원 제어회로에서는 제1 및 제2 트랜지스터와 제2 및 제3 연결 포트가 본딩 패드를 사이에 두고 서로 단선되어 있다. 이와 같이 MMIC의 웨이퍼 제작 시에는 디지털 전원 제어회로의 각 본딩 패드 간을 미연결 상태로 남겨 두었다가, 이후 패키지 공정에서 각 본딩 패드 간을 선택적으로 연결, 즉 연결하거나 단선함으로써, 디지털 전원 제어회로의 극성을 용도에 따라 선택할 수 있는 것이다.
도 7은 연결선을 이용하여 제1 본딩 패드(61)와 제4 본딩 패드(64)를 연결함으로써, 액티브 로우의 극성을 갖도록 한 디지털 전원 제어회로를 나타낸 것이다. 도 2에서의 제2 저항(R2, 25)은 도 7에서는 제3 저항(R3, 47)과 제4 저항(R4, 49)으로 분리되지만, 제3 저항(R3, 47)과 제4 저항(R4, 49)은 직렬 연결되므로 하나의 저항으로 이루어진 것으로 볼 수 있다. 다만 제3 저항(R3, 47)은 제1 트랜지스터(T1, 41)의 안정적인 동작과 RF 또는 AC(교류) 잡음 차단을 위해 사용되고, 제4 저항(R4, 49)은 디지털 전원 제어회로에 인가되는 전류를 낮게 하는 역할을 하기 때문에, 제4 저항(R4, 49)이 제3 저항(R3, 47)에 비해 더 큰 저항값을 가지게 된다. 일반적으로 제3 저항(R3, 47)은 100Ω 이하의 낮은 저항값을 사용하고, 제4 저항(R4, 49)은 3000Ω 이상의 높은 저항값을 사용한다.
그리고 도 7의 액티브 로우의 극성을 갖는 디지털 전원 제어회로에서는, 제2 연결 포트(44)와 제2 트랜지스터(T2, 42)는 증폭기(31)와 연결되는 부분이 없고, 제5 본딩 패드(65)에 인가되는 제어전압이 없기 때문에 제2 본딩 패드(62), 제3 본딩 패드(63) 및 제5 본딩 패드(65)는 사용되지 않는다.
도 8은 연결선을 이용하여 제1 본딩 패드(61), 제2 본딩 패드(62) 및 제3 본딩 패드(63)를 연결하고, 동시에 제4 본딩 패드(64)와 제5 본딩 패드(65)를 연결함으로써, 액티브 하이의 극성을 갖도록 한 디지털 전원 제어회로를 나타낸 것이다.
도 9는 본 발명에 따른 극성 전환이 가능한 디지털 전원 제어회로와 증폭기(31)가 연결된 회로도 일례를 나타낸 것이다. 도 9는 도 5에서 디지털 전원 제어회로 부분을 도 6과 같이 여분의 본딩 패드를 추가하고, 각 본딩 패드 사이를 선택적으로 연결함으로써, 디지털 전원 제어회로 극성이 변화되어 증폭기(31)의 구동을 제어할 수 있게 한 것이다.
도 10은 도 9에서 제1 본딩 패드(61)와 제4 본딩 패드(64)를 연결선(101)으로 연결함으로써, 디지털 전원 제어회로의 극성을 액티브 로우로 한 증폭기(31)의 회로도이다. 도 11은 도 9에서 제1 본딩 패드(61), 제2 본딩 패드(62) 및 제3 본딩 패드(63)를 제1 연결선(111)으로 연결하고. 제4 본딩 패드(64)와 제5 본딩 패드(65)를 제2 연결선(112)으로 연결함으로써, 디지털 전원 제어회로의 극성을 액티브 하이로 한 증폭기(31)의 회로도이다.
도 10과 도 11의 각 연결선은 패키지 공정 시에 본딩 와이어를 사용할 수 있고, 웨이퍼 제작 시에 금속배선을 사용할 수 있다. 그런데 한 종류의 연결선만을 사용하다고 하면, 본딩 와이어만을 사용하는 경우는, 도 11에서와 같이 액티브 하이의 극성을 구현하기 위해, 제1, 제2 및 제3 본딩 패드 중 어느 하나에는 두 개의 본딩 와이어가 접속되어야 하기 때문에, 본딩 패드의 사이즈가 커지는 문제가 발생한다. 또한, 금속 배선만을 사용하는 경우에는, 디지털 전원 제어회로의 극성에 따라 마스크 세트를 따로 구성해야 하기 때문에, 본 발명의 장점이 사라진다. 따라서 이와 같은 두 가지 문제를 해결하기 위해, 각각의 본딩 패드 연결 중 일부는 금속 배선으로 연결하고, 나머지 본딩 패드의 연결은 본딩 와이어로 연결할 수 있다.
본 발명의 디지털 전원 제어회로는 이동통신용 MMIC 부품의 외부회로에 적용되는데, 그 중에서 MMIC 증폭기의 소모전류가 많기 때문에, 시스템에서 MMIC 증폭기의 디지털 전원 제어 방식을 가장 많이 사용하고 있다. 본 발명의 디지털 전원 제어회로가 적용되는 외부회로에는 MMIC 증폭기 외에 믹서 및 오실레이터 등과 같은 MMIC 회로가 포함될 수 있다. 증폭기의 구동을 제어하기 위한 디지털 전원 제어회로를 포함하는 MMIC 증폭기는, 반도체를 이용하여 구현하기 위해 마스크 세트를 제작하여 반도체 웨이퍼 상에 제작된다. 반도체 공정, 특히 MMIC 공정상 칩 내부에 있는 여분의 본딩 패드를 서로 연결하기 위해 금속 선로 배선을 이용하면, 마스크 제작 시 설계된 회로의 마스크 레이아웃(layout)을 변경하지 않고서는 패드 간의 연결에 따른 극성 변경이 불가능하다.
이와 같은 문제를 해결하기 위해서는, 극성에 따라 금속 선로 배선을 따로 구비해야 하는데, 이 경우 마스크의 추가 제작이 필요하며, 개발 및 제작원가 절감의 효과가 없어진다. 따라서 하나의 마스크로도 두 가지 극성을 가질 수 있도록, 여분의 본딩 패드를 활용하여 와이어 본딩(wire bonding) 방법을 사용하는 것이 본 발명의 특징이다.
와이어 본딩 방법을 사용하여 MMIC 증폭기의 디지털 전원 제어회로의 극성을 변경하는 방법을 증폭기의 마스크 레이아웃 도면의 일례를 들어 설명한다.
도 12는 디지털 전원 제어회로를 포함한 MMIC 증폭기의 마스크 레이아웃의 일례를 나타낸 것이다. 체크무늬 영역의 증폭기 주회로부(121), 사선무늬 영역의 바이어스회로부(122) 및 3개의 투명영역으로 이루어진 디지털 전원 제어회로부(123) 등으로 구성되어 있다. 주회로부(121) 및 바이어스 회로부(122)는, 패키징 공정에서 사용되는 RF 입출력 및 직류 바이어스용 본딩 패드를 포함하고 있고, 디지털 전원 제어회로부(123)는 전원 제어용 본딩 패드(Pad C, 128) 외에 제1 본딩 패드(124), 제2 본딩 패드(125), 제4 본딩 패드(126) 및 제5 본딩 패드 5(127) 등의 여분의 본딩 패드를 포함하고 있다. 도 6의 제3 본딩 패드(63)는 제2 본딩 패드(125)와 제2 트랜지스터(T2)의 컬렉터가 연결용 금속 배선(129)을 통해 연결되어 있어서 생략되어 있고, 앞에서 살펴본 바와 같이 연결선으로서 본딩 와이어 또는 금속 배선 중 한 가지 방식만을 이용하는 경우 발생하는 단점이 보완되어 있다. 즉 회로에 대한 마스크 레이아웃 설계 시, 본 발명의 일례와 같이 금속 배선을 통해 직접 연결이 가능하면 여분의 본딩 패드를 생략할 수 있고, 본딩 패드의 크기를 크게 할 필요가 없다. 또한 이러한 경우, 와이어 본딩의 횟수를 줄일 수 있는 장점이 있다.
도 13은 와이어 본딩 방법을 이용하여 제1 본딩 패드(124)와 제4 본딩 패드(126)를 본딩 와이어(131)로 연결하여, 액티브 로우의 극성을 갖는 디지털 전원 제어회로를 구현한 증폭기의 마스크 레이아웃의 일례를 나타낸 것이다.
도 14는 와이어 본딩 방법을 이용하여 제1 본딩 패드(124)와 제2 본딩 패드(125)를 제1 본딩 와이어(141)로 연결하고, 제4 본딩 패드(126)와 제5 본딩 패드(127)를 제2 본딩 와이어(142)로 연결하여, 액티브 하이의 극성을 갖는 증폭기 마스크 레이아웃의 일례를 나타낸 것이다.
도 15는 도 13과 같이 본딩 와이어 연결을 통해 액티브 로우 극성을 갖게 한 디지털 전원 제어회로를 사용한 MMIC 증폭기의 성능 변화를 도시한 것이다. 도 15(a)는 디지털 전원 제어회로에 입력되는 제어전압(Vsd)의 크기에 따른 증폭기의 구동전류의 변화를 나타낸 것이다. 도 15(b)와 도 15(c)는 각각 0.5V 및 2V의 제어전압이 인가된 상태에서의 증폭기의 RF 성능(S-parameter)를 나타낸 것이다. 0.5V의 제어전압에서는 전류 및 RF 성능이 정상적으로 동작하지만, 2V의 제어전압에서는 전류가 134mA에서 2mA로 감소되고, 이득(S21)이 음수값이 나오는 등 RF 성능이 동작을 하지 못한다.
도 16은 도 14와 같이 본딩 와이어 연결을 통해 액티브 하이 극성을 갖게 한 디지털 전원 제어회로를 사용한 MMIC 증폭기의 성능 변화를 도시한 것이다. 도 16(a)는 디지털 전원 제어회로에 입력되는 제어전압(Vsd)의 크기에 따른 증폭기의 구동전류의 변화를 나타낸 것이다. 도 16(b)와 도 16(c)는 각각 0.5V 및 2V의 제어전압이 인가된 상태에서의 증폭기의 RF 성능(S-parameter)를 나타낸 것이다. 2V의 제어전압에서는 전류 및 RF 성능이 정상적으로 동작하지만, 0.5V의 제어전압에서는 전류가 134mA에서 2mA로 감소되고, 이득(S21)이 음수값이 나오는 등 RF 성능이 동작을 하지 못하여, 도 15와는 반대의 결과를 보인다.
본 발명에 따른 디지털 전원 제어회로의 극성 선택은 MMIC 증폭기의 일례를 들어 설명하였지만, 모든 MMIC 부품에 적용이 가능하다.
11 : MMIC 부품 일례의 1번 핀 12 : MMIC 부품 일례의 2번 핀
13 : MMIC 부품 일례의 7번 핀 14 : MMIC 부품 일례의 6번 핀
21 : 제1 트랜지스터 (T1) 22 : 제1 연결 포트(P1)
23 : 제1 저항(R1) 24 : 제2 연결 포트(P1)
25 : 제2 저항(R 2) 26 : 제1 커패시터(C1)
27 : 접지(GND) 31 : 증폭기
32 : Vcc 33 : 바이패스 커패시터(Cp)
34 : 초크 인덕터(Lc) 35 : 바이어스 저항(Rb)
36 : 입력 전원부 37 : RF 입력
38 : 입력 블록 커패시터(Cb1) 39 : RF 출력
40 : 출력 블록 커패시터(Cb2) 41 : 제1 트랜지스터(T1)
42 : 제2 트랜지스터(T2) 43 : 제1 연결 포트(P1)
44 : 제2 연결 포트(P2) 45 : 제3 연결 포트(P3)
46 : 제1 저항(R1) 47 : 제2 저항(R2)
48 : 제3 저항(R3) 49 : 제4 저항(R4)
50 : 제2 커패시터(C2) 51 : 출력 전원부
61, 124 : 제1 본딩 패드(Pad1) 62, 125 : 제2 본딩 패드(Pad2)
63 : 제3 본딩 패드(Pad3) 64, 126 : 제4 본딩 패드(Pad4)
65, 127 : 제5 본딩 패드(Pad5) 71, 101 : 연결선
81, 111 : 제1 연결선 82, 112 : 제2 연결선
121 : 주회로부 122 : 바이어스회로부
123 : 디지털 전원 제어회로부 128 : 제어용 본딩 패드
129 : 연결용 금속배선 131 : 본딩 와이어
141 : 제1 본딩 와이어 142 : 제2 본딩 와이어

Claims (7)

  1. 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로에 있어서,
    상기 디지털 전원 제어회로는,
    제1 트랜지스터의 컬렉터는, 제1 저항을 사이에 두고, 외부 회로에 연결되는 제1 연결 포트에 접속되고;
    상기 제1 트랜지스터의 베이스에, 제2 저항을 사이에 두고, 접속되는 제1 본딩 패드와;
    상기 외부 회로에 연결되는 제2 연결 포트에, 제3 저항을 사이에 두고, 접속되는 제2 본딩 패드와;
    제2 트랜지스터의 컬렉터에 접속되는 제3 본딩 패드와;
    디지털 전원 제어를 위한 신호가 입력되는 제3 연결 포트에, 제4 저항을 사이에 두고, 접속되는 제4 본딩 패드와;
    상기 제2 트랜지스터의 베이스에 접속되는 제5 본딩 패드를 포함하여 이루어지고,
    상기 디지털 전원 제어회로의 극성은 상기 제1 내지 제5 본딩 패드 간의 연결 상태에 따라 액티브 로우 또는 액티브 하이 중의 하나로 선택되고,
    상기 제1 내지 제5 본딩 패드 간의 연결 중 적어도 하나는 반도체 패키징 공정 시에 와이어 본딩으로 연결되는, 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로.
  2. 청구항 1에 있어서,
    상기 본딩 패드 간의 연결은, 금속 배선 연결, 반도체 패키징 공정 시에 구현되는 와이어 본딩 연결, 및 단선 중 어느 하나인, 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로.
  3. 청구항 1에 있어서,
    상기 제1 본딩 패드와 상기 제4 본딩 패드 간의 연결을 반도체 패키징 공정 시에 구현되는 와이어 본딩으로 연결하고 나머지 본딩 패드 간의 연결은 단선함으로써, 디지털 전원 제어회로의 극성은 액티브 로우로 선택되는, 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로.
  4. 청구항 1에 있어서,
    상기 제1 본딩 패드, 상기 제2 본딩 패드 및 상기 제3 본딩 패드 간의 연결 중 적어도 일부, 및 상기 제4 본딩 패드와 상기 제5 본딩 패드 간의 연결을 반도체 패키징 공정 시에 구현되는 와이어 본딩으로 연결함으로써, 디지털 전원 제어회로의 극성은 액티브 하이로 선택되는, 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로.
  5. 청구항 4에 있어서,
    상기 제1 본딩 패드, 상기 제2 본딩 패드 및 상기 제3 본딩 패드 간의 연결 중 나머지 일부는, 금속 배선으로 연결하는, 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로.
  6. 와이어 본딩을 이용한 극성 제어 가능한 디지털 전원 제어회로 제조 방법으로서,
    제1 트랜지스터의 컬렉터는, 제1 저항을 사이에 두고, 외부 회로에 연결되는 제1 연결 포트에 접속되고; 상기 제1 트랜지스터의 베이스에, 제2 저항을 사이에 두고, 접속되는 제1 본딩 패드와; 상기 외부 회로에 연결되는 제2 연결 포트에, 제3 저항을 사이에 두고, 접속되는 제2 본딩 패드와; 제2 트랜지스터의 컬렉터에 접속되는 제3 본딩 패드와; 디지털 전원 제어를 위한 신호가 입력되는 제3 연결 포트에, 제4 저항을 사이에 두고, 접속되는 제4 본딩 패드와; 상기 제2 트랜지스터의 베이스에 접속되는 제5 본딩 패드를 포함하여 이루어지는 디지털 전원 제어회로를 반도체 칩에 형성하는 단계와,
    상기 반도체 칩의 패키징 공정 시에, 상기 제1 내지 제5 본딩 패드 간의 연결 중 적어도 하나를 와이어 본딩으로 연결하는 단계를 포함하고,
    상기 디지털 전원 제어회로의 극성은 상기 제1 내지 제5 본딩 패드 간의 연결 상태에 따라 액티브 로우 또는 액티브 하이 중의 하나로 선택되는, 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로 제조 방법.
  7. 청구항 6에 있어서,
    상기 제1 내지 제5 본딩 패드 간의 연결은, 금속 배선 연결, 반도체 패키징 공정 시에 구현되는 와이어 본딩 연결, 및 단선 중 어느 하나인, 와이어 본딩을 이용한 극성 선택이 가능한 디지털 전원 제어회로 제조 방법.
KR1020210054502A 2021-04-27 2021-04-27 와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로 KR102578431B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210054502A KR102578431B1 (ko) 2021-04-27 2021-04-27 와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210054502A KR102578431B1 (ko) 2021-04-27 2021-04-27 와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로

Publications (3)

Publication Number Publication Date
KR20220147400A KR20220147400A (ko) 2022-11-03
KR102578431B1 true KR102578431B1 (ko) 2023-09-15
KR102578431B9 KR102578431B9 (ko) 2023-11-16

Family

ID=84040960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210054502A KR102578431B1 (ko) 2021-04-27 2021-04-27 와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로

Country Status (1)

Country Link
KR (1) KR102578431B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319550A (ja) 2003-04-11 2004-11-11 Hitachi Ltd 半導体装置
JP2020072468A (ja) * 2018-10-26 2020-05-07 株式会社村田製作所 電力増幅モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3433343B2 (ja) * 1998-03-23 2003-08-04 株式会社オーク製作所 電源制御回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319550A (ja) 2003-04-11 2004-11-11 Hitachi Ltd 半導体装置
JP2020072468A (ja) * 2018-10-26 2020-05-07 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
KR20220147400A (ko) 2022-11-03
KR102578431B9 (ko) 2023-11-16

Similar Documents

Publication Publication Date Title
US9680463B2 (en) System and method for a radio frequency switch
US10505537B2 (en) Radio frequency antenna switch
US6803680B2 (en) Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US8546980B2 (en) Radio-frequency module and radio communication system
US7902627B2 (en) Capacitive isolation circuitry with improved common mode detector
KR100418001B1 (ko) 고주파 전력누설의 영향이 억제된 고주파 무선 송수신기를 위한 고주파 집적회로
US7733187B2 (en) High frequency power amplifier
US8198951B2 (en) Capacitive isolation circuitry
DE10000319B4 (de) Hochfrequenz-Leistungsverstärker
US20160087624A1 (en) High frequency switch circuit
US6730953B2 (en) Apparatus, methods and articles of manufacture for a low control voltage switch
US9136690B1 (en) Front-end circuit with electro-static discharge protection
US6774725B2 (en) Power supply system for a high frequency power amplifier
US7330077B2 (en) Monolithically integrated power amplifier device
US10998720B2 (en) T-coil enhanced ESD protection with passive equalization
US10931246B2 (en) High-frequency amplifier circuitry and semiconductor device
US7667541B2 (en) Amplifier circuit and wireless communication device
JP2012129844A (ja) 高周波電力増幅装置
JP2015122628A (ja) スイッチング回路および半導体モジュール
US20080061871A1 (en) Power amplifier
US9698774B2 (en) 20V to 50V high current ASIC PIN diode driver
KR102578431B1 (ko) 와이어 본딩 기술을 이용한 극성 선택이 가능한 디지털 전원 제어회로
Vintola et al. Variable-gain power amplifier for mobile WCDMA applications
KR20200018850A (ko) 임피던스 조절이 가능한 mmic 증폭기의 바이어스 회로
US11848647B2 (en) Doherty amplifier

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]