KR102575690B1 - 초박막 전자여권 인레이 - Google Patents

Abstract

반도체 칩을 포함하는 칩온안테나 모듈, 상기 칩온안테나 모듈이 배치되는 베이스 시트, 상기 베이스 시트의 상면에 형성되며, 상기 칩온안테나 모듈로부터 기전력이 유기되는 제1 유도 코일, 그리고 상기 베이스 시트의 상면에 형성되며, 상기 제1 유도 코일에 연결되며, 상기 제1 유도 코일로부터 상기 기전력이 유도되는 제2 유도 코일를 포함하는 초박막 전자여권 인레이가 제공된다.

Description

초박막 전자여권 인레이{ULTRA THIN E-PASSPORT INLAY}

본 발명은 초박막 전자여권 인레이에 관한 것에 관한 것이다.

최근에는 마그네틱 스트립을 이용한 단순한 기능을 가진 카드형 단말(예를 들면, 신용카드, 교통카드, 출입카드 등)을 대체하여, 데이터 저장 기능을 갖는 반도체칩을 구비한 스마트 카드의 사용이 증대하고 있다.

이와 같은 스마트 카드는 종래에 단순한 데이터의 저장기능만을 이용하게 되었으나, 최근에는 반도체 칩의 소형화 및 저장 기능의 확대로 인하여 다양한 제품 등으로 확대 적용되고 있다.

특히 스마트 카드는 전자 여권 또는 전자화폐에 적용할 수 있어서 출입국시의 신분 확인과, 현금을 소지하지 않고서도 물건이나 서비스에 대한 구매대금 또는 요금지불이 가능하며, 기존의 마그네틱 카드를 대체하여 신용카드, 신분증, 주민등록증, 공중전화카드, 전자지갑, 현금카드 등에 광범위하게 사용된다.

더욱이, 스마트카드는 종래 마그네틱 스트립 카드와는 달리 무선으로 데이터의 전송 가능한 비접촉식 카드가 주류를 이루고 있으며, 접촉식 기능과 비접촉식 기능을 동시에 구비한 콤비형 카드도 사용되고 있다.

통상적인 스마트카드는 한 쌍의 시트, 즉 상부측에 위치하며 외부로 노출되는 인쇄표면을 가지는 제1시트와, 제1시트의 하부에 위치하며 대부분 감춰진 상태로서 안테나와 반도체 칩을 수납하는 제2시트가 접착제 또는 테이프 등을 이용하여 결합된 상태로서 사용된다.

종래의 스마트 카드는 반도체 칩이 금속 재질의 리드 프레임(Lead Frame)에 COB(Chip On Board) 형태로 탑재되기에 유연성이 떨어진다. 예를 들면, 종래의 스마트 카드는 금속 재질의 리드 프레임(Lead Frame)에 압력이나 충격이 가해질 경우에 리드 프레임(Lead Frame) 또는 반도체 칩이 안테나로부터 이탈 또는 파손되는 문제가 발생된다.

종래의 스마트 카드는 구리 와이어(Cu Wire)와, 리드 프레임(Lead Frame)등을 사용하고, 칩의 보호를 위한 캡을 금형을 이용한 사출공정을 진행함에 따라 금형제작비가 추가됨에 따라 제작 비용이 증가되는 문제점이 있다.

종래의 전자 여권용 스마트 카드는 금속재질의 리드 프레임을 적용함에 따라 온도 변화에 따른 수축과 확장의 변형으로 인하여 캡의 크랙이나 반도체 칩의 이탈과 같은 손상이 발생될 수 있다.

전자여권, 전자주민카드, 전자문서 등은 추가적인 보안요소를 탑재하기 위해 두께가 얇아야만 하는데, 종래의 기술로는 얇은 두께를 구현하는데 한계를 가지고 있다.

즉, 종래의 전자 여권용 스마트 카드는 유연성이 떨어지고, 온도변화에 취약하며, 사출 공정을 통하여 캡을 제조함에 따라 제조 비용이 증가되고, 두께가 두꺼운 문제점이 있었다.

이에 따라, 플렉시블(flexible)한 소재의 베이스 기판을 이용하여 반도체 칩을 실장할 수 있어 유연성의 향상 및 온도 변화에 따른 손상을 방지할 수 있고, 공정 단축 및 물리적인 외력으로부터 인레이를 보호할 수 있는 기술이 요구된다.

본 발명이 이루고자 하는 기술적 과제는 플렉시블한 소재의 베이스 기판을 이용하여 반도체 칩을 실장할 수 있어 유연성의 향상 및 온도 변화에 따른 손상을 방지할 수 있고, 공정 단축 및 물리적인 외력으로부터 인레이를 보호할 수 있는 초박막 전자여권 인레이를 제공하는 것이다.

또한 본 발명이 이루고자 하는 기술적 과제는 반도체 칩을 안테나 패턴이 구비된 플렉시블한 기판 위에 실장하여 칩온안테나(chip on antenna) 모듈 형태로 패키징하고, 유도(inductive) 코일 안테나를 통해 리더 단말기와 통신이 가능하도록 구현함으로써 기존의 금속 프레임 형태로 패키징 된 칩에 안테나 코일을 물리적으로 용접하는 방식 대비 외부 스트레스에 대한 신뢰성을 향상시킬 수 있는 초박막 전자여권 인레이를 제공하는 것이다.

한 실시예에 따르면, 초박막 전자여권 인레이가 제공된다. 상기 초박막 전자여권 인레이는 반도체 칩을 포함하는 칩온안테나 모듈, 상기 칩온안테나 모듈이 배치되는 베이스 시트, 상기 베이스 시트의 상면에 형성되며, 상기 칩온안테나 모듈로부터 기전력이 유기되는 제1 유도 코일, 그리고 상기 베이스 시트의 상면에 형성되며, 상기 제1 유도 코일에 연결되며, 상기 제1 유도 코일로부터 상기 기전력이 유도되는 제2 유도 코일를 포함한다.

상기 칩온안테나 모듈은, 베이스 기판, 상기 베이스 기판의 상면에 실장되는 상기 반도체 칩, 상기 베이스 기판의 상면에 형성되며, 와이어 본딩을 통해 상기 반도체 칩과 연결되는 와이어 본딩 코일을 포함하는 패턴 코일 안테나, 및 상기 반도체 칩 및 상기 와이어 본딩 코일을 봉합하는 인캡슐레이션부를 포함할 수 있다.

상기 제1 유도 코일은 상기 칩온안테나 모듈의 둘레를 감싸도록 형성될 수 있다.

상기 제2 유도 코일은 상기 베이스 시트의 둘레를 따라 일정 간격 떨어진 위치에 형성될 수 있다.

초박막 전자여권 인레이는 상기 제2 유도 코일에 연결되는 제1 보정 커패시턴스부를 더 포함할 수 있다.

상기 제1 보정 커패시턴스부는, 상기 제2 유도 코일의 일단과 타단에 연결되며, 지그재그 형상으로 형성되는 보정 코일을 포함할 수 있다.

플렉시블한 소재의 베이스 기판을 이용하여 반도체 칩을 실장할 수 있어 유연성의 향상 및 온도 변화에 따른 손상을 방지할 수 있다.

반도체 칩을 안테나 패턴이 구비된 플렉시블한 기판 위에 실장하여 칩온안테나(chip on antenna) 모듈 형태로 패키징하고, 유도(inductive) 코일 안테나를 통해 리더 단말기와 통신이 가능하도록 구현함으로써 기존의 금속 프레임 형태로 패키징 된 칩에 안테나 코일을 물리적으로 용접하는 방식 대비 외부 스트레스에 대한 신뢰성을 향상시킬 수 있다.

반도체 칩 모듈을 안테나가 구비된 기판에 실장하여 패키징하고, 유도 코일을 통해 통신이 이루어지도록 구현함으로써, 칩 모듈과 코일 안테나 간 용접 공정이 불필요하여 공정 단축이 가능하고, 물리적인 외력으로부터 인레이를 보호할 수 있으며, 정밀한 공진주파수 튜닝이 가능하다.

코일로 보정 커패시턴스를 구현함으로써, 칩과 안테나 간 용접 공정이 불필요하여 공정 단축이 가능하고, 물리적인 외력으로부터 인레이를 보호할 수 있으며, 정밀한 공진주파수 튜닝이 가능하다.

제조 공정 단축을 통해 제조 비용을 절감할 수 있다.

도 1 및 도 2는 한 실시예에 따른 초박막 전자여권 인레이의 평면도이다.
도 3은 한 실시예에 따른 초박막 전자여권 인레이의 블록도이다.
도 4 및 도 5는 한 실시예에 따른 초박막 전자여권 인레이의 칩온안테나 모듈의 단면도이다.
도 6 내지 도 8은 한 실시예에 따른 초박막 전자여권 인레이의 칩온안테나 모듈을 설명하기 위한 도면이다.
도 9는 한 실시예에 따른 초박막 전자여권 인레이의 조립 과정을 설명하기 위한 도면이다.
도 10은 한 실시예에 따른 초박막 전자여권 인레이의 단면도를 설명하기 위한 도면이다.
도 11은 한 실시예에 따른 초박막 전자여권 인레이의 단면도이다.
도 12는 한 실시예에 따른 초박막 전자여권 인레이의 제조 방법의 흐름도이다.
도 13은 한 실시예에 따른 초박막 전자여권 인레이의 조립 과정을 설명하기 위한 도면이다.
도 14는 실시예에 따른 초박막 전자여권 인레이의 단면도를 설명하기 위한 도면이다.
도 15는 한 실시예에 따른 초박막 전자여권 인레이의 단면도이다.
도 16은 한 실시예에 따른 초박막 전자여권 인레이의 제2 보정 커패시턴스부의 단면도이다.
도 17은 한 실시예에 따른 초박막 전자여권 인레이의 제조 방법의 흐름도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

본 발명의 실시 예에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 실시 예들의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 실시 예들에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 실시 예들의 전반에 걸친 내용을 토대로 정의되어야 한다.

본 발명의 실시 예에서, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

또한, 본 발명의 실시 예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

또한, 본 발명의 실시 예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 본 발명의 실시 예에서, '모듈' 혹은 '부'는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의'모듈' 혹은 복수의'부'는 특정한 하드웨어로 구현될 필요가 있는 '모듈' 혹은 '부'를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하나의 프로세서로 구현될 수 있다.

도 1 및 도 2는 한 실시예에 따른 초박막 전자여권 인레이의 평면도이다. 도 3은 한 실시예에 따른 초박막 전자여권 인레이의 블록도이다. 도 4 및 도 5는 한 실시예에 따른 초박막 전자여권 인레이의 칩온안테나 모듈의 단면도이다. 도 6 내지 도 8은 한 실시예에 따른 초박막 전자여권 인레이의 칩온안테나 모듈을 설명하기 위한 도면이다. 도 9는 한 실시예에 따른 초박막 전자여권 인레이의 조립 과정을 설명하기 위한 도면이다. 도 10은 한 실시예에 따른 초박막 전자여권 인레이의 단면도를 설명하기 위한 도면이다. 도 11은 한 실시예에 따른 초박막 전자여권 인레이의 단면도이다. 도 12는 한 실시예에 따른 초박막 전자여권 인레이의 제조 방법의 흐름도이다. 도 13은 한 실시예에 따른 초박막 전자여권 인레이의 조립 과정을 설명하기 위한 도면이다. 도 14는 실시예에 따른 초박막 전자여권 인레이의 단면도를 설명하기 위한 도면이다. 도 15는 한 실시예에 따른 초박막 전자여권 인레이의 단면도이다. 도 16은 한 실시예에 따른 초박막 전자여권 인레이의 제2 보정 커패시턴스부의 단면도이다. 도 17은 한 실시예에 따른 초박막 전자여권 인레이의 제조 방법의 흐름도이다.

초박막 전자여권 인레이는 한 실시예로서, 데이터 저장 가능한 반도체 칩과 안테나가 구비되어 접촉 또는 비접촉 방식에 의한 통신을 통하여 반도체 칩에 설정된 기능을 수행하는 카드형 단말에 해당될 수 있다.

초박막 전자여권 인레이는 한 실시예로서, 전자 여권, 교통 카드, 전화 카드, 신분증, 출입카드, 신용카드, 체크카드, 현금카드, 전자 여권, 교통 카드 또는 그외의 제품으로 적용될 수 있다.

도 1 내지 도 3을 참조하면, 한 실시예에 따른 초박막 전자여권 인레이는 칩온안테나 모듈(10), 베이스 시트(20), 제1 유도 코일(30), 제2 유도 코일(40), 보정 커패시턴스부(50(50a, 50b))를 포함한다.

칩온안테나 모듈(10)은 한 실시예로서, 반도체 칩(14)을 포함한다.

도 4 내지 도 8을 참조하면, 한 실시예에 따른 칩온안테나 모듈(10)은 제1 점착부(11), 제2 점착부(12), 베이스 기판(13), 반도체 칩(14), 패턴 코일 안테나(15), 제1 인캡슐레이션부(16a), 제3 점착부(17), 커버레이부(18)를 포함할 수 있다.

제1 점착부(11)는 한 실시예로서, 칩온안테나 모듈(10)을 베이스 시트(20)에 접착시키는 점착층일 수 있다.

제2 점착부(12)는 한 실시예로서, 제1 점착부(11)의 상면에 적층되는 점착층일 수 있다.

베이스 기판(13)은 한 실시예로서, 제2 점착부(12)의 상면에 적층되고, 얇고 유연성을 갖는 폴리이미드(PI) 재질로 형성될 수 있다.

베이스 기판(13)은 한 실시예로서, 상면에 전도성 기판(Cu)이 형성될 수 있다

반도체 칩(14)은 한 실시예로서, 베이스 기판(13)의 상면에 실장될 수 있고, 반도체 칩(14)의 양측에 위치한 패턴 코일 안테나(15)와 와이어(19)를 통해 본딩(bonding))될 수 있다.

반도체 칩(14)은 한 실시예로서, 양(+)과 음(-)의 전기적 신호가 입출력되는 전원 단자가 구비될 수 있고, 베이스 기판(13)의 전도성 기판과 전기적으로 통전될 수 있다.

패턴 코일 안테나(15)는 한 실시예로서, 베이스 기판(13)의 상면에 구리(Cu) 재질의 인쇄를 통해 형성될 수 있으며, 패턴 코일 안테나(15)의 시작단과 끝단이 와이어(19)를 통해 반도체 칩(14)에 연결되어 전기적으로 통전될 수 있다.

패턴 코일 안테나(15)는 한 실시예로서, 베이스 기판(13)의 상면에 구리(Cu) 재질의 인쇄를 통해 형성되며, 베이스 기판(13)의 둘레를 따라 형성되는 라운드부(15a)를 포함할 수 있다.

패턴 코일 안테나(15)는 한 실시예로서, 베이스 기판(13)의 상면에 구리(Cu) 재질의 인쇄를 통해 형성되며, 와이어 본딩(wire bonding)을 통해 반도체 칩(14)과 연결되는 와이어 본딩부(15b)를 포함할 수 있다.

한 실시예로서, 패턴 코일 안테나(15)의 상면에는 와이어 본딩이 용이하도록 도금층(예, Ag)이 형성될 수 있다.

제1 인캡슐레이션부(16a)는 한 실시예로서, 반도체 칩(14) 및 패턴 코일 안테나(15)를 봉합하는 수지층일 수 있다. 제1 인캡슐레이션부(16a)는 한 실시예로서, 에폭시(epoxy) 주입 및 경화를 통해 형성될 수 있다.

제3 점착부(17)는 한 실시예로서, 제1 인캡슐레이션부(16a)를 제외한 패턴 코일 안테나(15)의 도금층 상면에 적층되는 점착층일 수 있다.

커버레이부(18)는 한 실시예로서, 제1 인캡슐레이션부(16a)를 제외한 제3 점착부(17)의 상면에 적층되는 폴리이미드(PI) 재질의 필름층일 수 있다.

베이스 시트(20)는 한 실시예로서, 칩온안테나 모듈(10)이 배치되도록 칩온안테나 모듈(10) 기판의 외형 사이즈만큼 윈도우 펀칭(window punching)되고, 제1 유도 코일(30)(제1차 유도 코일)과 제2 유도 코일(40)(제2차 유도 코일)이 와이어 임베딩(wire embedding) 방식 또는 도전성 머티리얼(conductive material)의 인쇄 방식으로 배치되는 플라스틱 계열의 시트일 수 있다.

도 1 내지 도 3을 참조하면, 제1 유도 코일(30)은 한 실시예로서, 베이스 시트(20)의 상면에 와이어 임베딩(wire embedding) 방식으로 형성되거나 도전성 머티리얼(conductive material)의 인쇄 방식를 통해 형성되는 구리(Cu) 코일일 수 있다.

제1 유도 코일(30)은 한 실시예로서, 사각 형태의 칩온안테나 모듈(10)의 둘레를 감싸도록 형성될 수 있고, 이를 통해 칩온안테나 모듈(10)로부터 기전력이 유기될 수 있다.

도 1 내지 도 3을 참조하면, 제2 유도 코일(40)은 한 실시예로서, 베이스 시트(20)의 상면에 와이어 임베딩(wire embedding) 방식으로 형성되거나 도전성 머티리얼(conductive material)의 인쇄 방식를 통해 형성되는 구리(Cu) 코일일 수 있다.

제2 유도 코일(40)은 한 실시예로서, 제1 유도 코일(30)에 연결되며, 베이스 시트(20)의 둘레를 따라 일정 간격 떨어진 위치에 형성될 수 있다. 이를 통해, 제1 유도 코일(30)로부터 기전력이 유도될 수 있다.

보정 커패시턴스부(50(50a, 50b))는 한 실시예로서, 제2 유도 코일(40)에 연결될 수 있다.

도 1을 참조하면, 제1 보정 커패시턴스부(50a)는 한 실시예로서, 제2 유도 코일(40)의 일단과 타단에 연결되며, 와이어 임베딩(wire embedding) 방식 또는 인쇄를 통해 지그재그 형상으로 형성되는 보정 코일을 포함할 수 있다. 보정 코일을 통해, 별도의 보정 커패시터(capacitor) 모듈과 안테나 간 용접 공정이 불필요하여 공정 단축이 가능하고, 구부림 등 물리적인 외력(스트레스)에 강한 성능을 나타낼 수 있다.

도 2를 참조하면, 제2 보정 커패시턴스부(50b)는 한 실시예로서, 제1 유도 코일(30)의 끝단(91)과 제2 유도 코일(40)의 시작단(92)에 연결되며, 공진주파수를 조절하는 튜닝 모듈을 포함할 수 있다.

을 제2 보정 커패시턴스부(50b)의 프레임 양단에 스폿 용접(spot welding) 방식으로 용접하는

제1 보정 커패시턴스부(50a)가 보정 코일을 포함하는 경우, 튜닝 모듈을 포함하는 경우에 비해, 더 정밀한 공진주파수 조절이 가능하여 RF 성능을 향상시킬 수 있는 장점이 있다.

도 9 내지 도 11을 참조하면, 제1 보상 시트(61)는 한 실시예로서, 베이스 시트(20)의 상면에 적층되며, 칩온안테나 모듈(10)의 제1 프레임부(10a)의 높이를 보상할 수 있다.

제2 보상 시트(62)는 한 실시예로서, 제1 보상 시트(61)의 상면에 적층되며, 칩온안테나 모듈(10)의 제1 인캡슐레이션부(16a)의 높이를 보상할 수 있다.

한 실시예로서, 제1 보상 시트(61)의 하면에는 하측 커버레이 시트(81)가 적층될 수 있다.

한 실시예로서, 제2 보상 시트(62)의 상면에는 상측 커버레이 시트(82)가 적층될 수 있다.

도 12를 참조하면, 한 실시예에 따른 초박막 전자여권 인레이 제조 방법은 제1 유도 코일(30), 제2 유도 코일(40), 및 제1 보정 커패시턴스부(50a)를 윈도우 펀칭(window punching)된 제1 보상 시트(61)에 와이어 임베딩(wire embedding) 방식으로 배치하는 단계(S11), 제1 보상 시트(61)의 윈도우 펀칭 공간에 칩온안테나 모듈(10)을 조립하는 단계(S12), 칩온안테나 모듈(10)이 조립된 제1 보상 시트(61)의 상면에 제2 보상 시트(62)를 적층 조립하는 단계(S13), 제1 보상 시트(61)의 하면에 하측 커버레이 시트(81)를 적층 조립하고, 제2 보상 시트(62)의 상면에 상측 커버레이 시트(82)를 적층 조립하는 단계(S14), 하측 커버레이 시트(81), 칩온안테나 모듈(10), 제1 유도 코일(30), 제2 유도 코일(40), 제1 보정 커패시턴스부(50a), 제1 보상 시트(61), 제2 보상 시트(62), 및 상측 커버레이 시트(82)가 적층 조립된 시트를 핫프레스(hot press) 방식으로 라미네이팅(laminating)하는 단계(S15), 라미네이팅된 시트를 재단하는 단계(S16)를 포함할 수 있다.

도 13 내지 도 16을 참조하면, 제3 보상 시트(71)는 한 실시예로서, 베이스 시트(20)의 상면에 적층되며, 칩온안테나 모듈(10)의 제1 프레임부(10a) 및 제2 보정 커패시턴스부(50b)의 제2 프레임부(50b`)의 높이를 보상할 수 있다.

제4 보상 시트(72)는 한 실시예로서, 제3 보상 시트(71)의 상면에 적층되며, 칩온안테나 모듈(10)의 제1 인캡슐레이션부(16a) 및 제2 보정 커패시턴스부(50b)의 제2 인캡슐레이션부(16b)의 높이를 보상할 수 있다.

제5 보상 시트(73)는 한 실시예로서, 제4 보상 시트(72)의 상면에 적층되며, 제2 보정 커패시턴스부(50b)의 제2 인캡슐레이션부(16b)의 높이를 보상할 수 있다.

한 실시예로서, 제3 보상 시트(71)의 하면에는 하측 커버레이 시트(81)가 적층될 수 있다.

한 실시예로서, 제5 보상 시트(73)의 상면에는 상측 커버레이 시트(82)가 적층될 수 있다.

도 17을 참조하면, 한 실시예에 따른 초박막 전자여권 인레이 제조 방법은 제3 보상 시트(71)의 윈도우 펀칭 공간에 제2 보정 커패시턴스부(50b)를 조립하는 단계(S21), 제2 보정 커패시턴스부(50b)가 조립된 시트에 제1 유도 코일(30) 및 제2 유도 코일(40)을 와이어 임베딩(wire embedding) 방식으로 배치하는 단계(S22), 제1 유도 코일(30)의 끝단(91)과 제2 유도 코일(40)의 시작단(92)을 제2 보정 커패시턴스부(50b)의 제2 프레임부(50b`) 양단에 스폿 용접(spot welding) 방식으로 용접하는 단계(S23), 제3 보상 시트(71)의 윈도우 펀칭 공간에 칩온안테나 모듈(10)을 조립하는 단계(S24), 칩온안테나 모듈(10) 및 제2 보정 커패시턴스부(50b)가 조립된 제3 보상 시트(71)의 상면에 제4 보상 시트(72)를 적층 조립하는 단계(S25), 제4 보상 시트(72)의 상면에 제5 보상 시트(73)를 적층 조립하는 단계(S26), 제3 보상 시트(71)의 하면에 하측 커버레이 시트(81)를 적층 조립하고, 제5 보상 시트(73)의 상면에 상측 커버레이 시트(82)를 적층 조립하는 단계(S27), 하측 커버레이 시트(81), 칩온안테나 모듈(10), 제1 유도 코일(30), 제2 유도 코일(40), 제2 보정 커패시턴스부(50b), 제3 보상 시트(71), 제4 보상 시트(72), 제5 보상 시트(73), 및 상측 커버레이 시트(82)가 적층 조립된 시트를 핫프레스(hot press) 방식으로 라미네이팅(laminating)하는 단계(S28), 라미네이팅된 시트를 재단하는 단계(S29)를 포함할 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

본 실시 예와 관련된 기술 분야에서 통상의 지식을 가진 자는 상기된 기재의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시 방법들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (6)

1. 반도체 칩을 포함하는 칩온안테나 모듈,
   상기 칩온안테나 모듈이 배치되는 베이스 시트,
   상기 베이스 시트의 상면에 형성되며, 상기 칩온안테나 모듈로부터 기전력이 유기되는 제1 유도 코일, 그리고
   상기 베이스 시트의 상면에 형성되며, 상기 제1 유도 코일에 연결되며, 상기 제1 유도 코일로부터 상기 기전력이 유도되는 제2 유도 코일
   를 포함하되,
   상기 칩온안테나 모듈은,
   베이스 기판,
   상기 베이스 기판의 상면에 실장되는 상기 반도체 칩,
   상기 베이스 기판의 상면에 형성되며, 와이어 본딩을 통해 상기 반도체 칩과 연결되는 와이어 본딩부를 포함하는 패턴 코일 안테나, 및
   상기 반도체 칩 및 상기 와이어 본딩부를 봉합하는 인캡슐레이션부
   를 포함하고,
   상기 패턴 코일 안테나는 상기 베이스 기판의 상면에 구리 재질의 인쇄를 통해 형성될 수 있으며, 시작단과 끝단이 와이어를 통해 상기 반도체 칩에 연결되어 전기적으로 통전될 수 있고, 상기 베이스 기판의 둘레를 따라 형성되는 라운드부를 포함할 수 있으며,
   상기 베이스 시트는 상기 칩온안테나 모듈이 배치되도록 상기 칩온안테나 모듈 기판의 외형 사이즈만큼 윈도우 펀칭되고, 상기 제1 유도 코일과 상기 제2 유도 코일이 와이어 임베딩 방식 또는 도전성 머티리얼의 인쇄 방식으로 배치되며,
   상기 제1 유도 코일과 제2 유도 코일은 구리 코일일 수 있는,
   초박막 전자여권 인레이.
2. 삭제
3. 제1항에서,
   상기 제1 유도 코일은 상기 칩온안테나 모듈의 둘레를 감싸도록 형성되는, 초박막 전자여권 인레이.
4. 제1항에서,
   상기 제2 유도 코일은 상기 베이스 시트의 둘레를 따라 일정 간격 떨어진 위치에 형성되는, 초박막 전자여권 인레이.
5. 제4항에서,
   상기 제2 유도 코일에 연결되는 제1 보정 커패시턴스부를 더 포함하는, 초박막 전자여권 인레이.
6. 제5항에서,
   상기 제1 보정 커패시턴스부는,
   상기 제2 유도 코일의 일단과 타단에 연결되며, 지그재그 형상으로 형성되는 보정 코일을 포함하는, 초박막 전자여권 인레이.

Images