KR102574096B1 - Organic light emitting display panel, method of manufacturing the same, and organic light emitting display apparatus using the same - Google Patents

Organic light emitting display panel, method of manufacturing the same, and organic light emitting display apparatus using the same Download PDF

Info

Publication number
KR102574096B1
KR102574096B1 KR1020170184295A KR20170184295A KR102574096B1 KR 102574096 B1 KR102574096 B1 KR 102574096B1 KR 1020170184295 A KR1020170184295 A KR 1020170184295A KR 20170184295 A KR20170184295 A KR 20170184295A KR 102574096 B1 KR102574096 B1 KR 102574096B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
gate
light emitting
organic light
Prior art date
Application number
KR1020170184295A
Other languages
Korean (ko)
Other versions
KR20190081624A (en
Inventor
배준현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170184295A priority Critical patent/KR102574096B1/en
Publication of KR20190081624A publication Critical patent/KR20190081624A/en
Application granted granted Critical
Publication of KR102574096B1 publication Critical patent/KR102574096B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Abstract

본 발명의 목적은, 채널부의 하단에 구비된 라이트 쉴드를 소스전극으로 이용하며, 게이트 전극, 소스 전극 및 드레인 전극들이 서로 다른 두 개의 금속층들로 형성된 트랜지스터가 구비된, 유기발광표시패널 및 그 제조 방법과 이를 이용한 유기발광표시장치를 제공하는 것이다. An object of the present invention is to use a light shield provided at the bottom of a channel part as a source electrode, and to have a transistor having a gate electrode, a source electrode, and a drain electrode formed of two different metal layers, and manufacturing the same. It is to provide a method and an organic light emitting display device using the same.

Description

유기발광표시패널 및 그 제조 방법과 이를 이용한 유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY PANEL, METHOD OF MANUFACTURING THE SAME, AND ORGANIC LIGHT EMITTING DISPLAY APPARATUS USING THE SAME}Organic light emitting display panel, manufacturing method thereof, and organic light emitting display device using the same

본 발명은 유기발광표시패널 및 그 제조 방법과 이를 이용한 유기발광표시장치에 관한 것이다. The present invention relates to an organic light emitting display panel, a manufacturing method thereof, and an organic light emitting display device using the same.

유기발광표시장치(Organic Light Emitting Display Apparatus)는 자체발광 소자를 이용하고 있으며, 소비 전력이 낮기 때문에, 평판표시장치로서 널리 이용되고 있다. An organic light emitting display (OLED) uses a self-emitting device and has low power consumption, so it is widely used as a flat panel display device.

유기발광표시장치의 각 픽셀은 기본적으로 두 개의 트랜지스터들과 하나의 캐패시터로 동작될 수 있다. Each pixel of the organic light emitting display device can basically be operated with two transistors and one capacitor.

상기 트랜지스터들 각각은 반도체로 구성된 액티브층 및 상기 액티브층의 양쪽 끝단에 구비되는 제1 도체부 및 제2 도체부를 포함한다.Each of the transistors includes an active layer made of a semiconductor, and first and second conductors provided at both ends of the active layer.

상기 액티브층 상단에는 게이트 절연막을 사이에 두고 게이트 전극이 구비되고, 상기 제1 도체부 상단에는 소스 전극이 구비되며, 상기 제2 도체부 상단에는 드레인 전극이 구비된다.A gate electrode is provided on top of the active layer with a gate insulating layer interposed therebetween, a source electrode is provided on top of the first conductor portion, and a drain electrode is provided on top of the second conductor portion.

상기 소스 전극, 상기 게이트 전극 및 상기 드레인 전극은 하나의 금속으로 형성될 수도 있으나, 서로 다른 두 개의 금속층들로 형성될 수도 있다.The source electrode, the gate electrode, and the drain electrode may be formed of one metal or may be formed of two different metal layers.

상기 제1 도체부 및 상기 제2 도체부는 상기 액티브층과 동일한 반도체로 형성된 후 도체화 공정을 통해 도체로 변경될 수 있다.The first conductor part and the second conductor part may be formed of the same semiconductor as the active layer and then changed into a conductor through a conductorization process.

상기 게이트 전극, 소스 전극 및 상기 드레인 전극을 형성하거나, 상기 제1 도체부 및 상기 제2 도체부를 도체로 변화시키기 위해서는, 다양한 종류의 에칭(식각) 공정이 이루어져야 한다. In order to form the gate electrode, the source electrode, and the drain electrode, or to change the first conductor part and the second conductor part into conductors, various types of etching (etching) processes must be performed.

이 경우, 상기 전극들을 형성하기 위한 공정 및 상기 도체부들을 형성하기 위한 공정에서의 식각 공정에 의해, 상기 제1 도체부 및 상기 제2 도체부가 식각되어, 상기 제1 도체부 및 상기 제2 도체부가 손실되는 현상이 발생될 수 있다. In this case, by an etching process in the process of forming the electrodes and the process of forming the conductor parts, the first conductor part and the second conductor part are etched, so that the first conductor part and the second conductor part are etched. A phenomenon of loss of wealth may occur.

상기 제1 도체부 및 상기 제2 도체부가 식각되어 손실되면, 상기 제1 도체부 및 상기 제2 도체부로 구성된 트랜지스터가 정상적으로 구동되지 않을 수도 있다.If the first conductor part and the second conductor part are etched and lost, a transistor composed of the first conductor part and the second conductor part may not be normally driven.

상술한 문제점을 해결하기 위해 제안된 본 발명의 목적은, 채널부의 하단에 구비된 라이트 쉴드를 소스전극으로 이용하며, 게이트 전극, 소스 전극 및 드레인 전극들이 서로 다른 두 개의 금속층들로 형성된 트랜지스터가 구비된, 유기발광표시패널 및 그 제조 방법과 이를 이용한 유기발광표시장치를 제공하는 것이다.An object of the present invention proposed to solve the above problems is to use a light shield provided at the bottom of the channel portion as a source electrode, and a transistor having a gate electrode, a source electrode, and a drain electrode formed of two different metal layers. It is to provide an organic light emitting display panel, a manufacturing method thereof, and an organic light emitting display device using the same.

상기한 바와 같은 문제점을 해결하기 위한 본 발명에 따른 유기발광표시패널은, 복수의 픽셀들로 구분되는 기판, 상기 기판 상에 형성되는 라이트 쉴드, 상기 라이트 쉴드를 커버하는 버퍼, 상기 버퍼 상에 구비되는 구동 트랜지스터, 상기 구동 트랜지스터를 커버하는 보호막, 상기 보호막 상에 구비되는 평탄막 및 상기 평탄막 상에 구비되며, 상기 구동 트랜지스터와 연결되는 유기발광다이오드를 포함한다. 상기 구동 트랜지스터는, 상기 버퍼 상에 구비되며, 제1 도체부, 제2 도체부 및 상기 제1 도체부와 상기 제2 도체부 사이에 구비되는 액티브층을 포함하는 채널부, 상기 액티브층 상에 구비되며, 상기 액티브층을 커버하는 게이트 절연막, 상기 제1 도체부 상에 구비되며, 상기 제1 도체부를 커버하는 소스 절연막, 상기 제2 도체부 상에 구비되며, 상기 제2 도체부를 커버하는 드레인 절연막, 상기 게이트 절연막 상에 구비되고, 제1 금속으로 형성되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 형성되며, 제2 금속으로 형성되는 제2 게이트 전극, 상기 소스 절연막 상에 구비되며, 상기 제1 금속으로 형성되는 제1 소스 전극, 상기 제1 소스 전극 상에 형성되며, 상기 제2 금속으로 형성되는 제2 소스 전극, 상기 드레인 절연막 상에 구비되며, 상기 제1 금속으로 형성되는 제1 드레인 전극 및 상기 제1 드레인 전극 상에 구비되며, 상기 제2 금속으로 형성되는 제2 드레인 전극을 포함한다. 상기 제1 소스 전극은 상기 버퍼에 형성된 제1 컨택홀을 통해, 상기 라이트 쉴드와 연결되고, 상기 제1 게이트 전극과 상기 제2 게이트 전극은 스위칭 트랜지스터의 제1 전극과 연결되고, 상기 스위칭 트랜지스터의 제2 전극은 데이터 라인과 연결되고, 상기 스위칭 트랜지스터의 제3 전극은 게이트 라인과 연결되며, 상기 데이터 라인은 상기 라이트 쉴드와 동일한 층에 형성된다. An organic light emitting display panel according to the present invention to solve the above problems is a substrate divided into a plurality of pixels, a light shield formed on the substrate, a buffer covering the light shield, and provided on the buffer. a driving transistor, a passivation layer covering the drive transistor, a planar layer provided on the passivation layer, and an organic light emitting diode provided on the planar layer and connected to the drive transistor. The driving transistor is provided on the buffer and includes a channel portion including a first conductor portion, a second conductor portion, and an active layer provided between the first conductor portion and the second conductor portion, on the active layer A gate insulating film covering the active layer, a source insulating film provided on the first conductor part and covering the first conductor part, and a drain provided on the second conductor part and covering the second conductor part An insulating film, a first gate electrode formed on the gate insulating film and formed of a first metal, a second gate electrode formed on the first gate electrode and formed of a second metal, provided on the source insulating film, A first source electrode formed of the first metal, a second source electrode formed on the first source electrode and formed of the second metal, and a second source electrode formed on the drain insulating film and formed of the first metal. A first drain electrode and a second drain electrode provided on the first drain electrode and made of the second metal. The first source electrode is connected to the light shield through a first contact hole formed in the buffer, the first gate electrode and the second gate electrode are connected to a first electrode of a switching transistor, and A second electrode is connected to a data line, a third electrode of the switching transistor is connected to a gate line, and the data line is formed on the same layer as the light shield.

상기한 바와 같은 문제점을 해결하기 위한 본 발명에 따른 유기발광표시패널 제조 방법은, 제1 마스크를 이용하여 기판 상에 라이트 쉴드와 데이터 라인을 형성하는 단계, 상기 라이트 쉴드를 버퍼로 커버하고, 제2 마스크를 이용하여 상기 버퍼 상에 패턴화된 반도체층을 형성하는 단계, 제3 마스크를 이용하여 상기 패턴화된 반도체층 상에 소스 절연막, 드레인 절연막 및 패턴화된 절연막을 형성하는 단계, 상기 소스 절연막, 상기 드레인 절연막, 상기 패턴화된 절연막 및 상기 반도체층을 커버하도록 제1 금속층을 증착하는 단계, 상기 제1 금속층 상단에 제2 금속층을 증착하는 단계, 제4 마스크를 이용해 상기 제2 금속층을 식각하여 구동 트랜지스터의 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계, 상기 제4 마스크에 의해 상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극 상에 구비된 제4 마스크 패턴과, 상기 제1 금속층을 드라이 에칭 공정을 통해 식각하여, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 형성하며, 상기 반도체층 중 상기 제1 게이트 전극과 상기 제1 소스 전극 사이 및 상기 제1 게이트 전극과 상기 제1 드레인 전극 사이를 도체화시키는 단계 및 상기 제2 게이트 전극, 상기 제2 소스 전극, 상기 제2 드레인 전극을 보호막과 평탄막으로 커버하고, 상기 평탄막 상에 상기 제2 소스 전극과 연결되는 유기발광다이오드를 형성하는 단계를 포함한다. A method of manufacturing an organic light emitting display panel according to the present invention to solve the above problems is to form a light shield and a data line on a substrate using a first mask, cover the light shield with a buffer, and Forming a patterned semiconductor layer on the buffer using a second mask; forming a source insulating film, a drain insulating film, and a patterned insulating film on the patterned semiconductor layer using a third mask; Depositing a first metal layer to cover the insulating film, the drain insulating film, the patterned insulating film, and the semiconductor layer, depositing a second metal layer on top of the first metal layer, and depositing the second metal layer using a fourth mask. Forming a second gate electrode, a second source electrode, and a second drain electrode of a driving transistor by etching, provided on the second gate electrode, the second source electrode, and the second drain electrode by the fourth mask A fourth mask pattern and the first metal layer are etched through a dry etching process to form a first gate electrode, a first source electrode, and a first drain electrode, and the first gate electrode and the first drain electrode of the semiconductor layer are formed. Conducting between source electrodes and between the first gate electrode and the first drain electrode and covering the second gate electrode, the second source electrode, and the second drain electrode with a protective film and a flat film, and and forming an organic light emitting diode connected to the second source electrode on a film.

상기한 바와 같은 문제점을 해결하기 위한 본 발명에 따른 유기발광표시장치는, 상기 유기발광표시패널, 상기 유기발광표시패널에 구비된 게이트 라인들로 게이트 펄스를 공급하는 게이트 드라이버, 상기 유기발광표시패널에 구비된 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버 및 상기 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어부를 포함한다. An organic light emitting display device according to the present invention to solve the above problems is the organic light emitting display panel, a gate driver supplying gate pulses to gate lines provided in the organic light emitting display panel, and the organic light emitting display panel. and a data driver for supplying data voltages to data lines provided therein and a control unit for controlling the gate driver and the data driver.

본 발명에 의하면, 라이트 쉴드가 트랜지스터의 소스 전극으로 이용될 수 있기 때문에, 소스 전극을 위한 추가적인 배선이 요구되지 않는다. According to the present invention, since the light shield can be used as the source electrode of the transistor, additional wiring for the source electrode is not required.

또한, 본 발명에 의하면, 트랜지스터를 구성하는 소스 전극, 게이트 전극 및 드레인 전극을 구성하는 두 개의 금속층들이 개별적인 식각 공정을 통해 식각될 수 있으며, 이에 따라, 상기 금속층들 하단에 구비되는 도체부들의 손실이 감소될 수 있다. 따라서, 상기 트랜지스터의 특성이 향상될 수 있다. In addition, according to the present invention, the two metal layers constituting the source electrode, the gate electrode, and the drain electrode constituting the transistor may be etched through an individual etching process, and thus loss of conductors provided at the bottom of the metal layers. this may be reduced. Accordingly, the characteristics of the transistor may be improved.

도 1은 본 발명에 따른 유기발광표시장치의 구성을 나타낸 예시도.
도 2는 본 발명에 따른 유기발광표시패널에 구비되는 픽셀의 일실시예 구성도.
도 3은 본 발명에 따른 유기발광표시패널에 구비된 픽셀을 나타낸 평면도.
도 4는 도 3에 도시된 A-A'라인을 따라 절단된 단면을 나타낸 예시도.
도 5는 본 발명에 따른 유기발광표시패널을 제조하는 종래의 방법을 나타낸 예시도들.
도 6은 본 발명에 따른 유기발광표시패널 제조 방법을 나타낸 예시도들.1 is an exemplary view showing the configuration of an organic light emitting display device according to the present invention.
2 is a configuration diagram of an embodiment of a pixel included in an organic light emitting display panel according to the present invention.
3 is a plan view illustrating pixels included in an organic light emitting display panel according to the present invention;
FIG. 4 is an exemplary view showing a cross section taken along line A-A′ shown in FIG. 3;
5 is exemplary diagrams illustrating a conventional method of manufacturing an organic light emitting display panel according to the present invention.
6 is exemplary diagrams illustrating a method of manufacturing an organic light emitting display panel according to the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and methods for achieving them, will become clear with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, only the present embodiments make the disclosure of the present invention complete, and those skilled in the art in the art to which the present invention belongs It is provided to fully inform the person of the scope of the invention, and the invention is only defined by the scope of the claims.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. In this specification, it should be noted that in adding reference numerals to components of each drawing, the same components have the same numbers as much as possible, even if they are displayed on different drawings.

본 발명의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.Since the shape, size, ratio, angle, number, etc. disclosed in the drawings for explaining the embodiment of the present invention are exemplary, the present invention is not limited to the matters shown. Like reference numbers designate like elements throughout the specification. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. When 'includes', 'has', 'consists of', etc. mentioned in this specification is used, other parts may be added unless 'only' is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description, it is interpreted as including the error range.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, 'on top of', 'on top of', 'at the bottom of', 'next to', etc. Or, unless 'directly' is used, one or more other parts may be located between the two parts.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal precedence relationship is described in terms of 'after', 'following', 'next to', 'before', etc. It can also include non-continuous cases unless is used.

‘적어도 하나’의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ‘제1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나’의 의미는 제1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.The term 'at least one' should be understood to include all conceivable combinations from one or more related items. For example, 'at least one of the first item, the second item, and the third item' means not only the first item, the second item, or the third item, but also two of the first item, the second item, and the third item. It means a combination of all items that can be presented from one or more.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may also be the second component within the technical spirit of the present invention.

본 발명의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in an association relationship. may be

이하, 첨부된 도면을 참조하여 본 발명의 실시 예가 상세히 설명된다. 이하에서는, N타입 트랜지스터가 구비된 유기발광표시패널이 본 발명의 일예로서 설명된다. 그러나, 본 발명에 따른 유기발광표시패널은 P타입 트랜지스터로 구성될 수 있으며, N타입 트랜지스터와 P타입 트랜지스터가 혼합되어 구성될 수 있다. 따라서, 이하에서 설명되는 내용들은, N타입 트랜지스터 또는 P타입 트랜지스터를 고려하여, 다양하게 변경될 수 있다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. Hereinafter, an organic light emitting display panel equipped with an N-type transistor will be described as an example of the present invention. However, the organic light emitting display panel according to the present invention may be composed of P-type transistors, or may be composed of a mixture of N-type transistors and P-type transistors. Accordingly, contents described below may be variously changed in consideration of an N-type transistor or a P-type transistor.

도 1은 본 발명에 따른 유기발광표시장치의 구성을 나타낸 예시도이며, 도 2는 본 발명에 따른 유기발광표시패널에 구비되는 픽셀의 일실시예 구성도이다.1 is an exemplary diagram showing the configuration of an organic light emitting display device according to the present invention, and FIG. 2 is a configuration diagram of an embodiment of pixels included in the organic light emitting display panel according to the present invention.

본 발명에 따른 유기발광표시장치는, 도 1에 도시된 바와 같이, 게이트 라인들(GL1 to GLg)과 데이터 라인들(DL1 to DLd)에 의해 정의되는 픽셀(110)들이 형성되어 있으며 영상이 출력되는 본 발명에 따른 유기발광표시패널(100), 상기 유기발광표시패널(100)에 구비된 상기 게이트 라인들(GL1 to GLg)에 순차적으로 게이트 펄스를 공급하는 게이트 드라이버(200), 상기 유기발광표시패널(100)에 구비된 상기 데이터 라인들(DL1 to DLd)로 데이터 전압을 공급하는 데이터 드라이버(300) 및 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)를 제어하는 제어부(400)를 포함한다. As shown in FIG. 1, the organic light emitting display device according to the present invention has pixels 110 defined by gate lines GL1 to GLg and data lines DL1 to DLd, and an image is output. The organic light emitting display panel 100 according to the present invention, the gate driver 200 sequentially supplying gate pulses to the gate lines GL1 to GLg provided in the organic light emitting display panel 100, the organic light emitting display panel 100 A data driver 300 supplying data voltages to the data lines DL1 to DLd provided in the display panel 100 and a control unit 400 controlling the gate driver 200 and the data driver 300 include

상기 유기발광표시패널(100)의 구조 및 기능은 다음과 같다.The structure and function of the organic light emitting display panel 100 are as follows.

상기 유기발광표시패널(100)은 게이트 펄스가 공급되는 상기 게이트 라인들(GL1 to GLg), 데이터 전압이 공급되는 상기 데이터 라인들(DL1 to DLd) 및 상기 게이트 라인들(GL1 to GLg)과 상기 데이터 라인들(Dl1 to DLd)에 의해 정의되는 픽셀(110)들을 포함하며, 상기 픽셀(110)들 각각에는 박막트랜지스터(이하, 간단히 트랜지스터라 함)가 적어도 두 개씩 구비된다. The organic light emitting display panel 100 includes the gate lines GL1 to GLg supplied with gate pulses, the data lines DL1 to DLd supplied with data voltages, and the gate lines GL1 to GLg. It includes pixels 110 defined by data lines D11 to DLd, and each of the pixels 110 includes at least two thin film transistors (hereinafter simply referred to as transistors).

상기 유기발광표시패널(100)에 구비된 상기 픽셀(110)들 각각은, 도 2에 도시된 바와 같이, 광을 출력하는 유기발광다이오드(OLED) 및 상기 유기발광다이오드(OLED)를 구동하는 픽셀 구동부(PD)를 포함한다. As shown in FIG. 2 , each of the pixels 110 included in the organic light emitting display panel 100 is an organic light emitting diode (OLED) that outputs light and a pixel that drives the organic light emitting diode (OLED). A driving unit (PD) is included.

상기 픽셀(110)들 각각에는, 상기 픽셀 구동부(PD)에 구동 신호를 공급하는 신호 라인들(DL, GL, PLA, PLB, SL, SPL)이 형성되어 있다. Signal lines DL, GL, PLA, PLB, SL, and SPL for supplying driving signals to the pixel driver PD are formed in each of the pixels 110 .

상기 데이터 라인(DL)으로는 데이터 전압(Vdata)이 공급되고, 상기 게이트 라인(GL)으로는 게이트 펄스(GP)가 공급되고, 제1 전압공급라인(PLA)으로는 제1 구동전압(EVDD)이 공급되고, 제2 전압공급라인(PLB)으로는 제2 구동전압(EVSS)이 공급되고, 센싱 라인(SL)으로는 센싱전압(Vini)이 공급되며, 센싱 펄스 라인(SPL)으로는 센싱 트랜지스터(Tsw2)를 턴온 또는 턴오프시키는 센싱 펄스(SP)가 공급된다. 상기 제1 구동전압은 제1 구동전압 공급부로부터 공급되며, 상기 제2 구동전압은 제2 구동전압 공급부로부터 공급된다. A data voltage Vdata is supplied to the data line DL, a gate pulse GP is supplied to the gate line GL, and a first driving voltage EVDD is supplied to the first voltage supply line PLA. ) is supplied, the second driving voltage EVSS is supplied to the second voltage supply line PLB, the sensing voltage Vini is supplied to the sensing line SL, and the sensing pulse line SPL. A sensing pulse SP for turning on or off the sensing transistor Tsw2 is supplied. The first driving voltage is supplied from a first driving voltage supply unit, and the second driving voltage is supplied from a second driving voltage supply unit.

상기 픽셀구동부(PD)는, 예를 들어, 도 2에 도시된 바와 같이, 게이트 라인(GL) 및 데이터 라인(DL)과 연결된 스위칭 트랜지스터(Tsw1), 상기 스위칭 트랜지스터(Tsw1)를 통해 전송된 데이터 전압(Vdata)에 따라, 상기 유기발광다이오드(OLED)로 출력되는 전류의 크기를 제어하는 구동 트랜지스터(Tdr) 및 상기 구동 트랜지스터(Tdr)의 특성을 감지하기 위한 상기 센싱 트랜지스터(Tsw2)를 포함할 수 있다. 상기 센싱 트랜지스터(Tsw2)는 보상회로가 될 수 있으며, 상기 보상회로에는 상기 센싱 트랜지스터(Tsw2) 이외의 또 다른 트랜지스터 및 캐패시터가 더 구비될 수 있다. 상기 픽셀구동부(PD)에는 상기한 바와 같은 구성요소들 이외에도, 상기 구동 트랜지스터(Tdr)의 발광 시점을 제어하기 위한 에미션 트랜지스터 및 또 다른 용도의 트랜지스터들이 더 포함될 수 있다. As shown in FIG. 2 , for example, the pixel driver PD includes a switching transistor Tsw1 connected to a gate line GL and a data line DL, and data transmitted through the switching transistor Tsw1. and a driving transistor Tdr for controlling the amount of current output to the organic light emitting diode OLED according to the voltage Vdata and the sensing transistor Tsw2 for sensing characteristics of the driving transistor Tdr. can The sensing transistor Tsw2 may be a compensation circuit, and other transistors and capacitors other than the sensing transistor Tsw2 may be further included in the compensation circuit. In addition to the components described above, the pixel driver PD may further include an emission transistor for controlling an emission timing of the driving transistor Tdr and transistors for other purposes.

상기 구동 트랜지스터(Tdr)의 게이트와 상기 유기발광다이오드(OLED)의 애노드 사이에는 스토리지 캐패시터(Cst)가 형성된다. A storage capacitor Cst is formed between the gate of the driving transistor Tdr and the anode of the organic light emitting diode OLED.

상기 스위칭 트랜지스터(Tsw1)는 상기 게이트 라인(GL)으로 공급되는 게이트 펄스에 의해 턴온되어, 상기 데이터 라인(DL)으로 공급되는 데이터 전압(Vdata)을 상기 구동 트랜지스터(Tdr)의 게이트로 전송한다. The switching transistor Tsw1 is turned on by a gate pulse supplied to the gate line GL, and transmits the data voltage Vdata supplied to the data line DL to the gate of the driving transistor Tdr.

상기 센싱 트랜지스터(Tsw2)는 상기 구동 트랜지스터(Tdr)와 상기 유기발광다이오드(OLED) 사이의 제1노드(n1) 및 상기 센싱 라인(SL)에 연결되어, 센싱 펄스(SP)에 의해 턴온 또는 턴오프되며, 센싱 기간에, 상기 구동 트랜지스터의 특성을 감지한다.The sensing transistor Tsw2 is connected to a first node n1 between the driving transistor Tdr and the organic light emitting diode OLED and to the sensing line SL, and is turned on or turned on by a sensing pulse SP. is turned off, and during the sensing period, the characteristics of the driving transistor are sensed.

상기 구동 트랜지스터(Tdr)의 게이트와 연결된 제2노드(n2)는 상기 스위칭 트랜지스터(Tsw1)와 연결된다. 상기 제2노드(n2)와 상기 제1노드(n1) 사이에는 상기 스토리지 캐패시터(Cst)가 형성된다. A second node n2 connected to the gate of the driving transistor Tdr is connected to the switching transistor Tsw1. The storage capacitor Cst is formed between the second node n2 and the first node n1.

상기 픽셀 구동부(PD)는, 도 2에 도시된 구조 이외에도, 트랜지스터와 캐패시터를 더 포함하여 다양한 구조로 형성될 수 있다. The pixel driver PD may be formed in various structures including transistors and capacitors in addition to the structure shown in FIG. 2 .

상기 픽셀 구동부(PD)에 구비되는 상기 트랜지스터들은 산화물 박막트랜지스터로 구성될 수 있다. The transistors provided in the pixel driver PD may be composed of oxide thin film transistors.

트랜지스터는 상기 픽셀들이 구비되어 있는 표시영역(AA)의 외곽의 비표시영역(NAA)에도 구비될 수 있다. 예를 들어, 상기 게이트 드라이버(200)가 상기 유기발광표시패널(100)의 상기 비표시영역(NAA)에 내장되어 있고, 상기 픽셀 구동부(PD)에 구비되는 상기 트랜지스터들이 산화물 박막트랜지스터로 구성된 경우, 상기 게이트 드라이버(200)를 구성하는 트랜지스터들 역시 상기 산화물 박막트랜지스터로 구성될 수 있다. 따라서, 본 발명에 따른 유기발광표시패널에 구비되는 모든 트랜지스터들이 동일한 공정을 통해 생성될 수 있다.The transistor may also be provided in the non-display area NAA outside the display area AA where the pixels are provided. For example, when the gate driver 200 is embedded in the non-display area NAA of the organic light emitting display panel 100 and the transistors provided in the pixel driver PD are composed of oxide thin film transistors. , the transistors constituting the gate driver 200 may also be composed of the oxide thin film transistor. Accordingly, all transistors included in the organic light emitting display panel according to the present invention can be produced through the same process.

본 발명에 따른 상기 유기발광표시패널(100)의 구체적인 구조는 이하에서, 도 3 및 도 4 참조하여 상세히 설명된다. A specific structure of the organic light emitting display panel 100 according to the present invention will be described in detail with reference to FIGS. 3 and 4 below.

상기 제어부(400)의 기능은 다음과 같다. The functions of the controller 400 are as follows.

상기 제어부(400)는 외부 시스템으로부터 공급되는 타이밍 신호, 예를 들어, 수직 동기신호, 수평 동기신호 및 클럭 등을 이용하여, 상기 게이트 드라이버(200)를 제어하기 위한 게이트 제어신호(GCS)와, 상기 데이터 드라이버(300)를 제어하기 위한 데이터 제어신호(DCS)를 출력한다. 상기 제어부(400)는 상기 외부 시스템으로부터 입력되는 입력영상데이터를 샘플링한 후에 이를 재정렬하여, 재정렬된 디지털 영상데이터(Data)를 상기 데이터 드라이버(300)에 공급한다.The control unit 400 includes a gate control signal (GCS) for controlling the gate driver 200 using a timing signal supplied from an external system, for example, a vertical synchronization signal, a horizontal synchronization signal, and a clock; A data control signal DCS for controlling the data driver 300 is output. The controller 400 samples the input image data input from the external system, rearranges them, and supplies the rearranged digital image data to the data driver 300 .

상기 데이터 드라이버(300)의 기능은 다음과 같다. The function of the data driver 300 is as follows.

상기 데이터 드라이버(300)는 상기 제어부(400)로부터 입력된 상기 영상데이터(Data)를 아날로그 데이터 전압으로 변환하여, 상기 게이트 라인(GL)에 상기 게이트 펄스(GP)가 공급되는 1수평기간마다 1수평라인분의 데이터 전압(Vdata)들을 상기 데이터 라인들(DL1 to DLd)로 전송한다. The data driver 300 converts the image data Data input from the control unit 400 into an analog data voltage, and generates 1 signal per horizontal period when the gate pulse GP is supplied to the gate line GL. Data voltages Vdata corresponding to the horizontal line are transmitted to the data lines DL1 to DLd.

상기 게이트 드라이버(200)의 기능은 다음과 같다. The function of the gate driver 200 is as follows.

상기 게이트 드라이버(200)는 상기 제어부(400)로부터 입력되는 상기 게이트 제어신호(GCS)에 응답하여 상기 유기발광표시패널(100)의 상기 게이트 라인들(GL1 to GLg)로 게이트 펄스를 순차적으로 공급한다. 이에 따라, 상기 게이트 펄스가 입력되는 각각의 픽셀에 형성되어 있는 상기 스위칭 트랜지스터(Tsw1)들이 턴온되어, 각 픽셀(110)로 영상이 출력될 수 있다. 상기 게이트 드라이버(200)는, 상기 유기발광표시패널(100)과 독립되게 형성되어, 다양한 방식으로 상기 유기발광표시패널(100)과 전기적으로 연결될 수 있는 형태로 구성될 수 있으나, 상기 유기발광표시패널(100) 내에 실장되어 있는 게이트 인 패널(Gate In Panel: GIP) 방식으로 구성될 수도 있다. The gate driver 200 sequentially supplies gate pulses to the gate lines GL1 to GLg of the organic light emitting display panel 100 in response to the gate control signal GCS input from the controller 400. do. Accordingly, the switching transistors Tsw1 formed in each pixel to which the gate pulse is input are turned on, and an image can be output to each pixel 110 . The gate driver 200 may be formed independently of the organic light emitting display panel 100 and may be electrically connected to the organic light emitting display panel 100 in various ways. It may also be configured in a gate-in-panel (GIP) method mounted in the panel 100 .

상기 설명에서는, 상기 데이터 드라이버(300), 상기 게이트 드라이버(200) 및 상기 제어부(400)가 독립적으로 구성된 것으로 설명되었으나, 상기 데이터 드라이버(300) 또는 상기 게이트 드라이버(200)들 중 적어도 어느 하나는 상기 제어부(400)와 일체로 구성될 수도 있다. In the above description, the data driver 300, the gate driver 200, and the controller 400 have been described as independently configured, but at least one of the data driver 300 and the gate driver 200 It may be integrally configured with the controller 400.

이하에서는, 도 1 내지 도 4를 참조하여 본 발명에 따른 유기발광표시패널에 구비된 픽셀의 구조가 상세히 설명된다.Hereinafter, the structure of pixels included in the organic light emitting display panel according to the present invention will be described in detail with reference to FIGS. 1 to 4 .

도 3은 본 발명에 따른 유기발광표시패널에 구비된 픽셀을 나타낸 평면도이며, 도 4는 도 3에 도시된 A-A'라인을 따라 절단된 단면을 나타낸 예시도이다. 이하에서는, 산화물 반도체를 이용하는 트랜지스터들로 구성된 유기발광표시패널이 본 발명의 일예로서 설명된다. 3 is a plan view illustrating pixels included in an organic light emitting display panel according to the present invention, and FIG. 4 is an exemplary view illustrating a cross section taken along line A-A′ shown in FIG. 3 . Hereinafter, an organic light emitting display panel composed of transistors using an oxide semiconductor will be described as an example of the present invention.

본 발명에 따른 유기발광표시패널(100)은, 도 3 및 도 4에 도시된 바와 같이, 복수의 픽셀들로 구분되는 기판(101), 상기 기판(101) 상에 형성되는 라이트 쉴드(102), 상기 라이트 쉴드(102)를 커버하는 버퍼(103), 상기 픽셀(110)들 각각에 구비되며, 상기 버퍼(103) 상에 구비되는 구동 트랜지스터(Tdr), 상기 구동 트랜지스터(Tdr)의 게이트 전극(124)과 연결되어 있는 스위칭 트랜지스터(Tsw1), 상기 구동 트랜지스터(Tdr)와 상기 스위칭 트랜지스터(Tsw1)를 커버하는 보호막(105), 상기 보호막(105) 상에 구비되는 평탄막(106) 및 상기 평탄막(106) 상에 구비되며, 상기 구동 트랜지스터(Tdr)와 연결되는 유기발광다이오드(OLED)를 포함한다. 상기 유기발광표시패널(100)의 상기 픽셀(110)에는 상기 구성요소들 이외에도, 상기 구동 트랜지스터(Tdr)의 특성 변경을 센싱하기 위한 센싱 트랜지스터(Tsw2)가 더 구비될 수 있다. 이하에서는, 상기 픽셀(110)에 구비된 상기 구성요소들이 차례대로 설명된다.As shown in FIGS. 3 and 4 , the organic light emitting display panel 100 according to the present invention includes a substrate 101 divided into a plurality of pixels, and a light shield 102 formed on the substrate 101. , a buffer 103 covering the light shield 102, a driving transistor Tdr provided in each of the pixels 110 and provided on the buffer 103, and a gate electrode of the driving transistor Tdr. A switching transistor (Tsw1) connected to (124), a passivation layer 105 covering the driving transistor Tdr and the switching transistor Tsw1, a flat layer 106 provided on the passivation layer 105, and the It is provided on the flat layer 106 and includes an organic light emitting diode (OLED) connected to the driving transistor Tdr. The pixel 110 of the organic light emitting display panel 100 may further include a sensing transistor Tsw2 for sensing a change in characteristics of the driving transistor Tdr, in addition to the above components. Hereinafter, the components included in the pixel 110 are described in turn.

우선, 상기 기판(101)은 유리기판이 될 수도 있으며, 플라스틱기판이 될 수도 있다. 상기 기판(101)에는 복수의 픽셀(110)들이 구비된다.First, the substrate 101 may be a glass substrate or a plastic substrate. A plurality of pixels 110 are provided on the substrate 101 .

다음, 상기 라이트 쉴드(102)는 상기 기판(101) 중 상기 구동 트랜지스터(Tdr)와 대응되는 영역에 구비될 수 있다. 상기 라이트 쉴드(102)는 금속으로 형성된다. 예를 들어, 상기 라이트 쉴드(102)는 도전성 금속인 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나의 금속으로 형성될 수 있으며, 상기 금속들의 합금으로 형성될 수도 있다. Next, the light shield 102 may be provided in a region of the substrate 101 corresponding to the driving transistor Tdr. The light shield 102 is made of metal. For example, the light shield 102 is a conductive metal such as copper (Cu), aluminum (Al), molybdenum (Mo), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), and It may be formed of any one of neodymium (Nd), or may be formed of an alloy of the above metals.

상기 라이트 쉴드(120)는 상기 구동 트랜지스터(Tdr)를 구성하는 채널부(120)로 유입되는 광을 차단하는 기능을 수행할 수 있다.The light shield 120 may block light flowing into the channel portion 120 constituting the driving transistor Tdr.

특히, 본 발명에서 상기 라이트 쉴드(102)는 상기 버퍼(103)에 구비된 제1 컨택홀(H1)을 통해, 상기 구동 트랜지스터(Tdr)의 소스 전극(124a)과 연결되어 있다. In particular, in the present invention, the light shield 102 is connected to the source electrode 124a of the driving transistor Tdr through the first contact hole H1 provided in the buffer 103 .

상기 라이트 쉴드(102)의 하단에는 상기 라이트 쉴드(102)와 상기 기판(101)의 접착력을 높이기 위한 제1 접착층(102a)이 구비될 수 있다. 상기 제1 접착층(102a)으로는 예를 들어, 실리콘 나이트 라이드(SiNx)와 같은 물질이 이용될 수 있다. A first adhesive layer 102a for increasing adhesion between the light shield 102 and the substrate 101 may be provided at a lower end of the light shield 102 . A material such as silicon nitride (SiNx) may be used as the first adhesive layer 102a.

상기 라이트 쉴드(102)의 상단에는, 상기 라이트 쉴드(102)의 상단에 구비되는 상기 버퍼(103)와 상기 라이트 쉴드(102)의 접착력을 높이기 위한 제2 접착층(102b)이 구비될 수 있다. 상기 제2 접착층(102b)는 상기 제1 접착층(102a)과 동일한 물질일 수도 있으나 다른 물질일 수도 있다. 상기 제2 접착층(102b) 역시 실리콘 나이트 라이드(SiNx)와 같은 물질이 이용될 수 있다. At the upper end of the light shield 102, a second adhesive layer 102b for increasing the adhesive force between the buffer 103 provided on the upper end of the light shield 102 and the light shield 102 may be provided. The second adhesive layer 102b may be made of the same material as the first adhesive layer 102a or may be made of a different material. A material such as silicon nitride (SiNx) may also be used for the second adhesive layer 102b.

다음, 상기 기판(101)에는 데이터 전압(Vdata)이 공급되는 데이터 라인(DL) 및 제1 구동전압(EVDD)이 공급되는 제1 전압공급라인(PLA)이, 상기 라이트 쉴드(102)와 함께, 상기 기판(101) 상에 형성될 수 있다. 즉, 상기 데이터 라인(DL) 및 상기 제1 전압공급라인(PLA)은 상기 라이트 쉴드(102)와 동일한 물질 및 동일한 공정을 통해 상기 기판(101) 상에 형성된다. 따라서, 상기 데이터 라인(DL) 및 상기 제1 전압공급라인(PLA)의 하단에는 상기 제1 접착층(102a)이 구비되며, 상단에는 상기 제2 접착층(102b)이 구비된다. Next, the substrate 101 includes a data line DL supplied with a data voltage Vdata and a first voltage supply line PLA supplied with a first driving voltage EVDD, together with the light shield 102. , may be formed on the substrate 101. That is, the data line DL and the first voltage supply line PLA are formed on the substrate 101 through the same material and the same process as the light shield 102 . Accordingly, the first adhesive layer 102a is provided at the lower end of the data line DL and the first voltage supply line PLA, and the second adhesive layer 102b is provided at the upper end.

다음, 상기 라이트 쉴드(102), 상기 데이터 라인(DL) 및 상기 제1 전압공급라인(PLA)은 버퍼(103)에 의해 커버된다. Next, the light shield 102, the data line DL, and the first voltage supply line PLA are covered by the buffer 103.

상기 버퍼(103)는 유기물질 또는 무기물질로 구성되며, 적어도 하나의 층으로 형성될 수 있다.The buffer 103 is made of an organic material or an inorganic material and may be formed of at least one layer.

다음, 상기 구동 트랜지스터(Tdr)는 상기 기판(101) 상에 구비된다. 상기 구동 트랜지스터(Tdr)는 탑게이트 타입으로 형성된다.Next, the driving transistor Tdr is provided on the substrate 101 . The driving transistor Tdr is formed as a top gate type.

상기 구동 트랜지스터(Tdr)는, 상기 버퍼(103) 상에 구비되며, 제1 도체부(120a), 제2 도체부(120b) 및 상기 제1 도체부(120a)와 상기 제2 도체부(120b) 사이에 구비되는 액티브층(120c)을 포함하는 채널부(120), 상기 액티브층(120c) 상에 구비되며, 상기 액티브층(120c)을 커버하는 게이트 절연막(121), 상기 제1 도체부(120a) 상에 구비되며, 상기 제1 도체부(120a)를 커버하는 소스 절연막(121a), 상기 제2 도체부(120b) 상에 구비되며, 상기 제2 도체부(120b)를 커버하는 드레인 절연막(121b), 상기 게이트 절연막(121) 상에 구비되고, 제1 금속으로 형성되는 제1 게이트 전극(122), 상기 제1 게이트 전극(122) 상에 형성되며, 제2 금속으로 형성되는 제2 게이트 전극(123), 상기 소스 절연막(121a) 상에 구비되며, 상기 제1 금속으로 형성되는 제1 소스 전극(122a), 상기 제1 소스 전극(122a) 상에 형성되며, 상기 제2 금속으로 형성되는 제2 소스 전극(123a), 상기 드레인 절연막(121b) 상에 구비되며, 상기 제1 금속으로 형성되는 제1 드레인 전극(122b) 및 상기 제1 드레인 전극(122b) 상에 구비되며, 상기 제2 금속으로 형성되는 제2 드레인 전극(123b)을 포함한다. The driving transistor Tdr is provided on the buffer 103, and includes a first conductor part 120a, a second conductor part 120b, and the first conductor part 120a and the second conductor part 120b. ), a channel portion 120 including an active layer 120c provided between, a gate insulating layer 121 provided on the active layer 120c and covering the active layer 120c, and the first conductor portion (120a), a source insulating film (121a) covering the first conductor portion (120a), and a drain provided on the second conductor portion (120b) and covering the second conductor portion (120b). An insulating film 121b, a first gate electrode 122 provided on the gate insulating film 121 and formed of a first metal, and a first gate electrode 122 formed on the first gate electrode 122 and formed of a second metal. 2 Gate electrode 123, a first source electrode 122a formed on the source insulating film 121a and formed of the first metal, formed on the first source electrode 122a, and formed of the second metal It is provided on the second source electrode 123a formed of, the drain insulating film 121b, and provided on the first drain electrode 122b formed of the first metal and the first drain electrode 122b, and a second drain electrode 123b made of the second metal.

즉, 상기 구동 트랜지스터(Tdr)는 상기 채널부(120), 상기 게이트 절연막(121), 상기 소스 절연막(121a), 상기 드레인 절연막(121b), 게이트 전극(124), 소스 전극(124a) 및 드레인 전극(124b)을 포함한다. 상기 게이트 전극(124)은 상기 제1 게이트 전극(122) 및 상기 제2 게이트 전극(123)을 포함한다.That is, the driving transistor Tdr includes the channel portion 120, the gate insulating layer 121, the source insulating layer 121a, the drain insulating layer 121b, the gate electrode 124, the source electrode 124a, and the drain. electrode 124b. The gate electrode 124 includes the first gate electrode 122 and the second gate electrode 123 .

상기 게이트 절연막(121), 상기 소스 절연막(121a) 및 상기 드레인 절연막(121b)은 동일한 물질로 형성되어 있으며, 서로 이격되어 있다.The gate insulating layer 121, the source insulating layer 121a, and the drain insulating layer 121b are formed of the same material and are spaced apart from each other.

상기 채널부(120)는 상기 액티브층(120c), 상기 제1 도체부(120a) 및 상기 제2 도체부(120b)를 포함한다.The channel part 120 includes the active layer 120c, the first conductor part 120a and the second conductor part 120b.

상기 액티브층(120c)은 산화물 반도체로 형성된다. 상기 제1 도체부(120a) 및 상기 제2 도체부(120b)는, 상기 산화물 반도체로부터 변화된 도체이다. 예를 들어, 상기 채널부(120)에 대응되는 영역에 산화물 반도체가 형성된 후, 상기 제1 도체부(120a) 및 상기 제2 도체부(120b)에 대응되는 영역에, 드라이 에칭 공정을 통해 수소가 주입되면, 상기 산화물 반도체가 도체로 변화되어, 상기 제1 도체부(120a) 및 상기 제2 도체부(120b)가 형성될 수 있다.The active layer 120c is formed of an oxide semiconductor. The first conductor portion 120a and the second conductor portion 120b are conductors converted from the oxide semiconductor. For example, after the oxide semiconductor is formed in the region corresponding to the channel portion 120, hydrogen is applied to the region corresponding to the first conductor portion 120a and the second conductor portion 120b through a dry etching process. When is implanted, the oxide semiconductor is changed into a conductor, so that the first conductor portion 120a and the second conductor portion 120b may be formed.

상기 게이트 전극(124)은 상기 제1 게이트 전극(122) 및 상기 제2 게이트 전극(123)을 포함한다.The gate electrode 124 includes the first gate electrode 122 and the second gate electrode 123 .

상기 소스 전극(124a)은 상기 제1 소스 전극(122a) 및 상기 제2 소스 전극(123a)을 포함한다.The source electrode 124a includes the first source electrode 122a and the second source electrode 123a.

상기 드레인 전극(124b)은 상기 제1 드레인 전극(122b) 및 상기 제2 드레인 전극(123b)을 포함한다. The drain electrode 124b includes the first drain electrode 122b and the second drain electrode 123b.

상기 제1 게이트 전극(122), 상기 제1 소스 전극(122a) 및 상기 제1 드레인 전극(122b)은 몰리브덴(Mo)과 티타늄(Ti)의 합금(MoTi)으로 형성될 수 있다. 상기 합금(MoTi)은 상기 제2 게이트 전극(123)으로 이용되는 구리(Cu)가 상기 액티브층(120c), 상기 제1 도체부(120a) 및 상기 제2 도체부(120b) 등으로 확산되는 것을 방지할 수 있다. 특히, 상기 합금(MoTi)은 본 발명에 따른 유기발광표시패널을 제조하는 공정 중에 구리(Cu)가 기판의 전면에 증착될 때, 구리(Cu)가 그 아래에 구비된 반도체 층 등으로 확산되는 것을 방지할 수 있다. The first gate electrode 122, the first source electrode 122a, and the first drain electrode 122b may be formed of an alloy of molybdenum (Mo) and titanium (Ti) (MoTi). The alloy (MoTi) is such that copper (Cu) used as the second gate electrode 123 is diffused into the active layer 120c, the first conductor portion 120a, and the second conductor portion 120b. that can be prevented In particular, when copper (Cu) is deposited on the entire surface of the substrate during the manufacturing process of the organic light emitting display panel according to the present invention, the alloy (MoTi) diffuses into the semiconductor layer or the like provided below it. that can be prevented

상기 제2 게이트 전극(123), 상기 제2 소스 전극(123b) 및 상기 제2 드레인 전극(123b)은 전도성이 우수한 구리(Cu)로 형성될 수 있다. 구리(Cu) 이외에도 전도성이 우수한 다양한 종류의 금속이 상기 제2 게이트 전극(123), 상기 제2 소스 전극(123b) 및 상기 제2 드레인 전극(123b)으로 이용될 수 있다. The second gate electrode 123, the second source electrode 123b, and the second drain electrode 123b may be formed of copper (Cu) having excellent conductivity. In addition to copper (Cu), various types of metals having excellent conductivity may be used as the second gate electrode 123, the second source electrode 123b, and the second drain electrode 123b.

상기 제1 소스 전극(122a)은 상기 버퍼(103)에 형성된 제1 컨택홀(H1)을 통해, 상기 라이트 쉴드(102)와 연결된다.The first source electrode 122a is connected to the light shield 102 through a first contact hole H1 formed in the buffer 103 .

상기 제1 게이트 전극(122)과 상기 제2 게이트 전극(123)은 상기 스위칭 트랜지스터(Tsw1)의 제1 전극(T1)과 연결되고, 상기 스위칭 트랜지스터(Tsw1)의 제2 전극(T2)은 상기 데이터 라인(DL)과 연결되며, 상기 스위칭 트랜지스터(Tsw1)의 제3 전극으로는 도 3에 도시된 바와 같이, 상기 게이트 라인(GL)이 이용될 수 있다.The first gate electrode 122 and the second gate electrode 123 are connected to the first electrode T1 of the switching transistor Tsw1, and the second electrode T2 of the switching transistor Tsw1 is It is connected to the data line DL, and as shown in FIG. 3 , the gate line GL may be used as a third electrode of the switching transistor Tsw1.

상기 스위칭 트랜지스터(Tsw1)의 상기 제2 전극(T2)은 상기 게이트 전극(124)과 동일한 형태와 구조로, 상기 게이트 전극(124)과 동일한 층에 형성될 수 있다. 예를 들어, 상기 제2 전극(T2)은 상기 제1 게이트 전극(122)과 동일한 금속으로 형성된 제1 전극 및 상기 제2 게이트 전극(123)과 동일한 금속으로 형성된 제2 전극으로 구성될 수 있다. The second electrode T2 of the switching transistor Tsw1 may have the same shape and structure as the gate electrode 124 and may be formed on the same layer as the gate electrode 124 . For example, the second electrode T2 may include a first electrode formed of the same metal as the first gate electrode 122 and a second electrode formed of the same metal as the second gate electrode 123. .

상기 제2 전극(T2)은 제5 컨택홀(H5)을 통해 상기 데이터 라인(DL)과 연결될 수 있다. 상기 제5 컨택홀(H5)은 상기 제1 컨택홀(H1)과 마찬가지로 상기 버퍼(102)에 형성될 수 있다. The second electrode T2 may be connected to the data line DL through a fifth contact hole H5. The fifth contact hole H5 may be formed in the buffer 102 like the first contact hole H1.

상기 스위칭 트랜지스터(Tsw1)의 상기 제1 전극(T1)은 상기 게이트 전극(124)의 일부분이 될 수 있다. 예를 들어, 상기 게이트 전극(124) 중 상기 스위칭 트랜지스터의 채널부(TA)와 중첩되는 영역이 상기 스위칭 트랜지스터(Tsw1)의 상기 제1 전극(T1)이 될 수 있다. The first electrode T1 of the switching transistor Tsw1 may be a part of the gate electrode 124 . For example, a region of the gate electrode 124 overlapping the channel portion TA of the switching transistor may be the first electrode T1 of the switching transistor Tsw1.

상기 드레인 전극(124b)은 상기 제1 드레인 전극(122b) 및 상기 제2 드레인 전극(123b)을 포함한다. The drain electrode 124b includes the first drain electrode 122b and the second drain electrode 123b.

상기 제2 드레인 전극(123b)은 제3 컨택홀(H3) 및 제4 컨택홀(H4)을 통해 상기 제1 전압공급라인(PLA)과 연결되어 있다. The second drain electrode 123b is connected to the first voltage supply line PLA through a third contact hole H3 and a fourth contact hole H4.

상기 제1 전압공급라인(PLA)은, 상기에서 설명된 바와 같이, 상기 라이트 쉴드(102) 및 상기 데이터 라인(DL)과 동일한 층에, 동일한 구조로 형성되어 있고, 제1 전압공급라인(PLA)으로는 상기 제1 구동전압(EVDD)이 공급된다. As described above, the first voltage supply line PLA is formed on the same layer as the light shield 102 and the data line DL and has the same structure, and the first voltage supply line PLA ) is supplied with the first driving voltage EVDD.

예를 들어, 상기 제1 전압공급라인(PLA)과 상기 제2 드레인 전극(123b)은 상기 보호막(103) 상단에 형성된 브릿지를 통해 연결될 수 있으며, 이 경우, 상기 브릿지와 상기 제2 드레인 전극(123b)은, 도 3에 도시된, 상기 제3 컨택홀(H3)을 통해 연결되고, 상기 브릿지와 상기 제1 전압공급라인(PLA)은, 도 3에 도시된, 상기 제4 컨택홀(H4)을 통해 연결될 수 있다. 즉, 도 4에 도시된 상기 제2 드레인 전극(123b)은, 상기 보호막(103) 상단에 형성되는 상기 브릿지 및 도 3에 도시된 상기 제3 컨택홀(H3)과 상기 제4 컨택홀(H4)을 통해 상기 제1 전압공급라인(PLA)과 연결된다.For example, the first voltage supply line (PLA) and the second drain electrode 123b may be connected through a bridge formed on top of the passivation film 103. In this case, the bridge and the second drain electrode ( 123b) is connected through the third contact hole H3 shown in FIG. 3, and the bridge and the first voltage supply line PLA are connected through the fourth contact hole H4 shown in FIG. ) can be connected. That is, the second drain electrode 123b shown in FIG. 4 is the bridge formed on the top of the passivation layer 103 and the third contact hole H3 and the fourth contact hole H4 shown in FIG. 3 . ) through which it is connected to the first voltage supply line (PLA).

상기 소스 전극(124a)은 상기 제1 소스 전극(122a) 및 상기 제2 소스 전극(123a)을 포함한다.The source electrode 124a includes the first source electrode 122a and the second source electrode 123a.

상기 제1 소스 전극(122a)은 상기 제1 컨택홀(H1)을 통해 상기 라이트 쉴드(102)와 연결되고, 상기 라이트 쉴드(102)는 상기 센싱 트랜지스터(Tsw2)의 제1 전극과 연결된다. 도 3에 도시된 상기 라이트 쉴드(102) 중 도면부호 ST1으로 표시된 부분이 상기 센싱 트랜지스터(Tsw2)의 상기 제1 전극과 연결되는 부분이다.The first source electrode 122a is connected to the light shield 102 through the first contact hole H1, and the light shield 102 is connected to the first electrode of the sensing transistor Tsw2. Of the light shield 102 shown in FIG. 3 , a portion indicated by reference numeral ST1 is a portion connected to the first electrode of the sensing transistor Tsw2.

상기 센싱 트랜지스터(Tsw2)의 제2 전극은, 도 2에 도시된 바와 같이, 센싱전압이 공급되는 상기 센싱 라인(SL)과 연결되며, 상기 센싱 트랜지스터(Tsw2)의 제3 전극은 상기 센싱 펄스(SP)가 공급되는 상기 센싱 펄스 라인(SPL)이 될 수 있다. As shown in FIG. 2, the second electrode of the sensing transistor Tsw2 is connected to the sensing line SL to which a sensing voltage is supplied, and the third electrode of the sensing transistor Tsw2 is connected to the sensing pulse ( SP) may be the sensing pulse line SPL supplied.

또한, 상기 제2 소스 전극(123a)은 상기 보호막(105) 및 상기 평탄막(106) 상에 형성된 제2 컨택홀(H2)을 통해 상기 유기발광다이오드(OLED)를 구성하는 상기 애노드(141)와 연결된다. In addition, the second source electrode 123a is the anode 141 constituting the organic light emitting diode (OLED) through the second contact hole H2 formed on the passivation layer 105 and the flat layer 106. connected with

다음, 상기 스위칭 트랜지스터(Tsw1)는 상기 기판(101) 상에 구비된다.Next, the switching transistor Tsw1 is provided on the substrate 101 .

상기 스위칭 트랜지스터(Tsw1)는, 스위칭용 채널부(TA), 스위칭용 게이트 절연막, 스위칭용 게이트 전극, 상기 제1 전극(T1), 상기 제1 전극(T1)과 상기 스위칭용 채널부(TA) 사이에 구비되는 스위칭용 제1 절연막, 상기 제2 전극(T2) 및 상기 제2 전극(T2)과 상기 스위칭용 채널부(TA) 사이에 구비되는 스위칭용 제2 절연막을 포함한다. 상기에서 설명된 바와 같이, 상기 스위칭용 게이트 전극은 상기 게이트 라인(GL)이 될 수 있으며, 또는 상기 게이트 라인(GL)과 연결될 수도 있다. The switching transistor Tsw1 includes a switching channel portion TA, a switching gate insulating film, a switching gate electrode, the first electrode T1, the first electrode T1 and the switching channel portion TA. A first insulating film for switching provided therebetween, the second electrode T2, and a second insulating film for switching provided between the second electrode T2 and the channel portion TA for switching are included. As described above, the switching gate electrode may be the gate line GL or may be connected to the gate line GL.

상기 스위칭용 채널부(TA), 상기 스위칭용 게이트 절연막, 상기 스위칭용 게이트 전극, 상기 제1 전극(T1), 상기 제1 절연막, 상기 제2 전극(T2) 및 상기 스위칭용 제2 절연막은, 상기 구동 트랜지스터(Tdr)를 구성하는 상기 채널부(120), 상기 게이트 절연막(121), 상기 게이트 전극(124), 상기 스위칭용 소스 전극(124a), 상기 소스 절연막(121a), 상기 드레인 전극(124b) 및 상기 드레인 절연막(121b)과 동일한 방법, 물질 및 형태로 형성될 수 있다. The switching channel portion TA, the switching gate insulating film, the switching gate electrode, the first electrode T1, the first insulating film, the second electrode T2, and the switching second insulating film, The channel portion 120 constituting the driving transistor Tdr, the gate insulating film 121, the gate electrode 124, the switching source electrode 124a, the source insulating film 121a, and the drain electrode ( 124b) and the drain insulating layer 121b may be formed in the same method, material, and form.

다음, 상기 센싱 트랜지스터(Tsw2)는 상기 기판(101) 상에 구비된다.Next, the sensing transistor Tsw2 is provided on the substrate 101 .

상기 센싱 트랜지스터(Tsw2)는, 센싱용 채널부, 센싱용 게이트 절연막, 센싱용 게이트 전극, 센싱용 제1 전극, 센싱용 제1 절연막, 센싱용 제2 전극 및 센시용 제2 절연막을 포함한다. The sensing transistor Tsw2 includes a sensing channel unit, a gate insulating film for sensing, a gate electrode for sensing, a first electrode for sensing, a first insulating film for sensing, a second electrode for sensing, and a second insulating film for sensing.

상기 센싱용 채널부, 센싱용 게이트 절연막, 센싱용 게이트 전극, 센싱용 제1 전극, 센싱용 제1 절연막, 센싱용 제2 전극 및 센시용 제2 절연막은, 상기 구동 트랜지스터(Tdr)를 구성하는 상기 채널부(120), 상기 게이트 절연막(121), 상기 게이트 전극(124), 상기 스위칭용 소스 전극(124a), 상기 소스 절연막(121a), 상기 드레인 전극(124b) 및 상기 드레인 절연막(121b)과 동일한 방법, 물질 및 형태로 형성될 수 있다.The sensing channel unit, the sensing gate insulating film, the sensing gate electrode, the sensing first electrode, the sensing first insulating film, the sensing second electrode, and the sensing second insulating film constitute the driving transistor Tdr. The channel portion 120, the gate insulating layer 121, the gate electrode 124, the switching source electrode 124a, the source insulating layer 121a, the drain electrode 124b, and the drain insulating layer 121b It can be formed in the same method, material and form as

다음, 상기 보호막(105)은 상기 게이트 전극(124), 상기 소스 전극(124a), 상기 드레인 전극(124b) 및 상기 채널부(120)를 커버한다. Next, the passivation layer 105 covers the gate electrode 124 , the source electrode 124a , the drain electrode 124b and the channel portion 120 .

상기 보호막(105)은 유기물질 또는 무기물질로 형성되며, 적어도 하나 이상의 층으로 구성될 수 있다.The protective layer 105 is formed of an organic material or an inorganic material, and may be composed of at least one layer.

다음, 상기 평탄막(106)은 상기 보호막(105) 상에 구비된다. 상기 평탄막(106)은 유기물질 또는 무기물질로 형성되며, 적어도 하나 이상의 층으로 구성될 수 있다.Next, the flat layer 106 is provided on the protective layer 105 . The flat film 106 is formed of an organic material or an inorganic material, and may be composed of at least one layer.

상기 평탄막(106)은 상기 구동 트랜지스터(Tdr) 및 상기 스위칭 트랜지스터(Tsw1)의 상단을 평탄화시키는 기능을 수행할 수 있다. The planarization layer 106 may perform a function of planarizing upper ends of the driving transistor Tdr and the switching transistor Tsw1.

마지막으로, 상기 유기발광다이오드(OLED)는 상기 평탄막(106) 상에 구비되며, 상기 평탄막(106)과 상기 보호막(105)에 형성된 상기 제2 컨택홀(H2)을 통해 상기 구동 트랜지스터(Tdr)의 상기 소스 전극(124a)과 연결된다. Finally, the organic light emitting diode (OLED) is provided on the flat layer 106, and the driving transistor ( Tdr) is connected to the source electrode 124a.

상기 유기발광다이오드(OLED)는 애노드(141), 발광층(142) 및 캐소드(143)를 포함한다. 여기서, 특히, 상기 애노드(141)는 상기 제2 컨택홀(H2)을 통해 상기 구동 트랜지스터(Tdr)의 상기 소스 전극(124a)과 연결된다. The organic light emitting diode (OLED) includes an anode 141 , an emission layer 142 and a cathode 143 . In particular, the anode 141 is connected to the source electrode 124a of the driving transistor Tdr through the second contact hole H2.

상기 유기발광다이오드(OLED)는 뱅크(107)에 의해 둘러 쌓여져 있다. 상기 뱅크(107)에 의해 픽셀들 각각이 구분될 수 있다.The organic light emitting diode (OLED) is surrounded by a bank 107 . Each of the pixels may be distinguished by the bank 107 .

이하에서는, 도 5를 참조하여 본 발명에 따른 유기발광표시패널을 제조하는 종래의 방법이 설명된다. 즉, 도 5는, 본 발명의 발명자들이 본 발명에 따른 유기발광표시패널 제조 방법을 발명하기 이전에 이용한 제조 방법을 나타낸 예시도들이다.Hereinafter, a conventional method of manufacturing an organic light emitting display panel according to the present invention will be described with reference to FIG. 5 . That is, FIG. 5 is exemplary views illustrating a manufacturing method used by the present inventors prior to inventing the organic light emitting display panel manufacturing method according to the present invention.

도 5는 본 발명에 따른 유기발광표시패널을 제조하는 종래의 방법을 나타낸 예시도들이다. 특히, 도 5에는 도 4에 도시된 단면 중 K영역을 나타낸 단면도들이 도시되어 있다. 따라서, 도 5에 도시된 단면들에는 상기 드레인 전극(124b), 상기 드레인 절연막(121b) 및 상기 제2 도체부(120b)가 도시되어 있지 않다. 그러나, 상기 드레인 전극(124b), 상기 드레인 절연막(121b) 및 상기 제2 도체부(120b)는, 이하에서 설명되는 상기 소스 전극(124a), 상기 소스 절연막(121a) 및 상기 제1 도체부(120a)와 동일한 방법 및 물질에 의해 동일한 구조로 형성될 수 있다. 이하의 설명 중, 도 1 내지 도 4를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다. 5 is exemplary views illustrating a conventional method of manufacturing an organic light emitting display panel according to the present invention. In particular, FIG. 5 shows cross-sectional views showing region K among the cross-sections shown in FIG. 4 . Therefore, the drain electrode 124b, the drain insulating layer 121b, and the second conductor part 120b are not shown in the cross-sections shown in FIG. 5 . However, the drain electrode 124b, the drain insulating film 121b, and the second conductor part 120b are the source electrode 124a, the source insulating film 121a, and the first conductor part ( 120a) can be formed in the same structure by the same method and materials. In the following description, the same or similar contents to those described with reference to FIGS. 1 to 4 are omitted or simply described.

우선, 상기 기판(101) 상에 상기 제1 접착층(102a)을 형성하는 제1 접착물질 및 상기 라이트 쉴드(102)를 형성하는 라이트 쉴드물질이 증착된다.First, a first adhesive material for forming the first adhesive layer 102a and a light shield material for forming the light shield 102 are deposited on the substrate 101 .

다음, 도 5의 (a)에 도시된 바와 같이, 제1 마스크를 이용하여 상기 기판(101) 상에 상기 제1 접착층(102a) 및 상기 라이트 쉴드(102)가 형성된다.Next, as shown in (a) of FIG. 5 , the first adhesive layer 102a and the light shield 102 are formed on the substrate 101 using a first mask.

다음, 상기 제2 접착층(102b) 및 상기 버퍼(103)가 상기 라이트 쉴드(102)와 상기 기판(101) 상에 형성된다.Next, the second adhesive layer 102b and the buffer 103 are formed on the light shield 102 and the substrate 101 .

다음, 상기 버퍼(103)의 전체 면에 반도체층(120M)이 증착된 후, 제2 마스크를 이용하여 상기 버퍼(103) 상에 패턴화된 반도체층(120M)이 형성된다.Next, after a semiconductor layer 120M is deposited on the entire surface of the buffer 103, a patterned semiconductor layer 120M is formed on the buffer 103 using a second mask.

다음, 제3 마스크를 이용하여 상기 패턴화된 반도체층(120M) 상에 패턴화된 절연막(121M) 및 상기 소스 절연막(121a)이 형성된다.Next, a patterned insulating layer 121M and the source insulating layer 121a are formed on the patterned semiconductor layer 120M using a third mask.

다음, 도 5의 (b)에 도시된 바와 같이, 상기 패턴화된 절연막(121M) 및 상기 소스 절연막(121a)과 상기 반도체층(120M)을 커버하도록 제1 금속으로 형성된 제1 금속층(122M)이 증착되고, 상기 제1 금속층(122M) 상단에 제2 금속으로 형성된 제2 금속층(123M)이 증착되며, 상기 제2 금속층(123M) 상단에 포토 레지스트(129M)가 증착된다.Next, as shown in (b) of FIG. 5, a first metal layer 122M formed of a first metal to cover the patterned insulating film 121M, the source insulating film 121a, and the semiconductor layer 120M. is deposited, a second metal layer 123M formed of a second metal is deposited on top of the first metal layer 122M, and a photoresist 129M is deposited on top of the second metal layer 123M.

다음, 도 5의 (c)에 도시된 바와 같이, 제4 마스크를 이용해, 제4 마스크 패턴(129)이 형성되며, 상기 제4 마스크 패턴(129)을 이용해 상기 제2 금속층(123M)과 상기 제1 금속층(122M)을 식각하여, 상기 구동 트랜지스터(Tdr)의 상기 게이트 전극(124) 및 상기 소스 전극(124a)이 형성된다. 즉, 상기 제2 금속층(123M)과 상기 제1 금속층(122M)은, 상기 제2 금속층(123M)과 상기 제1 금속층(122M)을 동시에 식각시킬 수 있는 통합 에천트(Etchant)를 이용하여 동시에 식각된다. Next, as shown in (c) of FIG. 5, a fourth mask pattern 129 is formed using a fourth mask, and the second metal layer 123M and the second metal layer 123M are formed using the fourth mask pattern 129. The gate electrode 124 and the source electrode 124a of the driving transistor Tdr are formed by etching the first metal layer 122M. That is, the second metal layer 123M and the first metal layer 122M are simultaneously etched using an etchant capable of simultaneously etching the second metal layer 123M and the first metal layer 122M. Etched.

다음, 도 5의 (d)에 도시된 바와 같이, 상기 반도체층(120M) 상에 노출되어 있는 상기 절연막(121M)과, 상기 제4 마스크 패턴(129)이, 드라이 에칭 공정을 통해 식각되어, 상기 반도체층(120M) 중 상기 게이트 전극(124)과 상기 소스 전극(124a) 사이가 도체화된다. Next, as shown in (d) of FIG. 5, the insulating film 121M exposed on the semiconductor layer 120M and the fourth mask pattern 129 are etched through a dry etching process, A conductor is formed between the gate electrode 124 and the source electrode 124a of the semiconductor layer 120M.

마지막으로, 상기 게이트 전극(124), 상기 소스 전극(124a) 및 상기 드레인 전극(124b)이 상기 보호막(105)과 상기 평탄막(106)으로 커버되며, 도 4에 도시된 바와 같이, 상기 평탄막(106) 상에 상기 소스 전극(124a)과 연결되는 상기 유기발광다이오드(OLED)가 형성된다.Finally, the gate electrode 124, the source electrode 124a, and the drain electrode 124b are covered with the passivation layer 105 and the flat layer 106, and as shown in FIG. 4, the flat layer The organic light emitting diode (OLED) connected to the source electrode 124a is formed on the layer 106 .

그러나, 상기한 바와 같은 제조 방법에 의해 본 발명에 따른 유기발광표시패널이 제조되면, 상기 반도체층(120M) 중 상기 게이트 전극(124)과 상기 소스 전극(124a) 사이에 노출되어 있는 반도체층, 즉, 도 5의 (c) 및 (d)에서 X로 표시되어 있는 영역에 있는 반도체층(120M) 또는 제1 도체부(102a)가 유실될 수 있다.However, when the organic light emitting display panel according to the present invention is manufactured by the manufacturing method as described above, the semiconductor layer exposed between the gate electrode 124 and the source electrode 124a among the semiconductor layers 120M, That is, the semiconductor layer 120M or the first conductor portion 102a in the regions indicated by X in (c) and (d) of FIG. 5 may be lost.

예를 들어, X로 표시되어 있는 영역에 있는 상기 반도체층(120M)은, (c)에 도시된 바와 같이, 상기 제1 금속층(122M) 및 상기 제2 금속층(123M)을 Ÿ‡ 에칭(Wet Etching)을 이용하여 동시에 식각하는 과정에서 상기 통합 에천트에 의해 식각될 수 있다. For example, as shown in (c), the semiconductor layer 120M in the region indicated by X may etch (Wet) the first metal layer 122M and the second metal layer 123M. Etching) may be etched by the integrated etchant during simultaneous etching.

즉, X로 표시되어 있는 영역에 있는 상기 반도체층(120M)은, 상기에서 설명된 바와 같이, 상기 통합 에천트에 의한 상기 식각 공정 중에, 식각될 수 있다.That is, as described above, the semiconductor layer 120M in the region indicated by X may be etched during the etching process by the integrated etchant.

따라서, 상기 X로 표시되어 있는 영역에 있는 상기 반도체층(120M)이 도체화되어, 상기 제1 도체부(120a)가 되더라도, 상기 제1 도체부(120a)의 높이가 낮아져서 저항이 증가될 수 있으며, 이에 따라, 상기 구동 트랜지스터(Tdr)가 정상적으로 동작되지 않을 수도 있다.Accordingly, even if the semiconductor layer 120M in the region indicated by X is converted into a conductor and becomes the first conductor portion 120a, the height of the first conductor portion 120a may be lowered to increase resistance. Accordingly, the driving transistor Tdr may not operate normally.

특히, 상기 X로 표시되어 있는 영역에 있는 반도체층(120M)의 식각이 심하게 발생되면, 상기 반도체층(120M)이 끊어질 수 있으며, 이 경우, 상기 구동 트랜지스터(Tdr)가 동작되지 않을 수도 있다.In particular, if the semiconductor layer 120M in the region indicated by X is severely etched, the semiconductor layer 120M may be cut off, and in this case, the driving transistor Tdr may not operate. .

부연하여 설명하면, 상기한 바와 같은 방법에 의해 본 발명에 따른 유기발광표시패널이 제조될 때, 상기 Ÿ‡ 에칭 공정에 의해 상기 제1 도체부(120a)는 훼손될 수 있다. 즉, 상기 Ÿ‡ 에칭 공정에 의해, 상기 제1 도체부(120a)는 열화되거나 유실될 수 있고, 이에 따라 소자 산포(Ion)가 발생될 수 있으며, 따라서, 상기 구동 트랜지스터(Tdr)가 정상적으로 구동되지 못할 수도 있다. To elaborate, when the organic light emitting display panel according to the present invention is manufactured by the method described above, the first conductor portion 120a may be damaged by the etching process. That is, by the etching process, the first conductor portion 120a may be deteriorated or lost, and thus element dispersion (Ion) may occur, and thus the driving transistor Tdr is normally driven. It may not be possible.

따라서, 본 발명의 발명자들은 상기한 바와 같은 문제점을 해결하기 위해, 도 6에 도시된 바와 같은 본 발명에 따른 유기발광표시패널 제조 방법을 새롭게 발명하였다.Accordingly, the inventors of the present invention newly invented a method for manufacturing an organic light emitting display panel according to the present invention as shown in FIG. 6 in order to solve the above problems.

도 6은 본 발명에 따른 유기발광표시패널 제조 방법을 나타낸 예시도들이다. 특히, 도 6에는 도 4에 도시된 단면 중 K영역을 나타낸 단면도들이 도시되어 있다. 따라서, 도 6에 도시된 단면들에는 상기 드레인 전극(124b), 상기 드레인 절연막(121b) 및 상기 제2 도체부(120b)가 도시되어 있지 않다. 그러나, 상기 드레인 전극(124b), 상기 드레인 절연막(121b) 및 상기 제2 도체부(120b)는, 이하에서 설명되는 상기 소스 전극(124a), 상기 소스 절연막(121a) 및 상기 제1 도체부(120a)와 동일한 방법 및 물질에 의해 동일한 구조로 형성될 수 있다. 이하의 설명 중, 도 1 내지 도 4를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다. 6 is exemplary views illustrating a method of manufacturing an organic light emitting display panel according to the present invention. In particular, FIG. 6 shows cross-sectional views showing region K among the cross-sections shown in FIG. 4 . Therefore, the drain electrode 124b, the drain insulating layer 121b, and the second conductor portion 120b are not shown in the cross-sections shown in FIG. 6 . However, the drain electrode 124b, the drain insulating film 121b, and the second conductor part 120b are the source electrode 124a, the source insulating film 121a, and the first conductor part ( 120a) can be formed in the same structure by the same method and materials. In the following description, the same or similar contents to those described with reference to FIGS. 1 to 4 are omitted or simply described.

우선, 상기 기판(101) 상에 상기 제1 접착층(102a)을 형성하는 제1 접착물질 및 상기 라이트 쉴드(102)를 형성하는 라이트 쉴드물질이 증착된다.First, a first adhesive material for forming the first adhesive layer 102a and a light shield material for forming the light shield 102 are deposited on the substrate 101 .

다음, 도 6의 (a)에 도시된 바와 같이, 제1 마스크를 이용하여 상기 기판(101) 상에 상기 제1 접착층(102a) 및 상기 라이트 쉴드(102)가 형성된다.Next, as shown in (a) of FIG. 6 , the first adhesive layer 102a and the light shield 102 are formed on the substrate 101 using a first mask.

다음, 상기 제2 접착층(102b) 및 상기 버퍼(103)가 상기 라이트 쉴드(102)와 상기 기판(101) 상에 형성된다.Next, the second adhesive layer 102b and the buffer 103 are formed on the light shield 102 and the substrate 101 .

다음, 상기 버퍼(103)의 전체 면에 반도체층이 증착된 후, 제2 마스크를 이용하여 상기 버퍼(103) 상에 패턴화된 반도체층(120M)이 형성된다. Next, after a semiconductor layer is deposited on the entire surface of the buffer 103, a patterned semiconductor layer 120M is formed on the buffer 103 using a second mask.

다음, 상기 반도체층(120M) 및 상기 버퍼(103)를 커버하도록, 절연막물질이 상기 반도체층(120M) 및 상기 버퍼(103) 상에 증착된다.Next, an insulating film material is deposited on the semiconductor layer 120M and the buffer 103 to cover the semiconductor layer 120M and the buffer 103 .

다음, 상기 패턴화된 반도체층(120M) 상에, 제3 마스크 의해, 상기 절연막물질이 패턴화되어, 패턴화된 절연막(121M)이 형성된다. Next, the insulating film material is patterned on the patterned semiconductor layer 120M by a third mask to form a patterned insulating film 121M.

이 경우, 상기 제3 마스크에 의해, 상기 절연막물질이 패턴화되어, 상기 소스 전극(124a)에 대응되는 상기 소스 절연막(121a)이 형성된다. In this case, the insulating film material is patterned by the third mask to form the source insulating film 121a corresponding to the source electrode 124a.

다음, 도 6의 (b)에 도시된 바와 같이, 상기 패턴화된 절연막(121M) 및 상기 소스 절연막(121a)과 상기 반도체층(120M)을 커버하도록 제1 금속으로 형성된 제1 금속층(122M)이 증착되고, 상기 제1 금속층(122M) 상단에 제2 금속으로 형성된 제2 금속층(123M)이 증착되며, 상기 제2 금속층(123M) 상단에 포토 레지스트(129M)가 증착된다.Next, as shown in (b) of FIG. 6, a first metal layer 122M formed of a first metal to cover the patterned insulating film 121M, the source insulating film 121a, and the semiconductor layer 120M. is deposited, a second metal layer 123M formed of a second metal is deposited on top of the first metal layer 122M, and a photoresist 129M is deposited on top of the second metal layer 123M.

다음, 도 6의 (c)에 도시된 바와 같이, 제4 마스크를 이용해 제4 마스크 패턴(129)이 형성되며, 상기 제4 마스크 패턴(129)을 이용해 상기 제2 금속층(123M) 을 식각하여, 상기 구동 트랜지스터(Tdr)의 상기 제2 게이트 전극(123) 및 상기 제2 소스 전극(123a) 이 형성된다.Next, as shown in (c) of FIG. 6, a fourth mask pattern 129 is formed using a fourth mask, and the second metal layer 123M is etched using the fourth mask pattern 129. , the second gate electrode 123 and the second source electrode 123a of the driving transistor Tdr are formed.

즉, 상기 제2 금속층(123M)을 형성하는 금속, 예를 들어, 구리(Cu)는 Ÿ‡ 에칭 공정을 통해 식각되어, 상기 제2 게이트 전극(123) 및 상기 제2 소스 전극(123a)이 된다. 예를 들어, 상기 제2 금속층(123M)은 상기 Ÿ‡ 에칭 공정에서, 과산화수소(H2O2)와 암모니아(NH4OH)가 혼합된 에천트(Etcahnt)에 의해 식각될 수 있다.That is, the metal forming the second metal layer 123M, for example, copper (Cu), is etched through a etching process, so that the second gate electrode 123 and the second source electrode 123a are formed. do. For example, the second metal layer 123M may be etched by an etchant in which hydrogen peroxide (H2O2) and ammonia (NH4OH) are mixed in the etching process.

다음, 도 6의 (d)에 도시된 바와 같이, 상기 반도체층(120M) 상에 노출되어 있는 절연막(121M)과, 상기 제4 마스크 패턴(129)이, 드라이 에칭 공정을 통해 식각되며, 상기 드라이 에칭 공정에 의해, 상기 반도체층(120M) 중 상기 제2 게이트 전극(123)과 상기 제2 소스 전극(123a) 사이에 있는 반도체층(120M)이 도체화된다. Next, as shown in (d) of FIG. 6 , the insulating film 121M exposed on the semiconductor layer 120M and the fourth mask pattern 129 are etched through a dry etching process, Through the dry etching process, the semiconductor layer 120M between the second gate electrode 123 and the second source electrode 123a among the semiconductor layers 120M is made conductive.

즉, 상기 제2 게이트 전극(123) 및 상기 제2 소스 전극(123a) 상에 구비된 상기 제4 마스크 패턴(129)과 상기 제1 금속층(121M)이 드라이 에칭 공정을 통해 식각되어, 상기 제1 게이트 전극(122) 및 상기 제1 소스 전극(122a)이 형성된다. 이에 따라, 상기 게이트 전극(124) 및 상기 소스 전극(124a)이 형성된다.That is, the fourth mask pattern 129 and the first metal layer 121M provided on the second gate electrode 123 and the second source electrode 123a are etched through a dry etching process, 1 gate electrode 122 and the first source electrode 122a are formed. Accordingly, the gate electrode 124 and the source electrode 124a are formed.

또한, 상기 드라이 에칭 공정 중에, 상기 반도체층(120M) 중 상기 제1 게이트 전극(122)과 상기 제1 소스 전극(122a) 사이에 있는 반도체층(120M)이 도체화되어, 상기 제1 도체부(120a)가 형성된다. In addition, during the dry etching process, the semiconductor layer 120M between the first gate electrode 122 and the first source electrode 122a among the semiconductor layers 120M becomes a conductor, and the first conductor portion (120a) is formed.

상기 제1 게이트 전극(122) 및 상기 제1 소스 전극(122a)이 형성되는 과정에서, 상기 제2 게이트 전극(123)과 상기 제2 소스 전극(123a) 사이에 남아있는 상기 절연막(121M)은, 상기 드라이 에칭 공정에 식각된다. In the process of forming the first gate electrode 122 and the first source electrode 122a, the insulating film 121M remaining between the second gate electrode 123 and the second source electrode 123a is , which is etched in the dry etching process.

즉, 상기 제3 마스크를 이용하여 상기 패턴화된 반도체층(120M) 상에 패턴화된 상기 절연막(121M)을 형성하는 단계에서, 상기 제2 게이트 전극(123)과 상기 반도체층 사이에 형성되는 상기 패턴화된 절연막(121M)은 상기 제2 게이트 전극(123)의 끝단으로부터 더 돌출되도록 형성되며, 상기 패턴화된 절연막(121M) 중 돌출된 부분은, 상기 드라이 에칭 공정에 의해 식각되어 제거된다.That is, in the step of forming the patterned insulating film 121M on the patterned semiconductor layer 120M using the third mask, formed between the second gate electrode 123 and the semiconductor layer The patterned insulating film 121M is formed to protrude further from the end of the second gate electrode 123, and the protruding portion of the patterned insulating film 121M is etched and removed by the dry etching process. .

상기 드라이 에칭 공정을 통해, 상기 게이트 전극(124), 상기 소스 전극(124a), 상기 드레인 전극(124b), 상기 제1 도체부(120a) 및 상기 제2 도체부(120b)가 형성된다. Through the dry etching process, the gate electrode 124, the source electrode 124a, the drain electrode 124b, the first conductor portion 120a, and the second conductor portion 120b are formed.

이 경우, 상기 반도체층(120M) 중 상기 제1 소스 전극(122a) 하단에 구비된 영역과, 상기 제1 드레인 전극(122b) 하단에 구비된 영역도, 상기 드라이 에칭 공정에 의해 도체로 변화될 수 있다. 즉, 상기 드라이 에칭 공정에 의해 주입된 수소가 상기 영역으로 확산되어, 상기 영역도 도체화될 수 있다. In this case, the region provided under the first source electrode 122a and the region provided under the first drain electrode 122b in the semiconductor layer 120M are also changed into conductors by the dry etching process. can That is, hydrogen implanted by the dry etching process is diffused into the region, and the region may also be made into a conductor.

마지막으로, 상기 게이트 전극(124), 상기 소스 전극(124a) 및 상기 드레인 전극(124b)이 상기 보호막(105)과 상기 평탄막(106)으로 커버되며, 도 4에 도시된 바와 같이, 상기 평탄막(106) 상에 상기 소스 전극(124a)과 연결되는 상기 유기발광다이오드(OLED)가 형성된다.Finally, the gate electrode 124, the source electrode 124a, and the drain electrode 124b are covered with the passivation layer 105 and the flat layer 106, and as shown in FIG. 4, the flat layer The organic light emitting diode (OLED) connected to the source electrode 124a is formed on the layer 106 .

상기한 바와 같은 본 발명에 따른 유기발광표시패널 제조 방법에 의하면, 상기 반도체층(120M) 중 상기 게이트 전극(124)과 상기 소스 전극(124a) 사이에 노출되어 있는 반도체층, 즉, 도 6의 (c) 및 (d)에서 X로 표시되어 있는 영역에 있는 반도체층(120M)은 유실되지 않을 수 있다.According to the organic light emitting display panel manufacturing method according to the present invention as described above, the semiconductor layer exposed between the gate electrode 124 and the source electrode 124a among the semiconductor layers 120M, that is, the semiconductor layer of FIG. 6 The semiconductor layer 120M in the regions indicated by X in (c) and (d) may not be lost.

예를 들어, 도 5를 참조하여 설명된 방법에서는, X로 표시되어 있는 영역이, 상기 제1 금속층(122M) 및 상기 제2 금속층(123M)이 Ÿ‡ 에칭 공정을 통해 식각되는 과정에서 함께 식각되어 유실될 수 있다. For example, in the method described with reference to FIG. 5 , a region marked with X is etched together in a process in which the first metal layer 122M and the second metal layer 123M are etched through a etching process. and may be lost.

그러나, 도 6을 참조하여 설명된 본 발명에 따른 유기발광표시패널 제조 방법에서는, 상기 제2 금속층(123M)만이 Ÿ‡ 에칭 공정을 통해 식각되기 때문에, 도 6의 (c)에 도시된 바와 같이, X로 표시되어 있는 영역은 상기 제1 금속층(122M)에 의해 커버되어 있다. 따라서, X 로 표시되어 있는 영역은 상기 Ÿ‡ 에칭 공정 중에 식각되거나 유실되지 않는다.However, in the organic light emitting display panel manufacturing method according to the present invention described with reference to FIG. 6, since only the second metal layer 123M is etched through the etching process, as shown in FIG. , X are covered by the first metal layer 122M. Therefore, the region indicated by X is not etched away or lost during the etching process.

상기 반도체층(120M) 중 X와 Y로 표시되어 있는 영역은 상기 드라이 에칭 공정에 의해 상기 제1 금속층(122M)이 식각될 때, 외부로 노출될 수 있으나, 상기 드라이 에칭 공정에 의해서는 상기 반도체층(120M)이 심하게 식각되지 않는다.The regions indicated by X and Y in the semiconductor layer 120M may be exposed to the outside when the first metal layer 122M is etched by the dry etching process, but the semiconductor layer 120M may be exposed to the outside by the dry etching process. Layer 120M is not severely etched.

즉, 본 발명에 의하면, 상기 반도체층(120M) 중 X와 Y로 표시되어 있는 영역이 상기 Ÿ‡ 에칭 공정 중에는 외부로 노출되지 않아 식각되지 않으며, 상기 드라이 에칭 공정 중에만 외부로 노출된다. That is, according to the present invention, the regions indicated by X and Y in the semiconductor layer 120M are not exposed to the outside during the etching process and are not etched, and are exposed to the outside only during the dry etching process.

따라서, 본 발명에서는, 상기 Ÿ‡ 에칭 공정에서 X로 표시되어 있는 영역이 식각되는 종래의 방법과 비교할 때, 상기 반도체층(120M) 또는 상기 제1 도체부(120a)의 유실이 감소될 수 있다.Therefore, in the present invention, loss of the semiconductor layer 120M or the first conductor portion 120a can be reduced compared to the conventional method in which the region indicated by X is etched in the etching process. .

즉, 본 발명에 의하면, 상기 반도체층(120M) 또는 상기 제1 도체부(120a)가 유실되거나 끊어지는 불량이 발생되지 않으며, 이에 따라, 상기 구동 트랜지스터(Tdr)가 정상적으로 구동될 수 있다. That is, according to the present invention, a loss or disconnection of the semiconductor layer 120M or the first conductor portion 120a does not occur, and thus the driving transistor Tdr can be normally driven.

부연하여 설명하면, 본 발명에 따른 유기발광표시패널 제조 방법은, 상기 제1 금속층(122M) 및 상기 제2 금속층(123M)을 한 번의 공정을 통해 일괄적으로 에칭하는 방법 대신, Ÿ‡ 에칭 공정을 통해 상기 제2 금속층(123M)을 에칭한 후, 드라이 에칭 공정을 통해 상기 제1 금속층(122M)을 에칭함으로써, 상기 제1 도체화부(120a) 및 상기 제2 도체화부(120b)를 안정적으로 보호할 수 있다. 즉, 본 발명에 의하면, 상기 반도체층(120M)이 심하게 식각될 수 있는 상기 Ÿ‡ 에칭 공정에서는, 상기 제1 금속층(122M)에 의해 상기 반도체층(120M)이 보호될 수 있기 때문에, 상기 반도체층(120M)이 유실되는 현상 및 끊어지는 현상이 방지될 수 있다. To elaborate, in the method of manufacturing the organic light emitting display panel according to the present invention, instead of a method of collectively etching the first metal layer 122M and the second metal layer 123M through a single process, a etching process is performed. After the second metal layer 123M is etched through a dry etching process, the first metal layer 122M is etched through a dry etching process, thereby stably forming the first conductive portion 120a and the second conductive portion 120b. can protect That is, according to the present invention, in the etching process in which the semiconductor layer 120M can be severely etched, since the semiconductor layer 120M can be protected by the first metal layer 122M, the semiconductor Loss and disconnection of the layer 120M can be prevented.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. Those skilled in the art to which the present invention pertains will understand that the present invention may be embodied in other specific forms without changing its technical spirit or essential features. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting. The scope of the present invention is indicated by the following claims rather than the detailed description above, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts should be construed as being included in the scope of the present invention. do.

100: 패널 110: 픽셀
200: 게이트 드라이버 300: 데이터 드라이버
400: 제어부 100: panel 110: pixel
200: gate driver 300: data driver
400: control unit

Claims (15)

복수의 픽셀들로 구분되는 기판;
상기 기판 상에 형성되는 라이트 쉴드;
상기 라이트 쉴드를 커버하는 버퍼;
상기 버퍼 상에 구비되는 구동 트랜지스터;
상기 구동 트랜지스터를 커버하는 보호막;
상기 보호막 상에 구비되는 평탄막; 및
상기 평탄막 상에 구비되며, 상기 구동 트랜지스터와 연결되는 유기발광다이오드를 포함하고,
상기 구동 트랜지스터는,
상기 버퍼 상에 구비되며, 제1 도체부, 제2 도체부 및 상기 제1 도체부와 상기 제2 도체부 사이에 구비되는 액티브층을 포함하는 채널부;
상기 액티브층 상에 구비되며, 상기 액티브층을 커버하는 게이트 절연막;
상기 제1 도체부 상에 구비되며, 상기 제1 도체부를 커버하는 소스 절연막;
상기 제2 도체부 상에 구비되며, 상기 제2 도체부를 커버하는 드레인 절연막;
상기 게이트 절연막 상에 구비되고, 제1 금속으로 형성되는 제1 게이트 전극;
상기 제1 게이트 전극 상에 형성되며, 제2 금속으로 형성되는 제2 게이트 전극;
상기 소스 절연막 상에 구비되며, 상기 제1 금속으로 형성되는 제1 소스 전극;
상기 제1 소스 전극 상에 형성되며, 상기 제2 금속으로 형성되는 제2 소스 전극;
상기 드레인 절연막 상에 구비되며, 상기 제1 금속으로 형성되는 제1 드레인 전극; 및
상기 제1 드레인 전극 상에 구비되며, 상기 제2 금속으로 형성되는 제2 드레인 전극을 포함하고,
상기 제1 소스 전극은 상기 버퍼에 형성된 제1 컨택홀을 통해, 상기 라이트 쉴드와 연결되고,
상기 제1 게이트 전극과 상기 제2 게이트 전극은 스위칭 트랜지스터의 제1 전극과 연결되고,
상기 스위칭 트랜지스터의 제2 전극은 데이터 라인과 연결되고,
상기 스위칭 트랜지스터의 제3 전극은 게이트 라인과 연결되며,
상기 데이터 라인은 상기 라이트 쉴드와 동일한 층에 형성되고,
상기 제1 소스 전극은 상기 소스 절연막의 상면과 측면을 커버하며, 상기 제1 도체부의 상단면 중 일부를 커버하는 유기발광표시패널.a substrate divided into a plurality of pixels;
a light shield formed on the substrate;
a buffer covering the light shield;
a driving transistor provided on the buffer;
a protective layer covering the driving transistor;
a flat film provided on the protective film; and
An organic light emitting diode provided on the flat film and connected to the driving transistor;
The driving transistor is
a channel unit provided on the buffer and including a first conductor unit, a second conductor unit, and an active layer provided between the first conductor unit and the second conductor unit;
a gate insulating layer provided on the active layer and covering the active layer;
a source insulating layer provided on the first conductor unit and covering the first conductor unit;
a drain insulating film provided on the second conductor and covering the second conductor;
a first gate electrode provided on the gate insulating layer and formed of a first metal;
a second gate electrode formed on the first gate electrode and made of a second metal;
a first source electrode provided on the source insulating layer and formed of the first metal;
a second source electrode formed on the first source electrode and made of the second metal;
a first drain electrode provided on the drain insulating layer and formed of the first metal; and
It is provided on the first drain electrode and includes a second drain electrode formed of the second metal,
The first source electrode is connected to the light shield through a first contact hole formed in the buffer,
The first gate electrode and the second gate electrode are connected to the first electrode of the switching transistor,
A second electrode of the switching transistor is connected to a data line,
A third electrode of the switching transistor is connected to a gate line,
The data line is formed on the same layer as the light shield,
The first source electrode covers upper and side surfaces of the source insulating film and partially covers an upper surface of the first conductor part. 제 1 항에 있어서,
상기 라이트 쉴드 및 상기 데이터 라인과 동일한 층에 형성되어 있으며, 제1 구동전압(EVDD)이 공급되는 제1 전압공급라인은, 상기 제2 드레인 전극과 연결되어 있는 유기발광표시패널.According to claim 1,
A first voltage supply line formed on the same layer as the light shield and the data line and supplied with a first driving voltage (EVDD) is connected to the second drain electrode. 제 1 항에 있어서,
상기 제1 소스 전극은 상기 라이트 쉴드와 연결되고, 상기 라이트 쉴드는 센싱 트랜지스터의 제1 전극과 연결되고,
상기 센싱 트랜지스터의 제2 전극은 센싱전압이 공급되는 센싱 라인과 연결되며,
상기 센싱 트랜지스터의 제3 전극은 센싱 펄스가 공급되는 센싱 펄스 라인과 연결되어 있는 유기발광표시패널. According to claim 1,
The first source electrode is connected to the light shield, the light shield is connected to the first electrode of the sensing transistor,
A second electrode of the sensing transistor is connected to a sensing line to which a sensing voltage is supplied,
A third electrode of the sensing transistor is connected to a sensing pulse line through which sensing pulses are supplied. 제1 마스크를 이용하여 기판 상에 라이트 쉴드와 데이터 라인을 형성하는 단계;
상기 라이트 쉴드를 버퍼로 커버하고, 제2 마스크를 이용하여 상기 버퍼 상에 패턴화된 반도체층을 형성하는 단계;
제3 마스크를 이용하여 상기 패턴화된 반도체층 상에 소스 절연막, 드레인 절연막 및 패턴화된 절연막을 형성하는 단계;
상기 소스 절연막, 상기 드레인 절연막, 상기 패턴화된 절연막 및 상기 반도체층을 커버하도록 제1 금속층을 증착하는 단계;
상기 제1 금속층 상단에 제2 금속층을 증착하는 단계;
제4 마스크를 이용해 상기 제2 금속층을 식각하여 구동 트랜지스터의 제2 게이트 전극, 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계;
상기 제4 마스크에 의해 상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극 상에 구비된 제4 마스크 패턴과, 상기 제1 금속층을 드라이 에칭 공정을 통해 식각하여, 제1 게이트 전극, 제1 소스 전극 및 제1 드레인 전극을 형성하며, 상기 반도체층 중 상기 제1 게이트 전극과 상기 제1 소스 전극 사이 및 상기 제1 게이트 전극과 상기 제1 드레인 전극 사이를 도체화시키는 단계; 및
상기 제2 게이트 전극, 상기 제2 소스 전극, 상기 제2 드레인 전극을 보호막과 평탄막으로 커버하고, 상기 평탄막 상에 상기 제2 소스 전극과 연결되는 유기발광다이오드를 형성하는 단계를 포함하는 유기발광표시패널 제조 방법.forming a light shield and a data line on a substrate using a first mask;
covering the light shield with a buffer and forming a patterned semiconductor layer on the buffer using a second mask;
forming a source insulating film, a drain insulating film, and a patterned insulating film on the patterned semiconductor layer using a third mask;
depositing a first metal layer to cover the source insulating layer, the drain insulating layer, the patterned insulating layer, and the semiconductor layer;
depositing a second metal layer on top of the first metal layer;
forming a second gate electrode, a second source electrode, and a second drain electrode of a driving transistor by etching the second metal layer using a fourth mask;
A fourth mask pattern provided on the second gate electrode, the second source electrode, and the second drain electrode by the fourth mask and the first metal layer are etched through a dry etching process, so that the first gate electrode forming a first source electrode and a first drain electrode, and conducting a conductor between the first gate electrode and the first source electrode and between the first gate electrode and the first drain electrode in the semiconductor layer; and
covering the second gate electrode, the second source electrode, and the second drain electrode with a passivation layer and a flat layer, and forming an organic light emitting diode connected to the second source electrode on the flat layer; A method for manufacturing a light emitting display panel. 제 4 항에 있어서,
상기 제3 마스크를 이용하여 상기 패턴화된 반도체층 상에 상기 소스 절연막, 상기 드레인 절연막 및 상기 패턴화된 절연막을 형성하는 단계에서는, 상기 라이트 쉴드의 일부가 노출되도록 하는 제1 컨택홀이 상기 소스 절연막 및 상기 버퍼에 형성되는 유기발광표시패널 제조 방법.According to claim 4,
In the step of forming the source insulating layer, the drain insulating layer, and the patterned insulating layer on the patterned semiconductor layer using the third mask, a first contact hole through which a portion of the light shield is exposed is formed on the source insulating layer. A method of manufacturing an organic light emitting display panel formed on an insulating film and the buffer. 제 5 항에 있어서,
상기 제1 금속층은 상기 제1 컨택홀을 통해 상기 라이트 쉴드와 연결되는 유기발광표시패널 제조 방법. According to claim 5,
The first metal layer is connected to the light shield through the first contact hole. 제 4 항에 있어서,
상기 반도체층과, 상기 제4 마스크를 이용하여 형성된 상기 제2 게이트 전극 사이에 구비되는 상기 패턴화된 절연막은 상기 제2 게이트 전극의 끝단으로부터 더 돌출되도록 형성되는 유기발광표시패널 제조 방법.According to claim 4,
wherein the patterned insulating layer provided between the semiconductor layer and the second gate electrode formed using the fourth mask is formed to further protrude from an end of the second gate electrode. 제 4 항에 있어서,
상기 반도체층 중 상기 제1 소스 전극 하단에 구비된 영역과, 상기 제1 드레인 전극 하단에 구비된 영역도, 상기 드라이 에칭 공정에 의해 도체로 변화되는 유기발광표시패널 제조 방법. According to claim 4,
A method of manufacturing an organic light emitting display panel in which a region provided under the first source electrode and a region provided under the first drain electrode in the semiconductor layer are also changed into conductors by the dry etching process. 제 4 항에 있어서,
상기 유기발광다이오드는 상기 보호막과 상기 평탄막에 형성된 제2 컨택홀을 통해 상기 제2 소스 전극과 연결되는 유기발광표시패널 제조 방법.According to claim 4,
The organic light emitting diode is connected to the second source electrode through a second contact hole formed in the passivation layer and the flat layer. 제 4 항에 있어서,
상기 라이트 쉴드 및 상기 데이터 라인과 동일한 층에 형성되어 있으며, 제1 구동전압(EVDD)이 공급되는 제1 전압공급라인을, 상기 제2 드레인 전극과 연결시키는 단계를 더 포함하는 유기발광표시패널 제조 방법.According to claim 4,
Manufacturing an organic light emitting display panel further comprising connecting a first voltage supply line formed on the same layer as the light shield and the data line and supplied with a first driving voltage (EVDD) to the second drain electrode. method. 제 10 항에 있어서,
상기 제1 전압공급라인과 상기 제2 드레인 전극은 상기 보호막 상단에 형성된 브릿지를 통해 연결되는 유기발광표시패널 제조 방법.According to claim 10,
The method of claim 1 , wherein the first voltage supply line and the second drain electrode are connected through a bridge formed on an upper portion of the passivation layer. 제 4 항에 있어서,
상기 제2 게이트 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극은 Ÿ‡ 에칭에 의해 형성되며,
상기 Ÿ‡ 에칭이 수행되는 동안, 상기 반도체층은 상기 제1 금속층에 의해 커버되어 있는 유기발광표시패널 제조 방법.According to claim 4,
The second gate electrode, the second source electrode, and the second drain electrode are formed by Ÿ‡ etching;
While the Ÿ‡ etching is performed, the semiconductor layer is covered by the first metal layer. 제 1 항에 기재된 유기발광표시패널;
상기 유기발광표시패널에 구비된 게이트 라인들로 게이트 펄스를 공급하는 게이트 드라이버;
상기 유기발광표시패널에 구비된 데이터 라인들로 데이터 전압을 공급하는 데이터 드라이버; 및
상기 게이트 드라이버와 상기 데이터 드라이버를 제어하는 제어부를 포함하는 유기발광표시장치.an organic light emitting display panel according to claim 1;
a gate driver supplying gate pulses to gate lines provided in the organic light emitting display panel;
a data driver supplying data voltages to data lines provided in the organic light emitting display panel; and
An organic light emitting display device comprising a control unit controlling the gate driver and the data driver. 제 1 항에 있어서,
상기 제1 드레인 전극은 상기 드레인 절연막의 상면과 측면을 커버하며, 상기 제2 도체부의 상단면 중 일부를 커버하는 유기발광표시패널.According to claim 1,
The first drain electrode covers upper and side surfaces of the drain insulating layer and partially covers an upper surface of the second conductor part. 제 1 항에 있어서,
상기 채널부와 상기 제2 게이트 전극 사이에 구비되는 상기 게이트 절연막은 상기 제2 게이트 전극의 끝단으로부터 더 돌출되어 있는 유기발광표시패널.According to claim 1,
The organic light emitting display panel of claim 1 , wherein the gate insulating layer provided between the channel portion and the second gate electrode further protrudes from an end of the second gate electrode.
KR1020170184295A 2017-12-29 2017-12-29 Organic light emitting display panel, method of manufacturing the same, and organic light emitting display apparatus using the same KR102574096B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170184295A KR102574096B1 (en) 2017-12-29 2017-12-29 Organic light emitting display panel, method of manufacturing the same, and organic light emitting display apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170184295A KR102574096B1 (en) 2017-12-29 2017-12-29 Organic light emitting display panel, method of manufacturing the same, and organic light emitting display apparatus using the same

Publications (2)

Publication Number Publication Date
KR20190081624A KR20190081624A (en) 2019-07-09
KR102574096B1 true KR102574096B1 (en) 2023-09-01

Family

ID=67260955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170184295A KR102574096B1 (en) 2017-12-29 2017-12-29 Organic light emitting display panel, method of manufacturing the same, and organic light emitting display apparatus using the same

Country Status (1)

Country Link
KR (1) KR102574096B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022892A (en) 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd Manufacturing method of light emitting device
JP2008191517A (en) 2007-02-07 2008-08-21 Seiko Epson Corp Electrooptical device, substrate for same, and electronic equipment
JP2009047967A (en) 2007-08-21 2009-03-05 Seiko Epson Corp Electro-optical device and electronic apparatus
CN103383946A (en) 2013-07-12 2013-11-06 京东方科技集团股份有限公司 Array substrate, display device and preparation method of array substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102062912B1 (en) * 2013-09-05 2020-02-11 엘지디스플레이 주식회사 Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR102174961B1 (en) * 2014-05-02 2020-11-06 엘지디스플레이 주식회사 Organic electro luminescent device
KR102230943B1 (en) * 2014-08-14 2021-03-24 엘지디스플레이 주식회사 Organic lighting emitting display device with light absorption and fabricating thereof
KR102241442B1 (en) * 2014-09-05 2021-04-16 엘지디스플레이 주식회사 Thin film transistor substrate and method of fabricating the same
KR102567715B1 (en) * 2016-04-29 2023-08-17 삼성디스플레이 주식회사 Transistor array panel and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022892A (en) 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd Manufacturing method of light emitting device
JP2008191517A (en) 2007-02-07 2008-08-21 Seiko Epson Corp Electrooptical device, substrate for same, and electronic equipment
JP2009047967A (en) 2007-08-21 2009-03-05 Seiko Epson Corp Electro-optical device and electronic apparatus
CN103383946A (en) 2013-07-12 2013-11-06 京东方科技集团股份有限公司 Array substrate, display device and preparation method of array substrate

Also Published As

Publication number Publication date
KR20190081624A (en) 2019-07-09

Similar Documents

Publication Publication Date Title
CN109994525B (en) Organic light emitting display panel and organic light emitting display device using the same
KR102509413B1 (en) Display device
USRE48032E1 (en) Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
KR102568285B1 (en) Organic light emitting display panel and organic light emitting display apparatus using the same
TW201705574A (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
JP2009123538A (en) Organic electroluminescent display device
KR20120069395A (en) Organic light emitting display device
KR100594865B1 (en) The organic electro-luminescence device and method for fabricating of the same
EP3301731B1 (en) Organic light emitting display device
KR20200040952A (en) Display device
KR102415280B1 (en) Transparent organic light emitting display panel and transparent organic light emitting display apparatus using the same
CN107863369B (en) Display device including passivation layer having uneven surface
US20220102458A1 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US20230097163A1 (en) Display Apparatus
US20220085137A1 (en) Display device
KR102467465B1 (en) Vertical stack transistor, display device comprising the same, and manufacturing method threreof
US11430859B2 (en) Display device for driving at high speed
US11063093B2 (en) Organic light emitting diode display device
KR20210086275A (en) Display apparatus
KR102574096B1 (en) Organic light emitting display panel, method of manufacturing the same, and organic light emitting display apparatus using the same
KR20210086230A (en) Display panel
KR102490626B1 (en) Organic Light Emitting Display Device and Method of Manufacturing the same
US11094774B2 (en) Organic light emitting diode display device
US20230232675A1 (en) Mother substrate for display device and manufacturing method of display device
US11436974B1 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant