KR102570975B1 - 금속 박막 두께 검출 장치 및 그 방법 - Google Patents

금속 박막 두께 검출 장치 및 그 방법 Download PDF

Info

Publication number
KR102570975B1
KR102570975B1 KR1020180069700A KR20180069700A KR102570975B1 KR 102570975 B1 KR102570975 B1 KR 102570975B1 KR 1020180069700 A KR1020180069700 A KR 1020180069700A KR 20180069700 A KR20180069700 A KR 20180069700A KR 102570975 B1 KR102570975 B1 KR 102570975B1
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
electrode
film thickness
detection device
Prior art date
Application number
KR1020180069700A
Other languages
English (en)
Other versions
KR20190142578A (ko
Inventor
우상정
서동석
김중규
박정민
Original Assignee
주식회사 케이씨텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 케이씨텍 filed Critical 주식회사 케이씨텍
Priority to KR1020180069700A priority Critical patent/KR102570975B1/ko
Publication of KR20190142578A publication Critical patent/KR20190142578A/ko
Application granted granted Critical
Publication of KR102570975B1 publication Critical patent/KR102570975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00—Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/02—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness
    • G01B7/06—Measuring arrangements characterised by the use of electric or magnetic techniques for measuring length, width or thickness for measuring thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Abstract

일 실시 예에 따른 금속 박막 두께 검출 장치 및 그 방법을 개시한다. 일 실시 예에 따른 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 장치에 있어서, 상기 금속 박막 두께 검출 장치는 상기 금속 박막과 폐회로를 형성하고, 상기 금속 박막에 각각 이격되게 위치하는 제1전극 및 제2전극; 및 상기 제1전극 및 제2전극을 전기적으로 연결하는 회로부를 포함하고, 상기 회로부는, 상기 폐회로에 교류 신호를 입력하는 입력부; 및 상기 폐회로의 출력 신호를 측정하는 측정부를 포함할 수 있다.

Description

금속 박막 두께 검출 장치 및 그 방법{APPARATUS FOR MEASURING THICKNESS OF METAL FILM AND MEASUREMENT METHOD THEREOF}
아래의 실시 예는 금속 박막 두께 검출 장치 및 그 방법에 관한 것이다.
반도체소자의 제조에는, 연마와 버핑(buffing) 및 세정을 포함하는 CMP(chemical mechanical polishing) 작업이 필요하다. 반도체 소자는, 다층 구조의 형태로 되어 있으며, 기판층에는 확산영역을 갖춘 트랜지스터 소자가 형성된다. 기판층에서, 연결금속선이 패턴화되고 기능성 소자를 형성하는 트랜지스터 소자에 전기 연결된다. 공지된 바와 같이, 패턴화된 전도층은 이산화규소와 같은 절연재로 다른 전도층과 절연된다. 더 많은 금속층과 이에 연관된 절연층이 형성되므로, 절연재를 편평하게 할 필요성이 증가한다. 편평화가 되지 않으면, 표면형태에서의 많은 변동 때문에 추가적인 금속층의 제조가 실질적으로 더욱 어려워진다. 또한, 금속선패턴은 절연재로 형성되어, 금속 CMP 작업이 과잉금속물을 제거하게 된다.
기존의 기판 연마 장치는 기판의 일면 또는 양면을 연마와 버핑 및 세정하기 위한 구성요소로서, 벨트, 연마 패드 또는 브러시를 포함하는 기계적 연마부재를 구비하고, 슬러리 용액 내의 화학적 성분에 의해서 연마 작업을 촉진 및 강화시키게 된다.
반도체 소자의 소형화, 미세화, 다층배선화에 따라 각 공정 중간에서 사용되는 연마 및 평탄화 프로세스에서 연마오차를 줄이고 생산을 안정화시키기 위해서 종료 판정이나 변화점을 찾아내는 종점 검출 기술은 가장 핵심이 되는 기술이다. 이러한 연마 공정의 종점 검출을 위하여, 와전류 검출법(Eddy current testing)이 사용되고 있다. 와전류 검출법은 송신 코일로부터 형성된 전자기장으로 검사 대상 표면에 와전류와 전자기장을 발생시켜 감지 코일이 느끼는 임피던스의 변화를 감지하는 방식이다. 그러나 와전류 검출법은, 와전류의 특성상 도체, 비자성체만 검사할 수 있고, 표피효과로 인해 표면 근처의 특성으로 측정 범위가 한정된다는 한계점이 있다. 따라서, 금속의 종류에 한정되지 않으면서, 전범위에 걸쳐 금속 박막의 두께를 검출할 수 있고, 그에 따라 연마 공정의 종점을 검출할 수 있는 금속 박막 두께 검출 장치 및 그 방법이 요구된다.
일 실시 예의 목적은, 금속의 종류와 관계없이 금속 박막의 두께를 검출할 수 있는 금속 박막 두께 검출 장치 및 그 방법을 제공하는 것이다.
일 실시 예의 목적은, 측정값의 변화를 감지하여 연마 공정의 종점을 검출할 수 있는 금속 박막 두께 검출 장치 및 그 방법을 제공하는 것이다.
일 실시 예에 따른 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 장치에 있어서, 상기 금속 박막 두께 검출 장치는 상기 금속 박막과 폐회로를 형성하고, 상기 금속 박막에 각각 이격되게 위치하는 제1전극 및 제2전극; 및 상기 제1전극 및 제2전극을 전기적으로 연결하는 회로부를 포함하고, 상기 회로부는, 상기 폐회로에 교류 신호를 입력하는 입력부; 및 상기 폐회로의 출력 신호를 측정하는 측정부를 포함할 수 있다.
상기 제1전극은 상기 금속 박막의 제1부분과 제1커패시터를 구성하고, 상기 제2전극은 상기 금속 박막의 제2부분과 제2커패시터를 구성하고, 상기 제1커패시터 및 제2커패시터는 상기 금속 박막을 통해 직렬로 연결될 수 있다.
상기 금속 박막은 상기 폐회로의 가변 저항을 구성할 수 있다.
상기 측정부에서 측정된 출력 신호를 이용하여 상기 금속 박막의 두께를 검출할 수 있다.
상기 기판이 연마됨에 따른 상기 출력 신호의 변화를 감지하여, 상기 기판에 대한 연마 공정의 종점을 검출할 수 있다.
상기 회로부는 인덕터를 더 포함할 수 있다.
상기 출력 신호는 상기 인덕터의 양단에 걸리는 전압일 수 있다.
상기 회로부는, 상기 폐회로의 출력 신호에 대한 노이즈를 감소시키는 필터부를 더 포함할 수 있다.
상기 회로부는, 상기 폐회로의 출력 신호를 증폭시키는 증폭부를 더 포함할 수 있다.
상기 제1전극 및 제2전극과 상기 기판 사이에 위치하는 유전체를 더 포함할 수 있다.
상기 제1전극 및 제2전극 사이의 이격 거리는, 상기 제1전극 및 제2전극 각각이 상기 기판으로부터 이격된 거리보다 더 클 수 있다.
상기 기판의 일측에 위치하는 기판절연체를 더 포함할 수 있다.
상기 제1전극 및 제2전극의 사이에 위치하는 전극절연체를 더 포함할 수 있다.
상기 교류 신호의 주파수는 상기 폐회로의 공진 주파수로 설정될 수 있다.
상기 제1전극 및 제2전극은 원판 형상으로 형성될 수 있다.
제1항 내지 제15항 중 어느 한 항에 따른 금속 박막 두께 검출 장치를 포함하는 시스템에 있어서, 상기 금속 박막 두께 검출 장치를 이용하여, 기판에 포함된 금속 박막의 두께 분포를 검출할 수 있다.
상기 금속 박막 두께 검출 장치는 복수 개 구비되며, 상기 기판에 대하여 일정 패턴으로 배열될 수 있다.
상기 금속 박막 두께 검출 장치는 상기 기판의 직경 방향을 따라 이동하면서 상기 금속 박막의 두께를 검출할 수 있다.
일 실시 예에 따른 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 장치에 있어서, 상기 기판으로부터 이격되어 위치하고, 상기 금속 박막의 제1부분과 함께 제1커패시터를 구성하는 제1전극; 상기 제1전극과 동일 평면 상에 제1전극으로부터 이격되어 위치하고, 상기 금속 박막의 제2부분과 함께 제2커패시터를 구성하는 제2전극; 상기 제1커패시터 및 제2커패시터에 교류 신호를 입력하는 입력부; 및 상기 입력된 교류 신호에 대한 출력 신호를 측정하는 측정부를 포함하고, 상기 제1부분 및 제2부분을 연결하는 상기 금속 박막의 제3부분에 의하여 상기 제1커패시터 및 제2커패시터는 직렬로 연결될 수 있다.
일 실시 예에 따른 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 방법에 있어서, 상기 금속 박막에 제1전극 및 제2전극을 이격시키고, 상기 제1전극 및 제2전극을 서로 연결하여 폐회로를 형성하는 단계; 상기 폐회로에 교류 신호를 입력하는 단계; 및 상기 폐회로에서 출력되는 출력 신호를 측정하는 단계를 포함할 수 있다.
상기 측정한 출력 신호를 분석하여, 상기 금속 박막의 두께를 검출하는 단계를 더 포함할 수 있다.
상기 금속 박막의 두께를 검출하는 단계는, 상기 출력 신호에 대응하는 상기 금속 박막의 두께에 대한 데이터베이스를 설정하는 단계; 및 상기 데이터베이스를 이용하여, 상기 측정된 출력 신호에 대응되는 상기 금속 박막의 두께를 산출하는 단계를 포함할 수 있다.
상기 측정한 출력 신호를 분석하여, 상기 기판에 대한 연마 공정의 종점을 검출하는 단계를 더 포함할 수 있다.
상기 연마 공정의 종점을 검출하는 단계는, 상기 연마 공정의 종점에 대한 목표값을 설정하는 단계; 상기 측정된 출력 신호를 상기 설정된 목표값과 비교하여, 상기 연마 공정의 종점 도달 여부를 판단하는 단계; 및 상기 연마 공정의 종점에 도달한 것으로 판단되는 경우, 상기 기판에 대한 연마 공정을 종료하는 단계를 포함할 수 있다.
상기 연마 공정의 종점을 검출하는 단계는, 상기 측정된 출력 신호의 시간에 따른 변화량을 검출하는 단계; 상기 검출된 시간에 따른 변화량이 기준값을 초과하는지 검사하여, 상기 연마 공정의 종점 도달 여부를 판단하는 단계; 및 상기 연마 공정의 종점에 도달한 것으로 판단되는 경우, 상기 기판에 대한 연마 공정을 종료하는 단계를 포함할 수 있다.
상기 폐회로에 교류 신호를 입력하는 단계는, 상기 교류 신호를 상기 폐회로의 공진 주파수로 입력할 수 있다.
일 실시 예에 따른 금속 박막 두께 검출 장치 및 그 방법은, 금속의 종류와 관계없이 금속 박막의 두께를 검출할 수 있다.
일 실시 예에 따른 금속 박막 두께 검출 장치 및 그 방법은, 표면에 한정되지 않고, 전범위에 걸쳐 금속 박막의 두께를 검출할 수 있다.
일 실시 예에 따른 금속 박막 두께 검출 장치 및 그 방법은, 측정값의 변화를 감지하여 연마 공정의 종점을 검출할 수 있다.
일 실시 예에 따른 금속 박막 두께 검출 장치 및 그 방법의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일 실시 예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 금속 박막을 포함하는 기판과 한 쌍의 전극을 등가 가변 커패시터로 변환하는 과정을 개략적으로 도시한다.
도 2는 일 실시 예에 따른 금속 박막 두께 검출 장치의 개략도이다.
도 3 및 도 4는 일 실시 예에 따른 금속 박막 두께 검출 장치의 등가 회로도이다.
도 5는 일 실시 예에 따른 금속 박막 두께 검출 장치의 개략도이다.
도 6은 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 사시도이다.
도 7은 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 평면도이다.
도 8은 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 사시도이다.
도 9는 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 평면도이다.
도 10은 일 실시 예에 따른 금속 박막 두께 검출 방법에 대한 순서도이다.
도 11은 일 실시 예에 따른 금속 박막의 두께를 검출하는 단계의 순서도이다.
도 12는 일 실시 예에 따른 연마 공정의 종점을 검출하는 단계의 순서도이다.
도 13은 일 실시 예에 따른 연마 공정의 종점을 검출하는 단계의 순서도이다.
도 14 내지 도 16은 일 실시 예에 따른 금속 박막 두께 검출 장치의 원리를 입증하기 위한 실험 데이터를 도시한다.
도 17은 일 실시 예에 따른 금속 박막 두께 검출 장치의 효과를 입증하기 위한 실험 데이터를 도시한다.
이하, 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
CMP 공정의 연마효율 및 생산 안정화를 위해서, 연마 공정의 종점을 정확하게 판단하는 것이 중요할 수 있다. 기판에 포함되는 금속 박막을 연마하는 공정에 있어서, 금속 박막이 모두 연마되는 지점이 연마 공정의 종점일 수 있다. 이러한 종점을 검출하기 위해서, 금속 박막의 두께를 정확하게 측정하는 기술이 요구될 수 있다.
일 실시 예에 따른 금속 박막 두께 검출 장치를 설명하기에 앞서서, 금속 박막에 한 쌍의 전극을 연결하여, 이를 하나의 등가 회로로 변환하는 과정에 대해 먼저 설명하도록 한다.
도 1은 금속 박막을 포함하는 기판과 한 쌍의 전극을 등가 회로로 변환하는 과정을 개략적으로 도시한다.
도 1의 (a)는, 금속 박막이 형성된 실리콘 기판, 연마 패드(pad) 및 슬러리(slurry)를 개략적으로 도시한다. 금속 박막을 커패시터의 일측으로 이용하기 위하여, 금속 박막과 이격된 위치에 한 쌍의 전극이 연결될 수 있다. 예를 들어, 도 1의 (a)와 같이, 한 쌍의 전극은 패드의 하단에 연결될 수 있다. 한 쌍의 전극과 금속 박막 사이에는 연마 패드 및 슬러리가 위치할 수 있다. 한 쌍의 전극에는 전압이 인가될 수 있다. 도 1의 (a)에서 기판 부분은, 도 1의 (b)와 같이 금속 박막 부분만으로 간략하게 도시될 수 있다. 도 1의 (b)의 금속 박막 부분은 연마 패드와 마찰되어 연마될 수 있고, 도 1의 (c)와 같이 그 두께가 점차 얇아질 수 있다. 한편, 금속 박막은, 제1전극과 마주보는 제1부분, 제2전극과 마주보는 제2부분, 제1부분과 제2부분을 연결하는 제3부분으로 분할되어 이해될 수 있다. 이러한 관점을 이용하면, 도 1의 (d)와 같이, 제1전극과 제1부분이 제1커패시터를 구성하고, 제2전극과 제2부분이 제2커패시터를 구성하는 것으로 이해될 수 있다. 제3부분은 금속 박막의 일부분으로서, 내부저항을 가지면서 전도성을 나타내므로, 제1부분과 제2부분을 연결하는 저항성분 및 도선으로 이해될 수 있다. 즉, 제3부분은 제1커패시터와 제2커패시터를 직렬 연결하는 저항으로 이해될 수 있다. 나아가, 금속 박막은 연마되어 점점 얇아진다는 점에서, 제3부분은 점점 저항이 증가하는 가변 저항으로 이해될 수 있다. 금속 박막이 모두 연마되어 제거되면, 전기가 더 이상 흐를 수 없게 되므로, 가변 저항이 무한대로 발산하는 것으로 이해될 수 있다. 도 1의 (d)에 도시된 회로는, 도 1의 (e)와 같이 양단에 전압이 인가되는 회로로 이해될 수 있다. 즉, 제1커패시터 - 가변 저항 - 제2커패시터로 구성되는 하나의 직렬 회로로 이해될 수 있다. 제1커패시터 및 제2커패시터를 하나의 등가 커패시터로 변환하면, 도 1의 (e)의 회로는 도 1의 (f)와 같은 등가 회로로 이해될 수 있다. 금속 박막 두께 변화에 따른 가변 저항값의 변화에 따라, 전류 또는 전압 등의 출력값이 변화할 것이므로, 출력값 분석을 통하여 금속 박막 두께를 검출할 수 있다. 나아가, 금속 박막이 연마되어 점차 제거되면서 가변 저항의 크기는 무한대로 발산하게 되고, 그에 따라 측정값의 특이점이 감지되면, 연마 공정의 종점에 도달한 것으로 판단할 수 있다. 예를 들어, 가변 저항의 크기가 무한대로 발산함에 따라 회로에 흐르는 전류가 0으로 수렴하는 등의 특이점이 감지되면 종점에 도달한 것으로 판단할 수 있다. 이와 같이 금속 박막과 한 쌍의 전극을 등가 커패시터 및 가변 저항으로 구성되는 하나의 등가 회로로 이해함으로써, 금속 박막의 두께를 검출하거나 연마 공정의 종점을 검출할 수 있다.
이하에서는 위와 같은 원리가 적용되는 일 실시 예에 따른 금속 박막 두께 검출 장치를 설명하도록 한다.
도 2는 일 실시 예에 따른 금속 박막 두께 검출 장치의 개략도이다. 도 3 및 도 4는 일 실시 예에 따른 금속 박막 두께 검출 장치의 등가 회로도이다.
도 2를 참조하면, 일 실시 예에 따른 금속 박막 두께 검출 장치(1)는 금속 박막(M)을 포함하는 기판(W)에 적용될 수 있다. 금속 박막 두께 검출 장치(1)는 금속 박막(M)과 폐회로(CC)를 형성할 수 있다. 금속 박막 두께 검출 장치(1)는 기판(W)에 포함된 금속 박막(M)의 두께를 검출할 수 있다. 또한, 금속 박막 두께 검출 장치(1)는 기판(W)에 대한 연마 공정의 종점을 검출할 수 있다. 구체적으로, 금속 박막 두께 검출 장치(1)는, 기판(W)에 포함되는 금속 박막(M)을 이용하여 등가 커패시터(C) 및 가변 저항(R)을 포함하는 등가회로부(E)를 구성하고, 등가회로부(E)에 교류 신호를 인가하여 그에 따른 출력을 분석하여 금속 박막(M)의 두께를 검출할 수 있다. 또한, 금속 박막 두께 검출 장치(1)는, 출력값 변화를 감지하여 금속 박막(M)이 모두 연마되는 지점 또는 금속 박막(M)이 설정된 두께에 도달하는 지점을 검출할 수 있다.
기판(W)은 실리콘(S) 및 금속 박막(M)을 포함할 수 있다. 기판(W)은 연마 패드(P)에 의해 연마될 수 있다. 즉, 기판(W)의 금속 박막(M) 부분은 연마 패드(P)와 마찰되어 연마될 수 있다. 금속 박막(M)은 예를 들어, 텅스텐 박막일 수 있다.
일 실시 예에 따른 금속 박막 두께 검출 장치(1)는 회로부(10), 제1전극(11) 및 제2전극(12)을 포함할 수 있다. 설명의 편의를 위하여. 제1전극(11) 및 제2전극(12)을 전극부(11, 12)로 통칭하도록 한다.
전극부(11, 12)는 기판(W)에 이격되어 위치할 수 있다. 다시 말해, 전극부(11, 12)는 금속 박막(M)에 이격되어 위치할 수 있다. 예를 들어, 연마 패드(P)의 일측에 기판(W)이 위치하는 경우, 전극부(11, 12)는 연마 패드(P)의 타측에 위치할 수 있다. 즉, 전극부(11, 12)와 기판(W)의 사이에 연마 패드(P)가 위치하도록, 전극부(11, 12)는 기판(W)의 맞은 편에 위치할 수 있다. 전극부(11, 12)는 기판(W)에 평행하게 위치할 수 있다. 전극부(11, 12)는 전기가 흐를 수 있도록 전도체로 형성될 수 있다. 전극부(11, 12)는 판형, 예를 들어 원판 형상으로 형성될 수 있다. 제1전극(11) 및 제2전극(12)은 동일 평면 상에 위치할 수 있다. 제1전극(11) 및 제2전극(12)은 서로 이격되어 배치될 수 있다. 제1전극(11)과 제2전극(12)이 서로 이격되는 거리는, 전극부(11, 12)와 기판(W)이 이격되는 거리보다 더 클 수 있다. 즉, 제1전극(11)과 제2전극(12)이 이격되는 거리는, 제1전극(11)과 기판(W)이 이격되는 거리 및 제2전극(12)과 기판(W)이 이격되는 거리보다 더 클 수 있다.
한편, 금속 박막(M)은 제1부분(M1), 제2부분(M2) 및 제3부분(M3)을 포함할 수 있다. 제1부분(M1)은 금속 박막(M)에서 제1전극(11)과 마주보는 부분을 의미할 수 있다. 예를 들어, 제1부분(M1)은, 제1전극(11)을 금속 박막(M) 방향으로 이동시켜 금속 박막(M)과 포개어 놓았을 때, 제1전극(11)과 겹쳐지는 부분을 의미하거나, 그보다 더 넓은 부분까지 포함하는 개념일 수 있다. 또한, 제1부분(M1)은 금속 박막(M)에서 제1전극(11)에 의해 형성된 전기장에 영향을 받는 부분을 의미할 수도 있다. 제2부분(M2) 또한 마찬가지로 이해될 수 있다. 즉, 제2부분(M2)은 금속 박막(M)에서 제2전극(12)과 마주보는 부분을 의미할 수 있다. 예를 들어, 제2부분(M2)은, 제2전극(12)을 금속 박막(M) 방향으로 이동시켜 금속 박막(M)과 포개어 놓았을 때, 제2전극(12)과 겹쳐지는 부분을 의미하거나, 그보다 더 넓은 부분까지 포함하는 개념일 수 있다. 또한, 제2부분(M2)은 금속 박막(M)에서 제2전극(12)에 의해 형성된 전기장에 영향을 받는 부분을 의미할 수도 있다. 제3부분(M3)은 금속 박막(M)에서 제1부분(M1) 및 제2부분(M2)을 연결하는 부분을 의미할 수 있다. 예를 들어, 제3부분(M3)은, 제1부분(M1)과 제2부분(M2)의 사이에 있는 부분을 의미하거나, 제1부분(M1)과 제2부분(M2)을 제외한 나머지 부분을 의미할 수 있다. 또는, 제3부분(M3)은 제1부분(M1) 및 제2부분(M2)까지 포함하는 개념으로, 금속 박막(M) 전체를 의미할 수도 있다.
도 2 내지 도 4를 참조하면, 전극부(11, 12)는 금속 박막(M)과 함께 등가회로부(E)를 구성할 수 있다. 즉, 도 1을 통해 설명한 등가 회로 변환 원리를 적용하면, 전극부(11, 12) 및 금속 박막(M)은 하나의 등가회로부(E)를 구성하는 것으로 이해될 수 있다. 등가회로부(E)는 제1커패시터(C1), 제2커패시터(C2) 및 가변 저항(R)을 포함할 수 있다.
제1전극(11)은 제1부분(M1)과 함께 제1커패시터(C1)를 구성할 수 있다. 즉, 제1커패시터(C1)는 제1전극(11) 및 제1부분(M1)으로 구성되는 평행판(parallel plate) 커패시터일 수 있다. 제2전극(12)은 제2부분(M2)과 함께 제2커패시터(C2)를 구성할 수 있다. 즉, 제2커패시터(C2)는 제2전극(12) 및 제2부분(M2)으로 구성되는 평행판 커패시터일 수 있다.
제3부분(M3)은 금속 박막(M)의 일부분이므로, 금속 박막(M)의 내부저항에 따른 저항성분을 가질 수 있다. 또한, 제3부분(M3)은 금속 박막(M)의 일부분으로서 전도성을 가지므로, 제1부분(M1) 및 제2부분(M2)을 연결하는 도선으로 이해될 수 있다. 이를 종합하면, 제3부분(M3)은 제1커패시터(C1) 및 제2커패시터(C2)를 직렬로 연결하는 가변 저항(R)을 구성하는 것으로 이해될 수 있다. 즉, 제3부분(M3)은 가변 저항(R)을 구성할 수 있고, 가변 저항(R)은 제1커패시터(C1) 및 제2커패시터(C2)를 직렬로 연결할 수 있다. 한편, 제3부분(M3)은 제1부분(M1) 및 제2부분(M2)까지 포함하는 개념으로, 금속 박막(M) 전체를 의미하는 것으로 이해될 수 있다. 이 경우, 제1커패시터(C1) 및 제2커패시터(C2)는 금속 박막(M)을 통해 직렬로 연결되는 것으로 이해될 수 있다. 즉, 금속 박막(M)은 폐회로(CC)의 가변 저항(R)을 구성하는 것으로 이해될 수 있다.
금속 박막(M)은 연마 패드(P)에 의하여 연마되는 부분이므로, 기판(W)이 연마됨에 따라 금속 박막(M)은 서서히 연마되어 제거될 수 있다. 다시 말해, 기판(W)이 연마됨에 따라, 금속 박막(M)의 두께는 점점 얇아질 수 있다. 금속 박막(M)의 두께가 얇아지는 것은, 제3부분(M3)으로 구성되는 가변 저항(R)의 단면적이 작아지는 것으로 이해될 수 있다. 저항의 크기는 단면적의 크기와 반비례하므로, 금속 박막(M)의 두께가 점점 얇아지는 것은 가변 저항(R)의 저항 크기가 점점 증가하는 것으로 이해될 수 있다. 즉, 등가회로부(E)는 도 3과 같이, 제1커패시터(C1) - 가변 저항(R) - 제2커패시터(C2)가 직렬로 연결된 것으로 이해될 수 있다. 제1커패시터(C1) 및 제2커패시터(C2)를 하나의 등가 커패시터(C)로 이해하면, 등가회로부(E)는 도 4와 같이, 하나의 등가 커패시터(C)와 가변 저항(R)의 직렬 연결로 이해될 수 있다.
회로부(10)는 제1전극(11) 및 제2전극(12)을 전기적으로 연결할 수 있다. 즉, 회로부(10)는 등가회로부(E)에 연결되어서, 폐회로(CC)를 구성할 수 있다. 회로부(10)는 입력부(101), 측정부(102) 및 인덕터(103)를 포함할 수 있다.
입력부(101)는 교류 신호를 발생시킬 수 있다. 예를 들어, 입력부(101)는 펄스 제네레이터(pulse generator) 또는 교류 전원일 수 있다. 입력부(101)는 제1커패시터(C1) 및 제2커패시터(C2)에 교류 신호를 입력할 수 있다. 다시 말해, 입력부(101)는 등가회로부(E)를 포함하는 폐회로(CC)에 교류 신호를 입력할 수 있다. 입력부(101)에서 발생되는 교류 신호의 주파수는 변경 가능할 수 있다. 예를 들어, 교류 신호의 주파수는 폐회로(CC)의 공진 주파수로 설정되거나, 공진 주파수 근방의 범위 내에서 주기적으로 변경될 수 있다. 또는, 폐회로(CC)의 공진 주파수를 찾기 위하여, 교류 신호의 주파수는 일정 범위 내에서 주기적으로 변경될 수 있다. 입력부(101)는 삼각파, 사각파, 펄스파 등 다양한 신호를 발생시킬 수 있다.
인덕터(103)는 교류 입력 신호 또는 출력 신호를 안정화시킬 수 있다. 인덕터(103)는 등가회로부(E)와 직렬로 연결될 수 있다. 이와 같은 구조에 의하면, 폐회로(CC)는 등가 커패시터(C), 가변 저항(R) 및 인덕터(103)가 직렬로 연결된 구성이므로, 폐회로(CC)는 RLC회로처럼 작동할 수 있다. 따라서, 폐회로(CC)는 대역 통과 필터(band pass filter) 또는 대역 차단 필터(band reject filter)로 작동할 수 있다. 한편, 경우에 따라 인덕터(103)는 등가회로부(E)와 병렬로 연결될 수도 있다.
측정부(102)는 폐회로(CC)의 출력 신호를 측정할 수 있다. 측정부(102)는 입력부(101)에서 입력된 입력 신호, 예를 들어 교류 신호에 대한 출력 신호를 측정할 수 있다. 측정부(102)는 전압계, 전류계 또는 오실로스코프 등일 수 있다. 예를 들어, 측정부(102)가 측정하는 출력 신호는, 인덕터(103)의 양단에 걸리는 전압일 수 있다. 또는, 측정부(102)가 측정하는 출력 신호는 등가회로부(E)에 흐르는 전류 또는 등가회로부(E)의 양단에 걸리는 전압일 수 있다. 다만, 측정부(102)가 측정하는 출력 신호는 이에 한정되지 않고, 인덕터(103), 제1커패시터(C1), 제2커패시터(C2), 가변 저항 (R) 등에 걸리는 전류 또는 전압 등 다양한 출력값을 의미할 수 있다. 한편, 측정부(102)의 측정 대상은 폐회로(CC)의 공진 주파수 또는 등가 커패시터(C)의 커패시턴스 등으로 다양하게 설정될 수도 있다. 도 2 내지 도 4에서 측정부(102)는 인덕터(103)에 병렬로 연결된 것으로 도시되었으나, 이는 예시적인 것으로, 측정 대상에 따라 다양한 위치에 직렬 또는 병렬로 연결될 수 있다.
금속 박막 두께 검출 장치(1)는 측정부(102)에서 측정된 출력 신호를 이용하여, 금속 박막(M)의 두께를 검출할 수 있다. 금속 박막(M)의 두께는 측정된 출력 신호와 비례 또는 반비례 관계에 있거나, 특정 관계식을 만족할 수 있다. 금속 박막 두께 검출 장치(1)는 상기 관계식 등을 이용하여 금속 박막(M)의 두께를 검출할 수 있다. 예를 들어, 측정부(102)는 인덕터(103)의 양단에 걸리는 전압일을 측정할 수 있고, 금속 박막 두께 검출 장치(1)는 측정된 출력 신호의 값을 상기 관계식 등에 대입하여 금속 박막(M)의 두께를 검출할 수 있다. 한편, 출력 신호에 대응하는 금속 박막의 두께에 대한 데이터베이스를 이용할 수도 있다. 금속 박막의 종류 및 두께 별로 출력되는 출력 신호의 값을 데이터베이스로 구축해 놓을 수 있다. 상기 데이터베이스를 이용하여, 측정된 출력 신호의 값에 대응되는 금속 박막의 두께를 산출할 수 있다. 아울러, 금속 박막 두께 검출 장치(1)는 금속 박막(M)의 종류, 연마 패드(P)의 종류 및 두께, 슬러리의 종류 및 양, 주변의 온도, 습도 등에 대한 정보를 반영하여 금속 박막(M)의 두께를 검출할 수도 있다.
기판(W)이 연마됨에 따라 가변 저항(R)의 크기가 변화하므로, 출력 신호 또한 변화할 수 있다. 따라서, 금속 박막 두께 검출 장치(1)는, 기판(W)이 연마됨에 따른 출력 신호의 변화를 감지하여, 기판(W)에 대한 연마 공정의 종점을 검출할 수 있다. 연마 공정의 종점은, 금속 박막(M)이 모두 연마되는 순간을 의미할 수 있다. 예를 들어, 금속 박막(M)이 모두 연마되게 되면, 가변 저항(R)의 크기가 무한대로 발산할 수 있다. 따라서, 측정부(102)에서 측정된 데이터 값에 변화점 또는 특이점이 감지되면, 금속 박막 두께 검출 장치(1)는 금속 박막(M)이 모두 연마된 것으로 판단할 수 있고, 그에 따라 연마 공정을 종료할 수 있다. 한편, 연마 공정의 종점은, 금속 박막(M)의 두께가 목표하는 두께에 도달하는 순간을 의미할 수도 있다. 이 경우, 금속 박막 두께 검출 장치(1)는 검출된 금속 박막(M)의 두께가 목표값에 도달하면 종점에 도달한 것으로 판단하고, 그에 따라 연마 공정을 종료할 수 있다.
도 5는 일 실시 예에 따른 금속 박막 두께 검출 장치의 개략도이다.
도 5를 참조하면, 일 실시 예에 따른 금속 박막 두께 검출 장치(1)는 회로부(10), 제1전극(11), 제2전극(12), 유전체(13), 기판절연체(14) 및 전극절연체(15)를 포함할 수 있다. 즉, 금속 박막 두께 검출 장치(1)는, 두께 검출의 정확도 향상 및 효율 증가를 위하여, 유전체(13), 기판절연체(14) 및 전극절연체(15)를 더 포함할 수 있다. 도 5를 설명함에 있어서, 앞서 서술한 내용과 중복되는 내용은 생략하도록 한다.
회로부(10)는 입력부(101), 측정부(102), 인덕터(103), 필터부(104) 및 증폭부(105)를 포함할 수 있다. 즉, 두께 검출의 정확도 향상 및 효율 증가를 위하여, 회로부(10)는 필터부(104) 및 증폭부(105)를 더 포함할 수 있다.
필터부(104)는 폐회로(CC)의 출력 신호에 대한 노이즈를 감소시킬 수 있다. 필터부(104)는 특정 주파수를 차단 또는 통과시킬 수 있다. 필터부(104)를 추가로 연결함으로써, 원하는 주파수대, 예를 들어 공진 주파수 부근에서 노이즈를 제거할 수 있고, 정제된 출력 신호를 얻을 수 있다. 필터부(104)는 폐회로(CC)에 직렬 또는 병렬로 연결될 수 있다. 예를 들어, 필터부(104)는 도 5와 같이 인덕터(103)에 병렬로 연결될 수 있다. 필터부(104)는 저역 통과 필터(low pass filter), 고역 통과 필터(high pass filter), 대역 통과 필터, 대역 차단 필터, 버터워스 필터(butterworth filter) 등으로 다양하게 구성될 수 있다. 필터부(104)는 여러 개의 필터가 연결된 형태일 수 있다. 필터부(104)는 등가회로부(E) 및 인덕터(103)로 구성되는 대역 필터의 차수를 높혀주는 역할을 할 수 있다. 또한, 필터부(104)는 폐회로(CC)의 임피던스를 줄여주는 역할을 할 수 있다.
증폭부(105)는 폐회로(CC)의 출력 신호를 증폭시켜줄 수 있다. 증폭부(105)를 연결함으로써, 출력 신호 간 크기의 차이를 증폭시킬 수 있고, 그에 따라 더욱 정밀한 감지가 가능할 수 있다. 증폭부(105)는 폐회로(CC)에 직렬 또는 병렬도 연결될 수 있다. 예를 들어, 증폭부(105)는 인덕터(103)에 병렬로 연결될 수 있다. 증폭부(105)는 반전 증폭기, 비반전 증폭기, 가산 증폭기 등으로 구성될 수 있다. 증폭부(105)는 여러 개의 증폭기가 연결된 형태일 수 있다. 또한, 증폭부(105)는 폐회로(CC)의 임피던스를 줄여주는 역할을 할 수 있다.
유전체(13)는 제1커패시터(C1) 및 제2커패시터(C2)의 커패시턴스를 증가시킬 수 있다. 유전체(13)는 유전율이 큰 물질을 포함할 수 있다. 유전체(13)는 전극부(11, 12)와 기판(W) 사이에 위치할 수 있다. 예를 들어, 유전체(13)는 연마 패드(P)의 하단에 연결될 수 있다. 한편, 전극부(11, 12)와 기판(W) 사이에는, 연마 패드(P), 슬러리(L) 및 연마 패드(P)를 지지하는 플레이튼(미도시)의 상부 표면 등이 위치할 수 있다. 연마 패드(P), 슬러리(L) 및 플레이튼(미도시)의 상부 표면 또한 유전체로 작용할 수 있다.
기판절연체(14)는 기판(W)의 일측에 위치할 수 있다. 예를 들어, 기판(W)의 상단에 연결될 수 있다. 기판절연체(14)는 전기가 통하지 않는 물질로 형성되거나, 유전율이 낮은 물질을 포함할 수 있다. 기판절연체(14)는 제1커패시터(C1) 및 제2커패시터(C2)에 가해지는 외부 도체의 영향을 최소화시켜줄 수 있다. 예를 들어, 기판절연체(14)는 캐리어 헤드(미도시)가 제1커패시터(C1) 및 제2커패시터(C2)에 미치는 영향을 최소화시켜줄 수 있다. 기판(W)을 파지하고 이송시키는 캐리어 헤드는 일반적으로 금속 즉, 도체로 형성되므로, 제1커패시터(C1) 및 제2커패시터(C2)의 특성에 영향을 줄 수 있다. 따라서, 기판(W)의 상단에 기판절연체(14)를 연결함으로써, 캐리어 헤드가 제1커패시터(C1) 및 제2커패시터(C2)의 특성에 간섭하는 것을 최소화할 수 있다. 한편, 기판(W)을 파지하는 멤브레인(미도시)이 절연체로 형성됨으로써, 기판절연체(14)로 기능할 수도 있다.
전극절연체(15)는 제1전극(11) 및 제2전극(12)의 사이에 위치할 수 있다. 전극절연체(15)는 전기가 통하지 않는 물질로 형성되거나, 유전율이 낮은 물질을 포함할 수 있다. 전극절연체(15)는, 제1커패시터(C1)와 제2커패시터(C2) 사이에 위치함으로써, 제1커패시터(C1)와 제2커패시터(C2)를 서로를 분리시킬 수 있다. 따라서, 전극절연체(15)는, 제1커패시터(C1)와 제2커패시터(C2)가 서로 간섭함으로써 발생할 수 있는 오차를 최소화시켜줄 수 있다.
한편, 제1전극(11) 및 제2전극(12) 사이의 이격 거리는, 제1전극(11) 및 제2전극(12) 각각이 기판(W)으로부터 이격된 거리보다 더 클 수 있다. 이와 같은 구성에 의하면, 제1커패시터(C1)와 제2커패시터(C2)가 서로 간섭하는 것을 최소화할 수 있다. 필요에 따라 제1전극(11) 및 제2전극(12) 사이의 이격 거리는 조정될 수 있다.
이하에서는 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템에 대하여 설명하도록 한다. 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템을 설명함에 있어서, 앞서 서술한 내용과 중복되는 내용은 생략하도록 한다.
도 5 내지 도 8은 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템을 개략적으로 도시한다.
금속 박막 두께 분포 검출 시스템(2)은 금속 박막 두께 검출 장치(1)를 포함할 수 있다. 금속 박막 두께 분포 검출 시스템(2)은, 금속 박막 두께 검출 장치(1)를 이용하여, 기판(W)에 포함된 금속 박막의 두께 분포를 검출할 수 있다. 즉, 금속 박막 두께 분포 검출 시스템(2)은 기판(W)의 전면적에 걸쳐 금속 박막의 두께를 검출하고, 그 분포를 검출할 수 있다. 금속 박막 두께 분포 검출 시스템(2)은 기판(W)과 마주보도록 연마 패드(P)의 하단에 설치될 수 있다. 또는, 금속 박막 두께 분포 검출 시스템(2)은 연마 패드(P)를 지지하는 플레이튼(미도시)의 하단 또는 내부에 설치될 수도 있다.
도 6은 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 사시도이고, 도 7은 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 평면도이다.
도 6 및 도 7을 참조하면, 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템(2)은 금속 박막 두께 검출 장치(1)를 복수 개 포함할 수 있다. 복수 개의 금속 박막 두께 검출 장치(1)는 기판(W)에 대하여 일정 패턴으로 배열될 수 있다. 예를 들어, 도 7과 같이, 복수 개의 금속 박막 두께 검출 장치(1)는 기판(W)의 중심으로부터 직경 방향으로 일정 간격 이격되어 배치될 수 있다. 즉, 복수 개의 금속 박막 두께 검출 장치(1)는 기판(W)의 중심부터 모서리까지 일정 간격으로 이격되어 배치될 수 있다. 연마 과정에서 기판(W)은 캐리어 헤드(H)에 의하여 회전하게 되므로, 도 7과 같은 배열에 따르면 기판(W)의 직경 방향의 모든 위치에서 금속 박막의 두께를 검출할 수 있다. 따라서, 금속 박막 두께 분포 검출 시스템(2)은 기판(W)의 모든 영역에 대하여 금속 박막의 두께를 검출할 수 있고, 그에 따라 두께의 분포를 검출할 수 있다. 한편, 도 7과 같은 배열은 예시적인 것으로, 복수 개의 금속 박막 두께 검출 장치(1)는 기판에 대하여 격자형으로 배열되거나, 바둑판식으로 배열될 수 있다. 또는, 복수 개의 금속 박막 두께 검출 장치(1)는 기판에 대하여 상하 또는 좌우로 배열되거나, 십자형으로 배열될 수도 있다.
도 8은 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 사시도이고, 도 9는 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템의 평면도이다.
도 8 및 도 9를 참조하면, 일 실시 예에 따른 금속 박막 두께 분포 검출 시스템(2)의 금속 박막 두께 검출 장치(1)는 기판(W)의 직경 방향을 따라 이동할 수 있다. 금속 박막 두께 검출 장치(1)를 기판(W)의 직경 방향을 따라 이동시킴으로써, 하나의 금속 박막 두께 검출 장치(1)만으로 기판(W)의 직경 방향의 모든 위치에서 금속 박막의 두께를 검출할 수 있다. 또한, 기판(W)은 회전하므로, 금속 박막 두께 분포 검출 시스템(2)은 기판(W)의 모든 영역에 대하여 금속 박막의 두께를 검출할 수 있고, 그에 따라 두께의 분포를 검출할 수 있다. 예를 들어, 금속 박막 두께 검출 장치(1)는 기판(W)의 중심부터 모서리까지 병진 이동할 수 있다. 한편, 도 9에 도시된 이동 경로는 예시적인 것으로, 금속 박막 두께 검출 장치(1)는 다양한 경로로 병진 이동 및/또는 회전 이동할 수 있다. 또한, 도 9에서는 하나의 금속 박막 두께 검출 장치(1)가 이동되는 것으로 도시하였으나, 복수 개의 금속 박막 두께 검출 장치가 구비되어 이동될 수도 있다.
이하에서는 일 실시 예에 따른 금속 박막 두께 검출 방법에 대해서 설명하도록 한다. 일 실시 예에 따른 금속 박막 두께 검출 방법을 설명함에 있어서 앞서 서술한 내용과 중복되는 내용은 생략하도록 한다.
일 실시 예에 따른 금속 박막 두께 검출 방법(20)은, 금속 박막을 포함하는 기판에 대하여 적용될 수 있다. 예를 들어, CMP 공정에서 기판이 연마되는 동안 기판에 포함된 금속 박막의 두께를 검출하기 위하여, 금속 박막 두께 검출 방법(20)이 적용될 수 있다. 또는 CMP 공정에서 기판에 대한 연마 공정의 종점을 검출하기 위하여, 금속 박막 두께 검출 방법(20)이 적용될 수 있다. 즉, 금속 박막 두께 검출 방법(20)은 금속 박막의 두께를 검출하거나, 연마 공정의 종점을 검출할 수 있다.
도 10은 일 실시 예에 따른 금속 박막 두께 검출 방법에 대한 순서도이다.
도 10을 참조하면, 일 실시 예에 따른 금속 박막 두께 검출 방법(20)은, 교류 신호를 입력하는 단계(21), 출력 신호를 측정하는 단계(22), 금속 박막의 두께를 검출하는 단계(23) 및 연마 공정의 종점을 검출하는 단계(24)를 포함할 수 있다.
일 실시 예에 따른 금속 박막 두께 검출 방법(20)은, 금속 박막에 제1전극 및 제2전극을 이격시키고, 제1전극 및 제2전극을 서로 연결하여 폐회로를 형성한 상태에서 적용될 수 있다. 제1전극 및 제2전극은 금속 박막에 이격되도록 위치할 수 있다. 예를 들어, 제1전극 및 제2전극과 금속 박막의 사이에 연마 패드가 위치하도록, 제1전극 및 제2전극은 연마 패드의 하단에 위치할 수 있다. 제1전극 및 제2전극은 서로 이격되어 배치될 수 있다. 제1전극 및 제2전극은 회로부에 의하여 서로 전기적으로 연결될 수 있다. 회로부는 교류 신호를 입력하는 입력부, 출력 신호를 측정하는 측정부를 포함할 수 있다. 한편, 회로부는 인덕터, 필터부, 증폭부를 더 포함할 수도 있다. 제1전극 및 제2전극은 금속 박막과 함께, 하나의 등가 커패시터 및 가변 저항으로 구성된 등가회로부를 구성할 수 있다. 예를 들어, 제1전극 및 금속 박막의 제1부분은 제1커패시터를 구성하고, 제2전극 및 금속 박막의 제2부분은 제2커패시터를 구성할 수 있다. 제1커패시터 및 제2커패시터는 금속 박막에 의해 직렬로 연결될 수 있다. 금속 박막은 가변 저항으로 기능할 수 있다.
단계 21은, 폐회로에 교류 신호를 입력하는 단계일 수 있다. 교류 신호는 입력부에 의해 인가될 수 있다. 예를 들어, 입력부는 펄스 제네레이터일 수 있다. 입력부는 삼각파, 사각파, 펄스파 등 다양한 신호를 입력할 수 있다. 한편, 단계 21은, 교류 신호를 폐회로의 공진 주파수로 입력하는 단계일 수 있다. 입력부는 교류 신호의 주파수가 폐회로의 공진 주파수와 일치되도록 주파수를 변경할 수 있고, 공진 주파수 범위의 교류 신호를 발생시킬 수 있다.
단계 22는, 폐회로에서 출력되는 출력 신호를 측정하는 단계일 수 있다. 출력 신호는 인덕터의 양단에 걸리는 전압일 수 있다. 또는 출력 신호는, 폐회로에 흐르는 전류이거나 제1커패시터 또는 제2커패시터의 양단에 걸리는 전압일 수 있다. 다만 이는 예시적인 것으로, 출력 신호는 맞게 다양하게 설정될 수 있다. 측정부는 폐회로에서 출력되는 출력 신호를 측정할 수 있다. 예를 들어, 측정부는 전류계, 전압계 또는 오실로스코프일 수 있다.
단계 23은, 측정한 출력 신호를 분석하여, 금속 박막의 두께를 검출하는 단계일 수 있다. 기판이 연마됨에 따라 금속 박막의 두께는 점차 얇아질 수 있다. 금속 박막의 두께가 얇아지면, 금속 박막이 구성하는 가변 저항의 크기가 커질 수 있다. 즉, 금속 박막의 두께가 변함에 따라 가변 저항의 크기가 변화하므로, 폐회로에서 출력되는 출력 신호 또한 변화할 수 있다. 따라서, 출력 신호를 분석함으로써, 금속 박막의 두께를 검출할 수 있다. 도 11은 일 실시 예에 따른 금속 박막의 두께를 검출하는 단계의 순서도이다. 도 11을 참조하면, 일 실시 예에 따른 금속 박막의 두께를 검출하는 단계(23)는 금속 박막 두께에 대한 데이터베이스를 설정하는 단계(231), 데이터베이스를 이용하여, 금속 박막의 두께를 산출하는 단계(232)를 포함할 수 있다.
단계 231은, 출력 신호에 대응하는 금속 박막의 두께에 대한 데이터베이스를 설정하는 단계일 수 있다. 금속 박막의 종류 및 두께 별로 출력 신호를 데이터베이스화하여 데이터베이스를 구축할 수 있다. 데이터베이스를 설정함에 있어서, 연마 패드의 종류 및 두께, 슬러리의 종류 및 양, 주변의 온도, 습도 등에 대한 정보를 반영하여 데이터베이스를 설정할 수도 있다.
단계 232는, 데이터베이스를 이용하여, 측정된 출력 신호에 대응되는 금속 박막의 두께를 산출하는 단계일 수 있다. 측정된 출력 신호에 해당하는 값을 데이터베이스에서 찾고, 그에 대응되는 금속 박막의 두께를 산출함으로써, 금속 박막의 두께를 검출할 수 있다. 데이터베이스를 이용함에 있어서, 연마 패드의 종류 및 두께, 슬러리의 종류 및 양, 주변의 온도, 습도 등에 대한 정보를 추가로 고려할 수도 있다. 단계 232는 실시간으로 이루어질 수 있다.
단계 24는, 측정한 출력 신호를 분석하여, 기판에 대한 연마 공정의 종점을 검출하는 단계일 수 있다. 연마 공정의 종점은, 금속 박막의 두께가 목표하는 두께에 도달하는 순간 또는 금속 박막이 모두 연마되어 제거되는 순간 등을 의미할 수 있다. 연마 공정의 종점에 도달한 것으로 판단되면, 연마 공정을 종료할 수 있다.
도 12는 일 실시 예에 따른 연마 공정의 종점을 검출하는 단계의 순서도이다. 도 12를 참조하면, 일 실시 예에 따른 연마 공정의 종점을 검출하는 단계(24a)는 연마 공정의 종점에 대한 목표값을 설정하는 단계(241a), 연마 공정의 종점 도달 여부를 판단하는 단계(242a) 및 연마 공정을 종료하는 단계(243a)를 포함할 수 있다.
단계 241a는, 연마 공정의 종점에 대한 목표값을 설정하는 단계일 수 있다. 예를 들어, 연마 공정의 종점에 대한 목표값은 목표로 하는 금속 박막의 두께에 대한 값일 수 있다. 또는 연마 공정의 종점에 대한 목표값은 금속 박막이 모두 연마되어 제거되는 순간, 즉 금속 박막의 두께가 0이 되는 순간에 대한 값일 수 있다. 목표값은 연마 공정의 목적에 맞게 다양하게 설정될 수 있다.
단계 242a는, 측정된 출력 신호를 설정된 목표값과 비교하여, 연마 공정의 종점 도달 여부를 판단하는 단계일 수 있다. 예를 들어, 출력 신호를 목표값과 직접 비교하여, 출력 신호가 목표값과 일치하는 경우, 연마 공정의 종점에 도달한 것으로 판단할 수 있다. 또는 출력 신호를 금속 박막의 두께로 변환시킨 뒤, 변환된 금속 박막의 두께를 목표값과 비교할 수도 있다. 변환된 금속 박막의 두께가 목표값과 일치하는 경우, 연마 공정의 종점에 도달한 것으로 판단할 수 있다.
단계 243a는, 연마 공정의 종점에 도달한 것으로 판단되는 경우, 기판에 대한 연마 공정을 종료하는 단계일 수 있다. 종점에 도달하는 순간 연마 공정을 종료함으로써, 금속 박막은 더 이상 연마되지 않을 수 있다. 따라서, 금속 박막을 목표하는 만큼만 연마할 수 있으므로, 연마 정밀도가 향상될 수 있고, 연마 효율이 상승될 수 있다.
한편, 연마 공정의 종점은, 출력 신호의 시간에 따른 변화량을 검출하여 판단될 수도 있다. 도 13은 일 실시 예에 따른 연마 공정의 종점을 검출하는 단계의 순서도이다. 도 13을 참조하면, 일 실시 예에 따른 연마 공정의 종점을 검출하는 단계(24b)는 출력 신호의 시간에 따른 변화량을 검출하는 단계(241b), 연마 공정의 종점 도달 여부를 판단하는 단계(242b) 및 연마 공정을 종료하는 단계(243b)를 포함할 수 있다.
단계 241b는, 측정된 출력 신호의 시간에 따른 변화량을 검출하는 단계일 수 있다. 측정된 출력 신호를 시간에 대하여 미분하여, 시간에 따른 변화량을 검출할 수 있다. 즉, 출력 신호의 기울기 값을 검출할 수 있다.
단계 242b는, 검출된 시간에 따른 변화량이 기준값을 초과하는지 검사하여, 연마 공정의 종점 도달 여부를 판단하는 단계일 수 있다. 금속 박막이 모두 연마되는 경우, 가변 저항의 크기가 무한대로 발산할 수 있다. 따라서, 금속 박막이 모두 연마되는 순간에는 출력 신호에 변화점 또는 특이점이 발생할 수 있다. 이러한 변화점 또는 특이점은 출력 신호가 급격히 변화하는 점 등으로 나타날 수 있다. 따라서, 출력 신호의 기울기 값을 분석함으로써, 금속 박막이 모두 연마되는 순간을 검출할 수 있다. 즉, 출력 신호의 시간에 따른 변화량이 기준값을 초과하는 경우, 금속 박막이 모두 연마된 것으로 판단될 수 있다. 상기 기준값은 실험을 통해 특정한 값으로 설정될 수 있다. 또는 상기 기준값은 출력 신호의 기울기가 급격히 변하게 되는 특이점을 검출하기 위하여, 출력 신호의 패턴을 분석하여 산출되는 유동적인 값으로 설정될 수도 있다.
단계 243b는, 연마 공정의 종점에 도달한 것으로 판단되는 경우, 기판에 대한 연마 공정을 종료하는 단계일 수 있다. 종점에 도달하는 순간 연마 공정을 종료함으로써, 기판은 더 이상 연마되지 않을 수 있다. 따라서, 금속 박막이 완전히 제거되는 순간에 연마 공정을 종료할 수 있으므로, 연마 정밀도가 향상될 수 있고, 연마 효율이 상승될 수 있다.
이하에서는 일 실시 예에 따른 금속 박막 두께 검출 장치 원리 및 효과를 입증하기 위한 실험 결과에 대해서 설명하도록 한다.
도 14 내지 도 16은 일 실시 예에 따른 금속 박막 두께 검출 장치의 원리를 입증하기 위한 실험 데이터를 도시한다.
도 14 및 도 15는 가변 저항 성분이 회로의 출력에 어느 정도 영향을 주는지 확인하기 위한 시뮬레이션의 결과를 도시한다. 도 14는 입력 주파수에 대한 전류의 크기 그래프로서, 가변 저항의 크기를 변화시켜가며 측정한 그래프이다. 도 15는 입력 주파수에 대한 정규화된 전류(normalized current)의 그래프로서, 가변 저항의 크기를 변화시켜가며 측정한 그래프이다. 시뮬레이션에는 PSpice 프로그램을 이용하였으며, 제1커패시터(100pF), 가변 저항, 제2커패시터(100pF), 인덕터(1mH)를 직렬로 연결한 회로를 구성하였다. 상기 회로에 0.1V의 교류 전원을 인가하고, 가변 저항의 크기를 변화시켜가며 회로에 흐르는 전류를 측정하였다. 그 결과, 도 14 및 도 15와 같이, 가변 저항의 크기가 증가함에 따라 공진 주파수(700kHz) 부근에서 전류의 크기가 점차 감소하는 것을 확인할 수 있었다. 또한, 가변 저항의 크기가 증가함에 반치전폭(full width at half maximum, FWHM)이 증가하는 것을 확인할 수 있었다. 이를 통해, 기판이 연마되면서 금속 박막의 두께가 점차 얇아짐에 따라 가변 저항 크기가 점차 증가하면, 회로에 흐르는 전류값이 감소하는 것을 확인할 수 있었다. 도 16은 실제 상용소자를 이용하여 위와 동일하게 구성한 회로에서의 실험 결과를 도시한다. 도 16에서도 확인할 수 있듯이, 실제 상용소자를 이용한 경우에도, 가변 저항의 크기가 증가할수록, 회로에 흐르는 전류값이 감소하는 것을 확인할 수 있었다. 따라서, 이를 이용하면, 금속 박막과 전극부를 이용해 폐회로를 구성하고, 금속 박막의 두께에 따라 변화하는 전류값 또는 전압값 등을 측정하여, 역으로 금속 박막의 두께를 검출할 수 있음을 확인하였다.
도 17은 일 실시 예에 따른 금속 박막 두께 검출 장치의 효과를 입증하기 위한 실험 데이터를 도시한다.
금속 박막 두께 검출 장치의 효과를 입증하기 위하여, 금속 박막이 기판의 중심에서 가장자리 방향으로 갈수록 점점 얇아지다가 완전히 없어지도록 연마된 기판 샘플을 이용하여 실험을 진행하였다. 함수발생기로 폐회로의 공진 주파수인 100MHz 대역의 교류 전원을 인가하였고, 회로 끝에 연결된 오실로스코프를 이용하여 최종 통과 신호(전압)를 측정하였다.
도 17은 금속 박막 두께 검출 장치를 이용하여 기판의 각 위치에서 측정한 출력 신호(전압)의 그래프이다. 도 17을 참조하면, 금속 박막이 남아있는 위치(position 4~9)와 금속 박막이 완전히 연마된 위치(postion 1~3, 10~12)에서 출력 신호(전압) 크기에 차이가 있는 것을 확인할 수 있었다. 구체적으로, 금속 박막 유무의 경계가 되는 위치인 position 4 및 position 9 부근에서 출력 신호가 급격히 감소하는 것을 확인할 수 있었다. 따라서, 출력 신호가 급격히 변화하는 변화점 또는 특이점을 감지하여, 금속 박막이 완전히 연마되는 시점 즉, 연마 공정의 종점을 검출할 수 있음을 확인하였다. 또한, 금속 박막이 남아있는 position 4 내지 position 9에서도, 금속 박막의 연마된 정도에 따라 출력 신호가 연속적으로 변화하는 것을 확인하였다. 따라서 이를 이용하면, 출력 신호의 크기를 통해 금속 박막의 두께를 검출할 수 있음을 확인하였다.
이상과 같이 비록 한정된 도면에 의해 실시 예들이 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구조, 장치 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
1: 금속 박막 두께 검출 장치
2: 금속 박막 두께 분포 검출 시스템
10: 회로부
11: 제1전극
12: 제2전극
W: 기판
M: 금속 박막
CC: 폐회로

Claims (26)

  1. 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 장치에 있어서,
    상기 금속 박막 두께 검출 장치는 상기 금속 박막과 폐회로를 형성하고,
    상기 금속 박막에 각각 이격되게 위치하는 제1전극 및 제2전극; 및
    상기 제1전극 및 제2전극을 전기적으로 연결하는 회로부를 포함하고,
    상기 회로부는,
    상기 폐회로에 교류 신호를 입력하는 입력부; 및
    상기 폐회로의 출력 신호를 측정하는 측정부를 포함하고,
    상기 제1전극은 상기 금속 박막의 제1부분과 제1커패시터를 구성하고,
    상기 제2전극은 상기 금속 박막의 제2부분과 제2커패시터를 구성하고,
    상기 제1커패시터 및 제2커패시터는 상기 금속 박막을 통해 직렬로 연결되는, 금속 박막 두께 검출 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 금속 박막은 상기 폐회로의 가변 저항을 구성하는, 금속 박막 두께 검출 장치.
  4. 제1항에 있어서,
    상기 측정부에서 측정된 출력 신호를 이용하여 상기 금속 박막의 두께를 검출하는, 금속 박막 두께 검출 장치.
  5. 제1항에 있어서,
    상기 기판이 연마됨에 따른 상기 출력 신호의 변화를 감지하여, 상기 기판에 대한 연마 공정의 종점을 검출하는, 금속 박막 두께 검출 장치.
  6. 제1항에 있어서,
    상기 회로부는 인덕터를 더 포함하는, 금속 박막 두께 검출 장치.
  7. 제6항에 있어서,
    상기 출력 신호는 상기 인덕터의 양단에 걸리는 전압인, 금속 박막 두께 검출 장치.
  8. 제1항에 있어서,
    상기 회로부는, 상기 폐회로의 출력 신호에 대한 노이즈를 감소시키는 필터부를 더 포함하는, 금속 박막 두께 검출 장치.
  9. 제1항에 있어서,
    상기 회로부는, 상기 폐회로의 출력 신호를 증폭시키는 증폭부를 더 포함하는, 금속 박막 두께 검출 장치.
  10. 제1항에 있어서,
    상기 제1전극 및 제2전극과 상기 기판 사이에 위치하는 유전체를 더 포함하는, 금속 박막 두께 검출 장치.
  11. 제1항에 있어서,
    상기 제1전극 및 제2전극 사이의 이격 거리는,
    상기 제1전극 및 제2전극 각각이 상기 기판으로부터 이격된 거리보다 더 큰, 금속 박막 두께 검출 장치.
  12. 제1항에 있어서,
    상기 기판의 일측에 위치하는 기판절연체를 더 포함하는, 금속 박막 두께 검출 장치.
  13. 제1항에 있어서,
    상기 제1전극 및 제2전극의 사이에 위치하는 전극절연체를 더 포함하는, 금속 박막 두께 검출 장치.
  14. 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 장치에 있어서,
    상기 금속 박막 두께 검출 장치는 상기 금속 박막과 폐회로를 형성하고,
    상기 금속 박막에 각각 이격되게 위치하는 제1전극 및 제2전극; 및
    상기 제1전극 및 제2전극을 전기적으로 연결하는 회로부를 포함하고,
    상기 회로부는,
    상기 폐회로에 교류 신호를 입력하는 입력부; 및
    상기 폐회로의 출력 신호를 측정하는 측정부를 포함하고,
    상기 교류 신호의 주파수는 상기 폐회로의 공진 주파수로 설정되는, 금속 박막 두께 검출 장치.
  15. 제1항에 있어서,
    상기 제1전극 및 제2전극은 원판 형상으로 형성되는, 금속 박막 두께 검출 장치.
  16. 제1항 및 제3항 내지 제15항 중 어느 한 항에 따른 금속 박막 두께 검출 장치를 포함하는 시스템에 있어서,
    상기 금속 박막 두께 검출 장치를 이용하여, 기판에 포함된 금속 박막의 두께 분포를 검출하는, 금속 박막 두께 분포 검출 시스템.
  17. 제16항에 있어서,
    상기 금속 박막 두께 검출 장치는 복수 개 구비되며, 상기 기판에 대하여 일정 패턴으로 배열되는, 금속 박막 두께 분포 검출 시스템.
  18. 제16항에 있어서,
    상기 금속 박막 두께 검출 장치는 상기 기판의 직경 방향을 따라 이동하면서 상기 금속 박막의 두께를 검출하는, 금속 박막 두께 분포 검출 시스템.
  19. 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 장치에 있어서,
    상기 기판으로부터 이격되어 위치하고, 상기 금속 박막의 제1부분과 함께 제1커패시터를 구성하는 제1전극;
    상기 제1전극과 동일 평면 상에 제1전극으로부터 이격되어 위치하고, 상기 금속 박막의 제2부분과 함께 제2커패시터를 구성하는 제2전극;
    상기 제1커패시터 및 제2커패시터에 교류 신호를 입력하는 입력부; 및
    상기 입력된 교류 신호에 대한 출력 신호를 측정하는 측정부를 포함하고,
    상기 제1부분 및 제2부분을 연결하는 상기 금속 박막의 제3부분에 의하여 상기 제1커패시터 및 제2커패시터는 직렬로 연결되는, 금속 박막 두께 검출 장치.
  20. 금속 박막을 포함하는 기판에 대한 금속 박막 두께 검출 방법에 있어서,
    상기 금속 박막에 제1전극 및 제2전극을 이격시키고, 상기 제1전극 및 제2전극을 서로 연결하여 폐회로를 형성하는 단계;
    상기 폐회로에 교류 신호를 입력하는 단계; 및
    상기 폐회로에서 출력되는 출력 신호를 측정하는 단계를 포함하고,
    상기 폐회로에 교류 신호를 입력하는 단계는, 상기 교류 신호를 상기 폐회로의 공진 주파수로 입력하는 단계인, 금속 박막 두께 검출 방법.
  21. 제20항에 있어서,
    상기 측정한 출력 신호를 분석하여, 상기 금속 박막의 두께를 검출하는 단계를 더 포함하는 금속 박막 두께 검출 방법.
  22. 제21항에 있어서,
    상기 금속 박막의 두께를 검출하는 단계는,
    상기 출력 신호에 대응하는 상기 금속 박막의 두께에 대한 데이터베이스를 설정하는 단계; 및
    상기 데이터베이스를 이용하여, 상기 측정된 출력 신호에 대응되는 상기 금속 박막의 두께를 산출하는 단계를 포함하는 금속 박막 두께 검출 방법.
  23. 제20항에 있어서,
    상기 측정한 출력 신호를 분석하여, 상기 기판에 대한 연마 공정의 종점을 검출하는 단계를 더 포함하는 금속 박막 두께 검출 방법.
  24. 제23항에 있어서,
    상기 연마 공정의 종점을 검출하는 단계는,
    상기 연마 공정의 종점에 대한 목표값을 설정하는 단계;
    상기 측정된 출력 신호를 상기 설정된 목표값과 비교하여, 상기 연마 공정의 종점 도달 여부를 판단하는 단계; 및
    상기 연마 공정의 종점에 도달한 것으로 판단되는 경우, 상기 기판에 대한 연마 공정을 종료하는 단계를 포함하는 금속 박막 두께 검출 방법.
  25. 제23항에 있어서,
    상기 연마 공정의 종점을 검출하는 단계는,
    상기 측정된 출력 신호의 시간에 따른 변화량을 검출하는 단계;
    상기 검출된 시간에 따른 변화량이 기준값을 초과하는지 검사하여, 상기 연마 공정의 종점 도달 여부를 판단하는 단계; 및
    상기 연마 공정의 종점에 도달한 것으로 판단되는 경우, 상기 기판에 대한 연마 공정을 종료하는 단계를 포함하는 금속 박막 두께 검출 방법.
  26. 삭제
KR1020180069700A 2018-06-18 2018-06-18 금속 박막 두께 검출 장치 및 그 방법 KR102570975B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180069700A KR102570975B1 (ko) 2018-06-18 2018-06-18 금속 박막 두께 검출 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180069700A KR102570975B1 (ko) 2018-06-18 2018-06-18 금속 박막 두께 검출 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20190142578A KR20190142578A (ko) 2019-12-27
KR102570975B1 true KR102570975B1 (ko) 2023-08-28

Family

ID=69062583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180069700A KR102570975B1 (ko) 2018-06-18 2018-06-18 금속 박막 두께 검출 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR102570975B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115319634B (zh) * 2022-10-14 2023-03-07 杭州众硅电子科技有限公司 一种涡流终点检测装置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081421A (en) * 1990-05-01 1992-01-14 At&T Bell Laboratories In situ monitoring technique and apparatus for chemical/mechanical planarization endpoint detection
KR20050001178A (ko) * 2003-06-27 2005-01-06 주식회사 하이닉스반도체 Ｃｍｐ 공정시의 엔드 포인트 검출방법
JP6030041B2 (ja) * 2013-11-01 2016-11-24 株式会社荏原製作所 研磨装置および研磨方法

Also Published As

Publication number Publication date
KR20190142578A (ko) 2019-12-27

Similar Documents

Publication Publication Date Title
JP2940815B2 (ja) 導体回路基板の検査方法およびその検査装置
US7595650B2 (en) Magnetic field probe apparatus and a method for measuring magnetic field
US6815947B2 (en) Method and system for thickness measurements of thin conductive layers
US6407546B1 (en) Non-contact technique for using an eddy current probe for measuring the thickness of metal layers disposed on semi-conductor wafer products
KR101050786B1 (ko) 전기용량 터치 센싱 장치의 생산 테스트
JP7199804B2 (ja) 複数のコンデンサを使用する非接触電圧測定システム
US20150331072A1 (en) Magnetic field detecting sensor and magnetic field detecting apparatus using the same
US20060114004A1 (en) Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer
US20170057051A1 (en) Eddy current sensor
WO2015083618A1 (ja) 非接触電圧測定装置および非接触電圧測定方法
WO2007053129A1 (en) Eddy-current method and system for contactlessly determining resistance
US20130113499A1 (en) Method and apparatus for determining planar impedance tomography
KR102626038B1 (ko) 화학 기계적 연마장치
KR102570975B1 (ko) 금속 박막 두께 검출 장치 및 그 방법
JP7071723B2 (ja) 複素誘電率測定用回路、複素誘電率測定装置及び複素誘電率の測定方法
US8204704B2 (en) MOS capacitance test structure and associated method for measuring a curve of capacitance as a function of the voltage
CN101171509A (zh) 聚合物介电特性的特征化技术
Tiggelman et al. Identifying dielectric and resistive electrode losses in high-density capacitors at radio frequencies
US6809542B2 (en) Wafer resistance measurement apparatus and method using capacitively coupled AC excitation signal
US11693028B2 (en) Probe for testing an electrical property of a test sample
JP2021103641A (ja) プラズマ発生源の検査方法及び負荷
TW202217337A (zh) Rf電壓及電流(v-i)感測器與測量方法
Mamishev et al. Measurement of dielectric property distributions using interdigital dielectrometry sensors
US11774389B2 (en) Monolithic sensor arrangement, manufacturing method and measurement method
Stadler et al. Noise properties of thick-film conducting lines for integrated inductors

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant