KR102568249B1 - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
KR102568249B1
KR102568249B1 KR1020160007752A KR20160007752A KR102568249B1 KR 102568249 B1 KR102568249 B1 KR 102568249B1 KR 1020160007752 A KR1020160007752 A KR 1020160007752A KR 20160007752 A KR20160007752 A KR 20160007752A KR 102568249 B1 KR102568249 B1 KR 102568249B1
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit board
printed circuit
circuit pattern
metal post
Prior art date
Application number
KR1020160007752A
Other languages
Korean (ko)
Other versions
KR20170087765A (en
Inventor
권칠우
진한나
한기호
장진혁
이성욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160007752A priority Critical patent/KR102568249B1/en
Publication of KR20170087765A publication Critical patent/KR20170087765A/en
Application granted granted Critical
Publication of KR102568249B1 publication Critical patent/KR102568249B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것이다. 본 발명의 실시예에 따른 인쇄회로기판은 절연층, 상기 절연층의 내부에 형성되고, 일면이 노출되는 제1 회로패턴, 상기 제1 회로패턴의 사이에 형성되어, 일면이 노출되는 제2 회로패턴, 상기 제1 회로패턴의 타면에 형성되어 상기 절연층에 일부가 매립되어 형성되는 금속 포스트 및 상기 제2 회로패턴의 상부에 상기 절연층의 일부가 두께 방향으로 함몰되어 형성되는 홈부를 포함한다.The present invention relates to a printed circuit board. A printed circuit board according to an embodiment of the present invention includes an insulating layer, a first circuit pattern formed inside the insulating layer and having one surface exposed, and a second circuit formed between the first circuit patterns and having one surface exposed. A pattern, a metal post formed on the other surface of the first circuit pattern and partially buried in the insulating layer, and a groove formed by partially recessing the insulating layer in the thickness direction on top of the second circuit pattern. .

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}Printed circuit board {PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 관한 것이다.The present invention relates to a printed circuit board.

인쇄회로기판(PCB: PRINTED CIRCUIT BOARD}은 절연층에 전도성 재료를 이용하여 회로패턴이 형성된 기판을 말한다. 인쇄회로기판은 전자 부품이 배치될 수도 있으며, 전자 부품을 배치시키기 위해 다양한 구조로 형성될 수 있다. A printed circuit board (PCB: PRINTED CIRCUIT BOARD) refers to a board on which a circuit pattern is formed by using a conductive material on an insulating layer. A printed circuit board may have electronic components disposed thereon, and may be formed in various structures to arrange electronic components. can

인쇄회로기판은 절연층에 형성되는 회로패턴이 이루는 층 수에 따라 단층 인쇄회로기판, 다층 인쇄회로기판으로 구별될 수 있다. The printed circuit board may be classified into a single-layer printed circuit board and a multi-layer printed circuit board according to the number of layers formed by circuit patterns formed on the insulating layer.

한편, 단층 인쇄회로기판 또는 다층 인쇄회로기판은 고성능 및 박형화를 구현하기 위해 내부에 형성되는 회로패턴 등 기타 다양한 기능을 수행하는 구성이 추가되고 있다. On the other hand, a single-layer printed circuit board or a multi-layer printed circuit board has been added to a configuration that performs various other functions such as circuit patterns formed therein in order to realize high performance and thinness.

따라서, 회로패턴은 미세하게 형성되는 것이 요구되며, 회로 패턴과 연결되는 기타 구성은 회로 패턴과 안정적으로 전기적 신호를 송수신 할 수 있도록 연결되는 것이 요구된다. Therefore, it is required that the circuit pattern is formed finely, and other components connected to the circuit pattern are required to be connected to the circuit pattern to stably transmit and receive electrical signals.

한국공개특허 제2011-0045359 호(2011.05.04.)Korean Patent Publication No. 2011-0045359 (2011.05.04.)

본 발명의 일 측면에 따르면, 박형화, 고기능화를 구현할 수 있는 인쇄회로기판을 제공하기 위한 것이다. According to one aspect of the present invention, it is to provide a printed circuit board capable of realizing thinning and high functionality.

본 발명의 일측면에 따른 인쇄회로기판은 박형화를 구현하기 위해 절연층 내부에 형성되는 회로패턴, 금속포스트를 포함하고, 절연층이 선택적으로 제거되어 전자소자를 실장할 수 있는 홈부를 포함할 수 있다. A printed circuit board according to one aspect of the present invention may include a circuit pattern formed inside an insulating layer and a metal post to realize thinning, and may include a groove in which an electronic device may be mounted by selectively removing the insulating layer. there is.

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판을 개략적으로 나타내는 단면도이다.
도 6 내지 도 18은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 도면이다.1 is a schematic cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
2 is a schematic cross-sectional view of a printed circuit board according to a second embodiment of the present invention.
3 is a schematic cross-sectional view of a printed circuit board according to a third embodiment of the present invention.
4 is a schematic cross-sectional view of a printed circuit board according to a fourth embodiment of the present invention.
5 is a schematic cross-sectional view of a printed circuit board according to a fifth embodiment of the present invention.
6 to 18 are diagrams schematically showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms used in this application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "상에"라 함은 대상부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것이 아니다.In this application, when a certain component is said to "include", it means that it may further include other components without excluding other components unless otherwise stated. Also, throughout the specification, "on" means to be located above or below the target part, and does not necessarily mean to be located on the upper side relative to the direction of gravity.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.In addition, coupling does not mean only the case of direct physical contact between each component in the contact relationship between each component, but another configuration intervenes between each component so that the component is in the other configuration. It should be used as a concept that encompasses even the case of contact with each other.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.Since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the shown bar.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Embodiments of a printed circuit board and a manufacturing method thereof according to the present invention will be described in detail with reference to the accompanying drawings, and in the description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Redundant descriptions will be omitted.

제1 No. 1 실시예Example

도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판(1000)을 개략적으로 나타내는 단면도이다.1 is a schematic cross-sectional view of a printed circuit board 1000 according to a first embodiment of the present invention.

도 1을 참조하면, 제1 실시예에 따른 인쇄회로기판(1000)은 절연층(100), 제1 회로패턴(1), 제2 회로패턴(2), 금속 포스트(10), 홈부(50)를 포함한다. Referring to FIG. 1 , the printed circuit board 1000 according to the first embodiment includes an insulating layer 100, a first circuit pattern 1, a second circuit pattern 2, a metal post 10, and a groove 50. ).

절연층(100)은 폴열경화성 수지, 열가소성 수지일 수 있다. 예를 들어, 에폭시 수지, BT(Bismaleimide-Triazine)수지, 폴리이미드일 수 있다.The insulating layer 100 may be a pole thermosetting resin or a thermoplastic resin. For example, it may be an epoxy resin, BT (Bismaleimide-Triazine) resin, or polyimide.

또한, 절연층(161)은 프리프레그일 수 있고, ABF(Ajinomoto build up film)와 같은 빌드업 필름일 수 있다. In addition, the insulating layer 161 may be a prepreg or a build-up film such as ABF (Ajinomoto build up film).

제1 회로패턴(1)은 절연층(100)의 내부에 형성되고, 일면이 노출될 수 있다. 제1 회로패턴(1)은 캐리어기판(300) 상에 형성되고, 캐리어기판(300)이 제거됨으로써, 절연층(100)에 대하여 일면이 노출될 수 있다.The first circuit pattern 1 may be formed inside the insulating layer 100 and one surface may be exposed. The first circuit pattern 1 is formed on the carrier substrate 300, and as the carrier substrate 300 is removed, one surface of the first circuit pattern 1 may be exposed to the insulating layer 100.

제2 회로패턴(2)은 제1 회로패턴(1)의 사이에 형성되어, 일면이 노출될 수 있다. 제2 회로패턴(2)은 절연층(100)에 대하여 타면이 노출될 수 있다.The second circuit pattern 2 may be formed between the first circuit patterns 1 so that one surface thereof may be exposed. The other surface of the second circuit pattern 2 may be exposed to the insulating layer 100 .

홈부(50)는 제2 회로패턴의 상부에 절연층(50)이 두께 방향으로 함몰되어 형성될 수 있다. 홈부(50)는 후술할 전자소자가 배치될 수 있으며, 제2 회로패턴(2)의 일부가 노출되어 전자소자와 전기적으로 연결될 수 있다. The groove 50 may be formed by recessing the insulating layer 50 in the thickness direction on the upper portion of the second circuit pattern. An electronic device to be described later may be disposed in the groove 50 , and a portion of the second circuit pattern 2 may be exposed and electrically connected to the electronic device.

홈부(50)는 절연층(50)이 두께 방향으로 일부분이 함몰되도록 형성되어 A 부분과 같이 단층 구조를 형성할 수 있다. The groove portion 50 may be formed such that a portion of the insulating layer 50 is depressed in the thickness direction to form a single-layer structure like portion A.

금속 포스트(10)는 제1 회로패턴(1)의 타면에 형성되어 절연층(100)에 일부가 매립되어 형성될 수 있다. The metal post 10 may be formed on the other surface of the first circuit pattern 1 and partially buried in the insulating layer 100 .

금속 포스트(10)의 일부분과 제1 회로패턴(1)의 일면은 절연층(100)의 타면과 일면에 노출될 수 있다. A portion of the metal post 10 and one surface of the first circuit pattern 1 may be exposed to the other surface and one surface of the insulating layer 100 .

금속 포스트(10)는 제2 회로패턴(2)의 주변에 형성된 제1 회로패턴(1) 상에 형성되므로, 금속 포스트(10)의 내측에 전자소자(70)가 배치될 수 있다. Since the metal post 10 is formed on the first circuit pattern 1 formed around the second circuit pattern 2 , the electronic device 70 may be disposed inside the metal post 10 .

금속 포스트(10)가 일정 높이로 형성됨에 따라 전자소자(70)가 배치된 상태에서 금속 포스트(10) 상에 또 다른 인쇄회로기판이 적층될 수도 있다.As the metal post 10 is formed to a certain height, another printed circuit board may be stacked on the metal post 10 in a state where the electronic device 70 is disposed.

한편, 제1 회로패턴(1)과 제2 회로패턴(2)이 절연층(100)에 매립된 상태에서 일면이 노출됨에 따라 하부에서 기타 전기적 연결이 가능한 구성과도 연결될 수도 있다. On the other hand, as one surface of the first circuit pattern 1 and the second circuit pattern 2 is exposed while being buried in the insulating layer 100, they may be connected to other components that can be electrically connected from the bottom.

본 발명의 제1 실시예에 따른 인쇄회로기판(1000)은 단일의 절연층(100) 내부에 제1 회로패턴(1), 제2 회로패턴(2), 금속 포스트(10)가 매립된 형태로 되어 있어, 일반적으로 회로패턴이나 금속 포스트를 보호하기 위해 요구되는 솔더 레지스트층이 생략될 수 있다. The printed circuit board 1000 according to the first embodiment of the present invention has a form in which a first circuit pattern 1, a second circuit pattern 2, and a metal post 10 are embedded in a single insulating layer 100. , the solder resist layer generally required to protect circuit patterns or metal posts can be omitted.

제2 2nd 실시예Example

도 2는 본 발명의 제2 실시예에 따른 인쇄회로기판(2000)을 개략적으로 나타내는 단면도이다.2 is a schematic cross-sectional view of a printed circuit board 2000 according to a second embodiment of the present invention.

제2 실시예에 따른 인쇄회로기판(2000)은 인쇄회로기판(1000)에 있어서, 접속부(20)를 더 포함할 수 있다. The printed circuit board 2000 according to the second embodiment may further include a connection part 20 in the printed circuit board 1000 .

접속부(20)는 제2 회로패턴(2)의 타면에 형성되고, 절연층(100)에 대하여 일부분이 노출될 수 있다. The connection part 20 may be formed on the other surface of the second circuit pattern 2 and partially exposed to the insulating layer 100 .

접속부(20)가 절연층(100)에 대하여 일부분이 노출되면, 접속부(20) 상에 형성되는 홈부(50)에 배치되는 전자소자(70)와 결합될 수 있다.When a portion of the connection part 20 is exposed to the insulating layer 100, it can be combined with the electronic device 70 disposed in the groove 50 formed on the connection part 20.

접속부(20)는 범프(bump), 범프 패드(bump pad), 구리 포스트(copper post), 솔더 볼(solder ball) 등 제2 회로패턴(2)과 전기적으로 연결될 수 있는 구성을 포함할 수 있다. The connection part 20 may include a configuration that can be electrically connected to the second circuit pattern 2, such as a bump, a bump pad, a copper post, or a solder ball. .

금속 포스트(10)의 높이는 접속부(20)의 높이보다 높게 형성될 수 있다.The height of the metal post 10 may be formed higher than the height of the connecting portion 20 .

금속 포스트(10)의 높이는 홈부(50)에 배치되는 전자소자(70)의 높이보다 높게 형성되고, 인쇄회로기판(2000) 상에 적층되는 인쇄회로기판에 전자소자(70)가 간섭받지 않도록 형성되는 것이 바람직하다. The height of the metal post 10 is formed higher than the height of the electronic device 70 disposed in the groove 50, and the electronic device 70 is not interfered with the printed circuit board stacked on the printed circuit board 2000. it is desirable to be

한편, 금속 포스트(10)가 매립되는 절연층(100)의 높이는 인쇄회로기판(2000) 상에 적층되는 인쇄회로기판의 하중에 따라 달리 형성될 수 있다. Meanwhile, the height of the insulating layer 100 in which the metal post 10 is buried may be formed differently depending on the load of the printed circuit board stacked on the printed circuit board 2000 .

제3 3rd 실시예Example

도 3은 본 발명의 제3 실시예에 따른 인쇄회로기판(3000)을 개략적으로 나타내는 단면도이다.3 is a schematic cross-sectional view of a printed circuit board 3000 according to a third embodiment of the present invention.

도 3을 참조하면, 제3 실시예에 따른 인쇄회로기판(3000)은 절연층(100)은 금속 포스트(10)에 대하여 상호 다른 높이로 형성될 수 있다. Referring to FIG. 3 , in the printed circuit board 3000 according to the third embodiment, the insulating layer 100 may be formed at different heights with respect to the metal post 10 .

예를 들여, 절연층(100)은 금속 포스트(10)의 종단면을 기준으로 양측에 형성되는 높이(h1≠h2)가 각각 다르게 형성될 수 있다. 마찬가지로, 절연층(100)은 접속부(20)의 종단면을 기준으로 양측에 형성되는 높이는 상호 다른 높이로 형성될 수 있다.For example, the insulating layer 100 may be formed with different heights (h1≠h2) formed on both sides of the longitudinal section of the metal post 10. Similarly, the insulating layer 100 may be formed to have different heights formed on both sides of the longitudinal section of the connection part 20 .

본 발명의 제3 실시예에 따른 인쇄회로기판(3000)은 절연층(100) 상에 복수의 단층 구조를 형성할 수도 있다.In the printed circuit board 3000 according to the third embodiment of the present invention, a plurality of single-layer structures may be formed on the insulating layer 100 .

제4 4th 실시예Example

도 4는 본 발명의 제4 실시예에 따른 인쇄회로기판(4000)을 개략적으로 나타내는 단면도이다.4 is a schematic cross-sectional view of a printed circuit board 4000 according to a fourth embodiment of the present invention.

도 4를 참조하면, 제4 실시예에 따른 인쇄회로기판(4000)은 복수로 형성되는 금속 포스트(10), 또는 복수로 형성되는 접속부(20)를 포함할 수 있다. Referring to FIG. 4 , a printed circuit board 4000 according to the fourth embodiment may include a plurality of metal posts 10 or a plurality of connection parts 20 .

한편, 복수의 금속 포스트(10)는 상호 폭(Mw1≠Mw2, Mw3≠Mw4)은 상이할 수 있다.Meanwhile, the plurality of metal posts 10 may have different widths (Mw1≠Mw2, Mw3≠Mw4).

마찬가지로, 복수의 접속부(20)는 상호 폭(Bw1≠Bw2, Bw3≠Bw4)은 상이할 수 있다.Similarly, the plurality of connection portions 20 may have different widths (Bw1≠Bw2, Bw3≠Bw4).

제5 5th 실시예Example

도 5는 본 발명의 제5 실시예에 따른 인쇄회로기판(5000)을 개략적으로 나타내는 단면도이다.5 is a schematic cross-sectional view of a printed circuit board 5000 according to a fifth embodiment of the present invention.

도 5를 참조하면, 제5 실시예에 따른 인쇄회로기판(5000)은 홈부(50) 내부에 배치되는 전자소자(70)를 더 포함할 수 있다. Referring to FIG. 5 , the printed circuit board 5000 according to the fifth embodiment may further include an electronic device 70 disposed inside the groove 50 .

홈부(50)의 깊이는 전자소자(70)의 두께에 따라 달리 형성될 수 있다. The depth of the groove 50 may be formed differently depending on the thickness of the electronic device 70 .

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 6 내지 도 18은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 도면이다.6 to 18 are diagrams schematically showing a method of manufacturing a printed circuit board according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법은 캐리어기판(300)을 준비하는 단계를 포함할 수 있다. Referring to FIG. 6 , a method of manufacturing a printed circuit board according to an embodiment of the present invention may include preparing a carrier substrate 300 .

캐리어기판(300)을 준비하는 단계에서 캐리어기판(300)은 캐리어 코어(301)를 중심으로 캐리어 금속(302), 캐리어 배리어(303)가 순차적으로 적층되는 기판일 수 있다. In the step of preparing the carrier substrate 300 , the carrier substrate 300 may be a substrate on which a carrier metal 302 and a carrier barrier 303 are sequentially stacked around the carrier core 301 .

도 7을 참조하면, 캐리어기판(300) 상에 제1 회로패턴(1), 제2 회로패턴(2)을 형성하는 단계가 수행될 수 있다. Referring to FIG. 7 , a step of forming the first circuit pattern 1 and the second circuit pattern 2 on the carrier substrate 300 may be performed.

캐리어기판(300) 상에 제1 회로패턴(1), 제2 회로패턴(2)을 형성하는 단계에서 제1 회로패턴(1) 또는 제2 회로패턴(2)은 캐리어기판(300)에 접하는 일면이 캐리어기판(300)이 제거된 후 절연층(100) 상에 노출될 수 있다.In the step of forming the first circuit pattern 1 and the second circuit pattern 2 on the carrier substrate 300, the first circuit pattern 1 or the second circuit pattern 2 is in contact with the carrier substrate 300. One surface may be exposed on the insulating layer 100 after the carrier substrate 300 is removed.

제1 회로패턴(1) 또는 제2 회로패턴(2)은 캐리어기판(300) 상에 도금 공정이 수행되어 형성될 수 있다. The first circuit pattern 1 or the second circuit pattern 2 may be formed by performing a plating process on the carrier substrate 300 .

도금 공정은 전해, 무전해 도금 공정을 포함하여, 애디티브(additive), 세미-애디티브(Semi additive), MSAP(Modified Semi Additive Process) 등의 공법을 이용하여 형성될 수 있다. The plating process may be formed using methods such as an additive process, a semi-additive process, a modified semi additive process (MSAP), and the like, including an electrolytic plating process and an electroless plating process.

세미-애디티브(Semi additive), MSAP(Modified Semi Additive Process) 공정이 이용되는 경우, 제1 회로패턴(1) 또는 제2 회로패턴(2) 전에 시드층(seed layer)가 형성될 수 있다.When a semi-additive or modified semi-additive process (MSAP) process is used, a seed layer may be formed before the first circuit pattern 1 or the second circuit pattern 2 .

도 8을 참조하면, 제2 회로패턴(2) 상에 접속부(20)을 형성하는 단계가 수행될 수 있다.Referring to FIG. 8 , a step of forming the connection part 20 on the second circuit pattern 2 may be performed.

접속부(20)는 범프(bump) 또는 포스트(post)일 수 있으며, 인쇄회로기판에 실장되는 칩(chip)과 전기적으로 연결될수 있다. The connection part 20 may be a bump or a post and may be electrically connected to a chip mounted on a printed circuit board.

제2 접속부(20)는 하부에 단자가 형성된 칩과 전기적으로 연결(flip chip 방식)될 수 있다. The second connector 20 may be electrically connected (flip chip method) to a chip having terminals formed thereon.

제2 접속부(20)는 제2 회로패턴(2) 상에 형성되어 미세한 간격이 형성된 제2 회로패턴(2) 상에 형성될수 있다.The second connection part 20 may be formed on the second circuit pattern 2 formed on the second circuit pattern 2 and having a minute interval therebetween.

제2 접속부(20)는 제2 회로패턴(2)의 간격(pitch)에 따라 미세한 간격이 유지되도록 형성되는 것이 바람직하며, 도 8에 도시된 바와 같이 제2 접속부(20)는 일부분이 절연층(100)에 매립된 상태로 형성되어 상호 미세한 간격 유지가 용이하다. The second connection part 20 is preferably formed such that a fine interval is maintained according to the pitch of the second circuit pattern 2, and as shown in FIG. 8, a portion of the second connection part 20 is an insulating layer. It is formed in a buried state in (100), so it is easy to maintain a fine distance between them.

도 9를 참조하면, 제1 회로패턴(1) 상에 금속 포스트(10)를 형성하는 단계가 수행될 수 있다. Referring to FIG. 9 , a step of forming a metal post 10 on the first circuit pattern 1 may be performed.

도 10을 참조하면, 제1 회로패턴(1), 제2 회로패턴(2), 금속 포스트(10), 접속부(20)이 형성된 캐리어기판(300) 상에 절연층(100)을 형성하는 단계가 수행될 수 있다. Referring to FIG. 10 , forming the insulating layer 100 on the carrier substrate 300 on which the first circuit pattern 1, the second circuit pattern 2, the metal post 10, and the connection part 20 are formed. can be performed.

절연층(100)은 에칭될 수 있는 열 경화정 절연 물질을 이용할 수 있다.The insulating layer 100 may use a thermally curable insulating material that can be etched.

도 11을 참조하면, 절연층(100) 상에 배리어층(200)을 형성하는 단계가 수행될 수 있다.Referring to FIG. 11 , a step of forming the barrier layer 200 on the insulating layer 100 may be performed.

절연층(100) 상에 배리어층(200)이 형성되는 단계에서 배리어층(200)은 절연층(100)을 선택적으로 제거될 수 있도록 한다. 배리어층(200)이 부분적으로 제거됨으로써, 절연층(100) 또한 부분적으로 제거될 수 있다.In the step of forming the barrier layer 200 on the insulating layer 100, the barrier layer 200 allows the insulating layer 100 to be selectively removed. As the barrier layer 200 is partially removed, the insulating layer 100 may also be partially removed.

도 12를 참조하면, 배리어층(200)의 일부를 에칭하는 단계가 수행될 수 있다. Referring to FIG. 12 , a step of etching a portion of the barrier layer 200 may be performed.

배리어층(200)의 일부를 에칭하는 단계는 제2 접속부(20) 상부에 드라이 필름을 도포하는 단계, 노광 공정을 수행하는 단계, 현상 공정을 수행하는 단계, 박리 공정을 수행하는 단계를 포함하여, 홈부(50)가 형성되는 부위의 배리어층(200)의 일부가 제거될 수 있다.Etching a part of the barrier layer 200 includes applying a dry film on the second connection part 20, performing an exposure process, performing a developing process, and performing a peeling process. , a portion of the barrier layer 200 at a region where the groove portion 50 is formed may be removed.

도 13을 참조하면, 절연층(100)의 일부를 제거하는 단계가 수행될 수 있다.Referring to FIG. 13 , a step of removing a portion of the insulating layer 100 may be performed.

절연층(100)의 일부를 제거하는 단계에서 절연층(100)이 제거되는 높이는 접속부(20)가 노출되지 않도록 홈부(40)가 형성될 수 있다. In the step of removing a portion of the insulating layer 100, the groove 40 may be formed at a height from which the insulating layer 100 is removed so that the connection part 20 is not exposed.

접속부에 노출되지 않도록 절연층(100)이 홈부(40)를 형성하면, 남은 배리어층(200)이 에칭액에 의해 제거되는 동안 접속부(20)가 보호될 수 있다.If the insulating layer 100 forms the groove 40 so as not to be exposed to the connection part, the connection part 20 can be protected while the remaining barrier layer 200 is removed by the etchant.

도 14를 참조하면, 남은 배리어층(200)이 모두 에칭되는 단계가 수행될 수 있다. Referring to FIG. 14 , a step of etching all of the remaining barrier layer 200 may be performed.

도 15를 참조하면, 금속 포스트(10)의 일부분이 노출되도록 절연층(100)의 일부를 추가적으로 제거하는 단계를 수행할 수 있다. Referring to FIG. 15 , a step of additionally removing a portion of the insulating layer 100 may be performed to expose a portion of the metal post 10 .

필요에 따라, 절연층(100)이 제거되는 높이는 달라질 수 있다. If necessary, the height at which the insulating layer 100 is removed may vary.

도 16을 참조하면, 캐리어기판(300)에 있어서, 캐리어 금속(302)과 캐리어 배리어(303)이 분리되는 단계가 수행될 수 있다.Referring to FIG. 16 , in the carrier substrate 300, a step of separating the carrier metal 302 and the carrier barrier 303 may be performed.

캐리어 금속(302)과 캐리어 배리어(303)의 사이가 분리되어 캐리어 코어(301)를 중심으로 2개의 인쇄회로기판이 형성될 수 있다. A separation between the carrier metal 302 and the carrier barrier 303 may form two printed circuit boards centered on the carrier core 301 .

도 17을 참조하면, 캐리어기판(300)의 구성요소 중 캐리어 배리어(303)가 제거되는 단계가 수행될 수 있다. Referring to FIG. 17 , a step of removing the carrier barrier 303 from among the components of the carrier substrate 300 may be performed.

캐리어 배리어(303)는 니켈 재질로 형성될 수 있으며, 구리 재질의 캐리어 금속(302)이 에칭액에 의해 에칭되는 공정에서 에칭액으로부터 제1 회로패턴(1)과 제2 회로패턴(2)이 보호될 수 있다.The carrier barrier 303 may be formed of a nickel material, and in a process in which the carrier metal 302 made of copper is etched by the etchant, the first circuit pattern 1 and the second circuit pattern 2 are protected from the etchant. can

도 18을 참조하면, 캐리어기판(300) 상에 시드층이 형성되고 회로패턴이 형성된 경우 시드층을 제거하는 단계가 추가로 수행될 수 있다.Referring to FIG. 18 , when a seed layer is formed on the carrier substrate 300 and a circuit pattern is formed, a step of removing the seed layer may be additionally performed.

상술한 바와 같이 본 발명의 실시예에 따른 인쇄회로기판 및 그 제조방법은 회로패턴인 절연층에 매립된 구조로 형성됨으로써, 회로패턴을 보호하기 위한 보호층(솔더 레지스트층)이 추가로 형성되지 않을 수 있다.As described above, the printed circuit board and its manufacturing method according to an embodiment of the present invention are formed in a structure embedded in an insulating layer, which is a circuit pattern, so that a protective layer (solder resist layer) for protecting the circuit pattern is not additionally formed. may not be

또한, 회로패턴 및 접속부가 절연층에 매립되어 미세한 패턴을 형성하기에 유리하다.In addition, it is advantageous to form a fine pattern by embedding the circuit pattern and the connection part in the insulating layer.

더 나아가, 회로패턴, 금속 포스트 및 범프의 일부가 단일의 절연층에 매립되어 인쇄회로기판의 박형화에 유리하다. Furthermore, parts of the circuit pattern, metal posts, and bumps are buried in a single insulating layer, which is advantageous in reducing the thickness of the printed circuit board.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.In the above, one embodiment of the present invention has been described, but those skilled in the art can add, change, delete, or add components within the scope not departing from the spirit of the present invention described in the claims. The present invention can be variously modified and changed by the like, and this will also be said to be included within the scope of the present invention.

1: 제1 회로패턴
2: 제2 회로패턴
10: 금속 포스트
20: 접속부
70: 전자소자
100: 절연층
200: 배리어층
300: 캐리어 기판
301: 캐리어 코어
302: 캐리어 금속
303: 캐리어 배리어
1000, 2000, 3000, 4000, 5000 : 인쇄회로기판1: first circuit pattern
2: second circuit pattern
10: metal post
20: connection part
70: electronic device
100: insulating layer
200: barrier layer
300: carrier substrate
301: carrier core
302: carrier metal
303: carrier barrier
1000, 2000, 3000, 4000, 5000: printed circuit board

Claims (10)

절연층;
상기 절연층의 내부에 배치되며, 일면이 상기 절연층의 일면으로부터 노출되는 제1 회로패턴;
상기 절연층 내부의 상기 제1 회로패턴의 사이에 배치되며, 일면이 상기 절연층의 일면으로부터 노출되는 제2 회로패턴;
상기 제1 회로패턴의 타면에 배치되며, 상기 절연층에 일부가 매립되고 상기 절연층 상으로 다른 일부가 돌출되는 금속 포스트;
상기 제2 회로패턴의 타면에 배치되며, 상기 절연층에 일부가 매립되고 상기 절연층 상으로 다른 일부가 돌출되는 접속부; 및
상기 제2 회로패턴의 상부에 상기 절연층의 일부가 두께 방향으로 함몰되어 형성되는 홈부; 를 포함하며,
상기 절연층은 하나의 층이며,
상기 절연층의 타면은 상기 홈부에 의하여 단차를 가지는, 인쇄회로기판.
insulating layer;
a first circuit pattern disposed inside the insulating layer and having one surface exposed from one surface of the insulating layer;
a second circuit pattern disposed between the first circuit patterns inside the insulating layer and having one surface exposed from one surface of the insulating layer;
a metal post disposed on the other surface of the first circuit pattern, a part of which is buried in the insulating layer, and the other part protrudes onto the insulating layer;
a connection part disposed on the other surface of the second circuit pattern, a part of which is buried in the insulating layer and the other part of which protrudes above the insulating layer; and
a groove portion formed by recessing a portion of the insulating layer in a thickness direction on an upper portion of the second circuit pattern; Including,
The insulating layer is one layer,
The other surface of the insulating layer has a step difference by the groove portion, the printed circuit board.
 삭제delete 삭제delete 제1항에 있어서,
상기 금속 포스트의 높이는 상기 접속부의 높이보다 높게 형성된, 인쇄회로기판.
According to claim 1,
The height of the metal post formed higher than the height of the connection portion, the printed circuit board.
 제1항에 있어서,
상기 금속 포스트의 폭은 상기 접속부의 폭보다 넓은, 인쇄회로기판.
According to claim 1,
The width of the metal post is wider than the width of the connection portion, the printed circuit board.
 제1항에 있어서,
상기 금속 포스트는,
복수로 형성되고 복수의 상기 금속 포스트는 상호 폭이 상이한, 인쇄회로기판.
According to claim 1,
The metal post,
It is formed in plurality and the plurality of metal posts have different widths from each other, the printed circuit board.
 제1항에 있어서,
상기 접속부는,
복수로 형성되고 복수의 상기 접속부는 상호 폭이 상이한, 인쇄회로기판.
According to claim 1,
The connection part,
A printed circuit board formed in plurality and having a plurality of said connecting portions having different widths from each other.
 제1항에 있어서,
상기 절연층의 높이는
금속 포스트의 일측면과 타측면에서 상호 상이하게 형성되는, 인쇄회로기판.
According to claim 1,
The height of the insulating layer
A printed circuit board formed differently from one side and the other side of the metal post.
 제1항에 있어서,
상기 절연층의 높이는,
접속부의 일측면과 타측면에서 상호 상이하게 형성되는, 인쇄회로기판.
According to claim 1,
The height of the insulating layer,
A printed circuit board formed differently from one side and the other side of the connection part.
 제1항 및 제4항 내지 제9항 중 어느 한 항에 있어서,
상기 홈부 내부에 배치되는 전자소자;를 더 포함하는 인쇄회로기판.
The method of any one of claims 1 and 4 to 9,
A printed circuit board further comprising an electronic device disposed inside the groove.
KR1020160007752A 2016-01-21 2016-01-21 Printed circuit board KR102568249B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160007752A KR102568249B1 (en) 2016-01-21 2016-01-21 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160007752A KR102568249B1 (en) 2016-01-21 2016-01-21 Printed circuit board

Publications (2)

Publication Number Publication Date
KR20170087765A KR20170087765A (en) 2017-07-31
KR102568249B1 true KR102568249B1 (en) 2023-08-18

Family

ID=59418994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160007752A KR102568249B1 (en) 2016-01-21 2016-01-21 Printed circuit board

Country Status (1)

Country Link
KR (1) KR102568249B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240034563A (en) * 2022-09-07 2024-03-14 엘지이노텍 주식회사 Circuit board and semiconductor package having the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811034B1 (en) * 2007-04-30 2008-03-06 삼성전기주식회사 Method for manufacturing printed circuit board having embedded electronic components
JP2011054652A (en) 2009-08-31 2011-03-17 Toppan Printing Co Ltd Semiconductor device and method of manufacturing the same
KR101141209B1 (en) 2010-02-01 2012-05-04 삼성전기주식회사 Single layered printed circuit board and manufacturing method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089647B1 (en) 2009-10-26 2011-12-06 삼성전기주식회사 Board on chip package substrate and manufacturing method thereof
KR20140082444A (en) * 2012-12-24 2014-07-02 삼성전기주식회사 Printed circuit board and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811034B1 (en) * 2007-04-30 2008-03-06 삼성전기주식회사 Method for manufacturing printed circuit board having embedded electronic components
JP2008277750A (en) 2007-04-30 2008-11-13 Samsung Electro Mech Co Ltd Method of manufacturing printed circuit board having embedded electronic component
JP2011054652A (en) 2009-08-31 2011-03-17 Toppan Printing Co Ltd Semiconductor device and method of manufacturing the same
KR101141209B1 (en) 2010-02-01 2012-05-04 삼성전기주식회사 Single layered printed circuit board and manufacturing method thereof

Also Published As

Publication number Publication date
KR20170087765A (en) 2017-07-31

Similar Documents

Publication Publication Date Title
KR102472945B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
US9247654B2 (en) Carrier substrate and manufacturing method thereof
KR102026389B1 (en) Integrated circuit packaging system with embedded pad on layered substrate and method of manufacture thereof
CN107393899B (en) Chip packaging substrate
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
US10483194B2 (en) Interposer substrate and method of fabricating the same
US20150144384A1 (en) Packaging substrate and fabrication method thereof
KR102356809B1 (en) Printed circuit board and method of manufacturing the same
KR20150064976A (en) Printed circuit board and manufacturing method thereof
JP5989329B2 (en) Method for manufacturing printed circuit board
KR101109261B1 (en) A printed circuit board and a method of manufacturing the same
US9491871B2 (en) Carrier substrate
KR20170067481A (en) Printed circuit board, eletronic device package the same and method for manufacturing for printed circuit board
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
KR102306719B1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR101847163B1 (en) Printed circuit board and method of manufacturing the same
KR102568249B1 (en) Printed circuit board
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
KR102422884B1 (en) Printed circuit board and the method thereof
KR102662862B1 (en) Printed circuit board
KR100689018B1 (en) Printed circuit board with embedded coaxial cable and manufacturing method thereof
JP2018019077A (en) Printed circuit board
KR102023729B1 (en) printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant