KR102556196B1 - 입력 임피던스가 높은 증폭 장치 - Google Patents

입력 임피던스가 높은 증폭 장치 Download PDF

Info

Publication number
KR102556196B1
KR102556196B1 KR1020210017462A KR20210017462A KR102556196B1 KR 102556196 B1 KR102556196 B1 KR 102556196B1 KR 1020210017462 A KR1020210017462 A KR 1020210017462A KR 20210017462 A KR20210017462 A KR 20210017462A KR 102556196 B1 KR102556196 B1 KR 102556196B1
Authority
KR
South Korea
Prior art keywords
feedback
amplifier
circuit
input
main amplifier
Prior art date
Application number
KR1020210017462A
Other languages
English (en)
Other versions
KR20220114223A (ko
Inventor
박준영
김수환
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020210017462A priority Critical patent/KR102556196B1/ko
Priority to US17/592,274 priority patent/US20220255517A1/en
Publication of KR20220114223A publication Critical patent/KR20220114223A/ko
Application granted granted Critical
Publication of KR102556196B1 publication Critical patent/KR102556196B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 기술에 의한 증폭 장치는 메인 증폭기, 메인 증폭기의 입력단 및 메인 증폭기의 출력단 사이에 연결되는 제 1 피드백 회로, 메인 증폭기의 입력단과 제 1 노드 사이에 연결되는 입력 커플링 회로, 및 메인 증폭기의 출력단 및 제 1 노드 사이에 연결되는 증폭 피드백 회로를 포함하되, 제 1 피드백 회로 및 증폭 피드백 회로는 음의 피드백 회로이다.

Description

입력 임피던스가 높은 증폭 장치{AMPLIFYING DEVICE HAVING HIGH INPUT IMPEDANCE}
본 기술은 증폭 장치에 관한 것으로서 보다 구체적으로는 입력 임피던스를 더욱 높인 증폭 장치에 관한 것이다.
사물 인터넷(Internet of things: IoT) 시대가 도래하면서, 모바일 또는 웨어러블 디바이스에 대한 수요가 증가하고 있다.
이런 기기들은 다양한 센서들을 포함하고 있다.
예를 들어 저항 타입의 압력 센서는 압력이나 힘이 가해지면 저항 크기가 변해서 센서의 출력부 전압이 바뀌게 된다.
독출 회로(Read-out Integrated Circuit : RoIC)는 센서의 출력을 입력받아 디지털 출력으로 변환한다.
독출 회로는 입력단에서 센서의 출력을 수신하고 이를 증폭하여 출력하는 증폭 장치를 포함한다. 예를 들어 계측 증폭기(Instrumentation Amplifier : IA)가 이러한 증폭 장치의 일 예이다.
최근 센서의 민감도가 향상되고 있는데 예를 들어 압력 센서의 경우 압력의 변화에 대비하여 저항의 변화가 더 커지며 이에 따라 출력 전압의 변동폭이 더 커짐을 의미한다.
민감도가 좋은 센서를 사용하기 위해선, 큰 초기값을 가지는 센서 저항을 독출 회로가 잘 읽어낼 수 있어야 하며 이를 위해서는 독출 회로 즉 증폭 장치의 입력 임피던스가 커야 한다.
종래의 증폭 장치 중에는 3개 이상의 연산 증폭기를 사용하여 입력 임피던스를 증가시키는 것이 있는데 이는 소비 전력이 증가하고 노이즈에 약한 문제가 있다.
도 1은 종래의 증폭 장치를 나타내는 회로도이다. 이러한 증폭 장치를 전하 결합형 증폭 장치로 지칭하기도 한다.
종래의 증폭 장치는 메인 증폭기(10), 제 1 피드백 회로(20), 입력 커플링 회로(30), 바이어스 회로(40)를 포함한다.
메인 증폭기(10)는 차동 증폭기로서 차동 입력단과 차동 출력단을 포함한다.
제 1 피드백 회로(20)는 메인 증폭기(10)의 입출력단 사이에서 음성(negative) 피드백 루프를 구성하며 제 1 피드백 커패시터(21)를 포함하고, 입력 커플링 회로(30)는 제 1 노드(N11, N12)와 메인 증폭기(10)의 입력단 사이에 연결되는 입력 커패시터를 포함하며, 바이어스 회로(40)는 저항을 통해 메인 증폭기(10)의 입력단에 공통 전압(VCOM)을 인가한다.
종래의 증폭 장치는 노이즈 및 옵셋 억제를 위해 쵸핑 주파수(fCHOP)에 따른 쵸핑 동작을 추가로 수행할 수 있다.
이를 위해 메인 증폭기(10)는 내부에 제 1 쵸핑 회로(11)를 포함하고, 제 1 피드백 회로(20)는 제 2 쵸핑 회로(22)를 더 포함할 수 있으며, 센서 신호를 입력받는 전체 회로의 입력단과 입력 커플링 회로(30) 사이에 연결되는 제 3 쵸핑 회로(31)를 더 포함할 수 있다.
이러한 종래의 증폭 장치는 소비 전력을 줄일 수 있으나 입력 임피던스를 높이는데 한계가 있다.
종래의 증폭 장치는 입력 임피던스를 높이기 위하여 제 2 피드백 루프(50)를 더 포함할 수 있다.
제 2 피드백 루프(50)는 메인 증폭기(10)의 입출력단 사이에서 양성(positive) 피드백 루프를 구성하며 제 2 피드백 커패시터(51)를 포함하고 쵸핑 동작을 위해 제 4 쵸핑 회로(52)를 더 포함할 수 있다.
도 1에 도시된 회로의 입력 임피던스를 수학식으로 나타내면 다음 수학식 1과 같다.
Figure 112021015730384-pat00001
수학식 1에서 s는 주파수 성분, Cin은 입력 커패시터의 용량, Cp는 제 1 노드(N11, N12)에 존재하는 기생 용량이다. G는 증폭 장치의 이득으로서 수학식 2와 같이 표현된다.
Figure 112021015730384-pat00002
수학식 2에서 A0는 메인 증폭기(10)의 이득, Cfb는 제 1 피드백 커패시터(21)의 용량이다.
메인 증폭기(10)의 이득이 충분히 크다면 수학식 2에 의해 제 1 피드백 커패시터(21)의 용량은 입력 커패시터의 용량(Cin)을 증폭 장치의 이득(G)으로 나눈 값에 대응한다.
수학식 1과 입력 임피던스는 이득의 영향을 받는다. 즉 종래의 증폭 장치는 이득이 증가함에 따라 입력 임피던스가 증가하는 경향을 나타낸다.
예를 들어 민감도가 높은 센서의 신호를 독출하는 경우 출력 신호의 포화를 막기 위해 증폭 장치의 이득을 낮출 수 있다.
그러나 위와 같은 이유로 증폭 장치의 이득을 낮추면 입력 임피던스가 낮아져 센서의 신호를 제대로 독출하지 못하는 문제가 생길 수 있다.
US 9197173 B2 US 9615744 B2 US 2020-0099352 A1
Q. Fan, F. Sebastiano, J. H. Huijsing and K. A. A. Makinwa, "A 1.8 W 60 nV Hz Capacitively-Coupled Chopper Instrumentation Amplifier in 65 nm CMOS for Wireless Sensor Nodes," in IEEE Journal of Solid-State Circuits, vol. 46, no. 7, pp. 1534-1543, July 2011, doi: 10.1109/JSSC.2011.2143610.
본 기술은 이득에 관계없이 입력 임피던스를 높일 수 있는 증폭 장치를 제공한다.
본 발명의 일 실시예에 의한 증폭 장치는 메인 증폭기, 메인 증폭기의 입력단 및 메인 증폭기의 출력단 사이에 연결되는 제 1 피드백 회로, 메인 증폭기의 입력단과 제 1 노드 사이에 연결되는 입력 커플링 회로, 및 메인 증폭기의 출력단 및 제 1 노드 사이에 연결되는 증폭 피드백 회로를 포함하되, 제 1 피드백 회로 및 증폭 피드백 회로는 음성 피드백 회로이다.
본 기술에 의한 증폭 장치는 증폭 피드백 루프를 추가하여 입력 임피던스를 증가시킬 수 있으며 이를 통해 기생 용량의 영향을 감쇄시킬 수 있다.
본 기술에 의한 증폭 장치는 추가적인 노이즈 증가 없이 입력 임피던스를 향상시킬 수 있다.
본 기술에 의한 증폭 장치는 낮은 이득에서도 입력 임피던스를 향상시킬 수 있다.
본 기술에 의한 증폭 장치는 종래에 비하여 더 높은 쵸핑 주파수를 사용할 수 있다.
본 기술에 의한 증폭 장치는 입력단에 연결되는 입력 커패시터의 용량을 줄여 회로의 면적을 줄일 수 있으며 종래의 구조보다 설계 조건을 완화시킬 수 있다.
도 1은 종래의 증폭 장치를 나타내는 회로도.
도 2 내지 도 5는 본 발명의 일 실시예에 의한 증폭 장치를 나타내는 회로도.
도 6 및 도 7은 본 발명의 효과를 나타내는 그래프.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다.
도 2는 본 발명의 일 실시예에 의한 증폭 장치를 나타내는 회로도이다.
본 발명의 일 실시예에 의한 증폭 장치는 종래의 증폭 장치에서 증폭 피드백 회로(100)를 더 포함한다.
이에 따라 종래의 증폭 장치와 중복되는 부분에 대해서는 반복적인 설명을 생략한다.
증폭 피드백 회로(100)는 회로의 입력 임피던스를 증가시키는 기능을 수행한다.
증폭 피드백 회로(100)는 메인 증폭기(10)의 출력 신호를 제 1 노드(N11, N12)로 피드백한다.
제 1 노드(N11, N12)는 메인 증폭기(10)의 양성 입력단으로 연결되는 제 11 노드(N11)와 메인 증폭기(10)의 음성 입력단으로 연결되는 제 12 노드(N12)를 포함한다.
본 실시예에서 쵸핑 동작이 수행되지 않는 경우 차동 출력 신호 중 양성 출력 신호는 제 12 노드(N12)로 연결되고, 차동 출력 신호 중 음성 출력 신호는 제 11 노드(N11)로 연결된다.
이에 따라 증폭 피드백 회로(100)는 음의 피드백 동작을 수행한다.
본 실시예에서 증폭 피드백 회로(110)는 피드백 증폭기(110), 피드백 출력 커패시터(120), 피드백 입력 커패시터(130)를 포함한다.
피드백 출력 커패시터(120)는 피드백 증폭기(110)의 출력단과 제 1 노드를 커플링한다.
피드백 입력 커패시터(130)는 피드백 증폭기(110)의 입력단과 메인 증폭기(10)의 출력단을 커플링한다.
본 실시예에서 피드백 증폭기(110)의 입력단과 출력단은 증폭 피드백 커패시터(141, 142)를 통해 피드백 커플링된다.
증폭 피드백 커패시터(141)는 피드백 증폭기(110)의 양성 출력단과 음성 입력단을 커플링하고, 증폭 피드백 커패시터(142)는 피드백 증폭기(110)의 음성 출력단과 양성 입력단을 커플링한다.
증폭 피드백 회로(100)는 쵸핑 동작을 위해 제 5 쵸핑 회로(150)를 더 포함할 수 있다.
제 5 쵸핑 회로(150)는 메인 증폭기(10)의 출력단과 피드백 입력 커패시터(130) 사이에 연결될 수 있으며 쵸핑 주파수(fCHOP)에 따라 동작한다.
전술한 바와 같이 종래의 회로에서는 제 1 노드(N11, N12)에 존재하는 기생 용량으로 누설되는 전류를 보상하지 못한다.
본 실시예에서 증폭 피드백 회로(100)는 제 1 노드(N11, N12)에 존재하는 기생 용량으로 누설되는 전류를 보상하여 입력 임피던스를 더욱 향상시킨다.
본 발명의 일 실시예에 의한 증폭 장치의 입력 임피던스는 다음 수학식 3과 같이 표현될 수 있다.
Figure 112021015730384-pat00003
수학식 3은 다음과 같은 조건을 가정한다.
Gmax는 메인 증폭기(10)의 최대 이득으로서 본 실시예에서는 128로 가정하고, 증폭 장치의 이득은 G로 표시한다.
피드백 입력 커패시터(130)의 용량(C1), 제 1 피드백 커패시터(21)의 용량(Cfb), 제 2 피드백 커패시터(51)의 용량(Cpf)은 입력 커패시터의 용량(Cin)을 증폭 장치의 이득(G)으로 나눈 값에 대응한다.
입력 커플링 회로(30)에 포함되는 입력 커패시터의 용량(Cin)은 단위 용량(Cunit)의 Gmax 배에 대응한다.
피드백 출력 커패시터(120)의 용량(C2)은 단위 용량(Cunit)과 동일하고, 증폭 피드백 커패시터(141, 142)의 용량(C3)은 단위 용량(Cunit)의 N배(N은 자연수)이다.
수학식 1과 수학식 3을 통해 종래의 증폭 장치와 본 실시예에 의한 증폭 장치의 효과를 비교할 수 있다.
먼저 종래에는 전압 이득으로 부스팅 효과가 제한되거나 기생 용량(Cp)으로 인하여 입력 임피던스가 제한된다.
본 발명에서는 전압 이득과 관계 없이 입력 임피던스 부스팅을 가능하게 하고 기생 용량(Cp)을 상쇄시킬 수 있는 항이 존재하므로 기생 용량(Cp)의 영향을 줄여 입력 임피던스를 충분히 크게 할 수 있다.
또한 단위 용량(Cunit), N의 크기를 적절히 선택함으로써 이득(G)이 작은 경우에도 입력 임피던스를 충분히 크게 할 수 있다.
도 3은 본 발명의 다른 실시예에 의한 증폭 장치를 나타낸다.
도 3의 실시예는 쵸핑 회로를 추가로 포함하는 점을 제외하고 도 2의 실시예와 실질적으로 동일하다.
도 3의 실시예에서 증폭 피드백 회로(100)는 피드백 증폭기(110)의 출력단과 피드백 출력 커패시터(120) 사이에 제 6 쵸핑 회로(161)를 더 포함하고, 피드백 증폭기(110)의 입력단과 피드백 입력 커패시터(130) 사이에 제 7 쵸핑 회로(162)를 더 포함한다.
도 3의 실시예에서는 제 6 쵸핑 회로(161)와 제 7 쵸핑 회로(162)의 추가 쵸핑 동작에 의해 피드백 증폭기(110)의 노이즈 및 옵셋을 추가로 억제할 수 있다.
입력 임피던스 부스팅 효과는 도 2의 실시예와 실질적으로 동일하므로 반복적인 설명은 생략한다.
도 4 및 도 5는 본 발명의 다른 실시예에 의한 증폭 장치를 나타낸다.
도 4의 실시예는 도 2의 실시예에서 제 2 피드백 회로(50)를 생략한 회로이고, 도 5의 실시예는 도 3의 실시예에서 제 2 피드백 회로(50)를 생략한 회로이다.
구체적인 회로 구성은 전술한 바와 동일하므로 반복 설명을 생략한다.
제 2 피드백 회로(50)를 생략하는 경우 입력 임피던스는 수학식 4와 같이 변경된다.
Figure 112021015730384-pat00004
수학식 4에서 N의 값을 1로 설정함으로써 입력 커패시턴스(Cin)의 영향을 상쇄시킬 수 있다.
이를 통해 입력 커패시턴스로 인한 입력 임피던스의 제한을 완화할 수 있다.
도 6 및 7은 본 발명의 효과를 나타내는 그래프이다.
도 6 및 도 7에서 가로축은 주파수, 세로축은 임피던스를 나타낸다.
도 6의 그래프는 증폭 장치의 이득이 128인 경우이고, 도 7의 그래프는 증폭 장치의 이득이 8인 경우이다.
도 6 및 7에서 점선은 종래의 증폭 장치에서 입력 임피던스를 나타낸 것이고 실선은 본 발명의 일 실시예에 의한 증폭 장치의 입력 임피던스를 나타낸 것으로서 도시된 바와 같이 본 발명의 증폭 장치는 종래의 증폭 장치에 비하여 임피던스 부스팅 효과가 매우 큼을 알 수 있다.
또한 도 6 및 도 7을 통해서 본 발명의 경우에는 증폭 장치의 이득이 작은 경우에도 종래의 증폭 장치에 비하여 임피던스 부스팅 효과가 큼을 알 수 있다.
본 발명의 권리범위는 이상의 개시로 한정되는 것은 아니다. 본 발명의 권리범위는 청구범위에 문언적으로 기재된 범위와 그 균등범위를 기준으로 해석되어야 한다.
10: 메인 증폭기 11: 제 1 쵸핑 회로
20: 제 1 피드백 회로 21: 제 1 피드백 커패시터
22: 제 2 쵸핑 회로 30: 입력 커플링 회로
31: 제 3 쵸핑 회로 40: 바이어스 회로
50: 제 2 피드백 회로 51: 제 2 피드백 커패시터
52: 제 4 쵸핑 회로 100: 증폭 피드백 회로
110: 피드백 증폭기 120: 피드백 출력 커패시터
130: 피드백 입력 커패시터 141, 142: 증폭 피드백 커패시터
150: 제 5 쵸핑 회로 161: 제 6 쵸핑 회로
162; 제 7 쵸핑 회로

Claims (11)

  1. 메인 증폭기;
    상기 메인 증폭기의 입력단 및 상기 메인 증폭기의 출력단 사이에 연결되는 제 1 피드백 회로;
    상기 메인 증폭기의 입력단과 제 1 노드 사이에 연결되는 입력 커플링 회로; 및
    상기 메인 증폭기의 출력단 및 상기 제 1 노드 사이에 연결되는 증폭 피드백 회로
    를 포함하되,
    상기 제 1 피드백 회로 및 상기 증폭 피드백 회로는 음의 피드백 회로이고,
    상기 증폭 피드백 회로는
    피드백 증폭기;
    상기 피드백 증폭기의 출력단과 상기 제 1 노드 사이에 연결되는 피드백 출력 커패시터;
    상기 피드백 증폭기의 입력단과 상기 메인 증폭기의 출력단 사이에 연결되는 피드백 입력 커패시터; 및
    상기 피드백 증폭기의 입력단과 상기 피드백 증폭기의 출력단 사이에 연결되며 저항과 연결되지 않는 증폭 피드백 커패시터
    를 포함하는 증폭 장치.
  2. 청구항 1에 있어서, 상기 입력 커플링 회로는 입력 커패시터를 포함하고, 상기 제 1 피드백 회로는 제 1 피드백 커패시터를 포함하는 증폭 장치.
  3. 청구항 1에 있어서, 상기 메인 증폭기의 입력단에 공통 전압을 인가하는 바이어스 회로를 더 포함하는 증폭 장치.
  4. 청구항 1에 있어서, 상기 메인 증폭기는 차동 증폭기로서, 상기 메인 증폭기 및 상기 피드백 회로는 각각 그 내부에 쵸핑 회로를 포함하며, 상기 증폭 장치는 상기 제 1 노드에 연결된 쵸핑 회로를 더 포함하는 증폭 장치.
  5. 청구항 1에 있어서, 상기 증폭 피드백 커패시터는 상기 증폭 피드백 회로 내에서 음의 피드백 방식으로 연결되는 증폭 장치.
  6. 청구항 1에 있어서, 상기 메인 증폭기 및 상기 피드백 증폭기는 차동 증폭기인 증폭 장치.
  7. 청구항 6에 있어서, 상기 피드백 입력 커패시터와 상기 메인 증폭기의 출력단 사이에 연결되는 쵸핑 회로를 더 포함하는 증폭 장치.
  8. 청구항 7에 있어서, 상기 피드백 출력 커패시터와 상기 피드백 증폭기의 출력단 사이에 연결되는 쵸핑 회로 및 상기 피드백 입력 커패시터와 상기 피드백 증폭기의 입력단 사이에 연결되는 쵸핑 회로를 더 포함하는 증폭 장치.
  9. 청구항 1에 있어서, 상기 메인 증폭기의 출력단 및 상기 제 1 노드 사이에 연결되는 양의 제 2 피드백 회로를 더 포함하는 증폭 장치.
  10. 청구항 9에 있어서, 상기 제 2 피드백 회로는 상기 메인 증폭기의 출력단 및 상기 제 1 노드 사이에 연결되는 제 2 피드백 커패시터를 더 포함하는 증폭 장치.
  11. 청구항 10에 있어서, 상기 메인 증폭기는 차동 증폭기이고, 상기 제 2 피드백 회로는 상기 메인 증폭기의 출력단과 상기 제 2 피드백 커패시터 사이에 연결되는 쵸핑 회로를 더 포함하는 증폭 장치.
KR1020210017462A 2021-02-08 2021-02-08 입력 임피던스가 높은 증폭 장치 KR102556196B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210017462A KR102556196B1 (ko) 2021-02-08 2021-02-08 입력 임피던스가 높은 증폭 장치
US17/592,274 US20220255517A1 (en) 2021-02-08 2022-02-03 Amplifying device having high input impedance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210017462A KR102556196B1 (ko) 2021-02-08 2021-02-08 입력 임피던스가 높은 증폭 장치

Publications (2)

Publication Number Publication Date
KR20220114223A KR20220114223A (ko) 2022-08-17
KR102556196B1 true KR102556196B1 (ko) 2023-07-14

Family

ID=82704189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210017462A KR102556196B1 (ko) 2021-02-08 2021-02-08 입력 임피던스가 높은 증폭 장치

Country Status (2)

Country Link
US (1) US20220255517A1 (ko)
KR (1) KR102556196B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9615744B2 (en) 2007-01-31 2017-04-11 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for impedance measurement
US7391257B1 (en) 2007-01-31 2008-06-24 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for impedance measurement
KR101569499B1 (ko) * 2013-10-23 2015-11-17 클레어픽셀 주식회사 공통모드제거비가 개선된 뇌파 신호 검출용 증폭 장치
WO2018106877A1 (en) 2016-12-07 2018-06-14 The Regent Of The University Of California A high input impedance, high dynamic range, common-mode-interferer tolerant sensing front-end for neuromodulation systems

Also Published As

Publication number Publication date
KR20220114223A (ko) 2022-08-17
US20220255517A1 (en) 2022-08-11

Similar Documents

Publication Publication Date Title
JP3158759B2 (ja) 同相モード安定性が強化された差動増幅器
US8120422B1 (en) Ripple reduction loop for chopper amplifiers and chopper-stabilized amplifiers
US7719361B2 (en) Differential amplifier with current source controlled through differential feedback
KR101950449B1 (ko) 대역폭이 향상된 트랜스임피던스 전치 증폭기
US9354260B2 (en) Wideband CMOS RMS power detection system
US10014826B2 (en) Apparatus and methods for power enhancement of self-biased distributed amplifiers with gate bias networks
CN101729028B (zh) 放大元件
CN209787128U (zh) 一种跨阻放大器和跨阻放大器电路
US11165396B2 (en) Amplifier arrangement and sensor arrangement with such amplifier arrangement
JP5588413B2 (ja) 広帯域低雑音センサ増幅回路
KR102556196B1 (ko) 입력 임피던스가 높은 증폭 장치
US6801087B2 (en) Integrated circuit with an analog amplifier
US6573784B2 (en) Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier
US7911278B1 (en) Biased low differential input impedance current receiver/converter device and method for low noise readout from voltage-controlled detectors
US20020175757A1 (en) Double-cascode two-stage operational amplifier
JPH10136266A (ja) 固体撮像装置
US7907015B2 (en) Circuit for compensation of leakage current-induced offset in a single-ended op-amp
JP2009077142A (ja) 低雑音増幅回路
JP3536121B2 (ja) 前置増幅回路
US6768384B1 (en) High-speed differential preamplifier
JP2009153047A (ja) 電流電圧変換回路、受光アンプ回路、およびパルス再生回路
JP2006286182A (ja) センシング回路
KR101183986B1 (ko) 고입력 임피던스를 갖는 리드아웃 회로
CN212435654U (zh) 一种适用于生物医学信号采集模拟前端的可变增益放大器
JP7259625B2 (ja) トランスインピーダンス増幅回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant