KR102556056B1 - Input adaptive event driven voltage controlled oscillator based non-uniform sampling analog-to-digital converter - Google Patents
Input adaptive event driven voltage controlled oscillator based non-uniform sampling analog-to-digital converter Download PDFInfo
- Publication number
- KR102556056B1 KR102556056B1 KR1020210092465A KR20210092465A KR102556056B1 KR 102556056 B1 KR102556056 B1 KR 102556056B1 KR 1020210092465 A KR1020210092465 A KR 1020210092465A KR 20210092465 A KR20210092465 A KR 20210092465A KR 102556056 B1 KR102556056 B1 KR 102556056B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- digital converter
- signal
- frequency
- analog
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
- H03M1/1265—Non-uniform sampling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/48—Servo-type converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 실시예들은 대상 신호 발생 구간에서 시간 디지털 컨버터의 샘플링을 최대 성능으로 측정하고, 대상 신호 미발생 구간에서 시간 디지털 컨버터의 샘플링 횟수를 감소시켜 SNDR(Signal-to-Noise and Distortion Ratio)에 영향이 거의 없이 전력 소모를 감소시킬 수 있는 아날로그 디지털 컨버터를 제공한다.The present embodiments measure the sampling of the time-to-digital converter with maximum performance in the target signal generating section, and reduce the sampling frequency of the time-to-digital converter in the target signal non-occurring section, so that the Signal-to-Noise and Distortion Ratio (SNDR) is affected. Provides an analog-to-digital converter that can reduce power consumption to almost zero.
Description
본 발명이 속하는 기술 분야는 동적으로 비균일 샘플링이 가능한 아날로그 디지털 컨버터에 관한 것이다. 본 연구는 삼성전자 미래기술육성센터의 지원을 받아 수행된 활동성기반 아날로그 신호처리 기술과 관련된다(No. 2017-11-0246).The technical field to which the present invention belongs relates to an analog-to-digital converter capable of dynamically performing non-uniform sampling. This study is related to activity-based analog signal processing technology, which was supported by Samsung Electronics Future Technology Development Center (No. 2017-11-0246).
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.The contents described in this part merely provide background information on the present embodiment and do not constitute prior art.
VCO(Voltage Controlled Oscillator)는 인가 전압에 의해 발진시키는 가변주파수 발진 회로 모듈이다.VCO (Voltage Controlled Oscillator) is a variable frequency oscillation circuit module that oscillates by applied voltage.
ADC(Analog to Digital Converter)는 아날로그 신호를 디지털 신호로 변환시켜주는 아날로그 디지털 컨버터 모듈이다.ADC (Analog to Digital Converter) is an analog to digital converter module that converts an analog signal into a digital signal.
본 발명의 실시예들은 VCO(Voltage Controlled Oscillator) 기반의 ADC(Analog-to-Digital Converter)로 아날로그 입력 신호의 레벨에 따라 정량화에 사용되는 시간 디지털 컨버터의 샘플링 주기를 변경하여 전력 소모를 감소시키는데 주된 목적이 있다.Embodiments of the present invention are mainly aimed at reducing power consumption by changing the sampling period of a time-to-digital converter used for quantification according to the level of an analog input signal with a VCO (Voltage Controlled Oscillator) based ADC (Analog-to-Digital Converter). There is a purpose.
본 발명의 명시되지 않은 또 다른 목적들은 하기의 상세한 설명 및 그 효과로부터 용이하게 추론할 수 있는 범위 내에서 추가적으로 고려될 수 있다.Other non-specified objects of the present invention may be additionally considered within the scope that can be easily inferred from the following detailed description and effects thereof.
본 실시예의 일 측면에 의하면, 아날로그 디지털 컨버터의 샘플링 주기 변경 방법에 있어서, 아날로그 입력 신호를 입력받고 복수의 스테이지를 통해 주파수 신호로 변환하는 단계; 샘플링 주기에 대응하는 복수의 주파수 모드에 따라 상기 주파수 신호의 일부 위상을 결합하여 위상 결합 출력 신호를 출력하는 단계; 상기 위상 결합 출력 신호를 기준으로 디지털 신호를 출력하는 단계; 상기 위상 결합 출력 신호의 개수를 측정하는 단계; 및 상기 위상 결합 출력 신호의 개수에 따라 상기 주파수 모드를 변경하는 단계를 포함하는 아날로그 디지털 컨버터의 샘플링 주기 변경 방법을 제공한다.According to an aspect of the present embodiment, a method for changing a sampling period of an analog-to-digital converter includes receiving an analog input signal and converting it into a frequency signal through a plurality of stages; outputting a phase-combined output signal by combining some phases of the frequency signals according to a plurality of frequency modes corresponding to sampling periods; outputting a digital signal based on the phase combined output signal; measuring the number of phase-combined output signals; and changing the frequency mode according to the number of phase-combined output signals.
상기 위상 결합 출력 신호를 출력하는 단계는, 상기 변경된 주파수 모드에 해당하는 샘플링 주기에 맞춰서 상기 주파수 신호를 상기 위상 결합 출력 신호로 변환하여 출력할 수 있다.The outputting of the phase-combined output signal may include converting the frequency signal into the phase-combined output signal according to a sampling period corresponding to the changed frequency mode and outputting the converted phase-combined output signal.
상기 주파수 모드는 고배수 주파수 모드와 저배수 주파수 모드로 구분되며, 상기 주파수 모드를 변경하는 단계는 상기 위상 결합 출력 신호의 개수를 측정하여 기준 펄스 개수와 비교한 결과에 따라 상기 고배수 주파수 모드로 동작시킬 수 있다.The frequency mode is divided into a high multiple frequency mode and a low multiple frequency mode, and the step of changing the frequency mode is the high multiple frequency mode according to a result of measuring the number of phase-coupled output signals and comparing them with the number of reference pulses. can make it work.
상기 주파수 신호로 변환하는 단계는, 차동 오실레이터의 양의 입력 단자를 통해 인가되고 양의 출력 단자에서 출력되는 포지티브 출력 신호 및 상기 차동 오실레이터의 음의 입력 단자를 통해 인가되고 음의 출력 단자에서 출력되는 네거티브 출력 신호를 출력하고, 상기 포지티브 출력 신호 및 상기 네거티브 출력 신호는 신호의 준위가 다르거나 위상이 다른 값을 가질 수 있다.The converting into the frequency signal may include a positive output signal applied through a positive input terminal of the differential oscillator and output from a positive output terminal, and a positive output signal applied through a negative input terminal of the differential oscillator and output from a negative output terminal. A negative output signal may be output, and the positive output signal and the negative output signal may have different levels or different phases.
상기 주파수 모드를 변경하는 단계는, 상기 포지티브 출력 신호 및 상기 네거티브 출력 신호 중에서 하나 이상의 신호를 기준으로 판단할 수 있다.The changing of the frequency mode may be determined based on at least one signal among the positive output signal and the negative output signal.
본 실시예의 다른 측면에 의하면, 아날로그 입력 신호를 입력받고 복수의 스테이지를 통해 주파수 신호로 변환하고, 샘플링 주기에 대응하는 복수의 주파수 모드에 따라 상기 주파수 신호의 일부 위상을 결합하여 위상 결합 출력 신호를 출력하는 위상 결합 오실레이터; 상기 위상 결합 출력 신호의 개수를 측정하여 기준 펄스 개수와 비교하여 상기 주파수 모드를 변경하는 신호를 출력하는 펄스 카운터; 및 상기 위상 결합 출력 신호를 기준으로 디지털 신호를 출력하는 시간 디지털 컨버터를 포함하는 아날로그 디지털 컨버터를 제공한다.According to another aspect of the present embodiment, an analog input signal is received, converted into a frequency signal through a plurality of stages, and some phases of the frequency signal are combined according to a plurality of frequency modes corresponding to a sampling period to obtain a phase combined output signal. a phase-coupled oscillator that outputs; a pulse counter that measures the number of phase-combined output signals, compares the number of phase-combined output signals with the number of reference pulses, and outputs a signal for changing the frequency mode; and a time-to-digital converter outputting a digital signal based on the phase-combined output signal.
상기 위상 결합 오실레이터는, 상기 변경된 주파수 모드에 해당하는 샘플링 주기에 맞춰서 상기 주파수 신호를 상기 위상 결합 출력 신호로 변환하여 출력할 수 있다.The phase-coupled oscillator may convert the frequency signal into the phase-coupled output signal according to a sampling period corresponding to the changed frequency mode and output the converted phase-coupled output signal.
상기 위상 결합 오실레이터는, 상기 아날로그 입력 신호를 입력받고 복수의 스테이지를 통해 주파수 신호로 변환하는 차동 오실레이터로 구현되며, 상기 아날로그 디지털 컨버터는 상기 차동 오실레이터에 연결되어 상기 샘플링 주기에 대응하는 복수의 주파수 모드에 따라 상기 주파수 신호의 일부 위상을 결합하여 위상 결합 출력 신호를 출력하는 위상 결합기를 포함할 수 있다.The phase-coupled oscillator is implemented as a differential oscillator that receives the analog input signal and converts it into a frequency signal through a plurality of stages, and the analog-to-digital converter is connected to the differential oscillator and has a plurality of frequency modes corresponding to the sampling period. It may include a phase combiner for outputting a phase combined output signal by combining some phases of the frequency signal according to the above.
상기 주파수 모드는 고배수 주파수 모드와 저배수 주파수 모드로 구분되며, 상기 펄스 카운터는 상기 위상 결합 출력 신호의 개수를 측정하여 기준 펄스 개수와 비교한 결과에 따라 상기 고배수 주파수 모드에 해당하는 신호를 출력할 수 있다.The frequency mode is divided into a high-multiple frequency mode and a low-multiple frequency mode, and the pulse counter measures the number of phase-coupled output signals and compares the number of phase-coupled output signals with the reference pulse number to obtain a signal corresponding to the high-multiple frequency mode. can be printed out.
상기 위상 결합 오실레이터는, 상기 고배수 주파수 모드 또는 상기 저배수 주파수 모드를 나타내는 모드 정보를 출력할 수 있다.The phase-coupled oscillator may output mode information indicating the high multiple frequency mode or the low multiple frequency mode.
상기 시간 디지털 컨버터는, 상기 위상 결합 오실레이터로부터 상기 모드 정보를 수신한 후 출력할 수 있다.The time-to-digital converter may receive and output the mode information from the phase-coupled oscillator.
상기 위상 결합 오실레이터는, 상기 위상 결합 출력 신호에 포함된 상기 주파수 신호에 해당하는 펄스의 순번을 나타내는 조정 코드 정보를 출력할 수 있다.The phase-coupled oscillator may output control code information indicating a sequence of pulses corresponding to the frequency signal included in the phase-coupled output signal.
상기 시간 디지털 컨버터는, 상기 위상 결합 오실레이터로부터 상기 조정 코드 정보를 수신한 후 출력할 수 있다.The time-to-digital converter may output the control code information after receiving it from the phase-coupled oscillator.
상기 펄스 카운터는, 수신되는 시스템 클록의 인터벌 동안 상기 위상 결합 출력 신호의 개수를 측정할 수 있다.The pulse counter may measure the number of phase-combined output signals during a received system clock interval.
상기 시간 디지털 컨버터는, 상기 시스템 클록과 상기 위상 결합 출력 신호 간의 시간 차이를 측정하여 시간 정보에 해당하는 상기 디지털 신호를 출력할 수 있다.The time-to-digital converter may measure a time difference between the system clock and the phase-combined output signal and output the digital signal corresponding to time information.
상기 시간 디지털 컨버터는, 상기 시간 정보가 연속되는 동일한 시간 정보에 해당하는 것을 나타내는 연속성 정보를 출력할 수 있다.The time-to-digital converter may output continuity information indicating that the time information corresponds to the same continuous time information.
이상에서 설명한 바와 같이 본 발명의 실시예들에 의하면, VCO(Voltage Controlled Oscillator) 기반의 ADC(Analog to Digital Converter)로 아날로그 입력 신호의 레벨에 따라 정량화에 사용되는 시간 디지털 컨버터의 샘플링 주기를 변경하여 전력 소모를 감소시킬 수 있는 효과가 있다.As described above, according to the embodiments of the present invention, the analog to digital converter (ADC) based on a voltage controlled oscillator (VCO) changes the sampling period of the time-to-digital converter used for quantification according to the level of the analog input signal. This has the effect of reducing power consumption.
여기에서 명시적으로 언급되지 않은 효과라 하더라도, 본 발명의 기술적 특징에 의해 기대되는 이하의 명세서에서 기재된 효과 및 그 잠정적인 효과는 본 발명의 명세서에 기재된 것과 같이 취급된다.Even if the effects are not explicitly mentioned here, the effects described in the following specification expected by the technical features of the present invention and their provisional effects are treated as described in the specification of the present invention.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터를 예시한 도면이다.
도 2 및 도 3은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 가변 주파수 모드 동작을 설명하기 위한 출력 신호를 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 위상 결합 오실레이터를 예시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 차동 오실레이터를 예시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 위상 결합기를 예시한 도면이다.
도 7은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 모드 선택기를 예시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 조정 블록을 예시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 위상 결합 오실레이터가 출력하는 조정 코드를 예시한 도면이다.
도 10은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 펄스 카운터를 예시한 도면이다.
도 11은 본 발명의 다른 실시예에 따른 아날로그 디지털 컨버터의 샘플링 주기 변경 방법을 예시한 흐름도이다.1A and 1B are diagrams illustrating an analog-to-digital converter according to an embodiment of the present invention.
2 and 3 are diagrams illustrating output signals for explaining the variable frequency mode operation of the analog-to-digital converter according to an embodiment of the present invention.
4 is a diagram illustrating a phase-coupled oscillator of an analog-to-digital converter according to an embodiment of the present invention.
5 is a diagram illustrating a differential oscillator of an analog-to-digital converter according to an embodiment of the present invention.
6 is a diagram illustrating a phase combiner of an analog-to-digital converter according to an embodiment of the present invention.
7 is a diagram illustrating a mode selector of an analog-to-digital converter according to an embodiment of the present invention.
8 is a diagram illustrating a control block of an analog-to-digital converter according to an embodiment of the present invention.
9 is a diagram illustrating an adjustment code output from a phase-coupled oscillator of an analog-to-digital converter according to an embodiment of the present invention.
10 is a diagram illustrating a pulse counter of an analog-to-digital converter according to an embodiment of the present invention.
11 is a flowchart illustrating a method of changing a sampling period of an analog-to-digital converter according to another embodiment of the present invention.
이하, 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하고, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다.Hereinafter, in the description of the present invention, if it is determined that a related known function may unnecessarily obscure the subject matter of the present invention as an obvious matter to those skilled in the art, the detailed description thereof will be omitted, and some embodiments of the present invention will be described. It will be described in detail through exemplary drawings.
본 실시예는 VCO(Voltage Controlled Oscillator) 기반의 ADC(Analog-to-Digital Converter)로 아날로그 입력 신호의 레벨에 따라 정량화에 사용되는 시간 디지털 컨버터의 샘플링 주기를 변경하여 전력 소모를 감소시킨다. 본 실시예는 일반적인 VCO 기반의 ADC 구조 대비 최대 36% 가량의 전력 소모를 감소시킬 수 있다.The present embodiment reduces power consumption by changing a sampling period of a time-to-digital converter used for quantification according to the level of an analog input signal with an analog-to-digital converter (ADC) based on a voltage controlled oscillator (VCO). This embodiment can reduce power consumption by up to 36% compared to a general VCO-based ADC structure.
본 실시예는 입력 신호가 불규칙적으로 발생하는 신경 감지(neural sensing) 등의 이벤트 기반(event driven) 신호 측정 애플리케이션에 최적화된 구조로, 신호 발생 구간에서 시간 디지털 컨버터의 샘플링을 최대 성능으로 측정하고, 신호 미발생 구간에서 시간 디지털 컨버터의 샘플링 횟수를 감소시켜 SNDR(Signal-to-Noise and Distortion Ratio)에 영향이 거의 없이 (0.44dB 감소) 아날로그 입력 신호로부터 디지털 출력 신호로 변환이 가능하다.This embodiment is a structure optimized for event driven signal measurement applications such as neural sensing in which input signals are irregularly generated, and measures sampling of a time-to-digital converter with maximum performance in a signal generation period, It is possible to convert an analog input signal to a digital output signal with little effect on the Signal-to-Noise and Distortion Ratio (SNDR) (0.44dB reduction) by reducing the number of sampling times of the time-to-digital converter in the signal-free period.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터를 예시한 도면이다.1A and 1B are diagrams illustrating an analog-to-digital converter according to an embodiment of the present invention.
아날로그 디지털 컨버터(10)는 위상 결합 오실레이터(100), 펄스 카운터(200), 시간 디지털 컨버터(300)를 포함한다.The analog-to-
위상 결합 오실레이터(100)는 아날로그 입력 신호를 입력받고 복수의 스테이지를 통해 주파수 신호로 변환하고, 샘플링 주기에 대응하는 복수의 주파수 모드에 따라 주파수 신호의 일부 위상을 결합하여 위상 결합 출력 신호를 출력한다.The phase-coupled oscillator 100 receives an analog input signal, converts it into a frequency signal through a plurality of stages, combines some phases of the frequency signal according to a plurality of frequency modes corresponding to a sampling period, and outputs a phase-coupled output signal. .
위상 결합 오실레이터(100)는 변경된 주파수 모드에 해당하는 샘플링 주기에 맞춰서 주파수 신호를 위상 결합 출력 신호로 변환하여 출력할 수 있다.The phase-coupled oscillator 100 may convert a frequency signal into a phase-coupled output signal according to a sampling period corresponding to the changed frequency mode and output the converted phase-coupled output signal.
펄스 카운터(200)는 위상 결합 출력 신호의 개수를 측정하여 기준 펄스 개수와 비교하여 주파수 모드를 변경하는 신호를 출력한다. 주파수 모드는 고배수 주파수 모드와 저배수 주파수 모드로 구분된다.The
펄스 카운터(200)는 위상 결합 출력 신호의 개수를 측정하여 기준 펄스 개수와 비교한 결과에 따라 고배수 주파수 모드에 해당하는 신호를 출력할 수 있다. The
시간 디지털 컨버터(300)는 위상 결합 출력 신호를 기준으로 디지털 신호를 출력한다.The time-to-digital converter 300 outputs a digital signal based on the phase-combined output signal.
위상 결합 오실레이터(100)는 고배수 주파수 모드 또는 저배수 주파수 모드를 나타내는 모드 정보를 출력할 수 있다. 시간 디지털 컨버터(300)는 위상 결합 오실레이터로부터 상기 모드 정보를 수신한 후 출력할 수 있다.The phase-coupled oscillator 100 may output mode information indicating a high multiple frequency mode or a low multiple frequency mode. The time-to-digital converter 300 may receive and output the mode information from the phase-coupled oscillator.
위상 결합 오실레이터(100)는 위상 결합 출력 신호에 포함된 주파수 신호에 해당하는 펄스의 순번을 나타내는 조정 코드 정보를 출력할 수 있다. 시간 디지털 컨버터(300)는 위상 결합 오실레이터로부터 조정 코드 정보를 수신한 후 출력할 수 있다.The phase-coupled oscillator 100 may output control code information indicating the order of pulses corresponding to frequency signals included in the phase-coupled output signal. The time-to-digital converter 300 may output after receiving control code information from the phase-coupled oscillator.
펄스 카운터(200)는 수신되는 시스템 클록의 인터벌 동안 위상 결합 출력 신호의 개수를 측정할 수 있다. 시간 디지털 컨버터(300)는 시스템 클록과 위상 결합 출력 신호 간의 시간 차이를 측정하여 시간 정보에 해당하는 디지털 신호를 출력할 수 있다. The
시간 디지털 컨버터(300)는 시간 정보가 연속되는 동일한 시간 정보에 해당하는 것을 나타내는 연속성 정보를 출력할 수 있다.The time digital converter 300 may output continuity information indicating that time information corresponds to the same continuous time information.
도 1b에서 2xf, 4xf는 각각 저배수(저배율), 고배수(고배율) 주파수를 의미한다. 샘플링 주기 제어부(Sampling rate Controller)는 펄스 카운터를 포함할 수 있다. 펄스 카운터에 OR 게이트를 연결시킨다. OR 게이트는 POS, NEG 단 중 하나라도 기준 펄스 개수(threshold)를 달성할 시 양 단을 고배율 주파수로 측정하기 위해 추가한 장치이다.In FIG. 1B, 2xf and 4xf denote low multiple (low magnification) and high multiple (high magnification) frequencies, respectively. The sampling rate controller may include a pulse counter. Connect the OR gate to the pulse counter. The OR gate is a device added to measure both ends at a high magnification frequency when any one of the POS and NEG stages achieves the threshold.
도 2 및 도 3은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 가변 주파수 모드 동작을 설명하기 위한 출력 신호를 예시한 도면이다.2 and 3 are diagrams illustrating output signals for explaining the variable frequency mode operation of the analog-to-digital converter according to an embodiment of the present invention.
VCO(Voltage Controlled Oscillator) 기반의 ADC(Analog-to-Digital Converter)에 적응성을 적용하여, 특정 주파수를 넘어간 상황에서 VCO의 제1 구간마다 시간을 측정하던 방식을 제2 구간마다 측정하는 방식으로 모드 변경이 가능하다. 제1 구간과 제2 구간은 시스템 인터벌에서 펄스 카운팅을 수행하여 결정한다. 고주파수 신호에서 저배수 주파수 모드를 적용하면 SNDR은 거의 유지한 채, 시간 디지털 컨버터의 샘플링 횟수를 감소시켜 동적으로 전력 소모를 제어할 수 있다.By applying adaptability to the ADC (Analog-to-Digital Converter) based on the VCO (Voltage Controlled Oscillator), the method of measuring the time for each 1st section of the VCO in a situation where a specific frequency is exceeded is measured for each 2nd section. Change is possible. The first interval and the second interval are determined by performing pulse counting in the system interval. Applying the low-multiple frequency mode to high-frequency signals can dynamically control power consumption by reducing the sampling frequency of the time-to-digital converter while almost maintaining SNDR.
적응적으로 동작이 가능하므로, 아날로그 입력 펄스의 발생 빈도가 불규칙적인 환경에서, 대상 펄스가 발생한 구간에서 세밀한 시간 디지털 샘플링 변환을 진행하고, 대상 펄스가 미발생한 구간에서 시간 디지털 샘플링을 완화한다.Since it can operate adaptively, in an environment where the frequency of occurrence of analog input pulses is irregular, detailed time-to-digital sampling conversion is performed in the section where the target pulse occurs, and time-digital sampling is relaxed in the section where the target pulse does not occur.
짝수 고조파(even harmonic)를 제거하기 위한 차동 입력 신호를 받는 VCO 기반의 ADC에서, 임계치 레벨과 비교한 결과 양(+) 단자의 오실레이터와 음(-) 단자의 오실레이터 중에서 하나로도 임계치를 넘기면 고배수 주파수 모드로 동작을 수행한다. 세밀한 샘플링이 필요한 대상 펄스 구간에서 ADC는 고배수 주파수 모드로 동작을 수행한다.In a VCO-based ADC that receives a differential input signal to remove even harmonics, a result of comparison with the threshold level results in a high multiple if either the positive (+) terminal oscillator or the negative (-) terminal oscillator exceeds the threshold. It operates in frequency mode. In the target pulse period that requires detailed sampling, the ADC operates in high multiple frequency mode.
도 4는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 위상 결합 오실레이터를 예시한 도면이다. 위상 결합 오실레이터는 차동 오실레이터를 포함할 수 있다. 위상 결합 오실레이터는 위상 결합기, 모드 선택기, 조정 블록을 포함할 수 있다. 한편, 도 1b와 같이 위상 결합 오실레이터는 차동 오실레이터로 구현되며, 샘플링 주기 제어부가 위상 결합기, 모드 선택기를 포함할 수도 있다.4 is a diagram illustrating a phase-coupled oscillator of an analog-to-digital converter according to an embodiment of the present invention. The phase-coupled oscillator may include a differential oscillator. The phase-coupled oscillator may include a phase combiner, a mode selector, and an adjustment block. Meanwhile, as shown in FIG. 1B, the phase-coupled oscillator is implemented as a differential oscillator, and the sampling period controller may include a phase combiner and a mode selector.
도 5는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 차동 오실레이터를 예시한 도면이다. 차동 오실레이터는 아날로그 입력 신호를 입력받고 복수의 스테이지를 통해 주파수 신호로 변환한다.5 is a diagram illustrating a differential oscillator of an analog-to-digital converter according to an embodiment of the present invention. The differential oscillator receives an analog input signal and converts it into a frequency signal through a plurality of stages.
도 6은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 위상 결합기를 예시한 도면이다. 위상 결합기는 샘플링 주기에 대응하는 복수의 주파수 모드에 따라 주파수 신호의 일부 위상을 결합하여 위상 결합 출력 신호를 출력한다.6 is a diagram illustrating a phase combiner of an analog-to-digital converter according to an embodiment of the present invention. The phase combiner combines some phases of the frequency signals according to a plurality of frequency modes corresponding to the sampling period and outputs a phase combined output signal.
도 7은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 모드 선택기를 예시한 도면이다. 모드 선택기는 고배수 주파수 모드 또는 저배수 주파수 모드를 나타내는 모드 정보를 출력한다. 모드 선택기는 모드 동작을 내부 피드백으로 설정하는 회로이다. 위상 결합기의 트리거 신호 기준으로 모드 선택 신호를 전송한다. oper_set 및 oper_sw는 동작 모드를 직접 설정하기 위한 설계 신호에 해당한다. 후속 4개의 DFF는 TDC의 output 출력과 sync가 맞도록 배치한다. bout_fin은 버퍼링된 Combined pulse output에 해당한다.7 is a diagram illustrating a mode selector of an analog-to-digital converter according to an embodiment of the present invention. The mode selector outputs mode information indicating a high multiple frequency mode or a low multiple frequency mode. The mode selector is a circuit that sets the mode operation with internal feedback. The mode selection signal is transmitted based on the trigger signal of the phase combiner. oper_set and oper_sw correspond to design signals for directly setting an operation mode. Subsequent 4 DFFs are arranged to be in sync with the output of the TDC. bout_fin corresponds to the buffered Combined pulse output.
도 8은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 조정 블록을 예시한 도면이다. 조정 블록은 위상 결합 출력 신호에 포함된 주파수 신호에 해당하는 펄스의 순번을 나타내는 조정 코드 정보를 출력한다. 예컨대, 4배 주파수 모드에서는 00, 01, 10, 11을 출력하고, 2배 주파수 모드에서는 00, 01을 출력한다.8 is a diagram illustrating a control block of an analog-to-digital converter according to an embodiment of the present invention. The control block outputs control code information representing the order of pulses corresponding to the frequency signals included in the phase-combined output signal. For example, in the quadruple frequency mode, 00, 01, 10, and 11 are output, and in the double frequency mode, 00, 01 are output.
도 9는 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 위상 결합 오실레이터가 출력하는 조정 코드를 예시한 도면이다.9 is a diagram illustrating an adjustment code output from a phase-coupled oscillator of an analog-to-digital converter according to an embodiment of the present invention.
예컨대, 4배 결합 클록 주파수는 기본 오실레이터 주파수를 4로 나눈 값으로, 4개의 펄스의 펄스 결합으로 형성된다. 이에 따른 오프셋이 발생하고, 오프셋 비율이 1% 아래로 작지만, 출력 분석을 위해 합쳐진 4개의 펄스 중에서 어떤 펄스에 해당하는지 표시자(indicator)가 필요하다.For example, the quadruple-combined clock frequency is the value obtained by dividing the fundamental oscillator frequency by 4, and is formed by combining four pulses. As a result, an offset occurs, and the offset ratio is small below 1%, but an indicator is required to indicate which pulse among the four pulses combined for output analysis.
4배 결합 클록을 기준으로 00 -> 01 -> 10 -> 11 -> 00 순으로 조정 코드를 출력할 수 있다. Vin DC sweep을 통한 선형 조정(linearity calibration)시 각 표시자에 따른 주소화(addressing)가 가능하다.Adjustment codes can be output in the order of 00 -> 01 -> 10 -> 11 -> 00 based on the quadruple combined clock. During linearity calibration through Vin DC sweep, addressing according to each indicator is possible.
도 10은 본 발명의 일 실시예에 따른 아날로그 디지털 컨버터의 펄스 카운터를 예시한 도면이다.10 is a diagram illustrating a pulse counter of an analog-to-digital converter according to an embodiment of the present invention.
펄스 카운터는 수신되는 시스템 클록의 인터벌 동안 위상 결합 출력 신호의 개수를 측정한다. 기준 펄스 개수로 설정된 개수를 넘어가면 동작 모드를 고배수 주파수 모드에서 저배수 주파수 모드로, 또는 그 반대로 변경하는 동작 모드 신호를 출력한다. th<0:2>는 외부에서 기준 펄스 개수의 레벨을 설정하는 데에 사용되는 코드이고, th<x>에서 x의 값이 클수록 더 적은 개수의 펄스 카운팅을 기준으로 동작 모드가 변경된다.The pulse counter measures the number of phase-coupled output signals during the interval of the system clock being received. When the number set as the reference pulse number is exceeded, an operation mode signal that changes the operation mode from the high multiple frequency mode to the low multiple frequency mode or vice versa is output. th<0:2> is a code used to externally set the level of the reference number of pulses, and as the value of x in th<x> increases, the operation mode is changed based on counting fewer pulses.
도 11은 본 발명의 다른 실시예에 따른 아날로그 디지털 컨버터의 샘플링 주기 변경 방법을 예시한 흐름도이다.11 is a flowchart illustrating a method of changing a sampling period of an analog-to-digital converter according to another embodiment of the present invention.
샘플링 주기 변경 방법은 아날로그 입력 신호를 입력받고 복수의 스테이지를 통해 주파수 신호로 변환하는 단계(S10), 샘플링 주기에 대응하는 복수의 주파수 모드에 따라 주파수 신호의 일부 위상을 결합하여 위상 결합 출력 신호를 출력하는 단계(S20), 위상 결합 출력 신호를 기준으로 디지털 신호를 출력하는 단계(S30), 위상 결합 출력 신호의 개수를 측정하는 단계(S40), 및 위상 결합 출력 신호의 개수에 따라 주파수 모드를 변경하는 단계(S50)를 포함한다.The method of changing the sampling period includes receiving an analog input signal and converting it into a frequency signal through a plurality of stages (S10), combining some phases of the frequency signal according to a plurality of frequency modes corresponding to the sampling period to obtain a phase-combined output signal. Outputting (S20), outputting a digital signal based on the phase-combined output signal (S30), measuring the number of phase-combined output signals (S40), and selecting a frequency mode according to the number of phase-combined output signals. It includes a step of changing (S50).
위상 결합 출력 신호를 출력하는 단계(S20)는 변경된 주파수 모드에 해당하는 샘플링 주기에 맞춰서 주파수 신호를 위상 결합 출력 신호로 변환하여 출력할 수 있다. 주파수 모드는 고배수 주파수 모드와 저배수 주파수 모드로 구분된다. In the step of outputting the phase-combined output signal (S20), the frequency signal may be converted into a phase-combined output signal according to a sampling period corresponding to the changed frequency mode and then output. The frequency mode is divided into a high multiple frequency mode and a low multiple frequency mode.
주파수 모드를 변경하는 단계(S50)는 위상 결합 출력 신호의 개수를 측정하여 기준 펄스 개수와 비교한 결과에 따라 고배수 주파수 모드로 동작시킬 수 있다.In the step of changing the frequency mode (S50), the number of phase-combined output signals may be measured and compared with the number of reference pulses to operate in the high multiple frequency mode.
주파수 신호로 변환하는 단계(S10)는, 차동 오실레이터의 양의 입력 단자를 통해 인가되고 양의 출력 단자에서 출력되는 포지티브 출력 신호 및 차동 오실레이터의 음의 입력 단자를 통해 인가되고 음의 출력 단자에서 출력되는 네거티브 출력 신호를 출력한다. 포지티브 출력 신호 및 네거티브 출력 신호는 신호의 준위가 다르거나 위상이 다른 값을 가질 수 있다.In the step of converting into a frequency signal (S10), a positive output signal applied through a positive input terminal of the differential oscillator and outputted from a positive output terminal and a positive output signal applied through a negative input terminal of the differential oscillator and outputted from a negative output terminal outputs a negative output signal. The positive output signal and the negative output signal may have different levels or different phases.
주파수 모드를 변경하는 단계(S50)는, 포지티브 출력 신호 및 네거티브 출력 신호 중에서 하나 이상의 신호를 기준으로 판단할 수 있다.The step of changing the frequency mode (S50) may be determined based on one or more signals from among the positive output signal and the negative output signal.
본 아날로그 디지털 컨버터가 적용된 다양한 전자 장치에 포함된 복수의 구성요소들은 상호 결합되어 적어도 하나의 모듈로 구현될 수 있다. 구성요소들은 장치 내부의 소프트웨어적인 모듈 또는 하드웨어적인 모듈을 연결하는 통신 경로에 연결되어 상호 간에 유기적으로 동작한다. 이러한 구성요소들은 하나 이상의 통신 버스 또는 신호선을 이용하여 통신한다.A plurality of components included in various electronic devices to which the present analog-to-digital converter is applied may be mutually coupled and implemented as at least one module. The components are connected to a communication path connecting software modules or hardware modules inside the device and operate organically with each other. These components communicate using one or more communication buses or signal lines.
본 아날로그 디지털 컨버터가 적용된 다양한 전자 장치는 하드웨어, 펌웨어, 소프트웨어 또는 이들의 조합에 의해 로직회로 내에서 구현될 수 있고, 범용 또는 특정 목적 컴퓨터를 이용하여 구현될 수도 있다. 장치는 고정배선형(Hardwired) 기기, 필드 프로그램 가능한 게이트 어레이(Field Programmable Gate Array, FPGA), 주문형 반도체(Application Specific Integrated Circuit, ASIC) 등을 이용하여 구현될 수 있다. 또한, 장치는 하나 이상의 프로세서 및 컨트롤러를 포함한 시스템온칩(System on Chip, SoC)으로 구현될 수 있다.Various electronic devices to which the present analog-to-digital converter is applied may be implemented in a logic circuit by hardware, firmware, software, or a combination thereof, or may be implemented using a general-purpose or special-purpose computer. The device may be implemented using a hardwired device, a field programmable gate array (FPGA), an application specific integrated circuit (ASIC), or the like. In addition, the device may be implemented as a System on Chip (SoC) including one or more processors and controllers.
본 아날로그 디지털 컨버터가 적용된 다양한 전자 장치는 하드웨어적 요소가 마련된 컴퓨팅 디바이스에 소프트웨어, 하드웨어, 또는 이들의 조합하는 형태로 탑재될 수 있다. 컴퓨팅 디바이스는 각종 기기 또는 유무선 통신망과 통신을 수행하기 위한 통신 모뎀 등의 통신장치, 프로그램을 실행하기 위한 데이터를 저장하는 메모리, 프로그램을 실행하여 연산 및 명령하기 위한 마이크로프로세서 등을 전부 또는 일부 포함한 다양한 장치를 의미할 수 있다.Various electronic devices to which the present analog-to-digital converter is applied may be installed in a computing device equipped with hardware elements in the form of software, hardware, or a combination thereof. A computing device includes a variety of devices including all or part of a communication device such as a communication modem for communicating with various devices or wired/wireless communication networks, a memory for storing data for executing a program, and a microprocessor for executing calculations and commands by executing a program. can mean a device.
도 11에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나 이는 예시적으로 설명한 것에 불과하고, 이 분야의 기술자라면 본 발명의 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 11에 기재된 순서를 변경하여 실행하거나 또는 하나 이상의 과정을 병렬적으로 실행하거나 다른 과정을 추가하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이다.In FIG. 11, it is described that each process is sequentially executed, but this is merely an example, and a person skilled in the art changes and executes the sequence described in FIG. Alternatively, it will be possible to apply various modifications and variations by executing one or more processes in parallel or adding another process.
본 실시예들에 따른 동작은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능한 매체에 기록될 수 있다. 컴퓨터 판독 가능한 매체는 실행을 위해 프로세서에 명령어를 제공하는 데 참여한 임의의 매체를 나타낸다. 컴퓨터 판독 가능한 매체는 프로그램 명령, 데이터 파일, 데이터 구조 또는 이들의 조합을 포함할 수 있다. 예를 들면, 자기 매체, 광기록 매체, 메모리 등이 있을 수 있다. 컴퓨터 프로그램은 네트워크로 연결된 컴퓨터 시스템 상에 분산되어 분산 방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수도 있다. 본 실시예를 구현하기 위한 기능적인(Functional) 프로그램, 코드, 및 코드 세그먼트들은 본 실시예가 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있을 것이다.Operations according to the present embodiments may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer readable medium. Computer readable medium refers to any medium that participates in providing instructions to a processor for execution. A computer readable medium may include program instructions, data files, data structures, or combinations thereof. For example, there may be a magnetic medium, an optical recording medium, a memory, and the like. The computer program may be distributed over networked computer systems so that computer readable codes are stored and executed in a distributed manner. Functional programs, codes, and code segments for implementing this embodiment may be easily inferred by programmers in the art to which this embodiment belongs.
본 실시예들은 본 실시예의 기술 사상을 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.These embodiments are for explaining the technical idea of this embodiment, and the scope of the technical idea of this embodiment is not limited by these embodiments. The scope of protection of this embodiment should be construed according to the claims below, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of rights of this embodiment.
Claims (13)
상기 위상 결합 출력 신호의 개수를 측정하여 기 설정된 기준 펄스 개수와 비교하여 상기 주파수 모드를 변경하는 신호를 출력하는 펄스 카운터; 및
상기 위상 결합 출력 신호를 기준으로 디지털 신호를 출력하는 시간 디지털 컨버터를 포함하는 아날로그 디지털 컨버터.An analog input signal is received and converted into a plurality of frequency signals having different phases through a plurality of stages of a differential oscillator, and the frequency of some of the phases of the plurality of frequency signals according to a plurality of frequency modes corresponding to the sampling period. a phase-coupled oscillator combining the signals to output a phase-coupled output signal;
a pulse counter that measures the number of phase-combined output signals, compares the number of phase-combined output signals with a preset reference pulse number, and outputs a signal for changing the frequency mode; and
An analog-to-digital converter comprising a time-to-digital converter outputting a digital signal based on the phase-combined output signal.
상기 위상 결합 오실레이터는,
상기 변경된 주파수 모드에 해당하는 샘플링 주기에 맞춰서 상기 주파수 신호를 상기 위상 결합 출력 신호로 변환하여 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 5,
The phase-coupled oscillator,
The analog-to-digital converter converts the frequency signal into the phase-combined output signal according to a sampling period corresponding to the changed frequency mode and outputs the converted phase-combined output signal.
상기 위상 결합 오실레이터는 상기 차동 오실레이터에 연결되어 상기 샘플링 주기에 대응하는 복수의 주파수 모드에 따라 상기 주파수 신호들 중 일부 위상의 주파수 신호들을 결합하여 위상 결합 출력 신호를 출력하는 위상 결합기를 포함하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 5,
The phase-coupled oscillator may include a phase combiner connected to the differential oscillator and outputting a phase-combined output signal by combining frequency signals of some phases among the frequency signals according to a plurality of frequency modes corresponding to the sampling period. analog-to-digital converter.
상기 주파수 모드는 고배수 주파수 모드와 저배수 주파수 모드로 구분되며,
상기 펄스 카운터는 상기 위상 결합 출력 신호의 개수를 측정하여 상기 기준 펄스 개수를 넘어가면 상기 저배수 주파수 모드에 해당하는 신호를 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 5,
The frequency mode is divided into a high multiple frequency mode and a low multiple frequency mode,
Wherein the pulse counter measures the number of phase-combined output signals and outputs a signal corresponding to the low multiple frequency mode when the number of pulses exceeds the reference pulse number.
상기 위상 결합 오실레이터는, 상기 고배수 주파수 모드 또는 상기 저배수 주파수 모드를 나타내는 모드 정보를 출력하고,
상기 시간 디지털 컨버터는, 상기 위상 결합 오실레이터로부터 상기 모드 정보를 수신한 후 상기 디지털 신호를 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 8,
The phase-coupled oscillator outputs mode information indicating the high multiple frequency mode or the low multiple frequency mode;
The time-to-digital converter outputs the digital signal after receiving the mode information from the phase-coupled oscillator.
상기 위상 결합 오실레이터는, 상기 위상 결합 출력 신호에 포함된 상기 주파수 신호에 해당하는 펄스의 순번을 나타내는 조정 코드 정보를 출력하고,
상기 시간 디지털 컨버터는, 상기 위상 결합 오실레이터로부터 상기 조정 코드 정보를 수신한 후 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 5,
The phase-coupled oscillator outputs control code information indicating a sequence of pulses corresponding to the frequency signal included in the phase-coupled output signal;
The time-to-digital converter receives the control code information from the phase-coupled oscillator and outputs the received control code information.
상기 펄스 카운터는,
수신되는 시스템 클록의 인터벌 동안 상기 위상 결합 출력 신호의 개수를 측정하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 5,
The pulse counter,
and measuring the number of phase-coupled output signals during an interval of a received system clock.
상기 시간 디지털 컨버터는,
상기 시스템 클록과 상기 위상 결합 출력 신호 간의 시간 차이를 측정하여 시간 정보에 해당하는 상기 디지털 신호를 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 11,
The time digital converter,
and outputting the digital signal corresponding to time information by measuring a time difference between the system clock and the phase-combined output signal.
상기 시간 디지털 컨버터는,
상기 시간 정보가 연속되는 동일한 시간 정보에 해당하는 것을 나타내는 연속성 정보를 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터.According to claim 12,
The time digital converter,
An analog-to-digital converter outputting continuity information indicating that the time information corresponds to consecutive identical time information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210092465A KR102556056B1 (en) | 2021-07-14 | 2021-07-14 | Input adaptive event driven voltage controlled oscillator based non-uniform sampling analog-to-digital converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210092465A KR102556056B1 (en) | 2021-07-14 | 2021-07-14 | Input adaptive event driven voltage controlled oscillator based non-uniform sampling analog-to-digital converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230011786A KR20230011786A (en) | 2023-01-25 |
| KR102556056B1 true KR102556056B1 (en) | 2023-07-13 |
Family
ID=85109722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210092465A KR102556056B1 (en) | 2021-07-14 | 2021-07-14 | Input adaptive event driven voltage controlled oscillator based non-uniform sampling analog-to-digital converter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102556056B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9350375B1 (en) | 2015-04-13 | 2016-05-24 | Nxp B.V. | Method and system for performing analog-to-digital conversion |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8400341B2 (en) * | 2011-03-03 | 2013-03-19 | Qualcomm Incorporated | Non-uniform sampling technique using a voltage controlled oscillator |
| JP2012191359A (en) | 2011-03-09 | 2012-10-04 | Sony Corp | A/d conversion device, a/d conversion method and program |
| GB2532015B (en) | 2014-11-04 | 2018-12-26 | Cirrus Logic Int Semiconductor Ltd | Improved analogue-to-digital convertor |
-
2021
- 2021-07-14 KR KR1020210092465A patent/KR102556056B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9350375B1 (en) | 2015-04-13 | 2016-05-24 | Nxp B.V. | Method and system for performing analog-to-digital conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230011786A (en) | 2023-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107819467B (en) | Time-interleaved ADC with programmable phase | |
| US20160126962A1 (en) | Clock generation circuit, successive comparison a/d converter, and integrated circuit device | |
| US11868094B2 (en) | Time-to-digital converter circuitry | |
| CN109521992B (en) | Linear frequency modulation signal generation method without multiplier based on CORDIC algorithm | |
| JP7502244B2 (en) | How to generate data and samples | |
| KR102556056B1 (en) | Input adaptive event driven voltage controlled oscillator based non-uniform sampling analog-to-digital converter | |
| US20230078775A1 (en) | Frequency modulated continuous wave radar device and signal processing method thereof | |
| Liu et al. | Method of high timing resolution pulse synthesis based on virtual sampling | |
| CN108696280B (en) | Digital-to-analog converter | |
| JP5883705B2 (en) | Signal generator | |
| US12032340B2 (en) | Time-to-digital converter circuitry | |
| JP2015211472A (en) | Converter for analog input | |
| US8593316B2 (en) | Combined digital output system | |
| JP6787105B2 (en) | Digital filter, reciprocal count value generation circuit and physical quantity sensor | |
| Dudkin et al. | A tactless analog-to-digital converter with bit-by-bit equilibration | |
| JP5879372B2 (en) | Signal analysis apparatus and signal analysis method | |
| Gula et al. | Measurements of periodic signals phase shifts with application of direct digital Synthesis | |
| US11632229B2 (en) | Signal transceiver circuit, method of operating signal transmitting circuit, and method of setting delay circuit | |
| CN113572476B (en) | Analog-to-digital conversion system and clock skew calibration method | |
| TWI782637B (en) | Incremental analog-to-digital converter and circuit system using the same | |
| JP2011171974A (en) | Cyclic type a/d converter | |
| Balasubramanian et al. | Design and Development of Universal Counter-Register and its Application in Replica Correlation Detection | |
| WO2021005828A1 (en) | A/d conversion device, a/d conversion method, and signal processing device | |
| JP6172726B1 (en) | Numerically controlled waveform generator and digital synchronous detector | |
| EP3790193A1 (en) | Apparatuses and methods for generating time resolution for electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |