KR102555639B1 - 천공된 극 부호의 설계 방법 및 장치 - Google Patents

천공된 극 부호의 설계 방법 및 장치 Download PDF

Info

Publication number
KR102555639B1
KR102555639B1 KR1020180087853A KR20180087853A KR102555639B1 KR 102555639 B1 KR102555639 B1 KR 102555639B1 KR 1020180087853 A KR1020180087853 A KR 1020180087853A KR 20180087853 A KR20180087853 A KR 20180087853A KR 102555639 B1 KR102555639 B1 KR 102555639B1
Authority
KR
South Korea
Prior art keywords
bit
channel
pattern
puncturing
bits
Prior art date
Application number
KR1020180087853A
Other languages
English (en)
Other versions
KR20200017587A (ko
Inventor
장민
박지원
양경철
양대열
정홍실
Original Assignee
삼성전자 주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자 주식회사
Priority to KR1020180087853A priority Critical patent/KR102555639B1/ko
Priority to US16/453,097 priority patent/US10951242B2/en
Publication of KR20200017587A publication Critical patent/KR20200017587A/ko
Application granted granted Critical
Publication of KR102555639B1 publication Critical patent/KR102555639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 개시는 4G 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 통신 시스템을 IoT 기술과 융합하는 통신 기법 및 그 시스템에 관한 것이다. 본 개시는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스 (예를 들어, 스마트 홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 헬스 케어, 디지털 교육, 소매업, 보안 및 안전 관련 서비스 등)에 적용될 수 있다. 본 발명은 천공된 극 부호(punctured polar code)의 설계 방법 및 장치에 관한 것으로, 천공된 극 부호의 설계를 위한 최적의 천공 패턴 및 정보 집합 선택 기준을 제시한다.

Description

천공된 극 부호의 설계 방법 및 장치{METHOD AND APPARATUS FOR DESIGN OF PUNCTURED POLAR CODES}
본 발명은 오류제어기술에 관한 것으로, 더욱 상세하게는 천공된 극 부호의 설계 방법 및 장치에 관한 것이다.
4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (post LTE) 시스템이라 불리어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra-dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points), 및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non-orthogonal multiple access), 및 SCMA (sparse code multiple access) 등이 개발되고 있다.
한편, 인터넷은 인간이 정보를 생성하고 소비하는 인간 중심의 연결 망에서, 사물 등 분산된 구성 요소들 간에 정보를 주고 받아 처리하는 IoT(Internet of Things, 사물인터넷) 망으로 진화하고 있다. 클라우드 서버 등과의 연결을 통한 빅데이터(Big data) 처리 기술 등이 IoT 기술에 결합된 IoE (Internet of Everything) 기술도 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소 들이 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 연구되고 있다. IoT 환경에서는 연결된 사물들에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(information technology)기술과 다양한 산업 간의 융합 및 복합을 통하여 스마트홈, 스마트 빌딩, 스마트 시티, 스마트 카 혹은 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단 의료 서비스 등의 분야에 응용될 수 있다.
이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 5G 통신 기술이 빔 포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처리 기술로써 클라우드 무선 액세스 네트워크(cloud RAN)가 적용되는 것도 5G 기술과 IoT 기술 융합의 일 예라고 할 수 있을 것이다.
한편, 차세대 통신 시스템에서 극 부호(polar code)가 오류제어기술로써 도입됨에 따라 극 부호를 효율적으로 설계하고 사용하기 위한 다양한 방안들이 논의되고 있다.
본 발명의 목적은 천공된 극 부호를 설계하여 통신 시스템의 오율(error rate) 성능을 향상시키는 것으로, 본 발명이 이루고자 하는 기술적 과제는 SC(successive cancellation) 복호 및 SCL(SC-list) 복호에서 우수한 성능을 갖는 천공된 극 부호의 설계 방법을 제공하는 것이다.
상술한 과제를 해결하기 위한 본 발명의 일 실시 예에 따른 송신기의 방법은, 천공 비트 수에 기초하여 부호화 입력 비트의 불능 패턴을 결정하는 단계, 불능 패턴과 관련된 부호화 출력 비트의 천공 패턴 후보군을 결정하는 단계, 천공 패턴 후보군 내에서 비트-채널 신뢰도에 기반하여 천공 패턴 및 정보 집합을 선택하는 단계, 및 천공 패턴과 정보 집합을 통해 정보 비트를 부호화하는 단계를 포함한다.
또 다른 실시 예에 따르면, 불능 패턴을 결정하는 단계는 조합된 부분순서를 만족하는 불능 패턴을 선택하는 단계를 포함할 수 있다. 여기서 부분 순서란 비트 인덱스의 이진 표현 (binary representation) 을 기반으로 정의된 비트 인덱스간의 우열 관계로, 상기 부분 순서는 다양한 방식에 의해 정의될 수 있다. 이에 따라 상기 조합된 부분 순서란 둘 이상의 서로 다른 방식으로 정의된 부분 순서를 조합하여 얻은 부분 순서이다.
또 다른 실시 예에 따르면, 조합된 부분순서를 만족하는 불능 패턴을 선택하는 단계는, 제1 부분순서를 만족하는 불능 패턴을 결정하는 단계, 및 제1 부분순서를 만족하는 불능 패턴 중에서 제2 부분순서를 만족하는 불능 패턴을 결정하는 단계를 더 포함할 수 있다.
또 다른 실시 예에 따르면, 천공 비트 수에 따라 결정된 전체 불능 패턴 중에서 조합된 부분순서를 만족하는 불능 패턴이 완전 탐색될 수 있다.
또 다른 실시 예에 따르면, 천공 패턴 후보군을 구성하는 천공 패턴은 불능 패턴과 상호적인 관계에 있는 대칭 천공 패턴을 포함할 수 있다.
또 다른 실시 예에 따르면, 상호적인 관계는 일대일 대응 관계를 포함할 수 있다.
또 다른 실시 예에 따르면, 천공 패턴을 선택하는 단계는 밀도 진화 기법을 통해서 계산된 최소 비트-채널들의 신뢰도 합이 최소가 되는 천공 패턴을 선택할 수 있다.
또 다른 실시 예에 따르면, 정보 집합을 선택하는 단계는 최소 비트-채널들의 신뢰도 합을 구성하는 비트-채널들의 인덱스로써 정보 집합을 결정할 수 있다.
또 다른 실시 예에 따르면, 정보 비트를 부호화하는 단계는 정보 집합에 따라 정보 비트를 부호화 하여 부호 비트를 생성하고, 천공 패턴에 따라 부호 비트를 천공하는 단계를 더 포함할 수 있다.
상술한 과제를 해결하기 위한 본 발명의 또 다른 실시 예에 따른 송신기는, 신호를 송신 및 수신하는 송수신부, 및 천공 비트 수에 기초하여 불능 패턴을 결정하고, 불능 패턴과 관련된 천공 패턴으로 구성되는 천공 패턴 후보군을 결정하고, 천공 패턴 후보군 내에서 비트-채널 신뢰도에 기반하여 천공 패턴 및 정보 집합을 선택하고, 천공 패턴과 정보 집합을 통해 정보 비트를 부호화하도록 설정된 제어부를 포함한다.
상술한 과제를 해결하기 위한 본 발명의 또 다른 실시 예에 따른 부호화 장치는, 신호를 송신 및 수신하는 송수신부, 및 제어부를 포함하며, 제어부는, 정보 비트를 생성하고, 정보 비트를 부호화하여 부호 비트를 생성하고, 부호 비트를 천공하여 생성된 천공된 부호 비트를 전송하며, 부호 비트를 천공하기 위한 천공 패턴은 비트-채널 인덱스의 이진표현 관계를 기반으로 결정되는 제1 부분순서 및 제2 부분순서가 조합된 부분순서를 만족한다.
또 다른 실시 예에 따르면, 제1 부분순서는 이진표현에서 1의 위치를 기반으로 결정되며, 제2 부분순서는 이진표현에서 1의 개수를 기반으로 결정될 수 있다.
또 다른 실시 예에 따르면, 천공 패턴은 천공 비트 수에 기초하여 결정된 불능 패턴과 관련된 천공 패턴 후보군 중에서 선택되며, 천공 패턴 후보군 내에서 비트-채널 신뢰도에 기반하여 선택될 수 있다.
또 다른 실시 예에 따르면, 천공 패턴 후보군은 불능 패턴과 상호적인 관계에 있는 대칭 천공 패턴을 포함하며, 상호적인 관계는 일대일 대응 관계를 포함할 수 있다.
또 다른 실시 예에 따르면, 천공 패턴은 천공 패턴 후보군 중에서 밀도 진화 기법을 통해서 계산된 최소 비트-채널들의 신뢰도 합이 최소가 되는 천공 패턴으로 선택될 수 있다.
또 다른 실시 예에 따르면, 제어부는, 최소 비트-채널들의 신뢰도 합이 최소가 되는 경우의 비트-채널들의 인덱스로써 정보 집합을 결정하며, 정보 집합에 따라 정보 비트를 부호화하여 부호 비트를 생성할 수 있다.
본 발명은 우수한 성능의 천공된 극 부호 설계를 위한 천공 패턴의 후보군 선택 기준을 제공하고, 우수한 성능의 천공된 극 부호 설계를 위한 천공 패턴 및 정보 집합의 선택 기준을 제공한다. 본 발명에 의해 제공되는 실시 예에 의하면, SC 복호에서 우수한 성능을 갖는 천공된 극 부호를 설계할 수 있게 된다.
도 1은 본 발명에서 고려하는 극 부호(polar code)에 대해 설명하는 도면이다.
도 2는 본 발명에서 고려하는 극 부호에서 불능 패턴과 천공 패턴에 대해 설명하는 도면이다.
도 3은 본 발명에서 제안하는 실시 예에 따라 천공 패턴의 후보군을 결정하는 과정에 대해 설명하는 도면이다.
도 4는 본 발명에서 제안하는 실시 예에 따라 천공된 극 부호의 설계 과정을 나타내는 순서도이다.
도 5는 본 발명에서 제안하는 실시 예에 따라 천공된 극 부호의 설계 과정을 나타내는 또 다른 순서도이다.
도 6은 본 발명에서 제안하는 천공된 극 부호 설계 과정 중 조합된 부분순서를 만족하는 불능 패턴의 수의 예시를 나타내는 도면이다.
도 7은 본 발명에서 제안하는 천공된 극 부호의 설계 과정에 따라 계산된 대칭 천공 패턴으로 천공된 극 부호들의 비트-채널 신뢰도의 예시를 나타내는 도면이다.
도 8은 본 발명에서 제안하는 실시 예에 따라 설계된 극 부분 부호의 SC 복호 성능을 도시하는 도면이다.
도 9는 본 발명에서 제안하는 실시 예에 따라 설계된 극 부분 부호의 SC 복호 성능을 도시하는 도면이다.
도 10은 본 발명에서 제안하는 실시 예에 따라 설계된 극 부분 부호의 SC 복호 성능을 도시하는 도면이다.
도 11은 본 발명의 일 실시 예에 따른 송신기의 구조를 도시한 도면이다.
도 12는 본 발명의 일 실시 예에 따른 수신기의 구조를 도시한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 이 때, 첨부된 도면에서 동일한 구성 요소는 가능한 동일한 부호로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 흐리게 할 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략할 것이다.
본 명세서에서 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.
또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.
이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.
도 1은 본 발명에서 고려하는 극 부호(polar code)에 대해 설명하는 도면이다.
Arikan이 제안한 극 부호는 채널 용량을 달성하는 것이 이론적으로 증명된 최초의 오류정정부호이다. 정보 비트가 극 부호화기를 통해 부호화됨으로써 부호 비트가 생성되며, 도 1에 도시된 GN은 부호 길이 N의 극 부호화기(120)를 나타낸다. 이하에서 극 부호화기(120)로 입력되는 정보 비트(110)의 집합을 u 도메인이라 하며, 극 부호화기(120)에서 출력되는 부호 비트(130)의 집합을 x 도메인이라 한다. 길이 N 의 비트 시퀀스인 정보 비트(110) ui (i=0, 1, 2, ..., N)는 생성행렬
Figure 112018074553894-pat00001
와 곱해져 길이 N의 비트 시퀀스인 부호 비트(130) xi (i=0, 1, 2, ..., N)를 생성한다. 이러한 비트 시퀀스 x를 극 부호의 모부호(mother code)라고 한다. 한편, 길이
Figure 112018074553894-pat00002
의 극 부호는 아래의 수학식 1을 생성 행렬로 갖는 선형 블록 부호이다.
[수학식 1]
Figure 112018074553894-pat00003
수학식 1에서
Figure 112018074553894-pat00004
은
Figure 112018074553894-pat00005
크기의 비트-역순(bit-reversal) 순열 행렬,
Figure 112018074553894-pat00006
, 그리고 는 Kronecker 곱 연산을 의미한다. 정보 집합 A는
Figure 112018074553894-pat00008
의 행의 인덱스의 부분 집합인 크기 K의 집합으로 정의된다. 정보 벡터
Figure 112018074553894-pat00009
에 대한 극 부호어
Figure 112018074553894-pat00010
는 아래의 수학식 2와 같이 계산된다.
[수학식 2]
Figure 112018074553894-pat00011
정보 집합 A가 주어졌을 때, 일반적으로 극 부호에서
Figure 112018074553894-pat00012
는 A에 속하는 K 개의 원소에 대응되는 비트 위치에 정보를 할당하고 나머지
Figure 112018074553894-pat00013
개의 비트 위치에는 0의 동결 값을 할당함으로써 정의된다.
상기 수학식 1에서 정의된 생성 행렬 이외에도 하기 수학식 3과 같이 비트-역순 순열 행렬을 포함하지 않은 생성 행렬이 사용될 수도 있다. 비트-역순 순열 행렬은 부호화 입력 비트 혹은 부호화 출력 비트 둘 중에 하나를 비트-역순으로 섞어주는 (permutation) 역할만 수행하므로, 비트-역순 순열 행렬을 고려하는지 여부에 의해 부호화/복호화 동작이나 성능 및 복잡도가 달라지지는 않는다.
[수학식 3]
Figure 112018074553894-pat00014
한편, 생성된 길이 N의 비트 시퀀스 x는 부호율 조정을 위해 인터리빙되며, 인터리빙된 비트 시퀀스는 길이 N의 가상 순환 버퍼(virtual circular buffer)에 저장된다. 버퍼에 저장된 M 개의 비트가 순차적으로 로딩되어 전송되는데, M<N 이라면 버퍼에 저장된 순서의 역순으로 N-M 비트가 천공된다. 반면에 M>N 이라면 버퍼에 저장된 순서대로 M-N 비트가 반복 전송된다.
이와 같이, 극 부호는 부호 길이 N이 2의 거듭제곱 형태이므로 다양한 부호 길이를 지원해야 하는 통신 시스템에 극 부호를 사용하기 위해서는 부호의 천공 및 단축 기법 등을 사용해야 한다. Niu 등은 QUP(Quasi Uniform Puncturing) 패턴을 천공 패턴으로 사용하는 천공된 극 부호의 설계 방법을 제안하였다. QUP 패턴으로 천공된 극 부호는 일반적으로 성능이 우수함이 알려져 있지만, 주어진 부호율 및 천공된 부호 길이에서 최적의 성능을 갖지는 못한다.
최적의 성능을 가지는 천공된 극 부호를 설계하기 위해서는 모든 천공 패턴의 동치류 (equivalence class)를 고려해야 한다. 그러나 일반적으로 부호 길이 N이 증가할수록 서로 다른 동치류의 개수가 급격하게 증가하므로, 효율적으로 천공된 극 부호를 설계하기 위해서는 천공 패턴의 후보군을 선택하는 기준이 필요하다. 또한 후보군 중 최적의 천공 패턴 및 정보 집합을 결정할 명확한 기준이 필요하다.
한편, 극 부호의 정보 집합을 결정하기 위해서는 비트-채널
Figure 112018074553894-pat00015
들의 신뢰도를 계산하여야 한다. 일반적으로 비트-채널들의 신뢰도는 채널 상황에 따라 달라지지만, 조합된 부분순서 관계에 있는 비트-채널 쌍은 개선(upgraded) 및 저하(degraded) 관계가 채널 상황에 관계없이 일정하다.
조합된 부분순서는 두 비트-채널 인덱스의 이진표현 관계로 결정되는데, 구체적으로는 부분순서 1(partial order 1, PO1)과 부분순서 2(partial order 2, PO2)의 조합으로 이루어진다. 두 비트-채널의 인덱스를
Figure 112018074553894-pat00016
,
Figure 112018074553894-pat00017
, 각각의 이진표현을
Figure 112018074553894-pat00018
라고 하자.
Figure 112018074553894-pat00019
를 만족하는
Figure 112018074553894-pat00020
이 존재할 때 두 비트 채널
Figure 112018074553894-pat00021
와
Figure 112018074553894-pat00022
는 부분순서 1의 관계에 있으며, 이를 [수학식 4]와 같이 표현할 수 있다.
[수학식 4]
Figure 112018074553894-pat00023
수학식 4의 경우 각 부호화 출력 비트가 겪는 비트-별(bit-wise) 채널의 통계적 특성이 동일하다면,
Figure 112018074553894-pat00024
가
Figure 112018074553894-pat00025
보다 개선된 비트-채널이다. 또한
Figure 112018074553894-pat00026
가 만족되면 두 비트-채널
Figure 112018074553894-pat00027
와
Figure 112018074553894-pat00028
는 부분순서 2의 관계에 있고, 이를 [수학식 5]와 같이 표현할 수 있다.
[수학식 5]
Figure 112018074553894-pat00029
수학식 5의 경우에는 부호화 출력 비트가 겪는 비트-별 채널 상황에 관계없이 항상
Figure 112018074553894-pat00030
가
Figure 112018074553894-pat00031
보다 개선된 비트-채널이다. 부분순서 1과 2는 모두 추이적(transitive) 관계이며, 두 부분순서를 조합하여 채널 상황에 관계없이 항상
Figure 112018074553894-pat00032
가
Figure 112018074553894-pat00033
보다 개선된 비트-채널임을 보일 수 있으면 두 비트-채널은 조합된 부분순서 관계에 있고, 이를 [수학식 6]과 같이 표현할 수 있다. 이때, 추이적 관계란
Figure 112018074553894-pat00034
,
Figure 112018074553894-pat00035
이면
Figure 112018074553894-pat00036
를 만족하는 관계를 의미할 수 있다.
[수학식 6]
Figure 112018074553894-pat00037
조합된 부분순서 관계를 이용하면 극 부호의 설계 복잡도를 감소시킬 수 있다. 하지만 극 부호를 천공할 시 일반적으로 조합된 부분순서 관계가 유지되지 않으므로 천공된 극 부호의 설계에서는 이러한 조합된 부분순서 관계를 이용하는 것이 쉽지 않다.
도 2는 본 발명에서 고려하는 극 부호에서의 불능 패턴과 천공 패턴에 대해 설명하는 도면이다.
극 부호의 천공 시 천공되는 부호어 인덱스는 천공 패턴
Figure 112018074553894-pat00038
에서 0이 위치한 인덱스로 결정된다. 극 부호를 천공 패턴
Figure 112018074553894-pat00039
로 천공할 경우 천공 비트 수만큼 비트-채널들의 일부가 불능(incapable)되며, 불능되는 비트는 천공으로 인해 극 부호로 입력되는 비트-채널 중에서 사용할 수 없는 비트-채널을 의미한다. 불능되는 비트-채널들의 인덱스는 불능 패턴
Figure 112018074553894-pat00040
에서 0이 위치한 인덱스로 결정된다.
도 2에는 x 도메인(220) 내에서 복수의 천공 패턴 Pi (i=1, 2, ...)들을 도시하며, 각각의 천공 패턴(221, 222, 223)들은 길이 N의 극 부호를 천공할 소정 개수의 천공 비트들을 나타낸다. 동일한 천공 비트 수를 갖는 천공 패턴들이라 하더라도 천공 비트의 순서에 따라 서로 다른 불능 패턴에 대응될 수 있다. 도 2에 도시된 실시 예에서는 복수의 천공 패턴 P1, P2, P3가 u 도메인(210) 내의 불능 패턴 Ii(i=1, 2, ...) 중에서 특정 불능 패턴 I1(221)에 대응되는 실시 예가 도시된다. 또 다른 불능 패턴 I2(212), I3(213)도 각각 서로 다른 천공 패턴에 대응되어, 하나의 불능 패턴이 하나 이상의 천공 패턴과 관련될 수 있다.
[수학식 7]을 만족하는 천공 패턴
Figure 112018074553894-pat00041
가 대칭(symmetric) 천공 패턴으로 정의되며, 대칭 천공 패턴인
Figure 112018074553894-pat00042
와 대응하는 불능 패턴
Figure 112018074553894-pat00043
은 서로 관련성을 갖는다.
[수학식 7]
Figure 112018074553894-pat00044
예를 들어, 특정 불능 패턴
Figure 112018074553894-pat00045
와 그에 관련된 대칭 천공 패턴
Figure 112018074553894-pat00046
는 일대일 대응 관계의 관련성을 가질 수 있으나, 이러한 관계에 한정되는 것은 아니다. 다시 말해, 설명의 편의상 대칭 천공 패턴과 불능 패턴이 일대일 대응관계에 있는 것으로 설명할 수 있으나, 하나의 불능 패턴에 대해 서로 다른 대칭 천공 패턴들이 정의될 수도 있다. 이하에서는 대칭 천공 패턴이란 불능 패턴과 천공 패턴이 서로 상호적인(reciprocal) 관계에 있는 것을 의미할 수 있다.
이하에서, 기존 극 부호에서 조합된 부분순서 관계에 있는 임의의 두 비트-채널의 개선 및 저하 관계가 천공된 극 부호의 불능 패턴을 비트-채널들의 신뢰도 벡터로 가정했을 때 유지된다면 "불능 패턴이 조합된 부분순서를 만족한다"고 정의한다. 불능 패턴이 조합된 부분순서를 만족한다는 것은 불능 패턴이 부분순서를 만족하도록 나열된다는 것을 의미한다.
또한, 이하의 실시 예를 통해 우수한 성능의 천공된 극 부호를 설계하기 위한 천공 패턴의 후보군을 선택하는 방법을 제안한다. 또한 천공 패턴 후보군 내에서 천공 패턴 및 정보 집합을 선택하는 방법을 제안한다. 제안된 방법에서는 조합된 부분순서를 만족하는 불능 패턴들을 완전탐색하며, 대응하는 대칭 천공 패턴들을 계산하여 천공 패턴의 후보군으로 선택한다. 계산된 대칭 천공 패턴으로 천공된 극 부호의 비트-채널 신뢰도들을 구한 뒤, 비트-채널 신뢰도에 기반하여 우수한 오율 성능의 천공된 극 부호를 설계하는 방법을 제안한다.
도 3은 본 발명에서 제안하는 실시 예에 따라 천공 패턴의 후보군을 결정하는 과정에 대해 설명하는 도면이다. x 도메인(320)에서 소정의 천공 비트 수에 따라 정의되는 복수의 천공 패턴 중에서 천공 패턴 후보군을 선택하기 위해서, 앞서 설명한 조합된 부분순서를 만족하는 불능 패턴에 대한 실시 예와 함께 불능 패턴과 관련성을 갖는 대칭 천공 패턴을 활용하는 방안에 대해 설명한다.
먼저, 도 3에 도시된 바와 같이 u 도메인(310)에서 천공 비트 수에 따라 결정되는 전체 불능 패턴 중 일부 불능 패턴 집합 u'(315)을 선택하는 과정을 설명한다. 불능 패턴이 조합된 부분 순서를 만족한다는 것은 임의의 두 비트-채널의 개선 및 저하 관계가 앞서 설명한 수학식 6를 만족하는 관계에 있다는 것을 의미할 수 있다. 특히 극 부호의 길이 N이 증가 함에 따라 소정의 천공 비트 수에 대응하는 불능 패턴의 수가 급격하게 증가하는 것을 고려하면, 전체 불능 패턴 중에서 부분순서 1과 부분순서 2를 모두 만족하는 불능 패턴을 선택하는 과정은 충분히 유의미할 수 있다. 임의의 천공 비트 수에 대한 불능 패턴의 수를 조합된 부분순서를 만족한다는 근거에 기반하여 줄임으로써, 송신기는 조합된 부분순서를 만족하는 불능 패턴을 완전탐색할 수 있게 된다. 이때, 전체 불능 패턴 중에서 일부 불능 패턴 집합을 결정하는 과정은 부분순서 1, 2를 단계적으로 고려함으로써 수행될 수도 있다. 예를 들어, 부분순서 2를 먼저 고려하여 전체 불능 패턴 중 일부 불능 패턴이 선택되고, 이어서 일부 불능 패턴 중에서 부분순서 1 또한 만족하는 불능 패턴이 최종적으로 선택될 수 있으며, 반대의 순서 또한 가능함은 물론이다.
이와 같이 일부 불능 패턴 집합 u'(315)가 결정되면, 불능 패턴 집합 u'(315)에 속하는 불능 패턴
Figure 112018074553894-pat00047
에 대응하는 천공 패턴의 집합 x'(325) 또한 결정될 수 있다. 즉, 불능 패턴 집합에 속하는 불능 패턴 각각에 대해 수학식 7을 만족하는 천공 패턴 집합이 결정될 수 있으며, 이러한 천공 패턴 집합에 속하는 천공 패턴들은 불능 패턴과 대칭 관계이거나 상호적인(reciprocal) 관계에 있을 수 있다.
이와 같이 조합된 부분순서를 만족하는 불능 패턴과 해당 불능 패턴과 대칭 관계인 천공 패턴들로써 천공 패턴의 후보군이 결정되면, 송신기는 천공 패턴 후보군에 속하는 천공 패턴에 따라 천공된 극 부호들의 신뢰도를 계산하여 최종적으로 정보 비트 전송에 이용할 천공된 극 부호를 결정할 수 있다.
도 4는 본 발명에서 제안하는 실시 예에 따라 천공된 극 부호의 설계 과정을 나타내는 순서도이다.
먼저, 송신기는 천공 패턴의 후보군을 선택한다(410). 천공 패턴의 후보군을 선택하는 과정은 앞서 설명한 실시 예와 같이 불능 패턴과 그에 대응하는 대칭 천공 패턴을 계산함으로써 수행될 수 있으며, 구체적인 과정은 도 5를 통해 설명한다.
이어서, 송신기는 천공 패턴의 후보군에 속하는 천공 패턴들에 대해 비트-채널 신뢰도를 계산한다(420). 비트-채널 신뢰도는 밀도 진화(density evolution, DE) 기법을 통해 비트-채널의 오류 확률(bit error rate, BER)의 기대값(expectation)을 계산하여 비트-채널의 신뢰도로 선택하는 방식이 이용될 수 있으나, 이러한 기법과 방식에 한정되는 것은 아니다.
송신기는 단계 420에서 천공 패턴 후보군에 속하는 천공 패턴들 중에서 가장 작은 비트-채널 신뢰도 K개의 합이 최소가 되는(즉, BER 평균치가 낮은) 천공 패턴을 선택할 수 있다. 이때, 정보 집합은 가장 작은 비트-채널 신뢰도를 가지는 K 개의 인덱스로 선택할 수 있다. 이와 같이 비트-채널 신뢰도에 기반하여 선택된 최적의 천공 패턴을 통해 천공된 극 부호를 설계할 수 있으며, 송신기는 함께 선택된 정보 집합을 통해 정보 비트를 부호화할 수 있다 (430).
도 5는 본 발명에서 제안하는 실시 예에 따라 천공된 극 부호의 설계 과정을 나타내는 또 다른 순서도이다. 도 5에서는 도 4에서 설명한 실시예에서 천공 패턴의 후보군을 선택하는 단계 410에 대해 구체적으로 설명한다.
도 5에서 송신기는 천공 비트 수가 결정되면(510), 해당 천공 비트 수에 따라 결정되는 전체 불능 패턴 중에서 조합된 부분순서를 만족하는 불능 패턴을 결정한다(520). 극 부호의 길이 N과 천공 비트 수 p에 따라 조합된 부분순서를 만족하는 불능 패턴의 수가 달라진다. 이와 같이 조합된 부분순서를 만족하는 불능 패턴을 결정하는 과정은, 부분순서1과 부분순서2를 모두 만족하는 불능 패턴을 한꺼번에 선택하는 방식이 될 수도 있고, 부분순서2(또는 부분순서1)를 만족하는 불능 패턴을 선택하고, 그 중에서 부분순서1(또는 부분순서2)를 만족하는 불능 패턴을 최종적으로 선택하는 방식으로 수행될 수 있다.
이어서, 송신기는 조합된 부분순서를 만족하는 불능 패턴이 결정되면, 해당 불능 패턴에 대응하는(대칭 관계에 있는, 상호적인 관계에 있는, 또는 관련성이 있는) 천공 패턴들을 천공 패턴 후보군으로 결정한다. 이러한 천공 패턴 후보군에 속하는 천공 패턴들은 조합된 부분순서와 일대일 관계에 있는 천공 패턴들로써 구성될 수도 있다. 천공 패턴 후보군이 결정되면, 도 4에서 설명한 비트-채널 기반의 신뢰도 계산 과정을 통해 천공된 극 부호로써 사용될 최적의 천공 패턴이 결정된다.
도 6은 본 발명에서 제안하는 천공된 극 부호 설계 과정 중 조합된 부분순서를 만족하는 불능 패턴의 수의 예시를 나타내는 도면이다. 조합된 부분순서를 만족하는 불능 패턴의 수는 극 부호 길이 N과 천공 비트 수 p에 따라 다르게 결정된다. 도 6에 도시된 바와 같이, 길이 256의 극 부호에서 천공 비트 수가 64인 경우에 불능 패턴의 수가 13754개 인데, 이러한 수치는 조합된 부분순서를 고려하지 않은 불능 패턴의 수가 방대한 수치임에 비교하면 완전 탐색이 가능한 유의미한 수치임에 주목할 필요가 있다.
도 7은 본 발명에서 제안하는 천공된 극 부호의 설계 과정에 따라 계산된 대칭 천공 패턴으로 천공된 극 부호들의 비트-채널 신뢰도의 예시를 나타내는 도면이다. 도 7에서는 앞서 설명한 실시 예에 따라 선택된 천공 패턴(proposed)과 종래의 QUP 패턴에 따라 선택된 천공 패턴에 대하여 최소 비트-채널 오류 확률 K개의 합을 비교한 예시이다. 도 7에서 N은 극 부호의 길이, K는 비교대상인 오류 확률의 개수, p는 천공 비트 수, Es/N0는 energy per symbol to noise power spectral density를 의미한다.
도 8 내지 도 10은 QUP 패턴으로 천공된 극 부호와 제안한 실시 예에 따라 설계된 천공된 극 부호의 오율 성능을 비교하는 그래프를 도시하는 도면들이며, 도 7에서 신뢰도의 예시를 위해 언급했던 조건들에 따른 성능 비교 그래프를 각각 도시한다. 실험 결과에 따르면 제안된 실시 예에 따라 설계된 천공된 극 부호의 성능이 QUP 패턴으로 천공된 극 부호에 비해 우수한 성능을 보임을 확인할 수 있다.
이와 같이 조합된 부분순서를 만족하는 불능 패턴에 대응하는 대칭 천공 패턴을 천공 패턴의 후보군으로 선택함으로써 천공된 극 부호를 효율적으로 설계할 수 있을 뿐만 아니라, 제안하는 실시 예에 따라 천공된 극 부호의 오율 성능은 QUP 패턴으로 천공된 극 부호의 오율 성능보다 같거나 우수함이 보장될 수 있어, 극 부호의 효율적인 설계와 함께 성능 개선 또한 기대할 수 있다.
이상에서 설명한 실시 예에 따르면, 조합된 부분순서(combined partial order)를 만족하는 불능 패턴들을 완전탐색한 뒤 대응하는 대칭 천공 패턴(symmetric puncturing pattern)들을 천공 패턴의 후보군으로 선택함으로써 천공된 극 부호가 설계될 수 있다. 또한 선택된 천공 패턴 후보군 내에 속한 천공 패턴으로 천공된 극 부호의 비트-채널(bit-channel) 신뢰도에 기반하여 최적의 천공 패턴 및 정보 집합을 선택함으로써, 제안된 방법으로 설계된 천공된 극 부호는 기존 QUP(quasi-uniform puncturing) 패턴으로 천공된 극 부호보다 SC(successive cancellation) 복호에서 우수한 오율(error rate) 성능을 갖는다.
도 11은 본 발명의 일 실시 예에 따른 송신기(1100)의 구조를 도시한 도면이다. 도 11을 참조하면, 송신기는 송수신부(1110), 송신기 제어부(1120), 메모리(1130)를 포함할 수 있다. 송신기 제어부(1120)는 회로, 어플리케이션 특정 통합 회로 또는 적어도 하나의 프로세서로 구현될 수 있다. 송신기(1100)는 부호화를 수행하는 부호화 장치가 될 수 있다.
송수신부(1110)는 다른 네트워크 엔티티와 신호를 송수신한다. 송수신부(1110)는 모뎀이 포함된 RF(radio frequency) 유닛의 형태로 구현될 수 있으며, 송신부와 수신부로 분리되어 구현될 수도 있다. 송신기 제어부(1120)는 이상에서 설명한 실시 예에 따른 송신기의 동작을 전반적으로 제어할 수 있다. 예를 들어, 송신기 제어부(1120)는 정보 비트를 극 부호에 따라 부호화하여 부호 비트를 생성할 수 있다. 메모리(1130)는 송수신부(1110)를 통해 송신 및 수신되는 정보와 송신기 제어부(1120)를 통해 생성되는 정보 등을 저장하고 관리할 수 있다.
도 12는 본 발명의 일 실시 예에 따른 수신기(1200)의 구조를 도시한 도면이다. 도 12를 참조하면, 수신기는 송수신부(1210), 수신기 제어부(1220), 메모리(1230)를 포함할 수 있다. 수신기 제어부(1220)는 회로, 어플리케이션 특정 통합 회로 또는 적어도 하나의 프로세서로 구현될 수 있다. 수신기(1200)는 복호화를 수행하는 복호화 장치가 될 수 있다.
송수신부(1210)는 다른 네트워크 엔티티와 신호를 송수신한다. 송수신부(1210)는 모뎀이 포함된 RF(radio frequency) 유닛의 형태로 구현될 수 있으며, 송신부와 수신부로 분리되어 구현될 수도 있다. 수신기 제어부(1220)는 이상에서 설명한 실시 예에 따른 수신기의 동작을 전반적으로 제어할 수 있다. 예를 들어, 수신기 제어부(1220)는 수신된 비트를 복호화하여 정보 비트를 생성할 수 있다. 메모리(1230)는 송수신부(1210)를 통해 송신 및 수신되는 정보와 수신기 제어부(1220)를 통해 생성되는 정보 등을 저장하고 관리할 수 있다.
서로 신호를 송신하고 수신하는 단말과 기지국이 상술한 송신기(1100) 및 수신기(1200)에 해당될 수 있다. 예를 들어, 하향링크 전송시에는 기지국이 송신기가 되고 단말이 수신기가 될 수 있으며, 상향링크 전송시에는 단말이 송신기가 되고 기지국이 수신기가 될 수 있다. 또는, 단말간 통신에서는 서로 다른 단말이 각각 송신기와 수신기가 될 수 있다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (20)

  1. 통신 시스템에서 송신기에 의하여 수행되는 방법에 있어서,
    천공 비트 수에 기초하여 불능 패턴을 결정하는 단계로, 상기 불능 패턴은 제1 부분순서와 제2 부분순서가 조합되어 획득되는 조합된 부분순서를 만족하고, 상기 제1 부분순서와 상기 제2 부분순서는 비트 인덱스의 이진 표현 (binary representation) 에 기초하여 정의되는 비트 인덱스 간의 우열 관계와 관련된 서로 다른 부분순서인 단계;
    상기 불능 패턴과 관련된 천공 패턴을 포함하는 천공 패턴 후보군을 결정하는 단계;
    상기 천공 패턴 후보군 내에서 비트-채널 신뢰도에 기초하여 천공 패턴을 선택하는 단계;
    상기 선택된 천공 패턴에 기초하여 정보 집합을 결정하는 단계; 및
    상기 선택된 천공 패턴과 상기 정보 집합에 기초하여 정보 비트를 부호화하는 단계; 를 포함하고,
    상기 정보 집합은 상기 정보 비트의 부호화를 위한 생성 행렬의 행의 인덱스의 부분 집합이고,
    상기 불능 패턴은 상기 천공 비트 수에 따라 천공되는 비트의 인덱스와 관련된 것을 특징으로 하는, 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 불능 패턴이 결정됨에 있어서, 제1 비트-채널과 제2 비트-채널 간의 상기 우열 관계가 식별되고,
    상기 제1 비트-채널의 제1 이진 표현은 (in-1,...,i0) 이고, n 은 1 이상의 정수이고,
    상기 제2 비트-채널의 제2 이진 표현은 (jn-1,...,j0) 이고,
    jl = 0, jl' = 1, il = 1, il' = 0 이고, 0 이상 n-1 이하의 정수 중 l 과 l' 을 제외한 임의의 정수 k1 에 대하여 ik1 = jk1 가 만족되는 0 이상 n-1 이하의 정수인 l 과 l' (l< l') 이 존재하면: 상기 제1 비트-채널과 상기 제2 비트-채널은 상기 제1 부분순서를 만족하고, 상기 제2 비트-채널은 상기 제1 비트-채널보다 개선된 것이고, 0 이상 n-1 이하의 정수 중 임의의 정수 k2 에 대하여 jk2ik2 = jk2 가 만족되면: 상기 제1 비트-채널과 상기 제2 비트-채널은 상기 제2 부분순서를 만족하고, 상기 제2 비트-채널은 상기 제1 비트-채널보다 개선된 것이고,
    상기 제1 부분순서와 상기 제2 부분순서의 조합에 기초하여 상기 제2 비트-채널은 상기 제1 비트-채널보다 개선된 것으로 식별되면, 상기 제1 비트-채널과 상기 제2 비트-채널은 상기 조합된 부분순서를 만족하는, 방법.
  4. 제1항에 있어서,
    상기 천공 패턴 후보군은, 상기 천공 비트 수에 따라 결정된 전체 불능 패턴 중에서 상기 조합된 부분순서를 만족하는 불능 패턴이 완전탐색됨에 기초하여 획득되는 하나 이상의 불능 패턴을 포함하는, 방법.
  5. 제1항에 있어서,
    상기 천공 패턴 후보군에 포함되는 천공 패턴은 상기 불능 패턴과 상호적인 관계에 있는 대칭 천공 패턴을 포함하고,
    상기 상호적인 관계는 일대일 대응 관계를 포함하는, 방법.
  6. 제1항에 있어서,
    상기 천공 패턴을 선택하는 단계는, 상기 천공 패턴 후보군에 포함된 전체 천공 패턴 중 밀도 진화 기법을 통해서 계산된 비트-채널 신뢰도가 최소인 천공 패턴의 비트-채널 신뢰도의 합이 최소가 되도록 상기 천공 패턴을 선택하는 단계를 포함하고,
    상기 정보 집합을 결정하는 단계는, 상기 최소 비트-채널들의 신뢰도 합을 구성하는 비트-채널들의 인덱스로써 상기 정보 집합을 결정하는 단계를 포함하는, 방법.
  7. 제1항에 있어서,
    상기 정보 비트를 부호화하는 단계는: 상기 정보 집합에 따라 상기 정보 비트를 부호화 하여 부호 비트를 생성하고, 상기 천공 패턴에 따라 상기 부호 비트를 천공하는 단계를 포함하는, 방법.
  8. 통신 시스템에서 동작하는 송신기에 있어서,
    송수신부; 및
    상기 송수신부와 연결된 제어부를 포함하고,
    상기 제어부는:
    천공 비트 수에 기초하여 불능 패턴을 결정;
    상기 불능 패턴은 제1 부분순서와 제2 부분순서가 조합되어 획득되는 조합된 부분순서를 만족하고, 상기 제1 부분순서와 상기 제2 부분순서는 비트 인덱스의 이진 표현 (binary representation) 에 기초하여 정의되는 비트 인덱스 간의 우열 관계와 관련된 서로 다른 부분순서임;
    상기 불능 패턴과 관련된 천공 패턴을 포함하는 천공 패턴 후보군을 결정;
    상기 천공 패턴 후보군 내에서 비트-채널 신뢰도에 기초하여 천공 패턴을 선택;
    상기 선택된 천공 패턴에 기초하여 정보 집합을 결정; 및
    상기 선택된 천공 패턴과 상기 정보 집합에 기초하여 정보 비트를 부호화; 하도록 설정되고,
    상기 정보 집합은 상기 정보 비트의 부호화를 위한 생성 행렬의 행의 인덱스의 부분 집합이고,
    상기 불능 패턴은 상기 천공 비트 수에 따라 천공되는 비트의 인덱스와 관련된 것을 특징으로 하는, 송신기.
  9. 삭제
  10. 제8항에 있어서,
    상기 불능 패턴이 결정됨에 있어서, 제1 비트-채널과 제2 비트-채널 간의 상기 우열 관계가 식별되고,
    상기 제1 비트-채널의 제1 이진 표현은 (in-1,...,i0) 이고, n 은 1 이상의 정수이고,
    상기 제2 비트-채널의 제2 이진 표현은 (jn-1,...,j0) 이고,
    jl = 0, jl' = 1, il = 1, il' = 0 이고, 0 이상 n-1 이하의 정수 중 l 과 l' 을 제외한 임의의 정수 k1 에 대하여 ik1 = jk1 가 만족되는 0 이상 n-1 이하의 정수인 l 과 l' (l< l') 이 존재하면: 상기 제1 비트-채널과 상기 제2 비트-채널은 상기 제1 부분순서를 만족하고, 상기 제2 비트-채널은 상기 제1 비트-채널보다 개선된 것이고, 0 이상 n-1 이하의 정수 중 임의의 정수 k2 에 대하여 jk2ik2 = jk2 가 만족되면: 상기 제1 비트-채널과 상기 제2 비트-채널은 상기 제2 부분순서를 만족하고, 상기 제2 비트-채널은 상기 제1 비트-채널보다 개선된 것이고,
    상기 제1 부분순서와 상기 제2 부분순서의 조합에 기초하여 상기 제2 비트-채널은 상기 제1 비트-채널보다 개선된 것으로 식별되면, 상기 제1 비트-채널과 상기 제2 비트-채널은 상기 조합된 부분순서를 만족하는, 송신기.
  11. 제8항에 있어서,
    상기 천공 패턴 후보군은, 상기 천공 비트 수에 따라 결정된 전체 불능 패턴 중에서 상기 조합된 부분순서를 만족하는 불능 패턴이 완전탐색됨에 기초하여 획득되는 하나 이상의 불능 패턴을 포함하는, 송신기.
  12. 제8항에 있어서,
    상기 천공 패턴 후보군에 포함되는 천공 패턴은 상기 불능 패턴과 상호적인 관계에 있는 대칭 천공 패턴을 포함하고,
    상기 상호적인 관계는 일대일 대응 관계를 포함하는, 송신기.
  13. 제8항에 있어서,
    상기 제어부는: 상기 천공 패턴 후보군에 포함된 전체 천공 패턴 중 밀도 진화 기법을 통해서 계산된 비트-채널 신뢰도가 최소인 천공 패턴의 비트-채널 신뢰도의 합이 최소가 되도록 상기 천공 패턴을 선택; 및
    상기 최소 비트-채널들의 신뢰도 합을 구성하는 비트-채널들의 인덱스로써 상기 정보 집합을 결정; 하도록 설정되는, 송신기.
  14. 제8항에 있어서,
    상기 제어부는, 상기 정보 집합에 따라 상기 정보 비트를 부호화 하여 부호 비트를 생성하고, 상기 천공 패턴에 따라 상기 부호 비트를 천공; 하도록 설정되는, 송신기.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020180087853A 2018-07-27 2018-07-27 천공된 극 부호의 설계 방법 및 장치 KR102555639B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180087853A KR102555639B1 (ko) 2018-07-27 2018-07-27 천공된 극 부호의 설계 방법 및 장치
US16/453,097 US10951242B2 (en) 2018-07-27 2019-06-26 Method and apparatus for design of punctured polar codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180087853A KR102555639B1 (ko) 2018-07-27 2018-07-27 천공된 극 부호의 설계 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20200017587A KR20200017587A (ko) 2020-02-19
KR102555639B1 true KR102555639B1 (ko) 2023-07-14

Family

ID=69177584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180087853A KR102555639B1 (ko) 2018-07-27 2018-07-27 천공된 극 부호의 설계 방법 및 장치

Country Status (2)

Country Link
US (1) US10951242B2 (ko)
KR (1) KR102555639B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7368462B2 (ja) 2018-09-28 2023-10-24 ローズマウント インコーポレイテッド 誤差が減少した非侵襲的プロセス流体温度表示

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015121B1 (ko) * 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
WO2018236114A1 (en) 2017-06-19 2018-12-27 Samsung Electronics Co., Ltd. METHOD AND APPARATUS FOR FLOW ADAPTATION FOR COMMUNICATION AND BROADCASTING SYSTEMS
KR102378324B1 (ko) 2017-06-19 2022-03-25 삼성전자 주식회사 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치

Also Published As

Publication number Publication date
US20200036397A1 (en) 2020-01-30
US10951242B2 (en) 2021-03-16
KR20200017587A (ko) 2020-02-19

Similar Documents

Publication Publication Date Title
KR102428522B1 (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
KR102378324B1 (ko) 통신 및 방송 시스템을 위한 부호율-조정 방법 및 장치
US20180367239A1 (en) Method and apparatus of rate-matching for communication and broadcasting systems
KR102541319B1 (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
CN108768586B (zh) 一种速率匹配的方法和装置
US11870460B2 (en) Method and apparatus for rate-matching of polar codes
KR20170074684A (ko) 무선 통신 시스템에서 부호화를 위한 장치 및 방법
CN108809482B (zh) Polar码的速率匹配方法及装置
WO2018202140A1 (zh) 编码方法、装置和设备
KR20180137356A (ko) 극부호를 위한 시퀀스 생성 방법 및 그 저장 매체와 그를 이용한 데이터 송신 방법 및 장치
KR102555639B1 (ko) 천공된 극 부호의 설계 방법 및 장치
KR20200036338A (ko) 무선 통신 시스템에서 극 부호를 이용한 부호화 및 복호화를 위한 장치 및 방법
KR20190013374A (ko) 통신 또는 방송 시스템에서 극부호 부호화/복호화 방법 및 장치
US11374680B2 (en) Method and apparatus for performing encoding and decoding in wireless communication system
US11057154B2 (en) Method and apparatus for rate matching interleaving for polar codes
KR102656609B1 (ko) 극 부호를 이용한 신호 송수신 방법 및 그에 따른 장치
WO2018127198A1 (zh) 数据处理方法和装置
KR102328268B1 (ko) 무선통신 시스템을 위한 짧은 블록 부호화 및 복호화 장치 및 방법
KR20190069145A (ko) 슬라이딩 윈도우 수퍼포지션 부호화 방식을 사용하는 무선 통신 시스템에서 스케줄링 장치 및 방법
WO2018207377A1 (ja) 通信装置、符号化方法、及び復号方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant