KR102555238B1 - 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈 - Google Patents

퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈 Download PDF

Info

Publication number
KR102555238B1
KR102555238B1 KR1020180109557A KR20180109557A KR102555238B1 KR 102555238 B1 KR102555238 B1 KR 102555238B1 KR 1020180109557 A KR1020180109557 A KR 1020180109557A KR 20180109557 A KR20180109557 A KR 20180109557A KR 102555238 B1 KR102555238 B1 KR 102555238B1
Authority
KR
South Korea
Prior art keywords
quantum dot
reflector
electrode
plate
led
Prior art date
Application number
KR1020180109557A
Other languages
English (en)
Other versions
KR20200030831A (ko
Inventor
유성환
강도형
조성식
Original Assignee
주식회사 루멘스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 루멘스 filed Critical 주식회사 루멘스
Priority to KR1020180109557A priority Critical patent/KR102555238B1/ko
Priority to PCT/KR2019/002823 priority patent/WO2020054933A1/ko
Priority to US16/632,513 priority patent/US11011689B2/en
Priority to JP2019088399A priority patent/JP6636199B1/ja
Publication of KR20200030831A publication Critical patent/KR20200030831A/ko
Application granted granted Critical
Publication of KR102555238B1 publication Critical patent/KR102555238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/2747—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/83498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83598—Fillers
    • H01L2224/83799—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

퀀텀닷 엘이디 패키지가 개시된다. 이 퀀텀닷 엘이디 패키지는, 관통형 중공을 갖는 방열 리플렉터; 상기 중공의 상부에 수용된 퀀텀닷 플레이트; 상기 중공의 하부에 수용되고, 상면이 상기 퀀텀닷 플레이트의 하부면에 결합된 엘이디 칩; 상기 엘이디 칩의 하부면에 형성되며, 상기 방열 리플렉터의 하부면보다 아래로 더 나와 있는 전극패드들; 및 상기 중공에 형성되어, 상기 엘이디 칩 및 상기 퀀텀닷 플레이트와 상기 리플렉터 사이를 고정하는 수지부를 포함한다.

Description

퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈{Quantum dot LED package and Quantum dot LED module comprising the same}
본 발명은 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈에 관한 것이다.
엘이디 분야에서 특정 색의 광을 다른 색의 광으로 바꾸어 방출하는 기술이 잘 알려져 있다. 한 예로, 특정 파장 또는 특정 색의 광을 방사하는 엘이디 칩과 해당 엘이디 칩에서 방사되는 광의 파장을 변환하는 형광체를 조합하여 백색광을 방사하는 백색 엘이디 패키지가 알려져 있다. 그런데 기존 형광체를 적용한 엘이디 패키지는 색재현성을 높이는데 한계가 있다.
이에 대하여 최근에는 입자 크기에 따라 다른 파장의 광을 방사하는 퀀텀닷(quantum dot, QD)로 기존 형광체를 대체하는 많은 시도와 연구가 이루어지고 있다. 퀀텀닷은 양자 제한 효과(quantum confinement effect)에 의해 벌크 크기의 입자들과는 또 다른 우수한 파장 변환 특성을 갖는다. 그런데, 퀀텀닷은 열, 수분, 산소 등 외부 환경조건에 매우 취약하여 성능 저하가 쉽게 발생하는 문제점이 있다. 이 때문에 퀀텀닷을 포함하는 파장변환재료를 기존 엘이디 패키지에 그대로 적용할 경우 많은 문제점이 발생한다.
특히, 퀀텀닷과 같은 파장변환재료는 엘이디 칩에서 발생한 열에 취약하므로 엘이디 칩 동작시 발생하는 열을 방출하기 위해 메탈 리플렉터와 같은 방열 리플렉터가 이용된다. 그러나, 기존 상부만이 오픈되어 있고 하부는 막혀 있는 기존 방열 리플렉터를 이용할 경우, 엘이디 칩에서 나온 열의 방출 경로가 차단되어, 방열 특성이 저하될 수 있다.
한편, 퀀텀닷 엘이디 패키지들을 Al 플레이트를 베이스로 하는 벤더블(bendable) PCB에 적용한 엘이디 모듈이 제안된 바 있다. 그런데, 이러한 엘이디 모듈은 엘이디 패키지들 사이에 열저항 편차가 있어 수명이 있어서 엘이디 패키지들의 수명에 큰 편차가 있다. 이는 열저항 차이에 따라 엘이디 칩에 대한 열적 신뢰성 정도가 다르기 때문이다. 이는, 하나의 퀀텀닷 엘이디 모듈에 구비된 여러 개의 엘이디 패키지들 중 소수의 엘이디 패키지의 불량으로 인해, 퀀텀닷 엘이디 모듈에 구비된 전체 퀀텀닷 엘이디 패키지를 쓸 수 없게 되는 문제점을 초래한다. 따라서, 하나의 엘이디 모듈 내의 엘이디 패키지들이 열적 평형 상태를 유지할 수 있게 하여, 상대적으로 온도가 높은 엘이디 패키지의 열을 낮은 곳으로 전달시켜 엘이디 패키지들의 신뢰성 편차를 줄일 필요가 있다. 또한, 퀀텀닷 엘이디 패키지들을 Al 벤더블 PCB 상에 실장하여 제작된 퀀텀닷 엘이디 모듈은, Al의 나쁜 방열 성능으로 인해, 퀀텀닷의 수명이 짧고 쉽게 변색되는 문제점이 있다.
본 발명이 해결하고자 하는 하나의 과제는, 외부 환경조건으로부터 퀀텀닷을 효과적으로 보호할 수 있고, 방열 성능이 우수하며, 콤팩트한 구조와 신뢰성을 갖는 퀀텀닷 엘이디 패키지를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 퀀텀닷 엘이디 패키지들이 열적 평형 상태로부터 크게 벗어나 야기될 수 있는, 퀀텀닷 엘이디 패키지들의 수명 차 발생이 억제되는, 퀀텀닷 엘이디 모듈을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는, 퀀텀닷 엘이디 패키지들이 실장되는 벤더블 PCB로 Al 벤더블 PCB 대신에 방열 성능이 좋은 Cu 벤더블 PCB를 이용하되, Cu 벤더블 PCB의 쉽게 휘어지는 성질로 인해, 퀀텀닷 엘이디 패키지가 쉽게 분리되는 문제점이 없는, 퀀텀닷 엘이디 모듈을 제공하는 것이다.
본 발명의 일측면에 따른 퀀텀닷 엘이디 패키지는, 내측으로 관통형 중공을 갖는 리플렉터; 상기 중공의 상부에 수용된 퀀텀닷 플레이트; 상기 중공의 하부에 수용되고, 상기 퀀텀닷 플레이트의 하부면에 위치하며, 하면에 전극패드들이 형성된 엘이디 칩; 및 상기 중공에 형성되며, 상기 엘이디 칩 및 상기 퀀텀닷 플레이트와 상기 리플렉터 사이를 고정하는 수지부;를 포함하며, 상기 리플렉터는 외측으로 적어도 두 개 이상의 측면 돌기부들이 형성되며, 상기 측면 돌기부들에 의해 리세스가 형성된다.
일 실시예에 따라, 상기 측면 돌기부는 상기 리플렉터의 서로 반대되는 양 측면들 각각에 대응되게 형성된다.
일 실시예에 따라, 상기 퀀텀닷 플레이트의 상부면은 상기 리플렉터의 상부면과 동일 평면 상에 있다.
일 실시에예 따라, 상기 전극패드들은 상기 리플렉터의 하부면보다 아래로 돌출되어 형성된다.
일 실시예에 따라, 상기 엘이디 칩의 하부면은 상기 리플렉터의 하부면보다 낮게 위치한다.
일 실시예에 따라, 상기 리플렉터는 메탈 패턴 프레임(metal patterned frame)으로부터 분리된 메탈 리플렉터일 수 있다.
일 실시예 따라, 상기 수지부는 반사 재료를 포함할 수 있다.
일 실시예에 따라, 상기 퀀텀닷 플레이트의 발광 표면 면적은 상기 엘이디 칩과의 접촉 면적보다 클 수 있다.
본 발명의 일측면에 다른 퀀텀닷 엘이디 모듈은, 벤더블 PCB; 및 상기 벤더블 PCB 상에 어레이되며, 각각이 내측으로 관통형 중공을 갖는 리플렉터와, 상기 중공의 상부에 수용된 퀀텀닷 플레이트와, 상기 중공의 하부에 수용되고, 상기 퀀텀닷 플레이트의 하부면에 위치하며, 하면에 제1 전극패드 및 제2 전극패드가 형성된 엘이디 칩과, 상기 중공에 형성되며, 상기 엘이디 칩 및 상기 퀀텀닷 플레이트와 상기 리플렉터 사이를 고정하는 수지부를 포함하는, 복수개의 퀀텀닷 엘이디 패키지를 포함하며, 상기 방열 리플렉터는 외측으로 적어도 두 개 이상의 측면 돌기부들이 형성되며, 상기 측면 돌기부들에 의해 리세스가 형성되고, 이웃하는 상기 리플렉터들의 리세스들이 인접하여 방열 물질이 채워지는 공간이 형성된다.
일 실시에에 따라, 상기 측면 돌기부는 상기 리플렉터의 서로 반대되는 양 측면들 각각에 대응되게 형성된다.
일 실시예에 따라, 상기 이웃하는 리플렉터 사이의 갭에 의해 상기 공간을 측방으로 개방하는 개방부가 형성되고, 상기 방열 물질이 상기 개방부를 통해 상기 리플렉터의 측면을 덮는 위치까지 확장된다.
일 실시예에 따라, 상기 방열 물질은 상기 공간의 하부를 통해 상기 엘이디 칩 및 상기 리플렉터의 측면과 상기 벤더블 PCB 사이로 확장된다.
일 실시예에 따라, 상기 공간 내에는 하나 이상의 제너다이오드가 배치된다.
일 실시예에 따라, 상기 벤더블 PCB는 Cu 또는 Cu 합금으로 된 메탈 방열층과, 상기 제1 전극패드 및 상기 제2 전극패드에 대응되는 제1 전극 및 제2 전극이 형성된 전극층과, 상기 전극층과 메탈 방열층 사이에 개재된 중간층을 포함한다.
일 실시예에 따라, 상기 제1 전극패드 및 상기 제2 전극패드는 상기 리플렉터의 하부면보다 아래로 돌출되어 형성된다.
일 실시예에 따라, 상기 제1 전극패드와 상기 제1 전극 사이를 접합하는 제1 솔더부와, 상기 제2 전극패드와 상기 제2 전극 사이를 접합하는 제2 솔더부와, 상기 제1 솔더부에 의한 상기 제1 전극패드와 상기 제1 전극사이의 접합 상태와 상기 제2 솔더부에 의한 상기 제2 전극패드와 상기 제2 전극 사이의 접합 상태를 보강하는 수지재 보강부를 더 포함한다.
일 실시예예 따라, 상기 수지재 보강부 내에 상기 제1 솔더부와 상기 제2 솔더부가 모두 함께 매립되어 있다.
일 실시예에 따라, 상기 수지재 보강부는 솔더볼들이 혼합되어 있는 수지 재료에 의해 형성되고, 상기 제1 솔더부와 상기 제2 솔더부는 솔더 크림에 의해 형성된다.
일 실시예에 따라, 상기 리플렉터는 메탈 패턴 프레임(metal patterned frame)으로부터 분리된 메탈 리플렉터일 수 있다.
일 실시예예 따라, 상기 퀀텀닷 플레이트의 발광 표면 면적은 상기 엘이디 칩과의 접촉 면적보다 크다.
본 발명의 일측면에 따른 퀀텀닷 엘이디 패키지 제조방법은, (A) 복수개의 관통형 중공들을 갖는 메탈 패턴 프레임(metal patterned frame)을 준비하는 단계; (B) 베이스 시트에 의해 일측이 막힌 중공들에 퀀텀닷 플레이트들 및 상기 퀀텀닷 플레이트들에 부착된 엘이디 칩들이 수용되어 있도록 하는 단계; (C) 상기 엘이디 칩들 각각과 상기 퀀텀닷 플레이트들 각각을 상기 중공들 내에 고정시키는 수지부를 형성하여, 엘이디 패키지 플레이트를 제작하는 단계; 및 (D) 상기 엘이디 패키지 플레이트로부터 엘이디 칩, 퀀텀닷 플레이트 및 메탈 리플렉터를 포함하는 퀀텀닷 엘이디 패키지를 분리하는 단계를 포함한다.
일 실시예에 따라, 상기 (A) 단계는 메탈 플레이트에 패턴을 형성하는 것을 포함하며, 상기 패턴은, 상기 관통형 중공들 각각과 해당 관통형 중공의 양측에 위치하는 한 쌍의 주변 홀들로 이루어진 단위 리플렉터 패턴들을 복수개 포함한다.
일 실시예에 따라, 상기 (D) 단계는, 상기 주변 홀들 각각의 중간이 끊기도록 상기 메탈 패턴 프레임을 절단하여, 상기 중공 주변에 한 쌍의 리세스들이 서로 대향되게 형성된 메탈 리플렉터를 형성하는 것을 포함한다.
일 실시예에 따라, 상기 (B) 단계는, 상기 퀀텀닷 플레이트들 각각이 상기 중공들 각각에 수용되도록, 상기 퀀텀닷 플레이트들을 상기 베이스 시트에 부착하는 단계와, 상기 베이스 시트에 부착된 상기 퀀텀닷 플레이트들 각각에 상기 엘이디 칩들 각각을 부착하는 단계를 포함한다.
일 실시예에 따라, 상기 (B) 단계는 상기 엘이디 칩들을 상기 퀀텀닷 플레이트들에 부착하는 단계와, 상기 엘이디 칩들 각각이 부착된 퀀텀닷 플레이트들 각각을 상기 중공에 수용되도록 상기 베이스 시트에 부착하는 단계를 포함한다.
일 실시예에 따라, 상기 퀀텀닷 플레이트는 상기 중공들 각각의 일측을 통해 상기 베이스 시트에 부착되고, 상기 엘이디 칩들 각각에 형성된 전극패드들은 상기 중공들 각각의 반대측을 통해 외부로 나와 있다.
일 실시예에 따라, 상기 (D) 단계는, 상기 엘이디 패키지 플레이트가 상기 베이스 시트에 부착된 상태에서 상기 엘이디 패키지 플레이트를 타발하는 단계와, 상기 타발에 의해 상기 엘이디 패키지 플레이트로부터 분리된 퀀텀닷 엘이디 패키지들을 상기 베이스 시트로부터 떼어내는 단계를 포함한다.
본 발명의 일측면에 따른 퀀텀닷 엘이디 모듈 제조방법은, 퀀텀닷 엘이디 패키지들을 제조하는 단계; 벤더블 PCB를 준비하는 단계; 및 상기 퀀텀닷 엘이디 패키지들을 상기 벤더블 PCB에 실장하는 단계를 포함하며, 상기 퀀텀닷 엘이디 패키지들을 제조하는 단계는, (A) 복수개의 관통형 중공들을 갖는 메탈 패턴 프레임(metal patterned frame)을 준비하는 단계와, (B) 베이스 시트에 의해 일측이 막힌 중공들에 퀀텀닷 플레이트들 및 상기 퀀텀닷 플레이트들에 부착된 엘이디 칩들이 수용되어 있도록 하는 단계와, (C) 상기 엘이디 칩들과 상기 퀀텀닷 플레이트들을 상기 중공들 내에 고정시키는 수지부를 형성하여, 엘이디 패키지 플레이트를 제작하는 단계와, (D) 상기 엘이디 패키지 플레이트로부터 엘이디 칩, 퀀텀닷 플레이트 및 메탈 리플렉터를 포함하는 퀀텀닷 엘이디 패키지들을 분리하는 단계를 포함한다.
일 실시예에 따라, 상기 벤더블 PCB는 메탈 방열층과, 상기 제1 전극패드 및 상기 제2 전극패드에 대응되는 제1 전극 및 제2 전극이 형성된 전극층과, 상기 전극층과 메탈 방열층 사이에 개재된 중간층을 포함한다.
일 실시예에 따라, 상기 퀀텀닷 엘이디 패키지들을 상기 벤더블 PCB에 실장하는 단계는, (a)　상기 제1 전극과 상기 제2 전극 각각에 제1 솔더 크림 및 제2 솔더 크림을 도포하는 단계와, (b) 상기 제1 솔더 크림과 상기 제2 솔더 크림을 모두 덮도록 유동성 수지를 도포하는 단계와, (c) 상기 제1 전극패드와 상기 제1 전극 사이에 상기 제1 솔더 크림이 놓이고 상기 제2 전극패드와 상기 제2 전극 사이에 상기 제2 솔더 크림이 놓이도록, 상기 퀀텀닷 엘이디 패키지들을 상기 벤더블 PCB 상에 배치하는 단계와, (d) 상기 유동성 수지와 상8기 제1 솔더 크림과 상기 제2 솔더 크림을 가열하여, 상기 제1 전극패드와 상기 제1 전극 사이를 접합하는 제1 솔더부와, 상기 제2 전극패드와 상기 제2 전극 사이를 접합하는 제2 솔더부와, 상기 제1 솔더부에 의한 상기 제1 전극패드와 상기 제1 전극 사이의 접합 상태와 상기 제2 솔더부에 의한 상기 제2 전극패드와 상기 제2 전극 사이의 접합 상태를 보강하는 수지재 보강부를 형성하는 단계를 포함한다.
일 실시예에 따라, 상기 유동성 수지는 다수의 솔더볼들을 포함하며, 상기 (d) 단계의 가열에 의해 상기 솔더볼들이 상기 제1 솔더부와 상기 제2 솔더부 각각으로 모인다.
일 실시예에 따라, (a) 단계는, 상기 제1 전극을 노출시키는 제1 개구부와 상기 제2 전극을 노출시키는 제2 개구부가 형성된 1차 마스크를 상기 벤더블 PCB 상에 배치한 후에, 상기 제1 개구부와 상기 제2 개구부를 통해 상기 제1 솔더 크림과 상기 제2 솔더 크림을 도포하는 것을 포함한다.
일 실시예에 따라, 상기 (b) 단계는, 상기 1차 마스크를 게거한 후, 상기 제1 전극과 상기 제2 전극을 함께 노출시키는 개구부가 형성된 2차 마스크를 상기 벤더블 PCB 상에 배치한 후에, 상기 제1 솔더 크림과 상기 제2 솔더 크림을 모두 덮는 유동성 수지를 상기 개구부를 통해 도포하는 것을 포함한다.
일 실시예에 따라, 상기 (A) 단계는 메탈 플레이트에 패턴을 형성하는 것을 포함하며, 상기 패턴은, 상기 관통형 중공들 각각과 해당 관통형 중공의 양측에 위치하는 한 쌍의 기다란 주변 홀들로 이루어진 단위 리플렉터 패턴들을 복수개 포함한다.
일 실시예에 따라, 상기 (D) 단계는, 상기 주변 홀들 각각의 중간이 끊기도록 상기 패턴 프레임을 절단하여, 상기 중공 주변에 한 쌍의 리세스들이 서로 대향되게 형성된 메탈 리플렉터를 형성하는 것을 포함한다.
일 실시예에 따라, 상기 퀀텀닷 엘이디 모듈 제조방법은 상기 퀀텀닷 엘이디 패키지들을 상기 벤더블 PCB에 실장하는 단계 후에, 이웃하는 퀀텀닷 엘이디 패키지들의 이웃하는 메탈 리플렉터들 사이에 방열 물질을 채우는 단계를 더 포함한다.
일 실시예에 따라, 상기 이웃하는 메탈 리플렉터의 마주하는 측면들에는 서로 함께 하나의 공간을 형성하는 리세스들이 형성되고, 상기 공간에 상기 방열 물질이 채워진다.
일 실시예에 따라, 상기 이웃하는 메탈 리플렉터 사이의 갭에 의해 상기 공간을 측방으로 개방하는 개방부가 형성되고, 상기 방열 물질이 상기 개방부를 통해 상기 방열 리플렉터의 측면을 덮는 위치까지 확장된다.
일 실시예에 따라, 상기 방열 물질은 상기 공간의 하부를 통해 상기 엘이디 칩 및 상기 반사벽과 상기 벤더블 PCB 사이로 확장된다.
일 실시예에 따라, 상기 공간 내에는 하나 이상의 제너다이오드가 배치된다.
본 발명의 일측면에 따라, 외부 환경조건으로부터 퀀텀닷을 효과적으로 보호할 수 있고, 방열 성능이 우수하며, 콤팩트한 구조와 신뢰성을 갖는 퀀텀닷 엘이디 패키지가 구현된다.
또한, 본 발명은 PCB 및 그 PCB 상에 실장돈 복수의 퀀텀닷 엘이디 패키지들을 포함하는 퀀텀닷 엘이디 모듈에 있어서, 퀀텀닷 엘이디 패키지들의 열적 평형 상태로부터 크게 벗어나는 것을 방지하며, 이는 퀀텀닷 엘이디 패키지들의 수명 차 발생을 억제한다.
또한, 본 발명은 퀀텀닷 엘이디 패키지들이 실장되는 벤더블 PCB로 Al 벤더블 PCB 대신에 방열 성능이 좋은 Cu 벤더블 PCB를 이용하되, Cu 벤더블 PCB의 쉽게 휘어지는 성질로 인해, 퀀텀닷 엘이디 패키지가 쉽게 분리되는 문제점이 해결하였다.
도 1은 본 발명의 일 실시예예 따른 퀀텀닷 엘이디 패키지를 도시한 평면도이고,
도 2는 본 발명의 일 실시예예 따른 퀀텀닷 엘이디 패키지를 도시한 평면도이고,
도 3은 도 1의 A-A를 따라 취해진 단면도이고,
도 4는 퀀텀닷 플레이트의 한 예를 도시한 단면도이고,
도 5 내지 도 16은 본 발명의 일 실시예에 따른 퀀텀닷 엘이디 패키지 제조방법을 설명하기 위한 도면들이고,
도 17은 본 발명의 일 실시예에 따른 퀀텀닷 엘이디 모듈을 도시한 평면도이고,
도 18은 도 17의 B-B를 따라 취해진 단면도이고,
도 19는 17의 C-C 를 따라 취해진 단면도이고,
도 20 내지 도 25는 본 발명의 일 실시예에 따른 퀀텀닷 엘이디 모듈 제조를 위해 퀀텀닷 엘이디 패키지를 PCB에 실장하는 방법을 설명하기 위한 도면들이다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 일 실시예예 따른 퀀텀닷 엘이디 패키지를 도시한 평면도이고, 도 2는 본 발명의 일 실시예예 따른 퀀텀닷 엘이디 패키지를 도시한 저면도이며, 도 3은 도 1의 A-A를 따라 취해진 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시예에 따른 퀀텀닷 엘이디 패키지(1000)는 관통형 중공(1101)을 갖는 메탈 리플렉터(1100)와, 상기 중공의 상부에 수용된 퀀텀닷 플레이트(1200)와, 상기 중공(1101)의 하부에 수용되고, 상면이 상기 퀀텀닷 플레이트(1200)의 하부면에 결합된 엘이디 칩(1300)과, 상기 엘이디 칩(1300)의 하부면에 형성된 한 쌍의 전극패드(1400)들, 즉, 제1 전극패드(1401) 및 제2 전극패드(1402)와, 상기 중공(1101)을 채우도록 형성되어, 상기 엘이디 칩(1300) 및 상기 퀀텀닷 플레이트(1200)와 상기 메탈 리플렉터 (1100) 사이를 고정하는 수지부(1500)를 포함한다.
본 실시예에서, 상기 메탈 리플렉터(1100)는 방열 성능이 좋은 메탈로 이루어진다. 또한, 상기 메탈 리플렉터(1100)는 메탈 패턴 프레임(metal patterned frame)으로부터 절단, 분리된 것일 수 있다.
또한, 상기 메탈 리플렉터(1100)는 평면도로 볼 때 상기 중공(1101)을 기준으로 서로 반대되는 측면, 즉, 좌측면과 우측면 각각에 좌측과 우측을 향해 있는 한 쌍의 리세스(1102, 1102)와, 상기 좌측면과 우측면 각각에서 상기 리세스(1102) 각각을 한정하는 측면 돌기부(1103)들을 포함한다. 상기 측면 돌기부(1103)들은 상기 메탈 리플렉터(1100)의 양측면 각각에 한 쌍씩 총 2 쌍이 형성되며, 각 쌍의 측면 돌기부(1103, 1103)들에 의해 상기 리세스(1102) 각각이 형성된다. 다시 말해, 상기 메탈 리플렉터(1100)의 일 측면에 형성된 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에는 하나의 리세스(1102)가 형성되고, 그와 반대되는 상기 메탈 리플렉터(1100)의 타 측면에 형성된 다른 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에 다른 하나의 리세스(1102)가 형성된다.
상기 리세스(1102)들 각각은 상기 메탈 리플렉터(1100)의 상단으로부터 하단에 이르는 전 높이에 걸쳐 형성된다. 이와 같은 메탈 리플렉터(1100)들을 일열로 나란히 배열할 경우, 이웃하는 메탈 리플렉터(1100)들 사이에는 이웃하는 리세스(1102)들이 인접하게 되어, 메탈 리플렉터(1100)들의 상단으로부터 하단까지 이어지는 공간이 형성될 것이며, 이 공간은 이하 더 자세히 설명되는 바와 같은 방열 물질이 채워지는 공간으로 이용될 수 있다.
상기 퀀텀닷 플레이트(1200)는 이하 자세히 설명되는 바와 같이 제1 광투과판 제2 광투과판 사이에 퀀텀닷 층이 개재된 구조를 가질 수 있으며, 그 외의 다른 구조를 가질 수도 있다. 상기 퀀텀닷 플레이트(1200)는 상부면과 하부면을 포함한다.
자세히 도시하지는 않았지만, 상기 엘이디 칩(1300)은 p형 반도체층과 n형 반도체층 사이에 활성층을 포함하는 잘 알려진 반도체 적층 구조를 포함할 수 있다. 또한, 상기 엘이디 칩(1300)은 발광면을 형성하는 상부면과 그 반대편에 위치한 하부면을 포함한다. 상기 상부면은 상기 반도체 적층 구조가 성장되는 투명 사파이어 기판의 표면일 수 있다. 앞에서 언급한 바와 같이, 상기 제1 전극패드(1401)와 상기 제2 전극패드(1402)는 상기 엘이디 칩(1300)의 하부면에 형성된다. 상기 제1 전극패드(1401)와 상기 제2 전극패드(1402)가 상기 엘이디 칩(1300)의 하부면과 접하는 면들(상부면들)의 높이 레벨은 다를 수 있지만, 상기 제1 전극패드(1401)와 상기 제2 전극패드(1402)가 PCB의 전극들에 본딩되는 면들(하부면들)의 높이 레벨은 같은 것이 바람직하다. 또한, 상기 제1 전극패드(1401)와 상기 제2 전극패드(1402)는 상기 메탈 리플렉터(1100)의 하부면보다 아래로 더 나와 있다. 이를 위해, 상기 엘이디 칩(1300)의 하부가 상기 메탈 리플렉터(1100)의 하부면보다 아래로 더 돌출되어 있는 것이 바람직하다.
한편, 상기 퀀텀닷 플레이트(1200)의 상부면은 광 방출 표면이며, 상기 퀀텀닷 플레이트(1200)의 하부면은 상기 엘이디 칩(1300)의 광 방출 표면인 상부면이 부착되는 면이다. 이때, 상기 퀀텀닷 플레이트(1200)의 상부면과 하부면은 동일한 면적을 가지며, 상기 퀀텀닷 플레이트(1200)의 하부면 중 상기 엘이디 칩(1300)의 상부면과 접촉하는 면의 면적은 상기 퀀텀닷 플레이트(1200)의 상부면, 즉, 상기 퀀텀닷 플레이트(1200)의 발광 표면 면적보다 작게 정해진다. 상기 퀀텀닷 플레이트(1200)의 측면과 상기 중공(1101)의 내벽 사이에는 상부 갭이 존재하고, 상기 엘이디 칩(1300)의 측면과 상기 중공(1101)의 내벽 사이에는 상기 상부 갭보다 큰 하부 갭이 존재한다. 또한, 상기 퀀텀닷 플레이트(1200)의 상부면은 상기 메탈 리플렉터(1100)의 상부면과 동일 평면 상에 있다. 이는 퀀텀닷 엘이디 패키지(1000)의 발광 효율을 높임과 동시에 퀀텀닷 엘이디 패키지의 콤팩트한 구조를 가능하게 해준다.
한편, 유동성 수지가 상기 상부 갭과 하부 갭을 메우도록 상기 중공(1101)에 채워져서 전술한 수지부(1500)가 형성된다. 그리고, 상기 엘이디 칩(1300) 및 상기 퀀텀닷 플레이트(1200)와 상기 메탈 리플렉터(1100) 사이를 고정하는 역할을 한다. 또한, 상기 수지부(1500)는 TiO2또는 SiO2와 같은 반사 재료를 혼합한 수지가 상기 중공(1101)에 채워져 성형된 반사성 수지부, 더 구체적으로는, 수지 재질의 화이트월인 것이 바람직하다. 수지재 화이트 월은 상기 엘이디 칩(1300)의 측면에서 나온 광을 반사시켜 상기 광을 상기 퀀텀닷 플레이트(1200)를 통과할 수 있는 방향으로 유도한다. 반면, 상기 엘이디 칩(1300)의 상부면에서 나온 광 대부분은 상기 퀀텀닷 플레이트(1200)로 바로 향한다.
도 4는 전술한 퀀텀닷 플레이트의 한 예를 도시한 단면도로서, 전술한 퀀텀닷 플레이트(1200)의 일예를 도 4를 참조하여 설명하면 다음과 같다.
도 4를 참조하면, 퀀텀닷 플레이트(1200)는 제1 광투과판(1210) 및 제2 광투과판(1230)과, 상기 제1 광투과판(1210)과 상기 제2 광투과판(1230) 사이에 개재된 퀀텀닷층(1220)을 포함한다. 상기 퀀텀닷층(1220)은 입자 크기에 따라 광의 파장을 변환하는 퀀텀닷을 포함한다. 상기 퀀텀닷층(1220)은 예컨대 아크릴레이트(acrylate) 또는 에폭시 폴리머(epoxy polymer) 또는 이들의 조합과 같은 매트릭스 물질에 퀀텀닷을 혼합 또는 분산하여 형성된 것일 수 있다. 퀀텀닷은 지름이 수 나노미터(nm)인 반도체 나노 입자로 양자구속 혹은 양자 가둠 효과(Quantum Confinement Effect)와 같은 양자 역학(Quantum Mechanics)적 특성을 지니고 있다. 여기서, 양자구속 효과란 반도체 나노 입자의 크기가 작아짐에 따라 띠 간격 에너지(band gap energy)가 커지는(역으로 파장은 작아지는) 현상을 의미한다. 화학 합성 공정으로 만들어지는 퀀텀닷은 재료를 바꾸지 않고 입자 크기를 조절하는 것만으로도 원하는 색상을 구현할 수 있다. 퀀텀닷은 Ⅱ-Ⅵ족, Ⅲ-Ⅴ족 또는 Ⅳ족 물질일 수 있으며, 구체적으로 CdSe, CdTe, CdS, ZnSe, ZnTe, ZnS, InP, GaP, GaInP2, PbS, ZnO, TiO2, AgI, AgBr, Hg12,PbSe, In2S3, In2Se3, Cd3P2, Cd3As2 또는 GaAs일 수 있다. 또한, 퀀텀닷은 코어-쉘 구조(core-shell)를 가질 수 있다. 여기서, 코어(core)는 CdSe, CdTe, CdS, ZnSe,ZnTe, ZnS, HgTe 및 HgS로 이루어지는 그룹에서 선택된 어느 하나의 물질을 포함하고, 쉘(shell)은 CdSe, CdTe, CdS, ZnSe, ZnTe, ZnS, HgTe 및 HgS로 이루어지는 그룹에서 선택된 어느 하나의 물질을 포함할 수 있다.
상기 제1 광투과판(1210)은 용접성 또는 접합성이 좋은 투광성 재료, 바람직하게는, 글라스(glass) 재료로 형성될 수 있다. 상기 제1 광투과판(1210)은 상기 퀀텀닷층(1220)을 수용하는 캐비티(1211)를 상면에 포함할 수 있다. 상기 제1 광투과판(1210)의 상면에 상기 캐비티(1211)를 형성하기 위해 예를 들면 기계적 가공 공정, 화학적 가공 공정 및 조립 공정 등이 있다. 기계적 가공 공정은 그라인더(grinder)로 제1 광투과판(1210)의 상면을 깎아서 캐비티(1211)를 형성한다. 화학적 가공 공정은 에칭 용액과 마스크(mask)로 제1 광투과판(1210)의 상면을 식각하여 캐비티(1211)를 형성한다. 조립 공정은, 하나의 글라스 위에 여러 개의 작은 글라스들을 레이저로 용접하여 결합하되, 캐비티가 형성될 영역만 비워 놓음으로써, 상기 캐비티(1211)를 형성할 수 있다. 상기 캐비티(1211)에 퀀텀닷층(1220)이 수용된 상태에서 제2 광투과판(1230)이 상기 퀀텀닷층(1220)을 덮도록 상기 제1 광투광판(1210)의 상부면에 결합되어, 전술한 퀀텀닷 플레이트(1200)가 제작될 수 있다. 제1 광투과판(1210)과 상기 제2 광투과판(1230) 사이의 접합은 레이저장치(미도시됨)를 이용하여 미리 결정된 파장을 갖는 펨토 레이저 빔(femto laser beam)을 제1 광투과판(1210)과 제2 광투과판(1230)이 서로 만나는 영역을 따라 조사하는 것에 의해 달성될 수 있다. 상기 펨토 레이저 빔이 조사된 영역에서 제1 광투과판(1210)과 제2 광투과판(1230)이 융융된 후 굳어지고 이에 따라 1 광투과판(1210)과 상기 제2 광투과판(1230) 사이가 접합된다. 본 실시예에서는, 퀀텀닷층(1230)의 신뢰성 있는 밀봉을 위해, 제1 광투과판(1210)의 상면에 형성된 캐비티(1211)에 퀀텀닷층(1220)이 넣어지고, 제2 광투과판(1230)이 캐비티(1221)를 막도록 배치된 퀀텀닷 플레이트(1200)이 채용되지만, 캐비티 없이 두 광투과판 사이에 퀀텀닷층이 개재되는 구조 등 다양한 구조의 퀀텀닷 플레이트 채택될 수 있다.
이제 본 발명의 일 실시예에 따른 퀀텀닷 엘이디 패키지 제조방법에 대하여 설명한다.
먼저 도 5 및 도 6을 참조하면, 복수개의 관통형 중공(1101)들을 갖는 메탈 패턴 프레임(1100')이 준비된다. 이해의 편의를 위해 메탈 패턴 프레임의 일부가 확대적으로 도시되어 있다.
상기 메탈 패턴 프레임(1100')은 예컨대 알루미늄 또는 알루미늄 합금과 같이 열전도성과 반사성이 우수한 메탈 플레이트에 패턴을 형성함으로써 준비된다. 이때, 상기 패턴은 예컨대 식각과 같은 화학적 공정 또는 레이저 가공 의해 형성될 수 있다. 그리고, 상기 패턴은 행렬로 배열된 복수개의 단위 리플렉터 패턴(110')들을 포함할 수 있다. 도 5의 이점쇄선 사각형 안에 표시된 것과 같은 단위 리플렉터 패턴(110') 각각은 관통형 중공(1101)과 상기 관통형 중공(1101)의 양측에 위치하는 한 쌍의 주변 홀(1102', 1102')들을 포함한다. 가로 방향으로 이웃하는 단위 리플렉터 패턴(110')들 사이를 연결하는 한 쌍의 연결부(1103', 1103')들 사이에 상기 주변 홀(1102')들 각각이 형성된다. 상기 관통형 중공(1101)과 상기 주변 홀(1102')은 상기 메탈 패턴 프레임(1100')의 높이와 같은 깊이를 갖도록 상하 개방형으로 형성된다.
도 7 및 도 8을 참조하면, 투명 실리콘 재료로 형성된 베이스 시트(base sheet; 200)를 상기 메탈 패턴 프레임(1100')의 일측에 부착하여 상기 메탈 패턴 프레임(1100')의 중공(1101)들의 일측을 모두 막는다. 이에 의해, 상기 메탈 패턴 프레임(1100')의 중공(1101)들은, 베이스 시트(base sheet)에 의해 일측이 막히고, 반대편 타측 만이 개방된다. 이때, 상기 베이스 시트(200)는 투명 실리콘 시트일 수 있으며, 상기 베이스 시트(200)의 가장자리에는 상기 베이스 시트(200)를 팽팽하게 유지하기 위한 강성의 액자형 프레임(미도시됨)이 제공될 수 있다.
다음, 도 9 및 도 10을 참조하면, 상기 베이스 시트(200)에 의해 일측이 막힌 중공(1101)들 각각에 퀀텀닷 플레이트(1200)들 각각이 수용되도록, 상기 중공(1101)들을 통해 상기 퀀텀닷 플레이트(1200)들이 상기 베이스 시트(200)의 표면에 부착된다. 다음, 도 11 및 도 12를 참조하면, 상기 베이스 시트(200)에 부착된 상기 퀀텀닷 플레이트(1200)들 각각에 엘이디 칩(1300)들 각각이 부착된다. 상기 퀀텀닷 플레이트(1200)는 앞에서 설명한 것과 같은 구성을 가질 수 있다. 상기 엘이디 칩(1300)은 앞에서 설명한 바와 같이, 전극패드들, 즉, 제1 도전형 반도체층과 연결된 제1 전극패드(1401)와 제2 도전형 반도체층과 연결된 제2 전극패드(1402)를 일면에 구비하며, 그 반대측 타면은 발광면이다. 상기 엘이디 칩(1300)의 발광면은 퀀텀닷 플레이트(1200)와 접하며, 상기 제1 전극패드(1401) 및 상기 제2 전극패드(1402)는 상기 중공(1101) 밖으로 나와 돌출된다. 이를 위해, 퀀텀닷 플레이트(1200)의 두께와 엘이디 칩(1300)의 두께와 제1 또는 제2 전극패드(1401 또는 1402; 통칭하여 1400)의 두께의 합은 상기 중공(1101)의 깊이보다 크게 정해진다.
위에서는 퀀텀닷 플레이트를 베이스 시트에 먼저 부착하고 그 다음 엘이디 칩을 퀀텀닷 플레이트에 부착하지만, 베이스 시트에 부착하기 전에, 먼저 퀀텀닷 플레이트에 엘이디 칩을 부착하고, 그 엘이디 칩이 부착된 퀀텀닷 플레이트를 상기 중공 내에 넣으면서 베이스 시트에 부착할 수도 있다.
다음 도 13 및 도 14를 참조하면, 상기 엘이디 칩(1300)들 각각과 상기 퀀텀닷 플레이트(1200)들 각각을 상기 중공들 내에 고정시키는 수지부(1500)가 형성되며, 그 결과로, 복수개의 중공들을 포함하는 메탈 패턴 프레임(1100')과, 그 중공들 각각에 수용된 엘이디 칩(1300) 및 퀀텀닷 플레이트(1200)와, 상기 엘이디 칩(1300) 및 퀀텀닷 플레이트(1200)를 메탈 패턴 프레임(1100')에 고정하는 수지부(1500)를 포함하는 하나의 엘이디 패키지 플레이트(1000')의 제작이 완료될 수 있다. 상기 수지부(1500)는 TiO2또는 SiO2와 같은 반사 재료를 혼합한 수지, 바람직하게는, 에폭시 수지를 상기 중공에 채워 성형한 수지재의 화이트월(white wall)일 수 있다. 상기 수지부(1500)는 베이스 시트(200)와 접하는 형성되는 면이 그 베이스 시트(200)와 접하는 메탈 리플렉터 의 일면 및 퀀텀닷 플레이트(1200)의 일면과 동일 평면 상에 있다. 그리고, 메탈 리플렉터의 반대면과 수지부(1500)의 반대면이 동일 평면 상에 있으며, 엘이디 칩(1300)에 형성된 전극패드(1401, 1402; 통칭하여 1400)들은 상기 수지부(1500)의 반대면보다 돌출되어 있다.
이와 같이 엘이디 패키지 플레이트(1000')의 제작이 완료되면, 도 15 및 도 16에 도시된 바와 같이, 상기 엘이디 패키지 플레이트(1000'; 도 13 및 도 14 참조)를 타발 가공으로 절단하여, 상기 엘이디 패키지 플레이트(1000'; 도 13 및 도 14 참조)로부터 복수개의 퀀텀닷 엘이디 패키지(1000)들을 분리한다. 분리된 퀀텀닷 엘이디 패키지(1000)들 각각은 엘이디 칩(1300), 퀀텀닷 플레이트(1200) 및 메탈 리플렉터(1100)를 포함한다. 상기 엘이디 패키지 플레이트(1000' 도 13 및 도 14 참조)로부터 여러 개의 퀀텀닷 엘이디 패키지(1000)를 분리하는 작업은 상기 엘이디 패키지 플레이트(1000'; 도 13 및 도 14 참조)가 상기 베이스 시트(200)에 부착된 상태에서 상기 엘이디 패키지 플레이트(1000': 도 13 및 도 14 참조)를 타발함으로써 수행된다. 상기 타발에 의해 상기 엘이디 패키지 플레이트로(1000': 도 13 및 도 14 참조)부터 분리된 퀀텀닷 엘이디 패키지(1000)들은 상기 베이스 시트(200)에 그대로 붙어 유지되고 있다. 따라서, 퀀텀닷 엘이디 패키지(1000)들을 상기 베이스 시트(200)로부터 떼어내는 작업이 추가로 수행될 수 있다.
상기 엘이디 패키지 플레이트(1000': 도 13 및 도 14 참조)로부터 퀀텀닷 엘이디 패키지(1000)들을 분리하는 타발 공정에서, 상기 주변 홀(1102'; 도 13 및 도 14 참조)들 각각의 중간이 끊기도록 상기 메탈 패턴 프레임(1100'; 도 13 및 도 14 참조)이 절단된다. 다시 말해, 가로 방향으로 이웃하는 단위 리플렉터 패턴들 사이를 연결하는 연결부(1103')들 사이에 상기 주변 홀(1102'; 도 13 및 도 14 참조)들 각각이 형성되는데, 상기 절단에 의해 상기 연결부(1103')들 각각의 중간이 절단되어, 상기 주변 홀들 각각이 끊기며, 이에 의해, 상기 수지부(1500)가 채워져 있는 중공 주변에 한 쌍의 리세스(1102)들과 상기 리세스(1102)들을 한정하는 측면 돌기부(1103)들이 형성된다. 이때, 상기 측면 돌기부(1103)는 상기 연결부(1103')의 중간이 절단되고 남은 부분이다.
앞에서 언급한 바와 같이, 상기 측면 돌기부(1103)들은 상기 메탈 리플렉터(1100)의 양측면 각각에 한 쌍씩 총 2 쌍이 형성되며, 각 쌍의 측면 돌기부(1103, 1103)들에 의해 상기 리세스(1102) 각각이 형성된다. 다시 말해, 상기 메탈 리플렉터(1100)의 일 측면에 형성된 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에는 하나의 리세스(1102)가 형성되고, 그와 반대되는 상기 메탈 리플렉터(1100)의 타 측면에 형성된 다른 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에 다른 하나의 리세스(1102)가 형성된다.
이제 전술한 퀀텀닷 엘이디 패키지(1000)들을 이용하여 제작될 수 있는 퀀텀닷 엘이디 모듈에 대해 설명한다.
도 17는 본 발명의 일 실시예에 따른 퀀텀닷 엘이디 모듈을 도시한 평면도이고, 도 18은 도 17의 B-B를 따라 취해진 단면도이며, 도 19는 도 17의 C-C를 따라 취해진 단면도이다.
도 17 내지 도 19를 참조하면, 본 실시예에 따른 퀀텀닷 엘이디 모듈은 벤더블 PCB(2000)와, 상기 벤더블 PCB(2000) 상에 어레이된 복수개의 퀀텀닷 엘이디 패키지(1000)들을 포함한다.
상기 벤더블 PCB(2000)는 상기 벤더블 PCB는 Cu 또는 Cu 합금으로 형성된 된 메탈 방열층(2010)과, 퀀덤닷 엘이디 패키지(1000)의 제1 및 제2 전극패드(1401, 1402; 통칭하여 1400)에 대응되는 제1 및 제2 전극(2051. 2052)이 형성된 전극층(2050)과, 상기 전극층(2050)과 메탈 방열층(2010) 사이에 개재된 중간층(2030)을 포함한다. 그리고, 상기 중간층(2030)은 전기 절연성 코어층(2032)과 메탈 방열층(2010) 사이에 개재된 제1 접착제층(2031)과, 상기 전기 절연성 코어층(2032)과 상기 전극층(2050) 사이에 개재된 제2 접착제층(2033)을 포함한다. 본 실시예에 있어서는, 상기 Cu 벤더블 PCB(2000)가 Cu 합금으로 된 0.5 mm 두께의 메탈 방열층(2010)과, 상기 메탈 방열층(2010) 상에 10 ㎛ 두께로 적용된 제1 접착제층(2031)과, 상기 제1 접착제층(2031) 상에 25 ㎛ 두께의 PI 필름층으로 적용된 전기 절연성 코어층(2032)과, 상기 전기 절연성 코어층(2032) 상에 10 ㎛ 두께로 제공된 제2 접착제층(2033)과, 상기 제2 접착제층(2033) 상에 제공된 Cu 또는 Cu 합금 재질의 전극층(2050)을 포함한다.
Cu 합금으로 형성된 된 메탈 방열층(2010)을 베이스로 하는 Cu 벤더블 PCB는 나머지 조건은 동일하되 Al 합금을 베이스로 하는 벤더블 PCB와 비교할 때 거의 모든 면에서 우수한 장점을 갖는다. 특히, Al 합금을 메탈 방열층으로 하는 Al 벤더블 PCB를 이용하는 경우, Al 벤더블 PCB 상에 실장된 퀀텀닷 엘이디 패키지의 퀀텀닷 플레이트에는 나쁜 방열 특성으로 인해 심각한 갈변 현상이 일어나지만, 본 실시예에서와 같이, Cu 벤더블 PCB(2000)를 이용하는 경우, 우수한 방열 특성으로 인해, 퀀텀닷 플레이트의 갈변 현상을 막을 수 있었다. 반면, Cu 벤더블 PCB(2000) 적용시, Cu 벤더블 PCB의 쉽게 휘어지는 성질로 인해, 퀀텀닷 엘이디 패키지(1000)가 Cu 벤더블 PCB(2000)로부터 쉽게 탈락될 수 있는데, 이를 보완하기 위해, 퀀텀닷 엘이디 패키지(1000)의 전극패드(1400)들과 Cu 벤더블 PCB(2000)의 전극들(2051, 2052; 통칭하여 205) 사이의 결합력을 보강해주는 추가적인 구조가 더 제공되며, 이와 같은 구조 및 그 구조를 구현하는 방법에 대해서는 이하에서 좀 더 구체적으로 설명하기로 한다.
앞에서 언급한 바와 같이, 상기 벤더블 PCB(2000) 상에는 복수개의 퀀텀닷 엘이디 패키지(1000)가 어레이되되, 각 퀀텀닷 엘이디 패키지(1000)는 관통형 중공(1101)을 갖는 메탈 리플렉터(1100)와, 상기 중공(1101)의 상부에 수용된 퀀텀닷 플레이트(1200)와, 상기 중공(1101)의 하부에 수용되고, 상면이 상기 퀀텀닷 플레이트(1200)의 하부면에 부착된 엘이디 칩(1300)과, 상기 엘이디 칩(1300)의 하부면에 형성되며, 상기 메탈 리플렉터(1100)의 하부면보다 더 아래로 돌출된 제1 전극패드(1401) 및 제2 전극패드(1402)와, 상기 중공(1101)에 형성되어, 상기 엘이디 칩(1300) 및 상기 퀀텀닷 플레이트(1200)와 상기 메탈 리플렉터(1100) 사이를 고정하는 반사성 수지부(1500)를 포함한다.
[이때, 상기 메탈 리플렉터(1100)는 서로 반대되는 양 측면들 각각에 리세스(1102)가 형성된다. 그리고, 이웃하는 두 퀀텀닷 엘이디 패키지(1000)들의 두 메탈 리플렉터(1100)들의 리세스(1102)들이 인접하게 되어, 방열 물질(1700)이 채워지는 공간을 형성한다. 상기 이웃하는 메탈 리플렉터(1100) 사이에는 일정 크기의 갭(g)을 두며, 이 갭으로 인해, 상기 방열 물질(1700)이 채워지는 공간을 측방으로 개방하는 개방부가 형성되고, 상기 방열 물질(1700)은 상기 갭에 의한 개방부를 통해 상기 메탈 리플렉터(1100)의 측면을 덮는 위치까지 확장될 수 있다. 그리고, 상기 방열 물질(1700)은 상기 공간의 하부를 통해 상기 엘이디 칩(1300) 및 상기 메탈 리플렉터(1100)와 상기 벤더블 PCB(2000) 사이로 확장될 수 있다. 측면 돌기부(1103)들은 상기 메탈 리플렉터(1100)의 양측면 각각에 한 쌍씩 총 2 쌍이 형성되며, 각 쌍의 측면 돌기부(1103, 1103)들에 의해 상기 리세스(1102) 각각이 형성된다. 다시 말해, 상기 메탈 리플렉터(1100)의 일 측면에 형성된 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에는 하나의 리세스(1102)가 형성되고, 그와 반대되는 상기 메탈 리플렉터(1100)의 타 측면에 형성된 다른 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에 다른 하나의 리세스(1102)가 형성된다.
또한, 상기 공간 내에는 하나 이상의 제너다이오드(3000)가 배치된다. 본 실시예에 있어서는, 인접하는 두개의 퀀텀닷 엘이디 패키지(1000)의 두 엘이디 칩(1300)들을 모두 보호할 목적으로 두 퀀덤닷 엘이디 패키지(1000) 사이의 한 공간에 두개의 제너다이오드(3000)가 배치된다.
또한, 본 실시예에 따른 퀀텀닷 엘이디 모듈은 제1 전극패드(1401)와 제1 전극(2051) 사이를 접합하는 제1 솔더부(4001)와, 제2 전극패드(1402)와 제2 전극(2052) 사이를 접합하는 제2 솔더부(4002)와, 상기 제1 솔더부(4001)에 의한 상기 제1 전극패드(1401)와 상기 제1 전극(2051) 사이의 접합 상태와 상기 제2 솔더부(4002)에 의한 상기 제2 전극패드(1402)와 상기 제2 전극(2052) 사이의 접합 상태를 보강하는 수지재 보강부(4003)를 더 포함한다. 상기 수지재 보강부(4003)는 앞에서 언급한 바와 같이 Cu 벤더블 PCB(2000) 의 잘 휘어지는 성질 및 그로 인한 제1 솔더부(4001) 및/또는 제2 솔더부(4002)의 손상으로 인해 퀀텀닷 엘이디 패키지(1000)가 잘 탈락되는 문제점을 보완 또는 제거해준다.
이때, 한 덩어리의 수지재 보강부(4003) 내에 상기 제1 솔더부(4001)와 상기 제2 솔더부(402)가 모두 함께 매립된다. 더 나아가, 한 덩어리의 수지재 보강부(4003) 내에는 제1 전극패드(1401), 제1 전극(2051) 및 제1 솔더부(4001)와, 제2 전극패드(1402), 제2 전극(2052) 및 제2 솔더부(4002)가 함께 매립된다. 이에 의해, 상기 수지재 보강부(4003)는 제1 솔더부(4001)에 의한 제1 전극패드(1401)와 제1 전극(2501)의 접합 상태와 제2 솔더부(4002)에 의한 제2 전극패드(1402)와 제2 전극(2052)의 접합 상태를 보다 신뢰성 있게 보강할 수 있다.
이때, 상기 수지재 보강부(4003)는 솔더볼(4004)들이 혼합되어 있는 수지 재료, 바람직하게는, 에폭시 수지 재료에 의해 형성되고, 상기 제1 솔더부(4001)와 상기 제2 솔더부(4002)는 솔더 크림에 의해 형성되는데, 수지 재료와 솔더 크림에 열을 가하면, 솔더 크림이 용융 후 굳어져 상기 제1 솔더부(4001)와 상기 제2 솔더부(4002)가 되고, 상기 에폭시 수지 재료는 용융 후 굳어져 상기 제1 솔더부(4001)와 상기 제2 솔더부(4002)를 보강하는 수지재 보강부(4003)가 된다. 상기와 같이 열을 가하는 동안, 수지 재료에 포함된 다수의 솔더볼(4004)들은 상기 제1 솔더부(4001)와 상기 제2 솔더부(4002) 각각에 가까워지는 방향으로 유동하여, 제1 솔더부(4001)와 제2 솔더부(4002) 각각에 모여 있게 되며, 이에 의해, 제1 전극패드(1401)와 제1 전극(2051) 사이의 접합성 및 제2 전극패드(1402)와 제2 전극(2052) 사이의 접합성은 보다 더 좋아진다.
이제 전술한 퀀텀닷 엘이디 모듈을 제조하는 방법에 대해 설명한다.
먼저, Cu 또는 Cu 합금 재질의 메탈 방열층을 베이스로 하는 벤더블 PCB(2000)와 상기 벤더블 PCB(2000)에 실장되는 복수의 퀀텀닷 엘이디 패키지(1000)들이 준비된다. 퀀텀닷 엘이디 패키지(1000)는 위에서 이미 설명한 방법과 동일한 방법으로 제조된다. 그리고, 상기 벤더블 PCB(2000)는 앞에서 설명한 바와 같이 메탈 방열층과, 퀀텀닷 엘이디 패키지(1000)의 제1 전극패드(1401) 및 상기 제2 전극패드(1402)에 대응되는 제1 전극(2051) 및 제2 전극(205)이 형성된 전극층과, 상기 전극층과 메탈 방열층 사이에 개재된 중간층을 포함하도록 준비된다.
상기 퀀텀닷 엘이디 패키지(1000)들을 상기 벤더블 PCB(2000)에 실장하는 단계는 도 20 내지 도 25에 도시된 바와 같이 수행된다.
먼저 도 20을 참조하면, 제1 전극(2051)을 노출시키는 제1 개구부(501)와 제2 전극(2052)을 노출시키는 제2 개구부(502)가 각각 형성된 1차 마스크(500)를 벤더블 PCB(2000) 상에 배치한다.
다음, 도 21을 참조하면, 상기 제1 개구부(501)와 상기 제2 개구부(502)를 통해 상기 제1 솔더 크림(4001')과 상기 제2 솔더 크림(4002')을 상기 제1 전극(2051)과 상기 제2 전극(2052)에 도포한다. 제1 솔더 크림(4001')과 제2 솔더 크림(4002')이 제1 전극(2051)과 제2 전극(2052)에 각각 도포되어 있음을 보여주기 위해 다른 도면 부호로 표시하였지만, 실제로는 제1 솔더 크림(4001')과 제2 솔더 크림(4002') 모두, 1차 마스크(500) 상으로 도포되는 솔더 크림의 일부분들로서, 제1 개구부(501; 도 20 참조)를 통해 제1 전극(2051) 상에 도포되는 솔더 크림의 일부를 제1 솔더 크림(4001')이라 하고, 제2 개구부(502; 도 20 참조)를 통해 제2 전극(2052) 상에 도포되는 솔더 크림의 일부를 제2 솔더 크림(4002')이라 한다.
다음 상기 1차 마스크(500)를 제거한 후, 도 22에 도시된 바와 같이, 상기 제1 전극(2051) 및 상기 제1 전극(2051) 상의 제1 솔더 크림(4001')과 상기 제2 전극(2052) 및 상기 제2 전극(2052) 상의 제2 솔더 크림(4002')을 모두 노출시키는 확장 개구부(601)가 형성된 2차 마스크(600)를 상기 벤더블 PCB(2000) 상에 배치한다.
다음, 도 23을 참조하면, 상기 제1 솔더 크림(4001')과 상기 제2 솔더 크림(4002')을 모두 덮도록 유동성 수지(4003')를 상기 확장 개구부(601; 도 22 참조)를 통해 도포한다. 이때, 상기 유동성 수지(4003')에는 미세 크기를 갖는 다수의 솔더볼(4004)이 섞여 있다. 그리고 상기 유동성 수지(4003')는 에폭시 수지인 것이 바람직하다.
다음, 도 24을 참조하면, 2차 마스크가 제거되고, 제1 전극패드(1401)와 제1 전극(2501) 사이에 상기 제1 솔더 크림(4001')이 개재되고 제2 전극패드(1402)와 제2 전극(2502) 사이에 상기 제2 솔더 크림(4002')이 개재되도록, 상기 퀀텀닷 엘이디 패키지(1000)를 상기 벤더블 PCB(2000) 상에 배치한다.
다음, 상기 유동성 수지(4003')와 상기 제1 솔더 크림(4001')과 상기 제2 솔더 크림(4002')을 가열한다. 이러한 가열에 의해, 도 25에 도시된 것과 같이 퀀텀닷 엘이디 패키지(1000)가 벤더블 PCB(2000) 상에 접합 실장되어 있는 퀀텀닷 엘이디 모듈의 제작이 완료된다. 상기 가열에 의해, 상기 제1 솔더 크림은 상기 제1 전극패드(1401)와 상기 제1 전극(2051) 사이를 전기적으로 연결하면서 접합하는 제1 솔더부(4001)가 되고, 상기 제2 솔더 크림은 상기 제2 전극패드(1402)와 상기 제2 전극(2052) 사이를 전기적으로 연결하면서 접합하는 제2 솔더부(4002)가 된다. 또한, 상기 제1 솔더 크림과 상기 제2 솔더 크림을 모두 덮도록 도포된 수지는 상기 가열에 의해 상기 제1 솔더부(4001)에 의한 상기 제1 전극패드(1401)와 상기 제1 전극(2051) 사이의 접합 상태와 상기 제2 솔더부(4002)에 의한 상기 제2 전극패드(1402)와 상기 제2 전극(2052) 사이의 접합 상태를 보강하는 수지재 보강부(4003)가 된다. 또한, 상기 가열이 이루어지는 동안 상기 수지에 섞여 있던 솔더볼(4004)들이 상기 제1 솔더부(4001)와 상기 제2 솔더부(4002) 각각으로 가까이 모여, 상기 제1 솔더부(4001)에 의한 상기 제1 전극패드(1401)와 상기 제1 전극(2501) 사이의 접합 상태와 상기 제2 솔더부(4002)에 의한 상기 제2 전극패드(1402)와 상기 제2 전극(2052) 사이의 접합 상태를 더욱 신뢰성 있게 해준다.
[이와 같이 퀀텀닷 엘이디 패키지(1000)들을 벤더블 PCB(2000) 상에 실장하면, 퀀텀닷 엘이디 패키지(1000)들이 벤더블 PCB(2000) 상에 1열 이상의 열로 어레이 된다. 도 17에 잘 도시된 메탈 리플렉터(1100)의 사다리 형상에 의해, 메탈 리플렉터(1100)의 좌우 양측 면에는 리세스(1102)가 각각 형성된다. 이웃하는 두 퀀텀닷 엘이디 패키지(1000)들의 두 방열 리플렉터(1100)들의 리세스(1102)들이 인접하게 되어, 방열 물질(1700) 이 채워지는 채움 공간이 형성된다. 상기 이웃하는 메탈 리플렉터 사이에는 일정 크기의 갭을 두며, 이 갭으로 인해, 상기 방열 물질이 채워지는 채움 공간을 측방으로 개방하는 개방부가 형성된다. 이때, 상기 채움 공간 내에 하나 이상의 제너다이오드(3000)가 배치된다. 그리고, 상기 채움 공간에는 채워지는 방열 물질은 메탈 리플렉터 사이의 갑에 의한 개방부를 통해 상기 메탈 리플렉터(1100)의 측면을 덮는 위치까지 확장될 수 있다. 그리고, 상기 방열 물질(1700)은 상기 공간의 하부를 통해 상기 엘이디 칩(1300) 및 상기 메탈 리플렉터(1100)과 상기 벤더블 PCB(2000) 사이로 확장될 수 있다. 측면 돌기부(1103)들은 상기 메탈 리플렉터(1100)의 양측면 각각에 한 쌍씩 총 2 쌍이 형성되며, 각 쌍의 측면 돌기부(1103, 1103)들에 의해 상기 리세스(1102) 각각이 형성된다. 다시 말해, 상기 메탈 리플렉터(1100)의 일 측면에 형성된 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에는 하나의 리세스(1102)가 형성되고, 그와 반대되는 상기 메탈 리플렉터(1100)의 타 측면에 형성된 다른 한 쌍의 측면 돌기부(1103, 1103)에 의해 그들 사이에 다른 하나의 리세스(1102)가 형성된다.
상기 방열 물질(1700)은 방열 도료 또는 방열 수지일 수 있다. 방열 물질은 2W/mK 이상의 제품이 이용되며, 반사율 88% 이상, 내구온도 120℃ 이상이 선호된다.
메탈 리플렉터 대신에 PPA, PCT 또는 EMC와 같은 다른 방열 재료로 형성된 방열 리플렉터가 이용될 수 있다. 방열 리플렉터, 특히, 메탈 리플렉터와 금속을 베이스로 하는 PCB 사이의 접합은 엘이디 칩에서 발생한 열은 방열 리플렉터와 PCB의 방열 재료를 통해 빨리 외부로 빠져 나갈 수 있고, 이에 의해, 열에 의한 엘이디 칩 및 그와 연결된 회로에 대한 대미지를 최소화할 수 있다. 벤더블 PCB는 Cu 또는 Cu 합금을 메탈 방열층으로 이용하는 것이 선호되지만, Al/CEM/FR4/BT 등을 포함하는 다른 구조가 채택될 수도 있다. 리세스를 포함하는 메탈 리플렉터 구조, 즉, 사다리 형태의 구조는 퀀텀닷 엘이디 패키지들 사이에 열평형 또는 열균형을 보장하는 방열 물질이 채워지는 공간을 확보해준다. 더 나아가, 그 공간이 제너다이오드의 설치 공간으로도 이용될 수 있다. 모듈에 있어서, 이웃하는 퀀텀닷 엘이디 패키지 사이의 이격 거리, 더 구체적으로는, 이웃하는 메탈 리플렉터간의 이격 거리가 500um 이상으로 유지되는 것이 바람직하다. 앞에서 언급한 바와 같이, 방열 도료와 같은 방열 물질 적용에 의해, 퀀텀닷 엘이디 패키지 간에 발생되는 열편차가 감소된다.
1000: 퀀텀닷 엘이디 패키지
1100: 메탈 리플렉터(방열 리플렉터)
1200: 퀀텀닷 플레이트
1300: 엘이디 칩
1101: 중공
1400, 1401, 1402: 전극패드
1500: 수지부

Claims (20)

  1. 내측으로 관통형 중공을 갖는 리플렉터;
    상기 중공의 상부에 수용된 퀀텀닷 플레이트;
    상기 중공의 하부에 수용되고, 상기 퀀텀닷 플레이트의 하부면에 위치하며, 하면에 전극패드들이 형성된 엘이디 칩; 및
    상기 중공에 형성되며, 상기 엘이디 칩 및 상기 퀀텀닷 플레이트의 측면들과 상기 관통형 중공의 내벽 사이에 충진되며, 상기 엘이디 칩 및 상기 퀀텀닷 플레이트와 상기 리플렉터 사이를 고정하는 수지부;를 포함하며,
    상기 리플렉터는 외측으로 적어도 두 개 이상의 측면 돌기부들이 형성되며, 상기 측면 돌기부들에 의해 리세스가 형성되며, 상기 측면 돌기부들은 상기 리플렉터의 서로 반대되는 양 측면들 각각에 대응되게 형성된 것을 특징으로 하는 퀀텀닷 엘이디 패키지.
  2. 삭제
  3. 청구항 1에 있어서, 상기 퀀텀닷 플레이트의 상부면은 상기 리플렉터의 상부면과 동일 평면 상에 있는 것을 특징으로 하는 퀀텀닷 엘이디 패키지.
  4. 청구항 1에 있어서, 상기 전극패드들은 상기 리플렉터의 하부면보다 아래로 돌출되어 형성된 것을 특징으로 하는 퀀텀닷 엘이디 패키지.
  5. 청구항 1에 있어서, 상기 엘이디 칩의 하부면은 상기 리플렉터의 하부면보다 낮게 위치하는 것을 특징으로 하는 퀀텀닷 엘이디 패키지.
  6. 청구항 1에 있어서, 상기 리플렉터는 메탈 패턴 프레임(metal patterned frame)으로부터 분리된 메탈 리플렉터인 것을 특징으로 하는 퀀텀닷 엘이디 패키지.
  7. 청구항 1에 있어서, 상기 수지부는 반사 재료를 포함하는 것을 특징으로 하는 퀀텀닷 엘이디 패키지.
  8. 청구항 1에 있어서, 상기 퀀텀닷 플레이트의 발광 표면 면적은 상기 엘이디 칩과의 접촉 면적보다 큰 것을 특징으로 하는 퀀텀닷 엘이디 패키지.
  9. 벤더블 PCB; 및
    상기 벤더블 PCB 상에 어레이되며, 각각이 내측으로 관통형 중공을 갖는 리플렉터와, 상기 중공의 상부에 수용된 퀀텀닷 플레이트와, 상기 중공의 하부에 수용되고, 상기 퀀텀닷 플레이트의 하부면에 위치하며, 하면에 제1 전극패드 및 제2 전극패드가 형성된 엘이디 칩과, 상기 중공에 형성되며, 상기 엘이디 칩 및 상기 퀀텀닷 플레이트의 측면들과 상기 관통형 중공의 내벽 사이에 충진되며, 상기 엘이디 칩 및 상기 퀀텀닷 플레이트와 상기 리플렉터 사이를 고정하는 수지부를 포함하는, 복수개의 퀀텀닷 엘이디 패키지를 포함하며,
    상기 리플렉터는 외측으로 적어도 두 개 이상의 측면 돌기부들이 형성되며, 상기 측면 돌기부들에 의해 리세스가 형성되고, 이웃하는 상기 리플렉터들의 리세스들이 인접하여 방열 물질이 채워지는 공간이 형성되며, 여기서 상기 측면 돌기부들은 상기 리플렉터의 서로 반대되는 양 측면들 각각에 대응되게 형성되는 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  10. 삭제
  11. 청구항 9에 있어서, 상기 이웃하는 리플렉터 사이의 갭에 의해 상기 공간을 측방으로 개방하는 개방부가 형성되고, 상기 방열 물질이 상기 개방부를 통해 상기 리플렉터의 측면을 덮는 위치까지 확장되는 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  12. 청구항 9에 있어서, 상기 방열 물질은 상기 공간의 하부를 통해 상기 엘이디 칩 및 상기 리플렉터의 측면과 상기 벤더블 PCB 사이로 확장되는 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  13. 청구항 9에 있어서, 상기 공간 내에는 하나 이상의 제너다이오드가 배치되는 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  14. 청구항 9에 있어서, 상기 벤더블 PCB는 Cu 또는 Cu 합금으로 된 메탈 방열층과, 상기 제1 전극패드 및 상기 제2 전극패드에 대응되는 제1 전극 및 제2 전극이 형성된 전극층과, 상기 전극층과 메탈 방열층 사이에 개재된 중간층을 포함하는 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  15. 청구항 9에 있어서, 상기 제1 전극패드 및 상기 제2 전극패드는 상기 리플렉터의 하부면보다 아래로 돌출되어 형성된 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  16. 청구항 14에 있어서, 상기 제1 전극패드와 상기 제1 전극 사이를 접합하는 제1 솔더부와, 상기 제2 전극패드와 상기 제2 전극 사이를 접합하는 제2 솔더부와, 상기 제1 솔더부에 의한 상기 제1 전극패드와 상기 제1 전극사이의 접합 상태와 상기 제2 솔더부에 의한 상기 제2 전극패드와 상기 제2 전극 사이의 접합 상태를 보강하는 수지재 보강부를 더 포함하는 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  17. 청구항 16에 있어서, 상기 수지재 보강부 내에 상기 제1 솔더부와 상기 제2 솔더부가 모두 함께 매립되어 있는 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  18. 청구항 16에 있어서, 상기 수지재 보강부는 솔더볼들이 혼합되어 있는 수지 재료에 의해 형성되고, 상기 제1 솔더부와 상기 제2 솔더부는 솔더 크림에 의해 형성된 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  19. 청구항 9에 있어서, 상기 리플렉터는 메탈 패턴 프레임(metal patterned frame)으로부터 분리된 메탈 리플렉터인 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
  20. 청구항 9에 있어서, 상기 퀀텀닷 플레이트의 발광 표면 면적은 상기 엘이디 칩과의 접촉 면적보다 큰 것을 특징으로 하는 퀀텀닷 엘이디 모듈.
KR1020180109557A 2018-09-13 2018-09-13 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈 KR102555238B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180109557A KR102555238B1 (ko) 2018-09-13 2018-09-13 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈
PCT/KR2019/002823 WO2020054933A1 (ko) 2018-09-13 2019-03-12 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈
US16/632,513 US11011689B2 (en) 2018-09-13 2019-03-12 Quantum dot LED package and quantum dot LED module including the same
JP2019088399A JP6636199B1 (ja) 2018-09-13 2019-05-08 量子ドットｌｅｄパッケージ及びそれを含む量子ドットｌｅｄモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180109557A KR102555238B1 (ko) 2018-09-13 2018-09-13 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈

Publications (2)

Publication Number Publication Date
KR20200030831A KR20200030831A (ko) 2020-03-23
KR102555238B1 true KR102555238B1 (ko) 2023-07-14

Family

ID=69183687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180109557A KR102555238B1 (ko) 2018-09-13 2018-09-13 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈

Country Status (4)

Country Link
US (1) US11011689B2 (ko)
JP (1) JP6636199B1 (ko)
KR (1) KR102555238B1 (ko)
WO (1) WO2020054933A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424214B1 (en) * 2019-10-10 2022-08-23 Meta Platforms Technologies, Llc Hybrid interconnect for laser bonding using nanoporous metal tips
JP7189451B2 (ja) * 2020-06-30 2022-12-14 日亜化学工業株式会社 発光モジュール、液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101696379B1 (ko) * 2015-08-17 2017-01-16 주식회사 루멘스 발광 소자 패키지 모듈 및 백라이트 유닛
JP2017016859A (ja) * 2015-06-30 2017-01-19 古河電気工業株式会社 Ｌｅｄ照明枠体用の型紙、ｌｅｄ照明装置、ｌｅｄ照明装置の組み立て方法
JP2018056552A (ja) * 2016-08-05 2018-04-05 マブン オプトロニックス カンパニー リミテッドＭａｖｅｎ Ｏｐｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． 耐湿性チップスケールパッケージ発光素子

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332618A (ja) 2005-04-25 2006-12-07 Naoya Yanase 電子部品実装基板、及びその電子部品実装基板の製造方法
JP4789673B2 (ja) * 2005-10-27 2011-10-12 京セラ株式会社 発光素子収納用パッケージならびにこれを用いた光源および発光装置
JP2007266356A (ja) * 2006-03-29 2007-10-11 Kyocera Corp 発光装置およびそれを用いた照明装置
US7889421B2 (en) * 2006-11-17 2011-02-15 Rensselaer Polytechnic Institute High-power white LEDs and manufacturing method thereof
KR101831410B1 (ko) * 2011-08-11 2018-02-22 엘지이노텍 주식회사 발광 소자 패키지 및 이를 구비한 발광 장치
JP2013080860A (ja) 2011-10-05 2013-05-02 Rohm Co Ltd Ｌｅｄ光源装置
US9634201B2 (en) * 2012-05-14 2017-04-25 Koninklijke Philips N.V. Light emitting device with nanostructured phosphor
KR102346798B1 (ko) 2015-02-13 2022-01-05 삼성전자주식회사 반도체 발광장치
JP6622032B2 (ja) 2015-08-27 2019-12-18 日機装株式会社 発光装置
KR102451866B1 (ko) * 2015-11-04 2022-10-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 광학 플레이트, 조명 소자 및 광원 모듈
CN106816520A (zh) 2015-11-30 2017-06-09 隆达电子股份有限公司 波长转换材料及其应用
CN105805694A (zh) * 2016-04-07 2016-07-27 深圳市华星光电技术有限公司 一种量子点光源及量子点背光模组
US10230027B2 (en) * 2016-08-05 2019-03-12 Maven Optronics Co., Ltd. Moisture-resistant chip scale packaging light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017016859A (ja) * 2015-06-30 2017-01-19 古河電気工業株式会社 Ｌｅｄ照明枠体用の型紙、ｌｅｄ照明装置、ｌｅｄ照明装置の組み立て方法
KR101696379B1 (ko) * 2015-08-17 2017-01-16 주식회사 루멘스 발광 소자 패키지 모듈 및 백라이트 유닛
JP2018056552A (ja) * 2016-08-05 2018-04-05 マブン オプトロニックス カンパニー リミテッドＭａｖｅｎ Ｏｐｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． 耐湿性チップスケールパッケージ発光素子

Also Published As

Publication number Publication date
KR20200030831A (ko) 2020-03-23
US20200403133A1 (en) 2020-12-24
WO2020054933A1 (ko) 2020-03-19
JP2020043325A (ja) 2020-03-19
US11011689B2 (en) 2021-05-18
JP6636199B1 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
JP6274271B2 (ja) 発光装置及びその製造方法
US7491981B2 (en) Light-emitting device and glass seal member therefor
JP6462130B2 (ja) リードフレームに直接的にアタッチされるｌｅｄダイを含む発光ダイオード（ｌｅｄ）部品
US8129743B2 (en) Light emitting device
US7842960B2 (en) Light emitting packages and methods of making same
US9142740B2 (en) Optoelectronic element and manufacturing method thereof
TWI394301B (zh) 發光裝置封裝件及製造其之方法
US7872410B2 (en) Light emitting device and light emitter
WO2011125346A1 (ja) 発光装置およびその製造方法
EP2485284B1 (en) Light emitting device
JP6964345B2 (ja) 発光素子パッケージ及び光源装置
US20170222104A1 (en) Method for manufacturing light emitting device, and light emitting device
CN110197864B (zh) 半导体发光器件及其制造方法
JP2012124485A (ja) 発光素子パッケージ及びその製造方法
US20200303596A1 (en) Light-emitting device package and lighting module
KR102555238B1 (ko) 퀀텀닷 엘이디 패키지 및 이를 포함하는 퀀텀닷 엘이디 모듈
US20210091273A1 (en) Quantum dot plate assembly and led package and module comprising the same
TWI395346B (zh) 發光元件的封裝結構
KR100780182B1 (ko) 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
JP5849694B2 (ja) 発光装置及びその製造方法
CN111146323A (zh) 发光装置及其制作方法
KR20100066769A (ko) 발광다이오드 패키지
KR20190066519A (ko) 발광소자 패키지 및 광원 장치
KR20190112623A (ko) 퀀텀닷 플레이트 조립체와 이를 포함하는 led 패키지 및 led 모듈
KR101543725B1 (ko) 반도체 발광소자를 제조하는 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant