KR102552716B1 - Semiconductor module for power converter and method for fabricating the semiconductor module - Google Patents

Semiconductor module for power converter and method for fabricating the semiconductor module Download PDF

Info

Publication number
KR102552716B1
KR102552716B1 KR1020180035062A KR20180035062A KR102552716B1 KR 102552716 B1 KR102552716 B1 KR 102552716B1 KR 1020180035062 A KR1020180035062 A KR 1020180035062A KR 20180035062 A KR20180035062 A KR 20180035062A KR 102552716 B1 KR102552716 B1 KR 102552716B1
Authority
KR
South Korea
Prior art keywords
dielectric material
base plate
semiconductor module
power converter
layer
Prior art date
Application number
KR1020180035062A
Other languages
Korean (ko)
Other versions
KR20190112992A (en
Inventor
최현규
Original Assignee
현대모비스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대모비스 주식회사 filed Critical 현대모비스 주식회사
Priority to KR1020180035062A priority Critical patent/KR102552716B1/en
Publication of KR20190112992A publication Critical patent/KR20190112992A/en
Application granted granted Critical
Publication of KR102552716B1 publication Critical patent/KR102552716B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

친환경 차량에 적용되는 전력 변환기용 반도체 모듈이 개시된다. 상기 반도체 모듈은, 베이스 플레이트(base plate); 상기 베이스 플레이트 위에 적층되어, DBC(Direct Bonded Copper)층을 대체하는 유전 소재 기판; 및 상기 유전 소재 기판 위에 적층되어, 전력 변환기용 반도체 칩의 회로 배선을 형성하는 구리층을 포함한다.A semiconductor module for a power converter applied to an eco-friendly vehicle is disclosed. The semiconductor module may include a base plate; a dielectric material substrate laminated on the base plate to replace a Direct Bonded Copper (DBC) layer; and a copper layer laminated on the dielectric material substrate to form a circuit wiring of a semiconductor chip for a power converter.

Description

전력 변환기용 반도체 모듈 및 이의 제조 방법{SEMICONDUCTOR MODULE FOR POWER CONVERTER AND METHOD FOR FABRICATING THE SEMICONDUCTOR MODULE}Semiconductor module for power converter and manufacturing method thereof

본 발명은 전력 변환기용 반도체 모듈 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는, 친환경 차량에서의 전력 변환기용 반도체 모듈 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor module for a power converter and a method for manufacturing the same, and more particularly, to a semiconductor module for a power converter in an eco-friendly vehicle and a method for manufacturing the same.

친환경차량용 전력 변환용 반도체 모듈에 활용되는 전력 소자는 완제품 상태의 개별소자를 사용하는 추세에서 소자의 베어칩(Bare die) 상태에서 모듈화시키는 전력 모듈 형태로 통합되는 방향으로 진행이 되고 있다. 이는 친환경 차량의 고출력화에 따른 소형화 요구, 재료비 절감 및 각 제품의 커스터마이징을 가능하게 하는 전력 모듈의 장점에서 기인한다. Power devices used in power conversion semiconductor modules for eco-friendly vehicles are progressing from the trend of using individual devices in a finished product state to being integrated into a power module form that is modularized in a bare die state of the device. This is due to the demand for miniaturization according to the high output of eco-friendly vehicles, the reduction of material costs, and the advantages of power modules that enable customization of each product.

이러한 전력 변환용 반도체 모듈의 소형화의 기본에는 동일출력대비라는 전제조건이 붙게 되며 동일 출력으로 소형화 진행이 소자의 손실 시 발생하는 열을 더욱더 작은 사이즈에서 방열을 시켜야 하므로 어떻게 방열성능을 향상시키는 것이 현행 기술의 핵심이다. The basis for the miniaturization of power conversion semiconductor modules is the precondition of equal output, and as the miniaturization proceeds with the same output, the heat generated when the device is lost must be dissipated in a smaller size, so how to improve the heat dissipation performance is currently It is the core of technology.

도 1은 종래의 친환경 차량에 적용되는 전력 변환기용 반도체 모듈의 단면도이다.1 is a cross-sectional view of a semiconductor module for a power converter applied to a conventional eco-friendly vehicle.

도 1을 참조하면, 종래의 친환경 차량에 적용되는 전력 변환 장치용 반도체 장치는 써멀 그리스(Thermal greese) 층(20)을 사이에 두고 하우징(10) 상에 적층되는 DBC(Direct Bonded Copper)층(30), DBC층(30) 위에 적층되고 솔더층(40)에 의해 DBC층(30)과 결합되는 반도체 칩(Bare die)(50) 및 반도체 칩(50)에 본딩되는 와이어(60)를 포함한다.Referring to FIG. 1 , a semiconductor device for a power conversion device applied to a conventional eco-friendly vehicle includes a Direct Bonded Copper (DBC) layer stacked on a housing 10 with a thermal grease layer 20 interposed therebetween. 30), including a semiconductor chip (Bare die) 50 stacked on the DBC layer 30 and coupled to the DBC layer 30 by a solder layer 40, and a wire 60 bonded to the semiconductor chip 50 do.

하우징(10)은 반도체 칩(50)에서 발생하는 열을 방출하고, 냉각수(5)에 의해 냉각된다. 써멀 그리스(20)는 하우징(10)과 DBC층(30)과의 결합 시 접촉 저항을 저감시킨다. 써멀 그리스(20)는 TIM(Thermal Interface Material)로 대체될 수 있다. DBC층(30)은 순차적으로 적층되는 하부 구리층(31), 세라믹층(33) 및 상부 구리층(35)을 포함하도록 구성된다. 반도체 칩(50)은 전력 변환 소자이다. 냉각수(5), 하우징(10), DBC층(30), 반도체칩(60) 및 와이어(60)는 패키징(70)에 수용되어, 외부의 습기 및 이물질로부터 보호된다.The housing 10 dissipates heat generated from the semiconductor chip 50 and is cooled by the cooling water 5 . The thermal grease 20 reduces contact resistance when the housing 10 and the DBC layer 30 are coupled. The thermal grease 20 may be replaced with TIM (Thermal Interface Material). The DBC layer 30 is configured to include a lower copper layer 31, a ceramic layer 33 and an upper copper layer 35 sequentially stacked. The semiconductor chip 50 is a power conversion element. The cooling water 5, the housing 10, the DBC layer 30, the semiconductor chip 60, and the wire 60 are accommodated in the packaging 70 and protected from external moisture and foreign substances.

DBC층(30)은 도 1에 도시된 바와 같이, 3층으로 구성된다. 상부 구리층()은 반도체 칩(60)의 전류 회로를 구성하고, 세라믹층(33)은 통전시 절연의 역할을 하며, 하부 구리층(31)은 상부 구리층(35)과 세라믹층(33)의 상이한 열팽창 계수에 따른 박리 및 강성을 보완하는 역할을 한다.As shown in FIG. 1, the DBC layer 30 is composed of three layers. The upper copper layer ( ) constitutes a current circuit of the semiconductor chip 60, the ceramic layer 33 serves as an insulator during energization, and the lower copper layer 31 comprises the upper copper layer 35 and the ceramic layer 33 ) serves to compensate for peeling and rigidity according to the different coefficients of thermal expansion.

세라믹층의 경우 절연성능과 방열성능이 가장 크게 요구되고 있으나 세라믹 고유 물질 특성으로 인하여 열팽창 계수는 금속의 계수와는 상이할 수밖에 없는 게 현실이며 이는 상부 구리층(35)과의 박리에 취약할 수밖에 없으며 하부 구리층(31)이 필수적으로 존재할 수밖에 없게 한다. 하부 구리층(31)의 경우 같은 금속 하부의 하우징에 직접 결합이 불가하여 써멀 그리스(20) 또는 TIM과 같은 추가 재료가 필수불가결하다. In the case of the ceramic layer, insulation performance and heat dissipation performance are most demanded, but the reality is that the coefficient of thermal expansion is inevitably different from that of the metal due to the characteristics of the material inherent in ceramic, which is inevitably vulnerable to peeling from the upper copper layer 35. No, and the lower copper layer 31 inevitably exists. In the case of the lower copper layer 31, an additional material such as thermal grease 20 or TIM is indispensable because it cannot be directly coupled to the housing under the same metal.

이와 같이 DBC층은 상부 구리층(35)과 세라믹층(33)의 필수 역할을 수행하기 위한 추가적인 두 개의 층(하부 구리층과 써멀 그리스)이 더 필요하며 이는 방열시 저항 성분으로 작용하며 방열성능을 저해하는 요소로 작용한다. As such, the DBC layer requires two additional layers (lower copper layer and thermal grease) to perform the essential roles of the upper copper layer 35 and the ceramic layer 33, which act as a resistance component during heat dissipation and perform heat dissipation. acts as an impediment to

따라서, 전력 변환 장치를 반도체 소자로 구현하는 경우, 층수를 최소화하는 것이 전력 변환 장치의 방열성능을 개선할 수 있는데, 아직 이에 대한 연구 개발이 미흡한 설정이다.Therefore, when the power conversion device is implemented as a semiconductor device, minimizing the number of layers can improve heat dissipation performance of the power conversion device, but research and development on this is insufficient.

따라서, 본 발명의 목적은 친환경 차량에 적용되는 전력 변환 장치를 구현하는 과정에서 층의 수를 최소화하여 방열 성능을 개선할 수 있는 전력 변환기용 반도체 모듈 및 이의 제조 방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a semiconductor module for a power converter capable of improving heat dissipation performance by minimizing the number of layers in a process of implementing a power conversion device applied to an eco-friendly vehicle and a manufacturing method thereof.

상술한 목적을 달성하기 위한 본 발명의 일면에 따른 전력변환기용 반도체 모듈은, 베이스 플레이트(base plate); 상기 베이스 플레이트 위에 적층되어, DBC(Direct Bonded Copper)층을 대체하는 유전 소재 기판; 및 상기 유전 소재 기판 위에 적응되어, 전력 변환기용 반도체 칩의 회로 배선을 형성하는 구리층;을 포함한다.A semiconductor module for a power converter according to an aspect of the present invention for achieving the above object includes a base plate; a dielectric material substrate laminated on the base plate to replace a Direct Bonded Copper (DBC) layer; and a copper layer applied on the dielectric material substrate to form circuit wiring of a semiconductor chip for a power converter.

본 발명의 다른 일면에 따른 전력변환기용 반도체 모듈의 제조 방법은, 베이스 플레이트(base plate)를 마련하는 단계; 상기 베이스 플레이트 위에 DBC(Direct Bonded Copper)층을 대체하는 유전 소재 기판을 적층하는 단계; 상기 유전 소재 기판 위에 전력 변환기용 반도체 칩의 회로 배선을 형성하는 구리층을 적층하는 단계를 포함한다.A method of manufacturing a semiconductor module for a power converter according to another aspect of the present invention includes preparing a base plate; laminating a dielectric material substrate replacing a Direct Bonded Copper (DBC) layer on the base plate; and stacking a copper layer forming a circuit wiring of a semiconductor chip for a power converter on the dielectric material substrate.

본 발명에 따르면, 전력 변환기용 반도체 모듈에 유전 소재 기판을 적용하여 방열성능을 개선할 수 있다. 또한, 기존의 DBC층과 베이스 플레이트(하우징) 간의 접합을 위한 TIM 접합 공정(또는 써멀 그리스 접합 공정)을 삭제함으로써, 공정 수가 감소하고, 이에 따라 비용 및 공정 시간을 감소시킬 수 있다.According to the present invention, heat dissipation performance can be improved by applying a dielectric material substrate to a semiconductor module for a power converter. In addition, by eliminating the TIM bonding process (or thermal grease bonding process) for bonding between the existing DBC layer and the base plate (housing), the number of processes can be reduced, thereby reducing cost and process time.

도 1은 종래의 친환경 차량에 적용되는 전력 변환기용 반도체 모듈의 단면도이다.
도 2는 본 발명의 실시 예에 따른 전력 변환기용 반도체 모듈의 단면도이다.
도 3은 본 발명의 실시 예에 따른 전력 변환기용 반도체 모듈에 따라 종래의 전력 변환기용 반도체 모듈에서 삭제 가능한 층을 표시한 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 전력 변환 장치용 반도체 모듈의 제조 방법을 나타내는 흐름도이다.1 is a cross-sectional view of a semiconductor module for a power converter applied to a conventional eco-friendly vehicle.
2 is a cross-sectional view of a semiconductor module for a power converter according to an embodiment of the present invention.
3 is a cross-sectional view showing removable layers in a conventional semiconductor module for a power converter according to a semiconductor module for a power converter according to an embodiment of the present invention.
4 is a flowchart illustrating a method of manufacturing a semiconductor module for a power conversion device according to an embodiment of the present invention.

이하, 본 발명의 다양한 실시 예가 첨부된 도면과 연관되어 기재된다. 본 발명의 다양한 실시 예는 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나 이는 본 발명의 다양한 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 다양한 실시 예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용되었다.Hereinafter, various embodiments of the present invention will be described in association with the accompanying drawings. Various embodiments of the present invention may apply various changes and have various embodiments, and specific embodiments are illustrated in the drawings and related detailed descriptions are described. However, this is not intended to limit the various embodiments of the present invention to specific embodiments, and should be understood to include all changes and/or equivalents or substitutes included in the spirit and technical scope of the various embodiments of the present invention. In connection with the description of the drawings, like reference numerals have been used for like elements.

본 발명의 다양한 실시 예에서 사용될 수 있는 "포함한다" 또는 "포함할 수 있다" 등의 표현은 개시(disclosure)된 해당 기능, 동작 또는 구성요소 등의 존재를 가리키며, 추가적인 하나 이상의 기능, 동작 또는 구성요소 등을 제한하지 않는다. 또한, 본 발명의 다양한 실시 예에서, "포함하다" 또는 "가지다" 등의 용어는 명세서에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Expressions such as "include" or "may include" that may be used in various embodiments of the present invention indicate the existence of a function, operation, or component that is disclosed, and may include one or more additional functions, operations, or components. components, etc. are not limited. In addition, in various embodiments of the present invention, terms such as "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or other features, numbers, steps, operations, components, parts, or combinations thereof, or any combination thereof, is not precluded from being excluded in advance.

본 발명의 다양한 실시 예에서 "또는" 등의 표현은 함께 나열된 단어들의 어떠한, 그리고 모든 조합을 포함한다. 예를 들어, "A 또는 B"는, A를 포함할 수도, B를 포함할 수도, 또는 A 와 B 모두를 포함할 수도 있다.In various embodiments of the present invention, expressions such as “or” include any and all combinations of the words listed together. For example, "A or B" may include A, may include B, or may include both A and B.

본 발명의 실시 예에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명의 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms used in the embodiments of the present invention are only used to describe specific embodiments, and are not intended to limit the embodiments of the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명의 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the embodiments of the present invention belong.

일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명의 다양한 실시 예에서 명백하게 정의되지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in various embodiments of the present invention, ideal or excessively formal not interpreted as meaning

도 2는 본 발명의 실시 예에 따른 전력 변환기용 반도체 모듈의 단면도이고, 도 3은 본 발명의 실시 예에 따른 전력 변환기용 반도체 모듈에 따라 종래의 전력 변환기용 반도체 모듈에서 삭제 가능한 층을 표시한 단면도이다.2 is a cross-sectional view of a semiconductor module for a power converter according to an embodiment of the present invention, and FIG. 3 shows layers that can be deleted from a conventional semiconductor module for a power converter according to the semiconductor module for a power converter according to an embodiment of the present invention. it is a cross section

도 1을 참조하면, 본 발명의 실시 예에 따른 전력 변환기용 반도체 모듈(100, 이하, 반도체 모듈)에서는, 종래의 전력 변환기용 반도체 모듈에 적용되는 DBC 기판이 유전 소재로 이루어진 기판(이하, 유전 소재 기판)(120)으로 대체된다. Referring to FIG. 1 , in a semiconductor module 100 (hereinafter referred to as a semiconductor module) for a power converter according to an embodiment of the present invention, a DBC substrate applied to a conventional semiconductor module for a power converter is a substrate made of a dielectric material (hereinafter referred to as a dielectric material). material substrate) (120).

이렇게 함으로써, 종래의 전력 변환기용 반도체 모듈이 갖는 7개의 층들 중에서 2개의 층들이 삭제되어, 층수의 감소에 따른 반도체 모듈의 방열 성능을 개선하고, 동시에 공정 수의 감소 및 이에 따른 비용 및 공정 시간을 감소할 수 있는 효과를 제공할 수 있다.By doing this, two layers among the seven layers of the conventional power converter semiconductor module are deleted, improving the heat dissipation performance of the semiconductor module according to the decrease in the number of layers, and at the same time reducing the number of processes and thus cost and process time. It can provide an effect that can be reduced.

구체적으로, 반도체 모듈(100)은 베이스 플레이트(base plate), 유전 소재 기판(120), 구리층(130), 솔더층(140), 반도체 칩(150) 및 와이어(170)를 포함하도록 구성될 수 있다.Specifically, the semiconductor module 100 may include a base plate, a dielectric material substrate 120, a copper layer 130, a solder layer 140, a semiconductor chip 150, and a wire 170. can

베이스 플레이트(110, base plate)Base plate (110, base plate)

베이스 플레이트(110)는 반도체 모듈(100)의 최하위층으로서, 도 1에 도시된 하우징(10)에 대응한다. The base plate 110 is the lowest layer of the semiconductor module 100 and corresponds to the housing 10 shown in FIG. 1 .

유전 소재 기판(120)Dielectric material substrate 120

유전 소재 기판(120)은 종래의 반도체 모듈에서 DBC층(도 1의 30)을 대체하는 층으로, 베이스 플레이트(110) 위에 직접 적층된다. 더욱 상세하게는 유전 소재 기판(120)은 종래의 DBC층(도 1의 30)을 구성하는 3개의 층들 중에서 세라믹층(도 1의 33)을 대체하는 층이다.The dielectric material substrate 120 is a layer that replaces the DBC layer (30 in FIG. 1) in a conventional semiconductor module and is directly stacked on the base plate 110. More specifically, the dielectric material substrate 120 is a layer that replaces the ceramic layer (33 in FIG. 1) among the three layers constituting the conventional DBC layer (30 in FIG. 1).

종래의 DBC층(도 1의 30)의 세라믹층(도 1의 33)이 유전 소재 기판(120)으로 대체됨으로써, 도 3에 도시된 바와 같이, 써멀 그리스층(20, 또는 TIM(Thermal Interface Material)층)과 DBC층(도 1의 30)에서 상부 구리층(도 1의 35)과 세라믹층(도 1의 33)의 상이한 열팽창 계수에 따른 박리 및 강성을 보완하는 하부 구리층(도 1의 31)의 제거가 가능하게 된다. 도 3에서 점선 박스는 본 발명에 따라 종래의 DBC층(도 1의 30)의 세라믹층(도 1의 33)이 유전 소재 기판(120)으로 대체됨에 따라, 종래의 반도체 모듈에서 제거되는 층들(20, 31)을 나타낸 것이다. As the ceramic layer (33 in FIG. 1) of the conventional DBC layer (30 in FIG. 1) is replaced with the dielectric material substrate 120, as shown in FIG. 3, the thermal grease layer 20 or TIM (Thermal Interface Material) ) layer) and the DBC layer (30 in FIG. 1), the upper copper layer (35 in FIG. 1) and the ceramic layer (33 in FIG. 31) can be eliminated. In FIG. 3 , the dotted line box indicates the layers removed from the conventional semiconductor module as the ceramic layer (33 in FIG. 1 ) of the conventional DBC layer (30 in FIG. 1 ) is replaced with the dielectric material substrate 120 according to the present invention ( 20, 31).

유전 소재 기판(120)의 재질은, 예를 들면, 수지(resin)와 충진재(Filler)의 조합으로 이루어질 수 있다.The material of the dielectric material substrate 120 may be made of, for example, a combination of resin and filler.

수지는 절연성능을 갖는 재질이라면 그 종류에 제한이 없다. 충진재는, 예를 들면, Al2O3 또는 BN(Boron nitride)와 같은 방열성을 향상시킬 수 있는 재질로 이루어 질 수 있다.The type of resin is not limited as long as it is a material having insulating properties. The filler may be made of a material capable of improving heat dissipation, such as Al 2 O 3 or boron nitride (BN).

이와 같이, 유전 소재 기판(120)은 수지의 절연성능과 충진재의 방열성능이 조합되어, 세라믹층(도 1의 33)과 유사한 열전도도를 가짐과 동시에 내전압 역시 그 이상이어서 기존의 세라믹층(도 1의 33)을 대체할 수 있다. In this way, the dielectric material substrate 120 has a thermal conductivity similar to that of the ceramic layer (33 in FIG. 1) by combining the insulation performance of the resin and the heat dissipation performance of the filler, and the withstand voltage is also higher than that of the ceramic layer (Fig. 1). 1 of 33) can be substituted.

본 발명에서는 이러한 유전 소재 기판(120)을 적용함에 따라, 종래의 DBC층(도 1의 30)과 베이스 플레이트(또는 도 1의 10) 간의 결합 시, 필수 불가결한 써멀 그리스층 또는 TIM(Thermal Interface Material)층의 제거가 가능하다. 즉, DBC층(도 1의 30)의 최하위층(하부 구리층)은 금속재질이고, 베이스 플레이트(또는 도 1의 10)이도 금속 재질이므로, 금속과 금속의 결합 시, 써멀 그리스층 또는 TIM(Thermal Interface Material)층에 의한 접합이 필수적인데, 본 발명에서는 플라스틱 재질의 유전 소재 기판(120)과 금속 재질의 베이스 플레이트(110) 간의 접합이므로, 금속과 금속의 결합 시 필요한 써멀 그리스층 또는 TIM(Thermal Interface Material)층이 요구되지 않고, 단지, 박막 형태의 유전 소재 기판(120)을 고온 고압으로 가압하는 공정을 통해 베이스 플레이트(110)에 직접 접합할 수 있다.In the present invention, as the dielectric material substrate 120 is applied, when the conventional DBC layer (30 in FIG. 1) and the base plate (or 10 in FIG. 1) are coupled, an indispensable thermal grease layer or TIM (Thermal Interface) Material) layer can be removed. That is, since the lowermost layer (lower copper layer) of the DBC layer (30 in FIG. 1) is a metal material, and the base plate (or 10 in FIG. 1) is also a metal material, when metals are combined, a thermal grease layer or TIM (Thermal Interface Material) layer is essential. In the present invention, since it is the junction between the dielectric material substrate 120 made of plastic and the base plate 110 made of metal, a thermal grease layer or thermal grease layer or TIM (Thermal Interface Material) layer is not required, and the dielectric material substrate 120 in the form of a thin film may be directly bonded to the base plate 110 through a process of pressing at high temperature and high pressure.

유전 소재 기판(120)은 열팽창 계수가 ~19ppm/℃로 기존 세라믹의 ~8ppm/℃열팽창 계수가 2배이상 높아 Cu(~16ppm/℃), Al(~22ppm/℃)와 같은 금속재질의 열팽창 계수와 유사하다. The dielectric material substrate 120 has a thermal expansion coefficient of ~19ppm/℃, which is more than twice as high as that of conventional ceramics at ~8ppm/℃, so that the thermal expansion of metal materials such as Cu (~16ppm/℃) and Al (~22ppm/℃) It is similar to coefficient.

이는 종래의 DBC층(도 1의 30)의 세라믹층(33)과 상부 구리층(35)의 열팽창 계수의 mismatch로 인한 박리 가능성을 저감시킬 수 있으며 이로 인해 종래의 DBC층(도 1의 30)의 3개의 층들 중에서 하부 구리층(도 1의 31)를 제거하여 전체 층 수를 줄일 수 있게 된다.This can reduce the possibility of peeling due to a mismatch between the thermal expansion coefficients of the ceramic layer 33 and the upper copper layer 35 of the conventional DBC layer (30 in FIG. 1), and thereby the conventional DBC layer (30 in FIG. 1). It is possible to reduce the total number of layers by removing the lower copper layer (31 in FIG. 1) among the three layers of .

구리층(130)Copper layer (130)

구리층(130)은 전술한 유전 소재 기판 위에 적층되는 층으로, 솔더층(140)에 의해 반도체 칩(150)과 전기적으로 연결되는 회로 또는 회로 배선을 형성한다. 구리층(130)은 도 1에 도시된 종래의 반도체 모듈에서 상부 구리층(35)에 대응한다.The copper layer 130 is a layer stacked on the aforementioned dielectric material substrate, and forms a circuit or circuit wiring electrically connected to the semiconductor chip 150 by the solder layer 140 . The copper layer 130 corresponds to the upper copper layer 35 in the conventional semiconductor module shown in FIG. 1 .

반도체 칩(140)Semiconductor Chip (140)

반도체 칩(140)은 전술한 바와 같이 솔더층(140)에 의해 구리층(130)과 전기적으로 연결되며, 전력 변환과 관계된 칩이다. 반도체 칩(140)은 와이어 본딩 공정에 의해 형성되는 와이어(170)에 의해 다른 반도체 칩 또는 다른 반도체 패키지와 전기적으로 연결될 수 있다.As described above, the semiconductor chip 140 is electrically connected to the copper layer 130 through the solder layer 140 and is a chip related to power conversion. The semiconductor chip 140 may be electrically connected to other semiconductor chips or other semiconductor packages through wires 170 formed through a wire bonding process.

구분division DBC가 적용된 전력 변환기용 반도체 모듈Semiconductor module for power converter with DBC applied 유전 소재 기판이 적용된 전력변환기용 반도체 모듈Semiconductor module for power converter with dielectric material substrate applied 열저항(℃/W)Thermal resistance (℃/W) 1.151.15 0.610.61

위의 표 1은 본 발명의 이해를 돕기 위해, DBC가 적용된 전력 변환기용 반도체 모듈의 열저항 값과 본 발명의 실시예에 따른 유전 소재 기판(120)의 적용에 따라 종래의 하부 구리층과 써멀 그리스층(또는 TIM층)이 제거된 전력 변환기용 반도체 모듈의 열저항 값을 나타낸 것이다. For better understanding of the present invention, Table 1 above shows the thermal resistance of the DBC-applied power converter semiconductor module and the conventional lower copper layer and thermal values according to the application of the dielectric material substrate 120 according to an embodiment of the present invention. It shows the thermal resistance value of the semiconductor module for power converter with the grease layer (or TIM layer) removed.

표 1에서 볼 수 있듯이, 본 발명의 실시예에 따른 유전 소재 기판(120)이 적용된 전력 변환기용 반도체 모듈의 열저항값이 DBC가 적용된 전력 변환기용 반도체 모듈의 열저항값에 비해 대략 47%가 감소함을 알 수 있다. As can be seen in Table 1, the thermal resistance value of the semiconductor module for power converter to which the dielectric material substrate 120 according to the embodiment of the present invention is applied is approximately 47% compared to the thermal resistance value of the semiconductor module for power converter to which DBC is applied. decrease can be seen.

반도체 모듈의 열저항값을 산출하는 과정에서 반도체 모듈을 구성하는 각 층의 열 저항은 중요한 파라미터이다. In the process of calculating the thermal resistance value of the semiconductor module, the thermal resistance of each layer constituting the semiconductor module is an important parameter.

TIM의 경우, 열저항은 3.5W/mK로 다른 층의 열저 항에 비해 낮은 값을 가지고 것에서 기인한다. In the case of TIM, the thermal resistance is 3.5W/mK, which is lower than that of other layers.

이러한 이론 계산치의 검증을 해석으로 추가 검증을 하였으며 이는 각 반보체 모듈의 최고 온도가 51.0℃에서 38.8℃로 크게 감소함을 확인 할 수 있었다.The verification of these theoretical calculations was further verified by analysis, and it was confirmed that the maximum temperature of each semi-complementary module significantly decreased from 51.0 ° C to 38.8 ° C.

또한 유전소재 기판(120)을 적용한 반도체 모듈은 써멀 그리스층 또는 TIM(Thermal Interface Material)을 사용하지 않기 때문에 제작 공정 시 써멀 그리스층 또는 TIM(Thermal Interface Material)와 관계된 공정을 생략함으로써, 전체 공정수를 줄일 수 있다.In addition, since the semiconductor module to which the dielectric material substrate 120 is applied does not use a thermal grease layer or TIM (Thermal Interface Material), the process related to the thermal grease layer or TIM (Thermal Interface Material) is omitted during the manufacturing process, thereby reducing the total number of steps. can reduce

도 4는 본 발명의 일 실시 예에 따른 전력 변환 장치용 반도체 모듈의 제조 방법을 나타내는 흐름도이다.4 is a flowchart illustrating a method of manufacturing a semiconductor module for a power conversion device according to an embodiment of the present invention.

도 4를 참조하면, 먼저, 단계 S410에서, 베이스 플레이트(110)를 준비하는 공정이 수행된다. 베이스 플레이트는 냉각 기능을 갖는 하우징일 수 있으며, 예를 들면, 도 1에 도시한 하우징(10)에 대응할 수 있다.Referring to FIG. 4 , first, in step S410, a process of preparing the base plate 110 is performed. The base plate may be a housing having a cooling function, and may correspond to, for example, the housing 10 shown in FIG. 1 .

이어, 단계 S420에서, 베이스 플레이트(110) 위에 유전소재 기판(120)을 적층하는 공정이 수행된다. 이때, 유전소재 기판(120)은 베이스 플레이트(110)의 표면에 직접 접합된다. 예를 들면, 유전소재 기판(120)을 고온 고압으로 가압하는 공정을 통해 베이스 플레이트(110)의 표면에 직접 접합될 수 있다. 따라서, 종래와 같이, DBC층(도 1의 30)의 하부 구리층(도 1의 31)을 금속 재질의 하우징(10)에 접합하기 위한 써멀 그리스 또는 TIM 공정을 생략함으로써, 전체 공정 수를 줄일 수 있다.Next, in step S420 , a process of laminating the dielectric material substrate 120 on the base plate 110 is performed. At this time, the dielectric material substrate 120 is directly bonded to the surface of the base plate 110 . For example, the dielectric material substrate 120 may be directly bonded to the surface of the base plate 110 through a process of pressing the dielectric material substrate 120 at high temperature and high pressure. Therefore, as in the prior art, by omitting the thermal grease or TIM process for bonding the lower copper layer (31 in FIG. 1) of the DBC layer (30 in FIG. 1) to the housing 10 made of metal, the total number of processes can be reduced. can

이어, 단계 S430에서, 유전소재 기판(120) 위에 구리층을 적층하는 공정이 수행된다. 이때, 구리층(130)은 종래의 DBC(도 1의 30)의 상부 구리층(35)에 대응한다. 즉, 구리층(130)은 상부에 적층되는 반도체 칩(150)의 회로 배선을 형성한다. 유전소재 기판(120)은 절연성능과 방열성능을 갖도록 절연 성능을 갖는 재질과 방열선능을 갖는 재질의 조합물일 수 있다. 절연성능을 갖는 재질로, 수지(resin)를 예로 들 수 있으며, 절연 성능을 갖는 재질이라면 그 종류를 제한하지 않는다. 방열 성능을 갖는 재질로, 충진재(Filler)를 예로 들 수 있다. 충진재는, 예를 들면, Al2O3 또는 BN(Boron nitride)와 같은 방열성을 향상시킬 수 있는 재질로 이루어 질 수 있다.Subsequently, in step S430, a process of laminating a copper layer on the dielectric material substrate 120 is performed. At this time, the copper layer 130 corresponds to the upper copper layer 35 of the conventional DBC (30 in FIG. 1). That is, the copper layer 130 forms circuit wiring of the semiconductor chip 150 stacked thereon. The dielectric material substrate 120 may be a combination of a material having insulation performance and a material having heat radiation performance so as to have insulation performance and heat radiation performance. As a material having insulating performance, resin may be exemplified, and the type is not limited as long as it is a material having insulating performance. As a material having heat dissipation performance, a filler may be exemplified. The filler may be made of a material capable of improving heat dissipation, such as Al 2 O 3 or boron nitride (BN).

이어, 단계 S440에서, 구리층(130) 위에 반도체 칩(150)을 적층하는 공정이 수행된다. 이때, 구리층(130)과 상기 구리층(130) 위에 적층되는 반도체 칩(150)은 그 사이에 개재되는 솔더층(140)에 의해 전기적으로 연결된다. 이후, 와이어 본딩 공정을 통해 반도체 칩(150)과 다른 반도체 칩 또는 외부 반도체 패키지를 와이어(170)로 연결하는 공정으로 발명의 일 실시 예에 따른 전력 변환 장치용 반도체 모듈의 제조가 완료된다.Next, in step S440 , a process of stacking the semiconductor chip 150 on the copper layer 130 is performed. At this time, the copper layer 130 and the semiconductor chip 150 stacked on the copper layer 130 are electrically connected by a solder layer 140 interposed therebetween. Subsequently, manufacturing of the semiconductor module for a power conversion device according to an embodiment of the present invention is completed by a process of connecting the semiconductor chip 150 and another semiconductor chip or an external semiconductor package with a wire 170 through a wire bonding process.

이와 같이, 본 발명의 제조 방법에서는, 종래의 DBC층을 대체하는 유전소재 기판(120)을 적용함으로써, 종래의 DBC층과 베이스 플레이트을 접하기 위한 TIM 접합 공정을 삭제할 수 있다. 또한, TIM이 불필요하여 최종적으로는 재료비를 절감할 수 있다.In this way, in the manufacturing method of the present invention, by applying the dielectric material substrate 120 replacing the conventional DBC layer, the conventional TIM bonding process for contacting the DBC layer and the base plate can be eliminated. In addition, since TIM is unnecessary, material cost can be finally reduced.

이상에서 본 발명에 대하여 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the present invention has been described with reference to embodiments, but these are only examples and do not limit the present invention, and those skilled in the art to which the present invention belongs will within the scope of not departing from the essential characteristics of the present invention. It will be appreciated that various modifications and applications not exemplified are possible. For example, each component specifically shown in the embodiment of the present invention can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention as defined in the appended claims.

Claims (11)

친환경 차량에 적용되는 전력 변환기용 반도체 모듈에서,
금속 재질의 베이스 플레이트(base plate);
상기 베이스 플레이트 위에 직접 적층되어, 종래의 DBC(Direct Bonded Copper)층의 세라믹층과 하부 구리층을 대체하는 플라스틱 재질의 유전 소재 기판; 및
상기 유전 소재 기판 위에 적층되어, 전력 변환기용 반도체 칩의 회로 배선을 형성하는 구리층을 포함하고,
상기 금속 재질의 베이스 플레이트 위에 상기 플라스틱 재질의 유전 소재 기판을 적층함에 따라, 상기 종래의 DBC층에 포함된 하부 구리층과 상기 하부 구리층을 상기 금속 재질의 상기 베이스 플레이트에 접합하기 위한 써멀 그리스 또는 TIM(Thermal Interface Material) 접합 공정이 없이, 상기 유전 소재 기판은 고온 고압으로 가압하는 공정을 통해 베이스 플레이트에 직접 접합되는 것을 특징으로 하는 전력 변환기용 반도체 모듈.
In a semiconductor module for a power converter applied to an eco-friendly vehicle,
A base plate made of metal;
a dielectric material substrate made of plastic that is directly laminated on the base plate and replaces a ceramic layer and a lower copper layer of a conventional Direct Bonded Copper (DBC) layer; and
A copper layer laminated on the dielectric material substrate to form a circuit wiring of a semiconductor chip for a power converter,
As the dielectric material substrate made of plastic is laminated on the base plate made of metal, a lower copper layer included in the conventional DBC layer and a thermal grease for bonding the lower copper layer to the base plate made of metal or A semiconductor module for a power converter, characterized in that the dielectric material substrate is directly bonded to the base plate through a process of pressing at high temperature and high pressure without a thermal interface material (TIM) bonding process.
 삭제delete 제1항에서, 상기 유전 소재 기판은,
상기 베이스 플레이트의 표면에 직접 접합되는 것인 전력 변환기용 반도체 모듈.
The method of claim 1, wherein the dielectric material substrate,
A semiconductor module for a power converter that is directly bonded to the surface of the base plate.
 삭제delete 제1항에서, 상기 유전 소재 기판은,
절연 성능을 제공하는 수지와 방열 성능을 제공하는 충진재의 조합물로 이루어진 것인 전력 변환기용 반도체 모듈.
The method of claim 1, wherein the dielectric material substrate,
A semiconductor module for a power converter comprising a combination of a resin providing insulation performance and a filler providing heat dissipation performance.
 제5항에서, 상기 충진재는,
Al2O3 재질 또는 BN(Boron nitride) 재질인 것인 전력 변환기용 반도체 모듈.
In claim 5, the filler,
A semiconductor module for a power converter that is made of Al 2 O 3 material or BN (Boron nitride) material.
 친환경 차량에 적용되는 전력 변환기용 반도체 모듈의 제조 방법에서,
금속 재질의 베이스 플레이트(base plate)를 마련하는 단계;
상기 베이스 플레이트 위에 종래의 DBC(Direct Bonded Copper)층의 세라믹층과 하부 구리층을 대체하는 플라스틱 재질의 유전 소재 기판을 적층하는 단계;
상기 유전 소재 기판 위에 전력 변환기용 반도체 칩의 회로 배선을 형성하는 구리층을 적층하는 단계를 포함하고,
상기 금속 재질의 베이스 플레이트 위에 상기 플라스틱 재질의 유전 소재 기판을 적층함에 따라, 상기 하부 구리층을 상기 금속 재질의 상기 베이스 플레이트에 접합하기 위한 써멀 그리스 또는 TIM(Thermal Interface Material) 접합 공정이 없이, 상기 유전 소재 기판은 고온 고압으로 가압하는 공정을 통해 베이스 플레이트에 직접 접합되는 것을 특징으로 하는 전력 변환기용 반도체 모듈의 제조 방법.
In the method of manufacturing a semiconductor module for a power converter applied to an eco-friendly vehicle,
Preparing a base plate made of metal;
laminating a dielectric material substrate made of a plastic material replacing a ceramic layer and a lower copper layer of a conventional Direct Bonded Copper (DBC) layer on the base plate;
Laminating a copper layer forming a circuit wiring of a semiconductor chip for a power converter on the dielectric material substrate,
As the dielectric material substrate made of plastic is laminated on the base plate made of metal, there is no thermal grease or thermal interface material (TIM) bonding process for bonding the lower copper layer to the base plate made of metal. A method of manufacturing a semiconductor module for a power converter, characterized in that the dielectric material substrate is directly bonded to the base plate through a process of pressing at high temperature and high pressure.
 제7항에서, 상기 유전 소재 기판을 적층하는 단계는,
상기 유전 소재 기판을 상기 베이스 플레이트의 표면에 접합하는 단계인 것인 전력 변환기용 반도체 모듈의 제조 방법.
The method of claim 7, wherein the step of laminating the dielectric material substrate,
The method of manufacturing a semiconductor module for a power converter comprising: bonding the dielectric material substrate to the surface of the base plate.
 삭제delete 삭제delete 삭제delete
KR1020180035062A 2018-03-27 2018-03-27 Semiconductor module for power converter and method for fabricating the semiconductor module KR102552716B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180035062A KR102552716B1 (en) 2018-03-27 2018-03-27 Semiconductor module for power converter and method for fabricating the semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180035062A KR102552716B1 (en) 2018-03-27 2018-03-27 Semiconductor module for power converter and method for fabricating the semiconductor module

Publications (2)

Publication Number Publication Date
KR20190112992A KR20190112992A (en) 2019-10-08
KR102552716B1 true KR102552716B1 (en) 2023-07-06

Family

ID=68208766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180035062A KR102552716B1 (en) 2018-03-27 2018-03-27 Semiconductor module for power converter and method for fabricating the semiconductor module

Country Status (1)

Country Link
KR (1) KR102552716B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008255186A (en) * 2007-04-03 2008-10-23 Mitsubishi Electric Corp Heat-conductive resin sheet and power module
JP2015043417A (en) 2013-07-26 2015-03-05 大日本印刷株式会社 Power module metal wiring board, power module, power module board, and method for manufacturing power module metal wiring board
JP2018041973A (en) * 2015-10-27 2018-03-15 Ｊｘ金属株式会社 Metal plate for circuit board, metal plate molding for circuit board, circuit board, power module, and method for manufacturing power module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454321B1 (en) * 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 Semiconductor package with insulated metal substrate and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008255186A (en) * 2007-04-03 2008-10-23 Mitsubishi Electric Corp Heat-conductive resin sheet and power module
JP2015043417A (en) 2013-07-26 2015-03-05 大日本印刷株式会社 Power module metal wiring board, power module, power module board, and method for manufacturing power module metal wiring board
JP2018041973A (en) * 2015-10-27 2018-03-15 Ｊｘ金属株式会社 Metal plate for circuit board, metal plate molding for circuit board, circuit board, power module, and method for manufacturing power module

Also Published As

Publication number Publication date
KR20190112992A (en) 2019-10-08

Similar Documents

Publication Publication Date Title
US10490539B2 (en) Package on-package structure including a thermal isolation material and method of forming the same
JP5484429B2 (en) Power converter
US7323769B2 (en) High performance chip scale leadframe package with thermal dissipating structure and annular element and method of manufacturing package
US7335982B2 (en) Chip package structure and chip packaging process
WO2014014012A1 (en) Power semiconductor module
CN109585385B (en) Semiconductor device with a plurality of semiconductor chips
KR20010068290A (en) Stacked package and fabricating method thereof
US20120138946A1 (en) Semiconductor device and method of manufacturing the same
US11212918B2 (en) Electrical assembly
JP2009536458A (en) Semiconductor module and manufacturing method thereof
WO2019146640A1 (en) Substrate for power module with heat sink, and power module
CN107305875A (en) Bidirectional semiconductor packaging part
JP2018133527A (en) Semiconductor device and semiconductor device manufacturing method
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
US20150035141A1 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
KR20140094081A (en) Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof
US11574889B2 (en) Power module comprising two substrates and method of manufacturing the same
CN114005812A (en) Fan-out type packaging structure and construction method thereof
US20200312740A1 (en) Low thermal resistance power module packaging
KR102552716B1 (en) Semiconductor module for power converter and method for fabricating the semiconductor module
JP2010199505A (en) Electronic circuit device
US20160071777A1 (en) Semiconductor package and semiconductor device
TWI820690B (en) Power module and manufacturing method thereof
JP6417898B2 (en) Manufacturing method of semiconductor device
US20230352361A1 (en) Power module and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant