KR20140094081A - Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof - Google Patents

Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof Download PDF

Info

Publication number
KR20140094081A
KR20140094081A KR1020130006286A KR20130006286A KR20140094081A KR 20140094081 A KR20140094081 A KR 20140094081A KR 1020130006286 A KR1020130006286 A KR 1020130006286A KR 20130006286 A KR20130006286 A KR 20130006286A KR 20140094081 A KR20140094081 A KR 20140094081A
Authority
KR
South Korea
Prior art keywords
package
semiconductor chip
substrate
semiconductor
heat
Prior art date
Application number
KR1020130006286A
Other languages
Korean (ko)
Inventor
김지철
황희정
배세란
신성호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130006286A priority Critical patent/KR20140094081A/en
Publication of KR20140094081A publication Critical patent/KR20140094081A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

The present invention relates to a stack-type semiconductor package. A technical object to be solved is to provide a system-in-package (SIP) semiconductor package which electrically connects a lower semiconductor chip and an upper semiconductor chip using a heat spreading plate which comprises: a heat spreading layer, an insulating layer, and an electric signal layer or a package on package (PoP) semiconductor package which electrically connects an upper package and a lower package using a heat spreading plate which comprises a heat spreading layer, an insulating layer, and an electrical signal layer. The heat spreading plate has a complex function which realizes a heat spreading function and an electrical signal circuit, thereby obtaining a semiconductor package which has thin and excellent electrical properties.

Description

전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법{SEMICONDUCTOR PACKAGE HAVING THE HEAT SLUG ELECTRICAL SIGNAL LINE AND HEAT SPREADING FUNCTION AND A METHOD FOR PRODUCTION THEREOF}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor package having an electrical signal line and a heat dissipating heat dissipating plate,

본 발명은 전기적인 신호라인과 방열 기능을 동시에 수행 할 수 있는 방열판을 갖는 반도체 패키지에 관한 것으로, 보다 자세하게는 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 열을 발산하는 역할을 하는 방열판을 갖는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자 패키지 및 패키지를 만드는 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package having a heat sink capable of simultaneously performing an electrical signal line and a heat dissipating function. More particularly, the present invention relates to a semiconductor package having an upper signal line and a lower signal line, To a package on package (PoP) or a system-in-package (SIP) semiconductor device package and package.

최근 반도체 산업의 추세는 지속적으로 반도체 제품을 소형화, 박막화, 경량화하고 고집적화, 고밀도화하는 것이다. 반도체 소자를 여러 개 탑재한 스택 패키지는 초박막이면서 고집적, 고밀도를 실현하는 패키지로 그 필요성이 점점 커지고 있다.The trend of the semiconductor industry in recent years is to continuously miniaturize, thin, lighten the semiconductor products, and increase the integration density and density. The need for a stacked package in which a plurality of semiconductor elements are mounted is increasingly required as a package that achieves ultra-thin film, high integration, and high density.

한편, 다층으로 스택하는 패키지는 층간 패키지 간에 서로 다른 디바이스 즉 로직 디바이스와 메모리 디바이스를 연결함에 있어서 많은 열이 발생한다. 또한 전기적인 연결을 잘해야 한다. 전기적인 연결과 방열 시스템은 반도체 특성과 품질에 많은 영향을 주는 문제점으로 대두되고 있다.On the other hand, a package stacked in multiple layers generates a lot of heat in connecting the different devices, that is, the logic device and the memory device, between the interlayer packages. You should also make good electrical connections. Electrical connection and heat dissipation systems are emerging as problems that affect semiconductor characteristics and quality.

본 발명은 상기와 같은 문제를 해결하기 위한 전기적인 신호라인과 동시에 방열 기능을 갖춘 방열판을 채용하여 전기적 물리적 불량이 없고 품질 특성이 양호한 반도체 스택 패키지 및 제조방법을 제공한다. The present invention provides a semiconductor stack package and a method of manufacturing a semiconductor stack package, which is free from electrical and physical defects and has good quality characteristics, by employing a heat sink having a heat radiation function simultaneously with an electrical signal line for solving the above problems.

본 발명이 이루고자 하는 기술적인 과제는 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판으로 연결하는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자를 제공하는 데에 있다. SUMMARY OF THE INVENTION The present invention provides a package-on-package (PoP) or a system-in-package (SIP) semiconductor device in which an upper semiconductor chip and a lower semiconductor chip or package are connected to an electric signal line and a heat- .

본 발명이 이루고자 하는 기술적 과제는 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판으로 연결하는 PoP (Package on Packsge) 또는 SIP (System-In-Package) 반도체 소자를 제조하는 제조방법을 제공하는 데에 있다. SUMMARY OF THE INVENTION The present invention provides a package-on-package (PoP) or a system-in-package (SIP) semiconductor device in which an upper semiconductor chip and a lower semiconductor chip or package are connected to an electric signal line and a heat- And a method for manufacturing the same.

상술한 기술적인 과제들을 해결하기 위한 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자를 제공한다. 본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 PoP(Package on Package) 반도체 소자는, 제 1 서브스트레이트, 상기 제 1 서브스트레이트 상에 있는 제 1 반도체 칩, 제 1 서브스트레이트 내에 있는 제 1 도전패드, 제 1 서브스트레이트 하에 있는 제 1 솔더, 제 1 반도체 칩을 감싸는 제 1 인캡슐란트 구조물, 제 1 열전달물질, 제 1 방열막, 제 1 보호막, 제 1 전기신호막, 제 2 서브스트레이트, 제 2 서브스트레이트 상에 있는 제 2 반도체, 제 2 반도체 칩을 감싸는 제 2 인캡슐란트, 제 2 서브스트레이트에 있는 제 2 도전패드, 제 2 반도체칩과 제 2 도전패드를 전기적으로 연결하는 제 1 와이어, 제2 도전패드 및 제1 전기신호막을 전기적으로 연결하는 제 2 솔더를 포함한다.A package on package (PoP) or a system-in-package (SIP) package for connecting an upper semiconductor chip and a lower semiconductor chip or package to an electrical signal line using a heat dissipating heat dissipating plate to solve the above- A semiconductor device is provided. A package on package (PoP) semiconductor device, which connects an upper semiconductor package and a lower semiconductor package according to an embodiment of the present invention to an electrical signal line and a heat dissipating heat sink, includes a first substrate, A first conductive pad in the first substrate, a first solder under the first substrate, a first encapsulant structure surrounding the first semiconductor chip, a first heat transfer material, a first heat spreader A second encapsulant surrounding the second semiconductor chip, a second conductive pad on the second substrate, a second encapsulant surrounding the second semiconductor chip, a third encapsulant surrounding the second semiconductor chip, A first wire electrically connecting the second semiconductor chip and the second conductive pad, a second conductive pad, and a second solder electrically connecting the first electrical signal layer.

본 발명의 실시예에 따르면, 상기 제 2 반도체 칩은 다수개의 반도체칩을 포함 할 수 있다.According to an embodiment of the present invention, the second semiconductor chip may include a plurality of semiconductor chips.

본 발명의 실시예에 따르면, 상기 제 1 전기신호막과 제 1 도전패드는 일체적으로 전기적으로 연결되어 형성된 것을 포함한다.According to an embodiment of the present invention, the first electrical signal layer and the first conductive pad are formed integrally and electrically connected.

본 발명의 실시예에 따르면, 상기 제 1 반도체 칩과 제 1 도전패드는 소형 솔더볼로 전기적으로 연결되어 형성된 것을 포함한다. According to an embodiment of the present invention, the first semiconductor chip and the first conductive pad are formed by being electrically connected with a small solder ball.

본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 PoP(Package on Package) 반도체 소자는 제 3 서브스트레이트, 상기 제 3 서브스트레이트 상에 있는 제 3 반도체 칩, 제 3 서브스트레이트 내에 있는 제 3 도전패드, 제 3 서브스트레이트 하에 있는 제 3 솔더, 제 3 반도체 칩을 감싸는 제 3 인캡슐란트 구조물, 제 2 열전달 물질, 제 2 방열막, 제 2 보호막, 제 2 전기신호막, 상기 제 2 전기신호막 상에 있는 제 4 반도체 칩, 제 4 반도체 칩을 감싸는 제 4 인캡슐란트 구조물, 제 4 반도체칩과 제 2 전기신호막을 전기적으로 연결하는 제 2 와이어를 포함한다.A package on package (PoP) semiconductor device for connecting an upper semiconductor chip and a lower semiconductor package to an electric signal line and a heat dissipating heat sink according to an embodiment of the present invention includes a third substrate, The third semiconductor chip, the third conductive pad in the third substrate, the third solder under the third substrate, the third encapsulation structure surrounding the third semiconductor chip, the second heat transfer material, the second heat dissipation film, A fourth encapsulation structure surrounding the fourth semiconductor chip, a fourth encapsulation structure surrounding the fourth semiconductor chip, and a second electrical signal film electrically connected to the second electrical signal film, And a second wire connected to the second wire.

본 발명의 실시예에 따르면, 상기 제 4 반도체 칩은 다수개의 반도체칩을 포함 할 수 있다.According to an embodiment of the present invention, the fourth semiconductor chip may include a plurality of semiconductor chips.

본 발명의 실시예에 따르면, 상기 제 2 전기신호막과 제 3 도전패드는 일체적으로 전기적으로 연결되어 형성된 것을 포함한다.According to an embodiment of the present invention, the second electrical signal layer and the third conductive pad are formed integrally electrically connected to each other.

본 발명의 실시예에 따르면, 상기 제 3 반도체 칩과 제 3 도전패드는 솔더볼로 전기적으로 연결되어 형성된 것을 포함한다. According to an embodiment of the present invention, the third semiconductor chip and the third conductive pads are formed by being electrically connected with a solder ball.

본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 SIP (System-In-Package) 반도체 소자는 제 4 서브스트레이트, 상기 제 4 서브스트레이트 상에 있는 제 5 반도체 칩, 제 4 서브스트레이트 내에 있는 제 4 도전패드, 제 4 서부스트레이트 하에 있는 제 4 솔더, 제 5 반도체 칩 상의 제 3 열전달물질, 제 6 반도체 칩, 제 3 전기신호막, 제 3 보호막, 제 3 방열막이 순차적으로 적층된 것을 포함한다.A system-in-package (SIP) semiconductor device connecting an upper semiconductor chip and a lower semiconductor chip to an electric signal line and a heat dissipating heat sink according to an embodiment of the present invention includes a fourth substrate, The fourth conductive pad in the fourth substrate, the fourth solder under the fourth western straight, the third heat transfer material on the fifth semiconductor chip, the sixth semiconductor chip, the third electrical signal film, A third protective film, and a third heat-radiating film are sequentially laminated.

본 발명의 실시예에 따르면, 상기 제 3 전기신호판과 제 4도전패드는 일체적으로 전기적으로 연결된 것을 포함할 수 있다.According to an embodiment of the present invention, the third electrical signal plate and the fourth conductive pad may be integrally electrically connected.

본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판으로 연결하는 SIP (System-In-Package) 반도체 소자는 제 5 서브스트레이트, 상기 제 5 서브스트레이트 상에 있는 제 7 반도체 칩, 상기 제 5 서브스트레이트 내에 있는 제 5 도전패드, 제 5 서부스트레이트 하에 있는 제 5 솔더, 제 7 반도체 칩 상의 제 4 열전달물질, 제 8 반도체 칩, 제 4 전기신호막, 제 4 보호막, 제 4 방열막이 순차적으로 적층된 것을 포함 할 수 있다.A System-In-Package (SIP) semiconductor device connecting an upper semiconductor chip and a lower semiconductor chip to an electric signal line and a heat dissipating heat sink according to an embodiment of the present invention includes a fifth substrate, A fifth conductive pad on the fifth substrate, a fifth solder on the fifth western straight, a fourth heat transfer material on the seventh semiconductor chip, an eighth semiconductor chip, a fourth electrical signal film , A fourth protective film, and a fourth heat-radiating film are sequentially laminated.

본 발명의 실시예에 따르면, 상기 제 4 전기신호판과 제 5 도전패드와의 전기적 연결하는 제 6 솔더를 포함 할 수 있다.According to an embodiment of the present invention, the fourth electrical signal plate may include a sixth solder electrically connecting the fifth conductive pad.

본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP(Package on Package) 반도체 소자 제조방법은, 제 1 서브스트레이트, 상기 제 1 서브스트레이트 상에 있는 제 1 반도체 칩, 제 1 서브스트레이트 내에 있는 제 1 도전패드, 제 1 서브스트레이트 하에 있는 제 1 솔더, 제 1 반도체 칩을 감싸는 제 1 인캡슐란트 구조물, 제 1 열전달물질, 제 1 방열막, 제 1 보호막, 제 1 전기신호막이 있는 제 1 패키지를 형성하는 단계, 제 2 서브스트레이트, 제 2 서브스트레이트 상에 있는 제 2 반도체, 제 2 반도체 칩을 감싸는 제 2 인캡슐란트, 제 2 서브스트레이트에 있는 제 2 도전패드, 제 2 반도체칩과 제 2 도전패드를 전기적으로 연결하는 와이어, 제2 도전패드 및 제1 전기신호막을 전기적으로 연결하는 제 2 솔더가 있는 제 2 패키지를 형성하는 단계 및 상기 제 2 솔더를 제 1 전기신호막과 연결하는 단계를 포함한다. A package on package (PoP) semiconductor device manufacturing method for connecting an upper semiconductor package and a lower semiconductor package according to an embodiment of the present invention to an electrical signal line using a heat dissipating heat sink, A semiconductor package comprising: a first semiconductor chip on a substrate; a first conductive pad in the first substrate; a first solder under the first substrate; a first encapsulant structure surrounding the first semiconductor chip; a first heat transfer material; Forming a first package with a first heat dissipating film, a first protective film, and a first electrical signal film; forming a second package on the second substrate, a second semiconductor on the second substrate, a second encapsulant surrounding the second semiconductor chip, A second conductive pad on the second substrate, a wire electrically connecting the second semiconductor chip and the second conductive pad, a second conductive pad, As a step of forming a second package with a second solder for connecting and coupling the second solder and the first electrical signal film.

본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP(Package on Package) 반도체 소자 제조방법은, 제 3 서브스트레이트, 상기 제 3 서브스트레이트 상에 있는 제 3 반도체 칩, 제 3 서브스트레이트 내에 있는 제 3 도전패드, 제 3 서브스트레이트 하에 있는 제 3 솔더, 제 3 반도체 칩을 감싸는 제 3 인캡슐란트 구조물, 제 2 열전달물질, 제 2 방열막, 제 2 보호막, 제 2 전기신호막이 있는 제 3 패키지를 형성하는 단계 및 제 4 반도체 칩과 제 2 와이어를 이용하여 제 2 전기신호막과 연결하는 단계를 포함한다. A package on package (PoP) semiconductor device manufacturing method for connecting an upper semiconductor package and a lower semiconductor package according to an embodiment of the present invention to an electrical signal line using a heat dissipating heat sink includes a third substrate, A third semiconductor chip on the third substrate, a third conductive pad in the third substrate, a third solder under the third substrate, a third encapsulant structure surrounding the third semiconductor chip, a second heat transfer material, Forming a third package having a second heat shielding film, a second protective film, a second electrical signal film, and connecting the second electrical signal film using the fourth semiconductor chip and the second wire.

본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는SIP (System-In-Package) 반도체 소자제조방법은 제 4 서부스트레이트, 상기 제 4 서브스트레이트 상에 있는 제 5 반도체 칩, 제 4 서브스트레이트 내에 있는 제 4 도전패드, 제 4 서부스트레이트 하에 있는 제 4 솔더, 제 5 반도체 칩 상에 제 3 열전달물질, 제 6 반도체 칩을 차례로 형성하는 단계 및 제 3 전기신호막, 제 3 보호막, 제 3 방열막을 순차적으로 형성하는 단계를 포함한다.A method of manufacturing an SIP (System-In-Package) semiconductor device connecting an upper semiconductor chip and a lower semiconductor chip according to an embodiment of the present invention to an electrical signal line using a heat dissipating heat sink includes a fourth western straight, The fifth semiconductor chip on the fourth substrate, the fourth conductive pad in the fourth substrate, the fourth solder on the fourth western straight, the third heat transfer material on the fifth semiconductor chip, and the sixth semiconductor chip in this order And forming a third electrical signal film, a third protective film, and a third heat dissipation film in this order.

본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP (System-In-Package) 반도체 소자제조방법은 제 5 서부스트레이트, 상기 제 5 서브스트레이트 상에 있는 제 7 반도체 칩, 제 5 서브스트레이트 내에 있는 제 5 도전패드, 제 5 서부스트레이트 하에 있는 제 5 솔더, 제 7 반도체 칩 상에 제 4 열전달물질, 제 4 열전달물질 상에 제 8 반도체 칩을 차례로 형성하는 단계 및 제 4 전기신호막, 제 4 보호막, 제 4 방열막 순차적으로 형성하는 단계를 포함한다.A method of manufacturing an SIP (System-In-Package) semiconductor device connecting an upper semiconductor chip and a lower semiconductor chip according to an embodiment of the present invention to an electrical signal line using a heat dissipating heat sink, The seventh semiconductor chip on the fifth substrate, the fifth conductive pad in the fifth substrate, the fifth solder on the fifth western straight, the fourth heat transfer material on the seventh semiconductor chip, the fourth heat transfer material on the fourth heat transfer material Forming an eighth semiconductor chip sequentially, and sequentially forming a fourth electrical signal film, a fourth protective film, and a fourth heat dissipation film.

본 발명의 실시예에 따르면, 상기 제 4 전기신호판과 제 5 도전패드를 연결하는 제 6 솔더를 형성하는 공정을 더 포함 할 수 있다.According to an embodiment of the present invention, the method may further include forming a sixth solder connecting the fourth electrical signal plate and the fifth conductive pad.

상술한 본 발명에 따르면, 상부 반도체 칩 및 하부 반도체 칩이나 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 또는 SIP (System-In-Package) 반도체 소자를 얻을 수 있다.According to the present invention, the upper semiconductor chip and the lower semiconductor chip or package are connected to each other by a PoP (Package on Package) or an SIP (System-In-Package) semiconductor device Can be obtained.

도 1은, 본 발명의 일실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 반도체 소자를 보여주는 단면도이다.
도 2 는, 본 발명의 다른 실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용 연결하는 PoP(Package on Package) 반도체 소자를 보여주는 단면도이다.
도 3은, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 반도체 소자를 보여주는 단면도이다.
도 4는, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 동시에 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 패키지 반도체 소자를 보여주는 단면도이다. FIG. 1 is a sectional view showing a package on package (PoP) semiconductor device connecting an upper semiconductor package and a lower semiconductor package according to an embodiment of the present invention with a heat sink having a heat radiation function simultaneously with an electrical signal line.
FIG. 2 is a cross-sectional view showing a package on package (PoP) semiconductor device which connects an upper semiconductor package and a lower semiconductor package according to another embodiment of the present invention to an electrical signal line by using a heat radiating plate at the same time.
3 illustrates a system-in-package (SIP) semiconductor device in which an upper semiconductor chip and a lower semiconductor chip, which are another embodiment of the present invention, are connected to an electrical signal line in the same package using a heat radiating plate at the same time, Sectional view.
FIG. 4 is a cross-sectional view illustrating an SIP (System-In-Package) package semiconductor device that connects an upper semiconductor chip and a lower semiconductor chip, which are another embodiment of the present invention, with an electric signal line and a heat- Fig.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1은, 본 발명의 일실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자를 보여주는 단면도이다.1 is a cross-sectional view showing a package on package (PoP) package semiconductor device connecting an upper semiconductor package and a lower semiconductor package, which is an embodiment of the present invention, with an electric signal line using a heat dissipating heat sink.

도 1을 참조하면, 도시된 바와 같이 본 발명의 일 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자(100)는, 제 1 서브스트레이트(120), 상기 제 1 서브스트레이트(120) 상에 있는 제 1 반도체 칩(110), 제 1 서브스트레이트(120) 내에 있는 제 1 도전패드(125), 제 1 서브스트레이트(120) 하에 있는 제 1 솔더(130), 제 1 반도체 칩(110)을 감싸는 제 1 인캡슐란트 구조물(140), 제 1 열전달물질(135), 제 1 방열막(145), 제 1 보호막(150), 제 1 전기신호막(155), 제 2 서브스트레이트(170), 제 2 서브스트레이트(170) 상에 있는 제 2 반도체(160), 제 2 반도체 칩(160)을 감싸는 제 2 인캡슐란트(185), 제 2 서브스트레이트(170)에 있는 제 2 도전패드(175), 제 2 반도체칩(160)과 제 2 도전패드(175)를 전기적으로 연결하는 제 1 와이어(165), 제 2 도전패드(175) 및 제1 전기신호판(155)을 전기적으로 연결하는 제 2 솔더(180)를 포함한다.Referring to FIG. 1, an upper semiconductor package and a lower semiconductor package according to an embodiment of the present invention are connected to an electrical signal line by using a heat dissipating heat sink. The semiconductor chip 100 includes a first substrate 120, a first semiconductor chip 110 on the first substrate 120, a first conductive pad 125 in the first substrate 120, A first encapsulant structure 140 surrounding the first semiconductor chip 110, a first heat transfer material 135, a first heat dissipation film 145, The second semiconductor 160 on the second substrate 170 and the second semiconductor 160 on the second substrate 170. The first semiconductor layer 160 and the second semiconductor layer 160 are formed on the first substrate 150, the first electrical signal layer 155, the second substrate 170, The second encapsulant 185, the second conductive pad 175 on the second substrate 170, the second semiconductor chip 160, A first wire 165, a second conductive pad 175 and the first electrical signal determining a second solder (180) electrically connected to the unit 155 to electrically connect the pad 175.

상기 제 1 반도체 칩(110)은 전자회로가 집적된 기능성 반도체 칩이 될 수 있으며 많은 열을 발생시키는 로직 디바이스일 수 있다. 제 1 반도체 칩(110)과 제 1 도전패드(125)는 솔더볼(115)을 이용하여 전기적으로 연결되어 전기적인 신호를 입출력 할 수 있다. The first semiconductor chip 110 may be a functional semiconductor chip in which electronic circuits are integrated and may be a logic device that generates a lot of heat. The first semiconductor chip 110 and the first conductive pads 125 may be electrically connected to each other using a solder ball 115 to input and output electrical signals.

제 1 도전패드(125)는 제 1 서브스트레이트(120)에서 제 1 솔더(130) 통하여 전기적으로 연결된다. 제 1 인캡슐란트 구조물(140)은 통상의 에폭시 몰딩 컴파운드, 플라스틱 수지, 또는 그 등가물이 가능하며, 여기서 상기 제 1 인슐란트(140)구조물 물질은 한정하지 않는다. 또한 제 1 인슐란트(140)구조물 없이 패키지를 만들 수 있다.The first conductive pad 125 is electrically connected to the first substrate 120 through the first solder 130. The first encapsulant structure 140 may be a conventional epoxy molding compound, a plastic resin, or the like, wherein the first insulant 140 structural material is not limited. The package can also be made without the first insulant 140 structure.

상기 제 1 열전달물질(135)은 제 1 반도체 칩(110)에서 열을 흡수하여 냉각시키는 물질로 열전재 (Thermal Interface Material)로써 알려진 열전도 재료다. 열전재의 재료는 순수한 인듐으로부터, 주석과 비스무트 합금 등 금속물질과 약간의 에폭시 성분이 합유된 복합물로 만들 수 있다.The first heat transfer material 135 is a material for absorbing heat and cooling the first semiconductor chip 110. The first heat transfer material 135 is a heat conduction material known as a thermal interface material. The material of the thermal transfer material can be made from pure indium, a composite of a metal material such as tin and a bismuth alloy and a little epoxy component.

상기 제 1 열전달물질(135) 상의 제 1 방열막(145)은 금속판층으로 만들어 열방출을 할 수 있게 만들고 상부에 제1 보호막(150) 또는 절연막층을 형성한 후 제 1 전기신호막(155)이 형성되어 있다. 상기 제 1 전기신호막(155)은 전기회로가 인쇄된 PCB 기판 형태로 전기적인 신호 패턴이 있는 막이다. 상기 제 1 방열막(145), 제 1 보호막(150) 및 제 1 전기신호막(155)을 합하여 본 발명에서는 방열판이라고 한다. The first heat dissipation layer 145 on the first heat transfer material 135 is made of a metal plate layer to enable heat dissipation and a first protective layer 150 or an insulating layer is formed on the first heat dissipation layer 145, Is formed. The first electrical signal film 155 is a PCB substrate having an electrical signal pattern on which an electric circuit is printed. The first heat dissipation layer 145, the first passivation layer 150, and the first electrical signal layer 155 are collectively referred to as a heat dissipation plate in the present invention.

그러므로 본 발명의 특징은 상기 방열판 (145, 150, 155)이 방열 기능과 전기회로라인적인 기능을 하여 상부 하부 반도체 패키지를 원활하게 전기적으로 연결하는 기능을 갖는 패키지이다. 그동안의 반도체 패키지에서의 방열판은 방열 기능 하나만 가지고 있어서 상하의 반도체 디바이스와 스택 구조를 이루기 위해서는 솔더볼과 전극패드가 있는 구조가 필요했다.Therefore, a feature of the present invention is that the heat sinks 145, 150, and 155 function as a heat dissipation function and an electric circuit line, and function to smoothly electrically connect the upper and lower semiconductor packages. In the meantime, the heat sink in the semiconductor package has only a heat-dissipating function, and in order to form a stack structure with the upper and lower semiconductor devices, a structure having a solder ball and an electrode pad was required.

그러나 본 발명은 방열판이 방열 기능을 하고 보호막 또는 절연막이 전기적으로 절연을 시키면서 PCB 기판 같은 전기신호막이 형성되어 있어서 방열판 자체가 방열 기능과 전기회로적인 기능을 함께 할 수 있다. 이렇게 방열판을 다기능화 함으로써 스택 반도체 패키지를 손쉽게 만들 수 있다.However, according to the present invention, since the heat radiating plate performs a heat radiating function and the protective film or the insulating film is electrically insulated, an electric signal film such as a PCB substrate is formed, so that the heat sink itself can function as a heat radiating function and an electric circuit. By making the heat sink multifunctional, the stack semiconductor package can be made easily.

제 2 서브스트레이트(170)에 제 2 도전패드(175)가 형성되어 있고 제 2 서브스트레이트(170) 상에 제 2 반도체 칩(160)이 적층되어 제 1 와이어(165)를 통하여 제 2 도전패드(175)와 전기적으로 연결된다. 제 2 도전패드(175) 아래는 제 2 솔더(180)가 제 1 전기신호막(155)과 연결되어 있다. 상기 제 1 전기신호막(155)은 제 1 도전패드와 전기적으로 일체화되어 연결된다. 제 2 인캡슐란트(185)는 통상의 에폭시 몰딩 컴파운드, 플라스틱 수지, 또는 그 등가물이 가능하며, 여기서 상기 제 2 인슐란트(185)구조물 물질은 한정하지 않는다. A second conductive pad 175 is formed on the second substrate 170 and a second semiconductor chip 160 is stacked on the second substrate 170. The second semiconductor chip 160 is stacked on the second substrate 170 via the first wire 165, (Not shown). And a second solder 180 is connected to the first electrical signal layer 155 under the second conductive pad 175. The first electrical signal layer 155 is electrically connected to the first conductive pad. The second encapsulant 185 can be a conventional epoxy molding compound, a plastic resin, or the like, wherein the second insulant 185 structure material is not limited.

상기에서 설명한 바와 같이 상부 반도체 칩 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 갖는 방열판을 이용하여 연결하는 PoP (Package on Package) 반도체 패키지 소자를 얻을 수 있다.As described above, it is possible to obtain a package on package (PoP) semiconductor package device that connects the upper semiconductor chip and the lower semiconductor package to each other by using a heat sink having a heat radiation function with an electrical signal line.

도 2 는, 본 발명의 다른 실시예인 상부 반도체 패키지 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 반도체 소자를 보여주는 단면도이다. FIG. 2 is a cross-sectional view showing a package on package (PoP) semiconductor device connecting an upper semiconductor package and a lower semiconductor package according to another embodiment of the present invention with a heat sink having a function of radiating heat from an electrical signal line.

도 2를 참조하면, 도시된 바와 같이 앞에서 설명한 본 발명에 따른 도 1의 PoP(Packsge on Packsge) 패키지 구성 중에서 상부 패키지 서브스트레이트 및 도전패드와 솔더 없이 상부 반도체 칩(260)을 직접 제 2 전기신호막(255)에 붙여 제 2 와이어(265)를 이용하여 전기적으로 연결하는 방법이다. Referring to FIG. 2, the upper package substrate and the upper semiconductor chip 260 without the conductive pad and the solder are directly connected to the second electrical signal (not shown) in the PoP (Packs on Packsge) package structure of FIG. 1 according to the present invention, And is electrically connected to the film 255 by using a second wire 265. [

모든 구성 요소는 도 1과 같고 상부 패키지 서브스트레이트 및 도전패드와 솔더 만이 없다. 중복적인 설명 없이 상부 반도체 칩 (260) 및 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판(245, 250, 255)을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자를 얻을 수 있음을 보여 주고 있다. 상기와 같이 상부 패키지 서브스트레이트 및 도전패드와 솔더 없이도 직접 전기적인 신호라인과 방열 기능을 하는 방열판(245, 250, 255)을 이용하여 PoP (Package on Package) 패키지를 만들 수 있어 반도체 패키지의 대용량화와 경박화를 실현할 수 있다.All components are the same as in FIG. 1 and there is no upper package substrate and only conductive pads and solder. It is possible to obtain a package on package (PoP) package semiconductor device in which the upper semiconductor chip 260 and the lower semiconductor package are connected to each other by using heat radiating plates 245, 250, and 255, Respectively. As described above, a package on package (PoP) package can be fabricated using the heat sinks 245, 250, and 255 that function directly with the electrical signal lines and without the upper package substrate, the conductive pads, and the solder, It is possible to realize the lightening.

도 3은, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열판을 이용하여 연결하는 SIP(System-In-Package) 반도체 소자를 보여주는 단면도이다. FIG. 3 is a cross-sectional view showing a SIP (System-In-Package) semiconductor device connecting an upper semiconductor chip and a lower semiconductor chip in another package of the present invention using an electric signal line and a heat sink in the same package.

도 3을 참조하면, 도시된 바와 같이 본 발명의 일 실시예에 따른 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 패키지 반도체 소자(300)는, 제 4 서브스트레이트(320), 상기 제 4 서브스트레이트(320) 상에 있는 제 5 반도체 칩(310), 제 4 서브스트레이트(320) 내에 있는 제 4 도전패드(325), 제 4 서브스트레이트(320) 하에 있는 제 4 솔더(330), 제 5 반도체 칩(310) 상에 제 3 열전달물질(335), 제 3 열전달물질(335) 상에 제 6 반도체 칩((340), 제 3 전기신호막(355), 제 3 보호막(356), 제 3 방열막(365)을 포합한다.3, an upper semiconductor chip and a lower semiconductor chip according to an embodiment of the present invention are connected to an electrical signal line in a same package using a heat dissipating heat sink (SIP) The package semiconductor device 300 includes a fourth substrate 320, a fifth semiconductor chip 310 on the fourth substrate 320, a fourth semiconductor chip 310 on the fourth substrate 320, A third heat transfer material 335 on the fifth semiconductor chip 310 and a fourth heat transfer material 335 on the third heat transfer material 335. The pad 325, the fourth solder 330 under the fourth substrate 320, Chip 340, the third electrical signal film 355, the third protective film 356, and the third heat dissipation film 365 are formed.

상기에서 설명한바와 같이 하나의 패키지 안에서 두 개 이상의 반도체 칩을 이용하여 반도체 소자를 구현 할 때도 본 발명의 사상인 전기적인 신호라인과 방열 기능을 하는 방열판(355, 360, 365)을 이용하여 연결하는 개념을 활용하여 반도체 패키지를 형성할 수 있다.As described above, when the semiconductor device is implemented using two or more semiconductor chips in one package, the semiconductor device is connected to the electrical signal line of the present invention by using the heat dissipating plates 355, 360, and 365 The semiconductor package can be formed.

도 4는, 본 발명의 다른 실시예인 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP(System-In-Package) 반도체 소자를 보여주는 단면도이다.4 is a cross-sectional view showing an SIP (System-In-Package) semiconductor device connecting an upper semiconductor chip and a lower semiconductor chip, which are another embodiment of the present invention, with an electric signal line and a heat radiating plate to be.

도 4를 참조하면, 도시된 바와 같이 앞에서 설명한 본 발명에 따른 도 3의 SIP(System-In-Package) 패키지 반도체 소자와 동일한 구조를 지니며 단지 제 4 전기신호막((455)과 제 5 도전패드(425)의 전기적인 연결을 제 6 솔더(470)를 이용하여 수행하는 차이점이 있다. 그러므로 중복되는 설명은 피하고 본 발명의 사상 전기적인 신호라인과 방열 기능을 하는 방열판(455, 460, 465)을 이용하여 연결하는 개념을 활용하여 반도체 패키지를 형성할 수 있는 다양한 방법을 보여주는 것으로 초점을 맞추어 언급한다. Referring to FIG. 4, the structure of the SIP (System-In-Package) package semiconductor device of FIG. 3 according to the present invention as described above has the same structure and only the fourth electrical signal film 455 and the fifth There is a difference in that the electrical connection of the pads 425 is carried out by using the sixth solder 470. Hence, the overlapping description is avoided and the heat sinks 455, 460, 465 ) Are used to illustrate the various ways in which a semiconductor package can be formed.

상기에서 보여주었던 다양한 실시예들은 본 발명의 사상인 전기적인 신호라인과 방열 기능이 함게 있는 방열판을 이용하여 패키지 간 또는 반도체 칩을 연결하여 반도체 패키지를 형성할 수 있었다. The various embodiments described above can form a semiconductor package by connecting semiconductor chips or between packages using an electric signal line of the present invention and a heat radiating plate having a heat dissipating function.

반도체 패키지 소자를 만드는 방법 또한 앞에서 설명한 본 발명의 실시예에 따른 상부 반도체 패키지와 하부 반도체 패키지를 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 PoP (Package on Package) 패키지 반도체 소자 제조방법으로, 제 1 서브스트레이트, 상기 제 1 서브스트레이트 상에 있는 제 1 반도체 칩, 제 1 서브스트레이트 내에 있는 제 1 도전패드, 제 1 서브스트레이트 하에 있는 제 1 솔더, 제 1 반도체 칩을 감싸는 제 1 인캡슐란트 구조물, 제 1 열전달물질, 제 1 방열막, 제 1 보호막, 제 1 전기신호막이 있는 제 1 패키지를 형성하는 단계, 제 2 서브스트레이트, 제 2 서브스트레이트 상에 있는 제 2 반도체, 제 2 반도체 칩을 감싸는 제 2 인캡슐란트, 제 2 서브스트레이트에 있는 제 2 도전패드, 제 2 반도체칩과 제 2 도전패드를 전기적으로 연결하는 와이어, 제2 도전패드 및 제1 전기신호막을 전기적으로 연결하는 제 2 솔더가 있는 제 2 패키지를 형성하는 단계 및 상기 제 2 솔더를 제 1 전기신호막과 연결하는 단계를 포함한다.Method of Making a Semiconductor Package Device Also, a method of manufacturing a package on package (PoP) package for connecting an upper semiconductor package and a lower semiconductor package according to the above-described embodiment of the present invention to each other by using a heat radiating plate A first semiconductor chip on the first substrate, a first conductive pad in the first substrate, a first solder under the first substrate, a first solder layer surrounding the first semiconductor chip, Forming a first package having a capping structure, a first heat transfer material, a first heat dissipation film, a first passivation film, and a first electrical signal film; forming a second semiconductor on the second substrate, a second semiconductor on the second substrate, A second encapsulant surrounding the semiconductor chip, a second conductive pad on the second substrate, a second semiconductor chip and a second conductive pad electrically Forming a second package having a second conductive pad and a second solder for electrically connecting the first electrical signal layer, and connecting the second solder to the first electrical signal film.

또한 상부 반도체 칩 및 하부 반도체 칩을 동일 패키지 내에서 전기적인 신호라인과 방열 기능을 하는 방열판을 이용하여 연결하는 SIP (System-In-Package) 패키지 반도체 소자 제조 방법은, 제 4 서부스트레이트, 상기 제 4 서브스트레이트 상에 있는 제 5 반도체 칩, 제 4 서브스트레이트 내에 있는 제 4 도전패드, 제 4 서부스트레이트 하에 있는 제 4 솔더, 제 5 반도체 칩 상에 제 3 열전달물질, 제 6 반도체 칩를 차례로 형성하는 단계 및 제 3 전기신호막, 제 3 보호막, 제 3 방열막을 순차적으로 형성하는 단계를 포함한다. In addition, a SIP (System-In-Package) package semiconductor device manufacturing method for connecting an upper semiconductor chip and a lower semiconductor chip to each other by using a heat radiating plate in an identical package and an electric signal line, A fourth semiconductor chip on the fourth substrate, a fourth conductive pad in the fourth substrate, a fourth solder on the fourth western straight, a third heat transfer material on the fifth semiconductor chip, and a sixth semiconductor chip And forming a third electrical signal film, a third protective film, and a third heat dissipation film in sequence.

상기에서 설명한 것처럼 본 발명의 사상을 이용한, 해당 기술 분야의 숙련된 당업자는 전기적인 신호라인과 방열 기능을 갖는 방열판을 이용하여 연결하는 위치나 모양을 다양하게 배치하거나 만들어 상기의 효과를 얻을 수 있고, 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, those skilled in the art using the idea of the present invention can arrange various positions or shapes of connection by using a heat sink having a heat radiating function with an electrical signal line to obtain the above effect It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

110, 160, 210, 260, 310, 340, 410, 435: 반도체 칩
120, 170, 220, 320, 420: 서브스트레이트
125, 175 225, 325, 425: 도전전극 패드
130, 180, 230, 330, 430: 솔더
135, 235, 335, 435: 열전달물질
145, 245, 365, 465: 방열막
150, 250, 360, 460: 보호막
155, 255, 355, 455: 전기신호막
140, 240, 350, 450: 인캡슐란트 구조물
165, 265: 와이어110, 160, 210, 260, 310, 340, 410, 435:
120, 170, 220, 320, 420: substrate
125, 175 225, 325, 425: conductive electrode pads
130, 180, 230, 330, 430: solder
135, 235, 335, 435: heat transfer material
145, 245, 365, 465:
150, 250, 360, 460: protective film
155, 255, 355, 455: electric signal film
140, 240, 350, 450: Encapsulated structure
165, 265: wire

Claims (10)

제 1 서브스트레이트 상에 제 1 반도체 칩이 형성되어 있고 상기 제 1 반도체 칩 상에 열전달물질과 제 1 인캡슐란트 물질로 형성된 구조물 상에 방열막 절연막 전기회로막으로 구성된 방열판이 형성된 하부 패키지;
제 2 서브스트레이트 상에 제 2 반도체 칩들이 적층되어 있고 제 2 인캡술란트 물질로 밀봉된 상부 패키지; 및
상기 하부 패키지의 방열판의 전기회로막과 상부 패키지의 제 2 서브스트레이트를 전기적으로 연결하는 솔더가 형성된 것이 특징인 PoP (Packsge on Packsge) 반도체 패키지.A lower package on which a first semiconductor chip is formed on a first substrate and on which a heat sink is formed on a structure formed of a heat transfer material and a first encapsulant material on the first semiconductor chip;
An upper package having second semiconductor chips stacked on a second substrate and sealed with a second encapsulant material; And
And a solder for electrically connecting the electrical circuit film of the heat sink of the lower package and the second substrate of the upper package is formed. 제 1 항에 있어서, 상기 제 1 서브스트레이트는 제 1 솔더가 형성된 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.The package of claim 1, wherein the first substrate is formed with a first solder. 제 1 항에 있어서, 상기 제 2 반도체 칩은 와이어로 제 2 서브스트레이트 내부의 도전 패드와 전기적으로 연결 형성된 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.The package of claim 1, wherein the second semiconductor chip is electrically connected to a conductive pad inside the second substrate by a wire. 제 1 항에 있어서, 상기 제1 반도체 칩은 하부에 솔더볼이 형성된 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.The package of claim 1, wherein the first semiconductor chip has a solder ball at a lower portion thereof. 제 3 서브스트레이트 상에 제 3 반도체 칩이 형성되어 있고 상기 제 3 반도체 칩 상에 열전달물질과 제 3 인캡슐란트 물질로 형성된 구조물 상에 방열막 절연막 전기회로막으로 구성된 방열판이 형성된 하부 패키지;
제 4 서브스트레이트 상에 제 4 반도체 칩들이 적층되어 있고 제 4 인캡술란트 물질로 밀봉된 상부 패키지; 및
상기 상부 패키지 제 4 반도체 칩과 하부 패키지 방열판이 직접 접촉되고 전기신호판과 제 4 반도체 칩이 와이어로 전기적으로 연결되는 것이 특징인 PoP(Packsge on Packsge) 반도체 패키지.A lower package having a third semiconductor chip formed on a third substrate and a heat sink formed of a heat dissipation film insulation film electric circuit film on a structure formed of a heat transfer material and a third encapsulant material on the third semiconductor chip;
An upper package having fourth semiconductor chips stacked on a fourth substrate and sealed with a fourth inductor material; And
Wherein the upper package fourth semiconductor chip and the lower package heat sink are in direct contact with each other and the electrical signal plate and the fourth semiconductor chip are electrically connected with a wire. 제 5 서브스트레이트 상에 제 5 반도체 칩, 상기 제 5 반도체 칩 상에 제 6 반도체 칩;
상기 제 6 반도체 칩 상의 전자회로막 절연막 방열막으로 구성된 방열판;
상기 제 5 반도체 칩은 제 5 서브스트레이트와 솔더로 전기적으로 연결되어 있고 제 6 반도체는 전자회로막과 솔더로 전기적으로 연결되어 있는 것이 특징인 SIP (System-In-Package) 반도체 패키지. A fifth semiconductor chip on the fifth substrate, a sixth semiconductor chip on the fifth semiconductor chip,
A heat sink constituted by an electronic circuit film insulation film heat dissipation film on the sixth semiconductor chip;
Wherein the fifth semiconductor chip is electrically connected to the fifth substrate and the solder, and the sixth semiconductor is electrically connected to the electronic circuit film and the solder. 제 6 항에 있어서, 상기 제 5 반도체 칩 위에는 연전달물질이 형성된 것이 특징인 SIP (System-In-Package) 반도체 패키지. The SIP (System-In-Package) semiconductor package according to claim 6, wherein a softening transfer material is formed on the fifth semiconductor chip. 제 6 항에 있어서, 상기 전기회로막은 제 5 서브스트레이트 내의 도전패드와 직접 전기적으로 연결되는 것이 특징인 SIP (System-In-Package) 반도체 패키지. 7. The semiconductor-in-package (SIP) package of claim 6, wherein the electrical circuit film is directly electrically connected to the conductive pads in the fifth substrate. 제 6 항에 있어서, 상기 전기회로막은 제 5 서브스트레이트 내의 도전패드와 솔더를 통하여 전기적으로 연결되는 것이 특징인 SIP (System-In-Package) 반도체 패키지. 7. The semiconductor-in-package (SIP) package of claim 6, wherein the electrical circuit film is electrically connected to the conductive pad in the fifth substrate via solder. 제 6항에 있어서, 상기 제 5 서브스트레이트 하부에 솔더가 형성 되어있는 것이 특징인 SIP (System-In-Package) 반도체 패키지.  7. The semiconductor-in-package (SIP) package of claim 6, wherein a solder is formed under the fifth substrate.
KR1020130006286A 2013-01-21 2013-01-21 Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof KR20140094081A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130006286A KR20140094081A (en) 2013-01-21 2013-01-21 Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130006286A KR20140094081A (en) 2013-01-21 2013-01-21 Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof

Publications (1)

Publication Number Publication Date
KR20140094081A true KR20140094081A (en) 2014-07-30

Family

ID=51739925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130006286A KR20140094081A (en) 2013-01-21 2013-01-21 Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof

Country Status (1)

Country Link
KR (1) KR20140094081A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978661B2 (en) 2015-08-13 2018-05-22 Samsung Electronics Co., Ltd. Packaged semiconductor chips having heat dissipation layers and ground contacts therein
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same
US10347611B2 (en) 2016-01-14 2019-07-09 Samsung Electronics Co., Ltd. Semiconductor packages having redistribution substrate
US10546844B2 (en) 2015-11-26 2020-01-28 Samsung Electronics Co., Ltd. Stack package and method of manufacturing the stack package
US10879225B2 (en) 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package
US10937771B2 (en) 2016-01-14 2021-03-02 Samsung Electronics Co., Ltd. Semiconductor packages

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991245B2 (en) 2015-01-08 2018-06-05 Samsung Electronics Co., Ltd. Semiconductor packages with heat dissipation layers and pillars and methods for fabricating the same
US9978661B2 (en) 2015-08-13 2018-05-22 Samsung Electronics Co., Ltd. Packaged semiconductor chips having heat dissipation layers and ground contacts therein
US10546844B2 (en) 2015-11-26 2020-01-28 Samsung Electronics Co., Ltd. Stack package and method of manufacturing the stack package
US10347611B2 (en) 2016-01-14 2019-07-09 Samsung Electronics Co., Ltd. Semiconductor packages having redistribution substrate
US10937771B2 (en) 2016-01-14 2021-03-02 Samsung Electronics Co., Ltd. Semiconductor packages
US10879225B2 (en) 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package

Similar Documents

Publication Publication Date Title
US10566320B2 (en) Method for fabricating electronic package
US7928590B2 (en) Integrated circuit package with a heat dissipation device
CN104701287B (en) 3DIC encapsulation with focus thermal management component
US9728481B2 (en) System with a high power chip and a low power chip having low interconnect parasitics
US9674940B2 (en) Electronic device and semiconductor package with thermally conductive via
US20160005675A1 (en) Double sided cooling chip package and method of manufacturing the same
KR20220140688A (en) Semiconductor package
US10658342B2 (en) Vertically stacked multichip modules
US7551455B2 (en) Package structure
CN103782381A (en) Electronic assembly including die on substrate with heat spreader having an open window on the die
CN104733419A (en) Three-dimensional Package Structure And The Method To Fabricate Thereof
US7786571B2 (en) Heat-conductive package structure
KR20140094081A (en) Semiconductor package having the heat slug electrical signal line and heat spreading function and a method for production thereof
KR20150021786A (en) Semiconductor package
JP2019071412A (en) Chip package
US9659906B2 (en) Semiconductor device
US11417581B2 (en) Package structure
US6545350B2 (en) Integrated circuit packages and the method for the same
US20160163629A1 (en) Semiconductor package and method of fabricating the same
KR20070030034A (en) Stacked semiconductor package
CN103871979A (en) Semiconductor device and method of manufacturing the same
KR20140115017A (en) Semiconductor package having power integrity metal line structure preventing warpage function and a method for production thereof
US11114387B2 (en) Electronic packaging structure
TWI843176B (en) Semiconductor package assembly
WO2014171403A1 (en) Semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid