KR102539120B1 - Thin Film Solar Cell Module - Google Patents
Thin Film Solar Cell Module Download PDFInfo
- Publication number
- KR102539120B1 KR102539120B1 KR1020210046679A KR20210046679A KR102539120B1 KR 102539120 B1 KR102539120 B1 KR 102539120B1 KR 1020210046679 A KR1020210046679 A KR 1020210046679A KR 20210046679 A KR20210046679 A KR 20210046679A KR 102539120 B1 KR102539120 B1 KR 102539120B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- electrode layer
- solar cell
- thin film
- film solar
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 81
- 230000031700 light absorption Effects 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims description 67
- 238000012545 processing Methods 0.000 claims description 37
- 230000005684 electric field Effects 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000012212 insulator Substances 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 230000002745 absorbent Effects 0.000 claims 2
- 239000002250 absorbent Substances 0.000 claims 2
- 238000000034 method Methods 0.000 description 28
- 238000010248 power generation Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005685 electric field effect Effects 0.000 description 3
- 229910002665 PbTe Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- OCGWQDWYSQAFTO-UHFFFAOYSA-N tellanylidenelead Chemical compound [Pb]=[Te] OCGWQDWYSQAFTO-UHFFFAOYSA-N 0.000 description 2
- YBNMDCCMCLUHBL-UHFFFAOYSA-N (2,5-dioxopyrrolidin-1-yl) 4-pyren-1-ylbutanoate Chemical compound C=1C=C(C2=C34)C=CC3=CC=CC4=CC=C2C=1CCCC(=O)ON1C(=O)CCC1=O YBNMDCCMCLUHBL-UHFFFAOYSA-N 0.000 description 1
- 238000006873 Coates reaction Methods 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 229910007338 Zn(O,S) Inorganic materials 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000010549 co-Evaporation Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052955 covellite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000005092 sublimation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005987 sulfurization reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000005676 thermoelectric effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
Abstract
박막태양전지 모듈을 제공한다. 본 출원의 실시예에 따른 박막태양전지 모듈은 기판(10), 상기 기판(10) 상에 형성되는 열전 소자(20), 상기 열전 소자(20) 상에 형성되고, 상기 열전 소자(20)의 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 하부 전극을 포함하는 제1 전극층(30), 상기 열전 소자(20) 상의 상기 복수의 하부 전극 사이의 제1 공간과 상기 제1 전극층(30) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 광흡수부를 포함하는 광흡수층(40), 상기 광흡수층(40) 상에 형성되며, 상기 광흡수층(30)과 접하는 면에서 P-N 접합면 또는 N-P 접합면을 형성하는 버퍼층(50) 및 상기 제1 전극층(30) 상의 상기 복수의 광흡수층 사이의 제2 공간과, 상기 버퍼층(50)의 복수의 버퍼층 사이의 공간 및 상기 버퍼층(50) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 상부 전극을 포함하는 제2 전극층(60)을 포함할 수 있다.A thin film solar cell module is provided. The thin film solar cell module according to an embodiment of the present application includes a substrate 10, a thermoelectric element 20 formed on the substrate 10, and a thermoelectric element 20 formed on the thermoelectric element 20. A first electrode layer 30 including a plurality of lower electrodes spaced apart at predetermined intervals along the length direction, a first space between the plurality of lower electrodes on the thermoelectric element 20 and the first electrode layer 30 formed on the light absorbing layer 40 including a plurality of light absorbing portions spaced apart at predetermined intervals along the longitudinal direction, a surface formed on the light absorbing layer 40 and in contact with the light absorbing layer 30 The second space between the plurality of light absorption layers on the buffer layer 50 and the first electrode layer 30 forming the P-N junction surface or the N-P junction surface and the space between the plurality of buffer layers of the buffer layer 50 and the above It is formed on the buffer layer 50 and may include a second electrode layer 60 including a plurality of upper electrodes spaced apart at predetermined intervals along the length direction.
Description
본 발명은 열전소자와 박막태양전지를 결합하여 박막태양전지에서의 션트 전류에 의한 태양전지 효율 손실을 저감할 수 있는 기술에 관한 것이다.The present invention relates to a technology capable of reducing solar cell efficiency loss due to shunt current in a thin film solar cell by combining a thermoelectric element and a thin film solar cell.
박막태양전지 기술은 실리콘 태양전지 기술 대비 제조공정이 용이하고 비등한 발전효율을 가지기 때문에 차세대 에너지 기술로서 활발히 연구되고 있다.Thin-film solar cell technology is being actively studied as a next-generation energy technology because it has an easy manufacturing process and equal power generation efficiency compared to silicon solar cell technology.
박막태양전지의 가장 큰 장점은 단일집적 모듈화가 가능하다는 점이다. 독립적인 단위셀들을 제조한 뒤 이를 직렬 연결하는 실리콘 태양전지 모듈과 달리, 단일집적 모듈화 방식은 단일 기판에 박막층을 형성한 뒤 이를 스크라이빙(scribing)하여 단위셀을 규정하고 모듈을 구현하는 방식이다.The biggest advantage of thin-film solar cells is that they can be single-integrated and modularized. Unlike a silicon solar cell module that manufactures independent unit cells and connects them in series, the single integrated modularization method forms a thin film layer on a single substrate and then scribes it to define the unit cell and implement the module. am.
직렬 연결 방식은 개별셀 제조를 위한 다수의 공정이 필요하고, 단일집적 모듈화 방식은 한번의 공정으로 모듈화가 가능하기 때문에 대량생산에 용이하다. 특히 박막태양전지의 롤투롤(Roll-to-Roll) 방식의 제조는 단일집적 모듈의 생산성을 극대화할 수 있어, 박막태양전지의 발전단가를 실리콘 태양전지 대비 낮출 수 있을 것이라고 전망되고 있다.The serial connection method requires multiple processes for manufacturing individual cells, and the single integration modularization method is easy for mass production because it can be modularized in one process. In particular, roll-to-roll manufacturing of thin-film solar cells is expected to maximize the productivity of single integrated modules, thereby lowering the power generation cost of thin-film solar cells compared to silicon solar cells.
박막태양전지 기술을 산업에 적용하기 위해서는 앞서 언급한 생산성 향상을 위한 요소기술 개발뿐 아니라, 실리콘 태양전지 대비 높은 셀-모듈 간 효율 손실 문제를 극복해야 하는 이슈가 있다.In order to apply thin-film solar cell technology to industry, there are issues that need to be overcome not only with the development of the aforementioned element technology for improving productivity, but also with a high cell-to-module efficiency loss compared to silicon solar cells.
첫째, 단일집적 모듈화 방식에서는 인접 셀 간 절연을 P1, P2, P3 스크라이빙을 통해 구현하며, 좁은 선폭을 갖는 레이저 혹은 기계적 스크라이빙을 이용하게 된다. 상기 P1, P2, P3 스크라이빙 공정에 의해 데드존(dead-zone)이 형성되고, 그 영역의 비율만큼 셀-모듈 간 광전류 손실을 유발하게 된다.First, in the single-integration modularization method, insulation between adjacent cells is implemented through P1, P2, and P3 scribing, and laser or mechanical scribing with a narrow line width is used. A dead-zone is formed by the P1, P2, and P3 scribing processes, and a photocurrent loss between cells and modules is caused by a ratio of the area.
둘째, P1, P2, P3 스크라이빙 과정에서 절개가 충분하지 않거나 공정의 위치별 불균일성 등으로 박막 내 션트 전류 경로가 생성될 수 있고, 이로 인한 충진율 열화 및 광전류 손실을 유발할 수 있다.Second, in the process of scribing P1, P2, and P3, a shunt current path may be created in the thin film due to insufficient incision or non-uniformity by location of the process, which may cause deterioration in fill factor and loss of photocurrent.
셋째, 박막태양전지에 사용되는 투명전극의 대면적화에 따른 저항 증가로 광발전 손실이 유발될 수 있다.Third, photovoltaic loss may be induced due to an increase in resistance due to the large area of the transparent electrode used in the thin-film solar cell.
이 중, 션트 전류 경로 형성에 의한 광발전 손실은 셀-모듈간 효율 손실을 유발하는 가장 큰 원인이 된다. 특히, P1 스크라이빙은 인접 셀 간 하부 전극의 절연을 위한 공정으로서, 하부 전극을 전기적으로 완전히 절연시키는 것이 아닌 광흡수층을 사이에 두고 어느 정도의 거리를 두고 이격되는 것이기 때문에 절개가 잘 이루어졌다고 하더라도 광흡수층을 통해 션트 전류가 흐를 수 있는 문제점을 가지고 있다. 통상적으로, 박막태양전지 기술에 사용되는 광흡수층은 P-N 접합을 위해 도핑된 반도체 박막을 사용하는데, 도핑에 의한 전하농도(n)가 높거나 전하의 이동도(μ)가 높을 경우 아래와 같은 관계식에 의해 P1 션트 전류가 생성될 수 있다.Among them, photovoltaic loss due to formation of a shunt current path is the biggest cause of efficiency loss between cells and modules. In particular, P1 scribing is a process for insulating the lower electrode between adjacent cells, and it is said that the incision is well made because the lower electrode is not completely electrically insulated but spaced apart at a certain distance with the light absorbing layer in between. However, there is a problem in that shunt current may flow through the light absorption layer. Conventionally, the light absorption layer used in thin film solar cell technology uses a doped semiconductor thin film for a P-N junction. When the charge concentration (n) or the charge mobility (μ) is high due to doping, the following relationship A P1 shunt current may be generated by
jP1: P1 가공 영역에서의 횡방향 션트에 의한 전류밀도j P1 : Current density by transverse shunt in P1 processing area
q: elementary chargeq: elementary charge
n: carrier densityn: carrier density
: carrier mobility : carrier mobility
E: 기전력E: electromotive force
통상적으로 P-N 접합 태양전지의 성능을 좌우하는 것은 박막의 두께 방향으로의 소수 캐리어들(minority carrier)의 움직임이지만, P1 가공영역의 션트 전류는 다수 캐리어들(majority carriers)의 움직임에 의해 결정된다. 즉, P1 가공영역에서의 션트 전류는 다수 캐리어의 전하 농도와 이동도에 의해 정의된다.Generally, the performance of a P-N junction solar cell depends on the movement of minority carriers in the thickness direction of the thin film, but the shunt current in the P1 processing area is determined by the movement of the majority carriers. That is, the shunt current in the P1 processing region is defined by the charge concentration and mobility of the majority carriers.
따라서, P1 션트 전류를 억제하기 위해 광흡수층의 다수 캐리어의 전하 농도를 낮추거나, 이동도를 감소시켜야 하는데, 이는 다음과 같은 문제를 야기한다.Therefore, in order to suppress the P1 shunt current, it is necessary to lower the charge concentration of the majority carriers of the light absorption layer or reduce the mobility, which causes the following problems.
첫째, 다수 캐리어의 전하농도를 낮추는 것은 광전압 손실을 야기한다.First, lowering the charge concentration of the majority carrier causes photovoltage loss.
Voc: 광전압Voc: photovoltage
q: elementary chargeq: elementary charge
k: Boltzmann constantk: Boltzmann constant
T: temperatureT: temperature
Nd: donor concentrationN d : donor concentration
Na: acceptor concentrationN a : acceptor concentration
Ni: intrinsic carrier concentration N i : intrinsic carrier concentration
둘째, 이동도를 낮추는 것은 아인슈타인 방정식에 의해 전하의 확산을 감소시켜 광전류 추출을 열화시킬 수 있다.Second, lowering the mobility can degrade the photocurrent extraction by reducing the diffusion of charge by Einstein's equation.
: carrier mobility : carrier mobility
D: diffusion coefficientD: diffusion coefficient
이러한 소재 특성에 의한 션트 손실은 단일집적 모듈화 과정에서 야기되는 매우 근본적인 문제로서, 차세대 박막태양전지 기술의 상업화를 위해 반드시 해결해야 하는 문제라고 할 수 있다.Shunt loss due to these material characteristics is a very fundamental problem caused in the process of single-integration modularization, and it can be said to be a problem that must be solved for commercialization of next-generation thin-film solar cell technology.
관련 종래기술을 살펴보면 다음과 같다.The related prior art is as follows.
한국공개특허문헌 제10-2020-0071576호는 태양전지 열전 융합소자에 관한 것으로, 태양전지부와 열전소자부 사이에 열전도성이 높은 물질을 태양전지부의 후면전극으로 적용함으로써, 태양전지부의 광전변환효율 향상 및 열전소자부의 온도차 증대를 통해 에너지 변환효율을 향상시킨다.Korean Patent Publication No. 10-2020-0071576 relates to a solar cell thermoelectric fusion device, by applying a material with high thermal conductivity between a solar cell unit and a thermoelectric element unit as a rear electrode of the solar cell unit, The energy conversion efficiency is improved by improving the photoelectric conversion efficiency and increasing the temperature difference of the thermoelectric element part.
하지만, 태양전지부에서 발생하는 열을 열전소자부에 전달하여, 열전소자부의 발전효율을 향상시키는 것에 주 목적이 있고, 그 과정에서 태양전지의 온도를 낮추어 태양전지의 광전변환효율을 향상시키는 부가적인 효과가 달성될뿐이며, 태양전지에서 발생하는 션트 전류를 저감하기 위한 내용을 전혀 제시하지 못한다. 설령, 열전소자부의 발전에 의해 하부 전계가 형성됨을 가정하더라도, 태양전지부의 하부 전극이 평판 형태로 구비됨에 따라, 열전소자부에서 형성된 전계가 태양전지에 미치지 못하게 된다.However, the main purpose is to improve the power generation efficiency of the thermoelectric element by transferring heat generated from the solar cell to the thermoelectric element, and in the process, the temperature of the solar cell is lowered to improve the photoelectric conversion efficiency of the solar cell. A negative effect is only achieved, and no information is provided for reducing the shunt current generated from the solar cell. Even if it is assumed that the lower electric field is formed by the power generation of the thermoelectric element unit, since the lower electrode of the solar cell unit is provided in the form of a flat plate, the electric field formed in the thermoelectric element unit does not reach the solar cell.
한국공개특허문헌 제10-2019-0073895호는 광전 열전 융합소자에 관한 것으로, 열전소자부와 태양전지부를 포함하며 열전소자부와 태양전지부 사이에 발열전극이 형성된 구성을 제시한다.Korean Patent Publication No. 10-2019-0073895 relates to a photoelectric thermoelectric fusion device, which includes a thermoelectric element unit and a solar cell unit, and proposes a configuration in which a heating electrode is formed between the thermoelectric element unit and the solar cell unit.
발열전극이 적외선 영역의 광을 흡수하여 열전소자부에 열을 전달함으로써, 열전소자부의 발전 효율을 향상시키는 것에 주 목적이 있으며, 태양전지부에서 발생하는 션트 전류를 저감하기 위한 내용을 전혀 제시하지 못한다.The main purpose is to improve the power generation efficiency of the thermoelectric element unit by the heating electrode absorbing light in the infrared region and transferring heat to the thermoelectric element unit, and no content for reducing the shunt current generated in the solar cell unit is presented. can not do it.
본 출원은 상기한 문제점을 해결하기 위해 도출된 것으로, 보다 구체적으로 박막태양전지와, 열전 소자 또는 전계형성층의 결합을 통해 박막태양전지의 션트 손실이 최소화되는 모듈을 제공하는 것에 그 목적이 있다.The present application was derived to solve the above problems, and more specifically, an object thereof is to provide a module in which shunt loss of the thin film solar cell is minimized through a combination of a thin film solar cell and a thermoelectric element or an electric field forming layer.
또한, 본 출원은 열전 소자와 박막태양전지의 결합을 통해 박막태양전지에서 문제가 되고 있는 근적외선 영역의 광발전효율 열화특성이 개선된 모듈을 제공하는 것에 그 목적이 있다.In addition, an object of the present application is to provide a module with improved photovoltaic efficiency deterioration characteristics in the near-infrared region, which is a problem in thin-film solar cells, through a combination of a thermoelectric element and a thin-film solar cell.
특히, 태양 에너지의 50%가량을 차지하는 적외선 영역대의 에너지가 태양전지에서 활용되지 못했었던 종래 기술의 단점을 해결하기 위해, 광흡수층을 포함한 종래의 태양전지 구조를 그대로 유지하면서, 외부 전계 효과에 의해 박막태양전지 효율이 향상되는 모듈을 제공하는 것에 그 목적이 있다.In particular, in order to solve the disadvantages of the prior art in which energy in the infrared region, which accounts for about 50% of solar energy, was not utilized in the solar cell, while maintaining the conventional solar cell structure including the light absorbing layer as it is, Its purpose is to provide a module with improved thin-film solar cell efficiency.
상기와 같은 과제를 해결하기 위한 본 출원의 일 실시예는, 기판(10), 상기 기판(10) 상에 형성되는 열전 소자(20), 상기 열전 소자(20) 상에 형성되고, 상기 열전 소자(20)의 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 하부 전극을 포함하는 제1 전극층(30), 상기 열전 소자(20) 상의 상기 복수의 하부 전극 사이의 제1 공간과 상기 제1 전극층(30) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 광흡수부를 포함하는 광흡수층(40), 상기 광흡수층(40) 상에 형성되며, 상기 광흡수층(30)과 접하는 면에서 P-N 접합면 또는 N-P 접합면을 형성하는 버퍼층(50) 및 상기 제1 전극층(30) 상의 상기 복수의 광흡수층 사이의 제2 공간과, 상기 버퍼층(50)의 복수의 버퍼층 사이의 공간 및 상기 버퍼층(50) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 상부 전극을 포함하는 제2 전극층(60)을 포함하는, 박막태양전지 모듈을 제공한다.One embodiment of the present application for solving the above problems is a
일 실시예에 있어서, 상기 복수의 하부 전극 사이의 제1 공간은 P1 가공 영역이고, 상기 복수의 광흡수부 사이의 제2 공간은 P2 가공 영역이고, 상기 복수의 상부 전극 사이의 제3 공간은 P3 가공 영역일 수 있다.In one embodiment, the first space between the plurality of lower electrodes is a P1 processing area, the second space between the plurality of light absorbing parts is a P2 processing area, and the third space between the plurality of upper electrodes is It may be a P3 processing area.
일 실시예에 있어서, 상기 열전 소자(20)는, 상기 기판(10) 상에 형성되며 서로에 대해 소정 간격 이격되는 다수의 전극(21a, 21b)을 포함하는 제3 전극층(21), 상기 제3 전극층(21)의 다수의 전극(21a, 21b) 각각에 형성되는 반도체 기둥(22), 상기 반도체 기둥(22) 상에 형성되는 제4 전극층(23), 상기 제4 전극층(23) 상에 형성되는 제1 절연층(24), 상기 제1 절연층(24) 상에 형성되는 제5 전극층(25) 및 상기 제5 전극층(25) 상에 형성되는 제2 절연층(26)을 포함할 수 있다.In one embodiment, the
일 실시예에 있어서, 상기 제3 전극층(21)의 일단은 접지되어 있고, 상기 제3 전극층(21)의 타단과 상기 제5 전극층(25)을 서로 전기적으로 연결하는 연결부(W)를 더 포함할 수 있다.In one embodiment, one end of the
일 실시예에 있어서, 상기 열전 소자(20)는, 외부로부터 입사되는 유입광에 따라 상기 제3 전극층(21)과 상기 제4 전극층(23) 사이에 전위차가 형성되고, 상기 연결부(W)를 통해 상기 전위차에 의한 전계(Electric Field)가 상기 복수의 하부 전극 사이의 공간에 인가될 수 있다.In one embodiment, in the
일 실시예에 있어서, 상기 반도체 기둥(22)은, N형 반도체 기둥(22a) 및 P형 반도체 기둥(22b)을 포함하며, 상기 N형 반도체 기둥(22a) 및 상기 P형 반도체 기둥(22b)은 서로에 대해 소정 간격 이격되면서 상기 제3 전극층(21) 상에 교차 형성될 수 있다.In one embodiment, the
일 실시예에 있어서, 상기 제3 전극층(21)에 포함된 다수의 전극(21a, 21b)은 서로에 대해 소정 간격 이격되면서 상기 기판(10) 상에 형성되며, 상기 제4 전극층(23)에 포함된 다수의 전극(23a, 23b)은 서로에 대해 소정 간격 이격되면서 상기 반도체 기둥(22) 상에 형성될 수 있다.In one embodiment, the plurality of
일 실시예에 있어서, 상기 제3 전극층(21)에 포함된 다수의 전극(21a, 21b)과 상기 제4 전극층(23)에 포함된 다수의 전극(23a, 23b)은 좌우 방향으로 일부 중첩되면서 배열될 수 있다.In one embodiment, the plurality of
일 실시예에 있어서, 상기 기판(10)과 상기 제1 절연층(24) 사이의 빈 공간에는 제3 절연층(27)이 형성될 수 있다.In one embodiment, a third
일 실시예에 있어서, 상기 제1 전극층(50)은 가시광선 및 적외선 영역대의 파장을 투과시키는 재질로 이루어지고, 상기 제2 전극층(60)은 적외선 영역대의 파장을 투과시키는 재질로 이루어질 수 있다.In one embodiment, the
일 실시예에 있어서, 상기 제3 전극층(21), 상기 제4 전극층(23) 및 상기 제5 전극층(25)은 적외선 영역대의 파장을 흡수하는 재질로 이루어질 수 있다.In one embodiment, the
일 실시예에 있어서, 상기 광흡수층(30)과 상기 버퍼층(40)은 각각 P형 반도체 또는 N형 반도체이되, 서로에 대해 반대 극성을 갖는 반도체일 수 있다.In one embodiment, the
일 실시예에 있어서, 상기 제1 절연층(24)의 열전도성은 상기 제2 절연층(26)의 열전도성보다 높을 수 있다.In one embodiment, the thermal conductivity of the first insulating
일 실시예에 있어서, 상기 제3 전극층(21) 상에 형성되는 상기 N형 반도체 기둥(22a) 및 상기 P형 반도체 기둥은(22b) 온도 변화에 따라 전계를 형성하는 재질로 이루어지되, 상기 복수의 하부 전극 사이의 공간의 광흡수층(40)의 전자 에너지 준위를 낮추는 전계를 형성할 수 있다.In one embodiment, the N-
일 실시예에 있어서, 상기 열전 소자(20)에 의해 형성되는 전압(VTE)은 아래의 수식 4를 만족하는 것일 수 있다.In one embodiment, the voltage (V TE ) formed by the
VTE >VFB +2△ФV TE >V FB +2ΔФ
여기서, VFE는 광흡수층(40)의 flat-band voltage이고, △Ф는 광흡수층(40)의 페르미 에너지 준위(EF)와 intrinsic 에너지 준위(Ei)의 차이일 수 있다.Here, V FE is a flat-band voltage of the
일 실시예에 있어서, 상기 기판(10)과 상기 열전 소자(20) 사이에 형성되는 열 발산층(70)을 더 포함할 수 있다.In one embodiment, a
일 실시예에 있어서, 기판(10), 상기 기판(10) 상에 형성되는 전계형성층(80), 상기 전계형성층(80) 상에 형성되고, 상기 전계형성층(80)의 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 하부 전극을 포함하는 제1 전극층(30), 상기 전계형성층(80) 상의 상기 복수의 하부 전극 사이의 제1 공간과 상기 제1 전극층(30) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 광흡수층을 포함하는 광흡수층(40), 상기 광흡수층(40) 상에 형성되며, 상기 광흡수층(30)과 접하는 면에서 P-N 접합면 또는 N-P 접합면을 형성하는 버퍼층(50) 및 상기 제1 전극층(30) 상의 상기 복수의 광흡수층 사이의 제2 공간과, 상기 버퍼층(50)의 복수의 버퍼층 사이의 공간 및 상기 버퍼층(50) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 상부 전극을 포함하는 제2 전극층(60)을 포함할 수 있다.In one embodiment, a
일 실시예에 있어서, 상기 전계형성층(80)은, 상기 기판(10) 상에 형성되는 게이트 전극(81) 및 상기 게이트 전극(81) 상에 형성되는 게이트 절연체(82)를 포함하고, 상기 게이트 전극(81)에 문턱 전압(VT)보다 높은 게이트 전압(VG)이 인가되는 경우, 상기 광흡수층(40)의 전자 에너지 준위를 낮추는 전계를 형성할 수 있다.In one embodiment, the
일 실시예에 있어서, 상기 게이트 전극(81)에 인가되는 상기 게이트 전압(VG)은 아래의 수식 5를 만족하는 것일 수 있다.In one embodiment, the gate voltage VG applied to the
VG >VFB +2△ФV G >V FB +2ΔФ
여기서, VFE는 광흡수층(40)의 flat-band voltage이고, △Ф는 광흡수층(40)의 페르미 에너지 준위(EF)와 intrinsic 에너지 준위(Ei)의 차이일 수 있다.Here, V FE is a flat-band voltage of the
본 출원에 따르면 박막태양전지와, 열전 소자 또는 전계형성층의 결합을 통해 박막태양전지의 션트 손실이 최소화된다.According to the present application, shunt loss of the thin film solar cell is minimized through the combination of the thin film solar cell and the thermoelectric element or field forming layer.
또한, 열전 소자와 박막태양전지의 결합을 통해 박막태양전지에서 문제가 되고 있는 근적외선 영역의 광발전효율 열화특성이 개선된다.In addition, through the combination of the thermoelectric element and the thin-film solar cell, the photovoltaic efficiency deterioration characteristic in the near-infrared region, which is a problem in the thin-film solar cell, is improved.
또한, 태양 에너지의 50%가량을 차지하는 적외선 영역대의 에너지가 태양전지에서 활용되지 못했었던 종래 기술의 단점을 해결하기 위해, 광흡수층을 포함한 종래의 태양전지 구조를 그대로 유지하면서, 외부 전계 효과에 의해 박막태양전지 효율이 향상된다.In addition, in order to solve the disadvantages of the prior art in which energy in the infrared range, which accounts for about 50% of solar energy, was not utilized in the solar cell, while maintaining the conventional solar cell structure including the light absorbing layer as it is, Efficiency of thin-film solar cells is improved.
또한, 열전소자를 독립적인 발전원으로 이용하는 것이 아닌, 태양전지에 전계를 형성하는 용도로 사용하기 때문에, N-P 접합쌍 증가에 따른 직렬저항의 증가로 인해 전류가 감소함으로써 그만큼 발전량이 감소하는 문제점이 해결된다.In addition, since the thermoelectric element is not used as an independent power source, but is used to form an electric field in the solar cell, the current decreases due to the increase in series resistance due to the increase in the N-P junction pair, resulting in a decrease in power generation. It is resolved.
또한, 건물 외부에 설치되는 태양전지모듈의 특성상 태양광의 적외선 영역대의 파장으로 인한 온도 상승이 불가피한데, 이를 태양전지 광흡수층의 후면전계형성에 활용할 수 있어 비용 경제적이다.In addition, due to the nature of the solar cell module installed outside the building, a temperature rise due to the wavelength of sunlight in the infrared range is inevitable, and this can be used to form a rear surface field of the solar cell light absorbing layer, which is cost-effective.
또한, 기존 태양전지와 비교하였을 때, 적외선 영역대의 태양광까지 발전에 이용되어 최대 20%의 발전 효율 향상을 이룰 수 있다.In addition, when compared with conventional solar cells, solar light in the infrared range can be used for power generation, and power generation efficiency can be improved by up to 20%.
또한, 기존 태양전지에서 활용되지 않았던 적외선 영역대의 태양광까지 발전에 이용되어 온실효과가 감소되는 효과를 누릴 수 있다.In addition, even sunlight in the infrared range, which was not utilized in conventional solar cells, is used for power generation, thereby reducing the greenhouse effect.
도 1은 종래의 박막태양전지 구조를 설명하기 위한 도면이다.
도 2는 도 1의 박막태양전지에서 발생하는 P1 션트 전류를 설명하기 위한 도면이다.
도 3은 본 출원의 실시예에 따른 박막태양전지 모듈의 구조를 설명하기 위한 개략적인 도면이다.
도 4는 도 3의 박막태양전지 모듈의 구조를 상세히 설명하기 위한 도면이다.
도 5는 도 3의 박막태양전지 모듈의 Line 1에 따른 에너지 밴드를 설명하기 위한 도면이다.
도 6은 도 3의 박막태양전지 모듈의 열전소자에 1쌍의 N형 반도체 기둥 및 P형 반도체 기둥을 포함하는 실시예를 보다 구체적으로 설명하기 위한 도면이다.
도 7은 도 3의 박막태양전지 모듈의 열전소자에 2쌍의 N형 반도체 기둥 및 P형 반도체 기둥을 포함하는 실시예를 보다 구체적으로 설명하기 위한 도면이다.
도 8은 도 3의 박막태양전지의 열전소자에 n쌍의 N형 반도체 기둥 및 P형 반도체 기둥을 포함하는 실시예를 보다 구체적으로 설명하기 위한 도면이다.
도 9는 본 출원의 다른 실시예에 따른 박막태양전지 모듈의 구조를 설명하기 위한 개략적인 도면이다.
도 10은 도 9의 박막태양전지 모듈의 구조를 상세히 설명하기 위한 도면이다.
도 11은 도 1의 구조에 따른 박막태양전지 모듈에서 P1 션트전류 억제에 따른 셀-to-모듈 효율손실 감소를 보여주기 위해 수행된 실험 결과를 나타낸다.
도 12는 도 10의 박막태양전지 모듈의 구조를 설명하기 위한 회로도이다.
도 13은 도 9의 박막태양전지 모듈의 Line 1에 따른 에너지 밴드를 설명하기 위한 도면이다.1 is a view for explaining the structure of a conventional thin-film solar cell.
FIG. 2 is a diagram for explaining a P1 shunt current generated in the thin film solar cell of FIG. 1 .
3 is a schematic diagram for explaining the structure of a thin film solar cell module according to an embodiment of the present application.
FIG. 4 is a view for explaining in detail the structure of the thin film solar cell module of FIG. 3 .
FIG. 5 is a diagram for explaining an energy band along
FIG. 6 is a view for explaining in more detail an embodiment including a pair of N-type semiconductor pillars and P-type semiconductor pillars in the thermoelectric element of the thin film solar cell module of FIG. 3 .
FIG. 7 is a view for explaining in more detail an embodiment including two pairs of N-type semiconductor pillars and P-type semiconductor pillars in the thermoelectric element of the thin film solar cell module of FIG. 3 .
FIG. 8 is a view for explaining in detail an embodiment in which n pairs of N-type semiconductor pillars and P-type semiconductor pillars are included in the thermoelectric element of the thin film solar cell of FIG. 3 .
9 is a schematic diagram for explaining the structure of a thin film solar cell module according to another embodiment of the present application.
FIG. 10 is a view for explaining in detail the structure of the thin film solar cell module of FIG. 9 .
FIG. 11 shows experimental results performed to show reduction in cell-to-module efficiency loss due to P1 shunt current suppression in the thin film solar cell module according to the structure of FIG. 1 .
FIG. 12 is a circuit diagram for explaining the structure of the thin film solar cell module of FIG. 10 .
FIG. 13 is a diagram for explaining an energy band along
먼저, 도 1을 참조하여 종래의 박막 태양전지를 구체적으로 설명한다.First, referring to FIG. 1, a conventional thin-film solar cell will be described in detail.
도 1은 종래의 박막 태양전지 구조를 설명하기 위한 도면으로써, 2개의 단위 셀(Cell)이 직렬로 연결된 구조를 도시한다.1 is a diagram for explaining the structure of a conventional thin-film solar cell, showing a structure in which two unit cells are connected in series.
기판(10) 위에 후면 전극을 증착하고, 레이저 또는 기계적 스크라이빙을 통해 P1 가공을 수행한다. P1 가공이 수행되면, 후면 전극들은 서로에 대해 소정 간격 이격되는 구조를 가지며, 이 사이의 공간을 P1 가공 영역으로 지칭한다.A back electrode is deposited on the
다음, 광흡수층을 증착한 뒤, 레이저 또는 기계적 스크라이빙을 통해 P2 가공을 수행한다. 광흡수층은 필요에 따라 광흡수층 단독으로 증착되거나, 상부로부터 하부를 향해 버퍼층-광흡수층의 이중층으로 증착될 수 있다(도 1에서는 버퍼층-광흡수층의 이중층으로 증착된 실시예가 도시됨). 이 때, P2 가공은 P1 가공 영역으로부터 기판(10)의 길이 방향을 따라 일정 간격 이격되도록 수행한다. P2 가공이 수행되면, 광흡수층의 광흡수부들은 서로에 대해 소정 간격 이격되는 구조를 가지며, 이 사이의 공간을 P2 가공 영역으로 지칭한다.Next, after depositing the light absorption layer, P2 processing is performed through laser or mechanical scribing. The light absorbing layer may be deposited as a light absorbing layer alone or as a double layer of a buffer layer and a light absorbing layer from top to bottom (FIG. 1 shows an embodiment in which a double layer of a buffer layer and a light absorbing layer is deposited). At this time, the P2 processing is performed to be spaced apart from the P1 processing area by a predetermined interval along the length direction of the
마지막으로, 전면 전극을 증착한 뒤, 레이저 또는 기계적 스크라이빙을 통해 P3 가공을 수행한다. 이 때, P3 가공은 P2 가공 영역으로부터 기판(10)의 길이 방향을 따라 일정 간격 이격되도록 수행한다. P3 가공이 수행되면, 전면 전극들은 서로에 대해 소정 간격 이격되는 구조를 가지며, 이 사이의 공간을 P3 가공 영역으로 지칭한다.Finally, after depositing the front electrode, P3 processing is performed through laser or mechanical scribing. At this time, the P3 processing is performed to be spaced apart from the P2 processing area by a predetermined interval along the length direction of the
도 1에서는 편의상 p-type 반도체를 광흡수층으로 한 태양전지가 예시되나, 이에 제한되지 않고 n-type 반도체에도 동일한 원리 및 설명이 적용될 수 있다. 외부에서 광이 유입되면 파란색으로 표시된 화살표(jPhoto)에 따라 광전류가 흐르게 된다. 하지만, 이와 동시에 광흡수층을 사이에 둔 하부 전극을 따라 P1 션트 전류(jP1)가 흐르게 되며, 광전류 손실을 야기한다.In FIG. 1 , for convenience, a solar cell using a p-type semiconductor as a light absorption layer is exemplified, but the same principle and description can be applied to an n-type semiconductor without being limited thereto. When light is introduced from the outside, photocurrent flows according to the blue arrow (j Photo ). However, at the same time, a P1 shunt current (j P1 ) flows along the lower electrode with the light absorption layer interposed therebetween, causing photocurrent loss.
본 발명의 실시예에 따른 박막태양전지 모듈은 상기 P1 션트 전류(jP1)를 저감하기 위한 기술을 제안한다.A thin film solar cell module according to an embodiment of the present invention proposes a technique for reducing the P1 shunt current (j P1 ).
도 3은 본 출원의 실시예에 따른 박막태양전지 모듈의 구조를 설명하기 위한 개략적인 도면이다.3 is a schematic diagram for explaining the structure of a thin film solar cell module according to an embodiment of the present application.
본 출원의 실시예에 따른 박막태양전지 모듈은 기판(10), 열전소자(20), 제1 전극층(30), 광흡수층(40), 버퍼층(50) 및 제2 전극층(60)을 포함할 수 있다. 다른 실시예에서는, 버퍼층(50)을 제외한 기판(10), 열전소자(20), 제1 전극층(30), 광흡수층(40) 및 제2 전극층(60)을 포함하는 것도 가능하다.A thin film solar cell module according to an embodiment of the present application may include a
기판(10)은 열전소자(20)가 설치되는 베이스 부분으로, 단단한 재질의 기판 또는 유연성 재질의 기판이 사용될 수 있으며, 단단한 재질의 경우 유리 플레이트, 석영 플레이트, 실리콘 플레이트, 합성수지 플레이트, 금속 플레이트 등을 포함할 수 있으며, 유연성 재질의 경우 금속 또는 고분자 물질 중 적어도 하나를 포함할 수 있고, 스테인리스강 또는 폴리이미드 중 적어도 하나를 포함할 수 있다.The
열전소자(20)는 양 말단에 온도 차가 형성되면, 그에 따라 전위 차가 발생하는 부분으로, 적외선 영역대의 태양광에 의해 본 발명의 광흡수층(40), 버퍼층(50) 및 제2 전극층(60)(또는 광흡수층 및 제2 전극층)을 포함하는 태양전지에 전계를 인가하는 부분이다. 자세한 설명은 후술하기로 한다.The
제1 전극층(30)은 태양전지의 후면에서 전류 수집을 위한 기능을 수행하며, 일 예로 Mo, Cu, Al, Ni, W, Co, Ti 및 Au로 이루어진 군으로부터 선택된 어느 하나 이상의 재질로 형성될 수 있다.The
제1 전극층(30)은 복수의 하부 전극(31, 32, 33)을 포함하며, 복수의 하부 전극(31, 32, 33)은 열전소자(20)의 길이 방향(도 2에서 좌우 방향)을 따라 서로에 대해 소정 간격 이격되도록 형성된다. 복수의 하부 전극(31, 32, 33) 사이의 공간은 P1 가공에 의한 결과물이다. 이를 P1 가공 영역으로 지칭한다.The
광흡수층(40)은 빛을 흡수하여 전자-정공 쌍을 형성하고, 전자와 정공을 각각 다른 전극으로 전달하여 전류를 흐르게 하는 역할을 수행한다. 광흡수층(40)은 전구체층을 형성한 후 이를 황화 또는 셀렌화 처리하여 형성될 수 있으며, 전구체층은 Cu, Zn, Sn, CuS, ZnS, SnS, ZnSe, SnSe, CuSSe, ZnSSe 및 SnSSe 로 이루어진 군으로부터 선택된 하나 이상의 물질이 스퍼터링법, 동시증발증착법, CVD법, 유기금속화학기상증착법, 근접승화법, 스프레이 피롤리시스, 화학 스프레이법, 스크린프린팅법, 비진공 액상성막법, CBD법, VTD법 및 전착법 중 어느 하나의 방법으로 형성될 수 있다.The
광흡수층(40)은 복수의 광흡수부(41, 42)을 포함하며, 복수의 광흡수부(41, 42)는 열전소자(20)의 길이 방향을 따라 서로에 대해 소정 간격 이격되도록 형성된다. 복수의 광흡수부(41, 42) 사이의 공간은 P2 가공에 의한 결과물이다. 이를 P2 가공 영역으로 지칭한다.The
P2 가공 영역은 상하 방향으로 P1 가공 영역과 중첩되지 않으며, 이로 인해 후면 전극, 전면 전극, 버퍼층, 광흡수층, 후면 전극 순으로 광전류가 흐르는 통로를 형성하게 된다.The P2 processing region does not overlap with the P1 processing region in the vertical direction, and thus forms a passage through which photocurrent flows through the back electrode, the front electrode, the buffer layer, the light absorption layer, and the rear electrode in that order.
버퍼층(50)은 광흡수층(40)과 P-N junction 또는 N-P junction을 형성하며, CdS, ZnS, Zn(O,S), 및 CdZnS으로 이루어진 군으로부터 선택된 하나 이상의 물질이 진공공정, 열 증착공정 및 화학적 용액 성장법 중 어느 하나의 방법으로 형성될 수 있다.The
버퍼층(50)은 복수의 버퍼부(51, 52)를 포함하며, 복수의 버퍼부(51, 52)는 열전소자(20)의 길이 방향을 따라 서로에 대해 소정 간격 이격되도록 형성된다. 복수의 버퍼부(51, 52) 사이의 공간은 P2 가공에 의한 결과물이다. 이를 P2 가공 영역으로 지칭한다.The
제2 전극층(60)은 태양전지의 표면에서 전류 수집을 위한 기능을 수행하며, 제1 전극층(30)의 재질과 동일한 재질로 형성될 수 있다.The
제2 전극층(60)은 복수의 상부 전극(61, 62)을 포함하며, 복수의 상부 전극(61, 62)은 열전소자(20)의 길이 방향을 따라 서로에 대해 소정 간격 이격되도록 형성된다. 복수의 상부 전극(61, 62) 사이의 공간은 P3 가공에 의한 결과물이다. 이를 P3 가공 영역으로 지칭한다.The
P3 가공 영역은 상하 방향으로 P1 가공 영역 및 P2 가공 영역과 중첩되지 않으며, 이로 인해 후면 전극, 전면 전극, 버퍼층, 광흡수층, 후면 전극 순으로 광전류가 흐르는 통로를 형성하게 된다.The P3 processing area does not overlap with the P1 processing area and the P2 processing area in the vertical direction, thereby forming a passage through which photocurrent flows in the order of the back electrode, the front electrode, the buffer layer, the light absorption layer, and the back electrode.
본 출원의 실시예에 따른 박막태양전지 모듈은 기본적으로, 도 1에 도시된 박막 태양전지 구조와 유사하되, 기판(10)과 제1 전극층(30) 사이에 적층된 열전소자(20) 또는 전계형성층(80)을 더 포함하는 점에서 차이가 있다. 하지만, 태양전지의 하부 측에 전계를 인가함으로써 그 위에 존재하는 광흡수층(40)의 특성을 변화(예를 들어, n-type의 반도체를 p-type의 반도체로 변화시키거나, p-type의 반도체를 n-type의 반도체로 변화)시키는 것이면 특별히 이에 제한되지는 않는다.The thin film solar cell module according to an embodiment of the present application is basically similar to the thin film solar cell structure shown in FIG. There is a difference in that the forming
도 4를 참조하여 본 출원의 실시예에 따른 박막태양전지 모듈의 열전소자(20)를 보다 상세히 설명한다. 도 4는 도 3의 박막태양전지 모듈을 보다 구체적으로 설명하기 위한 도면이다.Referring to FIG. 4 , the
도 4를 참조하면, 열전소자(20)는 기판(10) 위에 적층되는 제3 전극층(21), 반도체 기둥(22), 제4 전극층(23), 제1 절연층(24), 제5 전극층(25), 제2 절연층(26) 및 제3 절연층(27)을 포함할 수 있다.Referring to FIG. 4 , the
제3 전극층(21)은 기판(10) 위에 적층되는 층으로서, 다수의 전극(21a, 21b, 21c, 21d)으로 이루어질 수 있으며, 각각의 전극은 좌우 방향으로 소정 간격 이격되며 배치될 수 있다.The
제3 전극층(21)의 양 말단에 위치한 전극(21a, 21d) 중 어느 하나의 전극(21a)은 접지되고, 다른 하나의 전극(21d)는 후술되는 제5 전극층(25)과 연결부(W)에 의해 전기적으로 연결될 수 있다. 전기적 연결 방식으로 와이어 방식이 이용될 수 있으나, 이에 제한되지 않고 서로가 전기적으로 연결될 수 있는 방식이면 어느 것이든 적용될 수 있다고 할 것이다. 제3 전극층(21)이 제5 전극층(25)과 전기적으로 연결됨에 따라, 열전소자(20)에 의해 형성된 전압(전위차)이 제5 전극층(25)을 통해 태양전지 내에 전계를 인가할 수 있게 된다. 자세한 구동원리는 후술한다.Among the
제3 전극층(21)의 전극(21a, 21b, 21c, 21d) 위에는 다수의 반도체 기둥(22)이 적층될 수 있다. 여기서, 반도체 기둥(22)은 N형 반도체 기둥(22a) 및 P형 반도체 기둥(22b)을 포함하며, N형 반도체 기둥(22a)와 P형 반도체 기둥(22b)이 좌우 방향으로 교차 배열되면서 전극(21a, 21b, 22c, 22d) 위에 적층될 수 있다.A plurality of
여기서, 반도체 기둥(22)은 PbTe, alkali-doped PbTe, Bi2Te3, AgSbSe2, AgSbTe2, AgPbxSbTex+18, SiGe, BiCuSe, Cu1.8S, Cu2S, Cu2Se, Cu2Se:I, Cu2Se:Al, SnS, SnSe, PbS 및 PbSe로 이루어진 군에서 선택된 하나 이상의 물질로 형성될 수 있다.Here, the
보다 구체적으로, 1쌍의 N형 반도체 기둥(22a)과 P형 반도체 기둥(22b)은 하나의 전극(22b) 상의 좌우 말단에 각각 위치될 수 있으며, 달리 말하면 제3 전극층(21)의 다수의 전극(21a, 21b, 22c, 22d) 상에는 1쌍의 N형 반도체 기둥(22a)과 P형 반도체 기둥(22b)만이 적층되는 것이 바람직하다.More specifically, a pair of N-
반도체 기둥(22)이 좌측으로부터 우측을 향해 N-P-N-P-N-P 배열을 가짐에 따라 열전소자(20)의 상면과 하면의 온도차에 의해 기전력이 발생하며, 발생된 기전력은 열전소자(20)의 상부에 위치한 태양전지 하부(구체적으로는, P1 영역)에 전계를 인가하게된다. 다시 말하면, 태양전지 하부에 인가된 전계는, 해당 영역의 전자 에너지 준위(electron energy level)를 낮추는 방향으로 적용된다.As the
반도체 기둥(22) 위에는 제4 전극층(23)이 적층될 수 있다. 제4 전극층(23) 역시 제3 전극층(21)과 마찬가지로 다수의 전극(23a, 23b, 23c)으로 이루어질 수 있으며, 각각의 전극은 좌우 방향으로 소정 간격 이격되며 배치될 수 있다.A
제4 전극층(23)의 다수의 전극(23a, 23b, 23c)은 제3 전극층(21)의 다수의 전극(21a, 21b, 22c, 22d)과 교차 배열될 수 있으며, 보다 구체적으로 좌우 방향으로 일부만이 중첩되면서 교차 배열되는 구조를 가질 수 있다.The plurality of
즉, 제4 전극층(23)의 전극(23a, 23b, 23c) 중 어느 하나의 전극(23a)과, 제3 전극층(21)의 전극(21a, 21b, 21c, 21d) 중 어느 하나의 전극(21b)과 P형 반도체 기둥(22b)만을 동시에 공유하며, 다른 N형 반도체 기둥(22a)은 동시에 공유하지 않도록 배치될 수 있는 것이다.That is, any one of the
전술한 제3 전극층(21)의 전극(21a, 21b, 21c, 21d)은 좌우 방향으로 소정 간격 이격되어 배치되고, 반도체 기둥(22) 또한 좌우 방향으로 소정 간격 이격되어 배치되며, 제4 전극층(23)의 전극(23a, 23b, 23c) 역시 좌우 방향으로 소정 간격 이격되어 배치되는데, 서로 소정 간격 이격되어 배치된 곳은 빈 공간에 해당된다. 상기 빈 공간에는 제3 절연층(27)이 구비되어 각 구성 요소 간의 절연 기능을 담당하게 된다.The
제4 전극층(23) 상에는 제1 절연층(24), 제5 전극층(25) 및 제2 절연층(26)이 순차 적층될 수 있다.A first insulating
제3 전극층(21), 제4 전극층(23) 및 제5 전극층(25)은 제1 전극층(30) 및 제2 전극층(60)과 동일한 재질로 형성될 수 있다.The
또한, 제1 절연층(24)은 제3 절연층(27)과 동일한 물질로 형성될 수 있으며, 제1 절연층(24)의 표면은 그 아래 반도체 기둥들로 인한 굴곡에 영향을 받지 않도록 평탄화 된 것이 바람직하다. 이는 제5 전극층(25) 및 그 위에 형성되는 태양전지가 안정적으로 구동되기 위함이다. 또한 제1 절연층(24)은 제4 전극층(23)에 의한 전계효과가 제5 전극층(25)에 영향을 주지 않기 위하여 유전율이 낮은 물질, 즉, SiO2 박막과 같은 산화물계열이나 유전율이 낮으면서도 스핀코팅이 용이한 폴리머 계열의 ABS(plastic), polyimide, polyamide, polycarbonate, polypropylene, polystyrene, 혹은 Teflon 중 하나 이상을 사용할 수 있다. 더불어 전계효과를 방지하는 방안으로 제1 절연층(24)의 두께를 500 nm 이상으로 할 수 있다. 더불어 전계효과를 방지하는 방안으로 제1 절연층(24)의 두께를 500 nm 이상으로 할 수 있다.In addition, the first insulating
제1 절연층(24)과 제3 절연층(27)은 동일한 물질로 형성될 수 있으면서도, 제1 절연층(24)의 표면을 평탄화하기 위해서 스핀코팅 방식을 사용할 수 있다. 이때, 도포된 절연층이 그 아래에 위치한 N형 및 P형 반도체 기둥 사이를 채울뿐 아니라 제4 전극층(23) 상에 500 nm 이상의 충분한 두께가 형성될 수 있도록, 스핀코팅 용액의 농도, rpm, 그리고 코팅 시간이 정해질 수 있다.While the first insulating
도 4를 다시 참조하면, 개별 N형 반도체 기둥(22a) 및 P형 반도체 기둥(22b)의 쌍은 서로 직렬로 연결되어 있고, 양 말단 중 어느 하나는 접지되며, 다른 하나는 연결부(W)를 통해 제5 전극층(25)과 전기적으로 연결된다. 도 4에는 3쌍의 N형 반도체 기둥(22a) 및 P형 반도체 기둥(22b)이 도시되나, 이에 제한되지 않고 3개 미만 또는 3개 초과의 개수를 가질 수 있음은 물론이다.Referring again to FIG. 4, a pair of individual N-
도 5는 도 3의 박막태양전지 모듈에 빛이 입사하였을 때의 Line 1에 따른 에너지 밴드 구조를 보이는 도면이다.FIG. 5 is a view showing an energy band structure along
통상적인 태양전지는 1100nm 이하의 파장의 빛을 흡수하여 광발전을 하게 된다. 가시광선에 해당하는 400~700nm 파장 영역의 빛은 주로 P-N 접합층 부근에서 흡수되고, 이렇게 형성된 광전하는 확산전위구배에 의해 추출된다.Conventional solar cells absorb light with a wavelength of 1100 nm or less to generate photovoltaic power. Light in the wavelength range of 400 to 700 nm corresponding to visible light is mainly absorbed near the P-N junction layer, and the photocharges thus formed are extracted by the diffusion potential gradient.
한편, 1100nm 이상의 단파장 적외선(short-wavelength infrared, SWR) 및 3000nm 이상의 중파장 적외선(middle-wavelength infrared, MWIR) 영역은 광흡수층 에너지 밴드갭보다 에너지가 작아 태양전지를 통과하여 본 출원의 박막태양전지 모듈의 열전소자의 표면에 도달하게 된다. 이러한 SWR 및 MWIR은 도 4에 도시된 제5 전극층(25) 및 제1 절연층(24)에서 대부분 흡수되어 열전소자의 상면(윗면)의 온도를 상승시키게 된다(즉, 열전소자의 상면을 hot side로 만듦). 이 때, 열전소자의 상면과 하면의 온도차에 의해 열전 전압(VTE)이 형성되는데, 이로 인하여 제5 전극층(25)의 전기적 위치에너지는 빛이 입사하지 않았을 경우와 비교했을 때, qVTE만큼 낮아지게 된다(도 5).On the other hand, short-wavelength infrared (SWR) of 1100 nm or more and middle-wavelength infrared (MWIR) of 3000 nm or more have energy smaller than the energy bandgap of the light absorption layer and pass through the solar cell to pass through the thin film solar cell of the present application. It reaches the surface of the thermoelectric element of the module. Most of these SWR and MWIR are absorbed in the
도 5에는 도 3의 Line 1을 따라 전도대 최소값(Conduction band minimum, Ec)이 도시되어 있다. 전술한 열전효과에 의해 제5 전극층(25)의 전기적 위치에너지(electronic potential)가 낮아지는 경우, 제1 공간에 위치하는 광흡수층(40)의 전도대최소값(EC)도 동반 낮아지게 되며, 이는 제2 전극층(60) 부근에 전계를 형성하게 된다. 후면 전계 형성으로 인해 P1 영역의 반전(inversion)이 일어날 수 있으며, 광흡수층(40)이 p-type 반도체인 경우 후면 전계 형성으로 인해 n-type 반도체로 반전이 이루어질 수 있다. 따라서, 하부 전극(31, 32)과 P1 영역을 통해 션트 전류(jP1)가 흐르는 문제가 방지된다.FIG. 5 shows a conduction band minimum (Ec) along
도 6 내지 8은 본 출원의 실시예에 따른 열전소자의 N-P 접합쌍이 각각 1개, 2개, n개일 때의 구조를 보여주는 도면이다. 전술한 바와 같이, 열전소자를 이용하여 독립적인 발전을 할 경우에는 N-P 접합쌍의 개수와 열전 발전량(power)이 단순 비례하지 않게 된다. 이는 N-P 접합쌍이 증가할수록 VTE는 증가하지만 직렬저항도 증가하여 그만큼 전류가 감소하기 때문이다.6 to 8 are diagrams showing structures when there are 1, 2, and n NP junction pairs of the thermoelectric element according to an embodiment of the present application, respectively. As described above, when independent power generation is performed using a thermoelectric element, the number of NP junction pairs and the amount of thermoelectric power generation are not simply proportional. This is because as the number of NP junction pairs increases, V TE increases, but the series resistance also increases and the current decreases accordingly.
반면, 본 출원의 실시예에 따른 열전소자는 독립적인 발전원으로 활용되지 않고 태양전지에 전계를 가하는 용도로 쓰이기 때문에, 열전소자 내의 전류수준과 상관없이 최대한 많은 VTE를 형성하는 것이 강한 전계 형성에 유리하게 된다.On the other hand, since the thermoelectric element according to the embodiment of the present application is not used as an independent power source and is used for applying an electric field to a solar cell, forming as many V TE as possible regardless of the current level in the thermoelectric element forms a strong electric field be advantageous to
P1 영역에 강한 inversion 층의 형성을 위해, 도 5에 도시된 바와 같이 페르미 에너지 준위와 intrinsic 에너지의 준위 차(△Ф=EF-Ei)의 2배에 해당하는 에너지 band bending이 일어나는 것이 바람직하다.For the formation of a strong inversion layer in the P1 region, as shown in FIG. 5, it is preferable that energy band bending corresponding to twice the level difference between the Fermi energy level and the intrinsic energy level (ΔФ=E F -E i ) occurs. do.
즉, flat-band voltage를 VFE라고 했을 때, 열전소자(20)에 의한 VTE 형성이 아래의 조건을 만족할 때 P1 영역에 강한 inversion 층을 유도하는 것이 가능하다. 여기서 VFE는 광흡수층(40)의 에너지 밴드가 평탄화(선형화)되도록 인가되는 전압을 의미한다. That is, assuming that the flat-band voltage is V FE , it is possible to induce a strong inversion layer in the P1 region when the V TE formation by the
VTE >VFB +2△ФV TE >V FB +2ΔФ
즉, 열전소자(20)가 VTE >VFB +2△Ф의 조건을 만족하는 N-P 접합쌍의 개수를 가지는 것이 바람직하다.That is, it is preferable that the
다음, 도 9 내지 13을 참조하여 본 출원의 다른 실시예에 따른 박막태양전지 모듈을 상세히 설명한다.Next, a thin film solar cell module according to another embodiment of the present application will be described in detail with reference to FIGS. 9 to 13 .
기판(10)과 제1 전극층(30) 사이에 열전소자(20)가 아닌 전계형성층(80)이 형성된다는 점에서 차이가 있고, 나머지 구성은 동일한바 이하에서는 전계형성층(80)을 중심으로 상세히 설명하기로 한다.There is a difference in that the electric
전계형성층(80)은 기판(10) 상부 전면적에 형성되는 게이트 전극(81)과, 게이트 전극(81) 상부에 형성되는 게이트 절연체(82)를 포함한다.The
즉, 전계형성층(80) 위에 태양전지가 적층되는 구조인데, 이를 회로도로 표시하면 도 12와 같다.That is, it is a structure in which solar cells are stacked on the electric
전계형성층(80)과 태양전지의 결합을 통해, 이른바 MOSFET 구조와 유사한 구조가 형성되며, 보다 구체적으로 MOSFET은 게이트 전압(VG)이 문턱 전압(VT)보다 높을 경우 턴온(turn-on)되는 증가형 MOSFET(enhancemant type MOSFET)과 게이트 전압(VG)이 문턱 전압(VT)보다 높을 경우 turn-off되는 공핍형 MOSFET(depletion type MOSFET)으로 나뉘는데, 본 출원의 실시예에서는 전계형성층(80)과 태양전지의 결합을 통해 공핍형 MOSFET과 유사한 구조가 형성된다.Through the combination of the electric
즉, 게이트 전극(81)에 문턱 전압(VT)보다 높은 전압이 인가되는 경우, P1 가공 영역에 후면 전계를 형성하게 된다. 후면 전계 형성으로 인해 P1 가공 영역의 반전(inversion)이 일어날 수 있으며, 광흡수층(40)이 p-type 반도체인 경우 후면 전계 형성으로 인해 n-type 반도체로 반전이 이루어질 수 있다. 따라서, 하부 전극(31, 32)과 P1 영역을 통해 션트 전류(jP1)가 흐르는 문제가 방지된다(도 10 참조).That is, when a voltage higher than the threshold voltage (V T ) is applied to the
P1 영역에 강한 inversion 층의 형성을 위해, 도 13에 도시된 바와 같이 페르미 준위와 intrinsic 에너지의 준위 차(△Ф=EF-Ei)의 2배에 해당하는 에너지 band bending이 일어나는 것이 바람직하다.For the formation of a strong inversion layer in the P1 region, as shown in FIG. 13, it is preferable that energy band bending corresponding to twice the level difference between the Fermi level and the intrinsic energy (ΔФ=E F -E i ) occurs. .
즉, flat-band voltage를 VFE라고 했을 때, VG-VFE>2△Ф의 전압이 게이트 전극(81)에 인가되는 것이 바람직하며, 게이트 전극(81)에 인가되는 게이트 전압(VG)이 아래의 조건을 만족할 때 P1 영역에 강한 inversion 층을 유도하는 것이 가능하다.That is, when the flat-band voltage is set to V FE , it is preferable that a voltage of V G -V FE > 2ΔФ is applied to the
VG >VFB +2△ФV G >V FB +2ΔФ
도 11은 도 1에 따른 박막태양전지 모듈 구조에서 P1 션트전류에 의한 셀-to-모듈 효율 손실 영향성을 보여주기 위해 수행된 결과를 나타낸다. 도 11의 좌측 도면을 참조하면, CIGS 박막이 단일 태양전지셀로 활용되었을때(검정색)는 다이오드의 정류특성이 뚜렷하게 나타나지만, 모듈로 활용되었을때(빨간색)는 P1 션트 전류 영향에 의해 정류특성이 열화되는 것을 보여준다. 이로 인한 셀-모듈간 효율손실은 30%에 가까운 것으로 측정되었다.FIG. 11 shows results performed to show the effect of cell-to-module efficiency loss due to the P1 shunt current in the thin film solar cell module structure according to FIG. 1 . Referring to the drawing on the left of FIG. 11, when the CIGS thin film is used as a single solar cell (black), the rectification characteristics of the diode are clearly displayed, but when the CIGS thin film is used as a module (red), the rectification characteristics are reduced due to the influence of the P1 shunt current. shows deterioration. The resulting cell-to-module efficiency loss was measured to be close to 30%.
도 11에서 모듈의 전류-전압 곡선은 직렬 연결된 셀들의 평균적인 전류-전압 특성을 나타낸다. 좌측 도면에서 모듈의 P1 션트전류 영향이 큰 것은 CIGS의 p-type 전도성이 우수하기 때문이다. 우측 도면은 CIGS 증착과정에서 알칼리 도핑의 변화를 통해 CIGS 박막의 저항을 증가시킨 뒤 각각 셀과 모듈에 적용한 결과를 보여준다. CIGS 박막 저항 증가에 의한 P1 션트 전류 감소에 의해 모듈의 정류특성이 향상되는 것을 알 수 있고, 10% 이내의 셀-to-모듈 효율손실을 얻을 수 있었다.In FIG. 11, the current-voltage curve of the module represents the average current-voltage characteristics of the cells connected in series. In the figure on the left, the reason why the P1 shunt current of the module has a large effect is because the p-type conductivity of CIGS is excellent. The figure on the right shows the result of increasing the resistance of the CIGS thin film through a change in alkali doping during the CIGS deposition process and then applying it to the cell and module, respectively. It can be seen that the rectification characteristics of the module are improved by the decrease of the P1 shunt current by the increase of the CIGS thin film resistance, and the cell-to-module efficiency loss within 10% can be obtained.
도 14는 본 출원에서 제시하는 게이트 태양전지 모듈에 따른 우수성을 입증하기 위해 도 10에 따른 구조로 박막태양전지 모듈을 제작 후 광조사 하에 전류-전압 곡선을 측정한 결과를 보여준다. 게이트 전압(Vgate)을 가하기 전에는 P1 션트전류에 의한 손실이 매우 커 0.02%의 광전변환효율을 보인데 반해, 게이트 전압을 증가시킬수록 션트전류 손실이 감소되고 이에 따라 광전류가 증가함을 확인하였으며, 특히 4V의 게이트 전압 인가 시 광전변환효율이 0.67%로 향상됨을 확인할 수 있었다. FIG. 14 shows the result of measuring a current-voltage curve under light irradiation after fabricating a thin film solar cell module having a structure according to FIG. 10 in order to prove the superiority of the gate solar cell module presented in the present application. Before applying the gate voltage (V gate ), the loss due to the P1 shunt current was very large, showing a photoelectric conversion efficiency of 0.02%. On the other hand, as the gate voltage was increased, the shunt current loss decreased and the photocurrent increased accordingly. , in particular, it was confirmed that the photoelectric conversion efficiency was improved to 0.67% when a gate voltage of 4V was applied.
실험 결과, 본 출원의 실시예에 따른 박막태양전지 모듈에서 P1 션트 전류가 저감됨을 입증하였다.As a result of the experiment, it was demonstrated that the P1 shunt current was reduced in the thin film solar cell module according to the embodiment of the present application.
전술한 본 출원에 따르면 박막태양전지와, 열전 소자 또는 전계형성층의 결합을 통해 박막태양전지의 션트 손실이 최소화된다.According to the present application described above, shunt loss of the thin film solar cell is minimized through the combination of the thin film solar cell and the thermoelectric element or the field forming layer.
또한, 열전 소자와 박막태양전지의 결합을 통해 박막태양전지에서 문제가 되고 있는 근적외선 영역의 광발전효율 열화특성이 개선된다.In addition, through the combination of the thermoelectric element and the thin-film solar cell, the photovoltaic efficiency deterioration characteristic in the near-infrared region, which is a problem in the thin-film solar cell, is improved.
또한, 태양 에너지의 50%가량을 차지하는 적외선 영역대의 에너지가 태양전지에서 활용되지 못했었던 종래 기술의 단점을 해결하기 위해, 광흡수층을 포함한 종래의 태양전지 구조를 그대로 유지하면서, 외부 전계 효과에 의해 박막태양전지 효율이 향상된다.In addition, in order to solve the disadvantages of the prior art in which energy in the infrared range, which accounts for about 50% of solar energy, was not utilized in the solar cell, while maintaining the conventional solar cell structure including the light absorbing layer as it is, Efficiency of thin-film solar cells is improved.
또한, 열전소자를 독립적인 발전원으로 이용하는 것이 아닌, 태양전지에 전계를 형성하는 용도로 사용하기 때문에, N-P 접합쌍 증가에 따른 직렬저항의 증가로 인해 전류가 감소함으로써 그만큼 발전량이 감소하는 문제점이 해결된다.In addition, since the thermoelectric element is not used as an independent power source, but is used to form an electric field in the solar cell, the current decreases due to the increase in series resistance due to the increase in the N-P junction pair, resulting in a decrease in power generation. It is resolved.
또한, 건물 외부에 설치되는 태양전지모듈의 특성상 태양광의 적외선 영역대의 파장으로 인한 온도 상승이 불가피한데, 이를 태양전지 광흡수층의 후면전계형성에 활용할 수 있어 비용 경제적이다.In addition, due to the nature of the solar cell module installed outside the building, a temperature rise due to the wavelength of sunlight in the infrared range is inevitable, and this can be used to form a rear surface field of the solar cell light absorbing layer, which is cost-effective.
또한, 기존 태양전지와 비교하였을 때, 적외선 영역대의 태양광까지 발전에 이용되어 최대 20%의 발전 효율 향상을 이룰 수 있다.In addition, when compared with conventional solar cells, solar light in the infrared range can be used for power generation, and power generation efficiency can be improved by up to 20%.
또한, 기존 태양전지에서 활용되지 않았던 적외선 영역대의 태양광까지 발전에 이용되어 온실효과가 감소되는 효과를 누릴 수 있다.In addition, even sunlight in the infrared range, which was not utilized in conventional solar cells, is used for power generation, thereby reducing the greenhouse effect.
10: 기판
20: 열전소자
21: 제3 전극층
21a, 21b: 전극
22: 반도체 기둥
22a: N형 반도체 기둥
22b: P형 반도체 기둥
23: 제4 전극층
23a, 23b: 전극
24: 제1 절연층
25: 제5 전극층
26: 제2 절연층
27: 제3 절연층
30: 제1 전극층
31, 32, 33: 하부 전극
40: 광흡수층
41, 42: 광흡수부
50: 버퍼층
51, 52: 버퍼부
60: 제2 전극층
70: 열 발산층
80: 전계형성층
81: 게이트 전극
82: 게이트 절연체
Ec: 전도대 최소값(Conduction band minimum)
Ev: 가전자대 최대값(Valence band maximum)
EF: 페르미 에너지 준위(Fermi energy level)10: substrate
20: thermoelectric element
21: third electrode layer
21a, 21b: electrode
22: semiconductor pillar
22a: N-type semiconductor pillar
22b: P-type semiconductor pillar
23: fourth electrode layer
23a, 23b: electrode
24: first insulating layer
25: fifth electrode layer
26: second insulating layer
27: third insulating layer
30: first electrode layer
31, 32, 33: lower electrode
40: light absorption layer
41, 42: light absorption unit
50: buffer layer
51, 52: buffer unit
60: second electrode layer
70: heat dissipation layer
80: electric field formation layer
81: gate electrode
82: gate insulator
Ec: conduction band minimum
Ev: valence band maximum
E F : Fermi energy level
Claims (19)
상기 기판(10) 상에 형성되는 열전 소자(20);
상기 열전 소자(20) 상에 형성되고, 상기 열전 소자(20)의 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 하부 전극을 포함하는 제1 전극층(30);
상기 열전 소자(20) 상의 상기 복수의 하부 전극 사이의 제1 공간과 상기 제1 전극층(30) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 광흡수부를 포함하는 광흡수층(40);
상기 광흡수층(40) 상에 형성되며, 상기 광흡수층(40)과 접하는 면에서 P-N 접합면 또는 N-P 접합면을 형성하는 버퍼층(50); 및
상기 제1 전극층(30) 상의 상기 복수의 광흡수층 사이의 제2 공간과, 상기 버퍼층(50)의 복수의 버퍼층 사이의 공간 및 상기 버퍼층(50) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 상부 전극을 포함하는 제2 전극층(60);을 포함하고,
상기 열전 소자(20)는,
상기 기판(10) 상에 형성되며 서로에 대해 소정 간격 이격되는 다수의 전극(21a, 21b)을 포함하는 제3 전극층(21);
상기 제3 전극층(21)의 다수의 전극(21a, 21b) 각각에 형성되는 반도체 기둥(22);
상기 반도체 기둥(22) 상에 형성되는 제4 전극층(23);
상기 제4 전극층(23) 상에 형성되는 제1 절연층(24);
상기 제1 절연층(24) 상에 형성되는 제5 전극층(25); 및
상기 제5 전극층(25) 상에 형성되는 제2 절연층(26);을 포함하며,
상기 제3 전극층(21)의 일단은 접지되어 있고,
상기 제3 전극층(21)의 타단과 상기 제5 전극층(25)은 서로 전기적으로 연결된,
박막태양전지 모듈.
substrate 10;
a thermoelectric element 20 formed on the substrate 10;
a first electrode layer 30 formed on the thermoelectric element 20 and including a plurality of lower electrodes spaced apart at predetermined intervals along the length direction of the thermoelectric element 20;
Light including a plurality of light absorbing portions formed on a first space between the plurality of lower electrodes on the thermoelectric element 20 and on the first electrode layer 30 and spaced apart at predetermined intervals along the longitudinal direction. absorbent layer 40;
a buffer layer 50 formed on the light absorption layer 40 and forming a PN junction surface or an NP junction surface on a surface in contact with the light absorption layer 40; and
The second space between the plurality of light absorption layers on the first electrode layer 30, the space between the plurality of buffer layers of the buffer layer 50 and the buffer layer 50 are formed in a predetermined direction along the length direction. A second electrode layer 60 including a plurality of upper electrodes spaced apart at intervals; includes,
The thermoelectric element 20,
a third electrode layer 21 formed on the substrate 10 and including a plurality of electrodes 21a and 21b spaced apart from each other by a predetermined distance;
semiconductor pillars 22 formed on each of the plurality of electrodes 21a and 21b of the third electrode layer 21;
a fourth electrode layer 23 formed on the semiconductor pillar 22;
a first insulating layer 24 formed on the fourth electrode layer 23;
a fifth electrode layer 25 formed on the first insulating layer 24; and
A second insulating layer 26 formed on the fifth electrode layer 25; includes,
One end of the third electrode layer 21 is grounded,
The other end of the third electrode layer 21 and the fifth electrode layer 25 are electrically connected to each other,
Thin film solar cell module.
상기 복수의 하부 전극 사이의 제1 공간은 P1 가공 영역이고,
상기 복수의 광흡수부 사이의 제2 공간은 P2 가공 영역이고,
상기 복수의 상부 전극 사이의 제3 공간은 P3 가공 영역인,
박막태양전지 모듈.
According to claim 1,
The first space between the plurality of lower electrodes is a P1 processing region,
The second space between the plurality of light absorbing parts is a P2 processing area,
The third space between the plurality of upper electrodes is a P3 processing region,
Thin film solar cell module.
상기 열전 소자(20)는, 외부로부터 입사되는 유입광에 따라 상기 제3 전극층(21)과 상기 제4 전극층(23) 사이에 전위차가 형성되고, 상기 제3 전극층(21)의 타단과 상기 제5 전극층(25)을 서로 전기적으로 연결하는 부분을 통해 상기 전위차에 의한 전계(Electric Field)가 상기 복수의 하부 전극 사이의 공간에 인가되는,
박막태양전지 모듈.
According to claim 1,
In the thermoelectric element 20, a potential difference is formed between the third electrode layer 21 and the fourth electrode layer 23 according to incoming light incident from the outside, and a potential difference is formed between the other end of the third electrode layer 21 and the first electrode layer 21. 5 An electric field due to the potential difference is applied to the space between the plurality of lower electrodes through a portion electrically connecting the electrode layers 25 to each other.
Thin film solar cell module.
상기 반도체 기둥(22)은,
N형 반도체 기둥(22a) 및 P형 반도체 기둥(22b)을 포함하며,
상기 N형 반도체 기둥(22a) 및 상기 P형 반도체 기둥(22b)은 서로에 대해 소정 간격 이격되면서 상기 제3 전극층(21) 상에 교차 형성되는,
박막태양전지 모듈.
According to claim 1,
The semiconductor pillar 22,
It includes an N-type semiconductor pillar 22a and a P-type semiconductor pillar 22b,
The N-type semiconductor pillars 22a and the P-type semiconductor pillars 22b are spaced apart from each other by a predetermined distance and are formed crossing each other on the third electrode layer 21.
Thin film solar cell module.
상기 제3 전극층(21)에 포함된 다수의 전극(21a, 21b)은 서로에 대해 소정 간격 이격되면서 상기 기판(10) 상에 형성되며,
상기 제4 전극층(23)에 포함된 다수의 전극(23a, 23b)은 서로에 대해 소정 간격 이격되면서 상기 반도체 기둥(22) 상에 형성되는,
박막태양전지 모듈.
According to claim 1,
The plurality of electrodes 21a and 21b included in the third electrode layer 21 are formed on the substrate 10 while spaced apart from each other by a predetermined distance,
The plurality of electrodes 23a and 23b included in the fourth electrode layer 23 are formed on the semiconductor pillar 22 while spaced apart from each other by a predetermined distance,
Thin film solar cell module.
상기 제3 전극층(21)에 포함된 다수의 전극(21a, 21b)과 상기 제4 전극층(23)에 포함된 다수의 전극(23a, 23b)은 좌우 방향으로 일부 중첩되면서 배열되는,
박막태양전지 모듈.
According to claim 7,
The plurality of electrodes 21a and 21b included in the third electrode layer 21 and the plurality of electrodes 23a and 23b included in the fourth electrode layer 23 are arranged while partially overlapping in the left and right directions,
Thin film solar cell module.
상기 기판(10)과 상기 제1 절연층(24) 사이의 빈 공간에는 제3 절연층(27)이 형성되는,
박막태양전지 모듈.According to claim 8,
A third insulating layer 27 is formed in the empty space between the substrate 10 and the first insulating layer 24,
Thin film solar cell module.
상기 제1 전극층(30)은 가시광선 및 적외선 영역대의 파장을 투과시키는 재질로 이루어지고,
상기 제2 전극층(60)은 적외선 영역대의 파장을 투과시키는 재질로 이루어진,
박막태양전지 모듈.
According to claim 1,
The first electrode layer 30 is made of a material that transmits wavelengths in the visible and infrared regions,
The second electrode layer 60 is made of a material that transmits wavelengths in the infrared range,
Thin film solar cell module.
상기 제3 전극층(21), 상기 제4 전극층(23) 및 상기 제5 전극층(25)은 적외선 영역대의 파장을 흡수하는 재질로 이루어진,
박막태양전지 모듈.
According to claim 10,
The third electrode layer 21, the fourth electrode layer 23, and the fifth electrode layer 25 are made of a material that absorbs wavelengths in the infrared range,
Thin film solar cell module.
상기 광흡수층(40)과 상기 버퍼층(50)은 각각 P형 반도체 또는 N형 반도체이되, 서로에 대해 반대 극성을 갖는 반도체인,
박막태양전지 모듈.
According to claim 1,
The light absorption layer 40 and the buffer layer 50 are P-type semiconductors or N-type semiconductors, respectively, but semiconductors having opposite polarities to each other,
Thin film solar cell module.
상기 제1 절연층(24)의 열전도성은 상기 제2 절연층(26)의 열전도성보다 높은,
박막태양전지 모듈.
According to claim 1,
The thermal conductivity of the first insulating layer 24 is higher than that of the second insulating layer 26,
Thin film solar cell module.
상기 제3 전극층(21) 상에 형성되는 상기 반도체 기둥(22)은 온도 변화에 따라 전계를 형성하는 재질로 이루어지되, 상기 복수의 하부 전극 사이의 공간의 광흡수층(40)의 전자 에너지 준위를 낮추는 전계를 형성하는,
박막태양전지 모듈.
According to claim 1,
The semiconductor pillar 22 formed on the third electrode layer 21 is made of a material that forms an electric field according to temperature change, and the electron energy level of the light absorbing layer 40 in the space between the plurality of lower electrodes is determined. forming a lowering electric field,
Thin film solar cell module.
상기 열전 소자(20)에 의해 형성되는 전압(VTE)은 아래의 수식 1을 만족하는 것인,
[수식 1]
VTE >VFB +2△Ф
여기서, VFE는 광흡수층(40)의 flat-band voltage이고,
△Ф는 광흡수층(40)의 페르미 에너지 준위(EF)와 intrinsic 에너지 준위(Ei)의 차이인,
박막태양전지 모듈.
According to claim 14,
The voltage (V TE ) formed by the thermoelectric element 20 satisfies Equation 1 below,
[Formula 1]
V TE >V FB +2ΔФ
Here, V FE is the flat-band voltage of the light absorption layer 40,
ΔФ is the difference between the Fermi energy level (E F ) and the intrinsic energy level (E i ) of the light absorption layer 40,
Thin film solar cell module.
상기 기판(10)과 상기 열전 소자(20) 사이에 형성되는 열 발산층(70)을 더 포함하는,
박막태양전지 모듈.
According to claim 10,
Further comprising a heat dissipation layer 70 formed between the substrate 10 and the thermoelectric element 20,
Thin film solar cell module.
상기 기판(10) 상에 형성되는 전계형성층(80);
상기 전계형성층(80) 상에 형성되고, 상기 전계형성층(80)의 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 하부 전극을 포함하는 제1 전극층(30);
상기 전계형성층(80) 상의 상기 복수의 하부 전극 사이의 제1 공간과 상기 제1 전극층(30) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 광흡수층을 포함하는 광흡수층(40);
상기 광흡수층(40) 상에 형성되며, 상기 광흡수층(40)과 접하는 면에서 P-N 접합면 또는 N-P 접합면을 형성하는 버퍼층(50); 및
상기 제1 전극층(30) 상의 상기 복수의 광흡수층 사이의 제2 공간과, 상기 버퍼층(50)의 복수의 버퍼층 사이의 공간 및 상기 버퍼층(50) 상에 형성되되, 상기 길이 방향을 따라 소정의 간격을 두고 이격되는 복수의 상부 전극을 포함하는 제2 전극층(60);을 포함하고,
상기 전계형성층(80)은,
상기 기판(10)의 상부 전면적 상에 형성되는 게이트 전극(81); 및
상기 게이트 전극(81) 상에 형성되는 게이트 절연체(82);를 포함하고,
상기 게이트 전극(81)에 문턱 전압(VT)보다 높은 게이트 전압(VG)이 인가되는 경우, 상기 광흡수층(40)의 전자 에너지 준위를 낮추는 전계를 형성하는,
박막태양전지 모듈.
substrate 10;
an electric field formation layer 80 formed on the substrate 10;
a first electrode layer 30 formed on the field generation layer 80 and including a plurality of lower electrodes spaced apart at predetermined intervals along the longitudinal direction of the field generation layer 80;
Light including a first space between the plurality of lower electrodes on the field generation layer 80 and a plurality of light absorbing layers formed on the first electrode layer 30 and spaced at predetermined intervals along the longitudinal direction. absorbent layer 40;
a buffer layer 50 formed on the light absorption layer 40 and forming a PN junction surface or an NP junction surface on a surface in contact with the light absorption layer 40; and
The second space between the plurality of light absorption layers on the first electrode layer 30, the space between the plurality of buffer layers of the buffer layer 50 and the buffer layer 50 are formed in a predetermined direction along the length direction. A second electrode layer 60 including a plurality of upper electrodes spaced apart at intervals; includes,
The electric field formation layer 80,
a gate electrode 81 formed on the entire upper area of the substrate 10; and
A gate insulator 82 formed on the gate electrode 81; includes,
When a gate voltage (V G ) higher than the threshold voltage (V T ) is applied to the gate electrode 81, an electric field that lowers the electronic energy level of the light absorption layer 40 is formed.
Thin film solar cell module.
상기 게이트 전극(81)에 인가되는 상기 게이트 전압(VG)은 아래의 수식 2를 만족하는 것인,
[수식 2]
VG >VFB +2△Ф
여기서, VFE는 광흡수층(40)의 flat-band voltage이고,
△Ф는 광흡수층(40)의 페르미 에너지 준위(EF)와 intrinsic 에너지 준위(Ei)의 차이인,
박막태양전지 모듈.According to claim 17,
The gate voltage VG applied to the gate electrode 81 satisfies Equation 2 below,
[Formula 2]
V G >V FB +2ΔФ
Here, V FE is the flat-band voltage of the light absorption layer 40,
ΔФ is the difference between the Fermi energy level (E F ) and the intrinsic energy level (E i ) of the light absorption layer 40,
Thin film solar cell module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210046679A KR102539120B1 (en) | 2021-04-09 | 2021-04-09 | Thin Film Solar Cell Module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210046679A KR102539120B1 (en) | 2021-04-09 | 2021-04-09 | Thin Film Solar Cell Module |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220140320A KR20220140320A (en) | 2022-10-18 |
KR102539120B1 true KR102539120B1 (en) | 2023-06-02 |
Family
ID=83803383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210046679A KR102539120B1 (en) | 2021-04-09 | 2021-04-09 | Thin Film Solar Cell Module |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102539120B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101418321B1 (en) * | 2013-03-12 | 2014-07-16 | 한국에너지기술연구원 | Composition module of thermoelectric device and solar cell and co-generating method using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100980211B1 (en) * | 2008-10-16 | 2010-09-03 | 한양대학교 산학협력단 | Power generation device using solar energy |
KR101113166B1 (en) * | 2010-06-07 | 2012-02-13 | 경북대학교 산학협력단 | Orgainc phototransistor |
KR20150118605A (en) * | 2014-04-14 | 2015-10-23 | 에스케이이노베이션 주식회사 | Solar cell and method of fabricating the same |
KR20190073895A (en) | 2017-12-19 | 2019-06-27 | 한국에너지기술연구원 | Solar photovoltaic-thermoelectric fusion device |
KR102138688B1 (en) | 2018-12-11 | 2020-07-28 | 한국에너지기술연구원 | Photovoltaic-thermoelectric fusion device and power generation module comprising the same |
-
2021
- 2021-04-09 KR KR1020210046679A patent/KR102539120B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101418321B1 (en) * | 2013-03-12 | 2014-07-16 | 한국에너지기술연구원 | Composition module of thermoelectric device and solar cell and co-generating method using the same |
Also Published As
Publication number | Publication date |
---|---|
KR20220140320A (en) | 2022-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102608733B1 (en) | Integration of bypass diodes within thin film photovoltaic module interconnects | |
KR101154727B1 (en) | Solar cell and method of fabricating the same | |
US20150287843A1 (en) | Solar cell with dielectric layer | |
KR20110107171A (en) | Solar cell apparatus and method of fabricating the same | |
KR101664482B1 (en) | Apparatus for solar power generation and method of fabricating the same | |
US9691927B2 (en) | Solar cell apparatus and method of fabricating the same | |
US20140261680A1 (en) | Solar cell and method of fabricating the same | |
US10134932B2 (en) | Solar cell and method of fabricating the same | |
JP6437582B2 (en) | Solar cell and solar cell module | |
US9379266B2 (en) | Solar cell module and method of fabricating the same | |
US9705019B2 (en) | Solar cell module and method of fabricating the same | |
KR101114169B1 (en) | Solar cell apparatus | |
KR102280224B1 (en) | Thermoelectric-Gated Solar Cells | |
KR102539120B1 (en) | Thin Film Solar Cell Module | |
KR101114079B1 (en) | Solar cell apparatus and method of fabricating the same | |
KR20100138300A (en) | Solar cell and method of fabricating the same | |
JP3606886B2 (en) | Solar cell and manufacturing method thereof | |
US20210249544A1 (en) | Solar cell and manufacturing method thereof | |
KR20110048727A (en) | Solar cell and method of fabircating the same | |
KR101055019B1 (en) | Photovoltaic device and its manufacturing method | |
KR101338549B1 (en) | Solar cell and method of fabricating the same | |
US20120318337A1 (en) | Solar Cell | |
CN105874610A (en) | Photovoltaic cells | |
KR101846337B1 (en) | Solar cell apparatus and method of fabricating the same | |
KR101601275B1 (en) | Apparatus for solar power generation and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right |