KR101338549B1 - Solar cell and method of fabricating the same - Google Patents

Solar cell and method of fabricating the same Download PDF

Info

Publication number
KR101338549B1
KR101338549B1 KR1020110126243A KR20110126243A KR101338549B1 KR 101338549 B1 KR101338549 B1 KR 101338549B1 KR 1020110126243 A KR1020110126243 A KR 1020110126243A KR 20110126243 A KR20110126243 A KR 20110126243A KR 101338549 B1 KR101338549 B1 KR 101338549B1
Authority
KR
South Korea
Prior art keywords
holes
layer
back electrode
insulator
electrode layer
Prior art date
Application number
KR1020110126243A
Other languages
Korean (ko)
Other versions
KR20130059976A (en
Inventor
지석재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110126243A priority Critical patent/KR101338549B1/en
Publication of KR20130059976A publication Critical patent/KR20130059976A/en
Application granted granted Critical
Publication of KR101338549B1 publication Critical patent/KR101338549B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03923—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIBIIICVI compound materials, e.g. CIS, CIGS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

발명의 실시예에 따른 태양전지는 지지기판; 상기 지지기판 상에 형성되고 제1 관통홀들에 의해 분리되는 이면전극층; 상기 제1 관통홀들을 메우고, 상기 이면전극층 상면의 일부를 덮도록 형성되는 절연체; 및, 상기 이면전극층과 절연체의 상면에 형성되는 광 흡수층을 포함한다.Solar cell according to an embodiment of the present invention; A back electrode layer formed on the support substrate and separated by first through holes; An insulator formed to fill the first through holes and cover a portion of an upper surface of the back electrode layer; And a light absorbing layer formed on the top surface of the back electrode layer and the insulator.

Description

태양전지 및 이의 제조방법{SOLAR CELL AND METHOD OF FABRICATING THE SAME}SOLAR CELL AND METHOD OF FABRICATING THE SAME

실시예는 태양전지 및 이의 제조방법에 관한 것이다.An embodiment relates to a solar cell and a manufacturing method thereof.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지면서, 태양 에너지로부터 전기 에너지를 생산하는 태양전지가 주목받고 있다.Recently, as energy resources such as petroleum and coal are expected to be depleted, interest in alternative energy to replace them is increasing, and solar cells that produce electric energy from solar energy are attracting attention.

태양전지(Solar Cell 또는 Photovoltaic Cell)는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자이다.Solar cells (Solar Cells or Photovoltaic Cells) are the key elements in photovoltaic power generation that convert sunlight directly into electricity.

예로서 반도체의 pn 접합으로 만든 태양전지에 반도체의 금지대폭(Eg: Band-gap Energy)보다 큰 에너지를 가진 태양광이 입사되면 전자-정공 쌍이 생성되는데, 이들 전자-정공이 pn 접합부에 형성된 전기장에 의해 전자는 n층으로, 정공은 p층으로 모이게 됨에 따라 pn간에 기전력(광기전력: Photovoltage)이 발생하게 된다. 이때 양단의 전극에 부하를 연결하면 전류가 흐르게 되는 것이 동작원리이다.For example, when solar light having energy greater than the band-gap energy (Eg) is incident on a solar cell made of a pn junction of a semiconductor, electron-hole pairs are generated, and these electron-holes are formed in an electric field formed at the pn junction. As a result, electrons are gathered into the n-layer and holes are gathered into the p-layer, whereby electromotive force (photovoltage) is generated between pn. At this time, when the load is connected to the electrodes at both ends, current flows.

일반적으로 지지기판 상에 형성되는 후면전극층의 물질로는 몰리브덴(Mo)이 사용되고 있다. 상기 몰리브덴에 TH1 패터닝 공정을 실시하면 상기 몰리브덴과 지지기판과의 결합력이 약해지므로 TH1 패터닝 영역 부근에 형성된 몰리브덴 막이 지지기판으로부터 일부 분리되어 상,하부 전극 연결에 의한 션팅(shunting)이 발생할 수 있다.In general, molybdenum (Mo) is used as a material of the back electrode layer formed on the support substrate. When the TH1 patterning process is performed on the molybdenum, the bonding force between the molybdenum and the supporting substrate is weakened, so that the molybdenum film formed near the TH1 patterning region is partially separated from the supporting substrate, thereby causing shunting by connecting upper and lower electrodes.

이에 따라 후면전극층의 잔막 연결이나 광 흡수층이 TH1 패터닝 사이에 증착된 후, 구리(Cu)의 조성비에 따라 완전한 절연(Isolation)이 안되는 등의 문제점이 존재한다.Accordingly, there is a problem that the remaining layer connection of the rear electrode layer or the light absorbing layer is deposited between the TH1 patterning, and then the complete isolation may not be performed according to the composition ratio of copper (Cu).

또한, TH1 패터닝과 TH2 패터닝 사이의 영역은 태양광을 흡수하여 전기에너지로 전환할 수 없는 불활성 영역에 해당하는데, 이를 감소시켜 활성영역을 증가시키고, 광-전 변환 효율을 향상시킬 수 있다.In addition, the region between the TH1 patterning and the TH2 patterning corresponds to an inactive region that cannot absorb sunlight and convert it into electrical energy, thereby reducing the active region and increasing the photoelectric conversion efficiency.

발명의 실시예에 따른 태양전지 및 이의 제조방법은 이면전극층에 TH1 패터닝을 형성한 후, TH1 구조 안에 절연체를 삽입하여 션트를 방지하고 Voc를 향상시켜, 출력을 증가시킬 수 있다.In the solar cell and the method of manufacturing the same according to the embodiment of the present invention, after forming TH1 patterning on the back electrode layer, an insulator is inserted into the TH1 structure to prevent shunt and improve Voc, thereby increasing output.

또한, TH1 패터닝과 TH2 패터닝 사이의 불활성 영역을 감소시켜 활성영역을 증가시키고, Isc를 향상시켜, 출력을 증가시킬 수 있다.It is also possible to reduce the inactive region between TH1 patterning and TH2 patterning to increase the active region, improve Isc, and increase the output.

발명의 실시예에 따른 태양전지는 지지기판; 상기 지지기판 상에 형성되고 제1 관통홀들에 의해 분리되는 이면전극층; 상기 제1 관통홀들을 메우고, 상기 이면전극층 상면의 일부를 덮도록 형성되는 절연체; 및, 상기 이면전극층과 절연체의 상면에 형성되는 광 흡수층을 포함한다.Solar cell according to an embodiment of the present invention; A back electrode layer formed on the support substrate and separated by first through holes; An insulator formed to fill the first through holes and cover a portion of an upper surface of the back electrode layer; And a light absorbing layer formed on the top surface of the back electrode layer and the insulator.

발명의 실시예에 따른 태양전지의 제조방법은 지지기판 상에 이면전극층을 형성하는 단계; 상기 이면전극층의 일부에 제1 관통홀들을 형성하는 단계; 상기 제1 관통홀들을 메우고, 상기 이면전극층의 상면 일부를 덮도록 절연체를 형성하는 단계; 및, 상기 절연체와 이면전극층의 상면에 광 흡수층을 형성하는 단계;를 포함한다.Method for manufacturing a solar cell according to an embodiment of the present invention comprises the steps of forming a back electrode layer on a support substrate; Forming first through holes in a portion of the back electrode layer; Forming an insulator to fill the first through holes and cover a portion of an upper surface of the back electrode layer; And forming a light absorbing layer on an upper surface of the insulator and the back electrode layer.

발명의 실시예에 따른 태양전지 및 이의 제조방법은 이면전극층에 TH1 패터닝을 형성한 후, TH1 구조 안에 반구형 등의 절연체를 삽입하여 TH1 절연을 개선하여 션트를 방지하고 Voc를 향상시켜, 출력을 증가시킬 수 있다.In the solar cell and the method of manufacturing the same according to an embodiment of the present invention, after forming TH1 patterning on the back electrode layer, an insulator, such as a hemispherical shape, is inserted into the TH1 structure to improve TH1 insulation to prevent shunt and improve Voc, thereby increasing output. You can.

또한, TH1 패터닝과 TH2 패터닝 사이의 불활성 영역을 감소시켜 활성영역을 증가시키고, Isc를 향상시켜, 출력을 증가시킬 수 있다.It is also possible to reduce the inactive region between TH1 patterning and TH2 patterning to increase the active region, improve Isc, and increase the output.

도 1은 실시예에 따른 태양전지를 도시한 평면도이다.
도 2는 도 1 에서 A-A`를 따라서 절단한 단면을 도시한 단면도이다.
도 3은 내지 도 7은 실시예에 따른 태양전지의 제조방법을 도시한 단면도이다.
도 8은 다른 실시예에 따른 태양전지의 단면을 도시한 단면도이다.1 is a plan view showing a solar cell according to an embodiment.
FIG. 2 is a cross-sectional view illustrating a cross section taken along AA ′ in FIG. 1.
3 to 7 are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment.
8 is a cross-sectional view illustrating a cross section of a solar cell according to another embodiment.

실시예의 설명에 있어서, 각 기판, 층, 막 또는 전극 등이 각 기판, 층, 막, 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
In the description of the embodiments, where each substrate, layer, film, or electrode is described as being formed "on" or "under" of each substrate, layer, film, or electrode, etc. , "On" and "under" include both "directly" or "indirectly" formed through other components. In addition, the upper or lower reference of each component is described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

도 1은 실시예에 따른 태양전지를 도시한 평면도이다. 도 2는 도 1에서 A-A`선을 따라서 절단한 단면을 도시한 단면도이다.1 is a plan view illustrating a solar cell according to an embodiment. FIG. 2 is a cross-sectional view taken along the line A-A 'of FIG. 1.

도 1 및 도 2를 참조하면, 실시예에 따른 태양전지는 지지기판(100), 이면전극층(200), 절연체(250), 광 흡수층(300), 버퍼층(400), 고저항 버퍼층(500) 및 윈도우층(600)을 포함한다.1 and 2, a solar cell according to an embodiment includes a support substrate 100, a back electrode layer 200, an insulator 250, a light absorbing layer 300, a buffer layer 400, and a high resistance buffer layer 500. And a window layer 600.

상기 지지기판(100)은 플레이트 형상을 가지며, 상기 이면전극층(200), 광 흡수층(300), 버퍼층(400), 고저항 버퍼층(500) 및 윈도우층(600)을 지지한다.The support substrate 100 has a plate shape and supports the back electrode layer 200, the light absorbing layer 300, the buffer layer 400, the high resistance buffer layer 500, and the window layer 600.

상기 지지기판(100)은 절연체일 수 있다. 상기 지지기판(100)은 유리기판, 플라스틱기판 또는 금속기판일 수 있다. 더 자세하게, 상기 지지기판(100)은 소다 라임 글래스(soda lime glass) 기판일 수 있다. 상기 지지기판(100)은 투명할 수 있다. 상기 지지기판(100)은 리지드하거나 플렉서블할 수 있다.The support substrate 100 may be an insulator. The support substrate 100 may be a glass substrate, a plastic substrate, or a metal substrate. In more detail, the support substrate 100 may be a soda lime glass substrate. The supporting substrate 100 may be transparent. The support substrate 100 may be rigid or flexible.

상기 이면전극층(200)은 상기 지지기판(100) 상에 배치된다. 상기 이면전극층(200)은 도전층이다. 상기 이면전극층(200)으로 사용되는 물질의 예로서는 몰리브덴 등의 금속을 들 수 있다.The back electrode layer 200 is disposed on the support substrate 100. The back electrode layer 200 is a conductive layer. Examples of the material used for the back electrode layer 200 include a metal such as molybdenum.

또한, 상기 이면전극층(200)은 두 개 이상의 층들을 포함할 수 있다. 이때, 각각의 층들은 같은 금속으로 형성되거나, 서로 다른 금속으로 형성될 수 있다.In addition, the back electrode layer 200 may include two or more layers. At this time, the respective layers may be formed of the same metal or may be formed of different metals.

상기 이면전극층(200)에는 제1 관통홈들(TH1)이 형성된다. 상기 제1 관통홈들(TH1)은 상기 지지기판(100)의 상면을 노출하는 오픈 영역이다. 상기 제1 관통홈들(TH1)은 평면에서 보았을 때, 일 방향으로 연장되는 형상을 가질 수 있다.First through holes TH1 are formed in the back electrode layer 200. The first through holes TH1 are open regions that expose the top surface of the support substrate 100. The first through holes TH1 may have a shape extending in one direction when viewed in a plan view.

상기 제1 관통홈들(TH1)의 폭은 약 40㎛ 내지 100㎛ 일 수 있다.The width of the first through holes TH1 may be about 40 μm to 100 μm.

상기 제1 관통홈들(TH1)에 의해서, 상기 이면전극층(200)은 다수 개의 이면전극들로 구분된다. 즉, 상기 제1 관통홈들(TH1)에 의해서, 상기 이면전극들이 정의된다.The back electrode layer 200 is divided into a plurality of back electrodes by the first through holes TH1. That is, the back electrodes are defined by the first through holes TH1.

상기 이면전극들은 상기 제1 관통홈들(TH1)에 의해서 서로 이격된다. 상기 이면전극들은 스트라이프 형태로 배치된다.The back electrodes are spaced apart from each other by the first through holes TH1. The back electrodes are arranged in a stripe shape.

이와는 다르게, 상기 이면전극들은 매트릭스 형태로 배치될 수 있다. 이때, 상기 제1 관통홈들(TH1)은 평면에서 보았을 때, 격자 형태로 형성될 수 있다.Alternatively, the back electrodes may be arranged in a matrix form. In this case, the first through holes TH1 may be formed in a lattice form when viewed in a plan view.

상기 제1 관통홈들(TH1)을 메우도록 절연체(250)가 형성될 수 있다. 상기 절연체(250)는 상기 제1 관통홈들(TH1)의 형성 후, 글래스 프리트(Glass Frit)나 잉크젯 등으로 절연물질을 도포하여 형성될 수 있다.An insulator 250 may be formed to fill the first through holes TH1. The insulator 250 may be formed by coating an insulating material with glass frit or inkjet after the formation of the first through holes TH1.

상기 절연체(250)는 상기 제1 관통홈들(TH1)을 메우고, 상기 제1 관통홈들(TH1)과 인접한 이면전극층(200)의 상면을 일부 덮도록 형성된다. 상기 제1 관통홈들(TH1)의 상부에 형성되는 절연체(250)는 예를 들어, 반구형으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The insulator 250 fills the first through holes TH1 and partially covers the top surface of the back electrode layer 200 adjacent to the first through holes TH1. The insulator 250 formed on the first through holes TH1 may be, for example, formed in a hemispherical shape, but is not limited thereto.

상기 절연체(250)에 의해 상기 제1 관통홈들(TH1)의 양쪽에 형성되는 이면전극층(200)이 효과적으로 절연되어 병렬저항이 증가할 수 있다. 이에 따라 태양전지의 개방전압(Voc)이 향상될 수 있어, 태양전지의 출력이 향상될 수 있다.The back electrode layer 200 formed on both sides of the first through holes TH1 may be effectively insulated by the insulator 250, thereby increasing parallel resistance. Accordingly, the open voltage Voc of the solar cell can be improved, and thus the output of the solar cell can be improved.

상기 절연체(250)가 상기 이면전극층(200)의 상면과 좌, 우로 접하는 영역은 상기 제1 관통홈들(TH1)의 폭과 대응되도록 형성될 수 있으며, 이에 대해 한정하는 것은 아니다. An area in which the insulator 250 is in contact with the top and left and right sides of the back electrode layer 200 may be formed to correspond to the width of the first through holes TH1, but is not limited thereto.

상기 광 흡수층(300)은 상기 이면전극층(200)과 절연체(250) 상에 배치된다. 상기 광 흡수층(300)은 Ⅰ-Ⅲ-Ⅵ족 계 화합물을 포함한다. 예를 들어, 상기 광 흡수층(300)은 구리-인듐-갈륨-셀레나이드계(Cu(In,Ga)Se2;CIGS계) 결정 구조, 구리-인듐-셀레나이드계 또는 구리-갈륨-셀레나이드계 결정 구조를 가질 수 있다.The light absorbing layer 300 is disposed on the back electrode layer 200 and the insulator 250. The light absorbing layer 300 includes a group I-III-VI compound. For example, the light absorbing layer 300 is copper-indium-gallium-selenide-based (Cu (In, Ga) Se 2; CIGS-based) crystal structure, a copper-indium-selenide-based or copper-gallium-selenide Crystal structure.

상기 광 흡수층(300)의 에너지 밴드갭(band gap)은 약 1eV 내지 1.8eV일 수 있다.The energy band gap of the light absorption layer 300 may be about 1 eV to 1.8 eV.

또한, 상기 광 흡수층(300)은 상기 제2 관통홈들(TH2)에 의해서, 다수 개의 광 흡수부들을 정의한다. 즉, 상기 광 흡수층(300)은 상기 제2 관통홈들(TH2)에 의해서, 상기 광 흡수부들로 구분된다. 본 실시예에서 상기 제2 관통홈들(TH2)은 상기 절연체(250)를 관통하여 형성되지 않는다. 따라서, 상기 제2 관통홈들(TH2)에 의해 절연체(250)의 상면이 노출된다.In addition, the light absorbing layer 300 defines a plurality of light absorbing portions by the second through holes TH2. That is, the light absorbing layer 300 is divided into the light absorbing portions by the second through holes TH2. In the present embodiment, the second through holes TH2 are not formed through the insulator 250. Therefore, the top surface of the insulator 250 is exposed by the second through holes TH2.

상기 버퍼층(400)은 상기 광 흡수층(300) 상에 배치된다. 본 발명과 같은 태양전지는 p형 반도체인 CIGS 또는 CIGSS 화합물 박막의 광 흡수층(300)과 n형 반도체인 윈도우층(600) 박막간에 pn 접합을 형성한다. 하지만 두 물질은 격자상수와 밴드갭 에너지의 차이가 크기 때문에 양호한 접합을 형성하기 위해서는 밴드갭이 두 물질의 중간에 위치하는 버퍼층이 필요하다. The buffer layer 400 is disposed on the light absorbing layer 300. The solar cell of the present invention forms a pn junction between the light absorbing layer 300 of the CIGS or CIGSS compound thin film of the p-type semiconductor and the window layer 600 thin film of the n-type semiconductor. However, since the two materials have a large difference between the lattice constant and the band gap energy, a buffer layer in which a band gap is located between two materials is required in order to form a good junction.

상기 버퍼층(400)은 황화 카드뮴(CdS)를 포함하여 형성될 수 있으며, 상기 버퍼층(400)의 에너지 밴드갭은 약 2.2eV 내지 2.4eV이다.The buffer layer 400 may include cadmium sulfide (CdS), and an energy band gap of the buffer layer 400 is about 2.2 eV to 2.4 eV.

상기 고저항 버퍼층(500)은 상기 버퍼층(400) 상에 배치된다. 상기 고저항 버퍼층(500)은 불순물이 도핑되지 않은 징크 옥사이드(i-ZnO)를 포함한다. 상기 고저항 버퍼층(500)의 에너지 밴드갭은 약 3.1eV 내지 3.3eV이다.The high resistance buffer layer 500 is disposed on the buffer layer 400. The high-resistance buffer layer 500 includes zinc oxide (i-ZnO) that is not doped with impurities. The energy bandgap of the high resistance buffer layer 500 is about 3.1 eV to 3.3 eV.

상기 광 흡수층(300), 버퍼층(400) 및 고저항 버퍼층(500)에는 제2 관통홈들(TH2)이 형성된다. 본 발명의 실시예에서 상기 제2 관통홈들(TH2)은 상기 절연체(250)의 상면과 이면전극층(200) 상면의 일부 영역을 노출하는 오픈영역이다.Second through holes TH2 are formed in the light absorbing layer 300, the buffer layer 400, and the high resistance buffer layer 500. In the embodiment of the present invention, the second through holes TH2 are open regions exposing portions of the upper surface of the insulator 250 and the upper surface of the back electrode layer 200.

상기 제2 관통홈들(TH2)은 상기 제1 관통홈들(TH1)에 인접하여 형성된다. 즉, 상기 제2 관통홈들(TH2)의 일부는 평면에서 보았을 때, 상기 제1 관통홈들(TH1)의 옆에 형성된다.The second through holes TH2 are formed adjacent to the first through holes TH1. That is, some of the second through holes TH2 are formed next to the first through holes TH1 when viewed in a plan view.

상기 제2 관통홈들(TH2)의 폭은 약 80㎛ 내지 약 200㎛ 일 수 있다.The width of the second through holes TH2 may be about 80 μm to about 200 μm.

상기 윈도우층(600)은 고저항 버퍼층(500) 상에 배치된다. 상기 윈도우층(600)은 투명하며, 도전층이다. 또한, 상기 윈도우층(600)의 저항은 상기 이면전극층(200)의 저항보다 높다. 예를 들어, 상기 윈도우층(600)의 저항은 상기 이면전극층(200)의 저항보다 약 10배 내지 200배 더 클 수 있다.The window layer 600 is disposed on the high resistance buffer layer 500. The window layer 600 is transparent and is a conductive layer. In addition, the resistance of the window layer 600 is higher than the resistance of the back electrode layer 200. For example, the resistance of the window layer 600 may be about 10 to 200 times greater than the resistance of the back electrode layer 200.

상기 윈도우층(600)은 산화물을 포함할 수 있다. 예를 들어, 상기 윈도우층(600)은 징크 옥사이드(zinc oxide), 인듐 틴 옥사이드(induim tin oxide;ITO) 또는 인듐 징크 옥사이드(induim zinc oxide;IZO) 등을 포함할 수 있다. The window layer 600 may include an oxide. For example, the window layer 600 may include zinc oxide, indium tin oxide (ITO), or indium zinc oxide (IZO).

또한, 상기 산화물은 알루미늄(Al), 알루미나(Al2O3), 마그네슘(Mg) 또는 갈륨(Ga) 등의 도전성 불순물을 포함할 수 있다. 더 자세하게, 상기 윈도우층(600)은 알루미늄 도핑된 징크 옥사이드(Al doped zinc oxide;AZO) 또는 갈륨 도핑된 징크 옥사이드(Ga doped zinc oxide;GZO) 등을 포함할 수 있다.In addition, the oxide may include conductive impurities such as aluminum (Al), alumina (Al 2 O 3 ), magnesium (Mg), or gallium (Ga). In more detail, the window layer 600 may include aluminum doped zinc oxide (AZO), gallium doped zinc oxide (GZO), or the like.

상기 접속부(650)는 상기 제2 관통홈들(TH2) 내측에 배치된다. 상기 접속부(650)는 상기 윈도우층(600)으로부터 하방으로 연장되며, 상기 절연체(250)와 이면전극층(200)에 접속된다. 예를 들어, 상기 접속부(650)는 제1 셀의 윈도우로부터 연장되어, 상기 제1 셀과 인접한 제2 셀의 이면전극에 접속된다.The connection part 650 is disposed inside the second through holes TH2. The connection part 650 extends downward from the window layer 600 and is connected to the insulator 250 and the back electrode layer 200. For example, the connection part 650 extends from the window of the first cell and is connected to the back electrode of the second cell adjacent to the first cell.

따라서, 상기 접속부(650)는 서로 인접하는 셀들을 연결한다. 더 자세하게, 상기 접속부(650)는 서로 인접하는 셀들(C1, C2...)에 각각 포함된 윈도우와 이면전극을 연결한다.Therefore, the connection part 650 connects cells adjacent to each other. In more detail, the connection part 650 connects the window and the back electrode included in the cells C1, C2 ... adjacent to each other.

상기 접속부(650)는 상기 윈도우층(600)과 일체로 형성된다. 즉, 상기 접속부(650)로 사용되는 물질은 상기 윈도우층(600)으로 사용되는 물질과 동일하다.The connection part 650 is integrally formed with the window layer 600. That is, the material used as the connection part 650 is the same as the material used as the window layer 600.

상기 광 흡수층(300), 버퍼층(400), 고저항 버퍼층(500) 및 윈도우층(600)에는 제3 관통홈들(TH3)이 형성된다. 상기 제3 관통홈들(TH3)은 상기 이면전극층(200)의 상면을 노출하는 오픈 영역이다. 상기 제3 관통홈들(TH3)의 폭은 예를 들어, 약 80㎛ 내지 약 200㎛일 수 있다.Third through holes TH3 are formed in the light absorbing layer 300, the buffer layer 400, the high resistance buffer layer 500, and the window layer 600. The third through holes TH3 are open regions exposing the top surface of the back electrode layer 200. The width of the third through holes TH3 may be, for example, about 80 μm to about 200 μm.

상기 제3 관통홈들(TH3)은 상기 제2 관통홈들(TH2)에 인접하는 위치에 형성된다. 더 자세하게, 상기 제3 관통홈들(TH3)은 상기 제2 관통홈들(TH2) 옆에 배치된다. 즉, 평면에서 보았을 때, 상기 제3 관통홈들(TH3)은 상기 제2 관통홈들(TH2) 옆에 나란히 배치된다.The third through holes TH3 are formed at positions adjacent to the second through holes TH2. In more detail, the third through holes TH3 are disposed next to the second through holes TH2. That is, when viewed in a plan view, the third through holes TH3 are disposed side by side next to the second through holes TH2.

상기 제3 관통홈들(TH3)에 의해서, 상기 윈도우층(600)은 다수 개의 윈도우들로 구분된다. 즉, 상기 윈도우들은 상기 제3 관통홈들(TH3)에 의해서 정의된다.The window layer 600 is divided into a plurality of windows by the third through holes TH3. That is, the windows are defined by the third through holes TH3.

상기 윈도우들은 상기 이면전극들과 대응되는 형상을 가진다. 즉, 상기 윈도우들은 스트라이프 형태로 배치된다. 이와는 다르게, 상기 윈도우들은 매트릭스 형태로 배치될 수 있다.The windows have a shape corresponding to the back electrodes. That is, the windows are arranged in a stripe shape. Alternatively, the windows may be arranged in a matrix form.

또한, 상기 제3 관통홈들(TH3)에 의해서, 다수 개의 셀들(C1, C2...)이 정의된다. 더 자세하게, 상기 제2 관통홈들(TH2) 및 상기 제3 관통홈들(TH3)에 의해서, 상기 셀들(C1, C2...)이 정의된다. 즉, 상기 제2 관통홈들(TH2) 및 상기 제3 관통홈들(TH3)에 의해서, 실시예에 따른 태양전지는 상기 셀들(C1, C2...)로 구분된다.
In addition, a plurality of cells C1, C2... Are defined by the third through holes TH3. In more detail, the cells C1, C2... Are defined by the second through holes TH2 and the third through holes TH3. That is, the solar cell according to the embodiment is divided into the cells C1, C2... By the second through holes TH2 and the third through holes TH3.

도 3 내지 도 7은 실시예에 따른 태양전지의 제조방법을 도시한 단면도들이다. 본 제조방법에 관한 설명은 앞서 설명한 태양전지에 대한 설명을 참고한다.3 to 7 are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment. For a description of the present manufacturing method, refer to the description of the solar cell described above.

도 3을 참조하면, 지지기판(100) 상에 이면전극층(200)이 형성되고, 상기 이면전극층(200)은 패터닝되어 제1 관통홈들(TH1)이 형성된다. 이에 따라, 상기 지지기판(100) 상에 다수 개의 이면전극들이 형성된다. 상기 이면전극층(200)은 레이저에 의해서 패터닝된다.Referring to FIG. 3, the back electrode layer 200 is formed on the support substrate 100, and the back electrode layer 200 is patterned to form first through holes TH1. Accordingly, a plurality of back electrodes are formed on the support substrate 100. The back electrode layer 200 is patterned by a laser.

상기 제1 관통홈들(TH1)은 상기 지지기판(100)의 상면을 노출하며, 40㎛ 내지 100㎛의 폭으로 형성될 수 있다.The first through holes TH1 may expose an upper surface of the support substrate 100 and may have a width of about 40 μm to about 100 μm.

또한, 상기 지지기판(100) 및 상기 이면전극층(200) 사이에 확산방지막 등과 같은 추가적인 층이 개재될 수 있고, 이때, 상기 제1 관통홈들(TH1)은 상기 추가적인 층의 상면을 노출하게 된다.In addition, an additional layer, such as a diffusion barrier, may be interposed between the support substrate 100 and the back electrode layer 200, wherein the first through holes TH1 expose the top surface of the additional layer. .

도 4를 참조하면, 상기 제1 관통홈들(TH1)을 메우도록 절연체(250)가 형성될 수 있다. 상기 절연체(250)는 절연물질을 포함하여 형성되며, 상기 제1 관통홈들(TH1)을 메우고, 상기 이면전극층(200)의 상면을 일부 덮도록 형성될 수 있다. 상기 절연체(250)는 반구형으로 형성될 수 있다.Referring to FIG. 4, an insulator 250 may be formed to fill the first through holes TH1. The insulator 250 may be formed to include an insulating material. The insulator 250 may be formed to fill the first through holes TH1 and partially cover the top surface of the back electrode layer 200. The insulator 250 may be formed in a hemispherical shape.

도 5를 참조하면, 상기 이면전극층(200) 상에 광 흡수층(300), 버퍼층(400) 및 고저항 버퍼층(500)이 형성된다.Referring to FIG. 5, the light absorbing layer 300, the buffer layer 400, and the high resistance buffer layer 500 are formed on the back electrode layer 200.

상기 광 흡수층(300)은 스퍼터링 공정 또는 증발법 등에 의해서 형성될 수 있다.The light absorption layer 300 may be formed by a sputtering process or an evaporation process.

예를 들어, 상기 광 흡수층(300)을 형성하기 위해서 구리, 인듐, 갈륨, 셀레늄을 동시 또는 구분하여 증발시키면서 구리-인듐-갈륨-셀레나이드계(Cu(In,Ga)Se2;CIGS계)의 광 흡수층(300)을 형성하는 방법과 금속 프리커서 막을 형성시킨 후 셀레니제이션(Selenization) 공정에 의해 형성시키는 방법이 폭넓게 사용되고 있다.For example, a copper-indium-gallium-selenide (Cu (In, Ga) Se 2 ; CIGS system) is formed while simultaneously evaporating copper, indium, gallium, and selenium to form the light absorption layer 300. A method of forming a light absorbing layer 300 of a metal precursor film and a method of forming a metal precursor film by a selenization process are widely used.

금속 프리커서 막을 형성시킨 후 셀레니제이션 하는 것을 세분화하면, 구리 타겟, 인듐 타겟, 갈륨 타겟을 사용하는 스퍼터링 공정에 의해서, 상기 이면전극(200) 상에 금속 프리커서 막이 형성된다.After the metal precursor film is formed and then subjected to selenization, a metal precursor film is formed on the back electrode 200 by a sputtering process using a copper target, an indium target, and a gallium target.

이후, 상기 금속 프리커서 막은 셀레이제이션(selenization) 공정에 의해서, 구리-인듐-갈륨-셀레나이드계(Cu(In,Ga)Se2;CIGS계)의 광 흡수층(300)이 형성된다.Then, the metal precursor film is formed with a light absorbing layer 300 of copper-indium-gallium-selenide (Cu (In, Ga) Se 2, CIGS system) by a selenization process.

이와는 다르게, 상기 구리 타겟, 인듐 타겟, 갈륨 타겟을 사용하는 스퍼터링 공정 및 상기 셀레니제이션 공정은 동시에 진행될 수 있다.Alternatively, the copper target, the indium target, the sputtering process using the gallium target, and the selenization process may be performed simultaneously.

이와는 다르게, 구리 타겟 및 인듐 타겟 만을 사용하거나, 구리 타겟 및 갈륨 타겟을 사용하는 스퍼터링 공정 및 셀레니제이션 공정에 의해서, CIS계 또는 CIG계 광 흡수층(300)이 형성될 수 있다.Alternatively, the CIS-based or CIG-based optical absorption layer 300 can be formed by using only a copper target and an indium target, or by a sputtering process and a selenization process using a copper target and a gallium target.

상기 광 흡수층(300)은 상기 절연체(250)의 상면에 형성된다. 상기 광 흡수층(300)은 반구형으로 형성된 절연체(250)보다 두껍게 형성될 수 있고, 동일한 두께로 형성될 수도 있다.The light absorbing layer 300 is formed on the top surface of the insulator 250. The light absorbing layer 300 may be formed thicker than the insulator 250 formed in a hemispherical shape, or may have the same thickness.

이후, 상기 광 흡수층(300) 상에 상기 버퍼층(400)이 형성된다. 상기 버퍼층(400)은 예를 들어, PVD(Physical Vapor Deposition) 또는 MOCVD (Metal-Organic Chemical Vapor Deposition)의 방법으로 형성될 수 있다.Thereafter, the buffer layer 400 is formed on the light absorbing layer 300. The buffer layer 400 may be formed by, for example, a physical vapor deposition (PVD) or a metal-organic chemical vapor deposition (MOCVD) method.

다음으로, 상기 버퍼층(400) 상에 고저항 버퍼층(500)이 형성된다. 상기 고저항 버퍼층(500)은 IZO 등의 물질을 포함할 수 있으며, 상기 버퍼층(400)과 동일한 방법으로 형성될 수 있다.Next, a high resistance buffer layer 500 is formed on the buffer layer 400. The high resistance buffer layer 500 may include a material such as IZO, and may be formed in the same manner as the buffer layer 400.

도 6을 참조하면, 상기 광 흡수층(300), 버퍼층(400) 및 고저항 버퍼층(500)의 일부가 제거되어 제2 관통홈들(TH2)이 형성된다.Referring to FIG. 6, portions of the light absorbing layer 300, the buffer layer 400, and the high resistance buffer layer 500 are removed to form second through holes TH2.

상기 제2 관통홈들(TH2)은 팁 등의 기계적인 장치 또는 레이저 장치 등에 의해서 형성될 수 있다.The second through holes TH2 may be formed by a mechanical device such as a tip or a laser device.

예를 들어, 약 40㎛ 내지 약 180㎛의 폭을 가지는 팁에 의해서, 상기 광 흡수층(300), 버퍼층(400) 및 고저항 버퍼층(500)이 패터닝될 수 있다. 또한, 상기 제2 관통홈들(TH2)은 약 200 내지 600㎚의 파장을 가지는 레이저에 의해서 형성될 수 있다.For example, the light absorbing layer 300, the buffer layer 400, and the high resistance buffer layer 500 may be patterned by a tip having a width of about 40 μm to about 180 μm. In addition, the second through holes TH2 may be formed by a laser having a wavelength of about 200 to 600 nm.

이때, 상기 제2 관통홈들(TH2)의 폭은 약 100㎛ 내지 약 200㎛ 일 수 있다. 또한, 상기 제2 관통홈들(TH2)은 상기 절연체(250) 상면의 일부를 노출하도록 형성된다.In this case, the width of the second through holes TH2 may be about 100 μm to about 200 μm. In addition, the second through holes TH2 are formed to expose a portion of an upper surface of the insulator 250.

상기 제2 관통홈들(TH2)을 형성하는 양 내측면 중 일단은 상기 제1 관통홈들(TH1)을 형성하는 양 내측면 중 일단과 수직으로 중첩될 수 있다.One end of both inner surfaces forming the second through holes TH2 may vertically overlap one end of both inner surfaces forming the first through holes TH1.

도 7을 참조하면, 상기 고저항 버퍼층(500) 및 제2 관통홈들(TH2) 내측에 윈도우층(600)이 형성된다. 즉, 상기 윈도우층(600)은 상기 버퍼층(400) 상 및 상기 제2 관통홈들(TH2) 내측에 투명한 도전물질이 증착되어 형성된다.Referring to FIG. 7, a window layer 600 is formed inside the high resistance buffer layer 500 and the second through holes TH2. That is, the window layer 600 is formed by depositing a transparent conductive material on the buffer layer 400 and inside the second through holes TH2.

이때, 상기 제2 관통홈들(TH2) 내측에 상기 투명한 도전물질이 채워지고, 상기 윈도우층(600)은 상기 이면전극층(200)에 직접 접촉하게 된다.In this case, the transparent conductive material is filled in the second through holes TH2, and the window layer 600 is in direct contact with the back electrode layer 200.

이때, 상기 윈도우층(600)은 무산소 분위기에서, 상기 투명한 도전물질이 증착되어 형성될 수 있다. 더 자세하게, 상기 윈도우층(600)은 산소를 포함하지 않는 불활성 기체 분위기에서 알루미늄이 도핑된 징크 옥사이드가 증착되어 형성될 수 있다.In this case, the window layer 600 may be formed by depositing the transparent conductive material in an oxygen-free atmosphere. In more detail, the window layer 600 may be formed by depositing zinc oxide doped with aluminum in an inert gas atmosphere containing no oxygen.

다음으로, 상기 광 흡수층(300), 버퍼층(400), 고저항 버퍼층(500) 및 윈도우층(600)의 일부가 제거되어 제3 관통홈들(TH3)이 형성된다. 이에 따라서, 상기 윈도우층(600)은 패터닝되어, 다수 개의 윈도우들 및 다수 개의 셀들(C1, C2...)이 정의된다. 상기 제3 관통홈들(TH3)의 폭은 약 80㎛ 내지 약 200㎛ 일 수 있다.Next, a portion of the light absorbing layer 300, the buffer layer 400, the high resistance buffer layer 500, and the window layer 600 is removed to form third through holes TH3. Accordingly, the window layer 600 is patterned to define a plurality of windows and a plurality of cells C1, C2... The width of the third through holes TH3 may be about 80 μm to about 200 μm.

이와 같이, 실시예에 따른 태양전지의 제조방법에 의해서, 제1 관통홈들(TH1)에 의해 분리되는 이면전극층(200)의 절연성이 향상될 수 있어, 소자의 광-전 변환 효율이 향상될 수 있다.As described above, according to the method of manufacturing the solar cell according to the embodiment, the insulation property of the back electrode layer 200 separated by the first through holes TH1 may be improved, thereby improving the photoelectric conversion efficiency of the device. Can be.

도 8은 발명의 다른 실시예에 따른 태양전지의 단면을 도시한 단면도이다. 도시된 바와 같이, 상기 절연체(250)를 식각하여 상기 이면전극층(200)의 상면을 노출하도록 형성된다.8 is a cross-sectional view showing a cross section of a solar cell according to another embodiment of the invention. As shown, the insulator 250 is etched to expose the top surface of the back electrode layer 200.

상기 제1 관통홈들(TH1)과 접하도록 제2 관통홈들(TH2)이 형성된다. 자세하게, 상기 제1 관통홈들(TH1)의 일단과, 제2 관통홈들(TH2)의 일단이 수직으로 중첩되도록, 동일한 직선상에서 형성될 수 있다.Second through holes TH2 are formed to contact the first through holes TH1. In detail, one end of the first through holes TH1 and one end of the second through holes TH2 may be formed on the same straight line so as to vertically overlap each other.

제1 관통홈들(TH1)과 제21 관통홈들(TH2) 사이에 형성되는 광 흡수층(300)은 불활성 영역으로, 상기 불활성 영역에 입사하는 태양광은 전기로 전환되지 않는다.The light absorbing layer 300 formed between the first through holes TH1 and the twenty-first through holes TH2 is an inactive region, and sunlight incident on the inactive region is not converted into electricity.

발명의 실시예에서는 상기 제1 관통홈들(TH1)의 일단과, 제2 관통홈들(TH2)의 일단이 수직으로 중첩되도록, 동일한 직선상에서 형성되므로, 상기 불활성 영역을 감소시킬 수 있어, 관-전 변환 효율이 향상될 수 있다.In an embodiment of the present invention, since one end of the first through holes TH1 and one end of the second through holes TH2 are formed on the same straight line so as to vertically overlap, the inactive area can be reduced, so that -Pre-conversion efficiency can be improved.

또한, 이상에서 실시예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.In addition, the features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

Claims (12)

지지기판;
상기 지지기판 상에 형성되고 제1 관통홀들에 의해 분리되는 이면전극층;
상기 제1 관통홀들을 메우고, 상기 이면전극층 상면의 일부를 덮도록 형성되는 절연체; 및,
상기 이면전극층과 절연체의 상면에 형성되는 광 흡수층;
상기 광 흡수층의 상면에 형성되고, 일부가 식각되어 제 2관통홀들이 형성되는 버퍼층; 및
상기 제2 관통홀들을 메우도록 형성되고, 상기 절연체의 앙면과 접하는 윈도우층을 포함하는 태양전지.A support substrate;
A back electrode layer formed on the support substrate and separated by first through holes;
An insulator formed to fill the first through holes and cover a portion of an upper surface of the back electrode layer; And
A light absorbing layer formed on an upper surface of the back electrode layer and the insulator;
A buffer layer formed on an upper surface of the light absorbing layer and partially etched to form second through holes; And
And a window layer formed to fill the second through holes and contacting the face of the insulator. 제1항에 있어서,
상기 이면전극층 상면의 일부를 덮도록 형성되는 절연체는, 반구 형상으로 형성되는 태양전지.The method of claim 1,
The insulator formed to cover a portion of the upper surface of the back electrode layer is a solar cell formed in a hemispherical shape. 제1항에 있어서,
상기 절연체는 글래스 프리트(Glass Frit)를 포함하는 태양전지.The method of claim 1,
The insulator comprises a glass frit (Glass Frit). 삭제delete 삭제delete 제1항에 있어서,
상기 제2 관통홀들을 메우도록 형성되는 윈도우층을 포함하고, 상기 제2 관통홀들을 메우는 윈도우층은 상기 이면전극층의 상면과 접하는 태양전지.The method of claim 1,
And a window layer formed to fill the second through holes, wherein the window layer filling the second through holes contacts an upper surface of the back electrode layer. 제1항에 있어서,
상기 제1 관통홀들의 일측면과 제2 관통홀들의 일측면은 수직으로 중첩하도록 형성되는 태양전지.The method of claim 1,
One side surface of the first through holes and one side surface of the second through holes are formed so as to vertically overlap. 제2항에 있어서,
상기 광 흡수층은, 상기 반구형상의 절연체 이상의 두께로 형성되는 태양전지.3. The method of claim 2,
The light absorbing layer is formed of a thickness of the hemispherical insulator or more. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110126243A 2011-11-29 2011-11-29 Solar cell and method of fabricating the same KR101338549B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110126243A KR101338549B1 (en) 2011-11-29 2011-11-29 Solar cell and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110126243A KR101338549B1 (en) 2011-11-29 2011-11-29 Solar cell and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20130059976A KR20130059976A (en) 2013-06-07
KR101338549B1 true KR101338549B1 (en) 2013-12-06

Family

ID=48858708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110126243A KR101338549B1 (en) 2011-11-29 2011-11-29 Solar cell and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101338549B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200006834A (en) * 2018-07-11 2020-01-21 (주)프런티어에너지솔루션 Perovskite solar cell module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101880640B1 (en) * 2017-04-26 2018-07-23 한국에너지기술연구원 Solar cell and method of fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232611A (en) * 1996-02-27 1997-09-05 Sanyo Electric Co Ltd Manufacture of substrate for photovoltaic device and manufacture of photovoltaic device
KR20100109319A (en) * 2009-03-31 2010-10-08 엘지이노텍 주식회사 Solar cell and method of fabricating the same
KR20100109312A (en) * 2009-03-31 2010-10-08 엘지이노텍 주식회사 Solar cell and method of fabricating the same
KR101201542B1 (en) * 2010-12-27 2012-11-15 금호전기주식회사 Thin Film Solar Cells And Manufacturing Method For The Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232611A (en) * 1996-02-27 1997-09-05 Sanyo Electric Co Ltd Manufacture of substrate for photovoltaic device and manufacture of photovoltaic device
KR20100109319A (en) * 2009-03-31 2010-10-08 엘지이노텍 주식회사 Solar cell and method of fabricating the same
KR20100109312A (en) * 2009-03-31 2010-10-08 엘지이노텍 주식회사 Solar cell and method of fabricating the same
KR101201542B1 (en) * 2010-12-27 2012-11-15 금호전기주식회사 Thin Film Solar Cells And Manufacturing Method For The Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200006834A (en) * 2018-07-11 2020-01-21 (주)프런티어에너지솔루션 Perovskite solar cell module
KR102089558B1 (en) 2018-07-11 2020-03-16 주식회사 프런티어에너지솔루션 Perovskite solar cell module

Also Published As

Publication number Publication date
KR20130059976A (en) 2013-06-07

Similar Documents

Publication Publication Date Title
KR101210168B1 (en) Solar cell apparatus and method of fabricating the same
US20120174977A1 (en) Solar Power Generation Apparatus and Manufacturing Method Thereof
KR101168810B1 (en) Solar cell apparatus and method of fabricating the same
KR101428146B1 (en) Solar cell module and method of fabricating the same
JP2013532911A (en) Photovoltaic power generation apparatus and manufacturing method thereof
KR20130109330A (en) Solar cell and method of fabricating the same
KR101114079B1 (en) Solar cell apparatus and method of fabricating the same
KR101338549B1 (en) Solar cell and method of fabricating the same
KR20120119807A (en) Solar cell
KR101173419B1 (en) Solar cell and method of fabricating the same
KR101172186B1 (en) Solar cell apparatus and method of fabricating the same
KR101055019B1 (en) Photovoltaic device and its manufacturing method
KR101349429B1 (en) Photovoltaic apparatus
KR20130136739A (en) Solar cell and method of fabricating the same
KR101765922B1 (en) Solar cell apparatus and method of fabricating the same
KR101210104B1 (en) Solar cell apparatus
KR101220015B1 (en) Solar cell apparatus and method of fabricating the same
KR101846337B1 (en) Solar cell apparatus and method of fabricating the same
KR101806545B1 (en) Solar cell apparatus and method of fabricating the same
KR101349432B1 (en) Photovoltaic apparatus and method of fabricating the same
KR101349525B1 (en) Photovoltaic apparatus
KR101306527B1 (en) Photovoltaic apparatus
KR101273123B1 (en) Solar cell apparatus and method of fabricating the same
KR101762958B1 (en) Solar cell apparatus and method of fabricating the same
KR101231398B1 (en) Solar cell apparatus and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191111

Year of fee payment: 7