KR102533538B1 - Mmic 전력증폭기 안정도 판별 방법 및 이를 이용한 mmic 전력증폭기 설계 방법 - Google Patents

Mmic 전력증폭기 안정도 판별 방법 및 이를 이용한 mmic 전력증폭기 설계 방법 Download PDF

Info

Publication number
KR102533538B1
KR102533538B1 KR1020190164377A KR20190164377A KR102533538B1 KR 102533538 B1 KR102533538 B1 KR 102533538B1 KR 1020190164377 A KR1020190164377 A KR 1020190164377A KR 20190164377 A KR20190164377 A KR 20190164377A KR 102533538 B1 KR102533538 B1 KR 102533538B1
Authority
KR
South Korea
Prior art keywords
power amplifier
stability
oscillation
calculated
amplifier
Prior art date
Application number
KR1020190164377A
Other languages
English (en)
Other versions
KR20210073772A (ko
Inventor
김기진
안광호
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020190164377A priority Critical patent/KR102533538B1/ko
Priority to PCT/KR2019/017552 priority patent/WO2021117936A1/ko
Publication of KR20210073772A publication Critical patent/KR20210073772A/ko
Application granted granted Critical
Publication of KR102533538B1 publication Critical patent/KR102533538B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

발진 현상이 다양하게 발생하는 MMIC 전력증폭기에 대한 안정도를 보다 정확하게 판별하고, 안정도가 향상되도록 MMIC 전력증폭기의 설계하는 방법이 제공된다. 본 발명의 실시예에 따른, 안정도 판별 방법은 컴퓨팅 시스템이, 설계된 전력증폭기를 구성하는 증폭기들 간의 중간 노드에서 출력 임피던스와 입력 임피던스를 계산하는 단계; 컴퓨팅 시스템이, 계산된 출력 임피던스와 입력 임피던스로 발진 파라미터를 계산하는 단계; 컴퓨팅 장치가, 계산된 발진 파라미터로 전력증폭기의 안정도를 판별하는 단계;를 포함한다.
이에 의해, 발진 현상이 다양하게 발생하는 MMIC 전력증폭기에 대한 안정도를 보다 정확하게 판별할 수 있게 된다.

Description

MMIC 전력증폭기 안정도 판별 방법 및 이를 이용한 MMIC 전력증폭기 설계 방법{MMIC Power Amplifier Stability Criterion Method and MMIC Power Amplifier Design Method using the Same}
본 발명은 MMIC(Monolithic Microwave Integrated Circuit) 설계 기술에 관한 것으로, 더욱 상세하게는 MMIC 전력증폭기의 안정도를 판별하고, 판별 결과를 기반으로 MMIC 전력증폭기를 설계하는 방법에 관한 것이다.
아래의 수식 (1)과 (2)는 일반적으로 안정도를 판별하는 Stability Factor의 수식이다.
Figure 112019127878782-pat00001
(1)
Figure 112019127878782-pat00002
(2)
Stability Factor가 1 이하이면 안정도에 문제가 있어서 1 이상으로 만들기 위해 저항과 같은 능동 소자를 사용하여 안정도를 개선하고 있다.
하지만, 이러한 안정도 체크 방식은 디바이스의 입력과 출력 임피던스에 의해 결정되기 때문에, 증폭기와 같이 디바이스가 다단으로 구성되는 경우, 내부 증폭기 간 안정도를 확인하지 못하여 안정도 판별을 할 수 없다는 단점을 가지고 있다.
이를 테면, 도 1과 같이 MMIC 전력증폭기의 경우 작은 트랜지스터들이 병렬로 연결되어 있어 내부 증폭기 간 연결이 더욱 복잡하기 때문에, 기존의 방법으로는 안정도를 판별할 수 없는 어려움에 처한다.
특히, 도 1과 같이 병렬 연결이 되면 실제 회로는 병렬 연결 간의 비대칭 문제를 발생시키고, 이 비대칭 현상이 발진을 일으키는 경우도 발생한다. 이런 발진의 경우는 앞선 수식의 경우로는 검증이 불가능하게 된다.
이를 해결하기 위하여, 각 노드의 Pole과 Zero를 분석하는 Pole-Zero 분석에 의한 Stability Test 방식이 존재할 수 있다. 이런 방식은 Pole과 Zero를 시뮬레이션하는 다소 복잡한 알고리즘이 필요하며 많은 계산량을 요구하기 때문에 사용하기 쉽지 않은 문제점을 가지고 있다. 또한 Pole-Zero 분석이 AC 시뮬레이션인 관계로 고출력 파워를 다루는 전력증폭기의 경우 정확한 안정도 테스트를 할 수 없다는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 발진 현상이 다양하게 발생하는 MMIC 전력증폭기에 대한 안정도를 보다 정확하게 판별하고, 안정도가 향상되도록 MMIC 전력증폭기의 설계하는 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 안정도 판별 방법은 컴퓨팅 시스템이, 설계된 전력증폭기를 구성하는 증폭기들 간의 중간 노드에서 출력 임피던스와 입력 임피던스를 계산하는 단계; 컴퓨팅 시스템이, 계산된 출력 임피던스와 입력 임피던스로 발진 파라미터를 계산하는 단계; 컴퓨팅 장치가, 계산된 발진 파라미터로 전력증폭기의 안정도를 판별하는 단계;를 포함한다.
발진 파라미터는,
다음의 수식으로 계산되고,
Figure 112019127878782-pat00003
여기서, ST는 발진 파라미터이고, Z1은 출력 임피던스이고, Z2는 입력 임피던스일 수 있다.
판별 단계는, 발진 파라미터가 1 미만이면 전력증폭기가 안정한 것으로 판별하고, 발진 파라미터가 1 이상이면 전력증폭기가 발진하는 것으로 판별하는 것일 수 있다.
본 발명에 따른 안정도 판별 방법은 판별 결과가 발진이면, 컴퓨팅 시스템이 중간 노드에 RC 병렬회로를 삽입하는 단계;를 더 포함할 수 있다.
계산 단계와 판별 단계는, RC 병렬회로의 R과 C를 조정하면서 반복하는 것일수 있다.
본 발명에 따른 안정도 판별 방법은 판별 결과가 발진이면, 컴퓨팅 시스템이 증폭기들과 그라운드 비아 사이에 전송선로를 삽입하는 단계;를 더 포함할 수 있다.
계산 단계와 판별 단계는, 전송선로의 길이를 조정하면서 반복하는 것일 수 있다.
본 발명의 다른 측면에 따르면, 설계된 전력증폭기를 구성하는 증폭기들 간의 중간 노드에서 출력 임피던스와 입력 임피던스를 계산하고, 계산된 출력 임피던스와 입력 임피던스로 발진 파라미터를 계산하며, 계산된 발진 파라미터로 전력증폭기의 안정도를 판별하는 프로세서; 및 전력증폭기의 안정도 판별 결과를 출력하는 출력부;를 포함하는 것을 특징으로 하는 안정도 판별 시스템이 제공된다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 발진 현상이 다양하게 발생하는 MMIC 전력증폭기에 대한 안정도를 보다 정확하게 판별할 수 있게 된다.
또한, 본 발명의 실시예들에 따르면, 발진하는 것으로 판별된 MMIC 전력증폭기를 안정도가 향상되는 방향으로 설계 유도/변경함으로써, MMIC 전력증폭기의 개발 성공률을 높일 수 있게 된다.
도 1은 일반적인 MMIC의 High Power 구성을 위한 작은 전력증폭기의 병렬 결합 모습,
도 2는 증폭기 중간 노드의 임피던스 테스트,
도 3은 그라운드 비아로 연결된 증폭기 중간노드,
도 4는 ST 시뮬레이션 결과,
도 5는 트랜지스터 게이트에 삽입가능한 RC 병렬회로,
도 6은 중간 노드에 RC 병렬회로 삽입후 ST 시뮬레이션 결과,
도 7은 본 발명의 일 실시예에 따른 MMIC 전력증폭기의 안정도 판별 및 설계 방법의 설명에 제공되는 흐름도,
도 8은 전송선로 삽입을 통한 안정도 향상 방법,
도 9는 전송선로 삽입 후 ST 시뮬레이션 결과,
도 10은 본 발명의 다른 실시예에 따른 MMIC 전력증폭기의 안정도 판별 및 설계 방법의 설명에 제공되는 흐름도,
도 11은 본 발명의 또 다른 실시예에 따른 MMIC 전력증폭기의 안정도 판별 및 설계 시스템의 블럭도이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
본 발명의 실시예에서는 MMIC(Monolithic Microwave Integrated Circuit) 전력증폭기의 안정도를 판별하고, 이를 기초로 MMIC 전력증폭기를 설계&개발하는 방법을 제시한다.
도 2는 증폭기 중간 노드의 양쪽 임피던스를 테스트하는 시뮬레이션 환경이다. 여기서, Z1(중간 노드에서의 출력 임피던스)과 Z2(중간 노드에서의 입력 임피던스)가 급격히 증가하는 구간이 발진이 발생할 수 있는 구간이고, 이를 확인하는 방법으로 다음과 같은 발진 파라미터(ST)를 정의한다.
Figure 112019127878782-pat00004
(3)
ST의 Magnitude 값이 1 이하이면 안정이고 1이상이면 발진을 하는 것으로 판별한다. ST를 이용한 안정도 판별법은 소신호 분석은 물론 대신호 분석에서도 적용할 수 있다.
한편, MMIC 전력증폭기를 구성하는 증폭기들의 그라운드 핀은, 도 3에 도시된 바와 같이 그라운드(Ground via)를 통해 연결된다.
이렇게 연결된 구조를기준으로, ST를 시뮬레이션하면 도 4와 같다. 도 4에 도시된 바에 따르면, ST 안정도 판별에 의해, 10.2~11.6GHz 구간이 발진이 이루어질 수 있는 구간으로 검출된다.
이에 따라, 높은 주파수는 통과하고(C가 높은 주파수에서는 Short), 낮은 주파수는 저항을 통과할 수 있도록, 도 5에 도시되어 있는 RC 병렬회로를 게이트에 중간 노드에 삽입할 수 있다.
이를 통해 개선된 ST 시뮬레이션 결과를 도 6에 제시하였다. 시뮬레이션의 결과 분명 안정도가 확연히 개선된 것을 확인할 수 있다.
지금까지 설명한 내용을 바탕으로 구현할 수 있는 MMIC 전력증폭기의 안정도를 판별하고 설계 유도/변경하는 방법에 대해, 이하에서 도 7을 참조하여 상세히 설명한다. 도 7은 본 발명의 일 실시예에 따른 MMIC 전력증폭기의 안정도 판별 및 설계 방법의 설명에 제공되는 흐름도이다.
도시된 바와 같이, 먼저, 설계 툴 등을 이용하여 설계된 MMIC 전력증폭기를 구성하는 증폭기들 간의 중간 노드에서 출력 임피던스(Z1)와 입력 임피던스(Z2)를 계산한다(S110).
그리고, S110단계에서 계산된 출력 임피던스(Z1)와 입력 임피던스(Z2)로 발진 파라미터를 계산한다(S120). 발진 파라미터(ST)의 계산은 전술한 수식 (3)에 따른다.
다음, S120단계에서 계산된 발진 파라미터(ST)로 MMIC 전력증폭기의 안정도를 판별한다(S130).
MMIC 전력증폭기가 발진하는 것으로 판단되면, 즉, 발진 파라미터(ST)가 1 이상이면(S140-Y), 설계 툴 등을 이용하여 중간 노드에 RC 병렬회로를 삽입한다(S150).
다음, RC 병렬회로의 R과 C를 조정하면서(S160), S110단계 내지 S140단계를 반복하여 수행한다. RC 병렬회로 R과 C의 조정은 MMIC 전력증폭기가 안정한 것으로 판별될 때까지(S140-N), 반복된다.
한편, MMIC 전력증폭기에서의 발진은, 도 8에 도시된 바와 같이 증폭기와 그라운드 비아 사이에 전송선로(Transmission Line)를 삽입하는 방법에 의해서도 억제가 가능하다.
이 방법을 바탕으로 시뮬레이션 한 결과를 도 9에 도시하였다. 도 6에 제시된 결과와 같은 괘도를 보이지만 안정도는 훨씬 개선되어 발진을 더욱 억제하는 것으로 확인할 수 있다. 나아가, RC 병렬회로 보다 이득의 손실이 훨씬 더 작다는 점에서도 안정도 향상에 더 좋을 것으로 보여진다.
지금까지 설명한 내용을 바탕으로 구현할 수 있는 MMIC 전력증폭기의 안정도를 판별하고 설계하는 방법에 대해, 이하에서 도 10을 참조하여 상세히 설명한다. 도 10은 본 발명의 다른 실시예에 따른 MMIC 전력증폭기의 안정도 판별 및 설계 방법의 설명에 제공되는 흐름도이다.
S210단계 내지 S230단계는, 전술한 도 7의 S110단계 내지 S130단계와 동일하므로, 이들에 대한 상세한 설명은 생략한다.
S230단계에서의 판별 결과, MMIC 전력증폭기가 발진하는 것으로 판단되면, 즉, 발진 파라미터(ST)가 1 이상이면(S240-Y), 설계 툴 등을 이용하여 MMIC 전력증폭기를 구성하는 증폭기들과 그라운드 비아 사이에 전송선로들을 삽입한다(S250).
다음, 전송선로들의 길이를 조정하면서, S210단계 내지 S240단계를 반복하여 수행한다. 전송선로의 길이 조정은 MMIC 전력증폭기가 안정한 것으로 판단 될 때까지(S240-N), 반복된다.
도 11은 본 발명의 또 다른 실시예에 따른 MMIC 전력증폭기의 안정도 판별 및 설계 시스템의 블럭도이다.
본 발명의 실시예에 따른 MMIC 전력증폭기의 안정도 판별 및 설계 시스템은, 도 11에 도시된 바와 같이, 통신부(310), 출력부(320), 프로세서(330), 입력부(340) 및 저장부(350)를 포함하여 구성되는 컴퓨팅 시스템으로 구현가능하다.
통신부(310)는 외부 기기 또는 외부 네트워크에 연결하여 통신하는 수단이다. 출력부(320)는 안정도 판별 결과 및 설계 결과와 같은 정보를 시각적으로 표시하여 설계자가 볼 수 있도록 하는 디스플레이이다.
입력부(340)는 설계자의 조작/입력을 프로세서(330)에 전달하는 수단으로, MMIC 전력증폭기의 설계와 RC 병렬회로의 R과 C, 전송선로의 길이 등을 입력받는데 사용된다.
프로세서(330)는 입력부(340)를 통한 설계자의 조작에 따라 MMIC 전력증폭기 회로를 구성하며, 구성된 MMIC 전력증폭기의 안정도를 판별하고, 판별 결과와 설계/조정 결과를 출력부(320)에 표시한다.
저장부(350)는 프로세서(330)가 동작함에 있어 필요한 저장 공간을 제공한다.
지금까지, MMIC 전력증폭기 안정도 판별 방법 및 이를 이용한 MMIC 전력증폭기 설계 방법에 대해 바람직한 실시예들을 들어 상세히 설명하였다.
MMIC 전력증폭기를 개발함에 있어 가장 큰 문제가 되는 것이 안정도 확인인데, 본 발명의 실시예에 따르면 발진 알고리즘에 의해 다양하게 발생하는 발진 현상을 한번에 모니터링하여 발진 문제를 해결하고 MMIC 개발 성공률을 높일 수 있게 된다.
본 발명의 실시예에서 제시한 기술은, 향후 5G 이동통신, 군용 레이더 등을 위한 밀리미터웨이브 통신에서의 저잡음증폭기, 전력증폭기 등 증폭기 관련 설계에 있어서 포괄적인 발진 검증에 적용되고 개발 비용과 시간을 획기적으로 줄여 줄 수 있을 것이다.
한편, 본 실시예에 따른 장치와 방법의 기능을 수행하게 하는 컴퓨터 프로그램을 수록한 컴퓨터로 읽을 수 있는 기록매체에도 본 발명의 기술적 사상이 적용될 수 있음은 물론이다. 또한, 본 발명의 다양한 실시예에 따른 기술적 사상은 컴퓨터로 읽을 수 있는 기록매체에 기록된 컴퓨터로 읽을 수 있는 코드 형태로 구현될 수도 있다. 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터에 의해 읽을 수 있고 데이터를 저장할 수 있는 어떤 데이터 저장 장치이더라도 가능하다. 예를 들어, 컴퓨터로 읽을 수 있는 기록매체는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광디스크, 하드 디스크 드라이브, 등이 될 수 있음은 물론이다. 또한, 컴퓨터로 읽을 수 있는 기록매체에 저장된 컴퓨터로 읽을 수 있는 코드 또는 프로그램은 컴퓨터간에 연결된 네트워크를 통해 전송될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
Z1 : 중간 노드에서의 출력 임피던스
Z2 : 중간 노드에서의 입력 임피던스
ST : 발진 파라미터
Ground via : 그라운드 비아
Transmission Line : 전송선로

Claims (8)

  1. 컴퓨팅 시스템이, 설계된 전력증폭기를 구성하는 다단으로 연결된 제1 증폭기와 제2 증폭기 사이의 중간 노드에서, 제1 증폭기 측을 바라 볼 때의 출력 임피던스와 제2 증폭기 측을 바라 볼 때의 입력 임피던스를 계산하는 단계;
    컴퓨팅 시스템이, 계산된 출력 임피던스와 입력 임피던스로 발진 파라미터를 계산하는 단계;
    컴퓨팅 장치가, 계산된 발진 파라미터로 전력증폭기의 안정도를 판별하는 단계;를 포함하고,
    발진 파라미터는,
    다음의 수식으로 계산되고,
    Figure 112023039754748-pat00017

    여기서, ST는 발진 파라미터이고, Z1은 출력 임피던스이고, Z2는 입력 임피던스인 것을 특징으로 하는 안정도 판별 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    판별 단계는,
    발진 파라미터가 1 미만이면 전력증폭기가 안정한 것으로 판별하고, 발진 파라미터가 1 이상이면 전력증폭기가 발진하는 것으로 판별하는 것을 특징으로 하는 안정도 판별 방법.
  4. 청구항 1에 있어서,
    판별 결과가 발진이면, 컴퓨팅 시스템이 중간 노드에 RC 병렬회로를 삽입하는 단계;를 더 포함하는 것을 특징으로 하는 안정도 판별 방법.
  5. 청구항 4에 있어서,
    계산 단계와 판별 단계는,
    RC 병렬회로의 R과 C를 조정하면서 반복하는 것을 특징으로 하는 안정도 판별 방법.
  6. 청구항 1에 있어서,
    판별 결과가 발진이면, 컴퓨팅 시스템이 증폭기들과 그라운드 비아 사이에 전송선로를 삽입하는 단계;를 더 포함하는 것을 특징으로 하는 안정도 판별 방법.
  7. 청구항 6에 있어서,
    계산 단계와 판별 단계는,
    전송선로의 길이를 조정하면서 반복하는 것을 특징으로 하는 안정도 판별 방법.
  8. 설계된 전력증폭기를 구성하는 다단으로 연결된 제1 증폭기 와 제2 증폭기 사이의 중간 노드에서, 제1 증폭기 측을 바라 볼 때의 출력 임피던스와 제2 증폭기 측을 바라 볼 때의 입력 임피던스를 계산하고, 계산된 출력 임피던스와 입력 임피던스로 발진 파라미터를 계산하며, 계산된 발진 파라미터로 전력증폭기의 안정도를 판별하는 프로세서; 및
    전력증폭기의 안정도 판별 결과를 출력하는 출력부;를 포함하고,
    발진 파라미터는,
    다음의 수식으로 계산되고,
    Figure 112023039754748-pat00018

    여기서, ST는 발진 파라미터이고, Z1은 출력 임피던스이고, Z2는 입력 임피던스인 것을 특징으로 하는 안정도 판별 시스템.
KR1020190164377A 2019-12-11 2019-12-11 Mmic 전력증폭기 안정도 판별 방법 및 이를 이용한 mmic 전력증폭기 설계 방법 KR102533538B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190164377A KR102533538B1 (ko) 2019-12-11 2019-12-11 Mmic 전력증폭기 안정도 판별 방법 및 이를 이용한 mmic 전력증폭기 설계 방법
PCT/KR2019/017552 WO2021117936A1 (ko) 2019-12-11 2019-12-12 전력증폭기 안정도 판별 방법 및 이를 이용한 전력증폭기 설계 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190164377A KR102533538B1 (ko) 2019-12-11 2019-12-11 Mmic 전력증폭기 안정도 판별 방법 및 이를 이용한 mmic 전력증폭기 설계 방법

Publications (2)

Publication Number Publication Date
KR20210073772A KR20210073772A (ko) 2021-06-21
KR102533538B1 true KR102533538B1 (ko) 2023-05-17

Family

ID=76328995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190164377A KR102533538B1 (ko) 2019-12-11 2019-12-11 Mmic 전력증폭기 안정도 판별 방법 및 이를 이용한 mmic 전력증폭기 설계 방법

Country Status (2)

Country Link
KR (1) KR102533538B1 (ko)
WO (1) WO2021117936A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806767B2 (en) * 2002-07-09 2004-10-19 Anadigics, Inc. Power amplifier with load switching circuit
US8072272B2 (en) * 2009-08-19 2011-12-06 Qualcomm, Incorporated Digital tunable inter-stage matching circuit
TWI542141B (zh) * 2014-08-25 2016-07-11 Univ Nat Chi Nan RF power amplifier
US9985591B2 (en) * 2016-10-27 2018-05-29 Qualcomm Incorporated Differential source follower driven power amplifier
KR20180059721A (ko) * 2016-11-25 2018-06-05 한국전자통신연구원 안정화 장치 및 그것을 포함하는 증폭기

Also Published As

Publication number Publication date
WO2021117936A1 (ko) 2021-06-17
KR20210073772A (ko) 2021-06-21

Similar Documents

Publication Publication Date Title
CN102169515B (zh) 一种专用集成电路中时钟树延迟时间的估计方法和系统
US8386216B1 (en) Method and system for adaptive modeling and simulation of lossy transmission lines
JP4664231B2 (ja) タイミング解析方法及びタイミング解析装置
US6278964B1 (en) Hot carrier effect simulation for integrated circuits
US9910945B2 (en) Methods, systems, and computer-readable media for reference impedance adaptation in electromagnetic simulation and modeling
US8627263B2 (en) Gate configuration determination and selection from standard cell library
CN104981805A (zh) 自动时钟树布线规则生成
JP2005537566A (ja) 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法
KR101976489B1 (ko) 회로의 공통모드에 의한 전자파 방사 예측 장치 및 방법
KR102533538B1 (ko) Mmic 전력증폭기 안정도 판별 방법 및 이를 이용한 mmic 전력증폭기 설계 방법
US6567960B2 (en) System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values
US7277804B2 (en) Method and system for performing effective resistance calculation for a network of resistors
US8327196B2 (en) Identifying an optimized test bit pattern for analyzing electrical communications channel topologies
US20150276839A1 (en) Worst case jitter prediction method using step response
US7036096B1 (en) Estimating capacitances using information including feature sizes extracted from a netlist
US20030088394A1 (en) Efficient construction of passive macromodels for resonant networks
US8225254B2 (en) Delay period analyzing apparatus, delay period analyzing method, and delay period analyzing program
US11022998B2 (en) Optimally driving non-uniform clock mesh loads
US20030061585A1 (en) Design system of integrated circuit and its design method and program
US7707524B2 (en) Osculating models for predicting the operation of a circuit structure
US20240005072A1 (en) Method and apparatus for checking data processing circuit, and electronic device
Wang et al. Time domain reflectometry accuracy control for via characterizations in high speed links
US8671375B1 (en) Functional timing analysis method for circuit timing verification
CN117371379A (zh) 时序库最大负载的生成方法和装置、存储介质及电子装置
Stievano et al. Locally-stable macromodels of integrated digital devices for multimedia applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right