KR102531881B1 - Tandem solar cell - Google Patents

Tandem solar cell Download PDF

Info

Publication number
KR102531881B1
KR102531881B1 KR1020170149160A KR20170149160A KR102531881B1 KR 102531881 B1 KR102531881 B1 KR 102531881B1 KR 1020170149160 A KR1020170149160 A KR 1020170149160A KR 20170149160 A KR20170149160 A KR 20170149160A KR 102531881 B1 KR102531881 B1 KR 102531881B1
Authority
KR
South Korea
Prior art keywords
solar cell
layer
patterns
substrate
conductivity type
Prior art date
Application number
KR1020170149160A
Other languages
Korean (ko)
Other versions
KR20190053374A (en
Inventor
양영성
심구환
Original Assignee
상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드 filed Critical 상라오 징코 솔라 테크놀러지 디벨롭먼트 컴퍼니, 리미티드
Priority to KR1020170149160A priority Critical patent/KR102531881B1/en
Publication of KR20190053374A publication Critical patent/KR20190053374A/en
Application granted granted Critical
Publication of KR102531881B1 publication Critical patent/KR102531881B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/065Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the graded gap type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0687Multiple junction or tandem solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0725Multiple junction or tandem solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1868Passivation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 본 발명은 텐덤 태양전지에 관한 것이며, 텐덤 태양전지에서 제1 전지와 제2 전지 사이의 중간층의 구조 및 재료의 설계를 통해 투과율을 향상시키고 전기적 접합 신뢰성을 향상시켜 그로 인해 우수한 광전 변환 효율 및 전기적 접촉을 개선한 텐덤 태양전지에 관한 것이다.
본 발명에 따르면, 제1 태양전지; 상기 제1 태양전지 상에 위치하는 제2 태양전지; 상기 제1 태양전지와 제2 태양전지 사이에 위치하는 중간층;을 포함하며, 상기 중간층은 전기 전도성 소재로 구성된 제1 패턴들; 상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들;을 포함하는 것을 특징으로 하는 텐덤 태양전지를 제공함으로써, 태양광의 반사를 억제함과 동시에 광투과도를 증가시키고 기생 흡수를 억제하여 태양전지의 광전 변환 효율을 극대화 할 수 있다.
The present invention relates to a tandem solar cell, which improves transmittance and improves electrical junction reliability through the design of the structure and material of the intermediate layer between the first and second cells in the tandem solar cell, resulting in excellent photoelectric conversion It relates to a tandem solar cell with improved efficiency and electrical contact.
According to the present invention, a first solar cell; a second solar cell positioned on the first solar cell; and an intermediate layer positioned between the first solar cell and the second solar cell, wherein the intermediate layer includes first patterns made of an electrically conductive material; Second patterns positioned between the first patterns and composed of a dielectric (high K); By providing a tandem solar cell, characterized in that it includes, suppressing reflection of sunlight and simultaneously increasing light transmittance and parasitic absorption can be suppressed to maximize the photoelectric conversion efficiency of the solar cell.

Description

탠덤 태양전지{TANDEM SOLAR CELL}Tandem solar cell {TANDEM SOLAR CELL}

본 발명은 텐덤 태양전지에 관한 것이며, 보다 구체적으로, 텐덤 태양전지에서 제1 태양전지와 제2 태양전지 사이의 중간층의 구조 및 재료의 설계를 통해 투과율을 향상시키고 전기적 접합 신뢰성을 향상시켜 그로 인해 우수한 광전 변환 효율 및 전기적 접촉을 개선한 텐덤 태양전지에 관한 것이다.The present invention relates to a tandem solar cell, and more specifically, to improve transmittance and electrical junction reliability through the design of the structure and material of the intermediate layer between the first solar cell and the second solar cell in the tandem solar cell, thereby improving It relates to a tandem solar cell with excellent photoelectric conversion efficiency and improved electrical contact.

결정질 실리콘(crystalline silicon; c-Si) 태양전지는 대표적인 단일접합(single junction) 태양전지로서 현재 상업적 태양전지로 널리 사용되고 있다.A crystalline silicon (c-Si) solar cell is a typical single junction solar cell and is currently widely used as a commercial solar cell.

그러나 결정질 실리콘 태양전지의 낮은 광전 변환 효율로 인해, 서로 다른 밴드 갭을 가지는 흡수층을 포함하는 단일접합 태양전지를 연결하여 하나의 태양전지를 구성하는 텐덤 태양전지에 대한 개발이 활발히 진행되고 있다.However, due to the low photoelectric conversion efficiency of crystalline silicon solar cells, development of tandem solar cells constituting one solar cell by connecting single junction solar cells including absorbers having different band gaps has been actively progressed.

도 1은 텐덤 태양전지 가운데, 일반적인 형태인 2-단자 텐덤 태양전지의 단면을 개략적으로 나타낸 것이다.1 schematically shows a cross section of a 2-terminal tandem solar cell, which is a general type among tandem solar cells.

도 1을 참조하면, 태양전지는 상대적으로 큰 밴드갭을 갖는 흡수층을 포함하는 단일접합 태양전지와 상대적으로 밴드갭이 작은 흡수층을 포함하는 단일접합 태양전지가 중간층(터널 접합층, 접합층 또는 inter-layer 라고도 한다)을 매개로 하여 터널 접합된다.Referring to FIG. 1, a solar cell is composed of a single junction solar cell including an absorber layer having a relatively large band gap and a single junction solar cell including an absorber layer having a relatively small band gap in an intermediate layer (tunnel junction layer, junction layer or interlayer). -layer) is used as a medium for tunnel bonding.

이 중, 상대적으로 큰 밴드갭을 가지는 흡수층을 포함하는 단일접합 태양전지를 페로브스카이트(perovskite) 태양전지로 사용하는 페로브스카이트/결정질 실리콘 텐덤 태양전지는 30% 이상의 높은 광전 효율을 달성할 수 있어 많은 주목을 받고 있다.Among them, a perovskite/crystalline silicon tandem solar cell using a single junction solar cell including an absorber layer with a relatively large bandgap as a perovskite solar cell achieves a high photoelectric efficiency of 30% or more. It is getting a lot of attention.

종래의 텐덤 태양전지는 중간층으로 광투과율과 전기 전도성이 상대적으로 우수한 투명 전도성 산화물, 탄소질 전도성 소재, 또는 금속성 소재를 사용하여 구현되거나, 또는 중간층에 n형 또는 p형 물질을 도핑하여 사용하였다.A conventional tandem solar cell is implemented using a transparent conductive oxide, a carbonaceous conductive material, or a metallic material having relatively excellent light transmittance and electrical conductivity as an intermediate layer, or an n-type or p-type material is doped into the intermediate layer.

그러나 비록 투명 전도성 산화물이라 하더라도 태양광의 흡수 및 반사가 발생하며, 특히 단파장대의 태양광은 상대적으로 많이 반사하는 것으로 알려져 있다. 이와 같은 중간층에서의 태양광의 반사는 결국 태양전지의 광전 변환효율을 떨어뜨리는 문제점을 유발한다.However, even though it is a transparent conductive oxide, it is known that absorption and reflection of sunlight occur, and in particular, sunlight in a short wavelength band is relatively highly reflected. Reflection of sunlight in the intermediate layer eventually causes a problem of lowering the photoelectric conversion efficiency of the solar cell.

한편, 태양광에 대해 투과도가 높은 고유전율 재료들(high-K dielectric materials)은 우수한 광투과도로 인해 광전 변환효율에는 유리한 효과를 가지나, 전자나 정공(hole)과 같은 전하 이동자(charge carrier)에 대해서는 터널링 효과를 가지지 못한다.On the other hand, high-K dielectric materials with high transmittance to sunlight have a favorable effect on photoelectric conversion efficiency due to their excellent light transmittance, but have a negative effect on charge carriers such as electrons and holes. has no tunneling effect.

전자나 정공의 이동이 어렵게 되면, 이는 서로 다른 밴드갭을 가지는 단일접합 태양전지들이 서로 전기적으로 접촉하지 못하게 됨을 의미한다. 결국 그로 인해 태양광에 의해 여기된 전자와 정공이 서로 재결합(recombination)되지 못하고 기생 흡수(parasitic absorption)될 가능성이 높아지게 되는 또 다른 문제점이 발생할 수 있다.When the movement of electrons or holes becomes difficult, this means that single junction solar cells having different band gaps cannot electrically contact each other. As a result, another problem may arise in that electrons and holes excited by sunlight cannot recombine with each other and the possibility of parasitic absorption increases.

본 발명은 텐덤 태양전지에 있어서, 제1 태양전지와 제2 태양전지 사이의 중간층에 새로운 재료를 적용함으로써 광투과도를 향상시켜 그로 인해 광전 변환효율을 향상시킨 텐덤 태양전지를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a tandem solar cell in which light transmittance is improved by applying a new material to an intermediate layer between a first solar cell and a second solar cell in a tandem solar cell, thereby improving photoelectric conversion efficiency. .

또한 본 발명에서의 텐덤 태양전지는, 제1 태양전지와 제2 태양전지 사이의 중간층의 구조를 새롭게 설계함으로써 제1 태양전지와 제2 태양전지 사이의 전기적 연결을 담보하고 더 나아가 기생흡수를 최소화하는 것을 목적으로 한다.In addition, the tandem solar cell in the present invention secures the electrical connection between the first solar cell and the second solar cell by newly designing the structure of the intermediate layer between the first solar cell and the second solar cell and further minimizes parasitic absorption aims to do

상술한 기술적 과제를 해결하기 위해, 본 발명의 일 측면에 따르면, 제1 태양전지; 상기 제1 태양전지 상에 위치하는 제2 태양전지; 상기 제1 태양전지와 제2 태양전지 사이에 위치하는 중간층;을 포함하며, 상기 중간층은 전기 전도성 소재로 구성된 제1 패턴들; 상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들;을 포함하는 것을 특징으로 하는 텐덤 태양전지 가 제공될 수 있다.In order to solve the above technical problem, according to an aspect of the present invention, a first solar cell; a second solar cell positioned on the first solar cell; and an intermediate layer positioned between the first solar cell and the second solar cell, wherein the intermediate layer includes first patterns made of an electrically conductive material; A tandem solar cell may be provided, characterized in that it includes; second patterns disposed between the first patterns and made of a dielectric material (high K).

바람직하게는, 상기 전기 전도성 소재는 투명 전도성 산화물, 탄소질 전도성 소재, 또는금속성 소재인 것; 을 특징으로 하는 텐덤 태양전지 가 제공될 수 있다.Preferably, the electrically conductive material is a transparent conductive oxide, a carbonaceous conductive material, or a metallic material; A tandem solar cell characterized by can be provided.

바람직하게는, 상기 유전체는 ZrO2, HfO2, Y2O3 중 하나 이상인 것; 을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Preferably, the dielectric is one or more of ZrO 2 , HfO 2 , Y 2 O 3 ; A tandem solar cell characterized by can be provided.

바람직하게는, 상기 제1 패턴들과 상기 제2 패턴들은 상호 교번적으로 위치하는 것; 을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Preferably, the first patterns and the second patterns are alternately positioned; A tandem solar cell characterized by can be provided.

바람직하게는, 상기 중간층의 두께는 10 내지 40 ㎚인 것;을 특징으로 하는 텐덤 태양전지 가 제공될 수 있다.Preferably, the thickness of the intermediate layer is 10 to 40 nm; a tandem solar cell characterized in that can be provided.

바람직하게는, 상기 제1 패턴들과 제2 패턴들의 면적 비는 30:70 내지 70:30인 것; 을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Preferably, the area ratio of the first patterns and the second patterns is 30:70 to 70:30; A tandem solar cell characterized by can be provided.

바람직하게는, 상기 제1 패턴들과 제2 패턴들의 평균 폭은 10~300㎛ 이내인 것; 을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Preferably, the average width of the first patterns and the second patterns is within 10 ~ 300㎛; A tandem solar cell characterized by can be provided.

바람직하게는, 상기 제1 태양전지의 밴드갭보다 제2 태양전지의 밴드갭이 더 큰 것; 을 특징으로 하는 템덤 태양전지가 제공될 수 있다.Preferably, the band gap of the second solar cell is larger than that of the first solar cell; A temdom solar cell characterized by may be provided.

바람직하게는, 상기 제1 태양전지는 기판; 상기 기판 상의 제1 면에 위치하는 제1 도전형층; 상기 기판 상의 제2 면에 위치하는 제2 도전형층;을 포함하는 것을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Preferably, the first solar cell includes a substrate; a first conductive layer positioned on a first surface of the substrate; A tandem solar cell may be provided, characterized in that it includes; a second conductive layer positioned on a second surface of the substrate.

이때, 상기 제1 태양전지는 상기 기판과 상기 제1 도전형층 사이에 위치하는 제1 패시베이션막; 상기 제1 태양전지는 상기 기판과 상기 제2 도전형층 사이에 위치하는 제2 패시베이션막;을 포함하는 것을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.At this time, the first solar cell may include a first passivation film positioned between the substrate and the first conductive layer; The first solar cell may include a second passivation film positioned between the substrate and the second conductive layer. A tandem solar cell may be provided.

한편, 상기 기판과 상기 제1 도전형층은 동일한 도전형을 가지는 것;을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Meanwhile, a tandem solar cell characterized in that the substrate and the first conductivity type layer have the same conductivity type may be provided.

또는, 상기 기판과 상기 제2 도전형층은 동일한 도전형을 가지는 것;을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Alternatively, a tandem solar cell characterized in that the substrate and the second conductivity type layer have the same conductivity type may be provided.

바람직하게는, 상기 제2 태양전지는, 제1 도전형 전하수송층; 상기 제1 도전형 전하수송층 상에 위치하는 페로브스카이트 흡수층; 상기 페로브스카이트 흡수층 상에 위치하는 제2 도전형 전하수송층; 을 포함하는 것을 특징으로 하는 텐덤 태양전지가 제공될 수 있다.Preferably, the second solar cell includes a first conductivity type charge transport layer; a perovskite absorption layer positioned on the first conductivity type charge transport layer; a second conductivity-type charge transport layer positioned on the perovskite absorption layer; A tandem solar cell comprising a can be provided.

이 때, 상기 페로브스카이트 흡수층은 FA1- xCsxPbBryI3 -y을 포함하는 것; 을 특징으로 하는 텐덤 태양전지가 제공될 수 있다. (단, 여기서 0 ≤ x ≤ 1, 0 ≤ y ≤ 3 이다)In this case, the perovskite absorbing layer includes FA 1- x Cs x PbBr y I 3 -y ; A tandem solar cell characterized by can be provided. (However, 0 ≤ x ≤ 1, 0 ≤ y ≤ 3)

본 발명에 따르면, 텐덤 태양전지에서 제1 태양전지와 제2 태양전지 사이의 중간층에 유전체라는 새로운 소재를 적용함으로써 태양광의 반사를 억제하고 광투과도를 증가시켜 광전 변환효율을 달성할 수 있다.According to the present invention, photoelectric conversion efficiency can be achieved by suppressing reflection of sunlight and increasing light transmittance by applying a new material called dielectric to the intermediate layer between the first and second solar cells in a tandem solar cell.

특히 단파장대 태양광선에서의 높은 반사율을 가지는 종래의 전기 전도성 소재를 유전체로 일부 치환시킴으로써 광투과도를 개선하여 광전 변환효율을 향상시키는 효과가 있다.In particular, there is an effect of improving photoelectric conversion efficiency by improving light transmittance by partially substituting a conventional electrically conductive material having high reflectance in short-wavelength sunlight with a dielectric.

본 발명에서는 상기 중간층의 구조를 전기 전도성 소재의 제1 패턴들과 유전체의 제2 패턴들로 형성함으로써, 유전체로만 된 중간층에서 필연적으로 발생하는 전자 및 정공이라는 전하 이동자의 이동이 느려지고 재결합이 어려워지는 현상을 방지할 수 있다.In the present invention, by forming the structure of the intermediate layer with the first patterns of electrically conductive material and the second patterns of dielectric, the movement of charge carriers such as electrons and holes that inevitably occur in the intermediate layer made of dielectric is slowed down and recombination is difficult. phenomenon can be prevented.

구체적으로 상기 중간층에 전기 전도성 소재로 된 제1 패턴들을 포함시킴으로써, 제1 태양전지 및 제2 태양전지에서 발생한 전자 및 정공의 재결합이 제1 패턴들을 통해 일어나서 그로 인해 중간층에서의 기생 흡수를 억제할 수 있는 효과가 있다.Specifically, by including first patterns made of an electrically conductive material in the intermediate layer, recombination of electrons and holes generated in the first solar cell and the second solar cell occurs through the first patterns, thereby suppressing parasitic absorption in the intermediate layer. There are possible effects.

그 결과 낮아진 기생흡수로 인해 텐덤 태양전지 전체의 광전 변환효율을 개선시킬 수 있게 된다. As a result, the photoelectric conversion efficiency of the entire tandem solar cell can be improved due to the reduced parasitic absorption.

도 1은 일반적인 텐덤 태양전지를 개략적으로 나타낸 모식도이다.
도 2는 본 발명의 실시예에 따른 텐덤 태양전지를 나타낸 단면도이다.
도 3 내지 도 15는 본 발명에서의 텐덤 태양전지의 제조 방법을 단계적으로 도시한 단면도 및 본 발명의 중간층을 형성하는 구체적인 공정 순서를 도시한 단면도이다.
1 is a schematic diagram schematically showing a general tandem solar cell.
2 is a cross-sectional view showing a tandem solar cell according to an embodiment of the present invention.
3 to 15 are cross-sectional views showing a method of manufacturing a tandem solar cell step by step according to the present invention and a specific process sequence for forming an intermediate layer according to the present invention.

이하, 본원에 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 태양전지와 이를 제조하는 방법을 상세히 설명하기로 한다.Hereinafter, a solar cell and a method for manufacturing the same according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.The present invention is not limited to the embodiments disclosed below and can be implemented in various different forms, but only the present embodiments make the disclosure of the present invention complete and the scope of the invention completely covered by those skilled in the art. It is provided to inform you.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 또한, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and the same reference numerals are assigned to the same or similar components throughout the specification. In addition, some embodiments of the present invention are described in detail with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same numerals as much as possible even if they are displayed on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present invention, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, order, or number of the corresponding component is not limited by the term. When an element is described as being “connected,” “coupled to,” or “connected” to another element, that element is or may be directly connected to that other element, but intervenes between each element. It will be understood that may be "interposed", or each component may be "connected", "coupled" or "connected" through other components.

또한, 본 발명을 구현함에 있어서 설명의 편의를 위하여 구성요소를 세분화하여 설명할 수 있으나, 이들 구성요소가 하나의 장치 또는 모듈 내에 구현될 수도 있고, 혹은 하나의 구성요소가 다수의 장치 또는 모듈들에 나뉘어져서 구현될 수도 있다.In addition, in implementing the present invention, components may be subdivided for convenience of explanation, but these components may be implemented in one device or module, or one component may be implemented in a plurality of devices or modules. It may be divided into and implemented.

텐덤tandem 태양전지 solar cell

도 2는 본 발명의 하나의 실시예에 따른 텐덤 태양전지를 나타낸 단면도이다.2 is a cross-sectional view showing a tandem solar cell according to one embodiment of the present invention.

구체적으로 도 2는, 상대적으로 큰 밴드갭을 갖는 흡수층을 포함하는 제2 태양전지(120)와 상대적으로 밴드갭이 작은 흡수층을 포함하는 제1 태양전지(110)가 중간층(114)(이하 "터널 접합층", "접합층", "inter-layer"라고도 한다)을 매개로 하여 직접적으로 터널 접합된 2-단자 탠덤 태양전지(100)의 구조를 도시한다.Specifically, FIG. 2 shows that the second solar cell 120 including an absorber layer having a relatively large band gap and the first solar cell 110 including an absorber layer having a relatively small band gap are interlayer 114 (hereinafter referred to as " It shows the structure of a 2-terminal tandem solar cell 100 directly tunnel-junctioned via a “tunnel junction layer”, “junction layer”, or “inter-layer”) as a medium.

이에 따라, 탠덤 태양전지(100)로 입사된 광 중 단파장 영역의 광은 제2 태양전지(120)에 흡수되어 전하를 생성하며, 제2 태양전지(120)를 투과하는 장파장 영역의 광은 제1 태양전지(110)에 흡수되어 전하를 생성하게 된다.Accordingly, among light incident to the tandem solar cell 100, light in the short wavelength region is absorbed by the second solar cell 120 to generate electric charge, and light in the long wavelength region passing through the second solar cell 120 is 1 is absorbed by the solar cell 110 to generate charge.

또한 제1 태양전지(110)에서 장파장 영역의 광을 흡수하여 발전함으로써 문턱 파장(threshold wavelength)을 장파장 쪽으로 이동시킬 수 있으며, 결과적으로 전체 태양전지가 흡수하는 파장대를 넓힐 수 있다는 부가적인 이점이 있다.In addition, by absorbing and generating light in the long wavelength region in the first solar cell 110, the threshold wavelength can be moved to the long wavelength side, and as a result, the wavelength band absorbed by the entire solar cell can be widened. .

본 발명의 실시예에 따른 텐덤 태양전지(100)는 제1 태양전지(110)와 제2 태양전지(120)를 포함한다.A tandem solar cell 100 according to an embodiment of the present invention includes a first solar cell 110 and a second solar cell 120 .

이 때, 상기 제1 태양전지는 실리콘 태양전지일 수 있으며, 상기 제1 태양전지 위의 제2 태양전지는 페로브스카이트 태양전지일 수 있으나, 이에 반드시 한정되는 것은 아니다. 본 발명에서의 제2 태양전지는 제1 태양전지 상에 위치하면서 제1 태양전지의 밴드갭보다 더 큰 밴드갭을 가지는 태양전지는 모두 적용이 가능하다.In this case, the first solar cell may be a silicon solar cell, and the second solar cell on the first solar cell may be a perovskite solar cell, but is not necessarily limited thereto. The second solar cell in the present invention can be applied to any solar cell positioned on the first solar cell and having a bandgap larger than that of the first solar cell.

본 발명에서의 하나의 실시예로서의 텐덤 태양전지(100)는, 제1 태양전지(110); 상기 제1 태양전지(110) 상에 위치하는 제2 태양전지(120); 상기 제1 태양전지와 제2 태양전지 사이에 위치하는 중간층(114);을 포함하며, 상기 중간층은 전기 전도성 물질로 구성된 제1 패턴들(114-1); 상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들(114-2);을 포함한다.A tandem solar cell 100 as an embodiment of the present invention includes a first solar cell 110; a second solar cell 120 positioned on the first solar cell 110; and an intermediate layer 114 positioned between the first solar cell and the second solar cell, wherein the intermediate layer includes first patterns 114-1 made of an electrically conductive material; and second patterns 114-2 positioned between the first patterns and made of a dielectric material (high K).

일반적으로, 텐덤 태양전지에서는 제1 태양전지(110)와 상기 제2 태양전지(120) 사이에서의 전하 이동을 위하여 중간층(114)을 포함한다. 이 경우 중간층(114)은 제2 태양전지(120)를 투과하는 태양광선을 투과 손실 없이 하부의 제1 태양전지(110)로 입사될 수 있도록 투명 전도성 산화물, 탄소질 전도성 소재, 또는 금속성 소재를 사용하여 구현될 수 있다. 또한, 중간층(114)에 n형 또는 p형 물질을 도핑하여 사용할 수도 있다.In general, a tandem solar cell includes an intermediate layer 114 for charge transfer between the first solar cell 110 and the second solar cell 120 . In this case, the intermediate layer 114 is made of a transparent conductive oxide, a carbonaceous conductive material, or a metallic material so that sunlight passing through the second solar cell 120 can be incident to the first solar cell 110 below without transmission loss. can be implemented using In addition, the intermediate layer 114 may be doped with an n-type or p-type material.

투명 전도성 산화물(transparent conductive oxides, TCO)로는 ITO (Indium Tin Oxide), IWO(Indium Tungsten Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide) 또는 ZnO 등이 사용될 수 있다.Transparent conductive oxides (TCO) include ITO (Indium Tin Oxide), IWO (Indium Tungsten Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO (Aluminum doped Zinc Oxide), FTO (Fluorine Tin Oxide), or ZnO may be used.

탄소질 전도성 소재로는 그래핀 또는 카본나노튜브 등이 사용될 수 있으며, 금속성 소재로는 금속(Ag) 나노 와이어, Au/Ag/Cu/Mg/Mo/Ti와 같은 다층 구조의 금속 박막이 사용될 수 있다.Graphene or carbon nanotubes may be used as the carbonaceous conductive material, and metal thin films having a multilayer structure such as metal (Ag) nanowires or Au/Ag/Cu/Mg/Mo/Ti may be used as the metallic material. there is.

그러나 상기 전도성 소재들은 전기 전도성이라는 특성 이외에도, 제1 태양전지에서 태양광을 흡수하게 하기 위해 광 투과성이라는 광학적 특성이 우수해야 한다. 따라서 광학성의 특성을 위해 투명 전도성 산화물 이외에 탄소질 전도성 소재나 금속성 소재를 적용할 경우 두께 조절 등을 통해 광 투과성을 조절한다.However, in addition to electrical conductivity, the conductive materials must have excellent optical properties such as light transmittance in order to absorb sunlight in the first solar cell. Therefore, when a carbonaceous conductive material or a metallic material is applied in addition to the transparent conductive oxide for optical properties, the light transmittance is controlled through thickness control.

한편 비록 투명 전도성 산화물이라 하더라도, 일부 파장대의 태양광에 대해서는 투과도가 낮은 것으로 알려져 있다. 특히 단파장대의 태양광에 대해서는 장파장대에 비해 반사도가 매우 높은 것으로 알려져 있다. 이와 같이 투명 전도성 산화물의 높은 반사도는 양면 투과형 태양전지에서는 더욱 문제가 된다.Meanwhile, even if it is a transparent conductive oxide, it is known that transmittance is low for sunlight in some wavelength ranges. In particular, it is known that the reflectivity of sunlight in the short wavelength range is very high compared to that in the long wavelength range. As described above, the high reflectivity of the transparent conductive oxide is a further problem in a double-sided transmissive solar cell.

본 발명에서는 투명 전도성 산화물과 같은 도전형 소재에서의 광반사도를 개선하고자, 먼저 상기 중간층(114) 상에 광투과도가 투명 전도성 산화물 대비 상대적으로 높은 유전체를 포함시키도록 하였다.In the present invention, in order to improve the light reflectivity of a conductive material such as a transparent conductive oxide, first, a dielectric having relatively high light transmittance compared to the transparent conductive oxide is included on the intermediate layer 114 .

이 때, 본 발명에서의 유전체는 소위 말하는 high-K 소재를 기반으로 한다. 구체적으로 상기 유전체는 ZrO2, HfO2, Y2O3 중 하나 이상인 것을 특징으로 한다.At this time, the dielectric in the present invention is based on a so-called high-K material. Specifically, the dielectric is characterized in that at least one of ZrO 2 , HfO 2 , Y 2 O 3 .

한편 본 발명에서의 유전체(114-2)를 포함하는 중간층(114)이 만일 유전체로만 이루어지게 되면, high-K의 특성상 터널링(tunneling) 효과를 기대하기 어렵다. 이는 제1 태양전지(110)와 제2 태양전지(120)의 전기적인 연결이 불가능하게 되어 텐덤 태양전지라는 고유의 기능을 달성하지 못함을 의미한다.On the other hand, if the intermediate layer 114 including the dielectric 114-2 in the present invention is made of only the dielectric, it is difficult to expect a tunneling effect due to the characteristics of high-K. This means that the unique function of a tandem solar cell cannot be achieved because electrical connection between the first solar cell 110 and the second solar cell 120 is impossible.

이에 따라 본 발명에서는 제1 태양전지(110)와 제2 태양전지(120)의 전기적인 연결을 위해, 상기 유전체(114-2)를 포함하는 중간층에 투명 전도성 산화물(TCO)를 포함하는 전기 전도성 소재를 추가로 포함한다.Accordingly, in the present invention, in order to electrically connect the first solar cell 110 and the second solar cell 120, the intermediate layer including the dielectric 114-2 includes electrical conductivity including a transparent conductive oxide (TCO). Including additional material.

이 때 상기 전기 전도성 소재로 이루어진 제1 패턴들(114-1)과 상기 유전체로 이루어진 제2 패턴들(114-2)은 상호 교번적으로 위치하는 것이 바람직하다. 보다 구체적으로 상기 중간층(114)은 전기 전도성 소재로 구성된 제1 패턴들(114-1)과 상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들(114-2)로 이루어지는 것이 더욱 바람직하다.At this time, it is preferable that the first patterns 114-1 made of the electrically conductive material and the second patterns 114-2 made of the dielectric are alternately positioned. More specifically, the intermediate layer 114 includes first patterns 114-1 made of an electrically conductive material and second patterns 114-2 made of a dielectric (high K) located between the first patterns. It is more preferable to make

이 때 상기 전기 전도성 소재로 이루어진 제1 패턴들(114-1)과 상기 유전체로 이루어진 제2 패턴들(114-2)은 상호 교번적으로 위치하는 것이 바람직하다. 보다 구체적으로 상기 중간층(114)은 전기 전도성 소재로 구성된 제1 패턴들(114-1)과 상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들(114-2)로 이루어지는 것이 더욱 바람직하다.At this time, it is preferable that the first patterns 114-1 made of the electrically conductive material and the second patterns 114-2 made of the dielectric are alternately positioned. More specifically, the intermediate layer 114 includes first patterns 114-1 made of an electrically conductive material and second patterns 114-2 made of a dielectric (high K) located between the first patterns. It is more preferable to make

만일 중간층(114)의 두께가 10㎚ 이하인 경우, 중간층의 비저항이 지나치게 증가하고 전하 이동자(charge carrier)의 이동도(mobility)가 감소하여 전기적 특성이 열위되는 문제가 발생한다. 반면 중간층(114)의 두께가 50㎚ 이상인 경우, 지나치게 두꺼운 유전체(114-2)의 두께로 인해 광투과도가 지나치게 떨어진다는 문제가 생긴다.If the thickness of the intermediate layer 114 is 10 nm or less, the specific resistance of the intermediate layer excessively increases and the mobility of charge carriers decreases, resulting in poor electrical characteristics. On the other hand, when the thickness of the intermediate layer 114 is 50 nm or more, the light transmittance is excessively reduced due to the thickness of the dielectric 114-2 that is too thick.

또한 상기 제1 패턴들(114-1)과 제2 패턴들(114-2)의 면적 비(다시 말하면 폭의 비)는 30:70 내지 70:30인 것이 바람직하다.In addition, it is preferable that the area ratio (ie, width ratio) of the first patterns 114-1 and the second patterns 114-2 is 30:70 to 70:30.

만일 제1 패턴들의 비가 30%보다 작은 경우, 제1 태양전지와 제2 태양전지 간의 전하 이동이 원활하지 못하여 중간층에서 광전 변환에 참여하지 못하고 흡수되는 기생 흡수(parasitic absorption)가 많아지게 된다. 더 나아가, 제1 태양전지와 제2 태양전지 간의 전류 매칭이 원활하지 않아 그 결과 단락 전류(Jsc)를 크게 할 수 없다는 문제가 있다.If the ratio of the first patterns is less than 30%, charge transfer between the first solar cell and the second solar cell is not smooth, so that the intermediate layer does not participate in photoelectric conversion and parasitic absorption is increased. Furthermore, since current matching between the first solar cell and the second solar cell is not smooth, as a result, there is a problem in that short-circuit current Jsc cannot be increased.

반면 제1 패턴들의 비가 70%보다 큰 경우, 특히 단파장대의 태양광의 반사율이 지나치게 높아지게 되고 그 결과 제1 태양전지 또는 제2 태양전지로의 태양광의 투과율이 감소하여 광전 변환효율이 오히려 감소하게 된다.On the other hand, when the ratio of the first patterns is greater than 70%, the reflectance of sunlight in the short wavelength band becomes excessively high.

또한, 상기 제1 패턴들(114-1)과 제2 패턴들(114-2)의 평균 폭은 500㎛ 이내인 것이 바람직하다. 특히 상기 제1 패턴들(114-1)과 제2 패턴들(114-2)의 평균 폭은 10~300㎛ 이내인 것이 바람직하다.In addition, it is preferable that the average width of the first patterns 114-1 and the second patterns 114-2 is within 500 μm. In particular, the average width of the first patterns 114-1 and the second patterns 114-2 is preferably within a range of 10 to 300 μm.

만일 상기 패턴들의 평균 폭의 하한 값은 특별한 제한은 없다. 그러나 프로세스 윈도우(process window)를 감안한 공정 능력과 생산성, 그리고 기판이 텍스쳐를 가지는 경우 발생하는 광산란 등을 감안하면, 상기 패턴들의 평균 폭의 하한 값은 10㎛ 이상인 것이 바람직하다.If the lower limit value of the average width of the patterns is not particularly limited. However, considering process capability and productivity considering a process window and light scattering that occurs when a substrate has a texture, the lower limit of the average width of the patterns is preferably 10 μm or more.

반면, 상기 패턴들의 평균 폭의 상한 값은 500㎛ 이내인 것이 바람직하며, 300㎛ 이내인 것이 보다 바람직하다. 만일 상기 패턴들이 500㎛보다 넓은 경우, 지나치게 넓은 제2 패턴들(114-2)로 인해 제1 태양전지 및 제2 태양전지에서 생성된 정공과 전자가 유전체로 이루어진 제2 패턴들(114-2)로 인해 재결합되기 까지 지나치게 멀리 이동을 하게 되고 그로 인해 기생 흡수가 일어날 가능성이 높아지기 때문이다.On the other hand, the upper limit of the average width of the patterns is preferably within 500 μm, more preferably within 300 μm. If the patterns are wider than 500 μm, holes and electrons generated in the first solar cell and the second solar cell due to the excessively wide second patterns 114-2 are formed of dielectric second patterns 114-2. ) causes them to move too far before recombination, which increases the possibility of parasitic absorption.

한편, 본 발명에서는 제1 태양전지와, 상기 제1 태양전지의 밴드갭보다 더 큰 밴드갭을 가지는 제2 태양전지를 포함한다.Meanwhile, the present invention includes a first solar cell and a second solar cell having a bandgap larger than that of the first solar cell.

이 때, 상기 제1 태양전지는 실리콘 태양전지일 수 있으며, 상기 제1 태양전지 위의 제2 태양전지는 페로브스카이트 태양전지일 수 있으나, 이에 반드시 한정되는 것은 아니다.In this case, the first solar cell may be a silicon solar cell, and the second solar cell on the first solar cell may be a perovskite solar cell, but is not necessarily limited thereto.

본 발명에서의 제1 태양전지(110)는 결정질 실리콘 기판(111); 상기 결정질 실리콘 기판의 제2면 상에 위치하는 제2 패시베이션막(112-1); 상기 제2 패시베이션층(112-1) 상에 위치하는 제2 도전형층(112-2); 상기 결정질 실리콘 기판의 제1면 상에 위치하는 제1 패시베이션막(113-1); 상기 제1 패시베이션막(113-1) 상에 위치하는 제1 도전형층(113-2); 상기 제1 도전형층(113-2) 상에 위치하는 제1 전극(140);을 포함한다.The first solar cell 110 in the present invention includes a crystalline silicon substrate 111; a second passivation film 112-1 positioned on the second surface of the crystalline silicon substrate; a second conductive layer 112-2 positioned on the second passivation layer 112-1; a first passivation film 113-1 positioned on a first surface of the crystalline silicon substrate; a first conductive layer 113-2 positioned on the first passivation film 113-1; and a first electrode 140 positioned on the first conductive layer 113-2.

더욱 구체적으로 살펴보면, 상기 결정질 실리콘 기판(111)은 단결정 또는 다결정 반도체(일 예로, 단결정 또는 다결정 실리콘)로 구성될 수 있다. 특히, 결정질 실리콘 기판(111)은 단결정 반도체(예를 들어, 단결정 반도체 웨이퍼, 보다 구체적으로는, 단결정 실리콘 웨이퍼)로 구성될 수 있다. 이와 같이 결정질 실리콘 기판(111)이 단결정 반도체(예를 들어, 단결정 실리콘)로 구성되면, 제1 태양 전지(110)가 단결정 반도체 태양 전지(예를 들어, 단결정 실리콘 태양 전지)를 구성하게 된다.More specifically, the crystalline silicon substrate 111 may be formed of a single crystal or polycrystalline semiconductor (eg, single crystal or polycrystalline silicon). In particular, the crystalline silicon substrate 111 may be composed of a single-crystal semiconductor (eg, a single-crystal semiconductor wafer, more specifically, a single-crystal silicon wafer). In this way, when the crystalline silicon substrate 111 is formed of a single crystal semiconductor (eg, single crystal silicon), the first solar cell 110 constitutes a single crystal semiconductor solar cell (eg, a single crystal silicon solar cell).

일반적으로 단결정 반도체 기판은 다결정 반도체 기판과 비교해서 결정립계(grain boundary)와 같은 2차원 결함뿐만 아니라 전위(dislocation)와 같은 1차원 결함도 더 적다는 특징이 있다. 결정 내부에서 이와 같은 결함들이 존재하게 되면, 결함 주변에는 전자와 같은 전하 이동자(charge carrier)의 흐름을 방해하는 응력장(strain field)이 생성된다. 따라서 결함이 적은 단결정 반도체로 구성되는 기판(111)을 기반으로 하는 제1 태양 전지(110)는, 다결정 반도체 대비 전하의 이동도(mobility)가 높아서, 우수한 전기적 특성을 가질 수 있다.In general, single-crystal semiconductor substrates have fewer 1-dimensional defects such as dislocations as well as 2-dimensional defects such as grain boundaries compared to poly-crystal semiconductor substrates. When such defects exist in a crystal, a strain field is generated around the defect, which hinders the flow of charge carriers such as electrons. Therefore, the first solar cell 110 based on the substrate 111 composed of a single crystal semiconductor having fewer defects has higher charge mobility than a polycrystalline semiconductor, and thus may have excellent electrical characteristics.

본 실시예에서는 기판(111)에 별도의 도핑 영역이 형성되지 않고 반도체 기판(111)이 베이스 영역만으로 구성될 수 있다. 이와 같이 기판(111)에 별도의 도핑 영역이 형성되지 않으면, 도핑 영역을 형성할 때 발생할 수 있는 기판(111)의 손상, 결함 증가 등이 원천적으로 방지되어 기판(111)이 우수한 패시베이션 특성을 가질 수 있다. 이에 의하여 결정질 실리콘 기판(111)의 표면에서 발생하는 표면 재결합을 최소화할 수 있다.In this embodiment, a separate doped region is not formed on the substrate 111 and the semiconductor substrate 111 may be composed of only the base region. In this way, if a separate doped region is not formed on the substrate 111, damage to the substrate 111 that may occur when forming the doped region and an increase in defects are fundamentally prevented so that the substrate 111 has excellent passivation characteristics. can Accordingly, surface recombination occurring on the surface of the crystalline silicon substrate 111 may be minimized.

또한 본 실시예에서 기판(111)은, 베이스 도펀트인 제1 도전형 도펀트가 낮은 도핑 농도로 도핑되어 도전형을 가질 수도 있다. 이때, 반도체 기판(111)은 이와 동일한 도전형을 가지는 전계 영역보다 낮은 도핑 농도, 높은 저항 또는 낮은 캐리어 농도를 가질 수도 있다.Also, in the present embodiment, the substrate 111 may be doped with a first conductivity type dopant, which is a base dopant, at a low doping concentration to have a conductivity type. In this case, the semiconductor substrate 111 may have a lower doping concentration, higher resistance, or lower carrier concentration than the electric field region having the same conductivity type.

한편 단일접합 태양전지에서는 표면에서의 입사광의 반사율을 줄이고 태양전지로 입사된 광의 경로를 증가시키기 위해, 표면에 텍스쳐 구조를 도입하는 것이 일반적이다. 따라서 본 발명에서의 탠덤 태양전지(100)에서의 제1 태양전지가 결정질 실리콘 태양전지일 경우, 이 때 제1 태양전지(110)도 표면에(적어도 후면에) 텍스쳐를 형성할 수 있다.Meanwhile, in a single junction solar cell, it is common to introduce a texture structure to the surface in order to reduce the reflectance of incident light on the surface and increase the path of light incident to the solar cell. Accordingly, when the first solar cell in the tandem solar cell 100 according to the present invention is a crystalline silicon solar cell, a texture may be formed on the surface (at least the rear surface) of the first solar cell 110 as well.

결정질 실리콘 기판(111)의 제2 면 위에는 제2 패시베이션막(112-1)이 위치되고, 결정질 실리콘 기판(111)의 제1 면 위에는 제1 패시베이션막(113-1)이 형성된다. 이에 의하여 결정질 실리콘 기판(111)의 제1 면 및 제2 면을 각각 패시베이션할 수 있다.A second passivation film 112 - 1 is positioned on the second surface of the crystalline silicon substrate 111 , and a first passivation film 113 - 1 is formed on the first surface of the crystalline silicon substrate 111 . As a result, the first and second surfaces of the crystalline silicon substrate 111 may be passivated, respectively.

본 발명에서는 제1 패시베이션막(113-1) 및 제2 패시베이션막(112-1)이라는 용어를 사용하였으나, 제1 패시베이션막(113-1) 및/또는 제2 패시베이션막(112-1)이 터널링막으로서의 역할도 수행할 수 있다. 즉, 제1 및 제2 패시베이션막(113-1, 112-1)은 전자 및 정공에게 일종의 배리어(barrier)로 작용하여, 소수 캐리어(minority carrier)가 통과되지 않도록 하고, 제1 및 제2 패시베이션막(113-1, 112-1)에 인접한 부분에서 축적된 후에 일정 이상의 에너지를 가지는 다수 캐리어(majority carrier)만이 제1 및 제2 패시베이션막(113-1, 112-1)을 각기 통과할 수 있도록 한다. 이때, 일정 이상의 에너지를 가지는 다수 캐리어는 터널링 효과에 의하여 쉽게 제1 및 제2 패시베이션막(113-1, 112-1)을 통과할 수 있다. 여기서, 터널링 효과를 충분하게 구현할 수 있도록 패시베이션막(113-1, 112-1)의 두께는 제1 도전형층(113-2) 및 제2 도전형층(112-2)보다 작을 수 있다.In the present invention, the terms first passivation film 113-1 and second passivation film 112-1 are used, but the first passivation film 113-1 and/or the second passivation film 112-1 It can also serve as a tunneling film. That is, the first and second passivation films 113-1 and 112-1 act as a kind of barrier to electrons and holes to prevent minority carriers from passing through, and the first and second passivation films 113-1 and 112-1 After being accumulated in portions adjacent to the films 113-1 and 112-1, only a majority carrier having a certain energy can pass through the first and second passivation films 113-1 and 112-1, respectively. let it be At this time, the majority carriers having a certain energy can easily pass through the first and second passivation films 113-1 and 112-1 due to the tunneling effect. Here, the passivation films 113-1 and 112-1 may have a thickness smaller than that of the first conductive layer 113-2 and the second conductive layer 112-2 so as to sufficiently implement the tunneling effect.

일 예로, 제1 및 제2 패시베이션막(113-1, 112-1)이 진성 비정질 반도체를 포함할 수 있다. 예를 들어, 제1 및 제2 패시베이션막(113-1, 112-1)이 진성 비정질 실리콘(i-a-Si)층으로 이루어질 수 있다. 그러면, 제1 및 제2 패시베이션막(113-1, 112-1)이 기판(111)과 동일한 반도체 물질을 포함하여 유사한 특성을 가지기 때문에 기판(111)의 표면 특성을 좀더 효과적으로 향상할 수 있다. 이에 의하여 패시베이션 특성을 크게 향상시킬 수 있다.For example, the first and second passivation layers 113-1 and 112-1 may include an intrinsic amorphous semiconductor. For example, the first and second passivation layers 113-1 and 112-1 may be formed of an intrinsic amorphous silicon (i-a-Si) layer. Then, since the first and second passivation films 113-1 and 112-1 contain the same semiconductor material as the substrate 111 and have similar properties, the surface properties of the substrate 111 can be improved more effectively. As a result, passivation characteristics can be greatly improved.

일반적으로 비정질 실리콘(i-a-Si)층은, 1.1 eV 정도의 에너지 밴드갭을 가지는 결정질 실리콘층 대비, 0.6~0.7 eV 정도 에너지 밴드갭이 큰 물질이고 이에 더하여 증착 과정시 매우 얇게 형성할 수 있다는 장점이 있다. 이와 같은 비정질 실리콘층의 장점은 결국 단파장 영역에서의 광흡수 손실을 최소화하여 광이용률을 증가시킬 수 있으며, 높은 개방전압과 전면 전계 효과를 가져갈 수 있다는 장점이 있다.In general, an amorphous silicon (i-a-Si) layer has an energy band gap of about 0.6 to 0.7 eV compared to a crystalline silicon layer having an energy band gap of about 1.1 eV. there is The advantage of such an amorphous silicon layer is that it can increase light utilization by minimizing light absorption loss in a short wavelength region, and can bring a high open-circuit voltage and front field effect.

한편 밴드 갭이 서로 다른 이종접합의 경우, 서로 다른 물질 간의 격자불일치(lattice mismatch)가 발생할 가능성이 매우 높다. 하지만 비정질 실리콘층을 사용하게 되면, 비정질은 결정질과 달리 결정격자가 규칙성이 없이 이루어져 있으므로 격자불일치가 발생하지 않는다. 그 결과 결정질 실리콘 기판 위에 진성 비정질 실리콘층(i a-Si)을 층작하면, 실리콘 기판 표면의 재결합을 효과적으로 감소시킬 수 있다는 장점도 있다.Meanwhile, in the case of heterojunctions having different band gaps, there is a very high possibility of lattice mismatch between different materials. However, when an amorphous silicon layer is used, lattice mismatch does not occur because the crystal lattice of amorphous silicon is composed of non-regularity unlike crystalline silicon layer. As a result, when the intrinsic amorphous silicon layer (i a-Si) is deposited on the crystalline silicon substrate, recombination on the surface of the silicon substrate can be effectively reduced.

본 발명에서의 진성 비정질 실리콘층은 수소화된 진성 비정질 실리콘층(i a-Si:H)을 사용하는 것이 보다 바람직하다. 왜냐하면 수소화(hydrogenation) 반응에 의해, 비정질 실리콘 내에 수소가 들어가서 비정질 실리콘의 미결합 상태(dangling bond)와 에너지 밴드 갭 내의 국부화된(localized) 에너지 상태를 감소시킬 수 있기 때문이다.It is more preferable to use a hydrogenated intrinsic amorphous silicon layer (i a-Si:H) as the intrinsic amorphous silicon layer in the present invention. This is because, by the hydrogenation reaction, hydrogen enters the amorphous silicon to reduce the dangling bond of the amorphous silicon and the localized energy state within the energy band gap.

그러나 본 발명이 이에 한정되는 것은 아니다. 따라서 제1 및/또는 제2 패시베이션막(113-1, 112-1)은 진성 비정질 실리콘 탄화물(i-a-SiCx)층 또는 진성 비정질 실리콘 산화물(i-a-SiOx)층을 포함할 수도 있다. 이와 같은 비정질 실리콘 화합물 층은 진성 비정질 실리콘 층 대비 넓은 에너지 밴드갭에 의한 효과가 향상될 수 있으나, 패시베이션 특성은 진성 비정질 실리콘(i-a-Si)층을 포함하는 경우보다 다소 낮을 수 있다.However, the present invention is not limited thereto. Accordingly, the first and/or second passivation layers 113-1 and 112-1 may include an intrinsic amorphous silicon carbide (i-a-SiCx) layer or an intrinsic amorphous silicon oxide (i-a-SiOx) layer. Such an amorphous silicon compound layer may have an improved effect due to a wider energy band gap compared to the intrinsic amorphous silicon layer, but may have slightly lower passivation characteristics than the case of including the intrinsic amorphous silicon (i-a-Si) layer.

제1 패시베이션막(113-1) 위에는 제1 도전형을 가지는 제1 도전형층(113-2)이 형성될 수 있다. 그리고 제2 패시베이션막(112-1) 위에는 제1 도전형과 반대되는 제2 도전형을 가지는 제2 도전형층(112-2)이 위치할 수 있다.A first conductivity type layer 113 - 2 having a first conductivity type may be formed on the first passivation layer 113 - 1 . A second conductivity type layer 112 - 2 having a second conductivity type opposite to the first conductivity type may be positioned on the second passivation layer 112 - 1 .

제1 도전형층(113-2)은 제1 도전형 도펀트를 포함하여 제1 도전형을 가지는 영역이다. 그리고 제2 도전형층(112-2)는 제2 도전형 도펀트를 포함하여 제2 도전형을 가지는 영역일 수 있다. The first conductivity type layer 113 - 2 is a region having a first conductivity type including a first conductivity type dopant. The second conductivity type layer 112 - 2 may be a region having a second conductivity type including a second conductivity type dopant.

일 예로, 제2 도전형층(112-2)은 기판(111)과 동일한 도전형을 가지고 제2 패시베이션막(112-1)과 접촉하며, 제1 도전형층(113-2)은 기판(111)과 상이한 도전형을 가지고 제1 패시베이션막(113-1)과 접촉할 수도 있다. 그러면, 제2 도전형층(112-2)은 전계층으로 그리고 제1 도전형층(113-2)은 에미터층으로 기능하며, 텐덤 태양전지(100)의 구조가 단순화되고 제1 및 제2 패시베이션막(113-1, 112-1)의 터널링 효과가 최대화될 수 있다.For example, the second conductivity type layer 112-2 has the same conductivity type as the substrate 111 and contacts the second passivation film 112-1, and the first conductivity type layer 113-2 has the same conductivity type as the substrate 111. It may have a different conductivity type and contact the first passivation film 113-1. Then, the second conductivity type layer 112-2 functions as an electric layer and the first conductivity type layer 113-2 functions as an emitter layer, and the structure of the tandem solar cell 100 is simplified and the first and second passivation films The tunneling effect of (113-1, 112-1) can be maximized.

그러나 본 발명이 이에 한정되는 것은 아니다. 이와는 반대로, 제2 도전형층(112-2)은 기판(111)과 상이한 도전형을 가지고 제2 패시베이션막(112-1)과 접촉하며, 제1 도전형층(113-2)은 기판(111)과 동일한 도전형을 가지고 제1 패시베이션막(113-1)과 접촉할 수도 있다. 그러면, 제1 도전형층(113-2)은 전계층으로 그리고 제2 도전형층(111-2)은 에미터층으로 기능을 할 수 있다.However, the present invention is not limited thereto. Conversely, the second conductivity type layer 112-2 has a conductivity type different from that of the substrate 111 and contacts the second passivation film 112-1, and the first conductivity type layer 113-2 has a conductivity type different from that of the substrate 111. It may have the same conductivity type as that and contact the first passivation film 113-1. Then, the first conductivity type layer 113-2 can function as an electric layer and the second conductivity type layer 111-2 can function as an emitter layer.

제1 도전형층(113-2) 및 제2 도전형층(112-2)은 기판(111) 위에서 결정질 실리콘 기판(111)과 별개로 형성되므로, 기판(111) 위에서 쉽게 형성될 수 있도록 제1 도전형층(113-2) 및 제2 도전형층(112-2)이 기판(111)과 다른 물질 및/또는 결정 구조를 가질 수 있다.Since the first conductivity type layer 113-2 and the second conductivity type layer 112-2 are formed separately from the crystalline silicon substrate 111 on the substrate 111, the first conductivity type layer 113-2 can be easily formed on the substrate 111. The type layer 113 - 2 and the second conductive type layer 112 - 2 may have a material and/or crystal structure different from that of the substrate 111 .

한편, 제1 도전형층(113-2) 및 제2 도전형층(112-2) 각각은 증착 등의 다양한 방법에 의하여 쉽게 제조될 수 있는 비정질 반도체 등에 제1 또는 제2 도전형 도펀트를 도핑하여 형성될 수 있다. 그러면 제1 도전형층(113-2) 및 제2 도전형층(112-2)이 간단한 공정에 의하여 쉽게 형성될 수 있다. 이때, 상술한 바와 같이 제1 및 제2 패시베이션막(113-1, 112-1)이 진성 비정질 반도체(일 예로, 진성 비정질 실리콘)로 구성되면, 기판과 패시베이션막 그리고 도전형층들은 우수한 접착 특성, 우수한 전기 전도도 등을 가질 수 있다.Meanwhile, each of the first conductivity-type layer 113-2 and the second conductivity-type layer 112-2 is formed by doping a first or second conductivity-type dopant on an amorphous semiconductor that can be easily manufactured by various methods such as deposition. It can be. Then, the first conductive layer 113-2 and the second conductive layer 112-2 can be easily formed by a simple process. At this time, as described above, when the first and second passivation films 113-1 and 112-1 are composed of an intrinsic amorphous semiconductor (eg, intrinsic amorphous silicon), the substrate, the passivation film, and the conductive layers have excellent adhesive properties, It may have excellent electrical conductivity and the like.

이 때 제1 또는 제2 도전형 도펀트로 사용되는 p형 도펀트로는 보론(B), 알루미늄(Al), 갈륨(Ga), 인듐(In) 등의 3족 원소를 들 수 있고, n형 도펀트로는 인(P), 비소(As), 비스무스(Bi), 안티몬(Sb) 등의 5족 원소를 들 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양한 도펀트가 제1 또는 제2 도전형 도펀트로 사용될 수 있다.At this time, as the p-type dopant used as the first or second conductivity-type dopant, Group 3 elements such as boron (B), aluminum (Al), gallium (Ga), and indium (In) may be mentioned, and the n-type dopant Examples of the furnace include Group 5 elements such as phosphorus (P), arsenic (As), bismuth (Bi), and antimony (Sb). However, the present invention is not limited thereto, and various dopants may be used as the first or second conductivity type dopant.

일 예로, 기판(111)과 제2 도전형층(112-2)은 n형을 가질 수 있고, 제1 도전형층(113-2)은 p형을 가질 수 있다. 이에 의하면, 기판(111)이 n형을 가져 캐리어의 수명(life time)이 우수할 수 있다. 이 경우에 결정질 실리콘 기판(111)과 제2 도전형층(112-2)이 n형 도펀트로 인(P)을 포함할 수 있고, 제1 도전형층(113-2)은 p형 도펀트로 보론(B)을 포함할 수 있다.For example, the substrate 111 and the second conductive layer 112-2 may have an n-type, and the first conductive layer 113-2 may have a p-type. According to this, since the substrate 111 is n-type, the life time of the carrier may be excellent. In this case, the crystalline silicon substrate 111 and the second conductive layer 112-2 may include phosphorus (P) as an n-type dopant, and the first conductive layer 113-2 may include boron ( B) can be included.

그러나 본 발명이 이에 한정되는 것은 아니며 기판(111)과 제2 도전형층(112-2)이 p형을 가질 수 있고, 제1 도전형층(113-2)이 n형을 가질 수도 있다.However, the present invention is not limited thereto, and the substrate 111 and the second conductive layer 112-2 may have a p-type, and the first conductive layer 113-2 may have an n-type.

더 나아가 기판(111)과 제1 도전형층(113-2)은 n형을 가질 수 있고, 제2 도전형층(112-2)은 p형을 가질 수 있다.Furthermore, the substrate 111 and the first conductive layer 113-2 may have an n-type, and the second conductive layer 112-2 may have a p-type.

본 실시예에서 제1 도전형층(113-2) 및 제2 도전형층(112-2)은 각기 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층, 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층 중 적어도 하나를 포함할 수 있다.In this embodiment, the first conductivity-type layer 113-2 and the second conductivity-type layer 112-2 are an amorphous silicon (a-Si) layer, an amorphous silicon oxide (a-SiOx) layer, and an amorphous silicon carbide (a-SiOx) layer, respectively. It may include at least one of a SiCx) layer, an indium-gallium-zinc oxide (IGZO) layer, a titanium oxide (TiOx) layer, and a molybdenum oxide (MoOx) layer.

이때, 제1 도전형층(113-2) 및 제2 도전형층(112-2)에 적용되는 비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 제1 또는 제2 도전형 도펀트로 도핑될 수 있다.In this case, an amorphous silicon (a-Si) layer, an amorphous silicon oxide (a-SiOx) layer, and an amorphous silicon carbide (a-SiCx) applied to the first conductive layer 113-2 and the second conductive layer 112-2. ) layer may be doped with a first or second conductivity type dopant.

그리고 제1 도전형층(113-2) 및 제2 도전형층(112-2)에 적용되는 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층은 산화물층 내에 포함된 물질 외에 제1 및 제2 도전형 도펀트로 사용되는 3족 원소 또는 5족 원소(예를 들어, 보론, 인) 등을 포함하지 않는다. 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층은 그 자체로 전자 또는 정공을 선택적으로 수집하여 n형 또는 p형 도전형 영역과 동일한 역할을 수행할 수 있다. 좀더 구체적으로, 인듐-갈륨-아연 산화물층은 n형의 도전형을 가질 수 있고, 티타늄 산화물층이 n형을 가질수 있고, 몰리브덴 산화물층은 p형의 도전형을 가질 수 있다.In addition to materials included in the oxide layer, the indium-gallium-zinc oxide layer, the titanium oxide layer, and the molybdenum oxide layer applied to the first conductive layer 113-2 and the second conductive layer 112-2 are the first and second conductive layers. It does not include a group 3 element or a group 5 element (eg, boron, phosphorus) used as a 2-conductivity type dopant. The indium-gallium-zinc oxide layer, the titanium oxide layer, and the molybdenum oxide layer can selectively collect electrons or holes to perform the same role as the n-type or p-type conductive region. More specifically, the indium-gallium-zinc oxide layer may have n-type conductivity, the titanium oxide layer may have n-type conductivity, and the molybdenum oxide layer may have p-type conductivity.

비정질 실리콘(a-Si)층, 비정질 실리콘 산화물(a-SiOx)층, 비정질 실리콘 탄화물(a-SiCx)층은 비록 결정 구조는 결정질 실리콘 기판(111)과 다르지만 기판(111)을 구성하는 반도체 물질(일 예로, 실리콘)을 포함하여 기판(111)과 유사한 특성을 가질 수 있다. 이에 따라, 제1 및 제2 패시베이션막(113-1, 112-1)에서와 동일하게, 기판(111)의 반도체 물질과 다른 물질을 포함할 경우에 발생할 수 있는 특성 차이를 최소화할 수 있다. 이 중에서 비정질 실리콘 산화물층, 비정질 실리콘 탄화물층은 높은 에너지 밴드갭을 가져 에너지 밴드 벤딩이 충분히 일어나도록 하여 캐리어를 선택적으로 통과시킬 수 있다. 그리고 인듐-갈륨-아연 산화물(indium-gallium-zinc oxide, IGZO)층, 티타늄 산화물(TiOx)층 및 몰리브덴 산화물(MoOx)층은 넓은 에너지 밴드갭을 가지며 광 흡수율이 낮아 광 손실을 최소화할 수 있다.The amorphous silicon (a-Si) layer, the amorphous silicon oxide (a-SiOx) layer, and the amorphous silicon carbide (a-SiCx) layer are semiconductor materials constituting the substrate 111, although their crystal structure is different from that of the crystalline silicon substrate 111. (For example, silicon) and may have characteristics similar to those of the substrate 111 . Accordingly, as in the case of the first and second passivation layers 113-1 and 112-1, a characteristic difference that may occur when a material different from the semiconductor material of the substrate 111 is included can be minimized. Among them, the amorphous silicon oxide layer and the amorphous silicon carbide layer have a high energy band gap so that energy band bending occurs sufficiently to selectively pass carriers. In addition, the indium-gallium-zinc oxide (IGZO) layer, the titanium oxide (TiOx) layer, and the molybdenum oxide (MoOx) layer have a wide energy bandgap and have low light absorption, thereby minimizing light loss. .

일 예로, 제1 도전형층(113-2) 및 제2 도전형층(112-2) 가운데 기판과 동일한 도전형을 가지는 전계층으로 기능을 하는 도전형층은, 광 흡수율이 낮은 인듐-갈륨-아연 산화물층, 티타늄 산화물층 및 몰리브덴 산화물층 중 적어도 하나를 포함할 수 있다. 이에 의하여 전계층에서 광이 흡수되는 것을 최소화할 수 있다.For example, among the first conductivity type layer 113-2 and the second conductivity type layer 112-2, the conductivity type layer functioning as an electric layer having the same conductivity type as the substrate is indium-gallium-zinc oxide having low light absorption. layer, a titanium oxide layer, and a molybdenum oxide layer. Accordingly, absorption of light in the entire layer can be minimized.

그리고 제1 도전형층(113-2) 및 제2 도전형층(112-2) 가운데 기판과 상이한 도전형을 가지는 에미터층으로 기능을 하는 도전형층은, 비정질 실리콘층, 비정질 실리콘 산화물층 및 비정질 실리콘 탄화물층 중 적어도 하나를 포함할 수 있다. 에미터층은 기판(111)과 pn 접합(또는 패시베이션막을 사이에 둔 pin 접합)을 형성하여 광전 변환에 직접 관여하는 층이므로, 기판(111)과 동일한 반도체 물질(즉, 실리콘)을 포함하여 유사한 특성을 가지도록 하여 캐리어의 이동이 좀더 효과적으로 이루어지도록 할 수 있다.Among the first conductivity type layer 113-2 and the second conductivity type layer 112-2, the conductivity type layer functioning as an emitter layer having a conductivity type different from that of the substrate is an amorphous silicon layer, an amorphous silicon oxide layer, and an amorphous silicon carbide At least one of the layers may be included. Since the emitter layer is a layer directly involved in photoelectric conversion by forming a pn junction (or a pin junction with a passivation film therebetween) with the substrate 111, it contains the same semiconductor material (i.e., silicon) as the substrate 111 and has similar characteristics. It is possible to make the movement of the carrier more effective by having

다시 도 2를 참고하여, 제1 도전형층(113-2) 위에는 제1 태양전지와 전기적으로 연결되는 제1 전극(140)이 위치(일 예로, 접촉)한다. 상기 제1 전극(140)은 선택적으로 먼저 제1 도전형층(113-2)의 위에 위치하는 투명전극층(115)을 포함한다. 투명전극층 재료로써는 ITO (Indium Tin Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide) 등의 투명 전도성 산화물을 포함한다.Referring back to FIG. 2 , the first electrode 140 electrically connected to the first solar cell is positioned (eg, contacted) on the first conductive layer 113 - 2 . The first electrode 140 selectively first includes a transparent electrode layer 115 positioned on the first conductive layer 113-2. Materials for the transparent electrode layer include transparent conductive oxides such as indium tin oxide (ITO), zinc indium tin oxide (ZITO), zinc indium oxide (ZIO), and zinc tin oxide (ZTO).

상기 투명전극층(115)이 위치한 후, 그 위에 그리드 전극(116)이 위치한다. 물론, 상기 투명전극층(115)을 형성하지 않고 제1 도전형층(113-2) 위에 바로 그리드 전극(116)이 위치할 수도 있다. 그러나 상기 제1 도전형층은 금속 그리드를 통해 캐리어(carrier)를 모으기에는 상대적으로 캐리어(carrier) 이동도가 낮으므로 투명전극층(115)을 먼저 형성하는 것이 보다 바람직하다.After the transparent electrode layer 115 is positioned, a grid electrode 116 is positioned thereon. Of course, the grid electrode 116 may be positioned directly on the first conductive layer 113-2 without forming the transparent electrode layer 115. However, since the first conductive layer has a relatively low carrier mobility to collect carriers through the metal grid, it is more preferable to form the transparent electrode layer 115 first.

본 발명에서의 상기 제1 전극(140)의 그리드 전극(116)용 페이스트(paste)는 유리 프릿을 포함할 수도 또는 유리 프릿을 포함하지 않을 수도 있다.The paste for the grid electrode 116 of the first electrode 140 in the present invention may or may not include a glass frit.

먼저, 제1 전극(140)의 그리드 전극(116)은 유리 프릿을 포함하지 않는 제1 전극 페이스트를 선택적으로 도포한 후, 제1 전극(140) 형성 온도에서 저온 소성하는 것에 의해 제조될 수 있다. 이 경우 제1 전극 페이스트는 금속 입자와 저온소성용 바인더인 유기물이 포함되어 있을 수 있으며, 제1 전극 페이스트에는 유리 프릿이 포함되지 않는다. 이 때, 제1 전극(140)의 그리드 전극(116)의 형성 온도는 250 이하, 보다 구체적으로는 100 ~ 200일 수 있다. 이와 같이 제1 전극(140)의 형성이 저온에서 이루어질 경우, 제1 전극(140)은 후술할 제2 전극(130)과 동일한 단계에서 형성될 수 있어, 공정 수를 줄임으로써 생산성 측면에서 보다 유리해 진다.First, the grid electrode 116 of the first electrode 140 may be manufactured by selectively applying a first electrode paste that does not include a glass frit and then firing at a low temperature at a temperature at which the first electrode 140 is formed. . In this case, the first electrode paste may include metal particles and an organic material that is a binder for low-temperature firing, and the first electrode paste does not include a glass frit. At this time, the formation temperature of the grid electrode 116 of the first electrode 140 may be 250° C. or less, more specifically, 100 to 200° C. In this way, when the first electrode 140 is formed at a low temperature, the first electrode 140 can be formed in the same step as the second electrode 130 to be described later, which is more advantageous in terms of productivity by reducing the number of processes. it gets done

이와는 달리, 제1 전극(140)의 그리드 전극(116)은 유리 프릿을 포함하는 페이스트를 선택적으로 도포한 후, 제1 전극(140) 형성 온도에서 고온 소성하는 것에 의해 제조될 수도 있다. 이 경우 제1 전극(140)의 그리드 전극(116)용 페이스트는 금속 입자와 바인더와 같은 유기물뿐만 아니라 유리 프릿과 같은 용융을 위해 고온이 필요한 무기물 입자들도 포함된다. 이 때, 제1 전극(140) 형성 온도는, 후술할 제2 전극(130)의 형성 온도보다, 상대적으로 높기 때문에 제2 전극과는 별개의 공정에서 형성되게 된다.Alternatively, the grid electrode 116 of the first electrode 140 may be manufactured by selectively applying a paste including a glass frit and then firing at a high temperature at the forming temperature of the first electrode 140 . In this case, the paste for the grid electrode 116 of the first electrode 140 includes not only organic materials such as metal particles and binders, but also inorganic particles such as glass frit that require a high temperature for melting. At this time, since the formation temperature of the first electrode 140 is relatively higher than the formation temperature of the second electrode 130 to be described later, it is formed in a process separate from the second electrode.

본 발명에서의 텐덤 태양전지(100)는 제1 태양전지(110)뿐만 아니라 제1 태양전지(110) 상의 제2 태양전지(120)도 포함된다.The tandem solar cell 100 in the present invention includes not only the first solar cell 110 but also the second solar cell 120 on the first solar cell 110 .

본 발명에서의 제2 태양전지(120)는 일례로, 먼저 제1 태양전지 위에 위치하는 제1 도전형 전하 수송층(121); 상기 제1 도전형 전하 수송층 위에 위치하는 페로브스카이트 흡수층(122); 상기 페로브스카이트 흡수층(122) 위에 위치하는 제2 도전형 전하 수송층(123); 및 상기 제2 도전형 전하 수송층 위에 위치하는 제2 전극(130);을 포함한다.The second solar cell 120 in the present invention, for example, first includes a first conductivity-type charge transport layer 121 positioned on the first solar cell; a perovskite absorption layer 122 positioned on the first conductivity type charge transport layer; a second conductivity type charge transport layer 123 positioned on the perovskite absorption layer 122; and a second electrode 130 positioned on the second conductivity type charge transport layer.

구체적인 예로써, 결정질 실리콘 기판(111)이 n형 단결정 실리콘 기판이고 제2 도전형층(112-2)이 n형 도전형인 경우, 제2 태양전지(120)에서의 제1 도전형 전하 수송층(121)은 p형의 정공수송층(121)이 되고 제2 도전형 전하 수송층(123)은 n형의 전자수송층(123)이 된다.As a specific example, when the crystalline silicon substrate 111 is an n-type single crystal silicon substrate and the second conductivity-type layer 112-2 is an n-type conductivity type, the first conductivity-type charge transport layer 121 in the second solar cell 120 ) becomes the p-type hole transport layer 121 and the second conductivity type charge transport layer 123 becomes the n-type electron transport layer 123 .

또 다른 예로써, 만일 결정질 실리콘 기판(111)이 n형 단결정 실리콘 기판이고 제2 도전형층(112-2)이 p형 도전형인 경우, 제2 태양전지(120)에서의 제1 도전형 전하 수송층(121)은 n형의 전자수송층(121)이 되고 제2 도전형 전하 수송층(123)은 p형의 정공수송층(123)이 된다.As another example, if the crystalline silicon substrate 111 is an n-type single-crystal silicon substrate and the second conductivity-type layer 112-2 is a p-type conductivity, the first conductivity-type charge transport layer in the second solar cell 120 (121) becomes the n-type electron transport layer 121 and the second conductivity type charge transport layer 123 becomes the p-type hole transport layer 123.

본 발명에서의 제1 도전형 전하 수송층(121)과 제2 도전형 전하 수송층(123)으로 사용될 수 있는 대표적인 소재는 전도성 무기물층이 이용될 수 있다.A conductive inorganic material layer may be used as a representative material that can be used as the first conductivity type charge transport layer 121 and the second conductivity type charge transport layer 123 in the present invention.

이 때, 상기 전도성 무기물층이 전자수송층으로 사용될 때의 비제한적인 예로는 Ti 산화물, Zn 산화물, In 산화물, Sn 산화물, W 산화물, Nb 산화물, Mo 산화물, Mg 산화물, Zr 산화물, Sr 산화물, Yr 산화물, La 산화물, V 산화물, Al 산화물, Y 산화물, Sc 산화물, Sm 산화물, Ga 산화물, In 산화물 및 SrTi 산화물 등이 있다. 보다 바람직하게, 전자수송층은 ZnO, TiO2, SnO2, WO3 및 TiSrO3로부터 선택되는 적어도 1종의 금속 산화물이 이용될 수 있다.At this time, non-limiting examples of when the conductive inorganic layer is used as an electron transport layer include Ti oxide, Zn oxide, In oxide, Sn oxide, W oxide, Nb oxide, Mo oxide, Mg oxide, Zr oxide, Sr oxide, and Yr oxide. oxide, La oxide, V oxide, Al oxide, Y oxide, Sc oxide, Sm oxide, Ga oxide, In oxide, and SrTi oxide. More preferably, the electron transport layer may use at least one metal oxide selected from ZnO, TiO 2 , SnO 2 , WO 3 and TiSrO 3 .

반면, 상기 전도성 무기물층이 정공수송층으로 사용될 경우 가능한 금속 산화물로는 MoOx, NiO, WO3, CuSCN, CuI, CuO, Cu2O, VOx 중에서 선택된 하나 또는 둘 이상인 것일 수 있다.On the other hand, when the conductive inorganic layer is used as a hole transport layer, possible metal oxides may be one or two or more selected from MoO x , NiO, WO 3 , CuSCN, CuI, CuO, Cu 2 O, and VO x .

한편 본 발명에서의 제1 도전형 전하 수송층(121)과 제2 도전형 전하 수송층(123)으로는 전도성 유기물층 등도 사용될 수 있다.Meanwhile, as the first conductivity-type charge transport layer 121 and the second conductivity-type charge transport layer 123 in the present invention, a conductive organic material layer or the like may be used.

예를 들어 상기 제1 도전형 전하 수송층(121) 또는 제2 도전형 전하 수송층(123)이 p형의 정공수송층인 경우, 정공 전도성 유기물은 폴리아닐린, 폴리피롤, 폴리싸이오펜, 폴리-3,4-에틸렌다이옥시싸이오펜-폴리스타이렌설포네이트(PEDOT-PSS), 폴리-[비스(4-페닐)(2,4,6-트리메틸페닐)아민](PTAA), 폴리아닐린-캄포설폰산(PANI-CSA), 펜타센(pentacene), 쿠마린 6(coumarin 6, 3-(2-benzothiazolyl)-7-(diethylamino)coumarin), ZnPC(zinc phthalocyanine), CuPC(copper phthalocyanine), TiOPC(titanium oxide phthalocyanine), Spiro-MeOTAD(2,2',7,7'-tetrakis(N,N-p-dimethoxyphenylamino)- 9,9'-spirobifluorene), F16CuPC(copper(II) 1,2,3,4,8,9,10,11,15,16,17,18,22,23,24,25-hexadecafluoro- 29H,31H-phthalocyanine), SubPc(boron subphthalocyanine chloride) 및 N3(cis-di(thiocyanato)-bis(2,2'- bipyridyl-4,4'-dicarboxylic acid)-ruthenium(II)) 중에서 선택된 하나 또는 둘 이상이 사용된다.For example, when the first conductivity type charge transport layer 121 or the second conductivity type charge transport layer 123 is a p-type hole transport layer, the hole conductive organic material is polyaniline, polypyrrole, polythiophene, poly-3,4- Ethylenedioxythiophene-polystyrenesulfonate (PEDOT-PSS), poly-[bis(4-phenyl)(2,4,6-trimethylphenyl)amine] (PTAA), polyaniline-camphorsulfonic acid (PANI-CSA) , pentacene, coumarin 6, 3-(2-benzothiazolyl)-7-(diethylamino)coumarin, ZnPC (zinc phthalocyanine), CuPC (copper phthalocyanine), TiOPC (titanium oxide phthalocyanine), Spiro- MeOTAD (2,2',7,7'-tetrakis (N,N-p-dimethoxyphenylamino)-9,9'-spirobifluorene), F16CuPC (copper (II) 1,2,3,4,8,9,10,11 ,15,16,17,18,22,23,24,25-hexadecafluoro-29H,31H-phthalocyanine), SubPc (boron subphthalocyanine chloride) and N3 (cis-di(thiocyanato)-bis(2,2'-bipyridyl -4,4'-dicarboxylic acid) -ruthenium (II)) one or two or more are used.

반면, 상기 제1 도전형 전하 수송층(121) 또는 제2 도전형 전하 수송층(123)이 n형의 전자 수송층인 경우, 풀러렌(C60, C70, C74, C76, C78, C82, C95), PCBM([6,6]-phenyl-C61butyric acid methyl ester)) 및 C71-PCBM, C84-PCBM, PC70BM([6,6]-phenyl C70-butyric acid methyl ester)을 포함하는 풀러렌-유도체 (Fulleren-derivative), PBI(polybenzimidazole), PTCBI(3,4,9,10-perylenetetracarboxylic bisbenzimidazole), F4-TCNQ(tetra uorotetracyanoquinodimethane) 중에서 선택된 하나 또는 둘 이상인 것이 사용된다.On the other hand, when the first conductivity-type charge transport layer 121 or the second conductivity-type charge transport layer 123 is an n-type electron transport layer, fullerenes (C 60 , C 70 , C 74 , C 76 , C 78 , C 82 , C 95 ), fullerenes including PCBM ([6,6]-phenyl-C61butyric acid methyl ester) and C71-PCBM, C84-PCBM, PC70BM ([6,6]-phenyl C70-butyric acid methyl ester) - One or two or more selected from Fulleren-derivative, PBI (polybenzimidazole), PTCBI (3,4,9,10-perylenetetracarboxylic bisbenzimidazole), and F4-TCNQ (tetra urorotetracyanoquinodimethane) are used.

한편 본 발명에서의 제1 도전형 전하 수송층(121)과 제2 도전형 전하 수송층(123)으로는 실리콘(Si)을 포함한 층도 사용될 수 있다.Meanwhile, layers containing silicon (Si) may also be used as the first conductivity type charge transport layer 121 and the second conductivity type charge transport layer 123 in the present invention.

예를 들면 상기 제1 도전형 전하 수송층(121) 또는 제2 도전형 전하 수송층(123)이 n형의 전자수송층인 경우, 실리콘(Si)을 포함하는 층으로 이루어진 전자수송층은, 보다 구체적으로, 비정질 실리콘(n-a-Si), 비정질 실리콘 산화물(n-a-SiO), 비정질 실리콘 질화물(n-a-SiN), 비정질 실리콘 탄화물(n-a-SiC), 비정질 실리콘 산질화물(n-a-SiON), 비정질 실리콘 탄질화물(n-a-SiCN), 비정질 실리콘 게르마늄(n-a-SiGe), 마이크로결정 실리콘(n-μc-Si), 마이크로결정 실리콘 산화물(n-μc-SiO), 마이크로결정 실리콘 탄화물(n-μc-SiC), 마이크로결정 실리콘 질화물(n-μc-SiN), 마이크로결정 실리콘 게르마늄(n-μc-SiGe) 중 하나 또는 둘 이상을 포함하는 재료로 이루어진다.For example, when the first conductivity-type charge transport layer 121 or the second conductivity-type charge transport layer 123 is an n-type electron transport layer, the electron transport layer made of a layer containing silicon (Si) is more specifically, Amorphous Silicon (n-a-Si), Amorphous Silicon Oxide (n-a-SiO), Amorphous Silicon Nitride (n-a-SiN), Amorphous Silicon Carbide (n-a-SiC), Amorphous Silicon Oxynitride (n-a-SiON), Amorphous Silicon Carbonitride ( n-a-SiCN), amorphous silicon germanium (n-a-SiGe), microcrystalline silicon (n-μc-Si), microcrystalline silicon oxide (n-μc-SiO), microcrystalline silicon carbide (n-μc-SiC), microcrystalline silicon It is made of a material containing one or more of crystalline silicon nitride (n-μc-SiN) and microcrystalline silicon germanium (n-μc-SiGe).

반면 제1 도전형 전하 수송층(121) 또는 제2 도전형 전하 수송층(123)이 p형의 정공수송층인 경우, 실리콘(Si)을 포함하는 층으로 이루어진 정공수송층은, 보다 구체적으로, 비정질 실리콘(p-a-Si), 비정질 실리콘 산화물(p-a-SiO), 비정질 실리콘 질화물(p-a-SiN), 비정질 실리콘 탄화물(p-a-SiC), 비정질 실리콘 산질화물(p-a-SiON), 비정질 실리콘 탄질화물(p-a-SiCN), 비정질 실리콘 게르마늄(p-a-SiGe), 마이크로결정 실리콘(p-μc-Si), 마이크로결정 실리콘 산화물(p-μc-SiO), 마이크로결정 실리콘 탄화물(p-μc-SiC), 마이크로결정 실리콘 질화물(p-μc-SiN), 마이크로결정 실리콘 게르마늄(p-μc-SiGe) 중 하나 또는 둘 이상을 포함하는 재료로 이루어진다.On the other hand, when the first conductivity-type charge transport layer 121 or the second conductivity-type charge transport layer 123 is a p-type hole transport layer, the hole transport layer made of a layer containing silicon (Si) is, more specifically, amorphous silicon ( p-a-Si), amorphous silicon oxide (p-a-SiO), amorphous silicon nitride (p-a-SiN), amorphous silicon carbide (p-a-SiC), amorphous silicon oxynitride (p-a-SiON), amorphous silicon carbonitride (p-a-SiCN) ), amorphous silicon germanium (p-a-SiGe), microcrystalline silicon (p-μc-Si), microcrystalline silicon oxide (p-μc-SiO), microcrystalline silicon carbide (p-μc-SiC), microcrystalline silicon nitride (p-μc-SiN) and microcrystalline silicon germanium (p-μc-SiGe).

제1 도전형 전하 수송층(121) 상에는 페로브스카이트 흡수층(122)이 위치한다.A perovskite absorption layer 122 is positioned on the first conductivity type charge transport layer 121 .

본 발명에서의 페로브스카이트 흡수층(122)은 현재 널리 사용되는 소위 말하는 MA(Methylamminium)계 또는 FA(Formamidinium)계 페로브스카이트 화합물 모두 사용 가능하다.The perovskite absorption layer 122 in the present invention can use all of the currently widely used so-called methylamminium (MA)-based or formamidinium (FA)-based perovskite compounds.

이 중 FA계 페로브스카이트 화합물은 MA계 페로브스카이트 화합물 대비 고온 안정성이 우수하다는 특유의 장점도 있다. 이에 더하여 최근 들어, 상기 FA계 페로브스카이트 화합물에 Br을 도핑하게 되면 페로브스카이트 화합물의 밴드 갭이 증가됨이 확인되었다. 또한 Cs의 첨가는 원하지 않는 델타(δ)상 FA계 화합물의 생성을 억제할 수 있는 것이 확인되었다.Among them, the FA-based perovskite compound has a unique advantage in that it has excellent high-temperature stability compared to the MA-based perovskite compound. In addition, recently, it was confirmed that the band gap of the perovskite compound is increased when Br is doped into the FA-based perovskite compound. It was also confirmed that the addition of Cs can suppress the formation of unwanted delta (δ) phase FA compounds.

이에 더하여, Br의 첨가는 FA계 페로브스카이트 흡수층의 밴드 갭을 기존 MA계 페로브스카이트 흡수층의 밴드 갭과 유사한 정도로 크게 할 수 있기 때문이다. 밴드 갭 에너지가 높은 범위까지 증가하게 되면, 기존 실리콘 태양전지 대비, 단파장의 빛을 높은 밴드 갭을 가지는 페로브스카이트층이 흡수함으로써 광자 에너지와 밴드갭과의 차이로 생기는 열적 손실을 줄여 높은 전압을 발생시킬 수 있다. 그로 인해 종국적으로는 태양전지의 효율이 높아지게 된다.In addition, this is because the addition of Br can increase the band gap of the FA-based perovskite absorber layer to a similar extent to that of the conventional MA-based perovskite absorber layer. When the band gap energy is increased to a high range, the perovskite layer with a high band gap absorbs short-wavelength light compared to conventional silicon solar cells, thereby reducing the thermal loss caused by the difference between photon energy and the band gap to produce high voltage. can cause As a result, the efficiency of the solar cell is eventually increased.

따라서 본 발명에서는 페로브스카이트 흡수층으로 FA(Formamidinium) 성분을 사용하는 경우에는, FA1- xCsxPbBryI3 -y가 보다 바람직하다(단, 여기서 0 ≤ x ≤ 1, 0 ≤ y ≤ 3 이다).Therefore, in the present invention, when the FA (Formamidinium) component is used as the perovskite absorbing layer, FA 1- x Cs x PbBr y I 3 -y is more preferable (where 0 ≤ x ≤ 1, 0 ≤ y ≤ 3).

상기 페로브스카이트 흡수층(122) 상에는 제2 도전형 전하 수송층(123)이 위치하고, 다시 제2 도전형 전하 수송층 상에는 제2 전극(130)이 위치한다.A second conductivity type charge transport layer 123 is positioned on the perovskite absorption layer 122, and a second electrode 130 is positioned on the second conductivity type charge transport layer again.

이때, 상기 제2 전극(130)은 먼저 투명 전극층(125)을 포함한다. 상기 투명 전극층(125)은 페로브스카이트 태양전지(120)의 상면 전체에 형성되어, 페로브스카이트 태양전지(120)에서 생성된 전하를 포집하는 역할을 한다. 이러한 투명 전극층(125)은 다양한 투명 전도성 소재로서 구현될 수 있다. 투명 전도성 소재로는, 중간층(114)의 투명 전도성 소재와 동일한 것이 이용될 수 있다.At this time, the second electrode 130 first includes a transparent electrode layer 125 . The transparent electrode layer 125 is formed on the entire top surface of the perovskite solar cell 120 and serves to collect electric charges generated by the perovskite solar cell 120 . The transparent electrode layer 125 may be implemented with various transparent conductive materials. As the transparent conductive material, the same material as that of the intermediate layer 114 may be used.

다음으로 그리드 전극(126)이 투명 전극층(125) 상에 위치하며, 투명 전극층(125) 중 일부 영역에 배치된다.Next, the grid electrode 126 is positioned on the transparent electrode layer 125 and is disposed in a partial area of the transparent electrode layer 125 .

제2 전극(130)의 그리드 전극(126)은 유리 프릿을 포함하지 않는 제2 전극 페이스트를 선택적으로 도포한 후, 제1 온도에서 저온 소성하는 것에 의해 제조될 수 있다. 여기서, 이러한 제2 전극 페이스트는 금속 입자와 저온소성용 바인더인 유기물이 포함되어 있을 수 있으며, 제2 전극 페이스트에는 유리 프릿이 포함되지 않는다. 특히, 제2 온도는 250 이하, 보다 구체적으로는 100 ~ 200일 수 있다.The grid electrode 126 of the second electrode 130 may be manufactured by selectively applying a second electrode paste that does not include a glass frit and then firing at a low temperature at a first temperature. Here, the second electrode paste may include metal particles and an organic material that is a binder for low-temperature firing, and the second electrode paste does not include a glass frit. In particular, the second temperature may be 250 or less, more specifically 100 to 200.

앞에서 살펴본 바와 같이, 상기 제1 전극의 그리드 전극(116)과 상기 제2 전극의 그리드 전극(126)은 제2 전극(130)을 형성할 때 동시에 형성될 수도 또는 제1 전극(140)을 형성한 후 제2 태양전지 형성 후 제2 전극(130)을 형성할 수도 있다. 만일 상기 제1 전극의 그리드 전극(116)과 상기 제2 전극의 그리드 전극(126)이 동시에 형성된다면, 이 때 상기 제1 전극(140) 및 상기 제2 전극(130)은 모두 250℃ 이하의 저온 소성 공정으로 형성된다.As described above, the grid electrode 116 of the first electrode and the grid electrode 126 of the second electrode may be formed simultaneously when forming the second electrode 130 or form the first electrode 140. After forming the second solar cell, the second electrode 130 may be formed. If the grid electrode 116 of the first electrode and the grid electrode 126 of the second electrode are formed at the same time, at this time, both the first electrode 140 and the second electrode 130 are below 250 ° C. It is formed by a low-temperature firing process.

텐덤tandem 태양전지의 제조 방법 Solar cell manufacturing method

도 3 내지 15는 본 발명에서의 텐덤 태양전지의 제조 방법을 단계적으로 도시한 단면도 및 본 발명의 중간층을 형성하는 구체적인 공정 순서를 도시한 단면도이다.3 to 15 are cross-sectional views showing a method of manufacturing a tandem solar cell step by step according to the present invention and a specific process sequence for forming an intermediate layer according to the present invention.

본 발명에서의 텐덤 태양전지를 제조하기 위해, 먼저 결정질 실리콘 태양전지를 준비한다.To manufacture the tandem solar cell in the present invention, a crystalline silicon solar cell is first prepared.

보다 구체적으로, 도 3에 도시된 바와 같이, 먼저 결정질 실리콘 기판(111)의 전면 및 후면을 평탄화한 후, 필요에 따라 전면 및 후면 중 적어도 하나 이상을 텍스처링하여 텍스처링 패턴을 형성한다.More specifically, as shown in FIG. 3 , a texturing pattern is formed by first planarizing the front and rear surfaces of the crystalline silicon substrate 111 and then, if necessary, at least one of the front and rear surfaces is textured.

이와는 달리, 평탄화된 평평한 결정질 실리콘 기판(111)을 사용할 수도 있다. 텍스처된 기판은 광흡수율을 높일 수 있는 장점이 있는 반면, 평평한 기판은 본 발명 특유의 패턴들을 포함하는 중간층의 형성 방법에 있어 보다 유리한 이점이 있다.Alternatively, a planarized flat crystalline silicon substrate 111 may be used. A textured substrate has an advantage of increasing the light absorption rate, whereas a flat substrate has a more advantageous advantage in a method of forming an intermediate layer including patterns specific to the present invention.

이때, 결정질 실리콘 기판(111)의 텍스처 구조 도입은 습식화학 에칭법, 건식화학 에칭법, 전기화학 에칭법, 기계적 에칭법 중 어느 하나의 방법이 이용될 수 있으나, 이에 반드시 제한되는 것은 아니다. 일 예로, 결정질 실리콘 기판(111)의 제1 면 및 제2 면 중 적어도 하나 이상을 염기성 수용액 내에서 식각하여 텍스쳐 구조를 도입할 수 있다.At this time, any one of a wet chemical etching method, a dry chemical etching method, an electrochemical etching method, and a mechanical etching method may be used to introduce the texture structure of the crystalline silicon substrate 111, but is not necessarily limited thereto. For example, at least one of the first and second surfaces of the crystalline silicon substrate 111 may be etched in a basic aqueous solution to introduce a texture structure.

구체적인 일 실시예로써, 먼저 본 발명에서는 (100)면을 따라 슬라이스한 두께 수십~수백 ㎛의 n형 실리콘 단결정 기판을 준비하였다. 다음으로 상온~150℃의 온도 범위에서 1~5 중량%의 수산화나트륨(NaOH) 수용액 또는 수산화칼륨(KOH) 수용액에 유기용제, 인산염, 반응 조절제 및/또는 계면활성제 등의 첨가제를 포함한 수용액을 이용하여 기판 표면을 식각하였다.As a specific embodiment, in the present invention, first, an n-type silicon single crystal substrate having a thickness of tens to hundreds of μm sliced along a (100) plane was prepared. Next, an aqueous solution containing additives such as organic solvents, phosphates, reaction regulators and/or surfactants is used in a 1 to 5% by weight aqueous solution of sodium hydroxide (NaOH) or an aqueous solution of potassium hydroxide (KOH) in the temperature range of room temperature to 150 ° C. The surface of the substrate was etched.

상기 유기용제는 2-메틸-2,4-펜탄디올(2-methyl-2,4-pentanediol), 프로필렌 글리콜(Propylene glycol), 2,2,4-트리메틸-1,3-펜탄디올(2,2,4-trimethyl-1,3-pentanediol), 1,3-부탄디올(1,3-butanediol), 1,4-부탄디올(1,4-butanediol), 1,6-헥산디올(1,6-hexanediol), 2,2-디메틸-1,3-프로판디올(2,2-dimethyl-1,3-propanediol), 하이드로퀴논(Hydroquinone), 1,4-사이클로헥산디올(1,4-cyclohexanediol), 및 N-메틸 프로필(N-methyl proline) 중 적어도 어느 하나일 수 있다.The organic solvent is 2-methyl-2,4-pentanediol, propylene glycol, 2,2,4-trimethyl-1,3-pentanediol (2, 2,4-trimethyl-1,3-pentanediol), 1,3-butanediol (1,3-butanediol), 1,4-butanediol (1,4-butanediol), 1,6-hexanediol (1,6- hexanediol), 2,2-dimethyl-1,3-propanediol, hydroquinone, 1,4-cyclohexanediol, And it may be at least any one of N-methyl propyl (N-methyl proline).

또한 상기 인산염은 K3PO4 및 K2HPO4 중 적어도 어느 하나일 수 있다.Also, the phosphate may be at least one of K 3 PO 4 and K 2 HPO 4 .

상기 식각을 통해 실리콘 단결정 기판에는 피라미드 형상의 요철을 가지는 텍스쳐가 형성되었다. 실리콘 단결정은 다이아몬드 큐빅 구조를 가지기 때문에 {111} 면이 가장 최밀면인 동시에 화학적으로도 안정한 면이다. 따라서 수산화나트륨 수용액에 대한 식각속도는 {111} 면이 가장 느리게 되어, 결과적으로 식각 후 실리콘 기판은 {111} 면을 따라 이방성 식각이 발생한다. 그 결과 실리콘 기판 상에는 깊이 0.1~10㎛ 수준의 텍스쳐가 전면에 균일하게 형성되었다.Through the above etching, a texture having pyramidal irregularities was formed on the silicon single crystal substrate. Since silicon single crystal has a diamond cubic structure, the {111} plane is the most dense and chemically stable plane. Therefore, the etching rate of the sodium hydroxide solution is the slowest on the {111} plane, and as a result, anisotropic etching occurs along the {111} plane after etching. As a result, a texture with a depth of 0.1 to 10 μm was uniformly formed on the entire surface of the silicon substrate.

다음으로, 도 4에서와 같이, 결정질 실리콘 기판(111)의 제1 면과 제2 면에 각각 제1 패시베이션층(113-1) 및 제2 페시베이션층(112-1)을 형성한다.Next, as shown in FIG. 4 , a first passivation layer 113 - 1 and a second passivation layer 112 - 1 are formed on the first and second surfaces of the crystalline silicon substrate 111 , respectively.

이종접합 실리콘 태양 전지인 경우, 먼저 텍스쳐가 균일하게 형성된 n 타입 실리콘 결정질 기판(111) 양면에 패시베이션 층(112-1, 113-1)으로 비정질 진성 실리콘(i-a-Si:H)층을 실리콘 소스 물질(SiH4, Si2H6 등)과 수소(H2)를 이용하여 PECVD법으로 증착한다. PECVD법은 일반적인 CVD법 대비 공정온도를 낮출 수 있다는 장점이 있어, 이종접합 실리콘 태양 전지의 제조 방법으로 특히 바람직하다. In the case of a heterojunction silicon solar cell, first, an amorphous intrinsic silicon (ia-Si:H) layer is applied as passivation layers 112-1 and 113-1 on both sides of an n-type silicon crystalline substrate 111 having a uniform texture as a silicon source It is deposited by the PECVD method using materials (SiH 4 , Si 2 H 6 , etc.) and hydrogen (H 2 ). The PECVD method has the advantage of lowering the process temperature compared to the general CVD method, and is particularly preferable as a method for manufacturing a heterojunction silicon solar cell.

다음으로, 상기 실리콘 결정질 기판(111)과 동일하거나 반대되는 도전형의 불순물로 도핑된 제1 도전형층(113-2)과 상기 제1 도전형층(113-2)과 반대되는 도전형의 불순물로 도핑된 제2 도전형층(112-2)을 형성한다(도 5 및 6). 이 때, 제1 도전형층(113-2)과 제2 도전형층(112-2)의 형성 순서는 어느 것이 먼저 형성되더라도 좋다. Next, a first conductive layer 113-2 doped with impurities of the same or opposite conductivity type as the silicon crystalline substrate 111 and impurities of the opposite conductivity type to the first conductive layer 113-2. A doped second conductivity type layer 112-2 is formed (FIGS. 5 and 6). At this time, the formation order of the first conductivity type layer 113-2 and the second conductivity type layer 112-2 may be formed first.

구체적으로 PECVD 공정을 이용하여, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스와 H2 가스, 그리고 도판트(dopant) 가스로서 B2H6 또는 PH3 가스를 반응물로 이용한다. 이 때 PECVD 공정의 온도 및 압력 조건은 비정질 진성 실리콘 층의 PECVD 조건과 동일하다고 할 수 있다.Specifically, by using the PECVD process, at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiHCl 3 and SiH 2 Cl 2 , H 2 gas, and B 2 H 6 or PH as a dopant gas 3 Gases are used as reactants. At this time, the temperature and pressure conditions of the PECVD process can be said to be the same as the PECVD conditions of the amorphous intrinsic silicon layer.

만일 제1 태양전지(110)가 위의 예와는 달리 이와는 달리 동종접합(homojunction) 실리콘 태양전지인 경우, 패시배이션층(112-1, 113-1) 없이, 에미터층과 전계층은 임플란트 공정을 통해 형성될 수 있다. 이 경우 기판이 n형으로 도핑된 경우 에미터층은 불순물로서 붕소(boron)가 도핑되고, 전계층은 불순물로서 인(phosphorous)이 도핑된다.Unlike the above example, if the first solar cell 110 is a homojunction silicon solar cell, the emitter layer and the electric field layer are implanted without the passivation layers 112-1 and 113-1. It can be formed through a process. In this case, when the substrate is n-type doped, the emitter layer is doped with boron as an impurity, and the electric field layer is doped with phosphorus as an impurity.

다음으로 도 7에 도시된 바와 같이, 결정질 실리콘 기판(111)의 제1 도전형층(113-2) 상에 투명전극층(115)과 그리드 전극(116)을 포함하는 제1 전극(140)을 형성한다.Next, as shown in FIG. 7 , a first electrode 140 including a transparent electrode layer 115 and a grid electrode 116 is formed on the first conductive layer 113-2 of the crystalline silicon substrate 111. do.

만일 이종접합 실리콘 태양전지인 경우, 앞에서 설명한 바와 같이, 비정질 실리콘 내부의 수소결합 파괴를 방지하기 위해, 제1 전극(140)(보다 자세하게는 그리드 전극(116))의 공정온도는 제2 전극(130)(보다 자세하게는 그리드 전극(126))의 공정온도와 같이 250 이하로 제한된다. 따라서 이 경우, 제1 전극(140)은 제2 전극(130)보다 먼저 형성되거나 또는 제1 전극(140)과 제2 전극(130)은 동시에 형성될 수 있다.In the case of a heterojunction silicon solar cell, as described above, in order to prevent hydrogen bond breakage inside amorphous silicon, the process temperature of the first electrode 140 (more specifically, the grid electrode 116) is set to the second electrode ( 130) (more specifically, the process temperature of the grid electrode 126) is limited to 250 or less. Accordingly, in this case, the first electrode 140 may be formed before the second electrode 130 or the first electrode 140 and the second electrode 130 may be formed simultaneously.

제1 전극(140)은 상기 제1 도전형층(113-2) 위에 먼저 투명전극층(115)을 형성한다. 투명전극층 재료로 ITO (Indium Tin Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide) 등의 투명 전도성 산화물을 사용할 경우, 투명전극층(115)은 스퍼터링을 통해 증착될 수 있다.In the first electrode 140, a transparent electrode layer 115 is first formed on the first conductive layer 113-2. When a transparent conductive oxide such as ITO (Indium Tin Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide) is used as a material for the transparent electrode layer, the transparent electrode layer 115 is formed through sputtering. may be deposited.

상기 투명전극층(115)을 형성한 후, 그리드 전극(116)을 형성한다. 물론, 상기 투명전극층(115)을 형성하지 않고 제1 도전형층(113-2) 위에 바로 그리드 전극(116)를 형성할 수도 있으나, 비정질 실리콘은 금속 그리드를 통해 캐리어(carrier)를 모으기에는 상대적으로 캐리어(carrier) 이동도가 낮으므로 투명전극층(115)을 형성하는 것이 보다 바람직하다.After forming the transparent electrode layer 115, a grid electrode 116 is formed. Of course, the grid electrode 116 may be formed directly on the first conductive layer 113-2 without forming the transparent electrode layer 115, but amorphous silicon is relatively difficult to collect carriers through the metal grid. Since the carrier mobility is low, it is more preferable to form the transparent electrode layer 115.

이 때 그리드 전극(116)은 투명전극층(115) 상에 제1 전극 페이스트를 스크린 프린팅법으로 인쇄하고, 제1 온도(250 이하, 보다 구체적으로는 100 ~ 200이며 제2 온도와 동일)를 갖는 열처리에 의해 형성된다.At this time, the grid electrode 116 is formed by printing the first electrode paste on the transparent electrode layer 115 by screen printing, and having a first temperature (250 or less, more specifically, 100 to 200, the same as the second temperature). formed by heat treatment.

이와는 달리, 동종접합 실리콘 태양전지인 경우, 제1 전극(140) 및 제2 전극(130)을 동시에 형성하는 것이 아니라, 700 이상의 고온 소성 공정으로 제1 전극(140)을 형성하는 공정과 유리 프릿을 포함하지 않는 제2 전극 페이스트를 이용하여 250 이하의 저온 소성으로 제2 전극(130)을 형성하는 공정을 이원화하여 진행할 수 있다.Unlike this, in the case of a homojunction silicon solar cell, the first electrode 140 and the second electrode 130 are not formed at the same time, but a process of forming the first electrode 140 through a high-temperature firing process of 700 °C or more and a glass frit. The process of forming the second electrode 130 by firing at a low temperature of 250°C or less using the second electrode paste that does not contain may be performed in two ways.

상기 결정질 실리콘 태양전지(110) 위에는 중간층(114)이 형성된다(도 8).An intermediate layer 114 is formed on the crystalline silicon solar cell 110 (FIG. 8).

상기 결정질 실리콘 태양전지(110)와 페로브스카이트 태양전지(120) 사이의 중간층(114)에 패턴을 형성하는 방법은 다음의 도 9 내지 11에서 도시된 바와 같이 다양한 방법으로 형성이 가능하다.A method of forming a pattern on the intermediate layer 114 between the crystalline silicon solar cell 110 and the perovskite solar cell 120 can be formed in various ways as shown in FIGS. 9 to 11 below.

먼저 도 9에 도시된 바와 같이, 제2 도전형층(112-2) 위에 유전체층을 형성한다. 상기 유전체층은 ZrO2, HfO2, Y2O3 중 하나 이상을 사용할 수 있다. 이 때 상기 유전체층은 PVD, CVD, ALD 등과 같은 다양한 방법을 통해 형성할 수 있다.First, as shown in FIG. 9 , a dielectric layer is formed on the second conductive layer 112-2. The dielectric layer may use one or more of ZrO 2 , HfO 2 , and Y 2 O 3 . At this time, the dielectric layer may be formed through various methods such as PVD, CVD, ALD, and the like.

구체적으로 HfO2의 경우, 먼저 스퍼터링으로 Hf 금속층을 성막한 후, 산화를 통해 HfO2를 형성할 수 있다. 특히 산화와 함께 고온에서 열처리를 수행하면 열처리 온도가 증가함에 따라 정방정계(tetragonal)에서 단사정계(monoclinic)으로 결정구조가 변화하며, 더 높은 고온에서는 다결정 구조를 형성할 수 있다.Specifically, in the case of HfO 2 , after forming the Hf metal layer by sputtering, HfO 2 may be formed through oxidation. In particular, when heat treatment is performed at a high temperature together with oxidation, the crystal structure changes from tetragonal to monoclinic as the heat treatment temperature increases, and a polycrystalline structure may be formed at a higher temperature.

이와 같이 형성된 유전체는 패터닝 방법을 통해 제2 패턴(114-2)을 형성하게 된다. 이와 같은 패턴닝은 반응성 이온 식각(reactive ion etiching) 등과 같은 건식 식각법이나 습식 식각법을 통해 쉽게 구현될 수 있다.The dielectric thus formed forms the second pattern 114-2 through a patterning method. Such patterning can be easily implemented through a dry etching method such as reactive ion etching or a wet etching method.

다음으로 상기 제2 패턴(114-2) 위에 마스크를 형성한 후, 제2 패턴들(114-2) 사이의 영역에 투명 전도성 산화물로 이루어진 제1 패턴(114-1)을 형성한다. Next, after forming a mask on the second pattern 114-2, a first pattern 114-1 made of a transparent conductive oxide is formed in a region between the second patterns 114-2.

본 발명에서는 일반적으로 널리 알려진 스퍼터링법, 보다 구체적으로 RF 마그네트론 스퍼터링을 이용하여 상기 제2 패턴들(114-2)와 제2 전도성층(113-2) 상에 제1 패턴들(114-1)을 형성하였다. 본 발명에서는 제1 패턴들(114-1)을 위해 FTO(Fluorine Tin Oxide) 또는 AZO(Aluminum doped Zinc Oxide)을 사용하였으나, 반드시 상기 재료로 한정되는 것은 아니다. 이외에도 각종 투명 전도성 산화물, 금속성 소재 및 전도성 고분자 등도 이용될 수 있다.In the present invention, the first patterns 114-1 are formed on the second patterns 114-2 and the second conductive layer 113-2 using a generally well-known sputtering method, more specifically, RF magnetron sputtering. was formed. In the present invention, FTO (Fluorine Tin Oxide) or AZO (Aluminum doped Zinc Oxide) is used for the first patterns 114 - 1 , but the material is not necessarily limited thereto. In addition, various transparent conductive oxides, metallic materials, and conductive polymers may also be used.

이 때, 상기 제1 패턴들(114-1)은 제2 패턴들(114-2)과 동일한 두께를 가지는 것이 바람직하지만 이에 반드시 한정되는 것은 아니다. 이와는 달리 제1 패턴들(114-1)은 제2 패턴들(114-2)보다 두꺼워도 무방하다.In this case, the first patterns 114-1 preferably have the same thickness as the second patterns 114-2, but are not necessarily limited thereto. Unlike this, the first patterns 114-1 may be thicker than the second patterns 114-2.

상기 도 9의 방법에서는, 나중에 형성되는 제1 패턴들(114-1)을 형성하기 위한 투명 전도성 산화물이 기존의 제2 패턴들(114-2)까지 모두 덮더라도 광투과도만 일부 감소하는 단점이 있으므로, 제2 패턴들(114-2)을 덮는 마스크의 정밀도가 높지 않아도 된다. 따라서 도 9의 방법은 공정상의 마진, 다시 말하면 프로세스 윈도우가 크다는 추가적인 장점도 있다.In the method of FIG. 9 , even if the transparent conductive oxide for forming the first patterns 114-1 to be formed later covers all of the existing second patterns 114-2, only the light transmittance partially decreases. Therefore, the precision of the mask covering the second patterns 114-2 does not have to be high. Therefore, the method of FIG. 9 has an additional advantage of having a large process margin, that is, a process window.

한편 도 9와는 달리, 도 10은 다른 방법에 의해 본 발명에서의 중간층(114)에 패턴을 형성할 수 있음을 예시한다.Meanwhile, unlike FIG. 9, FIG. 10 illustrates that a pattern can be formed on the intermediate layer 114 in the present invention by another method.

먼저 도 10에 도시된 바와 같이, 제2 도전형층(112-2) 위에 투명 전도성 산화물층을 형성한다. 상기 투명 전도성 산화물층은, 도 9에서와 같이, 각종 투명 전도성 산화물, 금속성 소재 및 전도성 고분자 등도 이용될 수 있다.First, as shown in FIG. 10 , a transparent conductive oxide layer is formed on the second conductive layer 112-2. For the transparent conductive oxide layer, as shown in FIG. 9 , various transparent conductive oxides, metallic materials, and conductive polymers may be used.

이와 같이 형성된 투명 전도성 산화물층은 패터닝 방법을 통해 제1 패턴(114-1)을 형성하게 된다. 이와 같은 패턴닝은 반응성 이온 식각(reactive ion etching) 등과 같은 건식 식각법이나 습식 식각법을 통해 쉽게 구현될 수 있다.The transparent conductive oxide layer thus formed forms the first pattern 114-1 through a patterning method. Such patterning can be easily implemented through a dry etching method such as reactive ion etching or a wet etching method.

다음으로 상기 제1 패턴들(114-1) 위에 마스크를 형성한 후, 제1 패턴들(114-1) 사이의 영역에 유전체로 이루어진 제2 패턴들(114-2)을 형성한다.Next, after forming a mask on the first patterns 114-1, second patterns 114-2 made of a dielectric material are formed in a region between the first patterns 114-1.

다만 도 9의 방법과는 달리 도 10의 방법에서는, 상기 제2 패턴들(114-2)이 상기 제1 패턴들(114-1)까지 덮게 되면 이로 인해 제1 태양전지(110)와 제2 태양전지(120)이 전기적으로 연결되지 못하게 되는 문제가 있다. 이로 인해 도 10의 방법은 도 9의 방법 대비, 성막을 위한 마스크의 정밀도가 보다 높게 요구된다.However, unlike the method of FIG. 9, in the method of FIG. 10, if the second patterns 114-2 cover even the first patterns 114-1, the first solar cell 110 and the second There is a problem that the solar cell 120 cannot be electrically connected. For this reason, the method of FIG. 10 requires higher precision of a mask for film formation than the method of FIG. 9 .

한편 위의 2가지 예시와 달리, 도 11에서는 또 다른 방법에 의해 본 발명에서의 중간층(114)에 패턴을 형성할 수 있음을 예시한다.Meanwhile, unlike the above two examples, FIG. 11 illustrates that a pattern can be formed on the intermediate layer 114 in the present invention by another method.

도 11은 도 9 및 10에서의 방법과 달리, 결정질 실리콘 기판(111)이 패턴화되지 않은 평평한 기판인 점에서 차이가 있다.11 is different from the method in FIGS. 9 and 10 in that the crystalline silicon substrate 111 is a flat substrate that is not patterned.

도 11에서는 예시적으로 먼저 제2 도전형층(112-2) 위에 유전체층을 형성한다. 물론 제2 도전형층(113-2) 상에 유전체층 대신 투명 전도성 산화물층을 먼저 형성해도 무방하다. 이 때, 도 11에서의 유전체층의 성막 방법과 도 9 및 10에서의 성막 방법은 동일한 방법들을 적용할 수 있다.In FIG. 11 exemplarily, a dielectric layer is first formed on the second conductive layer 112-2. Of course, it is okay to first form a transparent conductive oxide layer instead of a dielectric layer on the second conductive layer 113-2. In this case, the dielectric layer deposition method in FIG. 11 and the deposition method in FIGS. 9 and 10 may apply the same methods.

다음으로 상기 형성된 유전체층을, 도 9 및 10에서의 방법과 동일하게, 건식 식각법이나 습식 식각법을 통해 제2 패턴들(114-2)을 형성하게 된다.Next, second patterns 114 - 2 are formed on the formed dielectric layer through a dry etching method or a wet etching method in the same manner as in FIGS. 9 and 10 .

이 후 도 11에서는, 도 9 및 10에서의 방법과는 달리, 상기 제2 패턴들(114-2) 위에 마스크를 형성하지 않고 투명 전도성 산화물층을 제2 도전형층(112-2)와 제2 패턴들(114-2) 위에 전체적으로 형성한다.Afterwards, in FIG. 11, unlike the method in FIGS. 9 and 10, a transparent conductive oxide layer is formed on the second conductive layer 112-2 and the second conductive layer 112-2 without forming a mask on the second patterns 114-2. It is entirely formed over the patterns 114-2.

그 다음 이와 같이 형성된 투명 전도성 산화물층은 물리적인 폴리싱(polishing) 또는 CMP(chemical mechanical polishing)을 통해 두께 방향으로 일부가 제거되고, 그 결과 제1 패턴들(114-1)과 제2 패턴들(114-2)로 이루어진 중간층(114)이 형성된다.Then, a portion of the transparent conductive oxide layer thus formed is removed in the thickness direction through physical polishing or chemical mechanical polishing (CMP), and as a result, the first patterns 114-1 and the second patterns ( An intermediate layer 114 made of 114-2) is formed.

도 11의 방법은 앞서의 도 9 및 10의 방법과는 달리, 증착 과정에서 마스크를 사용하지 않으므로 공정이 보다 간단하고, 더 나아가 폴리싱을 통해 보다 쉽게 패턴들을 형성할 수 있다는 공정상의 장점이 있다.Unlike the methods of FIGS. 9 and 10 , the method of FIG. 11 is simpler in the process because it does not use a mask in the deposition process, and furthermore, has advantages in that patterns can be formed more easily through polishing.

본 발명의 페로브스카이트 태양전지(120) 및 이를 포함하는 탠덤 태양전지(100)는, 상기 중간층(114) 위에, 제1 도전형 전하 수송층(121)을 형성한다(도 12).In the perovskite solar cell 120 and the tandem solar cell 100 including the perovskite solar cell 120 of the present invention, a first conductivity type charge transport layer 121 is formed on the intermediate layer 114 (FIG. 12).

만일 제1 도전형 전하 수송층(121)이 전자수송층인 경우, 앞서의 PECVD 공정을 이용하여, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스와 H2 가스, 그리고 도판트(dopant) 가스로서 PH3 가스를 반응물로 이용하여 제조한다. 이 때 PECVD 공정의 온도 및 압력 조건은 비정질 진성 실리콘 층의 PECVD 조건과 동일하다고 할 수 있다. 따라서 이와 같은 공정조건에 의해 본 발명의 제1 도전형 전하 수송층(121)은 n 타입 비정질 실리콘(n-a-Si)가 증착된다.If the first conductivity-type charge transport layer 121 is an electron transport layer, by using the PECVD process described above, at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiHCl 3 and SiH 2 Cl 2 and H 2 gas, and PH 3 gas as a dopant gas as a reactant. At this time, the temperature and pressure conditions of the PECVD process can be said to be the same as the PECVD conditions of the amorphous intrinsic silicon layer. Accordingly, n-type amorphous silicon (na-Si) is deposited on the first conductivity-type charge transport layer 121 according to the process conditions described above.

물론 이와는 달리, 본 발명에서의 제1 도전형 전하 수송층(121)이 전자수송층인 경우, TiO2, ZnO, SnO2, CdS, PCBM, 또는 C60중 하나 또는 둘 이상의 혼합물을 포함하여 형성할 수도 있다. 이중에서 C60의 경우, C60을 포함하는 플러렌 유도체를 용매에 녹인 후, 스핀 코팅법을 이용하여 10~30초간 스핀 코팅한 후, 상온에서 1~3시간 유지하여 전자전달층을 형성한다.Unlike this, of course, when the first conductivity-type charge transport layer 121 in the present invention is an electron transport layer, it may be formed by including one or a mixture of two or more of TiO 2 , ZnO, SnO 2 , CdS, PCBM, or C 60 . there is. Among them, in the case of C 60 , a fullerene derivative containing C 60 is dissolved in a solvent, spin-coated for 10 to 30 seconds using a spin coating method, and maintained at room temperature for 1 to 3 hours to form an electron transport layer.

반면, 제1 도전형 전하 수송층(121)이 정공수송층인 경우, 앞서의 PECVD 공정을 이용하여, SiH4, Si2H6, SiHCl3 및 SiH2Cl2로 이루어진 군에서 선택된 하나 이상의 가스와 H2 가스, 그리고 도판트(dopant) 가스로서 B2H6 가스를 반응물로 이용하여 제조한다. 이 때 PECVD 공정의 온도 및 압력 조건은 비정질 진성 실리콘 층의 PECVD 조건과 동일하다고 할 수 있다. 따라서 이와 같은 공정조건에 의해 본 발명의 제1 도전형 전하 수송층(121)은 p 타입 비정질 실리콘(p-a-Si)가 증착된다.On the other hand, when the first conductivity-type charge transport layer 121 is a hole transport layer, at least one gas selected from the group consisting of SiH 4 , Si 2 H 6 , SiHCl 3 and SiH 2 Cl 2 and H using the PECVD process described above. 2 gas, and B 2 H 6 gas as a dopant gas as a reactant. At this time, the temperature and pressure conditions of the PECVD process can be said to be the same as the PECVD conditions of the amorphous intrinsic silicon layer. Accordingly, the first conductivity-type charge transport layer 121 of the present invention is deposited with p-type amorphous silicon (pa-Si) under these process conditions.

또한 본 발명에서의 정공수송층은 Spiro-MeOTAD과 같은 유기물 정공수송층을 용액 공정을 이용하여 코팅할 수 있다. 구체적으로, Spiro-MeOTAD 코팅 용액은 클로로벤젠을 용매로 이용하여, 여기에 4-tert-부틸 피리딘(4-tert-butyl pyridine) 및 리튬 비스(트리플루오로메탄설포닐)이미드 [lithium bis(trifluoromethanesulfonyl)imide] 용액을 첨가하여 제조하였다. 그 후 상기 용액을 페로브스카이트 층이 형성된 기판 위에 침지한 후 3,000rpm에서 30초 동안 회전시킨 후 건조시킨다.In addition, the hole transport layer in the present invention may be coated with an organic hole transport layer such as Spiro-MeOTAD using a solution process. Specifically, the Spiro-MeOTAD coating solution uses chlorobenzene as a solvent, in which 4-tert-butyl pyridine and lithium bis (trifluoromethanesulfonyl) imide [lithium bis( trifluoromethanesulfonyl)imide] solution was added. Thereafter, the solution is immersed on the substrate on which the perovskite layer is formed, rotated at 3,000 rpm for 30 seconds, and then dried.

다음으로 상기 제1 도전형 전하 수송층(121) 상에 페로브스카이트 흡수층(122)를 형성한다(도 13). Next, a perovskite absorption layer 122 is formed on the first conductivity type charge transport layer 121 (FIG. 13).

본 발명에서의 페로브스카이트 흡수층(122)의 재료로써는 현재 널리 사용되는 소위 말하는 MA(Methylamminium)계 또는 FA(Formamidinium)계 페로브스카이트 화합물 모두 사용 가능하다. 또한 본 발명에서의 페로브스카이트 흡수층(122)의 형성 방법으로는 종래의 용액공정 이외에 박막 공정으로도 형성이 가능하다.As the material of the perovskite absorption layer 122 in the present invention, all so-called methylamminium (MA)-based or formamidinium (FA)-based perovskite compounds that are currently widely used can be used. In addition, as a method of forming the perovskite absorption layer 122 in the present invention, it is possible to form a thin film process in addition to the conventional solution process.

본 발명에서는 구체적인 실시예로써, 상기 제1 도전형 전하 전달층(121) 상에 다시 FA1- xCsxPbBryI3 -y (단, 여기서 0 ≤ x ≤ 1, 0 ≤ y ≤ 3 이다) 성분의 페로브스카이트 흡수층(122)을 형성하였다.In the present invention, as a specific embodiment, FA 1- x Cs x PbBr y I 3 -y (where 0 ≤ x ≤ 1, 0 ≤ y ≤ 3) is formed on the first conductivity type charge transfer layer 121 again ) component perovskite absorption layer 122 was formed.

본 발명에서는 먼저 상기 제1 도전형 전하 전달층(121) 상에 무기물 층을 코팅한다. 본 발명에서의 무기물 층은 PbI2를 사용하여 용액법으로 제조하였다. 먼저 4mmol의 PbI2 (Sigma-Aldrich, 99%)를 4㎖의 N,N-dimethylformamide(DMF)(Sigma-Aldrich, 99.8%)에서 용해시켜 PbI2 용액을 제조하였다. 그 다음 상기 PbI2 용액 40㎖를 스핀 코팅법을 이용하여, 상기 제1 도전형 전하 전달층(121)이 형성된 기판 위에 500~5,000 rpm의 속도로 30초 동안 회전시켜 무기물 층을 코팅하였다. 그 다음 상기 무기물 층이 코팅된 기판은 100℃에서 15분간 건조되었다.In the present invention, an inorganic layer is first coated on the first conductivity type charge transfer layer 121 . The inorganic layer in the present invention was prepared by a solution method using PbI 2 . First, a PbI 2 solution was prepared by dissolving 4 mmol of PbI 2 (Sigma-Aldrich, 99%) in 4 ml of N,N-dimethylformamide (DMF) (Sigma-Aldrich, 99.8%). Then, 40 ml of the PbI 2 solution was rotated at a speed of 500 to 5,000 rpm for 30 seconds on the substrate on which the first conductivity type charge transfer layer 121 was formed using a spin coating method to coat the inorganic layer. Then, the substrate coated with the inorganic layer was dried at 100° C. for 15 minutes.

다음으로 상기 무기물 층 상에 유기물 층을 코팅한다. 상기 유기물 층은 2-프로판올(Sigma-Aldrich, 99.5%)에서 0.01g/㎖ (CH(NH2)2)Br 용액을 이용하여 상기 무기물층 형성된 기판을 침지하였고, 그 다음 최대 3,000rpm에서 30초 동안 회전시킨 후 100℃에서 15분간 건조되었다.Next, an organic material layer is coated on the inorganic material layer. The organic layer was immersed in a 0.01 g/ml (CH(NH 2 ) 2 )Br solution in 2-propanol (Sigma-Aldrich, 99.5%), and then the substrate on which the inorganic layer was formed was immersed for 30 seconds at a maximum of 3,000 rpm. After rotating for 15 minutes at 100 ℃ was dried.

한편 본 발명에서의 페로브스카이트 흡수층(122)은 상기 용액 공정 이외에도, 스퍼터링이나 전자빔 등을 이용한 물리적 기상 증착 또는 화학적 기상 증착에 의해 형성된다. 이 때, 상기 페로브스카이트 흡수층은 단일 단계(Single step) 증착 또는 순차적 단계(sequential step) 증착 어느 것으로도 형성될 수 있으나, 단일 단계로는 균일한 박막 형태 제조의 어려움으로 인해 순차적 단계가 보다 바람직하다.Meanwhile, the perovskite absorption layer 122 in the present invention is formed by physical vapor deposition or chemical vapor deposition using sputtering or electron beam, in addition to the above solution process. At this time, the perovskite absorber layer may be formed by either single step deposition or sequential step deposition, but due to the difficulty of manufacturing a uniform thin film in a single step, the sequential step is more desirable.

상기와 같은 페로브스카이트 흡수층(122)을 형성한 후 이를 페로브스카이트 물질로 전환시키기 위해, 본 발명에서는 후열처리 공정을 수행한다. 상기 후열처리 공정은 상온~200의 온도 범위에서, 약 3시간 이내에서 수행된다. 후열처리 온도의 하한은 특별한 제한은 없으며, 200보다 높아질 경우 페로브스카이트 흡수층인 고분자 물질이 열적으로 퇴화될 수 있다. 또한 증착공정의 경우, 전구체 층끼리 반응하여 페로브스카이트 층을 형성하기 전에 각각의 전구체 층이 열분해 되거나 또는 열분해에 의한 조성 변화가 생길 수도 있다.After forming the perovskite absorption layer 122 as described above, in order to convert it into a perovskite material, a post-heat treatment process is performed in the present invention. The post-heat treatment process is performed within about 3 hours in a temperature range of room temperature to 200 °C. The lower limit of the post-heat treatment temperature is not particularly limited, and if it is higher than 200, the polymer material, which is the perovskite absorption layer, may be thermally degraded. In addition, in the case of the deposition process, each precursor layer may be thermally decomposed or a compositional change may occur due to thermal decomposition before the precursor layers react with each other to form the perovskite layer.

다음으로 도 14에서와 같이, 상기 페로브스카이트 흡수층(122) 위에는 제2 도전형 전하 수송층(123)을 형성한다. 앞서 설명한 바와 같이, 상기 제2 도전형 전하 수송층(123)은 제1 도전형 전하 수송층(121)과 반대 극성의 도전형을 가진다.Next, as shown in FIG. 14 , a second conductivity type charge transport layer 123 is formed on the perovskite absorption layer 122 . As described above, the second conductivity type charge transport layer 123 has a conductivity type of opposite polarity to that of the first conductivity type charge transport layer 121 .

이와 같이 상기 제2 도전형 전하 전달층(123)을 형성한 후에, 본 발명에서는 제2 전극(130)을 위한 전면 투명전극(125)를 형성한다(도 15).After forming the second conductivity type charge transfer layer 123 in this way, in the present invention, a front transparent electrode 125 for the second electrode 130 is formed (FIG. 15).

이때, 투명 전극층(125)은 페로브스카이트 태양전지(120)의 상면 전체에 형성되어, 페로브스카이트 태양전지(120)에서 생성된 전하를 포집하는 역할을 한다. 이러한 투명 전극층(125)은 다양한 투명 전도성 소재로서 구현될 수 있다. 즉, 투명 전도성 소재로는, 중간층(114)의 투명 전도성 소재와 동일한 것이 이용될 수 있다.At this time, the transparent electrode layer 125 is formed on the entire upper surface of the perovskite solar cell 120 and serves to collect electric charges generated in the perovskite solar cell 120 . The transparent electrode layer 125 may be implemented with various transparent conductive materials. That is, as the transparent conductive material, the same material as that of the intermediate layer 114 may be used.

이 때, 제2 전극(130)의 그리드 전극(126)은 전면 투명전극층(125) 상에 배치되며, 투명전극층(125) 중 일부 영역에 배치된다.At this time, the grid electrode 126 of the second electrode 130 is disposed on the front transparent electrode layer 125 and is disposed in a partial area of the transparent electrode layer 125 .

제2 전극(130)의 그리드 전극(126)은 유리 프릿을 포함하지 않는 제1 전극 페이스트를 선택적으로 도포한 후, 제2 온도에서 저온 소성하는 것에 의해 제조될 수 있다. 여기서, 이러한 제2 전극 페이스트는 금속 입자와 저온소성용 바인더인 유기물이 포함되어 있을 수 있으며, 제2 전극 페이스트에는 유리 프릿이 포함되지 않는다. 특히, 제2 온도는 250 이하, 보다 구체적으로는 100 ~ 200일 수 있다.The grid electrode 126 of the second electrode 130 may be manufactured by selectively applying a first electrode paste that does not include a glass frit and then firing at a low temperature at a second temperature. Here, the second electrode paste may include metal particles and an organic material that is a binder for low-temperature firing, and the second electrode paste does not include a glass frit. In particular, the second temperature may be 250 or less, more specifically 100 to 200.

앞에서 살펴본 바와 같이, 상기 제1 전극(140)의 그리드 전극(116)과 상기 제2 전극(130)의 그리드 전극(126)은 제2 전극(130)의 그리드 전극(126)을 형성할 때 동시에 형성될 수도 혹은 제1 전극(140)의 그리드 전극(116)을 형성한 후 페로브스카이트 태양전지 형성 후 제2 전극(130)을 형성할 수도 있다. 한편 제1 전극(140)의 그리드 전극(116)과 상기 제2 전극(130)의 그리드 전극(126)이 동시에 형성된다면, 상기 제1 전극(140)의 그리드 전극(116)과 상기 제2 전극(130)의 그리드 전극(126)은 모두 250℃ 이하의 저온 소성 공정으로 형성된다.As described above, the grid electrode 116 of the first electrode 140 and the grid electrode 126 of the second electrode 130 form the grid electrode 126 of the second electrode 130 at the same time. Alternatively, the second electrode 130 may be formed after forming the perovskite solar cell after forming the grid electrode 116 of the first electrode 140 . Meanwhile, if the grid electrode 116 of the first electrode 140 and the grid electrode 126 of the second electrode 130 are formed at the same time, the grid electrode 116 of the first electrode 140 and the second electrode All of the grid electrodes 126 of (130) are formed by a low-temperature firing process of 250°C or less.

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.As described above, the present invention has been described with reference to the drawings illustrated, but the present invention is not limited by the embodiments and drawings disclosed herein, and various modifications are made by those skilled in the art within the scope of the technical idea of the present invention. It is obvious that variations can be made. In addition, although the operation and effect according to the configuration of the present invention have not been explicitly described and described while describing the embodiments of the present invention above, it is natural that the effects predictable by the corresponding configuration should also be recognized.

Claims (14)

제1 태양전지;
상기 제1 태양전지 상에 위치하는 제2 태양전지;
상기 제1 태양전지와 제2 태양전지 사이에 위치하는 중간층;을 포함하며,
상기 중간층은 전기 전도성 소재로 구성된 제1 패턴들;
상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들;
을 포함하고,
상기 제1 패턴들과 상기 제2 패턴들은 상호 교번적으로 위치하는 것을 특징으로 하는 텐덤 태양전지.
a first solar cell;
a second solar cell positioned on the first solar cell;
Including; an intermediate layer positioned between the first solar cell and the second solar cell,
The intermediate layer includes first patterns made of an electrically conductive material;
second patterns disposed between the first patterns and made of a dielectric material (high K);
including,
The tandem solar cell, characterized in that the first patterns and the second patterns are located alternately.
제1항에 있어서,
상기 전기 전도성 소재는 투명 전도성 산화물, 탄소질 전도성 소재, 또는금속성 소재인 것;
을 특징으로 하는 텐덤 태양전지.
According to claim 1,
The electrically conductive material is a transparent conductive oxide, a carbonaceous conductive material, or a metallic material;
A tandem solar cell characterized by
제1항에 있어서,
상기 유전체는 ZrO2, HfO2, Y2O3 중 하나 이상인 것;
을 특징으로 하는 텐덤 태양전지.
According to claim 1,
The dielectric is one or more of ZrO 2 , HfO 2 , Y 2 O 3 ;
A tandem solar cell characterized by
삭제delete 제1항에 있어서,
상기 중간층의 두께는 10 내지 40 ㎚인 것;
을 특징으로 하는 텐덤 태양전지.
According to claim 1,
The thickness of the intermediate layer is 10 to 40 ㎚;
A tandem solar cell characterized by
제1 태양전지;
상기 제1 태양전지 상에 위치하는 제2 태양전지;
상기 제1 태양전지와 제2 태양전지 사이에 위치하는 중간층;을 포함하며,
상기 중간층은 전기 전도성 소재로 구성된 제1 패턴들;
상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들;
을 포함하고,
상기 제1 패턴들과 제2 패턴들의 면적 비는 30:70 내지 70:30인 것;
을 특징으로 하는 텐덤 태양전지.
a first solar cell;
a second solar cell positioned on the first solar cell;
Including; an intermediate layer positioned between the first solar cell and the second solar cell,
The intermediate layer includes first patterns made of an electrically conductive material;
second patterns disposed between the first patterns and made of a dielectric material (high K);
including,
an area ratio of the first patterns and the second patterns is 30:70 to 70:30;
A tandem solar cell characterized by
제1 태양전지;
상기 제1 태양전지 상에 위치하는 제2 태양전지;
상기 제1 태양전지와 제2 태양전지 사이에 위치하는 중간층;을 포함하며,
상기 중간층은 전기 전도성 소재로 구성된 제1 패턴들;
상기 제1 패턴들 사이에 위치하며 유전체(high K)로 구성된 제2 패턴들;
을 포함하고,
상기 제1 패턴들과 제2 패턴들의 평균 폭은 10~300㎛ 이내인 것;
을 특징으로 하는 텐덤 태양전지.
a first solar cell;
a second solar cell positioned on the first solar cell;
Including; an intermediate layer positioned between the first solar cell and the second solar cell,
The intermediate layer includes first patterns made of an electrically conductive material;
second patterns disposed between the first patterns and made of a dielectric material (high K);
including,
The average width of the first patterns and the second patterns is within 10 ~ 300㎛;
A tandem solar cell characterized by
제1항에 있어서,
상기 제1 태양전지의 밴드갭보다 제2 태양전지의 밴드갭이 더 큰 것;
을 특징으로 하는 텐덤 태양전지.
According to claim 1,
a bandgap of the second solar cell larger than that of the first solar cell;
A tandem solar cell characterized by
제1항에 있어서,
상기 제1 태양전지는 기판;
상기 기판 상의 제1 면에 위치하는 제1 도전형층;
상기 기판 상의 제2 면에 위치하는 제2 도전형층;
을 포함하는 것을 특징으로 하는 텐덤 태양전지.
According to claim 1,
The first solar cell may include a substrate;
a first conductive layer positioned on a first surface of the substrate;
a second conductive layer positioned on a second surface of the substrate;
A tandem solar cell comprising a.
제9항에 있어서,
상기 제1 태양전지는 상기 기판과 상기 제1 도전형층 사이에 위치하는 제1 패시베이션막;
상기 제1 태양전지는 상기 기판과 상기 제2 도전형층 사이에 위치하는 제2 패시베이션막;
을 포함하는 것을 특징으로 하는 텐덤 태양전지.
According to claim 9,
The first solar cell may include a first passivation layer positioned between the substrate and the first conductive layer;
The first solar cell may include a second passivation layer positioned between the substrate and the second conductive layer;
A tandem solar cell comprising a.
제9항에 있어서,
상기 기판과 상기 제1 도전형층은 동일한 도전형을 가지는 것;
을 특징으로 하는 텐덤 태양전지.
According to claim 9,
that the substrate and the first conductivity type layer have the same conductivity type;
A tandem solar cell characterized by
제9항에 있어서,
상기 기판과 상기 제2 도전형층은 동일한 도전형을 가지는 것;
을 특징으로 하는 텐덤 태양전지.
According to claim 9,
The substrate and the second conductivity type layer have the same conductivity type;
A tandem solar cell characterized by
제1항에 있어서,
상기 제2 태양전지는, 제1 도전형 전하수송층;
상기 제1 도전형 전하수송층 상에 위치하는 페로브스카이트 흡수층;
상기 페로브스카이트 흡수층 상에 위치하는 제2 도전형 전하수송층;
을 포함하는 것을 특징으로 하는 텐덤 태양전지.
According to claim 1,
The second solar cell may include a first conductivity type charge transport layer;
a perovskite absorption layer positioned on the first conductivity type charge transport layer;
a second conductivity-type charge transport layer positioned on the perovskite absorption layer;
A tandem solar cell comprising a.
제13항에 있어서,
상기 페로브스카이트 흡수층은 FA1- xCsxPbBryI3 -y을 포함하는 것;
을 특징으로 하는 텐덤 태양전지.
(단, 여기서 0 ≤ x ≤ 1, 0 ≤ y ≤ 3 이다)
According to claim 13,
The perovskite absorbing layer includes FA 1- x Cs x PbBr y I 3 -y ;
A tandem solar cell characterized by
(However, 0 ≤ x ≤ 1, 0 ≤ y ≤ 3)
KR1020170149160A 2017-11-10 2017-11-10 Tandem solar cell KR102531881B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170149160A KR102531881B1 (en) 2017-11-10 2017-11-10 Tandem solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170149160A KR102531881B1 (en) 2017-11-10 2017-11-10 Tandem solar cell

Publications (2)

Publication Number Publication Date
KR20190053374A KR20190053374A (en) 2019-05-20
KR102531881B1 true KR102531881B1 (en) 2023-05-16

Family

ID=66678751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170149160A KR102531881B1 (en) 2017-11-10 2017-11-10 Tandem solar cell

Country Status (1)

Country Link
KR (1) KR102531881B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378184B1 (en) 2019-11-13 2022-03-23 고려대학교 산학협력단 Solar cell and solar cell module comprising the same
KR102359102B1 (en) * 2019-11-29 2022-02-04 성균관대학교산학협력단 Heterojunction solarcell and method of fabricating thereof
KR20210112160A (en) * 2020-03-04 2021-09-14 엘지전자 주식회사 Solar cell and method for manufacturing the same
US20220059294A1 (en) * 2020-08-21 2022-02-24 Solaria Corporation Photovoltaic structure and method of fabrication
KR102483918B1 (en) * 2020-08-26 2022-12-30 성균관대학교산학협력단 Method of fabricating bifacial tandem silicon solarcell comprising openings
WO2022102128A1 (en) * 2020-11-16 2022-05-19 株式会社 東芝 Multilayer junction-type photoelectric conversion element and method for manufacturing same
WO2023097365A1 (en) * 2021-12-01 2023-06-08 Australian National University Tandem photovoltaic cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011086715A (en) * 2009-10-14 2011-04-28 Teijin Dupont Films Japan Ltd Electrode for organic solar cell
WO2011158724A1 (en) 2010-06-18 2011-12-22 株式会社カネカ Thin-film solar cell
JP5280441B2 (en) 2008-06-06 2013-09-04 株式会社アルバック Deposition equipment
CN106058054A (en) * 2016-07-13 2016-10-26 苏州协鑫集成科技工业应用研究院有限公司 Tandem solar cell and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089587B1 (en) * 2010-03-26 2011-12-05 광주과학기술원 Tandem solar cell and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5280441B2 (en) 2008-06-06 2013-09-04 株式会社アルバック Deposition equipment
JP2011086715A (en) * 2009-10-14 2011-04-28 Teijin Dupont Films Japan Ltd Electrode for organic solar cell
WO2011158724A1 (en) 2010-06-18 2011-12-22 株式会社カネカ Thin-film solar cell
CN106058054A (en) * 2016-07-13 2016-10-26 苏州协鑫集成科技工业应用研究院有限公司 Tandem solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
KR20190053374A (en) 2019-05-20

Similar Documents

Publication Publication Date Title
KR102531881B1 (en) Tandem solar cell
KR102595057B1 (en) Mexine-strained hybrid photoconverter
KR102570856B1 (en) Perovskite solar cell and tandem solar cell including the same
US10535791B2 (en) 2-terminal metal halide semiconductor/C-silicon multijunction solar cell with tunnel junction
US11251324B2 (en) Method for manufacturing perovskite silicon tandem solar cell
CN110600614B (en) Tunneling junction structure of perovskite/perovskite two-end laminated solar cell
KR102525426B1 (en) Method of manufacturing solar cell
KR102564282B1 (en) Tandem solar cell and method for manufacturing thereof
US11616160B2 (en) Tandem solar cell
KR102541127B1 (en) Tandem solar cell and manufacturing method the same
KR20190089394A (en) Solar cell
JP2024513065A (en) Perovskite solar cells and tandem solar cells containing the same
KR102541137B1 (en) Tandem solar cell and manufacturing method the same
KR20180063866A (en) Tandem solar cell and method of manufacturing thereof
KR102586115B1 (en) Bifacial silicon solar cell
KR102591913B1 (en) Solar cell
KR102474480B1 (en) Method of manufacturing solar cell
KR102600452B1 (en) Solar cell
KR102218417B1 (en) Silicon solar cell including a carrier seletive thin layer and method of manufacturing the same
KR20200036780A (en) Solar cell and method for manufacturing the same
KR102628290B1 (en) Tandem solar cell and manufacturing method thereof
KR102667799B1 (en) Solar cell and method for manufacturing the same
KR20230070706A (en) Tandem solar cell
US20230345743A1 (en) Multilayer junction photoelectric conversion element and method for manufacturing the same
US20120325318A1 (en) Solar cell and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant