KR102526076B1 - Hole filling method of circuit board using different species metal - Google Patents

Hole filling method of circuit board using different species metal Download PDF

Info

Publication number
KR102526076B1
KR102526076B1 KR1020210126940A KR20210126940A KR102526076B1 KR 102526076 B1 KR102526076 B1 KR 102526076B1 KR 1020210126940 A KR1020210126940 A KR 1020210126940A KR 20210126940 A KR20210126940 A KR 20210126940A KR 102526076 B1 KR102526076 B1 KR 102526076B1
Authority
KR
South Korea
Prior art keywords
metal
substrate
forming
filling
hole
Prior art date
Application number
KR1020210126940A
Other languages
Korean (ko)
Other versions
KR20220053469A (en
Inventor
성 욱 전
정보묵
김대근
Original Assignee
와이엠티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 와이엠티 주식회사 filed Critical 와이엠티 주식회사
Publication of KR20220053469A publication Critical patent/KR20220053469A/en
Application granted granted Critical
Publication of KR102526076B1 publication Critical patent/KR102526076B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 기판에 관통홀을 형성하는 단계; 상기 관통홀에 무전해 도금부를 형성하는 단계; 상기 무전해 도금부에 제1 금속을 함유하는 브릿지 전해 도금부를 형성하는 단계; 및 상기 브릿지 전해 도금부가 형성된 기판에 제2 금속을 함유하는 충진부를 형성하는 단계를 포함하고, 상기 제1 금속의 융점이 상기 제2 금속의 융점보다 높은 것인 회로기판의 관통홀 충진 방법에 관한 것이다.The present invention comprises the steps of forming a through hole in a substrate; forming an electroless plating part in the through hole; forming a bridge electrolytic plating portion containing a first metal in the electroless plating portion; and forming a filling part containing a second metal on the substrate on which the bridge electroplating part is formed, wherein the melting point of the first metal is higher than the melting point of the second metal. will be.

Description

이종 금속을 이용한 회로기판의 관통홀 충진 방법{Hole filling method of circuit board using different species metal}Hole filling method of circuit board using different species metal}

본 발명은 기판의 서로 다른 면에 구비되는 회로들을 전기적으로 연결시키기 위하여 관통홀 내부에 전도성 물질을 충진하는 회로기판의 관통홀 충진 방법에 관한 것이다.The present invention relates to a method of filling a through hole in a circuit board by filling a conductive material into the through hole to electrically connect circuits provided on different surfaces of the board.

모바일 단말기, 디스플레이 소자와 같은 전자기기에는 소정의 회로를 집적시킨 형태의 회로기판이 널리 이용된다. 상기 회로기판은 인쇄 기술, 도금 기술, 에칭 기술 등을 이용하여 절연성 기판에 회로패턴을 형성한 기판이다. 이러한 회로기판은 회로패턴의 형성 구조에 따라 단면 인쇄회로기판, 양면 인쇄회로기판, 다층 인쇄회로기판 등으로 나누어진다. 상기 양면 인쇄회로기판과 다층 인쇄회로기판은 기판의 서로 다른 면에 형성된 회로패턴을 연결하기 위하여 CNC 드릴 또는 레이저 드릴을 이용하여 형성된 관통홀(쓰루 홀(though-hole) 또는 비아 홀(via hole))이 전도성 물질로 충진되어 있다.BACKGROUND OF THE INVENTION [0002] In electronic devices such as mobile terminals and display devices, circuit boards in which predetermined circuits are integrated are widely used. The circuit board is a board on which a circuit pattern is formed on an insulating substrate using a printing technique, a plating technique, an etching technique, or the like. Such a circuit board is divided into a single-sided printed circuit board, a double-sided printed circuit board, a multi-layer printed circuit board, etc. according to the formation structure of the circuit pattern. The double-sided printed circuit board and the multilayer printed circuit board are through-holes (though-holes or via holes) formed using a CNC drill or laser drill to connect circuit patterns formed on different sides of the board ) is filled with a conductive material.

상기 관통홀을 전도성 물질로 충진하는 하나의 방법으로는 스택 비아(stack via) 구조를 적용하여 충진하는 방법을 들 수 있다. 그러나 상기 방법은 관통홀을 충진하고 빌드업 공정을 진행하는 과정에서 관통홀의 상하부가 완전히 충진되지 못하는 문제점이 있었다. 또한 관통홀 간의 위치를 제어하여 빌드업을 해야 하기 때문에 공정 과정이 까다로운 문제점도 있었다.One method of filling the through hole with a conductive material may be a method of filling the through hole by applying a stack via structure. However, the method has a problem in that the upper and lower portions of the through-hole are not completely filled in the process of filling the through-hole and proceeding with the build-up process. In addition, there was a problem in that the process process was difficult because the build-up had to be performed by controlling the position between the through-holes.

상기 관통홀을 전도성 물질로 충진하는 다른 하나의 방법으로는 무전해 도금액으로 관통홀 내부 표면에 무전해 도금층을 형성한 후, 전해 도금액으로 무전해 도금층에 전해 충진도금을 수행하는 방법을 들 수 있다. 그러나 이러한 방법은 무전해 도금액과 전해 도금액을 각각 준비하여야 하고, 무전해 도금과 전해 도금이 각각 이루어져야 함에 따라 공정 효율이 떨어지고 고비용이 소비되는 문제점이 있었다. 또한 전해 충진도금 시 상당히 많은 시간이 소비되는 문제점도 있었다.Another method of filling the through hole with a conductive material is a method of forming an electroless plating layer on the inner surface of the through hole with an electroless plating solution and then performing electrolytic filling plating on the electroless plating layer with an electroless plating solution. . However, this method has a problem in that process efficiency is reduced and high cost is consumed as the electroless plating solution and the electrolytic plating solution must be prepared respectively, and the electroless plating and electrolytic plating must be performed respectively. In addition, there was a problem in that a considerable amount of time was consumed during electrolytic fill plating.

대한민국 등록특허 제10-1418034호Republic of Korea Patent No. 10-1418034

본 발명은 회로기판의 관통홀 충진 공정의 효율을 높일 수 있는 관통홀 충진 방법을 제공하고자 한다.An object of the present invention is to provide a through-hole filling method capable of increasing the efficiency of a through-hole filling process of a circuit board.

상기 과제를 해결하기 위해 본 발명은, 기판에 관통홀을 형성하는 단계; 상기 관통홀에 무전해 도금부를 형성하는 단계; 상기 무전해 도금부에 제1 금속을 함유하는 브릿지 전해 도금부를 형성하는 단계; 및 상기 브릿지 전해 도금부가 형성된 기판에 제2 금속을 함유하는 충진부를 형성하는 단계를 포함하고, 상기 제1 금속의 융점이 상기 제2 금속의 융점보다 높은 것인 회로기판의 관통홀 충진 방법을 제공한다.The present invention in order to solve the above problems, forming a through hole in the substrate; forming an electroless plating part in the through hole; forming a bridge electrolytic plating portion containing a first metal in the electroless plating portion; and forming a filling part containing a second metal on the substrate on which the bridge electroplating part is formed, wherein the melting point of the first metal is higher than the melting point of the second metal. do.

상기 충진부를 형성하는 단계는, 상기 제2 금속을 함유하는 도금액에 상기 브릿지 전해 도금부가 형성된 기판을 투입하여 전해 도금하는 단계; 및 상기 전해 도금이 이루어진 기판을 진공 챔버에 투입하여 가열용융(reflow)하는 단계를 포함할 수 있다.The forming of the filling part may include electrolytically plating the substrate on which the bridge electroplating part is formed in a plating solution containing the second metal; and putting the electroplated substrate into a vacuum chamber to reflow it.

상기 충진부를 형성하는 단계는, 상기 제2 금속을 함유하는 금속 분말을 상기 브릿지 전해 도금부가 형성된 기판에 분사하여 금속 분말을 도포하는 단계; 및 상기 금속 분말이 도포된 기판을 열처리하는 단계를 포함할 수 있다.The forming of the filling part may include applying the metal powder by spraying the metal powder containing the second metal onto the substrate on which the bridge electrolytic plating part is formed; and heat-treating the substrate coated with the metal powder.

상기 충진부를 형성하는 단계는, 상기 제2 금속을 함유하는 전도성 페이스트를 상기 브릿지 전해 도금부가 형성된 기판에 도포하는 단계; 및 상기 전도성 페이스트가 도포된 기판을 열처리하는 단계를 포함할 수 있다.The forming of the filling part may include applying a conductive paste containing the second metal to the substrate on which the bridge electroplating part is formed; and heat-treating the substrate coated with the conductive paste.

상기 제2 금속은 융점이 1000 ℃ 이하인 저융점 금속일 수 있다.The second metal may be a low melting point metal having a melting point of 1000 °C or less.

상기 제2 금속은 주석, 비스무스, 알루미늄, 아연, 은 및 구리로 이루어진 군에서 선택되는 1종 이상일 수 있다.The second metal may be at least one selected from the group consisting of tin, bismuth, aluminum, zinc, silver, and copper.

본 발명은 관통홀 내부의 일부 영역이 브릿지(연결)되도록 무전해 도금과 전해 도금을 수행한 후 저융점 금속 및/또는 이의 합금으로 충진하는 간단한 과정으로 회로기판의 관통홀을 충진하기 때문에 관통홀 충진 공정의 효율을 향상시킬 수 있다.Since the present invention fills the through-holes of the circuit board through a simple process of performing electroless plating and electrolytic plating so that some areas inside the through-holes are bridged (connected), and then filled with a low melting point metal and/or alloy thereof. The efficiency of the filling process can be improved.

도 1은 본 발명의 일 실시예에 따른 회로기판의 관통홀 충진 과정을 나타낸 것이다.
도 2 및 도 3은 본 발명의 실험예 2를 설명하기 위한 광학 현미경 이미지이다.
1 illustrates a through-hole filling process of a circuit board according to an embodiment of the present invention.
2 and 3 are optical microscope images for explaining Experimental Example 2 of the present invention.

본 발명의 설명 및 청구범위에서 사용된 용어나 단어는, 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.The terms or words used in the description and claims of the present invention should not be construed as being limited to ordinary or dictionary meanings, and the inventors use the concept of terms appropriately to describe their invention in the best way. Based on the principle that it can be defined, it should be interpreted as meaning and concept consistent with the technical spirit of the present invention.

본 발명은, 무전해 도금과 전해 도금을 통해 회로기판의 관통홀을 충진함에 따라 관통홀 충진에 장시간이 소비되었던 종래기술의 문제점을 해결하기 위해 도출된 회로기판의 관통홀 충진 방법에 관한 것으로, 관통홀 충진 시 이종 금속을 적용하여 관통홀 충진에 소비되는 시간을 단축한 것을 특징으로 한다. 구체적으로 본 발명에 따른 회로기판의 관통홀 충진 방법은, 기판에 관통홀을 형성하는 단계; 상기 관통홀에 무전해 도금부를 형성하는 단계; 상기 무전해 도금부에 제1 금속을 함유하는 브릿지 전해 도금부를 형성하는 단계; 및 상기 브릿지 전해 도금부가 형성된 기판에 제2 금속을 함유하는 충진부를 형성하는 단계를 포함하는데, 이에 대해 도 1을 참조하여 구체적으로 설명하면 다음과 같다.The present invention relates to a method for filling through-holes in a circuit board, which was derived to solve the problems of the prior art in which a long time was consumed in filling the through-holes as the through-holes of the circuit board were filled through electroless plating and electrolytic plating. It is characterized in that the time consumed for filling the through-hole is reduced by applying a different metal when filling the through-hole. Specifically, a method of filling a through hole in a circuit board according to the present invention includes forming a through hole in a board; forming an electroless plating part in the through hole; forming a bridge electrolytic plating portion containing a first metal in the electroless plating portion; and forming a filling part containing a second metal on the substrate on which the bridge electroplating part is formed, which will be described in detail with reference to FIG. 1 .

상기 기판에 관통홀(H)을 형성하는 단계(도 1의 (a))는 CNC 드릴 또는 레이저 드릴을 이용하여 이루어질 수 있다. 상기 기판은 통상적으로 공지된 것이라면 특별히 한정되지 않으며, 구체적으로는 플라스틱 기판, 유리 기판, 또는 세라믹 기판일 수 있다.Forming the through hole H in the substrate (FIG. 1(a)) may be performed using a CNC drill or a laser drill. The substrate is not particularly limited as long as it is commonly known, and specifically may be a plastic substrate, a glass substrate, or a ceramic substrate.

상기 관통홀(H)에 무전해 도금부(10)를 형성하는 단계(도 1의 (b))는 무전해 도금액을 이용한 무전해 도금으로 이루어질 수 있다. 상기 무전해 도금은 관통홀(H) 내부 표면(전면) 및 기판의 표면에 균일 전착성이 확보되도록 하기 위해 수행되는 것이다. 상기 무전해 도금액은 특별히 한정되지 않으나, 구리 이온 공급원, 착화제, 환원제, pH 조절제 및 첨가제를 포함하는 것일 수 있다.Forming the electroless plating portion 10 in the through hole H (FIG. 1(b)) may be performed by electroless plating using an electroless plating solution. The electroless plating is performed to secure throwing power on the inner surface (front surface) of the through hole H and the surface of the substrate. The electroless plating solution is not particularly limited, but may include a copper ion source, a complexing agent, a reducing agent, a pH adjusting agent, and an additive.

상기 구리 이온 공급원는 황산구리일 수 있다. 상기 착화제는 알카리 도금액의 안정화를 위한 것으로, EDTA일 수 있다. 상기 환원제는 포르말린 또는 붕수소화소다 등일 수 있다. 상기 pH 조절제는 산화 반응에 필요한 OH를 공급하기 위한 것으로, 수산화나트륨, 수산화칼륨 등일 수 있다. 상기 첨가제는 에틸렌디아민테트라아세트산, 히드록시에틸에틸렌트리아세트산, 시클로헥산디아민테트라아세트산, 디에틸렌트리아민펜타아세트산, 테트라키스(2-히드록시프로필)에틸디아민 등일 수 있다.The copper ion source may be copper sulfate. The complexing agent is for stabilizing the alkali plating solution and may be EDTA. The reducing agent may be formalin or sodium borohydride. The pH adjusting agent is for supplying OH required for the oxidation reaction, and may be sodium hydroxide, potassium hydroxide, and the like. The additive may be ethylenediaminetetraacetic acid, hydroxyethylethylenetriacetic acid, cyclohexanediaminetetraacetic acid, diethylenetriaminepentaacetic acid, tetrakis(2-hydroxypropyl)ethyldiamine, and the like.

상기 무전해 도금은 pH 11-14 및 20~60 ℃ 온도에서 10 ㎛/hr의 도금 속도로 이루어질 수 있다.The electroless plating may be performed at a plating rate of 10 μm/hr at a pH of 11-14 and a temperature of 20 to 60 °C.

상기 무전해 도금부(10)에 제1 금속을 함유하는 브릿지 전해 도금부(20)를 형성하는 단계(도 1의 (c))는 제1 금속을 함유하는 전해 도금액을 이용한 전해 도금으로 이루어질 수 있다. 상기 전해 도금은 무전해 도금부(10)가 형성된 관통홀(H) 내부의 일부 영역을 서로 연결시키는 브릿지가 형성되도록 하는 것이다. 상기 전해 도금액은 특별히 한정되지 않으나, 황산, 황산구리, 염소, 광택제, 캐리어 및 레벨러를 포함하는 것일 수 있다. 이러한 전해 도금액을 사용함에 따라 브릿지 전해 도금부(20)에 함유된 제1 금속은 구리일 수 있다.Forming the bridge electrolytic plating part 20 containing the first metal in the electroless plating part 10 (FIG. 1(c)) may be performed by electrolytic plating using an electrolytic plating solution containing the first metal. there is. The electrolytic plating is to form a bridge connecting some areas inside the through hole H in which the electroless plating portion 10 is formed. The electrolytic plating solution is not particularly limited, but may include sulfuric acid, copper sulfate, chlorine, a brightener, a carrier and a leveler. As such an electroplating solution is used, the first metal contained in the bridge electroplating part 20 may be copper.

상기 광택제는 (O-에틸디티오카보네이토)-S-(3-설포프로필)-에스테르, 3- [(아미노-이미노메틸)-티올]-1-프로판 술폰산, 3-(벤조티아졸-2-머캅토)-프로필 술폰산, 소디움 비스-(술포프로필)-디설파이드, N,N-디메틸 디티오카바마일 프로필 술폰산, 3,3-티오비스(1-프로판 술폰산), 2-히드록시-3-[트리스(히드록시메틸)메틸아미노]-1-프로판 술폰산, 소디움 2,3-디머캡토프로판 술폰산, 3-머캅토-1-프로판 술폰산, 5,5'-디티오비스(2-니트로 벤조산), DL-시스테인, 4-머캅토-벤젠 술폰산 및 5-머캅토-1H-테트라졸-1-메탄 술폰산으로 이루어진 군에서 선택되는 1종 이상일 수 있다.The brightener is (O-ethyldithiocarbonato)-S-(3-sulfopropyl)-ester, 3-[(amino-iminomethyl)-thiol]-1-propanesulfonic acid, 3-(benzothiazole- 2-Mercapto)-propylsulfonic acid, sodium bis-(sulfopropyl)-disulfide, N,N-dimethyl dithiocarbamile propylsulfonic acid, 3,3-thiobis(1-propanesulfonic acid), 2-hydroxy-3 -[tris(hydroxymethyl)methylamino]-1-propanesulfonic acid, sodium 2,3-dimercaptopropanesulfonic acid, 3-mercapto-1-propanesulfonic acid, 5,5'-dithiobis(2-nitrobenzoic acid) , DL-cysteine, 4-mercapto-benzene sulfonic acid, and 5-mercapto-1H-tetrazol-1-methane sulfonic acid may be at least one selected from the group consisting of.

상기 캐리어는 폴리옥시알킬렌글리콜, 카복시메틸셀룰로스, 옥탄디올 비스글리콜에테르, 올레산 폴리글리콜에스테르, 폴리에틸렌글리콜, 폴리에틸렌 글리콜디메틸에테르, 폴리에틸렌글리콜-블록-폴리프로필렌 글리콜-블록-폴리에틸렌글리콜, 폴리프로필렌글리콜, 폴리비닐알코올, 스테아릴알코올폴리글리콜에테르, 스테아린산폴리글리콜에스테르, 3-메틸-1-뷰타인-3-올, 3-메틸-펜텐-3-올, L-에틴닐사이클로헥사놀, 페닐프로피놀, 3-페닐-1-뷰타인-3-올, 프로파길알코올, 메틸뷰타이놀-에틸렌옥사이드, 2-메틸-4-클로로-3-뷰타인-2-올, 디메틸헥사인디올, 디메틸옥타인디올, 페닐뷰타이놀 및 1,4-부탄디올디글리시딜에테르로 이루어진 군에서 선택되는 1종 이상일 수 있다.The carrier is polyoxyalkylene glycol, carboxymethylcellulose, octanediol bisglycol ether, oleic acid polyglycol ester, polyethylene glycol, polyethylene glycol dimethyl ether, polyethylene glycol-block-polypropylene glycol-block-polyethylene glycol, polypropylene glycol, Polyvinyl alcohol, stearyl alcohol polyglycol ether, stearic acid polyglycol ester, 3-methyl-1-butyn-3-ol, 3-methyl-penten-3-ol, L-ethynylcyclohexanol, phenylpropynol , 3-phenyl-1-butyn-3-ol, propargyl alcohol, methylbutinol-ethylene oxide, 2-methyl-4-chloro-3-butyn-2-ol, dimethylhexanediol, dimethylocta It may be at least one selected from the group consisting of indiol, phenylbutinol, and 1,4-butanediol diglycidyl ether.

상기 레벨러는 질소, 산소, 황, 인 중 1종 이상을 포함하는 포화 헤테로 고리 화합물일 수 있다. 구체적으로 아지리딘, 옥시란, 티이란, 디아지리딘, 옥사지리딘, 디옥시란, 아제티딘, 옥세탄, 티에탄, 디아제티딘, 디옥세탄, 디티에탄, 피롤리딘, 티올란, 포스포란, 이미다졸리딘, 피라졸리딘, 옥사졸리딘, 이소옥사졸리딘, 티아졸리딘, 이소티아졸리딘, 디옥솔란, 디티올란, 피페리딘, 옥산, 티안, 포스피난, 피페라진, 모르폴린, 티오모르폴린, 디옥산, 디티안, 아제판, 호모피레라진, 아조칸, 옥소칸, 티오칸, 아조난, 옥소난 및 티오난으로 이루어진 군에서 선택되는 1종 이상일 수 있다.The leveler may be a saturated heterocyclic compound containing at least one of nitrogen, oxygen, sulfur, and phosphorus. Specifically, aziridine, oxirane, thiran, diaziridine, oxaziridine, dioxirane, azetidine, oxetane, thietane, diazetidine, dioxetane, dithietane, pyrrolidine, thiolane, phosphorane , imidazolidine, pyrazolidine, oxazolidine, isoxazolidine, thiazolidine, isothiazolidine, dioxolane, dithiolane, piperidine, oxane, thian, phosphinan, piperazine, morpholine , Thiomorpholine, dioxane, dithiane, azepane, homopyrerazine, azocan, oxocane, thiocane, azonan, may be one or more selected from the group consisting of oxonane and thionane.

상기 전해 도금액의 조성비는 황산 100 중량부를 기준으로 황산구리 200 내지 300 중량부, 캐리어 50 내지 150 중량부, 광택제 0.5 내지 5 중량부, 레벨러 1 내지 10 중량부일 수 있고, 염소는 전체 도금액 중량 대비 30 내지 120 ppm일 수 있다. 이때, 상기 염소는 희석된 염산을 도금액에 첨가하여 생성된 염소 이온을 의미할 수 있다.The composition ratio of the electrolytic plating solution may be 200 to 300 parts by weight of copper sulfate, 50 to 150 parts by weight of a carrier, 0.5 to 5 parts by weight of a brightener, and 1 to 10 parts by weight of a leveler based on 100 parts by weight of sulfuric acid, and chlorine is 30 to 10 parts by weight based on the total weight of the plating solution. It may be 120 ppm. In this case, the chlorine may refer to chlorine ions generated by adding diluted hydrochloric acid to the plating solution.

상기 브릿지 전해 도금부(20)가 형성된 기판에 제2 금속을 함유하는 충진부(30)를 형성하는 단계(도 1의 (d))는 브릿지 전해 도금부(20)를 제외한 관통홀(H) 영역이 충진되도록 하는 것이다. 이러한 충진부(30)의 형성은 제2 금속을 함유하는 도금액을 이용한 전해 도금 및 가열용융(reflow); 제2 금속을 함유하는 금속 분말의 용사(thermal spraying); 또는 제2 금속을 함유하는 전도성 페이스트(전도성 잉크)의 도포(프린팅)를 통해 이루어질 수 있다. 이러한 과정을 통해 충진부(30)를 형성함에 따라 관통홀 충진 시간을 크게 단축시키면서 충진 과정에서 보이드가 형성되는 것을 방지할 수 있다.The step of forming the filling part 30 containing the second metal on the substrate on which the bridge electroplating part 20 is formed (FIG. 1(d)) is the through hole H excluding the bridge electroplating part 20 to fill the area. Formation of the filling part 30 may be performed by electroplating and heating and melting (reflow) using a plating solution containing the second metal; thermal spraying of a metal powder containing a second metal; or through application (printing) of a conductive paste (conductive ink) containing a second metal. As the filling part 30 is formed through this process, it is possible to greatly reduce the filling time of the through hole and prevent the formation of voids during the filling process.

구체적으로 충진부(30)를 형성하는 단계는 제2 금속을 함유하는 도금액에 브릿지 전해 도금부(20)가 형성된 기판을 투입하여 전해 도금하는 단계; 및 전해 도금이 이루어진 기판을 진공 챔버에 투입하여 가열용융(reflow)하는 단계를 포함할 수 있다. 상기 제2 금속을 함유하는 도금액은 제2 금속을 함유하는 전해 도금액이라면 특별히 한정되지 않는다. 일례로 전해 도금액은 전해액, 제2 금속 이온 공급원, 광택제, 캐리어 및 레벨러를 포함하는 것일 수 있다. 상기 전해 도금은 20 내지 30 ℃에서 1 내지 5 ASD의 전류 밀도 인가 하에 1 내지 3 시간 동안 이루어질 수 있다. 상기 가열용융하는 단계는 제2 금속의 융점에 따라 그 조건(온도 및 시간)이 적절히 조절될 수 있다.In detail, the step of forming the filling part 30 includes electroplating by putting the substrate on which the bridge electroplating part 20 is formed into a plating solution containing the second metal; and putting the electroplated substrate into a vacuum chamber to reflow it. The plating solution containing the second metal is not particularly limited as long as it is an electrolytic plating solution containing the second metal. For example, the electrolytic plating solution may include an electrolyte solution, a second metal ion source, a brightener, a carrier, and a leveler. The electroplating may be performed at 20 to 30 °C for 1 to 3 hours under the application of a current density of 1 to 5 ASD. In the heating and melting step, the conditions (temperature and time) may be appropriately adjusted according to the melting point of the second metal.

또한 상기 충진부(30)를 형성하는 단계는 제2 금속을 함유하는 금속 분말을 브릿지 전해 도금부(20)가 형성된 기판에 분사하여 금속 분말을 도포하는 단계; 및 금속 분말이 도포된 기판을 열처리하는 단계를 포함할 수 있다. 상기 금속 분말의 도포는 통상적으로 공지된 분사 방법을 통해 이루어질 수 있으며, 금속 분말의 평균입경은 관통홀(H)의 직경에 따라 적절히 조절될 수 있다. 또한 상기 열처리하는 단계는 비활성 분위기 하에 이루어질 수 있으며, 그 조건(온도 및 시간)은 제2 금속의 융점에 따라 적절히 조절될 수 있다.In addition, the forming of the filling part 30 may include spraying a metal powder containing a second metal onto the substrate on which the bridge electroplating part 20 is formed to apply the metal powder; and heat-treating the substrate coated with the metal powder. The application of the metal powder may be performed through a commonly known spraying method, and the average particle diameter of the metal powder may be appropriately adjusted according to the diameter of the through hole (H). In addition, the heat treatment may be performed under an inert atmosphere, and the conditions (temperature and time) may be appropriately adjusted according to the melting point of the second metal.

또 상기 충진부(30)를 형성하는 단계는 제2 금속을 함유하는 전도성 페이스트를 브릿지 전해 도금부(20)가 형성된 기판에 도포하는 단계; 및 전도성 페이스트가 도포된 기판을 열처리하는 단계를 포함할 수 있다. 상기 전도성 페이스트는 제2 금속 이외에 통상적으로 공지된 성분(일례로, 바인더 수지, 용매, 분산제, 소포제, 계면활성제, 증점제, 습윤제, 착색제 등)을 포함할 수 있다. 상기 열처리하는 단계는 전도성 페이스트에 함유된 용매가 휘발되면서 제2 금속의 열확산이 이루어지도록 할 수 있는 조건으로 이루어질 수 있다.In addition, the forming of the filling part 30 may include applying a conductive paste containing a second metal to the substrate on which the bridge electroplating part 20 is formed; and heat-treating the substrate coated with the conductive paste. The conductive paste may include commonly known components (eg, a binder resin, a solvent, a dispersing agent, an antifoaming agent, a surfactant, a thickening agent, a wetting agent, a coloring agent, etc.) in addition to the second metal. The heat treatment may be performed under conditions capable of allowing thermal diffusion of the second metal while volatilizing a solvent contained in the conductive paste.

한편 상기 제2 금속은 제1 금속보다 융점이 낮은 금속이라면 특별히 한정되지 않을 수 있다. 이와 같이 제1 금속의 융점보다 낮은 융점을 갖는 제2 금속으로 충진부(30)를 형성할 경우, 브릿지 전해 도금부(20)가 무너지는 것을 방지하면서 열확산 원리를 통해 충진부(30)를 비교적 빠른 시간 내에 충진시킬 수 있다. 구체적으로 제2 금속은 융점이 1000 ℃ 이하(구체적으로 700 ℃ 이하, 보다 구체적으로 250 ℃ 이하)인 저융점 금속일 수 있다. 보다 구체적으로 제2 금속은 주석, 비스무스, 알루미늄, 아연, 은 및 구리로 이루어진 군에서 선택된 단일 금속이거나 이들이 혼합된 합금일 수 있다. 일례로, 제2 금속은 Sn(MP: 231.93 ℃), Sn-58Bi(MP: 139 ℃), Sn-Zn-Bi(MP: 198 ℃), 또는 Sn-Zn-Al일 수 있다.Meanwhile, the second metal may not be particularly limited as long as the melting point is lower than that of the first metal. In this way, when the filling part 30 is formed of a second metal having a melting point lower than that of the first metal, the filling part 30 is relatively formed through the thermal diffusion principle while preventing the bridge electroplating part 20 from collapsing. It can be filled in a short time. Specifically, the second metal may be a low melting point metal having a melting point of 1000 °C or less (specifically 700 °C or less, more specifically 250 °C or less). More specifically, the second metal may be a single metal selected from the group consisting of tin, bismuth, aluminum, zinc, silver, and copper, or a mixed alloy thereof. For example, the second metal may be Sn (MP: 231.93 °C), Sn-58Bi (MP: 139 °C), Sn-Zn-Bi (MP: 198 °C), or Sn-Zn-Al.

이와 같은 본 발명에 따른 회로기판의 관통홀 충진 방법은 두께가 200 ㎛ 이상(구체적으로 800 내지 1500 ㎛)인 기판에 형성된 관통홀을 비교적 단시간에 전도성 물질로 충진할 수 있다. 구체적으로 본 발명은 종래의 관통홀 충진 공정에 소비되는 시간을 10 내지 50 % 단축시킬 수 있다.According to the method of filling through-holes in a circuit board according to the present invention, through-holes formed in a substrate having a thickness of 200 μm or more (specifically, 800 to 1500 μm) can be filled with a conductive material in a relatively short time. Specifically, the present invention can reduce the time consumed in the conventional through-hole filling process by 10 to 50%.

이하, 실시예에 의하여 본 발명을 더욱 상세하게 설명하고자 한다. 그러나, 하기 실시예는 본 발명을 예시하기 위한 것으로 본 발명의 범주 및 기술사상 범위 내에서 다양한 변경 및 수정이 가능함은 통상의 기술자에게 있어서 명백한 것이며, 이들 만으로 본 발명의 범위가 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail by examples. However, the following examples are intended to illustrate the present invention, and it is obvious to those skilled in the art that various changes and modifications are possible within the scope and spirit of the present invention, and the scope of the present invention is not limited only to these.

[[ 실시예Example 1] One]

두께가 1000 ㎛인 에폭시 수지 기판을 레이저로 가공하여 직경 200 ㎛인 관통홀을 형성하였다. 다음, 황산구리, EDTA(착화제), 포르말린(환원제), 기타 첨가제(에틸렌디아민테트라아세트산, 가성소다)를 포함하는 무전해 구리 도금액으로 무전해 도금을 진행하여 관통홀 내부 및 기판의 표면에 무전해 도금부를 형성하였다. 이때, 무전해 도금은 pH 12 및 욕온(bath temperature) 65 ℃에서 이루어졌다. 이후 탈지 및 산세 과정을 거친 후 황산, 황산구리, (O-에틸디티오카보네이토)-S-(3-설포프로필)-에스테르(광택제), 폴리옥시알킬렌글리콜(캐리어), 아지리딘(레벨러) 및 염소 이온을 포함하는 전해 구리 도금액으로 전해 도금을 진행하여 관통홀 내부에 브릿지 전해 도금부를 형성하였다. 이때, 전해 도금은 27 ℃에서 2-4 ASD 전류 밀도 인가 하에 90 분 동안 이루어졌다. 다음, 주석 도금액(YMT사, Tinomat NFJ)으로 전해 도금을 진행한 후 진공 챔버에 투입하고 230 ℃에서 가열용융하여 충진부를 형성하였다. 이때, 주석 도금액의 전해 도금은 23 ℃에서 2 ASD 전류 밀도 인가 하에 2 시간 동안 이루어졌다.An epoxy resin substrate having a thickness of 1000 μm was laser processed to form a through hole having a diameter of 200 μm. Next, electroless plating is performed with an electroless copper plating solution containing copper sulfate, EDTA (complexing agent), formalin (reducing agent), and other additives (ethylenediaminetetraacetic acid, caustic soda), and electroless plating is performed on the inside of the through-hole and the surface of the substrate. A plating part was formed. At this time, electroless plating was performed at a pH of 12 and a bath temperature of 65 °C. After degreasing and pickling, sulfuric acid, copper sulfate, (O-ethyldithiocarbonato)-S-(3-sulfopropyl)-ester (brightener), polyoxyalkylene glycol (carrier), aziridine (leveler) And electroplating was performed with an electrolytic copper plating solution containing chlorine ions to form a bridge electrolytic plating part inside the through hole. At this time, electroplating was performed at 27 °C for 90 minutes under the application of 2-4 ASD current densities. Next, electroplating was performed with a tin plating solution (YMT, Inc., Tinomat NFJ), and then it was put into a vacuum chamber and heated and melted at 230 ° C. to form a filling part. At this time, the electrolytic plating of the tin plating solution was performed at 23° C. for 2 hours under the application of 2 ASD current density.

[[ 비교예comparative example 1] One]

주석 도금 및 가열용융하는 것인 아닌, 브릿지 전해 도금부 형성 시 사용된 전해 구리 도금액으로 전해 도금하여 충진부를 형성한 것을 제외하고는 실시예 1과 동일한 과정으로 관통홀을 충진하였다.The through-holes were filled in the same manner as in Example 1, except that the filling portion was formed by electrolytic plating with the electrolytic copper plating solution used in forming the bridge electrolytic plating portion, rather than tin plating and heat-melting.

[[ 실험예Experimental example 1] One]

실시예 1 및 비교예 1에서 관통홀을 충진하는데 소비되는 시간을 각각 측정하였으며, 그 결과를 하기 표 1에 나타내었다.The time consumed for filling the through-holes in Example 1 and Comparative Example 1 was measured, respectively, and the results are shown in Table 1 below.

구분division 무전해 도금부
형성 시간
electroless plating part
formation time
브릿지 전해 도금부
형성 시간
Bridge Electrolytic Plating
formation time
충진부
형성 시간
filling part
formation time
총 시간total time
실시예 1Example 1 10분10 minutes 90분90 minutes 120분120 minutes 220분220 minutes 비교예 1Comparative Example 1 10분10 minutes 90분90 minutes 500분500 minutes 600분600 minutes

상기 표 1을 참조하면, 본 발명에 따른 방법으로 관통홀을 충진한 실시예 1의 경우, 비교예 1에 비해 관통홀을 충진하는데 소비되는 시간이 1/3 정도 단축되는 것을 확인할 수 있었다.Referring to Table 1, in the case of Example 1 in which the through-holes were filled by the method according to the present invention, it was confirmed that the time required to fill the through-holes was reduced by about 1/3 compared to Comparative Example 1.

[[ 실험예Experimental example 2] 2]

실시예 1 및 비교예 1을 통해 관통홀이 충진된 기판을 절단한 후 에폭시 수지를 이용한 몰드 성형을 거쳐 단면 샘플을 제조하였다. 제조된 단면 샘플을 폴리싱하여 단면을 가공한 후 광학 현미경으로 단면을 확인하였으며, 그 결과를 도 2 및 도 3에 나타내었다.After cutting the substrates filled with through-holes through Example 1 and Comparative Example 1, cross-sectional samples were prepared through mold molding using an epoxy resin. After polishing the prepared cross-section sample and processing the cross-section, the cross-section was confirmed with an optical microscope, and the results are shown in FIGS. 2 and 3.

도 2 및 도 3을 참조하면, 본 발명에 따른 방법으로 관통홀을 충진한 실시예 1은 비교예 1에 비해 보이드 발생이 최소화된 상태로 관통홀이 충진된 것을 확인할 수 있었다.Referring to FIGS. 2 and 3 , it was confirmed that the through-holes of Example 1, in which the through-holes were filled by the method according to the present invention, were filled in a state in which voids were minimized compared to Comparative Example 1.

H: 관통홀
10: 무전해 도금부
20: 브릿지 전해 도금부
30: 충진부
H: through hole
10: electroless plating part
20: bridge electroplating part
30: filling part

Claims (6)

기판에 관통홀을 형성하는 단계;
상기 관통홀에 무전해 도금부를 형성하는 단계;
상기 무전해 도금부에 제1 금속을 함유하는 브릿지 전해 도금부를 형성하는 단계; 및
상기 브릿지 전해 도금부가 형성된 기판에 제2 금속을 함유하는 충진부를 형성하는 단계를 포함하고,
상기 제1 금속의 융점이 상기 제2 금속의 융점보다 높은 것이며,
상기 제2 금속은 상기 제1 금속과 이종 금속 또는 그 합금인 것인 회로기판의 관통홀 충진 방법.
Forming a through hole in a substrate;
forming an electroless plating part in the through hole;
forming a bridge electrolytic plating portion containing a first metal in the electroless plating portion; and
Forming a filling part containing a second metal in the substrate on which the bridge electroplating part is formed,
The melting point of the first metal is higher than the melting point of the second metal,
The second metal is a metal different from the first metal or an alloy thereof.
청구항 1에 있어서,
상기 충진부를 형성하는 단계는,
상기 제2 금속을 함유하는 도금액에 상기 브릿지 전해 도금부가 형성된 기판을 투입하여 전해 도금하는 단계; 및
상기 전해 도금이 이루어진 기판을 진공 챔버에 투입하여 가열용융(reflow)하는 단계를 포함하는 것인 회로기판의 관통홀 충진 방법.
The method of claim 1,
Forming the filling part,
electrolytically plating the substrate on which the bridge electroplating part is formed in a plating solution containing the second metal; and
The through-hole filling method of a circuit board comprising the step of heating and melting (reflowing) the substrate on which the electrolytic plating is made by putting it into a vacuum chamber.
청구항 1에 있어서,
상기 충진부를 형성하는 단계는,
상기 제2 금속을 함유하는 금속 분말을 상기 브릿지 전해 도금부가 형성된 기판에 분사하여 금속 분말을 도포하는 단계; 및
상기 금속 분말이 도포된 기판을 열처리하는 단계를 포함하는 것인 회로기판의 관통홀 충진 방법.
The method of claim 1,
Forming the filling part,
applying the metal powder by spraying the metal powder containing the second metal onto the substrate on which the bridge electroplating part is formed; and
The through-hole filling method of a circuit board comprising the step of heat-treating the substrate coated with the metal powder.
청구항 1에 있어서,
상기 충진부를 형성하는 단계는,
상기 제2 금속을 함유하는 전도성 페이스트를 상기 브릿지 전해 도금부가 형성된 기판에 도포하는 단계; 및
상기 전도성 페이스트가 도포된 기판을 열처리하는 단계를 포함하는 것인 회로기판의 관통홀 충진 방법.
The method of claim 1,
Forming the filling part,
applying a conductive paste containing the second metal to the substrate on which the bridge electrolytic plating portion is formed; and
A method of filling through-holes in a circuit board comprising the step of heat-treating the substrate coated with the conductive paste.
청구항 1에 있어서,
상기 제2 금속은 융점이 1000 ℃ 이하인 저융점 금속인 것인 회로기판의 관통홀 충진 방법.
The method of claim 1,
Wherein the second metal is a low melting point metal having a melting point of 1000 ° C or less.
청구항 1에 있어서,
상기 제2 금속은 주석, 비스무스, 알루미늄, 아연, 은 및 구리로 이루어진 군에서 선택되는 1종 이상인 것인 회로기판의 관통홀 충진 방법.
The method of claim 1,
Wherein the second metal is at least one selected from the group consisting of tin, bismuth, aluminum, zinc, silver and copper.
KR1020210126940A 2020-10-22 2021-09-27 Hole filling method of circuit board using different species metal KR102526076B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20200137555 2020-10-22
KR1020200137555 2020-10-22

Publications (2)

Publication Number Publication Date
KR20220053469A KR20220053469A (en) 2022-04-29
KR102526076B1 true KR102526076B1 (en) 2023-04-26

Family

ID=81428913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210126940A KR102526076B1 (en) 2020-10-22 2021-09-27 Hole filling method of circuit board using different species metal

Country Status (1)

Country Link
KR (1) KR102526076B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165265A (en) * 2012-01-13 2013-08-22 Zycube:Kk Through/embedded electrode structure and manufacturing method of the same
JP2015029027A (en) * 2013-07-31 2015-02-12 イビデン株式会社 Printed wiring board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101418034B1 (en) 2013-12-27 2014-08-06 (주)오알켐 Method for manufacturing multi layer pcb

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165265A (en) * 2012-01-13 2013-08-22 Zycube:Kk Through/embedded electrode structure and manufacturing method of the same
JP2015029027A (en) * 2013-07-31 2015-02-12 イビデン株式会社 Printed wiring board

Also Published As

Publication number Publication date
KR20220053469A (en) 2022-04-29

Similar Documents

Publication Publication Date Title
KR101222627B1 (en) Galvanic Process for Filling Through―Holes with Metals, in Particular of Printed Circuit Boards with Copper
US7582199B2 (en) Plating method
KR101335480B1 (en) Electrolytic method for filling holes and cavities with metals
EP1741804B1 (en) Electrolytic copper plating method
EP1300487B1 (en) Copper plating bath
EP1475463B2 (en) Reverse pulse plating method
KR101319863B1 (en) Tin electroplating solution and tin electroplating method
TWI410530B (en) Deposition of conductive polymer and metallization of non-conductive substrates
EP3045569B1 (en) Amino sulfonic acid based polymers for copper electroplating
KR20030048110A (en) Electrochemical co-deposition of metals for electronic device manufacture
KR20160024868A (en) Electroplating solution for tin or tin alloy, and use for same
CN105189827A (en) Method for depositing thick copper layers onto sintered materials
WO1986002389A1 (en) Bath and process for plating tin/lead alloys on composite substrates
KR102526076B1 (en) Hole filling method of circuit board using different species metal
KR102279855B1 (en) Through-hole filling method for circuit board and circuit board using the same
KR100553840B1 (en) Method for manufacturing thin copper film for printed circuit board
KR100442564B1 (en) Electrodeposited copper foil for PCB with barrier layer of Zn-Co-As alloy and surface treatment of the copper foil
KR100294394B1 (en) Electro-deposited copper foil for printing circuit board and method for manufacturing the same
KR20240008885A (en) Single-step electrolytic method for filling through holes in printed circuit boards and other substrates
KR101146740B1 (en) A TIN plating device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right