KR102524533B1 - Manufacturing method of organic light-emitting display apparatus - Google Patents

Manufacturing method of organic light-emitting display apparatus Download PDF

Info

Publication number
KR102524533B1
KR102524533B1 KR1020160032070A KR20160032070A KR102524533B1 KR 102524533 B1 KR102524533 B1 KR 102524533B1 KR 1020160032070 A KR1020160032070 A KR 1020160032070A KR 20160032070 A KR20160032070 A KR 20160032070A KR 102524533 B1 KR102524533 B1 KR 102524533B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
material layer
electrode
forming
width
Prior art date
Application number
KR1020160032070A
Other languages
Korean (ko)
Other versions
KR20170109113A (en
Inventor
조영진
최덕영
유광태
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160032070A priority Critical patent/KR102524533B1/en
Publication of KR20170109113A publication Critical patent/KR20170109113A/en
Application granted granted Critical
Publication of KR102524533B1 publication Critical patent/KR102524533B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Abstract

본 발명의 일 실시예는 기판 상에 활성층, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 덮는 절연물질층을 형성하는 단계; 상기 절연물질층을 패터닝하여 상기 소스전극 및 상기 드레인전극 중 어느 하나를 노출하는 비아홀을 형성하는 단계; 상기 비아홀을 통해 상기 박막트랜지스터와 연결된 도전성 물질층을 상기 절연물질층 상에 형성하는 단계; 포토마스크를 이용하여 상기 도전성 물질층 상에 제1감광패턴을 형성하는 단계; 상기 제1감광패턴을 마스크로 상기 도전성 물질층을 패터닝하여 화소전극을 형성하는 단계; 상기 제1감광패턴을 제거하는 단계; 상기 포토마스크를 이용하여 상기 화소전극의 상면을 노출시키며, 상기 화소전극의 에지를 덮는 제2감광패턴을 형성하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법을 제공한다.An embodiment of the present invention comprises forming a thin film transistor including an active layer, a gate electrode, a source electrode and a drain electrode on a substrate; forming an insulating material layer covering the thin film transistor; patterning the insulating material layer to form a via hole exposing one of the source electrode and the drain electrode; forming a conductive material layer connected to the thin film transistor through the via hole on the insulating material layer; forming a first photoresist pattern on the conductive material layer using a photomask; patterning the conductive material layer using the first photoresist pattern as a mask to form a pixel electrode; removing the first photoresist pattern; Exposing the upper surface of the pixel electrode using the photomask and forming a second photoresist pattern covering an edge of the pixel electrode;

Description

유기 발광 표시 장치의 제조 방법{Manufacturing method of organic light-emitting display apparatus}Manufacturing method of organic light-emitting display apparatus {Manufacturing method of organic light-emitting display apparatus}

본 발명의 실시예들은 유기 발광 표시 장치의 제조 방법에 관한 것으로 더 상세하게는 마크스 수를 줄여 제조 비용을 절감한 유기 발광 표시 장치의 제조방법에 관한 것이다.Embodiments of the present invention relate to a method of manufacturing an organic light emitting display device, and more particularly, to a method of manufacturing an organic light emitting display device in which manufacturing cost is reduced by reducing the number of marks.

유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(excited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.An organic light emitting display device includes an organic light emitting device including a hole injection electrode, an electron injection electrode, and an organic light emitting layer formed therebetween, wherein holes injected from the hole injection electrode and electrons injected from the electron injection electrode pass through the organic light emitting layer. A self-luminous display device in which light is generated while excitons generated by the coupling fall from an excited state to a ground state.

자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 시야각, 콘트라스트(contrast), 응답 속도 등의 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비전(TV)에 이르기까지 응용 범위가 확대되고 있다.Organic light emitting display, which is a self-emissive display device, does not require a separate light source, so it can be driven with low voltage, can be configured in a lightweight and thin shape, and has excellent characteristics such as viewing angle, contrast, and response speed, so it is an MP3 player. The range of application is expanding from personal portable devices such as mobile phones to televisions (TVs).

최근, 제조 비용을 최소화하면서 고해상도를 갖는 유기 발광 표시 장치를 제조하는 방법에 관한 요구가 증대하고 있다. Recently, there is an increasing demand for a method of manufacturing an organic light emitting display device having high resolution while minimizing manufacturing cost.

본 발명의 실시예들은 하나의 마스크를 이용하여 화소전극 및 화소정의막을 형성함으로써, 제조비용 및 공정시간을 줄일 수 있는 유기 발광 표시 장치의 제조방법을 제공하고자 한다.Embodiments of the present invention are intended to provide a manufacturing method of an organic light emitting display device capable of reducing manufacturing cost and process time by forming a pixel electrode and a pixel defining layer using one mask.

본 발명의 일 실시예는 기판 상에 활성층, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 덮는 절연물질층을 형성하는 단계; 상기 절연물질층을 패터닝하여 상기 소스전극 및 상기 드레인전극 중 어느 하나를 노출하는 비아홀을 형성하는 단계; 상기 비아홀을 통해 상기 박막트랜지스터와 연결된 도전성 물질층을 상기 절연물질층 상에 형성하는 단계; 포토마스크를 이용하여 상기 도전성 물질층 상에 제1감광패턴을 형성하는 단계; 상기 제1감광패턴을 마스크로 상기 도전성 물질층을 패터닝하여 화소전극을 형성하는 단계; 상기 제1감광패턴을 제거하는 단계; 상기 포토마스크를 이용하여 상기 화소전극의 상면을 노출시키며, 상기 화소전극의 에지를 덮는 제2감광패턴을 형성하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법을 제공한다.An embodiment of the present invention comprises forming a thin film transistor including an active layer, a gate electrode, a source electrode and a drain electrode on a substrate; forming an insulating material layer covering the thin film transistor; patterning the insulating material layer to form a via hole exposing one of the source electrode and the drain electrode; forming a conductive material layer connected to the thin film transistor through the via hole on the insulating material layer; forming a first photoresist pattern on the conductive material layer using a photomask; patterning the conductive material layer using the first photoresist pattern as a mask to form a pixel electrode; removing the first photoresist pattern; Exposing the upper surface of the pixel electrode using the photomask and forming a second photoresist pattern covering an edge of the pixel electrode.

본 발명의 일 실시예에 있어서, 상기 제1감광패턴은 네거티브 포토레지스트(negative photoresist) 물질을 포함하고, 상기 제2감광패턴은 포지티브 포토레지스트(positive photoresist) 물질을 포함할 수 있다.In one embodiment of the present invention, the first photoresist pattern may include a negative photoresist material, and the second photoresist pattern may include a positive photoresist material.

본 발명의 일 실시예에 있어서, 상기 포토마스크는 전투과영역 및 반투과영역을 포함하는 제1투과부, 및 차광부를 포함할 수 있다.In one embodiment of the present invention, the photomask may include a first transmission portion including a transmissive area and a transmissive area, and a light blocking portion.

본 발명의 일 실시예에 있어서, 상기 제1감광패턴의 하단부의 제1폭은 상기 투과부의 제2폭보다 클 수 있다.In one embodiment of the present invention, a first width of a lower portion of the first photoresist pattern may be greater than a second width of the transmission portion.

본 발명의 일 실시예에 있어서, 상기 제2감광패턴을 형성하는 단계는, 상기 화소전극 상에 감광물질층을 형성하는 단계; 상기 포토마스크를 이용하여 상기 감광물질층을 노광하는 단계; 및 상기 화소전극을 노출하며 상기 투과부와 대응하는 제1개구를 형성하도록 상기 감광물질층을 현상하는 단계;를 포함할 수 있다.In one embodiment of the present invention, forming the second photoresist pattern may include forming a photoresist material layer on the pixel electrode; exposing the photosensitive material layer to light using the photomask; and developing the photosensitive material layer to expose the pixel electrode and form a first opening corresponding to the transmission portion.

본 발명의 일 실시예에 있어서, 상기 제1개구의 중심은 상기 화소전극의 중심과 일치할 수 있다.In one embodiment of the present invention, the center of the first opening may coincide with the center of the pixel electrode.

본 발명의 일 실시예에 있어서, 상기 제1개구의 하단부의 제4폭은 상기 투과부의 제2폭보다 작을 수 있다.In one embodiment of the present invention, the fourth width of the lower end of the first opening may be smaller than the second width of the transmission part.

본 발명의 일 실시예에 있어서, 상기 제1개구의 하단부의 제4폭은 상기 화소전극의 제3폭보다 작을 수 있다.In one embodiment of the present invention, a fourth width of a lower portion of the first opening may be smaller than a third width of the pixel electrode.

본 발명의 일 실시예에 있어서, 상기 포토마스크는 전투과영역과 반투과영역을 포함하는 제2투과부를 더 포함하고, 포토마스크의 상기 제2투과부를 이용하여 상기 도전성 물질층 상에 제3감광패턴을 형성하는 단계를 더 포함하며, 상기 제3감광패턴은 상기 제1감광패턴과 동일한 물질을 포함할 수 있다.In one embodiment of the present invention, the photomask further includes a second transmission portion including a transmissive region and a semi-transmissive region, and a third photoresist pattern on the conductive material layer using the second transmission portion of the photomask. The method may further include forming a photoresist pattern, and the third photoresist pattern may include the same material as the first photoresist pattern.

본 발명의 일 실시예에 있어서, 상기 제3감광패턴을 마스크로 상기 도전성 물질층을 패터닝하여 보조전극을 형성하는 단계; 및 상기 제3감광패턴을 제거하는 단계;를 더 포함하고, 상기 감광물질층을 현상하는 단계는, 상기 포토마스크의 상기 제2투과부를 이용하여 상기 보조전극을 노출하는 제2개구를 형성하는 단계;를 더 포함할 수 있다.In one embodiment of the present invention, patterning the conductive material layer using the third photoresist pattern as a mask to form an auxiliary electrode; and removing the third photoresist pattern; wherein the developing the photoresist material layer comprises forming a second opening exposing the auxiliary electrode using the second transmission portion of the photomask. ; may be further included.

본 발명의 일 실시예에 있어서, 상기 제2개구의 중심은 상기 보조전극의 중심과 실질적으로 동일할 수 있다.In one embodiment of the present invention, the center of the second opening may be substantially the same as the center of the auxiliary electrode.

본 발명의 일 실시예에 있어서, 상기 제3감광패턴의 하단부의 제5폭은 상기 제2투과부의 제6폭보다 클 수 있다.In one embodiment of the present invention, a fifth width of a lower portion of the third photosensitive pattern may be greater than a sixth width of the second transmission portion.

본 발명의 일 실시예에 있어서, 상기 제2감광패턴을 리플로우(reflow)하는 단계;를 더 포함할 수 있다.In one embodiment of the present invention, the step of reflowing the second photoresist pattern; may further include.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims and detailed description of the invention.

본 발명의 실시예들에 의한 유기 발광 표시 장치의 제조 방법은, 화소전극과 화소정의막을 하나의 마스크를 이용하여 형성할 수 있다. 따라서, 제조 비용을 절감할 수 있고 공정을 간이화할 수 있다.In the method of manufacturing an organic light emitting diode display according to embodiments of the present invention, a pixel electrode and a pixel defining layer may be formed using one mask. Therefore, manufacturing cost can be reduced and the process can be simplified.

도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 개략적으로 나타낸 평면도이다.
도 2 내지 도 8은 도 1의 유기 발광 표시 장치를 제조하는 방법을 순차적으로 나타낸 단면도들이다.1 is a plan view schematically illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.
2 to 8 are cross-sectional views sequentially illustrating a method of manufacturing the organic light emitting diode display of FIG. 1 .

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. Since the present invention can apply various transformations and have various embodiments, specific embodiments will be illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and methods for achieving them will become clear with reference to the embodiments described later in detail together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when describing with reference to the drawings, the same or corresponding components are assigned the same reference numerals, and overlapping descriptions thereof will be omitted. .

이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. In the following embodiments, terms such as first and second are used for the purpose of distinguishing one component from another component without limiting meaning.

이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, expressions in the singular number include plural expressions unless the context clearly dictates otherwise.

이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. In the following embodiments, terms such as include or have mean that features or components described in the specification exist, and do not preclude the possibility that one or more other features or components may be added.

이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. In the following embodiments, when a part such as a film, region, component, etc. is said to be on or on another part, not only when it is directly above the other part, but also when another film, region, component, etc. is interposed therebetween. Including if there is

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the size of components may be exaggerated or reduced for convenience of explanation. For example, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present invention is not necessarily limited to the illustrated bar.

어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다. When an embodiment is otherwise implementable, a specific process sequence may be performed differently from the described sequence. For example, two processes described in succession may be performed substantially simultaneously, or may be performed in an order reverse to the order described.

이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.In the following embodiments, when it is assumed that films, regions, components, etc. are connected, not only are the films, regions, and components directly connected, but also other films, regions, and components are interposed between the films, regions, and components. This includes cases where it is connected indirectly. For example, when a film, region, component, etc. is electrically connected in this specification, not only is the film, region, component, etc. directly electrically connected, but another film, region, component, etc. is interposed therebetween. Including cases of indirect electrical connection.

도 1은 본 발명의 일 실시예에 관한 유기 발광 표시 장치를 개략적으로 나타낸 평면도이다.1 is a plan view schematically illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 유기 발광 표시 장치는 화상을 표시하는 표시영역(DA) 및 표시영역(DA)과 인접한 비표시영역(NDA)을 포함한다. 표시영역(DA)은 복수의 화소영역(PX)을 포함하며, 각 화소영역(PX)마다 소정의 빛을 방출하는 화소가 형성된다. 표시영역(DA)에 구비된 복수의 화소들이 방출하는 빛을 통해 화상이 제공된다.Referring to FIG. 1 , the organic light emitting display device includes a display area DA displaying an image and a non-display area NDA adjacent to the display area DA. The display area DA includes a plurality of pixel areas PX, and a pixel emitting a predetermined light is formed in each pixel area PX. An image is provided through light emitted from a plurality of pixels provided in the display area DA.

비표시영역(NDA)은 표시영역(DA)을 둘러싸도록 배치될 수 있으며, 표시영역(DA)에 구비된 복수의 화소에 소정의 신호를 전달하기 위한 주사 구동부(미도시) 및 데이터 구동부(미도시)와 같은 구동부를 포함할 수 있다.The non-display area NDA may be disposed to surround the display area DA, and a scan driver (not shown) and a data driver (not shown) transmit predetermined signals to a plurality of pixels provided in the display area DA. Si) may include a driving unit such as

도 1에서는 비표시영역(NDA)이 표시영역을 둘러싸는 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 비표시영역(NDA)은 표시영역의 일측에 배치되어 화상이 표시되지 않는 영역, 즉 데드영역을 감소시킬 수 있다.Although FIG. 1 illustrates the case where the non-display area NDA surrounds the display area, the present invention is not limited thereto. As another embodiment, the non-display area NDA may be disposed on one side of the display area to reduce an area where no image is displayed, that is, a dead area.

도 2 내지 도 8은 도 1의 유기 발광 표시 장치를 제조하는 방법을 순차적으로 나타낸 단면도들이다.2 to 8 are cross-sectional views sequentially illustrating a method of manufacturing the organic light emitting diode display of FIG. 1 .

도 2를 참조하면, 화상이 표시되는 표시영역(DA, 도 1) 및 표시 영역(DA, 도 1) 주변에 배치된 비표시 영역(NDA, 도 1)을 포함하는 기판(100) 상에 박막 트랜지스터(TFT)를 형성할 수 있다. 박막트랜지스터(TFT)는 활성층(121), 게이트전극(122), 소스전극(123) 및 드레인전극(125)을 포함한다.Referring to FIG. 2 , a thin film is formed on a substrate 100 including a display area DA (FIG. 1) where an image is displayed and a non-display area (NDA, FIG. 1) disposed around the display area DA (FIG. 1). A transistor (TFT) may be formed. The thin film transistor (TFT) includes an active layer 121, a gate electrode 122, a source electrode 123 and a drain electrode 125.

구체적으로 기판(100) 상에 버퍼층(101)을 형성한 후, 버퍼층(101) 상에 반도체 물질을 패터닝하여 활성층(121)을 형성할 수 있다. 활성층(121)을 형성한 후, 활성층(121) 상에 게이트절연막(103)을 형성한 후 게이트절연막(103) 상에 도전 물질을 패터닝하여 게이트전극(122)을 형성할 수 있다. 게이트전극(122)은 활성층(121)의 적어도 일부와 평면상 중첩될 수 있다.Specifically, after forming the buffer layer 101 on the substrate 100 , the active layer 121 may be formed by patterning a semiconductor material on the buffer layer 101 . After forming the active layer 121 , the gate insulating layer 103 may be formed on the active layer 121 , and then the gate electrode 122 may be formed by patterning a conductive material on the gate insulating layer 103 . The gate electrode 122 may overlap at least a portion of the active layer 121 on a plane.

기판(100)은 유리 기판뿐만 아니라, PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등을 포함하는 플라스틱 기판 등으로 형성될 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 소재의 기판(100)을 포함할 수 있다. 여기서, 플렉서블 소재의 기판(100)이란 잘 휘어지고 구부러지며 접거나 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판(100)은 초박형 유리, 금속 또는 플라스틱으로 구성될 수 있다.The substrate 100 may be formed of a plastic substrate including polyethylen terephthalate (PET), polyethylen naphthalate (PEN), polyimide, or the like, as well as a glass substrate. According to one embodiment, the substrate 100 may include the substrate 100 of a flexible material. Here, the substrate 100 of a flexible material refers to a substrate that can be easily bent, bent, folded or rolled. The flexible substrate 100 may be made of ultra-thin glass, metal or plastic.

버퍼층(101)은 실리콘질화물 및/또는 실리콘산화물이 단층 또는 복수층 배치될 수 있다. 버퍼층(101)의 표시영역(DA) 상에는 박막 트랜지스터(TFT)가 배치될 수 있다. 기판(100)과 버퍼층(101) 사이에는 배리어층(미도시)이 더 배치될 수 있으며, 버퍼층(101)은 필요에 따라 생략될 수 있다.The buffer layer 101 may include a single layer or multiple layers of silicon nitride and/or silicon oxide. A thin film transistor TFT may be disposed on the display area DA of the buffer layer 101 . A barrier layer (not shown) may be further disposed between the substrate 100 and the buffer layer 101, and the buffer layer 101 may be omitted if necessary.

활성층(121)은 반도체 물질을 포함하며, 예를 들면, 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 이때, 다결정 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallization)법, ELA(excimer laser annealing)법, MIC(metal induced crystallization)법, MILC(metal induced lateral crystallization)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 다른 실시예에 따른 활성층(121)은 유기 반도체 물질 또는 산화물 반도체 물질을 포함할 수 있다.The active layer 121 includes a semiconductor material, and may include, for example, amorphous silicon or polycrystalline silicon. At this time, polycrystalline silicon may be formed by crystallizing amorphous silicon. Methods for crystallizing amorphous silicon include RTA (rapid thermal annealing) method, SPC (solid phase crystallization) method, ELA (excimer laser annealing) method, MIC (metal induced crystallization) method, MILC (metal induced lateral crystallization) method, SLS ( It can be crystallized by various methods such as sequential lateral solidification). However, the present invention is not limited thereto, and the active layer 121 according to another embodiment may include an organic semiconductor material or an oxide semiconductor material.

게이트전극(122)은 단일 금속으로 형성되거나, 두 종 이상의 금속, 또는 두 종 이상 금속의 합금 등으로 이루어질 수 있다. 게이트전극(122)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.The gate electrode 122 may be formed of a single metal, two or more metals, or an alloy of two or more metals. The gate electrode 122 is made of aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), or iridium (Ir). , chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), may be formed of one or more metals selected from among (Cu) in a single layer or multi-layer.

게이트전극(122)을 형성한 후 게이트전극(122)을 덮도록 층간 절연막(105)을 형성할 수 있으며, 층간 절연막(105), 게이트절연막(103)을 동시에 식각하여 활성층(121)을 노출하는 적어도 2개의 콘택홀(C1, C2)을 형성할 수 있다.After forming the gate electrode 122, an interlayer insulating film 105 may be formed to cover the gate electrode 122, and the interlayer insulating film 105 and the gate insulating film 103 are simultaneously etched to expose the active layer 121. At least two contact holes C1 and C2 may be formed.

일 실시예에 따르면, 활성층(121)은 다결정 실리콘(poly crystalline silicon)을 포함할 수 있으며 콘택홀(C1, C2)을 통해 노출된 영역은 활성층(121)의 소스 영역 및 드레인 영역일 수 있다. 소스 영역 및 드레인 영역은 도핑된 다결정 실리콘 영역, 즉 도체 영역일 수 있다. 일 실시예에 따르면, 도핑(doping)은 게이트전극을 형성한 후 수행될 수 있다.According to an embodiment, the active layer 121 may include polycrystalline silicon, and regions exposed through the contact holes C1 and C2 may be a source region and a drain region of the active layer 121 . The source region and the drain region may be doped polycrystalline silicon regions, that is, conductor regions. According to an embodiment, doping may be performed after forming the gate electrode.

버퍼층(101), 게이트절연막(103), 및 층간 절연막(105)은 표시 영역(DA)에서 비표시영역(NDA)까지 연장될 수 있으며, 비표시영역(NDA)에 배치된 기판(100)의 가장자리 영역이 노출되도록 버퍼층(101), 게이트절연막(103), 층간 절연막(105)이 제거될 수 있다. 비표시 영역(NDA)의 기판을 노출시키기 위한 버퍼층(101), 게이트절연막(103), 및 층간 절연막(105)의 제거 공정은 콘택홀(C1, C2)을 형성하는 공정과 동시에 수행될 수 있다.The buffer layer 101, the gate insulating layer 103, and the interlayer insulating layer 105 may extend from the display area DA to the non-display area NDA, and may extend from the display area DA to the non-display area NDA, of the substrate 100 disposed in the non-display area NDA. The buffer layer 101, the gate insulating layer 103, and the interlayer insulating layer 105 may be removed to expose the edge region. A process of removing the buffer layer 101, the gate insulating film 103, and the interlayer insulating film 105 for exposing the substrate of the non-display area NDA may be performed simultaneously with the process of forming the contact holes C1 and C2. .

콘택홀(C1, C2)을 형성한 후, 층간 절연막(105) 상에 도전 물질을 형성한 후 이를 패터닝하여 활성층(121)의 소스 영역 및 드레인 영역과 각각 연결되는 소스전극(123) 및 드레인전극(125)을 형성할 수 있다. 한편, 전원배선(127)은 소스전극(123) 및 드레인전극(125)과 동일층에 위치하고, 동일물질로 형성될 수 있다. 전원배선(127)은 유기발광소자(OLED)의 대향전극(190)으로 전원전압(VSS)을 제공할 수 있다.After forming the contact holes C1 and C2, a conductive material is formed on the interlayer insulating film 105 and then patterned to form a source electrode 123 and a drain electrode connected to the source and drain regions of the active layer 121, respectively. (125) can be formed. Meanwhile, the power wiring 127 may be positioned on the same layer as the source electrode 123 and the drain electrode 125 and made of the same material. The power wiring 127 may provide the power voltage VSS to the opposite electrode 190 of the organic light emitting diode OLED.

소스전극(123) 및 드레인전극(125)은 전도성이 좋은 도전 물질로 이루어진 단일막 또는 다중막일 수 있으며, 활성층(121)의 소스 영역 및 드레인 영역과 각각 연결될 수 있다. 소스전극(123) 및 드레인전극(125)은 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속으로 단층 또는 다층으로 형성될 수 있다.The source electrode 123 and the drain electrode 125 may be a single layer or multiple layers made of a conductive material having good conductivity, and may be connected to the source region and the drain region of the active layer 121 , respectively. The source electrode 123 and the drain electrode 125 may be formed of, for example, aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), or nickel (Ni). At least one metal selected from neodymium (Nd), iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and copper (Cu) It can be formed as a single layer or multi-layer.

일 실시예에 따른 박막 트랜지스터(TFT)는 게이트전극(122)이 활성층(121)의 상부에 배치된 탑 게이트 타입(top gate type)이지만, 본 발명은 이에 제한되지 않으면 다른 실시예에 따른 박막 트랜지스터(TFT)는 게이트전극(122)이 활성층(121)의 하부에 배치된 바텀 게이트 타입(bottom gate type)일 수 있다.The thin film transistor (TFT) according to an embodiment is a top gate type in which the gate electrode 122 is disposed on the active layer 121, but the present invention is not limited thereto, and the thin film transistor according to another embodiment (TFT) may be a bottom gate type in which the gate electrode 122 is disposed below the active layer 121 .

게이트절연막(103) 및 층간 절연막(105)은 무기 물질로 구성된 단일막 또는 다중막일 수 있으며, 예를 들면, 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 아연산화물(ZrO2) 등을 포함할 수 있다.The gate insulating film 103 and the interlayer insulating film 105 may be a single film or a multi-film composed of an inorganic material, for example, silicon oxide (SiO 2 ), silicon nitride (SiN x ), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), and/or zinc oxide (ZrO 2 ).

도 3을 참조하면, 기판(100) 상에 박막트랜지스터(TFT)를 덮는 절연물질층(109)을 형성한다.Referring to FIG. 3 , an insulating material layer 109 covering the thin film transistor (TFT) is formed on the substrate 100 .

절연물질층(109)은 박막 트랜지스터(TFT)를 덮으며, 박막 트랜지스터(TFT) 등에 의한 단차를 해소하고 상면을 평탄화할 수 있다. 절연물질층(109)은 유기 물질로 이루어진 단일막 또는 다중막일 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 다른 실시예에 따른 절연물질층(109)은, 무기 절연막과 유기 절연막의 복합 적층체일 수 있다. The insulating material layer 109 covers the thin film transistor (TFT), can eliminate the step difference caused by the thin film transistor (TFT), etc., and can planarize the upper surface. The insulating material layer 109 may be a single layer or multiple layers made of an organic material. However, the present invention is not limited thereto, and the insulating material layer 109 according to another embodiment may be a composite laminate of an inorganic insulating film and an organic insulating film.

절연물질층(109)을 패터닝하여 에는 비아홀(VIA)을 형성한다. 제1비아홀(VIA1)은 소스전극(123) 및 드레인전극(125) 중 어느 하나의 상부를 노출시킬 수 있다. 도면에서는 드레인전극(125)의 상부를 노출시키는 경우를 예를 들어 설명하였으나, 이에 한정되지 않는다. 다른 실시예에서, 제1비아홀(VIA1)은 소스전극(123)의 상부를 노출시킬 수 있다. 제2비아홀(VIA2)은 전원배선(127)의 상부를 노출시킬 수 있다.By patterning the insulating material layer 109, a via hole (VIA) is formed. The first via hole VIA1 may expose an upper portion of either the source electrode 123 or the drain electrode 125 . In the drawings, the case of exposing the upper portion of the drain electrode 125 has been described as an example, but is not limited thereto. In another embodiment, the first via hole VIA1 may expose an upper portion of the source electrode 123 . The second via hole VIA2 may expose an upper portion of the power wiring 127 .

도 4를 참조하면, 절연물질층(109) 상에 비아홀을 통해 박막트랜지스터(TFT)와 연결된 도전성 물질층(171)을 형성하고, 도전성 물질층(171) 상에 제1감광물질층(130')을 형성할 수 있다. Referring to FIG. 4 , a conductive material layer 171 connected to a thin film transistor (TFT) through a via hole is formed on the insulating material layer 109, and a first photosensitive material layer 130' is formed on the conductive material layer 171. ) can be formed.

도전성 물질층(171)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및 알루미늄징크옥사이드(AZO; aluminium zinc oxide)을 포함하는 그룹에서 선택된 적어도 어느 하나 이상의 투명 도전성 산화물일 수 있다. 다른 실시예로서, 도전성 물질층(171)은 투명 도전성 산화물 이외에 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 니오브(Nd), 이리듐(Ir), 크롬(Cr) 등의 금속 반사막을 더 포함할 수 있다. The conductive material layer 171 may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In 2 O 3 ; indium oxide), It may be at least one or more transparent conductive oxides selected from the group including indium gallium oxide (IGO) and aluminum zinc oxide (AZO). In another embodiment, the conductive material layer 171 may include silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), lead (Pd), gold (Au), or nickel (Ni) in addition to the transparent conductive oxide. , Niobium (Nd), iridium (Ir), chromium (Cr) may further include a metal reflective film.

제1감광물질층(130')은 차광된 부분이 현상액에 의해 제거되고, 노광된 부분이 잔류하는 네거티브 포토레지스트(negative photoresist) 물질을 포함할 수 있다.The first photoresist material layer 130' may include a negative photoresist material in which a light-shielded portion is removed by a developing solution and an exposed portion remains.

제1감광물질층(130')에 포토마스크(M)를 이용하여 광을 조사할 수 있다. 포토마스크(M)는 빛을 투과시키는 제1투과부(MP1)을 포함할 수 있다. 구체적으로 포토마스크(M)는 빛을 투과시키는 제1투과부(MP1) 및 빛을 차단하는 차광부(MS)를 포함할 수 있다.Light may be irradiated onto the first photosensitive material layer 130' using a photomask M. The photomask M may include a first transmission part MP1 through which light is transmitted. Specifically, the photomask M may include a first transmission part MP1 that transmits light and a light blocking part MS that blocks light.

도 5를 참조하면, 제1감광물질층(130')은 네거티브 포트리지스트 물질을 포함하므로, 차광부(MS)를 통해 광이 조사되지 않은 영역은 현상공정(developing)을 통해 제거되고, 제1투과부(MP1)을 통해 광이 조사된 영역은 제1감광패턴(131)으로 잔류한다. 이때, 제1감광패턴(131)의 하단부의 제1폭(W1)은 제1투과부(MP1)의 제2폭(W2)보다 클 수 있다. 구체적으로, 제1감광물질층(130')을 노광하는 공정에서 노광량을 조절함으로서, 제1감광패턴(131)의 하단부의 제1폭(W1)이 제1투과부(MP1)의 제2폭(W2)보다 크도록 제1감광패턴(131)을 형성할 수 있다. 제1감광패턴(131)을 통해 화소전극(170)이 패터닝되는 것으로, 화소전극(170)의 제3폭(W3)은 제1감광패턴(131)의 하단부의 제1폭(W1)과 실질적으로 동일하다. 다시말해, 화소전극(170)의 제3폭(W3)은 제1투과부(MP1)의 제2폭(W2)보다 클 수 있다. Referring to FIG. 5 , since the first photoresist material layer 130' includes a negative photoresist material, the area to which light is not irradiated through the light blocking portion MS is removed through a developing process, and The area irradiated with light through the transmission part MP1 remains as the first photoresist pattern 131 . In this case, the first width W1 of the lower portion of the first photoresist pattern 131 may be greater than the second width W2 of the first transmission portion MP1. Specifically, by adjusting the exposure amount in the process of exposing the first photoresist material layer 130', the first width W1 of the lower portion of the first photoresist pattern 131 becomes the second width of the first transmission portion MP1 ( The first photoresist pattern 131 may be formed to be larger than W2). The pixel electrode 170 is patterned through the first photoresist pattern 131, and the third width W3 of the pixel electrode 170 is substantially the same as the first width W1 of the lower portion of the first photoresist pattern 131. is the same as In other words, the third width W3 of the pixel electrode 170 may be greater than the second width W2 of the first transmission part MP1.

도면에서는 설명의 편의를 위하여 제1감광패턴(131)이 역테이퍼를 갖는 구조로 도시하였으나, 이에 한정되지 않는다. 제1감광물질층(130')은 빛이 조사된 부분이 잔류하게 되는 네거티브 포토리지스트 물질을 포함하므로, 노광량을 조절함으로서 제1감광패턴(131)이 정테이퍼 구조를 갖도록 형성할 수도 있고, 테이퍼가 없는 구조로 형성할 수도 있다.In the drawings, for convenience of explanation, the first photoresist pattern 131 has a reverse taper structure, but is not limited thereto. Since the first photoresist material layer 130' includes a negative photoresist material in which a portion irradiated with light remains, the first photoresist pattern 131 may be formed to have a regular tapered structure by adjusting the exposure amount. It can also be formed into a structure without a taper.

한편, 포토마스크(M)는 빛을 투과시키는 제2투과부(MP2)을 포함할 수 있다. 제1감광패턴(131)을 형성하는 공정을 통해, 도전성 물질층(171) 상에 제1감광패턴(131)과 이격되며, 제2투과부(MP2)에 대응되는 제3감광패턴(133)을 함께 형성할 수 있다. 제3감광패턴(133)의 하단부의 제5폭(W5)이 제2투과부(MP2)의 제6폭(W6)보다 크도록 제3감광패턴(133)을 형성할 수 있다. 제3감광패턴(133)을 통해 보조전극(175)이 패터닝되는 것으로, 보조전극(175)의 제7폭(W7)은 제3감광패턴(133)의 하단부의 제5폭(W5)과 실질적으로 동일하다. 다시 말해, 보조전극(175)의 제7폭(W7)은 제2투과부(MP2)의 제6폭(W6)보다 클 수 있다. Meanwhile, the photomask M may include a second transmission part MP2 that transmits light. Through the process of forming the first photoresist pattern 131, a third photoresist pattern 133 spaced apart from the first photoresist pattern 131 and corresponding to the second transmission portion MP2 is formed on the conductive material layer 171. can be formed together. The third photoresist pattern 133 may be formed such that the fifth width W5 of the lower end of the third photoresist pattern 133 is greater than the sixth width W6 of the second transmission portion MP2. The auxiliary electrode 175 is patterned through the third photoresist pattern 133, and the seventh width W7 of the auxiliary electrode 175 is substantially the same as the fifth width W5 of the lower portion of the third photoresist pattern 133. is the same as In other words, the seventh width W7 of the auxiliary electrode 175 may be greater than the sixth width W6 of the second transmission part MP2.

여기서, 보조전극(175)은 전원배선(127)과 대향전극(190)을 전기적으로 연결하며, 전원전압(VSS)을 대향전극(190)으로 전달하는 버스전극의 기능을 할 수 있다. 보조전극(175)은 화소전극(170)과 동일층에 위치하며, 동일물질을 포함할 수 있다. 본 발명에서는 보조전극(175)을 전원배선(127)과 전기적으로 연결되는 버스전극인 경우로 설명하였으나, 이에 한정되지 않는다.Here, the auxiliary electrode 175 electrically connects the power supply wiring 127 and the counter electrode 190, and may function as a bus electrode that transfers the power voltage VSS to the counter electrode 190. The auxiliary electrode 175 is positioned on the same layer as the pixel electrode 170 and may include the same material. In the present invention, the auxiliary electrode 175 has been described as a bus electrode electrically connected to the power wiring 127, but is not limited thereto.

이후, 제1감광패턴(131) 및 제3감광패턴(133)을 마스크로 하여 도전성 물질층(171)을 식각(etching)함으로써, 화소전극(170) 및 보조전극(175)을 형성할 수 있다. 전술한 바와 같이, 화소전극(170)의 제3폭(W3)은 제1투과부(MP1)의 제2폭(W2)보다 크고, 보조전극(175)의 제7폭(W7)은 제2투과부(MP2)의 제6폭(W6)보다 클 수 있다.Thereafter, the conductive material layer 171 is etched using the first and third photoresist patterns 131 and 133 as masks, thereby forming the pixel electrode 170 and the auxiliary electrode 175. . As described above, the third width W3 of the pixel electrode 170 is greater than the second width W2 of the first transmission portion MP1, and the seventh width W7 of the auxiliary electrode 175 is the second transmission portion. It may be greater than the sixth width W6 of MP2.

화소전극(170) 및 보조전극(175)을 형성한 후, 제1감광패턴(131) 및 제3감광패턴(133)을 제거할 수 있다. 제1감광패턴(131) 및 제3감광패턴(133)은 스트립핑(stripping) 또는 애싱(ashing) 공정을 통해 제거될 수 있다.After forming the pixel electrode 170 and the auxiliary electrode 175, the first photoresist pattern 131 and the third photoresist pattern 133 may be removed. The first photoresist pattern 131 and the third photoresist pattern 133 may be removed through a stripping or ashing process.

도 6을 참조하면, 화소전극(170) 및 보조전극(175)을 덮도록 화소전극(170) 및 보조전극(175) 상에 제2감광물질층(미도시)을 도포할 수 있다. 제2감광물질층(미도시)은 제1감광물질층(130’)과 반대로, 차광된 부분이 잔류되고, 노광된 부분이 현상액에 의해 제거되는 포지티브 포토레지스트(positive photoresist) 물질을 포함할 수 있다. 제2감광물질층(미도시)은 폴리이미드 등의 감광성 유기 물질을 포함할 수 있다.Referring to FIG. 6 , a second photosensitive material layer (not shown) may be coated on the pixel electrode 170 and the auxiliary electrode 175 to cover the pixel electrode 170 and the auxiliary electrode 175 . Contrary to the first photosensitive material layer 130', the second photoresist material layer (not shown) may include a positive photoresist material in which a shaded portion remains and an exposed portion is removed by a developer. there is. The second photosensitive material layer (not shown) may include a photosensitive organic material such as polyimide.

제2감광물질층(미도시)에 포토마스크(M)를 이용하여 광을 조사할 수 있다. 포토마스크(M)는 제1감광물질층(130')에 광을 조사하는 공정에서 사용된 동일 포토마스크이다. 포토마스크(M)는 전술한 바와 같이 제1투과부(MP1) 및 제2투과부(MP2)을 포함할 수 있다. Light may be irradiated onto the second photosensitive material layer (not shown) using a photomask M. The photomask M is the same photomask used in the process of irradiating light to the first photosensitive material layer 130'. As described above, the photomask M may include the first transmission part MP1 and the second transmission part MP2.

제1투과부(MP1) 및 제2투과부(MP2)을 통해 광이 조사된 제2감광물질층(미도시)은 현상액에 의해 완전히 제거되고, 화소전극(170) 및 보조전극(175)의 에지(edge)를 덮는 제2감광패턴(140)을 형성할 수 있다. 제2감광패턴 (140)은 화소전극(170)의 상면을 노출시키는 제1개구(OP1)와, 보조전극(175)의 상면을 노출시키는 제2개구(OP2)를 포함할 수 있다. 이때, 하나의 포토마스크를 이용하여 화소전극(170) 및 제2감광패턴(140)을 형성하므로, 화소전극(170)의 중심은 제2감광패턴(140)의 제1개구(OP1)의 중심과 일치할 수 있다. 마찬가지로, 보조전극(175)의 중심은 제2개구(OP2)의 중심과 일치할 수 있다.The second photosensitive material layer (not shown) irradiated with light through the first transmission part MP1 and the second transmission part MP2 is completely removed by the developer, and the edges of the pixel electrode 170 and the auxiliary electrode 175 ( A second photoresist pattern 140 covering the edge may be formed. The second photoresist pattern 140 may include a first opening OP1 exposing the upper surface of the pixel electrode 170 and a second opening OP2 exposing the upper surface of the auxiliary electrode 175 . At this time, since the pixel electrode 170 and the second photoresist pattern 140 are formed using one photomask, the center of the pixel electrode 170 is the center of the first opening OP1 of the second photoresist pattern 140. can match Similarly, the center of the auxiliary electrode 175 may coincide with the center of the second opening OP2 .

제1개구(OP1)는 제1투과부(MP1)에 대응되고, 제2개구(OP2)는 제2투과부(MP2)에 대응된다. 이때, 제1개구(OP1)의 하단부의 제4폭(W4)은 제1투과부(MP1)의 제2폭(W2)보다 작고, 제2개구(OP2)의 하단부의 제8폭(W8)은 제2투과부(MP2)의 제6폭(W6)보다 작을 수 있다. 일 실시예로서, 제2감광패턴(140)은 포토마스크(M)에 조사되는 노광량을 조절하여, 제2감광패턴(140)에 상기와 같은 제1개구(OP1) 및 제2개구(OP2)를 형성할 수 있다. The first opening OP1 corresponds to the first transmission part MP1, and the second opening OP2 corresponds to the second transmission part MP2. At this time, the fourth width W4 of the lower end of the first opening OP1 is smaller than the second width W2 of the first transmission part MP1, and the eighth width W8 of the lower end of the second opening OP2 is It may be smaller than the sixth width W6 of the second transmission part MP2. As an example, the second photoresist pattern 140 adjusts the amount of light applied to the photomask M to form the first and second apertures OP1 and OP2 in the second photoresist pattern 140 . can form

다른 실시예로서, 포토마스크(M)는 제1투과부(MP1) 및 제2투과부(MP2)의 에지(edge)에 투과율조절부(HT)가 배치될 수 있다. 투과율조절부(HT)는 하프톤(halftone)부 또는 슬릿(silt)부일 수 있다. 제1투과부(MP1) 및 제2투과부(MP2)의 에지(edge)에 배치된 투과율조절부(HT)는 제2감광물질층(미도시)에 조사되는 빛의 양을 조절하여 제1개구(OP1) 및 제2개구(OP2)에 테이퍼를 형성할 수 있다. As another embodiment, in the photomask M, the transmittance adjusting part HT may be disposed at the edges of the first transmission part MP1 and the second transmission part MP2. The transmittance control unit HT may be a halftone unit or a slit unit. The transmittance control unit HT disposed at the edges of the first transmission unit MP1 and the second transmission unit MP2 adjusts the amount of light irradiated onto the second photosensitive material layer (not shown) so that the first opening ( A taper may be formed in OP1 ) and the second opening OP2 .

전술한 공정을 통해 형성된 제1개구(OP1)의 하단부의 제4폭(W4)은 화소전극(170)의 제3폭(W3)보다 작을 수 있다. 따라서, 제2감광패턴(140)은 화소전극(170)의 에지(edge)를 충분히 덮을 수 있다. 마찬가지로, 제2개구(OP2)의 하단부의 제8폭(W8)은 보조전극(175)의 제7폭(W7)보다 작으므로, 보조전극(175)의 에지(edge)를 충분히 덮을 수 있다. 제2감광패턴(140)은 화소정의막일 수 있다.The fourth width W4 of the lower end of the first opening OP1 formed through the above process may be smaller than the third width W3 of the pixel electrode 170 . Thus, the second photoresist pattern 140 can sufficiently cover the edge of the pixel electrode 170 . Similarly, since the eighth width W8 of the lower end of the second opening OP2 is smaller than the seventh width W7 of the auxiliary electrode 175, the edge of the auxiliary electrode 175 can be sufficiently covered. The second photoresist pattern 140 may be a pixel defining layer.

도 7을 참조하면, 제2감광패턴(140)을 열을 가함으로써 리플로우(reflow)시킬 수 있다. 제2감광패턴(140)은 열적 리플로우(thermal reflow)에 의해 흘러내려 화소전극(170) 및 보조전극(175)의 가장자리 영역을 완전히 덮을 수 있다. 화소전극(170)의 에지가 노출되는 경우 후속 공정에 의해 형성되는 대향전극(190)과 단락될 수 있으며, 이를 방지하기 위하여 리플로우 공정을 수행하여 제2감광패턴(140)이 화소전극(170)의 가장자리영역을 덮도록 할 수 있다. Referring to FIG. 7 , the second photoresist pattern 140 may be reflowed by applying heat. The second photoresist pattern 140 flows down by thermal reflow and may completely cover the edge regions of the pixel electrode 170 and the auxiliary electrode 175 . When the edge of the pixel electrode 170 is exposed, it may be short-circuited with the counter electrode 190 formed in a subsequent process. To prevent this, a reflow process is performed so that the second photoresist pattern 140 can ) to cover the edge region.

도 8을 참조하면, 화소전극(170)의 제2감광패턴(140)에 의해 덮여있지 않은 영역 상에 유기발광층(180)을 형성한 후, 유기발광층(180) 상에 대향전극(190)을 형성함으로써 유기 발광 소자(OLED)를 형성할 수 있다. 보조전극(175) 상에는 유기발광층이 형성되지 않으며, 유기 발광 소자(OLED)로부터 연장된 대향전극(190)이 형성될 수 있다. 대향전극(190)은 표시영역(DA)에만 형성되고, 비표시영역(NDA)에는 형성되지 않을 수 있다. 도시하지 않았지만, 이후 대향전극(190) 상에는 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함하는 박막봉지층을 형성할 수 있다.Referring to FIG. 8 , after forming the organic light emitting layer 180 on the area not covered by the second photoresist pattern 140 of the pixel electrode 170, a counter electrode 190 is placed on the organic light emitting layer 180. By forming, an organic light emitting diode (OLED) may be formed. An organic light emitting layer is not formed on the auxiliary electrode 175, and a counter electrode 190 extending from the organic light emitting diode OLED may be formed. The counter electrode 190 may be formed only in the display area DA and may not be formed in the non-display area NDA. Although not shown, a thin film encapsulation layer including at least one inorganic layer and at least one organic layer may be formed on the counter electrode 190 thereafter.

유기발광층(180)은 저분자 유기물 또는 고분자 유기물로 구성될 수 있으며, 화소전극(170)과 대향전극(190) 사이에는 유기발광층(180) 이외에 정공 주입층(hole injection layer), 정공 수송층(hole transport layer), 전자 수송층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 하나가 더 배치될 수 있다. 일 실시예에 따르면, 화소전극(170)과 대향전극(190) 사이에는 상술한 층들 외에 기타 다양한 기능층이 더 배치될 수 있다.The organic light emitting layer 180 may be composed of a low molecular weight organic material or a high molecular weight organic material, and between the pixel electrode 170 and the counter electrode 190, in addition to the organic light emitting layer 180, a hole injection layer and a hole transport layer are formed. layer), at least one of an electron transport layer and an electron injection layer may be further disposed. According to an embodiment, various other functional layers may be further disposed between the pixel electrode 170 and the counter electrode 190 in addition to the above-described layers.

유기발광층(180)은 하나의 유기 발광 소자(OLED)에 각각 배치될 수 있으며, 이 경우, 유기 발광 소자(OLED)에 포함된 유기발광층(180)의 종류에 따라 유기 발광 소자(OLED)는 적색, 녹색 및 청색의 광을 각각 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 복수의 유기발광층(180)이 하나의 유기 발광 소자(OLED)에 배치될 수 있다. 예를 들어, 적색, 녹색, 및 청색의 광을 방출하는 복수의 유기발광층(180)이 수직으로 적층되거나 혼합되어 형성되어 백색광을 방출할 수 있다. 이 경우 방출된 백색광을 소정의 컬러로 변환하는 색변환층이나 컬러 필터가 더 구비될 수 있다. 상기 적색, 녹색, 및 청색은 예시적인 것으로, 백색광을 방출하기 위한 색의 조합은 이에 한정되지 않는다.The organic light emitting layer 180 may be respectively disposed on one organic light emitting diode OLED. In this case, the organic light emitting diode OLED may be red depending on the type of the organic light emitting layer 180 included in the organic light emitting diode OLED. , can emit green and blue light, respectively. However, the present invention is not limited thereto, and a plurality of organic light emitting layers 180 may be disposed on one organic light emitting diode (OLED). For example, a plurality of organic light emitting layers 180 emitting red, green, and blue light may be vertically stacked or mixed to emit white light. In this case, a color conversion layer or color filter for converting the emitted white light into a predetermined color may be further provided. The red, green, and blue colors are exemplary, and a combination of colors for emitting white light is not limited thereto.

대향전극(190)은 다양한 도전성 재료로 구성될 수 있다. 예를 들면, 대향전극(190)은 리튬(Li), 칼슘(Ca), 불화리튬(LiF), 알루미늄(Al), 마그네슘(Mg) 및 은(Ag)을 포함하는 그룹에서 선택된 적어도 어느 하나를 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 배면 발광형의 경우 상기 대향전극(190)은 반사 전극일 수 있으며, 전면 발광형의 경우 상기 대향전극(190)은 투명 또는 반투명 전극일 수 있다.The counter electrode 190 may be made of various conductive materials. For example, the counter electrode 190 may include at least one selected from the group consisting of lithium (Li), calcium (Ca), lithium fluoride (LiF), aluminum (Al), magnesium (Mg), and silver (Ag). It may include, and may be formed of a single layer or multiple layers. In the case of a bottom emission type, the counter electrode 190 may be a reflective electrode, and in the case of a top emission type, the counter electrode 190 may be a transparent or translucent electrode.

본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 화소전극(170)과 화소정의막인 제2감광패턴(140)을 하나의 포토마스크를 이용하여 형성할 수 있고, 이에 따라 제조비용을 절감시키고 공정시간(tact time)을 현저히 단축시킬 수 있다.In the manufacturing method of the organic light emitting diode display according to an exemplary embodiment of the present invention, the pixel electrode 170 and the second photoresist pattern 140 serving as a pixel defining layer may be formed using one photomask, and accordingly, the manufacturing cost may be reduced. and significantly shorten the tact time.

본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical scope of protection of the present invention should be determined by the technical spirit of the appended claims.

100 : 기판
101 :버퍼층
103 : 게이트절연막
105 : 층간절연막
121 : 활성층
122 : 게이트전극
123 : 소스전극
125 : 드레인전극
127 : 전원배선
131 : 제1감광패턴
133 : 제3감광패턴
140 : 제2감광패턴
170 : 화소전극
175 : 보조전극
180 : 유기발광층
190 : 대향전극100: Substrate
101: buffer layer
103: gate insulating film
105: interlayer insulating film
121: active layer
122: gate electrode
123: source electrode
125: drain electrode
127: power wiring
131: first photosensitive pattern
133: third photosensitive pattern
140: second photosensitive pattern
170: pixel electrode
175: auxiliary electrode
180: organic light emitting layer
190: counter electrode

Claims (13)

기판 상에 활성층, 게이트전극, 소스전극 및 드레인전극을 포함하는 박막트랜지스터를 형성하는 단계;
상기 박막트랜지스터를 덮는 절연물질층을 형성하는 단계;
상기 절연물질층을 패터닝하여 상기 소스전극 및 상기 드레인전극 중 어느 하나를 노출하는 비아홀을 형성하는 단계;
상기 비아홀을 통해 상기 박막트랜지스터와 연결된 도전성 물질층을 상기 절연물질층 상에 형성하는 단계;
포토마스크를 이용하여 상기 도전성 물질층 상에 제1감광패턴을 형성하는 단계;
상기 제1감광패턴을 마스크로 상기 도전성 물질층을 패터닝하여 화소전극을 형성하는 단계;
상기 제1감광패턴을 제거하는 단계;
상기 포토마스크를 이용하여 상기 화소전극의 상면을 노출시키며, 상기 화소전극의 에지를 덮는 제2감광패턴을 형성하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법.Forming a thin film transistor including an active layer, a gate electrode, a source electrode and a drain electrode on a substrate;
forming an insulating material layer covering the thin film transistor;
patterning the insulating material layer to form a via hole exposing one of the source electrode and the drain electrode;
forming a conductive material layer connected to the thin film transistor through the via hole on the insulating material layer;
forming a first photoresist pattern on the conductive material layer using a photomask;
patterning the conductive material layer using the first photoresist pattern as a mask to form a pixel electrode;
removing the first photoresist pattern;
and exposing the upper surface of the pixel electrode using the photomask and forming a second photoresist pattern covering an edge of the pixel electrode. 제1항에 있어서,
상기 제1감광패턴은 네거티브 포토레지스트(negative photoresist) 물질을 포함하고,
상기 제2감광패턴은 포지티브 포토레지스트(positive photoresist) 물질을 포함하는, 유기 발광 표시 장치의 제조 방법.According to claim 1,
The first photoresist pattern includes a negative photoresist material,
The method of claim 1 , wherein the second photoresist pattern includes a positive photoresist material. 제1항에 있어서,
상기 포토마스크는 전투과영역 및 반투과영역을 포함하는 제1투과부, 및 차광부를 포함하는, 유기 발광 표시 장치의 제조 방법.According to claim 1,
The method of claim 1 , wherein the photomask includes a first transmissive portion including a semi-transmissive area and a semi-transmissive area, and a light-blocking portion. 제3항에 있어서,
상기 제1감광패턴의 하단부의 제1폭은 상기 제1투과부의 제2폭보다 큰, 유기 발광 표시 장치의 제조 방법.According to claim 3,
A first width of a lower portion of the first photoresist pattern is greater than a second width of the first transmission portion. 제3항에 있어서,
상기 제2감광패턴을 형성하는 단계는,
상기 화소전극 상에 감광물질층을 형성하는 단계;
상기 포토마스크를 이용하여 상기 감광물질층을 노광하는 단계; 및
상기 화소전극을 노출하며 상기 제1투과부와 대응하는 제1개구를 형성하도록 상기 감광물질층을 현상하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법.According to claim 3,
Forming the second photoresist pattern,
forming a photosensitive material layer on the pixel electrode;
exposing the photosensitive material layer to light using the photomask; and
and developing the photosensitive material layer to expose the pixel electrode and form a first opening corresponding to the first transmission portion. 제5항에 있어서,
상기 제1개구의 중심은 상기 화소전극의 중심과 일치하는, 유기 발광 표시 장치의 제조 방법.According to claim 5,
A center of the first opening coincides with a center of the pixel electrode. 제5항에 있어서,
상기 제1개구의 하단부의 제4폭은 상기 제1투과부의 제2폭보다 작은, 유기 발광 표시 장치의 제조 방법.According to claim 5,
A fourth width of the lower end of the first opening is smaller than a second width of the first transmission part. 제5항에 있어서,
상기 제1개구의 하단부의 제4폭은 상기 화소전극의 제3폭보다 작은, 유기 발광 표시 장치의 제조 방법.According to claim 5,
A fourth width of the lower end of the first opening is smaller than a third width of the pixel electrode. 제5항에 있어서,
상기 포토마스크는 전투과영역과 반투과영역을 포함하는 제2투과부를 더 포함하고,
포토마스크의 상기 제2투과부를 이용하여 상기 도전성 물질층 상에 제3감광패턴을 형성하는 단계를 더 포함하며,
상기 제3감광패턴은 상기 제1감광패턴과 동일한 물질을 포함하는, 유기 발광 표시 장치의 제조 방법.According to claim 5,
The photomask further includes a second transmission portion including a transmissive region and a semi-transmissive region,
forming a third photoresist pattern on the conductive material layer using the second transmission portion of a photomask;
The method of claim 1 , wherein the third photoresist pattern includes the same material as the first photoresist pattern. 제9항에 있어서,
상기 제3감광패턴을 마스크로 상기 도전성 물질층을 패터닝하여 보조전극을 형성하는 단계; 및
상기 제3감광패턴을 제거하는 단계;를 더 포함하고,
상기 감광물질층을 현상하는 단계는, 상기 포토마스크의 상기 제2투과부를 이용하여 상기 보조전극을 노출하는 제2개구를 형성하는 단계;를 더 포함하는, 유기 발광 표시 장치의 제조 방법.According to claim 9,
forming an auxiliary electrode by patterning the conductive material layer using the third photoresist pattern as a mask; and
Further comprising removing the third photoresist pattern;
The developing of the photosensitive material layer may further include forming a second opening exposing the auxiliary electrode using the second transmission portion of the photomask. 제10항에 있어서,
상기 제2개구의 중심은 상기 보조전극의 중심과 동일한, 유기 발광 표시 장치의 제조 방법.According to claim 10,
A center of the second opening is the same as a center of the auxiliary electrode. 제9항에 있어서,
상기 제3감광패턴의 하단부의 제5폭은 상기 제2투과부의 제6폭보다 큰, 유기 발광 표시 장치의 제조 방법.According to claim 9,
A fifth width of the lower portion of the third photosensitive pattern is greater than a sixth width of the second transmission portion. 제1항에 있어서,
상기 제2감광패턴을 리플로우(reflow)하는 단계;를 더 포함하는, 유기 발광 표시 장치의 제조 방법.According to claim 1,
The method of manufacturing an organic light emitting display device, further comprising reflowing the second photoresist pattern.
KR1020160032070A 2016-03-17 2016-03-17 Manufacturing method of organic light-emitting display apparatus KR102524533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160032070A KR102524533B1 (en) 2016-03-17 2016-03-17 Manufacturing method of organic light-emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160032070A KR102524533B1 (en) 2016-03-17 2016-03-17 Manufacturing method of organic light-emitting display apparatus

Publications (2)

Publication Number Publication Date
KR20170109113A KR20170109113A (en) 2017-09-28
KR102524533B1 true KR102524533B1 (en) 2023-04-24

Family

ID=60035835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160032070A KR102524533B1 (en) 2016-03-17 2016-03-17 Manufacturing method of organic light-emitting display apparatus

Country Status (1)

Country Link
KR (1) KR102524533B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792878B1 (en) * 2010-12-01 2017-11-21 엘지디스플레이 주식회사 Method for fabricating array substrate for in-plane switching mode liquid crystal display device

Also Published As

Publication number Publication date
KR20170109113A (en) 2017-09-28

Similar Documents

Publication Publication Date Title
US20210029446A1 (en) Organic light-emitting diode display device and method of manufacturing the same
KR101182231B1 (en) Organic light emitting diode display and method for manufacturing the same
KR101015850B1 (en) Method for manufacturing organic light emitting diode display
KR101155903B1 (en) Organic light emitting diode display and method for manufacturing the same
KR102131963B1 (en) Organic light-emitting display apparatus
US9640598B2 (en) Pad electrode structure and organic light-emitting display apparatus including the pad electrode structure
KR102441558B1 (en) Organic light-emitting display apparatus and method for manufacturing the same
US20050173709A1 (en) Organic light-emitting diode (OLED) and method of fabrication thereof
KR20170060212A (en) Organic light-emitting display apparatus and method for manufacturing the same
KR102510394B1 (en) Method for forming conductive pattern and method for manufacturing organic light emitting display including the conductive pattern
KR101799034B1 (en) Substrate for organic electro luminescent device and method of fabricating the same
KR20120046356A (en) Array substrate for organic electro luminescent device and method of fabricating the same
KR20170047473A (en) Organic light-emitting display apparatus and method for manufacturing the same
US20140117323A1 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
CN107452768B (en) Organic light emitting diode display and method of manufacturing the same
KR102181238B1 (en) Organic light emitting display apparatus and method for manufacturing the same
KR102126380B1 (en) Light-emitting display apparatus
KR102512718B1 (en) Thin film transistor substrate, organic light emitting display using the same, method for manufacturing thin film transistor substrate
KR20160116248A (en) Display device and method for manufacturing the same
US9941313B2 (en) Method of manufacturing thin film transistor substrate
KR102113177B1 (en) Organic light-emitting display apparatus and manufacturing method of the same
KR102556027B1 (en) Display apparatus and manufacturing method of the same
KR102524533B1 (en) Manufacturing method of organic light-emitting display apparatus
KR102537439B1 (en) Organic light emitting display apparatus and method for manufacturing the same
KR102100373B1 (en) Organic light-emitting display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant