KR102523881B1 - Flat display panel and manufacturing method thereof - Google Patents

Flat display panel and manufacturing method thereof Download PDF

Info

Publication number
KR102523881B1
KR102523881B1 KR1020160152692A KR20160152692A KR102523881B1 KR 102523881 B1 KR102523881 B1 KR 102523881B1 KR 1020160152692 A KR1020160152692 A KR 1020160152692A KR 20160152692 A KR20160152692 A KR 20160152692A KR 102523881 B1 KR102523881 B1 KR 102523881B1
Authority
KR
South Korea
Prior art keywords
electrode
display panel
electrodes
light emitting
organic light
Prior art date
Application number
KR1020160152692A
Other languages
Korean (ko)
Other versions
KR20180052056A (en
Inventor
박경훈
박신영
김영범
Original Assignee
주식회사 클랩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 클랩 filed Critical 주식회사 클랩
Publication of KR20180052056A publication Critical patent/KR20180052056A/en
Application granted granted Critical
Publication of KR102523881B1 publication Critical patent/KR102523881B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/129Chiplets
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 평판 표시 패널 및 이의 제조 방법에 관한 것으로서, 박막 트랜지스터로 구성되는 스위칭 소자를 사용하지 않고 컨트롤러를 이용하여 구동하는 액티브 방식으로 구동되는 평판 표시 패널 및 이의 제조 방법에 관한 것이다.
본 발명에서는 하부기판 상면에는 박막 공정으로 형성되는 화소전극(애노드전극)을 구비하고, 하부에는 이를 구동하는 마이크로 제어소자를 구비하는 구성을 제시한다.
본 발명에 따른 평판 표시 패널은 박막 트랜지스터를 사용함이 없이 액티브 구동 방식으로 구현 가능하게 되었다. 따라서 종래 평판 표시 패널에서 화소마다 필요로 하는 박막 트랜지스터를 제거함으로써 공정 수율을 높일 수 있어 대형 크기의 고정세화 패널을 낮은 가격에 제공할 수 있게 되었다.
The present invention relates to a flat panel display panel and a manufacturing method thereof, and more particularly, to a flat panel display panel driven in an active manner by using a controller without using a switching element composed of thin film transistors, and to a manufacturing method thereof.
In the present invention, a pixel electrode (anode electrode) formed by a thin film process is provided on the upper surface of the lower substrate, and a microcontroller for driving the pixel electrode is provided on the lower side.
The flat panel display panel according to the present invention can be implemented in an active driving method without using a thin film transistor. Therefore, by removing the thin film transistors required for each pixel in the conventional flat panel display panel, the process yield can be increased, and a large-sized, high-definition panel can be provided at a low price.

Description

평판 표시 패널 및 이의 제조 방법{FLAT DISPLAY PANEL AND MANUFACTURING METHOD THEREOF}Flat display panel and manufacturing method thereof {FLAT DISPLAY PANEL AND MANUFACTURING METHOD THEREOF}

본 발명은 평판 표시 패널 및 이의 제조 방법에 관한 것으로서, 박막 트랜지스터로 구성되는 스위칭 소자를 사용하지 않고 컨트롤러를 이용하여 구동하는 액티브 방식으로 구동되는 평판 표시 패널 및 이의 제조 방법에 관한 것이다.The present invention relates to a flat panel display panel and a manufacturing method thereof, and more particularly, to a flat panel display panel driven in an active manner by using a controller without using a switching element composed of thin film transistors, and to a manufacturing method thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 유기발광표시장치(OLED: Organic Light Emitting Display Device, 또는 유기전계발광표시장치) 등과 같은 다양한 평판 표시 장치가 활용되고 있다. 이러한 다양한 평판 표시 장치에는, 그에 맞는 평판 표시 패널이 포함된다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Recently, Liquid Crystal Display (LCD), Organic Light Emitting Display Device (OLED), or an organic light emitting display), various flat panel display devices are being utilized. These various flat display devices include flat display panels suitable for them.

종래 평판 표시 패널은 각각의 화소영역에 박막 트랜지스터들을 형성하고 있으며, 박막 트랜지스터의 전류의 흐름을 통하여 화소전극에 전압을 인가하여 평판 표시 패널 내의 특정 화소영역을 제어하는 구조를 갖는다. 박막 트랜지스터는 게이트와 소스/드레인 전극으로 구성되는 반도체 소자이다.A conventional flat panel display panel has a structure in which thin film transistors are formed in each pixel area, and a specific pixel area in the flat panel display panel is controlled by applying a voltage to a pixel electrode through a current flow of the thin film transistor. A thin film transistor is a semiconductor device composed of a gate and source/drain electrodes.

액정 표시 장치는 화소전극과 공통전극 사이에 액정을 주입하고, 화소전극과 공통전극 사이의 인가전압을 이용하여 액정을 온/오프하는 구동방식을 사용하는 표시장치이다.A liquid crystal display device is a display device using a driving method of injecting liquid crystal between a pixel electrode and a common electrode and turning on/off the liquid crystal using a voltage applied between the pixel electrode and the common electrode.

유기 발광 표시장치는 화소전극과 전기적으로 연결되는 애노드 전극을 구비하고, 애노드 전극과 대향되는 캐소드 전극을 구비하고, 애노드 전극과 캐소드 전극 사이에 유기발광층을 형성하고, 어느 하나의 전극에서 발생한 전자와 다른 하나의 전극에서 발생한 정공이 발광층 내부로 주입되면, 주입된 전자 및 정공이 결합하여 액시톤(exciton)이 생성되고, 생성된 액시톤이 여기상태(excited state)에서 기저상태(ground state)로 떨어지면서 발광하여 화상을 표시하는 표시장치이다.An organic light emitting display device includes an anode electrode electrically connected to a pixel electrode, a cathode electrode opposite to the anode electrode, an organic light emitting layer formed between the anode electrode and the cathode electrode, and electrons generated from one electrode and When holes generated from the other electrode are injected into the light emitting layer, the injected electrons and holes are combined to generate exciton, and the generated exciton changes from an excited state to a ground state. It is a display device that emits light while falling and displays an image.

도 1은 종래 평판 표시 장치의 구동 회로 블록도이다. 종래 평판 표시 장치는 제1방향(예: 수직방향)으로 다수의 제1라인(D1~Dm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(100)과, 다수의 제1라인(D1~Dm)으로 제1신호를 공급하는 제1구동부(220)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(230)와, 제1구동부(220) 및 제2구동부(230)를 제어하는 타이밍 컨트롤러(210, 일명 'TCON'으로 불린다) 등을 포함한다.1 is a block diagram of a driving circuit of a conventional flat panel display. In a conventional flat panel display device, a plurality of first lines D1 to Dm are formed in a first direction (eg, a vertical direction), and a plurality of second lines HL1 to HLn are formed in a second direction (eg, a horizontal direction). The formed display panel 100, the first driver 220 supplying the first signal to the plurality of first lines D1 to Dm, and the supply of the second signal to the plurality of second lines HL1 to HLn and a timing controller 210 (referred to as 'TCON') that controls the second driving unit 230 and the first driving unit 220 and the second driving unit 230.

표시패널(100)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(D1~Dm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 형성된다. 전술한 제1구동부(220) 및 제2구동부(230)는 각각 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다.The display panel 100 includes a plurality of first lines D1 to Dm formed in a first direction (eg, a vertical direction) and a plurality of second lines HL1 to HLn formed in a second direction (eg, a horizontal direction). A plurality of pixels (P: Pixels) are formed according to the intersection of . Each of the aforementioned first driving unit 220 and second driving unit 230 may include at least one driver IC that outputs a signal for displaying an image.

표시패널(100)에 제1방향으로 형성된 다수의 제1라인(D1~Dm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(220)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다. 또한, 표시패널(100)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(230)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다. 최근의 기술 추세로는 게이트 드라이버는 COG(Chip on Glass) 방식으로 표시패널(100) 내에 포함되도록 구성되기도 한다.The plurality of first lines D1 to Dm formed in a first direction on the display panel 100 are, for example, formed in a vertical direction (first direction) to transmit data voltages (first signals) to pixel columns in the vertical direction. The first driver 220 may be a data driver that supplies a data voltage to the data wire. In addition, the plurality of second lines HL1 to HLn formed in the second direction of the display panel 100 are formed in the horizontal direction (second direction) and transmit scan signals (first signals) to pixel columns in the horizontal direction. It may be a wire, and the second driver 230 may be a gate driver that supplies a scan signal to the gate wire. As a recent technology trend, the gate driver is also configured to be included in the display panel 100 in a COG (Chip on Glass) method.

또한, 제1구동부(220)와 제2구동부(230)와 접속하기 위해 표시패널(100)에는 패드부가 구성된다. 패드부는 제1구동부(220)에서 다수의 제1라인(D1~Dm)으로 제1신호를 공급하면 이를 표시패널(100)로 전달하며, 마찬가지로 제2구동부(230)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(100)로 전달한다.In addition, a pad part is formed in the display panel 100 to be connected to the first driving unit 220 and the second driving unit 230 . When the pad unit supplies the first signal to the plurality of first lines D1 to Dm from the first driving unit 220, it transfers the signal to the display panel 100, and similarly, the second driving unit 230 supplies the plurality of second lines (D1 to Dm). When the second signal is supplied to HL1 to HLn), it is transmitted to the display panel 100 .

각 화소(pixel)는 하나 이상의 부화소(subpixel)를 포함한다. 부화소는 특정한 한 종류의 컬러필터가 형성되거나, 또는 컬러필터가 형성되지 않고 유기발광소자가 특별한 색상을 발광할 수 있는 단위를 의미한다. 부화소에서 정의하는 색상으로 적색(R), 녹색(G), 청색(B)과 선택적으로 백색(W)를 포함할 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 각 부화소는 각각의 박막 트랜지스터와 이에 연결된 전극이 포함되므로 이하, 화소를 구성하는 부화소 역시 하나의 화소영역으로 지칭한다.Each pixel includes one or more subpixels. The sub-pixel refers to a unit in which a specific type of color filter is formed or an organic light emitting device can emit light of a specific color without a color filter. Colors defined by the sub-pixels may include red (R), green (G), blue (B), and optionally white (W), but the present invention is not limited thereto. Since each sub-pixel includes each thin film transistor and an electrode connected thereto, the sub-pixel constituting the pixel is also referred to as one pixel area.

한편, 유기발광표시장치는 상면발광과 하면발광(Bottom Emission), 양면발광(Dual Emission) 등이 있다. 어느 발광 방식을 택하여도 표시패널이 증가하는 대면적의 표시패널에서는 캐소드를 전면에 형성시키는 과정에서 캐소드의 전압강하가 발생할 수 있으므로 이를 해결하기 위한 보조전극 또는 보조배선을 비개구 영역에 형성할 수 있다. 이하, 본 명세서에서는 유기발광표시장치의 경우 특별히 언급하지 않는 경우에는 상면발광의 표시장치를 중심으로 설명하지만, 본 발명의 실시예들이 상면발광에 한정되는 것은 아니며, 캐소드의 전압강하를 방지하는 모든 표시장치의 구조에 적용될 수 있다.
Meanwhile, organic light emitting display devices include top emission, bottom emission, dual emission, and the like. Regardless of which light emitting method is selected, in a large-area display panel where the display panel increases, a voltage drop of the cathode may occur in the process of forming the cathode on the front surface. can Hereinafter, in the present specification, an organic light emitting display device will be described with a focus on a top emission display device unless otherwise specified, but the embodiments of the present invention are not limited to the top emission device, and all methods for preventing the voltage drop of the cathode are not limited thereto. It can be applied to the structure of a display device.

도 2는 종래 액정 표시 패널의 단면도이다. 하부투명기판(101) 상에 버퍼층(103)을 형성하고, 버퍼층(103) 상부에 채널영역(104)을 패턴 형성한다. 채널영역(104) 상부에는 게이트 절연막(105)과 게이트 전극(107)을 패턴 형성한다. 다음으로 제1층간절연막(110)을 형성하고, 제1층간절연막(110) 상부에는 쓰루홀을 통해 연결되는 소스 전극(111)과 드레인 전극(113)을 형성한다. 제2층간절연막(112)를 형성한 후 평탄화하고, 평탄화된 제2층간절연막(112) 상부에는 쓰루홀을 통해 연결되는 화소 전극(115)를 형성한다. 별도의 공정으로 하부투명기판(101)과 대향되는 대향면에 공통전극(119)를 구비하는 상부투명기판(150)을 형성한다. 하부투명기판(101)과 상부투명기판(150)을 합지한 후, 그 사이에 액정을 주입하면 액정 표시 패널이 완성된다. 액정 표시 패널은 수동 발광 소자이므로 백라이트에서 조사되는 광을 편광시켜 사용하므로 하부투명기판(101) 하부에 제1편광판(301)을 형성하고, 상부투명기판(150) 상부에 제2편광판(303)을 부착 구비하면 도 2와 같은 단면도를 갖는 액정 표시 패널이 완성된다. 컬러필터층, 백라이트 유닛(Back Light Unit), 기타 광학 필름이 액정 표시 패널에 부착되지만 이러한 구성은 본 발명의 특징과 연관성이 낮으므로 설명하지 않는 것으로 한다. 공통전극(119)에는 공통 전위가 인가되며, 도 1의 제2라인(HL1~HLn)을 통해 공급되는 제2신호는 게이트 전극(109)에 인가되며, 도 1의 제1라인(D1~Dm)을 통해 공급되는 데이터 신호는 소스전극(111)을 통해 최종적으로 화소전극(115)에 공급된다. 소스전극(111)에 공급되는 전위는 액정 열화를 방지하기 위해서 매 주기마다 극성을 변경하면서 공급된다.2 is a cross-sectional view of a conventional liquid crystal display panel. A buffer layer 103 is formed on the lower transparent substrate 101, and a channel region 104 is patterned on the buffer layer 103. A gate insulating layer 105 and a gate electrode 107 are patterned on the upper portion of the channel region 104 . Next, a first interlayer insulating film 110 is formed, and a source electrode 111 and a drain electrode 113 connected through a through hole are formed on the first interlayer insulating film 110 . After the second interlayer insulating film 112 is formed, it is planarized, and a pixel electrode 115 connected through a through hole is formed on the planarized second interlayer insulating film 112 . In a separate process, the upper transparent substrate 150 having the common electrode 119 is formed on the opposite surface facing the lower transparent substrate 101 . After the lower transparent substrate 101 and the upper transparent substrate 150 are laminated and liquid crystal is injected therebetween, the liquid crystal display panel is completed. Since the liquid crystal display panel is a passive light emitting device, the light emitted from the backlight is polarized and used, so the first polarizing plate 301 is formed under the lower transparent substrate 101 and the second polarizing plate 303 is formed on the upper transparent substrate 150. When the is attached, a liquid crystal display panel having a cross-sectional view as shown in FIG. 2 is completed. A color filter layer, a back light unit, and other optical films are attached to the liquid crystal display panel, but these configurations are not related to the characteristics of the present invention, so they will not be described. A common potential is applied to the common electrode 119, and a second signal supplied through the second lines HL1 to HLn of FIG. 1 is applied to the gate electrode 109, and the first lines D1 to Dm of FIG. ) is finally supplied to the pixel electrode 115 through the source electrode 111 . The potential supplied to the source electrode 111 is supplied while changing its polarity every cycle in order to prevent deterioration of the liquid crystal.

도 2의 단면도에서는 제2층간절연막(112)을 통하여 드레인 전극(109)과 연결되는 화소전극(115)이 형성되는 것으로 설명하였으나 실질적인 구조에서는 드레인 전극(109) 상부에 제3층간절연막을 형성하고, 쓰루홀을 통하여 드레인전극(109)과 연결되는 연결전극을 제3층간절연막 상부에 형성하고, 제3층간절연막과 연결전극 상부에 제2층건절연막(112)을 형성한 후, 제2층간절연막(112)을 평탄화한 후 상부에 화소전극(115)을 형성하는 구조를 갖는 것이 일반적이다. 화소전극(115)과 연결전극은 제2층간절연막(112)에 형성되는 쓰루홀을 통해 도전상태가 되도록 연결된다.In the cross-sectional view of FIG. 2 , it has been described that the pixel electrode 115 connected to the drain electrode 109 through the second interlayer insulating film 112 is formed, but in a practical structure, a third interlayer insulating film is formed on the drain electrode 109, After forming a connection electrode connected to the drain electrode 109 through a through hole on the upper part of the third interlayer insulating film, forming a second layer gun insulating film 112 on the upper part of the third interlayer insulating film and the connecting electrode, the second interlayer insulating film It is common to have a structure in which the pixel electrode 115 is formed on the top after planarizing (112). The pixel electrode 115 and the connection electrode are connected in a conductive state through a through hole formed in the second interlayer insulating film 112 .

액정표시 패널은 자체 발광을 하지 못하는 액정을 사용하므로 백라이트 유닛을 통해 광원을 공급받게 된다. 따라서 박막 트랜지스터와 같이 투과형으로 형성할 수 없는 물질을 제외한 나머지 구성은 개구율을 높이기 위해 투명물질로 형성하여야 한다. 따라서 화소전극(115) 및 공통전극(119)는 당연히 투과성을 갖는 도전물질로 형성하여야 한다.
Since the liquid crystal display panel uses liquid crystal that does not emit light itself, a light source is supplied through a backlight unit. Therefore, except for a material that cannot be formed as a transmissive type, such as a thin film transistor, the rest of the components must be formed of a transparent material to increase the aperture ratio. Accordingly, the pixel electrode 115 and the common electrode 119 must be formed of a transparent conductive material.

도 3은 종래 유기발광표시 패널의 단면도이다. 하부기판(101) 상에 버퍼층(103)을 형성하고, 버퍼층(103) 상부에 채널영역(104)을 패턴 형성한다. 채널영역(104) 상부에는 게이트 절연막(105)과 게이트 전극(107)을 패턴 형성한다. 다음으로 제1층간절연막(110)을 형성하고, 제1층간절연막(110) 상부에는 쓰루홀을 통해 연결되는 소스 전극(111)과 드레인 전극(113)을 형성한다. 제2층간절연막(112)를 형성한 후 평탄화하고, 평탄화된 제2층간절연막(112) 상부에는 쓰루홀을 통해 연결되는 화소전극(115)를 형성한다. 일반적으로 유기발광표시 패널에서는 화소전극이라 부르기 보다는 애노드 전극이라 부른다. 본 발명에서는 애노드 전극 또는 화소전극(115)을 혼용해서 호칭하기로 한다. 애노드 전극(115) 상에 유기발광층(121)을 형성한다. 이웃하게 배치되는 회소전극을 구성하는 애노드 전극(115)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 유기발광층(121)과 뱅크(127) 상부에 캐소드 전극(119)을 형성하고, 그 상부에 투습방지막(307)을 형성하면 유기발광표시 패널의 제조가 완성된다. TV 등에 사용되는 대화면용 유기발광표시 패널의 경우 캐소드 전극(119)에 인가되는 전압을 균일하게 유지할 필요가 있다. TV의 경우 대화면을 구성하여야 하므로 TCON으로부터 전압이 인가되는 쪽에 가까이 위치하는 캐소드 전극(119)과 화면 중앙에 위치하는 캐소드 전극(119) 사이의 전압 강하 문제가 발생하게 된다. 이러한 캐소드 전압강하(달리 표현하면 캐소드 전극 저항 증가) 문제를 해결하기 위해서 이웃하는 화소의 캐소드 전극(119)는 뱅크(127)의 좌우에서 서로 단절되도록 패턴 형성한다. 그리고 뱅크(127) 상부에는 캐소드 전극(119)보다 저항이 낮은 전도성 물질을 형성하여 서로 단절되도록 패턴 형성된 이웃하는 캐소드 전극(119)을 서로 전기적으로 연결하여 전기적인 저항을 낮추는 구성을 갖게 된다. 이러한 캐소드 저항 문제를 해결하기 위한 구성과 각 화소의 밝기를 보상하는 보상회로 등에 관한 기술은 본 발명의 특징부를 벗어나는 것이므로 상세한 설명을 생략하기로 한다.3 is a cross-sectional view of a conventional organic light emitting display panel. A buffer layer 103 is formed on the lower substrate 101, and a channel region 104 is patterned on the buffer layer 103. A gate insulating layer 105 and a gate electrode 107 are patterned on the upper portion of the channel region 104 . Next, a first interlayer insulating film 110 is formed, and a source electrode 111 and a drain electrode 113 connected through a through hole are formed on the first interlayer insulating film 110 . After the second interlayer insulating film 112 is formed, it is planarized, and a pixel electrode 115 connected through a through hole is formed on the planarized second interlayer insulating film 112 . Generally, in an organic light emitting display panel, it is called an anode electrode rather than a pixel electrode. In the present invention, the anode electrode or the pixel electrode 115 will be used interchangeably. An organic light emitting layer 121 is formed on the anode electrode 115 . In order to insulate the organic light emitting layer 121 from the anode electrode 115 constituting the adjacent small electrode, the bank 127 made of an insulating material is formed as an overcoat (OC). When the cathode electrode 119 is formed on the organic light emitting layer 121 and the bank 127, and the moisture barrier layer 307 is formed on the top, manufacturing of the organic light emitting display panel is completed. In the case of an organic light emitting display panel for a large screen used in a TV or the like, it is necessary to maintain a uniform voltage applied to the cathode electrode 119 . In the case of a TV, since a large screen must be configured, a voltage drop problem occurs between the cathode electrode 119 positioned close to the side to which voltage is applied from TCON and the cathode electrode 119 positioned in the center of the screen. In order to solve the problem of cathode voltage drop (in other words, cathode electrode resistance increase), cathode electrodes 119 of neighboring pixels are patterned to be disconnected from each other on the left and right sides of the bank 127 . In addition, a conductive material having a lower resistance than the cathode electrode 119 is formed on the upper part of the bank 127 to electrically connect adjacent cathode electrodes 119 patterned to be disconnected from each other to lower the electrical resistance. Since the configuration for solving the cathode resistance problem and the compensation circuit for compensating the brightness of each pixel are beyond the features of the present invention, a detailed description thereof will be omitted.

도 3에서 채널영역(104)은 산화물 반도체 또는 LTPS(Low Temperature Poly-silicon)로 형성한다. 소스전극(111), 드레인전극(113), 게이트전극(107)은 도전성 물질이며, 일 실시예로 Cu/MoTi, 또는 Mo/Al/Mo 합금일 수 있으나 이에 한정되지 않고 다양한 물질이 적용될 수 있다. 애노드 전극(115)은 ITO를 이용하거나 ITO/Ag/ITO를 이용할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 제2전극인 캐소드 전극(119)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다. 도 3에 도시된 바와 같이 상면발광형으로 형성할 경우에는 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115)은 불투명하게 형성하여도 무방하므로 일반적으로 전도도가 높은 전도성 물질로 형성한다.In FIG. 3 , the channel region 104 is formed of an oxide semiconductor or low temperature poly-silicon (LTPS). The source electrode 111, the drain electrode 113, and the gate electrode 107 are conductive materials, and may be Cu/MoTi or a Mo/Al/Mo alloy in one embodiment, but are not limited thereto and various materials may be applied. . The anode electrode 115 may use ITO or ITO/Ag/ITO. Alternatively, Cu, Mo, or an alloy thereof may be used. The bank 450 may use an overcoat (OC), and the cathode electrode 119, which is the second electrode, may use ITO, IGZO, IZO, Mg, Ag, or an alloy thereof. As shown in FIG. 3, when forming the top emission type, the cathode electrode 118 should be formed as a transparent electrode, whereas the anode electrode 115 may be formed opaque, so it is generally a conductive material with high conductivity. form with

도 3의 단면도에서는 제2층간절연막(112)을 통하여 드레인 전극(109)과 연결되는 애노드 전극(115)이 형성되는 것으로 설명하였으나 실질적인 구조에서는 드레인 전극(109) 상부에 제3층간절연막을 형성하고, 쓰루홀을 통하여 드레인전극(109)과 연결되는 연결전극을 제3층간절연막 상부에 형성하고, 제3층간절연막과 연결전극 상부에 제2층건절연막(112)을 형성한 후, 제2층간절연막(112)을 평탄화한 후 상부에 애노드 전극(115)을 형성하는 구조를 갖는 것이 일반적이다. 애노드 전극(115)와 연결전극은 제2층간절연막(112)에 형성되는 쓰루홀을 통해 도전상태가 되도록 연결된다. In the cross-sectional view of FIG. 3, it has been described that the anode electrode 115 connected to the drain electrode 109 is formed through the second interlayer insulating film 112, but in a practical structure, a third interlayer insulating film is formed on the drain electrode 109, After forming a connection electrode connected to the drain electrode 109 through a through hole on the upper part of the third interlayer insulating film, forming a second layer gun insulating film 112 on the upper part of the third interlayer insulating film and the connecting electrode, the second interlayer insulating film It is common to have a structure in which an anode electrode 115 is formed on the top after planarizing (112). The anode electrode 115 and the connection electrode are connected in a conductive state through a through hole formed in the second interlayer insulating film 112 .

도 3의 유기전계발광 표시패널은 캐소드 전극(119)에 공통 전위가 인가되며, 도 1의 제2라인(HL1~HLn)을 통해 공급되는 제2신호는 게이트 전극(109)에 인가되며, 도 1의 제1라인(D1~Dm)을 통해 공급되는 데이터 신호는 소스전극(111)을 통해 최종적으로 애노드 전극(115)에 공급되어 표시소자로 동작된다.
In the organic light emitting display panel of FIG. 3, a common potential is applied to the cathode electrode 119, and a second signal supplied through the second lines HL1 to HLn of FIG. 1 is applied to the gate electrode 109. The data signal supplied through the first lines D1 to Dm of 1 is finally supplied to the anode electrode 115 through the source electrode 111 and operated as a display element.

종래 평판표시소자는 도 2 및 도 3에 도시된 바와 같이 박막 트랜지스터를 이용하여 구현된다. 그런데 이러한 박막 트랜지스터는 투명기판상에 반도체 공정을 이용해서 구현하므로 액정층, 컬러필터층, 및 유기발광층을 형성하는 박막 형성 공정에 비해 불량률보다 높은 것이 일반적이며 이로 인해 대형 크기의 고정세화 패널로 갈수록 수율을 저하시키는 문제로 부각되고 있다. 예를 들어, Full HD TV(4K)를 구현하는 평판 표시 소자에는 약 팔백 만개의 화소가 구비되므로 동일 수의 박막 트랜지스터를 구현하여야 한다. 따라서 대형 사이즈의 고정세화로 갈수록 수율을 높이기 위해서는 반도체 공정을 줄일 수 있는 평판 표시 패널 및 이의 제조 방법을 필요로 하게 되었다.Conventional flat panel display devices are implemented using thin film transistors as shown in FIGS. 2 and 3 . However, since these thin film transistors are implemented using a semiconductor process on a transparent substrate, the defect rate is generally higher than that of the thin film formation process for forming the liquid crystal layer, color filter layer, and organic light emitting layer. is being highlighted as a problem that lowers the For example, since a flat panel display device implementing a Full HD TV (4K) has about 8 million pixels, the same number of thin film transistors must be implemented. Therefore, in order to increase the yield as the high resolution of the large size increases, a flat panel display panel capable of reducing semiconductor processes and a method for manufacturing the same are required.

대한민국공개특허 제10-2016-0127197호 (2016.11.03. 공개)Korean Patent Publication No. 10-2016-0127197 (published on November 3, 2016)

본 발명은 상기와 같은 문제점을 해결하고자 하는 것으로서, 박막 트랜지스터 공정을 사용함이 없이 액티브 구동 방식으로 구현 가능한 평판 표시 패널 및 이의 제조 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to provide a flat panel display panel that can be implemented in an active driving method without using a thin film transistor process and a manufacturing method thereof.

본 발명의 상기 목적은 두께 방향으로 관통 형성되는 복수 개 관통홀을 구비하는 하부기판과, 복수 개 관통홀 내부에 도포되는 도전물질로 형성되는 복수 개 관통전극과, 하부기판 상부에 패턴 형성되는 복수 개 화소전극과, - 화소전극의 갯수와 관통전극의 갯수는 동일하며, 관통전극은 대응되는 각각의 화소전극과 전기적으로 연결됨 - 하부기판의 하부에는 상기 복수 개 관통전극과 전기적으로 연결되도록 패턴 형성되는 도전 배선과, 상기 도선 배선과 연결되도록 실장되며, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 포함하며, 마이크로 제어소자를 통해서 상기 각각의 화소전극에 공급되는 전압을 제어하는 것을 특징으로 하는 평판 표시 패널에 의해서 달성 가능하다.The above object of the present invention is a lower substrate having a plurality of through holes formed through the thickness direction, a plurality of through electrodes formed of a conductive material applied inside the plurality of through holes, and a plurality of through electrodes formed in a pattern on the upper part of the lower substrate. pixel electrodes, - the number of pixel electrodes and the number of through electrodes are the same, and the through electrodes are electrically connected to corresponding respective pixel electrodes - a pattern is formed on the bottom of the lower substrate to be electrically connected to the plurality of through electrodes and a microcontroller mounted to be connected to the conductive wire and manufactured through a separate semiconductor manufacturing process, characterized in that the voltage supplied to each of the pixel electrodes is controlled through the microcontroller. This can be achieved with a flat display panel.

또한, 하면에는 공통 전위를 인가하는 공통전극이 형성되는 상부기판과, 상부기판과 하부기판 사이에 액정을 충진시키면 액정 표시 패널을 형성할 수 있다.In addition, a liquid crystal display panel can be formed by filling a liquid crystal between an upper substrate having a common electrode for applying a common potential on the lower surface of the substrate and liquid crystal between the upper substrate and the lower substrate.

다른 방식으로는 각 화소전극 상에 형성되는 유기전계발광층과, 유기전계발광층 상에 형성되는 캐소드 전극을 구비되도록 함으로써 유기발광표시 패널로 형성할 수 있다. 유기발광표시 패널의 제조시에는 이웃하는 화소전극 및 유기전계발광층 사이에는 절연물질로 구성되는 뱅크를 구비하도록 하여야 한다.Alternatively, an organic light emitting display panel may be formed by providing an organic light emitting layer formed on each pixel electrode and a cathode electrode formed on the organic light emitting layer. When manufacturing an organic light emitting display panel, a bank made of an insulating material should be provided between adjacent pixel electrodes and an organic light emitting layer.

본 발명의 또 다른 목적은 외부에서 인가되는 영상 데이터 신호를 수신하고, 타이밍 신호 생성하고 상기 타이밍 신호에 따라 상기 영상 데이터 신호를 출력하는 타이밍 컨트롤러(TCON)와, 상기 타이밍 컨트롤러로부터 영상 데이터 신호를 수신하는 평판 표시 패널을 포함하는 평판 표시 장치에 있어서, 평판 표시 패널에는 하부기판과, 하부기판 상부에는 전체 m개의 화소전극이 구비되며, 상기 m개의 화소전극은 서로 인접한 n개의 화소전극들로 그룹핑되는 복수 개 그룹화소로 분류되고, - m 및 n은 자연수이며, n보다 m이 큰 수임 - 하부기판 하부에는 상기 각 그룹화소의 n개의 화소전극에 영상 데이터 신호를 인가하는 복수 개 마이크로 제어소자가 구비되며, 마이크로 제어소자는 대응되는 그룹화소의 화소전극들을 구동하기 위한 영상 데이터 신호를 타이밍 컨트롤러로부터 제공받은 후 대응되는 그룹화소의 화소전극들에 제공하는 것을 특징으로 하는 평판 표시 장치로 달성 가능하다.Another object of the present invention is a timing controller (TCON) that receives an externally applied video data signal, generates a timing signal, and outputs the video data signal according to the timing signal, and receives the video data signal from the timing controller. In a flat panel display device including a flat panel display panel, the flat panel display panel includes a lower substrate, and a total of m pixel electrodes are provided on the lower substrate, and the m pixel electrodes are grouped into n adjacent pixel electrodes. It is classified into a plurality of group pixels, - m and n are natural numbers, and m is a larger number than n - A plurality of micro control elements are provided below the lower substrate to apply image data signals to n pixel electrodes of each group pixel It is possible to achieve this in a flat panel display device characterized in that the microcontroller receives image data signals for driving pixel electrodes of corresponding group pixels from the timing controller and then provides them to the pixel electrodes of corresponding group pixels.

본 발명의 또 다른 목적은 두께 방향으로 관통하는 복수 개 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상부에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 도포하여 관통전극을 형성하는 제2단계와, - 관통전극은 상기 화소전극과 일대일 대응되는 갯수로 구비되며, 상기 각 관통전극은 상기 각 화소전극과 전기적으로 연결됨 - 하부기판 하부에 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 상기 하부기판 하부에 실장하는 제4단계와, 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와, 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법으로부터 달성 가능하다.Another object of the present invention is a first step of preparing a lower substrate having a plurality of through holes penetrating in a thickness direction, forming a pattern of a plurality of pixel electrodes on the lower substrate, and applying a conductive material to the through holes. A second step of forming through-electrodes, - the through-electrodes are provided in a one-to-one correspondence with the pixel electrodes, and each through-electrode is electrically connected to each pixel electrode - connected to the through-electrode under the lower substrate A third step of forming a lead wire, a fourth step of mounting a micro control element under the lower substrate to be connected to the lead wire, a fifth step of pattern forming an organic light emitting layer on the pixel electrode, and an organic light emitting layer. This can be achieved from a flat panel display panel manufacturing method comprising a sixth step of forming a cathode electrode thereon.

본 발명의 또 다른 목적은 복수 개 각 화소가 놓여지는 위치에서 상면에서 하면으로 관통하는 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상면에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 충진하여 관통전극을 형성하는 제2단계와, 하부기판 하면에는 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 실장하는 제4단계와, 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와, 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법으로 유기발광표시 패널을 제조에 의해 달성할 수 있다.Another object of the present invention is a first step of preparing a lower substrate having a through hole penetrating from the upper surface to the lower surface at a position where a plurality of pixels are placed, patterning a plurality of pixel electrodes on the upper surface of the lower substrate, A second step of forming a through electrode by filling the through hole with a conductive material, a third step of forming a conductive wire connected to the through electrode on the lower surface of the lower substrate, and a second step of mounting a micro control element to be connected to the conductive wire. An organic light emitting display panel manufacturing method comprising four steps, a fifth step of pattern forming an organic light emitting layer on top of the pixel electrode, and a sixth step of forming a cathode electrode on the top of the organic light emitting layer. can be achieved by manufacturing

본 발명의 또 다른 목적은 하부투명기판과, 하부투명기판상에 전면(全面) 전극으로 형성되는 제1전극과, 제1전극 상부에 순차적으로 패턴 형성되는 유기발광층 및 제2전극과, 제1전극 및 제2전극 상부에 형성되며 평탄화되는 제1층간절연막과, 각각의 제2전극과 접촉되도록 제1층간절연막에 쓰루홀을 형성하고, 쓰루홀을 도전 물질로 충진하여 컨택 전극을 형성하고, 컨택 전극과 접촉되며 제1층간절연막 상에 패턴 형성되는 도전 배선과, 별도의 반도체 제조 공정으로 제조되며, 상기 도전 배선과 연결되면서 제1층간절연막 상에 실장되는 마이크로 제어소자를 포함하는 것을 특징으로 하는 전계발광표시 패널에 의해서도 달성 가능하다.Another object of the present invention is a lower transparent substrate, a first electrode formed as a front electrode on the lower transparent substrate, an organic light emitting layer and a second electrode sequentially patterned on the first electrode, Forming a through hole in the first interlayer insulating film to be in contact with a first interlayer insulating film formed on the electrode and the second electrode and planarized, and each second electrode, and filling the through hole with a conductive material to form a contact electrode, It is characterized in that it includes a conductive wire contacted with the contact electrode and formed in a pattern on the first interlayer insulating film, and a micro control element manufactured in a separate semiconductor manufacturing process and mounted on the first interlayer insulating film while being connected to the conductive wire. This can also be achieved by an electroluminescent display panel that does.

이때, 유기발광층 및 제2전극은 이웃하는 유기발광층 및 제2전극과 상호 이격되도록 패턴 형성되며, 상기 상호 이격된 공간에는 절연물질로 형성되는 뱅크가 더 구비되도록 형성하는 것이 좋다.At this time, the organic light emitting layer and the second electrode are patterned to be spaced apart from the adjacent organic light emitting layer and the second electrode, and it is preferable to form a bank formed of an insulating material to be further provided in the mutually spaced space.

본 발명의 또 다른 목적은 하부투명기판을 준비하는 제1단계와, 하부투명기판 상면에 전면(全面) 전극으로 형성되는 제1전극을 형성하는 제2단계와, 제1전극 상부에 유기발광층과 제2전극을 패턴 형성하는 제2단계와, 제1전극과 제2전극 상부를 덮는 제1층간절연막을 형성한 후 평탄화하는 제3단계와, 평탄화된 제1층간절연막 상부에 제2전극과 컨택하기 위한 쓰루홀을 형성하고, 도전 물질을 충진하여 컨택 전극을 형성하고, 제1층간절연막 상부에 각각의 컨택 전극과 전기적으로 접속하는 도전 배선을 패턴 형성하는 제4단계와, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 위치시킨 후 상기 도전 배선과 배선 처리하는 제5단계를 포함하는 전계발광표시 패널 제조 방법에 의해서도 달성 가능하다.Another object of the present invention is a first step of preparing a lower transparent substrate, a second step of forming a first electrode formed as a front electrode on the upper surface of the lower transparent substrate, and an organic light emitting layer on the top of the first electrode A second step of forming a pattern on the second electrode, a third step of planarizing after forming a first interlayer insulating film covering the first electrode and the second electrode, and contacting the second electrode on the planarized first interlayer insulating film. A fourth step of forming through-holes for processing, filling conductive materials to form contact electrodes, and patterning conductive wires electrically connected to respective contact electrodes on top of the first interlayer insulating film, and a separate semiconductor manufacturing process. This can also be achieved by a method of manufacturing an electroluminescent display panel including a fifth step of locating a microcontroller made of a microcontroller and processing the conductive wire with the wire.

본 발명에 따른 평판 표시 패널은 박막 트랜지스터를 사용함이 없이 액티브 구동 방식으로 구현 가능하게 되었다. 따라서 종래 평판 표시 패널에서 화소마다 필요로 하는 박막 트랜지스터를 제거함으로써 공정 수율을 높일 수 있어 대형 크기의 고정세화 패널을 낮은 가격에 제공할 수 있게 되었다.The flat panel display panel according to the present invention can be implemented in an active driving method without using a thin film transistor. Therefore, by removing the thin film transistors required for each pixel in the conventional flat panel display panel, the process yield can be increased, and a large-sized, high-definition panel can be provided at a low price.

또한, 종래 평판 표시 패널에서는 하부기판상에 박막 트랜지스터를 형성하는 반도체 공정을 적용하기 위해 내열성 기판을 사용하여야 하였지만, 본 발명에 따라 제조되는 평판 표시 패널의 하부기판에는 화소전극(애노드 전극) 및/또는 캐소드 전극만을 박막 공정으로 제조가 가능하므로 제조시 견디어야 하는 공정 온도를 낮출 수 있으므로 저가격의 하부기판을 사용할 수 있는 이점이 있다.In addition, conventional flat panel display panels had to use a heat-resistant substrate to apply a semiconductor process for forming thin film transistors on the lower substrate, but the lower substrate of the flat panel display panel manufactured according to the present invention has pixel electrodes (anode electrodes) and/or Alternatively, since only the cathode electrode can be manufactured through a thin film process, a process temperature that must be endured during manufacturing can be lowered, so there is an advantage in that a low-cost lower substrate can be used.

예를 들어, 일명 8K로 알려진 패널의 경우에는 약 3,300만개의 화소로 구현되므로 종래 박막 트랜지스터를 이용하여 액티브 구동 방식으로 구현할 경우 3,300만 개의 박막 트랜지스터를 구현하여야 한다. 일반적인 TV의 경우 3개 이하의 불량 화소를 갖는 TV를 양품으로 간주한다고 가정하면 양품을 생산하기 위해서는 엄청난 공정 난이도를 필요로 함을 알 수 있다. 이에 비해 본 발명은 예를 들어 100개의 화소를 하나의 그룹화소로 그룹핑하여 적용한다고 가정하면, 3,300만개/100=33만개의 마이크로 제어소자로 구현할 수 있고, 마이크로 제어소자는 별도의 반도체 공정으로 생산되므로 불량률이 극히 낮을 것이고 또한 하부기판 하면 또는 상면에 실장하는 구성을 가지므로 불량률을 대폭 낮출 수 있게 된다. 따라서 본 발명을 적용하면 대화면이면서 고해상도의 패널을 보다 쉽게 구현할 수 있는 이점이 있다.For example, since a panel known as 8K is implemented with about 33 million pixels, 33 million thin film transistors must be implemented when implemented in an active driving method using conventional thin film transistors. In the case of a general TV, assuming that a TV having 3 or less defective pixels is regarded as a good product, it can be seen that a great process difficulty is required to produce a good product. On the other hand, assuming that the present invention is applied by grouping 100 pixels into one group pixel, for example, it can be implemented with 33 million/100 = 330,000 microcontrollers, and the microcontrollers are produced in a separate semiconductor process. Therefore, the defect rate will be extremely low, and since it has a configuration mounted on the lower surface or upper surface of the lower substrate, the defect rate can be significantly reduced. Therefore, when the present invention is applied, there is an advantage in that a panel with a large screen and high resolution can be more easily implemented.

도 1은 종래 평판 표시 장치의 구동 회로 블록도.
도 2는 종래 액정 표시 패널의 단면도.
도 3은 종래 유기발광표시 패널의 단면도.
도 4는 본 발명에 따른 평판 표시 소자의 구동 회로 블록도.
도 5는 본 발명에 따른 평판 표시 패널의 하면 일부를 도시한 저면도.
도 6은 본 발명에 따른 일 실시예의 액정 표시 패널과 백라이트 유닛의 결합 단면도.
도 7은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도.
도 8은 본 발명에 따른 평판 표시 패널을 상면 방향에서 바라본 평면도.
도 9는 본 발명에 따른 일 실시예의 액정 표시 패널의 단면도.
도 10은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도.
도 11은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도.
도 12는 본 발명에 따른 일 실시예로서 투습 방지막이 구비된 유기발광표시 패널의 단면도.
도 13은 본 발명에 따른 일 실시예로서 투습 방지막이 구비된 유기발광표시 패널의 단면도.
도 14는 본 발명에 따른 일 실시예로서 투습 방지막이 구비된 유기발광표시 패널의 단면도.
1 is a block diagram of a driving circuit of a conventional flat panel display;
2 is a cross-sectional view of a conventional liquid crystal display panel;
3 is a cross-sectional view of a conventional organic light emitting display panel;
4 is a block diagram of a driving circuit of a flat panel display device according to the present invention.
5 is a bottom view showing a part of the lower surface of the flat display panel according to the present invention.
6 is a cross-sectional view of a combination of a liquid crystal display panel and a backlight unit according to an embodiment of the present invention.
7 is a cross-sectional view of an organic light emitting display panel according to an embodiment of the present invention.
8 is a plan view of the flat display panel according to the present invention viewed from the top direction;
9 is a cross-sectional view of a liquid crystal display panel according to an embodiment of the present invention.
10 is a cross-sectional view of an organic light emitting display panel according to an embodiment of the present invention.
11 is a cross-sectional view of an organic light emitting display panel according to an embodiment of the present invention.
12 is a cross-sectional view of an organic light emitting display panel equipped with a moisture barrier layer according to an embodiment of the present invention.
13 is a cross-sectional view of an organic light emitting display panel equipped with a moisture permeation barrier according to an embodiment of the present invention.
14 is a cross-sectional view of an organic light emitting display panel equipped with a moisture barrier layer according to an embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.Since the present invention can make various changes and have various embodiments, specific embodiments are illustrated in the drawings and described in detail.

이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
This is not intended to limit the present invention to specific embodiments, and should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

도 4는 본 발명에 따른 평판 표시 소자의 구동 회로 블록도이다. 평판 표시 패널(100)에는 6개 화소(P1, P2, ..., P6)를 그룹핑하여 그룹화소(PG1)를 형성하고, 이러한 그룹화소가 복수 개로 구비되도록 하였다. 종래 평판 표시 소자에서는 타이밍 컨트롤러(210)가 개별 화소에 데이터 신호를 인가하는 방식이므로 TCON에는 이전 프레임에 대한 전체 화면을 저장하기 위한 제1프레임 버퍼와 현재 프레임에 대한 전체 화면을 저장하기 위한 제2프레임 버퍼를 구비하고, 제1프레임 버퍼와 제2프레임 버퍼의 변경 내용만을 표시하도록 평판 표시 패널에 제어신호를 인가하는 것이 일반적이다. 이에 비해 본 발명에 따른 평판 표시 소자는 하나의 전체 화면을 복수 개 그룹화소로 분할하여 구동하므로, TCON(210)에는 각 그룹화소별로 이전 프레임과 현재 프레임의 영상을 저장하고 양자를 비교하여야 하므로 상대적으로 작은 크기의 프레임 버퍼를 적어도 두 개씩 구비하여야 한다. 즉, TCON(210)은 전체 화면을 복수 개 그룹화소로 분할하고, 분할된 영상에 해당되는 타이밍 제어신호와 비디오 데이터 신호를 각 그룹화소에 인가하는 방식으로 구동된다. 따라서 종래 평판 표시 소자의 TCON에 비해 본 발명에 따른 평판 표시 소자의 TCON이 좀 더 회로 로직이 복잡하게 구현되어야 하는 단점은 존재하게 된다.4 is a block diagram of a driving circuit of a flat panel display device according to the present invention. In the flat panel display panel 100, six pixels P1, P2, ..., P6 are grouped to form a group pixel PG1, and a plurality of such group pixels are provided. In a conventional flat panel display device, since the timing controller 210 applies data signals to individual pixels, TCON has a first frame buffer for storing the entire screen for the previous frame and a second buffer for storing the entire screen for the current frame. It is common to have a frame buffer and apply a control signal to the flat panel display panel to display only the changed contents of the first frame buffer and the second frame buffer. On the other hand, since the flat panel display device according to the present invention is driven by dividing one entire screen into a plurality of group pixels, the TCON 210 stores images of the previous frame and the current frame for each group pixel and compares them. Therefore, at least two small-sized frame buffers must be provided. That is, the TCON 210 divides the entire screen into a plurality of group pixels and applies a timing control signal and a video data signal corresponding to the divided image to each group pixel. Therefore, the TCON of the flat panel display device according to the present invention has a disadvantage in that circuit logic must be more complicated than the TCON of the conventional flat panel display device.

본 발명에 따른 평판 표시 패널을 구성하는 하부기판의 상면(上面)에는 도 4에 도시된 바와 같이 복수 개 화소(P1, P2, ..., P6)가 패턴 형성된다. 각 화소(P1, P2, ..., P6)가 구비되는 하부기판의 해당 영역에는 상면에서부터 하면으로 관통하는 관통홀이 형성되며, 관통홀에는 도전물질로 충진되어 각 화소의 화소전극과 관통홀은 도전상태를 유지하게 된다. 또한, 하부기판의 하면(下面)에는 각 그룹화소별로 마이크로 제어소자가 구비된다.As shown in FIG. 4, a plurality of pixels P1, P2, ..., P6 are patterned on the upper surface of the lower substrate constituting the flat display panel according to the present invention. A through hole penetrating from the upper surface to the lower surface is formed in a corresponding region of the lower substrate where each pixel P1, P2, ..., P6 is provided, and the through hole is filled with a conductive material to connect the pixel electrode and the through hole of each pixel. will remain in a challenging state. In addition, a micro control element is provided for each group pixel on the lower surface of the lower substrate.

도 5는 본 발명에 따른 평판 표시 패널의 하면 일부를 도시한 저면도이다. 도 5에서 P1C, P2C, ..., P6C는 각각 상면에 형성되는 화소 P1, P2, ..., P6에 대응되는 관통홀에 도전물질이 충진된 상태를 도시한 것이다. 각각의 관통전극(P1C, P2C, ..., P6C)은 마이크로 제어소자(125)와 독립적으로 연결되도록 도전 배선(123)이 패턴 형성됨을 알 수 있다. TCON으로부터 인가되는 제어신호와 비디오 데이터 신호는 마이크로 제어소자(125)로 전달되고, 마이크로 제어소자(125)는 해당 그룹화소를 구성하는 각 화소에 적절한 타이밍에 비디오 신호를 공급하는 방식으로 구동된다. 5 is a bottom view showing a part of the lower surface of the flat display panel according to the present invention. In FIG. 5 , P1C, P2C, ..., P6C show a state in which through-holes corresponding to the pixels P1, P2, ..., P6 formed on the upper surface are filled with a conductive material. It can be seen that the conductive wiring 123 is formed in a pattern so that each of the through electrodes P1C, P2C, ..., P6C is independently connected to the micro control element 125. The control signal and the video data signal applied from the TCON are transferred to the microcontroller 125, and the microcontroller 125 is driven in such a way as to supply video signals to each pixel constituting the corresponding group pixel at an appropriate timing.

도 4 및 도 5에 제시된 본 발명에 따르며, 평판 표시 패널의 상면으로는 공통 전위를 인가하고, 하면으로는 비디오 데이터 신호가 인가되도록 구성하는 것이 바람직하다. 평판 표시 패널 하면에 구비되는 마이크로 제어소자(125)에는 구동전원이 인가되어야 하며 이에 대해서는 생략 도시하였다. 실질적으로 평판 표시 패널 하면에는 공간적 여유가 충분하기 때문에 다양한 배선을 배치할 수 있으므로 큰 문제가 없다.According to the present invention shown in FIGS. 4 and 5, it is preferable to apply a common potential to the upper surface of the flat panel display panel and apply a video data signal to the lower surface of the flat panel display panel. Driving power must be applied to the microcontroller 125 provided on the lower surface of the flat panel display panel, and this is omitted. Substantially, since there is sufficient space on the lower surface of the flat panel display panel, various wires can be arranged, so there is no major problem.

또한, 도 4 및 도 5에서는 6개 화소(P1, P2, ..., P6)를 그룹핑하여 그룹화소(PG1)를 형성하는 것으로 제시하였으나 이는 설명의 편의상 예시한 것이다. 실제 구현시에는 다양한 개수의 화소(예를 들어 100개)를 하나의 그룹화소로 정의하여 구현할 수 있음은 물론이다.
In addition, in FIGS. 4 and 5, it is suggested that six pixels P1, P2, ..., P6 are grouped to form a group pixel PG1, but this is illustrated for convenience of description. Of course, in actual implementation, various numbers of pixels (for example, 100 pixels) may be defined and implemented as one group pixel.

도 6은 본 발명에 따른 일 실시예의 액정 표시 패널과 백라이트 유닛의 결합 단면도이다. 도 6(a)는 계면접착층이 구비되지 않은 실시예이며, 도 6(b)는 계면접착증을 구비한 액정 표시 패널 및 백라이트 유닛의 결합 단면도이다. 각 화소가 놓여지는 영역의 상면에서 하면을 관통하는 관통홀(124)을 갖는 하부투명기판(101)을 마련한다. 하부투명기판(101) 상면에는 복수 개 화소전극(115a, 115b)을 패턴 형성한다. 하부투명기판(101)은 유리, 석영, 내열성 투명 합성수지를 이용하여 형성할 수 있다. 각 관통홀(124)에는 도전 물질을 충진하여 하부투명기판(101) 하면에서 각 화소전극(115a, 115b)과 관통전극(P1C, P2C)을 통해 도전상태를 유지하도록 한다. 하부투명기판(101) 하면에는 도 5에 도시된 바와 같은 도전 배선(123)을 패턴 형성하고, 별도의 반도체 공정을 통해 형성된 마이크로 제어소자(125)를 실장시키면 하부투명기판(101)의 제조가 완성된다. 다음으로 별도 공정을 이용하여 공통전극(119)이 구비되는 상부투명기판(150)을 형성한다. 상부투명기판(150)과 하부투명기판(101)을 합체한 후, 그 사이에 액정(117)을 주입한다. 다음으로 백라이트 유닛(300)을 위치시키고, 제1편광판(301)과 제2편광판(303)을 부착하면 본 발명에 따른 액정 표시 패널의 제조가 완료된다. 종래 액정 표시 패널의 경우 제1편광판(301)은 하부투명기판(150) 하면에 부착되나 본 발명에서는 하부투명기판(150) 하면에 마이크로 제어소자(125)가 구비되므로 부착할 수 없다. 따라서 본 발명에서는 백라이트 유닛(300)의 광 출사면에 제1편광판(301)을 부착되도록 구현하였다. 하부투명기판(101) 상면과 화소전극(115a, 115b) 사이에의 계면 접착력을 향상시키기 위해 도 6(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.6 is a cross-sectional view of a combination of a liquid crystal display panel and a backlight unit according to an exemplary embodiment of the present invention. Figure 6 (a) is an embodiment without an interfacial bonding layer, and Figure 6 (b) is a combined cross-sectional view of a liquid crystal display panel and a backlight unit having an interfacial bonding agent. A lower transparent substrate 101 having a through hole 124 penetrating the lower surface of the upper surface of the region where each pixel is placed is provided. A plurality of pixel electrodes 115a and 115b are patterned on the upper surface of the lower transparent substrate 101 . The lower transparent substrate 101 may be formed using glass, quartz, or heat-resistant transparent synthetic resin. Each through hole 124 is filled with a conductive material to maintain a conductive state on the lower surface of the lower transparent substrate 101 through the pixel electrodes 115a and 115b and the through electrodes P1C and P2C. When the conductive wiring 123 as shown in FIG. 5 is patterned on the lower surface of the lower transparent substrate 101 and the micro control element 125 formed through a separate semiconductor process is mounted, the lower transparent substrate 101 can be manufactured. It is completed. Next, the upper transparent substrate 150 provided with the common electrode 119 is formed using a separate process. After combining the upper transparent substrate 150 and the lower transparent substrate 101, liquid crystal 117 is injected therebetween. Next, when the backlight unit 300 is positioned and the first polarizing plate 301 and the second polarizing plate 303 are attached, manufacturing of the liquid crystal display panel according to the present invention is completed. In the case of a conventional liquid crystal display panel, the first polarizer 301 is attached to the lower surface of the lower transparent substrate 150, but in the present invention, since the microcontroller 125 is provided on the lower surface of the lower transparent substrate 150, it cannot be attached. Accordingly, in the present invention, the first polarizing plate 301 is attached to the light exit surface of the backlight unit 300 . Of course, an interfacial adhesive layer 108 may be added as shown in FIG. 6(b) to improve interfacial adhesion between the upper surface of the lower transparent substrate 101 and the pixel electrodes 115a and 115b.

도 6에 제시된 액정 표시 패널에는 컬러필터층과 다양한 광학 필름이 부착되지만 이러한 구성은 본 발명의 특징과는 연관성이 낮으므로 설명하지 않는 것으로 한다.Although a color filter layer and various optical films are attached to the liquid crystal display panel shown in FIG. 6 , these configurations are not related to the characteristics of the present invention and will not be described.

도 6의 구성에서 마이크로 제어소자(125)는 별도 반도체 공정으로 제조한 후, 하부투명기판(101)의 정해진 위치에 실장되는 것으로 설명하였다. 이러한 기술은 이미 COG(Chip On Glass) 기술로 알려진 기술에 해당된다. 다만, 마이크로 제어소자(125)의 크기가 100um 이하 사이즈를 갖는 경우 이를 반도체 웨이퍼 상에서 하부투명기판(101)으로 옮기는 것은 별도의 이송 기술이 필요하다. 이러한 이송 기술은 스탬프 방식을 사용하는 X-celeprint 기술이나, 반데르알스 힘 또는 MEMS 기술, 전자력을 이용하는 등의 알려진 이송 기술을 이용하여 수행할 수 있다.In the configuration of FIG. 6 , it has been described that the microcontroller 125 is manufactured in a separate semiconductor process and then mounted at a predetermined position of the lower transparent substrate 101 . This technology corresponds to a technology already known as COG (Chip On Glass) technology. However, when the microcontroller 125 has a size of 100 μm or less, a separate transfer technique is required to transfer it from the semiconductor wafer to the lower transparent substrate 101 . Such transfer technology may be performed using a known transfer technology such as X-celeprint technology using a stamp method, van der Aals force or MEMS technology, or electromagnetic force.

도 6에 제시된 액정 표시 패널은 도면상으로 백라이트 유닛(300) 상부에 위치하는 소자는 투명한 재질로 형성하는 것이 바람직하다. 따라서 투명한 소자로 생성하기 어려운 마이크로 제어소자(125)를 제외한 나머지 소자는 투명 재질로 형성하는 것이 좋다. 또한, 마이크로 제어소자(125)의 실장 위치는 컬러 필터 층에서 BM이 놓여지는 영역의 투영된 수직 하부 영역으로 설정하는 것이 개구율을 향상시킬 수 있다.In the liquid crystal display panel shown in FIG. 6, it is preferable that elements positioned above the backlight unit 300 are made of a transparent material. Therefore, other than the micro control element 125, which is difficult to produce as a transparent element, it is preferable to form the rest of the elements with a transparent material. In addition, setting the mounting position of the microcontroller 125 to the projected vertical lower area of the area where the BM is placed in the color filter layer can improve the aperture ratio.

도 6에 도시된 액정 표시 패널은 상면에 형성되는 공통전극(119)에 공통 전위를 인가받고, TCON으로부터는 타이밍 제어신호와 영상 데이터 신호를 하면에 형성되는 마이크로 제어소자(125)를 통해 인가받는다. 마이크로 제어소자(125)는 TCON으로부터 인가되는 타이밍 제어신호와 영상 데이터 신호를 해석하고 적절한 타이밍에 소속된 각 화소의 화소전극(115a, 115b)에 데이터 신호를 인가한다. 이러한 방식으로 도 6에 도시된 액정 표시 패널이 구동된다.
In the liquid crystal display panel shown in FIG. 6, a common potential is applied to the common electrode 119 formed on the upper surface, and a timing control signal and an image data signal are applied from TCON through the micro control element 125 formed on the lower surface. . The microcontroller 125 analyzes the timing control signal and the image data signal applied from TCON and applies the data signal to the pixel electrodes 115a and 115b of each pixel belonging to the appropriate timing. In this way, the liquid crystal display panel shown in Fig. 6 is driven.

본 발명에 따른 액정 표시 패널의 제조 단계를 간략하게 정리하기로 한다. 본 발명에 따른 액정 표시 패널은 복수 개 각 화소가 놓여지는 위치에서 상면에서 하면으로 관통하는 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상면에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 충진하여 관통전극을 형성하는 제2단계와, 하부기판 하면에는 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 실장하는 제4단계와, 제1단계 내지 제4단계와는 별도의 공정으로 하면에는 공통전극이 구비되는 상부기판을 준비하는 제5단계와, 하부기판과 상기 상부기판을 대향시키고, 그 사이에 액정을 주입하는 제6단계로 제조할 수 있다. 여기서 3단계와 4단계는 어느 단계 이후에나 수행될 수 있다. 예를 들어, 1단계, 3단계, 4단계, 2단계, 5단계 및 6단계 순으로 진행하여도 무방하다. 또는 1단계, 3단계, 2단계, 4단계, 5단계 및 6단계 순으로 진행하여도 무방하다. 또는 1단계, 2단계, 5단계, 6단계, 3단계 및 4단계 순으로 진행하여도 가능하다.Manufacturing steps of the liquid crystal display panel according to the present invention will be briefly summarized. In the liquid crystal display panel according to the present invention, a first step of preparing a lower substrate having a through hole penetrating from the upper surface to the lower surface at a position where a plurality of pixels are placed, and forming a pattern of a plurality of pixel electrodes on the upper surface of the lower substrate , the second step of forming a through electrode by filling the through hole with a conductive material, the third step of forming a conductive wire connected to the through electrode on the lower surface of the lower substrate, and mounting a micro control element to be connected to the conductive wire The 4th step and the 5th step of preparing an upper substrate having a common electrode on the lower surface in a separate process from the 1st to 4th steps, facing the lower substrate and the upper substrate, and liquid crystal between them. It can be prepared in the sixth step of injecting. Steps 3 and 4 may be performed after any step. For example, steps 1, 3, 4, 2, 5, and 6 may be performed in order. Alternatively, it is okay to proceed in the order of step 1, step 3, step 2, step 4, step 5 and step 6. Alternatively, it is possible to proceed in the order of step 1, step 2, step 5, step 6, step 3 and step 4.

도 7은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도이다. 도 7(a)는 계면접착층이 구비되지 않은 실시예이며, 도 7(b)는 계면접착증을 구비한 유기발광표시 패널의 단면도이다. 각 화소가 놓여지는 영역의 상면에서 하면을 관통하는 관통홀(124)을 갖는 하부기판(101)을 마련한다. 하부기판(101) 상면에는 복수 개 애노드 전극(115a, 115b)을 패턴 형성한다. 하부기판(101)은 투명 재질로 형성할 필요가 없으며, 유리, 석영, 내열성 합성수지를 이용하여 형성할 수 있다. 각 관통홀(124)에는 도전 물질을 충진하여 하부기판(101) 하면에서 각 화소전극(115a, 115b)과 관통전극(P1C, P2C)을 통해 도전상태를 유지하도록 한다. 애노드 전극(115) 상에 유기발광층(121)을 패턴 형성한다. 이웃하게 배치되는 애노드 전극(115)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 유기발광층(121)과 뱅크(127) 상부에 캐소드 전극(119)을 형성하고, 그 상부에 투습방지막(307)을 형성하면 유기발광표시 패널의 제조가 완성된다. TV 등에 사용되는 대화면용 유기발광표시 패널의 경우 캐소드 전극(119)에 인가되는 전압을 균일하게 유지할 필요가 있다. TV의 경우 대화면을 구성하여야 하므로 TCON으로부터 전압이 인가되는 쪽에 가까이 위치하는 캐소드 전극(119)과 화면 중앙에 위치하는 캐소드 전극(119)에 인가되는 전압은 캐소드 전극(119)의 저항으로 인해 전압 차이가 발생되는 전압 강하 문제가 발생하게 된다. 이러한 캐소드 전압강하(달리 표현하면 캐소드 전극 저항 증가) 문제를 해결하기 위해서 이웃하는 화소의 캐소드 전극(119)은 뱅크(127)의 좌우에서 서로 단절되도록 패턴 형성한다. 그리고 뱅크(127) 상부에는 캐소드 전극(119)보다 저항이 낮은 전도성 물질을 형성하여 서로 단절되도록 패턴 형성된 이웃하는 캐소드 전극(119)을 서로 전기적으로 연결하여 전기적인 저항을 낮추는 구성을 갖게 된다. 이러한 캐소드 저항 문제를 해결하기 위한 구성과 각 화소의 밝기를 보상하는 보상회로 등에 관한 기술은 본 발명의 특징부를 벗어나는 것이므로 상세한 설명을 생략하기로 한다.7 is a cross-sectional view of an organic light emitting display panel according to an exemplary embodiment of the present invention. 7(a) is an embodiment without an interfacial adhesion layer, and FIG. 7(b) is a cross-sectional view of an organic light emitting display panel having an interfacial adhesion layer. A lower substrate 101 having a through hole 124 penetrating the lower surface from the upper surface of the region where each pixel is placed is provided. A plurality of anode electrodes 115a and 115b are patterned on the upper surface of the lower substrate 101 . The lower substrate 101 does not need to be formed of a transparent material, and may be formed using glass, quartz, or heat-resistant synthetic resin. Each through hole 124 is filled with a conductive material to maintain a conductive state on the lower surface of the lower substrate 101 through the pixel electrodes 115a and 115b and the through electrodes P1C and P2C. An organic light emitting layer 121 is patterned on the anode electrode 115 . In order to insulate the anode electrode 115 and the organic light emitting layer 121 disposed adjacent to each other, the bank 127 made of an insulating material is formed as an overcoat (OC). When the cathode electrode 119 is formed on the organic light emitting layer 121 and the bank 127, and the moisture barrier layer 307 is formed on the top, manufacturing of the organic light emitting display panel is completed. In the case of an organic light emitting display panel for a large screen used in a TV or the like, it is necessary to maintain a uniform voltage applied to the cathode electrode 119 . In the case of a TV, since a large screen must be configured, the voltage applied to the cathode electrode 119 located close to the side to which the voltage is applied from TCON and the cathode electrode 119 located in the center of the screen is a voltage difference due to the resistance of the cathode electrode 119 A voltage drop problem occurs. In order to solve the problem of cathode voltage drop (in other words, cathode electrode resistance increase), cathode electrodes 119 of neighboring pixels are patterned to be disconnected from each other on the left and right sides of the bank 127 . In addition, a conductive material having a lower resistance than the cathode electrode 119 is formed on the upper part of the bank 127 to electrically connect adjacent cathode electrodes 119 patterned to be disconnected from each other to lower the electrical resistance. Since the configuration for solving the cathode resistance problem and the compensation circuit for compensating the brightness of each pixel are beyond the features of the present invention, a detailed description thereof will be omitted.

도 7에서 애노드 전극(115)은 ITO를 이용하거나 ITO/Ag/ITO를 이용할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 제2전극인 캐소드 전극(119)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다. 도 7에 도시된 바와 같이 상면 발광형으로 형성할 경우에는 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115)은 불투명 전극을 사용하여도 무방하므로 일반적으로 전도도가 높은 전도성 물질로 형성한다. 하부기판(101) 하면에는 도 5에 도시된 바와 같은 도전 배선(123)을 패턴 형성하고, 별도의 반도체 공정을 통해 형성된 마이크로 제어소자(125)를 실장시키면 전계발광표시 소자가 완성된다. 또한, 마이크로 제어소자(125)의 실장 위치는 뱅크가 놓여지는 영역의 투영된 수직 하부 영역으로 하는 것이 개구율을 향상시킬 수 있다. 하부투명기판(101) 상면과 애노드 전극(115a, 115b) 사이에의 계면 접착력을 향상시키기 위해 도 7(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.In FIG. 7 , the anode electrode 115 may use ITO or ITO/Ag/ITO. Alternatively, Cu, Mo, or an alloy thereof may be used. The bank 450 may use an overcoat (OC), and the cathode electrode 119, which is the second electrode, may use ITO, IGZO, IZO, Mg, Ag, or an alloy thereof. As shown in FIG. 7, when forming the top emission type, the cathode electrode 118 must be formed as a transparent electrode, whereas the anode electrode 115 may use an opaque electrode, so it generally has high conductivity. form with material When the conductive wiring 123 shown in FIG. 5 is patterned on the lower surface of the lower substrate 101 and the micro control device 125 formed through a separate semiconductor process is mounted, the electroluminescence display device is completed. In addition, the mounting position of the microcontroller 125 can improve the aperture ratio by setting the projected vertical lower area of the area where the bank is placed. Of course, an interfacial bonding layer 108 may be added as shown in FIG. 7(b) to improve interfacial adhesion between the upper surface of the lower transparent substrate 101 and the anode electrodes 115a and 115b.

도 7에 도시된 전계발광표시 패널은 상면에 형성되는 캐소드 전극(119)에 공통 전위를 인가받고, TCON으로부터는 타이밍 제어신호와 영상 데이터 신호를 하면에 형성되는 마이크로 제어소자(125)를 통해 인가받는다. 마이크로 제어소자(125)는 TCON으로부터 인가되는 타이밍 제어신호와 영상 데이터 신호를 해석하고 적절한 타이밍에 소속된 각 화소의 애노드 전극(115a, 115b)에 데이터 신호를 인가한다. 이러한 방식으로 도 7에 도시된 전계발광표시 패널이 구동된다.In the electroluminescence display panel shown in FIG. 7, a common potential is applied to the cathode electrode 119 formed on the upper surface, and a timing control signal and an image data signal are applied from TCON through the micro control element 125 formed on the lower surface. receive The microcontroller 125 analyzes the timing control signal and the image data signal applied from the TCON and applies the data signal to the anode electrodes 115a and 115b of each pixel belonging to the appropriate timing. In this way, the electroluminescent display panel shown in FIG. 7 is driven.

전계발광표시 패널의 경우 하부기판(101)은 투명으로 구현될 필요는 없다. 또한, 종래 전계발광표시 패널의 경우 하부기판(101) 상부에 박막 트랜지스터를 형성하여야 하므로 내열성 기판(약 150℃ 이상을 견디는 기판)을 필요로 한다. 하지만 본 발명에 따른 전계발광표시 패널의 경우는 도전선 패턴만 형성할 수 있으면 되므로 낮은 내열성을 갖는 기판도 사용할 수 있는 이점이 있다.In the case of an electroluminescent display panel, the lower substrate 101 does not need to be implemented as transparent. In addition, in the case of a conventional electroluminescent display panel, since thin film transistors must be formed on the lower substrate 101, a heat-resistant substrate (a substrate that can withstand temperatures of about 150° C. or higher) is required. However, in the case of the electroluminescence display panel according to the present invention, since only the conductive line pattern can be formed, there is an advantage that a substrate having low heat resistance can be used.

본 발명에 따른 전계발광표시 소자 제조 공정을 간략하게 정리하기로 한다. 복수 개 각 화소가 놓여지는 위치에서 상면에서 하면으로 관통하는 관통홀을 구비하는 하부기판을 준비하는 제1단계와, 하부기판 상면에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 충진하여 관통전극을 형성하는 제2단계와, 하부기판 하면에는 관통전극과 연결되는 도선 배선을 형성하는 제3단계와, 도선 배선과 연결되도록 마이크로 제어소자를 실장하는 제4단계와, 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와, 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계로 전계발광표시 소자를 제조할 수 있다.A manufacturing process of the electroluminescent display device according to the present invention will be briefly summarized. A first step of preparing a lower substrate having a through hole penetrating from the upper surface to the lower surface at a position where a plurality of pixels are placed, forming a pattern of a plurality of pixel electrodes on the upper surface of the lower substrate, and forming a conductive material in the through hole. The second step of filling and forming through electrodes, the third step of forming conductive wires connected to the through electrodes on the lower surface of the lower substrate, the fourth step of mounting micro control elements to be connected to the conductive wires, and the upper part of the pixel electrodes. An electroluminescent display device can be manufactured by a fifth step of forming an organic electroluminescent layer in a pattern and a sixth step of forming a cathode electrode on the organic electroluminescent layer.

지금까지 설명상으로는 마이크로 제어소자가 하부기판의 하면에 설치되는 것으로 기술하였으나 마이크로 제어소자는 하부기판 상면에 설치하는 것도 가능하다. 이하에서는 마이크로 제어소자가 하부기판 상면에 구비되는 실시예에 대해 설명하며 특히 유기전계발광패널의 경우 상면 발광을 이용하는 실시예에 대해 설명하기로 한다.In the description so far, it has been described that the micro control element is installed on the lower surface of the lower substrate, but it is also possible to install the micro control element on the upper surface of the lower substrate. Hereinafter, an embodiment in which the microcontroller is provided on the upper surface of the lower substrate will be described, and in particular, an embodiment in which top emission is used in the case of an organic light emitting panel will be described.

도 8은 본 발명에 따른 평판 표시 패널을 상면 방향에서 바라본 평면도이다. 복수 개 화소 P1, P2, ..., P6와 도전 배선(123)을 통해 각각 전기적으로 접속하는 마이크로 제어소자(125)가 형성됨을 알 수 있다. TCON(210)으로부터 인가되는 제어신호와 비디오 데이터 신호는 마이크로 제어소자(125)로 전달되고, 마이크로 제어소자(125)는 해당 그룹화소를 구성하는 각 화소에 적절한 타이밍에 비디오 신호를 공급하는 방식으로 구동된다. 평판 표시 패널에 구비되는 마이크로 제어소자(125)에는 구동전원이 인가되어야 하며 이에 대해서는 생략 도시하였다. 실질적으로 평판 표시 패널에는 공간적 여유가 충분하기 때문에 다양한 배선을 배치할 수 있으므로 큰 문제가 없다.
8 is a plan view of the flat display panel according to the present invention viewed from the top direction. It can be seen that the micro control element 125 electrically connected to the plurality of pixels P1, P2, ..., P6 through the conductive wires 123 is formed. The control signal and the video data signal applied from the TCON 210 are transmitted to the microcontroller 125, and the microcontroller 125 supplies the video signal to each pixel constituting the corresponding group pixel at an appropriate timing. driven Driving power must be applied to the microcontroller 125 provided in the flat panel display panel, and this is omitted. Practically, since there is sufficient space in the flat panel display panel, various wirings can be arranged, so there is no major problem.

도 9는 본 발명에 따른 일 실시예의 액정 표시 패널의 단면도이다. 도 9는 도 8의 A-A' 방향 단면도를 도시한 것이다. 하부투명기판(101) 상면에는 화소전극(115a, 115b)과 마이크로 제어소자(125)를 연결하기 위한 도전 배선(123)을 패턴 형성한다. 하부투명기판(101)은 유리, 석영, 내열성 투명 합성수지를 이용하여 형성할 수 있다. 다음으로 마이크로 제어소자(125)를 실장한 후, 도전 배선(123)과 연결한다. 마이크로 제어소자(125) 및 도전 배선(123) 상부에 제1층간절연막(110)을 형성한 후 평탄화한다. 평탄화된 제1층간절연막(110)에 쓰루홀을 형성한 후 도전 물질을 충진하여 컨택 전극을 형성하고, 컨택 전극과 도전 상태를 유지하도록 제1층간절연막(110) 상부에 화소전극(115a, 115b)을 패턴 형성하면 하부투명기판(101)의 제조가 완료된다. 다음으로 별도 공정을 이용하여 공통전극(119)이 구비되는 상부투명기판(150)을 형성한다. 상부투명기판(150)과 하부투명기판(101)을 합체한 후, 그 사이에 액정(117)을 주입한다. 제1편광판(301)과 제2편광판(303)은 종래 액정 표시 패널과 동일하게 하부투명기판(101) 및 상부투명기판(103)의 외면에 부착한다.9 is a cross-sectional view of a liquid crystal display panel according to an embodiment of the present invention. FIG. 9 is a cross-sectional view in the direction A-A' of FIG. 8 . A conductive wire 123 for connecting the pixel electrodes 115a and 115b and the micro control element 125 is patterned on the upper surface of the lower transparent substrate 101 . The lower transparent substrate 101 may be formed using glass, quartz, or heat-resistant transparent synthetic resin. Next, after mounting the micro control element 125, it is connected to the conductive wire 123. After forming the first interlayer insulating film 110 on the micro control element 125 and the conductive wire 123, it is planarized. After forming a through hole in the planarized first interlayer insulating film 110, a conductive material is filled to form a contact electrode, and pixel electrodes 115a and 115b are formed on the first interlayer insulating film 110 to maintain a conductive state with the contact electrode. ), the manufacturing of the lower transparent substrate 101 is completed. Next, the upper transparent substrate 150 provided with the common electrode 119 is formed using a separate process. After combining the upper transparent substrate 150 and the lower transparent substrate 101, liquid crystal 117 is injected therebetween. The first polarizing plate 301 and the second polarizing plate 303 are attached to the outer surfaces of the lower transparent substrate 101 and the upper transparent substrate 103 in the same manner as a conventional liquid crystal display panel.

도 9에 제시된 액정 표시 패널에는 컬러필터층과 다양한 광학 필름이 부착되지만 이러한 구성은 본 발명의 특징과는 연관성이 낮으므로 설명하지 않는 것으로 한다.Although a color filter layer and various optical films are attached to the liquid crystal display panel shown in FIG. 9 , these configurations are not related to the characteristics of the present invention and will not be described.

도 9에 제시된 액정 표시 패널은 도면상으로 백라이트 유닛(300) 상부에 위치하는 소자는 투명한 재질로 형성하는 것이 바람직하다. 따라서 투명한 소자로 생성하기 어려운 마이크로 제어소자(125)를 제외한 나머지 소자는 투명 재질로 형성하는 것이 좋다. 또한, 마이크로 제어소자(125)의 실장 위치는 컬러 필터 층에서 BM이 놓여지는 영역의 투영된 수직 하부 영역으로 설정하는 것이 개구율을 향상시킬 수 있다.
In the liquid crystal display panel shown in FIG. 9 , it is preferable that elements positioned above the backlight unit 300 are made of a transparent material. Therefore, other than the micro control element 125, which is difficult to produce as a transparent element, it is preferable to form the rest of the elements with a transparent material. In addition, setting the mounting position of the microcontroller 125 to the projected vertical lower area of the area where the BM is placed in the color filter layer can improve the aperture ratio.

도 10은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도이다. 도 10은 도 8의 A-A' 방향 단면도를 도시한 것이다. 하부기판(101) 상면에는 애노드전극(115a, 115b)과 마이크로 제어소자(125)를 연결하기 위한 도전 배선(123)을 패턴 형성한다. 다음으로 마이크로 제어소자(125)를 실장한 후, 도전 배선(123)과 연결한다. 마이크로 제어소자(125) 및 도전 배선(123) 상부에 제1층간절연막(110)을 형성한 후 평탄화한다. 평탄화된 제1층간절연막(110)에 쓰루홀을 형성한 후 도전 물질을 충진하여 컨택 전극을 형성하고, 컨택 전극과 도전 상태를 유지하도록 제1층간절연막(110) 상부에 애노드전극(115a, 115b)을 패턴 형성한다. 하부기판(101)은 투명 재질로 형성할 필요가 없으며, 유리, 석영, 내열성 합성수지를 이용하여 형성할 수 있다. 애노드 전극(115a. 115b) 상에 유기발광층(121)을 패턴 형성한다. 이웃하게 배치되는 애노드 전극(115a. 115b)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 유기발광층(121)과 뱅크(127) 상부에 캐소드 전극(119)을 형성하고, 그 상부에 투습방지막(307)을 형성하면 유기발광표시 패널의 제조가 완성된다.10 is a cross-sectional view of an organic light emitting display panel according to an embodiment of the present invention. FIG. 10 is a cross-sectional view in the direction A-A' of FIG. 8 . A conductive wire 123 for connecting the anode electrodes 115a and 115b and the micro control element 125 is patterned on the upper surface of the lower substrate 101 . Next, after mounting the micro control element 125, it is connected to the conductive wire 123. After forming the first interlayer insulating film 110 on the micro control element 125 and the conductive wire 123, it is planarized. After forming a through hole in the planarized first interlayer insulating film 110, a conductive material is filled to form a contact electrode, and anode electrodes 115a and 115b are formed on the first interlayer insulating film 110 to maintain a conductive state with the contact electrode. ) to form a pattern. The lower substrate 101 does not need to be formed of a transparent material, and may be formed using glass, quartz, or heat-resistant synthetic resin. The organic light emitting layer 121 is patterned on the anode electrodes 115a and 115b. In order to insulate the adjacent anode electrodes 115a and 115b from the organic light emitting layer 121, the bank 127 made of an insulating material is formed of OC (OverCoat). When the cathode electrode 119 is formed on the organic light emitting layer 121 and the bank 127, and the moisture barrier layer 307 is formed on the top, manufacturing of the organic light emitting display panel is completed.

도 10에서 애노드 전극(115a. 115b)은 ITO를 이용하거나 ITO/Ag/ITO를 이용할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. 뱅크(450)는 OC(Overcoat)를 이용할 수 있으며, 제2전극인 캐소드 전극(119)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용할 수 있다. 도 10에 도시된 바와 같이 상면 발광형으로 형성할 경우에는 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115a. 115b)은 불투명 전극을 사용하여도 무방하므로 일반적으로 전도도가 높은 전도성 물질로 형성한다. 또한, 마이크로 제어소자(125)의 실장 위치는 뱅크가 놓여지는 영역의 투영된 수직 하부 영역으로 하는 것이 개구율을 향상시킬 수 있다. 하부투명기판(101) 상면과 애노드 전극(115a, 115b) 사이에의 계면 접착력을 향상시키기 위해 도 7(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.
In FIG. 10, the anode electrodes 115a and 115b may use ITO or ITO/Ag/ITO. Alternatively, Cu, Mo, or an alloy thereof may be used. The bank 450 may use an overcoat (OC), and the cathode electrode 119, which is the second electrode, may use ITO, IGZO, IZO, Mg, Ag, or an alloy thereof. As shown in FIG. 10, in the case of forming a top emission type, the cathode electrode 118 must be formed as a transparent electrode, whereas the anode electrodes 115a and 115b may use an opaque electrode, so generally the conductivity is low. It is made of high conductivity material. In addition, the mounting position of the microcontroller 125 can improve the aperture ratio by setting the projected vertical lower area of the area where the bank is placed. Of course, an interfacial bonding layer 108 may be added as shown in FIG. 7(b) to improve interfacial adhesion between the upper surface of the lower transparent substrate 101 and the anode electrodes 115a and 115b.

마이크로 제어소자가 하부기판의 상면에 설치하고, 유기전계발광패널의 경우 하면 발광을 이용하면 보다 간단한 구조로 유기전계발광패널을 제조할 수 있다. 도 11은 본 발명에 따른 일 실시예의 유기발광표시 패널의 단면도이다. 도 11은 도 8의 A-A' 방향 단면도를 도시한 것이다.If the microcontroller is installed on the upper surface of the lower substrate and the lower surface of the organic light emitting panel uses light emission, the organic light emitting panel can be manufactured with a simpler structure. 11 is a cross-sectional view of an organic light emitting display panel according to an exemplary embodiment of the present invention. FIG. 11 is a cross-sectional view in the direction A-A' of FIG. 8 .

하부투명기판(101) 상면에는 캐소드 전극(118)을 패턴 형성한다. 도 11에 제시된 실시예의 경우에는 하면 발광을 이용하므로 하부투명기판(101)은 투명 재질로 형성하여야 한다. 투명재질로는 유리, 석영, 내열성 합성수지를 사용할 수 있다. 캐소드 전극(118) 상에 유기발광층(121)과 애노드 전극(115a, 115b)을 패턴 형성한다. 이웃하게 배치되는 애노드 전극(115a, 115b)과 유기발광층(121)을 절연시키기 위해 절연물질로 구성된 뱅크(127)를 OC(OverCoat)로 형성한다. 애노드 전극(115a, 115b)과 뱅크(127) 상부에 제1층간절연막(110)을 형성한 후 평탄화한다. 각각의 애노드 전극(115a, 115b)과 컨택하기 위한 쓰루홀을 형성한 후, 도전 물질을 충진하여 컨택 전극을 형성하고, 컨택 전극과 도전 상태를 유지하면서 마이크로 제어소자(125)와 연결하기 위한 도전 배선(123)을 패턴 형성한다. 다음으로 마이크로 제어소자(125)를 실장한 후, 도전 배선(123)과 연결하면 전계발광표시패널이 완성된다. 참조기호 200은 광이 조사되는 방향을 도시한 것이다. 도 11에 제시된 실시예에서 제1층간절연막을 투습방지 효과가 뛰어난 재질로 사용하면 투습방지막을 별도로 구비하지 않아도 좋다. 하지만 투습방지 효과가 뛰어난 절연 물질을 제1층간절연막(110)으로 사용하더라도 반도체 제조 공정상 제1층간절연막(110)과 쓰루홀에 충진되는 도전물질과의 계면 접착층에서 습기가 침투할 소지가 있다.A cathode electrode 118 is patterned on the upper surface of the lower transparent substrate 101 . In the case of the embodiment shown in FIG. 11, since the lower surface emits light, the lower transparent substrate 101 must be formed of a transparent material. As the transparent material, glass, quartz, and heat-resistant synthetic resin may be used. The organic light emitting layer 121 and the anode electrodes 115a and 115b are patterned on the cathode electrode 118 . In order to insulate the adjacent anode electrodes 115a and 115b from the organic light emitting layer 121, the bank 127 made of an insulating material is formed of OC (OverCoat). After forming the first interlayer insulating film 110 on the anode electrodes 115a and 115b and the bank 127, it is planarized. After forming a through hole for contacting each of the anode electrodes 115a and 115b, a conductive material is filled to form a contact electrode, and a conductive material for connecting to the micro control element 125 while maintaining a conductive state with the contact electrode. The wiring 123 is patterned. Next, after mounting the micro control element 125 and connecting it to the conductive wire 123, the electroluminescence display panel is completed. Reference numeral 200 indicates a direction in which light is irradiated. In the embodiment shown in FIG. 11, if the first interlayer insulating film is used as a material having excellent moisture permeation prevention effect, it is not necessary to separately provide a moisture permeation prevention film. However, even if an insulating material with excellent moisture permeation prevention effect is used as the first interlayer insulating film 110, moisture may penetrate at the interface bonding layer between the first interlayer insulating film 110 and the conductive material filled in the through hole in the semiconductor manufacturing process. .

따라서, 도 11에 제시된 실시예에서는 투습 방지막(307)을 도 12에 예시된 바와 같이 제1층간절연막(110), 도전 배선(123) 및 마이크로 제어소자(125) 상부에 걸쳐 구비하는 것도 바람직하다. 그런데 도 12의 경우에는 마이크로 제어소자(125)에서 발생되는 열을 외부로 방출시키지 못하므로 방열 문제가 발생될 수도 있다. 이러한 마이크로 제어소자(125)의 방열 문제를 해결하기 위해서는 도 13에 제시된 바와 같이 투습 방지막(307)을 제1층간절연막(110), 도전 배선(123) 및 마이크로 제어소자(125)와 도전 배선(123)이 결합되는 부위까지만 구비하고, 마이크로 제어소자(125)의 대부분이 공기 중에 노출되는 구조로 구현할 수 있다. 또 다른 실시예로는 도 14에 도시된 바와 같이 제1층간절연막(110)과 제1층간절연막(110)과 도전 배선(13)이 연결되는 부위까지만 덮는 투습방지막(307)을 설치하는 것으로 해결할 수 있다.Therefore, in the embodiment shown in FIG. 11, it is preferable to provide the moisture permeation prevention film 307 over the first interlayer insulating film 110, the conductive wiring 123, and the micro control element 125 as illustrated in FIG. 12. . However, in the case of FIG. 12, since the heat generated by the microcontroller 125 cannot be released to the outside, a heat dissipation problem may occur. In order to solve the heat dissipation problem of the micro control element 125, as shown in FIG. 123) may be provided, and most of the micro control element 125 may be implemented in a structure exposed to the air. In another embodiment, as shown in FIG. 14, it can be solved by installing the first interlayer insulating film 110 and the moisture permeation prevention film 307 covering only the portion where the first interlayer insulating film 110 and the conductive wiring 13 are connected. can

도 11 내지 도 14에 제시된 실시예의 구조에서는 뱅크(127)를 구비함이 없이 뱅크(127)이 위치되는 영역에도 제1층간 절연막(110)으로 형성하여도 무방하며, 제조 공정이 더 간단해지는 이점이 있다.In the structure of the embodiment shown in FIGS. 11 to 14, it is okay to form the first interlayer insulating film 110 even in the region where the bank 127 is located without having the bank 127, and the manufacturing process is simpler there is

TV 등에 사용되는 대화면용 유기발광표시 패널의 경우 캐소드 전극(119)에 인가되는 전압을 균일하게 유지할 필요가 있다. TV의 경우 대화면을 구성하여야 하므로 TCON으로부터 전압이 인가되는 쪽에 가까이 위치하는 캐소드 전극(119)과 화면 중앙에 위치하는 캐소드 전극(119)에 인가되는 전압은 캐소드 전극(119)의 저항으로 인해 전압 차이가 발생되는 전압 강하 문제가 발생하게 된다. 이러한 캐소드 전압강하(달리 표현하면 캐소드 전극 저항 증가) 문제를 해결하기 위해서 이웃하는 화소의 캐소드 전극(119)은 뱅크(127)가 위치하는 하부에 캐소드 전극보다 높은 전도성을 갖는 도전물질로 패턴 형성하는 것이 좋다. 이러한 캐소드 저항 문제를 해결하기 위한 구성과 각 화소의 밝기를 보상하는 보상회로 등에 관한 기술은 본 발명의 특징부를 벗어나는 것이므로 상세한 설명을 생략하기로 한다.In the case of an organic light emitting display panel for a large screen used in a TV or the like, it is necessary to maintain a uniform voltage applied to the cathode electrode 119 . In the case of a TV, since a large screen must be configured, the voltage applied to the cathode electrode 119 located close to the side to which the voltage is applied from TCON and the cathode electrode 119 located in the center of the screen is a voltage difference due to the resistance of the cathode electrode 119 A voltage drop problem occurs. In order to solve the problem of the cathode voltage drop (in other words, the cathode electrode resistance increase), the cathode electrode 119 of the neighboring pixel is patterned with a conductive material having higher conductivity than the cathode electrode at the lower part where the bank 127 is located. It is good. Since the configuration for solving the cathode resistance problem and the compensation circuit for compensating the brightness of each pixel are beyond the features of the present invention, a detailed description thereof will be omitted.

도 11 내지 도 14에 제시된 실시예는 하면 발광형이므로 캐소드 전극(118)은 투명전극으로 형성하여야 하며, 이에 비해 애노드 전극(115)은 불투명 전극을 사용하여 형성하여도 무방하므로 일반적으로 캐소드 전극보다 전도도가 높은 전도성 물질로 형성한다. 캐소드 전극(115)은 ITO, IGZO, IZO, Mg, Ag 또는 이들의 합금 등을 이용하여 형성할 수 있다. 아노드 전극(115a, 115b)은 ITO를 이용하거나 ITO/Ag/ITO를 이용하여 형성할 수 있다. 또는 Cu, Mo, 또는 이들의 합금을 이용할 수 있다. Since the embodiments shown in FIGS. 11 to 14 are bottom emission types, the cathode electrode 118 must be formed as a transparent electrode, whereas the anode electrode 115 may be formed using an opaque electrode. It is made of a conductive material with high conductivity. The cathode electrode 115 may be formed using ITO, IGZO, IZO, Mg, Ag, or an alloy thereof. The anode electrodes 115a and 115b may be formed using ITO or ITO/Ag/ITO. Alternatively, Cu, Mo, or an alloy thereof may be used.

하부투명기판(101) 상면과 캐소드 전극(118) 사이에의 계면 접착력을 향상시키기 위해 도 7(b)에 도시된 바와 같이 계면접착층(108)을 부가할 수도 있음은 물론이다.In order to improve the interfacial adhesion between the upper surface of the lower transparent substrate 101 and the cathode electrode 118, an interfacial bonding layer 108 may be added as shown in FIG. 7(b).

하면 발광형 유기전계발광표시 패널의 제조 공정에 대해 간략하게 설명하기로 한다. 하부투명기판 상면에 전면(全面) 전극으로 형성되는 제1전극을 형성한다(제1단계). 제1전극 상부에 유기발광층과 제2전극을 패턴 형성하고(제2단계), 제1전극과 제2전극 상부를 덮는 제1층간절연막을 형성한 후 평탄화 작업을 수행한다(제3단계). 평탄화된 제1층간절연막 상부에 제2전극과 컨택하기 위한 쓰루홀을 형성하고, 도전 물질을 충진하여 컨택 전극을 형성하고, 제1층간절연막 상부에 각각의 컨택 전극과 전기적으로 접속하는 도전 배선을 패턴 형성한다(제4단계). 이후, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 위치시킨 후 도전 배선과 배선 처리한다(제5단계). 마지막으로 투습방지막을 형성하면 하면 발광형 유기전계발광표시 패널의 제조가 완성된다(제6단계).A manufacturing process of the bottom emission type organic light emitting display panel will be briefly described. A first electrode formed as a front electrode is formed on the upper surface of the lower transparent substrate (first step). An organic light emitting layer and a second electrode are patterned on the first electrode (second step), a first interlayer insulating film covering the first electrode and the second electrode is formed, and then a planarization operation is performed (third step). A through hole for contacting the second electrode is formed on the flattened first interlayer insulating film, a contact electrode is formed by filling the conductive material, and a conductive wire electrically connected to each contact electrode is formed on the first interlayer insulating film. Form a pattern (fourth step). Thereafter, after positioning the microcontroller manufactured in a separate semiconductor manufacturing process, the conductive wiring and wiring are processed (step 5). Finally, when the moisture permeation barrier is formed, manufacturing of the bottom emission type organic light emitting display panel is completed (step 6).

제2단계와 제3단계 사이에 패턴 형성되는 이웃하는 유기발광층과 제2전극을 상호 절연시키는 뱅크 형성 단계(제7단계)를 더 구비할 수도 있다. 이 경우 제3단계에서 수행되는 제1층간절연막은 뱅크와 제2전극 상부를 덮도록 형성하여야 한다.
A bank formation step (seventh step) of insulating the second electrode and the adjacent organic light emitting layer patterned between the second step and the third step may be further provided. In this case, the first interlayer insulating film performed in the third step should be formed to cover the upper part of the bank and the second electrode.

본 발명에 따라 제조되는 전계발광표시 패널의 경우 애노드 전극과 캐소드 전극은 서로 위치를 바꾸어 구현할 수도 있다. 예를 들어, 도 11의 설명에서 하부 투명기판(101) 상면에 전면(全面) 전극으로 캐소드 전극(118)을 형성하였으나, 애노드 전극(115a, 115b)과 캐소드 전극(118)의 위치를 변경하고 하부 투명기판(101) 상면에 전면(全面) 전극으로 애노드 전극(115a, 115b)을 형성하고, 캐소드 전극(118)을 패턴 형성하여도 무방하다. 따라서 전계발광표시 패널의 경우는 애노드 전극 및 캐소드 전극으로 호칭하는 것보다는 제1전극 및 제2전극으로 호칭하고, 제1전극은 애노드 전극 또는 캐소드 전극으로 특정할 수 있는 것이 더 바람직한 설명이라 할 수 있다.
In the case of the electroluminescent display panel manufactured according to the present invention, the position of the anode electrode and the cathode electrode may be changed. For example, in the description of FIG. 11, the cathode electrode 118 is formed as a front electrode on the upper surface of the lower transparent substrate 101, but the positions of the anode electrodes 115a and 115b and the cathode electrode 118 are changed, The anode electrodes 115a and 115b may be formed as front electrodes on the upper surface of the lower transparent substrate 101 and the cathode electrode 118 may be patterned. Therefore, in the case of an electroluminescent display panel, it is more preferable to refer to the first electrode and the second electrode rather than to call the anode electrode and the cathode electrode, and to specify the first electrode as an anode electrode or a cathode electrode. there is.

본 명세서의 실시예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 명세서의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략하였다.In describing the embodiments of the present specification, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present specification, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another. For example, a first element may be termed a second element, and similarly, a second element may be termed a first element, without departing from the scope of the present invention. The terms and/or include any combination of a plurality of related recited items or any of a plurality of related recited items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this application are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.

또한 본 발명의 실시예에 나타나는 구성부들은 서로 다른 특징적인 기능들을 나타내기 위해 독립적으로 도시되는 것으로, 각 구성부들이 분리된 하드웨어나 하나의 소프트웨어 구성단위로 이루어짐을 의미하지 않는다. 즉, 각 구성부는 설명의 편의상 각각의 구성부로 나열하여 포함한 것으로 각 구성부 중 적어도 두 개의 구성부가 합쳐져 하나의 구성부로 이루어지거나, 하나의 구성부가 복수 개의 구성부로 나뉘어져 기능을 수행할 수 있고 이러한 각 구성부의 통합된 실시예 및 분리된 실시예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리범위에 포함된다.In addition, components appearing in the embodiments of the present invention are shown independently to represent different characteristic functions, and do not mean that each component is made of separate hardware or a single software component unit. That is, each component is listed and included as each component for convenience of explanation, and at least two components of each component can be combined to form a single component, or one component can be divided into a plurality of components to perform a function, and each of these components can be divided into a plurality of components. Integrated embodiments and separated embodiments of components are also included in the scope of the present invention as long as they do not depart from the essence of the present invention.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present application, they should not be interpreted in an ideal or excessively formal meaning. don't

100: 평판 표시 패널 101: 하부투명기판, 하부기판
103: 버퍼층 104: 채널영역
105: 게이트 절연막 107: 게이트 전극
108: 계면접착층 109: 드레인 전극
110: 제1층간절연막 111: 소스 전극
112: 제2층간절연막 113: 드레인 전극
115, 115a, 115b: 화소 전극 117: 액정
118: 캐소드 전극 119: 공통전극
123: 도전 배선 124: 관통홀
125: 마이크로 제어소자
127: 뱅크 150: 상부투명기판
210: 타이밍 컨트롤러(TCON) 220: 제1구동부
230: 제2구동부 300: 백라이트 유닛
301: 제1편광판 303: 제2편광판
PG1, PG2, ..., PGX: 그룹화소 P1C, P2C, ..., P6C: 관통전극
100: flat display panel 101: lower transparent substrate, lower substrate
103: buffer layer 104: channel region
105: gate insulating film 107: gate electrode
108: interfacial adhesive layer 109: drain electrode
110: first interlayer insulating film 111: source electrode
112: second interlayer insulating film 113: drain electrode
115, 115a, 115b: pixel electrode 117: liquid crystal
118: cathode electrode 119: common electrode
123: conductive wire 124: through hole
125: micro control element
127: bank 150: upper transparent substrate
210: timing controller (TCON) 220: first driving unit
230: second driving unit 300: backlight unit
301: first polarizing plate 303: second polarizing plate
PG1, PG2, ..., PGX: group pixel P1C, P2C, ..., P6C: through electrode

Claims (10)

두께 방향으로 관통 형성되는 복수 개 관통홀을 구비하는 하부기판과,
상기 복수 개 관통홀 내부에 도포되는 도전물질로 형성되는 복수 개 관통전극과,
상기 하부기판 상부에 패턴 형성되는 복수 개 화소전극과,
- 상기 화소전극의 갯수와 상기 관통전극의 갯수는 동일하며, 상기 관통전극은 대응되는 상기 각각의 화소전극과 전기적으로 연결됨 -
상기 하부기판의 하부에는 상기 복수 개 관통전극과 전기적으로 연결되도록 패턴 형성되는 도전 배선과, 상기 도전 배선과 연결되도록 실장되며, 별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 포함하며,
상기 마이크로 제어소자를 통해서 상기 각각의 화소전극에 공급되는 전압을 제어하는 것을 특징으로 하는 평판 표시 패널.
A lower substrate having a plurality of through-holes formed through the thickness direction;
A plurality of through electrodes formed of a conductive material applied inside the plurality of through holes;
A plurality of pixel electrodes patterned on the lower substrate;
- The number of pixel electrodes and the number of through electrodes are the same, and the through electrodes are electrically connected to the corresponding pixel electrodes -
A lower portion of the lower substrate includes a conductive wire patterned to be electrically connected to the plurality of through electrodes, and a micro control element mounted to be connected to the conductive wire and manufactured through a separate semiconductor manufacturing process,
A flat panel display panel characterized in that a voltage supplied to each of the pixel electrodes is controlled through the micro control element.
제1항에 있어서,
하면에는 공통 전위를 인가하는 공통전극이 형성되는 상부기판과,
상기 상부기판과 하부기판 사이에 충진되는 액정을 포함하는 것을 특징으로 하는 평판 표시 패널.
According to claim 1,
An upper substrate on which a common electrode for applying a common potential is formed on the lower surface;
A flat panel display comprising liquid crystal filled between the upper substrate and the lower substrate.
제1항에 있어서,
상기 각 화소전극 상에 형성되는 유기전계발광층과,
상기 유기전계발광층 상에 형성되는 캐소드 전극을 포함하는 것을 특징으로 하는 평판 표시 패널.
According to claim 1,
An organic light emitting layer formed on each of the pixel electrodes;
A flat panel display panel comprising a cathode electrode formed on the organic light emitting layer.
제3항에 있어서,
이웃하는 상기 화소전극 및 유기전계발광층 사이에는 절연물질로 구성되는 뱅크가 더 구비되는 것을 특징으로 하는 평판 표시 패널.
According to claim 3,
A flat panel display panel, characterized in that a bank made of an insulating material is further provided between the adjacent pixel electrode and the organic light emitting layer.
삭제delete 두께 방향으로 관통하는 복수 개 관통홀을 구비하는 하부기판을 준비하는 제1단계와,
상기 하부기판 상부에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 도포하여 관통전극을 형성하는 제2단계와,
- 상기 관통전극은 상기 화소전극과 일대일 대응되는 갯수로 구비되며, 상기 각 관통전극은 상기 각 화소전극과 전기적으로 연결됨 -
상기 하부기판 하부에 관통전극과 연결되는 도선 배선을 패턴 형성하는 제3단계와,
상기 도선 배선과 연결되도록 마이크로 제어소자를 상기 하부기판 하부에 실장하는 제4단계와,
상기 제1단계 내지 제4단계와는 별도의 공정으로 하면에는 공통전극이 구비되는 상부기판을 준비하는 제5단계와,
상기 하부기판과 상기 상부기판을 대향시키고, 그 사이에 액정을 주입하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법.
A first step of preparing a lower substrate having a plurality of through holes penetrating in the thickness direction;
a second step of pattern-forming a plurality of pixel electrodes on the lower substrate and forming through electrodes by applying a conductive material to the through holes;
- The through electrodes are provided in a one-to-one correspondence with the pixel electrodes, and each through electrode is electrically connected to the respective pixel electrodes -
A third step of pattern-forming a conductive wire connected to the through electrode under the lower substrate;
A fourth step of mounting a micro control element under the lower substrate so as to be connected to the wire wiring;
A fifth step of preparing an upper substrate having a common electrode on the lower surface as a process separate from the first to fourth steps;
and a sixth step of making the lower substrate and the upper substrate face each other and injecting liquid crystal therebetween.
두께 방향으로 관통하는 복수 개 관통홀을 구비하는 하부기판을 준비하는 제1단계와,
상기 하부기판 상부에는 복수 개 화소전극을 패턴 형성하고, 상기 관통홀에는 도전 물질을 도포하여 관통전극을 형성하는 제2단계와,
- 상기 관통전극은 상기 화소전극과 일대일 대응되는 갯수로 구비되며, 상기 각 관통전극은 상기 각 화소전극과 전기적으로 연결됨 -
상기 하부기판 하부에 관통전극과 연결되는 도선 배선을 형성하는 제3단계와,
상기 도선 배선과 연결되도록 마이크로 제어소자를 상기 하부기판 하부에 실장하는 제4단계와,
상기 화소전극 상부에 유기전계발광층을 패턴 형성하는 제5단계와,
상기 유기전계발광층 상부에 캐소드 전극을 형성하는 제6단계를 포함하는 것을 특징으로 하는 평판 표시 패널 제조방법.
A first step of preparing a lower substrate having a plurality of through holes penetrating in the thickness direction;
a second step of pattern-forming a plurality of pixel electrodes on the lower substrate and forming through electrodes by applying a conductive material to the through holes;
- The through electrodes are provided in a one-to-one correspondence with the pixel electrodes, and each through electrode is electrically connected to the respective pixel electrodes -
A third step of forming a conductive wire connected to the through electrode under the lower substrate;
A fourth step of mounting a micro control element under the lower substrate so as to be connected to the wire wiring;
A fifth step of forming a pattern of an organic electroluminescent layer on the pixel electrode;
and a sixth step of forming a cathode electrode on the organic light emitting layer.
하부투명기판과,
상기 하부투명기판상에 전면(全面) 전극으로 형성되는 제1전극과,
상기 제1전극 상부에 순차적으로 패턴 형성되는 유기발광층 및 제2전극과,
상기 제1전극 및 상기 제2전극 상부에 형성되며 평탄화되는 제1층간절연막과,
상기 각각의 제2전극과 접촉되도록 제1층간절연막에 쓰루홀을 형성하고, 상기 쓰루홀을 도전 물질로 충진하여 컨택 전극을 형성하고, 상기 컨택 전극과 접촉되며 상기 제1층간절연막 상에 패턴 형성되는 도전 배선과,
별도의 반도체 제조 공정으로 제조되며, 상기 도전 배선과 연결되면서 제1층간절연막 상에 실장되는 마이크로 제어소자를 포함하는 것을 특징으로 하는 전계발광표시 패널.
a lower transparent substrate;
A first electrode formed as a front electrode on the lower transparent substrate;
An organic light emitting layer and a second electrode sequentially patterned on the first electrode;
A first interlayer insulating film formed on the first electrode and the second electrode and planarized;
A through hole is formed in the first interlayer insulating film to be in contact with each of the second electrodes, a contact electrode is formed by filling the through hole with a conductive material, and a pattern is formed on the first interlayer insulating film while being in contact with the contact electrode. Conductive wiring that becomes
An electroluminescence display panel comprising a micro control element manufactured through a separate semiconductor manufacturing process and connected to the conductive wire and mounted on the first interlayer insulating film.
제8항에 있어서,
상기 유기발광층 및 제2전극은 이웃하는 유기발광층 및 제2전극과 상호 이격되도록 패턴 형성되며, 상기 상호 이격된 공간에는 절연물질로 형성되는 뱅크가 더 구비되는 것을 특징으로 하는 전계발광표시 패널.
According to claim 8,
The organic light emitting layer and the second electrode are patterned to be spaced apart from neighboring organic light emitting layers and the second electrode, and a bank made of an insulating material is further provided in the space spaced apart from each other.
하면 발광형 유기전계발광표시 패널의 제조하는 방법으로서,
하부투명기판을 준비하는 제1단계와,
상기 하부투명기판 상면에 전면(全面) 전극으로 형성되는 제1전극을 형성하는 제2단계와,
상기 제1전극 상부에 유기발광층과 제2전극을 패턴 형성하는 제2단계와,
상기 제1전극과 상기 제2전극 상부를 덮는 제1층간절연막을 형성한 후 평탄화하는 제3단계와,
상기 평탄화된 제1층간절연막 상부에 제2전극과 컨택하기 위한 쓰루홀을 형성하고, 도전 물질을 충진하여 컨택 전극을 형성하고, 제1층간절연막 상부에 각각의 컨택 전극과 전기적으로 접속하는 도전 배선을 패턴 형성하는 제4단계와,
별도의 반도체 제조 공정으로 제조된 마이크로 제어소자를 위치시킨 후 상기 도전 배선과 배선 처리하는 제5단계를 포함하는 것을 특징으로 하는 전계발광표시 패널 제조 방법.
A method for manufacturing a bottom emission type organic light emitting display panel,
A first step of preparing a lower transparent substrate;
A second step of forming a first electrode formed as a front electrode on the upper surface of the lower transparent substrate;
A second step of pattern-forming an organic light emitting layer and a second electrode on the first electrode;
A third step of planarizing after forming a first interlayer insulating film covering upper portions of the first electrode and the second electrode;
A through hole for contacting a second electrode is formed on the flattened first interlayer insulating film, a contact electrode is formed by filling a conductive material, and a conductive wire electrically connected to each contact electrode is formed on the first interlayer insulating film. A fourth step of forming a pattern;
A method of manufacturing an electroluminescent display panel comprising a fifth step of locating a micro control element manufactured in a separate semiconductor manufacturing process and then processing the conductive wire with the wire.
KR1020160152692A 2016-11-09 2016-11-16 Flat display panel and manufacturing method thereof KR102523881B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160149052 2016-11-09
KR20160149052 2016-11-09

Publications (2)

Publication Number Publication Date
KR20180052056A KR20180052056A (en) 2018-05-17
KR102523881B1 true KR102523881B1 (en) 2023-04-21

Family

ID=62486147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160152692A KR102523881B1 (en) 2016-11-09 2016-11-16 Flat display panel and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR102523881B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102376952B1 (en) * 2020-06-03 2022-03-21 주식회사 레커스 Led display device improving work efficiency
WO2024005600A1 (en) * 2022-07-01 2024-01-04 삼성디스플레이 주식회사 Display device and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008070873A (en) * 2006-09-11 2008-03-27 Samsung Sdi Co Ltd Flat panel display device
JP2011232641A (en) * 2010-04-28 2011-11-17 Toshiba Mobile Display Co Ltd Liquid crystal display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101308478B1 (en) * 2010-12-24 2013-09-16 엘지디스플레이 주식회사 Liquid crystal display device and method for driving the same
KR101963596B1 (en) * 2012-10-05 2019-04-01 삼성디스플레이 주식회사 Display panel, organic light emitting display device having the same, and method of manufacturing a display panel
KR102049735B1 (en) * 2013-04-30 2019-11-28 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same
KR102456183B1 (en) 2015-04-23 2022-10-18 엘지디스플레이 주식회사 Organic light emitting display device and fabricating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008070873A (en) * 2006-09-11 2008-03-27 Samsung Sdi Co Ltd Flat panel display device
JP2011232641A (en) * 2010-04-28 2011-11-17 Toshiba Mobile Display Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
KR20180052056A (en) 2018-05-17

Similar Documents

Publication Publication Date Title
US10777625B2 (en) Display device having a bank with a recess
US10686018B2 (en) Display device and manufacturing method thereof
US8599118B2 (en) Chiplet display with electrode connectors
KR102449131B1 (en) Organic light emitting display device
US9899456B2 (en) Large area OLED microdisplay and method of manufacturing same
CN107785392B (en) Display device
KR101948898B1 (en) Organic light emitting display device
KR102100261B1 (en) Organic light emitting diode display device and repairing method thereof
TWI404447B (en) Pixel structure of electroluminescent display panel
US10790344B2 (en) Display device and method for manufacturing the same
KR102535148B1 (en) Display panel and large format display apparatus using the same
US20220406862A1 (en) Large area display and method for making same
JP2008058928A (en) Organic light emitting display
KR20190060473A (en) Organic light emitting display device
TWI795688B (en) Transparent display panel
KR102523881B1 (en) Flat display panel and manufacturing method thereof
CN109037275A (en) Organic LED display device
JP5209109B2 (en) Display device
KR20110033648A (en) Organic electro-luminescence device for medical
JP2019110007A (en) Organic el display device
KR101291797B1 (en) Organic light emitting dispaly device and method for fabricating the same
KR102638207B1 (en) Display device
JP2022098895A (en) Display device and manufacturing method thereof
JP2017111926A (en) Organic electroluminescent display device
KR102174920B1 (en) Method For Manufacturing Orgaic Light Emitting Diode Display And Organic Light Emitting Diode Display Thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant