KR102522076B1 - 터치패널 및 이를 포함하는 터치표시장치 - Google Patents

터치패널 및 이를 포함하는 터치표시장치 Download PDF

Info

Publication number
KR102522076B1
KR102522076B1 KR1020160081850A KR20160081850A KR102522076B1 KR 102522076 B1 KR102522076 B1 KR 102522076B1 KR 1020160081850 A KR1020160081850 A KR 1020160081850A KR 20160081850 A KR20160081850 A KR 20160081850A KR 102522076 B1 KR102522076 B1 KR 102522076B1
Authority
KR
South Korea
Prior art keywords
touch
line
sub
blocks
block
Prior art date
Application number
KR1020160081850A
Other languages
English (en)
Other versions
KR20180002391A (ko
Inventor
황광조
김경욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160081850A priority Critical patent/KR102522076B1/ko
Publication of KR20180002391A publication Critical patent/KR20180002391A/ko
Application granted granted Critical
Publication of KR102522076B1 publication Critical patent/KR102522076B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal (AREA)

Abstract

터치블록 내의 다수의 서브터치블록 사이를 연결하는 브리지와 터치라인 사이의 중첩영역을 감소시켜 커패시턴스의 크기를 줄일 수 있는 터치패널이 제공된다. 터치패널은, 다수의 서브터치블록 중 제1방향으로 인접된 한 쌍의 서브터치블록 사이마다 배치되어 한 쌍의 서브터치블록 사이를 연결하는 제1접속부 및 제2접속부가 구비된 제1브리지를 포함하고, 제1브리지의 제1접속부만 터치라인에 중첩된다.

Description

터치패널 및 이를 포함하는 터치표시장치{Touch panel and touch display device including the same}
본 발명은 각 터치블록 내의 브리지라인과 터치라인의 중첩면적을 감소시켜 브리지라인과 터치라인 사이의 커패시턴스를 감소시킬 수 있는 인셀(In-cell) 구조의 터치패널 및 이를 포함하는 터치표시장치에 관한 것이다.
터치표시장치는 액정표시장치, 전계방출표시장치, 플라즈마 디스플레이패널, 유기발광표시장치 등과 같은 평판표시장치에 터치패널을 설치하고, 사용자에 의해 터치패널이 가압되어 미리 정해진 정보가 출력되는 표시장치이다.
최근, 스마트폰, 태블릿 PC 등과 같은 휴대용 단말기의 슬림화를 위해 표시장치의 내부에 터치패널을 구성하는 소자들을 내장하는 인셀 구조의 터치표시장치에 대한 수요가 증가하고 있다. 인셀 구조의 터치표시장치는 통상의 표시장치에 구비되는 게이트라인 및 데이터라인 이외에, 추가적으로 사용자의 터치를 감지하는 다수의 터치블록 및 이에 연결된 터치라인이 구비된다.
도 1은 종래의 터치표시장치의 터치패널을 나타내는 도면이다.
도 1에 도시된 바와 같이, 종래의 터치패널(10)은 다수의 터치블록(TB)을 구비한다. 각각의 터치블록(TB)에는 다수의 서브터치블록(STB)이 구비된다. 다수의 서브터치블록(STB) 각각은 터치패널(10)의 다수의 픽셀(PX) 각각에 대응된다. 다수의 서브터치블록(STB) 각각은 터치패널(10)이 디스플레이모드로 동작될 때 공통전극으로 구동되고, 터치패널(10)이 터치모드로 동작될 때 터치전극으로 구동된다.
각 터치블록(TB)의 다수의 서브터치블록(STB)은 픽셀(PX)의 가로방향으로 서로 연결된다. 그러나, 다수의 서브터치블록(STB)은 픽셀(PX)의 세로방향으로는 서로 연결되지 않는다.
따라서, 종래의 터치패널(10)은 각 터치블록(TB)의 다수의 서브터치블록(STB)을 세로방향에서 서로 연결하기 위해 각 터치블록(TB)마다 다수의 브리지라인(BL)을 구성한다. 다수의 브리지라인(BL)은 터치블록(TB) 내에서 동일선상에 배치된다. 또한, 다수의 브리지라인(BL)은 터치블록(TB)에 대응되는 터치라인(TL)과 중첩되며, 홀(H)을 통해 터치라인(TL)에 연결된다.
도 2는 도 1에 도시된 터치패널을 Ⅰ~Ⅰ'의 선으로 절단한 단면도이다.
도 2에 도시된 바와 같이, 터치블록(TB)의 다수의 서브터치블록(STB) 중 제2방향으로 인접된 한 쌍의 서브터치블록(STB)은 브리지라인(BL)에 의해 서로 연결된다.
또한, 브리지라인(BL)은 홀(H)을 통해 하부의 터치라인(TL)과 연결된다. 브리지라인(BL)과 터치라인(TL) 사이에는 보호층(15)이 배치된다. 터치라인(TL)의 하부에는 층간절연막(13)을 사이에 두고 데이터라인(DL)이 대응되어 배치된다. 데이터라인(DL)은 절연기판(11) 상에 배치된다.
상술한 바와 같이, 종래의 터치패널(10)에서는 각 터치블록(TB)이 다수의 서브터치블록(STB) 및 이들을 제2방향으로 연결하는 다수의 브리지라인(BL)을 포함하여 구성된다. 그리고, 브리지라인(BL)과 터치라인(TL)이 서로 연결됨으로써, 터치라인(TL)을 통해 각 터치블록(TB)으로부터 사용자의 터치를 감지한다.
한편, 종래의 터치패널(10)에서 브리지라인(BL)은 터치라인(TL)과 나란하게 배치되어 터치라인(TL)을 감싸도록 구성된다. 따라서, 각 터치블록(TB)의 제2방향에서 브리지라인(BL)의 전 영역은 터치라인(TL)과 중첩되므로, 브리지라인(BL)과 터치라인(TL) 간의 중첩영역(D)이 증가된다.
이와 같이, 브리지라인(BL)과 터치라인(TL)의 중첩영역(D)이 증가됨에 따라 이에 비례되어 브리지라인(BL)과 터치라인(TL) 사이의 라인커패시턴스(CT) 역시 증가된다. 이러한 라인커패시턴스(CT)의 증가는 터치패널(10) 전체의 커패시턴스를 증가시키며, 이로 인해 터치패널(10)에서는 터치감도가 저하되거나 화질불량이 발생된다.
특히, 터치패널(10)의 두께 감소를 위해 브리지라인(BL)과 터치라인(TL) 사이의 보호층(15) 두께가 감소되고 있으며, 이로 인해 브리지라인(BL)과 터치라인(TL) 간의 라인커패시턴스(CT)가 더욱 증가되므로, 터치패널(10)의 터치감도 저하 현상이 심해진다.
본 발명은 각 터치블록 내의 브리지라인과 터치라인의 중첩면적을 감소시킬 수 있는 터치패널 및 이를 포함하는 터치표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명의 터치패널은, 다수의 게이트라인 및 다수의 데이터라인의 교차영역마다 배치된 다수의 픽셀 및 다수의 터치라인 각각에 대응되어 연결된 다수의 터치블록을 포함한다.
다수의 터치블록은 그 내부에서 다수의 픽셀 각각에 대응되는 다수의 서브터치블록을 포함한다. 다수의 서브터치블록은 제1방향 및 제2방향에서 서로 이격되어 배치된다.
또한, 터치패널은 다수의 서브터치블록 중 제1방향으로 인접된 한 쌍의 서브터치블록 사이마다 배치된 제1브리지를 포함한다. 제1브리지는 터치라인에 중첩되어 배치된 제1접속부 및 상기 제1접속부의 양측부에서 각각 연장되어 상기 한 쌍의 서브터치블록 각각과 연결된 제2접속부를 포함한다.
상기 목적을 달성하기 위한 본 발명의 터치표시장치는, 터치패널 및 상기 터치패널로부터 사용자의 터치를 감지하는 터치구동부를 포함한다.
터치패널은, 다수의 게이트라인 및 다수의 데이터라인의 교차영역마다 배치된 다수의 픽셀 및 다수의 터치라인 각각에 대응되어 연결된 다수의 터치블록을 포함한다.
터치패널의 다수의 터치블록은 그 내부에서 다수의 픽셀 각각에 대응되는 다수의 서브터치블록을 포함한다. 다수의 서브터치블록 중 제1방향으로 인접된 한 쌍의 서브터치블록은 그 사이마다 배치된 제1브리지에 의해 서로 연결된다.
제1브리지는 터치라인에 중첩되어 배치된 제1접속부 및 상기 제1접속부의 양측부에서 각각 연장되어 상기 한 쌍의 서브터치블록 각각과 연결된 제2접속부를 포함한다.
본 발명에 따른 터치패널은, 각 터치블록의 다수의 서브터치블록 사이에 구비된 다수의 수직브리지 중 일부만을 터치라인에 중첩되도록 함으로써, 수직브리지와 터치라인의 중첩영역의 크기를 감소시킬 수 있다.
이에 따라, 본 발명의 터치패널은 수직브리지와 터치라인 사이의 라인커패시턴스의 크기를 감소시킬 수 있으며, 이로 인해 터치패널의 터치감도를 향상시키면서 화질불량이 발생되는 것을 방지할 수 있다.
도 1은 종래의 터치표시장치의 터치패널을 나타내는 도면이다.
도 2는 도 1에 도시된 터치패널을 Ⅰ~Ⅰ'의 선으로 절단한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 터치표시장치를 개략적으로 나타내는 도면이다.
도 4는 도 3에 도시된 터치패널의 하나의 터치블록을 나타내는 도면이다.
도 5a는 본 발명의 일 실시예에 따른 터치패널의 픽셀 구조를 나타내는 도면이다.
도 5b는 본 발명의 다른 실시예에 따른 터치패널의 픽셀 구조를 나타내는 도면이다.
도 6a는 도 5a의 픽셀 구조에 따라 도 4의 터치패널을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.
도 6b는 도 5b의 픽셀 구조에 따라 도 4의 터치패널을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 터치패널 및 이를 포함하는 터치표시장치에 대해 상세하게 설명한다. 설명의 편의를 위하여, 본 실시예의 터치표시장치는 터치패널이 내장된 액정표시장치인 것을 예로 설명하나, 본 발명은 이에 제한되지는 않는다.
도 3은 본 발명의 일 실시예에 따른 터치표시장치를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 실시예의 터치표시장치(100)는 터치패널(110) 및 이를 동작시키는 구동회로를 포함할 수 있다.
터치패널(110)은 다수의 게이트라인(GL), 다수의 데이터라인(DL), 다수의 터치라인(TL) 및 다수의 터치블록(TB)을 포함할 수 있다.
다수의 게이트라인(GL)과 다수의 데이터라인(DL)은 서로 교차되고, 교차영역에는 다수의 서브픽셀을 포함하는 픽셀(PX)이 형성될 수 있다. 다수의 픽셀(PX)은 스위칭 소자에 의해 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)에 연결될 수 있다.
다수의 터치라인(TL)은 다수의 데이터라인(DL)과 나란하게 배치될 수 있으며, 다수의 터치블록(TB)에 대응되어 연결될 수 있다.
다수의 터치블록(TB) 각각은 다수의 픽셀(PX)이 배치된 영역에 대응되는 크기를 가질 수 있는데, 예컨대 하나의 터치블록(TB)은 32*30개의 픽셀(PX)이 배치된 영역의 크기에 대응될 수 있다. 다수의 터치블록(TB) 각각은 대응되는 터치라인(TL)을 통해 터치구동부(210)와 연결될 수 있다.
구동회로는 디스플레이구동부(220), 터치구동부(210) 및 제어부(230)를 포함할 수 있다.
디스플레이구동부(220)는 터치패널(110)을 디스플레이모드로 동작시킬 수 있다. 디스플레이구동부(220)는 터치패널(110)의 다수의 게이트라인(GL) 및 다수의 데이터라인(DL)에 구동신호를 출력함으로써, 터치패널(110)에서 영상이 표시되도록 할 수 있다. 이때, 다수의 터치블록(TB)은 터치구동부(210)에 의해 공통전극으로 동작될 수 있다.
터치구동부(210)는 터치패널(110)을 터치모드로 동작시킬 수 있다. 터치구동부(210)는 다수의 터치라인(TL)을 통해 다수의 터치블록(TB)의 전압변화를 감지함으로써, 사용자의 터치유무를 감지할 수 있다. 다수의 터치블록(TB)은 터치구동부(210)에 의해 터치전극으로 동작될 수 있다.
제어부(230)는 디스플레이구동부(220)와 터치구동부(210)의 동작을 제어할 수 있다. 제어부(230)는 디스플레이구동부(220)와 터치구동부(210)가 터치패널(110)의 1프레임 구간을 시분할하여 동작되도록 제어할 수 있다.
도 4는 도 3에 도시된 터치패널의 하나의 터치블록을 나타내는 도면이다.
도 3 및 도 4를 참조하면, 터치패널(110)의 각 터치블록(TB)은 다수의 서브터치블록(STB)을 포함할 수 있다. 다수의 서브터치블록(STB)은 터치패널(110)의 디스플레이모드에서 공통전극으로 동작되고, 터치패널(110)의 터치모드에서 터치전극으로 동작될 수 있다. 다수의 서브터치블록(STB) 각각은 터치패널(110)의 다수의 픽셀(PX) 각각에 대응될 수 있다.
다수의 서브터치블록(STB)은 제1방향, 예컨대 픽셀(PX)의 세로 방향 및 제2방향, 예컨대 픽셀(PX)의 가로 방향에서 서로 이격되어 배치될 수 있다. 다수의 서브터치블록(STB)은 제1브리지, 예컨대 수직브리지(150)에 의해 제1방향에서 서로 연결될 수 있다. 또한, 다수의 서브터치블록(STB)은 제2브리지, 예컨대 수평브리지(160)에 의해 제2방향에서 서로 연결될 수 있다.
수직브리지(150)는 제1방향으로 서로 인접된 한 쌍의 서브터치블록(STB) 사이마다 형성될 수 있다. 수직브리지(150)는 제1접속부, 예컨대 라인접속부(153) 및 제2접속부, 예컨대 블록접속부(151)를 포함할 수 있다. 수평브리지(160)는 제2방향으로 서로 인접된 한 쌍의 서브터치블록(STB) 사이에 하나 이상 형성될 수 있다.
수직브리지(150)의 블록접속부(151)는 라인접속부(153)의 양측부에서 각각 연장될 수 있다. 라인접속부(153)의 일측에서 연장된 하나의 블록접속부(151)는 제2방향으로 인접된 한 쌍의 서브터치블록(STB) 중 하나의 서브터치블록(STB)에 연결된다. 라인접속부(153)의 타측에서 연장된 다른 하나의 블록접속부(151)는 나머지 하나의 서브터치블록(STB)에 연결된다. 블록접속부(151)는 터치라인(TL)에 대하여 소정의 경사를 갖도록 형성될 수 있으나, 이에 제한되지는 않는다.
수직브리지(150)의 라인접속부(153)는 터치블록(TB)에 대응되어 연결된 터치라인(TL)에 중첩되도록 형성될 수 있다. 라인접속부(153)는 홀(미도시)을 통해 터치라인(TL)에 연결될 수 있다. 라인접속부(153)는 터치라인(TL)을 통해 소정의 신호를 블록접속부(151) 및 이에 연결된 서브터치블록(STB)에 출력하거나 또는 블록접속부(151)를 통해 서브터치블록(STB)으로부터의 신호를 터치라인(TL)으로 출력할 수 있다.
상술한 블록접속부(151) 및 라인접속부(153)를 포함하는 수직브리지(150)는 터치라인(TL)에 대응되도록 동일한 수직선상에 형성되어 배치될 수 있다. 즉, 터치패널(110)의 하나의 터치블록(TB)에는 다수의 터치라인(TL) 중 하나가 대응되어 연결된다. 따라서, 터치블록(TB) 내에서 다수의 서브터치블록(STB)을 제2방향으로 연결하는 다수의 수직브리지(150)는 터치블록(TB)에 연결되는 하나의 터치라인(TL)과 동일선상에 배치될 수 있다.
여기서, 다수의 수직브리지(150) 각각은 라인접속부(153)가 터치라인(TL)에 중첩되고, 라인접속부(153)의 양측으로부터 연장된 블록접속부(151)는 터치라인(TL)에 중첩되지 않는다. 따라서, 터치블록(TB)에서는 수직브리지(150)와 터치라인(TL)이 중첩되는 영역의 크기가 줄어들게 된다.
이와 같이, 본 실시예의 터치패널(110)에서는 각 터치블록(TB) 내에 구비된 다수의 수직브리지(150)과 이에 대응되는 터치라인(TL)의 중첩영역의 크기가 감소되므로, 종래의 터치패널과 대비하여 수직브리지(150)와 터치라인(TL) 사이에 발생되는 라인커패시턴스의 크기를 감소시킬 수 있다. 이에 따라, 본 실시예의 터치패널(110)은 라인커패시턴스의 크기 감소에 의해 터치감도가 향상되며, 화질불량을 방지할 수 있다.
한편, 상술한 수직브리지(150)는 터치패널(110)의 구조, 예컨대 터치패널(110)의 픽셀(PX) 배치 구조에 따라 터치라인(TL) 외에 데이터라인(DL)에도 중첩될 수 있다. 이에, 도면을 참조하여, 본 발명의 터치패널(110)에 대해 좀 더 구체적으로 설명한다.
도 5a는 본 발명의 일 실시예에 따른 터치패널의 픽셀 구조를 나타내는 도면이고, 도 5b는 본 발명의 다른 실시예에 따른 터치패널의 픽셀 구조를 나타내는 도면이다.
또한, 도 6a는 도 5a의 픽셀 구조에 따라 도 4의 터치패널을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이고, 도 6b는 도 5b의 픽셀 구조에 따라 도 4의 터치패널을 Ⅳ~Ⅳ'의 선으로 절단한 단면도이다.
도 3 및 도 5a를 참조하면, 본 발명의 일 실시예에 따른 터치패널(110)은 다수의 게이트라인, 예컨대 제1 내지 제3게이트라인(GL1~GL3) 및 다수의 데이터라인, 예컨대 제1 내지 제4데이터라인(DL1~DL4)이 서로 교차되어 배치될 수 있다. 그리고, 게이트라인과 데이터라인의 교차영역마다 다수의 서브픽셀(R, G, B)이 배치된다. 다수의 서브픽셀(R, G, B)은 R, G, B서브픽셀을 포함하고, 이들은 하나의 픽셀(PX)을 구성한다. 다수의 서브픽셀(R, G, B) 중 동일 수평라인에 인접된 서브픽셀들은 서로 다른 데이터라인에 각각 연결될 수 있다.
상술한 터치패널(110)은 데이터라인과 나란한 방향으로 배치된 터치라인, 예컨대 제1터치라인(TL1)을 더 포함할 수 있다. 제1터치라인(TL1)은 제2데이터라인(DL2)에 중첩될 수 있다.
또한, 터치패널(110)은 다수의 픽셀(PX) 각각에 대응되는 다수의 서브터치블록, 예컨대 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)을 포함하는 터치블록(TB)을 더 포함할 수 있다.
제1서브터치블록(STB1) 및 제2서브터치블록(STB2)은 동일 수평선상에 배치된 다른 서브터치블록과 수평브리지(160)를 통해 연결된다. 또한, 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)은 수직브리지(150)를 통해 서로 연결된다. 수직브리지(150)는 제1터치라인(TL1) 및 제1데이터라인(DL1)과 동일선상에 배치될 수 있다.
수직브리지(150)는 블록접속부(151) 및 라인접속부(153)를 포함할 수 있다. 블록접속부(151)는 라인접속부(153)의 양측에서 연장되어 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)에 각각 연결될 수 있다. 라인접속부(153)는 제1터치라인(TL1)에 중첩되며, 제1터치라인(TL1)에 연결될 수 있다. 수직브리지(150)에 의해 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)은 제1터치라인(TL1)에 공통으로 연결될 수 있다.
도 6a를 참조하면, 수직브리지(150)의 라인접속부(153)는 제1터치라인(TL1)에 중첩된다. 그러나, 수직브리지(150)의 블록접속부(151)는 제1터치라인(TL1)에 중첩되지 않는다. 따라서, 터치블록(TB) 내에서 수직브리지(150)와 제1터치라인(TL1)이 중첩되는 영역(d)은 종래와 대비하여 상대적으로 작을 수 있다.
구체적으로, 절연기판(111) 상에는 제2데이터라인(DL2)이 일 방향으로 형성될 수 있다. 제2데이터라인(DL2)의 전면에는 층간절연막(113)이 형성될 수 있다.
층간절연막(113) 상에는 제2데이터라인(DL2)에 중첩되도록 제1터치라인(TL1)이 형성될 수 있다. 제1터치라인(TL1)은 제2데이터라인(DL2)과 동일한 폭을 갖거나 또는 더 큰 폭을 가질 수 있다. 제1터치라인(TL1)의 전면에는 보호층(115)이 형성될 수 있다.
보호층(115) 상에는 제1서브터치블록(STB1)과 제2서브터치블록(STB2)이 서로 이격되어 배치될 수 있다. 수직브리지(150)는 제1서브터치블록(STB1)과 제2서브터치블록(STB2) 사이에 배치되어 이들을 서로 연결시킬 수 있다.
여기서, 수직브리지(150)의 블록접속부(151)는 라인접속부(153)의 양측에서 연장되어 제1서브터치블록(STB1)과 제2서브터치블록(STB2)에 각각 연결된다. 블록접속부(151)는 제1터치라인(TL1)에 대해 경사지도록 형성될 수 있으나, 이에 제한되지는 않는다.
수직브리지(150)의 라인접속부(153)는 제1터치라인(TL1)과 중첩되며, 보호층(115)에 형성된 홀(미도시)을 통해 제1터치라인(TL1)에 연결될 수 있다.
이와 같이, 본 실시예의 터치패널(110)은 각 터치블록(TB)에서 제2방향으로 인접된 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)이 서로 연결되도록 하는 수직브리지(150)를 구성하되, 수직브리지(150)의 라인접속부(153) 및 블록접속부(151) 중에서 라인접속부(153)만을 제1터치라인(TL1)에 중첩되도록 구성할 수 있다. 이로 인하여, 본 실시예의 터치패널(110)에서 수직브리지(150)와 제1터치라인(TL1)이 중첩되는 영역(d)은 앞서 도 1 및 도 2를 참조하여 설명된 종래의 터치패널(10)에서 브리지라인(BL)과 터치라인(TL)이 중첩되는 영역(D)보다 상대적으로 작다.
따라서, 본 발명의 터치패널(110)은 각 터치블록(TB) 내에서 수직브리지(150)와 제1터치라인(TL1)이 중첩되는 영역(d)의 크기가 감소되므로, 수직브리지(150)와 제1터치라인(TL1) 사이에서 발생되는 커패시턴스, 예컨대 라인커패시턴스(Ct1)의 크기가 감소될 수 있다. 예컨대, 본 발명의 터치패널(110)은 종래의 터치패널과 대비하여 라인커패시턴스(Ct1)가 대략 42% 감소될 수 있다.
또한, 상술한 수직브리지(150)와 제1터치라인(TL1) 사이의 라인커패시턴스(Ct1)의 감소는 터치패널(110) 전체의 기생커패시턴스의 크기를 감소시킬 수 있으며, 이에 따라 본 발명의 터치패널(110)은 터치감도를 향상시킬 수 있으며, 화질불량이 발생되는 것을 방지할 수 있다.
한편, 본 실시예의 터치패널(110)에서는 제1터치라인(TL1)이 제2데이터라인(DL2)과 중첩되도록 형성된다. 따라서, 제1터치라인(TL1)과 제2데이터라인(DL2) 사이에 추가로 발생되는 커패시턴스(Ct2)를 방지할 필요가 있다.
도 3 및 도 5b를 참조하면, 본 발명의 다른 실시예에 따른 터치패널(110)은 다수의 게이트라인, 예컨대 제1 내지 제4게이트라인(GL1~GL4) 및 다수의 데이터라인, 예컨대 제1 내지 제2데이터라인(DL1~DL2)이 서로 교차되어 배치될 수 있다. 다수의 게이트라인과 다수의 데이터라인의 교차영역에는 R, G, B서브픽셀을 포함하는 다수의 서브픽셀(R, G, B)이 배치되고, R, G, B서브픽셀(R, G, B)은 하나의 픽셀(PX)을 구성한다.
이때, 다수의 픽셀(PX)은 디알디(Double Rate Driving; DRD) 구조로 배치될 수 있다. 예컨대, 터치패널(110)의 제1데이터라인(DL1)의 양측에는 R서브픽셀(R)과 G서브픽셀(G)이 공통으로 연결된다. 이때, R서브픽셀(R)은 터치패널(110)의 기수번째 게이트라인, 즉 제1게이트라인(GL1) 및 제3게이트라인(GL3)에 연결된다. G서브픽셀(G)은 터치패널(110)의 우수번째 게이트라인, 즉 제2게이트라인(GL2) 및 제4게이트라인(GL4)에 연결된다. 또한, 터치패널(110)의 제2데이터라인(DL2)의 양측에는 B서브픽셀(B)과 R서브픽셀(R)이 공통으로 연결된다. B서브픽셀(B)은 터치패널(110)의 제1게이트라인(GL1) 및 제3게이트라인(GL3)에 연결되고, R서브픽셀(R)은 터치패널(110)의 제2게이트라인(GL2) 및 제4게이트라인(GL4)에 연결된다.
상술한 터치패널(110)은 제1데이터라인(DL1) 및 제2데이터라인(DL2) 사이에 배치된 제1터치라인(TL1)을 더 포함할 수 있다. 또한, 터치패널(110)은 다수의 픽셀(PX) 각각에 대응되는 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)이 구비된 터치블록(TB)을 더 포함할 수 있다.
제1서브터치블록(STB1) 및 제2서브터치블록(STB2)은 동일 수평선상에 배치된 다른 서브터치블록과 수평브리지(160)를 통해 연결된다. 또한, 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)은 수직브리지(150)를 통해 서로 연결된다. 수직브리지(150)는 제1터치라인(TL1)과 동일선상에 배치될 수 있다.
수직브리지(150)는 블록접속부(151) 및 라인접속부(153)를 포함할 수 있다. 블록접속부(151)는 제2방향으로 인접된 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)에 각각 연결될 수 있다. 블록접속부(151)는 라인접속부(153)의 양측에서 각각 연장되어 형성될 수 있다. 라인접속부(153)는 제1터치라인(TL1)에 연결될 수 있다. 여기서, 라인접속부(153)는 두 개의 게이트라인, 예컨대 제2게이트라인(GL2) 및 제3게이트라인(GL3) 사이에 배치될 수 있다. 이때, 라인접속부(153)는 제2게이트라인(GL2) 및 제3게이트라인(GL3)에 중첩되지 않는다. 이를 위하여, 본 실시예의 터치패널(110)에서는 라인접속부(153)가 배치된 영역에서 제2게이트라인(GL2)과 제3게이트라인(GL3)이 경사지도록 형성될 수 있으나, 이에 제한되지는 않는다.
도 6b를 참조하면, 수직브리지(150)의 라인접속부(153)는 제1터치라인(TL1)에 중첩된다. 그러나, 수직브리지(150)의 블록접속부(151)는 제1터치라인(TL1)에 중첩되지 않는다. 따라서, 터치블록(TB) 내에서 수직브리지(150)와 제1터치라인(TL1)이 중첩되는 영역(d)은 종래의 터치패널에서의 중첩영역(도 2의 D)보다 상대적으로 작을 수 있다.
구체적으로, 절연기판(111) 상에는 제1터치라인(TL1)이 일 방향으로 형성될 수 있다. 제1터치라인(TL1)은 제1데이터라인(DL1)과 제2데이터라인(DL2) 사이에서 이들과 나란하게 형성될 수 있다. 제1터치라인(TL1)의 전면에는 보호층(115)이 형성될 수 있다.
보호층(115) 상에는 제1서브터치블록(STB1)과 제2서브터치블록(STB2)이 서로 이격되어 배치될 수 있다. 수직브리지(150)는 제1서브터치블록(STB1)과 제2서브터치블록(STB2) 사이에 배치되어 이들을 서로 연결시킬 수 있다.
여기서, 수직브리지(150)의 블록접속부(151)는 라인접속부(153)의 양측에서 연장되어 제1서브터치블록(STB1)과 제2서브터치블록(STB2)에 각각 연결된다. 블록접속부(151)는 제1터치라인(TL1)에 대해 경사지도록 형성될 수 있으나, 이에 제한되지는 않는다.
수직브리지(150)의 라인접속부(153)는 제1터치라인(TL1)과 중첩되며, 보호층(115)에 형성된 홀(미도시)을 통해 제1터치라인(TL1)에 연결될 수 있다. 라인접속부(153)는 제1터치라인(TL1)과 중첩되도록 형성되나, 다수의 게이트라인(GL1~GL4) 및 다수의 데이터라인(DL1~DL2)에는 중첩되지 않도록 형성될 수 있다.
이와 같이, 본 실시예의 터치패널(110)은 각 터치블록(TB)에서 제2방향으로 인접된 제1서브터치블록(STB1) 및 제2서브터치블록(STB2)이 서로 연결되도록 하는 수직브리지(150)를 구성하되, 수직브리지(150)의 라인접속부(153) 및 블록접속부(151) 중에서 라인접속부(153)만을 제1터치라인(TL1)에 중첩되도록 구성할 수 있다. 이로 인하여, 본 실시예의 터치패널(110)에서 수직브리지(150)와 제1터치라인(TL1)이 중첩되는 영역(d)은 종래의 터치패널(10)에서 브리지라인(BL)과 터치라인(TL)이 중첩되는 영역(D)보다 상대적으로 작다.
따라서, 본 발명의 터치패널(110)은 각 터치블록(TB) 내에서 수직브리지(150)와 제1터치라인(TL1)이 중첩되는 영역(d)의 크기가 감소되므로, 수직브리지(150)와 제1터치라인(TL1) 사이에서 발생되는 커패시턴스, 예컨대 라인커패시턴스(Ct1)의 크기가 감소될 수 있다.
또한, 상술한 수직브리지(150)와 제1터치라인(TL1) 사이의 라인커패시턴스(Ct1)의 감소는 터치패널(110) 전체의 기생커패시턴스의 크기를 감소시킬 수 있으며, 이에 따라 본 발명의 터치패널(110)은 터치감도를 향상시킬 수 있으며, 화질불량이 발생되는 것을 방지할 수 있다.
또한, 본 실시예의 터치패널(110)은 DRD구조로 픽셀(PX)이 배치되므로, 제1터치라인(TL1)이 데이터라인, 즉 제1데이터라인(DL1) 또는 제2데이터라인(DL2)에 중첩되지 않는다. 따라서, 제1터치라인(TL1)과 데이터라인들(DL1~DL2) 사이에 추가적인 커패시턴스가 발생되지 않으므로, 종래와 대비하여 라인커패시턴스의 크기를 더욱 감소시킬 수 있다.
전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
100: 터치표시장치 110: 터치패널
150: 수직브리지 151: 블록접속부
153: 라인접속부 160: 수평브리지
210: 터치구동부 220: 디스플레이구동부
230: 제어부

Claims (11)

  1. 다수의 게이트라인 및 다수의 데이터라인의 교차영역에 배치된 다수의 픽셀;
    다수의 터치라인 각각에 대응되어 연결된 다수의 터치블록;
    각 터치블록 내에서 서로 이격되어 배치된 다수의 서브터치블록; 및
    제1방향으로 인접된 한 쌍의 서브터치블록 사이마다 배치되어 상기 한 쌍의 서브터치블록을 상기 제1방향으로 서로 연결하는 다수의 제1브리지를 포함하고,
    상기 다수의 제1브리지는,
    상기 한 쌍의 서브터치블록과 이격되는 제1접속부; 및
    상기 제1접속부의 양측부에서 각각 연장되어 상기 한 쌍의 서브터치블록 각각에 연결되는 제2접속부를 포함하고,
    상기 터치라인은 상기 제1접속부 및 상기 제2접속부 중 상기 제1접속부에만 중첩되는 터치패널.
  2. 제1항에 있어서,
    상기 제1접속부는 상기 터치라인과 동일선상에 배치되어 상기 터치라인에 접속되는 터치패널.
  3. 삭제
  4. 제1항에 있어서,
    상기 제2접속부는 상기 터치라인에 대해 경사지게 배치된 터치패널.
  5. 제1항에 있어서,
    제2방향으로 인접된 한 쌍의 서브터치블록 사이마다 적어도 하나 배치되어 상기 한 쌍의 서브터치블록을 상기 제2방향으로 서로 연결하는 다수의 제2브리지를 더 포함하는 터치패널.
  6. 제1항에 있어서,
    상기 다수의 서브터치블록 각각은 상기 다수의 픽셀 각각에 대응되는 터치패널.
  7. 제1항에 있어서,
    상기 터치라인은 상기 데이터라인에 중첩되어 배치되고,
    상기 제1접속부는 상기 데이터라인 및 상기 터치라인에 중첩되는 터치패널.
  8. 제1항에 있어서,
    상기 다수의 픽셀은 DRD구조로 배치되고,
    상기 터치라인은 인접된 한 쌍의 데이터라인 사이에 배치되며,
    상기 제1접속부는 인접된 한 쌍의 게이트라인 사이에서 상기 터치라인에 중첩되는 터치패널.
  9. 다수의 게이트라인 및 다수의 데이터라인의 교차영역에 배치된 다수의 픽셀 및 다수의 터치라인 각각에 대응되어 연결된 다수의 터치블록을 포함하는 터치패널; 및
    상기 터치라인을 통해 상기 터치블록으로부터 사용자의 터치를 감지하는 터치구동부를 포함하고,
    상기 터치패널은,
    각 터치블록 내에서 서로 이격되어 배치된 다수의 서브터치블록; 및
    제1방향으로 인접된 한 쌍의 서브터치블록 사이마다 배치되어 상기 한 쌍의 서브터치블록을 상기 제1방향으로 서로 연결하는 다수의 제1브리지를 포함하고,
    상기 다수의 제1브리지는,
    상기 한 쌍의 서브터치블록과 이격되는 제1접속부; 및
    상기 제1접속부의 양측부에서 각각 연장되어 상기 한 쌍의 서브터치블록 각각에 연결되는 제2접속부를 포함하고,
    상기 터치라인은 상기 제1접속부 및 상기 제2접속부 중 상기 제1접속부에만 중첩되는 터치표시장치.
  10. 제9항에 있어서,
    상기 터치라인 및 상기 제1접속부는 상기 데이터라인에 중첩되어 배치된 터치표시장치.
  11. 제9항에 있어서,
    상기 다수의 픽셀은 DRD구조로 배치되고,
    상기 터치라인은 인접된 한 쌍의 데이터라인 사이에 배치되며,
    상기 제1접속부는 인접된 한 쌍의 게이트라인 사이에서 상기 터치라인에 중_첩되는 터치표시장치.
KR1020160081850A 2016-06-29 2016-06-29 터치패널 및 이를 포함하는 터치표시장치 KR102522076B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160081850A KR102522076B1 (ko) 2016-06-29 2016-06-29 터치패널 및 이를 포함하는 터치표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160081850A KR102522076B1 (ko) 2016-06-29 2016-06-29 터치패널 및 이를 포함하는 터치표시장치

Publications (2)

Publication Number Publication Date
KR20180002391A KR20180002391A (ko) 2018-01-08
KR102522076B1 true KR102522076B1 (ko) 2023-04-13

Family

ID=61003672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081850A KR102522076B1 (ko) 2016-06-29 2016-06-29 터치패널 및 이를 포함하는 터치표시장치

Country Status (1)

Country Link
KR (1) KR102522076B1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101650074B1 (ko) * 2010-09-29 2016-08-23 삼성디스플레이 주식회사 터치 스크린 패널
KR102151057B1 (ko) * 2012-12-31 2020-09-02 엘지디스플레이 주식회사 터치스크린 일체형 표시장치 및 그 제조 방법
KR102064737B1 (ko) * 2013-08-30 2020-01-10 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20180002391A (ko) 2018-01-08

Similar Documents

Publication Publication Date Title
US10175842B2 (en) Array substrate and display panel
US10386984B2 (en) Display unit with touch detection function, and electronic device
US20160188071A1 (en) Capacitive in-cell touch panel and display device
CN107015714B (zh) 显示装置
US10001860B2 (en) Touch display panel, fabricating method thereof and driving method thereof
KR102395843B1 (ko) 표시 장치
KR20170039001A (ko) 인셀 터치 방식 표시장치
CN108107636B (zh) 液晶显示面板
US10739894B2 (en) Display device
US20230093807A1 (en) Display device
KR20170026030A (ko) 터치 디스플레이 장치와 이의 구동 방법 및 디스플레이 패널
JP2017146767A (ja) 表示装置
KR20210083876A (ko) 터치 디스플레이 장치, 및 디스플레이 패널
JP6074287B2 (ja) 表示装置
KR102522076B1 (ko) 터치패널 및 이를 포함하는 터치표시장치
KR20210077353A (ko) 인셀 터치 타입 표시패널
US10754465B2 (en) Display device
KR102352750B1 (ko) 터치 표시장치
US20230350252A1 (en) Display device
US20220130945A1 (en) Display Panel and Display Apparatus Using the Same
JP2017076436A (ja) 表示装置
JP2020074038A (ja) 表示装置及びセンサ装置
KR20210079787A (ko) 인셀 터치 타입 표시패널
KR20230133441A (ko) 디스플레이 일체형 터치 검출 장치
KR20210075466A (ko) 인셀 터치 타입 액정 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant