KR102521277B1 - Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring - Google Patents
Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring Download PDFInfo
- Publication number
- KR102521277B1 KR102521277B1 KR1020210071308A KR20210071308A KR102521277B1 KR 102521277 B1 KR102521277 B1 KR 102521277B1 KR 1020210071308 A KR1020210071308 A KR 1020210071308A KR 20210071308 A KR20210071308 A KR 20210071308A KR 102521277 B1 KR102521277 B1 KR 102521277B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor manufacturing
- regeneration
- component
- regeneration unit
- parts
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 229
- 238000000034 method Methods 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 claims abstract description 236
- 238000011069 regeneration method Methods 0.000 claims abstract description 182
- 230000008929 regeneration Effects 0.000 claims abstract description 162
- 238000000151 deposition Methods 0.000 claims abstract description 43
- 230000008021 deposition Effects 0.000 claims abstract description 28
- 230000001172 regenerating effect Effects 0.000 claims abstract description 16
- 239000011247 coating layer Substances 0.000 claims abstract description 10
- 230000000873 masking effect Effects 0.000 claims description 46
- 238000004140 cleaning Methods 0.000 claims description 41
- 238000002834 transmittance Methods 0.000 claims description 29
- 239000000126 substance Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000003746 surface roughness Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000005245 sintering Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 230000001680 brushing effect Effects 0.000 claims description 3
- 229910002804 graphite Inorganic materials 0.000 claims description 3
- 239000010439 graphite Substances 0.000 claims description 3
- 239000007921 spray Substances 0.000 claims description 3
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 66
- 239000010410 layer Substances 0.000 description 39
- 239000000463 material Substances 0.000 description 28
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 20
- 229910010271 silicon carbide Inorganic materials 0.000 description 20
- 239000000047 product Substances 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000012010 growth Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000002585 base Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000002440 industrial waste Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012153 distilled water Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007770 graphite material Substances 0.000 description 1
- 230000001632 homeopathic effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000008467 tissue growth Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 제조공정에서 사용되는 반도체 제조용 재생 부품과 그 재생장치 및 재생방법에 관한 것으로, 본 발명의 반도체 제조용 부품의 재생방법은, 증착 형성된 코팅층이 플라즈마에 노출되어 손상 부분 및 비손상 부분을 함께 포함하는, 반도체 제조용 부품을 준비하는 단계; 상기 준비된 반도체 제조용 부품에 재생부를 증착 형성하는 단계; 및 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계;를 포함하고, 상기 재생부를 증착 형성하는 단계는, 상기 증착 형성된 코팅층의 증착 온도보다 낮은 평균 온도 조건에서 증착이 수행되는 것을 포함한다.The present invention relates to a regenerating component for semiconductor manufacturing used in a semiconductor manufacturing process, and to a regenerating device and method for regenerating the same. Preparing a component for semiconductor manufacturing, including together; depositing and forming a reproduction part on the prepared semiconductor manufacturing component; and standardizing and processing the parts for semiconductor manufacturing on which the regeneration unit is formed, wherein the deposition and forming of the regeneration unit includes deposition at an average temperature lower than a deposition temperature of the deposited coating layer.
Description
본 발명은 반도체 제조공정에서 사용되는 반도체 제조용 재생 부품과 그 재생장치 및 재생방법에 관한 것으로, 보다 상세하게는 플라즈마를 이용한 건식 식각장치의 손상된 부품을 재생하여 반도체 제조 공정에서 이용 가능한, 반도체 제조용 부품의 재생방법 및 재생된 반도체 제조용 부품에 관한 것이다.The present invention relates to a regenerated component for semiconductor manufacturing used in a semiconductor manufacturing process, a regeneration device and a regeneration method thereof, and more particularly, a semiconductor manufacturing component that can be used in a semiconductor manufacturing process by regenerating damaged parts of a dry etching device using plasma. It relates to a regeneration method and a regenerated semiconductor manufacturing component.
일반적으로, 반도체 제조 공정에서 사용되는 플라즈마 처리 기법은, 건식 식각공정 중 하나로서, 가스를 사용하여 대상을 식각하는 방법이다. 이는, 식각 가스를 반응용기 내로 주입시키고, 이온화시킨 후, 웨이퍼 표면으로 가속시켜, 웨이퍼 표면을 물리적, 화학적으로 제거하는 공정을 따른다. 이 방법은 식각의 조절이 용이하고, 생산성이 높으며, 수십 nm 수준의 미세 패턴형성이 가능하여 널리 사용되고 있다. In general, a plasma treatment technique used in a semiconductor manufacturing process is one of dry etching processes and is a method of etching an object using a gas. This follows the process of injecting an etching gas into a reaction vessel, ionizing it, and then accelerating it to the wafer surface to physically and chemically remove the wafer surface. This method is widely used because it is easy to control etching, has high productivity, and is capable of forming fine patterns at the level of several tens of nanometers.
플라즈마 처리 기법의 균일한 식각을 위해 고려해야 할 변수 중 하나로서 피대상물 표면에의 고른 고주파의 적용을 꼽을 수 있다. 고른 고주파의 적용은, 실제 식각 공정에 있어서 웨이퍼 표면 전체에 대한 균일한 에너지 분포가 형성되도록 하는 필수적 요소이다. 이는, 고주파의 출력 조절만으로는 달성될 수 없으며, 고주파 전극으로서의 스테이지와 애노우드의 형태 및 실질적으로 웨이퍼를 고정시키는 기능을 하는 엣지 링 등에 의하여 크게 좌우된다.One of the variables to be considered for uniform etching of the plasma processing technique is the uniform application of high frequency to the surface of the target object. The application of even high frequency is an essential factor for forming a uniform energy distribution over the entire wafer surface in an actual etching process. This cannot be achieved only by controlling the output of the high frequency, and is greatly influenced by the shape of the stage as a high frequency electrode and the anode, and the edge ring that functions to substantially fix the wafer.
상기 엣지 링은, 플라즈마가 존재하는 가혹한 조건의 플라즈마 처리장치의 반응 챔버 내에서 플라즈마의 확산을 방지하고, 식각 처리가 이루어지는 웨이퍼 주변에, 플라즈마가 한정되도록 하는 역할을 하는 것이다. 따라서, 엣지 링은 항상 플라즈마에 노출되어 플라즈마 중의 양이온에 의해 그 표면이 식각된다. 따라서, 적당한 주기에 엣지 링의 교체가 이뤄지지 않을 경우, 그 엣지 링의 식각에 따른 식각 부산물의 양이 반응 챔버 내에 증가하여 식각 공정의 정밀도가 떨어지고 제품의 품질이 저하되는 문제점이 발생하게 된다. 때문에, 엣지 링은 일정 주기마다 식각된 손상 제품을 교체해야 하고, 교체된 상기 엣지 링은 그대로 전량 폐기 처분되고 있다. The edge ring serves to prevent the diffusion of plasma in a reaction chamber of a plasma processing apparatus under severe conditions where plasma exists, and to confine the plasma around a wafer on which an etching process is performed. Therefore, the edge ring is always exposed to plasma and its surface is etched by positive ions in the plasma. Therefore, when the edge ring is not replaced at an appropriate period, the amount of etching by-products resulting from the etching of the edge ring increases in the reaction chamber, resulting in a decrease in the precision of the etching process and deterioration of product quality. Therefore, the edge ring needs to replace the etched damaged product at regular intervals, and the entire amount of the replaced edge ring is disposed of as it is.
또한, 상기 엣지 링 외에도 플라즈마로 인한 가혹한 조건은 플라즈마 처리장치 반응 챔버 내의 다른 노출된 부품들도 함께 식각하게 된다. 다른 식각된 손상 부품들 또한 주기적인 교체를 요하고 있는 실정이며 이는 반도체 제품의 생산 비용이 증가하는 원인이 된다. 이 교체된 부품들도 교체 후 그대로 전량 폐기 처분되고 있다.In addition to the edge ring, severe conditions due to plasma also etch other exposed parts in the reaction chamber of the plasma processing device. Other etched and damaged parts also require periodic replacement, which causes the production cost of semiconductor products to increase. All of these replaced parts are also disposed of as they are after replacement.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 일 예로서, 교체된 엣지 링과 같은 반도체 제조용 부품의 폐기로 발생하는 산업폐기물을 줄임으로써 환경보전에 기여하며, 최종적인 반도체 제품의 생산 비용을 줄일 수 있는, 반도체 제조용 부품의 재생 방법 및 재생된 반도체 제조용 부품을 제공하는 것이다.The present invention is to solve the above-mentioned problems, and an object of the present invention is to contribute to environmental preservation by reducing industrial waste generated by the disposal of semiconductor manufacturing parts such as, for example, a replaced edge ring, and to contribute to the final semiconductor It is an object of the present invention to provide a method for regenerating a component for semiconductor manufacturing and a recycled component for manufacturing a semiconductor, which can reduce the production cost of the product.
또한, 본 발명은 최대한 불필요한 공정을 생략하고 단순화하여, 반도체 제조용 부품의 재생 과정에서 소모되는 비용을 최소화하기 위함이기도 하다. In addition, the present invention is also to minimize the cost consumed in the process of reproducing a component for semiconductor manufacturing by omitting and simplifying unnecessary processes as much as possible.
또한, 본 발명은 층간 경계에서 발생하는 불균일한 증착층이 형성되지 않도록 함과 동시에, 이상 조직의 계속적인 성장을 막기 위함이기도 하다.In addition, the present invention is to prevent the non-uniform deposition layer from being formed at the boundary between layers and to prevent the continuous growth of abnormal structures.
그러나, 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.However, the problem to be solved by the present invention is not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.
본 발명의 반도체 제조용 부품의 재생방법은, 증착 형성된 코팅층이 플라즈마에 노출되어 손상 부분 및 비손상 부분을 함께 포함하는, 반도체 제조용 부품을 준비하는 단계; 상기 준비된 반도체 제조용 부품에 재생부를 증착 형성하는 단계; 및 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계;를 포함하고, 상기 반도체 제조용 부품의 증착 형성된 코팅층과 상기 재생부는 투과도가 상이한 것을 포함한다.The method of regenerating a component for manufacturing a semiconductor of the present invention includes the steps of preparing a component for manufacturing a semiconductor, wherein the deposited coating layer is exposed to plasma and includes both a damaged portion and an undamaged portion; depositing and forming a reproduction part on the prepared semiconductor manufacturing component; and standardizing and processing the parts for manufacturing semiconductors on which the reproducing unit is formed, wherein the coating layer deposited on the parts for manufacturing semiconductors and the reproducing unit have different transmittances.
본 발명의 일 실시예에 따르면, 상기 규격화 가공하는 단계 후에, 상기 반도체 제조용 부품 상에 증착되고 규격화된 후에 남아있는 재생부의 두께는, 0.5 mm 내지 3 mm 인 것일 수 있다.According to one embodiment of the present invention, after the standardization processing step, the thickness of the reproduction portion remaining after being deposited and standardized on the semiconductor manufacturing part may be 0.5 mm to 3 mm.
본 발명의 일 실시예에 따르면, 상기 재생부를 증착 형성하는 단계 이전에, 상기 준비된 반도체 제조용 부품의 손상 부분을 가공하는 단계를 포함하지 않는 것일 수 있다.According to one embodiment of the present invention, the step of processing the damaged portion of the prepared component for semiconductor manufacturing may not be included before the depositing and forming of the reproduction unit.
본 발명의 일 실시예에 따르면, 상기 반도체 제조용 부품을 준비하는 단계와 상기 재생부를 형성하는 단계 사이에, 상기 준비된 반도체 제조용 부품의 적어도 일부를 마스킹하는 단계;를 더 포함하고, 상기 규격화 가공하는 단계는 상기 마스킹을 제거하는 단계를 포함하는 것일 수 있다.According to one embodiment of the present invention, between the step of preparing the component for semiconductor manufacturing and the step of forming the reproduction unit, the step of masking at least a portion of the prepared component for semiconductor manufacturing; further comprising, the standardization processing step may include removing the masking.
본 발명의 일 실시예에 따르면, 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계는, 상기 반도체 제조용 부품의 저면을 가공하여 상기 반도체 제조용 부품의 두께를 규격화하는 것을 포함하는 것일 수 있다.According to an embodiment of the present invention, the step of standardizing and processing the component for semiconductor manufacturing on which the reproduction unit is formed may include standardizing the thickness of the component for semiconductor manufacturing by processing a bottom surface of the component for semiconductor manufacturing.
본 발명의 일 실시예에 따르면, 상기 재생부를 증착 형성하는 단계 이전에, 상기 준비된 반도체 제조용 부품의 저면을 가공하는 단계;를 더 포함하는 것일 수 있다.According to an embodiment of the present invention, prior to depositing and forming the reproduction unit, processing a lower surface of the prepared component for semiconductor manufacturing; may be further included.
본 발명의 일 실시예에 따르면, 상기 재생부는, SiC, TaC 또는 둘 다를 포함하는 것일 수 있다.According to an embodiment of the present invention, the regeneration unit may include SiC, TaC, or both.
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계는, 상기 준비된 반도체 제조용 부품의 손상 부분을 포함하는 영역에 상기 증착이 이루어지는 것일 수 있다.According to an embodiment of the present invention, in the forming of the reproduction unit, the deposition may be performed on a region including a damaged portion of the prepared component for semiconductor manufacturing.
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계는, 상기 손상 부분의 비평탄면 상에 상기 재생부를 형성하는 것을 포함하는 것일 수 있다.According to one embodiment of the present invention, the forming of the regeneration unit may include forming the regeneration unit on a non-flat surface of the damaged portion.
본 발명의 일 실시예에 따르면, 상기 규격화 가공하는 단계 전에, 상기 재생부를 증착 형성하는 단계에서, 상기 준비된 반도체 제조용 부품의 증착 형성된 코팅층 상에 형성된 재생부의 두께는 1 mm 내지 5 mm 인 것일 수 있다.According to one embodiment of the present invention, in the step of depositing and forming the reproduction part before the standardization process, the thickness of the reproduction part formed on the deposited coating layer of the prepared semiconductor manufacturing component may be 1 mm to 5 mm. .
본 발명의 일 실시예에 따르면, 상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차는, 0.5 mm 내지 3 mm 인 것일 수 있다.According to an embodiment of the present invention, the height difference between the highest point and the lowest point of the non-flat surface formed from a portion of the non-flat surface that had the same height before being damaged by plasma exposure may be 0.5 mm to 3 mm.
본 발명의 일 실시예에 따르면, 상기 마스킹하는 단계는, 지그에 의해 마스킹하는 것을 포함하는 것일 수 있다.According to one embodiment of the present invention, the masking may include masking by a jig.
본 발명의 일 실시예에 따르면, 상기 마스킹하는 단계는, 상기 반도체 제조용 부품의 저면, 외측면 및 내측면으로 이루어진 군에서 선택되는 하나 이상의 면의 비손상 부분을 포함하도록 마스킹하는 것일 수 있다.According to one embodiment of the present invention, the masking may include masking to include an undamaged portion of one or more surfaces selected from the group consisting of a bottom surface, an outer surface, and an inner surface of the semiconductor manufacturing component.
본 발명의 일 실시예에 따르면, 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계 이후에, 상기 반도체 제조용 부품을 마무리 세정하는 단계;를 더 포함하는 것일 수 있다.According to one embodiment of the present invention, after the step of standardizing and processing the component for semiconductor manufacturing on which the reproduction unit is formed, the step of final cleaning the semiconductor manufacturing component; may be further included.
본 발명의 일 실시예에 따르면, 상기 세정하는 단계는, 건식 열처리 세정, 블러스트 세정, 브러싱 세정, 세정액 분사 세정, 화학적 세정 및 초음파 세정으로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.According to an embodiment of the present invention, the cleaning may include at least one selected from the group consisting of dry heat treatment cleaning, blast cleaning, brushing cleaning, spray cleaning, chemical cleaning, and ultrasonic cleaning. .
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계는, 상기 플라즈마 손상 부분의 식각된 두께를 확인하는 단계; 및 상기 식각된 두께의 최대값의 120 % 내지 400 % 두께로 재생부를 형성하는 단계;를 포함하는 것일 수 있다.According to an embodiment of the present invention, the forming of the reproduction unit may include checking an etched thickness of the plasma damaged portion; and forming a reproduction part to a thickness of 120% to 400% of the maximum value of the etched thickness.
본 발명의 재생된 반도체 제조용 부품은, 플라즈마 손상 부분 및 비손상 부분을 포함하는 비재생부; 및 상기 비재생부 상에 형성된 재생부;를 포함하고, 상기 손상 부분과 상기 재생부 간의 경계는 비평탄면을 포함하는 것이다.The regenerated semiconductor manufacturing component of the present invention includes a non-regenerated portion including a plasma damaged portion and an undamaged portion; and a regeneration unit formed on the non-regeneration unit, wherein a boundary between the damaged portion and the regeneration unit includes a non-flat surface.
본 발명의 일 실시예에 따르면, 상기 비재생부 및 상기 재생부는 투과도가 상이한 것일 수 있다.According to an embodiment of the present invention, the non-regeneration unit and the regeneration unit may have different transmittances.
본 발명의 일 실시예에 따르면, 상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차는, 0.5 mm 내지 3 mm 인 것일 수 있다.According to an embodiment of the present invention, the height difference between the highest point and the lowest point of the non-flat surface formed from a portion of the non-flat surface that had the same height before being damaged by plasma exposure may be 0.5 mm to 3 mm.
본 발명의 일 실시예에 따르면, 상기 재생부 상에 형성된 2차 재생부를 더 포함하는 것일 수 있다.According to an embodiment of the present invention, a secondary regeneration unit formed on the regeneration unit may be further included.
본 발명의 일 실시예에 따르면, 상기 재생부와 상기 2차 재생부 사이의 경계면은 비평탄면을 포함하는 것일 수 있다.According to an embodiment of the present invention, an interface between the regeneration unit and the secondary regeneration unit may include a non-flat surface.
본 발명의 일 실시예에 따르면, 상기 비평탄면의 표면 조도는, 0.1 ㎛ 내지 2.5 ㎛ 인 것일 수 있다According to one embodiment of the present invention, the surface roughness of the non-flat surface may be 0.1 μm to 2.5 μm.
상기 표면 조도는 0.05 ㎛ 내지 0.3 ㎛ 일 수 있으나, 바람직하게는 0.1 ㎛ 내지 2.5 ㎛ 로 형성될 수 있다.The surface roughness may be 0.05 μm to 0.3 μm, but may be preferably formed to 0.1 μm to 2.5 μm.
본 발명의 일 실시예에 따르면, 상기 재생부 및 상기 2차 재생부 간의 투과도 차이는, 상기 비재생부 및 상기 재생부 간의 투과도 차이에 비해 작은 것일 수 있다.According to an embodiment of the present invention, a difference in transmittance between the regeneration unit and the secondary regeneration unit may be smaller than a difference in transmittance between the non-regeneration unit and the regeneration unit.
본 발명의 다른 일 측면에 따르는 재생된 반도체 제조용 부품은, 플라즈마 손상 부분 및 비손상 부분을 포함하는 비재생부; 및 상기 비재생부 상에 형성된 재생부;를 포함하고, 상기 손상 부분과 상기 재생부 간의 경계는 비평탄면을 포함하고, 상기 비평탄면의 표면 조도는, 0.1 ㎛ 내지 2.5 ㎛ 인 것이고, 상기 비재생부, 상기 재생부 또는 이 둘은 SiC 또는 TaC 중 하나 이상을 포함하는 것일 수 있다.Regenerated semiconductor manufacturing parts according to another aspect of the present invention, a non-regenerated portion including a plasma damaged portion and a non-damaged portion; and a regeneration unit formed on the non-regeneration unit, wherein a boundary between the damaged portion and the regeneration unit includes a non-planar surface, the non-planar surface has a surface roughness of 0.1 μm to 2.5 μm, and the non-regeneration unit includes: The unit, the regeneration unit, or both may contain one or more of SiC or TaC.
본 발명의 일 실시예에 따르면, 상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차는, 0.5 mm 내지 3 mm 인 것일 수 있다.According to an embodiment of the present invention, the height difference between the highest point and the lowest point of the non-flat surface formed from a portion of the non-flat surface that had the same height before being damaged by plasma exposure may be 0.5 mm to 3 mm.
본 발명의 일 실시예에 따르면, 상기 재생된 반도체 제조용 부품은, 플라즈마 처리장치 부품으로서, 링, 전극부 및 컨덕터로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.According to one embodiment of the present invention, the recycled component for manufacturing a semiconductor may include at least one selected from the group consisting of a ring, an electrode portion, and a conductor as a plasma processing device component.
본 발명의 일 실시예에 따르면, 상기 재생된 반도체 제조용 부품은, 본 발명의 일 실시예에 따르는 반도체 제조용 부품의 재생방법에 의해 재생된 것일 수 있다.According to one embodiment of the present invention, the recycled component for manufacturing a semiconductor may be one regenerated by a method for reproducing a component for semiconductor manufacturing according to an embodiment of the present invention.
본 발명의 일 실시예에 따르는 반도체 제조용 부품의 재생방법은, 불필요한 과정을 생략하고 효율적인 방법으로 반도체 제조용 재생 부품의 재생을 가능하게 한다. 이로써 종래 플라즈마에 의해 식각되어 교체 후 폐기되던 반도체 제조용 부품들을 폐기하지 않고 새로운 부품으로 재생하여 재활용할 수 있는 효과가 있다.A method of reproducing a component for semiconductor manufacturing according to an embodiment of the present invention omits unnecessary processes and enables regeneration of a component for semiconductor manufacturing in an efficient manner. As a result, there is an effect of reproducing and recycling as new parts without discarding the parts for semiconductor manufacturing that have been etched by conventional plasma and discarded after replacement.
본 발명의 다른 일 실시예에 따르는 재생된 반도체 제조용 부품은, 교체 후 폐기될 부품에 재생부를 형성함으로써, 상대적으로 적은 비용으로 새 제품으로 교체하는 것과 대등하거나 그 이상의 공정 생산 효율을 구현할 수 있게 된다. Recycled parts for semiconductor manufacturing according to another embodiment of the present invention, by forming a regeneration unit on parts to be discarded after replacement, can realize process production efficiency equal to or higher than that of replacing with a new product at a relatively low cost. .
궁극적으로 본 발명의 실시예들은 최종적으로 반도체 제품의 생산비용을 절감시키고, 산업 폐기물의 양산을 줄일 수 있는 효과가 있다. Ultimately, the embodiments of the present invention have the effect of reducing the production cost of semiconductor products and reducing the mass production of industrial waste.
또한, 본 발명의 일 측에서 제공하는 제조방법에 따르면, 각 증착층 간의 경계에서 이상 조직의 성장을 단절시킬 수 있는 효과가 있고, 플라즈마에 노출되어 손상면을 포함하는 반도체 제조용 부품에 있어서 별도의 가공 공정을 필요로 하지 않으면서도 균질한 증착층을 형성할 수 있다.In addition, according to the manufacturing method provided by one side of the present invention, there is an effect of cutting off the growth of abnormal tissue at the boundary between each deposition layer, and in a semiconductor manufacturing component including a damaged surface exposed to plasma, a separate A homogeneous deposition layer can be formed without requiring a processing process.
도 1은 반도체 생산 공정의 플라즈마 처리장치에서 사용되는 반도체 제조용 부품 중 일 예에 해당하는 엣지 링의 사시도이다.
도 2는 반도체 생산 공정의 플라즈마 처리장치에서 웨이퍼가 반도체 제조용 부품 중 하나인 엣지 링에 장착된 구조를 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따라, 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다.
도 4는 본 발명의 일 실시예에 따라, 마스킹하는 단계를 포함하여 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다.
도 5는 본 발명의 일 실시예에 따라, 반도체 제조용 부품의 저면을 가공하여 반도체 제조용 부품의 두께를 규격화하는 과정을 개략적으로 나타낸 단면 공정도이다.
도 6은 본 발명의 다른 일 실시예에 따라, 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다.
도 7은 본 발명의 다른 일 실시예에 따라, 마스킹하는 단계를 포함하여 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다.
도 8은 본 발명의 일 실시예에 따라, 재생부 상에 2차 재생부가 복수 층으로 형성된 재생된 반도체 제조용 부품을 개략적으로 나타낸 단면도이다.
도 9는 본 발명의 일 실시예에 따라 본 발명의 반도체 제조용 부품(재생부가아닌 부분)이 복수 층으로 형성될 경우에 층 간의 경계에서 투과도가 점진적으로 변화하는 특징을 확인한 단면 SEM 사진이다.1 is a perspective view of an edge ring corresponding to an example of parts for manufacturing semiconductors used in a plasma processing apparatus in a semiconductor manufacturing process.
2 is a cross-sectional view showing a structure in which a wafer is mounted on an edge ring, which is one of semiconductor manufacturing components, in a plasma processing apparatus in a semiconductor manufacturing process.
3 is a cross-sectional process diagram schematically illustrating a process of reproducing a component for semiconductor manufacturing according to an embodiment of the present invention.
4 is a cross-sectional process diagram schematically illustrating a process of reproducing a semiconductor manufacturing component including a masking step according to an embodiment of the present invention.
5 is a cross-sectional process diagram schematically illustrating a process of standardizing the thickness of a semiconductor manufacturing component by processing a bottom surface of the semiconductor manufacturing component according to an embodiment of the present invention.
6 is a cross-sectional process diagram schematically illustrating a process of reproducing a component for semiconductor manufacturing according to another embodiment of the present invention.
7 is a cross-sectional process diagram schematically illustrating a process of reproducing a semiconductor manufacturing component including a masking step according to another embodiment of the present invention.
8 is a cross-sectional view schematically illustrating a recycled part for manufacturing a semiconductor in which a plurality of layers of a secondary regeneration unit are formed on a regeneration unit according to an embodiment of the present invention.
9 is a cross-sectional SEM image confirming the characteristics of gradually changing transmittance at the boundary between layers when a component for semiconductor manufacturing (a part other than a reproducing unit) of the present invention is formed of a plurality of layers according to an embodiment of the present invention.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. Like reference numerals in each figure indicate like elements.
아래 설명하는 실시예들에는 다양한 변경이 가해질 수 있다. 아래 설명하는 실시예들은 실시 형태에 대해 한정하려는 것이 아니며, 이들에 대한 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Various changes may be made to the embodiments described below. The embodiments described below are not intended to be limiting on the embodiments, and should be understood to include all modifications, equivalents or substitutes thereto.
실시예에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 실시예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in the examples are used only to describe specific examples, and are not intended to limit the examples. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "include" or "have" are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other features It should be understood that the presence or addition of numbers, steps, operations, components, parts, or combinations thereof is not precluded.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by a person of ordinary skill in the art to which the embodiment belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present application, they should not be interpreted in an ideal or excessively formal meaning. don't
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, in the description with reference to the accompanying drawings, the same reference numerals are given to the same components regardless of reference numerals, and overlapping descriptions thereof will be omitted. In describing the embodiment, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the embodiment, the detailed description will be omitted.
도 1은 반도체 생산 공정의 플라즈마 처리장치에서 사용되는 반도체 제조용 부품 중 일 예에 해당하는 엣지 링의 사시도이다. 1 is a perspective view of an edge ring corresponding to an example of parts for manufacturing semiconductors used in a plasma processing apparatus in a semiconductor manufacturing process.
도 1에는, 반도체 생산 공정의 플라즈마 처리장치에서 사용되는 반도체 제조용 부품 중 하나인 엣지 링의, 공정 장치 제품에 따른 다양한 구조 중 일 형태(100)가 도시되어 있다. 상기 엣지 링의 단면은 상단면과 안착면의 단차있는 구조를 가지고 그 단차 간을 연결하는 단차면을 포함하는 구조를 가지는 것일 수 있다. 상기 엣지 링은 다른 일 실시예에서는 단차 간을 연결하는 수직인 면을 포함하는 구조로 형성될 수도 있다. 상기 안착면은 피처리물의 안착면을 의미하는 것이고, 피처리물은 일 예로서 웨이퍼일 수 있다.1, one
도 2는, 일 예로서, 반도체 생산 공정의 플라즈마 처리장치에서 웨이퍼(10)가 반도체 제조장치 부품 중 하나인 엣지 링(100)에 장착된 구조를 나타내는 단면도이다. 2 is, as an example, a cross-sectional view showing a structure in which a
이 때, 상기 웨이퍼는 공정 장치 구조에 따라 상기 엣지 링의 안착면(104) 전체 또는 일부에 걸치도록 장착될 수 있다. 이후 장착된 웨이퍼와 엣지 링은, 플라즈마 처리장치의 챔버 내에서 플라즈마에 노출되어 식각된다. 이 경우에는, 엣지 링 중, 상단면(102), 단차면(106)과, 안착면(104) 중 웨이퍼에 의하여 가려지지 않은 부분에 집중적으로 식각이 진행될 수 있다. 따라서, 상기 엣지 링과 같은 플라즈마 처리장치 내의, 플라즈마에 노출되는 반도체 제조용 부품들은 손상되어 주기적인 교체를 요하게 된다. 본 발명은 이렇게 주기적으로 교체되어 폐기의 대상이던 제품에 재생부를 형성하여 적은 비용으로 새 제품을 구입하는 것과 동일한 효과를 거둘 수 있는 것이다. In this case, the wafer may be mounted to cover all or part of the
본 발명의 반도체 제조용 부품의 재생방법은, 증착 형성된 코팅층이 플라즈마에 노출되어 손상 부분 및 비손상 부분을 함께 포함하는, 반도체 제조용 부품을 준비하는 단계; 상기 준비된 반도체 제조용 부품에 재생부를 증착 형성하는 단계; 및 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계;를 포함하고, 상기 반도체 제조용 부품의 증착 형성된 코팅층과 상기 재생부는 투과도가 상이한 것을 포함한다.The method of regenerating a component for manufacturing a semiconductor of the present invention includes the steps of preparing a component for manufacturing a semiconductor, wherein the deposited coating layer is exposed to plasma and includes both a damaged portion and an undamaged portion; depositing and forming a reproduction part on the prepared semiconductor manufacturing component; and standardizing and processing the parts for manufacturing semiconductors on which the reproducing unit is formed, wherein the coating layer deposited on the parts for manufacturing semiconductors and the reproducing unit have different transmittances.
본 발명은 플라즈마에 의해 식각 손상된 반도체 제조용 부품의 상면에 재생부를 형성하는 것을 포함한다. 상기 증착 형성하는 단계에서는, 일 예로서 CVD 기법을 이용할 수 있다. 이는, 플라즈마에 의해 식각된 면 상에서 보다 균질한 증착층을 적층하기 위함이다. 본 발명의 일 측에 따르면 이를 통하여 원래의 반도체 제조용 부품의 증착층과 새롭게 적층되는 재생부 간의 경계에서 발생하는 불균일한 적층이나 크랙, 기포 등의 발생을 방지하기 위한 구성들이 도입될 수 있다 본 발명에서는 복잡한 공정의 도입이나 추가 설비 없이도 플라즈마에 의해 식각되어 손상되기 전의 반도체 제조용 부품과 거의 균등한 수준의 재생품을 제조하고자 하는 것이다.The present invention includes forming a regeneration unit on an upper surface of a semiconductor manufacturing component etched by plasma. In the deposition forming step, a CVD technique may be used as an example. This is to deposit a more homogeneous deposition layer on the surface etched by the plasma. According to one aspect of the present invention, through this, configurations for preventing non-uniform lamination, cracks, bubbles, etc. occurring at the boundary between the deposition layer of the original semiconductor manufacturing component and the newly laminated regeneration unit can be introduced. In [2], it is intended to manufacture regenerated products that are almost equivalent to semiconductor manufacturing parts before being etched and damaged by plasma without introducing complicated processes or additional equipment.
본 발명의 일 실시예에 따르면, 상기 규격화 가공하는 단계 후에, 상기 반도체 제조용 부품 상에 증착되고 규격화된 후에 남아있는 재생부의 두께는, 0.5 mm 내지 3 mm 인 것일 수 있다. According to one embodiment of the present invention, after the standardization processing step, the thickness of the reproduction portion remaining after being deposited and standardized on the semiconductor manufacturing part may be 0.5 mm to 3 mm.
바람직한 일 예에 따르면, 상기 재생부의 두께는 1 mm 내지 2 mm 인 것일 수 있다.According to a preferred example, the reproduction unit may have a thickness of 1 mm to 2 mm.
본 발명에서 설명하는 반도체 제조용 부품은, 반도체용 웨이퍼를 제조하기 위한 플라즈마 처리장치에서 플라즈마에 의해 손상되어 교체를 요하는 어떠한 부품도 포함될 수 있다.Components for manufacturing semiconductors described in the present invention may include any components that are damaged by plasma and require replacement in a plasma processing apparatus for manufacturing wafers for semiconductors.
본 발명의 일 실시예에 따르면, 상기 재생부를 증착 형성하는 단계 이전에, 상기 준비된 반도체 제조용 부품의 손상 부분을 가공하는 단계를 포함하지 않는 것일 수 있다.According to one embodiment of the present invention, the step of processing the damaged portion of the prepared component for semiconductor manufacturing may not be included before the depositing and forming of the reproduction unit.
본 발명의 일 측에서는, 별도의 손상 부분 가공 단계를 추가하지 않음으로써 재생된 부품을 제조하는데 추가적인 가공 설비를 필요로 하지 않을 수 있고, 생산 시간에 있어서도 효율적인 이점이 있다.In one aspect of the present invention, additional processing equipment may not be required to manufacture a recycled part by not adding a separate processing step for the damaged part, and there is an advantage in that production time is efficient.
도 3은 본 발명의 일 실시예에 따라, 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다. 본 발명의 일 측면에서는 도 3에 도시된 본 발명의 일 실시예와 같이 마스킹하는 단계를 포함하지 않고, 반도체 제조용 부품의 재생방법을 실시할 수도 있다.3 is a cross-sectional process diagram schematically illustrating a process of reproducing a component for semiconductor manufacturing according to an embodiment of the present invention. In one aspect of the present invention, a method of reproducing a component for semiconductor manufacturing may be performed without including a masking step as in the embodiment of the present invention shown in FIG. 3 .
본 발명의 일 실시예에 따르면, 상기 반도체 제조용 부품을 준비하는 단계와 상기 재생부를 형성하는 단계 사이에, 상기 준비된 반도체 제조용 부품의 적어도 일부를 마스킹하는 단계;를 더 포함하고, 상기 규격화 가공하는 단계는 상기 마스킹을 제거하는 단계를 포함하는 것일 수 있다.According to one embodiment of the present invention, between the step of preparing the component for semiconductor manufacturing and the step of forming the reproduction unit, the step of masking at least a portion of the prepared component for semiconductor manufacturing; further comprising, the standardization processing step may include removing the masking.
상기 마스킹하는 단계는, 상기 준비된 반도체 제조용 부품의 비손상 부분 중 적어도 일부를 마스킹 할 수 있으며, 일 예에서는 손상 부분의 일 부분까지도 마스킹할 수도 있다. In the masking step, at least a portion of the undamaged portion of the prepared semiconductor manufacturing component may be masked, and in one example, even a portion of the damaged portion may be masked.
플라즈마에 의해 손상되었지만, 반도체 제조 과정에서 직접적으로 이용되지 않아 재생부 형성이 필요 없다고 생각되는 부분 까지도 선택적으로 마스킹을 수행할 수 있다.Masking may be selectively performed even on a portion that is damaged by plasma but is not directly used in the semiconductor manufacturing process and thus is considered unnecessary to form a regeneration unit.
도 4는 본 발명의 일 실시예에 따라, 마스킹하는 단계를 포함하여 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다. 4 is a cross-sectional process diagram schematically illustrating a process of reproducing a semiconductor manufacturing component including a masking step according to an embodiment of the present invention.
아래에서는 도 4의 도면에 도시된 반도체 제조용 부품의 일 예인 엣지 링의 단면을 기준으로 본 발명에서 제공하는 일 실시예의 각 단계를 설명하도록 한다.Hereinafter, each step of an embodiment provided by the present invention will be described based on a cross section of an edge ring, which is an example of a semiconductor manufacturing component shown in the drawing of FIG. 4 .
도 4(a)에는 플라즈마 손상 부분 및 비손상 부분을 포함하는 반도체 제조용 부품을 준비하는 단계가 도시되어 있다. 4(a) shows a step of preparing a component for semiconductor manufacturing including a plasma damaged portion and an undamaged portion.
도 4(a)에는 반도체 제조용 부품의 일 예로서, 건식식각장치 내에서 플라즈마에 의해 식각되어 손상된 부분(112)과, 플라즈마에 노출되지 않아 식각되지 않은 다른 부분(114, 116 및 118)을 포함하는 손상된 엣지 링(100)의 단면이 도시되어 있다. 도 4(a)에서 플라즈마에 의해 식각되어 손상된 부분(112)은 도 2의 손상 전의 엣지 링과 비교해볼 때, 상단면, 단차면 및 웨이퍼에 의해 가리워지지 않은 안착면의 일부에 형성될 수 있다.4(a) includes a damaged
도 4(b)에는 상기 준비된 반도체 제조용 부품의 일부를 마스킹(210)하는 단계가 도시되어 있다. 아래에서 설명할 것처럼, 본 발명의 일 예에서 제공하는 반도체 제조용 부품의 재생방법은 마스킹하는 단계를 포함하여 수행될 수도 있다.4( b ) shows a step of masking 210 a portion of the prepared component for semiconductor manufacturing. As will be described below, the method of reproducing a component for semiconductor manufacturing provided in one embodiment of the present invention may include a masking step.
상기 마스킹하는 단계는, 화학적 기상 증착법에 의한 증착 과정에서, 비손상 부분을 포함하는 영역에 마스킹을 형성하는 것일 수 있다. 이는 비손상 부분 표면에의 증착을 최소화하여 증착 후의 가공을 최소화하기 위한 것이다. 즉, 이러한 마스킹하는 단계는 반도체 제조용 부품을 재생하는 공정의 효율을 향상시키기 위해 수행되는 것이다.The masking may include forming a mask on an area including an undamaged portion in a deposition process using a chemical vapor deposition method. This is to minimize post-deposition processing by minimizing deposition on the surface of the undamaged portion. That is, this masking step is performed to improve the efficiency of a process of reproducing a component for semiconductor manufacturing.
이 때, 상기 재생부의 성분으로는 가공이 어려운 SiC, TaC와 같은 내플라즈마성 물질이 포함될 수 있다. 상기 재생부의 성분은, 재생부가 형성된 후에 플라즈마에 노출되는 환경 하에서 사용되더라도 재생부 아래의 비재생부가 노출되지 않도록 내플라즈마 특성이 강한 소재를 이용하는 것이 바람직하다. 이러한 소재를 이용할 경우, 이 후의 규격화 가공을 수행하는 과정에서 직접적인 재생부의 가공 면적을 최소화하는 것이 제품의 생산성을 확보하는데 대단히 중요할 수 있다. 본 발명의 일 측면에서는, 이 후의 규격화 가공하는 단계에서의 편의성 확보를 위해 비손상면을 포함하는 부분에 마스킹하는 구성을 포함할 수 있다.At this time, the components of the regeneration unit may include plasma-resistant materials such as SiC and TaC, which are difficult to process. It is preferable to use a material having strong plasma resistance as a component of the regeneration unit so that a non-regeneration unit under the regeneration unit is not exposed even if it is used in an environment exposed to plasma after the regeneration unit is formed. In the case of using such a material, minimizing the processing area of the direct regeneration unit in the process of performing subsequent standardization processing may be very important in securing product productivity. In one aspect of the present invention, a configuration for masking a portion including an undamaged surface may be included to secure convenience in a subsequent standardization processing step.
본 발명의 일 예에 따르면, 상기 마스킹하는 단계는, 반도체 제조용 부품의 저면, 외측면 및 내측면으로 이루어진 군에서 선택되는 하나 이상의 비손상 면을 마스킹하는 것을 포함하는 것일 수 있다. 본 발명의 반도체 제조용 부품의 일 예인 엣지 링을 예로 들어 설명하면, 도 4(b)와 같이 비손상면 부분에 해당하는 저면, 외측면 및 내측면 중 하나 이상에 마스킹이 형성될 수 있다. According to one example of the present invention, the masking may include masking at least one non-damaged surface selected from the group consisting of a bottom surface, an outer surface, and an inner surface of the component for semiconductor manufacturing. Taking the edge ring as an example of the semiconductor manufacturing component of the present invention as an example, masking may be formed on at least one of a bottom surface, an outer surface, and an inner surface corresponding to the non-damaged surface portion, as shown in FIG. 4 (b).
상기 마스킹의 소재로는, 그라파이트 소재의 재료를 비롯한, 재생부에 포함되는 증착 물질보다 가공이 용이한 재료를 사용할 수 있다. 이로써, 이 후의 가공하는 단계에서, 증착 물질이 곧바로 형성된 부분 보다, 마스킹한 부분이 더 쉽게 가공될 수 있는 효과가 있다. 즉, 마스킹하는 단계를 본 발명의 반도체 제조용 부품의 제조방법에 포함함으로써, 재생된 반도체 제조용 부품의 규격화된 면을 손쉽게 확보할 수 있는 장점이 있다.As a material for the masking, a material that is easier to process than a deposition material included in the reproduction unit, including a graphite material, may be used. Accordingly, in a subsequent processing step, there is an effect that the masked portion can be more easily processed than the portion where the deposition material is directly formed. That is, by including the masking step in the method of manufacturing a component for semiconductor manufacturing of the present invention, there is an advantage in that a standardized surface of a recycled component for semiconductor manufacturing can be easily secured.
도 4(c)에는 상기 일부가 마스킹된 반도체 제조용 부품에 화학적 기상 증착법으로 재생부(300)를 형성하는 단계가 도시되어 있다. FIG. 4(c) shows a step of forming the reproducing
본 단계에서는 화학적 기상 증착법에 따라, 챔버 내에 일부가 마스킹된 반도체 제조용 부품이 피증착물이 되어 장착된 상태에서, 원료가스가 그 표면에 증착되어 비재생부 상에 재생부가 형성되는 것이다. In this step, according to the chemical vapor deposition method, in a state in which parts for semiconductor manufacturing, partially masked, are deposited and mounted in the chamber, raw material gas is deposited on the surface to form a regenerated portion on the non-regenerated portion.
도 4(c)와 같이, 플라즈마에 의해 식각된 반도체 제조용 부품의 손상 부분은 평탄하고 고르지 않은 면을 포함할 수 있다. 이 때, 본 발명은 플라즈마에 의해 식각된 반도체 제조용 부품의 손상 부분을 별도로 평탄하게 선 가공하지 않고 재생부를 형성하는 것을 특징으로 한다. 이로 인해 본 발명의 일 측면에 따르면 추가될 수 있는 하나의 가공 단계가 생략되어 전체 공정의 속도가 상승하고 재생 공정에서 비용을 절감하는 효과가 생길 수 있다.As shown in FIG. 4(c) , the damaged portion of the semiconductor manufacturing component etched by plasma may include a flat and uneven surface. At this time, the present invention is characterized in that the regeneration unit is formed without separate flat line processing of the damaged portion of the semiconductor manufacturing component etched by plasma. Due to this, according to one aspect of the present invention, one processing step that may be added may be omitted, thereby increasing the speed of the entire process and reducing costs in the regeneration process.
도 4(c)와 같이, 상기 재생부가 형성된 반도체 제조용 부품은, 현장에서 요구되는 제품의 규격에 맞지 않게 가공되지 않은 형태일 수 있다. As shown in FIG. 4(c) , the part for manufacturing a semiconductor in which the regeneration unit is formed may be in an unprocessed form that does not meet the standard of a product required in the field.
재생부가 형성된 반도체 제조용 부품은 마스킹을 제거하는 공정과 규격화 가공하는 공정이 수행될 수 있다. 이 때, 마스킹을 제거하는 공정과 규격화 가공하는 공정은 동시에 수행될 수도 있고, 두 공정 중 어느 하나의 공정이 먼저 수행된 후 나머지 공정이 수행될 수도 있다. 이 때, 상술했던 바와 같이 마스킹을 제거하는 공정은, 형성된 재생부를 가공하여 규격화하는 공정에 비해 용이하게 수행될 수 있다. A process of removing the masking and a process of standardizing the semiconductor manufacturing component having the reproduction unit may be performed. In this case, the process of removing the masking and the process of standardizing may be performed at the same time, or one of the two processes may be performed first, and then the remaining processes may be performed. At this time, as described above, the process of removing the masking can be easily performed compared to the process of processing and standardizing the formed reproduction part.
본 발명의 일 실시예에 따르면, 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계는, 상기 반도체 제조용 부품의 저면을 가공하여 상기 반도체 제조용 부품의 두께를 규격화하는 것을 포함하는 것일 수 있다. According to an embodiment of the present invention, the step of standardizing and processing the component for semiconductor manufacturing on which the reproduction unit is formed may include standardizing the thickness of the component for semiconductor manufacturing by processing a bottom surface of the component for semiconductor manufacturing.
증착에 의한 재생부의 형성에 따라 반도체 제조용 부품의 두께가 반도체 제조용 부품의 규격보다 커지게 될 수 있는데, 본 발명은 저면 가공을 통하여 규격화하는 것이 특징 중의 하나라고 할 수 있다.According to the formation of the reproduction part by deposition, the thickness of the semiconductor manufacturing component may become larger than the standard of the semiconductor manufacturing component, and one of the characteristics of the present invention is that it is standardized through bottom processing.
도 4(c)에는 I - I' 절단선이 표시되어 있는데, 본 발명의 일 측면에서는 규격화 가공하는 단계에서, I - I' 절단선과 같이 반도체 제조용 부품의 저면을 가공해서 반도체 제조장치에 적용될 수 있는 반도체 제조용 부품을 규격화 할 수 있다. 4(c) shows the I-I' cutting line. In one aspect of the present invention, in the standardization process, the bottom surface of the semiconductor manufacturing component can be processed like the I-I' cutting line and applied to the semiconductor manufacturing device. It is possible to standardize the parts for manufacturing semiconductors.
도 5는 본 발명의 일 실시예에 따라, 반도체 제조용 부품의 저면을 가공하여 반도체 제조용 부품의 두께를 규격화하는 과정을 개략적으로 나타낸 단면 공정도이다.5 is a cross-sectional process diagram schematically illustrating a process of standardizing the thickness of a semiconductor manufacturing component by processing a bottom surface of the semiconductor manufacturing component according to an embodiment of the present invention.
도 5에 도시된 것은, 본 발명의 일 예에 따라 마스킹이 먼저 제거되고, 반도체 제조용 부품(일 예에 해당하는 엣지 링)(100)에 형성된 재생부(300)를 가공한 상태에서 반도체 제조용 부품의 저면을 I -I'선을 따라 절삭 가공하여 제품의 높이를 규격화하는 공정이다. 다만, 본 발명의 일 측면에서 제공하는 상기 마스킹을 제거하는 공정, 재생부를 이루는 증착층을 가공하는 공정 및 반도체 제조용 부품의 저면을 가공하는 공정은 모두 함께 수행될 수도 있고, 각각이 따로 순서에 관계없이 수행되는 것일 수도 있다.5 is a semiconductor manufacturing component in a state in which the masking is first removed and the
본 발명의 일 실시예에 따르면, 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계는, 상기 반도체 제조용 부품의 저면을 가공하여 상기 반도체 제조용 부품의 두께를 규격화하는 것을 포함하는 것일 수 있다.According to an embodiment of the present invention, the step of standardizing and processing the component for semiconductor manufacturing on which the reproduction unit is formed may include standardizing the thickness of the component for semiconductor manufacturing by processing a bottom surface of the component for semiconductor manufacturing.
본 발명의 일 실시예에 따르면, 상기 재생부를 증착 형성하는 단계 이전에, 상기 준비된 반도체 제조용 부품의 저면을 가공하는 단계;를 더 포함하는 것일 수 있다.According to an embodiment of the present invention, prior to depositing and forming the reproduction unit, processing a lower surface of the prepared component for semiconductor manufacturing; may be further included.
도 6은 본 발명의 다른 일 실시예에 따라, 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다. 도 6에 도시된 본 발명의 다른 일 실시예와 같이 본 발명의 일 측면에서는 마스킹하는 단계를 포함하지 않고, 반도체 제조용 부품의 재생방법을 실시할 수도 있다.6 is a cross-sectional process diagram schematically illustrating a process of reproducing a component for semiconductor manufacturing according to another embodiment of the present invention. As in another embodiment of the present invention shown in FIG. 6, in one aspect of the present invention, a method of reproducing a component for semiconductor manufacturing may be performed without including a masking step.
도 7은 본 발명의 다른 일 실시예에 따라, 마스킹하는 단계를 포함하여 반도체 제조용 부품이 재생되는 과정을 개략적으로 나타낸 단면 공정도이다.7 is a cross-sectional process diagram schematically illustrating a process of reproducing a semiconductor manufacturing component including a masking step according to another embodiment of the present invention.
아래에서는 도 7의 도면에 도시된 반도체 제조용 부품의 일 예인 엣지 링의 단면을 기준으로 본 발명에서 제공하는 다른 일 실시예의 각 단계를 설명하도록 한다.Hereinafter, each step of another embodiment provided by the present invention will be described based on a cross section of an edge ring, which is an example of a semiconductor manufacturing component shown in the drawing of FIG. 7 .
도 7(a)에는 플라즈마 손상 부분 및 비손상 부분을 포함하는 반도체 제조용 부품을 준비하는 단계가 도시되어 있다. 7(a) shows a step of preparing a component for manufacturing a semiconductor including a plasma damaged portion and an undamaged portion.
도 7(b)에는, 상기 준비된 반도체 제조용 부품의 저면을 Ⅱ - Ⅱ' 선을 따라 가공하는 단계가 도시되어 있다. 본 발명의 다른 일 실시예에서는, 재생부가 형성되어 두께가 두꺼워 질 것을 고려하여 준비된 반도체 제조용 부품의 저면을 선 가공하는 것을 특징으로 한다.7(b), a step of processing the bottom surface of the prepared component for semiconductor manufacturing along the line II-II' is shown. In another embodiment of the present invention, it is characterized in that the bottom surface of the prepared semiconductor manufacturing component is pre-processed considering that the regeneration unit is formed and the thickness becomes thick.
도 7(c)에는 상기 준비된 반도체 제조용 부품의 일부를 마스킹(210)하는 단계가 도시되어 있다. 본 발명의 다른 일 실시예에 따르면, 지그는 도 4(b)에 도시된 지그와 같이 내측면, 외측면을 지지하는 지그와 저면을 지지하는 지그가 분리되어 형성될 수도 있으며, 도 7(c)와 같이 일체로 형성될 수도 있다.7(c) shows a step of masking 210 a portion of the prepared component for semiconductor manufacturing. According to another embodiment of the present invention, the jig may be formed by separating the jig for supporting the inner and outer surfaces and the jig for supporting the bottom surface as in the jig shown in FIG. 4 (b), and FIG. ) may be formed integrally, such as
도 7(d)에는 상기 일부가 마스킹된 반도체 제조용 부품에 화학적 기상 증착법으로 재생부(300)를 형성하는 단계가 도시되어 있다. FIG. 7(d) shows a step of forming the
도 7(e)에는 상기 마스킹을 제거하는 단계를 포함하는, 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계가 도시되어 있다.7(e) shows a step of standardizing and processing the semiconductor manufacturing component on which the reproduction unit is formed, including the step of removing the masking.
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계 이전에, 상기 준비된 반도체 제조용 부품의 손상 부분을 세정하는 단계;를 더 포함하는 것일 수 있다.According to one embodiment of the present invention, prior to the forming of the reproduction unit, the step of cleaning the damaged portion of the prepared component for semiconductor manufacturing; may further include.
상기 세정하는 단계에서는, 준비된 반도체 제조용 부품의 표면 불순물을 제거할 수 있다. 본 발명에서는 상기 세정하는 단계의 공정 방법 또는 공정 도구를 특별히 한정하지 아니한다.In the cleaning step, surface impurities of the prepared semiconductor manufacturing component may be removed. In the present invention, the process method or process tool of the cleaning step is not particularly limited.
본 발명의 일 측면에서 제공하는 상기 세정하는 단계는, 절삭 또는 평탄화를 수행하는 가공 공정과는 명확히 상이한 방법으로 수행될 수 있다. 플라즈마에 의해 식각된 반도체 제조용 부품의 손상 부분은 불규칙한 비평탄면을 보유할 수 있는데, 본 세정하는 단계는, 화학적 기상 증착이 효과적으로 이루어져 비평탄면을 밀착되어 형성하도록 세정하는 것이다. 이는, 절삭 또는 평탄화를 수행하는 가공 공정에 비해 그 공정이 수월하고 짧은 시간이 소요되는 것일 수 있다. The cleaning step provided in one aspect of the present invention may be performed in a method distinctly different from a machining process for performing cutting or planarization. The damaged portion of the semiconductor manufacturing component etched by plasma may have an irregular non-flat surface. In this cleaning step, chemical vapor deposition is effectively performed to form the non-flat surface in close contact. This may be because the process is easy and takes a short time compared to the machining process of performing cutting or planarization.
본 발명의 일 예에 따르면, 상기 세정하는 단계는, 건식 열처리 세정, 블러스트 세정, 브러싱 세정, 세정액 분사 세정, 화학적 세정 및 초음파 세정으로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.According to an example of the present invention, the cleaning may include at least one selected from the group consisting of dry heat treatment cleaning, blast cleaning, brushing cleaning, spray cleaning, chemical cleaning, and ultrasonic cleaning.
본 발명의 일 측면에 따르면, 상기 세정액은 산성, 염기성 용액을 이용하는 것일 수 있다. According to one aspect of the present invention, the cleaning solution may be an acidic or basic solution.
본 발명의 일 실시예에 따르면, 상기 준비된 반도체 제조용 부품은, 그라파이트, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC, CVD SiC, TaC 및 YaC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.According to one embodiment of the present invention, the prepared component for semiconductor manufacturing includes at least one selected from the group consisting of graphite, reaction sintering SiC, atmospheric pressure sintering SiC, hot press SiC, recrystallized SiC, CVD SiC, TaC and YaC it may be
본 발명의 일 측에 따르면, 상기 준비된 반도체 제조용 부품의 소재는, 반도체 제조용 장비 등에 이용될 수 있는 부품에 적용가능한 소재라면 그 종류를 특별히 한정하지 아니한다. 일 예로서, 모재로서 이용 가능한 소재인 그라파이트를 포함하는 탄소 소재, 내플라즈마 특성이 우수한 다양한 SiC 소재, 다양한 TaC 또는 YaC 소재 중 하나 이상을 포함하도록 형성되는 것일 수 있다.According to one aspect of the present invention, the material of the prepared component for semiconductor manufacturing is not particularly limited as long as it is applicable to a component that can be used for semiconductor manufacturing equipment. As an example, it may be formed to include one or more of a carbon material including graphite, which is a material usable as a base material, various SiC materials having excellent plasma resistance, and various TaC or YaC materials.
본 발명의 일 측에 따르면, 상기 재생부는, SiC, TaC 또는 둘 다를 포함하는 것일 수 있다.According to one aspect of the present invention, the regeneration unit may include SiC, TaC, or both.
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계는, 상기 준비된 반도체 제조용 부품의 손상 부분을 포함하는 영역에 상기 증착이 이루어지는 것일 수 있다.According to an embodiment of the present invention, in the forming of the reproduction unit, the deposition may be performed on a region including a damaged portion of the prepared component for semiconductor manufacturing.
본 발명의 중요한 특징 중의 하나는, 상기 재생부를 형성하는 단계에서 준비된 반도체 제조용 부품의 손상 부분 상에 바로 증착 물질이 덮여 재생부가 형성되는 것이다. 즉, 손상 부분이 손상 상태 그대로인 상태에서 이에 재생부가 증착되는 것일 수 있다. 그 결과, 손상 부분과 그 위에 형성된 재생부 사이의 경계면은 손상된 형태, 즉 비평탄면일 수 있고, 수직 단면으로는 불규칙한 선으로 확인될 수 있다.One of the important features of the present invention is that the regeneration unit is formed by covering the deposited material directly on the damaged portion of the semiconductor manufacturing component prepared in the step of forming the regeneration unit. That is, the regeneration part may be deposited on the damaged part while it is in a damaged state. As a result, the boundary surface between the damaged part and the regeneration part formed thereon may be a damaged shape, that is, a non-flat surface, and may be confirmed as an irregular line in a vertical section.
앞서 설명하였듯이 본 발명의 일 측에서는, 상기 재생부를 형성하는 단계는, 상기 준비된 반도체 제조용 부품의 가공 공정 프리 상태에서 수행되는 것일 수 있다.As described above, in one aspect of the present invention, the forming of the reproduction unit may be performed in a state in which the prepared component for semiconductor manufacturing is free from a processing process.
즉, 본 발명은 재생부를 형성하는 단계 이전에 가공하는 공정 단계를 포함하지 않는 것일 수 있다. 본 발명의 일 측면에서는 특별히 손상된 부분을 가공하는 공정을 포함하지 않고도 효과적으로 플라즈마 처리 장치에서 사용할 수 있는 반도체 제조용 부품을 형성할 수 있다. 이에 따라, 본 발명의 재생부는 플라즈마에 의한 손상 부분에 그대로 형성되는 것일 수 있다.That is, the present invention may not include a process step of processing prior to the step of forming the regenerated part. According to one aspect of the present invention, it is possible to form a component for manufacturing a semiconductor that can be effectively used in a plasma processing apparatus without including a process for processing a particularly damaged portion. Accordingly, the regenerating unit of the present invention may be formed as it is in the damaged portion by plasma.
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계는, 상기 손상 부분의 비평탄면 상에 상기 재생부를 형성하는 것을 포함하는 것일 수 있다.According to one embodiment of the present invention, the forming of the regeneration unit may include forming the regeneration unit on a non-flat surface of the damaged portion.
본 발명의 일 실시예에 따르면, 상기 규격화 가공하는 단계 전에, 상기 재생부를 증착 형성하는 단계에서, 상기 준비된 반도체 제조용 부품의 증착 형성된 코팅층 상에 형성된 재생부의 두께는 1 mm 내지 5 mm 인 것일 수 있다.According to one embodiment of the present invention, in the step of depositing and forming the reproduction part before the standardization process, the thickness of the reproduction part formed on the deposited coating layer of the prepared semiconductor manufacturing component may be 1 mm to 5 mm. .
본 발명의 일 실시예에 따르면, 상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차(도 3의 h)는, 0.01 mm 내지 3 mm 인 것(실질적으로 3 mm 이하)일 수 있다. 상기 높이차는 경우에 따라 0.5 mm 내지 3 mm 수준으로 형성될 수도 있다.According to one embodiment of the present invention, the height difference between the highest point and the lowest point (h in FIG. 3) of the non-flat surface formed from the portion of the non-flat surface that had the same height before being damaged by exposure to plasma is 0.01 mm to 3 mm. It may be (substantially 3 mm or less). The height difference may be formed at a level of 0.5 mm to 3 mm depending on the case.
본 발명의 일 실시예에 따르면, 상기 마스킹하는 단계는, 지그에 의해 마스킹하는 것을 포함하는 것일 수 있다.According to one embodiment of the present invention, the masking may include masking by a jig.
상기 마스킹하는 단계는, 상기 반도체 제조용 부품의 적어도 일 부분을 지지할 수 있는 지그에 의해 마스킹되는 것일 수 있다. 상기 지그는, 상기 손상된 반도체 제조용 부품의 손상되지 않은 면 중 저면을 지지하는 기준 지그를 포함할 수 있고, 상기 손상된 반도체 제조용 부품의 손상된 다른 면들을 지지하는 타면 지그를 더 포함할 수도 있다.The masking may include masking with a jig capable of supporting at least a portion of the semiconductor manufacturing component. The jig may include a reference jig supporting a bottom surface of the non-damaged surface of the damaged component for semiconductor manufacturing, and may further include a jig on the other surface supporting the other damaged surfaces of the damaged component for semiconductor manufacturing.
본 발명의 일 실시예에 따르면, 상기 마스킹하는 단계는, 상기 반도체 제조용 부품의 저면, 외측면 및 내측면으로 이루어진 군에서 선택되는 하나 이상의 면의 비손상 부분을 포함하도록 마스킹하는 것일 수 있다.According to one embodiment of the present invention, the masking may include masking to include an undamaged portion of one or more surfaces selected from the group consisting of a bottom surface, an outer surface, and an inner surface of the semiconductor manufacturing component.
즉 상기 지그는 반도체 제조용 부품의 비손상 부분이 존재할 수 있는 저면, 외측면 및 내측면을 지지할 수 있으며, 이 때 상기 지그는 저면을 지지하는 기준 지그와 타면 지그(내측면 지그 및 외측면 지그)를 포함할 수 있다. 상기 기준 지그와 상기 타면 지그는 분리된 구조(도 4(b) 참조)인 것일 수 있고, 일체화된 구조(도 7(c) 참조)인 것일 수도 있다. That is, the jig can support a bottom surface, an outer surface, and an inner surface where non-damaged parts of semiconductor manufacturing parts can exist. ) may be included. The reference jig and the other surface jig may have a separate structure (see FIG. 4(b)) or may be an integrated structure (see FIG. 7(c)).
본 발명의 일 실시예에 따르면, 상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계 이후에, 상기 반도체 제조용 부품을 마무리 세정하는 단계;를 더 포함하는 것일 수 있다.According to one embodiment of the present invention, after the step of standardizing and processing the component for semiconductor manufacturing on which the reproduction unit is formed, the step of final cleaning the semiconductor manufacturing component; may be further included.
상기 마무리 세정하는 단계는, 마스킹을 제거하고 재생부가 형성된 반도체 제조용 부품을 규격화 가공한 후에 최종적으로 세정하는 단계이다. The final cleaning step is a final cleaning step after removing the masking and standardizing the parts for manufacturing semiconductors on which the reproduction unit is formed.
본 발명의 일 예에 따르면, 상기 마무리 세정하는 단계는, 제 1 물리적 또는 화학적 세정단계, 열처리 세정단계 및 제 2 물리적 또는 화학적 세정단계를 포함하는 것일 수 있다. 상기 제 1 및 제 2 물리적 또는 화학적 세정단계는 본 발명에서는 특별히 한정하지 아니하나, 산, 염기, 증류수를 포함한 순수한 용액 또는 초음파를 사용하여 세정하는 것일 수 있다. 이는, 상기 반도체 제조용 부품의 표면에 남아있는 불순물을 제거하기 위함이다. 상기 열처리 세정단계는, 상기 제 1 물리적 또는 화학적 세정단계에서 미처 세정되지 아니한 잔류 불순물을 온도를 높임으로써 제 2 물리적 또는 화학적 세정단계를 통해 세정 가능하게 만들기 위한 과정이다. According to one example of the present invention, the final cleaning step may include a first physical or chemical cleaning step, a heat treatment cleaning step, and a second physical or chemical cleaning step. The first and second physical or chemical cleaning steps are not particularly limited in the present invention, but may be cleaning using pure solutions including acids, bases, and distilled water or ultrasonic waves. This is to remove impurities remaining on the surface of the semiconductor manufacturing component. The heat treatment cleaning step is a process for making residual impurities that have not yet been cleaned in the first physical or chemical cleaning step available for cleaning through the second physical or chemical cleaning step by raising the temperature.
본 발명의 일 예에 따르면, 상기 열처리 세정단계의 열처리 온도는, 800 ℃ 내지 1400 ℃ 인 것일 수 있다. 증착 물질을 고려할 때, 상기 열처리 온도를 형성함으로써, 제 1 물리적 또는 화학적 세정단계를 통해 세정되지 않은 잔류 불순물을, 추가적으로 세정될 수 있는 상태로 만들 수 있다. 상기 열처리 온도가 800 ℃ 미만의 경우, 상기 잔류 불순물이 충분히 세정 가능한 상태로 되지 않는 문제점이 있을 수 있고, 1400 ℃ 초과의 경우, 지나친 고온을 형성하기 위한 공정 설계상, 생산 단가 증가의 문제점이 있을 수 있다.According to one example of the present invention, the heat treatment temperature of the heat treatment cleaning step may be 800 ℃ to 1400 ℃. Considering the deposition material, residual impurities not cleaned through the first physical or chemical cleaning step can be made into a state in which they can be additionally cleaned by setting the heat treatment temperature. If the heat treatment temperature is less than 800 ° C, there may be a problem that the residual impurities are not sufficiently cleanable, and if it exceeds 1400 ° C, there is a problem of increasing production cost due to process design for forming an excessively high temperature. can
본 발명의 일 실시예에 따르면, 상기 재생부를 형성하는 단계는, 상기 플라즈마 손상 부분의 식각된 두께를 확인하는 단계; 및 상기 식각된 두께의 최대값의 120 % 내지 400 % 두께로 재생부를 형성하는 단계;를 포함하는 것일 수 있다.According to an embodiment of the present invention, the forming of the reproduction unit may include checking an etched thickness of the plasma damaged portion; and forming a reproduction part to a thickness of 120% to 400% of the maximum value of the etched thickness.
본 발명의 일 측면에 따르면 상기 재생부를 형성하는 단계에서는, 재생부를 적절한 두께로 형성하는 것이 중요할 수 있다. 상기 재생부가 지나치게 얇게 형성될 경우, 플라즈마에 의해 재생부가 모두 식각되어 아래 층의 비재생부의 손상 부분이 노출될 수 있다. 이는 플라즈마 처리 기법 과정에서 생산되는 반도체 제품의 품질을 저하시키는 직접적인 원인이 될 수 있다. 또한 상기 재생부가 지나치게 두껍게 형성될 경우 증착되어 재생부를 형성하는 원료의 낭비가 심해지고, 가공에 소비되는 비용과 노력이 증가하게 되어 최종적으로 반도체 제품의 단가를 상승시키고 생산 효율을 저하시키는 문제를 발생시킬 수 있다. 따라서, 본 발명의 일 측면에서는 재생부의 두께를 적절하게 제어하는 것이 중요한 요소가 될 수 있다.According to one aspect of the present invention, in the step of forming the reproduction unit, it may be important to form the reproduction unit to an appropriate thickness. If the regeneration unit is formed to be too thin, the entire regeneration unit is etched by plasma, and a damaged portion of a non-regeneration unit of a lower layer may be exposed. This may be a direct cause of deteriorating the quality of semiconductor products produced in the plasma treatment process. In addition, when the regeneration unit is formed too thick, waste of raw materials deposited to form the regeneration unit increases, and the cost and effort consumed in processing increase, resulting in a problem of increasing the unit price of the semiconductor product and lowering the production efficiency. can make it Therefore, in one aspect of the present invention, it may be an important factor to appropriately control the thickness of the reproduction unit.
본 발명의 일 측면에서는 재생부를 형성하는 단계에서, 원래의 반도체 제조용 부품의 두께 대비 플라즈마 손상 부분을 포함하는 반도체 제조용 부품의 식각된 두께를 먼저 확인하고, 상기 손상 부분의 식각된 두께의 최대값의 120 % 내지 400 % 두께로 재생부를 형성할 수 있다. In one aspect of the present invention, in the step of forming the regeneration unit, first check the etched thickness of the semiconductor manufacturing component including the plasma damaged portion compared to the thickness of the original semiconductor manufacturing component, and determine the maximum value of the etched thickness of the damaged portion. The reproduction unit may be formed with a thickness of 120% to 400%.
앞서 설명한 바와 같이, 형성되는 재생부가, 상기 식각된 두께의 최대값의 120 % 미만의 경우, 손상 부분의 비평탄면이 플라즈마에 의해 다시 노출될 수 있는 등의 문제가 생길 수 있다. 또한, 반도체 제조용 부품의 재생이, 사용 중 모재 또는 증착층 간의 경계가 플라즈마 식각에 의하여 노출되기 전에 재생 공정을 수행하는 점을 고려하면, 형성되는 재생부가 상기 식각된 두께의 최대값의 400%를 초과하는 경우에는 지나치게 두꺼운 재생층이 형성되어, 규격화를 위하여 가공하여야 하는 두께가 커지게 되어, 재생 효율이 떨어지게 되는 등의 문제가 생길 수 있다.As described above, when the regeneration portion to be formed is less than 120% of the maximum value of the etched thickness, a problem such as a non-flat surface of the damaged portion may be exposed again by plasma may occur. In addition, considering that the regeneration process of semiconductor manufacturing components is performed before the base material or the boundary between the deposition layers is exposed by plasma etching during use, the regeneration part formed has 400% of the maximum value of the etched thickness. If it exceeds, an excessively thick regeneration layer is formed, and the thickness to be processed for standardization increases, causing problems such as a decrease in regeneration efficiency.
본 발명의 다른 일 측면에서 제공하는 재생된 반도체 제조용 부품은, 플라즈마 손상 부분 및 비손상 부분을 포함하는 비재생부; 및 상기 비재생부 상에 형성된 재생부;를 포함하고, 상기 손상 부분과 상기 재생부 간의 경계는 비평탄면을 포함하는 것이다.Regenerated parts for semiconductor manufacturing provided by another aspect of the present invention, a non-regenerated portion including a plasma damaged portion and non-damaged portion; and a regeneration unit formed on the non-regeneration unit, wherein a boundary between the damaged portion and the regeneration unit includes a non-flat surface.
본 발명의 재생된 반도체 제조용 부품은, 비재생부 상에 형성된 재생부를 가지는 것 외에, 비재생부 중 플라즈마에 의해 식각된 손상 부분 상에 가공 없이 형성된 재생부를 포함하는 것으로서, 손상 부분과 재생부 간의 경계는 비평탄한 면으로 구성되는 특징을 가진다. The regenerated semiconductor manufacturing component of the present invention includes a regenerated portion formed without processing on a damaged portion etched by plasma among the non-regenerated portions, in addition to having a regenerated portion formed on the non-regenerated portion, between the damaged portion and the regenerated portion. Boundaries are characterized by being composed of non-flat surfaces.
본 발명의 일 예에 따르면, 상기 비재생부, 상기 재생부 또는 이 둘은 내플라즈마성인 것일 수 있다. 상기 반도체 제조용 소모성 부품의 비재생부, 상기 재생부 또는 이 둘은 플라즈마에 노출되어 식각되고 손상될 수 있다. 따라서, 손상될 경우 교체가 필수적으로 수반되어야 하는데, 잦은 교체로 인한 반도체 제품의 생산 비용을 절감하기 위해, 상기 비재생부, 상기 재생부 또는 이 둘은 내플라즈마성 소재인 것이 바람직하다.According to an example of the present invention, the non-regenerating unit, the regenerating unit, or both may be plasma resistant. The non-regenerated part, the regenerated part, or both of the consumable parts for semiconductor manufacturing may be etched and damaged by being exposed to plasma. Therefore, when damaged, replacement must be necessarily accompanied. In order to reduce the production cost of semiconductor products due to frequent replacement, the non-regeneration unit, the regeneration unit, or both are preferably plasma-resistant materials.
본 발명의 일 실시예에 따르면, 상기 비재생부 및 상기 재생부는 투과도가 상이한 것일 수 있다.According to an embodiment of the present invention, the non-regeneration unit and the regeneration unit may have different transmittances.
본 발명에서 의미하는 투과도는 물질층을 빛이 통과하는 정도로서, 물질층을 통과하여 나온 빛의 세기를 물질층에 대한 입사광의 세기로 나눈 값에 해당한다. 투과도는 다양한 방법으로 측정될 수 있으나, 3 mm 두께로 시편을 제작하고 광도 150 Lux 이상의 광원을 이용하여 시편과 광원과의 거리가 7 cm 이내에서 측정한 것일 수 있다. 두께나 광원, 시편과 광원과의 거리에 따라 투과도는 달라지게 되므로, 투과도는 동일한 두께인 경우의 상대값으로 고려될 수 있다. 따라서, 투과도는 물질의 고유한 특징에 해당하며, 동일한 성분 및 조성을 가진 소재라도 그 결정 구조나 상에 따라 서로 다른 투과도를 가질 수 있다. 본 발명의 재생된 반도체 제조용 부품은 투과도가 다른 비재생부 및 재생부를 포함할 수 있다. 본 발명의 일 측면에서 제공하는 재생된 반도체 제조용 부품의 비재생부 및 재생부의 성분이 서로 동일하더라도, 상기 비재생부 및 재생부의 투과도는 상이한 것일 수 있다.The transmittance meant in the present invention is the degree to which light passes through a material layer, and corresponds to a value obtained by dividing the intensity of light passing through the material layer by the intensity of light incident on the material layer. Transmittance can be measured in various ways, but it may be measured within 7 cm of the distance between the specimen and the light source by manufacturing a specimen with a thickness of 3 mm and using a light source with a light intensity of 150 Lux or more. Since the transmittance varies depending on the thickness, the light source, and the distance between the specimen and the light source, the transmittance can be considered as a relative value in the case of the same thickness. Accordingly, transmittance corresponds to a unique characteristic of a material, and materials having the same components and compositions may have different transmittances depending on their crystal structures or phases. The recycled component for manufacturing a semiconductor according to the present invention may include a non-regenerated part and a regenerated part having different transmittances. Even if the components of the non-regenerated part and the regenerated part of the recycled part for semiconductor manufacturing provided in one aspect of the present invention are the same, the transmittance of the non-regenerated part and the regenerated part may be different.
본 발명의 일 실시예에 따르면, 상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차(도 3의 h)는, 0.01 mm 내지 3 mm(실질적으로 3 mm 이하) 인 것일 수 있다. 일 예의 경우, 상기 높이차는 0.5 mm 내지 3 mm 인 것일 수 있다.According to one embodiment of the present invention, the height difference between the highest point and the lowest point of the non-flat surface formed from the portion of the non-flat surface that had the same height before being damaged by exposure to plasma (h in FIG. 3) is 0.01 mm to 3 mm ( Substantially 3 mm or less) may be. In one example, the height difference may be 0.5 mm to 3 mm.
본 발명의 일 실시예에 따르면, 상기 재생부 상에 형성된 2차 재생부를 더 포함하는 것일 수 있다.According to an embodiment of the present invention, a secondary regeneration unit formed on the regeneration unit may be further included.
본 발명의 일 측면에 따라 형성된 재생부가 형성된 재생된 반도체 제조용 부품을 플라즈마를 이용한 건식식각장치에서 사용할 경우, 재생부가 다시 식각될 수 있다. 이 때, 본 발명의 일 실시예에 따르면, 재생부가 식각된 반도체 제조용 부품 상에 재생부를 형성하는 방법과 동일한 공정에 의해 2차 재생부를 형성하여 생성된 반도체 제조용 부품을 제공할 수 있다. When using the regenerated part for semiconductor manufacturing having a regeneration unit formed according to one aspect of the present invention in a dry etching apparatus using plasma, the regeneration unit may be etched again. At this time, according to an embodiment of the present invention, it is possible to provide a semiconductor manufacturing component produced by forming a secondary reproduction unit by the same process as the method of forming the reproduction unit on the semiconductor manufacturing component where the regeneration unit has been etched.
본 발명의 일 실시예에 따르면, 상기 재생부와 상기 2차 재생부 사이의 경계면은 비평탄면을 포함하는 것일 수 있다.According to an embodiment of the present invention, an interface between the regeneration unit and the secondary regeneration unit may include a non-flat surface.
본 발명의 일 실시예에 따르면, 상기 비평탄면의 표면 조도는, 0.1 ㎛ 내지 2.5 ㎛ 인 것일 수 있다.According to one embodiment of the present invention, the surface roughness of the non-flat surface may be 0.1 μm to 2.5 μm.
이 때, 재생부는 건식식각장치에서 사용되면서 플라즈마에 의해 식각되어 손상 부분이 형성될 수 있고, 이 때 재생부의 손상 부분은 최초 비재생부의 손상 부분과 유사하게 비평탄면을 형성할 수 있다.At this time, the regeneration unit may be etched by plasma while being used in a dry etching device to form a damaged portion, and at this time, the damaged portion of the regeneration unit may form a non-flat surface similar to the first damaged portion of the non-regeneration unit.
본 발명의 일 측면에서는 이러한 재생부의 비평탄면 상에 가공없이 재차 형성된 2차 재생부를 포함하는 반도체 제조용 부품을 제공하는 것이다. 이 때 2차 재생부는 단일 층으로 형성될 수도 있고, 복수 층으로 형성될 수도 있다.One aspect of the present invention is to provide a component for manufacturing a semiconductor including a secondary regeneration unit formed again without processing on the non-flat surface of the regeneration unit. In this case, the secondary regeneration unit may be formed of a single layer or a plurality of layers.
본 발명의 일 실시예에 따르면, 상기 재생부 및 상기 2차 재생부 간의 투과도 차이는, 상기 비재생부 및 상기 재생부 간의 투과도 차이에 비해 작은 것일 수 있다.According to an embodiment of the present invention, a difference in transmittance between the regeneration unit and the secondary regeneration unit may be smaller than a difference in transmittance between the non-regeneration unit and the regeneration unit.
도 8은 본 발명의 일 실시예에 따라, 재생부 상에 2차 재생부가 복수 층으로 형성된 재생된 반도체 제조용 부품을 개략적으로 나타낸 단면도이다. 8 is a cross-sectional view schematically illustrating a recycled part for manufacturing a semiconductor in which a plurality of layers of a secondary regeneration unit are formed on a regeneration unit according to an embodiment of the present invention.
도 8은 비재생부(100) 상에 재생부(310) 형성 - 건식식각장치 내 사용 - 제1의 2차 재생부 형성(320) - 건식식각장치 내 사용 - 제2의 2차 재생부 형성(330)의 단계를 거쳐 형성된 재생된 반도체 제조용 부품의 단면을 도시하고 있는 것이다. 8 shows the formation of a
이러한 각 단계를 거쳐 형성된 본 발명의 일 예에 따르는 반도체 제조용 부품은 비재생부와 재생부 사이의 경계면에 비평탄면을 포함하고 있음은 물론, 재생부와 제1의 2차 재생부 사이, 제1의 2차 재생부(320)와 제2의 2차 재생부(330) 사이에도 비평탄면을 포함할 수 있음을 보여주고 있다.The component for semiconductor manufacturing according to one embodiment of the present invention formed through each of these steps includes a non-flat surface at the interface between the non-regeneration unit and the regeneration unit, and between the regeneration unit and the first secondary recovery unit, the first It is shown that non-flat surfaces may also be included between the
본 발명의 일 예에 따르면, 상기 적층된 층의 각 층의 경계에서, 하나 이상의 이상 조직의 성장의 단절을 포함하는 것일 수 있다. 적층된 각 층 내부에서는 불순물 또는 동종반응을 통해 형성된 핵에 의해 이상 조직 구조가 발생할 수 있다. 이와 같은 이상 조직 구조의 성장을 제어하는 것은 화학적 기상 증착 방식으로 반도체 제조용 부품을 제조하는 과정에서 중요한 문제가 된다. 발명의 일 측면에서는, 종래의 연속적인 증착 과정을 단절시켜 단계적으로 각 층을 형성함으로써 비정상 결정 구조의 계속적인 성장을 제어할 수 있다.According to an example of the present invention, at the boundary of each layer of the stacked layers, one or more tissue growth may be cut off. Inside each stacked layer, an abnormal tissue structure may occur due to impurities or nuclei formed through a homeopathic reaction. Controlling the growth of such an abnormal tissue structure is an important problem in the process of manufacturing semiconductor manufacturing parts using a chemical vapor deposition method. In one aspect of the invention, the continuous growth of the abnormal crystal structure can be controlled by forming each layer step by step by interrupting the conventional continuous deposition process.
본 발명의 일 실시예에 따라서, 재생부를 1차 재생부, 2차 재생부(제1의 2차 재생부 및 제2의 2차 재생부)와 같이 복수 개의 층으로 형성할 경우, 각 층간의 경계에서 이상조직의 계속적 성장은 단절되고, 균질한 품질의 재생부가 형성될 수 있다.According to an embodiment of the present invention, when the regeneration unit is formed in a plurality of layers, such as the primary regeneration unit and the secondary regeneration unit (the first secondary regeneration unit and the second secondary regeneration unit), between each layer At the boundary, the continuous growth of abnormal tissue is cut off, and a regenerated part of homogeneous quality can be formed.
도 9는 본 발명의 일 실시예에 따라 본 발명의 반도체 제조용 부품(재생부가아닌 부분)이 복수 층으로 형성될 경우에 층 간의 경계에서 투과도가 점진적으로 변화하는 특징을 확인한 단면 SEM 사진이다.9 is a cross-sectional SEM image confirming the characteristics of gradually changing transmittance at the boundary between layers when a component for semiconductor manufacturing (a part other than a reproducing unit) of the present invention is formed of a plurality of layers according to an embodiment of the present invention.
본 발명의 일 실시예에 따르면, 상기 본 발명의 반도체 제조용 부품은 복수 층을 포함하도록 형성될 수 있고, 그 경우 각 층간의 경계에서 투과도가 점진적으로 변화하는 것일 수 있다.According to one embodiment of the present invention, the component for semiconductor manufacturing of the present invention may be formed to include a plurality of layers, and in this case, transmittance may gradually change at the boundary between each layer.
본 발명의 일 예에 따르면, 상기 적층된 층의 각 층의 경계에서 색이 점진적으로 변하는 것일 수 있다. 적층된 각 층은 투과도 외에, 색이 상이할 수 있다. 이 때, 적층된 각 층의 경계에서 색의 변화는 상이한 색이 단절적, 구분적으로 경계가 확연히 구분되도록 변화하지 않고, 점진적으로 변화할 수 있다. 이와 같이 투과도를 점진적으로 변화시키기 위해, 본 발명에서는 복수 개의 원료 가스 분사 도입구를 이용하고, 분사 도입구를 달리하며 각 층을 적층 형성하는 방식을 이용할 수 있다.According to one example of the present invention, the color may gradually change at the boundary of each layer of the stacked layers. Each of the laminated layers may have a different color as well as transmittance. At this time, the color change at the boundary of each stacked layer may change gradually without changing so that the boundary of the different colors is distinctly separated or segmented. In order to gradually change the permeability as described above, in the present invention, a method of stacking each layer using a plurality of source gas injection inlets and varying the injection inlets may be used.
반면, 본 발명의 일 예에 따라서, 재생된 반도체 제조용 부품이 재생부와 제2 재생부를 더 포함할 경우, 재생부 및 제2 재생부의 각 층간의 경계는 투과도가 단절적으로 변하는 것일 수 있다.On the other hand, according to an example of the present invention, when the regenerated component for semiconductor manufacturing further includes a regeneration unit and a second regeneration unit, the boundary between each layer of the regeneration unit and the second regeneration unit may have a discontinuous change in transmittance.
본 발명의 다른 일 측면에 따르는 재생된 반도체 제조용 부품은, 플라즈마 손상 부분 및 비손상 부분을 포함하는 비재생부; 및 상기 비재생부 상에 형성된 재생부;를 포함하고, 상기 손상 부분과 상기 재생부 간의 경계는 비평탄면을 포함하고, 상기 비평탄면의 표면 조도는, 0.1 ㎛ 내지 2.5 ㎛ 인 것이고, 상기 비재생부, 상기 재생부 또는 이 둘은 SiC 또는 TaC 중 하나 이상을 포함하는 것일 수 있다.Regenerated semiconductor manufacturing parts according to another aspect of the present invention, a non-regenerated portion including a plasma damaged portion and a non-damaged portion; and a regeneration unit formed on the non-regeneration unit, wherein a boundary between the damaged portion and the regeneration unit includes a non-planar surface, the non-planar surface has a surface roughness of 0.1 μm to 2.5 μm, and the non-regeneration unit includes: The unit, the regeneration unit, or both may contain one or more of SiC or TaC.
재생부를 증착하는 과정에서 시간과 비용을 절감하기 위하여, 최초에 재생부가 증착되기 시작하는 재생부의 하부 영역은 증착 온도나 증착 가스 유량을 낮추어 천천히 증착하고, 상부 영역은 증착 온도나 증착 가스 유량을 높여서 빠르게 증착할 수 있다. 이 경우, 하부 재생부 영역은 작은 결정립이 형성되면서 플라즈마에 의해 손상된 반도체 제조용 부품과의 경계에서 작고 고른 입자를 형성하며 균질한 증착층을 형성하게 되고, 상부 재생부 영역은 보다 빠른 증착을 통해 효율적인 증착이 가능하도록 할 수 있다. 일 예로서, 상기 하부 재생부 영역은 상기 재생부 전체 두께의 5 % 내지 30 % 수준으로 형성되는 것일 수 있다.In order to save time and cost in the process of depositing the regeneration unit, the lower region of the regeneration unit, where the regeneration unit starts to be deposited, is slowly deposited by lowering the deposition temperature or the deposition gas flow rate, and the upper region is deposited by increasing the deposition temperature or the deposition gas flow rate. It can deposit quickly. In this case, while small crystal grains are formed in the lower regeneration area, small and even particles are formed at the boundary with semiconductor manufacturing parts damaged by plasma to form a homogeneous deposition layer, and the upper regeneration area forms an efficient deposition layer through faster deposition. Deposition can be made possible. As an example, the lower regeneration unit area may be formed at a level of 5% to 30% of the total thickness of the regeneration unit.
본 발명의 일 실시예에 따르면, 상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차(도 3의 h)는, 0.01 mm 내지 3 mm 인(실질적으로 3mm 이하) 것일 수 있다.According to one embodiment of the present invention, the height difference between the highest point and the lowest point (h in FIG. 3) of the non-flat surface formed from the portion of the non-flat surface that had the same height before being damaged by exposure to plasma is 0.01 mm to 3 mm. (substantially 3 mm or less).
본 발명의 일 실시예에 따르면, 상기 재생된 반도체 제조용 부품은, 플라즈마 처리장치 부품으로서, 링, 전극부 및 컨덕터로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다.According to one embodiment of the present invention, the recycled component for manufacturing a semiconductor may include at least one selected from the group consisting of a ring, an electrode portion, and a conductor as a plasma processing device component.
본 발명의 일 예에 따르면, 상기 비재생부의 상기 재생부에 접하는 부분의 표면 조도(Ra)는 0.1 ㎛ 내지 2.5 ㎛ 인 것일 수 있다.According to an example of the present invention, a surface roughness (Ra) of a portion of the non-reproducing unit contacting the reproducing unit may be 0.1 µm to 2.5 µm.
별도의 가공 단계를 포함하지 않더라도 상기 비재생부의 표면 조도 값이 0.1 ㎛ 내지 2.5 ㎛ 수준으로 형성될 때, 재생부는 비재생부의 표층 상에 균질한 증착층을 형성할 수 있다.Even without a separate processing step, when the surface roughness of the non-regenerated part is formed to a level of 0.1 μm to 2.5 μm, the regenerated part may form a uniform deposition layer on the surface layer of the non-regenerated part.
본 발명의 일 실시예에 따르면, 상기 비재생부, 상기 재생부 또는 이 둘은 SiC 또는 TaC 중 하나 이상을 포함하는 것일 수 있다.According to an embodiment of the present invention, the non-regeneration unit, the regeneration unit, or both may include at least one of SiC and TaC.
상기 비재생부, 상기 재생부 또는 이 둘은, 현재까지 연구된 다양한 내플라즈마성 소재, 일 예로서, SiC 또는 TaC 중 하나 이상을 포함하는 것이 바람직하다. 예를 들어, SiC 성분은 강한 공유결합 물질로 다른 세라믹 재료에 비해 열전도율, 경도, 내산화성, 내마모성, 내부식성을 비롯하여 뛰어난 내플라즈마성을 보유한 소재로서, 가혹한 조건에서 정밀한 공정을 필요로 하는 반도체 제조용 소재로 우수한 특성을 보유하는 재료이다. TaC 또한 최근의 다양한 연구에서 SiC를 대체할 수 있는, 혹은 SiC를 더 개량한 성분으로서 각광받는 재료 중 하나이다.Preferably, the non-regenerating unit, the regenerating unit, or both include one or more of various plasma-resistant materials that have been studied to date, for example, SiC or TaC. For example, SiC component is a strong covalent bonding material and has excellent plasma resistance as well as thermal conductivity, hardness, oxidation resistance, wear resistance and corrosion resistance compared to other ceramic materials. It is a material that has excellent properties as a material. TaC is also one of the materials that are in the spotlight as a component that can replace SiC or as a component that further improves SiC in various studies in recent years.
또한, 본 발명의 일 측면에서는 상기 비재생부, 상기 재생부 또는 이 둘은 SiC, TaC 외에 추가적으로 하이드로카본을 포함한 다른 성분을 더 포함할 수도 있다. 상기 하이드로카본은 CxHy의 화학식을 가지는 것으로, x가 1이상, y가 2 이상의 정수인 것을 사용할 수 있다. 또한, 상기 엣지 링은 탄화실리콘 기판에 실리콘층이 코팅된 구조일 수도 있다. 특히 상기 재생부는 SiC 및 TaC 외에 내플라즈마 특성이 우수한 소재라면 추가적인 성분을 더 포함할 수도 있다. 상기 재생부를 형성하는 방법에 대해서는 CVD 기법을 이용하는 것 외에도 증착층을 형성하는 방법이라면 다양한 수단을 추가적으로 이용할 수 있으며, 그 예로서, 반응소결법, 상압소결법, 가압소결법 등 다양한 방법을 이용할 수도 있다. 한편, 상기 비재생부와 상기 재생부의 성분은 동일 할 수 있다. 상기 비재생부와 재생부의 성분이 동일할 경우, 최초의 손상 전의 반도체 제조장치 부품을 그대로 대체할 수 있는 제품을 제조할 수 있다. 또한, 상기 재생부의 성분은 상기 비재생부의 성분과 달리, 내플라즈마성을 포함하여 필요에 따라 비재생부의 물성보다 더 물성이 우수한 특징을 갖는 물질을 포함할 수도 있다. In addition, in one aspect of the present invention, the non-regeneration unit, the regeneration unit, or both may further include other components including hydrocarbons in addition to SiC and TaC. The hydrocarbon has a chemical formula of CxHy, where x is 1 or more and y is an integer of 2 or more may be used. In addition, the edge ring may have a structure in which a silicon layer is coated on a silicon carbide substrate. In particular, the regenerating unit may further include additional components other than SiC and TaC if the material has excellent plasma resistance. As for the method of forming the regenerating unit, various means may be additionally used if it is a method of forming a deposition layer in addition to using a CVD technique. Meanwhile, components of the non-regeneration unit and the regeneration unit may be the same. When the components of the non-regeneration unit and the regeneration unit are the same, a product that can directly replace the components of the semiconductor manufacturing apparatus before the first damage can be manufactured. In addition, unlike the components of the non-regeneration unit, the components of the regeneration unit may include a material having properties superior to those of the non-regeneration unit, including plasma resistance, if necessary.
또한, 상기 비재생부와 상기 재생부는 생산될 웨이퍼와 성분원소가 동일할 수 있다. 상기 재생부가 제조할 웨이퍼와 전혀 상이한 성분을 포함할 경우, 플라즈마에 의해 상기 반도체 제조장치 부품이 손상될 때, 그 성분이 외부로 유출되어 웨이퍼를 오염시킬 수 있기 때문이다. 상기 재생부가 형성되기 전의 반도체 제조용 부품의 비재생부와 상기 재생부의 구성 원소 및 성분 분포는 같을 수도 있고, 다를 수도 있다. 즉, 상기 비재생부, 상기 재생부 또는 이 둘은 SiC, TaC 또는 둘 다를 포함함으로써, 굴곡강도가 월등히 높아질 수 있고, 플라즈마에 대한 높은 내식성을 확보할 수 있다.Also, the non-reproducible unit and the regenerated unit may have the same components as wafers to be produced. This is because if the regeneration unit includes components completely different from those of the wafer to be manufactured, when the parts of the semiconductor manufacturing apparatus are damaged by plasma, the components may leak out and contaminate the wafer. Elements and component distributions of the non-regenerated part and the regenerated part of the component for semiconductor manufacturing before the regeneration part is formed may be the same or different. That is, since the non-regenerated part, the regenerated part, or both contain SiC, TaC, or both, the flexural strength can be significantly increased and high corrosion resistance to plasma can be secured.
본 발명의 일 실시예에 따르면, 상기 반도체 제조용 부품은, 플라즈마 처리장치 부품으로서, 링, 전극부 및 컨덕터로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것일 수 있다. According to an embodiment of the present invention, the component for manufacturing a semiconductor may include at least one selected from the group consisting of a ring, an electrode portion, and a conductor as a plasma processing device component.
그러나, 본 발명에서 설명하는 재생된 반도체 제조용 부품은, 위의 링, 전극부 및 컨덕터에 한정되는 것은 아니며, 반도체용 웨이퍼를 제조하기 위한 플라즈마 처리장치에서 플라즈마에 의해 손상되어 교체를 요하는 어떠한 부품도 포함될 수 있다.However, the recycled parts for manufacturing semiconductors described in the present invention are not limited to the above rings, electrodes, and conductors, and any parts that are damaged by plasma and require replacement in a plasma processing apparatus for manufacturing wafers for semiconductors may also be included.
본 발명의 일 실시예에 따르면, 상기 재생된 반도체 제조용 부품은, 본 발명의 일 실시예에 따르는 반도체 제조용 부품의 재생방법에 의해 재생된 것일 수 있다.According to one embodiment of the present invention, the recycled component for manufacturing a semiconductor may be one regenerated by a method for reproducing a component for semiconductor manufacturing according to an embodiment of the present invention.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited examples and drawings, those skilled in the art can make various modifications and variations from the above description. For example, even if the described techniques are performed in a different order from the described method, and/or the described components are combined or combined in a different form than the described method, or substituted or replaced by other components or equivalents. Appropriate results can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.
Claims (28)
상기 준비된 반도체 제조용 부품에 CVD 기법을 이용하여 재생부를 증착 형성하는 단계; 및
상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계;를 포함하고,
상기 반도체 제조용 부품의 증착 형성된 코팅층과 상기 재생부는 투과도가 상이한 것이고,
상기 재생부 상에 2차 재생부를 형성하는 단계;를 더 포함하고,
상기 재생부 및 상기 2차 재생부 간의 투과도 차이는, 상기 비재생부 및 상기 재생부 간의 투과도 차이에 비해 작은 것인,
반도체 제조용 부품의 재생방법.
Preparing a semiconductor manufacturing component including a non-regenerated portion including a damaged portion and an undamaged portion by exposure of the deposited coating layer to plasma;
depositing and forming a regeneration unit on the prepared component for semiconductor manufacturing using a CVD technique; and
Including; standardizing and processing the parts for semiconductor manufacturing in which the reproduction unit is formed;
The deposited coating layer of the semiconductor manufacturing component and the reproduction part have different transmittances,
Forming a secondary regeneration unit on the regeneration unit; further comprising,
The difference in transmittance between the regeneration unit and the secondary regeneration unit is smaller than the difference in transmittance between the non-regeneration unit and the regeneration unit,
Regeneration method of parts for semiconductor manufacturing.
상기 규격화 가공하는 단계 후에, 상기 반도체 제조용 부품 상에 증착되고 규격화된 후에 남아있는 재생부의 두께는, 0.5 mm 내지 3 mm 인 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
After the standardization processing step, the thickness of the reclaimed portion remaining after being deposited and standardized on the semiconductor manufacturing part is 0.5 mm to 3 mm,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부를 증착 형성하는 단계 이전에,
상기 준비된 반도체 제조용 부품의 손상 부분을 가공하는 단계를 포함하지 않는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
Prior to the step of depositing and forming the reproduction unit,
Which does not include the step of processing the damaged portion of the prepared component for semiconductor manufacturing,
Regeneration method of parts for semiconductor manufacturing.
상기 반도체 제조용 부품을 준비하는 단계와 상기 재생부를 형성하는 단계 사이에, 상기 준비된 반도체 제조용 부품의 적어도 일부를 마스킹하는 단계;를 더 포함하고,
상기 규격화 가공하는 단계는 상기 마스킹을 제거하는 단계를 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
Between the step of preparing the component for semiconductor manufacturing and the step of forming the reproduction unit, masking at least a portion of the prepared component for semiconductor manufacturing; further comprising,
The standardization processing step includes removing the masking,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계는,
상기 반도체 제조용 부품의 저면을 가공하여 상기 반도체 제조용 부품의 두께를 규격화하는 것을 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
The step of standardizing and processing the parts for semiconductor manufacturing in which the reproduction unit is formed,
Including standardizing the thickness of the semiconductor manufacturing component by processing the bottom surface of the semiconductor manufacturing component,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부를 증착 형성하는 단계 이전에,
상기 준비된 반도체 제조용 부품의 저면을 가공하는 단계;를 더 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
Prior to the step of depositing and forming the reproduction unit,
Processing the bottom surface of the prepared semiconductor manufacturing component; further comprising,
Regeneration method of parts for semiconductor manufacturing.
상기 준비된 반도체 제조용 부품은, 그라파이트, 반응소결 SiC, 상압소결 SiC, 핫프레스 SiC, 재결정 SiC, CVD SiC, TaC 및 YaC로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
The prepared component for semiconductor manufacturing includes at least one selected from the group consisting of graphite, reaction sintering SiC, atmospheric pressure sintering SiC, hot press SiC, recrystallized SiC, CVD SiC, TaC and YaC,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부는, SiC, TaC 또는 둘 다를 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
The regeneration unit includes SiC, TaC or both,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부를 형성하는 단계는,
상기 준비된 반도체 제조용 부품의 손상 부분을 포함하는 영역에 상기 증착이 이루어지는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
Forming the regeneration unit,
Wherein the deposition is performed in a region including a damaged portion of the prepared semiconductor manufacturing component,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부를 형성하는 단계는,
상기 손상 부분의 비평탄면 상에 상기 재생부를 형성하는 것을 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
Forming the regeneration unit,
Forming the regeneration part on the non-flat surface of the damaged part,
Regeneration method of parts for semiconductor manufacturing.
상기 규격화 가공하는 단계 전에,
상기 재생부를 증착 형성하는 단계에서, 상기 준비된 반도체 제조용 부품의 증착 형성된 코팅층 상에 형성된 재생부의 두께는 1 mm 내지 5 mm 인 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
Before the standardization processing step,
In the step of depositing and forming the reproduction part, the thickness of the reproduction part formed on the deposited coating layer of the prepared semiconductor manufacturing component is 1 mm to 5 mm,
Regeneration method of parts for semiconductor manufacturing.
상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차는, 0.5 mm 내지 3 mm 인 것인,
반도체 제조용 부품의 재생방법.
According to claim 10,
Among the non-flat surfaces, the height difference between the highest point and the lowest point of the non-flat surface formed from the portion that had the same height before being damaged by exposure to plasma is 0.5 mm to 3 mm,
Regeneration method of parts for semiconductor manufacturing.
상기 마스킹하는 단계는,
지그에 의해 마스킹하는 것을 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 4,
The masking step is
Which includes masking by a jig,
Regeneration method of parts for semiconductor manufacturing.
상기 마스킹하는 단계는,
상기 반도체 제조용 부품의 저면, 외측면 및 내측면으로 이루어진 군에서 선택되는 하나 이상의 면의 비손상 부분을 포함하도록 마스킹하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 4,
The masking step is
Masking to include an undamaged portion of one or more surfaces selected from the group consisting of a bottom surface, an outer surface, and an inner surface of the semiconductor manufacturing component,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부가 형성된 반도체 제조용 부품을 규격화 가공하는 단계 이후에,
상기 반도체 제조용 부품을 마무리 세정하는 단계;를 더 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
After the step of standardizing and processing the parts for semiconductor manufacturing in which the reproduction unit is formed,
Further comprising: final cleaning the semiconductor manufacturing component;
Regeneration method of parts for semiconductor manufacturing.
상기 세정하는 단계는,
건식 열처리 세정, 블러스트 세정, 브러싱 세정, 세정액 분사 세정, 화학적 세정 및 초음파 세정으로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 15,
In the cleaning step,
To include at least one selected from the group consisting of dry heat treatment cleaning, blast cleaning, brushing cleaning, spray cleaning, chemical cleaning, and ultrasonic cleaning,
Regeneration method of parts for semiconductor manufacturing.
상기 재생부를 형성하는 단계는,
상기 플라즈마 손상 부분의 식각된 두께를 확인하는 단계; 및
상기 식각된 두께의 최대값의 120 % 내지 400 % 두께로 재생부를 형성하는 단계;를 포함하는 것인,
반도체 제조용 부품의 재생방법.
According to claim 1,
Forming the regeneration unit,
Checking the etched thickness of the plasma damaged portion; and
Forming a reproduction part to a thickness of 120% to 400% of the maximum value of the etched thickness;
Regeneration method of parts for semiconductor manufacturing.
상기 비재생부 상에 형성된 재생부;를 포함하고,
상기 손상 부분과 상기 재생부 간의 경계는 비평탄면을 포함하는 것이고,
상기 재생부 상에 형성된 2차 재생부를 더 포함하는 것이고,
상기 재생부 및 상기 2차 재생부 간의 투과도 차이는, 상기 비재생부 및 상기 재생부 간의 투과도 차이에 비해 작은 것인,
재생된 반도체 제조용 부품.
a non-regenerating portion including a plasma damaged portion and an undamaged portion; and
A reproducing unit formed on the non-reproducing unit;
The boundary between the damaged part and the regeneration part includes a non-flat surface,
Further comprising a secondary regeneration unit formed on the regeneration unit,
The difference in transmittance between the regeneration unit and the secondary regeneration unit is smaller than the difference in transmittance between the non-regeneration unit and the regeneration unit,
Reclaimed parts for semiconductor manufacturing.
상기 비재생부 및 상기 재생부는 투과도가 상이한 것인,
재생된 반도체 제조용 부품.
According to claim 18,
The non-regeneration unit and the regeneration unit have different transmittances,
Reclaimed parts for semiconductor manufacturing.
상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차는, 0.5 mm 내지 3 mm 인 것인,
재생된 반도체 제조용 부품.
According to claim 18,
Among the non-flat surfaces, the height difference between the highest point and the lowest point of the non-flat surface formed from the portion that had the same height before being damaged by exposure to plasma is 0.5 mm to 3 mm,
Reclaimed parts for semiconductor manufacturing.
상기 재생부와 상기 2차 재생부 사이의 경계면은 비평탄면을 포함하는 것인,
재생된 반도체 제조용 부품.
According to claim 18,
The boundary surface between the regeneration unit and the secondary regeneration unit includes a non-flat surface,
Reclaimed parts for semiconductor manufacturing.
상기 재생부와 상기 2차 재생부 사이의 경계면의 비평탄면의 표면 조도는, 0.1 ㎛ 내지 2.5 ㎛ 인 것인,
재생된 반도체 제조용 부품.
According to claim 22,
The surface roughness of the non-flat surface of the interface between the regeneration unit and the secondary regeneration unit is 0.1 μm to 2.5 μm,
Reclaimed semiconductor manufacturing components.
상기 비재생부 상에 형성된 재생부;를 포함하고,
상기 손상 부분과 상기 재생부 간의 경계는 비평탄면을 포함하고,
상기 비재생부, 상기 재생부 또는 이 둘은 SiC 또는 TaC 중 하나 이상을 포함하는 것이고,
상기 재생부 상에 형성된 2차 재생부를 더 포함하는 것이고,
상기 재생부 및 상기 2차 재생부 간의 투과도 차이는, 상기 비재생부 및 상기 재생부 간의 투과도 차이에 비해 작은 것인,
재생된 반도체 제조용 부품.
a non-regenerating portion including a plasma damaged portion and an undamaged portion; and
A reproducing unit formed on the non-reproducing unit;
The boundary between the damaged portion and the regeneration unit includes a non-flat surface,
The non-regeneration unit, the regeneration unit, or both include at least one of SiC or TaC,
Further comprising a secondary regeneration unit formed on the regeneration unit,
The difference in transmittance between the regeneration unit and the secondary regeneration unit is smaller than the difference in transmittance between the non-regeneration unit and the regeneration unit,
Reclaimed semiconductor manufacturing components.
상기 비평탄면 중, 플라즈마에 노출되어 손상되기 전 동일한 높이이던 부분으로부터 형성된 비평탄면의 최고점과 최저점의 높이차는, 0.5 mm 내지 3 mm 인 것인,
재생된 반도체 제조용 부품.
According to claim 25,
Among the non-flat surfaces, the height difference between the highest point and the lowest point of the non-flat surface formed from the portion that had the same height before being damaged by exposure to plasma is 0.5 mm to 3 mm,
Reclaimed semiconductor manufacturing components.
상기 재생된 반도체 제조용 부품은, 플라즈마 처리장치 부품으로서, 링, 전극부 및 컨덕터로 이루어진 군에서 선택되는 적어도 어느 하나를 포함하는 것인,
재생된 반도체 제조용 부품.
According to claim 25,
The regenerated semiconductor manufacturing component includes at least one selected from the group consisting of a ring, an electrode portion, and a conductor as a plasma processing device component,
Reclaimed parts for semiconductor manufacturing.
상기 재생된 반도체 제조용 부품은, 제1항의 반도체 제조용 부품의 재생방법에 의해 재생된 것인,
재생된 반도체 제조용 부품.The method of claim 18 or 25,
The recycled component for manufacturing a semiconductor is one reproduced by the regeneration method of the component for manufacturing a semiconductor according to claim 1,
Reclaimed parts for semiconductor manufacturing.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210071308A KR102521277B1 (en) | 2019-04-16 | 2021-06-02 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190044449A KR102262330B1 (en) | 2019-04-16 | 2019-04-16 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
| KR1020210071308A KR102521277B1 (en) | 2019-04-16 | 2021-06-02 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190044449A Division KR102262330B1 (en) | 2019-04-16 | 2019-04-16 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210068362A KR20210068362A (en) | 2021-06-09 |
| KR102521277B1 true KR102521277B1 (en) | 2023-04-14 |
Family
ID=73006204
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190044449A KR102262330B1 (en) | 2019-04-16 | 2019-04-16 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
| KR1020210071308A KR102521277B1 (en) | 2019-04-16 | 2021-06-02 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190044449A KR102262330B1 (en) | 2019-04-16 | 2019-04-16 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102262330B1 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102262330B1 (en) * | 2019-04-16 | 2021-06-09 | 주식회사 티씨케이 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
| KR20230082958A (en) * | 2021-12-02 | 2023-06-09 | 주식회사 케이엔제이 | Method for recycling of parts for semiconductor manufacturing and recycled parts |
| WO2024010101A1 (en) * | 2022-07-04 | 2024-01-11 | 주식회사 티씨케이 | Component for semiconductor manufacturing apparatus, and manufacturing method therefor |
| KR20240014646A (en) | 2022-07-25 | 2024-02-02 | 화인클린 (주) | A METHOD FOR HIGH-PURITY SEPARATION AND RECOVERY OF SiC FORM WASTE SiC PARTS |
| CN117038539B (en) * | 2023-10-10 | 2024-01-16 | 杭州海乾半导体有限公司 | Regeneration treatment method of silicon carbide epitaxial old carrier disc |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101671671B1 (en) * | 2016-05-25 | 2016-11-01 | 주식회사 티씨케이 | Reproducing method of part for semiconductor manufactoring, reproducing apparatus and reproduced part thereof |
| KR102262330B1 (en) * | 2019-04-16 | 2021-06-09 | 주식회사 티씨케이 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2633449B1 (en) * | 1988-06-28 | 1990-10-26 | Comurhex | PROCESS FOR REFORMING LOCALLY DETERIORATED PARTS, ESPECIALLY ANTIATHODES |
| KR100859955B1 (en) * | 2005-04-22 | 2008-10-06 | 주식회사 코미코 | Internal memeber of plasma processing container and method for preparing the same |
| KR20180071695A (en) * | 2016-12-20 | 2018-06-28 | 주식회사 티씨케이 | Parts for semiconductor manufacturing with deposition layer covering boundary line between layers |
-
2019
- 2019-04-16 KR KR1020190044449A patent/KR102262330B1/en active IP Right Grant
-
2021
- 2021-06-02 KR KR1020210071308A patent/KR102521277B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101671671B1 (en) * | 2016-05-25 | 2016-11-01 | 주식회사 티씨케이 | Reproducing method of part for semiconductor manufactoring, reproducing apparatus and reproduced part thereof |
| KR102262330B1 (en) * | 2019-04-16 | 2021-06-09 | 주식회사 티씨케이 | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20210068362A (en) | 2021-06-09 |
| KR102262330B1 (en) | 2021-06-09 |
| KR20200121642A (en) | 2020-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102521277B1 (en) | Reproducing method for semiconductor manufactoring and a reproduced part for semiconductor manufactoring | |
| TWI647759B (en) | Method for regenerating semiconductor manufacturing components, regenerating device and regenerating component thereof | |
| US7067178B2 (en) | Substrate table, production method therefor and plasma treating device | |
| KR100625928B1 (en) | Method and apparatus for processing semiconductor substrates | |
| KR102595804B1 (en) | SiC PART FOR SEMICONDUCTOR MANUFACTORING COMPRISING DIFFERENT TRANSMITTANCE MULTILAYER AND METHOD OF MANUFACTURNING THE SAME | |
| US20030198749A1 (en) | Coated silicon carbide cermet used in a plasma reactor | |
| KR102611718B1 (en) | SiC EDGE RING | |
| KR20010014842A (en) | Apparatus and method for fabricating semiconductor devices | |
| JP2007332462A (en) | Method for regenerating plasma treatment container, member inside the plasma treatment container, method for manufacturing the member inside the plasma treatment container and apparatus for plasma treatment | |
| JP6598132B1 (en) | Method for regenerating film forming structure and regenerating film forming structure | |
| KR102419533B1 (en) | Edge ring for semiconductor manufacturing process with dense boron carbide layer advantageous for minimizing particle generation, and the manufacturing method for the same | |
| TWI810683B (en) | Cover wafer for semiconductor processing chamber | |
| KR20230105984A (en) | Manufacturing method of focus-ring for plasma processing apparatus | |
| US20210025054A1 (en) | Film structure reproduction method and reproduction film structure | |
| KR20230082958A (en) | Method for recycling of parts for semiconductor manufacturing and recycled parts | |
| KR101327381B1 (en) | Jigs for manufacturing silicon carbide structures | |
| JP2009007654A (en) | Substrate holder and vacuum vessel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |