KR102520574B1 - Thin film transistor and manufactoring method of the same - Google Patents

Thin film transistor and manufactoring method of the same Download PDF

Info

Publication number
KR102520574B1
KR102520574B1 KR1020160037930A KR20160037930A KR102520574B1 KR 102520574 B1 KR102520574 B1 KR 102520574B1 KR 1020160037930 A KR1020160037930 A KR 1020160037930A KR 20160037930 A KR20160037930 A KR 20160037930A KR 102520574 B1 KR102520574 B1 KR 102520574B1
Authority
KR
South Korea
Prior art keywords
contact hole
data line
electrode
layer
paragraph
Prior art date
Application number
KR1020160037930A
Other languages
Korean (ko)
Other versions
KR20170113938A (en
Inventor
김덕성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160037930A priority Critical patent/KR102520574B1/en
Priority to US15/454,344 priority patent/US10103177B2/en
Publication of KR20170113938A publication Critical patent/KR20170113938A/en
Application granted granted Critical
Publication of KR102520574B1 publication Critical patent/KR102520574B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 데이터선 및 광차단막, 상기 광차단막 위에 위치하고, 소스 전극, 드레인 전극 및 산화물 반도체층을 포함하는 박막 트랜지스터, 상기 기판 위에 위치하고, 데이터선의 일부와 중첩하는 제1 접촉 구멍, 상기 소스 전극의 일부와 중첩하는 제2 접촉 구멍, 그리고 상기 드레인 전극의 일부와 중첩하는 제3 접촉 구멍을 가지는 절연막을 포함하고, 상기 제1 접촉 구멍, 상기 제2 접촉 구멍 및 상기 제3 접촉 구멍은 상기 데이터선이 뻗어있는 방향과 수직을 이루는 제1 방향으로 나란하게 위치한다. A thin film transistor array panel according to an embodiment of the present invention includes a substrate, a data line and a light blocking film positioned on the substrate, a thin film transistor positioned on the light blocking film, and including a source electrode, a drain electrode, and an oxide semiconductor layer, positioned on the substrate. , an insulating film having a first contact hole overlapping a portion of the data line, a second contact hole overlapping a portion of the source electrode, and a third contact hole overlapping a portion of the drain electrode, wherein the first contact hole , The second contact hole and the third contact hole are positioned side by side in a first direction perpendicular to a direction in which the data line extends.

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR AND MANUFACTORING METHOD OF THE SAME}Thin film transistor display panel and manufacturing method thereof {THIN FILM TRANSISTOR AND MANUFACTORING METHOD OF THE SAME}

본 개시는 박막 트랜지스터 표시판 및 그 제조 방법에 대한 것이다. The present disclosure relates to a thin film transistor array panel and a manufacturing method thereof.

박막 트랜지스터(Thin Film Transistor; TFT)는 표시 장치 등 다양한 전자장치에 사용되고 있다. 예를 들어, 박막 트랜지스터는 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Diode display, OLED Display) 등의 표시 장치에서 스위칭 소자 또는 구동 소자로 이용되고 있다.A thin film transistor (TFT) is used in various electronic devices such as display devices. For example, thin film transistors are used as switching elements or driving elements in display devices such as liquid crystal displays (LCDs) and organic light emitting diode displays (OLED displays).

박막 트랜지스터는 게이트 전극, 소스 전극, 소스 전극과 마주하는 드레인 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함하는데, 이 중 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. The thin film transistor includes a gate electrode, a source electrode, a drain electrode facing the source electrode, and a semiconductor electrically connected to the source electrode and the drain electrode. Among them, the semiconductor is an important factor in determining the characteristics of the thin film transistor.

이러한 반도체로는 규소(Si)가 가장 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지고, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 박막 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다.As such a semiconductor, silicon (Si) is most commonly used. Silicon is divided into amorphous silicon and polycrystalline silicon according to its crystal form. Amorphous silicon has a simple manufacturing process but low charge mobility, which limits the ability to manufacture high-performance thin film transistors. The manufacturing cost and process are complicated because steps are required.

이러한 비정질 규소와 다결정 규소를 보완하기 위하여 비정질 규소보다 전자 이동도가 높고 ON/OFF 비율이 높고, 다결정 실리콘보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 박막 트랜지스터에 대한 연구가 진행되고 있다.In order to complement these amorphous silicon and polycrystalline silicon, research on thin film transistors using oxide semiconductors, which have higher electron mobility and higher ON/OFF ratio than amorphous silicon, are cheaper than polycrystalline silicon, and have higher uniformity, are being conducted. It is becoming.

실시예들은 개구율 및 투과율이 개선된 박막 트랜지스터 표시판 및 공정을 간소화하고 유기막의 손상을 막는 박막 트랜지스터 표시판의 제조 방법을 제공하고자 한다. Embodiments are intended to provide a thin film transistor array panel with improved aperture ratio and transmittance and a manufacturing method of the thin film transistor array panel that simplifies processes and prevents damage to organic layers.

해결하고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다. The technical problem to be solved is not limited to the technical problem mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description below. .

실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 위치하는 데이터선 및 광차단막, 상기 광차단막 위에 위치하고, 소스 전극, 드레인 전극 및 산화물 반도체층을 포함하는 박막 트랜지스터, 그리고 상기 기판 위에 위치하고, 상기 데이터선의 일부와 중첩하는 제1 접촉 구멍, 상기 소스 전극의 일부와 중첩하는 제2 접촉 구멍, 그리고 상기 드레인 전극의 일부와 중첩하는 제3 접촉 구멍을 가지는 절연막을 포함하고, 상기 제1 접촉 구멍, 상기 제2 접촉 구멍 및 상기 제3 접촉 구멍은 상기 데이터선이 뻗어 있는 방향과 수직을 이루는 제1 방향으로 나란하게 위치한다. A thin film transistor array panel according to an embodiment includes a substrate, a data line and a light blocking film positioned on the substrate, a thin film transistor positioned on the light blocking film and including a source electrode, a drain electrode, and an oxide semiconductor layer, and a data line positioned on the substrate. an insulating film having a first contact hole overlapping a portion of the line, a second contact hole overlapping a portion of the source electrode, and a third contact hole overlapping a portion of the drain electrode; The second contact hole and the third contact hole are positioned side by side in a first direction perpendicular to a direction in which the data line extends.

상기 박막 트랜지스터 표시판의 상기 소스 전극 및 드레인 전극은 상기 산화물 반도체층과 동일한 층에 위치하고, 상기 소스 전극 및 드레인 전극은 상기 산화물 반도체층을 중심으로 양쪽으로 연결되어 있을 수 있다. The source and drain electrodes of the thin film transistor array panel may be positioned on the same layer as the oxide semiconductor layer, and the source and drain electrodes may be connected to both sides of the oxide semiconductor layer.

상기 박막 트랜지스터 표시판의 상기 소스 전극 및 드레인 전극은 상기 산화물 반도체층의 물질이 환원된 물질을 포함할 수 있다. The source electrode and the drain electrode of the thin film transistor array panel may include a material obtained by reducing a material of the oxide semiconductor layer.

상기 박막 트랜지스터 표시판은 제1 방향으로 뻗은 게이트선을 더 포함하고, 상기 게이트선은 상기 제1 방향과 수직한 제2 방향으로 뻗은 게이트 전극을 포함할 수 있다. The thin film transistor array panel may further include a gate line extending in a first direction, and the gate line may include a gate electrode extending in a second direction perpendicular to the first direction.

상기 게이트 전극은 상기 산화물 반도체층과 중첩할 수 있다. The gate electrode may overlap the oxide semiconductor layer.

상기 박막 트랜지스터 표시판은 상기 제1 접촉구멍을 통해 데이터선과 접촉하고, 상기 제2 접촉구멍을 통해 상기 소스 전극과 접촉하는 연결 전극을 더 포함할 수 있다. The thin film transistor array panel may further include a connection electrode contacting the data line through the first contact hole and contacting the source electrode through the second contact hole.

상기 박막 트랜지스터 표시판은 상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 더 포함할 수 있다. The thin film transistor array panel may further include a pixel electrode contacting the drain electrode through the third contact hole.

상기 박막 트랜지스터 표시판은 상기 기판과 상기 화소 전극 사이에 위치하는 컬러 필터를 더 포함하고, 상기 컬러 필터는 상기 제1 접촉구멍, 상기 제2 접촉구멍 및 상기 제3 접촉구멍과 중첩되지 않을 수 있다. The thin film transistor array panel may further include a color filter disposed between the substrate and the pixel electrode, and the color filter may not overlap the first contact hole, the second contact hole, and the third contact hole.

상기 데이터선은 다중막을 포함하고, 상기 데이터선 중 상기 절연막과 접하는 최상부막은 투명 전도성 물질일 수 있다. The data line may include a multi-layer, and an uppermost layer of the data line contacting the insulating layer may be a transparent conductive material.

상기 박막 트랜지스터 표시판은 상기 화소 전극 및 상기 연결 전극 위에 위치하는 차광부재를 더 포함하고, 상기 차광부재의 일부는 상기 기판에 수직한 방향으로 돌출되어 있을 수 있다. The thin film transistor array panel may further include a light blocking member disposed on the pixel electrode and the connection electrode, and a portion of the light blocking member may protrude in a direction perpendicular to the substrate.

본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 데이터선을 형성하는 단계, 상기 기판 위에 소스 전극, 드레인 전극 및 산화물 반도체층을 형성하는 단계, 상기 소스 전극, 드레인 전극 및 산화물 반도체층 위에 절연막 및 금속 물질층을 도포하는 단계, 상기 금속 물질층 위에 제1 높이를 가지는 제1 부분과 상기 제1 높이보다 낮은 제2 높이를 가지는 제2 부분을 포함하는 제1 포토 레지스트 패턴을 형성하는 단계, 상기 제1 포토 레지스트 패턴을 이용하여 상기 절연막 및 금속 물질층을 식각하여, 상기 절연막에 상기 데이터선의 일부와 중첩하는 제1 접촉 구멍, 상기 소스 전극의 일부와 중첩하는 제2 접촉 구멍, 및 상기 드레인 전극의 일부와 중첩하는 제3 접촉 구멍을 형성하는 단계, 상기 제1 포토 레지스트 패턴의 일부를 제거하여, 제2 포토 레지스트 패턴을 형성하는 단계, 그리고 상기 제2 포토 레지스트 패턴을 식각 마스크로 이용하여, 상기 금속 물질층을 식각하는 단계를 포함한다. A method of manufacturing a thin film transistor array panel according to an embodiment of the present invention includes forming a data line on a substrate, forming a source electrode, a drain electrode, and an oxide semiconductor layer on the substrate, the source electrode, the drain electrode, and an oxide semiconductor layer. coating an insulating film and a metal material layer on the metal material layer, forming a first photoresist pattern including a first portion having a first height and a second portion having a second height lower than the first height on the metal material layer; etching the insulating film and the metal material layer using the first photoresist pattern to form a first contact hole overlapping a part of the data line and a second contact hole overlapping a part of the source electrode in the insulating film; and forming a third contact hole overlapping a portion of the drain electrode, removing a portion of the first photoresist pattern to form a second photoresist pattern, and using the second photoresist pattern as an etching mask. and etching the metal material layer.

상기 기판 위에 데이터선을 형성하는 단계에서, 상기 데이터선과 동일한 층에 위치하는 광차단막을 동시에 형성하고, 상기 광차단막은 상기 소스 전극, 상기 드레인 전극 및 상기 산화물 반도체층 아래에 위치할 수 있다. In the step of forming the data line on the substrate, a light blocking film positioned on the same layer as the data line may be simultaneously formed, and the light blocking film may be positioned under the source electrode, the drain electrode, and the oxide semiconductor layer.

상기 금속 물질층을 식각하는 단계에서, 상기 데이터선이 뻗어있는 방향과 수직을 이루는 제1 방향으로 뻗은 게이트선 및 상기 제1 방향과 수직한 제2 방향으로 뻗으며 상기 게이트선으로부터 확장되어 있는 게이트 전극이 함께 형성될 수 있다. In the etching of the metal material layer, a gate line extending in a first direction perpendicular to the direction in which the data line extends and a gate extending in a second direction perpendicular to the first direction and extending from the gate line Electrodes may be formed together.

상기 절연막에 상기 데이터선의 일부와 중첩하는 제1 접촉 구멍, 상기 소스 전극의 일부와 중첩하는 제2 접촉 구멍, 및 상기 드레인 전극의 일부와 중첩하는 제3 접촉 구멍을 형성하는 단계에서, 상기 절연막은 건식 식각법으로 식각될 수 있다. In the step of forming a first contact hole overlapping a part of the data line, a second contact hole overlapping a part of the source electrode, and a third contact hole overlapping a part of the drain electrode in the insulating film, the insulating film It can be etched by a dry etching method.

상기 금속 물질층을 식각하는 단계 이후, 유기막을 적층하는 단계, 상기 유기막을 패터닝하여, 상기 절연막의 상기 제1 접촉구멍, 상기 제2 접촉 구멍, 그리고 상기 제3 접촉 구멍과 중첩하는 접촉구멍들을 상기 유기막에 형성하는 단계를 더 포함할 수 있다. After the etching of the metal material layer, the step of laminating an organic film, patterning the organic film, and forming contact holes overlapping the first contact hole, the second contact hole, and the third contact hole of the insulating film. A step of forming the organic layer may be further included.

상기 박막 트랜지스터 표시판의 제조 방법은 상기 제1 접촉구멍을 통해 상기 데이터선과 접촉하고, 상기 제2 접촉구멍을 통해 상기 소스 전극과 접촉하는 연결 전극을 형성하는 단계, 및 상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 더 포함할 수 있다. The method of manufacturing the thin film transistor array panel includes forming a connection electrode contacting the data line through the first contact hole and contacting the source electrode through the second contact hole; The method may further include forming a pixel electrode in contact with the drain electrode.

상기 박막 트랜지스터 표시판의 제조 방법의 소스 전극 및 드레인 전극은 상기 산화물 반도체층과 동일한 층에 위치하고, 상기 산화물 반도체층을 중심으로 양쪽으로 연결되어 있고, 상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층의 물질이 환원된 물질을 포함할 수 있다. In the method of manufacturing the thin film transistor array panel, the source electrode and the drain electrode are located on the same layer as the oxide semiconductor layer and connected to both sides of the oxide semiconductor layer, and the source electrode and the drain electrode are of the oxide semiconductor layer. The material may include a reduced material.

상기 박막 트랜지스터 표시판의 제조 방법은 상기 제1 접촉구멍, 상기 제2 접촉구멍 및 상기 제3 접촉구멍과 중첩하는 차광 부재를 형성하는 단계를 더 포함하고, 상기 차광 부재의 일부는 상기 기판의 표면과 수직을 이루는 방향으로 돌출되어 있을 수 있다. The method of manufacturing the thin film transistor array panel further includes forming a light blocking member overlapping the first contact hole, the second contact hole, and the third contact hole, wherein a portion of the light blocking member overlaps the surface of the substrate. It may protrude in a vertical direction.

상기 제1 접촉 구멍, 상기 제2 접촉 구멍 및 상기 제3 접촉 구멍은 상기 데이터선이 뻗어있는 방향과 수직을 이루는 제1 방향으로 나란하게 위치하도록 형성될 수 있다. The first contact hole, the second contact hole, and the third contact hole may be formed to be positioned side by side in a first direction perpendicular to a direction in which the data line extends.

상기 데이터선은 다중막을 포함하도록 형성되고, 상기 데이터선 중 상기 절연막과 접촉하는 최상부막은 투명 전도성 물질로 형성될 수 있다. The data line may be formed to include multiple layers, and an uppermost layer of the data line contacting the insulating layer may be formed of a transparent conductive material.

실시예들에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 따르면, 개구율 및 투과율이 커지고, 박막 트랜지스터 표시판의 제조 방법은 마스크 수를 줄일 수 있어 제조 비용이 감소되고, 제조 공정 중 유기막의 손상을 방지할 수 있다. According to the thin film transistor array panel and method of manufacturing the same according to the embodiments, the aperture ratio and transmittance increase, and the manufacturing method of the thin film transistor array panel can reduce the number of masks, thereby reducing manufacturing cost and preventing damage to the organic layer during the manufacturing process. there is.

도 1은 본 발명의 일 화소의 평면도이다.
도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.
도 3 내지 도 12는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 나타낸 공정 단면도이다.
도 13은 손상된 유기막의 표면을 나타낸 것이다.
도 14는 손상된 유기막의 단면을 나타낸 것이다. 1 is a plan view of one pixel of the present invention.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 .
3 to 12 are process cross-sectional views illustrating a manufacturing process of a thin film transistor array panel according to an exemplary embodiment of the present invention.
13 shows the surface of a damaged organic film.
14 shows a cross section of a damaged organic film.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 다만, 본 기재를 설명함에 있어서, 이미 공지된 기능 혹은 구성에 대한 설명은, 본 기재의 요지를 명료하게 하기 위하여 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. However, in describing the present description, descriptions of already known functions or configurations will be omitted to clarify the gist of the present description.

본 기재를 명확하게 설명하기 위해서 설명과 관계없는 부분을 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참고 부호를 붙이도록 한다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로 본 기재가 반드시 도시된 바에 한정되지 않는다.In order to clearly describe the description, parts irrelevant to the description have been omitted, and the same reference numerals are used for the same or similar components throughout the specification. In addition, since the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, the present description is not necessarily limited to those shown.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서 설명의 편의를 위해 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, the thickness is shown enlarged to clearly express the various layers and regions. Also, in the drawings, the thicknesses of some layers and regions are exaggerated for convenience of description. When a part such as a layer, film, region, plate, etc. is said to be "on" or "on" another part, this includes not only the case where it is "directly on" the other part, but also the case where there is another part in between.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~위에", "상부~", "~아래", 또는 "하부~" 라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하는 것은 아니다.In addition, throughout the specification, when a certain component is said to "include", it means that it may further include other components without excluding other components unless otherwise stated. In addition, throughout the specification, "~ above", "upper ~", "~below", or "lower~" means located above or below the target part, and must be located on the upper side relative to the direction of gravity. does not mean that it is located in

또한, 명세서 전체에서, "평면"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.In addition, throughout the specification, when referring to "plane", it means when the target part is viewed from above, and when referring to "cross section", it means when viewing the cross section of the target part vertically cut from the side.

이제 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a thin film transistor array panel according to an embodiment and a manufacturing method thereof will be described in detail with reference to drawings.

먼저, 도 1 및 도 2를 참고하여, 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 1은 본 발명의 일 화소의 평면도이고, 도 2는 도 1의 II-II선을 따라 잘라 도시한 단면도이다.First, a thin film transistor array panel according to an exemplary embodiment will be described with reference to FIGS. 1 and 2 . 1 is a plan view of one pixel of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1 .

도 1 및 도 2를 참고하면, 투명한 유리 또는 플라스틱으로 이루어진 기판(110)위에 데이터선(171) 및 광차단막(177)이 위치한다. Referring to FIGS. 1 and 2 , a data line 171 and a light blocking film 177 are positioned on a substrate 110 made of transparent glass or plastic.

데이터선(171)은 데이터 신호를 전달하고, 도 1에서의 제2 방향으로 연장될 수 있다. 데이터선(171)은 단일막 또는 다중막일 수 있고 몰리브덴, 크롬, 탄탈륨, 티타늄, 구리 또는 이들의 합금등의 도전성 물질을 포함할 수 있다. The data line 171 transmits a data signal and may extend in a second direction in FIG. 1 . The data line 171 may be a single layer or a multi layer and may include a conductive material such as molybdenum, chromium, tantalum, titanium, copper, or an alloy thereof.

일 실시예에서, 데이터선(171)은 다중막 구조를 가지고, 데이터선(171) 중 기판(110)으로부터 가장 먼 최상부막은 투명 전도성 물질로 이루어질 수 있다. 이러한 투명 전도성 물질은 인듐 주석 산화물 또는 인듐 아연 산화물일 수 있다. In one embodiment, the data line 171 has a multi-layer structure, and an uppermost layer farthest from the substrate 110 among the data lines 171 may be made of a transparent conductive material. This transparent conductive material may be indium tin oxide or indium zinc oxide.

예를 들어, 데이터선(171)은 티타늄/ 구리/ 투명 전도성 물질의 3중막 구조를 가질 수 있다. For example, the data line 171 may have a triple layer structure of titanium/copper/transparent conductive material.

이와 같이, 데이터선(171)의 최상부막이 투명 전도성 물질을 포함하는 경우, 일 실시예에 따른 박막 트랜지스터 표시판의 제조 과정에서 데이터선(171)의 손상을 막을 수 있다. 이에 대하여, 뒤에서 구체적으로 설명한다.As such, when the uppermost layer of the data line 171 includes a transparent conductive material, damage to the data line 171 may be prevented during the manufacturing process of the thin film transistor array panel according to an exemplary embodiment. This will be described in detail later.

광차단막(177)은 후술할 산화물 반도체층(154)에 빛이 도달하는 것을 막아 누설 전류 등 박막 트랜지스터의 채널 특성 저하를 방지한다. 이를 위해 본 실시예에 따른 광차단막(177)은 박막 트랜지스터(Q)와 중첩할 수 있다. The light blocking film 177 prevents light from reaching the oxide semiconductor layer 154, which will be described later, and prevents deterioration of channel characteristics of the thin film transistor, such as leakage current. To this end, the light blocking film 177 according to the present embodiment may overlap the thin film transistor Q.

광차단막(177)은 데이터선(171)과 동일한 층에 위치하고, 데이터선(171)과 동일 물질을 포함할 수 있다. 제조 공정 시, 데이터선(171)과 광차단(177) 막은 함께 형성될 수 있고, 데이터선(171)과 동일한 물질로 이루어질 수 있다. The light blocking film 177 may be positioned on the same layer as the data line 171 and may include the same material as the data line 171 . During the manufacturing process, the data line 171 and the light blocking film 177 may be formed together, and may be made of the same material as the data line 171 .

그러나 광차단막(177)은 데이터선(171)과 다른 물질을 포함할 수 있고, 광을 투과시키지 않는 어떠한 재료도 가능함은 물론이고, 데이터선(171)과 상이한 유기 절연 물질, 무기 절연 물질 등 어떠한 물질로 이루어질 수 있다. However, the light blocking layer 177 may include a material different from that of the data line 171, and may be any material that does not transmit light, as well as any material different from that of the data line 171, such as an organic insulating material or an inorganic insulating material. can be made of material.

광차단막(177)의 일부는 제2 방향으로 연장되어, 화소 전극(191)의 세로 줄기부(193)와 중첩할 수도 있다. A portion of the light blocking film 177 may extend in the second direction and overlap the vertical stem 193 of the pixel electrode 191 .

데이터선(171) 및 광차단막(177) 위에는 데이터 절연막(160)이 위치한다. 데이터 절연막(160)은 유기 절연물질 또는 무기 절연물질로 이루어질 수 있다.A data insulating layer 160 is positioned on the data line 171 and the light blocking layer 177 . The data insulating layer 160 may be made of an organic insulating material or an inorganic insulating material.

데이터 절연막(160)위에, 산화물 반도체층(154), 소스 전극(173) 및 드레인 전극(175)이 위치한다. 산화물 반도체층(154), 소스 전극(173) 및 드레인 전극(175)은, 데이터 절연막(160)을 사이에 두고, 광차단막(177)과 중첩할 수 있다. On the data insulating layer 160, an oxide semiconductor layer 154, a source electrode 173, and a drain electrode 175 are positioned. The oxide semiconductor layer 154 , the source electrode 173 , and the drain electrode 175 may overlap the light blocking layer 177 with the data insulating layer 160 interposed therebetween.

산화물 반도체층(154)은 산화물 반도체 물질을 포함하는 단일막 또는 다중막일 수 있다. 산화물 반도체 물질은 금속 산화물 반도체로서, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합으로 이루어질 수 있다. 예를 들어, 산화물 반도체 물질은 산화아연(ZnO), 아연-주석산화물(ZTO), 아연-인듐산화물(ZIO), 인듐산화물(InO), 티타늄산화물(TiO), 인듐-갈륨-아연산화물(IGZO), 인듐-아연-주석산화물(IZTO) 중 적어도 하나를 포함할 수 있다.The oxide semiconductor layer 154 may be a single layer or multiple layers including an oxide semiconductor material. The oxide semiconductor material is a metal oxide semiconductor, and is an oxide of a metal such as zinc (Zn), indium (In), gallium (Ga), tin (Sn), or titanium (Ti), or zinc (Zn), indium (In), or gallium. It may be made of a combination of metals such as (Ga), tin (Sn), titanium (Ti), and oxides thereof. For example, oxide semiconductor materials include zinc oxide (ZnO), zinc-tin oxide (ZTO), zinc-indium oxide (ZIO), indium oxide (InO), titanium oxide (TiO), and indium-gallium-zinc oxide (IGZO). ), and indium-zinc-tin oxide (IZTO).

소스 전극(173) 및 드레인 전극(175)은 산화물 반도체층(154)을 중심으로 양쪽에 각각 위치하고 산화물 반도체층(154)과 연결되어 있다. The source electrode 173 and the drain electrode 175 are located on both sides of the oxide semiconductor layer 154 as the center and are connected to the oxide semiconductor layer 154 .

소스 전극(173) 및 드레인 전극(175)은 산화물 반도체층(154)과 동일한 물질 및 환원된 반도체 물질을 포함할 수 있다. 즉, 산화물 반도체층(154)의 일부가 환원되어 각각 소스 전극(173) 및 드레인 전극(175)을 이룰 수 있다. The source electrode 173 and the drain electrode 175 may include the same material as the oxide semiconductor layer 154 and a reduced semiconductor material. That is, a portion of the oxide semiconductor layer 154 may be reduced to form the source electrode 173 and the drain electrode 175 , respectively.

산화물 반도체층(154), 소스 전극(173) 및 드레인 전극(175) 위에는 게이트 절연막(140)이 위치한다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx)로 이루어질 수 있다. 게이트 절연막(140)은 데이터선(171)의 일부와 중첩하는 제1 접촉구멍(184a), 소스 전극(173)의 일부와 중첩하는 제2 접촉구멍(185a), 그리고 드레인 전극(175)의 일부와 중첩하는 제3 접촉구멍(186a)을 가진다. A gate insulating layer 140 is positioned on the oxide semiconductor layer 154 , the source electrode 173 and the drain electrode 175 . The gate insulating layer 140 may be made of silicon nitride (SiNx) or silicon oxide (SiOx). The gate insulating layer 140 includes a first contact hole 184a overlapping a portion of the data line 171, a second contact hole 185a overlapping a portion of the source electrode 173, and a portion of the drain electrode 175. It has a third contact hole (186a) overlapping with.

게이트 절연막(140) 위에 게이트선(121) 및 게이트 전극(124)을 포함하는 게이트 도전체가 위치한다. 게이트 도전체는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti)으로 이루어질 수 있다. 그러나 게이트 도전체는 이외에도 여러 가지 다양한 금속 또는 도전체를 포함할 수 있다. 게이트 도전체는 다중막 구조를 가질 수 있다.A gate conductor including a gate line 121 and a gate electrode 124 is positioned on the gate insulating layer 140 . Gate conductors are made of aluminum-based metals such as aluminum (Al) or aluminum alloys, silver-based metals such as silver (Ag) or silver alloys, copper-based metals such as copper (Cu) or copper alloys, molybdenum (Mo) or molybdenum alloys, etc. It may be made of a molybdenum-based metal, chromium (Cr), tantalum (Ta), and titanium (Ti). However, the gate conductor may include various other metals or conductors. The gate conductor may have a multilayer structure.

게이트선(121)은 제1 방향으로 연장되어, 데이터선(171)과 교차한다. 게이트선(121)의 일부는 제1 방향에 대해 수직한 제2 방향으로 확장되어 게이트 전극(124)이 된다. 게이트 전극(124)은 산화물 반도체층(154) 및 광차단막(177)과 중첩한다. The gate line 121 extends in a first direction and intersects the data line 171 . A portion of the gate line 121 extends in a second direction perpendicular to the first direction to become the gate electrode 124 . The gate electrode 124 overlaps the oxide semiconductor layer 154 and the light blocking layer 177 .

게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 산화물 반도체층(154)과 함께 박막 트랜지스터(Thin Film Transistor, TFT)(Q)를 이루며, 박막 트랜지스터의 채널(channel)은 산화물 반도체층(154)에 위치한다.The gate electrode 124, the source electrode 173, and the drain electrode 175 form a thin film transistor (TFT) (Q) together with the oxide semiconductor layer 154, and the channel of the thin film transistor is oxide. Located on the semiconductor layer 154.

게이트 절연막(140) 위에는 컬러 필터(230)가 위치할 수 있다. 컬러 필터(230)는 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다.A color filter 230 may be positioned on the gate insulating layer 140 . The color filter 230 can uniquely display one of the primary colors. Examples of the primary colors include three primary colors such as red, green, and blue, or yellow, cyan, and magenta. can be heard

컬러 필터(230)는 적색 색필터, 녹색 색필터 및 청색 색필터가 제1 방향 또는 제2 방향을 따라 반복될 수 있다. 적색 색필터, 녹색 색필터 및 청색 색필터 각각은 하나의 단위 화소를 구성하고, 하나의 단위 화소는 색필터를 투과하여 방출되는 광을 통해 소정의 컬러 영상을 표시한다. 실시예에 따라 컬러 필터(230)는 생략될 수 있다.In the color filter 230 , a red color filter, a green color filter, and a blue color filter may be repeated along a first direction or a second direction. Each of the red color filter, the green color filter, and the blue color filter constitutes one unit pixel, and one unit pixel displays a predetermined color image through light emitted through the color filter. Depending on embodiments, the color filter 230 may be omitted.

컬러 필터(230)는 게이트 절연막(140)의 제1 접촉 구멍(184a), 제2 접촉 구멍(185a) 및 제3 접촉 구멍(186a)과 중첩되지 않을 수 있다. The color filter 230 may not overlap the first contact hole 184a , the second contact hole 185a , and the third contact hole 186a of the gate insulating layer 140 .

컬러 필터(230) 및 게이트 절연막(140), 게이트 도전체 위에는 유기막(180)이 위치한다. 유기막(180)은 박막 트랜지스터 표시판의 단차를 평탄화 할 수 있다. An organic layer 180 is positioned on the color filter 230, the gate insulating layer 140, and the gate conductor. The organic layer 180 can flatten the level difference of the thin film transistor array panel.

게이트 절연막(140)과 유사하게, 유기막(180)은 데이터선(171)의 일부와 중첩하는 제4 접촉구멍(184b), 소스 전극(173)의 일부와 중첩하는 제5 접촉구멍(185b) 및 드레인 전극(175)의 일부와 제6 접촉구멍(186b)을 가진다. Similar to the gate insulating layer 140, the organic layer 180 includes a fourth contact hole 184b overlapping a portion of the data line 171 and a fifth contact hole 185b overlapping a portion of the source electrode 173. and a part of the drain electrode 175 and a sixth contact hole 186b.

도면에서, 제1 접촉구멍(184a)과 제4 접촉구멍(184b)이 일렬 정렬되고, 제2 접촉구멍(185a)과 제5 접촉구멍(185b)이 일렬 정렬되고, 제3 접촉구멍(186a)과 제6 접촉구멍(186b)이 일렬 정렬된 것으로 도시하였으나, 이에 한정되지 않고, 제4 내지 제6 접촉구멍(184b, 185b, 186b)이 각각 제1 내지 제3 접촉구멍(184a, 185a, 186a)의 일부와 중첩하는 모든 형태 또한 가능하다. In the figure, the first contact hole 184a and the fourth contact hole 184b are aligned in a line, the second contact hole 185a and the fifth contact hole 185b are aligned in a line, and the third contact hole 186a Although the and sixth contact holes 186b are shown aligned in a line, it is not limited thereto, and the fourth to sixth contact holes 184b, 185b, and 186b are respectively first to third contact holes 184a, 185a, and 186a. ) are also possible.

유기막(180) 위에는 화소 전극(191) 및 연결 전극(197)이 위치한다. 화소 전극(191) 및 연결 전극(197)은 인듐 주석 산화물 또는 인듐 아연 산화물등의 투명한 도전 물질이나 알루미늄, 은 또는 그 합금 등의 반사성 금속을 포함할 수 있다. A pixel electrode 191 and a connection electrode 197 are positioned on the organic layer 180 . The pixel electrode 191 and the connection electrode 197 may include a transparent conductive material such as indium tin oxide or indium zinc oxide or a reflective metal such as aluminum, silver, or an alloy thereof.

화소 전극(191)은 제3 접촉구멍(186a) 및 제6 접촉 구멍(186b)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있다.The pixel electrode 191 is physically and electrically connected to the drain electrode 175 through the third contact hole 186a and the sixth contact hole 186b.

화소 전극(191)은 가로 줄기부(192) 및 이와 교차하는 세로 줄기부(193)로 이루어진 십자형 줄기부를 포함한다. 또한 가로 줄기부(192) 및 세로 줄기부(193)에 의해 네 개의 부영역으로 나누어지며, 각 부영역은 복수의 미세 가지부(194)를 포함한다. 또한, 본 실시예에서 화소 전극(191)의 세로 줄기부(193)와 나란하게 가로 줄기부(192)의 양 끝단에 위치하는 세로 외곽 줄기부(195)를 더 포함할 수 있다. 또한 도면에 도시하지는 않았지만, 세로 줄기부(193)의 양 끝단에 가로 줄기부(192)와 나란하게 위치하는 가로 외곽 줄기부를 더 포함할 수 있다. The pixel electrode 191 includes a cross stem portion composed of a horizontal stem portion 192 and a vertical stem portion 193 crossing the horizontal stem portion 192 . In addition, it is divided into four subregions by the horizontal stem part 192 and the vertical stem part 193, and each subregion includes a plurality of minute branches 194. Further, in the present embodiment, vertical outer stems 195 positioned at both ends of the horizontal stem 192 in parallel with the vertical stem 193 of the pixel electrode 191 may be further included. In addition, although not shown in the drawings, horizontal outer stems positioned parallel to the horizontal stems 192 at both ends of the vertical stems 193 may be further included.

화소 전극(191)의 미세 가지부(194)는 게이트선(121) 또는 가로 줄기부와 대략 40도 내지 45도의 각을 이룬다. 또한, 이웃하는 두 부영역의 미세 가지부는 서로 직교할 수 있다. 또한, 미세 가지부의 폭은 점진적으로 넓어지거나 미세 가지부(194)간의 간격이 다를 수 있다.The fine branch portion 194 of the pixel electrode 191 forms an angle of approximately 40 degrees to 45 degrees with the gate line 121 or the horizontal stem portion. Also, minute branches of two neighboring subregions may be orthogonal to each other. Also, the width of the minute branches may gradually widen or the distance between the minute branches 194 may be different.

다만, 상기 화소 전극(191)에 관한 설명은 하나의 예시이고, 실시예에 따라 화소 전극 디자인을 변형할 수 있다.However, the description of the pixel electrode 191 is just an example, and the design of the pixel electrode may be modified according to the exemplary embodiment.

연결 전극(197)은 화소 전극(191)과 분리된 섬형으로, 데이터선(171) 및 소스 전극(173)과 중첩된다. 연결 전극(197)은 제1 접촉구멍(184a) 및 제4 접촉구멍(184b)을 통해 데이터선(171)과 물리적, 전기적으로 연결되어 있다. 또한 연결 전극(197)은 제2 접촉구멍(185a) 및 제5 접촉구멍(185b)을 통해 소스 전극(173)과 물리적, 전기적으로 연결되어 있다. The connection electrode 197 has an island shape separated from the pixel electrode 191 and overlaps the data line 171 and the source electrode 173 . The connection electrode 197 is physically and electrically connected to the data line 171 through the first contact hole 184a and the fourth contact hole 184b. In addition, the connection electrode 197 is physically and electrically connected to the source electrode 173 through the second contact hole 185a and the fifth contact hole 185b.

따라서 연결 전극(197)은 데이터선(171)과 소스 전극(173)을 서로 연결하여, 데이터선(171)으로부터 인가된 데이터 신호를 소스 전극(173)으로 전달한다. Therefore, the connection electrode 197 connects the data line 171 and the source electrode 173 to each other, and transfers the data signal applied from the data line 171 to the source electrode 173 .

화소 전극(191) 및 연결 전극(197) 위에는 차광 부재(220)가 위치할 수 있다. 차광 부재(220)는 게이트선(121)과 나란한 제1 방향으로 뻗어 제1 내지 제3 접촉구멍(184a, 185a, 186a) 및 제4 내지 제6 접촉구멍(184b, 185b, 186b)과 중첩할 수 있다. 또한, 차광 부재(220)의 일부는 기판의 표면과 수직을 이루는 방향으로 돌출되어 간격재(250)를 이룰 수 있다. 이러한 간격재(250)는 이후 박막 트랜지스터 표시판을 이용하여 표시 장치를 제조하는 경우, 박막 트랜지스터 표시판과 상부 표시판의 간격을 유지해준다. A light blocking member 220 may be positioned on the pixel electrode 191 and the connection electrode 197 . The light blocking member 220 extends in a first direction parallel to the gate line 121 and overlaps the first to third contact holes 184a, 185a, and 186a and the fourth to sixth contact holes 184b, 185b, and 186b. can In addition, a portion of the light blocking member 220 may protrude in a direction perpendicular to the surface of the substrate to form the spacer 250 . The spacer 250 maintains a distance between the thin film transistor array panel and the upper panel when manufacturing a display device using the thin film transistor array panel.

이상과 같이 본 실시예에 따른 박막 트랜지스터 표시판은 기판(110)의 표면을 기준으로, 데이터선(171)이 기판(110)과 가장 가깝게 위치하고, 데이터선(171)을 덮는 데이터 절연막(160) 위에 산화물 반도체층(154)이 위치하고, 산화물 반도체(154) 위에 게이트 전극(124)이 위치한다. As described above, in the thin film transistor array panel according to the present embodiment, the data line 171 is positioned closest to the substrate 110 with respect to the surface of the substrate 110, and the data insulating layer 160 covering the data line 171 is on top of the data line 171. An oxide semiconductor layer 154 is positioned, and a gate electrode 124 is positioned on the oxide semiconductor 154 .

또한 본 실시예에 따른 박막 트랜지스터 표시판의 제1 접촉구멍(184a) 및 제4 접촉구멍(184b), 제2 접촉구멍(185a) 및 제5 접촉구멍(185b), 및 제3 접촉구멍(186a) 및 제6 접촉구멍(186b)은 제1 방향으로 나란하게 위치한다. 따라서, 각 접촉구멍이 제2 방향으로 나란하게 위치하는 표시판 구조에 비하여 화소 전극(191)이 위치하는 영역을 넓게 할 수 있고, 이에 따라 표시 장치의 개구율이 증가할 수 있다. In addition, the first contact hole 184a and the fourth contact hole 184b, the second contact hole 185a and the fifth contact hole 185b, and the third contact hole 186a of the thin film transistor array panel according to the present embodiment and the sixth contact hole 186b are positioned parallel to each other in the first direction. Accordingly, the area where the pixel electrode 191 is located can be widened compared to the display panel structure in which each contact hole is located side by side in the second direction, and accordingly, the aperture ratio of the display device can be increased.

그러면 이하에서 도 3 내지 도 12를 참고하여, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 설명한다. 도 3 내지 도 12은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 나타낸 공정 단면도이다.Then, a method of manufacturing a thin film transistor array panel according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3 to 12 . 3 to 12 are process cross-sectional views illustrating a manufacturing process of a thin film transistor array panel according to an exemplary embodiment of the present invention.

먼저, 데이터 금속층을 기판 위에 증착하고, 그 위에 감광성 물질을 적층한 후, 제1 마스크를 이용하여 사진 식각하여, 도 3에 도시한 바와 같이, 기판(110)위에 데이터선(171) 및 광차단막(177)을 형성한다. 데이터선(171)은 다중막으로 이루어질 수 있고, 데이터선(171)의 최상부막은 투명 전도성 물질을 포함할 수 있다. 광차단막(177)은 데이터선(171)과 동시에 형성되고, 데이터선(171)과 동일한 물질을 포함할 수 있다. 그러나 광차단막(177)은 데이터선(171)과 상이한 유기물 또는 무기물로 형성될 수도 있다. First, a data metal layer is deposited on a substrate, a photosensitive material is laminated thereon, and then photo-etched using a first mask to form a data line 171 and a light blocking film on the substrate 110, as shown in FIG. 3 . (177). The data line 171 may be formed of a multilayer, and an uppermost layer of the data line 171 may include a transparent conductive material. The light blocking film 177 is formed simultaneously with the data line 171 and may include the same material as the data line 171 . However, the light blocking layer 177 may be formed of an organic or inorganic material different from that of the data line 171 .

일 실시예에서, 데이터선(171)은 티타늄/ 구리/ 인듐주석산화물 또는 티타늄/ 구리/ 인듐아연산화물의 3중막 구조를 가질 수 있다. In one embodiment, the data line 171 may have a triple layer structure of titanium/copper/indium tin oxide or titanium/copper/indium zinc oxide.

도 4를 참고하면, 데이터 도전체 위에 데이터 절연막(160)을 적층하고, 데이터 절연막(160) 위에 데이터 절연막(160)을 사이에 두고 광차단막(177)과 중첩하는 산화물 반도체층(154) 및 이와 연결된 소스 전극(173)과 드레인 전극(175)을 형성한다. 이러한 산화물 반도체층(154), 소스 전극(173) 및 드레인 전극(175)의 형성은 산화물 반도체 물질을 기판 위에 증착하고, 그 위에 감광성 물질을 적층한 후, 제2 마스크를 이용하여 사진 식각하여 형성할 수 있다. 상기 소스 전극(173)과 드레인 전극(175)은 산화물 반도체층(154)과 동일한 물질로 이루어질 수 있고, 산화물 반도체층(154)을 구성하는 물질이 환원된 물질을 포함할 수 있다. Referring to FIG. 4 , a data insulating film 160 is stacked on the data conductor, and an oxide semiconductor layer 154 overlapping the light blocking film 177 with the data insulating film 160 interposed therebetween, and the data insulating film 160 therebetween. A connected source electrode 173 and a drain electrode 175 are formed. The oxide semiconductor layer 154, the source electrode 173, and the drain electrode 175 are formed by depositing an oxide semiconductor material on a substrate, stacking a photosensitive material thereon, and then photo-etching it using a second mask. can do. The source electrode 173 and the drain electrode 175 may be made of the same material as the oxide semiconductor layer 154, and a material constituting the oxide semiconductor layer 154 may include a reduced material.

다음, 도 5를 참고하면 산화물 반도체층(154), 소스 전극(173) 및 드레인 전극(175) 위에 게이트 절연막(140) 및 게이트 금속층(120)을 형성한다. Next, referring to FIG. 5 , a gate insulating layer 140 and a gate metal layer 120 are formed on the oxide semiconductor layer 154 , the source electrode 173 and the drain electrode 175 .

다음, 도 6을 참고하면, 게이트 금속층(120) 위에 위치에 따라 서로 다른 높이를 갖는 제1 포토 레지스트 패턴(400)을 형성한다. 뒤에서 접촉구멍들이 형성될 영역에는 제1 포토 레지스트 패턴(400)이 형성되지 않고, 뒤에서 게이트 전극이 형성될 영역에는 제1 높이를 갖는 제1 부분(410)이 형성되고, 이 외의 영역에는 제1 높이보다 낮은 제2 높이를 갖는 제2 부분(420)이 형성된다. 이와 같이, 위치에 따라 감광막의 두께를 다르게 형성하는 방법에는 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투명 영역(semi-transparent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)이 보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.Next, referring to FIG. 6 , first photoresist patterns 400 having different heights are formed on the gate metal layer 120 according to positions. The first photoresist pattern 400 is not formed in the region where the contact holes are to be formed at the back, the first portion 410 having the first height is formed in the region where the gate electrode is to be formed at the back, and the first photoresist pattern 400 is formed in the other region. A second portion 420 having a second height lower than the height is formed. As such, there may be several methods for forming a photoresist film with different thickness depending on the position. A semi-transparent area as well as a transparent area and a light blocking area may be formed on an exposure mask. Putting it is an example. A slit pattern, a lattice pattern, or a thin film having medium transmittance or medium thickness is provided in the translucent region. When using a slit pattern, it is preferable that the resolution of an exposure machine used for a photographic process is smaller than the width of the slit or the interval between the slits. Another example is to use a photoresist capable of reflow. That is, a thin portion is formed by forming a reflowable photoresist pattern with a normal mask having only a transparent region and a light-shielding region, and then reflowing the pattern so that the photoresist layer flows down to an area where the photoresist layer does not remain.

다음, 도 7을 참고하면, 제1 포토 레지스트 패턴(400)을 이용하여 게이트 금속층(120) 및 게이트 절연막(140)을 식각하고, 제1 포토 레지스트 패턴(400)의 높이를 낮춰, 제2 포토 레지스트 패턴(500)을 형성한다. 이때, 게이트 금속층(120) 및 게이트 절연막(140)이 식각되어 제거된 영역은 제1 접촉구멍(184a), 제2 접촉구멍(185b) 및 제3 접촉구멍(186c)이 된다. Next, referring to FIG. 7 , the gate metal layer 120 and the gate insulating layer 140 are etched using the first photoresist pattern 400, and the height of the first photoresist pattern 400 is lowered to form a second photoresist pattern. A resist pattern 500 is formed. At this time, regions where the gate metal layer 120 and the gate insulating layer 140 are etched and removed become the first contact hole 184a, the second contact hole 185b, and the third contact hole 186c.

상기 게이트 금속층(120) 및 게이트 절연막(140)의 식각은 먼저 습식 식각으로 게이트 금속층(120)을 식각한 후에, 건식 식각으로 게이트 절연막(140)을 식각하는 방법으로 이루어질 수 있다. 건식 식각은 높은 에너지를 갖는 식각으로, 식각 과정에서 유기 물질의 손상을 유발할 수 있으나, 본 단계 이전에 유기 물질이 형성되지 않았기 때문에 손상의 염려가 없다. The gate metal layer 120 and the gate insulating layer 140 may be etched by first etching the gate metal layer 120 by wet etching and then etching the gate insulating layer 140 by dry etching. Dry etching is etching with high energy and may cause damage to the organic material during the etching process, but since the organic material is not formed before this step, there is no concern about damage.

상기 제1 포토 레지스트 패턴(400)의 높이를 낮춰, 제2 포토 레지스트 패턴(500)을 형성하는 과정은, 애싱(ashing) 방법으로 수행될 수 있고, 도 6에서의 제2 부분(420)을 완전히 제거하고, 제1 부분(410)의 일부만을 남겨 도 7과 같은 제2 포토 레지스트 패턴(500)을 형성하게 된다. 제1 부분(410)과 제2 부분(420)의 높이 차이에 의해, 제2 부분(420)이 완전히 제거되는 동안 제1 부분(410)의 일부가 남아 제2 포토 레지스트 패턴(500)이 된다. The process of forming the second photoresist pattern 500 by lowering the height of the first photoresist pattern 400 may be performed by an ashing method, and the second portion 420 in FIG. The second photoresist pattern 500 shown in FIG. 7 is formed by completely removing the first portion 410 and leaving only a part of the first portion 410 . Due to the height difference between the first portion 410 and the second portion 420, while the second portion 420 is completely removed, a portion of the first portion 410 remains to form the second photoresist pattern 500. .

다음, 도 8을 참고하면, 제2 포토 레지스트 패턴(500)을 이용하여 게이트 금속층(120)을 제거하여 게이트선 및 게이트 전극(124)을 형성하고, 제2 포토 레지스트 패턴(500)을 제거한다. Next, referring to FIG. 8 , the gate metal layer 120 is removed using the second photoresist pattern 500 to form the gate line and the gate electrode 124, and the second photoresist pattern 500 is removed. .

다음, 도 9에 도시된 바와 같이, 컬러 필터 물질을 도포하고 패터닝하여 컬러 필터(230)를 형성한다. 컬러 필터(230)는 앞서 형성된 제1 접촉구멍(184a), 제2 접촉구멍(185a) 및 제3 접촉구멍(186a)과 중첩되지 않도록 패터닝될 수 있다. 그러나 실시예에 따라 컬러 필터(230) 형성 공정은 생략될 수도 있다. Next, as shown in FIG. 9 , a color filter material is applied and patterned to form a color filter 230 . The color filter 230 may be patterned so as not to overlap the previously formed first contact hole 184a, second contact hole 185a, and third contact hole 186a. However, the process of forming the color filter 230 may be omitted according to embodiments.

다음, 도 10에 도시된 바와 같이, 유기막(180)을 도포한 후 패터닝하여, 제1 내지 제3 접촉구멍(184a, 185a, 186a)과 중첩하는 제4 내지 제6 접촉구멍(184b, 185b, 186b)을 형성한다. 즉, 유기막에는 제1 접촉구멍(184a)과 중첩하는 제4 접촉구멍(184b), 제2 접촉구멍(185a)과 중첩하는 제5 접촉구멍(185b), 제3 접촉구멍(186a)과 중첩하는 제6 접촉구멍(186b)이 형성된다.Next, as shown in FIG. 10 , the organic film 180 is applied and then patterned to form fourth to sixth contact holes 184b and 185b overlapping the first to third contact holes 184a, 185a, and 186a. , 186b). That is, in the organic layer, the fourth contact hole 184b overlaps the first contact hole 184a, the fifth contact hole 185b overlaps the second contact hole 185a, and the third contact hole 186a overlaps. A sixth contact hole 186b is formed.

다음, 도 11을 참고하면 유기막(180)위에 전극 물질을 증착하고, 그 위에 감광성 물질을 적층한 후, 제3 마스크를 이용하여 사진 식각하여 연결 전극(197) 및 화소 전극(191)을 형성한다. Next, referring to FIG. 11 , an electrode material is deposited on the organic layer 180, a photosensitive material is laminated thereon, and a connection electrode 197 and a pixel electrode 191 are formed by photo-etching using a third mask. do.

연결 전극(197)은 제1 접촉구멍(184a) 및 제4 접촉구멍(184b)을 통해 데이터선(171)과 접촉하고, 제2 접촉구멍(185a) 및 제5 접촉구멍(185b)을 통해 소스 전극(173)과 접촉한다. 또한 화소 전극(191)은 제3 접촉구멍(186a) 및 제6 접촉구멍(186b)을 통해 드레인 전극(175)과 접촉한다.The connection electrode 197 contacts the data line 171 through the first contact hole 184a and the fourth contact hole 184b, and contacts the source through the second contact hole 185a and the fifth contact hole 185b. It contacts the electrode 173. Also, the pixel electrode 191 contacts the drain electrode 175 through the third contact hole 186a and the sixth contact hole 186b.

다음 도 12를 참고하면 유기막(180), 연결 전극(197) 및 화소 전극(191) 위에 차광 부재(220)를 형성한다. 차광 부재(220)는 제1 내지 제6 접촉구멍(184a, 185a, 186a, 184b, 185b, 186b)과 중첩될 수 있고, 기판의 넓은 표면과 수직을 이루는 방향으로 돌출된 돌출부를 가지고 이러한 돌출부는 간격재(250)를 이룬다. 이러한 간격재(250)는 박막 트랜지스터를 이용하여 표시 장치를 만들 때 상부 표시판과의 간격을 유지해 줄 수 있다. Referring to FIG. 12 , a light blocking member 220 is formed on the organic layer 180 , the connection electrode 197 , and the pixel electrode 191 . The light blocking member 220 may overlap the first to sixth contact holes 184a, 185a, 186a, 184b, 185b, and 186b, and has protrusions protruding in a direction perpendicular to the wide surface of the substrate. It forms the spacer 250. The spacer 250 may maintain a distance from the upper panel when a display device is manufactured using thin film transistors.

이상과 같이 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트 전극 및 게이트 절연막의 접촉 구멍을 동시에 형성한다. 따라서 공정에 사용되는 마스크의 수를 감소시킬 수 있다. As described above, in the manufacturing method of the thin film transistor array panel according to the present embodiment, the gate electrode and the contact hole of the gate insulating layer are simultaneously formed. Therefore, the number of masks used in the process can be reduced.

기존 공정의 경우 게이트 전극의 형성에 1매의 마스크가 사용되고, 유기막 및 게이트 절연막을 식각하여 접촉 구멍을 형성하는 공정에서 1매의 마스크가 사용되었다. 그러나 본 실시예에 따른 제조 방법은 1매의 마스크로 게이트 전극 및 접촉 구멍을 형성할 수 있다.In the case of the existing process, a single mask is used to form a gate electrode, and a single mask is used in a process of forming a contact hole by etching an organic film and a gate insulating film. However, the manufacturing method according to the present embodiment can form the gate electrode and the contact hole with a single mask.

또한 기존 공정의 경우 접촉 구멍의 형성을 위해 유기막 및 게이트 절연막을 동시에 식각하였다. 이때 게이트 절연막은 단단하기 때문에 건식 식각(dry etch)으로 식각되고, 이러한 과정에서 부드러운 유기막의 표면이 손상받는 문제점이 있었다. 도 13 및 도 14는 손상된 유기막의 표면을 나타낸 것이다. 도 13은 유기막의 평면 이미지로, 유기막 표면이 손상으로 거칠거칠함을 확인할 수 있다. 도 14는 손상된 유기막의 측면 이미지로 유기막이 평탄하지 않고 울퉁불퉁함을 확인할 수 있다. 이렇게 게이트 절연막 건식 식각시 손상된 유기막은, 표시 장치의 투과율을 저하시키고 품질을 저하시킨다. In addition, in the case of the existing process, the organic layer and the gate insulating layer are etched simultaneously to form the contact hole. At this time, since the gate insulating film is hard, it is etched by dry etching, and in this process, the surface of the soft organic film is damaged. 13 and 14 show the surface of the damaged organic film. 13 is a planar image of the organic layer, and it can be confirmed that the surface of the organic layer is rough due to damage. 14 is a side image of a damaged organic film, and it can be seen that the organic film is not flat but bumpy. The organic layer damaged during dry etching of the gate insulating layer reduces transmittance and quality of the display device.

그러나 본 실시예에 따른 제조 방법은 게이트 절연막이 먼저 식각된 후, 유기막이 형성되기 때문에 게이트 절연막 식각시 유기막 손상이 발생하지 않는다. 따라서 투과율 및 표시 품질이 개선된 표시 장치를 제조할 수 있다.However, in the manufacturing method according to the present embodiment, since the organic layer is formed after the gate insulating layer is etched, the organic layer is not damaged when the gate insulating layer is etched. Accordingly, a display device having improved transmittance and display quality can be manufactured.

이상과 같이 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 데이터선(171)이 기판(110)과 가장 가깝게 위치하고, 산화물 반도체층(154)위에 게이트 전극(124)이 위치하는 탑 게이트(Top gate) 구조로, 제1 접촉구멍(184a) 및 제4 접촉구멍(184b), 제2 접촉구멍(185a) 및 제5 접촉구멍(185b) 및 제3 접촉구멍(186a) 및 제6 접촉구멍(186b)이 제1 방향으로 나란하게 위치하기 때문에 박막 트랜지스터 영역을 최소화 할 수 있고, 이에 따라, 개구율을 개선할 수 있다. As described above, in the thin film transistor array panel according to an embodiment of the present invention, the data line 171 is positioned closest to the substrate 110 and the top gate electrode 124 is positioned on the oxide semiconductor layer 154. ) structure, the first contact hole 184a and the fourth contact hole 184b, the second contact hole 185a and the fifth contact hole 185b, the third contact hole 186a, and the sixth contact hole 186b ) are positioned side by side in the first direction, the area of the thin film transistor can be minimized, and thus the aperture ratio can be improved.

또한 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 게이트선 및 게이트 절연막의 개구부를 1매의 마스크로 동시에 형성하기 때문에, 제조 공정에서 사용되는 마스크의 수를 줄일 수 있다. 또한, 게이트 절연막에 개구부가 형성된 후 유기막이 형성되기 때문에 게이트 절연막 개구부 형성을 위한 건식 식각 공정에서 유기막이 손상되던 문제를 해결할 수 있다. Also, since the method of manufacturing the thin film transistor array panel according to an exemplary embodiment of the present invention simultaneously forms the gate line and the opening of the gate insulating layer using a single mask, the number of masks used in the manufacturing process can be reduced. In addition, since the organic layer is formed after the opening is formed in the gate insulating layer, a problem in which the organic layer is damaged during a dry etching process for forming the opening in the gate insulating layer can be solved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also made according to the present invention. falls within the scope of the rights of

110: 기판 120: 게이트 금속층
121: 게이트선 124: 게이트 전극
140: 게이트 절연막 154: 산화물 반도체층
160: 데이터 절연막 171: 데이터선
173: 소스 전극 175: 데이터 전극
177: 광차단막 180: 유기막
197: 연결 전극 191: 화소 전극110: substrate 120: gate metal layer
121: gate line 124: gate electrode
140: gate insulating film 154: oxide semiconductor layer
160: data insulation film 171: data line
173: source electrode 175: data electrode
177: light blocking film 180: organic film
197: connection electrode 191: pixel electrode

Claims (20)

기판;
상기 기판 위에 위치하는 데이터선 및 광차단막;
상기 광차단막 위에 위치하고, 소스 전극, 드레인 전극 및 산화물 반도체층을 포함하는 박막 트랜지스터; 그리고
상기 기판 위에 위치하고, 상기 데이터선의 일부와 중첩하는 제1 접촉 구멍, 상기 소스 전극의 일부와 중첩하는 제2 접촉 구멍, 그리고 상기 드레인 전극의 일부와 중첩하는 제3 접촉 구멍을 가지는 절연막;
상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극; 및
상기 기판과 상기 화소 전극 사이에 위치하는 컬러 필터를 포함하고,
상기 컬러 필터는 상기 제1 접촉구멍, 상기 제2 접촉구멍 및 상기 제3 접촉구멍과 중첩되지 않고,
상기 제1 접촉 구멍, 상기 제2 접촉 구멍 및 상기 제3 접촉 구멍은 상기 데이터선이 뻗어있는 방향과 수직을 이루는 제1 방향으로 나란하게 위치하는 박막 트랜지스터 표시판. Board;
a data line and a light blocking film positioned on the substrate;
a thin film transistor disposed on the light blocking film and including a source electrode, a drain electrode, and an oxide semiconductor layer; and
an insulating film positioned on the substrate and having a first contact hole overlapping a portion of the data line, a second contact hole overlapping a portion of the source electrode, and a third contact hole overlapping a portion of the drain electrode;
a pixel electrode contacting the drain electrode through the third contact hole; and
A color filter disposed between the substrate and the pixel electrode;
the color filter does not overlap the first contact hole, the second contact hole, and the third contact hole;
The thin film transistor array panel of claim 1 , wherein the first contact hole, the second contact hole, and the third contact hole are positioned in parallel in a first direction perpendicular to a direction in which the data line extends. 제1항에서,
상기 소스 전극 및 드레인 전극은 상기 산화물 반도체층과 동일한 층에 위치하고,
상기 소스 전극 및 드레인 전극은 상기 산화물 반도체층을 중심으로 양쪽으로 연결되어 있는 박막 트랜지스터 표시판. In paragraph 1,
The source electrode and the drain electrode are positioned on the same layer as the oxide semiconductor layer,
The thin film transistor array panel of claim 1 , wherein the source electrode and the drain electrode are connected to both sides of the oxide semiconductor layer. 제1항에서,
상기 소스 전극 및 드레인 전극은 상기 산화물 반도체층의 물질이 환원된 물질을 포함하는 박막 트랜지스터 표시판. In paragraph 1,
The thin film transistor array panel of claim 1 , wherein the source electrode and the drain electrode include a material obtained by reducing a material of the oxide semiconductor layer. 제1항에서,
상기 제1 방향으로 뻗은 게이트선을 더 포함하고,
상기 게이트선은 상기 제1 방향과 수직한 제2 방향으로 뻗은 게이트 전극을 포함하는 박막 트랜지스터 표시판.In paragraph 1,
Further comprising a gate line extending in the first direction,
The thin film transistor array panel of claim 1 , wherein the gate line includes a gate electrode extending in a second direction perpendicular to the first direction. 제4항에서,
상기 게이트 전극은 상기 산화물 반도체층과 중첩하는 박막 트랜지스터 표시판. In paragraph 4,
The thin film transistor array panel of claim 1 , wherein the gate electrode overlaps the oxide semiconductor layer. 제1항에서,
상기 제1 접촉구멍을 통해 상기 데이터선과 접촉하고, 상기 제2 접촉구멍을 통해 상기 소스 전극과 접촉하는 연결 전극을 더 포함하는 박막 트랜지스터 표시판.In paragraph 1,
and a connection electrode contacting the data line through the first contact hole and contacting the source electrode through the second contact hole. 삭제delete 삭제delete 제1항에서,
상기 데이터선은 다중막을 포함하고,
상기 데이터선 중 상기 절연막과 접하는 최상부막은 투명 전도성 물질인 박막 트랜지스터 표시판.In paragraph 1,
The data line includes a multilayer,
An uppermost layer of the data line contacting the insulating layer is a transparent conductive material. 제6항에서,
상기 화소 전극 및 상기 연결 전극 위에 위치하는 차광부재를 더 포함하고,
상기 차광부재의 일부는 상기 기판의 표면과 수직을 이루는 방향으로 돌출되어 있는 박막 트랜지스터 표시판. In paragraph 6,
Further comprising a light blocking member positioned on the pixel electrode and the connection electrode,
A portion of the light blocking member protrudes in a direction perpendicular to the surface of the substrate. 기판 위에 데이터선을 형성하는 단계;
상기 기판 위에 소스 전극, 드레인 전극 및 산화물 반도체층을 형성하는 단계;
상기 소스 전극, 드레인 전극 및 산화물 반도체층 위에 절연막 및 금속 물질층을 도포하는 단계;
상기 금속 물질층 위에 제1 높이를 가지는 제1 부분과, 상기 제1 높이보다 낮은 제2 높이를 가지는 제2 부분을 포함하는 제1 포토 레지스트 패턴을 형성하는 단계:
상기 제1 포토 레지스트 패턴을 이용하여 상기 절연막 및 상기 금속 물질층을 식각하여, 상기 절연막에 상기 데이터선의 일부와 중첩하는 제1 접촉 구멍, 상기 소스 전극의 일부와 중첩하는 제2 접촉 구멍, 및 상기 드레인 전극의 일부와 중첩하는 제3 접촉 구멍을 형성하는 단계;
상기 제1 포토 레지스트 패턴의 일부를 제거하여, 제2 포토 레지스트 패턴을 형성하는 단계; 그리고,
상기 제2 포토 레지스트 패턴을 식각 마스크로 이용하여, 상기 금속 물질층을 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법. forming a data line on a substrate;
forming a source electrode, a drain electrode and an oxide semiconductor layer on the substrate;
coating an insulating film and a metal material layer on the source electrode, the drain electrode, and the oxide semiconductor layer;
Forming a first photoresist pattern including a first portion having a first height and a second portion having a second height lower than the first height on the metal material layer;
The insulating film and the metal material layer are etched using the first photoresist pattern to form a first contact hole overlapping a part of the data line in the insulating film, a second contact hole overlapping a part of the source electrode, and the forming a third contact hole overlapping a portion of the drain electrode;
forming a second photoresist pattern by removing a portion of the first photoresist pattern; and,
and etching the metal material layer using the second photoresist pattern as an etching mask. 제11항에서,
상기 기판 위에 데이터선을 형성하는 단계에서,
상기 데이터선과 동일한 층에 위치하는 광차단막을 동시에 형성하고,
상기 광차단막은 상기 소스 전극, 상기 드레인 전극 및 상기 산화물 반도체층 아래에 위치하는 박막 트랜지스터 표시판의 제조 방법. In paragraph 11,
In the step of forming a data line on the substrate,
simultaneously forming a light blocking film positioned on the same layer as the data line;
The light blocking film is positioned under the source electrode, the drain electrode, and the oxide semiconductor layer. 제11항에서,
상기 금속 물질층을 식각하는 단계에서,
상기 데이터선이 뻗어있는 방향과 수직을 이루는 제1 방향으로 뻗은 게이트선 및 상기 제1 방향과 수직한 제2 방향으로 뻗으며 상기 게이트선으로부터 확장되어 있는 게이트 전극이 함께 형성되는 박막 트랜지스터 표시판의 제조 방법.In paragraph 11,
In the step of etching the metal material layer,
Fabrication of a thin film transistor array panel including a gate line extending in a first direction perpendicular to the direction in which the data line extends and a gate electrode extending in a second direction perpendicular to the first direction and extending from the gate line method. 제11항에서,
상기 절연막에 상기 데이터선의 일부와 중첩하는 제1 접촉 구멍, 상기 소스 전극의 일부와 중첩하는 제2 접촉 구멍, 및 상기 드레인 전극의 일부와 중첩하는 제3 접촉 구멍을 형성하는 단계에서,
상기 절연막은 건식 식각법으로 식각되는 박막 트랜지스터 표시판의 제조 방법.In paragraph 11,
In the step of forming a first contact hole overlapping a part of the data line, a second contact hole overlapping a part of the source electrode, and a third contact hole overlapping a part of the drain electrode in the insulating film,
The method of manufacturing a thin film transistor array panel in which the insulating film is etched by a dry etching method. 제11항에서,
상기 금속 물질층을 식각하는 단계 이후,
유기막을 적층하는 단계:
상기 유기막을 패터닝하여 상기 절연막의 상기 제1 접촉구멍, 상기 제2 접촉구멍, 그리고 상기 제3 접촉구멍과 중첩하는 접촉구멍들을 상기 유기막에 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.In paragraph 11,
After etching the metal material layer,
Laminating the organic film:
and patterning the organic layer to form contact holes in the organic layer overlapping the first contact hole, the second contact hole, and the third contact hole of the insulating layer. 제11항에서,
상기 제1 접촉구멍을 통해 상기 데이터선과 접촉하고, 상기 제2 접촉구멍을 통해 상기 소스 전극과 접촉하는 연결 전극을 형성하는 단계; 및
상기 제3 접촉 구멍을 통해 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.In paragraph 11,
forming a connection electrode contacting the data line through the first contact hole and contacting the source electrode through the second contact hole; and
The method of manufacturing the thin film transistor array panel further comprising forming a pixel electrode contacting the drain electrode through the third contact hole. 제11항에서,
상기 소스 전극 및 드레인 전극은 상기 산화물 반도체층과 동일한 층에 위치하고, 상기 산화물 반도체층을 중심으로 양쪽으로 연결되어 있고,
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체층의 물질이 환원된 물질을 포함하는 박막 트랜지스터 표시판의 제조 방법. In paragraph 11,
The source electrode and the drain electrode are located on the same layer as the oxide semiconductor layer and connected to both sides of the oxide semiconductor layer,
The method of claim 1 , wherein the source electrode and the drain electrode include a material obtained by reducing a material of the oxide semiconductor layer. 제11항에서,
상기 제1 접촉구멍, 상기 제2 접촉구멍 및 상기 제3 접촉구멍과 중첩하는 차광 부재를 형성하는 단계를 더 포함하고,
상기 차광 부재의 일부는 상기 기판의 표면과 수직을 이루는 방향으로 돌출되어 있는 박막 트랜지스터 표시판의 제조 방법.In paragraph 11,
forming a light blocking member overlapping the first contact hole, the second contact hole, and the third contact hole;
A part of the light blocking member protrudes in a direction perpendicular to the surface of the substrate. 제11항에서,
상기 제1 접촉 구멍, 상기 제2 접촉 구멍 및 상기 제3 접촉 구멍은 상기 데이터선이 뻗어있는 방향과 수직을 이루는 제1 방향으로 나란하게 위치하도록 형성되는 박막 트랜지스터 표시판의 제조 방법.In paragraph 11,
The method of claim 1 , wherein the first contact hole, the second contact hole, and the third contact hole are positioned in parallel in a first direction perpendicular to a direction in which the data line extends. 제11항에서,
상기 데이터선은 다중막을 포함하도록 형성되고, 상기 데이터선 중 상기 절연막과 접촉하는 최상부막은 투명 전도성 물질로 형성되는 박막 트랜지스터 표시판의 제조 방법.
In paragraph 11,
The method of claim 1 , wherein the data line is formed to include multiple layers, and an uppermost layer of the data line contacting the insulating layer is formed of a transparent conductive material.
KR1020160037930A 2016-03-29 2016-03-29 Thin film transistor and manufactoring method of the same KR102520574B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160037930A KR102520574B1 (en) 2016-03-29 2016-03-29 Thin film transistor and manufactoring method of the same
US15/454,344 US10103177B2 (en) 2016-03-29 2017-03-09 Thin film transistor array panel and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160037930A KR102520574B1 (en) 2016-03-29 2016-03-29 Thin film transistor and manufactoring method of the same

Publications (2)

Publication Number Publication Date
KR20170113938A KR20170113938A (en) 2017-10-13
KR102520574B1 true KR102520574B1 (en) 2023-04-11

Family

ID=59961923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160037930A KR102520574B1 (en) 2016-03-29 2016-03-29 Thin film transistor and manufactoring method of the same

Country Status (2)

Country Link
US (1) US10103177B2 (en)
KR (1) KR102520574B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638054B (en) * 2018-12-18 2020-11-24 武汉华星光电半导体显示技术有限公司 Display panel and manufacturing method
KR20200110573A (en) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 Display device
CN117116147A (en) * 2019-11-04 2023-11-24 群创光电股份有限公司 electronic device
CN111739897B (en) * 2020-07-14 2022-07-12 武汉华星光电技术有限公司 Array substrate and manufacturing method thereof
JP2022070073A (en) * 2020-10-26 2022-05-12 株式会社ジャパンディスプレイ Semiconductor substrate and display device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070036979A (en) 2005-09-30 2007-04-04 주식회사 하이닉스반도체 Method for forming landing plug of semiconductor
KR101151799B1 (en) 2005-11-09 2012-06-01 엘지디스플레이 주식회사 An array substrate of LCD and Method of fabricating of the same
KR101261605B1 (en) * 2006-07-12 2013-05-06 삼성디스플레이 주식회사 Thin film transistor array panel and method for manufacturing the same
KR20090024383A (en) * 2007-09-04 2009-03-09 삼성전자주식회사 Thin film trnasistor display substrate, method of manufacturing the same and display apparatus having the same
KR20100028367A (en) 2008-09-04 2010-03-12 삼성전자주식회사 Thin film transistor array panel and method for manufacturing the same
KR101518318B1 (en) * 2008-12-10 2015-05-07 삼성디스플레이 주식회사 Thin film transistor array panel and method for manufacturing the same
KR101287478B1 (en) 2009-06-02 2013-07-19 엘지디스플레이 주식회사 Display device having oxide thin film transistor and method of fabricating thereof
KR101953215B1 (en) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 Etchant composition, metal wiring and method of manufacturing a display substrate

Also Published As

Publication number Publication date
US10103177B2 (en) 2018-10-16
KR20170113938A (en) 2017-10-13
US20170287945A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
KR102520574B1 (en) Thin film transistor and manufactoring method of the same
US10032803B2 (en) Thin film transistor array panel and method for manufacturing the same
US9368523B2 (en) Semiconductor device, method for manufacturing semiconductor device, and display device
KR20080109998A (en) Thin film transistor array panel and manufacturing method thereof
CN104851888B (en) Thin film transistor array panel
KR102305495B1 (en) Thin film transistor substrate and method of manufacturing the same
KR102169684B1 (en) Thin film transistor array panel and method for manufacturing the same
US8901565B2 (en) Thin film transistor comprising pixel electrode
US10741586B2 (en) Transistor array panel and manufacturing method thereof
US9281322B2 (en) Thin film transistor array panel and method for manufacturing the same
KR102410426B1 (en) Organic light emitting display device and method of manufacturing the same
TW201611298A (en) Double thin film transistor and method of manufacturing the same
TWI691089B (en) Thin film transistor, method for manufacturing the same and display device comprising the same
KR102494732B1 (en) Thin film transistor array panel and method for manufacturing the same
KR101428940B1 (en) Display device and manufacturing method of the same
KR20170126535A (en) Thin film transistor array panel
CN108336092A (en) Transistor display panel and manufacturing method thereof
KR20160128518A (en) Display device and manufacturing method thereof
KR102285754B1 (en) Thin film transistor array substrate and method of manufacturing the same
KR20130066247A (en) Thin film transistor display panel and manufacturing method thereof
KR101330376B1 (en) Oxide Thin Film Transistor and Method for fabricating Organic Light Emitting Display Device using the same
KR101996969B1 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US20200105627A1 (en) Thin Film Transistor, Display Substrate and Repairing and Manufacturing Methods Thereof, and Display Device
KR20160100035A (en) Thin film transistor array substrate and manufacturing method of the same
KR20150061256A (en) Display substrate comprising pixel tft and driving tft and preparation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant