KR102515465B1

KR102515465B1 - Control method of realizating led illuminated image

Info

Publication number: KR102515465B1
Application number: KR1020210009557A
Authority: KR
Inventors: 이동옥
Original assignee: 주식회사 엔토스
Priority date: 2021-01-22
Filing date: 2021-01-22
Publication date: 2023-03-30
Also published as: KR20220106896A

Abstract

본 발명은 LED 조명 연출 시스템 및 LED 조명 연출 제어 방법에 관한 것이다. 본 발명의 일실시예에 따른 LED 조명 연출 제어 방법은 (A) 단말기에서 맵핑 어플리케이션을 통해 pick map 메모리와 out map 메모리의 설정을 수행하는 단계; (B) 상기 단말기의 VSYNC 신호에 따라 피커 로직을 초기화하는 단계; 및 (C) 상기 단말기가 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 상기 픽셀을 캡쳐(capture)하여 처리하는 단계;를 포함하는 것을 특징으로 한다. 이에 의하여, LED 조명기기 각각에 대한 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 실시간으로 캡쳐하여 해당하는 LED 조명기기 각각으로 동기화를 갖고 전달하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있고, 조명 연출 처리기가 로직 블럭 사이 또는 내부 메모리와의 연결에서 입출력 라인을 제한없이 추가할 수 있는 FPGA 칩의 형태를 가지므로 메모리를 적게 사용하고 저비용의 입출력 라인을 많이 사용하면서 동시에 여러 기능을 수행하여 동작 속도의 향상을 얻을 수 있으며, 피커 로직 0과 피커 로직 1을 중심으로 PCLK와 동일한 클럭을 입력하여 연출 제어하기 때문에, 두 개의 클럭 주파수 차이에서 발생하는 동기화 문제도 발생시키지 않고 처리할 수 있다.The present invention relates to an LED light directing system and an LED light directing control method. An LED lighting directing control method according to an embodiment of the present invention includes the steps of (A) setting a pick map memory and an out map memory through a mapping application in a terminal; (B) initializing a picker logic according to the VSYNC signal of the terminal; and (C) dividing the display image into pixels by the terminal, and capturing and processing the pixels. In this way, the display image for each LED lighting device is divided into pixel units, each pixel is captured in real time and transmitted with synchronization to each corresponding LED lighting device, and lighting production is easily controlled in various forms. Since the lighting directing processor takes the form of an FPGA chip that can add input/output lines between logic blocks or in connection with internal memory without limitation, it uses less memory and uses a lot of low-cost input/output lines while simultaneously performing multiple functions. operation speed can be improved by performing can

Description

How to control LED lighting production {CONTROL METHOD OF REALIZATING LED ILLUMINATED IMAGE}

본 발명은 LED 조명 연출 제어 방법에 관한 것으로, 특히 다양한 LED 조명기구를 다양한 형태로 연출제어하는 LED 조명 연출 제어 방법에 관한 것이다.The present invention relates to a directing control method for LED lighting, and more particularly, to a method for directing and controlling various LED lighting fixtures in various forms.

LED(Light Emitting Diode: 이하, LED라고 함)란 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜 신호를 보내고 받는데 사용되는 반도체의 일종으로 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용된다. LED (Light Emitting Diode: hereinafter referred to as LED) is a type of semiconductor used to send and receive signals by converting electricity into infrared rays or light using the characteristics of compound semiconductors. Used for equipment, etc.

이와 같은 LED가 최근에는 광고 수단 또는 조명 수단으로 각광을 받고 있고 특히, 최근에 LED를 이용하여 교량, 건물 등의 목적물에 조명 수단으로 장착하여 미적 디자인을 향상시키는 점에서 주목을 받고 있다. 이에 따라, 교량, 건물 등의 목적물에 LED 조명 수단을 장착한 상태를 미리 확인할 수 있도록 조명 시뮬레이션 기법을 이용하고 있다.Recently, such LEDs have been in the limelight as advertising means or lighting means, and in particular, recently, attention has been paid to improving aesthetic design by using LEDs to mount them on objects such as bridges and buildings as lighting means. Accordingly, a lighting simulation technique is used to check in advance the state in which the LED lighting means is mounted on an object such as a bridge or a building.

종래에 자주 사용되는 조명 시뮬레이션 기법은 국내공개특허공보 제 2003-0083962호(2003년 11월 1일 공개)에 기재된 바와 같이 3차원 모델링 방법과 조명 렌더링 기술 등을 사용하여 실제 건축물 및 조형에 조명이 비춰지는 효과를 시뮬레이션하며, 3차원 모델링의 시뮬레이션은 현실감이 뛰어나고 실제 조명 모델의 연출과 매우 비슷하게 동작하는 장점이 있다.A lighting simulation technique often used in the prior art is a method in which lighting is applied to actual buildings and moldings using a 3D modeling method and lighting rendering technology, as described in Korean Patent Publication No. 2003-0083962 (published on November 1, 2003). It simulates the effect of being illuminated, and the simulation of 3D modeling has the advantage of being highly realistic and operating very similarly to the directing of the actual lighting model.

이러한 종래의 조명 시뮬레이션 기술을 이용하여 LED 조명을 연출하는 미디어 파사드(Media-Facade)는 건물 외벽 등에 장착된 다수의 LED 조명장치를 상호간에 결합, 체결하여 빛으로 표현한다.Media-Facade, which directs LED lighting using such a conventional lighting simulation technology, expresses light by coupling and fastening a plurality of LED lighting devices mounted on the outer wall of a building to each other.

그러나, 이러한 미디어 파사드와 같은 LED 조명 연출방식은 픽셀이 입력되기전에 각 픽셀에 대한 조명 제어 정보를 처리해야 한다. 이때, 픽셀은 PCLK와 함께 입력되기 때문에, LED 조명 연출방식은 분산된 LED 조명장치에 대한 캡처 기능을 유지하면서 연속된 픽셀을 캡처하려면, 각각의 PCLK가 입력되는 시간 사이에 조명제어정보를 읽어오고 픽셀을 캡처해서 조명을 제어하는 동작이 동시에 수행되어야 한다.However, an LED lighting directing method such as a media facade needs to process lighting control information for each pixel before pixels are input. At this time, since the pixels are input together with the PCLK, the LED lighting directing method reads the lighting control information between the times each PCLK is input to capture continuous pixels while maintaining the capture function for the distributed LED lighting device. The operation of capturing the pixels and controlling the lighting must be performed simultaneously.

이렇게 조명제어정보를 읽고, 각 픽셀을 캡처해서 조명을 제어하는 동작은 최소한 두개의 클럭이 필요하다.Reading the light control information, capturing each pixel, and controlling the light requires at least two clocks.

따라서, 종래의 LED 조명 연출방식은 분산된 LED 조명장치에 대한 캡처 기능을 유지하면서 연속된 픽셀을 캡처하기 위해, PCLK 보다 최소 두배 빠른 주파수의 클럭이 필요하다. 즉, PCLK 보다 두배 빠른 오실레이터 또는 PLL 등의 클럭 체배기(Multiplier) 등이 추가되어야 한다.Therefore, in the conventional LED lighting directing method, a clock having a frequency at least twice as fast as that of PCLK is required in order to capture consecutive pixels while maintaining the capturing function of the distributed LED lighting device. That is, an oscillator twice as fast as PCLK or a clock multiplier such as PLL should be added.

특히, PCLK 이외의 별도의 오실레이터를 사용할 경우, 두 클럭사이의 속도 동기화의 문제가 추가적으로 발생해 더 높은 주파수의 오실레이터를 사용하거나, 또는 PLL(Phase Locked Loop)을 사용하는 경우에는 클럭 동기화가 또 추가로 필요하게 되어 다양한 형태로 연출제어하는데 어려움이 있다.In particular, if a separate oscillator other than PCLK is used, the problem of speed synchronization between two clocks additionally occurs, so if a higher frequency oscillator is used or if a PLL (Phase Locked Loop) is used, clock synchronization is additionally required. Therefore, it is difficult to direct and control in various forms.

공개특허공보 제10-2003-0083962호Publication No. 10-2003-0083962

본 발명은 상기 문제점을 해소하기 위하여 안출된 것으로, 본 발명의 목적은 분산된 다양한 LED 조명기구에 대해 동기화를 갖고 다양한 형태로 연출제어하는 LED 조명 연출 시스템을 제공하는 데 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide an LED lighting directing system that synchronizes and controls various types of distributed LED lighting fixtures.

본 발명의 다른 목적은 분산된 다양한 LED 조명기구에 대해 동기화를 갖고 다양한 형태로 연출제어하는 LED 조명 연출 제어 방법을 제공하는 데 있다.Another object of the present invention is to provide a method for controlling production and control of LED lighting in various forms with synchronization for a variety of distributed LED lighting fixtures.

본 발명의 일실시예에 따른 LED 조명 연출 시스템은 정보를 입력하기 위한 단말기(100); 및 상기 단말기(100)로부터 전달된 LED 조명 연출 정보를 처리하여 다수의 LED 조명기기(310,320)로 전송하는 조명 연출 처리기(200);를 포함한다. An LED lighting directing system according to an embodiment of the present invention includes a terminal 100 for inputting information; and a lighting directing processor 200 that processes the LED light directing information transmitted from the terminal 100 and transmits it to a plurality of LED lighting devices 310 and 320 .

본 발명의 일실시예에 따른 LED 조명 연출 시스템에서 상기 조명 연출 처리기(200)는 상기 단말기(100)를 통해 입력된 정보를 전달받아 처리하는 하나의 입력(input) 로직부(210); 및 상기 입력 로직부(210)로부터 수신한 정보에 따라 상기 LED 조명기기(310,320) 각각에 정보를 전달하는 하나의 출력(output) 로직부(220);를 포함하는 것을 특징으로 한다. In the LED light directing system according to an embodiment of the present invention, the light directing processor 200 includes an input logic unit 210 that receives and processes information input through the terminal 100; and one output logic unit 220 for transferring information to each of the LED lighting devices 310 and 320 according to information received from the input logic unit 210.

본 발명의 일실시예에 따른 LED 조명 연출 시스템에서 상기 입력 로직부(210)는 두 개의 피커 로직(212,213); 상기 피커 로직(212,213)에 각각 연결된 pick map 메모리(214,217); 상기 피커 로직(212,213)에 각각 연결된 out map 메모리(215,216); 상기 피커 로직(212,213) 사이에 연결된 하나의 MUX(218); 및 일측에 상기 pick map 메모리(214,217)와 out map 메모리(215,216)에 연결되고 타측으로 상기 단말기(100)에 연결된 하나의 DEMUX(211);를 포함하는 것을 특징으로 한다. In the LED lighting directing system according to an embodiment of the present invention, the input logic unit 210 includes two picker logics 212 and 213; pick map memories 214 and 217 respectively connected to the picker logics 212 and 213; out map memories 215 and 216 respectively connected to the picker logics 212 and 213; one MUX 218 connected between the picker logics 212 and 213; and one DEMUX 211 connected to the pick map memories 214 and 217 and the out map memories 215 and 216 on one side and connected to the terminal 100 on the other side.

본 발명의 일실시예에 따른 LED 조명 연출 시스템에서 상기 출력 로직부(220)는 하나의 입력 DEMUX(221); 상기 입력 DEMUX(221)에 연결된 다수의 capture 메모리(222-0,...,222-N); 및 상기 capture 메모리(222-0,...222-N) 각각에 연결된 출력 프로토콜 로직(223-0,...,223-N);를 포함하고, 상기 capture 메모리(222-0,...222-N)는 출력 포트 개수에 대응하여 구비되는 것을 특징으로 한다. In the LED lighting directing system according to an embodiment of the present invention, the output logic unit 220 includes one input DEMUX 221; a plurality of capture memories 222-0, ..., 222-N connected to the input DEMUX 221; and an output protocol logic (223-0, ..., 223-N) connected to each of the capture memories (222-0, ... 222-N), and the capture memories (222-0, ..., 222-N). .222-N) is characterized in that it is provided corresponding to the number of output ports.

또는, 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 (A) 단말기(100)에서 맵핑 어플리케이션을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)의 설정을 수행하는 단계; (B) 상기 단말기(100)의 VSYNC 신호에 따라 피커 로직(212,213)을 초기화하는 단계; 및 (C) 상기 단말기(100)가 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 상기 픽셀을 캡쳐(capture)하여 처리하는 단계;를 포함한다. Alternatively, a method for controlling LED lighting production according to another embodiment of the present invention includes: (A) setting pick map memories 214 and 217 and out map memories 215 and 216 through a mapping application in the terminal 100; (B) initializing the picker logics 212 and 213 according to the VSYNC signal of the terminal 100; and (C) the terminal 100 classifying the display image into pixels and capturing and processing the pixels.

본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (A) 단계는 (A-1) 상기 단말기(100)가 첫번째 SPI data를 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 0 위치에 저장하는 단계; (A-2) 상기 단말기(100)가 두번째 SPI data를 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 0 위치에 저장하는 단계; (A-3) 상기 단말기(100)가 세번째 SPI data를 상기 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 1 위치에 저장하는 단계; 및 (A-4) 상기 단말기(100)가 네번째 SPI data를 상기 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 1 위치에 저장하는 단계;를 포함하는 것을 특징으로 한다. In the LED lighting directing control method according to another embodiment of the present invention, step (A) includes (A-1) the terminal 100 transfers the first SPI data to Pick map memory 0 (214) and Out map memory 0 (215). storing in address 0 of; (A-2) the terminal 100 storing the second SPI data at address 0 of Pick map memory 1 (217) and Out map memory 1 (216); (A-3) the terminal 100 storing the third SPI data at address 1 of the pick map memory 0 (214) and the out map memory 0 (215); and (A-4) storing, by the terminal 100, the fourth SPI data at address 1 of the Pick map memory 1 (217) and the Out map memory 1 (216).

본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (B) 단계는 (B-1) 상기 단말기(100)가 상기 VSYNC 신호를 피커로직0(212)과 피커로직1(213)에 동시에 입력하는 단계; (B-2) 상기 피커로직 0(212)은 Pick map 메모리 0(214)의 address 0 데이터 읽기를 요청하고, 상기 피커로직 1(213)은 Pick map 메모리 1(217)의 address 0 데이터 읽기를 요청하는 단계; (B-3) 상기 피커로직 0(212)은 Out map 메모리 0(215)의 address 0 에 있는 데이터 읽기를 요청하고, 상기 피커로직 1(213)은 Out map 메모리 1(216)의 address 0 에 있는 데이터 읽기를 요청하는 단계; (B-4) 상기 Pick map 메모리 0(214)은 상기 Out map 메모리 0(215)의 address 0 에 있는 데이터를 수신하고, 상기 피커로직 0(212)은 상기 Pick map 메모리 0(214)의 address 0 에 있는 데이터를 수신하는 단계; 및 (B-5) 상기 Pick map 메모리 1(217)은 상기 Out map 메모리 1(216)의 address 0 에 있는 데이터를 수신하고, 상기 피커로직 1(213)은 상기 Pick map 메모리 1(214)의 address 0 에 있는 데이터를 수신하는 단계;를 포함하는 것을 특징으로 한다. In the LED lighting directing control method according to another embodiment of the present invention, step (B) includes (B-1) the terminal 100 simultaneously sends the VSYNC signal to Picker Logic 0 (212) and Picker Logic 1 (213). input; (B-2) The picker logic 0 (212) requests reading address 0 data of pick map memory 0 (214), and the picker logic 1 (213) requests reading address 0 data of pick map memory 1 (217). making a request; (B-3) The picker logic 0 (212) requests data reading at address 0 of the out map memory 0 (215), and the picker logic 1 (213) requests reading of the data at address 0 of the out map memory 1 (216). Requesting to read existing data; (B-4) The pick map memory 0 (214) receives data at address 0 of the out map memory 0 (215), and the picker logic 0 (212) receives the address of the pick map memory 0 (214). receiving data at zero; and (B-5) the pick map memory 1 (217) receives data at address 0 of the out map memory 1 (216), and the picker logic 1 (213) receives data from the pick map memory 1 (214). Receiving data at address 0; characterized in that it includes.

본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (C) 단계는 (C-1) 상기 단말기(100)가 PCLK 값과 상기 픽셀의 데이터를 연속적으로 피커로직 0(212)과 피커로직 1(213)로 전송하는 단계; (C-2) 상기 피커 로직 0(212)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N번째 픽셀 데이터를 캡처하고, MUX(218)로 상기 N번째 픽셀 데이터를 전송하는 단계; (C-3) 상기 피커 로직 0(212)은 캡처해야 할 N번째 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 데이터의 읽기를 요청하는 단계; (C-4) 상기 피커 로직 1(213)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+1번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+1번째 픽셀 데이터를 전송하는 단계; (C-5) 상기 피커 로직 0(212)이 상기 Pick map 메모리 0(214)과 상기 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신하는 단계; (C-6) 상기 피커 로직 1(213)은 캡처해야 할 N+1번째 PCLK를 수신하면서 동시에 상기 Pick map 메모리 1(217)과 상기 Out map 메모리 1(216)에 데이터의 읽기를 요청하는 단계; (C-7) 상기 피커 로직 0(212)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+2번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+2번째 픽셀 데이터를 전송하는 단계; (C-8) 상기 피커 로직 1(213)이 상기 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신하는 단계; (C-9) 상기 피커 로직 0(212)은 캡처해야 할 N+2번째 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 데이터의 읽기를 요청하는 단계; 및 (C-10) 상기 피커 로직 1(213)이 상기 단말기(100)로부터 상기 픽셀의 데이터 중 N+3번째 픽셀 데이터를 캡처하고, 상기 MUX(218)로 상기 N+3번째 픽셀 데이터를 전송하는 단계;를 포함하는 것을 특징으로 한다. In the LED lighting directing control method according to another embodiment of the present invention, in the step (C), the terminal 100 continuously transmits the PCLK value and the pixel data to the picker logic 0 (212) and the picker logic sending to 1 (213); (C-2) the picker logic 0 (212) capturing N-th pixel data among the pixel data from the terminal 100 and transmitting the N-th pixel data to the MUX 218; (C-3) the picker logic 0 (212) receiving the Nth PCLK to be captured and simultaneously requesting read data from the pick map memory 0 (214) and the out map memory 0 (215); (C-4) The picker logic 1 (213) captures the N+1 th pixel data among the pixel data from the terminal 100 and transmits the N+1 th pixel data to the MUX 218 step; (C-5) receiving, by the picker logic 0 (212), read-requested data from the pick map memory 0 (214) and the out map memory 0 (215); (C-6) The picker logic 1 (213) requests reading of data from the pick map memory 1 (217) and the out map memory 1 (216) while receiving the N+1th PCLK to be captured. ; (C-7) The picker logic 0 (212) captures N+2 th pixel data among the pixel data from the terminal 100 and transmits the N+2 th pixel data to the MUX 218 step; (C-8) receiving, by the picker logic 1 (213), read-requested data from the Pick map memory 1 (217) and the Out map memory 1 (216); (C-9) the picker logic 0 (212) receiving the N+2th PCLK to be captured and simultaneously requesting read data from the pick map memory 0 (214) and the out map memory 0 (215); and (C-10) the picker logic 1 (213) captures N+3 pixel data among the pixel data from the terminal 100 and transmits the N+3 pixel data to the MUX 218. It is characterized in that it includes; the step of doing.

본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에서 상기 (C-1) 단계부터 (C-10) 단계는 상기 단말기(100)로부터 새로운 VSYNC 신호가 입력될 때까지 반복 수행되는 것을 특징으로 한다.In the LED lighting directing control method according to another embodiment of the present invention, steps (C-1) to (C-10) are repeatedly performed until a new VSYNC signal is input from the terminal 100. .

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.Features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to this, the terms or words used in this specification and claims should not be interpreted in a conventional, dictionary sense, and the inventor properly defines the concept of the term in order to explain his/her invention in the best way. Based on the principle that it can be done, it should be interpreted as meaning and concept consistent with the technical spirit of the present invention.

본 발명의 일실시예에 따른 LED 조명 연출 시스템은 LED 조명기기 각각에 대한 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 실시간으로 캡쳐하여 해당하는 LED 조명기기 각각으로 동기화를 갖고 전달하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있는 효과가 있다. The LED lighting directing system according to an embodiment of the present invention divides the display image for each LED lighting device into pixel units, captures each pixel in real time, and transmits it with synchronization to each corresponding LED lighting device. , there is an effect of easily controlling the lighting production in various forms.

본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 조명 연출 처리기가 로직 블럭 사이 또는 내부 메모리와의 연결에서 입출력 라인을 제한없이 추가할 수 있는 FPGA 칩의 형태를 가지므로, 메모리를 적게 사용하고, 저비용의 입출력 라인을 많이 사용하면서 동시에 여러 기능을 수행하여 동작 속도의 향상을 얻을 수 있는 효과가 있다. In the LED lighting directing control method according to another embodiment of the present invention, since the lighting directing processor has the form of an FPGA chip that can add input and output lines between logic blocks or in connection with internal memory without limitation, it uses less memory. , there is an effect of improving the operation speed by performing various functions at the same time while using a lot of low-cost input/output lines.

본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 피커 로직 0과 피커 로직 1을 중심으로 PCLK와 동일한 클럭을 입력하여 연출 제어하기 때문에, 두 개의 클럭 주파수 차이에서 발생하는 동기화 문제도 발생시키지 않고 처리할 수 있는 효과가 있다.Since the method for controlling LED light production according to another embodiment of the present invention controls the production by inputting the same clock as the PCLK centering on the picker logic 0 and the picker logic 1, there is no synchronization problem caused by the difference between the two clock frequencies. There are effects that can be dealt with.

도 1은 본 발명의 일실시예에 따른 LED 조명 연출 시스템의 구성도이며,
도 2는 도 1에 도시된 조명 연출 처리기의 구성도이며,
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 설명하기 위한 흐름도이며,
도 4는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에 의한 픽셀 처리과정의 예시도이며,
도 5는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 SPI 예시도이며,
도 6은 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 PCLK 예시도이다.1 is a configuration diagram of an LED lighting directing system according to an embodiment of the present invention,
2 is a configuration diagram of the lighting directing processor shown in FIG. 1;
3A to 3C are flowcharts for explaining a method for controlling LED light directing according to another embodiment of the present invention,
4 is an exemplary view of a pixel processing process by a method for controlling LED light directing according to another embodiment of the present invention;
5 is an exemplary SPI diagram for a method for controlling LED light directing according to another embodiment of the present invention;
6 is an exemplary PCLK diagram for a method for controlling LED lighting production according to another embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.Objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments taken in conjunction with the accompanying drawings. In adding reference numerals to components of each drawing in this specification, it should be noted that the same components have the same numbers as much as possible, even if they are displayed on different drawings. Also, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are only used for the purpose of distinguishing one component from another. In addition, in describing the present invention, if it is determined that a detailed description of related known technologies may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 도 1은 본 발명의 일실시예에 따른 LED 조명 연출 시스템의 구성도이고, 도 2는 도 1에 도시된 조명 연출 처리기의 구성도이다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 is a configuration diagram of an LED lighting directing system according to an embodiment of the present invention, and FIG. 2 is a configuration diagram of a lighting directing processor shown in FIG. 1 .

본 발명의 일실시예에 따른 LED 조명 연출 시스템은 정보를 입력하기 위한 단말기(100) 및 단말기(100)로부터 전달된 LED 조명 연출 정보를 처리하여 다수의 LED 조명기기(310,320)로 전송하는 조명 연출 처리기(200)를 포함한다. 이러한 본 발명의 일실시예에 따른 LED 조명 연출 시스템은 단말기(100)를 통해 입력된 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 캡쳐(capture)하여 해당하는 LED 조명기기(310,320) 각각으로 전달하며 LED 조명 연출을 제어한다. An LED light directing system according to an embodiment of the present invention processes a terminal 100 for inputting information and LED light directing information transmitted from the terminal 100 and transmits the light directing to a plurality of LED lighting devices 310 and 320. It includes a processor (200). The LED lighting directing system according to an embodiment of the present invention classifies the display image input through the terminal 100 in units of pixels, captures each pixel, and provides corresponding LED lighting devices 310 and 320. It transmits to each and controls the directing of LED lighting.

단말기(100)는 예를 들어 노트북, PDA 또는 PC 등의 입력장치를 포함하고, 유,무선 통신방식을 통해 사용자로부터 LED 조명 연출을 위한 디스플레이 영상정보, 맵핑정보 및 환경정보를 입력받을 수 있다. The terminal 100 includes an input device such as, for example, a laptop computer, PDA, or PC, and may receive display image information, mapping information, and environment information for directing LED lighting from a user through a wired or wireless communication method.

이때, 단말기(100)에 입력되어 처리되는 디스플레이 영상정보는 RGB 색상정보, VSYNC(vertical synchronization signal) 정보, HSYNC(horizontal synchronization signal) 정보, PCLK(Pixel Clock) 정보 및 실시간 영상 인터페이스 정보를 포함한다. 여기서, 실시간 영상 인터페이스 정보는 예를 들어 DVI(Digital Visual Interface), HDMI(High Definition Multimedia Interface), VGA(Video Graphics Array), DPI(Display Parallel Interface) 및 DSI(Display Serial Interface)를 포함할 수 있다. At this time, the display image information input and processed by the terminal 100 includes RGB color information, vertical synchronization signal (VSYNC) information, horizontal synchronization signal (HSYNC) information, pixel clock (PCLK) information, and real-time image interface information. Here, the real-time video interface information may include, for example, Digital Visual Interface (DVI), High Definition Multimedia Interface (HDMI), Video Graphics Array (VGA), Display Parallel Interface (DPI), and Display Serial Interface (DSI). .

맵핑정보는 도 4에서 픽셀 단위로 구분한 디스플레이 영상에서 "A"로 표시한 캡쳐할 픽셀의 PCLK 어드레스를 포함한 캡쳐 어드레스(capture address) 및 캡쳐한 픽셀을 맵핑할 LED 조명기기(310,320)의 좌표(M,M+50,M+K)를 나타낸 디스플레이 어드레스(display address)를 포함한다. The mapping information includes the capture address including the PCLK address of the pixel to be captured, indicated by “A” in the display image divided by pixel in FIG. 4, and the coordinates of the LED lighting devices 310 and 320 to map the captured pixel ( M, M+50, M+K).

환경정보는 설정할 조명 연출 처리기(200) 각각의 번호를 나타낸 기기번호(Device num) 및 LED 조명기기(310,320) 각각의 채널당 픽셀수를 나타낸 채널최대값(channel max)을 포함한다. The environment information includes a device number (Device num) indicating each number of the lighting directing processor 200 to be set and a channel max value indicating the number of pixels per channel of each LED lighting device (310, 320).

특히, 사용자가 단말기(100)의 맵핑 어플리케이션을 통해 SPI 입력을 이용하여 조명 연출 처리기(200)의 pick map 메모리(214,217)와 out map 메모리(215,216)를 설정할 수 있어서, 맵핑 어플리케이션은 사용자가 설정한 맵핑 정보를 저장하여 시스템의 부팅과정에서 자동으로 SPI 입력을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)를 설정할 수 있다. In particular, since the user can set the pick map memories 214 and 217 and the out map memories 215 and 216 of the lighting directing processor 200 using SPI input through the mapping application of the terminal 100, the mapping application sets By storing the mapping information, the pick map memories 214 and 217 and the out map memories 215 and 216 can be set automatically through SPI input during the booting process of the system.

조명 연출 처리기(200)는 도 2에 도시된 바와 같이 단말기(100)를 통해 입력된 맵핑정보 및 환경정보를 전달받아 처리하는 하나의 입력(input) 로직부(210) 및 입력 로직부(210)로부터 수신한 정보에 따라 LED 조명기기(310,320) 각각에 정보를 전달하는 하나의 출력(output) 로직부(220)를 포함하고, 입력 로직부(210)는 두개의 피커 로직(212,213), 두개의 pick map 메모리(214,217), 두개의 out map 메모리(215,216)와 하나의 MUX(218) 및 하나의 DEMUX(211)로 구성되고, 출력 로직부(220)는 하나의 입력 DEMUX(221), 출력 포트 개수만큼의 capture 메모리(222-0,...,222-N) 및 capture 메모리(222-0,...222-N) 각각에 연결된 출력 프로토콜 로직(223-0,...,223-N)으로 구성된다. As shown in FIG. 2, the lighting directing processor 200 includes an input logic unit 210 and an input logic unit 210 that receive and process mapping information and environment information input through the terminal 100. It includes one output logic unit 220 that transfers information to each of the LED lighting devices 310 and 320 according to information received from the input logic unit 210, two picker logic units 212 and 213, two It consists of pick map memories 214 and 217, two out map memories 215 and 216, one MUX 218 and one DEMUX 211, and the output logic unit 220 has one input DEMUX 221 and an output port. The number of capture memories (222-0,...,222-N) and the output protocol logic (223-0,...,223- N) is composed of

예를 들어, 8 개의 DMX 출력 포트 시스템이 필요할 경우에는 8 개의 capture 메모리로 구성되고, 16 개의 DMX 출력 포트 시스템이 필요할 경우에는 16 개의 capture 메모리로 구성될 수 있다. For example, if an 8 DMX output port system is required, it is composed of 8 capture memories, and if a 16 DMX output port system is required, it can be composed of 16 capture memories.

이러한 조명 연출 처리기(200)는 예컨대 FPGA 칩의 형태로 구비되고, 캐스케이드(cascade) 방식, 링(Ring) 방식 및 스타(star) 방식 중 어느 하나의 방식으로 LED 조명기기(310,320) 각각에 유,무선 연결되어 동작하거나 또는 개별적으로 동작할 수 있다. The lighting directing processor 200 is provided in the form of, for example, an FPGA chip, and is provided in each of the LED lighting devices 310 and 320 in any one of a cascade method, a ring method, and a star method, It can operate in a wireless connection or operate individually.

이와 같이 구성된 본 발명의 일실시예에 따른 LED 조명 연출 시스템은 LED 조명기기(310,320) 각각에 대한 디스플레이 영상을 픽셀(Pixel) 단위로 구분하고, 각 픽셀을 실시간으로 캡쳐하여 해당하는 LED 조명기기(310,320) 각각으로 동기화를 갖고 전달하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있다. The LED lighting directing system according to an embodiment of the present invention configured as described above divides the display image for each of the LED lighting devices 310 and 320 in units of pixels, captures each pixel in real time, and captures the corresponding LED lighting device ( 310 and 320), it is possible to easily control lighting production in various forms by transmitting with synchronization.

이하, 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에 대해 도 3a 내지 도 6을 참조하여 설명한다. 도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 설명하기 위한 흐름도들이고, 도 4는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법에 의한 픽셀 처리과정의 예시도이며, 도 5는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 SPI 예시도이며, 도 6은 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법을 위한 PCLK 예시도이다. Hereinafter, a method for controlling LED light directing according to another embodiment of the present invention will be described with reference to FIGS. 3A to 6 . 3A to 3C are flowcharts for explaining a method for controlling LED light production according to another embodiment of the present invention, and FIG. 4 is an exemplary view of a pixel processing process by the method for controlling LED light production according to another embodiment of the present invention. 5 is an exemplary SPI diagram for a method for controlling LED light directing according to another embodiment of the present invention, and FIG. 6 is an exemplary diagram of PCLK for a method for controlling LED light directing according to another embodiment of the present invention.

본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 크게 도 3a에 도시된 설정 단계(S100), 도 3b에 도시된 피커로직 초기화 단계(S200) 및 도 3c에 도시된 픽셀 데이터 처리 단계(S300)를 포함한다. A method for controlling LED lighting production according to another embodiment of the present invention includes a setting step (S100) shown in FIG. 3A, a picker logic initialization step (S200) shown in FIG. 3B, and a pixel data processing step (S300) shown in FIG. 3C. ).

구체적으로, 설정 단계(S100)는 초기 시스템 설치시 또는 시스템 부팅시에 단말기(100)에서 맵핑 어플리케이션을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)의 설정을 수행할 수 있다. Specifically, in the setting step (S100), the terminal 100 may set the pick map memories 214 and 217 and the out map memories 215 and 216 through a mapping application at the time of initial system installation or system booting.

즉, 설정 단계(S100)는 맵핑 어플리케이션이 비휘발성 메모리의 데이터를 참조하여 자동으로 설정 동작을 수행하거나, 또는 사용자가 맵핑 어플리케이션을 통한 수동 설정을 통해 pick map 메모리(214,217)와 out map 메모리(215,216)의 설정을 수행할 수 있다. That is, in the setting step (S100), the mapping application automatically performs a setting operation by referring to data in the non-volatile memory, or the user manually sets the pick map memories 214 and 217 and the out map memories 215 and 216 through the mapping application. ) can be set.

여기서, Pick map 메모리(214,217)는 피커로직(212,213)이 캡처해야할 픽셀의 어드레스(address) 및 설정된 PCLK 값을 저장하기 위한 메모리이고, Out map 메모리(215,216)는 캡처한 픽셀을 몇번째 출력 포트의 몇번째 출력 채널을 사용하는 LED 조명기기(310,320) 각각에 전달할지를 설정한 정보를 저장하는 메모리이다. 이러한 Pick map 메모리(214,217)와 Out map 메모리(215,216)를 이용하여, 단말기(100)는 어떤 픽셀을 어떤 LED 조명기기(310,320)로 연출할지 제어할 수 있다. Here, the pick map memories 214 and 217 are memories for storing the addresses of pixels to be captured by the picker logics 212 and 213 and set PCLK values, and the out map memories 215 and 216 store the captured pixels at some output port. This is a memory for storing information set to be transmitted to each of the LED lighting devices 310 and 320 using which output channel. By using the pick map memories 214 and 217 and the out map memories 215 and 216, the terminal 100 can control which pixels are directed by which LED lighting devices 310 and 320.

이에 따라 설정 단계(S100)는 도 3a와 도 5에 도시된 바와 같이 단말기(100)가 DEMUX(211)를 통해 첫번째 SPI data를 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 0 위치에 저장한다(S110). Accordingly, in the setting step (S100), as shown in FIGS. 3A and 5, the terminal 100 transmits the first SPI data through the DEMUX 211 to the addresses of Pick map memory 0 (214) and Out map memory 0 (215). It is stored in the 0 position (S110).

여기서, 단말기(100)는 N의 PCLK 값을 Pick map 메모리 0(214)의 address 0 에 저장하고, M의 출력채널 값을 Out map 메모리 0(215)의 address 0 위치에 저장할 수 있다. Here, the terminal 100 may store the PCLK value of N at address 0 of pick map memory 0 (214) and store the output channel value of M at address 0 of out map memory 0 (215).

이후, 단말기(100)는 DEMUX(211)를 통해 도 5에 도시된 바와 같이 두번째 SPI data를 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 0 위치에 저장한다(S120). Thereafter, the terminal 100 stores the second SPI data at address 0 of Pick map memory 1 (217) and Out map memory 1 (216) through the DEMUX 211 as shown in FIG. 5 (S120).

즉, 단말기(100)는 N+1의 PCLK 값을 Pick map 메모리 1(217)의 address 0 에 저장하고, M+1의 출력채널 값을 Out map 메모리 1(216)의 address 0 위치에 저장할 수 있다. That is, the terminal 100 can store the PCLK value of N+1 at address 0 of Pick map memory 1 (217) and store the output channel value of M+1 at address 0 of Out map memory 1 (216). there is.

이어서, 단말기(100)는 도 5에 도시된 바와 같이 세번째 SPI data를 Pick map 메모리 0(214)과 Out map 메모리 0(215)의 address 1 위치에 저장한다(S130). Subsequently, as shown in FIG. 5 , the terminal 100 stores the third SPI data at address 1 of the pick map memory 0 (214) and the out map memory 0 (215) (S130).

그리고, 단말기(100)는 네번째 SPI data를 Pick map 메모리 1(217)과 Out map 메모리 1(216)의 address 1 위치에 저장한다(S140). Then, the terminal 100 stores the fourth SPI data at address 1 of Pick map memory 1 (217) and Out map memory 1 (216) (S140).

이와 같은 설정 단계(S100)는 임의의 K개의 SPI data를 Pick map 메모리(214,217)와 Out map 메모리(215,216)에 순차적으로 교대로 저장한다. In this setting step (S100), arbitrary K pieces of SPI data are sequentially and alternately stored in the Pick map memories 214 and 217 and the Out map memories 215 and 216.

이러한 설정 단계(S100)를 수행한 후, 단말기(100)는 도 3b에 도시된 바와 같이 피커로직 초기화 단계(S200)를 수행한다. After performing this setting step (S100), the terminal 100 performs a picker logic initialization step (S200) as shown in FIG. 3B.

이러한 피커로직 초기화 단계(S200)는 단말기(100)의 VSYNC 신호에 따라 피커 로직(212,213)을 초기화한다. 여기서, VSYNC 신호는 단말기(100)에서 화면 전체의 픽셀 데이터를 보낼때 시작 시점을 알려주는 신호를 의미한다. 이러한 피커로직 초기화 단계(S200)는 사용자의 설정에 따라 초당 예컨대 30~70 프레임 개수가 설정되며, 초당 VSYNC의 개수도 동일하게 설정될 수 있다. In this picker logic initialization step (S200), the picker logics 212 and 213 are initialized according to the VSYNC signal of the terminal 100. Here, the VSYNC signal means a signal indicating a start point when transmitting pixel data of the entire screen from the terminal 100 . In this picker logic initialization step (S200), the number of frames per second, for example, 30 to 70, is set according to the user's setting, and the number of VSYNCs per second may be set equally.

피커로직 초기화 단계(S200)에서 피커 로직(212,213)은 모든 기능을 초기 상태로 변환하고, Pick map 메모리(214,217)와 Out map 메모리(215,216)에서 읽어야할 데이터의 주소를 0으로 초기화한다. In the picker logic initialization step (S200), the picker logics 212 and 213 convert all functions to their initial states and initialize the addresses of data to be read from the pick map memories 214 and 217 and the out map memories 215 and 216 to 0.

구체적으로, 피커로직 초기화 단계(S200)는 먼저 단말기(100)가 VSYNC 신호를 피커로직0(212)과 피커로직1(213)에 동시에 입력한다(S210,S220). Specifically, in the picker logic initialization step (S200), the terminal 100 first inputs a VSYNC signal to the picker logic 0 (212) and the picker logic 1 (213) at the same time (S210 and S220).

VSYNC 신호를 수신함에 따라, 피커로직0(212)과 피커로직1(213)은 모든 변수들을 초기화한다. Upon receiving the VSYNC signal, Picker Logic 0 (212) and Picker Logic 1 (213) initialize all variables.

이때, 피커로직 0(212)은 Pick map 메모리 0(214)의 address 0 데이터 읽기를 요청하고(S211), 피커로직 1(213)은 Pick map 메모리 1(217)의 address 0 데이터 읽기를 요청한다(S221). At this time, picker logic 0 (212) requests reading address 0 data of pick map memory 0 (214) (S211), and picker logic 1 (213) requests reading address 0 data of pick map memory 1 (217). (S221).

이와 동시에, 피커로직 0(212)은 Out map 메모리 0(215)의 address 0 에 있는 데이터 읽기를 요청하고(S212), 피커로직 1(213)은 Out map 메모리 1(216)의 address 0 에 있는 데이터 읽기를 요청한다(S222). At the same time, the picker logic 0 (212) requests reading data at address 0 of the out map memory 0 (215) (S212), and the picker logic 1 (213) requests the data read at address 0 of the out map memory 1 (216). Data read is requested (S222).

이후, Pick map 메모리 0(214)은 Out map 메모리 0(215)의 address 0 에 있는 데이터를 수신하고(S214), 피커로직 0(212)은 Pick map 메모리 0(214)의 address 0 에 있는 데이터를 수신한다(S213). Thereafter, the pick map memory 0 (214) receives the data at address 0 of the out map memory 0 (215) (S214), and the picker logic 0 (212) receives the data at address 0 of the pick map memory 0 (214). is received (S213).

동시에, Pick map 메모리 1(217)은 Out map 메모리 1(216)의 address 0 에 있는 데이터를 수신하고(S224), 피커로직 1(213)은 Pick map 메모리 1(214)의 address 0 에 있는 데이터를 수신한다(S223).At the same time, pick map memory 1 (217) receives data at address 0 of out map memory 1 (216) (S224), and picker logic 1 (213) receives data at address 0 of pick map memory 1 (214). is received (S223).

즉, 피커로직 0(212)은 Out map 메모리 0(215)의 address 0 에 있는 N의 PCLK 값과 M의 출력채널 값을 수신하고, 피커로직 1(213)은 Out map 메모리 1(216)의 address 0 에 있는 N+1의 PCLK 값과 M+1의 출력채널 값을 수신한다. That is, Picker logic 0 (212) receives the PCLK value of N and the output channel value of M at address 0 of Out map memory 0 (215), and Picker logic 1 (213) receives the output channel value of Out map memory 1 (216). It receives the PCLK value of N+1 and the output channel value of M+1 at address 0.

이러한 피커로직 0(212)과 피커로직 1(213) 각각은 도 2에 도시된 바와 같이 Pick map 메모리(214,217)와 Out map 메모리(215,216)에 대한 데이터 입력 라인을 별도로 구비하여, 각각의 데이터 입력 라인을 통해 동시에 데이터를 수신할 수 있다. As shown in FIG. 2, each of the picker logic 0 (212) and the picker logic 1 (213) has separate data input lines for the pick map memories 214 and 217 and the out map memories 215 and 216, respectively. Data can be received simultaneously through the line.

이와 같은 피커로직 초기화 단계(S200)를 수행한 후, 단말기(100)는 도 3c에 도시된 바와 같이 픽셀 데이터 처리 단계(S300)를 수행한다. After performing such a picker logic initialization step (S200), the terminal 100 performs a pixel data processing step (S300) as shown in FIG. 3C.

픽셀 데이터 처리 단계(S300)는 먼저 단말기(100)가 PCLK 값과 픽셀 데이터를 연속적으로 피커로직 0(212)과 피커로직 1(213)로 전송한다(S301,S302). In the pixel data processing step (S300), the terminal 100 sequentially transmits the PCLK value and pixel data to the picker logic 0 (212) and the picker logic 1 (213) (S301, S302).

피커 로직 0(212)과 피커로직 1(213)은 Pick map 메모리(214,217)에 설정된 PCLK 값이 입력될 때까지 대기하고 있다가, Pick map 메모리(214,217)에 설정된 PCLK 값이 입력되면 픽셀을 캡처한다. Picker logic 0 (212) and picker logic 1 (213) wait until the PCLK value set in the pick map memory (214, 217) is input, and capture a pixel when the PCLK value set in the pick map memory (214, 217) is input. do.

이를 위해, 피커 로직 0(212)과 피커로직 1(213)이 Pick map 메모리(214,217)에서 데이터를 읽어오는 과정은 캡처할 PCLK 값이 입력되기 이전에 수행되어야 한다. To this end, the process of the picker logic 0 (212) and the picker logic 1 (213) reading data from the pick map memories (214, 217) must be performed before the PCLK value to be captured is input.

따라서, 상술한 피커로직 초기화 단계(S200)에서 첫번째 캡처할 PCLK에 대한 정보를 미리 설정, 예컨대 N과 N+1 값의 PCLK 값이 피커 로직 0(212)과 피커로직 1(213)에 미리 설정되어 있기 때문에, 첫번째 PCLK 값이 입력되어도 피커 로직 0(212)과 피커로직 1(213)은 반응하지 않는다. Therefore, in the above-described picker logic initialization step (S200), information on the PCLK to be captured first is preset, for example, PCLK values of N and N+1 are preset in the picker logic 0 (212) and the picker logic 1 (213). Therefore, even if the first PCLK value is input, picker logic 0 (212) and picker logic 1 (213) do not react.

N 번째 PCLK 값이 입력되면, 피커 로직 0(212)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S303). When the Nth PCLK value is input, the picker logic 0 212 captures pixel data from the terminal 100 (S303).

이때, 피커 로직 0(212)은 도 6의 "Ⅰ"로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다. At this time, the picker logic 0 212 may determine whether the counted PCLK value matches the capture address value as indicated by "I" in FIG. 6 .

피커 로직 0(212)은 캡처된 N 번째 픽셀 데이터를 MUX(218)로 전송한다(S304). 여기서, 캡처된 N 번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 0(212)은 Out map 메모리0(215)에서 읽은 값을 출력 메모리의 주소값으로 설정한다. The picker logic 0 212 transmits the captured N-th pixel data to the MUX 218 (S304). Here, when transmitting the captured N-th pixel data to the MUX 218, the picker logic 0 212 sets the value read from the Out map memory 0 215 to the address value of the output memory.

여기서, 피커 로직 0(212)이 Out map 메모리0(214)에서 데이터를 읽어오는 과정은 캡처된 픽셀 데이터를 MUX(218)로 전송하는 단계(S304) 이전에 수행되어야 한다. Here, the process of the picker logic 0 (212) reading data from the out map memory 0 (214) must be performed before the step of transmitting the captured pixel data to the MUX (218) (S304).

따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M으로 미리 설정되어 있어 N번째 픽셀 데이터를 address M의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다. Therefore, a step of pre-reading the address value of the output memory for transmitting the pixel data captured in the picker logic initialization step (S200) is performed, for example, it is set to M in advance and the Nth pixel data is output at address M. Passes a signal to MUX 218 to transmit to memory.

피커 로직 0(212)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 다음 데이터의 읽기 요청을 보낸다(S305,S306). The picker logic 0 (212) receives the PCLK to be captured and simultaneously sends a read request for next data to the pick map memory 0 (214) and the out map memory 0 (215) (S305 and S306).

즉, 피커 로직 0(212), Pick map 메모리 0(214) 및 Out map 메모리 0(215)에 대한 입출력 라인과 피커 로직 0(212)과 MUX(218)의 입력 라인이 별도로 분리되어 있어, 피커 로직 0(212)이 MUX(218)의 전송 요청과 Pick map 메모리 0(214)와 Out map 메모리 0(215)에 대한 읽기 요청을 동시에 수행할 수 있다. That is, the input/output lines for picker logic 0 (212), pick map memory 0 (214), and out map memory 0 (215) and the input lines of picker logic 0 (212) and MUX (218) are separated, Logic 0 (212) may simultaneously perform a transmission request of the MUX (218) and a read request for Pick map memory 0 (214) and Out map memory 0 (215).

예시에서는 N번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)와 Out map 메모리 0(215)에 대해 두번째 데이터(address 1)에 대한 읽기 요청을 보내고 있다. In the example, while receiving the Nth PCLK, a read request for the second data (address 1) is sent to Pick map memory 0 (214) and Out map memory 0 (215) at the same time.

N+1번째 PCLK 값이 입력되면, 피커 로직 1(213)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S307). When the N+1th PCLK value is input, the picker logic 1 213 captures pixel data from the terminal 100 (S307).

이때, 피커 로직 1(213)은 도 6의 "Ⅱ"로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다. At this time, the picker logic 1 (213) may determine whether the counted PCLK value matches the capture address value as indicated by "II" in FIG. 6 .

피커 로직 1(213)은 캡처된 N+1번째 픽셀 데이터를 MUX(218)로 전송한다(S308). 여기서, 캡처된 N+1번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 1(213)은 Out map 메모리1(216)에서 읽은 값을 출력 메모리의 주소값으로 설정한다. The picker logic 1 (213) transmits the captured N+1th pixel data to the MUX (218) (S308). Here, when transmitting the captured N+1 pixel data to the MUX 218, the picker logic 1 213 sets the value read from the Out map memory 1 216 to the address value of the output memory.

여기서, 피커 로직 1(213)이 Out map 메모리1(216)에서 데이터를 읽어오는 과정은 캡처된 픽셀 데이터를 MUX(218)로 전송하는 단계(S308) 이전에 수행되어야 한다. Here, the process of the picker logic 1 (213) reading data from the out map memory 1 (216) must be performed before the step of transmitting the captured pixel data to the MUX (218) (S308).

따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+1로 미리 설정되어 있어 N번째 픽셀 데이터를 address M+1의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다. Therefore, a step of pre-reading the address value of the output memory for transmitting the pixel data captured in the picker logic initialization step (S200) is performed, for example, it is preset to M+1, and the Nth pixel data is read at address M Sends a signal to the MUX 218 to send to the output memory of +1.

피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신한다(S309,S310). The picker logic 0 (212) receives read-requested data from the pick map memory 0 (214) and the out map memory 0 (215) (S309 and S310).

여기서, 피커 로직 1(213)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S307)의 동작 시점과 피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신하는 단계(S309,S310)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 도 6의 "Ⅱ"로 표시한 시점에 픽셀 데이터를 캡처하는 단계(S307)와 읽기 요청한 데이터를 수신하는 단계(S309,S310)는 동시에 수행할 수 있다. Here, the operation time of capturing the pixel data from the terminal 100 of the picker logic 1 (213) (S307) and the picker logic 0 (212) are stored in the Pick map memory 0 (214) and the Out map memory 0 (215). Although the operation timings of the steps S309 and S310 of receiving the read-requested data are displayed differently, the input/output lines of the picker logic 0 (212) and the picker logic 1 (213) are separately separated, indicated by "II" in FIG. Capturing pixel data at one point in time (S307) and receiving read-requested data (S309, S310) can be performed simultaneously.

예시에서는 Pick map 메모리 0(214)의 두번째 데이터(address 1) 인 N+2 값과 Out map 메모리 0(215)의 두번째 데이터인 M+2 값이 피커 로직 0(212)에 입력된다. In the example, the value N+2, which is the second data (address 1) of Pick map memory 0 (214) and the value M+2, which is the second data of Out map memory 0 (215), are input to the picker logic 0 (212).

피커 로직 1(213)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 다음 데이터의 읽기 요청을 보낸다(S311,S312). The picker logic 1 (213) receives the PCLK to be captured and simultaneously sends a read request for next data to the pick map memory 1 (217) and the out map memory 1 (216) (S311 and S312).

이때, 피커 로직 1(213), Pick map 메모리 1(217) 및 Out map 메모리 1(216)에 대한 입출력 라인과 피커 로직 1(213)과 MUX(218)의 입력 라인이 별도로 분리되어 있어, 피커 로직 1(213)이 MUX(218)로 전송하는 단계(S308) 및 Pick map 메모리 1(217)와 Out map 메모리 1(216)에 대한 읽기 요청 단계(S311,S312)를 동시에 수행할 수 있다. At this time, the input/output lines for picker logic 1 (213), pick map memory 1 (217), and out map memory 1 (216) and the input lines of picker logic 1 (213) and MUX (218) are separated, Logic 1 (213) transmits to MUX (218) (S308) and read request steps (S311, S312) for Pick map memory 1 (217) and Out map memory 1 (216) can be performed simultaneously.

예시에서는 N+1번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 대해 두번째 데이터(address 1)에 대한 읽기 요청을 보내고 있다. In the example, while receiving the N+1th PCLK, a read request for the second data (address 1) is sent to Pick map memory 0 (214) and Out map memory 0 (215) at the same time.

N+2번째 PCLK 값이 입력되면, 피커 로직 0(212)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S313). When the N+2th PCLK value is input, the picker logic 0 (212) captures pixel data from the terminal 100 (S313).

이때, 피커 로직 0(212)은 도 6의 "Ⅲ"으로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다. At this time, the picker logic 0 212 may determine whether the counted PCLK value matches the capture address value as indicated by "III" in FIG. 6 .

피커 로직 0(212)은 캡처된 N+2번째 픽셀 데이터를 MUX(218)로 전송한다(S314). 여기서, 캡처된 N+2번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 0(212)은 Out map 메모리0(215)에서 읽은 값을 출력 메모리의 주소값으로 설정한다. The picker logic 0 (212) transmits the captured N+2 th pixel data to the MUX (218) (S314). Here, when transmitting the captured N+2 pixel data to the MUX 218, the picker logic 0 212 sets the value read from the out map memory 0 215 to the address value of the output memory.

여기서, 피커 로직 0(212)이 Out map 메모리0(215)에서 데이터를 읽어오는 과정은 캡처된 N+2번째 픽셀 데이터를 MUX(218)로 전송하는 단계(S314) 이전에 수행되어야 한다. Here, the process of the picker logic 0 (212) reading data from the out map memory 0 (215) must be performed before the step of transmitting the captured N+2 th pixel data to the MUX (218) (S314).

따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+2로 미리 설정되고 N+2번째 픽셀 데이터를 address M+2의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다. Therefore, a step of pre-reading the address value of the output memory for transmitting the pixel data captured in the picker logic initialization step (S200) is performed, for example, it is preset to M+2 and the N+2 th pixel data is Sends a signal to MUX 218 to send to the output memory of M+2.

피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신한다(S315,S316). The picker logic 1 (213) receives read-requested data from the pick map memory 1 (217) and the out map memory 1 (216) (S315 and S316).

여기서, 피커 로직 0(212)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S313)의 동작 시점과 피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신하는 단계(S315,S316)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 도 6의 "Ⅲ"으로 표시한 시점에 픽셀 데이터를 캡처하는 단계(S313)와 읽기 요청한 데이터를 수신하는 단계(S315,S316)는 동시에 수행할 수 있다. Here, the operation time of the step of capturing pixel data from the terminal 100 of the picker logic 0 (212) (S313) and the picker logic 1 (213) are stored in the Pick map memory 1 (217) and the Out map memory 1 (216). Although the operation time points of the steps (S315 and S316) of receiving the read-requested data are displayed differently, the input/output lines of the picker logic 0 (212) and the picker logic 1 (213) are separately separated, indicated by "III" in FIG. Capturing pixel data at one point in time (S313) and receiving read-requested data (S315, S316) can be performed simultaneously.

예시에서는 Pick map 메모리 1(217)의 두번째 데이터(address 1) 인 N+3 값과 Out map 메모리 1(216)의 두번째 데이터인 M+3 값이 피커 로직 1(213)에 입력된다. In the example, the second data (address 1) of Pick map memory 1 (217), N+3, and the second data, M+3, of Out map memory 1 (216) are input to the picker logic 1 (213).

피커 로직 0(212)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 다음 데이터의 읽기 요청을 보낸다(S317,S318). The picker logic 0 (212) receives the PCLK to be captured and simultaneously sends a read request for next data to the pick map memory 0 (214) and the out map memory 0 (215) (S317 and S318).

예시에서는 N+2번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)와 Out map 메모리 0(215)에 대해 세번째 데이터(address 2)에 대한 읽기 요청을 보내고 있다. In the example, while receiving the N+2th PCLK, a read request for the third data (address 2) is sent to Pick map memory 0 (214) and Out map memory 0 (215) at the same time.

N+2번째 PCLK 값이 입력되면, 피커 로직 1(213)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S319). When the N+2th PCLK value is input, the picker logic 1 213 captures pixel data from the terminal 100 (S319).

이때, 피커 로직 1(213)은 도 6의 "Ⅳ"로 표시한 바와 같이 카운트된 PCLK 값이 캡처 어드레스 값과 일치하는지를 판단할 수 있다. At this time, the picker logic 1 213 may determine whether the counted PCLK value coincides with the capture address value, as indicated by “IV” in FIG. 6 .

피커 로직 1(213)은 캡처된 N+3번째 픽셀 데이터를 MUX(218)로 전송한다(S320). 여기서, 캡처된 N+3번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 1(213)은 Out map 메모리1(216)에서 읽은 값을 출력 메모리의 주소값으로 설정한다. The picker logic 1 213 transmits the captured N+3 th pixel data to the MUX 218 (S320). Here, when transmitting the captured N+3 pixel data to the MUX 218, the picker logic 1 213 sets the value read from the Out map memory 1 216 to the address value of the output memory.

여기서, 피커 로직 1(213)이 Out map 메모리1(216)에서 데이터를 읽어오는 과정은 캡처된 픽셀 데이터를 MUX(218)로 전송하는 단계(S314) 이전에 수행되어야 한다. Here, the process of the picker logic 1 (213) reading data from the out map memory 1 (216) must be performed before the step of transmitting the captured pixel data to the MUX (218) (S314).

따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+3으로 미리 설정되어 있어 N+3번째 픽셀 데이터를 address M+3의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다. Therefore, a step of pre-reading the address value of the output memory for transmitting the pixel data captured in the picker logic initialization step (S200) is performed, for example, it is set to M+3 in advance, so that the N+3 th pixel data is Sends a signal to the MUX 218 to send to the output memory at address M+3.

피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신한다(S321,S322). The picker logic 0 (212) receives read-requested data from the pick map memory 0 (214) and the out map memory 0 (215) (S321 and S322).

여기서, 피커 로직 1(213)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S319)의 동작 시점과 피커 로직 0(212)이 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 읽기 요청한 데이터를 수신하는 단계(S321,S322)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 도 6의 "Ⅳ"로 표시한 시점에 픽셀 데이터를 캡처하는 단계(S319)와 읽기 요청한 데이터를 수신하는 단계(S321,S322)는 동시에 수행할 수 있다. Here, the operation time of the step of capturing pixel data from the terminal 100 of the picker logic 1 (213) (S319) and the picker logic 0 (212) are stored in the Pick map memory 0 (214) and the Out map memory 0 (215). Although the operation timings of the steps (S321 and S322) of receiving the read-requested data are displayed differently, the input/output lines of the picker logic 0 (212) and the picker logic 1 (213) are separately separated, indicated by "IV" in FIG. Capturing pixel data at one point in time (S319) and receiving read-requested data (S321 and S322) can be performed simultaneously.

예시에서는 Pick map 메모리 0(214)의 세번째 데이터(address 2) 인 N+3 값과 Out map 메모리 0(215)의 세번째 데이터인 M+3 값이 피커 로직 0(212)에 입력된다. In the example, N+3, which is the third data (address 2) of Pick map memory 0 (214) and M+3, which is the third data of Out map memory 0 (215), are input to the picker logic 0 (212).

피커 로직 1(213)은 캡처해야 할 PCLK를 수신하면서 동시에 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 다음 데이터의 읽기 요청을 보낸다(S323,S324). The picker logic 1 (213) receives the PCLK to be captured and simultaneously sends a read request for next data to the pick map memory 1 (217) and the out map memory 1 (216) (S323 and S324).

이때, 피커 로직 1(213), Pick map 메모리 1(217) 및 Out map 메모리 1(216)에 대한 입출력 라인과 피커 로직 1(213)과 MUX(218)의 입력 라인이 별도로 분리되어 있어, 피커 로직 1(213)이 MUX(218)로 전송하는 단계(S320) 및 Pick map 메모리 1(217)와 Out map 메모리 1(216)에 대한 읽기 요청 단계(S323,S324)를 동시에 수행할 수 있다. At this time, the input/output lines for picker logic 1 (213), pick map memory 1 (217), and out map memory 1 (216) and the input lines of picker logic 1 (213) and MUX (218) are separated, Logic 1 (213) transmits to MUX (218) (S320) and read request steps (S323, S324) for Pick map memory 1 (217) and Out map memory 1 (216) can be performed simultaneously.

예시에서는 N+3번째의 PCLK를 수신하면서 동시에 Pick map 메모리 0(214)과 Out map 메모리 0(215)에 대해 세번째 데이터(address 2)에 대한 읽기 요청을 보내고 있다. In the example, while receiving the N+3 PCLK, a read request for the third data (address 2) is sent to Pick map memory 0 (214) and Out map memory 0 (215) at the same time.

N+3번째 PCLK 값이 입력되면, 피커 로직 0(212)이 단말기(100)로부터 픽셀 데이터를 캡처한다(S325). When the N+3th PCLK value is input, the picker logic 0 212 captures pixel data from the terminal 100 (S325).

피커 로직 0(212)은 캡처된 N+4번째 픽셀 데이터를 MUX(218)로 전송한다(S326). 여기서, 캡처된 N+4번째 픽셀 데이터를 MUX(218)로 전송할 때, 피커 로직 0(212)은 Out map 메모리0(215)에서 읽은 값을 출력 메모리의 주소값으로 설정한다. The picker logic 0 (212) transmits the captured N+4th pixel data to the MUX (218) (S326). Here, when transmitting the captured N+4th pixel data to the MUX 218, the picker logic 0 212 sets the value read from the out map memory 0 215 to the address value of the output memory.

여기서, 피커 로직 0(212)이 Out map 메모리0(215)에서 데이터를 읽어오는 과정은 캡처된 N+4번째 픽셀 데이터를 MUX(218)로 전송하는 단계(S326) 이전에 수행되어야 한다. Here, the process of the picker logic 0 (212) reading data from the out map memory 0 (215) must be performed before the step of transmitting the captured N+4th pixel data to the MUX (218) (S326).

따라서, 피커로직 초기화 단계(S200)에서 캡처한 픽셀 데이터를 전송하기 위한 출력 메모리의 주소값을 미리 읽어오는 단계가 수행되어, 예를 들어 M+4로 미리 설정되고 N+4번째 픽셀 데이터를 address M+4의 출력 메모리에 전송하도록 MUX(218)에 신호를 전달한다. Therefore, a step of pre-reading the address value of the output memory for transmitting the pixel data captured in the picker logic initialization step (S200) is performed, for example, it is preset to M+4 and the N+4th pixel data is Signal to MUX 218 to send to output memory at M+4.

피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신한다(S327,S328). The picker logic 1 (213) receives read-requested data from the pick map memory 1 (217) and the out map memory 1 (216) (S327 and S328).

여기서, 피커 로직 0(212)의 단말기(100)로부터 픽셀 데이터를 캡처하는 단계(S325)의 동작 시점과 피커 로직 1(213)이 Pick map 메모리 1(217)과 Out map 메모리 1(216)에 읽기 요청한 데이터를 수신하는 단계(S327,S328)의 동작 시점이 다르게 표시되지만, 피커 로직 0(212)과 피커 로직 1(213)의 입출력 라인이 별도로 분리되어 있어서, 픽셀 데이터를 캡처하는 단계(S325)와 읽기 요청한 데이터를 수신하는 단계(S327,S328)는 동시에 수행할 수 있다. Here, the operation timing of capturing pixel data from the terminal 100 of the picker logic 0 (212) (S325) and the picker logic 1 (213) are stored in the Pick map memory 1 (217) and the Out map memory 1 (216). Although the operation timings of the steps of receiving the read-requested data (S327, S328) are displayed differently, the input/output lines of the picker logic 0 (212) and the picker logic 1 (213) are separated, so that the pixel data is captured (S325). ) and receiving the read-requested data (S327, S328) can be performed simultaneously.

예시에서는 Pick map 메모리 1(217)의 세번째 데이터(address 2) 인 N+5 값과 Out map 메모리 1(216)의 세번째 데이터인 M+5 값이 피커 로직 1(213)에 입력된다. In the example, N+5 value, which is the third data (address 2) of Pick map memory 1 (217) and M+5 value, which is the third data value of Out map memory 1 (216), are input to the picker logic 1 (213).

이후, 초기화 단계(S200)의 VSYNC 신호가 새로 입력될 때까지 상술한 과정들이 피커 로직 0(212)과 피커 로직 1(213)을 중심으로 동일하게 반복 수행된다. Thereafter, the above-described processes are repeatedly performed centering on the picker logic 0 (212) and the picker logic 1 (213) until the VSYNC signal of the initialization step (S200) is newly input.

이와 같은 과정을 포함하는 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 조명 연출 처리기(200)가 로직 블럭 사이 또는 내부 메모리와의 연결에서 입출력 라인을 제한없이 추가할 수 있는 FPGA 칩의 형태를 가지므로, 메모리를 적게 사용하고, 저비용의 입출력 라인을 많이 사용하면서 동시에 여러 기능을 수행하여 동작 속도의 향상을 얻을 수 있다. In the LED lighting directing control method according to another embodiment of the present invention including such a process, the lighting directing processor 200 is in the form of an FPGA chip that can add input/output lines between logic blocks or in connection with internal memory without limitation. Since it has , it is possible to improve the operation speed by performing various functions simultaneously while using less memory and using a lot of low-cost input/output lines.

또한, 본 발명의 다른 실시예에 따른 LED 조명 연출 제어 방법은 피커 로직 0(212)과 피커 로직 1(213)을 중심으로 PCLK와 동일한 클럭을 입력하여 연출 제어하기 때문에, 두 개의 클럭 주파수 차이에서 발생하는 동기화 문제도 발생시키지 않고 처리하여, 다양한 형태로 조명 연출을 용이하게 제어할 수 있다. In addition, since the LED lighting directing control method according to another embodiment of the present invention controls the directing by inputting the same clock as the PCLK centering on the picker logic 0 (212) and the picker logic 1 (213), the difference between the two clock frequencies It is possible to easily control the lighting production in various forms by processing the synchronization problem that occurs without causing it.

본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. Although the technical idea of the present invention has been specifically described according to the above preferred embodiments, it should be noted that the above-described embodiments are for explanation and not for limitation.

또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.In addition, those skilled in the art will understand that various implementations are possible within the scope of the technical spirit of the present invention.

100: 단말기 200: 조명 연출 처리기
210: 입력 로직부 211: DEMUX
212: 피커 로직 0 213: 피커 로직 1
214: pick map 메모리 0 215: out map 메모리 0
216: out map 메모리 1 217: pick map 메모리 1
218: MUX 220: 출력 로직부
221: 입력 DEMUX 222-0,...,222-N: capture 메모리
223-0,...,223-N: 출력 프로토콜 로직
310,320: LED 조명기기 100: terminal 200: lighting directing processor
210: input logic unit 211: DEMUX
212: picker logic 0 213: picker logic 1
214: pick map memory 0 215: out map memory 0
216: out map memory 1 217: pick map memory 1
218: MUX 220: output logic unit
221: input DEMUX 222-0,...,222-N: capture memory
223-0,...,223-N: output protocol logic
310,320: LED lighting equipment

Claims

delete

(A) setting the pick map memories 214 and 217 and the out map memories 215 and 216 through a mapping application in the terminal 100;
(B) initializing the picker logics 212 and 213 according to the VSYNC signal of the terminal 100; and
(C) dividing the display image into pixels by the terminal 100 and capturing and processing the pixels;
including,
The step (B) is
(B-1) the terminal 100 simultaneously inputting the VSYNC signal to Picker Logic 0 (212) and Picker Logic 1 (213);
(B-2) The picker logic 0 (212) requests reading address 0 data of pick map memory 0 (214), and the picker logic 1 (213) requests reading address 0 data of pick map memory 1 (217). making a request;
(B-3) The picker logic 0 (212) requests data reading at address 0 of the out map memory 0 (215), and the picker logic 1 (213) requests reading of the data at address 0 of the out map memory 1 (216). Requesting to read existing data;
(B-4) The pick map memory 0 (214) receives data at address 0 of the out map memory 0 (215), and the picker logic 0 (212) receives the address of the pick map memory 0 (214). receiving data at zero; and
(B-5) The pick map memory 1 (217) receives data at address 0 of the out map memory 1 (216), and the picker logic 1 (213) receives the address of the pick map memory 1 (214). receiving data at zero;
LED lighting directing control method comprising a.

According to claim 5,
The step (A) is
(A-1) the terminal 100 storing the first SPI data at address 0 of pick map memory 0 (214) and out map memory 0 (215);
(A-2) the terminal 100 storing the second SPI data at address 0 of Pick map memory 1 (217) and Out map memory 1 (216);
(A-3) the terminal 100 storing the third SPI data at address 1 of the pick map memory 0 (214) and the out map memory 0 (215); and
(A-4) the terminal 100 storing the fourth SPI data in the address 1 of the pick map memory 1 (217) and the out map memory 1 (216);
LED lighting directing control method comprising a.

delete

According to claim 5,
The step (C) is
(C-1) the terminal 100 continuously transmitting the PCLK value and the data of the pixel to picker logic 0 (212) and picker logic 1 (213);
(C-2) the picker logic 0 (212) capturing N-th pixel data among the pixel data from the terminal 100 and transmitting the N-th pixel data to the MUX 218;
(C-3) the picker logic 0 (212) receiving the Nth PCLK to be captured and simultaneously requesting read data from the pick map memory 0 (214) and the out map memory 0 (215);
(C-4) The picker logic 1 (213) captures the N+1 th pixel data among the pixel data from the terminal 100 and transmits the N+1 th pixel data to the MUX 218 step;
(C-5) receiving, by the picker logic 0 (212), read-requested data from the pick map memory 0 (214) and the out map memory 0 (215);
(C-6) The picker logic 1 (213) requests reading of data from the pick map memory 1 (217) and the out map memory 1 (216) while receiving the N+1th PCLK to be captured. ;
(C-7) The picker logic 0 (212) captures N+2 th pixel data among the pixel data from the terminal 100 and transmits the N+2 th pixel data to the MUX 218 step;
(C-8) receiving, by the picker logic 1 (213), read-requested data from the Pick map memory 1 (217) and the Out map memory 1 (216);
(C-9) the picker logic 0 (212) receiving an N+2th PCLK to be captured and simultaneously requesting read data from the pick map memory 0 (214) and the out map memory 0 (215); and
(C-10) The picker logic 1 (213) captures N+3 pixel data among the pixel data from the terminal 100 and transmits the N+3 pixel data to the MUX 218. step;
LED lighting directing control method comprising a.

According to claim 8,
Steps (C-1) to (C-10) are repeatedly performed until a new VSYNC signal is input from the terminal 100.