KR102514008B1 - Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same - Google Patents
Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same Download PDFInfo
- Publication number
- KR102514008B1 KR102514008B1 KR1020150161443A KR20150161443A KR102514008B1 KR 102514008 B1 KR102514008 B1 KR 102514008B1 KR 1020150161443 A KR1020150161443 A KR 1020150161443A KR 20150161443 A KR20150161443 A KR 20150161443A KR 102514008 B1 KR102514008 B1 KR 102514008B1
- Authority
- KR
- South Korea
- Prior art keywords
- weight
- etching composition
- silicon
- etching
- film
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Abstract
본 발명은 불소화합물을 포함하는 식각 조성물에 의한 실리콘계 성막의 데미지를 저감하기 위한 식각 조성물 및 이를 이용하여 제조된 반도체 소자에 관한 것으로, 실리콘 성막으로 구성된 절연막의 손상은 감소되고, 주 배선 및 배리어 막은 용이하게 식각되어 전기적 신호전달에 효과적이다.The present invention relates to an etching composition for reducing damage to a silicon-based film formed by an etching composition containing a fluorine compound and to a semiconductor device manufactured using the same, wherein damage to an insulating film composed of a silicon film is reduced, and a main wiring and a barrier film It is easily etched and is effective in electrical signal transmission.
Description
본 발명은 불소화합물과 과산화수소를 포함하는 식각액에 의한 실리콘계 성막의 데미지를 저감하기 위한 식각 조성물 및 이를 이용한 반도체 소자의 제조방법에 관한 것이다.The present invention relates to an etching composition for reducing damage to a silicon-based film formed by an etching solution containing a fluorine compound and hydrogen peroxide and a method of manufacturing a semiconductor device using the same.
반도체 소자 및 박막 트랜지스터 액정 디스플레이(TFT-LCD) 등의 전자 소자의 미세 회로는 기판 상에 형성된 알루미늄, 알루미늄 합금, 구리, 구리 합금 등의 도전성 금속막 또는 실리콘 산화막, 실리콘 질화막 등의 절연막에 포토레지스트를 균일하게 도포한 다음, 패턴이 새겨진 마스크를 통하여 빛을 조사한 후 현상을 통하여 원하는 패턴의 포토레지스트를 형성시키고, 건식 또는 습식 식각으로 포토레지스트 하부에 있는 금속막 또는 절연막에 패턴을 전사한 후, 필요없는 포토레지스트를 박리 공정에 의해 제거하는, 일련의 리소그래피(lithography) 공정을 거쳐 완성된다.Microcircuits of electronic devices such as semiconductor devices and thin film transistor liquid crystal displays (TFT-LCD) are photoresist on conductive metal films such as aluminum, aluminum alloys, copper, and copper alloys formed on substrates or insulating films such as silicon oxide films and silicon nitride films. is uniformly applied, and then irradiated with light through a pattern-engraved mask, forming a photoresist of a desired pattern through development, and transferring the pattern to a metal film or an insulating film under the photoresist by dry or wet etching, It is completed through a series of lithography processes in which unnecessary photoresist is removed by a stripping process.
최근에는 박막 트랜지스터 액정표시장치의 전기적 신호 지연을 감소시키기 위해 TFT-LCD 등에 사용되는 게이트 및 소스/드레인 금속 배선으로 종래 사용되었던 알루미늄 및 크롬 배선을 저항값이 낮고 환경적으로 문제가 없는 구리(Cu) 금속 배선재로 전환하는 기술이 각광받고 있다. 그러나 구리 금속은 유리 기판 및 실리콘 절연막과의 접착력(adhesion)이 낮으며 실리콘 막으로 확산(diffusion)되는 문제점이 있다. 이러한 확산을 예방하기 위해 다양한 장벽 금속(barrier metal)을 이용한 배리어 막을 구비하게 되는데, 그 중 가장 많이 사용되는 장벽금속이 몰리브덴이나 그 합금이다.Recently, in order to reduce the electrical signal delay of thin film transistor liquid crystal displays, aluminum and chrome wires, which have been conventionally used as gate and source/drain metal wires used in TFT-LCDs, etc. ) The technology of converting to a metal wiring material is in the limelight. However, copper metal has a problem in that adhesion between the glass substrate and the silicon insulating film is low and diffusion into the silicon film is low. In order to prevent such diffusion, a barrier film using various barrier metals is provided, among which the most frequently used barrier metal is molybdenum or an alloy thereof.
구리와 몰리브덴 합금을 효과적으로 식각하기 위해서 일반적으로 과수계(H2O2계) 식각액을 사용하는데, 과산화수소 식각액에서 구리는 pH가 낮을수록, 몰리브덴합금은 pH가 높을 수록 식각이 잘 되는 특성을 가지기 때문에 조성물의 성분을 구성하는데 있어 많은 어려움이 있다.In order to effectively etch copper and molybdenum alloys, a peroxide-based (H 2 O 2 -based) etchant is generally used. In hydrogen peroxide etchant, the lower the pH of copper and the higher the pH of molybdenum alloy, the better the etching. There are many difficulties in structuring the components of the composition.
구체적으로 pH가 높은 영역에서는 과산화수소의 안정성이 나쁘기 때문에 일반적으로 과산화수소 식각액의 pH는 1 내지 3으로 형성하게 되는데, 이 pH의 영역대에서 불소 화합물을 사용하지 않으면, 몰리브덴 합금의 잔사(residue)가 발생하여 판넬 제조공정에 불량을 야기시키게 되므로, 이를 방지하기 위해 식각액 조성물에 불소 화합물을 추가하게 된다.Specifically, since the stability of hydrogen peroxide is poor in the high pH range, the pH of the hydrogen peroxide etchant is generally formed at 1 to 3. If fluorine compounds are not used in this pH range, residues of molybdenum alloy occur Since this causes defects in the panel manufacturing process, a fluorine compound is added to the etchant composition to prevent this.
보통 디스플레이 소자를 제조할 때, 전극과 전극 사이에 이산화규소(silicon dioxide), 질화규소(silicon nitride) 등과 같은 실리콘(Si)계 화합물을 절연막으로 성막, 도포하여 사용하고 있다. 또한, 반도체 층으로는 금속이 도핑된 단결정, 다결정 등의 실리콘계 막을 사용하고 있다.In general, when manufacturing a display device, a silicon (Si)-based compound such as silicon dioxide or silicon nitride is formed and applied as an insulating film between electrodes and used. In addition, as the semiconductor layer, a metal-doped silicon-based film such as single crystal or polycrystal is used.
그리고, 디스플레이 소자의 다른 한편으로는 구리(Cu)와 알루미늄(Al) 등과 같은 주 배선 및 배리어 막으로 사용하는 몰리브덴(Mo), 티타늄(Ti), 몰리브덴-티타늄 복합체(MoTi) 등의 용이한 식각을 위해서 불화물을 식각액 조성에 포함시켜야 한다. 그러나 식각액에 불화물이 함유된 경우, 실리콘(Si)계 화합물로 구성된 절연막이나 반도체 층의 데미지가 불가피하며, 이렇게 실리콘계 화합물 증착막에 데미지가 발생할 경우 소자특성이나 수율에 커다란 영향을 주게 된다.And, on the other hand of the display element, easy etching of molybdenum (Mo), titanium (Ti), molybdenum-titanium composite (MoTi) used as main wiring and barrier films such as copper (Cu) and aluminum (Al) For this purpose, fluoride must be included in the composition of the etchant. However, when fluoride is contained in the etchant, damage to the insulating film or semiconductor layer made of silicon (Si)-based compounds is inevitable, and when damage occurs to the silicon-based compound deposition film, device characteristics or yield are greatly affected.
또한, 불소 화합물을 포함하는 식각액을 사용하면 상기와 같은 실리콘계 성막이나 유리기판의 식각이 야기되는 것뿐 아니라, 판넬 제조공정 중 불량 발생 시 유리기판의 재사용이 제한된다는 문제점이 있다.In addition, the use of an etchant containing a fluorine compound not only causes silicon-based film formation or etching of the glass substrate as described above, but also has a problem in that reuse of the glass substrate is limited when a defect occurs during the panel manufacturing process.
따라서, 실리콘(Si)계 화합물 증착막 손상이 전혀 없고, 구리, 몰리브덴, 티타늄 및 그의 합금의 식각이 우수하면서 잔사 문제를 발생시키지 않고, 과산화수소의 안정성이 우수하여 처리매수 능력이 증가된 식각 조성물에 대한 연구가 요구된다.Therefore, there is no damage to the deposited film of silicon (Si)-based compounds, excellent etching of copper, molybdenum, titanium, and their alloys, no residue problem, and excellent stability of hydrogen peroxide, so that the etching composition has increased processing capacity. Research is required.
본 발명의 목적은 실리콘계 화합물로 구성된 성막의 데미지를 저감할 수 있는 식각액 조성물을 제공하는 것이다.An object of the present invention is to provide an etchant composition capable of reducing damage to a film formed of a silicon-based compound.
본 발명의 다른 목적은 상기 식각 조성물을 이용하여 제조된 반도체 소자를 제공하는 것이다.Another object of the present invention is to provide a semiconductor device manufactured using the etching composition.
본 발명의 바람직한 일 실시예에 따르면, 과산화수소, 불소계 화합물 및 알콕시 실란을 포함하는 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물을 제공한다.According to a preferred embodiment of the present invention, an etching composition for reducing damage to a silicon-based compound deposited film containing hydrogen peroxide, a fluorine-based compound, and an alkoxysilane is provided.
상기 알콕시 실란은 메틸 트리메톡시 실란(Methyltrimethoxy silane), 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane) 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.The alkoxy silane may be any one selected from the group consisting of methyltrimethoxy silane, aminopropyl trimethoxy silane, and mixtures thereof.
상기 불소계 화합물은 불화수소, 불화암모늄, 불화나트륨, 불화칼륨, 중불화암모늄, 중불화나트륨, 중불화칼륨, 테트라메틸암모늄 플루오라이드, 테트라에틸암모늄 플루오라이드, 테트라부틸암모늄 플루오라이드, 벤질트리메틸암모늄 플루오라이드 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다.The fluorine-based compound is hydrogen fluoride, ammonium fluoride, sodium fluoride, potassium fluoride, ammonium bifluoride, sodium bifluoride, potassium bifluoride, tetramethylammonium fluoride, tetraethylammonium fluoride, tetrabutylammonium fluoride, benzyltrimethylammonium fluoride It may be any one selected from the group consisting of rides and mixtures thereof.
상기 과산화수소는 5 내지 20 중량%, 상기 불소계 화합물은 0.05 내지 0.5 중량%, 상기 알콕시 실란은 0.01 내지 0.1 중량%만큼 포함될 수 있다.5 to 20% by weight of the hydrogen peroxide, 0.05 to 0.5% by weight of the fluorine-based compound, and 0.01 to 0.1% by weight of the alkoxy silane may be included.
상기 식각 조성물은 킬레이팅제, 보조 킬레이팅제, 부식억제제, 용매 및 이들의 혼합물 중에서 선택되는 어느 하나를 더 포함할 수 있다.The etching composition may further include any one selected from a chelating agent, an auxiliary chelating agent, a corrosion inhibitor, a solvent, and mixtures thereof.
본 발명의 다른 일 실시예에 따르면, (a) 기판 상에 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란을 포함하는 식각 조성물로 식각하여 게이트 전극을 형성하는 단계; (b) 상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; (c) 상기 게이트 절연층 상에 반도체층을 형성하는 단계; (d) 상기 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란을 포함하는 식각 조성물로 식각하여 소스/드레인 전극을 형성하는 단계; 및 (e) 상기 소스/드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.According to another embodiment of the present invention, (a) forming any one metal film selected from a copper-based single metal film and a copper-based and transition metal-based multilayer metal film on a substrate, and adding hydrogen peroxide, a fluorine-based compound, and an alkoxysilane Forming a gate electrode by etching with an etching composition comprising; (b) forming a gate insulating layer on the substrate including the gate electrode; (c) forming a semiconductor layer on the gate insulating layer; (d) Forming any one metal film selected from the copper-based single metal film and copper-based and transition metal-based multilayer metal films, and etching with an etching composition containing hydrogen peroxide, a fluorine-based compound, and an alkoxysilane to form source/drain electrodes forming; and (e) forming a pixel electrode connected to the source/drain electrodes.
상기 게이트 절연층은 산화실리콘, 이산화실리콘, 질화실리콘 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 실리콘계 화합물 증착막을 포함할 수 있다.The gate insulating layer may include a deposition layer of any one silicon-based compound selected from the group consisting of silicon oxide, silicon dioxide, silicon nitride, and mixtures thereof.
상기 전이금속계는 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd), 이리듐(Ir)의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다.The transition metal system is composed of oxides, nitrides, sulfides, carbides, phosphides, and mixtures thereof of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), palladium (Pd), and iridium (Ir). can be selected from the group consisting of
본 발명의 또 다른 일 실시예의 방법에 따르면, 상기와 같은 조성물 또는 방법으로 제조되는 반도체 소자를 제공한다.According to a method of another embodiment of the present invention, a semiconductor device manufactured by the above composition or method is provided.
본 발명에 따른 식각 조성물을 사용하였을 때, 실리콘계 화합물로 구성된 성막의 데미지 수준이 저감되는 효과가 있다.When using the etching composition according to the present invention, there is an effect of reducing the damage level of the film formed of the silicon-based compound.
또한, 본 발명의 식각 조성물을 사용하여 제조한 반도체 소자의 경우, 실리콘 성막으로 구성된 절연막의 손상은 감소되고, 주 배선 및 배리어 막은 용이하게 식각되어 전기적 신호전달에 효과적이다.In addition, in the case of a semiconductor device manufactured using the etching composition of the present invention, damage to the insulating film composed of silicon is reduced, and the main wiring and barrier film are easily etched, which is effective in electrical signal transmission.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 더욱 상세하게 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, embodiments of the present invention will be described in more detail so that those skilled in the art can easily implement the present invention. However, the present invention may be embodied in many different forms and is not limited to the embodiments described herein.
본 발명의 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용한 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명의 명세서에서 '포함한다' 또는 '가지다' 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
Terms used in the specification of the present invention are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In the specification of the present invention, terms such as 'comprise' or 'having' are intended to designate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, but one or more other It should be understood that the presence or addition of features, numbers, steps, operations, components, parts, or combinations thereof is not precluded.
본 발명의 일 실시예에 따른 식각 조성물은 과산화수소(H2O2)와 불소계 화합물을 포함하는 식각액에 의한 실리콘 성막의 데미지를 저감하기 위하여 알콕시실란(Alkoxy silane)을 더 포함하는 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물이다.The etching composition according to an embodiment of the present invention further includes an alkoxy silane to reduce damage to a silicon film formed by an etchant containing hydrogen peroxide (H 2 O 2 ) and a fluorine-based compound. Damage to a silicon-based compound deposited film It is an etching composition for reduction.
본 발명의 명세서에서 상기 식각 조성물은 구리(Cu)계 단일 금속막, 알루미늄(Al)계 금속막, 또는 구리계와 전이금속계의 다층 금속막을 용이하게 식각하면서도, 실리콘계 화합물 성막에 데미지를 줄일 수 있는 식각액(etchant) 조성물이다. 상기 전이금속계 금속은 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd), 이리듐(Ir)의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나일 수 있다. 상기 다층 금속막은 바람직하게는 구리계 금속막, 몰리브덴계 금속막, 및 타이타늄계 금속막의 다층막일 수 있다.In the specification of the present invention, the etching composition can easily etch a copper (Cu)-based single metal film, an aluminum (Al)-based metal film, or a copper-based and transition metal-based multilayer metal film while reducing damage to a silicon-based compound film. It is an etchant composition. The transition metal-based metal includes oxides, nitrides, sulfides, carbides, phosphides, and mixtures of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), palladium (Pd), and iridium (Ir). It may be any one selected from the group consisting of. The multi-layer metal film may preferably be a multi-layer film of a copper-based metal film, a molybdenum-based metal film, and a titanium-based metal film.
상기 알콕시실란은 메틸트리메톡시실란(methyltrimethoxysilane), 아미노프로필트리메톡시실란(aminopropyltrimethoxysilane) 및 이들의 혼합물로 이루어진 군에서 선택된 어느 하나를 사용할 수 있다.As the alkoxysilane, any one selected from the group consisting of methyltrimethoxysilane, aminopropyltrimethoxysilane, and mixtures thereof may be used.
상기 알콕시실란은 전체 식각 조성물 총 중량 대비 0.01 내지 0.1 중량%만큼 포함될 수 있으며, 상기 알콕시실란이 0.01 중량% 미만으로 첨가될 경우, 실리콘계 화합물의 증착막 데미지 저감효과를 얻기 어려우며, 0.1 중량%를 초과할 경우, pH의 증가로 인하여 식각액의 안정성이 저하되어 시간 경과에 따른 식각 특성이 유지되지 않는 문제가 발생할 수 있다.The alkoxysilane may be included in an amount of 0.01 to 0.1% by weight based on the total weight of the etching composition, and when the alkoxysilane is added in an amount of less than 0.01% by weight, it is difficult to obtain an effect of reducing damage to the deposited film of the silicon-based compound, and the content may exceed 0.1% by weight. In this case, the stability of the etchant is lowered due to the increase in pH, which may cause a problem in that etching characteristics are not maintained over time.
상기 불소계 화합물은 불화수소(hydrogen fluoride, HF), 불화암모늄(ammonium fluoride, NH4F), 불화나트륨(sodium fluoride, NaF), 불화칼륨(potassium fluoride, KF)과 같은 불화염, 중불화암모늄(ammonium bifluoride, NH4F·HF), 중불화나트륨(sodium bifluoride), 중불화칼륨(potassium bifluoride), 중불화주석, 중불화안티몬과 같은 중불화염, 테트라메틸암모늄 플루오라이드(tetramethylammonium fluoride, (CH3)4NF), 테트라에틸암모늄 플루오라이드(tetraethylammonium fluoride, (C2H5)4NF), 테트라부틸암모늄 플루오라이드(tetrabutylammonium fluoride, [CH3(CH2)3]4NF), 벤질트리메틸암모늄 플루오라이드(benzyltrimethylammonium fluoride, C6H5CH2N(CH3)3F) 및 이들의 혼합물 등일 수 있다.The fluorine-based compound is a fluoride salt such as hydrogen fluoride (HF), ammonium fluoride (NH 4 F), sodium fluoride (NaF), potassium fluoride (KF), ammonium bifluoride ( Ammonium bifluoride, NH 4 F HF), sodium bifluoride, potassium bifluoride, tin bifluoride, bifluoride such as antimony bifluoride, tetramethylammonium fluoride (CH 3 ) 4 NF), tetraethylammonium fluoride (C 2 H 5 ) 4 NF), tetrabutylammonium fluoride ([CH 3 (CH 2 ) 3 ] 4 NF), benzyltrimethylammonium fluoride fluoride (benzyltrimethylammonium fluoride, C 6 H 5 CH 2 N(CH 3 ) 3 F) and mixtures thereof.
상기 불소계 화합물은 전체 식각 조성물 총 중량 대비 0.05 내지 0.5 중량%의 함량으로 포함될 수 있다. 상기 불소계 화합물이 0.05 중량% 미만으로 첨가될 경우, 몰리브데늄 등의 전이금속계 증착막의 식각효과가 낮아지며, 0.5 중량%를 초과할 경우, 실리콘계 증착막의 데미지를 제어하기 어려운 문제가 발생할 수 있다.The fluorine-based compound may be included in an amount of 0.05 to 0.5% by weight based on the total weight of the etching composition. When the fluorine-based compound is added at less than 0.05% by weight, the etching effect of the transition metal-based deposited film such as molybdenum is lowered, and when it exceeds 0.5% by weight, it is difficult to control damage to the silicon-based deposited film.
상기 과산화수소는 산화제의 일종으로 식각 조성물에 포함될 수 있으며, 상기 식각 조성물에는 과산화수소 이외에도 하나 이상의 산화제가 더 포함될 수 있다. 상기 산화제는, 비제한적으로, 과산화수소 및 그의 염, 차아염소산염(hypochlorite), 과황산염(persulfate), 과산화유기산(peroxyorganic acid), 과망간산염(permanganate salt), 차아염소산 나트륨(sodium hypochlorite), 과탄산나트륨(sodium percarbonate), 염소산염(chlorate), 질산(nitric acid) 및 그의 염, 과옥소산염(peroidate), 과브롬산염(perbromate), 요오드산염(iodate), 과염소산염(perchlorate) 및 브롬산염(bromate)를 포함한다.The hydrogen peroxide is a type of oxidizing agent and may be included in the etching composition, and the etching composition may further include one or more oxidizing agents in addition to hydrogen peroxide. The oxidizing agent includes, but is not limited to, hydrogen peroxide and its salts, hypochlorite, persulfate, peroxyorganic acid, permanganate salt, sodium hypochlorite, sodium percarbonate ( sodium percarbonate, chlorate, nitric acid and its salts, peroidate, perbromate, iodate, perchlorate and bromate .
상기 과산화수소를 포함한 산화제는 전체 식각 조성물 총 중량 대비 5 내지 20 중량%로 포함될 수 있다. 상기 산화제가 5 중량% 미만으로 첨가될 경우, 구리, 몰리브데늄 등 금속막의 부식산화를 통한 식각속도가 낮아질 수 있으며, 20 중량%를 초과할 경우, 산화반응을 제어하기 어려운 문제가 발생할 수 있다.The oxidizing agent including hydrogen peroxide may be included in an amount of 5 to 20% by weight based on the total weight of the etching composition. When the oxidizing agent is added at less than 5% by weight, the etching rate through corrosion oxidation of metal films such as copper and molybdenum may be lowered, and when it exceeds 20% by weight, it is difficult to control the oxidation reaction. .
보다 상세하게 본 발명의 일 실시예에 따른 상기 식각 조성물은 과산화수소, 불소계 화합물 및 알콕시실란계 화합물을 포함하고, 그 밖에 킬레이팅제, 보조 킬레이트화제, 부식억제제, 피로인산나트륨(Sodium Pyrophosphate), 테트라메틸 암모늄 하이드록사이드(Tetramethyl Ammonium Hydroxide, TMAH), 및 용매로 구성된 군에서 선택된 하나 이상의 첨가물을 추가로 포함할 수 있다.In more detail, the etching composition according to an embodiment of the present invention includes hydrogen peroxide, a fluorine-based compound, and an alkoxysilane-based compound, and in addition, a chelating agent, an auxiliary chelating agent, a corrosion inhibitor, sodium pyrophosphate, tetra One or more additives selected from the group consisting of methyl ammonium hydroxide (Tetramethyl Ammonium Hydroxide, TMAH) and solvents may be further included.
상기 킬레이팅제는 산화제인 과산화수소의 분해를 억제하는 역할을 할 수 있다. 상기 킬레이팅제는 분자 내 아미노기 및 카르복실기를 포함하는 화합물로서, 알라닌 계열, 아미노부티르산계열, 글루탐산계열, 글리신계열, 이미노디아세트산(Iminodiacetic acid(C4H7NO4), IDA)계열, 니트릴로트리아세트산계열, 또는 사르코신계열의 화합물들이 사용될 수 있다. 구체적인 예로는 IDA, N-((2-아세트아미도)이미노)디아세트산, 에틸렌디아민테트라아세트산(Ethylenediaminetetraacetic acid, EDTA), 디에틸렌트리아민펜타아세트산(Diethylenetrimainepentaacetic acid, DTPA), 알라닌(Alanine), 아미노부티르산(Aminobutyric acid), 글루탐산(Glutamic acid), 글리신(Glycine), 니트릴로트리아세트산(Nitrilotriacetic acid) 및 사르코신(Sarcosine) 등을 들 수 있으며, 이들 중 하나 이상의 혼합물을 사용할 수도 있다. 이 중에서도 IDA가 개선효과 면에서 보다 바람직하다.The chelating agent may serve to inhibit the decomposition of hydrogen peroxide, an oxidizing agent. The chelating agent is a compound containing an amino group and a carboxyl group in a molecule, and is alanine series, aminobutyric acid series, glutamic acid series, glycine series, iminodiacetic acid (C 4 H 7 NO 4 ), IDA) series, nitrilotri Acetic acid-based or sarcosine-based compounds may be used. Specific examples include IDA, N-((2-acetamido)imino)diacetic acid, ethylenediaminetetraacetic acid (EDTA), diethylenetrimainepentaacetic acid (DTPA), alanine, Aminobutyric acid, glutamic acid, glycine, nitrilotriacetic acid, sarcosine, and the like, and a mixture of one or more of them may be used. Among them, IDA is more preferable in terms of improvement effect.
상기 킬레이팅제는 식각 조성물 총 중량에 대하여 0.1 내지 5.0 중량%로 포함되는 것이 바람직하며, 만약 킬레이팅제가 0.1 중량% 미만으로 포함될 경우, Cu 농도가 높아질수록 식각 특성을 유지하기 어려우며, 5.0 중량%를 초과하는 경우에는 Cu 농도가 높아질수록 CD Loss 발생정도를 제어하기 어렵다.The chelating agent is preferably included in an amount of 0.1 to 5.0% by weight based on the total weight of the etching composition. If the chelating agent is included in an amount of less than 0.1% by weight, it is difficult to maintain etching characteristics as the Cu concentration increases, and 5.0% by weight If it exceeds , it is difficult to control the degree of CD Loss occurrence as the Cu concentration increases.
상기 보조 킬레이트화제는 질산염, 황산염, 인산염, 아세트산염, 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나일 수 있다. 바람직하게 상기 보조 킬레이트화제는 구연산 암모늄(ammonium citrate)일 수 있으며, 상기 보조 킬레이트화제는 식각 조성물 총 중량에 대하여 0.1 내지 5.0 중량%만큼 포함될 수 있다. 상기 보조 킬레이트화제가 0.1 중량% 미만으로 포함될 경우, 안정성 제어가 어려우며, 5.0 중량%를 초과하는 경우에는 pH가 증가됨에 따라 안정성이 우려되며 식각 속도가 제어되지 않는 문제가 발생할 우려가 있다.The auxiliary chelating agent may be any one selected from the group consisting of nitrates, sulfates, phosphates, acetates, and combinations thereof. Preferably, the auxiliary chelating agent may be ammonium citrate, and the auxiliary chelating agent may be included in an amount of 0.1 to 5.0% by weight based on the total weight of the etching composition. When the auxiliary chelating agent is included in less than 0.1% by weight, it is difficult to control stability, and when it exceeds 5.0% by weight, there is a concern about stability and an uncontrolled etching rate as the pH increases.
상기 부식억제제는 금속 배선 표면의 금속과 결합하여 식각 조성물에 의한 부식을 억제함으로써 금속 배선을 보호하는 것으로, 아졸계 화합물을 주로 사용할 수 있으며, 보다 구체적으로 1,2,4-트리아졸, 벤조트리아졸, 5-메틸-벤조트리아졸, 톨릴트리아졸(tolytriazole) 등의 트리아졸계 화합물, 5-아미노테트라졸(5-Aminotetrazole(CH3N5), ATZ), 펜틸렌테트라졸(Pentylenetetrazole, PTZ), 1-알킬-5-아미노테트라졸, 5-히드록시테트라졸, 1-알킬-5-히드록시테트라졸 등의 테트라졸계 화합물, 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-아미노이미다졸, 4-메틸이미다졸, 4-에틸이미다졸, 4-프로필이미다졸 등의 이미다졸계 화합물, 피롤(pyrrole), 피라졸(pyrazole), 또는 테트라졸-5-티올 등의 티올계 화합물 등에서 1종 이상을 사용할 수 있다. 이 중에서도 바람직하게는 금속 배선에 대한 부식 방지 효과와 더불어 식각 조성물의 안정성 개선 효과가 우수한 ATZ를 사용하는 것이 바람직하다.The corrosion inhibitor protects the metal wiring by inhibiting corrosion by the etching composition by combining with the metal on the surface of the metal wiring, and azole-based compounds may be mainly used, and more specifically, 1,2,4-triazole, benzotria Triazole-based compounds such as sol, 5-methyl-benzotriazole, and tolytriazole, 5-Aminotetrazole (CH 3 N 5 ), ATZ, and pentylenetetrazole (PTZ) , tetrazole compounds such as 1-alkyl-5-aminotetrazole, 5-hydroxytetrazole, and 1-alkyl-5-hydroxytetrazole, imidazole, 2-methylimidazole, and 2-ethylimidazole , 2-propylimidazole, 2-aminoimidazole, 4-methylimidazole, 4-ethylimidazole, imidazole-based compounds such as 4-propylimidazole, pyrrole, pyrazole ), or thiol-based compounds such as tetrazole-5-thiol. Among them, it is preferable to use ATZ, which is excellent in preventing corrosion of metal wires and improving stability of an etching composition.
상기 부식 억제제는 식각 조성물 총 중량에 대하여 0.1 내지 1.0 중량%로 포함되는 것이 바람직하다. 만약 부식억제제의 함량이 0.1 중량% 미만이면 부식억제 효과가 미미하고, 1.0 중량%를 초과하면 식각 속도가 감소될 수 있기 때문에 바람직하지 않다.The corrosion inhibitor is preferably included in an amount of 0.1 to 1.0% by weight based on the total weight of the etching composition. If the content of the corrosion inhibitor is less than 0.1% by weight, the corrosion inhibitory effect is insignificant, and if it exceeds 1.0% by weight, the etching rate may be reduced, which is not preferable.
그리고, 상기 식각 조성물에 있어서, 상술한 성분들을 제외한 함량으로 용매가 포함될 수 있다. 상기 용매는 구체적으로 물, 탈이온수, 알코올, 글리콜 에테르, 에테르, 에스테르, 케톤, 카보네이트, 아미드 및 이들의 조합으로 이루어진 군에서 선택되는 어느 하나일 수 있다.And, in the etching composition, the solvent may be included in an amount other than the above-mentioned components. The solvent may be specifically any one selected from the group consisting of water, deionized water, alcohol, glycol ether, ether, ester, ketone, carbonate, amide, and combinations thereof.
상기 알코올은 메탄올, 에탄올, 이소프로판올, n-프로판올, n-헥산올, n-옥탄올, 에틸렌 글리콜, 프로필렌 글리콜, 1,4-부탄디올, 1,6-헥산디올, 테트라 하이드로 푸르푸릴 알코올, 글리세린 등을 들 수 있고, 상기 글리콜 에테르로는 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르, 에틸렌 글리콜 모노메틸 에테르 아세테이트, 에틸렌 글리콜 모노메틸 에테르 프로피오네이트, 에틸렌 글리콜 모노부틸 에테르, 에틸렌 글리콜 모노부틸 에테르 아세테이트 등을 들 수 있고, 상기 에테르로는 디에틸 에테르, 테트라하이드로푸란, 1,4-디옥산 등을 들 수 있고, 상기 에스테르로는 유산 에틸, 3-메톡시 프로피온산 메틸, 초산 메틸, 초산 에틸, γ-부티로락톤 등을 들 수 있고, 상기 케톤으로는 아세톤, 메틸 에틸 케톤 등을 들 수 있고, 상기 카보네이트로는 디메틸 카보네이트, 디에틸 카보네이트, 에틸렌 카보네이트, 프로필렌 카보네이트 등을 들 수 있고, 아미드로는 N,N-디메틸 아세트아미드, N,N-디메틸 포름아미드 등을 들 수 있다.
The alcohol is methanol, ethanol, isopropanol, n-propanol, n-hexanol, n-octanol, ethylene glycol, propylene glycol, 1,4-butanediol, 1,6-hexanediol, tetrahydrofurfuryl alcohol, glycerin, etc. and the glycol ethers include propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate, ethylene glycol monomethyl ether, ethylene glycol monomethyl ether acetate, ethylene glycol monomethyl ether propionate, and ethylene glycol monobutyl ether. , Ethylene glycol monobutyl ether acetate and the like, examples of the ether include diethyl ether, tetrahydrofuran, 1,4-dioxane, and the like, examples of the ester include ethyl lactate, 3-methoxy methyl propionate , methyl acetate, ethyl acetate, γ-butyrolactone and the like, examples of the ketone include acetone and methyl ethyl ketone, examples of the carbonate include dimethyl carbonate, diethyl carbonate, ethylene carbonate, propylene carbonate, etc. and amides include N,N-dimethyl acetamide, N,N-dimethyl formamide and the like.
본 발명의 다른 일 실시예에 따르면, (a) 기판 상에 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란계 화합물을 포함하는 식각 조성물로 식각하여 게이트 전극을 형성하는 단계; (b) 상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; (c) 상기 게이트 절연층 상에 반도체층을 형성하는 단계; (d) 상기 기판 상에 구리계 단일 금속막, 구리계와 전이금속계의 다층 금속막에서 선택되는 어느 하나의 금속막을 형성하고, 과산화수소, 불소계 화합물 및 알콕시실란계 화합물을 포함하는 식각 조성물로 식각하여 소스/드레인 전극을 형성하는 단계; 및 (e) 상기 소스/드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.According to another embodiment of the present invention, (a) forming any one metal film selected from a copper-based single metal film and a copper-based and transition metal-based multilayer metal film on a substrate, and hydrogen peroxide, a fluorine-based compound, and an alkoxysilane-based Forming a gate electrode by etching with an etching composition containing a compound; (b) forming a gate insulating layer on the substrate including the gate electrode; (c) forming a semiconductor layer on the gate insulating layer; (d) forming any one metal film selected from a copper-based single metal film and a copper-based and transition metal-based multilayer metal film on the substrate, and etching it with an etching composition containing hydrogen peroxide, a fluorine-based compound, and an alkoxysilane-based compound; Forming source/drain electrodes; and (e) forming a pixel electrode connected to the source/drain electrodes.
상기 반도체 소자의 제조방법에서, 소스/드레인 전극을 형성한 다음에 선택적으로 보호막을 형성하는 단계를 추가할 수 있다. 상기 보호막은 게이트 절연층과 같은 물질을 사용할 수 있다.In the method of manufacturing the semiconductor device, a step of selectively forming a passivation layer may be added after forming the source/drain electrodes. The passivation layer may use the same material as the gate insulating layer.
상기 게이트 절연층은 산화실리콘, 이산화실리콘, 질화실리콘 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 실리콘계 화합물 증착막을 포함할 수 있다.The gate insulating layer may include a deposition layer of any one silicon-based compound selected from the group consisting of silicon oxide, silicon dioxide, silicon nitride, and mixtures thereof.
상기 화소전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 및 이들의 복합물질에서 선택하여 증착하고 패터닝할 수 있다.The pixel electrode may be deposited and patterned by selecting from indium tin oxide (ITO), indium zinc oxide (IZO), and composite materials thereof.
상기 전이금속계 금속은 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd), 이리듐(Ir)의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물 등을 사용할 수 있다.The transition metal-based metal includes oxides, nitrides, sulfides, carbides, phosphides, and mixtures of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), palladium (Pd), and iridium (Ir). etc. can be used.
상기 반도체층은 기존 반도체 소자로 사용되는 물질은 어느 것이나 포함할 수 있으며, Ti, Zr, Hf, Cu, Cd, Zn, Ga, In, Sn, Al, Si의 붕소화물, 질화물, 산화물, 플루오르화물 등을 사용하는 것도 무방하다. 특히 상기 반도체층으로 금속이 도핑된 단결정, 다결정 등의 실리콘계 복합산화물 막을 사용할 수도 있다.The semiconductor layer may include any material used as a conventional semiconductor device, and may include borides, nitrides, oxides, fluorides, etc. of Ti, Zr, Hf, Cu, Cd, Zn, Ga, In, Sn, Al, and Si. It is also free to use In particular, a single-crystal or poly-crystal silicon-based composite oxide film doped with a metal may be used as the semiconductor layer.
본 발명의 과산화수소, 불소 화합물 및 알콕시 실란을 포함하는 식각 조성물에 의하여 제조된 산화 박막 트랜지스터의 경우, 잔사 또는 식각에 의한 손상이 적어 우수한 효과가 있다.In the case of the oxide thin film transistor manufactured by the etching composition containing hydrogen peroxide, a fluorine compound and an alkoxy silane of the present invention, there are few residues or damage due to etching, and excellent effects are obtained.
본 발명의 또 다른 일 실시예에 따른 반도체 소자는 상기의 식각 조성물을 이용한 상기의 반도체 소자의 제조방법을 통해 제조된 것일 수 있다.
A semiconductor device according to another embodiment of the present invention may be manufactured through the method of manufacturing a semiconductor device using the etching composition.
이하, 발명의 이해를 돕기 위하여 바람직한 실시예들을 제시한다. 그러나 하기의 실시예들은 발명을 예시하기 위한 것일 뿐, 본 발명은 이들만으로 한정되는 것은 아니다.
Hereinafter, preferred embodiments are presented to aid understanding of the invention. However, the following examples are only for illustrative purposes, and the present invention is not limited thereto.
<비교예 2><Comparative Example 2>
본 발명의 알콕시실란(alkoxy silane)을 포함하는 식각액이 실리콘계 성막에 데미지 저감 효과가 용이한지를 확인하기 위하여 기존에 개발된 Cu계 식각액 조성(A : 과수 20 %, IDA 5 %, ATZ 0.1 %, NH4F 0.3 %)에 알콕시실란을 적용하여 평가 진행하였다.In order to confirm whether the etchant containing the alkoxy silane of the present invention has an easy damage reduction effect on silicon-based film formation, the previously developed Cu-based etchant composition (A: fruit water 20%, IDA 5%, ATZ 0.1%, NH 4 F 0.3%) was evaluated by applying an alkoxysilane.
상기 식각액 조성 A에 메틸 트리메톡시 실란(Methyltrimethoxy silane)을 0.005 중량%만큼 더 첨가하여 식각 조성물을 준비하였다.An etching composition was prepared by further adding 0.005% by weight of methyltrimethoxy silane to the etchant composition A.
<실시예 1 내지 3><Examples 1 to 3>
상기 비교예 2의 메틸 트리메톡시 실란(Methyltrimethoxy silane)의 함량을 0.01 중량%(실시예 1), 0.05 중량%(실시예 2), 0.1 중량%(실시예 3)로 조절하여 식각 조성물을 준비하였다.An etching composition was prepared by adjusting the content of methyltrimethoxy silane of Comparative Example 2 to 0.01 wt% (Example 1), 0.05 wt% (Example 2), and 0.1 wt% (Example 3) did
<비교예 3><Comparative Example 3>
상기 비교예 2의 상기 메틸 트리메톡시 실란(Methyltrimethoxy silane) 0.005 중량%를 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane) 0.005 중량%으로 치환하여 비교예 3의 식각 조성물을 제조하였다.An etching composition of Comparative Example 3 was prepared by substituting 0.005 wt % of the methyltrimethoxy silane of Comparative Example 2 with 0.005 wt % of aminopropyl trimethoxy silane.
<실시예 4 내지 6><Examples 4 to 6>
상기 비교예 3의 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane)의 함량을 0.01 중량%(실시예 4), 0.05 중량%(실시예 5), 0.1 중량%(실시예 6)으로 조절하면서 식각 조성물을 제조하였다.Etching composition while adjusting the content of aminopropyl trimethoxy silane of Comparative Example 3 to 0.01 wt% (Example 4), 0.05 wt% (Example 5), and 0.1 wt% (Example 6) was manufactured.
<비교예 1><Comparative Example 1>
실시예의 조성에서 알콕시실란을 첨가하지 않은 Cu계 식각액 조성 A(A : 과수 20 %, IDA 5 %, ATZ 0.1 %, NH4F 0.3 %)만을 사용하여 식각 조성물을 제조하였다.
An etching composition was prepared using only Cu-based etchant composition A (A: fruit water 20%, IDA 5%, ATZ 0.1%, NH 4 F 0.3%) without adding alkoxysilane in the composition of Example.
[[ 실험예Experimental example : : 식각etching 특성 평가] Characteristic evaluation]
상기 실시예 및 비교예들에서 제조한 식각 조성물을 이용하여 구리막과 몰리브덴막의 다층막을 식각하여 식각 조성물의 식각 특성을 평가하였고, 실리카계 유리의 데미지를 평가하여 그 결과를 하기 표 1에 나타내었다.The etching characteristics of the etching composition were evaluated by etching the multilayer film of the copper film and the molybdenum film using the etching composition prepared in the above Examples and Comparative Examples, and the damage of the silica-based glass was evaluated, and the results are shown in Table 1 below. .
(1) 에칭 여부 측정(1) Etching or not measurement
기판상에 SiO2 유기 절연막을 증착하고, 그 위에 소스/드레인 전극으로 Cu/MoTi 이중막을 증착하였다. 이 위에 일정한 패턴의 포토레지스트 공정을 적용하여 패턴을 형성한 글라스를 다이아몬드 칼을 이용하여 5x5 cm로 절단하여 시편을 준비하였다.An SiO 2 organic insulating film was deposited on the substrate, and a Cu/MoTi double film was deposited thereon as source/drain electrodes. A photoresist process of a certain pattern was applied thereon to prepare a specimen by cutting the patterned glass into 5x5 cm using a diamond knife.
전체 조성물을 총 중량에 대한 조성비로 식각액을 8 Kg이 되도록 제조하였다. 분사식 식각 방식의 실험 장비 내에 제조된 식각액을 넣고 온도를 35 ℃로 설정하고 설정온도에 도달하였을 때 식각을 진행하였다. 총 식각 시간은 엔드포인트 검출(End Point Detection, EPD)을 기준으로 하여 오버에치를 30, 50, 70 % 진행하였다. SiO2 유기절연막의 경우 100초 식각하여 표면 관찰을 하였다.The composition ratio of the total composition to the total weight was prepared so that the etchant was 8 Kg. The prepared etchant was put into the experimental equipment of the spray etching method, the temperature was set to 35 ° C, and etching was performed when the set temperature was reached. For the total etching time, overetching was performed at 30, 50, and 70% based on endpoint detection (EPD). SiO 2 In the case of the organic insulating film, the surface was observed by etching for 100 seconds.
(2) 에칭 프로파일((2) Etching profile ( etchetch profileprofile ) 측정) measurement
식각이 완료된 기판을 세정한 후, 건조하고, 주사전자현미경 모델명: Hitachi, S-470)을 이용 에칭 프로파일을 확인하였다.After cleaning the etched substrate, it was dried, and the etching profile was confirmed using a scanning electron microscope (model name: Hitachi, S-470).
SiO2 유기절연막 데미지 발생 여부를 파악하기 위하여 에칭된 샘플을 단차 측정기(Veeco, Dektak 150)를 이용하여 단차를 측정하였다.SiO 2 In order to determine whether damage to the organic insulating film occurred, the etched sample was measured for a level difference using a level difference measuring device (Veeco, Dektak 150).
trimethoxy
silaneMethyl
trimethoxy
silane
trimethoxy
silaneAminopropyl
trimethoxy
silane
A : Cu etchant 농도 (과수 20 %, IDA 5 %, ATZ 0.1 %, NH4F 0.3 %)
A: Concentration of Cu etchant (fruit tree 20%, IDA 5%, ATZ 0.1%, NH 4 F 0.3%)
본 발명의 실시예 및 비교예에서 사용한 식각액 A의 경우 과산화수소가 사용된 식각액이며, 불화물의 농도가 일정량 이상(불화암모늄 0.2 wt%) 함유되어 있고, 식각액의 pH가 2 내지 3을 유지하고 있다. 이러한 식각액 조성물에 알콕시실란이 함유될 경우, 대부분의 실리콘계 막질 데미지 수준을 저감시킬 수 있는 효과를 볼 수 있으나, 모든 알콕시실란이 이러한 효과를 가지는 것은 아니며, 알콕시실란의 종류에 따라서도 차이를 보였다.In the case of etchant A used in Examples and Comparative Examples of the present invention, hydrogen peroxide is used, the concentration of fluoride is contained at least a certain amount (0.2 wt% of ammonium fluoride), and the pH of the etchant is maintained at 2 to 3. When an alkoxysilane is contained in such an etchant composition, an effect of reducing the level of damage to most silicon-based films can be seen, but not all alkoxysilanes have this effect, and there is a difference depending on the type of alkoxysilane.
그 이유는 알콕시 실란이 첨가되면서 식각액의 전체적인 밸런스 때문에 나오는 과산화수소 분해속도 증가, 베리어막질의 식각속도 저하 등의 부효과 때문인 것으로 판단되며, 이를 고려하여 적절한 알콕시실란을 선택하고, 그 농도를 조절하여 사용할 필요가 있다.The reason for this is judged to be due to side effects such as an increase in the decomposition rate of hydrogen peroxide and a decrease in the etching rate of the barrier film due to the overall balance of the etchant when the alkoxysilane is added. There is a need.
본 발명에서는 다양한 알콕시 실란 중 특정 성분을 사용하여 진행하였으며, 적용 결과를 상기 표 1의 결과와 같이 실리콘계 막질의 데미지 수준이 저감되는 것을 확인할 수 있었다.In the present invention, it was carried out using a specific component among various alkoxy silanes, and it was confirmed that the damage level of the silicon-based film was reduced as shown in Table 1 as a result of the application.
기존 불화물 함유 식각액을 사용하였을 때 불화물의 농도에 따라 실리콘(Si)계 막의 데미지가 커졌으나, 본 발명의 알콕시 실란을 포함하는 불화물 함유 식각액을 사용할 경우, 알콕시실란이 일정량(0.01 중량%) 이상 함유될 경우, 데미지 수준이 저감되는 것을 확인할 수 있었다.When a conventional fluoride-containing etchant was used, the damage to the silicon (Si)-based film increased depending on the concentration of fluoride, but when the fluoride-containing etchant containing the alkoxysilane of the present invention was used, a certain amount (0.01% by weight) or more of the alkoxysilane was contained. If it is, it can be confirmed that the damage level is reduced.
따라서, 디스플레이 소자를 제조하는데 구성되는 베이스 유리를 사용하여 식각하는 식각액(etchant)에 불화물이 적용될 경우, 실리콘계 막질의 데미지 수준을 최대한 낮게 가져가야 하기 때문에 본 기술을 적용할 경우 상기와 같은 실리콘계 막질의 데미지 수준을 저감할 수 있는 효과를 얻을 수 있다.
Therefore, when fluoride is applied to an etchant that is etched using a base glass configured to manufacture a display device, the level of damage to the silicon-based film must be kept as low as possible. An effect that can reduce the damage level can be obtained.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention defined in the following claims are also present. fall within the scope of the invention.
Claims (9)
상기 게이트 전극, 소스 전극과 드레인 전극은 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd) 및 이리듐(Ir) 중에서 1종 선택된 금속의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물로 이루어진 군에서 선택되는 전이금속계로 각각 구성되고,
상기 전이금속계는 과산화수소 5 내지 20 중량%, 불소계 화합물 0.05 내지 0.5 중량% 및 알콕시실란 0.01 내지 0.1 중량%를 포함하는 식각 조성물로 식각되는 것을 특징으로 하는 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물. An etching composition for etching a gate electrode, a source electrode, and a drain electrode of a transistor,
The gate electrode, the source electrode, and the drain electrode are oxides or nitrides of a metal selected from among molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), palladium (Pd), and iridium (Ir). , each composed of a transition metal system selected from the group consisting of sulfides, carbides, phosphides, and mixtures thereof,
The transition metal-based etching composition for reducing damage to a silicon-based compound deposited film, characterized in that being etched with an etching composition containing 5 to 20% by weight of hydrogen peroxide, 0.05 to 0.5% by weight of a fluorine-based compound and 0.01 to 0.1% by weight of alkoxysilane Etching composition for.
상기 알콕시실란은 메틸 트리메톡시 실란(Methyltrimethoxy silane), 아미노프로필 트리메톡시 실란(Aminopropyl trimethoxy silane) 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.According to claim 1,
The alkoxysilane is any one selected from the group consisting of methyltrimethoxy silane, aminopropyl trimethoxy silane, and mixtures thereof Etching composition for reducing damage to a silicon-based compound deposited film.
상기 불소계 화합물은 불화암모늄, 중불화암모늄, 테트라메틸암모늄 플루오라이드, 테트라에틸암모늄 플루오라이드, 테트라부틸암모늄 플루오라이드, 벤질트리메틸암모늄 플루오라이드 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.According to claim 1,
The fluorine-based compound is any one selected from the group consisting of ammonium fluoride, ammonium bifluoride, tetramethylammonium fluoride, tetraethylammonium fluoride, tetrabutylammonium fluoride, benzyltrimethylammonium fluoride, and mixtures thereof. Etching composition for reducing the damage of.
상기 식각 조성물은 과산화수소 5 내지 20 중량%; 불화암모늄(NH4F) 0.05 내지 0.5 중량%; 메틸 트리메톡시실란 및 아미노프로필 트리메톡시실란 중에서 선택된 1종 이상의 알콕시 실란 0.01 내지 0.1 중량%; 이미노디아세트산 0.1 내지 5.0 중량%; 및 5-아미노테트라졸(CH3N5) 0.1 내지 1.0 중량%;를 포함하는 것인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물. According to claim 1,
The etching composition is 5 to 20% by weight of hydrogen peroxide; 0.05 to 0.5% by weight of ammonium fluoride (NH 4 F); 0.01 to 0.1% by weight of at least one alkoxy silane selected from methyl trimethoxysilane and aminopropyl trimethoxysilane; 0.1 to 5.0% by weight of iminodiacetic acid; And 5-aminotetrazole (CH 3 N 5 ) 0.1 to 1.0% by weight; an etching composition for reducing damage to a silicon-based compound deposited film comprising a.
상기 식각 조성물은 킬레이팅제, 보조 킬레이팅제, 부식억제제, 용매 및 이들의 혼합물 중에서 선택되는 어느 하나를 더 포함하는 것인 실리콘계 화합물 증착막의 데미지 저감을 위한 식각 조성물.According to claim 1,
The etching composition is an etching composition for reducing damage to a silicon-based compound deposited film further comprising any one selected from a chelating agent, an auxiliary chelating agent, a corrosion inhibitor, a solvent, and mixtures thereof.
상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층 상에 반도체층을 형성하는 단계;
상기 구리계와 전이금속계의 다층 금속막을 형성하고, 제1항의 식각 조성물로 식각하여 소스/드레인 전극을 형성하는 단계; 및
상기 소스/드레인 전극에 연결된 화소 전극을 형성하는 단계를 포함하고,
상기 전이금속계는 몰리브데늄(Mo), 타이타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 팔라듐(Pd) 및 이리듐(Ir) 중에서 1종 선택된 금속의 산화물, 질화물, 황화물, 탄화물, 인화물 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나이고,
상기 게이트 절연층은 일산화실리콘, 이산화실리콘, 질화실리콘 및 이들의 혼합물로 이루어진 군에서 선택되는 어느 하나의 실리콘계 화합물 증착막인 것을 특징으로 하는 반도체 소자의 제조방법. Forming a copper-based and transition metal-based multilayer metal film on a substrate and etching it with the etching composition of claim 1 to form a gate electrode with reduced damage to the silicon-based compound deposited film;
forming a gate insulating layer on the substrate including the gate electrode;
forming a semiconductor layer on the gate insulating layer;
forming source/drain electrodes by forming the copper-based and transition metal-based multilayer metal film and etching the film with the etching composition of claim 1; and
Forming a pixel electrode connected to the source/drain electrode,
The transition metal system is an oxide, nitride, sulfide, carbide, or phosphide of a metal selected from among molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), palladium (Pd), and iridium (Ir). And any one selected from the group consisting of mixtures thereof,
The method of manufacturing a semiconductor device, characterized in that the gate insulating layer is a deposition film of any one silicon-based compound selected from the group consisting of silicon monoxide, silicon dioxide, silicon nitride, and mixtures thereof.
상기 식각 조성물은 과산화수소 5 내지 20 중량%; 불화암모늄(NH4F) 0.05 내지 0.5 중량%; 메틸 트리메톡시실란 및 아미노프로필 트리메톡시실란 중에서 선택된 1종 이상의 알콕시 실란 0.01 내지 0.1 중량%; 이미노디아세트산 0.1 내지 5.0 중량%; 및 5-아미노테트라졸(CH3N5) 0.1 내지 1.0 중량%;를 포함하는 것인 반도체 소자의 제조방법. According to claim 6,
The etching composition is 5 to 20% by weight of hydrogen peroxide; 0.05 to 0.5% by weight of ammonium fluoride (NH 4 F); 0.01 to 0.1% by weight of at least one alkoxy silane selected from methyl trimethoxysilane and aminopropyl trimethoxysilane; 0.1 to 5.0% by weight of iminodiacetic acid; And 5-aminotetrazole (CH 3 N 5 ) 0.1 to 1.0% by weight; a method for manufacturing a semiconductor device comprising a.
A semiconductor device manufactured by the method of claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150161443A KR102514008B1 (en) | 2015-11-18 | 2015-11-18 | Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150161443A KR102514008B1 (en) | 2015-11-18 | 2015-11-18 | Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170057935A KR20170057935A (en) | 2017-05-26 |
| KR102514008B1 true KR102514008B1 (en) | 2023-03-27 |
Family
ID=59052247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150161443A KR102514008B1 (en) | 2015-11-18 | 2015-11-18 | Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102514008B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102480348B1 (en) | 2018-03-15 | 2022-12-23 | 삼성전자주식회사 | Pre-treatment composition before etching SiGe and method of fabricating a semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150247087A1 (en) | 2012-11-16 | 2015-09-03 | Fujifilm Corporation | Etching liquid for semiconductor substrate, etching method using the same, and method of producing semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099550A (en) | 2010-10-29 | 2012-05-24 | Sanyo Chem Ind Ltd | Etchant for silicon nitride |
| KR101972170B1 (en) | 2012-11-19 | 2019-04-25 | 동우 화인켐 주식회사 | Method of Manufacturing an Array Substrate for Liquid Crystal Display Device |
| KR20150053212A (en) * | 2013-11-07 | 2015-05-15 | 솔브레인 주식회사 | Composition for etching, and method for preparing semiconductor device using the same |
-
2015
- 2015-11-18 KR KR1020150161443A patent/KR102514008B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150247087A1 (en) | 2012-11-16 | 2015-09-03 | Fujifilm Corporation | Etching liquid for semiconductor substrate, etching method using the same, and method of producing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170057935A (en) | 2017-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102160286B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR101960342B1 (en) | Echaing composition, method of preparing metal line and method of manufacturing array substrate using the same | |
| KR20120081764A (en) | Manufacturing method of an array substrate for liquid crystal display | |
| TW201425646A (en) | Etching composition for preparing channel of thin film transistor and method of preparing channel of thin film transistor | |
| KR102265890B1 (en) | Etchant composition and manufacturing method of an array for liquid crystal display | |
| KR102137013B1 (en) | Manufacturing method of an array substrate for display device | |
| KR101965904B1 (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR20090014750A (en) | Manufacturing method of array substrate for liquid crystal display | |
| KR102293675B1 (en) | Etching solution composition for copper-based metal layer and method for etching copper-based metal layer using the same | |
| CN107630219B (en) | Metal film etching solution composition and method for manufacturing array substrate for display device | |
| KR102269327B1 (en) | Etchant composition and manufacturing method of an array for liquid crystal display | |
| KR102514008B1 (en) | Etchant composition for reduce damage of silicon deposited film, and method for preparing semiconductor device using the same | |
| KR20150024764A (en) | Manufacturing method of an array substrate for liquid crystal display | |
| KR102412268B1 (en) | Manufacturing method of an array substrate for crystal display | |
| KR20150088356A (en) | Etching composition for silicon-based compound layer | |
| KR102260190B1 (en) | Etching solution composition and manufacturing method of an array substrate for Liquid crystal display using the same | |
| KR102459685B1 (en) | Etchant for cupper-based metat layer, manufacturing method of an array substrate for display using the same and an array substrate for display | |
| KR102368969B1 (en) | Etching solution composition, manufacturing method of an array substrate for display device using the same | |
| TW201627473A (en) | Etching solution composition for indium oxide layer and method for manufacturing array substrate for liquid crystal display device using the same | |
| KR20160005640A (en) | Etchant compositions for composite metal layer and method for forming metal line using the same | |
| KR102269325B1 (en) | Etching solution composition for molybdenum-containing layer and manufacturing method of an array substrate for liquid crystal display using the same | |
| KR102368974B1 (en) | Etching solution composition, manufacturing method of an array substrate for display device using the same | |
| KR20170128111A (en) | Etchant composition copper based metal layer and manufacturing method of an array substrate for display device, manufacturing method of touch sensor substrate, method for etching copper based metal layer using the same | |
| KR102459681B1 (en) | Etchant for cupper-based metat layer, manufacturing method of an array substrate for liquid crystal display using the same and an array substrate for liquid crystal display | |
| KR102384594B1 (en) | Manufacturing method of an array substrate for display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |