KR102513430B1 - 컴퓨팅 디바이스에서 온도 완화를 위한 교정을 제공하는 회로들 및 방법들 - Google Patents

컴퓨팅 디바이스에서 온도 완화를 위한 교정을 제공하는 회로들 및 방법들 Download PDF

Info

Publication number
KR102513430B1
KR102513430B1 KR1020187037655A KR20187037655A KR102513430B1 KR 102513430 B1 KR102513430 B1 KR 102513430B1 KR 1020187037655 A KR1020187037655 A KR 1020187037655A KR 20187037655 A KR20187037655 A KR 20187037655A KR 102513430 B1 KR102513430 B1 KR 102513430B1
Authority
KR
South Korea
Prior art keywords
temperature
computing device
voltage
value
ramp rate
Prior art date
Application number
KR1020187037655A
Other languages
English (en)
Other versions
KR20190025848A (ko
Inventor
메흐디 사에이디
멜리카 로즈핸델
라자트 미탈
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20190025848A publication Critical patent/KR20190025848A/ko
Application granted granted Critical
Publication of KR102513430B1 publication Critical patent/KR102513430B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/203—Cooling means for portable computers, e.g. for laptops
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K3/00—Thermometers giving results other than momentary value of temperature
    • G01K3/08—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values
    • G01K3/10—Thermometers giving results other than momentary value of temperature giving differences of values; giving differentiated values in respect of time, e.g. reacting only to a quick change of temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

방법은 컴퓨팅 디바이스 내의 복수의 온도 센서들로부터 온도 정보를 생성하는 단계; 및 온도 정보의 관측된 변화율에 기반하여 전압 감소 스텝들을 생성하기 위해, 온도 정보를 프로세싱하는 단계를 포함한다.

Description

컴퓨팅 디바이스에서 온도 완화를 위한 교정을 제공하는 회로들 및 방법들
[0001] 본 출원은 2016년 7월 8일자로 출원된 미국 정식 출원 제15/205,678 호를 우선권으로 이의 이점을 주장하며, 이로써 이 출원은 그 전체가 아래에서 완전히 기술되는 것처럼 그리고 모든 적용 가능한 목적을 위해 그 전체가 인용에 의해 포함된다.
[0002] 본 출원은 일반적으로 컴퓨팅 디바이스의 열 관리에 관한 것이며, 더 구체적으로, 컴퓨팅 디바이스들에서 온도 완화 알고리즘들을 교정하는 것에 관한 것이다.
[0003] 통상적인 컴퓨팅 디바이스(예컨대, 스마트 폰, 태블릿 컴퓨터 등)는, 프로세서 및 다른 동작 회로들을 갖는 시스템 온 칩(SOC:system on chip)을 포함할 수 있다. 구체적으로, 스마트 폰 내의 SOC는 패키지 내에 프로세서 칩을 포함할 수 있으며, 여기서 패키지는 폰 내부에서 PCB(printed circuit board) 상에 장착된다. 폰은 외부 하우징 및 디스플레이, 이를테면 LCD(liquid crystal display)를 포함한다. 인간 사용자는 폰을 사용할 때 외부 하우징 및 디스플레이에 물리적으로 접촉한다.
[0004] SOC가 동작할 때, SOC는 열을 발생시킨다. 일 예에서, 스마트 폰 내의 SOC는 80℃-100℃의 온도들에 도달할 수 있다. 또한, 통상적인 스마트 폰들은 열을 방산(dissipate)시키는 팬들을 포함하지 않는다. 사용 동안, 이를테면 인간 사용자가 스마트 폰에서 비디오를 시청할 때, SOC는 열을 발생시키며, 이 열은 폰의 내부 부분들을 통해 폰의 외부 표면으로 확산된다.
[0005] 폰의 외부 표면은 때때로 "스킨(skin)"으로 지칭된다. 외부 표면은, 물리적으로 폰의 외부 상에 있는 외부 하우징의 부분뿐만 아니라, 임의의 다른 외부 노출 부분들, 이를테면 LCD 디스플레이를 포함한다. 폰의 스킨은, 안전과 인체공학적 이유들로 인해, 약 40℃-45℃보다 높은 온도들에 도달하지 않아야 한다는 것이 일반적으로 받아들여지고 있다. 위에서 언급된 바와 같이, SOC의 온도가 폰의 스킨에서 직접적으로 느껴지지는 않지만, 스마트 폰 내의 SOC는 80℃-100℃의 온도들에 도달할 수 있다. 그 대신, 폰 내에서의 열 방산은 흔히, 폰의 스킨 온도가 SOC 온도보다 낮은 온도에 있음을 의미한다. 게다가, SOC 온도에 대한 변화들이 비교적 빠를 수 있는 (예컨대, 몇 초) 반면, 디바이스 스킨 온도에 대한 변화들은 비교적 느릴 수 있다(예컨대, 수십 초 또는 수십 분).
[0006] 통상적인 스마트 폰들은, SOC 상의 온도 센서가 임계 레벨에 도달할 때, SOC의 동작 주파수를 감소시킴으로써 SOC 온도 및 스킨 온도 둘 모두를 제어하기 위한 알고리즘들을 포함한다. 부가적으로, 스마트 폰 모델 및 개별적인 스마트 폰 자체의 물리적 특성들은 스마트 폰의 열 성능에 영향을 준다. 예컨대, 얇은 폼 팩터(form factor)를 갖는 스마트 폰은 일반적으로 두꺼운 폼 팩터를 갖는 스마트 폰보다 높은 스킨 온도를 더 빨리 경험할 것으로 예상된다. 부가적인 예에서, 자신의 프로세서와 자신의 스킨 사이에 에어 갭 또는 히트 스프레더(heat spreader)를 갖는 스마트 폰 모델은 일반적으로 에어 갭 또는 히트 스프레더를 갖지 않는 스마트 폰보다 높은 스킨 온도들을 더 천천히 경험할 것으로 예상될 것이다. 또한, 제조 결점들(imperfections) 및 결함들(defects)은, 스마트 폰 프로세서와 자신의 스킨 사이의 열 저항(thermal resistance) 및 열 경로들(heat paths)에 영향을 줌으로써 정해진 스마트 폰의 열 성능에 영향을 줄 수 있다.
[0007] 일 실시예에 따라, 방법은 컴퓨팅 디바이스 내의 복수의 온도 센서들로부터 온도 정보를 생성하는 단계, 및 온도 정보의 관측된 변화율에 기반하여 전압 감소 스텝들을 생성하기 위해, 온도 정보를 프로세싱하는 단계를 포함한다.
[0008] 다른 실시예에 따라, 시스템은: 컴퓨터-판독 가능 명령들을 실행하도록 구성된 컴퓨터 프로세서 ― 컴퓨터 프로세서는 컴퓨팅 디바이스에 설치됨 ― , 및 컴퓨팅 디바이스 내에 배치된 온도 감지 디바이스를 포함하고, 온도 감지 디바이스는 컴퓨터 프로세서와 통신하고, 컴퓨터 프로세서는 다음의 동작: 온도 감지 디바이스로부터 온도 정보를 수신하는 동작, 온도 정보로부터 접합 온도 램프 레이트 값(junction temperature ramp rate value)을 계산하는 동작, 및 접합 온도 램프 레이트 값에 기반하여 전압 감소 스텝들을 설정하는 동작을 실행하도록 구성된다.
[0009] 다른 실시예에 따라, 컴퓨팅 디바이스는: 컴퓨팅 디바이스의 외부 하우징 내의 복수의 위치들에서 온도를 감지하기 위한 수단, 온도 감지 수단으로부터의 온도 데이터로부터 접합 온도 램프 레이트를 계산하기 위한 수단, 접합 온도 램프 레이트에 기반하여 전압 감소 스텝 크기 값을 선택하기 위해, 룩-업 테이블을 파싱하기 위한 수단, 및 동작 전압을 전압 감소 스텝 크기 값만큼 감소시키기 위한 수단을 포함한다.
[0010] 다른 실시예에 따라, 방법은: 제1 시간 기간 동안 컴퓨팅 디바이스의 하우징 내부의 복수의 온도 센서들로부터 온도 데이터를 수집하는 단계, 온도 데이터로부터 컴퓨팅 디바이스의 온도 램프 레이트를 측정하는 단계, 데이터 구조로부터 값을 선택하기 위한 키로서 온도 램프 레이트를 사용하는 단계 ― 값은 전압 스텝 크기를 포함함 ― , 및 컴퓨팅 디바이스의 동작 전압을 전압 스텝 크기만큼 감소시키는 단계를 포함한다.
[0011] 도 1은 다양한 실시예에 따른 방법을 수행할 수 있는 예시적인 컴퓨팅 디바이스의 예시이다.
[0012] 도 2는 일 실시예에 따른, 도 1의 컴퓨팅 디바이스의 예시적인 내부 아키텍처의 예시이다.
[0013] 도 3은 도 1의 컴퓨팅 디바이스에서 사용될 온도 완화 알고리즘에 대한 예시적인 교정 방법의 예시이다.
[0014] 도 4는 일 실시예에 따른, 접합 온도 램프 레이트들 및 스킨 온도 램프 레이트들과 같은 온도 변화율들에 따라 온도 완화 알고리즘을 교정하는 데 사용될 수 있는 예시적인 룩-업 테이블의 예시이다.
[0015] 도 5는 일 실시예에 따른 컴퓨팅 디바이스의 예시적인 온도 램프 레이트들의 예시이다.
[0016] 도 6은 일 실시예에 따른, 온도 완화 알고리즘에 의해 적용될 수 있는 전압 감소 스텝들의 예의 예시이다.
[0017] 도 7은 열 완화의 예시적인 방법의 흐름도의 예시이다.
[0018] 본원에 제공된 다양한 실시예들은 컴퓨팅 디바이스의 온도 완화를 교정하기 위한 시스템들 및 방법들을 포함한다. 예컨대, 본원에 설명된 다양한 실시예들은 제조된 컴퓨팅 디바이스의 물리적 특성들을 캡처하고, 컴퓨팅 디바이스의 온도 완화 프로세스를 교정하기 위해 이들 물리적 특성들을 사용한다.
[0019] 일 실시예에서, 컴퓨터 프로세서는 다수의 집적 회로 칩들(예컨대, 다수의 프로세싱 코어들을 갖는 SOC, PMIC(power management integrated circuit) 등)을 포함한다. 칩들은 스마트 폰과 같은 컴퓨팅 디바이스 내에 배치된다. 컴퓨팅 디바이스는 또한, 다른 것들 중에서도, 배터리, 칩들을 호스팅하는 인쇄 회로 기판, 터치 스크린 디스플레이를, 및 외부 하우징을 포함한다. 전력 공급기, 예컨대, PMIC는 배터리로부터의 전압 및 전류를, 다른 칩들에 의해 사용될 수 있는 전압 및 전류로 변환한다. 칩들이 동작할 때, 그들은 열을 생성한다.
[0020] 칩들로부터의 열은, 컴퓨팅 디바이스를 구성하는 물리적 물질들의 열 전도 특성들에 따라 컴퓨팅 디바이스 전체에 확산된다. 그러나, 일반적으로, 컴퓨팅 디바이스의 스킨이 적어도 보통의 동작 조건들 하에서는 칩만큼 뜨겁지 않을 것으로 예상된다. 시스템은, 칩들 내의 그리고 인쇄 회로 기판 상의 온도 센서들을 모니터링하고, 칩 온도 및/또는 스킨 온도를 완화시키기 위해 칩들 중 하나 또는 그 초과의 칩들의 동작 주파수 및/또는 동작 전압을 감소시키는 하나 또는 그 초과의 프로세스들을 포함한다.
[0021] 컴퓨팅 디바이스의 물리적 특성들은, 온도 완화 알고리즘이 어떻게 효과적으로 사용될 수 있는지에 영향을 준다. 예컨대, 일부 컴퓨팅 디바이스들은, 스킨 온도가 비교적 빠르게 상승할 수 있게 하는 물리적 열 전도 특성들을 가질 수 있다. 다른 예에서, 컴퓨팅 디바이스는, 칩 또는 인쇄 회로 기판에서 검출된 온도가 비교적 빠르게 상승할 수 있게 하는 물리적 열 전도 특성들을 가질 수 있다. 온도의 변화율은 이러한 예들에서 램프 레이트(ramp rate)로 지칭되어, 비교적 높은 램프 레이트를 갖는 제조된 컴퓨팅 디바이스는 칩 또는 기판 상에서 검출되거나 또는 스킨에 대해 계산되는 높은 온도의 변화율을 갖는다.
[0022] 하나의 예시적인 실시예에서, 컴퓨팅 디바이스가 제조된 후에, 칩들 중 하나 또는 그 초과는, 칩 및 기판 전체에 걸쳐 온도 판독치들을 모니터링하는 동안에, 컴퓨팅 벤치마킹 테스트(computing benchmarking test)를 실행한다. 컴퓨팅 디바이스 자체는, 실행되는 명령들의 수, 디폴트 열 완화 설정들 하에서의 완화 시간, 온도 램프 레이트들 등을 포함하는, 벤치마킹 테스트 동안 자신의 성능을 추적한다. 온도 램프 레이트들 및 완화 시간은 컴퓨팅 디바이스의 열 특성들의 표시를 제공한다. 컴퓨팅 디바이스는, 스마트 폰의 온도 완화 알고리즘에 대한 파라미터 값들을 생성하기 위해, 온도 정보 및 컴퓨팅 벤치마킹 테스트의 다른 결과들을 프로세싱한다. 예컨대, 프로세서는 벤치마킹 테스트로부터의 데이터에 기반하여, 접합 온도 설정점들(junction temperature set points), 스킨 온도 설정점들, 주파수 및 온도 조정 증분들, 온도 센서 폴링 레이트들(temperature sensor polling rates) 등을 설정할 수 있다.
[0023] 이러한 교정(calibration)은 임의의 적절한 시간에서, 이를테면, 제조 후, 그러나 선적(shipping) 전에, 주기적으로, 이를테면, 1년에 한번 또는 다른 횟수들로 수행될 수 있다. 다양한 실시예들은 종래의 시스템들 및 기술들에 비해 장점들을 제공할 수 있다. 예컨대, 본원에 설명된 다양한 실시예들은, 특정 디바이스의 물리적 특성들(physics)을 사용하여 자신의 온도 완화 알고리즘을 설정함으로써, 디바이스-특정 온도 완화 알고리즘을 제공할 수 있다. 이는, 동일한 칩을 사용하는 모든 각각의 폰에 대해 또는 동일한 모델 번호 하에서 구축된 모든 각각의 개별적인 폰에 대해 동일한 온도 완화 알고리즘을 사용할 수 있는 종래의 시스템들과 대조적이다. 따라서, 본원에 설명된 다양한 실시예들은, 제조 변동, 사용 동안의 손상 등에 기인할 수 있는 디바이스의 개별 특성들에 온도 완화를 더 양호하게 적응시킬 수 있다.
[0024] 다양한 실시예들은 컴퓨팅 디바이스 내의 하드웨어 및/또는 소프트웨어에 의해 수행될 수 있다. 예컨대, 일부 실시예들은, 컴퓨팅 디바이스가 동작할 때, 그 디바이스에서, SOC의 일부일 수 있는 프로세서에 의해 수행되는 하드웨어 및/또는 소프트웨어 알고리즘들을 포함한다. 열 알고리즘 파라미터 값들을 조정하는 것은 데이터를 컴퓨터 판독 가능 매체에 저장하는 것을 포함한다. 예컨대, 다양한 실시예들은, 접합 온도 설정점들, 스킨 온도 설정점들, 전압 및 주파수 감소 스텝 값들, 및 온도 센서 폴링 레이트들을 저장하기 위해, 컴퓨팅 디바이스의 집적 회로 칩과 별도로 비휘발성 또는 휘발성 메모리 세트를 포함할 수 있다. 아래의 도 3은 예시적인 프로세스의 개관을 제공한다.
[0025] 도 1은, 다양한 실시예들이 구현될 수 있는 예시적인 컴퓨팅 디바이스(100)를 예시하는 개략도이다. 도 1의 예에서, 컴퓨팅 디바이스(100)는 스마트 폰으로서 도시된다. 그러나, 실시예들의 범위는 스마트 폰으로 제한되지 않는데, 왜냐하면 다른 실시예들이 태블릿 컴퓨터, 랩톱 컴퓨터 또는 다른 적절한 디바이스를 포함할 수 있기 때문이다. 사실상, 실시예들의 범위는, 모바일이든 아니든지 간에, 임의의 특정 컴퓨팅 디바이스를 포함한다. 배터리 구동식 디바이스(battery-powered device)들, 이를테면, 태블릿 컴퓨터들 및 스마트 폰들을 포함하는 실시예들은 본원에서 개시되는 개념들로부터 이익을 얻을 수 있다. 구체적으로, 본원에 설명되는 개념들은 컴퓨팅 디바이스(100) 내부에서 생성되고 또한 컴퓨팅 디바이스(100)의 외부로 방산되는 열을 관리하기 위한 기술을 제공하고, 이로써 인간 사용자에게 안락함 및 안전을 제공하고 배터리 전력을 보존한다.
[0026] 도 1에 도시된 바와 같이, 컴퓨팅 디바이스(100)는 인간 사용자의 손 또는 다른 신체 부위들과 접촉할 것으로 예상될 수 있는 외부 표면 또는 스킨(120)을 포함한다. 외부 표면(120)은, 예컨대, 금속 표면들 및 플라스틱 표면들, 및 디스플레이 유닛(110)을 구성하는 표면들을 포함한다. 일 예에서, 디스플레이 유닛(110)은 유리, 플라스틱, 사파이어 또는 플라스틱-코팅 유리 등으로 제조될 수 있는 용량성 LCD(liquid crystal display) 터치스크린을 포함한다. 따라서, 외부 표면(120)은 다양한 외부 표면들, 이를테면 디스플레이 유닛(110) 및 외부 하우징의 다른 부분들을 포함한다. 컴퓨팅 디바이스(100)의 후면 커버는 디바이스의 외부 표면의 다른 부분, 및 구체적으로는, 디스플레이 유닛(110)의 평면에 평행하는 평면에 배열될 수 있는 외부 하우징의 다른 부분을 포함한다.
[0027] 도 2는 일 실시예에 따른 컴퓨팅 디바이스(100)의 일부 외부 및 내부 컴포넌트들의 예시적인 어레인지먼트를 예시한다. 이러한 예에서, 컴퓨팅 디바이스의 컴퓨터 프로세서는 패키지(220) 내의 SOC(system on chip)로 구현되고, 패키지(220)는 인쇄 회로 기판(210)에 장착되고, 컴퓨팅 디바이스(100)의 물리적 하우징 내에 배치된다. 히트 스프레더 및 EMI(electromagnetic interference) 층(230)은 SOC 패키지(220)의 최상부에 배치되고, 후면 커버(240)는 층(230) 위에 배치된다. 프로세서를 포함하는 패키지(220)는 디스플레이 표면의 평면 및 후면 커버(240)의 평면에 평행하는 평면에 장착될 수 있다.
[0028] 도 2에 도시되지 않았지만, 컴퓨팅 디바이스(100)가 다른 컴포넌트들, 이를테면, 배터리, 다른 인쇄 회로 기판들, 다른 집적 회로 칩들 및 칩 패키지들 등을 포함할 수 있음이 이해된다. 배터리, 인쇄 회로 기판들 및 집적 회로 칩들은 컴퓨팅 디바이스(100) 내에 배치되어, 그들은, 외부 표면(120)에 의해 표시된 바와 같이, 컴퓨팅 디바이스(100)의 물리적 하우징 내에 밀봉된다.
[0029] 컴퓨터 프로세서 및 다른 칩들이 동작할 때, 그들은 컴퓨팅 디바이스(100)의 물리적 구조 전체에 걸쳐 방산하는 열을 생성한다. 컴퓨팅 디바이스(100)의 특정 열 특성들에 따라, SOC 패키지(220) 내의 프로세서의 동작으로부터의 열은 컴퓨팅 디바이스(100)의 외부 표면(120) 상의 불편하거나 거의 불편한 온도들에 도달할 수 있으며, 제어되지 않는 열 이벤트들(runaway heat events)은 패키지(220) 또는 패키지(220) 내의 반도체 디바이스들의 무결성(integrity)을 위협할 수 있다. 따라서, 컴퓨팅 디바이스(100)는 전체에 걸쳐 위치된 온도 센서들을 포함한다. 예시적인 온도 센서들은 TJ1, TJ2 및 TJ3으로 라벨링되어 도시된다. 온도 센서들(TJ1 및 TJ2)은 패키지(220)의 SOC 내에서 구현되는 반면에, TJ3으로 라벨링된 온도 센서는 인쇄 회로 기판(210)의 표면 상에서 구현된다.
[0030] 다양한 실시예들은 임의의 수의 적절한 온도 센서들을 포함할 수 있다. 예컨대, SOC는 복수의 코어들, 이를테면, CPU(central processing unit), GPU(graphics processing unit), 카메라 코어, 모뎀 코어 등을 포함할 수 있다. 이러한 실시예에서, 각각의 코어는 적어도 하나의(그리고 가능한 더 많은) 온도 센서들을 포함할 수 있다. 이러한 어레인지먼트는, 상이한 코어들이 주어진 애플리케이션에 의존하여 상이한 시간들에서 그리고 상이한 세기들로 작동할 것이기 때문에, 유리할 수 있다.
[0031] TJ는 접합 온도를 나타내며, 임의의 주어진 시간에서, 접합 온도는 센서들 중 임의의 것에 의한 최고 온도 판독치를 나타낸다. 예컨대, 온도 센서(TJ2)가 3개의 온도 센서들 중 가장 높은 온도를 판독하면, 그 온도 판독의 값이 접합 온도이다. 컴퓨팅 디바이스(100)가 동작할 때, 접합 온도가 변할 수 있고, 접합 온도를 판독하는 특정 센서가 변할 수 있다. 또한, 컴퓨팅 디바이스(100)가 후면 커버(240) 또는 디스플레이(110) 상에 온도 센서를 포함하지 않지만, SOC 패키지(220) 내의 프로세서는, 센서들(TJ1-TJ3)로부터의 온도 판독치들에 기반하여 스킨 온도(Tskin)를 계산하기 위한 알고리즘들을 포함할 수 있다.
[0032] SOC 패키지(220) 내의 컴퓨터 프로세서는, 접합 온도를 포함하여 다양한 센서들에서의 온도들을 모니터링하고 적절한 액션을 취하기 위한 하나 또는 그 초과의 알고리즘들에 의해 컴퓨팅 디바이스(100) 내에서 발생된 열을 제어하기 위한 기능을 제공한다. 예컨대, 하나 또는 그 초과의 알고리즘들은 온도 센서들에서 온도들을 추적하고, 접합 온도가 하나 또는 그 초과의 설정점들을 초과할 때, 패키지(220) 내의 프로세서의 동작 전압 및/또는 주파수를 감소시킬 수 있다. 유사하게, 동일하거나 유사한 알고리즘은 Tskin에 대한 값을 추적할 수 있고, Tskin이 하나 또는 그 초과의 설정점들을 초과할 때, 패키지(220) 내의 프로세서의 동작 전압 및/또는 주파수를 감소시킬 수 있다.
[0033] 도 3은 일 실시예에 따라 적응된 온도 완화 알고리즘을 교정하기 위한 프로세스(300)의 예시이다. 프로세스는 액션(310), "테스트들(A, B, C)을 실행"에서 시작된다. 일부 실시예들은 단일 컴퓨팅 벤치마크 테스트 또는 하나 초과의 벤치마크 테스트를 실행하는 것을 포함할 수 있고, 적절할 수 있는 임의의 수의 벤치마크 테스트들이 다양한 실시예들에서 실행될 수 있다. 예시적인 테스트는 DMIPS(Dhrystone Million Instructions Per Second)를 포함하며, 이는 스마트 폰 또는 다른 프로세싱 디바이스 상에서 다양한 테스트 패턴들을 실행하고, 결과들을 기록하는 것을 포함한다.
[0034] 하나 또는 그 초과의 벤치마킹 테스트들이 컴퓨팅 디바이스 상에서 실행될 때, 컴퓨팅 디바이스는 온도 완화 알고리즘의 디폴트 설정들에 따라 동작 주파수 및/또는 동작 전압을 낮출 수 있다. 일부 실시예들에서 사용될 수 있는 예시적인 온도 완화 알고리즘은 DCVS(Dynamic Clock and Voltage Scaling)를 포함하고, 온도 완화 알고리즘은 폴링 레이트에 따라 온도 센서들을 점검하고, 이어서 TJ 설정점들 및 Tskin 설정점들에 따라 동작 주파수 및 동작 전압을 낮춘다. TJ 및/또는 Tskin이 감소할 때, 알고리즘은 동작 주파수 및/또는 동작 전압을 증가시킬 수 있다. 또한, 동작 주파수 및/또는 동작 전압은, 아래에 더 상세히 설명된 바와 같이, 설정 스텝들 또는 증분들에 따라 상승 또는 낮아진다. 다양한 실시예들은 임의의 온도 완화 알고리즘을 사용하는 것을 포함할 수 있으며, DCVS는 본원에서 예로서 언급된다.
[0035] 컴퓨팅 디바이스가 벤치마킹 테스트들을 실행할 때, 온도 완화 알고리즘은 동작 주파수를 낮춤으로써 초당 더 적은 명령들이 실행되게 할 수 있다. 따라서, 덜 바람직한 열 전도 특성들을 갖는 컴퓨팅 디바이스는 더 많은 열 완화 활동을 경험하고, 이로써 더 바람직한 열 전도 특성들을 가지며 동일한 온도 완화 알고리즘을 실행하는 다른 컴퓨팅 디바이스보다 초당 더 적은 명령들을 실행할 수 있다. 컴퓨팅 디바이스가 벤치마킹 테스트들을 실행할 때, 컴퓨팅 디바이스는 실행되는 명령들의 수, 완화가 발생하기 전의 시간, TJ 램프 레이트들, Tskin 램프 레이트들 및 임의의 다른 유용한 값들을 기록한다.
[0036] 테스트들을 실행(액션(310))하는 동안 또는 테스트를 실행(액션(310))한 후에, 액션들(320-350) 중 하나 또는 그 초과가 수행될 수 있다. 액션(320), 즉, "성능 측정"은 초당 수백만 개의 명령들과 같은 컴퓨팅 성능을 나타내는 테스트 결과들을 기록 및/또는 프로세싱하는 것을 포함한다. 액션(330), 즉, "완화 시간 측정"은, 동작 주파수를 감소시키고 전압을 감소시키는 것 등에 의해 완화 알고리즘이 프로세싱을 늦추기 전에 컴퓨팅 디바이스가 실행되도록 허용된 시간의 양을 나타내는 테스트 결과들을 기록 및/또는 프로세싱하는 것을 포함한다. 부가적으로, 방법(300)은, 디바이스의 내부 온도 센서들에서의 온도 변화율을 나타내는 테스트 결과들을 기록 및/또는 프로세싱하는 것을 포함하는 액션(340), 즉, "TJ 램프 레이트 측정"을 더 포함한다. 더 큰 램프 레이트들은 통상적으로, 램프 레이트들이 더 낮은 컴퓨팅 디바이스에서보다 성능이 시간적으로 더 빨리 완화됨을 나타낸다. 액션(350), 즉, "Tskin 램프 레이트 측정"은, 온도 센서 알고리즘들에 기반하는 스킨 온도 추정 알고리즘을 사용하는 것 및 스킨 온도에 대한 램프 레이트를 계산하는 것을 포함한다. 액션들(320-350)에서 측정된 값들은 온도 완화 알고리즘 및 후속 액션들을 교정하는 데 사용될 수 있다.
[0037] 방법(300)은, 액션들(320-350)에서 측정된 값들에 따라 온도 완화 알고리즘의 파라미터들을 업데이트하기 위한 액션들(360, 370, 380 및 390)을 더 포함한다. 예컨대, 액션(360)은 DCVS 알고리즘에 의해 사용되는 전압 및 주파수 단계들을 업데이트하는 것을 포함한다. 이 예에서, DCVS 알고리즘은 전압을 감소 또는 증가시키기 위한 특정 단계 크기를 사용하며, 그 단계 크기는 TJ 램프 레이트 및/또는 Tskin 램프 레이트를 포함하는 다수의 팩터들에 기반하여 선택된다.
[0038] 예를 계속하면, 벤치마크 테스트가 실행될 때, 컴퓨터 프로세서는 TJ 램프 레이트를 추적한다. 그 램프 레이트가 측정 및 저장되면, 컴퓨터 프로세서는 룩-업 테이블(365)로부터 전압 스텝 크기를 선택하고, DCVS 알고리즘에서 그 단계 크기를 사용한다.
[0039] 일 실시예에 따른 예시적인 룩-업 테이블이 도 4에 예시된다. 도 4에서, 룩-업 테이블(365)은, 밀리볼트 단위의 단계 크기들의 선택을 제공하는 좌측 열(column)을 포함한다. 우측 열은 초당 섭씨 단위의 램프 레이트 측정들을 제공한다. 행들(rows) 각각은 측정된 램프 레이트에 특정 크기의 전압 스텝을 할당한다. 예컨대, 엔트리(410)는 초당 25℃의 측정된 램프 레이트에 15mV 단계 크기를 할당한다. 유사하게, 엔트리(440)는 초당 55℃의 측정된 램프 레이트에 65mV 단계 크기를 할당한다. 다른 엔트리들(420, 430)은 각각 최상단(top end)과 최하단(bottom end) 엔트리들(440 및 410) 사이의 중간들(intermediates)이다. 물론, 도 4에 예시된 테이블(365)이 예이다. 다른 실시예들이 특정 애플리케이션에 대해 적절한 더 많거나 또는 더 적은 수의 엔트리들, 상이한 스텝 크기들 및 상이한 램프 레이트들을 포함할 수 있음이 이해된다.
[0040] 도 5는 일 실시예에 따른 예시적인 램프 레이트들을 예시한다. 램프 레이트들은 규정된 시간 기간, 이를테면, 벤치마킹 테스트의 지속기간에 걸친 온도 변화를 포함한다. 곡선(510)은, 덜 바람직한 열 전도 특성들을 갖는 하위 엔드 컴퓨팅 디바이스와 연관될 수 있는 예시적인 램프 레이트를 예시한다. 곡선(510)의 예에서, 컴퓨팅 디바이스의 전도 특성들은 접합 온도 또는 계산된 Tskin이 비교적 빠르게 상승하게 할 수 있다. 대조적으로, 곡선(520)은, 더 바람직한 열 전도 특성들을 갖는 상위 엔드 컴퓨팅 디바이스와 연관될 수 있는 예시적인 램프 레이트를 예시한다. 곡선(520)에서, 접합 온도 및/또는 스킨 온도는 덜 빠르게 상승한다. 본 예에서, 더 높은 접합 온도 램프 레이트 또는 Tskin 램프 레이트는 허용 가능한 레벨로 온도를 제어하기 위해 더 큰 전압 스텝들과 연관될 것이다. 따라서, 곡선(510)은 곡선(520)(15mV)보다 더 큰 전압 스텝(35mV)과 연관된다. 이는, 더 높은 온도 램프 레이트들이 더 큰 전압 스텝들과 연관된 도 4의 예시적인 룩-업 테이블(365)과 일치한다.
[0041] 도 3의 예로 돌아가면, 액션(360)에서, 컴퓨터 프로세서는 액션(340)으로부터 TJ 램프 레이트 측정을 수신하고, 이어서 TJ 램프 레이트 측정 값과 룩-업 테이블(365) 내의 엔트리들을 비교한다. 액션(360)은, 반올림(rounding up)하거나 반내림(rounding down)하거나, 가장 가까운 매치를 찾거나, 다른 선택 기준을 사용하는 것을 포함하여, TJ 램프 레이트에 대한 측정된 값과 테이블(365)에서 이용 가능한 엔트리들 사이를 대략적으로 매칭시키는 것을 포함한다. 따라서, 액션(360)은, 관측된 TJ 램프 레이트와 테이블 내의 TJ 램프 레이트 값을 매칭시키기 위해 데이터 구조(이 경우, 테이블(365))를 파싱하는 것, 테이블 내의 TJ 램프 레이트 값에 대응하는 전압 스텝 값을 선택하는 것 및 이어서 전압 스텝 값을 DCVS 알고리즘에 적용하는 것을 포함한다. 물론, 다른 실시예들은 관측된 Tskin 램프 레이트와 테이블 내의 엔트리들을 매칭시키고, 접합 온도를 사용하는 것 이외에 또는 이에 대한 대안으로 대응하는 전압 스텝 크기를 적용할 수 있다. 다시 말해서, 다른 실시예들에서 Tskin에 기반한 전압 감소 스텝 크기를 설정하는 것은 접합 온도들을 사용하는 액션(360)과 유사하게 작동한다.
[0042] 도 6은 일 실시예에 따른, 정상 동작 동안의 DCVS 거동의 예시이다. 구체적으로, 액션(360)은 교정 동안 룩-업 테이블(365)로부터 적절한 전압 스텝 크기를 선택하여 적용하는 것을 포함할 수 있고, 나중에, 정상 동작 동안, DCVS 알고리즘은, 그가 인가된 전압 스텝 크기를 사용하기 때문에, 도 6에서 예시된 거동과 유사한 거동을 나타낸다.
[0043] 도 6은 3개의 열들을 갖는 테이블(600)을 도시하며, 여기서 우측 열은 50mV 전압 스텝들을 예시한다. 구체적으로, 단계 1과 단계 2 사이의 차이는 50mV이며, 단계 2와 단계 3 사이에 50mV 전압 증분(delta)이 물론 존재한다. 단계 3과 단계 n 사이의 단계들은, 도 6의 거동이 임의의 수의 단계들을 포함할 수 있음을 나타내기 위해 구체적으로 예시되지는 않는다. 단계 n이 650mV와 연관되지만, 거동의 하이 및 로우 엔드들이 다양한 실시예들에서 임의의 적절한 전압 레벨로 설정될 수 있다는 것이 이해된다.
[0044] 중간 열은, 개개의 전압 레벨들 및 스텝들과 연관된 주파수 값들을 나타낸다. 일반적으로, 데이터 비트들이 적절히 캡처되는 것을 보장하기 위해, 더 낮은 전압에서의 동작이 더 낮은 클록 주파수들에서의 동작과 연관된다고 예상된다. 따라서, 도 6의 실시예는 더 낮은 동작 주파수들과 더 낮은 동작 전압들을 연관시킨다. 다양한 실시예들은 적절한 전압들 및 클록 주파수들을 상승 및 낮출 수 있다.
[0045] 예컨대, 도 6의 행들 각각은 온도 완화 알고리즘에 의해 취해진 액션에 대응할 수 있다. 그래서, 일 예에서, 제1 온도 설정점(TJ 또는 Tskin)이 상승 온도 판독치만큼 초과될 때, 온도 완화 알고리즘은 단계 1로 이동하고, 계속해서 모니터링할 수 있다. 온도가 계속 증가하거나 특정 시간 기간보다 더 오랜 기간 동안 동일하게 유지되면, 온도 완화 알고리즘은 단계 2로 이동하고, 계속해서 모니터링하거나, 계속해서 추가로 전압을 감소시키거나, 온도가 안정되거나 감소하기 시작한 후에, 전압을 증가시키기 시작할 수 있다.
[0046] 액션(360)은 또한 성능 측정치 또는 완화 시간에 기반하여 전압 스텝 크기를 선택하는 것을 포함할 수 있으며, 더 작은 완화 시간은 더 큰 전압 스텝들과 연관될 수 있고, 더 높은 측정된 성능은 더 큰 전압 스텝들과 연관될 수 있다.
[0047] 액션(370)은 TJ 램프 레이트들(액션(340)) 및 완화 시간(액션(330))에 적어도 부분적으로 기반하여 온도 설정점들 및 셧다운 포인트들(shutdown points)을 업데이트하는 것을 포함한다. 설정점들은, DCVS와 같은 완화 알고리즘이 인보크(invoke)될 수 있는 다양한 온도 센서들에서의 온도 판독 값들을 포함한다. 일반적으로, 더 짧은 완화 시간 및 더 큰 램프 레이트가 더 낮은 온도 설정점들로 이어질 것이다. 액션(370)은, 컴퓨터 프로세서가 액션들(330, 340)로부터 값들을 수신하고 이들 값들과 룩-업 테이블(375)을 매칭시킨다는 점에서, 액션(360)과 유사할 수 있다. 이어서, 액션(370)은 룩-업 테이블로부터의 엔트리들을 온도 설정점들로서 적용한다.
[0048] 액션(370)은 셧다운 포인트들을 업데이트하는 것을 더 포함할 수 있다. 이러한 예에서, 셧다운 포인트들은, 런어웨이 열 이벤트들(runaway heat events)을 피하기 위해, 집적 회로 칩들이 전체적으로 턴 오프될 수 있는 온도 판독 값들을 포함한다. 일반적으로, 더 짧은 완화 시간 및 더 큰 램프 레이트는 더 낮은 셧다운 포인트들로 이어질 것이다. 액션(370)은, 컴퓨터 프로세서가 액션들(330, 340)로부터의 값들을 수신하고, 적절한 셧다운 포인트들을 식별하고 그러한 셧다운 포인트들을 온도 완화 알고리즘에 적용하기 위해 룩-업 테이블(375) 내의 이들 값들을 매칭시키는 것을 포함한다.
[0049] 액션(390)은 액션(350)으로부터의 측정된 Tskin 램프 레이트 에 대한 응답으로 스킨 온도 설정점들을 업데이트하는 것을 포함한다. 액션(390)은, 컴퓨터 프로세서가 액션(350)으로부터의 값들을 수신하고, 이들 값들과 룩-업 테이블(395) 내의 엔트리들을 매칭시키는 것을 포함한다. 이어서, 액션(390)은 룩-업 테이블(395)로부터 선택된 엔트리들을 완화 알고리즘의 스킨 온도 설정점들로서 적용한다. 스킨 온도 설정점들은 Tskin 추정들에 대응하는 온도 값들을 포함할 수 있다. 컴퓨터 디바이스가 정상 동작 동안 동작할 때, 컴퓨팅 디바이스는 또한 Tskin을 계산할 수 있고, Tskin이 설정점을 초과할 때, 위에 설명된 바와 같이, 동작 전압 및/또는 동작 주파수를 감소시킴으로써 온도 완화가 수행될 수 있다.
[0050] 액션(380)은 TJ 램프 레이트 측정들을 수신하는 것 및 적절한 폴링 레이트 값들을 식별하기 위해 이들 측정들과 룩-업 테이블(385) 내의 값들을 매칭시키는 것을 포함한다. 이러한 예에서, 폴링 레이트들은 온도 센서들로부터 온도 데이터를 포착하기 위한 주파수를 포함한다. 일반적으로, 더 큰 접합 온도 램프 레이트들이 온도 센서들에 대해 더 높은 폴링 레이트들에 대응해야 한다고 가정된다. 액션(380)은 적절한 폴링 레이트들을 식별하기 위해 측정된 TJ 램프 레이트 정보를 사용하는 것 및 그 폴링 레이트들을 온도 완화 알고리즘에 적용하는 것을 포함한다.
[0051] 실시예들은 특정 스마트 폰 또는 다른 컴퓨팅 디바이스의 제조 프로세스 동안 방법(300)을 수행하는 것을 포함할 수 있다. 이것은 특정 디바이스의 열 정책들이 그 디바이스에 대해 개별적으로 설정될 수 있게 한다. 이어서, 방법(300)은 열 정책들을 조정하기 위해, 적절하게, 이를테면, 1년에 한번 또는 다른 시간들에서 재실행될 수 있다. 대조적으로, 다양한 종래의 프로세스들은 디바이스 모델들에 대한 열 정책들을 설정하는 것을 포함하여, 그 특정 모델의 각각의 디바이스는 동일한 열 정책을 포함한다.
[0052] 온도 완화 알고리즘을 교정하기 위한 방법(300)을 사용하는 일부 실시예들의 장점은, 이들 실시예들이 주어진 제조된 컴퓨팅 디바이스에 특정한 설정들을 적용할 수 있다는 것이다. 예컨대, 주어진 제조된 컴퓨팅 디바이스는, 컴퓨팅 디바이스의 열 전도 특성들에 영향을 주는 변동, 이를테면, 칩 패키지와 히트 스프레더 사이의 에어 갭을 제조했을 수 있다. 방법(300)은 벤치마킹 테스트를 실행하고, 이어서 그 제조된 컴퓨팅 디바이스에 대한 적절한 설정들을 식별하기 위한 교정을 수행한다. 동일한 설비를 제조하고 심지어 동일한 모델 번호를 사용하는 다른 컴퓨팅 디바이스들은 제조 변동으로 인해 상이한 열 전도 특성들을 가질 수 있으며, 따라서 그러한 개별적인 디바이스들에 대해 더 유리한 다소 상이한 온도 완화 설정들을 포함할 수 있다.
[0053] 열 완화를 제공하는 예시적인 방법(700)의 흐름도가 도 7에 예시된다. 일 예에서, 방법(700)은, 컴퓨팅 디바이스의 프로세서에서의 하드웨어 및/또는 소프트웨어 기능을 포함할 수 있는 열 관리 유닛에 의해 수행된다. 일부 예들에서, 열 관리 유닛은, 컴퓨팅 디바이스 내의 온도 센서들로부터 온도 데이터를 수신하고, 특정 알고리즘에 따라 교정 기능 및 온도 완화 기능을 수행하기 위한 컴퓨터 판독 가능 명령들을 실행하는 프로세싱 회로를 포함한다.
[0054] 도 7의 실시예는 교정 동작 동안 액션들(710-740)을 수행하는 것을 포함한다. 예컨대, 액션(710-740)은, 컴퓨팅 벤치마킹 테스트를 실행하고, 그 컴퓨팅 벤치마킹 테스트 동안 값들을 캡처하는 것에 대한 응답으로 수행될 수 있다. 액션(750)은 교정된 온도 완화 알고리즘을 사용하여 정상 동작 동안에 수행될 수 있다.
[0055] 액션(710)에서, 열 관리 유닛은 집적 회로 칩들들에서의 그리고 인쇄 회로 기판 상의 온도 센서들로부터 온도 감지 데이터를 판독한다. 예들이 위의 도 2에 도시되고, 여기서 온도 센서들은 TJ1-TJ3으로 표시된다. 이 예에서, 액션(710)은 컴퓨팅 벤치마킹 테스트 동안 온도 센서를 디폴트 레이트로 폴링하는 것을 포함할 수 있다. 액션(710)은 또한, 도 3의 액션들(320-350)에 대해 위에 설명된 바와 같이, 성능을 측정하는 것, 디폴트 온도 완화 설정들을 사용하여 완화 시간을 측정하는 것, TJ 램프 레이트를 측정하는 것, 및 Tskin 램프 레이트를 측정하는 것을 포함할 수 있다.
[0056] 액션(720)에서, 열 관리 유닛은, 관측된 온도 정보의 변화율과 데이터 구조 내의 특정 온도 정보 변화율 값을 매칭시키기 위해, 데이터 구조를 파싱한다. 예컨대, 위의 예들에서, 온도 정보의 변화율은 램프 레이트를 포함한다. 또한 위의 예에서, 열 관리 유닛은, 대략 매칭하는 램프 레이트 값에 대응하는 테이블 내의 엔트리를 찾기 위한 키로서 TJ 램프 레이트(또는 Tskin 램프 레이트)를 사용하여 룩-업 테이블을 검사한다. 다시 말해서, 램프 레이트는, 테이블에서 엔트리를 선택하기 위한 키-값 쌍의 키로서 사용될 수 있다. 위의 예들은 데이터 구조로서 룩-업 테이블을 사용하지만, 실시예들의 범위가 이에 제한되지 않는다. 다른 실시예들은 적절한 상이한 데이터 구조들을 사용할 수 있다.
[0057] 액션(730)에서, 열 관리 유닛은 데이터 구조에서의 특정 온도 정보 변화율 값에 대응하는 제1 전압 감소 스텝 값을 선택한다. 도 4에 관련하여 예가 위에 제공되고, 좌측 열 내의 전압 감소 스텝 값들 각각은 우측 열 내의 개개의 램프 레이트 값에 대응한다. 액션(730)에서, 열 관리 유닛은 액션(720)의 파싱에 대한 응답으로 전압 감소 스텝 값을 선택한다.
[0058] 액션(740)에서, 열 관리 유닛은 제1 전압 감소 스텝 값을 온도 완화 알고리즘에 적용한다. 예컨대, 열 관리 유닛은 컴퓨팅 디바이스의 칩 내의 비휘발성 메모리에 제1 전압 감소 스텝 값의 표시를 저장할 수 있다.
[0059] 액션(750)에서, 열 완화 유닛은 컴퓨팅 디바이스의 정상 동작 동안 온도 완화 알고리즘에 따라 컴퓨팅 디바이스의 성능을 감소시킨다. 일 예에서, 온도 완화 알고리즘은, 교정으로부터 설정들을 수집하기 위해 컴퓨터 칩 내의 비휘발성 메모리 어드레스들을 판독함으로써 디바이스의 파워-업 시에 온도 완화 알고리즘 자체를 개시하는 소프트웨어 알고리즘이다. 이러한 설정들 중 하나는 제1 전압 감소 스텝 값이다. 다른 설정들은, 또한 비휘발성 메모리 어드레스들에 저장되는, 예컨대, TJ 설정점들 및 셧다운 포인트들, Tskin 설정점들, 온도 센서 폴링 레이트들 등을 포함할 수 있다.
[0060] 액션(750)은 컴퓨팅 디바이스의 적어도 하나의 집적 회로 칩에 의해 소비된 에너지를 감소시키는 것을 포함한다. 일 예에서, 온도 완화 알고리즘은 하나 또는 그 초과의 집적 회로 칩들의 동작 전압을 감소시키고, 이로써 전력 소비를 감소시킨다. 그러나, 실시예들의 범위는, 전압 감소의 일부이든지 또는 전압 감소와 독립적이든지 간에, 동작 주파수를 감소시키는 것과 같은 임의의 적절한 온도 완화 기술을 포함할 수 있다.
[0061] 디바이스가 정상 사용 동안에 동작할 때, 열 관리 유닛은 백그라운드에서 온도 완화 알고리즘을 실행하여, 온도 판독치를 증가시키거나 온도 판독치들을 감소시키는 데 있어서, 접합 온도 설정점들 및 스킨 온도 설정점들이 넘어갈 때, 적절한 액션을 취한다. 따라서, 인간 사용자가 디바이스를 유휴 상태(idle)에 두고, 전화를 걸고, 텍스트 메시지들을 전송하고, 비디오들을 보는 등을 할 때, 열 관리 유닛은, 디바이스 동작 온도들이 스킨 한계들을 위반하지 않는 것을 보장하기 위해, 교정된 온도 완화 알고리즘을 계속해서 실행한다.
[0062] 실시예들의 범위는 도 7에 도시된 특정 방법으로 제한되지 않는다. 다른 실시예들은 하나 또는 그 초과의 액션들을 부가, 생략, 재배열 또는 수정할 수 있다. 예컨대, 방법(700)은, 액션들(710-740)이 반복되든지 또는 아니든지 간에, 정상 동작 동안 반복적으로 액션(750)을 수행하는 것을 포함할 수 있다.
[0063] 당업자가 지금까지 인지한 바와 같이 그리고 당면한 특정 애플리케이션에 의존하여, 다수의 변형들, 대체들 및 변동들이 본 개시내용의 사상 및 범위로부터 벗어남 없이 본 개시내용의 물질들, 장치, 구성들 및 디바이스들의 사용 방법들에서 그리고 그에 관하여 이루어질 수 있다. 이것을 고려하여, 본 개시내용의 범위는, 본원에서 설명되고 예시되는 특정 실시예들이 단지 본 개시내용의 일부 예들이기 때문에 이들의 범위로 제한되는 것이 아니라, 오히려 아래에 첨부된 청구항들 및 그의 기능적 등가물들의 범위에 완전히 상응해야 한다.

Claims (27)

  1. 컴퓨팅 디바이스에 의해 수행되는 방법으로서,
    상기 컴퓨팅 디바이스 내의 복수의 온도 센서들로부터 온도 정보를 생성하는 단계;
    복수의 전압 감소 스텝(voltage reduction step) 값들을 저장하는 단계 ― 각각의 전압 감소 스텝 값은 주파수 감소 스텝 값 및 온도 정보 변화율 값과 연관됨 ―;
    상기 온도 정보의 관측된 변화율에 기반하여 전압 감소 스텝들을 생성하기 위해 상기 온도 정보를 프로세싱하는 단계를 포함하고,
    상기 온도 정보를 프로세싱하는 것은:
    상기 온도 정보의 상기 관측된 변화율을 특정 저장된 온도 정보 변화율 값과 매칭시키는 것;
    상기 특정 저장된 온도 정보 변화율 값에 대응하는 저장된 제1 전압 감소 스텝 값을 선택하는 것; 및
    상기 컴퓨팅 디바이스의 동작 전압을 상기 저장된 제1 전압 감소 스텝 값만큼 감소시키는 것
    을 포함하는, 방법.
  2. 제1 항에 있어서,
    상기 컴퓨팅 디바이스의 정상 동작 동안, 그리고 상기 컴퓨팅 디바이스의 정상 동작 동안 수신되는 추가의 온도 정보에 대한 응답으로, 상기 컴퓨팅 디바이스의 성능을 낮추는 단계를 더 포함하는, 방법.
  3. 제2 항에 있어서,
    상기 컴퓨팅 디바이스의 성능을 낮추는 것은, 상기 컴퓨팅 디바이스의 동작 전압을 감소시키는 것에 추가하여, 상기 컴퓨팅 디바이스의 동작 주파수를 감소시키는 것을 포함하는, 방법.
  4. 제2 항에 있어서,
    상기 컴퓨팅 디바이스의 성능을 낮추는 것은, 온도 완화 알고리즘(temperature mitigation algorithm)에서 전압 감소 스텝들에 따라 상기 컴퓨팅 디바이스의 동작 전압을 감소시키는 것을 포함하는, 방법.
  5. 제1 항에 있어서,
    상기 전압 감소 스텝들은 개개의 주파수 감소 스텝들과 연관되는, 방법.
  6. 제1 항에 있어서,
    상기 온도 정보의 상기 관측된 변화율은:
    상기 컴퓨팅 디바이스의 접합 온도(junction temperature)와 연관된 온도 정보의 변화율을 포함하는, 방법.
  7. 제6 항에 있어서,
    상기 컴퓨팅 디바이스의 상기 접합 온도는 상기 디바이스의 복수의 온도 센서들 중 제1 온도 센서의 판독치(reading)를 포함하고, 상기 판독치는 상기 복수의 온도 센서들의 가장 높은 판독치인, 방법.
  8. 제1 항에 있어서,
    상기 복수의 전압 감소 스텝 값들은 전압 증분(voltage delta)들로서 데이터 구조에 저장되고; 그리고
    연관된 주파수 감소 스텝 값들 및 연관된 온도 정보 변화율 값들은 상기 데이터 구조에 저장되는, 방법.
  9. 제8 항에 있어서,
    상기 데이터 구조는 룩-업 테이블을 포함하는, 방법.
  10. 제8 항에 있어서,
    상기 온도 정보의 상기 관측된 변화율을 매칭시키는 것은:
    상기 온도 정보의 상기 관측된 변화율을 상기 데이터 구조 내의 상기 특정 저장된 온도 정보 변화율 값과 매칭시키기 위해 상기 데이터 구조를 파싱(parsing)하는 것을 포함하는, 방법.
  11. 제10 항에 있어서,
    상기 컴퓨팅 디바이스의 정상 동작 동안 상기 제1 전압 감소 스텝 값을 사용하는 단계를 더 포함하는, 방법.
  12. 시스템으로서,
    컴퓨터-판독가능 명령들을 실행하도록 구성된 컴퓨터 프로세서 ― 상기 컴퓨터 프로세서는 컴퓨팅 디바이스에 설치됨 ―; 및
    상기 컴퓨팅 디바이스 내에 배치된 복수의 온도 센서들을 포함하고,
    상기 복수의 온도 센서들은 상기 컴퓨터 프로세서와 통신하도록 구성되고,
    상기 컴퓨터 프로세서는 다음의 동작:
    제1 시간 기간 동안 상기 컴퓨팅 디바이스의 하우징 내부의 상기 복수의 온도 센서들로부터 온도 데이터를 수집하는 것;
    상기 온도 데이터로부터 상기 컴퓨팅 디바이스의 온도 램프 레이트(temperature ramp rate)를 측정하는 것;
    데이터 구조로부터 값을 선택하기 위한 키로서 상기 온도 램프 레이트를 사용하는 것 ― 상기 값은 전압 스텝 크기를 포함함 ―; 및
    상기 컴퓨팅 디바이스의 동작 전압을 상기 전압 스텝 크기만큼 감소시키는 것
    을 수행하도록 구성되는, 시스템.
  13. 제12 항에 있어서,
    상기 복수의 온도 센서들은 상기 컴퓨팅 디바이스의 인쇄 회로 기판 상에 배치되고, 그리고 상기 인쇄 회로 기판은 상기 컴퓨팅 디바이스의 하우징 내에 밀봉되는, 시스템.
  14. 제12 항에 있어서,
    상기 복수의 온도 센서들은 상기 컴퓨팅 디바이스의 하우징 내에 밀봉되는, 시스템.
  15. 삭제
  16. 제12 항에 있어서,
    상기 온도 램프 레이트는 상기 컴퓨팅 디바이스의 교정 동작 동안 접합 온도의 변화율을 포함하는, 시스템.
  17. 제12 항에 있어서,
    상기 컴퓨터 프로세서는, 정상 동작 동안 상기 전압 스텝 크기에 따라 상기 컴퓨터 프로세서의 동작 전압을 감소시키도록 추가로 구성되는, 시스템.
  18. 컴퓨팅 디바이스로서,
    상기 컴퓨팅 디바이스의 외부 하우징 내의 복수의 위치들에서 온도를 감지하기 위한 수단;
    상기 온도를 감지하기 위한 수단으로부터의 온도 데이터로부터 접합 온도 램프 레이트를 계산하기 위한 수단;
    상기 접합 온도 램프 레이트에 기반하여 전압 감소 스텝 크기 값을 선택하기 위해 룩-업 테이블을 파싱하기 위한 수단; 및
    동작 전압을 상기 전압 감소 스텝 크기 값만큼 감소시키기 위한 수단을 포함하는, 컴퓨팅 디바이스.
  19. 제18 항에 있어서,
    상기 접합 온도 램프 레이트를 계산하기 위한 수단은:
    복수의 온도 센서들을 포함하고,
    상기 복수의 온도 센서들의 제1 서브세트는 상기 컴퓨팅 디바이스의 반도체 칩 내에 배치되고, 그리고 상기 복수의 온도 센서들의 제2 서브세트는 상기 컴퓨팅 디바이스의 인쇄 회로 기판 상에 배치되는, 컴퓨팅 디바이스.
  20. 제18 항에 있어서,
    상기 전압 감소 스텝 크기 값을 상기 컴퓨팅 디바이스의 비-휘발성 메모리에 저장하기 위한 수단을 더 포함하는, 컴퓨팅 디바이스.
  21. 제20 항에 있어서,
    상기 비-휘발성 메모리로부터 상기 전압 감소 스텝 크기 값을 리트리브(retrieve)하기 위한 수단을 더 포함하는, 컴퓨팅 디바이스.
  22. 제18 항에 있어서,
    상기 접합 온도 램프 레이트를 계산하기 위한 수단은:
    상기 온도를 감지하기 위한 수단 중에서 가장 높은 온도 판독치를 결정하도록 상기 온도를 감지하기 위한 수단을 폴링(polling)하기 위한 수단; 및
    상기 온도를 감지하기 위한 수단 중에서 상기 가장 높은 온도 판독치로부터 상기 접합 온도 램프 레이트를 생성하기 위한 수단
    을 포함하는, 컴퓨팅 디바이스.
  23. 컴퓨팅 디바이스에 의해 수행되는 방법으로서,
    제1 시간 기간 동안 상기 컴퓨팅 디바이스의 하우징 내부의 복수의 온도 센서들로부터 온도 데이터를 수집하는 단계;
    상기 온도 데이터로부터 상기 컴퓨팅 디바이스의 온도 램프 레이트를 측정하는 단계;
    데이터 구조로부터 값을 선택하기 위한 키로서 상기 온도 램프 레이트를 사용하는 단계 ― 상기 값은 전압 스텝 크기를 포함함 ―; 및
    상기 컴퓨팅 디바이스의 동작 전압을 상기 전압 스텝 크기만큼 감소시키는 단계를 포함하는, 방법.
  24. 제23 항에 있어서,
    상기 온도 데이터를 수집하는 것은:
    온도 데이터가 수집될 때, 상기 복수의 온도 센서들의 가장 높은 온도 판독 값으로서 접합 온도를 계산하는 것을 더 포함하고,
    상기 온도 램프 레이트를 측정하는 것은 상기 접합 온도의 램프 레이트를 측정하는 것을 포함하는, 방법.
  25. 제23 항에 있어서,
    상기 온도 램프 레이트를 측정하는 것은:
    상기 컴퓨팅 디바이스의 스킨 온도(skin temperature)를 계산하는 것; 및
    상기 컴퓨팅 디바이스의 상기 스킨 온도의 램프 레이트를 계산하는 것
    을 포함하는, 방법.
  26. 제23 항에 있어서,
    상기 전압 스텝 크기는 전압 증분을 포함하는, 방법.
  27. 제23 항에 있어서,
    상기 전압 스텝 크기를 적용하는 것은:
    상기 측정된 온도 램프 레이트를 상기 데이터 구조 내의 램프 레이트 값과 매칭시키기 위해 상기 데이터 구조를 파싱하는 것;
    상기 데이터 구조 내의 상기 램프 레이트 값에 대응하는 전압 스텝 크기를 선택하는 것; 및
    상기 전압 스텝 크기를 상기 컴퓨팅 디바이스 내의 데이터 저장 디바이스에 저장하는 것
    을 포함하는, 방법.
KR1020187037655A 2016-07-08 2017-06-14 컴퓨팅 디바이스에서 온도 완화를 위한 교정을 제공하는 회로들 및 방법들 KR102513430B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/205,678 2016-07-08
US15/205,678 US10007310B2 (en) 2016-07-08 2016-07-08 Circuits and methods providing calibration for temperature mitigation in a computing device
PCT/US2017/037502 WO2018009317A1 (en) 2016-07-08 2017-06-14 Circuits and methods providing calibration for temperature mitigation in a computing device

Publications (2)

Publication Number Publication Date
KR20190025848A KR20190025848A (ko) 2019-03-12
KR102513430B1 true KR102513430B1 (ko) 2023-03-22

Family

ID=59216051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187037655A KR102513430B1 (ko) 2016-07-08 2017-06-14 컴퓨팅 디바이스에서 온도 완화를 위한 교정을 제공하는 회로들 및 방법들

Country Status (9)

Country Link
US (1) US10007310B2 (ko)
EP (1) EP3482274B1 (ko)
JP (1) JP6926185B2 (ko)
KR (1) KR102513430B1 (ko)
CN (2) CN109416568B (ko)
BR (1) BR112019000012A8 (ko)
ES (1) ES2770108T3 (ko)
HU (1) HUE047310T2 (ko)
WO (1) WO2018009317A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11399720B2 (en) 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices
US10402205B2 (en) * 2017-03-02 2019-09-03 Quanta Computer Inc. System and method for dynamically optimizing hardware frequency for booting
KR102400977B1 (ko) * 2020-05-29 2022-05-25 성균관대학교산학협력단 프로세서를 통한 페이지 폴트 처리 방법
CN111966409B (zh) * 2020-07-30 2021-04-02 深圳比特微电子科技有限公司 矿机快速搜频方法和装置以及矿机
CN112462820B (zh) * 2020-10-29 2022-03-22 广东禅信通科技有限公司 一种石墨烯发热材料的控温系统，方法以及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027709A (ja) * 2005-06-28 2007-02-01 Toshiba Corp 熱感知システム及び方法
US20090299543A1 (en) * 2008-05-30 2009-12-03 Apple Inc. Thermal management techniques in an electronic device
US20100115304A1 (en) * 2008-10-31 2010-05-06 Lev Finkelstein Power management for multiple processor cores
KR101173730B1 (ko) * 2007-03-29 2012-08-14 인텔 코오퍼레이션 동적 전력 감소

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5940785A (en) * 1996-04-29 1999-08-17 International Business Machines Corporation Performance-temperature optimization by cooperatively varying the voltage and frequency of a circuit
US20020087904A1 (en) * 2000-12-28 2002-07-04 Zhong-Ning (George) Cai Method and apparatus for thermal sensitivity based dynamic power control
US6977646B1 (en) * 2001-11-30 2005-12-20 3M Innovative Properties Co. Touch screen calibration system and method
US7227422B2 (en) * 2002-12-17 2007-06-05 Nxp B.V. Temperature compensated R-C oscillator
US20040233930A1 (en) 2003-05-19 2004-11-25 Modular Computing & Communications Corporation Apparatus and method for mobile personal computing and communications
US7461272B2 (en) 2004-12-21 2008-12-02 Intel Corporation Device, system and method of thermal control
US8996330B2 (en) * 2011-01-06 2015-03-31 Qualcomm Incorporated Method and system for managing thermal policies of a portable computing device
US8760217B2 (en) * 2011-02-25 2014-06-24 Qualcomm Incorporated Semiconductor device having on-chip voltage regulator
KR101840852B1 (ko) 2011-10-10 2018-03-22 삼성전자주식회사 모바일 장치의 표면 온도 관리 방법 및 멀티칩 패키지의 메모리 열관리 방법
US9703336B2 (en) 2013-02-21 2017-07-11 Qualcomm Incorporated System and method for thermal management in a multi-functional portable computing device
US9529397B2 (en) 2013-03-01 2016-12-27 Qualcomm Incorporated Thermal management of an electronic device based on sensation model
US20150148981A1 (en) * 2013-11-24 2015-05-28 Qualcomm Incorporated System and method for multi-correlative learning thermal management of a system on a chip in a portable computing device
US9632841B2 (en) 2014-05-29 2017-04-25 Mediatek Inc. Electronic device capable of configuring application-dependent task based on operating behavior of application detected during execution of application and related method thereof
US20150346745A1 (en) 2014-05-30 2015-12-03 Qualcomm Incorporated Thermally-adaptive voltage scaling for supply voltage supervisor power optimization
JP6275173B2 (ja) * 2016-03-03 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置
US10310572B2 (en) * 2016-06-10 2019-06-04 Microsoft Technology Licensing, Llc Voltage based thermal control of processing device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027709A (ja) * 2005-06-28 2007-02-01 Toshiba Corp 熱感知システム及び方法
KR101173730B1 (ko) * 2007-03-29 2012-08-14 인텔 코오퍼레이션 동적 전력 감소
US20090299543A1 (en) * 2008-05-30 2009-12-03 Apple Inc. Thermal management techniques in an electronic device
US20100115304A1 (en) * 2008-10-31 2010-05-06 Lev Finkelstein Power management for multiple processor cores

Also Published As

Publication number Publication date
KR20190025848A (ko) 2019-03-12
CN109416568A (zh) 2019-03-01
ES2770108T3 (es) 2020-06-30
BR112019000012A8 (pt) 2023-01-31
JP2019527412A (ja) 2019-09-26
BR112019000012A2 (pt) 2019-04-16
CN109416568B (zh) 2022-09-06
US20180011520A1 (en) 2018-01-11
EP3482274A1 (en) 2019-05-15
EP3482274B1 (en) 2019-11-27
CN115543045A (zh) 2022-12-30
US10007310B2 (en) 2018-06-26
WO2018009317A1 (en) 2018-01-11
HUE047310T2 (hu) 2020-04-28
JP6926185B2 (ja) 2021-08-25

Similar Documents

Publication Publication Date Title
KR102513430B1 (ko) 컴퓨팅 디바이스에서 온도 완화를 위한 교정을 제공하는 회로들 및 방법들
US8087823B2 (en) Method for monitoring thermal control
TWI468925B (zh) 處理器的動態熱反應的決定管理
KR101833601B1 (ko) 휴대용 컴퓨팅 디바이스로부터 주위 온도를 추정하기 위한 시스템 및 방법
KR102648732B1 (ko) 디바이스 스킨 온도에 기초하여 극한 전력들을 변경하기 위한 전력 관리
US20160266629A1 (en) Changing power limits based on device state
US10528102B2 (en) System and method for improved thermal management of a portable computing device with skin temperature sensors
TWI633491B (zh) 基於確定性電流的處理器晶片頻率最佳化
US9753516B2 (en) Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices
US10503222B2 (en) Circuits and methods providing temperature mitigation for computing devices using estimated skin temperature
WO2013095943A1 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US11399720B2 (en) Circuits and methods providing temperature mitigation for computing devices
Sahin et al. On the impacts of greedy thermal management in mobile devices
US20170075397A1 (en) Circuits and methods providing temperature mitigation for computing devices
US8680523B2 (en) Sensor for semiconductor degradation monitoring and modeling
AU2016326308A1 (en) Circuits and methods providing temperature mitigation for computing devices using in-package sensor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant