KR102513267B1 - Display apparatus and method of manufacturing the same - Google Patents

Display apparatus and method of manufacturing the same Download PDF

Info

Publication number
KR102513267B1
KR102513267B1 KR1020170133484A KR20170133484A KR102513267B1 KR 102513267 B1 KR102513267 B1 KR 102513267B1 KR 1020170133484 A KR1020170133484 A KR 1020170133484A KR 20170133484 A KR20170133484 A KR 20170133484A KR 102513267 B1 KR102513267 B1 KR 102513267B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
electrodes
barrier ribs
layer
Prior art date
Application number
KR1020170133484A
Other languages
Korean (ko)
Other versions
KR20190042130A (en
Inventor
임현덕
강종혁
김대현
이주열
조현민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170133484A priority Critical patent/KR102513267B1/en
Priority to US16/154,856 priority patent/US10797212B2/en
Publication of KR20190042130A publication Critical patent/KR20190042130A/en
Priority to US17/061,144 priority patent/US11495717B2/en
Priority to US18/049,967 priority patent/US20230066918A1/en
Priority to KR1020230035674A priority patent/KR102642102B1/en
Application granted granted Critical
Publication of KR102513267B1 publication Critical patent/KR102513267B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

다양한 실시예들에 따른 표시 장치 및 이를 제조하는 방법이 개시된다. 상기 표시 장치는 기판, 상기 기판 상에서 제1 방향으로 연장되는 제1 전극, 상기 제1 전극의 중앙부 상에서 상기 제1 방향으로 연장되는 제1 격벽, 상기 기판 상에서 상기 제1 전극과 평행하게 연장되는 제2 전극, 상기 제2 전극의 중앙부 상에서 상기 제1 방향으로 연장되는 제2 격벽, 및 상기 제1 전극과 상기 제2 전극 사이에 전기적으로 연결되는 복수의 발광 소자들을 포함한다.A display device and a method of manufacturing the same according to various embodiments are disclosed. The display device includes a substrate, a first electrode extending in a first direction on the substrate, a first barrier rib extending in the first direction on a central portion of the first electrode, and a first electrode extending parallel to the first electrode on the substrate. It includes two electrodes, a second barrier rib extending in the first direction on a central portion of the second electrode, and a plurality of light emitting elements electrically connected between the first electrode and the second electrode.

Description

표시 장치 및 이의 제조 방법{Display apparatus and method of manufacturing the same}Display apparatus and method of manufacturing the same {Display apparatus and method of manufacturing the same}

본 발명의 실시예들은 표시 장치 및 표시 장치의 제조 방법에 관한 것으로서, 더욱 상세하게는 초소형 발광 소자(LED, Light Emitting Diode)를 포함하는 표시 장치 및 이의 제조 방법에 관한 것이다.Embodiments of the present invention relate to a display device and a method of manufacturing the display device, and more particularly, to a display device including a light emitting diode (LED) and a method of manufacturing the same.

발광 소자(LED)는 광 변환 효율이 높고 에너지 소비량이 매우 적으며, 수명이 반영구적이고 환경 친화적이다. LED를 조명이나 표시 장치 등에 활용하기 위해서는, LED에 전원을 인가할 수 있는 한 쌍의 전극 사이에 LED를 연결하는 것이 필요하다. LED와 전극을 연결하는 방식은 전극 상에 LED를 직접 성장시키는 방식과 LED를 별도로 성장시킨 후, LED를 전극 상에 배치하는 방식으로 분류할 수 있다. 후자의 방법의 경우, LED가 나노 단위의 초소형일 경우, LED를 전극에 배치하기가 어렵다.The light emitting device (LED) has high light conversion efficiency, very low energy consumption, a semi-permanent lifetime, and is environmentally friendly. In order to utilize LEDs for lighting or display devices, it is necessary to connect the LEDs between a pair of electrodes capable of applying power to the LEDs. The method of connecting the LED and the electrode can be classified into a method of directly growing the LED on the electrode and a method of separately growing the LED and then arranging the LED on the electrode. In the case of the latter method, when the LEDs are nano-sized, it is difficult to arrange the LEDs on the electrodes.

본 발명의 실시예들은 상술한 문제점을 해결하기 위한 것으로서, 독립적으로 제조된 초소형 발광 소자를 한 쌍의 전극 사이에 연결할 때 발생할 수 있는 초소형 발광 소자와 전극들 간의 접합 불량을 감소시킬 수 있는 표시 장치 및 이의 제조 방법을 제공한다.Embodiments of the present invention are to solve the above-described problems, and display devices capable of reducing bonding defects between a subminiature light emitting element and electrodes that may occur when an independently manufactured subminiature light emitting element is connected between a pair of electrodes. and a method for producing the same.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned will be clearly understood by those skilled in the art from the description of the present invention. .

상술한 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따른 표시 장치는 기판, 상기 기판 상에서 제1 방향으로 연장되는 제1 전극, 상기 제1 전극의 중앙부 상에서 상기 제1 방향으로 연장되는 제1 격벽, 상기 기판 상에서 상기 제1 전극과 평행하게 연장되는 제2 전극, 상기 제2 전극의 중앙부 상에서 상기 제1 방향으로 연장되는 제2 격벽, 및 상기 제1 전극과 상기 제2 전극 사이에 전기적으로 연결되는 복수의 발광 소자들을 포함한다.A display device according to an aspect of the present invention for achieving the above technical problem is a substrate, a first electrode extending in a first direction on the substrate, and a first barrier rib extending in the first direction on a central portion of the first electrode. , a second electrode extending parallel to the first electrode on the substrate, a second barrier rib extending in the first direction on a central portion of the second electrode, and electrically connected between the first electrode and the second electrode. It includes a plurality of light emitting elements to be.

상기 복수의 발광 소자들 각각은 상기 제1 전극의 상부면과 컨택하는 제1 단부와 상기 제2 전극의 상부면과 컨택하는 제2 단부를 가질 수 있다.Each of the plurality of light emitting elements may have a first end contacting the top surface of the first electrode and a second end contacting the top surface of the second electrode.

상기 표시 장치는 상기 제1 전극과 상기 복수의 발광 소자들 각각의 상기 제1 단부를 전기적으로 연결하는 제1 연결 전극, 및 상기 제2 전극과 상기 복수의 발광 소자들 각각의 상기 제2 단부를 전기적으로 연결하는 제2 연결 전극을 더 포함할 수 있다.The display device includes a first connection electrode electrically connecting the first electrode and the first end of each of the plurality of light emitting elements, and the second electrode and the second end of each of the plurality of light emitting elements. A second connection electrode electrically connected may be further included.

상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 발광 소자의 길이보다 작을 수 있다.A distance between the first electrode and the second electrode may be smaller than a length of the light emitting device.

상기 제1 격벽과 상기 제2 격벽 사이의 간격은 상기 발광 소자의 길이와 같거나 이보다 클 수 있다.A distance between the first barrier rib and the second barrier rib may be equal to or greater than a length of the light emitting device.

상기 제1 격벽과 상기 제2 격벽 각각의 높이는 상기 발광 소자의 길이와 같거나 이보다 클 수 있다.A height of each of the first barrier rib and the second barrier rib may be equal to or greater than a length of the light emitting device.

상기 제1 및 제2 격벽들의 단면의 폭은 상기 기판에서 멀어질수록 감소하지 않을 수 있다. 상기 제1 전극의 상부면과 상기 제1 격벽의 측면이 이루는 각도는 90도 이하이고, 상기 제2 전극의 상부면과 상기 제2 격벽의 측면이 이루는 각도는 90도 이하일 수 있다.Widths of cross sections of the first and second barrier ribs may not decrease as the distance from the substrate increases. An angle formed between an upper surface of the first electrode and a side surface of the first barrier rib may be 90 degrees or less, and an angle formed between an upper surface of the second electrode and a side surface of the second barrier rib may be 90 degrees or less.

상기 제1 및 제2 격벽들 각각은 산란 입자들이 분산된 유기 절연 물질을 포함할 수 있다.Each of the first and second barrier ribs may include an organic insulating material in which scattering particles are dispersed.

상기 표시 장치는 상기 기판 상에 위치하고, 상기 복수의 발광 소자들 및 상기 제1 및 제2 격벽들이 위치하는 발광 영역을 노출하는 개구부를 갖는 화소 정의막을 더 포함할 수 있다.The display device may further include a pixel defining layer disposed on the substrate and having an opening exposing a light emitting region in which the plurality of light emitting elements and the first and second barrier ribs are positioned.

상기 제1 및 제2 격벽들의 물질은 상기 화소 정의막의 물질과 동일할 수 있다.A material of the first and second barrier ribs may be the same as that of the pixel defining layer.

상기 표시 장치는 상기 화소 정의막의 상기 개구부 내에 충전되어 상기 제1 및 제2 격벽들의 측면들을 덮는 캡핑층을 더 포함할 수 있다. 상기 제1 및 제2 격벽들의 물질의 굴절율은 상기 캡핑층의 물질의 굴절율보다 클 수 있다.The display device may further include a capping layer filled in the opening of the pixel defining layer to cover side surfaces of the first and second barrier ribs. A refractive index of a material of the first and second barrier ribs may be greater than a refractive index of a material of the capping layer.

상기 제1 및 제2 격벽들의 단면은 상기 제1 및 제2 전극들의 상부면으로부터 역테이퍼 형상을 가질 수 있다.Cross-sections of the first and second barrier ribs may have a reverse tapered shape from upper surfaces of the first and second electrodes.

본 발명의 다른 측면에 따른 표시 장치는 기판, 상기 기판 상에 행 방향과 열 방향으로 배열되는 복수의 픽셀들, 상기 기판 상에 열 방향으로 연장되고, 각각 동일 열에 위치한 복수의 픽셀들에 연결되는 복수의 제1 전원 배선들, 및 상기 기판 상에 행 방향으로 연장되고, 각각 동일 행에 위치한 복수의 픽셀들에 연결되는 복수의 제2 전원 배선들을 포함한다. 상기 복수의 제2 전원 배선들 각각은 상기 행 방향으로 서로 이격하여 배치되어 상기 동일 행에 위치한 상기 복수의 픽셀들에 각각 연결되는 전원 전극들을 포함한다. 상기 복수의 픽셀들 각각은, 상기 기판 상에 위치하고 상기 전원 전극들 중에서 대응하는 전원 전극에 연결되는 박막 트랜지스터, 상기 기판 상에서 제1 방향으로 연장되고 상기 복수의 제1 전원 배선들 중에서 대응하는 제1 전원 배선에 전기적으로 연결되는 복수의 제1 전극들, 상기 복수의 제1 전극들 상에서 상기 제1 방향으로 연장되는 복수의 제1 격벽들, 상기 기판 상에서 상기 제1 방향으로 연장되고 상기 박막 트랜지스터에 전기적으로 연결되고, 상기 복수의 제1 전극들과 교대로 위치하는 복수의 제2 전극들, 상기 복수의 제2 전극들 상에서 상기 제1 방향으로 연장되는 복수의 제2 격벽들, 및 서로 인접한 상기 제1 전극과 상기 제2 전극 사이에 전기적으로 연결되는 복수의 발광 소자들을 포함한다.A display device according to another aspect of the present invention includes a substrate, a plurality of pixels arranged on the substrate in a row direction and a column direction, and extending on the substrate in a column direction and connected to a plurality of pixels positioned in the same column, respectively. It includes a plurality of first power lines, and a plurality of second power lines extending in a row direction on the substrate and connected to a plurality of pixels located on the same row, respectively. Each of the plurality of second power lines includes power electrodes spaced apart from each other in the row direction and respectively connected to the plurality of pixels located in the same row. Each of the plurality of pixels includes a thin film transistor disposed on the substrate and connected to a corresponding power supply electrode among the power supply electrodes, and a corresponding first one of the plurality of first power supply wires extending in a first direction on the substrate. A plurality of first electrodes electrically connected to power wiring, a plurality of first barrier ribs extending in the first direction on the plurality of first electrodes, extending in the first direction on the substrate and to the thin film transistor A plurality of second electrodes electrically connected to and alternately positioned with the plurality of first electrodes, a plurality of second partition walls extending in the first direction on the plurality of second electrodes, and adjacent to each other. It includes a plurality of light emitting elements electrically connected between the first electrode and the second electrode.

상기 복수의 제1 격벽들 각각은 상기 복수의 제1 전극들 중에서 대응하는 제1 전극의 중심선 상에 위치할 수 있다. 상기 복수의 제2 격벽들 각각은 상기 복수의 제2 전극들 중에서 대응하는 제2 전극의 중심선 상에 위치할 수 있다.Each of the plurality of first barrier ribs may be positioned on a center line of a corresponding first electrode among the plurality of first electrodes. Each of the plurality of second barrier ribs may be positioned on a center line of a corresponding second electrode among the plurality of second electrodes.

상기 발광 소자의 길이는 서로 인접한 상기 제1 전극과 상기 제2 전극 사이의 간격보다 길고 서로 인접한 상기 제1 격벽과 상기 제2 격벽 사이의 간격보다 짧을 수 있다.A length of the light emitting device may be longer than a distance between the first electrode and the second electrode adjacent to each other and shorter than a distance between the first and second barrier ribs adjacent to each other.

상기 표시 장치는 상기 기판 상에 위치하고, 상기 픽셀들의 발광 영역을 노출하는 개구부들을 갖는 화소 정의막을 더 포함할 수 있다. 상기 발광 영역에는 상기 복수의 발광 소자들 및 상기 복수의 제1 및 제2 격벽들이 위치할 수 있다. 상기 제1 및 제2 격벽들의 물질은 상기 화소 정의막의 물질과 동일할 수 있다.The display device may further include a pixel defining layer disposed on the substrate and having openings exposing emission regions of the pixels. The plurality of light emitting devices and the plurality of first and second barrier ribs may be positioned in the light emitting region. A material of the first and second barrier ribs may be the same as that of the pixel defining layer.

상기 표시 장치는 상기 화소 정의막의 상기 개구부들 내에 충전되어 상기 제1 및 제2 격벽들의 측면들을 덮는 캡핑층을 더 포함할 수 있다. 상기 제1 및 제2 격벽들의 물질의 굴절율은 상기 캡핑층의 물질의 굴절율보다 클 수 있다. 상기 제1 및 제2 격벽들의 단면은 상기 제1 및 제2 전극들의 상부면으로부터 역테이퍼 형상을 가질 수 있다.The display device may further include a capping layer filled in the openings of the pixel defining layer to cover side surfaces of the first and second barrier ribs. A refractive index of a material of the first and second barrier ribs may be greater than a refractive index of a material of the capping layer. Cross-sections of the first and second barrier ribs may have a reverse tapered shape from upper surfaces of the first and second electrodes.

본 발명의 일 측면에 따른 표시 장치의 제조 방법에 따르면, 상기 기판 상에 제1 방향으로 서로 평행하게 연장되는 제1 및 제2 전극들이 형성된다. 상기 제1 및 제2 전극들 상에 유기 절연 물질층이 형성된다. 상기 유기 절연 물질층의 일부를 제거하여, 상기 제1 및 제2 전극들의 중앙부 상에서 상기 제1 방향으로 연장되는 제1 및 제2 격벽들, 및 상기 제1 및 제2 격별들이 위치하는 발광 영역을 노출하는 개구부를 갖는 화소 정의막이 형성된다. 상기 제1 및 제2 전극들 상에 복수의 발광 소자들을 포함하는 용매가 투임된다. 상기 제1 및 제2 전극들 사이에 전기장을 유도하여, 상기 복수의 발광 소자들이 상기 제1 및 제2 전극들 사이에 정렬된다. 상기 복수의 발광 소자들의 일단을 상기 제1 전극에 전기적으로 연결하는 제1 연결 전극, 및 상기 복수의 발광 소자들의 타단을 상기 제2 전극에 전기적으로 연결하는 제2 연결 전극이 형성된다.According to the manufacturing method of the display device according to one aspect of the present invention, first and second electrodes extending parallel to each other in a first direction are formed on the substrate. An organic insulating material layer is formed on the first and second electrodes. By removing a portion of the organic insulating material layer, first and second barrier ribs extending in the first direction on the central portion of the first and second electrodes and a light emitting region in which the first and second barrier ribs are located are formed. A pixel defining film having an exposing opening is formed. A solvent including a plurality of light emitting elements is applied on the first and second electrodes. By inducing an electric field between the first and second electrodes, the plurality of light emitting elements are aligned between the first and second electrodes. A first connection electrode electrically connecting one end of the plurality of light emitting elements to the first electrode and a second connection electrode electrically connecting the other end of the plurality of light emitting elements to the second electrode are formed.

상기 표시 장치의 제조 방법에 따르면, 상기 화소 정의막의 상기 개구부 내에 충전되어 상기 제1 및 제2 격벽들의 측면들을 덮는 캡핑층이 형성될 수 있다. 상기 제1 및 제2 격벽들의 물질의 굴절율은 상기 캡핑층의 물질의 굴절율보다 클 수 있다.According to the manufacturing method of the display device, a capping layer may be formed to cover side surfaces of the first and second barrier ribs by being filled in the opening of the pixel defining layer. A refractive index of a material of the first and second barrier ribs may be greater than a refractive index of a material of the capping layer.

상기 제1 및 제2 격벽들의 단면이 상기 제1 및 제2 전극들의 상부면으로부터 역테이퍼 형상을 갖도록, 노광 에너지 및 노광빔의 초점 위치를 조절하여 감광성을 갖는 상기 유기 절연 물질층에 대하여 노광 공정이 수행될 수 있다.An exposure process for the organic insulating material layer having photosensitivity by adjusting exposure energy and a focal position of an exposure beam so that cross sections of the first and second barrier ribs have a reverse tapered shape from the upper surfaces of the first and second electrodes. this can be done

전술한 것 외의 다른 측면, 특징, 이점은 아래의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims and detailed description of the invention.

본 발명의 다양한 실시예들에 따르면, 한 쌍의 전극 상에 초소형 발광 소자의 오정렬을 방지할 수 있는 격벽을 배치함으로써 초소형 발광 소자의 정렬도를 높일 수 있다. 또한, 역스테퍼 형상의 격벽을 이용하여 광 추출 효율이 개선된 표시 장치를 제공할 수 있다.According to various embodiments of the present invention, the degree of alignment of the subminiature light emitting devices may be increased by disposing a partition wall capable of preventing misalignment of the subminiature light emitting devices on a pair of electrodes. In addition, a display device with improved light extraction efficiency may be provided by using the barrier rib having a reverse stepper shape.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 영역(DA)의 일부를 도시한 평면도이다.
도 3a 내지 도 3d는 본 발명의 다양한 실시예들에 발광 소자들을 도시한다.
도 4a는 본 발명의 일 실시예에 따라 도 2의 A-A'를 따라 절단한 부분 단면도이다.
도 4b는 본 발명의 다른 실시예에 따라 도 2의 A-A'를 따라 절단한 부분 단면도이다.
도 5는 비교예에 따라 제1 및 제2 격벽들이 표시 장치의 부분 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 영역(DA)의 일부를 도시한 평면도이다.
도 7a는 본 발명의 다른 실시예에 따라 도 6의 B-B'를 따라 절단한 부분 단면도이다.
도 7b는 본 발명의 다른 실시예에 따라 도 6의 B-B'를 따라 절단한 부분 단면도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 영역(DA)의 일부를 도시한 평면도이다.
도 9는 본 발명의 다른 실시예에 따라 도 8의 C-C'를 따라 절단한 부분 단면도이다.
도 10a 내지 도 10i는 본 발명의 일 실시예에 따라서 도 2 및 도 4b에 도시된 표시 장치를 제조하는 공정을 개략적으로 도시한 단면도이다.
도 11은 본 발명의 일 실시예에 따라서 발광 소자가 자기 정렬하는 과정을 설명하기 위한 단면도이다.1 is a plan view schematically illustrating a display device according to an exemplary embodiment of the present invention.
2 is a plan view illustrating a part of the display area DA according to an exemplary embodiment of the present invention.
3A-3D show light emitting elements in various embodiments of the present invention.
Figure 4a is a partial cross-sectional view taken along AA' of Figure 2 according to one embodiment of the present invention.
Figure 4b is a partial cross-sectional view taken along AA' of Figure 2 according to another embodiment of the present invention.
5 is a partial cross-sectional view of a display device including first and second barrier ribs according to a comparative example.
6 is a plan view illustrating a part of the display area DA according to another exemplary embodiment of the present invention.
7A is a partial cross-sectional view taken along line BB′ of FIG. 6 according to another embodiment of the present invention.
Figure 7b is a partial cross-sectional view taken along BB' of Figure 6 according to another embodiment of the present invention.
8 is a plan view illustrating a part of the display area DA according to another exemplary embodiment of the present invention.
9 is a partial cross-sectional view taken along line C-C′ of FIG. 8 according to another embodiment of the present invention.
10A to 10I are cross-sectional views schematically illustrating a process of manufacturing the display device shown in FIGS. 2 and 4B according to an embodiment of the present invention.
11 is a cross-sectional view illustrating a process of self-aligning a light emitting device according to an embodiment of the present invention.

본 발명은 다양하게 변형되고 여러 가지 실시예를 가질 수 있으므로, 특정 실시예들을 도면에 도시하고 상세한 설명을 통해 상세하게 설명하고자 한다. 본 발명의 특징, 및 효과, 그리고 그것들을 달성하는 방법은 도면과 함께 아래에서 상세하게 기술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 아래에 개시되는 실시예들로 한정되지 않으며, 다양한 형태로 구현될 수 있다.Since the present invention may be variously modified and have various embodiments, specific embodiments are shown in the drawings and described in detail through detailed description. The features and effects of the present invention, and methods for achieving them will become clear with reference to the embodiments described in detail below together with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들이 상세히 설명된다. 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In order to clearly describe the present invention, parts irrelevant to the description are omitted, and when describing with reference to the drawings, the same or corresponding components are given the same reference numerals, and overlapping descriptions thereof will be omitted.

이하의 실시예들에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. 도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에 도시된 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 선택되었으므로, 본 발명이 반드시 도시된 형태로 한정되지 않는다.In the following embodiments, when a part such as a film, region, component, etc. is on or on another part, not only is it directly above the other part, but another film, region, component, etc. is interposed therebetween. Including cases where In the drawings, the size of components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily selected for convenience of description, the present invention is not necessarily limited to the illustrated form.

이하의 실시예들에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다. In the following embodiments, when films, regions, components, etc. are connected, not only when the films, regions, and components are directly connected, but also when other films, regions, and components are interposed between the films, regions, and components. It also includes cases where it is intervened and connected indirectly. For example, when a film, region, component, etc. is electrically connected in this specification, not only is the film, region, component, etc. directly electrically connected, but another film, region, component, etc. is interposed therebetween. Including cases of indirect electrical connection.

이하의 실시예들에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 명세서 전체에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 제1 구성요소가 제2 구성요소를 포함한다 또는 가진다라고 할 때, 이는 특별히 반대되는 기재가 없는 한 제2 구성요소 외의 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In the following embodiments, terms such as first and second are used for the purpose of distinguishing one element from another element without limiting meaning. Throughout the specification, expressions in the singular number include plural expressions unless the context clearly dictates otherwise. When a first component includes or has a second component, this means that other components may be further included without excluding components other than the second component unless otherwise stated. do.

이하의 실시예에서, x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들면, x축, y축 및 z축은 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.In the following embodiments, the x-axis, y-axis, and z-axis are not limited to the three axes of the Cartesian coordinate system, and may be interpreted in a broad sense including these. For example, the x-axis, y-axis, and z-axis may refer to different directions that are not orthogonal to each other.

제조 방법에 관한 실시예는 본 명세서에 설명되는 공정 순서와 다른 공정 순서에 따라 진행될 수 있다. 예를 들어, 제1 공정이 설명된 후에 제2 공정이 설명된다고 하더라도, 제1 공정과 제2 공정은 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 제2 공정이 수행된 후에 제1 공정이 수행될 수도 있다.An embodiment of the manufacturing method may be performed according to a process sequence different from the process sequence described herein. For example, even if the second process is described after the first process is described, the first process and the second process may be performed substantially simultaneously, or after the second process is performed in an order reverse to the order described. A first process may be performed.

본 명세서에서 "대응하는" 또는 "대응하게"라는 용어는 문맥에 따라서 동일한 열 및/또는 행에 배치된다 또는 연결된다는 것을 의미할 수 있다. 예컨대, 제1 부재가 복수의 제2 부재들 중에서 "대응하는" 제2 부재에 연결된다는 것은 제1 부재와 동일 열 및/또는 동일 행에 배치된 제2 부재에 연결된다는 것을 의미한다. 예를 들면, 복수의 픽셀 회로들과 복수의 발광 소자들이 각각 기판 상에 행 방향과 열 방향으로 배열되는 경우, 발광 소자가 대응하는 픽셀 회로에 연결된다는 것은 복수의 픽셀 회로들 중에서 동일 행과 동일 열에 위치한 픽셀 회로에 연결된다는 것을 의미한다.In this specification, the terms "corresponding" or "correspondingly" may mean arranged in the same column and/or row or concatenated, depending on the context. For example, when a first member is connected to a “corresponding” second member among a plurality of second members, it means that it is connected to a second member disposed in the same column and/or same row as the first member. For example, when a plurality of pixel circuits and a plurality of light emitting devices are arranged in a row direction and a column direction, respectively, on a substrate, connecting a light emitting device to a corresponding pixel circuit is the same as the same row among the plurality of pixel circuits. It means that it is connected to the pixel circuit located in the column.

첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.In the accompanying drawings, variations of the shapes shown may be expected, eg depending on manufacturing techniques and/or tolerances. Therefore, the embodiments of the present invention should not be construed as being limited to the specific shape of the region shown in this specification, but should include, for example, a change in shape resulting from the manufacturing process.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 평면도이다.1 is a plan view schematically illustrating a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 표시 장치(1)는 표시 영역(DA)을 갖는 기판(100)을 포함할 수 있다. 기판(100)의 표시 영역(DA)에는 주사선들(SL)과 데이터선들(DL), 및 주사선들(SL)과 데이터선들(DL)에 연결되는 픽셀들(PX)이 배치될 수 있다. 주사선들(SL)은 행 방향으로 연장되어 대응하는 픽셀들(PX)에 주사 신호를 전달하며, 열 방향으로 서로 이격하여 배열될 수 있다. 데이터선들(DL)은 열 방향으로 연장되어 대응하는 픽셀들(PX)에 데이터 신호를 전달하며, 행 방향으로 서로 이격하여 배열될 수 있다. 주사선들(SL)의 연장 방향과 데이터선들(DL)의 연장 방향은 서로 상이할 수 있으나, 본 발명은 이로 한정되지 않으며, 주사선들(SL)과 데이터선들(DL)은 모두 동일한 방향으로 연장될 수도 있다. 주사선들(SL)과 데이터선들(DL)은 서로 수직한 방향으로 연장될 수 있다.Referring to FIG. 1 , the display device 1 may include a substrate 100 having a display area DA. Scan lines SL, data lines DL, and pixels PX connected to the scan lines SL and data lines DL may be disposed in the display area DA of the substrate 100 . The scan lines SL may extend in a row direction to transmit scan signals to corresponding pixels PX, and may be spaced apart from each other in a column direction. The data lines DL extend in a column direction to transfer data signals to corresponding pixels PX, and may be spaced apart from each other in a row direction. The extension directions of the scan lines SL and the extension directions of the data lines DL may be different from each other, but the present invention is not limited thereto, and both the scan lines SL and the data lines DL may extend in the same direction. may be The scan lines SL and the data lines DL may extend in directions perpendicular to each other.

픽셀들(PX) 각각은 대응하는 주사선(SL) 및 대응하는 데이터선(DL)에 연결될 수 있다. 픽셀들(PX)은 기판(100) 상에 매트릭스형, 지그재그형 등과 같은 다양한 패턴으로 배열될 수 있다. 각 픽셀(PX)은 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다.Each of the pixels PX may be connected to a corresponding scan line SL and a corresponding data line DL. The pixels PX may be arranged on the substrate 100 in various patterns such as a matrix shape and a zigzag shape. Each pixel PX emits one color, and may emit one color among red, blue, green, and white, for example. However, the present invention is not limited thereto, and other colors other than red, blue, green, and white may be emitted.

기판(100)은 표시 영역(DA)의 주변에 비표시 영역(NA)을 가질 수 있다. 비표시 영역(NA)에는 제1 구동부(200) 및 제2 구동부(300)가 배치될 수 있다. 제1 구동부(200)는 데이터 신호를 생성하고, 표시 영역(DA)에 배열된 데이터선들(DL)로 데이터 신호를 공급할 수 있다. 제2 구동부(300)는 주사 신호를 생성하고, 표시 영역(DA)에 배열된 주사선들(SL)로 주사 신호를 공급할 수 있다. 제1 구동부(200) 및 제2 구동부(300)는 구동 회로로서, 집적 회로 칩의 형태로 제작되어 기판(100) 상에 실장되거나, 기판(100)의 표시 영역(DA) 상에 픽셀(PX)들이 형성될 때, 기판(100)의 비표시 영역(NA) 상에 형성될 수 있다.The substrate 100 may have a non-display area NA around the display area DA. The first driving unit 200 and the second driving unit 300 may be disposed in the non-display area NA. The first driver 200 may generate a data signal and supply the data signal to the data lines DL arranged in the display area DA. The second driver 300 may generate a scan signal and supply the scan signal to the scan lines SL arranged in the display area DA. The first driving unit 200 and the second driving unit 300 are driving circuits, which are manufactured in the form of an integrated circuit chip and mounted on the substrate 100 or a pixel PX on the display area DA of the substrate 100. ) may be formed on the non-display area NA of the substrate 100 .

도 2는 본 발명의 일 실시예에 따른 표시 영역(DA)의 일부를 도시한 평면도이다.2 is a plan view illustrating a part of the display area DA according to an exemplary embodiment of the present invention.

도 2를 참조하면, 표시 영역(DA)에는 서로 다른 색상의 광을 방출하는 제1 픽셀(PX1), 제2 픽셀(PX2) 및 제3 픽셀(PX3)를 포함하는 픽셀들(도 1의 PX)이 행 방향과 열 방향으로 배치될 수 있다. 제1 픽셀(PX1), 제2 픽셀(PX2) 및 제3 픽셀(PX3)은 각각 적색광, 녹색광 및 청색광을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며 결합에 의해 백색광을 구현할 수 있다면 어떠한 색의 조합도 가능하다.Referring to FIG. 2 , in the display area DA, pixels including a first pixel PX1 , a second pixel PX2 , and a third pixel PX3 emitting light of different colors (PX in FIG. 1 ) ) may be arranged in the row direction and the column direction. The first pixel PX1 , the second pixel PX2 , and the third pixel PX3 may emit red light, green light, and blue light, respectively. However, the present invention is not limited thereto, and any combination of colors is possible as long as white light can be realized by combination.

표시 영역(DA)에는 기판 상에 열 방향으로 연장되는 제1 전원 배선들(25)과 기판 상에 행 방향으로 연장되는 제2 전원 배선들(26)이 배열된다. 제1 전원 배선들(25) 각각은 동일 열에 위치하는 픽셀들(PX)에 연결되고, 제2 전원 배선들(26) 각각은 동일 행에 위치하는 픽셀들(PX)에 연결된다.In the display area DA, first power supply wires 25 extending in a column direction on the substrate and second power supply wires 26 extending in a row direction on the substrate are arranged. Each of the first power wires 25 is connected to the pixels PX located in the same column, and each of the second power wires 26 is connected to the pixels PX located in the same row.

각 픽셀들(PX1, PX2, PX3)은 제1 전극(21), 제2 전극(22) 및 제1 전극(21)과 제2 전극(22) 사이에 전기적으로 연결된 발광 소자들(40)을 포함할 수 있다. 발광 소자(40)는 나노 단위 크기의 발광 다이오드(LED)일 수 있으며, 초소형 발광 소자로 지칭될 수 있다. 발광 소자(40)는 원기둥, 직육면체 등 다양한 형상으로 형성될 수 있다. 발광 소자(40)에 대하여 도 3a 내지 도 3d를 참조로 아래에서 더욱 자세히 설명한다.Each of the pixels PX1 , PX2 , and PX3 includes a first electrode 21 , a second electrode 22 , and light emitting elements 40 electrically connected between the first electrode 21 and the second electrode 22 . can include The light emitting device 40 may be a nano-sized light emitting diode (LED) and may be referred to as a subminiature light emitting device. The light emitting element 40 may be formed in various shapes such as a cylinder or a rectangular parallelepiped. The light emitting element 40 will be described in more detail below with reference to FIGS. 3A to 3D.

제1 전극(21)은 대응하는 제1 전원 배선(25)에 전기적으로 연결되며, 일 예에 따르면, 대응하는 제1 전원 배선(25)과 일체로 형성될 수 있다. 제2 전극(22)은 대응하는 제2 전원 배선(26)에 전기적으로 연결되며, 일 예에 따르면 제2 전원 배선(26)은 제2 전극(22)의 아래에 위치할 수 있으며, 제2 전극(22)은 콘택 플러그를 통해 대응하는 제2 전원 배선(26)에 연결될 수 있다.The first electrode 21 is electrically connected to the corresponding first power supply wire 25 and, according to an example, may be integrally formed with the corresponding first power supply wire 25 . The second electrode 22 is electrically connected to the corresponding second power wire 26, and according to an example, the second power wire 26 may be located below the second electrode 22, and The electrode 22 may be connected to the corresponding second power line 26 through a contact plug.

제1 전원 배선들(25)과 제2 전원 배선들(26)은 발광 소자들(40)을 제1 전극(21)과 제2 전극(22) 사이에 정렬하기 위해 전압이 인가될 수 있다. 발광 소자들(40)이 제1 전극(21)과 제2 전극(22) 사이에 정렬된 후에, 각 픽셀(PX)의 발광 소자들(40)의 발광이 독립적으로 제어될 수 있도록, 제2 전원 배선들(26)은 픽셀들(PX)에 대응하여 위치하는 개방부들(26a)에 의해 여러 조각들로 분할될 수 있다. 개방부들(26a)에 의해 분할된 제2 전원 배선(26)의 조각들은 전원 전극들로 지칭될 수 있다. 제2 전원 배선들(26) 각각은 전원 전극들을 포함하며, 전원 전극들 각각은 행 방향으로 서로 이격하여 배치되며, 동일 행에 위치한 픽셀들(PX)의 제2 전극(22)에 각각 연결될 수 있다.A voltage may be applied to the first power supply wires 25 and the second power supply wires 26 to align the light emitting elements 40 between the first electrode 21 and the second electrode 22 . After the light emitting elements 40 are aligned between the first electrode 21 and the second electrode 22, the light emission of the light emitting elements 40 of each pixel PX can be independently controlled. The power wires 26 may be divided into several pieces by openings 26a corresponding to the pixels PX. Pieces of the second power wiring 26 divided by the openings 26a may be referred to as power electrodes. Each of the second power lines 26 includes power electrodes, and each of the power electrodes is spaced apart from each other in a row direction and may be respectively connected to the second electrodes 22 of the pixels PX located in the same row. there is.

제1 전극(21)과 제2 전극(22)은 제1 방향으로 연장된다. 도 2에서 제1 방향은 제1 전원 배선(25)의 연장 방향, 즉, 열 방향과 동일하지만, 본 발명은 이로 한정되지 않으며, 제1 방향은 행 방향과 동일할 수도 있다.The first electrode 21 and the second electrode 22 extend in the first direction. In FIG. 2 , the first direction is the same as the extension direction of the first power wire 25 , that is, the column direction, but the present invention is not limited thereto, and the first direction may be the same as the row direction.

제1 전극(21) 상에는 제1 방향으로 연장되는 제1 격벽(31)이 배치되고, 제2 전극(22) 상에는 제1 방향으로 연장되는 제2 격벽(32)이 배치될 수 있다.A first barrier rib 31 extending in a first direction may be disposed on the first electrode 21 , and a second barrier rib 32 extending in a first direction may be disposed on the second electrode 22 .

제1 전극(21)과 제2 전극(22) 주변에는 픽셀(PX)의 발광 영역(70)을 정의하는 화소 정의막(30)이 배치될 수 있다. 화소 정의막(30)은 픽셀(PX)의 발광 영역(70)을 노출하는 개구부를 가질 수 있으며, 발광 영역(70)을 제외한 나머지 영역을 덮을 수 있다. 화소 정의막(30)은 제1 전원 배선(25)과 제2 전원 배선(26)을 덮을 수 있다. 발광 영역(70)에는 발광 소자들(40) 및 제1 및 제2 격벽들(31, 32)이 배치될 수 있다. 발광 영역(70)에는 제1 및 제2 전극들(21, 22)의 적어도 일부가 배치될 수 있다.A pixel defining layer 30 defining a light emitting region 70 of the pixel PX may be disposed around the first electrode 21 and the second electrode 22 . The pixel defining layer 30 may have an opening exposing the emission region 70 of the pixel PX, and may cover the rest of the region except for the emission region 70 . The pixel defining layer 30 may cover the first power supply wiring 25 and the second power supply wiring 26 . The light emitting elements 40 and the first and second barrier ribs 31 and 32 may be disposed in the light emitting region 70 . At least a portion of the first and second electrodes 21 and 22 may be disposed in the light emitting region 70 .

각 픽셀들(PX1, PX2, PX3)은 제1 전극(21)과 제1 격벽(31) 상의 제1 연결 전극(61), 및 제2 전극(22)과 제2 격벽(32) 상의 제2 연결 전극(62)을 더 포함할 수 있다. 제1 연결 전극(61)은 제1 전극(21)과 발광 소자들(40) 각각의 제1 단부를 전기적으로 연결하고, 제2 연결 전극(62)은 제2 전극(22)과 발광 소자들(40) 각각의 제2 단부를 전기적으로 연결할 수 있다.Each of the pixels PX1 , PX2 , and PX3 includes a first connection electrode 61 on the first electrode 21 and the first barrier rib 31 and a second connection electrode 61 on the second electrode 22 and the second barrier rib 32 . A connection electrode 62 may be further included. The first connection electrode 61 electrically connects the first end of each of the first electrode 21 and the light emitting elements 40, and the second connection electrode 62 connects the second electrode 22 and the light emitting elements. (40) Each second end may be electrically connected.

도 3a 내지 도 3d는 본 발명의 다양한 실시예들에 발광 소자들을 도시한다.3A-3D show light emitting elements in various embodiments of the present invention.

도 3a를 참조하면, 일 실시예에 따른 발광 소자(40)는 제1 전극층(410), 제2 전극층(420), 제1 반도체층(430), 제2 반도체층(440) 및 제1 반도체층(430)과 제2 반도체층(440) 사이에 배치된 활성층(450)을 포함할 수 있다. 일 예로서, 제1 전극층(410), 제1 반도체층(420), 활성층(450), 제2 반도체층(440) 및 제2 전극층(420)은 발광 소자(40)의 길이 방향으로 순차적으로 적층될 수 있다. 발광 소자(40)의 길이(L)는 1 내지 10 ㎛ 일 수 있고, 발광 소자(40)의 직경은 0.5 ㎛ 내지 500 ㎛ 일 수 있으나, 본 발명의 실시예들은 이에 제한되지 않는다.Referring to FIG. 3A , the light emitting device 40 according to an embodiment includes a first electrode layer 410, a second electrode layer 420, a first semiconductor layer 430, a second semiconductor layer 440, and a first semiconductor layer. An active layer 450 disposed between the layer 430 and the second semiconductor layer 440 may be included. As an example, the first electrode layer 410, the first semiconductor layer 420, the active layer 450, the second semiconductor layer 440, and the second electrode layer 420 are sequentially formed in the longitudinal direction of the light emitting element 40. can be layered. The length L of the light emitting device 40 may be 1 to 10 μm, and the diameter of the light emitting device 40 may be 0.5 μm to 500 μm, but embodiments of the present invention are not limited thereto.

제1 전극층(410) 및 제2 전극층(420)은 오믹(ohmic) 컨택 전극일 수 있다. 다만, 제1 전극층(410) 및 제2 전극층(420)은 이에 한정되지 아니하며, 쇼트키(Schottky) 컨택 전극일 수도 있다. 제1 전극층(410) 및 제2 전극층(420)은 예컨대 알루미늄, 티타늄, 인듐, 골드 및 실버 등과 같은 하나 이상의 금속을 포함할 수 있다. 제1 전극층(410) 및 제2 전극층(420)에 포함된 물질은 서로 동일 또는 상이할 수 있다.The first electrode layer 410 and the second electrode layer 420 may be ohmic contact electrodes. However, the first electrode layer 410 and the second electrode layer 420 are not limited thereto, and may be Schottky contact electrodes. The first electrode layer 410 and the second electrode layer 420 may include, for example, one or more metals such as aluminum, titanium, indium, gold, and silver. Materials included in the first electrode layer 410 and the second electrode layer 420 may be the same as or different from each other.

제1 반도체층(430)은, 예컨대, n형 반도체층을 포함하고, 제2 반도체층(440)은, 예컨대, p형 반도체층을 포함할 수 있다. 반도체층은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등과 같은 반도체 물질을 포함할 수 있다. 제1 반도체층(430)에는 Si, Ge, Sn 등과 같은 n형 도펀트가 도핑되고, 제2 반도체층(440)에는 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트가 각각 도핑될 수 있다. 본 발명은 이로 한정되지 않고, 제1 반도체층(430)이 p형 반도체층을 포함하고, 제2 반도체층(440)이 n형 반도체층을 포함할 수도 있다.The first semiconductor layer 430 may include, for example, an n-type semiconductor layer, and the second semiconductor layer 440 may include, for example, a p-type semiconductor layer. The semiconductor layer may include semiconductor materials such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, and the like. The first semiconductor layer 430 may be doped with an n-type dopant such as Si, Ge, or Sn, and the second semiconductor layer 440 may be doped with a p-type dopant such as Mg, Zn, Ca, Sr, or Ba, respectively. . The present invention is not limited thereto, and the first semiconductor layer 430 may include a p-type semiconductor layer, and the second semiconductor layer 440 may include an n-type semiconductor layer.

활성층(450)은 제1 반도체층(430)과 제2 반도체층(440) 사이에 배치되며, 예컨대, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(450)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 활성층(450)은 발광 다이오드의 종류에 따라 다양하게 위치할 수 있다. 본 발명의 실시예들은 전술된 예에 한정되지 않으며, 일 예로서, 발광 소자(40)는 제1 반도체층(430)과 제2 반도체층(440)의 상부 및 하부에 별도의 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수도 있다. 활성층(450)으로부터 생성된 빛은 발광 소자(40)의 외부면 및/또는 양 측면으로 방출될 수 있다.The active layer 450 is disposed between the first semiconductor layer 430 and the second semiconductor layer 440, and may be formed, for example, in a single or multi-quantum well structure. The active layer 450 is a region where electrons and holes are recombinated, and as the electrons and holes recombine, the active layer 450 transitions to a lower energy level and can generate light having a wavelength corresponding thereto. The active layer 450 may be positioned in various ways according to the type of light emitting diode. Embodiments of the present invention are not limited to the above-described examples, and as an example, the light emitting element 40 includes a separate phosphor layer and an active layer on top and bottom of the first semiconductor layer 430 and the second semiconductor layer 440. , a semiconductor layer and/or an electrode layer may be further included. Light generated from the active layer 450 may be emitted to the outer surface and/or both sides of the light emitting device 40 .

발광 소자(40)는 외부면을 덮는 절연막(470)을 더 포함할 수 있다. 일 예로서, 절연막(470)은 활성층(450)을 덮을 수 있으며, 활성층(450)이 제1 전극(21) 또는 제2 전극(22)과 접촉하는 것을 방지할 수 있다. 절연막(470)은 활성층(450)의 외부면을 포함하는 발광 소자(40)의 외부면을 보호함으로써 발광 효율의 저하를 방지할 수 있다.The light emitting device 40 may further include an insulating layer 470 covering an outer surface. As an example, the insulating layer 470 may cover the active layer 450 and prevent the active layer 450 from contacting the first electrode 21 or the second electrode 22 . The insulating film 470 protects the outer surface of the light emitting device 40 including the outer surface of the active layer 450, thereby preventing a decrease in light emitting efficiency.

도 3b를 참조하면, 도 3b에 도시된 발광 소자(40)는 절연막(470)이 발광 소자(40)의 외부면 전체를 덮는다는 점에서, 도 3a에 도시된 발광 소자(40)와 상이하지만, 그 외 구성은 실질적으로 동일하다. 도 3에 도시된 발광 소자(40)에서는 절연막(470)이 발광 소자(40)의 외부면의 일부만을 덮는다. 일부 실시예들에 따르면, 발광 소자(40)의 제1 전극층(410) 및 제2 전극층(420) 중 적어도 하나는 생략될 수 있다.Referring to FIG. 3B, the light emitting device 40 shown in FIG. 3B is different from the light emitting device 40 shown in FIG. 3A in that the insulating film 470 covers the entire outer surface of the light emitting device 40. , other configurations are substantially the same. In the light emitting element 40 shown in FIG. 3 , the insulating film 470 covers only a part of the outer surface of the light emitting element 40 . According to some embodiments, at least one of the first electrode layer 410 and the second electrode layer 420 of the light emitting device 40 may be omitted.

도 3c을 참조하면, 도 3a의 발광 소자(40)에서 제1 전극층(410) 및 제2 전극층(420) 중 하나의 전극층, 예컨대, 제2 전극층(420)이 생략된 발광 소자(40)가 도시된다. 도 3c에 도시된 발광 소자(40)는 제1 및 제2 전극층들(410, 420) 중 하나인 제1 전극층(410)만을 포함한다.Referring to FIG. 3C, in the light emitting device 40 of FIG. 3A, one of the first electrode layer 410 and the second electrode layer 420, for example, the light emitting device 40 in which the second electrode layer 420 is omitted is shown The light emitting device 40 shown in FIG. 3C includes only the first electrode layer 410 which is one of the first and second electrode layers 410 and 420 .

도 3c의 발광 소자(40)는 절연막(470)이 제1 전극층(410)의 외부면 일부를 덮고, 제2 반도체층(440)의 외부면의 일부를 덮는다. 다른 실시예에 따르면, 절연막(470)은 제2 반도체층(440)의 외부면 전체를 덮을 수 있다.In the light emitting device 40 of FIG. 3C , the insulating film 470 covers a portion of the outer surface of the first electrode layer 410 and a portion of the outer surface of the second semiconductor layer 440 . According to another embodiment, the insulating layer 470 may cover the entire outer surface of the second semiconductor layer 440 .

도 3d를 참조하면, 도 3a의 발광 소자(40)에서 제1 전극층(410) 및 제2 전극층(420)이 모두 생략된 발광 소자(40)가 도시된다. 도 3d에 도시된 바와 같이, 절연막(470)은 제1 반도체층(430), 활성층(450) 및 제2 반도체층(440)의 외부면 전체를 덮고 있지만, 본 발명은 이로 한정되지 않는다. 절연막(470)은 제1 반도체층(430)과 제2 반도체층(440)의 외부면을 적어도 부분적으로 덮고 외부면의 일부를 노출할 수도 있다.Referring to FIG. 3D , the light emitting device 40 in which both the first electrode layer 410 and the second electrode layer 420 are omitted in the light emitting device 40 of FIG. 3A is shown. As shown in FIG. 3D , the insulating film 470 covers the entire outer surfaces of the first semiconductor layer 430, the active layer 450, and the second semiconductor layer 440, but the present invention is not limited thereto. The insulating layer 470 may at least partially cover the outer surfaces of the first semiconductor layer 430 and the second semiconductor layer 440 and expose a portion of the outer surfaces.

절연막(470)에 의해 전극층(410, 420) 또는 반도체층(430, 440)이 노출되는 경우, 제1 및 제2 전극들(21, 22)과 제1 및 제2 연결 전극들(61, 62)과 접촉하는 면적이 증가할 수 있다.When the electrode layers 410 and 420 or the semiconductor layers 430 and 440 are exposed by the insulating film 470, the first and second electrodes 21 and 22 and the first and second connection electrodes 61 and 62 ) may increase the contact area.

발광 소자들(40) 각각의 양 단부는 제1 전극(21)과 제2 전극(22)의 상부면에 각각 컨택할 수 있다. 발광 소자들(40)은 제1 전극(21)과 제2 전극(22) 사이에 이격하여 배열될 수 있다. Both ends of each of the light emitting elements 40 may contact upper surfaces of the first electrode 21 and the second electrode 22 , respectively. The light emitting elements 40 may be spaced apart from each other and arranged between the first electrode 21 and the second electrode 22 .

예를 들면, 발광 소자(40)의 제1 단부에 위치하는 제1 전극층(410) 또는 제1 반도체층(430)이 제1 전극(21)의 상부면에 컨택하고, 발광 소자(40)의 제2 단부에 위치하는 제2 전극층(420) 또는 제2 반도체층(440)이 제2 전극(22)의 상부면에 컨택할 수 있다.For example, the first electrode layer 410 or the first semiconductor layer 430 located at the first end of the light emitting element 40 contacts the top surface of the first electrode 21, and the light emitting element 40 The second electrode layer 420 or the second semiconductor layer 440 positioned at the second end may contact the upper surface of the second electrode 22 .

이하에서는 발명의 용이한 이해를 위하여 절연막(470)이 외부면 전체를 덮는 도 3b의 발광 소자(40)를 중심으로 설명하겠으나, 도 3a, 도 3c, 및 도 3d에 도시된 발광 소자들(40)에 대해서도 동일하게 적용될 수 있다.Hereinafter, the light emitting element 40 of FIG. 3B in which the insulating film 470 covers the entire outer surface will be described for easy understanding of the invention, but the light emitting elements 40 shown in FIGS. 3A, 3C, and 3D ) can be applied in the same way.

도 4a는 본 발명의 일 실시예에 따라 도 2의 A-A'를 따라 절단한 부분 단면도이다.Figure 4a is a partial cross-sectional view taken along AA' of Figure 2 according to one embodiment of the present invention.

도 2와 함께 도 4a를 참조하면, 제1 전극(21)과 제2 전극(22)은 기판(100) 상에 제1 방향을 따라 서로 평행하게 배치될 수 있다. 제1 전극(21)과 제2 전극(22)은 모두 제1 방향으로 연장될 수 있다. 제1 전극(21)과 제2 전극(22)은 제1 간격(g)만큼 이격하도록 위치할 수 있다. 기판(100)은 절연성 기판일 수 있다.Referring to FIG. 4A together with FIG. 2 , the first electrode 21 and the second electrode 22 may be disposed parallel to each other along the first direction on the substrate 100 . Both the first electrode 21 and the second electrode 22 may extend in the first direction. The first electrode 21 and the second electrode 22 may be spaced apart from each other by a first distance g. The substrate 100 may be an insulating substrate.

제1 전극(21)과 제2 전극(22) 상에 발광 소자(40)가 배치될 수 있다. 발광 소자(40)는 제1 전극(21)과 제2 전극(22) 사이에 전기적으로 연결될 수 있다. 발광 소자(40)의 제1 단부가 제1 전극(21) 상에 위치하고 제2 단부가 제2 전극(22) 상에 위치하도록, 발광 소자(40)의 길이(L)는 제1 전극(21)과 제2 전극(22) 사이의 제1 간격(g)보다 클 수 있다. 그럼에도 불구하고, 발광 소자(40)의 제1 단부가 제1 전극(21) 상에 위치하고 제2 단부는 기판(100) 상에 제2 전극(22)에 인접하여 위치하거나, 발광 소자(40)의 제1 단부가 기판(100) 상에 제1 전극(21)에 인접하여 위치하고 제2 단부는 제2 전극(22) 상에 위치하거나, 발광 소자(40)의 제1 단부와 제2 단부 모두 기판(100) 상에 제1 전극(21)과 제2 전극(22)에 각각 인접하여 위치할 수도 있다. 이 경우, 발광 소자(40)의 제1 단부는 제1 연결 전극(61)을 통해 제1 전극(21)과 전기적으로 연결되고, 발광 소자(40)의 제2 단부는 제2 연결 전극(62)을 통해 제2 전극(22)과 전기적으로 연결될 수 있다.A light emitting element 40 may be disposed on the first electrode 21 and the second electrode 22 . The light emitting element 40 may be electrically connected between the first electrode 21 and the second electrode 22 . The length L of the light emitting element 40 is such that the first end of the light emitting element 40 is positioned on the first electrode 21 and the second end is positioned on the second electrode 22. ) and the second electrode 22 may be greater than the first distance g. Nevertheless, the first end of the light emitting element 40 is located on the first electrode 21 and the second end is located adjacent to the second electrode 22 on the substrate 100, or the light emitting element 40 The first end of is located adjacent to the first electrode 21 on the substrate 100 and the second end is located on the second electrode 22, or both the first end and the second end of the light emitting element 40 It may be positioned adjacent to the first electrode 21 and the second electrode 22 on the substrate 100, respectively. In this case, the first end of the light emitting element 40 is electrically connected to the first electrode 21 through the first connection electrode 61, and the second end of the light emitting element 40 is electrically connected to the second connection electrode 62. ) It may be electrically connected to the second electrode 22 through.

기판(100) 상에는 제1 전원 배선(25)이 배치될 수 있다. 제1 전원 배선(25)은 발광 영역(70)을 정의하는 화소 정의막(30)에 의해 덮일 수 있다.A first power wiring 25 may be disposed on the substrate 100 . The first power wiring 25 may be covered by the pixel defining layer 30 defining the light emitting region 70 .

제1 전극(21)과 제2 전극(22) 상에는 각각 제1 격벽(31)과 제2 격벽(32)이 배치될 수 있다. 제1 격벽(31)과 제2 격벽(32)은 제2 간격(d)만큼 이격하도록 위치할 수 있다. 제1 격벽(31)과 제2 격벽(32) 사이에 발광 소자(40)가 배치될 수 있도록, 제2 간격(d)은 발광 소자(40)의 길이(L)과 같거나 이보다 클 수 있다. 제1 격벽(31)과 제2 격벽(32) 사이의 중심선은 제1 전극(21)과 제2 전극(22) 사이의 중심선과 실질적으로 동일할 수 있다.A first barrier rib 31 and a second barrier rib 32 may be disposed on the first electrode 21 and the second electrode 22 , respectively. The first barrier rib 31 and the second barrier rib 32 may be spaced apart from each other by a second distance d. The second distance d may be equal to or greater than the length L of the light emitting device 40 so that the light emitting device 40 can be disposed between the first barrier rib 31 and the second barrier rib 32. . A center line between the first barrier rib 31 and the second barrier rib 32 may be substantially the same as a center line between the first electrode 21 and the second electrode 22 .

제1 격벽(31)과 제2 격벽(32)은 각각 제1 전극(21)과 제2 전극(22)의 중심선을 따라 배치될 수 있다. 중심선은 제1 전극(21)과 제2 전극(22)의 폭의 중심을 연장한 선으로서, 중심선도 제1 방향으로 연장된다. 예를 들면, 제1 격벽(31)은 제1 전극(21)의 상부면의 제1 에지로부터 제1 거리(w1)만큼 떨어지고, 제1 격벽(31)은 제2 거리(w2)의 두께를 가지며, 제1 격벽(31)은 제1 전극(21)의 상부면의 제1 에지의 반대쪽에 위치하는 제2 에지로부터 제3 거리(w3)만큼 떨어질 수 있다. 제1 내지 제3 거리(w1, w2, w3)의 총 합은 제1 전극(21)의 상부면의 폭과 동일하다. 이때, 제1 거리(w1)와 제3 거리(w3)는 서로 실질적으로 동일할 수 있다. 제1 격벽(31)의 두께에 해당하는 제2 거리(w2)는 제1 전극(21)의 상부면의 폭의 대략 1/3일 수 있다. 제2 전극(22)과 제2 격벽(32)은 제1 전극(21)과 제1 격벽(31)의 위치 관계와 동일한 위치 관계를 가질 수 있다.The first barrier rib 31 and the second barrier rib 32 may be disposed along the center lines of the first electrode 21 and the second electrode 22 , respectively. The center line is a line extending from the center of the width of the first electrode 21 and the second electrode 22, and the center line also extends in the first direction. For example, the first barrier rib 31 is separated from the first edge of the upper surface of the first electrode 21 by a first distance w1, and the first barrier rib 31 has a thickness of the second distance w2. The first barrier rib 31 may be separated from the second edge of the upper surface of the first electrode 21 opposite to the first edge by a third distance w3. The total sum of the first to third distances w1 , w2 , and w3 is equal to the width of the upper surface of the first electrode 21 . In this case, the first distance w1 and the third distance w3 may be substantially equal to each other. The second distance w2 corresponding to the thickness of the first barrier rib 31 may be approximately 1/3 of the width of the upper surface of the first electrode 21 . The second electrode 22 and the second barrier rib 32 may have the same positional relationship as that of the first electrode 21 and the first barrier rib 31 .

제1 및 제2 격벽들(31, 32)은 화소 정의막(30)과 동일 물질로 동일 공정에 의해 형성될 수 있다. 제1 격벽(31)과 제2 격벽(32)의 상부 표면은 화소 정의막(30)의 상부 표면과 실질적으로 동일 평면 상에 위치할 수 있다. 제1 격벽(31)과 제2 격벽(32)의 높이(h)는 발광 소자(40)의 길이(L)과 같거나 이보다 클 수 있다. 그에 따라, 발광 소자(40)가 정렬 시에 제1 격벽(31) 또는 제2 격벽(32) 상에 위치하는 것이 방지될 수 있다.The first and second barrier ribs 31 and 32 may be formed of the same material as the pixel defining layer 30 through the same process. Upper surfaces of the first barrier rib 31 and the second barrier rib 32 may be positioned substantially on the same plane as the upper surface of the pixel defining layer 30 . The height h of the first barrier rib 31 and the second barrier rib 32 may be equal to or greater than the length L of the light emitting device 40 . Accordingly, the light emitting element 40 can be prevented from being located on the first barrier rib 31 or the second barrier rib 32 during alignment.

제1 전극(21)의 상부면과 제1 격벽(31)의 측면이 이루는 각도(θ)는 90도 이하일 수 있다. 제2 격벽(32)도 동일하게, 제2 전극(21)의 상부면과 제2 격벽(32)의 측면이 이루는 각도(θ)는 90도 이하일 수 있다. 그에 따라, 제1 및 제2 격벽들(31, 32)의 단면의 폭, 즉, 두께는 기판(100)에서 멀어질수록 감소하지 않을 수 있다. 도 4a에서는 제1 및 제2 격벽들(31, 32)의 단면의 폭, 즉, 두께는 일정하고, 제1 및 제2 전극(21, 22)의 상부면과 제1 및 제2 격벽(31, 32)의 측면이 이루는 각도(θ)는 90도인 것으로 도시되어 있으며, 본 발명은 이로 한정되지 않는다. 제1 및 제2 격벽들(31, 32)의 단면의 폭, 즉, 두께는 기판(100)에서 멀어질수록 증가하고, 제1 및 제2 전극(21, 22)의 상부면과 제1 및 제2 격벽(31, 32)의 측면이 이루는 각도(θ)는 90도 미만이어서, 제1 및 제2 격벽들(31, 32)의 단면은 역테이퍼 형상일 수도 있다. 예를 들면, 제1 및 제2 전극(21, 22)의 상부면과 제1 및 제2 격벽(31, 32)의 측면이 이루는 각도(θ)는 대략 70도일 수 있다.An angle θ between the upper surface of the first electrode 21 and the side surface of the first barrier rib 31 may be 90 degrees or less. Similarly to the second barrier rib 32 , an angle θ formed between an upper surface of the second electrode 21 and a side surface of the second barrier rib 32 may be 90 degrees or less. Accordingly, the cross-sectional width, that is, the thickness, of the first and second barrier ribs 31 and 32 may not decrease as the distance from the substrate 100 increases. In FIG. 4A , the cross-section width, that is, the thickness, of the first and second barrier ribs 31 and 32 is constant, and the upper surfaces of the first and second electrodes 21 and 22 and the first and second barrier ribs 31 , 32) is illustrated as being 90 degrees, and the present invention is not limited thereto. The width of the cross section of the first and second barrier ribs 31 and 32, that is, the thickness increases as the distance from the substrate 100 increases, and the upper surface of the first and second electrodes 21 and 22 and the first and Since the angle θ formed by the side surfaces of the second partition walls 31 and 32 is less than 90 degrees, cross sections of the first and second partition walls 31 and 32 may have a reverse tapered shape. For example, an angle θ between the upper surfaces of the first and second electrodes 21 and 22 and the side surfaces of the first and second partition walls 31 and 32 may be approximately 70 degrees.

제1 전극(21) 상의 제1 격벽(31)과 제2 전극(22) 상의 제2 격벽(32)으로 인하여, 발광 소자(40)가 정렬 시에 제1 전극(21) 또는 제2 전극(22)으로 편향되어 제1 전극(21) 또는 제2 전극(22) 중 어느 하나에만 연결되는 것이 방지될 수 있다. 제1 및 제2 격벽들(31, 32)은 발광 소자(40)의 정렬 시에 발광 소자(40)의 제1 단부가 제1 전극(21) 상에 위치하고 발광 소자(40)의 제2 단부가 제2 전극(22) 상에 위치하도록 발광 소자(40)의 위치를 제한한다.Due to the first barrier rib 31 on the first electrode 21 and the second barrier rib 32 on the second electrode 22, when the light emitting element 40 is aligned, the first electrode 21 or the second electrode ( 22) and connected only to either the first electrode 21 or the second electrode 22 can be prevented. When the light emitting element 40 is aligned, the first end of the light emitting element 40 is positioned on the first electrode 21 and the second end of the light emitting element 40 is positioned on the first and second barrier ribs 31 and 32 . The position of the light emitting element 40 is limited so that is positioned on the second electrode 22 .

제1 및 제2 격벽들(31, 32)은 제1 및 제2 전극들(21, 22)로부터 절연되는 절연 물질로 형성될 수 있다. 따라서, 발광 소자(40)의 정렬 시에, 제1 및 제2 전극들(21, 22) 사이에 정렬용 전압이 인가되더라도, 제1 및 제2 격벽들(31, 32)에는 전기장이 집중되지 않는다. 따라서, 발광 소자(40)가 정렬 시에 제1 및 제2 격벽들(31, 32)를 향하는 힘을 받지 않는다. 제1 및 제2 격벽들(31, 32)은 감광성 유기 물질로 형성될 수 있다.The first and second partition walls 31 and 32 may be formed of an insulating material insulated from the first and second electrodes 21 and 22 . Therefore, when the light emitting element 40 is aligned, even if an alignment voltage is applied between the first and second electrodes 21 and 22, the electric field is not concentrated on the first and second barrier ribs 31 and 32. don't Therefore, when the light emitting element 40 is aligned, it does not receive force directed toward the first and second barrier ribs 31 and 32 . The first and second barrier ribs 31 and 32 may be formed of a photosensitive organic material.

제1 연결 전극(61)은 제1 전극(21), 제1 격벽(31), 및 제1 전극(21) 상에 위치하는 발광 소자(40)의 제1 단부를 덮도록 배치되고, 제2 연결 전극(62)은 제2 전극(22), 제2 격벽(32), 및 제2 전극(22) 상에 위치하는 발광 소자(40)의 제2 단부를 덮도록 배치된다. 제1 연결 전극(61)과 제2 연결 전극(62)은 투명 도전성 산화물을 포함할 수 있다.The first connection electrode 61 is disposed to cover the first electrode 21, the first barrier rib 31, and a first end of the light emitting element 40 positioned on the first electrode 21, and The connection electrode 62 is disposed to cover the second electrode 22 , the second barrier rib 32 , and the second end of the light emitting element 40 positioned on the second electrode 22 . The first connection electrode 61 and the second connection electrode 62 may include transparent conductive oxide.

발광 소자(40)의 제1 전극층(410) 또는 제1 반도체층(430)은 제1 전극(21)의 상부면과 컨택하고, 제2 전극층(420) 또는 제2 반도체층(440)은 제2 전극(22)의 상부면과 컨택할 수 있다. 발광 소자(40)의 제1 전극층(410) 또는 제1 반도체층(430)은 제1 연결 전극(61)에 의해 제1 전극(21)과 전기적으로 연결되고, 제2 전극층(420) 또는 제2 반도체층(440)은 제2 연결 전극(62)에 의해 제2 전극(22)과 전기적으로 연결될 수 있다. 제1 연결 전극(61)은 발광 소자(40)의 노출된 제1 전극층(410) 또는 제1 반도체층(430)과 제1 전극(21)의 상부면을 덮을 수 있다. 제2 연결 전극(62)은 발광 소자(40)의 노출된 제2 전극층(420) 또는 제2 반도체층(440)과 제2 전극(22)의 상부면을 덮을 수 있다.The first electrode layer 410 or the first semiconductor layer 430 of the light emitting element 40 is in contact with the upper surface of the first electrode 21, and the second electrode layer 420 or the second semiconductor layer 440 is in contact with the top surface of the first electrode 21. It may contact the upper surface of the second electrode 22 . The first electrode layer 410 or the first semiconductor layer 430 of the light emitting element 40 is electrically connected to the first electrode 21 by the first connection electrode 61, and the second electrode layer 420 or The second semiconductor layer 440 may be electrically connected to the second electrode 22 through the second connection electrode 62 . The first connection electrode 61 may cover the exposed upper surfaces of the first electrode layer 410 or the first semiconductor layer 430 of the light emitting device 40 and the first electrode 21 . The second connection electrode 62 may cover the exposed upper surfaces of the second electrode layer 420 or the second semiconductor layer 440 of the light emitting device 40 and the second electrode 22 .

제1 및 제2 연결 전극들(61, 62)은 제1 및 제2 격벽들(31, 32)의 측면과 상면을 모두 덮는 것으로 도시되어 있지만, 이는 예시적이며 본 발명을 한정하지 않는다. 다른 예에 따르면, 제조 공정 및 제1 및 제2 연결 전극들(61, 62)의 물질에 따라서, 제1 및 제2 연결 전극들(61, 62)은 제1 및 제2 격벽들(31, 32)의 측면의 전체를 덮지 않고 제1 및 제2 격벽들(31, 32)의 측면의 적어도 일부를 노출할 수도 있다. 또 다른 예에 따르면, 제1 및 제2 연결 전극들(61, 62)을 형성하기 위한 연결 전극 물질층을 식각하는 공정에서, 제1 및 제2 격벽들(31, 32)의 상면 상에 위치하는 연결 전극 물질층의 일부분을 제거함으로써, 제1 및 제2 연결 전극들(61, 62)은 제1 및 제2 격벽들(31, 32)의 상면을 덮지 않을 수도 있다. 또한, 노출된 제1 및 제2 격벽들(31, 32)의 상면에 대하여 추가적인 식각, 예컨대, 건식 식각을 진행하여 제1 및 제2 격벽들(31, 32)의 높이를 낮출 수도 있다.Although the first and second connection electrodes 61 and 62 are illustrated as covering both side surfaces and top surfaces of the first and second barrier ribs 31 and 32 , this is exemplary and does not limit the present invention. According to another example, according to the manufacturing process and the material of the first and second connection electrodes 61 and 62, the first and second connection electrodes 61 and 62 may include the first and second partition walls 31, At least a portion of the side surfaces of the first and second barrier ribs 31 and 32 may be exposed without covering the entire side surface of 32). According to another example, in the process of etching the connection electrode material layer for forming the first and second connection electrodes 61 and 62, the first and second barrier ribs 31 and 32 are positioned on the upper surfaces. By removing a portion of the connecting electrode material layer, the first and second connecting electrodes 61 and 62 may not cover the upper surfaces of the first and second partition walls 31 and 32 . In addition, additional etching, eg, dry etching, may be performed on the exposed upper surfaces of the first and second barrier ribs 31 and 32 to lower the height of the first and second barrier ribs 31 and 32 .

도 4b는 본 발명의 다른 실시예에 따라 도 2의 A-A'를 따라 절단한 부분 단면도이다.Figure 4b is a partial cross-sectional view taken along AA' of Figure 2 according to another embodiment of the present invention.

도 2와 함께 도 4b를 참조하면, 각 픽셀들(PX1, PX2, PX3)은 도 4b에 도시된 바와 같이, 발광 소자(40)와 전기적으로 연결되고, 발광 소자(40)의 발광을 제어하는 픽셀 회로를 더 포함할 수 있다. 도 4b에 도시된 실시예는, 도 3b에 도시된 실시예에 픽셀 회로가 더 포함되고, 그 외 구성은 실질적으로 동일하다.Referring to FIG. 4B together with FIG. 2, each of the pixels PX1, PX2, and PX3 is electrically connected to the light emitting element 40, as shown in FIG. 4B, and controls light emission of the light emitting element 40. It may further include a pixel circuit. The embodiment shown in FIG. 4B further includes a pixel circuit to the embodiment shown in FIG. 3B, and other configurations are substantially the same.

픽셀 회로는 적어도 하나의 박막 트랜지스터 및 적어도 하나의 커패시터를 포함할 수 있다. 도 4b에 도시된 실시예에서는 버퍼층(101) 상부의 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(140)와, 커패시터(161, 163)를 개시하고 있다. 본 발명은 이로 한정되지 않고, 픽셀 회로는 셋 이상의 박막 트랜지스터 및/또는 둘 이상의 커패시터를 포함할 수 있으며, 그에 따라 추가로 형성되는 배선 등과 같은 다양한 구조를 가질 수 있다. 제1 박막 트랜지스터(120), 제2 박막 트랜지스터(140) 및 커패시터(161, 163)는 발광 소자(40)의 하부 층에 배치될 수 있다.The pixel circuit may include at least one thin film transistor and at least one capacitor. In the embodiment shown in FIG. 4B , the first thin film transistor 120 and the second thin film transistor 140 over the buffer layer 101 and the capacitors 161 and 163 are disclosed. The present invention is not limited thereto, and the pixel circuit may include three or more thin film transistors and/or two or more capacitors, and thus may have various structures such as additionally formed wiring. The first thin film transistor 120 , the second thin film transistor 140 , and the capacitors 161 and 163 may be disposed on a lower layer of the light emitting element 40 .

제1 박막 트랜지스터(120)는 제1 활성층(121), 제1 게이트 전극(122), 제1 드레인 전극(123) 및 제1 소스 전극(124)을 포함할 수 있다. 제1 게이트 전극(122)과 제1 활성층(121) 사이에는 이들 간의 절연을 위한 제1 게이트 절연층(102)이 개재될 수 있다. 제1 게이트 전극(122)은 제1 게이트 절연층(102) 상에서 제1 활성층(121)의 일부분과 중첩될 수 있다. 제1 게이트 전극(122)과, 제1 드레인 전극(123) 및 제1 소스 전극(124) 사이에는 제2 게이트 절연층(103) 및 층간 절연층(104)이 개재될 수 있다. 제1 박막 트랜지스터(120)는 발광 소자(40)를 구동하는 구동 박막 트랜지스터일 수 있다. 제1 드레인 전극(123)은 제2 전극(22)에 연결될 수 있다.The first thin film transistor 120 may include a first active layer 121 , a first gate electrode 122 , a first drain electrode 123 and a first source electrode 124 . A first gate insulating layer 102 for insulation between the first gate electrode 122 and the first active layer 121 may be interposed. The first gate electrode 122 may overlap a portion of the first active layer 121 on the first gate insulating layer 102 . A second gate insulating layer 103 and an interlayer insulating layer 104 may be interposed between the first gate electrode 122 , the first drain electrode 123 , and the first source electrode 124 . The first thin film transistor 120 may be a driving thin film transistor that drives the light emitting device 40 . The first drain electrode 123 may be connected to the second electrode 22 .

제2 박막 트랜지스터(140)는 제2 활성층(141), 제2 게이트 전극(142), 제2 드레인 전극(143) 및 제2 소스 전극(144)을 포함할 수 있다. 제1 게이트 절연층(102)은 제2 게이트 전극(142)과 제2 활성층(141) 사이에 위치하여 이들을 절연할 수 있다. 제2 게이트 전극(142)은 제1 게이트 절연층(102) 상에서 제2 활성층(141)의 일부분과 중첩될 수 있다. 제2 게이트 절연층(103) 및 층간 절연층(104)은 제2 게이트 전극(142)과, 제2 드레인 전극(143) 및 제2 소스 전극(144) 사이에 개재될 수 있다. 제2 박막 트랜지스터(140)는 스위칭 박막 트랜지스터일 수 있다.The second thin film transistor 140 may include a second active layer 141 , a second gate electrode 142 , a second drain electrode 143 and a second source electrode 144 . The first gate insulating layer 102 may be positioned between the second gate electrode 142 and the second active layer 141 to insulate them. The second gate electrode 142 may overlap a portion of the second active layer 141 on the first gate insulating layer 102 . The second gate insulating layer 103 and the interlayer insulating layer 104 may be interposed between the second gate electrode 142 , the second drain electrode 143 , and the second source electrode 144 . The second thin film transistor 140 may be a switching thin film transistor.

한편, 제1 박막 트랜지스터(120)의 제1 게이트 전극(122) 및 제2 박막 트랜지스터(140)의 제2 게이트 전극(142)과 동일층에 커패시터 상부 전극(163)이 배치될 수 있다. 커패시터 상부 전극(163)은 연결 배선(165)을 이용하여 제1 드레인 전극(123), 제1 소스 전극(124), 제2 드레인 전극(143) 및 제2 소스 전극(144) 중 하나와 전기적으로 연결될 수 있다. 예컨대, 커패시터 상부 전극(163)은 연결 배선(165)을 이용하여 제1 소스 전극(124)에 전기적으로 연결될 수 있다. Meanwhile, the capacitor upper electrode 163 may be disposed on the same layer as the first gate electrode 122 of the first thin film transistor 120 and the second gate electrode 142 of the second thin film transistor 140 . The capacitor upper electrode 163 is electrically connected to one of the first drain electrode 123, the first source electrode 124, the second drain electrode 143, and the second source electrode 144 by using a connection wire 165. can be connected to For example, the capacitor upper electrode 163 may be electrically connected to the first source electrode 124 using a connection wire 165 .

제1 박막 트랜지스터(120)의 제1 활성층(121) 및 제2 박막 트랜지스터(140)의 제2 활성층(141)과 동일층에 커패시터 하부 전극(161)이 배치될 수 있다. 커패시터 하부 전극(161)과 커패시터 상부 전극(163)은 커패시터를 구성할 수 있다. 제1 전극(21)은 도 2에 도시된 바와 같이 제1 전원 배선(25)에 연결되며, 제1 전원 배선(25)을 통해 전원을 공급받을 수 있다.The capacitor lower electrode 161 may be disposed on the same layer as the first active layer 121 of the first thin film transistor 120 and the second active layer 141 of the second thin film transistor 140 . The capacitor lower electrode 161 and the capacitor upper electrode 163 may constitute a capacitor. As shown in FIG. 2 , the first electrode 21 is connected to the first power wiring 25 and may receive power through the first power wiring 25 .

도 5는 비교예에 따라 제1 및 제2 격벽들이 없는 표시 장치의 부분 단면도이다.5 is a partial cross-sectional view of a display device without first and second barrier ribs according to a comparative example.

도 5의 비교예를 참조하면, 제1 전극(21')과 제2 전극(22')의 이격 거리(g)가 발광 소자(40)의 길이(L)보다 작더라도, 제1 및 제2 격벽들이 발광 소자(40)의 위치를 제한하지 않기 때문에, 전기영동(DEP) 힘(Dielectrophoretic Force)에 의해 발광 소자(40)가 제1 전극(21')과 제2 전극(22') 중 하나에만 접촉함으로써 접촉 불량이 발생할 수 있다.Referring to the comparative example of FIG. 5 , even if the separation distance g between the first electrode 21' and the second electrode 22' is smaller than the length L of the light emitting element 40, the first and second electrodes 21' and 22' Since the barrier ribs do not limit the position of the light emitting element 40, the light emitting element 40 is attached to one of the first electrode 21' and the second electrode 22' by a dielectrophoretic force. Poor contact may occur by only contacting.

반면, 본 발명의 실시예에 따르면, 제1 전극(21)과 제2 전극(22) 상에는 제1 격벽(31)과 제2 격벽(32)이 배치되므로, 제1 격벽(31)과 제2 격벽(32)으로 인하여 제1 단부와 제2 단부가 각각 제1 전극(21)과 제2 전극(22) 상에 위치하도록 발광 소자(40)의 위치가 제한된다. 따라서, 발광 소자(40)의 정렬도가 개선될 수 있다. 정렬도는 기판 상에 배치된 전체 발광 소자들의 개수에 대한 정상적으로 제1 및 제2 전극들(21, 22) 사이에 전기적으로 연결되는 발광 소자들의 개수의 비율로 정의될 수 있다. On the other hand, according to the embodiment of the present invention, since the first partition 31 and the second partition 32 are disposed on the first electrode 21 and the second electrode 22, the first partition 31 and the second partition Due to the barrier rib 32, the position of the light emitting element 40 is limited so that the first end and the second end are located on the first electrode 21 and the second electrode 22, respectively. Accordingly, the degree of alignment of the light emitting element 40 can be improved. The degree of alignment may be defined as a ratio of the number of light emitting elements normally electrically connected between the first and second electrodes 21 and 22 to the total number of light emitting elements disposed on the substrate.

도 6은 본 발명의 다른 실시예에 따른 표시 영역(DA)의 일부를 도시한 평면도이다.6 is a plan view illustrating a part of the display area DA according to another exemplary embodiment of the present invention.

도 6을 참조하면, 표시 영역(DA) 내의 하나의 픽셀(도 1의 PX)이 도시된다. 픽셀(PX)은 적색광을 방출하는 제1 픽셀(PX1), 녹색광을 방출하는 제2 픽셀(PX2) 또는 청색광을 방출하는 제3 픽셀(PX3)일 수 있다. 그러나, 본 발명은 이에 제한되지 않으며 픽셀(PX)은 다른 색의 광을 방출할 수 있다.Referring to FIG. 6 , one pixel (PX in FIG. 1 ) in the display area DA is shown. The pixel PX may be a first pixel PX1 emitting red light, a second pixel PX2 emitting green light, or a third pixel PX3 emitting blue light. However, the present invention is not limited thereto and the pixels PX may emit light of different colors.

픽셀(PX)은 복수의 제1 전극들(21), 복수의 제2 전극들(22) 및 서로 인접한 제1 전극(21)과 제2 전극(22) 사이에 전기적으로 연결된 복수의 발광 소자(40)들을 포함할 수 있다. 발광 소자(40)는 나노 단위 크기의 발광 다이오드(LED)일 수 있으며, 초소형 발광 소자로 지칭될 수 있다. 발광 소자(40)는 원기둥, 직육면체 등 다양한 형상으로 형성될 수 있다.The pixel PX includes a plurality of first electrodes 21, a plurality of second electrodes 22, and a plurality of light emitting elements electrically connected between the first and second electrodes 21 and 22 adjacent to each other. 40) may be included. The light emitting device 40 may be a nano-sized light emitting diode (LED) and may be referred to as a subminiature light emitting device. The light emitting element 40 may be formed in various shapes such as a cylinder or a rectangular parallelepiped.

픽셀(PX)은 제1 전원 배선(25)과 개방부(26a)에 의해 중간이 끊긴 제2 전원 배선(26)을 포함한다. 제1 전원 배선들(25)은 기판 상에 열 방향으로 연장되고, 제1 전원 배선들(25) 각각은 동일 열에 위치하는 픽셀들(PX)에 연결된다. 제2 전원 배선들(26)은 기판 상에 행 방향으로 연장되고, 제2 전원 배선들(26) 각각은 동일 행에 위치하는 픽셀들(PX)에 연결된다.The pixel PX includes a first power line 25 and a second power line 26 whose middle is disconnected by an open portion 26a. The first power wires 25 extend on the substrate in a column direction, and each of the first power wires 25 is connected to pixels PX located in the same column. The second power wires 26 extend in a row direction on the substrate, and each of the second power wires 26 is connected to pixels PX located in the same row.

제1 전극들(21)은 제1 전원 배선(25)에 전기적으로 연결되며, 일 예에 따르면, 제1 전원 배선(25)과 일체로 형성될 수 있다. 제2 전극들(22)은 연결 전극(23)을 통해 제2 전원 배선(26)에 전기적으로 연결되며, 일 예에 따르면 제2 전원 배선(26)은 연결 전극(23)의 아래에 위치할 수 있으며, 연결 전극(23)은 콘택 플러그를 통해 대응하는 제2 전원 배선(26)에 연결될 수 있다. 다른 예에 따르면, 제1 전극들(21)과 제2 전극들(22)의 배치에 따라서, 제1 전극들(21)은 제1 전원 배선(25)에 직접 연결되지 않고, 연결 전극을 통해 제1 전원 배선(25)에 연결될 수도 있다.The first electrodes 21 are electrically connected to the first power wiring 25 and, according to an example, may be integrally formed with the first power wiring 25 . The second electrodes 22 are electrically connected to the second power supply wiring 26 through the connection electrode 23, and according to an example, the second power supply wiring 26 may be located below the connection electrode 23. and the connection electrode 23 may be connected to the corresponding second power line 26 through a contact plug. According to another example, according to the arrangement of the first electrodes 21 and the second electrodes 22, the first electrodes 21 are not directly connected to the first power line 25, but through a connection electrode. It may also be connected to the first power wire 25 .

제1 전극들(21)과 제2 전극들(22)은 제1 방향으로 연장된다. 도 6에서 제1 방향은 제2 전원 배선(26)의 연장 방향, 즉, 행 방향과 동일하지만, 본 발명은 이로 한정되지 않으며, 제1 방향은 열 방향과 동일할 수도 있다. 제1 전극들(21)과 제2 전극들(22)은 제1 방향에 수직한 방향을 따라 교대로 배치되며, 서로 인접한 제1 전극(21)과 제2 전극(22) 사이의 이격 거리는 일정할 수 있다.The first electrodes 21 and the second electrodes 22 extend in the first direction. In FIG. 6 , the first direction is the same as the extension direction of the second power wire 26, that is, the row direction, but the present invention is not limited thereto, and the first direction may be the same as the column direction. The first electrodes 21 and the second electrodes 22 are alternately disposed along a direction perpendicular to the first direction, and the separation distance between the first electrodes 21 and the second electrodes 22 adjacent to each other is constant. can do.

제1 전원 배선(25)과 제2 전원 배선(26)은 발광 소자들(40)을 제1 전극들(21)과 제2 전극들(22) 사이에 정렬하기 위해 전압이 인가될 수 있다. 발광 소자들(40)이 제1 전극들(21)과 제2 전극들(22) 사이에 정렬된 후에, 각 픽셀(PX)의 발광 소자들(40)의 발광이 독립적으로 제어될 수 있도록, 제2 전원 배선(26)은 픽셀들(PX)에 대응하여 위치하는 개방부들(26a)에 의해 여러 조각들로 분할될 수 있다. 개방부들(26a)에 의해 분할된 제2 전원 배선(26)의 조각들은 전원 전극들로 지칭될 수 있다. 제2 전원 배선(26)은 전원 전극들을 포함하며, 전원 전극들 각각은 행 방향으로 서로 이격하여 배치되며, 픽셀들(PX)의 연결 전극(23)에 각각 연결될 수 있다.A voltage may be applied to the first power wiring 25 and the second power wiring 26 to align the light emitting elements 40 between the first electrodes 21 and the second electrodes 22 . After the light emitting elements 40 are aligned between the first electrodes 21 and the second electrodes 22, the light emission of the light emitting elements 40 of each pixel PX can be independently controlled, The second power wire 26 may be divided into several pieces by openings 26a corresponding to the pixels PX. Pieces of the second power wiring 26 divided by the openings 26a may be referred to as power electrodes. The second power line 26 includes power electrodes, and each of the power electrodes is spaced apart from each other in a row direction and may be respectively connected to the connection electrodes 23 of the pixels PX.

제1 전극들(21) 상에는 제1 방향으로 연장되는 제1 격벽들(31)이 배치되고, 제2 전극들(22) 상에는 제1 방향으로 연장되는 제2 격벽들(32)이 배치될 수 있다.First barrier ribs 31 extending in a first direction may be disposed on the first electrodes 21 , and second barrier ribs 32 extending in a first direction may be disposed on the second electrodes 22 . there is.

제1 전극들(21)과 제2 전극들(22) 주변에는 픽셀(PX)의 발광 영역(70)을 정의하는 화소 정의막(30)이 배치될 수 있다. 화소 정의막(30)은 픽셀(PX)의 발광 영역(70)을 노출하는 개구부를 가질 수 있으며, 발광 영역(70)을 제외한 나머지 영역을 덮을 수 있다. 화소 정의막(30)은 제1 전원 배선(25), 제2 전원 배선(26) 및 연결 전극(23)을 덮을 수 있다. 발광 영역(70)에는 발광 소자들(40), 제1 및 제2 전극들(21, 22)의 적어도 일부, 및 제1 및 제2 격벽들(31, 32)이 배치될 수 있다.A pixel defining layer 30 defining an emission area 70 of the pixel PX may be disposed around the first electrodes 21 and the second electrodes 22 . The pixel defining layer 30 may have an opening exposing the emission region 70 of the pixel PX, and may cover the rest of the region except for the emission region 70 . The pixel defining layer 30 may cover the first power supply wire 25 , the second power supply wire 26 , and the connection electrode 23 . The light emitting elements 40 , at least a portion of the first and second electrodes 21 and 22 , and the first and second barrier ribs 31 and 32 may be disposed in the light emitting region 70 .

픽셀(PX)은 제1 전극들(21)과 제1 격벽들(31) 상의 제1 연결 전극들(61), 및 제2 전극들(22)과 제2 격벽들(32) 상의 제2 연결 전극들(62)을 더 포함할 수 있다. 제1 연결 전극들(61) 각각은 대응하는 제1 전극(21)과 발광 소자들(40) 각각의 제1 단부를 전기적으로 연결하고, 제2 연결 전극들(62) 각각은 대응하는 제2 전극(22)과 발광 소자들(40) 각각의 제2 단부를 전기적으로 연결할 수 있다.The pixel PX includes first connection electrodes 61 on the first electrodes 21 and the first barrier ribs 31 and second connection electrodes 61 on the second electrodes 22 and the second barrier ribs 32 . Electrodes 62 may be further included. Each of the first connection electrodes 61 electrically connects a corresponding first electrode 21 and a first end of each of the light emitting elements 40, and each of the second connection electrodes 62 has a corresponding second end. The electrode 22 and the second ends of each of the light emitting elements 40 may be electrically connected.

도 7a는 본 발명의 다른 실시예에 따라 도 6의 B-B'를 따라 절단한 부분 단면도이다.7A is a partial cross-sectional view taken along line BB′ of FIG. 6 according to another embodiment of the present invention.

도 7a에 도시된 실시예는 제1 및 제2 전극들(21, 22) 및 제1 및 제2 격벽들(31a, 32a)이 복수 개이고 제1 및 제2 격벽들(31a, 32a)이 산란 입자들(31p)을 포함한다는 점을 제외하고는 도 4a에 도시된 실시예와 실질적으로 동일하다. 중복되는 구성요소들에 대해서는 반복하여 설명하지 않고 차이점을 중심으로 설명한다.In the embodiment shown in FIG. 7A, the first and second electrodes 21 and 22 and the first and second barrier ribs 31a and 32a are plural, and the first and second barrier ribs 31a and 32a scatter. It is substantially the same as the embodiment shown in FIG. 4A except that the particles 31p are included. The overlapping components will not be repeatedly described, but will be explained focusing on the differences.

도 6와 함께 도 7a를 참조하면, 제1 전극들(21)과 제2 전극들(22)은 기판(100) 상에 제1 방향을 따라 서로 평행하게 연장되며, 제1 방향에 수직한 방향을 따라 서로 교대로 배치될 수 있다. 제1 전극들(21)과 제2 전극들(22)은 제1 간격(g)만큼 이격하도록 위치할 수 있다. 발광 소자(40)의 제1 단부가 제1 전극(21) 상에 위치하고 제2 단부가 제2 전극(22) 상에 위치하도록, 발광 소자(40)의 길이(L)는 제1 전극(21)과 제2 전극(22) 사이의 제1 간격(g)보다 클 수 있다.Referring to FIG. 7A together with FIG. 6 , the first electrodes 21 and the second electrodes 22 extend parallel to each other along a first direction on the substrate 100 and in a direction perpendicular to the first direction. It can be arranged alternately with each other along. The first electrodes 21 and the second electrodes 22 may be spaced apart from each other by a first distance g. The length L of the light emitting element 40 is such that the first end of the light emitting element 40 is positioned on the first electrode 21 and the second end is positioned on the second electrode 22. ) and the second electrode 22 may be greater than the first distance g.

기판(100)은 절연성 기판일 수 있다. 도 4b에 도시된 바와 같이, 기판(100) 상에는 픽셀 회로가 배치될 수 있다.The substrate 100 may be an insulating substrate. As shown in FIG. 4B , a pixel circuit may be disposed on the substrate 100 .

제1 전극들(21)과 제2 전극들(22) 상에는 각각 제1 격벽들(31a)과 제2 격벽들(32a)이 배치될 수 있다. 제1 격벽(31a)과 제2 격벽(32a)은 제2 간격(d)만큼 이격하도록 위치할 수 있다. 제1 격벽(31a)과 제2 격벽(32a) 사이에 발광 소자(40)가 배치될 수 있도록, 제2 간격(d)은 발광 소자(40)의 길이(L)과 같거나 이보다 클 수 있다. 제1 격벽(31a)과 제2 격벽(32a) 사이의 중심선은 제1 전극(21)과 제2 전극(22) 사이의 중심선과 실질적으로 동일할 수 있다. 제1 격벽(31a)과 제2 격벽(32a)은 각각 제1 전극(21)과 제2 전극(22)의 중심선을 따라 배치될 수 있다.First barrier ribs 31a and second barrier ribs 32a may be disposed on the first electrodes 21 and the second electrodes 22 , respectively. The first partition wall 31a and the second partition wall 32a may be spaced apart from each other by a second distance d. The second spacing d may be equal to or greater than the length L of the light emitting device 40 so that the light emitting device 40 can be disposed between the first barrier rib 31a and the second barrier rib 32a. . A center line between the first barrier rib 31a and the second barrier rib 32a may be substantially the same as a center line between the first electrode 21 and the second electrode 22 . The first barrier rib 31a and the second barrier rib 32a may be disposed along the center lines of the first electrode 21 and the second electrode 22 , respectively.

제1 및 제2 격벽들(31a, 32a)의 높이(h)는 발광 소자(40)의 길이(L)과 같거나 이보다 클 수 있다. 그에 따라, 발광 소자(40)가 정렬 시에 제1 격벽(31a) 또는 제2 격벽(32a) 상에 위치하는 것이 방지될 수 있다. 제1 전극(21)의 상부면과 제1 격벽(31a)의 측면이 이루는 각도(θ)는 90도 이하일 수 있다. 제2 격벽(32a)도 동일하게, 제2 전극(21)의 상부면과 제2 격벽(32a)의 측면이 이루는 각도(θ)는 90도 이하일 수 있다. 그에 따라, 제1 및 제2 격벽들(31a, 32a)의 단면의 폭, 즉, 두께는 기판(100)에서 멀어질수록 감소하지 않을 수 있다.The height h of the first and second barrier ribs 31a and 32a may be equal to or greater than the length L of the light emitting device 40 . Accordingly, it can be prevented that the light emitting element 40 is positioned on the first barrier rib 31a or the second barrier rib 32a during alignment. An angle θ formed between the upper surface of the first electrode 21 and the side surface of the first barrier rib 31a may be 90 degrees or less. Similarly for the second barrier rib 32a, an angle θ between the top surface of the second electrode 21 and the side surface of the second barrier rib 32a may be 90 degrees or less. Accordingly, the cross-section width, that is, the thickness, of the first and second barrier ribs 31a and 32a may not decrease as the distance from the substrate 100 increases.

제1 및 제2 전극들(21, 22) 상의 제1 및 제2 격벽들(31a, 32a)로 인하여, 발광 소자(40)가 정렬 시에 제1 전극(21) 또는 제2 전극(22)으로 편향되어 제1 전극(21) 또는 제2 전극(22) 중 어느 하나에만 연결되는 것이 방지될 수 있다. 제1 및 제2 격벽들(31a, 32a)은 발광 소자(40)의 정렬 시에 발광 소자(40)의 제1 단부가 제1 전극(21) 상에 위치하고 발광 소자(40)의 제2 단부가 제2 전극(22) 상에 위치하도록 발광 소자(40)의 위치를 제한한다.Due to the first and second barrier ribs 31a and 32a on the first and second electrodes 21 and 22, when the light emitting element 40 is aligned, the first electrode 21 or the second electrode 22 It can be prevented from being deflected to and connected to only one of the first electrode 21 or the second electrode 22 . When the light emitting element 40 is aligned, the first end of the light emitting element 40 is positioned on the first electrode 21 and the second end of the light emitting element 40 is positioned on the first and second barrier ribs 31a and 32a. The position of the light emitting element 40 is limited so that is positioned on the second electrode 22 .

제1 및 제2 격벽들(31a, 32a)은 제1 및 제2 전극들(21, 22)로부터 절연될 수 있으며, 제1 격벽들(31a)은 산란 입자들(31p)이 분산된 유기 절연 물질(31m)을 포함하고, 제2 격벽들(32a)은 산란 입자들(32p)이 분산된 유기 절연 물질(32m)을 포함할 수 있다. 산란 입자들(32p)은 산란 입자들(31p)과 동일하고, 유기 절연 물질(32m)은 유기 절연 물질(31m)과 동일할 수 있다.The first and second barrier ribs 31a and 32a may be insulated from the first and second electrodes 21 and 22, and the first barrier ribs 31a are organic insulation in which the scattering particles 31p are dispersed. material 31m, and the second barrier ribs 32a may include an organic insulating material 32m in which scattering particles 32p are dispersed. The scattering particles 32p may be the same as the scattering particles 31p, and the organic insulating material 32m may be the same as the organic insulating material 31m.

유기 절연 물질(31m, 32m)은 예컨대 실리콘 수지, 에폭시 수지 등의 광 투과성을 갖는 유기 물질일 수 있다. 산란 입자들(31p, 32p)은 제1 및 제2 격벽들(31a, 32a)에 입사된 입사광을 산란시켜 광 추출 효율을 증가시킬 수 있다. 산란 입자들(31p, 32p)은 통상적으로 사용하는 것이라면 특별히 한정하지 않으나, 예컨대, 산화 티타늄(TiO2)이나 금속 입자 등일 수 있다.The organic insulating materials 31m and 32m may be formed of, for example, a light-transmitting organic material such as a silicone resin or an epoxy resin. The scattering particles 31p and 32p may increase light extraction efficiency by scattering incident light incident on the first and second partition walls 31a and 32a. The scattering particles 31p and 32p are not particularly limited as long as they are commonly used, but may be, for example, titanium oxide (TiO 2 ) or metal particles.

발광 소자(40)의 정렬 시에, 제1 및 제2 전극들(21, 22) 사이에 정렬용 전압이 인가되더라도, 절연성을 갖는 제1 및 제2 격벽들(31a, 32a)에는 전기장이 집중되지 않는다. 따라서, 발광 소자(40)가 정렬 시에 제1 및 제2 격벽들(31a, 32a)을 향하는 힘을 받지 않는다. 또한, 발광 소자(40)로부터 측방향으로 방출되어 제1 및 제2 격벽들(31a, 32a) 내로 입사한 입사광들은 산란 입자들(31p, 32p)에 의해 산란됨으로써 전방 방향으로 방출될 수 있게 한다. 그에 따라, 표시 장치의 광 추출 효율이 개선될 수 있다.When the light emitting element 40 is aligned, even if an alignment voltage is applied between the first and second electrodes 21 and 22, the electric field is concentrated on the insulating first and second barrier ribs 31a and 32a. It doesn't work. Therefore, when the light emitting element 40 is aligned, it does not receive force directed toward the first and second barrier ribs 31a and 32a. In addition, the incident light emitted from the light emitting element 40 in the lateral direction and incident into the first and second barrier ribs 31a and 32a is scattered by the scattering particles 31p and 32p so as to be emitted in the forward direction. . Accordingly, light extraction efficiency of the display device may be improved.

산란 입자들(31p, 32p)이 분산된 유기 절연 물질(31m, 32m)을 포함하는 제1 및 제2 격벽들(31a, 32a)은 도 2 및 도 4a, 도 4b에 도시된 실시예들에 적용될 수 있다.The first and second barrier ribs 31a and 32a including the organic insulating material 31m and 32m in which the scattering particles 31p and 32p are dispersed are in the embodiments shown in FIGS. 2, 4a and 4b. can be applied

도 7b는 본 발명의 다른 실시예에 따라 도 6의 B-B'를 따라 절단한 부분 단면도이다.Figure 7b is a partial cross-sectional view taken along BB' of Figure 6 according to another embodiment of the present invention.

도 7b에 도시된 실시예는 제1 및 제2 격벽들(31b, 32b)의 단면 형상을 제외하고는 도 7a에 도시된 실시예와 실질적으로 동일하다. 중복되는 구성요소들에 대해서는 반복하여 설명하지 않고 차이점을 중심으로 설명한다.The embodiment shown in FIG. 7B is substantially the same as the embodiment shown in FIG. 7A except for the cross-sectional shapes of the first and second partition walls 31b and 32b. The overlapping components will not be repeatedly described, but will be explained focusing on the differences.

도 6와 함께 도 7b를 참조하면, 제1 전극들(21)과 제2 전극들(22)은 기판(100) 상에 서로 평행하게 제1 방향을 따라 연장될 수 있다. 제1 전극들(21)과 제2 전극들(22)은 제1 간격(g)만큼 이격하도록 위치할 수 있다. 발광 소자(40)의 제1 단부가 제1 전극(21) 상에 위치하고 제2 단부가 제2 전극(22) 상에 위치하도록, 발광 소자(40)의 길이(L)는 제1 전극(21)과 제2 전극(22) 사이의 제1 간격(g)보다 클 수 있다.Referring to FIG. 7B together with FIG. 6 , the first electrodes 21 and the second electrodes 22 may extend parallel to each other along the first direction on the substrate 100 . The first electrodes 21 and the second electrodes 22 may be spaced apart from each other by a first distance g. The length L of the light emitting element 40 is such that the first end of the light emitting element 40 is positioned on the first electrode 21 and the second end is positioned on the second electrode 22. ) and the second electrode 22 may be greater than the first distance g.

제1 격벽들(31b)과 제2 격벽들(32b)이 제1 전극들(21)과 제2 전극들(22) 상에 각각 배치될 수 있다. 제1 격벽(31b)과 제2 격벽(32b)은 제2 간격(d)만큼 이격하도록 위치할 수 있다. 제1 격벽(31b)과 제2 격벽(32b) 사이에 발광 소자(40)가 배치될 수 있도록, 제2 간격(d)은 발광 소자(40)의 길이(L)과 같거나 이보다 클 수 있다. 제1 격벽(31b)과 제2 격벽(32b) 사이의 중심선은 제1 전극(21)과 제2 전극(22) 사이의 중심선과 실질적으로 동일할 수 있다. 제1 격벽(31b)과 제2 격벽(32b)은 각각 제1 전극(21)과 제2 전극(22)의 중심선을 따라 배치될 수 있다.The first barrier ribs 31b and the second barrier ribs 32b may be respectively disposed on the first electrodes 21 and the second electrodes 22 . The first barrier rib 31b and the second barrier rib 32b may be spaced apart from each other by a second distance d. The second spacing d may be equal to or greater than the length L of the light emitting device 40 so that the light emitting device 40 can be disposed between the first barrier rib 31b and the second barrier rib 32b. . A center line between the first barrier rib 31b and the second barrier rib 32b may be substantially the same as a center line between the first electrode 21 and the second electrode 22 . The first barrier rib 31b and the second barrier rib 32b may be disposed along the center lines of the first electrode 21 and the second electrode 22 , respectively.

제1 및 제2 격벽들(31b, 32b)의 높이(h)는 발광 소자(40)의 길이(L)과 같거나 이보다 클 수 있다. 그에 따라, 발광 소자(40)가 정렬 시에 제1 격벽(31b) 또는 제2 격벽(32b) 상에 위치하는 것이 방지될 수 있다. The height h of the first and second barrier ribs 31b and 32b may be equal to or greater than the length L of the light emitting device 40 . Accordingly, the light emitting element 40 can be prevented from being located on the first barrier rib 31b or the second barrier rib 32b during alignment.

제1 및 제2 전극들(21)의 상부면과 제1 및 제2 격벽들(31b, 32b)의 측면이 이루는 각도(θ)는 예각일 수 있다. 제1 및 제2 전극들(21)의 상부면과 제1 및 제2 격벽들(31b, 32b)의 측면이 이루는 각도(θ)는 예컨대 대략 70도일 수 있다. 그에 따라, 제1 및 제2 격벽들(31b, 32b)의 단면의 폭, 즉, 두께는 기판(100)에서 멀어질수록 증가하여, 제1 및 제2 격벽들(31b, 32b)의 단면은 제1 및 제2 전극들(21, 22)의 상부면으로부터 역테이퍼 형상을 가질 수 있다.An angle θ between the upper surfaces of the first and second electrodes 21 and the side surfaces of the first and second barrier ribs 31b and 32b may be an acute angle. An angle θ formed between the upper surfaces of the first and second electrodes 21 and the side surfaces of the first and second barrier ribs 31b and 32b may be, for example, approximately 70 degrees. Accordingly, the cross-section width of the first and second barrier ribs 31b and 32b, that is, the thickness increases as the distance from the substrate 100 increases, so that the cross-section of the first and second barrier ribs 31b and 32b The upper surfaces of the first and second electrodes 21 and 22 may have a reverse tapered shape.

제1 및 제2 전극들(21, 22) 상의 제1 및 제2 격벽들(31b, 32b)로 인하여, 발광 소자(40)가 정렬 시에 제1 전극(21) 또는 제2 전극(22)으로 편향되어 제1 전극(21) 또는 제2 전극(22) 중 어느 하나에만 연결되는 것이 방지될 수 있다. 제1 및 제2 격벽들(31b, 32b)은 발광 소자(40)의 정렬 시에 발광 소자(40)의 제1 단부가 제1 전극(21) 상에 위치하고 발광 소자(40)의 제2 단부가 제2 전극(22) 상에 위치하도록 발광 소자(40)의 위치를 제한한다. 따라서, 발광 소자(40)가 제1 전극들(21)과 제2 전극들(22) 사이에 전기적으로 연결되는 비율이 높아질 수 있다.Due to the first and second barrier ribs 31b and 32b on the first and second electrodes 21 and 22, when the light emitting element 40 is aligned, the first electrode 21 or the second electrode 22 It can be prevented from being deflected to and connected to only one of the first electrode 21 or the second electrode 22 . When the light emitting element 40 is aligned, the first end of the light emitting element 40 is positioned on the first electrode 21 and the second end of the light emitting element 40 is positioned on the first and second barrier ribs 31b and 32b. The position of the light emitting element 40 is limited so that is positioned on the second electrode 22 . Accordingly, a ratio of electrical connection of the light emitting element 40 between the first electrodes 21 and the second electrodes 22 may be increased.

도 7b에 제1 및 제2 연결 전극들(61, 62)은 제1 및 제2 격벽들(31b, 32b)의 측면과 상면을 모두 덮는 것으로 도시되어 있지만, 이는 예시적이며 본 발명을 한정하지 않는다. 다른 예에 따르면, 제1 및 제2 격벽들(31b, 32b)의 역테이퍼 형상으로 되어 있기 때문에, 제1 및 제2 연결 전극들(61, 62)의 물질에 따라서, 제1 및 제2 연결 전극들(61, 62)은 제1 및 제2 격벽들(31b, 32b)의 측면의 전체를 덮지 않고 제1 및 제2 격벽들(31, 32)의 측면의 적어도 일부를 노출할 수도 있다.Although the first and second connection electrodes 61 and 62 are illustrated in FIG. 7B as covering both side surfaces and top surfaces of the first and second barrier ribs 31b and 32b, this is exemplary and does not limit the present invention. don't According to another example, since the first and second barrier ribs 31b and 32b have a reverse tapered shape, the first and second connections are made according to the material of the first and second connection electrodes 61 and 62. The electrodes 61 and 62 may expose at least a part of the side surfaces of the first and second partition walls 31 and 32 without covering the entire side surfaces of the first and second partition walls 31b and 32b.

역테이퍼 형상의 단면을 갖는 제1 및 제2 격벽들(31b, 32b)은 도 2 및 도 4a, 도 4b에 도시된 실시예들에 적용될 수 있다.The first and second barrier ribs 31b and 32b having reverse tapered cross sections may be applied to the embodiments shown in FIGS. 2, 4a and 4b.

도 8은 본 발명의 다른 실시예에 따른 표시 영역(DA)의 일부를 도시한 평면도이다.8 is a plan view illustrating a portion of the display area DA according to another exemplary embodiment of the present invention.

도 8을 참조하면, 표시 영역(DA) 내의 하나의 픽셀(도 1의 PX)이 도시된다.Referring to FIG. 8 , one pixel (PX in FIG. 1 ) in the display area DA is shown.

도 8에 도시된 실시예는 제1 및 제2 연결 전극들(61a, 62b)의 배치를 제외하고는 도 6에 도시된 실시예와 실질적으로 동일하다. 중복되는 구성요소들에 대해서는 반복하여 설명하지 않고 차이점을 중심으로 설명한다.The embodiment shown in FIG. 8 is substantially the same as the embodiment shown in FIG. 6 except for the arrangement of the first and second connection electrodes 61a and 62b. The overlapping components will not be repeatedly described, but will be explained focusing on the differences.

제1 및 제2 연결 전극들(61a, 62a)은 제1 및 제2 격벽들(31, 32)의 상면을 덮지 않을 수 있다. 제1 및 제2 연결 전극들(61a, 62a)은 제1 및 제2 격벽들(31, 32)의 적어도 일부의 측면을 덮지 않을 수 있다.The first and second connection electrodes 61a and 62a may not cover the upper surfaces of the first and second barrier ribs 31 and 32 . The first and second connection electrodes 61a and 62a may not cover at least some side surfaces of the first and second barrier ribs 31 and 32 .

제1 및 제2 연결 전극들(61a, 62a)은 발광 소자들(40)의 제1 단부와 제2 단부가 위치할 영역 상에만 배치될 수 있다. 교대로 배치되는 제1 전극들(21)과 제2 전극들(22) 중에서 가장 바깥쪽에 위치하는 제1 전극(21) 및/또는 제2 전극(22)은 제1 및 제2 격벽들(31, 32)을 기준으로 발광 소자들(40)이 배치되는 쪽만 제1 및 제2 연결 전극들(61a, 62a)에 의해 덮일 수 있다.The first and second connection electrodes 61a and 62a may be disposed only on regions where the first and second ends of the light emitting devices 40 are to be located. Among the first electrodes 21 and the second electrodes 22 that are alternately disposed, the first electrode 21 and/or the second electrode 22 located at the outermost part are the first and second partition walls 31 , 32), only the side where the light emitting elements 40 are disposed may be covered by the first and second connection electrodes 61a and 62a.

도 9는 본 발명의 다른 실시예에 따라 도 8의 C-C'를 따라 절단한 부분 단면도이다.9 is a partial cross-sectional view taken along line C-C′ of FIG. 8 according to another embodiment of the present invention.

도 9에 도시된 실시예는 제1 및 제2 연결 전극들(61a, 62a) 및 캡핑층(81)을 제외하고는 도 7b에 도시된 실시예와 실질적으로 동일하다. 중복되는 구성요소들에 대해서는 반복하여 설명하지 않고 차이점을 중심으로 설명한다.The embodiment shown in FIG. 9 is substantially the same as the embodiment shown in FIG. 7B except for the first and second connection electrodes 61a and 62a and the capping layer 81 . The overlapping components will not be repeatedly described, but will be explained focusing on the differences.

도 8와 함께 도 9를 참조하면, 제1 및 제2 연결 전극들(61a, 62a)은 제1 및 제2 격벽들(31b, 32b)의 상면과 적어도 일부의 측면을 덮지 않을 수 있다. Referring to FIG. 9 together with FIG. 8 , the first and second connection electrodes 61a and 62a may not cover the upper surfaces and at least some side surfaces of the first and second partition walls 31b and 32b.

제1 및 제2 전극들(21)의 상부면과 제1 및 제2 격벽들(31b, 32b)의 측면이 이루는 각도(θ)는 예각, 예컨대, 대략 70도일 수 있다. 제1 및 제2 격벽들(31b, 32b)의 단면의 폭, 즉, 두께는 기판(100)에서 멀어질수록 증가하며, 제1 및 제2 격벽들(31b, 32b)의 단면은 제1 및 제2 전극들(21, 22)의 상부면으로부터 역테이퍼 형상을 가질 수 있다.An angle θ formed between the upper surfaces of the first and second electrodes 21 and the side surfaces of the first and second barrier ribs 31b and 32b may be an acute angle, for example, approximately 70 degrees. The width, that is, the thickness of the cross section of the first and second barrier ribs 31b and 32b increases as the distance from the substrate 100 increases, and the cross section of the first and second barrier ribs 31b and 32b has the first and second barrier ribs 31b and 32b. The upper surfaces of the second electrodes 21 and 22 may have a reverse tapered shape.

화소 정의막(30)은 기판(100) 상에 위치하고, 발광 소자들(40) 및 제1 및 제2 격벽들(31b, 32b)이 위치하는 발광 영역(70)을 노출하는 개구부를 가질 수 있다. 화소 정의막(30)의 개구부는 캡핑층(81)에 의해 충전될 수 있다. 캡핑층(81)은 제1 및 제2 연결 전극들(61a, 62a)에 의해 덮이지 않고 노출된 제1 및 제2 격벽들(31b, 32b)의 적어도 일부의 측면들을 덮을 수 있다.The pixel defining layer 30 is positioned on the substrate 100 and may have an opening exposing the light emitting region 70 where the light emitting devices 40 and the first and second barrier ribs 31b and 32b are positioned. . The opening of the pixel defining layer 30 may be filled with the capping layer 81 . The capping layer 81 may cover at least some side surfaces of the first and second barrier ribs 31b and 32b that are exposed and not covered by the first and second connection electrodes 61a and 62a.

제1 및 제2 격벽들(31b, 32b)은 화소 정의막(30)과 동일한 물질로 형성될 수 있다. 제1 및 제2 격벽들(31b, 32b)의 물질의 굴절율은 캡핑층(81)의 물질의 굴절율보다 클 수 있다. 그에 따라, 제1 및 제2 격벽들(31b, 32b)과 캡핑층(81) 사이의 경계면에 임계각보다 큰 입사각으로 입사하는 광은 전반사된다. 제1 및 제2 격벽들(31b, 32b)이 역테이퍼 형상의 단면을 가짐으로써, 제1 및 제2 격벽들(31b, 32b)과 캡핑층(81) 사이의 경계면에서 전반사된 광은 전방 방향, 즉, 기판의 반대 방향을 향하여 방출될 수 있다.The first and second barrier ribs 31b and 32b may be formed of the same material as the pixel defining layer 30 . The refractive index of the material of the first and second barrier ribs 31b and 32b may be greater than the refractive index of the material of the capping layer 81 . Accordingly, light incident at an incident angle greater than the critical angle to the interface between the first and second barrier ribs 31b and 32b and the capping layer 81 is totally reflected. Since the first and second barrier ribs 31b and 32b have reverse-tapered cross-sections, light totally reflected at the interface between the first and second barrier ribs 31b and 32b and the capping layer 81 travels in the forward direction. , that is, towards the opposite direction of the substrate.

발광 소자(40)로부터 측방향으로 방출된 광은 제1 및 제2 격벽들(31b, 32b)로 입사하고, 제1 및 제2 격벽들(31b, 32b)에 입사된 광은 제1 및 제2 격벽들(31b, 32b)과 캡핑층(81) 사이의 경계면에서 전반사되어 전방으로 방출될 수 있다. 그에 따라, 도 9에 도시된 실시예에 따른 표시 장치는 개선된 광 추출 효율을 가질 수 있다. The light emitted from the light emitting element 40 in the lateral direction is incident on the first and second barrier ribs 31b and 32b, and the light incident on the first and second barrier ribs 31b and 32b is incident on the first and second barrier ribs 31b and 32b. It may be totally reflected at the interface between the two barrier ribs 31b and 32b and the capping layer 81 and emitted forward. Accordingly, the display device according to the exemplary embodiment shown in FIG. 9 may have improved light extraction efficiency.

제1 및 제2 격벽들(31b, 32b)의 물질의 굴절율은 캡핑층(81)의 물질의 굴절율보다 작거나, 제1 및 제2 격벽들(31b, 32b)이 역테이퍼 형상의 단면을 갖지 않는 경우, 발광 소자(40)로부터 측방향으로 방출된 광은 화소 정의막(30)을 통해 인접한 픽셀(PX)로부터 방출된 광과 혼합되어 표시 장치의 표시 영상 품질을 저하시킬 수 있다.The refractive index of the material of the first and second barrier ribs 31b and 32b is smaller than the refractive index of the material of the capping layer 81, or the first and second barrier ribs 31b and 32b do not have a reverse tapered cross section. Otherwise, the light emitted from the light emitting element 40 in the lateral direction may be mixed with the light emitted from the adjacent pixel PX through the pixel defining layer 30 to degrade the display image quality of the display device.

도 10a 내지 도 10i는 본 발명의 일 실시예에 따라서 도 2 및 도 4b에 도시된 표시 장치를 제조하는 공정을 개략적으로 도시한 단면도이다.10A to 10I are cross-sectional views schematically illustrating a process of manufacturing the display device shown in FIGS. 2 and 4B according to an embodiment of the present invention.

도 10a를 참조하면, 기판(100) 상에 적어도 하나의 박막 트랜지스터와 적어도 하나의 커패시터를 포함하는 픽셀 회로가 형성될 수 있다.Referring to FIG. 10A , a pixel circuit including at least one thin film transistor and at least one capacitor may be formed on a substrate 100 .

기판(100)은 유리, 금속 또는 플라스틱 등 다양한 소재로 구성될 수 있다. 일 실시예에 따르면, 기판(100)은 플렉서블 소재의 기판을 포함할 수 있다. 여기서, 플렉서블 소재의 기판이란 잘 휘어지고 구부러지며 접거나 말 수 있는 기판을 지칭한다. 이러한 플렉서블 소재의 기판은 초박형 유리, 금속 또는 플라스틱으로 구성될 수 있다. The substrate 100 may be made of various materials such as glass, metal or plastic. According to one embodiment, the substrate 100 may include a substrate of a flexible material. Here, the substrate of a flexible material refers to a substrate that can be easily bent, bent, folded or rolled. The flexible substrate may be made of ultra-thin glass, metal or plastic.

기판(100) 상에 버퍼층(101)이 형성될 수 있다. 불순 원소가 기판(100)을 통과하여 픽셀 회로에 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기 절연 물질로 이루어진 단층 또는 복층으로 형성될 수 있다. 버퍼층(101)은 생략될 수 있다.A buffer layer 101 may be formed on the substrate 100 . A single layer or a double layer made of an inorganic insulating material such as silicon nitride (SiNx) and/or silicon oxide (SiOx), which blocks impurity elements from penetrating into the pixel circuit through the substrate 100 and performs a function of planarizing the surface. can be formed as The buffer layer 101 may be omitted.

버퍼층(101) 상에 제1 박막 트랜지스터(120) 및 제2 박막 트랜지스터(140)가 형성될 수 있다. 제1 박막 트랜지스터(120)는 제1 활성층(121), 제1 게이트 전극(122), 제1 드레인 전극(123) 및 제1 소스 전극(124)을 포함할 수 있다. 제2 박막 트랜지스터(140)는 제2 활성층(141), 제2 게이트 전극(1422), 제2 드레인 전극(143) 및 제2 소스 전극(144)을 포함할 수 있다.A first thin film transistor 120 and a second thin film transistor 140 may be formed on the buffer layer 101 . The first thin film transistor 120 may include a first active layer 121 , a first gate electrode 122 , a first drain electrode 123 and a first source electrode 124 . The second thin film transistor 140 may include a second active layer 141 , a second gate electrode 1422 , a second drain electrode 143 and a second source electrode 144 .

제1 활성층(121) 및 제2 활성층(141)은 버퍼층(101) 상에 반도체 물질로 형성될 수 있다. 반도체 물질은 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)과 같은 무기 반도체 물질, 유기 반도체 물질 또는 산화물 반도체 물질일 수 있다. 제1 활성층(121) 및 제2 활성층(141)은 붕소(B) 또는 인(P) 이온이 도핑된 드레인 영역 및 소스 영역과, 그 사이의 채널 영역을 포함할 수 있다. The first active layer 121 and the second active layer 141 may be formed of a semiconductor material on the buffer layer 101 . The semiconductor material may be an inorganic semiconductor material such as amorphous silicon or poly crystalline silicon, an organic semiconductor material, or an oxide semiconductor material. The first active layer 121 and the second active layer 141 may include a drain region and a source region doped with boron (B) or phosphorus (P) ions, and a channel region therebetween.

제1 게이트 절연층(102)은 버퍼층(101) 상에 배치되어 제1 활성층(121) 및 제2 활성층(141)을 덮을 수 있다.The first gate insulating layer 102 may be disposed on the buffer layer 101 to cover the first active layer 121 and the second active layer 141 .

제1 게이트 전극(122) 및 제2 게이트 전극(142)은 알루미늄(Al), 백금(Pt), 납(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 구성된 단일막 또는 다중막일 수 있다.The first gate electrode 122 and the second gate electrode 142 are made of aluminum (Al), platinum (Pt), lead (Pd), silver (Ag), magnesium (Mg), gold (Au), or nickel (Ni). , neodymium (Nd), iridium (Ir), chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and copper (Cu). It may be a single film or a multilayer structure.

제2 게이트 절연층(103)은 제1 게이트 절연층(102) 상에 배치되어 제1 게이트 전극(122) 및 제2 게이트 전극(142)을 덮을 수 있다.The second gate insulating layer 103 may be disposed on the first gate insulating layer 102 to cover the first gate electrode 122 and the second gate electrode 142 .

제1 게이트 절연층(102) 및 제2 게이트 절연층(103)은 무기 절연 물질로 이루어진 단층 또는 복층일 수 있다. 예를 들면, 제1 게이트 절연층(102)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 및/또는 아연산화물(ZrO2) 등을 포함할 수 있다.The first gate insulating layer 102 and the second gate insulating layer 103 may be a single layer or a multi-layer structure made of an inorganic insulating material. For example, the first gate insulating layer 102 may include silicon oxide (SiO 2 ), silicon nitride (SiNx), silicon oxynitride (SiON), aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), tantalum Oxide (Ta 2 O 5 ), hafnium oxide (HfO 2 ), and/or zinc oxide (ZrO 2 ) may be included.

층간 절연층(104)은 제2 게이트 절연층(103) 상에 유기 절연 물질로 이루어진 단층 또는 복층일 수 있다. 층간 절연층(104)은 무기 절연 물질로 구성된 단층 또는 복층일 수 있다. 제2 게이트 절연층(103) 또는 층간 절연층(104) 중 하나는 생략될 수 있다. The interlayer insulating layer 104 may be a single layer or a double layer made of an organic insulating material on the second gate insulating layer 103 . The interlayer insulating layer 104 may be a single layer or a double layer made of an inorganic insulating material. Either the second gate insulating layer 103 or the interlayer insulating layer 104 may be omitted.

층간 절연층(104) 상에 제1 드레인 전극(123) 및 제1 소스 전극(124), 제2 드레인 전극(143) 및 제2 소스 전극(144)이 형성될 수 있다. 제1 드레인 전극(123) 및 제1 소스 전극(124)은 제1 게이트 절연층(102), 제2 게이트 절연층(103) 및 층간 절연층(104)을 관통하는 컨택 플러그를 통해 제1 활성층(121)의 드레인 영역 및 소스 영역과 각각 연결될 수 있다. 제2 드레인 전극(143) 및 제2 소스 전극(144)은 제1 게이트 절연층(102), 제2 게이트 절연층(103) 및 층간 절연층(104)을 관통하는 컨택 플러그를 통해 제2 활성층(141)의 드레인 영역 및 소스 영역과 각각 연결될 수 있다.A first drain electrode 123 and a first source electrode 124 , a second drain electrode 143 and a second source electrode 144 may be formed on the interlayer insulating layer 104 . The first drain electrode 123 and the first source electrode 124 are connected to the first active layer through a contact plug penetrating the first gate insulating layer 102, the second gate insulating layer 103, and the interlayer insulating layer 104. It may be connected to the drain region and the source region of (121), respectively. The second drain electrode 143 and the second source electrode 144 are connected to the second active layer through a contact plug penetrating the first gate insulating layer 102, the second gate insulating layer 103, and the interlayer insulating layer 104. It may be connected to the drain region and the source region of (141), respectively.

제1 드레인 전극(123)과 제1 소스 전극(124), 및 제2 드레인 전극(143)과 제2 소스 전극(144)은 제1 및 제2 게이트 전극(122, 142)과 동일한 물질로 형성될 수 있다. 제1 드레인 전극(123)과 제1 소스 전극(124), 및 제2 드레인 전극(143)과 제2 소스 전극(144)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 전도성 물질 등을 포함할 수 있다. The first drain electrode 123 and the first source electrode 124, and the second drain electrode 143 and the second source electrode 144 are formed of the same material as the first and second gate electrodes 122 and 142. It can be. The first drain electrode 123 and the first source electrode 124, and the second drain electrode 143 and the second source electrode 144 include metal, alloy, metal nitride, conductive metal oxide, transparent conductive material, and the like. can do.

한편, 커패시터 하부 전극(161)이 버퍼층(101) 상에 형성될 수 있다. 커패시터 하부 전극(161)은 제1 활성층(121) 및 제2 활성층(141)과 동일한 물질로 동시에 형성될 수 있다. 그러나, 본 발명의 실시예는 이에 제한되지 않으며, 커패시터 하부 전극(161)은 제1 활성층(121) 및 제2 활성층(141)과 상이한 물질로 상이한 공정에 의해 형성될 수도 있다.Meanwhile, a capacitor lower electrode 161 may be formed on the buffer layer 101 . The capacitor lower electrode 161 may be simultaneously formed of the same material as the first active layer 121 and the second active layer 141 . However, the embodiment of the present invention is not limited thereto, and the capacitor lower electrode 161 may be formed of a material different from that of the first active layer 121 and the second active layer 141 by a different process.

제1 게이트 절연층(102)이 커패시터 하부 전극(161)을 덮고, 제1 게이트 절연층(102) 상부에 커패시터 하부 전극(161)과 중첩하는 커패시터 상부 전극(163)이 형성될 수 있다. 커패시터 상부 전극(163)은 제1 및 제2 게이트 전극(122, 142)과 동일한 물질로 동시에 형성될 수 있다. 그러나, 본 발명의 실시예는 이에 제한되지 않으며, 커패시터 하부 전극(161)은 제1 및 제2 게이트 전극(122, 142)과 상이한 물질로 상이한 공정에 의해 형성될 수도 있다.The first gate insulating layer 102 may cover the capacitor lower electrode 161 , and a capacitor upper electrode 163 overlapping the capacitor lower electrode 161 may be formed on the first gate insulating layer 102 . The capacitor upper electrode 163 may be simultaneously formed of the same material as the first and second gate electrodes 122 and 142 . However, the embodiment of the present invention is not limited thereto, and the capacitor lower electrode 161 may be formed of a material different from that of the first and second gate electrodes 122 and 142 by a different process.

커패시터 상부 전극(163) 상부에 제2 게이트 절연층(103) 및 층간 절연층(104)이 배치되고, 층간 절연층(104) 상부에 연결 배선(165)이 형성될 수 있다. 연결 배선(165)은 제2 게이트 절연층(103) 및 층간 절연층(104)을 관통하는 컨택 플러그를 통해 커패시터 상부 전극(165)과 전기적으로 연결될 수 있다. 연결 배선(165)은 제1 드레인 전극(123)과 제1 소스 전극(124), 및 제2 드레인 전극(143)과 제2 소스 전극(144)과 동일 물질로 동일 공정에 의해 형성될 수 있다. 도시되지는 않았지만, 연결 배선(165)은 제1 드레인 전극(123), 제1 소스 전극(124), 제2 드레인 전극(143) 및 제2 소스 전극(144) 중 하나와 전기적으로 연결될 수 있다. 예컨대, 커패시터 상부 전극(163)은 연결 배선(165)을 이용하여 제1 소스 전극(124)에 전기적으로 연결될 수 있다.A second gate insulating layer 103 and an interlayer insulating layer 104 may be disposed on the capacitor upper electrode 163 , and a connection wire 165 may be formed on the interlayer insulating layer 104 . The connection wire 165 may be electrically connected to the capacitor upper electrode 165 through a contact plug penetrating the second gate insulating layer 103 and the interlayer insulating layer 104 . The connection wire 165 may be formed of the same material as the first drain electrode 123 and the first source electrode 124 and the second drain electrode 143 and the second source electrode 144 by the same process. . Although not shown, the connection wire 165 may be electrically connected to one of the first drain electrode 123, the first source electrode 124, the second drain electrode 143, and the second source electrode 144. . For example, the capacitor upper electrode 163 may be electrically connected to the first source electrode 124 using a connection wire 165 .

도 10a에 도시되지는 않았지만, 일 예에 따르면, 층간 절연층(104) 상에 제2 전원 배선(도 2의 26)이 형성될 수 있다. 제2 전원 배선(26)은 연결 배선(165)과 동일 물질로 동일 공정에 의해 형성될 수 있다.Although not shown in FIG. 10A , according to an example, a second power supply wire ( 26 in FIG. 2 ) may be formed on the interlayer insulating layer 104 . The second power wire 26 may be formed of the same material as the connection wire 165 through the same process.

도 10b를 참조하면, 층간 절연층(104) 상에는 제1 및 제2 박막 트랜지스터(120, 140)를 덮는 패시베이션층(105)이 형성될 수 있다. 패시베이션층(105)은 유기 절연 물질 또는 무기 절연 물질로 구성된 단층 또는 복층일 수 있다. 패시베이션층(105)은 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.Referring to FIG. 10B , a passivation layer 105 covering the first and second thin film transistors 120 and 140 may be formed on the interlayer insulating layer 104 . The passivation layer 105 may be a single layer or a multi-layer made of an organic insulating material or an inorganic insulating material. The passivation layer 105 may be formed by alternating an organic insulating material and an inorganic insulating material.

패시베이션층(105)에는 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)의 일부를 노출하는 컨택홀(CH)이 형성될 수 있다. 도 10b에 도시되지는 않았지만, 패시베이션층(105)에는 제2 전원 배선(26)의 일부를 노출하는 컨택홀이 형성될 수 있다.A contact hole CH exposing a part of the first drain electrode 123 of the first thin film transistor 120 may be formed in the passivation layer 105 . Although not shown in FIG. 10B , a contact hole exposing a part of the second power supply wire 26 may be formed in the passivation layer 105 .

도 10c를 참조하면, 패시베이션층(105) 상에 제1 전극(21), 제2 전극(22) 및 제1 전원 배선(25)이 형성될 수 있다.Referring to FIG. 10C , a first electrode 21 , a second electrode 22 , and a first power wiring 25 may be formed on the passivation layer 105 .

패시베이션층(105) 상에 제1 도전층을 형성할 수 있다.A first conductive layer may be formed on the passivation layer 105 .

제1 도전층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및 알루미늄징크옥사이드(AZO; aluminium zinc oxide)를 포함하는 그룹에서 선택된 적어도 어느 하나 이상의 투명 도전성 산화물을 포함하는 투명 도전막일 수 있다. 제1 도전층은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 및 이들의 합금 등에서 선택된 적어도 하나의 금속을 포함할 수 있다. 제1 도전층은 패시베이션층(105)에 형성된 컨택홀(CH)을 충전할 수 있다.The first conductive layer includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3), and indium gallium oxide (IGO). It may be a transparent conductive film including at least one or more transparent conductive oxides selected from the group including indium gallium oxide, and aluminum zinc oxide (AZO). The first conductive layer includes silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), palladium (Pd), gold (Au), nickel (Ni), neodymium (Nd), iridium (Ir), It may include at least one metal selected from chromium (Cr), lithium (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), copper (Cu), alloys thereof, and the like. The first conductive layer may fill the contact hole CH formed in the passivation layer 105 .

제1 도전층에 대하여 포토리소그래피 공정을 수행하여 제1 전극(21), 제2 전극(22) 및 제1 전원 배선(25)이 형성될 수 있다.The first electrode 21 , the second electrode 22 , and the first power wiring 25 may be formed by performing a photolithography process on the first conductive layer.

제2 전극(22)은 하부 층의 제1 박막 트랜지스터(120)의 제1 드레인 전극(123)과 전기적으로 연결될 수 있다. 도시되지는 않았지만, 제2 전극(22)은 컨택 플러그를 통해 하부 층의 제2 전원 배선(26)과 전기적으로 연결될 수 있다.The second electrode 22 may be electrically connected to the first drain electrode 123 of the first thin film transistor 120 of the lower layer. Although not shown, the second electrode 22 may be electrically connected to the second power line 26 of the lower layer through a contact plug.

도 10d를 참조하면, 제1 및 제2 전극들(21, 22) 상에 제1 및 제2 격벽들(31, 32)이 형성되고, 제1 및 제2 전극들(21, 22)이 형성되는 발광 영역(70)의 바깥쪽에 화소 정의막(30)이 형성될 수 있다.Referring to FIG. 10D , first and second barrier ribs 31 and 32 are formed on the first and second electrodes 21 and 22, and the first and second electrodes 21 and 22 are formed. A pixel defining layer 30 may be formed outside the light emitting region 70 .

기판(100) 상에 전면적으로 유기 절연층이 형성될 수 있다. 유기 절연층에 대하여 포토리소그래피 공정을 수행함으로써, 발광 영역(70)을 노출하는 개구부 및 제1 및 제2 격벽들(31, 32)이 형성될 수 있다.An organic insulating layer may be formed on the entire surface of the substrate 100 . By performing a photolithography process on the organic insulating layer, an opening exposing the light emitting region 70 and the first and second barrier ribs 31 and 32 may be formed.

다른 예에 따르면, 기판(100) 상에 전면적으로 감광성 유기 절연 물질을 도포한 후, 감광성 유기 절연 물질에 대하여 소프트 베이크(soft bake)를 실시하여 감광성 유기 절연층이 형성될 수 있다. 감광성 유기 절연층 상에 마스크를 정렬시킨 후 마스크를 통해 감광성 유기 절연층을 광에 노출시키고 현상하여 감광성 유기 패턴이 형성될 수 있다. 감광성 유기 패턴에 대하여 하드 베이크(hard bake)를 실시하여 감광성 유기 절연 물질로 형성되는 제1 및 제2 격벽들(31, 32) 및 화소 정의막(30)이 형성될 수 있다. 제1 및 제2 격벽들(31, 32)은 화소 정의막(30)과 동일 물질로 동일 공정에 의해 동시에 형성될 수 있다.According to another example, a photosensitive organic insulating layer may be formed by applying a photosensitive organic insulating material on the entire surface of the substrate 100 and then performing a soft bake on the photosensitive organic insulating material. After aligning a mask on the photosensitive organic insulating layer, the photosensitive organic insulating layer may be exposed to light through the mask and developed, thereby forming a photosensitive organic pattern. A hard bake is performed on the photosensitive organic pattern to form the first and second barrier ribs 31 and 32 and the pixel defining layer 30 made of a photosensitive organic insulating material. The first and second barrier ribs 31 and 32 may be simultaneously formed of the same material as the pixel defining layer 30 by the same process.

감광성 유기 절연층을 광에 노출시킬 때, 노광 에너지 및 노광빔의 초점 위치를 조절함으로써 제1 및 제2 격벽들(31, 32)의 측면의 경사 각도가 조절될 수 있다. 예컨대, 노광 에너지를 높일 경우, 제1 및 제2 격벽들(31, 32)의 측면의 경사 각도는 90도보다 작아져서 역테이퍼 형상의 단면을 갖는 제1 및 제2 격벽들(31, 32)이 형성될 수 있다. 노광빔의 초점 위치를 오프셋시키면, 제1 및 제2 격벽들(31, 32)의 측면의 경사 각도는 90도보다 커져서 테이퍼 형상의 단면을 갖는 제1 및 제2 격벽들(31, 32)이 형성될 수 있다.When the photosensitive organic insulating layer is exposed to light, inclination angles of side surfaces of the first and second barrier ribs 31 and 32 may be adjusted by adjusting the exposure energy and the focal position of the exposure beam. For example, when the exposure energy is increased, the inclination angle of the side surfaces of the first and second barrier ribs 31 and 32 is smaller than 90 degrees, so that the first and second barrier ribs 31 and 32 having a reverse tapered cross section can be formed. When the focal position of the exposure beam is offset, the inclination angle of the side surfaces of the first and second barrier ribs 31 and 32 becomes greater than 90 degrees, so that the first and second barrier ribs 31 and 32 having a tapered cross section can be formed

도 10e를 참조하면, 발광 소자(40)들이 포함된 용매(90)를 발광 영역(70)에 투입하여 발광 소자(40)가 제1 전극(21)과 제2 전극(22) 상에 전사될 수 있다. 용매(90)는 아세톤, 물, 알코올 및 톨루엔 중 어느 하나 이상일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 용매(90)는 상온 또는 열에 의해 기화될 수 있는 물질일 수 있다. 용매(90)는 잉크 또는 페이스트의 형태일 수 있다.Referring to FIG. 10E , the solvent 90 containing the light emitting elements 40 is injected into the light emitting region 70 so that the light emitting elements 40 are transferred onto the first electrode 21 and the second electrode 22. can The solvent 90 may be any one or more of acetone, water, alcohol, and toluene, but is not limited thereto. For example, the solvent 90 may be a material that can be vaporized at room temperature or by heat. The solvent 90 may be in the form of ink or paste.

도 11은 본 발명의 일 실시예에 따라서 발광 소자가 자기 정렬하는 과정을 설명하기 위한 단면도이다. 제1 전극(21)에 연결되는 제1 전원 배선(25)과 제2 전극(22)에 연결되는 제2 전원 배선(26) 사이에 전원(V)을 인가하여, 제1 전극(21)과 제2 전극(22) 사이에 전기장(E)을 형성할 수 있다. 전원(V)은 외부 공급원 또는 표시 장치(1)의 내부 전원일 수 있다. 전원(V)은 소정의 진폭과 주기를 포함하는 교류 전원 또는 직류 전원일 수 있다. 전원(V)이 소정의 진폭과 주기를 갖는 파형을 갖도록, 직류 전원이 제1 전극(21)과 제2 전극(22) 사이에 반복적으로 인가될 수 있다.11 is a cross-sectional view illustrating a process of self-aligning a light emitting device according to an embodiment of the present invention. Power (V) is applied between the first power wire 25 connected to the first electrode 21 and the second power wire 26 connected to the second electrode 22, so that the first electrode 21 and An electric field E may be formed between the second electrodes 22 . The power source V may be an external power source or an internal power source of the display device 1 . The power source V may be an AC power source or a DC power source having a predetermined amplitude and cycle. DC power may be repeatedly applied between the first electrode 21 and the second electrode 22 so that the power source V has a waveform having a predetermined amplitude and period.

제1 전원 배선(25)과 제2 전원 배선(26) 사이에 전원(V)이 인가되면, 제1 전원 배선(25)과 제2 전원 배선(26)에 각각 인가되는 전원(V)의 전기적 극성에 의해 전위차가 발생하며, 제1 전극(21)과 제2 전극(22) 사이에 전기장(E)이 형성된다. 불균일한 전기장(E)에 의해 발광 소자(40)에 쌍 극성이 유도되고, 발광 소자(40)는 전기영동(DEP) 힘(Dielectrophoretic Force)에 의해 전기장(E)의 기울기가 큰 쪽 또는 작은 쪽으로 힘을 받게 된다. 제1 전극(21)과 제2 전극(22)의 모서리 부분에서 전기장(E)이 강하며, 그에 따라 DEP 힘이 강하게 작용한다. 따라서, 발광 소자(40)는 제1 단부가 제1 전극(21) 상에 위치하고 제2 단부가 제2 전극(22) 상에 위치하도록 DEP 힘을 받는다.When power (V) is applied between the first power wire 25 and the second power wire 26, the electrical power of the power (V) applied to the first power wire 25 and the second power wire 26, respectively. A potential difference is generated by polarity, and an electric field (E) is formed between the first electrode 21 and the second electrode 22 . Dipolarity is induced in the light emitting element 40 by the non-uniform electric field E, and the light emitting element 40 has a larger or smaller slope of the electric field E due to the dielectrophoretic force. You will receive strength. The electric field E is strong at the corners of the first electrode 21 and the second electrode 22, and thus the DEP force acts strongly. Accordingly, the light emitting element 40 receives the DEP force such that the first end is positioned on the first electrode 21 and the second end is positioned on the second electrode 22 .

도 11에 도시되는 절연 평면(110)은 도 4a에 도시되는 절연성 기판(100)의 상부 면, 또는 도 4b에 도시되는 바와 같이 기판(100) 상에 배치된 절연층(105)의 상부 면일 수 있다.The insulating plane 110 shown in FIG. 11 may be the top surface of the insulating substrate 100 shown in FIG. 4A, or the top surface of the insulating layer 105 disposed on the substrate 100 as shown in FIG. 4B. there is.

다른 예에 따르면, 제2 전원 배선(26)은 생략될 수 있다. 이 경우, 전원(V)의 제1 극성은 제1 전원 배선(25)에 인가되고, 전원(V)의 제2 극성은 픽셀 회로를 통해 제2 전극(22)에 인가될 수 있다. According to another example, the second power wire 26 may be omitted. In this case, the first polarity of the power source V may be applied to the first power line 25 and the second polarity of the power source V may be applied to the second electrode 22 through the pixel circuit.

도 10f를 참조하면, 용매(90)는 상온 또는 열에 의해 기화되고, 발광 소자(40)는 DEP 힘에 의해 제1 전극(21)과 제2 전극(22) 상부에 자기 정렬할 수 있다. 발광 소자(40)의 제1 단부와 제2 단부는 각각 제1 전극(21)의 상부 면과 제2 전극(22)의 상부 면에 접촉할 수 있다.Referring to FIG. 10F , the solvent 90 is vaporized at room temperature or by heat, and the light emitting device 40 may be self-aligned on the first electrode 21 and the second electrode 22 by DEP force. The first end and the second end of the light emitting element 40 may contact the upper surface of the first electrode 21 and the upper surface of the second electrode 22 , respectively.

도 10g를 참조하면, 기판(100) 상에 전면적으로 제2 도전층(60) 및 감광층(PR)을 차례로 적층하고, 마스크(미도시)를 이용하여 감광층(PR)이 패터닝될 수 있다. 감광층(PR)의 일부 영역은 제거되고, 제1 및 제2 연결 전극들(61, 62)에 대응하는 영역만 잔존할 수 있다. 다른 예에 따르면, 제2 도전층(60)은 화소 정의막(30)의 개구부 안쪽, 즉, 발광 영역(70) 내에만 형성될 수도 있다.Referring to FIG. 10G , the second conductive layer 60 and the photoresist layer PR are sequentially stacked on the entire surface of the substrate 100, and the photoresist layer PR can be patterned using a mask (not shown). . A partial region of the photoresist layer PR may be removed, and only regions corresponding to the first and second connection electrodes 61 and 62 may remain. According to another example, the second conductive layer 60 may be formed only inside the opening of the pixel defining layer 30 , that is, within the light emitting region 70 .

제2 도전층(60)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide), 및 알루미늄징크옥사이드(AZO; aluminium zinc oxide)를 포함하는 그룹에서 선택된 적어도 어느 하나 이상의 투명 도전성 산화물을 포함하는 투명 도전막일 수 있다. 제2 도전층(60)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 니오브(Nd), 이리듐(Ir), 크롬(Cr) 및 이들의 화합물 등을 포함하는 금속일 수 있다. 감광층(PR)은 포지티브 또는 네가티브 감광성 유기 물질일 수 있다. The second conductive layer 60 includes indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium oxide (In2O3), and indium gallium. It may be a transparent conductive layer including at least one or more transparent conductive oxides selected from the group including indium gallium oxide (IGO) and aluminum zinc oxide (AZO). The second conductive layer 60 is made of silver (Ag), magnesium (Mg), aluminum (Al), platinum (Pt), lead (Pd), gold (Au), nickel (Ni), niobium (Nd), iridium ( It may be a metal including Ir), chromium (Cr), and compounds thereof. The photosensitive layer PR may be a positive or negative photosensitive organic material.

도 10h를 참조하면, 패터닝된 감광층(PR)을 마스크로 이용하여 제2 도전층(60)을 패터닝하여 제1 연결 전극(61) 및 제2 연결 전극(62)이 형성될 수 있다.Referring to FIG. 10H , the first connection electrode 61 and the second connection electrode 62 may be formed by patterning the second conductive layer 60 using the patterned photoresist layer PR as a mask.

제1 및 제2 연결 전극들(61, 62)은 제1 및 제2 전극들(21, 22), 제1 및 제2 격벽들(31, 32) 및 발광 소자(40)의 제1 및 제2 단부들을 덮을 수 있으며, 제1 연결 전극(61)은 발광 소자(40)의 제1 단부를 제1 전극(21)에 전기적으로 연결하고, 제2 연결 전극(62)은 발광 소자(40)의 제2 단부를 제2 전극(22)에 전기적으로 연결할 수 있다.The first and second connection electrodes 61 and 62 include the first and second electrodes 21 and 22 , the first and second barrier ribs 31 and 32 and the first and second light emitting elements 40 . It can cover two ends, the first connection electrode 61 electrically connects the first end of the light emitting element 40 to the first electrode 21, and the second connection electrode 62 is the light emitting element 40 A second end of may be electrically connected to the second electrode 22 .

발광 소자(40)와 패시베이션층(105) 사이에 잔존하는 제2 도전층(60)의 도전 물질은 제2 도전층(60)의 패터닝 공정에서 습식 식각을 실시함으로써 제거될 수 있다.The conductive material of the second conductive layer 60 remaining between the light emitting element 40 and the passivation layer 105 may be removed by wet etching in a patterning process of the second conductive layer 60 .

발광 소자(40)가 자기 정렬에 의해 제1 및 제2 전극들(21, 22) 상에 위치하고 제1 및 제2 연결 전극들(61, 62)에 의해 제1 및 제2 전극들(21, 22) 사이에 전기적으로 연결된 후에, 제2 전원 배선(26)은 픽셀마다 분할하기 위해 도 2에 도시된 바와 같은 개방부(26a)가 형성될 수 있다. 개방부(26a)에 의해 제2 전원 배선(26)은 행 방향으로 이격하여 배치되는 전원 전극들로 분할될 수 있다. 전원 전극은 대응하는 픽셀의 제2 전극(22)에 연결된다.The light emitting element 40 is positioned on the first and second electrodes 21 and 22 by self-alignment and the first and second electrodes 21 and 21 by the first and second connection electrodes 61 and 62, respectively. 22), an opening 26a as shown in FIG. 2 may be formed to divide the second power wiring 26 for each pixel. The second power wire 26 may be divided into power electrodes spaced apart from each other in the row direction by the opening 26a. The power supply electrode is connected to the second electrode 22 of the corresponding pixel.

일 예에 따르면, 개방부(26a)는 레이저를 이용하여 제2 전원 배선(26)의 일부 영역을 제거함으로써 형성될 수 있다. 다른 예에 따르면, 개방부(26a)에 대응하여 제2 전원 배선(26)의 일부를 노출하는 콘택홀을 패시베이션층(105)에 형성하고, 제2 도전층(60)의 패터닝 공정에서 콘택홀을 이용하여 콘택홀에 의해 노출되는 제2 전원 배선(26)의 일부를 제거함으로써 개방부(26a)가 형성될 수 있다.According to an example, the opening 26a may be formed by removing a partial area of the second power supply wire 26 using a laser. According to another example, a contact hole exposing a part of the second power line 26 corresponding to the opening 26a is formed in the passivation layer 105, and the contact hole is formed in the patterning process of the second conductive layer 60. An opening 26a may be formed by removing a portion of the second power supply wire 26 exposed by the contact hole using .

도 10i를 참조하면, 발광 영역(70)을 덮도록 캡핑층(81)이 형성될 수 있다. 캡핑층(81)은 가시 파장에 대해 투명하거나, 또는 반투명하게 됨으로써 광추출 효율을 열화시키지 않도록 할 수 있다. 캡핑층(81)은 유기 절연 물질, 예를 들어, 에폭시, 폴리(메틸 메타크릴레이트)(PMMA), 벤조사이클로부텐(BCB), 폴리이미드 및 폴리에스테르로 형성될 수 있으나, 이에 한정되는 것은 아니다. 캡핑층(81)의 Referring to FIG. 10I , a capping layer 81 may be formed to cover the light emitting region 70 . The capping layer 81 may be transparent or translucent to visible wavelengths so that light extraction efficiency is not deteriorated. The capping layer 81 may be formed of an organic insulating material such as epoxy, poly(methyl methacrylate) (PMMA), benzocyclobutene (BCB), polyimide, and polyester, but is not limited thereto. . of the capping layer 81

캡핑층(81)의 물질의 굴절율은 제1 및 제2 격벽들(31b, 32b)의 물질의 굴절율보다 작을 수 있다. 제1 및 제2 격벽들(31b, 32b)과 캡핑층(81) 사이의 경계면에 임계각보다 큰 입사각으로 입사하는 광은 전반사된다. 제1 및 제2 격벽들(31b, 32b)이 역테이퍼 형상의 단면을 갖는 경우, 제1 및 제2 격벽들(31b, 32b)과 캡핑층(81) 사이의 경계면에서 전반사된 광은 전방 방향, 즉, 기판의 반대 방향을 향하여 방출될 수 있다.The refractive index of the material of the capping layer 81 may be lower than the refractive index of the material of the first and second barrier ribs 31b and 32b. Light incident at an incident angle greater than the critical angle to the interface between the first and second barrier ribs 31b and 32b and the capping layer 81 is totally reflected. When the first and second barrier ribs 31b and 32b have reverse-tapered cross-sections, light totally reflected at the interface between the first and second barrier ribs 31b and 32b and the capping layer 81 travels forward. , that is, towards the opposite direction of the substrate.

캡핑층(81) 상부에 광학층(82) 및 보호층(83)이 차례로 형성될 수 있다. 캡핑층(81) 상에 외광을 차단하는 광학층(82)이 형성될 수 있다. 일 실시예에 따르면, 광학층(82)은 픽셀(PX)로부터 방출되는 광에 대응하는 RGB 컬러필터일 수 있다. 컬러필터는 컬러 포토레지스트층을 패터닝하여 형성하거나, 컬러 잉크를 분사하여 형성될 수 있다. 다른 실시예에 따르면, 광학층(82)은 편광판일 수 있다.An optical layer 82 and a protective layer 83 may be sequentially formed on the capping layer 81 . An optical layer 82 blocking external light may be formed on the capping layer 81 . According to an embodiment, the optical layer 82 may be an RGB color filter corresponding to light emitted from the pixel PX. The color filter may be formed by patterning a color photoresist layer or by spraying color ink. According to another embodiment, the optical layer 82 may be a polarizer.

광학층(82) 상부에 보호층(83)이 형성될 수 있다. 보호층(83)은 봉지 기능을 가질 수 있고, 기판(100) 전면에 형성될 수 있다. 보호층(83)은 유기 물질 또는 무기 물질로 형성될 수 있고, 무기 물질 및 유기 물질을 교번하여 형성될 수도 있다.A protective layer 83 may be formed on the optical layer 82 . The protective layer 83 may have a sealing function and may be formed on the entire surface of the substrate 100 . The protective layer 83 may be formed of an organic material or an inorganic material, or may be formed by alternating an inorganic material and an organic material.

본 발명의 실시예들에서 제1 전극과 제2 전극의 배치 및 배열은 도 2 및 도 6에 도시된 실시예예로 한정되지 않고, 발광 소자의 크기 및 밀도에 따라 다양한 레이아웃을 가질 수 있다.In embodiments of the present invention, the arrangement and arrangement of the first electrode and the second electrode are not limited to the embodiments shown in FIGS. 2 and 6 and may have various layouts depending on the size and density of the light emitting device.

이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to one embodiment shown in the drawings, but this is merely exemplary, and those skilled in the art will understand that various modifications and variations of the embodiment are possible therefrom. Therefore, the true technical scope of protection of the present invention should be determined by the technical spirit of the appended claims.

1: 표시 장치
21: 제1 전극
22: 제2 전극
25: 제1 전원 배선
26: 제2 전원 배선
30: 화소 정의막
31: 제1 격벽
32: 제2 격벽
40: 발광 소자
61: 제1 연결 전극
62: 제2 연결 전극
70: 발광 영역1: display device
21: first electrode
22: second electrode
25: first power wiring
26: second power wiring
30: pixel defining layer
31: first bulkhead
32: second bulkhead
40: light emitting element
61: first connection electrode
62: second connection electrode
70: light emitting area

Claims (20)

기판;
상기 기판 상에서 제1 방향으로 연장되는 제1 전극;
상기 제1 전극의 중앙부 상에서 상기 제1 방향으로 연장되는 제1 격벽;
상기 기판 상에서 상기 제1 전극과 평행하게 연장되는 제2 전극;
상기 제2 전극의 중앙부 상에서 상기 제1 방향으로 연장되는 제2 격벽; 및
상기 제1 격벽과 상기 제2 격벽 사이에서 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하고,
상기 제1 격벽 및 상기 제2 격벽은 각각 상기 발광 소자와 이격되고,
상기 제1 격벽과 상기 제2 격벽은 각각 상기 제1 전극 및 상기 제2 전극과 물리적으로 분리된 표시 장치.Board;
a first electrode extending in a first direction on the substrate;
a first barrier rib extending in the first direction on a central portion of the first electrode;
a second electrode extending parallel to the first electrode on the substrate;
a second barrier rib extending in the first direction on a central portion of the second electrode; and
It includes a plurality of light emitting elements disposed on the first electrode and the second electrode between the first barrier rib and the second barrier rib,
The first barrier rib and the second barrier rib are each spaced apart from the light emitting element,
The first barrier rib and the second barrier rib are physically separated from the first electrode and the second electrode, respectively. 제1 항에 있어서,
상기 복수의 발광 소자들 각각은 상기 제1 전극의 상부면과 컨택하는 제1 단부와 상기 제2 전극의 상부면과 컨택하는 제2 단부를 갖는 것을 특징으로 하는 표시 장치.According to claim 1,
Each of the plurality of light emitting elements has a first end contacting the upper surface of the first electrode and a second end contacting the upper surface of the second electrode. 제2 항에 있어서,
상기 제1 전극과 상기 복수의 발광 소자들 각각의 상기 제1 단부를 전기적으로 연결하는 제1 연결 전극; 및
상기 제2 전극과 상기 복수의 발광 소자들 각각의 상기 제2 단부를 전기적으로 연결하는 제2 연결 전극을 더 포함하는 표시 장치.According to claim 2,
a first connection electrode electrically connecting the first electrode and the first ends of each of the plurality of light emitting elements; and
The display device further includes a second connection electrode electrically connecting the second electrode and the second ends of each of the plurality of light emitting elements. 제1 항에 있어서,
상기 제1 전극과 상기 제2 전극 사이의 간격은 상기 발광 소자의 길이보다 작은 것을 특징으로 하는 표시 장치.According to claim 1,
A display device according to claim 1 , wherein a distance between the first electrode and the second electrode is smaller than a length of the light emitting element. 제1 항에 있어서,
상기 제1 격벽과 상기 제2 격벽 사이의 간격은 상기 발광 소자의 길이보다 큰 것을 특징으로 하는 표시 장치.According to claim 1,
A distance between the first barrier rib and the second barrier rib is greater than a length of the light emitting element. 제1 항에 있어서,
상기 제1 격벽과 상기 제2 격벽 각각의 높이는 상기 발광 소자의 길이와 같거나 이보다 큰 것을 특징으로 하는 표시 장치.According to claim 1,
The display device of claim 1 , wherein a height of each of the first barrier rib and the second barrier rib is equal to or greater than a length of the light emitting element. 제1 항에 있어서,
상기 제1 및 제2 격벽들의 단면의 폭은 상기 기판에서 멀어질수록 감소하지 않는 것을 특징으로 하는 것을 특징으로 하는 표시 장치.According to claim 1,
The display device according to claim 1 , wherein widths of cross sections of the first and second barrier ribs do not decrease as the distance from the substrate increases. 제1 항에 있어서,
상기 제1 및 제2 격벽들 각각은 산란 입자들이 분산된 유기 절연 물질을 포함하는 것을 특징으로 하는 표시 장치.According to claim 1,
The display device, wherein each of the first and second barrier ribs includes an organic insulating material in which scattering particles are dispersed. 제1 항에 있어서,
상기 기판 상에 위치하고, 상기 복수의 발광 소자들 및 상기 제1 및 제2 격벽들이 위치하는 발광 영역을 노출하는 개구부를 갖는 화소 정의막을 더 포함하는 표시 장치.According to claim 1,
and a pixel defining layer disposed on the substrate and having an opening exposing a light emitting region in which the plurality of light emitting elements and the first and second barrier ribs are located. 제9 항에 있어서,
상기 제1 및 제2 격벽들의 물질은 상기 화소 정의막의 물질과 동일한 것을 특징으로 하는 표시 장치.According to claim 9,
The display device of claim 1 , wherein a material of the first and second barrier ribs is the same as that of the pixel defining layer. 제9 항에 있어서,
상기 화소 정의막의 상기 개구부 내에 충전되어 상기 제1 및 제2 격벽들의 측면들을 덮는 캡핑층을 더 포함하고,
상기 제1 및 제2 격벽들의 물질의 굴절율은 상기 캡핑층의 물질의 굴절율보다 큰 것을 특징으로 하는 표시 장치.According to claim 9,
a capping layer filled in the opening of the pixel defining layer and covering side surfaces of the first and second barrier ribs;
The display device, wherein a refractive index of a material of the first and second barrier ribs is greater than a refractive index of a material of the capping layer. 제11 항에 있어서,
상기 제1 및 제2 격벽들의 단면은 상기 제1 및 제2 전극들의 상부면으로부터 역테이퍼 형상을 갖는 것을 특징으로 하는 표시 장치.According to claim 11,
Cross-sections of the first and second barrier ribs have a reverse tapered shape from upper surfaces of the first and second electrodes. 기판;
상기 기판 상에 제1 방향과 제2 방향으로 배열되는 복수의 픽셀들;
상기 기판 상에 상기 제1 방향으로 연장되고, 각각 상기 제1 방향으로 인접한 복수의 픽셀들에 연결되는 복수의 제1 전원 배선들; 및
상기 기판 상에 제2 방향으로 연장되고, 각각 상기 제2 방향으로 인접한 복수의 픽셀들에 연결되는 복수의 제2 전원 배선들을 포함하고,
상기 복수의 제2 전원 배선들 각각은 상기 제2 방향으로 서로 이격하여 배치되어 상기 복수의 픽셀들에 각각 연결되는 전원 전극들을 포함하며,
상기 복수의 픽셀들 각각은,
상기 기판 상에 위치하고 상기 전원 전극들 중에서 대응하는 전원 전극에 연결되는 박막 트랜지스터;
상기 기판 상에서 상기 제1 방향으로 연장되고 상기 복수의 제1 전원 배선들 중에서 대응하는 제1 전원 배선에 전기적으로 연결되는 복수의 제1 전극들;
상기 복수의 제1 전극들 상에서 상기 제1 방향으로 연장되는 복수의 제1 격벽들;
상기 기판 상에서 상기 제1 방향으로 연장되고 상기 박막 트랜지스터에 전기적으로 연결되고, 상기 복수의 제1 전극들과 교대로 위치하는 복수의 제2 전극들;
상기 복수의 제2 전극들 상에서 상기 제1 방향으로 연장되는 복수의 제2 격벽들; 및
서로 인접한 상기 제1 전극과 상기 제2 전극 상에 배치된 복수의 발광 소자들을 포함하는 표시 장치.Board;
a plurality of pixels arranged in a first direction and a second direction on the substrate;
a plurality of first power lines extending in the first direction on the substrate and connected to a plurality of pixels adjacent to each other in the first direction; and
a plurality of second power lines extending in a second direction on the substrate and connected to a plurality of pixels adjacent to each other in the second direction;
Each of the plurality of second power lines includes power electrodes spaced apart from each other in the second direction and respectively connected to the plurality of pixels;
Each of the plurality of pixels,
a thin film transistor disposed on the substrate and connected to a corresponding power electrode among the power electrodes;
a plurality of first electrodes extending in the first direction on the substrate and electrically connected to corresponding first power wirings among the plurality of first power wirings;
a plurality of first barrier ribs extending in the first direction on the plurality of first electrodes;
a plurality of second electrodes extending in the first direction on the substrate, electrically connected to the thin film transistor, and alternately positioned with the plurality of first electrodes;
a plurality of second barrier ribs extending in the first direction on the plurality of second electrodes; and
A display device including a plurality of light emitting elements disposed on the first electrode and the second electrode adjacent to each other. 제13 항에 있어서,
상기 복수의 제1 격벽들 각각은 상기 복수의 제1 전극들 중에서 대응하는 제1 전극의 중심선 상에 위치하고,
상기 복수의 제2 격벽들 각각은 상기 복수의 제2 전극들 중에서 대응하는 제2 전극의 중심선 상에 위치하는 것을 특징으로 하는 표시 장치.According to claim 13,
Each of the plurality of first barrier ribs is located on a center line of a corresponding first electrode among the plurality of first electrodes,
The display device, wherein each of the plurality of second barrier ribs is positioned on a center line of a corresponding second electrode among the plurality of second electrodes. 제13 항에 있어서,
상기 발광 소자의 길이는 서로 인접한 상기 제1 전극과 상기 제2 전극 사이의 간격보다 길고 서로 인접한 상기 제1 격벽과 상기 제2 격벽 사이의 간격보다 짧은 것을 특징으로 하는 표시 장치.According to claim 13,
The display device of claim 1 , wherein the length of the light emitting element is longer than a distance between the first electrode and the second electrode adjacent to each other and shorter than a distance between the first barrier rib and the second barrier rib adjacent to each other. 제13 항에 있어서,
상기 기판 상에 위치하고, 상기 픽셀들의 발광 영역을 노출하는 개구부들을 갖는 화소 정의막을 더 포함하고,
상기 발광 영역에는 상기 복수의 발광 소자들 및 상기 복수의 제1 및 제2 격벽들이 위치하고,
상기 제1 및 제2 격벽들의 물질은 상기 화소 정의막의 물질과 동일한 것을 특징으로 하는 표시 장치.According to claim 13,
a pixel defining layer disposed on the substrate and having openings exposing light emitting regions of the pixels;
The plurality of light emitting elements and the plurality of first and second barrier ribs are positioned in the light emitting region;
The display device of claim 1 , wherein a material of the first and second barrier ribs is the same as that of the pixel defining layer. 제16 항에 있어서,
상기 화소 정의막의 상기 개구부들 내에 충전되어 상기 제1 및 제2 격벽들의 측면들을 덮는 캡핑층을 더 포함하고,
상기 제1 및 제2 격벽들의 물질의 굴절율은 상기 캡핑층의 물질의 굴절율보다 크고,
상기 제1 및 제2 격벽들의 단면은 상기 제1 및 제2 전극들의 상부면으로부터 역테이퍼 형상을 갖는 것을 특징으로 하는 표시 장치.According to claim 16,
a capping layer filled in the openings of the pixel defining layer and covering side surfaces of the first and second barrier ribs;
The refractive index of the material of the first and second barrier ribs is greater than the refractive index of the material of the capping layer;
Cross-sections of the first and second barrier ribs have a reverse tapered shape from upper surfaces of the first and second electrodes. 기판 상에 제1 방향으로 서로 평행하게 연장되는 제1 및 제2 전극들을 형성하는 단계;
상기 제1 및 제2 전극들 상에 유기 절연 물질층을 형성하는 단계;
상기 유기 절연 물질층의 일부를 제거하여, 상기 제1 및 제2 전극들의 중앙부 상에서 상기 제1 방향으로 연장되는 제1 및 제2 격벽들, 및 상기 제1 및 제2 격별들이 위치하는 발광 영역을 노출하는 개구부를 갖는 화소 정의막을 형성하는 단계;
상기 제1 및 제2 전극들 상에 복수의 발광 소자들을 포함하는 용매를 투입하는 단계;
상기 제1 및 제2 전극들 사이에 전기장을 유도하여, 상기 복수의 발광 소자들을 상기 제1 및 제2 전극들 상에 정렬하는 단계; 및
상기 복수의 발광 소자들의 일단을 상기 제1 전극에 전기적으로 연결하는 제1 연결 전극, 및 상기 복수의 발광 소자들의 타단을 상기 제2 전극에 전기적으로 연결하는 제2 연결 전극을 형성하는 단계를 포함하는 표시 장치의 제조 방법.forming first and second electrodes extending parallel to each other in a first direction on a substrate;
forming an organic insulating material layer on the first and second electrodes;
By removing a portion of the organic insulating material layer, first and second barrier ribs extending in the first direction on the central portion of the first and second electrodes and a light emitting region in which the first and second barrier ribs are located are formed. forming a pixel defining layer having an exposing opening;
injecting a solvent containing a plurality of light emitting elements onto the first and second electrodes;
arranging the plurality of light emitting elements on the first and second electrodes by inducing an electric field between the first and second electrodes; and
Forming a first connection electrode electrically connecting one end of the plurality of light emitting elements to the first electrode, and a second connection electrode electrically connecting the other end of the plurality of light emitting elements to the second electrode. A method for manufacturing a display device. 제18 항에 있어서,
상기 화소 정의막의 상기 개구부 내에 충전되어 상기 제1 및 제2 격벽들의 측면들을 덮는 캡핑층을 형성하는 단계를 포함하고,
상기 제1 및 제2 격벽들의 물질의 굴절율은 상기 캡핑층의 물질의 굴절율보다 큰 것을 특징으로 하는 표시 장치의 제조 방법.According to claim 18,
forming a capping layer filled in the opening of the pixel-defining layer to cover side surfaces of the first and second barrier ribs;
The method of manufacturing a display device, wherein a refractive index of a material of the first and second barrier ribs is greater than a refractive index of a material of the capping layer. 제19 항에 있어서,
상기 제1 및 제2 격벽들을 형성하는 단계는, 상기 제1 및 제2 격벽들의 단면이 상기 제1 및 제2 전극들의 상부면으로부터 역테이퍼 형상을 갖도록, 노광 에너지 및 노광빔의 초점 위치를 조절하여 감광성을 갖는 상기 유기 절연 물질층에 대하여 노광 공정을 수행하는 단계를 포함하는 것을 특징으로 표시 장치의 제조 방법.According to claim 19,
The forming of the first and second barrier ribs may include adjusting the exposure energy and the focal position of the exposure beam so that cross-sections of the first and second barrier ribs have a reverse taper shape from upper surfaces of the first and second electrodes. and performing an exposure process on the organic insulating material layer having photosensitivity.
KR1020170133484A 2017-10-13 2017-10-13 Display apparatus and method of manufacturing the same KR102513267B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020170133484A KR102513267B1 (en) 2017-10-13 2017-10-13 Display apparatus and method of manufacturing the same
US16/154,856 US10797212B2 (en) 2017-10-13 2018-10-09 Display device and method of manufacturing the same
US17/061,144 US11495717B2 (en) 2017-10-13 2020-10-01 Display device and method of manufacturing the same
US18/049,967 US20230066918A1 (en) 2017-10-13 2022-10-26 Display device and method of manufacturing the same
KR1020230035674A KR102642102B1 (en) 2017-10-13 2023-03-20 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170133484A KR102513267B1 (en) 2017-10-13 2017-10-13 Display apparatus and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230035674A Division KR102642102B1 (en) 2017-10-13 2023-03-20 Display apparatus and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20190042130A KR20190042130A (en) 2019-04-24
KR102513267B1 true KR102513267B1 (en) 2023-03-23

Family

ID=66097099

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170133484A KR102513267B1 (en) 2017-10-13 2017-10-13 Display apparatus and method of manufacturing the same
KR1020230035674A KR102642102B1 (en) 2017-10-13 2023-03-20 Display apparatus and method of manufacturing the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230035674A KR102642102B1 (en) 2017-10-13 2023-03-20 Display apparatus and method of manufacturing the same

Country Status (2)

Country Link
US (3) US10797212B2 (en)
KR (2) KR102513267B1 (en)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007025A (en) 2016-07-11 2018-01-22 삼성디스플레이 주식회사 Pixel structure, display apparatus including the pixel structure and method of manufacturing the same
KR102540894B1 (en) * 2018-07-05 2023-06-09 삼성디스플레이 주식회사 Light emitting device and method fabricating the same
KR102604659B1 (en) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 Light emitting diode display device and manufacturing method of same
KR102559097B1 (en) * 2018-07-27 2023-07-26 삼성디스플레이 주식회사 Light emitting device, fabricating method thereof, and display device including the same
KR20200052044A (en) 2018-11-06 2020-05-14 삼성전자주식회사 Display apparatus
KR102647790B1 (en) * 2018-11-20 2024-03-14 삼성디스플레이 주식회사 Display device and method of manufacturing display device
KR102579915B1 (en) * 2018-11-22 2023-09-18 삼성디스플레이 주식회사 Display device and manufacturing method thereof
US10991865B2 (en) * 2018-12-20 2021-04-27 Samsung Display Co., Ltd. Display device
TWI685694B (en) * 2019-03-05 2020-02-21 友達光電股份有限公司 Pixel structure
KR20200129244A (en) * 2019-05-07 2020-11-18 삼성디스플레이 주식회사 Pixel and display device including the same
US20220246593A1 (en) * 2019-06-11 2022-08-04 Lg Electronics Inc. Display device using micro-led, and manufacturing method therefor
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210005453A (en) * 2019-07-05 2021-01-14 삼성디스플레이 주식회사 Display device
KR20190088929A (en) * 2019-07-09 2019-07-29 엘지전자 주식회사 Display device using micro led and manufacturing method thereof
KR20210027564A (en) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 Display device and method for fabricating the same
KR20190106885A (en) * 2019-08-28 2019-09-18 엘지전자 주식회사 Display device using micro led and manufacturing method thereof
KR20210028795A (en) * 2019-09-04 2021-03-15 삼성디스플레이 주식회사 Display device
KR20210044354A (en) * 2019-10-14 2021-04-23 삼성디스플레이 주식회사 Display device
KR20210078627A (en) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 Display device and method for manufacturing the same
EP3855513A3 (en) * 2020-01-22 2021-11-03 Samsung Electronics Co., Ltd. Semiconductor led and method of manufacturing the same
KR20200028350A (en) * 2020-02-25 2020-03-16 엘지전자 주식회사 Display device using semiconductor light emitting device and method for manufacturing the same
KR20210111919A (en) * 2020-03-03 2021-09-14 삼성디스플레이 주식회사 Display device and method of fabricating the same
KR20210124564A (en) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 Display device
KR20210153174A (en) * 2020-06-09 2021-12-17 삼성디스플레이 주식회사 Display device
KR20210157949A (en) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 Display device
KR20220004849A (en) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 Display device
KR20220019859A (en) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 Display device and method of fabricating the same
KR20220021947A (en) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 Display device
WO2022080513A1 (en) * 2020-10-13 2022-04-21 엘지전자 주식회사 Light-emitting element recovery device and light-emitting element recovery method using same
KR20220060619A (en) * 2020-11-04 2022-05-12 삼성디스플레이 주식회사 Display device
KR20220067647A (en) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 Display device
KR20220085931A (en) * 2020-12-15 2022-06-23 삼성디스플레이 주식회사 Light emitting diode and display device including the same
CN113725253A (en) * 2021-08-31 2021-11-30 上海天马微电子有限公司 Display panel and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730977B1 (en) * 2016-01-14 2017-04-28 피에스아이 주식회사 Nano-scale LED electrode assembly

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674827B1 (en) 2004-07-28 2007-01-25 삼성전기주식회사 Led package for back light unit
KR100592508B1 (en) 2005-07-15 2006-06-26 한국광기술원 High power led package with beacon type substrate
US7381625B2 (en) 2005-10-12 2008-06-03 Board Of Trustees Operating Michigan State University Deterministic process for constructing nanodevices
JP4823866B2 (en) 2006-11-13 2011-11-24 株式会社小糸製作所 Light emitting module for vehicular lamp
JP4381428B2 (en) 2007-04-10 2009-12-09 シャープ株式会社 Fine structure arranging method, substrate on which fine structures are arranged, integrated circuit device and display element
FR2929864B1 (en) 2008-04-09 2020-02-07 Commissariat A L'energie Atomique SELF-ASSEMBLY OF CHIPS ON A SUBSTRATE
KR20110041401A (en) 2009-10-15 2011-04-21 샤프 가부시키가이샤 Light emitting device and method of manufacturing the same
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4814394B2 (en) * 2010-03-05 2011-11-16 シャープ株式会社 Method for manufacturing light emitting device
KR20120138805A (en) 2010-03-12 2012-12-26 샤프 가부시키가이샤 Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
WO2012042564A1 (en) 2010-09-29 2012-04-05 パナソニック株式会社 Thin-film semiconductor device for display device, method for producing thin-film semiconductor device for display device, el display panel and el display device
KR20120064870A (en) 2010-12-10 2012-06-20 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR101244926B1 (en) 2011-04-28 2013-03-18 피에스아이 주식회사 Micro LED device and manufacturing method thereof
KR101871501B1 (en) 2011-07-29 2018-06-27 엘지이노텍 주식회사 Light emitting device package and lighting system having the same
JP2015144147A (en) * 2012-05-11 2015-08-06 シチズンホールディングス株式会社 LED module
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
KR101436123B1 (en) 2013-07-09 2014-11-03 피에스아이 주식회사 Display including nano-scale LED and method for manufacturing thereof
CN105453284B (en) 2013-07-09 2018-03-20 Psi株式会社 Microminiature light emitting diode electrode assemblie and its manufacture method
JP2015025665A (en) * 2013-07-24 2015-02-05 ソニー株式会社 Radiation imaging apparatus and radiation imaging display system
JP6209949B2 (en) 2013-11-13 2017-10-11 日亜化学工業株式会社 LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE MANUFACTURING METHOD
KR102255214B1 (en) * 2014-11-13 2021-05-24 삼성전자주식회사 Light emitting diode
KR101713818B1 (en) 2014-11-18 2017-03-10 피에스아이 주식회사 Electrode assembly comprising nano-scale LED and method for manufacturing thereof
KR101672781B1 (en) 2014-11-18 2016-11-07 피에스아이 주식회사 Nano-scale LED for horizontal arrayed assembly, method for manufacturing thereof and horizontal arrayed assembly comprising the same
KR102608419B1 (en) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 Display Apparatus and Method for manufacturing the same
KR101711187B1 (en) 2017-01-20 2017-03-06 피에스아이 주식회사 Nano-scale LED electrode assembly
KR102415812B1 (en) * 2017-09-22 2022-07-01 삼성디스플레이 주식회사 Light emitting diode device and method of manufacturing for the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730977B1 (en) * 2016-01-14 2017-04-28 피에스아이 주식회사 Nano-scale LED electrode assembly

Also Published As

Publication number Publication date
US20230066918A1 (en) 2023-03-02
US11495717B2 (en) 2022-11-08
KR102642102B1 (en) 2024-02-29
KR20230042250A (en) 2023-03-28
US20190115513A1 (en) 2019-04-18
US10797212B2 (en) 2020-10-06
US20210020819A1 (en) 2021-01-21
KR20190042130A (en) 2019-04-24

Similar Documents

Publication Publication Date Title
KR102642102B1 (en) Display apparatus and method of manufacturing the same
KR102608419B1 (en) Display Apparatus and Method for manufacturing the same
KR102606922B1 (en) Display device and Method of manufacturing the same
KR102610027B1 (en) Display apparatus
KR102545982B1 (en) Display device and Method of manufacturing the same
US11705540B2 (en) Display device and manufacturing method thereof
KR102588659B1 (en) Display device
KR20170106566A (en) Display apparatus
KR20200088949A (en) Display device and method of fabricating the same
KR102649218B1 (en) Display device and method of manufacturing display device
KR20200017009A (en) Display device and method of manufacturing display device
KR20200063386A (en) Display device
CN116547825A (en) Light emitting element, light emitting element unit including light emitting element, and display device
KR20180030341A (en) Electrostatic protection diode and organic light emitting display device including electrostatic protection structure
KR20200144189A (en) Display device and manufacturing method thereof
US20230131855A1 (en) Light-emitting device and display apparatus including the same
KR20210027564A (en) Display device and method for fabricating the same
US11652189B2 (en) Display device
KR20230013669A (en) Display device and manufacturing method for thereof
KR20230167260A (en) Light emitting element, display device including the same, and method of fabricating light emitting element
KR20230132649A (en) Display device and method of fabricating the same
KR20230174344A (en) Display device and manufacturing method of the same
CN116547827A (en) Nonaqueous electrolyte secondary battery
CN115881760A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant