KR102512688B1 - Method for improving adhesion of Device - Google Patents

Method for improving adhesion of Device Download PDF

Info

Publication number
KR102512688B1
KR102512688B1 KR1020190160367A KR20190160367A KR102512688B1 KR 102512688 B1 KR102512688 B1 KR 102512688B1 KR 1020190160367 A KR1020190160367 A KR 1020190160367A KR 20190160367 A KR20190160367 A KR 20190160367A KR 102512688 B1 KR102512688 B1 KR 102512688B1
Authority
KR
South Korea
Prior art keywords
bonding layer
bonding
surface treatment
layer
cavity
Prior art date
Application number
KR1020190160367A
Other languages
Korean (ko)
Other versions
KR20210070531A (en
Inventor
오철민
홍원식
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020190160367A priority Critical patent/KR102512688B1/en
Publication of KR20210070531A publication Critical patent/KR20210070531A/en
Application granted granted Critical
Publication of KR102512688B1 publication Critical patent/KR102512688B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Abstract

소자 표면의 접합특성을 향상시켜 신뢰성이 우수한 박형의 반도체 패키지 제조가 가능한 소자접합성능향상방법이 제안된다. 본 소자접합성능향상방법은 소자의 접합할 표면에 접합층을 형성하는 단계; 및 접합층의 표면에 접합력향상 표면처리를 수행하는 단계;를 포함한다. A device bonding performance improvement method capable of manufacturing a highly reliable thin semiconductor package by improving the bonding characteristics of the device surface is proposed. The device bonding performance improving method includes the steps of forming a bonding layer on a surface of an element to be bonded; and performing surface treatment to improve bonding strength on the surface of the bonding layer.

Description

소자접합성능향상방법{Method for improving adhesion of Device}Method for improving adhesion of device {Method for improving adhesion of device}

본 발명은 소자접합성능향상방법에 관한 것으로, 보다 상세하게는 소자 표면의 접합특성을 향상시켜 신뢰성이 우수한 박형의 반도체 패키지 제조가 가능한 소자접합성능향상방법에 관한 것이다.[0001] The present invention relates to a method for improving device bonding performance, and more particularly, to a method for improving device bonding performance by improving the bonding characteristics of an element surface, thereby enabling the manufacture of a highly reliable thin semiconductor package.

최근 전자산업은 전자기기의 소형화, 박형화를 위해 부품 실장시 고밀도화, 고집적화가 가능한 반도체 패키지 기판을 이용한 실장기술이 요구되고 있다. 이러한 부품의 고밀도화, 고집적화 추세에 있어, 반도체 패키지 기판 제조의 정확성 및 완전성이 요구되며, 특히 반도체칩과 기판 간의 접합 신뢰성은 매우 중요한 요인이 되고 있다. Recently, in order to reduce the size and thickness of electronic devices, the electronics industry requires a mounting technology using a semiconductor package substrate capable of high density and high integration when mounting components. In the trend of high density and high integration of these parts, accuracy and completeness of manufacturing a semiconductor package substrate are required, and in particular, bonding reliability between a semiconductor chip and a substrate is becoming a very important factor.

아울러, 스마트폰이나 MP3 등 휴대용 멀티미디어 기기가 보급화됨에 따라, 사용되는 반도체 패키지 기판의 경우 외부충격에 대한 안전성의 요구가 점차 커지고 있다.In addition, as portable multimedia devices such as smart phones and MP3s become popular, the demand for safety against external shocks is gradually increasing in the case of semiconductor package substrates used.

종래의 반도체칩과 인쇄회로기판은 리플로우 장치 내에서 고온으로 가열함으로써 용융된 솔더를 통해 접합하게 되는데, 이 때 반도체칩과 인쇄회로기판 및 솔더의 열팽창계수 차이로 인해 접합영역에 열응력이 발생한다. 열응력은 완성된 반도체 패키지 기판의 변형 및 반도체칩과 인쇄회로기판을 연결하는 솔더의 파괴를 유발할 수있다. Conventional semiconductor chips and printed circuit boards are bonded through molten solder by heating to a high temperature in a reflow device. At this time, thermal stress occurs in the junction area due to the difference in thermal expansion coefficient between the semiconductor chip, the printed circuit board, and the solder. do. Thermal stress may cause deformation of the finished semiconductor package substrate and destruction of solder connecting the semiconductor chip and the printed circuit board.

이외에도 반복적인 가혹환경에의 노출 등으로 발생된 응력은 각 층의 계면을 따라 균열발생을 유도한다. 특히 반도체칩의 접합소재와 솔더와의 계면에서 균열이 발생하면, 균열은 평평한 계면의 표면을 따라 빠르게 전파되어 제품불량의 주요인으로 작용한다.In addition, stress generated by repeated exposure to harsh environments induces cracks along the interface of each layer. In particular, when a crack occurs at the interface between the bonding material of the semiconductor chip and the solder, the crack quickly propagates along the surface of the flat interface and acts as a major cause of product failure.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 소자 표면의 접합특성을 향상시켜 신뢰성이 우수한 박형의 반도체 패키지 제조가 가능한 소자접합성능향상방법을 제공함에 있다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a device bonding performance improvement method capable of manufacturing a highly reliable thin semiconductor package by improving the bonding characteristics of the surface of the device.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 소자접합성능향상방법은 소자의 접합할 표면에 접합층을 형성하는 단계; 및 접합층의 표면에 접합력향상 표면처리를 수행하는 단계;를 포함한다. To achieve the above object, a method for improving device bonding performance according to an embodiment of the present invention includes forming a bonding layer on a surface of a device to be bonded; and performing surface treatment to improve bonding strength on the surface of the bonding layer.

접합층은 1㎛ 내지 1,000㎛일 수 있다.The bonding layer may be 1 μm to 1,000 μm.

표면처리는 접합층의 일부를 제거하는 것일 수 있다. The surface treatment may be to remove a part of the bonding layer.

표면처리는 접합층의 표면에 FIB(Focused Ion Beam) 공정을 이용하여 수행될 수 있다. Surface treatment may be performed on the surface of the bonding layer using a focused ion beam (FIB) process.

FIB 공정은 Ga 이온빔을 사용하여 수행될 수 있다. The FIB process may be performed using a Ga ion beam.

접합층은 표면처리 후에, 1㎛ 내지 10㎛ 깊이의 캐비티를 가질 수 있다. The bonding layer may have a cavity having a depth of 1 μm to 10 μm after surface treatment.

표면처리는 접합층 표면에 요철층을 추가하는 것일 수 있다. The surface treatment may be adding a concavo-convex layer to the surface of the bonding layer.

표면처리는, 접합층 상부에 마스크를 위치시키는 단계; 및 요철물질을 스퍼터링하여 마스크 형상에 따라 접합층 표면에 요철층이 형성되는 단계;를 포함할 수 있다. The surface treatment may include placing a mask on top of the bonding layer; and sputtering a concavo-convex material to form a concavo-convex layer on the surface of the bonding layer according to the shape of the mask.

본 발명의 다른 측면에 따르면, 소자의 접합할 표면에 접합층을 형성하는 단계; 및 접합층의 표면에 접합력향상 표면처리를 수행하는 단계;를 포함하는 소자접합성능향상방법에 따라 접합성능이 향상된 소자가 제공된다.According to another aspect of the present invention, forming a bonding layer on the surface of the device to be bonded; A device having improved bonding performance is provided according to a device bonding performance improving method comprising; and performing surface treatment to improve bonding strength on the surface of the bonding layer.

본 발명의 또다른 측면에 따르면, 소자의 접합할 표면에 접합층을 형성하는 단계; 접합층의 표면에 접합력향상 표면처리를 수행하는 단계; 및 소자를 기판에 접합시키는 단계;를 포함하는 소자실장방법이 제공된다.According to another aspect of the present invention, forming a bonding layer on the surface of the device to be bonded; performing surface treatment to improve bonding strength on the surface of the bonding layer; There is provided a device mounting method including; and bonding the device to the substrate.

본 발명의 또다른 측면에 따르면, 소자의 접합할 표면에 접합층을 형성하는 단계; 접합층의 표면에 접합력향상 표면처리를 수행하는 단계; 및 소자를 기판에 접합시키는 단계;를 포함하는 소자실장방법 따른 소자실장방법에 따라 반도체 소자가 실장된 기판을 포함하는 반도체 패키지가 제공된다. 기판은 접합력 향상을 위한 표면처리된 것일 수 있다. According to another aspect of the present invention, forming a bonding layer on the surface of the device to be bonded; performing surface treatment to improve bonding strength on the surface of the bonding layer; According to the device mounting method including a step of bonding the device to the substrate, a semiconductor package including a substrate on which a semiconductor device is mounted is provided. The substrate may be surface-treated to improve adhesion.

본 발명의 실시예들에 따르면, 소자의 표면에 접합층을 형성하고, 접합층에 표면처리를 수행함으로써, 기판과의 접합성능을 향상시켜 균열발생을 억제하므로 고신뢰성을 갖는 반도체 패키지 제조가 가능한 효과가 있다. According to the embodiments of the present invention, by forming a bonding layer on the surface of a device and performing surface treatment on the bonding layer, bonding performance with a substrate is improved and crack generation is suppressed, so that a semiconductor package having high reliability can be manufactured. It works.

본 발명에 따라 접합성능이 향상된 소자는 일반 메모리 소자나 로직 IC칩과 같은 초미세피치 IC 접합이나 고전력을 요구하는 파워 반도체 접합 및 일반 반도체 패키지의 보드 실장까지 포함하여 솔더링 접합공정이 진행되는 모든 영역에 적용가능하다. Devices with improved bonding performance according to the present invention are all areas where soldering bonding processes are performed, including ultra-fine pitch IC bonding such as general memory devices or logic IC chips, power semiconductor bonding requiring high power, and board mounting of general semiconductor packages. is applicable to

도 1 및 도 2는 본 발명의 일실시예에 따른 소자접합성능향상방법의 설명에 제공되는 도면들이고, 도 3은 접합성능이 향상된 소자가 실장된 반도체 패키지의 단면도이다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 소자접합성능향상방법의 설명에 제공되는 도면들이고, 도 6은 접합성능이 향상된 소자가 실장된 반도체 패키지의 단면도이다.
도 7 및 도 8은 본 발명의 또다른 실시예에 따른 소자접합성능 향상방법에서 표면처리단계의 설명에 제공되는 도면이고, 도 9는 Ga 이온빔을 사용하는 FIB 공정으로 표면처리가 수행된 반도체칩의 표면광학사진이다.
도 10 및 도 11은 본 발명의 또다른 실시예에 따른 소자접합성능 향상방법에서 표면처리단계의 설명에 제공되는 도면이다. 1 and 2 are drawings provided to explain a method for improving device bonding performance according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view of a semiconductor package in which a device having improved bonding performance is mounted.
4 and 5 are diagrams provided to explain a method for improving device bonding performance according to another embodiment of the present invention, and FIG. 6 is a cross-sectional view of a semiconductor package in which a device having improved bonding performance is mounted.
7 and 8 are diagrams provided to explain the surface treatment step in the device bonding performance improving method according to another embodiment of the present invention, and FIG. 9 is a semiconductor chip subjected to surface treatment by an FIB process using a Ga ion beam. is a surface optical picture of
10 and 11 are diagrams provided to explain a surface treatment step in a method for improving element bonding performance according to another embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. However, the embodiments of the present invention can be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the accompanying drawings, there may be components shown to have a specific pattern or have a predetermined thickness, but this is for convenience of description or distinction, so even if they have a specific pattern and predetermined thickness, the present invention is a feature of the illustrated component It is not limited to only

도 1 및 도 2는 본 발명의 일실시예에 따른 소자접합성능향상방법의 설명에 제공되는 도면들이고, 도 3은 접합성능이 향상된 소자가 실장된 반도체 패키지의 단면도이다. 1 and 2 are drawings provided to explain a method for improving device bonding performance according to an embodiment of the present invention, and FIG. 3 is a cross-sectional view of a semiconductor package in which a device having improved bonding performance is mounted.

본 발명에 따른 소자접합성능향상방법은 소자(110)의 접합할 표면에 접합층(120)을 형성하는 단계; 및 접합층(120)의 표면에 접합력향상 표면처리를 수행하는 단계;를 포함한다. A method for improving device bonding performance according to the present invention includes forming a bonding layer 120 on a surface of an element 110 to be bonded; and performing surface treatment to improve bonding strength on the surface of the bonding layer 120 .

도 1을 참조하면, 소자(110)의 일면에 접합층(120)이 형성되어 있다. 접합층(120)은 소자(110)를 다른 소자 또는 기판에 접합시키기 위한 물질을 포함한다. 접합층(120)은 소자(110)의 방열특성을 고려하여 최소한의 두께로 형성되는 것이 바람직하다. 접합층(120)은 1㎛ 내지 1,000㎛일 수 있다. Referring to FIG. 1 , a bonding layer 120 is formed on one surface of an element 110 . The bonding layer 120 includes a material for bonding the device 110 to another device or a substrate. The bonding layer 120 is preferably formed with a minimum thickness in consideration of heat dissipation characteristics of the element 110 . The bonding layer 120 may have a thickness of 1 μm to 1,000 μm.

접합층(120)이 형성되면, 접합층(120)에 소자(110)의 접합성능 향상을 위한 표면처리를 수행한다. 접합층(120)에 표면처리가 되면 표면처리부(121)가 형성된다. 예를 들어, 표면처리부(121)는 단면형상이 요철을 포함할 수 있고, 평면형상이 메쉬형상일 수 있다.After the bonding layer 120 is formed, surface treatment is performed on the bonding layer 120 to improve bonding performance of the device 110 . When surface treatment is applied to the bonding layer 120, a surface treatment unit 121 is formed. For example, the surface treatment unit 121 may have irregularities in cross-sectional shape and may have a mesh shape in a planar shape.

소자(110)를 실장한 경우 접합층(120)과 솔더와 같은 접합소재의 계면을 따라 균열이 발생할 때, 계면이 평면이면 균열의 전파속도가 빠르고 균열억제요소가 없다. 그러나, 접합층(120)에 요철을 형성하면, 접합층(120)에 표면처리부(121)가 형성되어 계면에 요철이 형성되었으므로 균열이 요철을 따라 전파되지 않아 균열전파가 억제된다. When cracks occur along the interface between the bonding layer 120 and a bonding material such as solder when the device 110 is mounted, if the interface is flat, the propagation speed of the crack is fast and there is no crack inhibiting element. However, when irregularities are formed on the bonding layer 120, since the surface treatment part 121 is formed on the bonding layer 120 and the irregularities are formed at the interface, cracks do not propagate along the irregularities and crack propagation is suppressed.

도 3은 접합성능향상소자(100)를 소자실장기판(140)에 실장하는 것을 도시한 도면이다. 도 3을 참조하면, 접합성능향상소자(100)는 기판접합층(150)이 형성된 소자실장기판(140)과 솔더(130)를 이용하여 접합된다. 접합성능향상소자(100)의 표면처리부(121)는 솔더(130)와 접촉하게 되므로, 솔더(130)와의 계면이 요철형상을 나타내게 된다. 따라서, 접합성능향상소자(100)는 솔더(130)와의 접합력이 높아지고, 솔더(130)의 계면에서 균열발생을 억제하게 되어 실장의 신뢰성이 높아지게 된다. FIG. 3 is a view showing the mounting of the bonding performance improving device 100 on the device mounting substrate 140 . Referring to FIG. 3 , the bonding performance improving device 100 is bonded to the device mounting substrate 140 on which the substrate bonding layer 150 is formed using solder 130 . Since the surface treatment unit 121 of the bonding performance improving device 100 comes into contact with the solder 130, the interface with the solder 130 exhibits a concavo-convex shape. Therefore, the bonding performance improving device 100 increases bonding strength with the solder 130 and suppresses crack generation at the interface of the solder 130, thereby increasing the reliability of mounting.

본 실시예에서는 솔더(130)를 이용하여 소자(110)와 소자실장기판(140)을 접합하고 있는데, 소결공정을 이용한 소자실장도 가능하다. 금속 등의 소결소재의 입자는 접합층(120)이 평평한 표면인 경우, 접합층(120)과의 접촉면적이 작다. 그러나, 접합층(120)이 표면처리되면, 소결소재입자가 표면처리부(121)의 요철내부로 인입되어 접촉면적이 증가되므로 접합성능이 더 향상된다. In this embodiment, the element 110 and the element mounting board 140 are joined using solder 130, but element mounting using a sintering process is also possible. Particles of a sintered material such as metal have a small contact area with the bonding layer 120 when the bonding layer 120 has a flat surface. However, when the bonding layer 120 is surface-treated, the bonding performance is further improved because the sintered material particles are introduced into the uneven surface of the surface treatment part 121 to increase the contact area.

도 4 및 도 5는 본 발명의 다른 실시예에 따른 소자접합성능향상방법의 설명에 제공되는 도면들이고, 도 6은 접합성능이 향상된 소자가 실장된 반도체 패키지의 단면도이다. 4 and 5 are drawings provided to explain a method for improving device bonding performance according to another embodiment of the present invention, and FIG. 6 is a cross-sectional view of a semiconductor package in which a device having improved bonding performance is mounted.

본 실시예의 소자(110)는 양측면에 접합층(120)을 포함한다. 접합층(120)은 양측면 중 어느 한면의 접합층만 표면처리부(121)를 갖거나, 양측면 모두의 접합층에 표면처리부(121)를 가질 수 있다. 표면처리는 실장될 영역이 넓어 균열발생가능성이 높은 면에 위치한 접합층(120)에 수행될 수 있다. The device 110 of this embodiment includes bonding layers 120 on both sides. The bonding layer 120 may have the surface treatment unit 121 on only one side of both sides, or the surface treatment unit 121 on both sides of the bonding layer. The surface treatment may be performed on the bonding layer 120 located on a surface where the area to be mounted is wide and cracks are likely to occur.

도 3에서는 소자(110)가 소자실장기판(140)에 실장된 후에, 배선기판(160)과 와이어연결부(170)로 연결되는데, 도 6에서와 같이 소자(110)가 플레이트연결부(180)로 배선기판(160)과 연결될 수있다. 소자(110)는 플레이트연결부(180)와도 접합되어야 하므로, 소자(110)는 양측면에 접합층(120)이 형성되는 것이 바람직하다. In FIG. 3, after the element 110 is mounted on the element mounting board 140, it is connected to the wiring board 160 and the wire connection part 170. As shown in FIG. 6, the element 110 is connected to the plate connection part 180. It may be connected to the wiring board 160 . Since the element 110 must also be bonded to the plate connecting portion 180, it is preferable that the bonding layer 120 is formed on both sides of the element 110.

소자(110)가 접합층(120)이 일면에만 형성되거나, 접합층(120)이 양측면에 형성되어있어도 표면처리부(121)가 어느 일면에만 형성될 수 있다면, 소자실장기판(140) 또는 플레이트연결부(180) 중 소자(110)와의 실장영역이 더 넓은 쪽에 표면처리부(121)가 형성되는 것이 바람직하다. If the bonding layer 120 of the element 110 is formed on only one side, or if the surface treatment unit 121 can be formed on only one side even when the bonding layer 120 is formed on both sides, the element mounting substrate 140 or the plate connection unit It is preferable that the surface treatment part 121 is formed on the side where the mounting area with the element 110 is wider among (180).

도 7 및 도 8은 본 발명의 또다른 실시예에 따른 소자접합성능 향상방법에서 표면처리단계의 설명에 제공되는 도면이고, 도 9는 Ga 이온빔을 사용하는 FIB 공정으로 표면처리가 수행된 반도체칩의 표면광학사진이다. 7 and 8 are diagrams provided to explain the surface treatment step in the device bonding performance improving method according to another embodiment of the present invention, and FIG. 9 is a semiconductor chip subjected to surface treatment by an FIB process using a Ga ion beam. is a surface optical picture of

본 실시예에서 소자(110)의 접합층(120)을 표면처리하는 방법으로는 접합층(120)의 표면에 FIB(Focused Ion Beam) 공정이 이용될 수 있다. 특히, FIB 공정은 Ga 이온빔을 사용하여 수행될 수 있다. FIB 공정은 박막의 일부를 제거하기 위한 공정으로서 생성되는 캐비티의 깊이나 피치가 일정하고, 캐비티의 깊이가 깊지 않다. 도 9를 참조하면, 실리콘 칩 상에 Ga 이온빔을 이용한 FIB공정이 수행된 표면의 광학사진을 확인할 수 있다. In this embodiment, as a method for surface treatment of the bonding layer 120 of the device 110, a focused ion beam (FIB) process may be used on the surface of the bonding layer 120. In particular, the FIB process may be performed using a Ga ion beam. The FIB process is a process for removing a part of a thin film, and the depth or pitch of the cavity created is constant, and the depth of the cavity is not deep. Referring to FIG. 9 , an optical photograph of a surface of a silicon chip on which an FIB process using a Ga ion beam has been performed can be confirmed.

접합층(120)의 표면에 균일한 피치의 캐비티가 형성되어 균일한 크기 및 피치의 요철이 형성되었음을 알 수 있다. 이에 따라, 두께가 얇은 접합층(120)의 경우에도 표면처리부(121)를 형성하여 접합성능이 향상될 수 있다. It can be seen that cavities having a uniform pitch are formed on the surface of the bonding layer 120 , and irregularities having a uniform size and pitch are formed. Accordingly, bonding performance may be improved by forming the surface treatment part 121 even in the case of the thin bonding layer 120 .

도 7을 참조하면, 접합층(120)이 형성된 소자(110)의 상면에 마스크(190)를 위치시키고, 이온빔(적색화살표)을 조사하면 표면처리부(121)가 형성된다. Referring to FIG. 7 , when a mask 190 is placed on the upper surface of the device 110 on which the bonding layer 120 is formed and an ion beam (red arrow) is irradiated, a surface treatment unit 121 is formed.

접합층은 표면처리 후에, 1㎛ 내지 10㎛ 깊이의 캐비티를 가질 수 있다. The bonding layer may have a cavity having a depth of 1 μm to 10 μm after surface treatment.

본 실시예의 경우, 접합층(120)의 일부를 제거하여 표면처리부(121)를 형성하는데, 이와 달리 접합층(120)에 요철층을 추가하여 표면처리부(121)를 형성할 수 있다. 도 10 및 도 11은 본 발명의 또다른 실시예에 따른 소자접합성능 향상방법에서 표면처리단계의 설명에 제공되는 도면이다. In the present embodiment, a portion of the bonding layer 120 is removed to form the surface treatment unit 121 . Alternatively, the surface treatment unit 121 may be formed by adding a concave-convex layer to the bonding layer 120 . 10 and 11 are diagrams provided to explain a surface treatment step in a method for improving device bonding performance according to another embodiment of the present invention.

접합층(120)이 형성된 소자(110)의 상면에 마스크(190)를 위치시키고(도 10), 요철물질(청색화살표)을 투입하여 접합층(120) 표면에 요철층을 형성할 수 있다. 형성된 요철층은 표면처리부(121)로서 기능한다. An uneven layer may be formed on the surface of the bonding layer 120 by placing the mask 190 on the upper surface of the device 110 on which the bonding layer 120 is formed (FIG. 10) and introducing a concavo-convex material (blue arrow). The formed concave-convex layer functions as the surface treatment unit 121 .

접합층(120)에는 도 7에서와 같이 접합층(120)의 일부가 제거되는 단계와, 일부가 제거되지 않은 접합층(120) 표면에 요철층을 추가적으로 형성할 수 있어 캐비티의 깊이를 조절하여 표면처리가 가능하다. In the bonding layer 120, as shown in FIG. 7, a part of the bonding layer 120 is removed, and a concave-convex layer can be additionally formed on the surface of the bonding layer 120 from which the part is not removed to adjust the depth of the cavity. surface treatment is possible.

본 발명의 다른 측면에 따르면, 소자의 접합할 표면에 접합층을 형성하는 단계; 및 접합층의 표면에 접합력향상 표면처리를 수행하는 단계;를 포함하는 소자접합성능향상방법에 따라 접합성능이 향상된 소자가 제공된다.According to another aspect of the present invention, forming a bonding layer on the surface of the device to be bonded; A device having improved bonding performance is provided according to a device bonding performance improving method comprising; and performing surface treatment to improve bonding strength on the surface of the bonding layer.

본 발명의 또다른 측면에 따르면, 소자의 접합할 표면에 접합층을 형성하는 단계; 접합층의 표면에 접합력향상 표면처리를 수행하는 단계; 및 소자를 기판에 접합시키는 단계;를 포함하는 소자실장방법이 제공된다.According to another aspect of the present invention, forming a bonding layer on the surface of the device to be bonded; performing surface treatment to improve bonding strength on the surface of the bonding layer; There is provided a device mounting method including; and bonding the device to the substrate.

본 발명의 또다른 측면에 따르면, 소자의 접합할 표면에 접합층을 형성하는 단계; 접합층의 표면에 접합력향상 표면처리를 수행하는 단계; 및 소자를 기판에 접합시키는 단계;를 포함하는 소자실장방법 따른 소자실장방법에 따라 반도체 소자가 실장된 기판을 포함하는 반도체 패키지가 제공된다. 기판은 접합력 향상을 위한 표면처리된 것일 수 있다. 기판의 접합층에도 표면처리를 수행하면, 기판과 솔더 사이의 접합성능도 향상되므로 반도체 패키지의 전체적인 접착성능이 향상되게 된다. According to another aspect of the present invention, forming a bonding layer on the surface of the device to be bonded; performing surface treatment to improve bonding strength on the surface of the bonding layer; According to the device mounting method including a step of bonding the device to the substrate, a semiconductor package including a substrate on which a semiconductor device is mounted is provided. The substrate may be surface-treated to improve adhesion. If the surface treatment is also performed on the bonding layer of the substrate, the bonding performance between the substrate and the solder is also improved, so that the overall bonding performance of the semiconductor package is improved.

이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.Although the preferred embodiments of the present invention have been shown and described above, the present invention is not limited to the specific embodiments described above, and is common in the art to which the present invention pertains without departing from the gist of the present invention claimed in the claims. Of course, various modifications are possible by those who have knowledge of, and these modifications should not be individually understood from the technical spirit or prospect of the present invention.

100: 접합성능향상소자
110: 소자
120: 접합층
121: 표면처리
130: 솔더
140: 소자실장기판
150: 기판접합층
160: 배선기판
170: 와이어연결부
180: 플레이트연결부
181: 연결부접합층
190: 마스크 100: bonding performance improving element
110: device
120: bonding layer
121: surface treatment
130: solder
140: element mounting board
150: substrate bonding layer
160: wiring board
170: wire connection
180: plate connection
181: connection bonding layer
190: mask

Claims (12)

반도체 소자의 접합할 표면에 접합층을 형성하는 단계; 및
접합층의 표면에 접합력향상 표면처리를 수행하는 단계;를 포함하는 소자접합성능향상방법으로서,
접합층은 1㎛ 내지 1,000㎛이고,
표면처리는 접합층의 일부를 제거하는 것이고,
표면처리는 접합층의 표면에 FIB(Focused Ion Beam) 공정을 이용하여 수행되고,
FIB 공정은 Ga 이온빔을 사용하고,
접합층은 표면처리 후에, 1㎛ 내지 10㎛ 깊이의 캐비티를 갖고,
접합층의 일부가 제거되어 형성된 캐비티를 갖는 접합층 표면에 캐비티 형상에 따라 접합층 상면에 마스크를 위치시키고, 일부가 제거되지 않은 접합층의 표면에 요철물질을 투입하여 요철층을 추가하여, 요철 유무에 따라 캐비티의 깊이를 조절하는 것을 특징으로 하는 소자접합성능향상방법.forming a bonding layer on a surface of a semiconductor device to be bonded; and
A device bonding performance improvement method comprising the step of performing surface treatment to improve bonding force on the surface of the bonding layer,
The bonding layer is 1 μm to 1,000 μm,
Surface treatment is to remove part of the bonding layer,
The surface treatment is performed on the surface of the bonding layer using a Focused Ion Beam (FIB) process,
The FIB process uses a Ga ion beam,
The bonding layer has a cavity with a depth of 1 μm to 10 μm after surface treatment,
A mask is placed on the upper surface of the bonding layer according to the shape of the cavity on the surface of the bonding layer having a cavity formed by removing a part of the bonding layer, and a concavo-convex layer is added by injecting a concavo-convex material on the surface of the bonding layer from which part is not removed. A method for improving device bonding performance, characterized in that for adjusting the depth of the cavity according to the presence or absence. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 청구항 1의 소자접합성능향상방법에 따라 접합성능이 향상된 반도체 소자.
A semiconductor device having improved bonding performance according to the device bonding performance improving method of claim 1.
 반도체 소자의 접합할 표면에 접합층을 형성하는 단계;
접합층의 표면에 접합력향상 표면처리를 수행하는 단계; 및
소자를 기판에 접합시키는 단계;를 포함하는 소자실장방법으로서,
접합층은 1㎛ 내지 1,000㎛이고,
표면처리는 접합층의 일부를 제거하는 것이고,
표면처리는 접합층의 표면에 FIB(Focused Ion Beam) 공정을 이용하여 수행되고,
FIB 공정은 Ga 이온빔을 사용하고,
접합층은 표면처리 후에, 1㎛ 내지 10㎛ 깊이의 캐비티를 갖고,
접합층의 일부가 제거되어 형성된 캐비티를 갖는 접합층 표면에 캐비티 형상에 따라 접합층 상면에 마스크를 위치시키고, 일부가 제거되지 않은 접합층의 표면에 요철물질을 투입하여 요철층을 추가하여, 요철 유무에 따라 캐비티의 깊이를 조절하는 것을 특징으로 하는 소자실장방법.forming a bonding layer on a surface of a semiconductor device to be bonded;
performing surface treatment to improve bonding strength on the surface of the bonding layer; and
An element mounting method comprising the steps of bonding an element to a substrate,
The bonding layer is 1 μm to 1,000 μm,
Surface treatment is to remove part of the bonding layer,
The surface treatment is performed on the surface of the bonding layer using a Focused Ion Beam (FIB) process,
The FIB process uses a Ga ion beam,
The bonding layer has a cavity with a depth of 1 μm to 10 μm after surface treatment,
A mask is placed on the upper surface of the bonding layer according to the shape of the cavity on the surface of the bonding layer having a cavity formed by removing a part of the bonding layer, and a concavo-convex layer is added by injecting a concavo-convex material on the surface of the bonding layer from which part is not removed. An element mounting method characterized in that the depth of the cavity is adjusted according to the presence or absence. 청구항 10에 따른 소자실장방법에 따라 반도체 소자가 실장된 기판을 포함하는 반도체 패키지.
A semiconductor package including a substrate on which a semiconductor device is mounted according to the device mounting method according to claim 10 .
 청구항 11에 있어서,
기판은 접합력 향상을 위한 표면처리된 것을 특징으로 하는 반도체 패키지.
The method of claim 11,
The substrate is a semiconductor package, characterized in that the surface treatment for improving bonding strength.
KR1020190160367A 2019-12-05 2019-12-05 Method for improving adhesion of Device KR102512688B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190160367A KR102512688B1 (en) 2019-12-05 2019-12-05 Method for improving adhesion of Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190160367A KR102512688B1 (en) 2019-12-05 2019-12-05 Method for improving adhesion of Device

Publications (2)

Publication Number Publication Date
KR20210070531A KR20210070531A (en) 2021-06-15
KR102512688B1 true KR102512688B1 (en) 2023-03-23

Family

ID=76411964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190160367A KR102512688B1 (en) 2019-12-05 2019-12-05 Method for improving adhesion of Device

Country Status (1)

Country Link
KR (1) KR102512688B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281721A (en) * 2003-03-17 2004-10-07 Hitachi Ltd Circuit board and insulated semiconductor device
JP2019083094A (en) * 2017-10-30 2019-05-30 出光興産株式会社 Electrode structure, optical element including the same, display, organic electroluminescent element and organic electroluminescent display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984132B1 (en) * 2007-11-12 2010-09-28 삼성에스디아이 주식회사 Semiconductor package and mounting method thereof
KR20130010764A (en) * 2011-07-19 2013-01-29 삼성전자주식회사 Light emitting device package
KR101443970B1 (en) * 2012-10-30 2014-09-23 삼성전기주식회사 Power module package
KR102039791B1 (en) * 2017-09-29 2019-11-01 전자부품연구원 Mounting method of semiconductor chip and semiconductor chip package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281721A (en) * 2003-03-17 2004-10-07 Hitachi Ltd Circuit board and insulated semiconductor device
JP2019083094A (en) * 2017-10-30 2019-05-30 出光興産株式会社 Electrode structure, optical element including the same, display, organic electroluminescent element and organic electroluminescent display

Also Published As

Publication number Publication date
KR20210070531A (en) 2021-06-15

Similar Documents

Publication Publication Date Title
TW526598B (en) Manufacturing method of semiconductor device and semiconductor device
JP5387685B2 (en) Manufacturing method of semiconductor device
US7372137B2 (en) Semiconductor device and manufacturing method thereof
KR101056747B1 (en) Semiconductor package and manufacturing method thereof
TW201907520A (en) Semiconductor device package and semiconductor apparatus
US10674604B2 (en) Printed wiring board and method for manufacturing the same
TWI611538B (en) Package carrier and manufacturing method thereof
KR102228461B1 (en) Semiconductor Package Device
CN210668333U (en) Chip packaging assembly
JP2013239660A (en) Semiconductor device and method of manufacturing the same
JP2010040881A (en) Positioning tool and method for manufacturing semiconductor device
KR102512688B1 (en) Method for improving adhesion of Device
US6919230B2 (en) Method of eliminating uncontrolled voids in sheet adhesive layer
JP2006228932A (en) Semiconductor package
KR102244899B1 (en) Device mounting method
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
TWI228785B (en) Substrate, wiring board, substrate for semiconductor package, semiconductor device, semiconductor package and its manufacturing method
JP3018789B2 (en) Semiconductor device
KR101061175B1 (en) Semiconductor Package Substrate
TWI557852B (en) System-in-package module and method for forming the same
JPH07312474A (en) Electronic component mounting structure
KR102470033B1 (en) Device mounting sinterable bonding material comprising dendritic metal powder and semiconductor device package using the same
CN106206516B (en) Laminated semiconductor packaging body with cantilevered pad
KR102338480B1 (en) Device mounting method
TWI738007B (en) Semiconductor package structure and manufacturing method thereof

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
E801 Decision on dismissal of amendment
AMND Amendment
X701 Decision to grant (after re-examination)