KR102512214B1 - 쇼트 방지를 위한 필터 회로 - Google Patents

쇼트 방지를 위한 필터 회로 Download PDF

Info

Publication number
KR102512214B1
KR102512214B1 KR1020220054092A KR20220054092A KR102512214B1 KR 102512214 B1 KR102512214 B1 KR 102512214B1 KR 1020220054092 A KR1020220054092 A KR 1020220054092A KR 20220054092 A KR20220054092 A KR 20220054092A KR 102512214 B1 KR102512214 B1 KR 102512214B1
Authority
KR
South Korea
Prior art keywords
capacitor
inductor
arrays
series
shunt type
Prior art date
Application number
KR1020220054092A
Other languages
English (en)
Inventor
김도현
Original Assignee
비테스코 테크놀로지스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비테스코 테크놀로지스 게엠베하 filed Critical 비테스코 테크놀로지스 게엠베하
Priority to KR1020220054092A priority Critical patent/KR102512214B1/ko
Application granted granted Critical
Publication of KR102512214B1 publication Critical patent/KR102512214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 발명은 쇼트 방지를 위한 필터 회로에 관한 것으로, 입력단(IN)과 출력단(OUT) 사이에 직렬로 연결되는 제1 인덕터(L1) 및 제2 인덕터(L2); 입력단(IN)과 제1 인덕터(L1) 사이에 션트(shunt) 타입으로 연결되는 제1 커패시터 어레이(C1, C2) 및 제2 커패시터 어레이(C3, C4); 제1 인덕터(L1)와 제2 인덕터(L2) 사이에 션트(shunt) 타입으로 연결되는 제3 커패시터 어레이(C5, C6) 및 제4 커패시터 어레이(C7, C8); 제2 인덕터(L2)와 출력단(OUT) 사이에 션트(shunt) 타입으로 연결되는 제5 커패시터 어레이(C9, C10) 및 제6 커패시터 어레이(C11, C12);를 포함한다.

Description

쇼트 방지를 위한 필터 회로{FILTER CIRCUIT FOR PREVENTING SHORT}
본 발명은 쇼트 방지를 위한 필터 회로에 관한 것으로, 보다 상세하게는 소프트 터미네이션 형태가 아닌 MLCC(즉, 일반 MLCC)를 사용하여 재료비를 낮출 수 있으면서, 동시에 필터에 사용된 커패시터의 고장 발생 시 쇼트(short)를 방지할 수 있도록 하는, 쇼트 방지를 위한 필터 회로에 관한 것이다.
최근 자동차는 점차 가전제품화 되고 있으며, 전기자동차의 등장에 따라 가전제품으로의 인식이 더욱 더 가속화되고 있는 상황이다.
이러한 자동차(전기자동차)의 내부에는 다양한 전자제품(전자 장치)이 포함되고 있다. 예컨대 전화 장치, 마이크로컴퓨터 장치(예 : ECU 장치), 디스플레이 장치, 오디오 장치, 카메라 장치, 공기조화 장치, 좌석 무빙 장치, 및 조명 장치 등이 포함되어 있으며, 더욱 많은 전자 장치가 추가될 것임은 자명하다.
또한 상기와 같이 자동차에 포함되는 전자제품(전자 장치)들은 소형화, 고속화, 디지털화 되고 있으며, 이에 따라 외부에서 내부로 유입되는 오류 전압(예 : 순간적인 고전압)이나 노이즈에 의해 전자 장치의 회로가 파손되거나 오작동 상황이 발생하고 있다.
이에 따라 상기 오류 전압(예 : 순간적인 고전압)이나 노이즈가 내부 회로로 유입되는 것을 방지하기 위한 필터를 포함하게 된다.
예컨대 제어기(예 : ECU) 내부에는 전력 무결성을 위해서 필수적으로 DC 링크 필터를 삽입하게 된다. 이 때 주파수 특성상 큰 값의 커패시턴스(capacitance)를 얻기 위하여 큰 사이즈의 MLCC(Multi Layer Ceramic Capacitor)를 사용하여 필터를 구성한다.
그러나 상기와 같이 종래에 큰 사이즈의 MLCC를 사용하여 구성한 필터는, 커패시터(capacitor)의 크랙(crack) 등으로 인한 고장(failure case) 발생 시, DC 링크 필터의 커패시터가 쇼트(short)되어 전원단의 단락을 발생시킴으로써 제어기( 예 : ECU)의 고장을 유발할 수 있는 문제점이 있었다.
이에 따라 상기와 같은 문제점을 방지하기 위하여, 큰 사이즈의 MLCC를 사용하여 구성한 필터에 포함된 커패시터의 파괴 시 오픈(open)되는 소프트 터미네이션(soft termination) 형태의 MLCC를 사용하지만, 상기 소프트 터미네이션 형태의 MLCC는 가격이 비싼 문제점이 있다.
따라서 상기와 같은 소프트 터미네이션 형태의 MLCC는 가격이 높기 때문에 소프트 터미네이션 형태가 아닌 MLCC(즉, 일반 MLCC)를 사용하여 재료비를 낮출 수 있으면서, 동시에 필터에 사용된 커패시터의 고장(failure case) 발생 시 쇼트(short)를 방지할 수 있도록 하는 회로가 필요한 상황이다.
본 발명의 배경기술은 대한민국 등록특허 10-1360917호(2014.02.04. 등록, 고주파 저역통과여파기)에 개시되어 있다.
본 발명의 일 측면에 따르면, 본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 소프트 터미네이션 형태가 아닌 MLCC(즉, 일반 MLCC)를 사용하여 재료비를 낮출 수 있으면서, 동시에 필터에 사용된 커패시터의 고장 발생 시 쇼트(short)를 방지할 수 있도록 하는, 쇼트 방지를 위한 필터 회로를 제공하는 데 그 목적이 있다.
본 발명의 일 측면에 따른 쇼트 방지를 위한 필터 회로는, 입력단(IN)과 출력단(OUT) 사이에 직렬로 연결되는 제1 인덕터(L1) 및 제2 인덕터(L2); 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 션트(shunt) 타입으로 연결되는 제1 커패시터 어레이(C1, C2) 및 제2 커패시터 어레이(C3, C4); 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 션트(shunt) 타입으로 연결되는 제3 커패시터 어레이(C5, C6) 및 제4 커패시터 어레이(C7, C8); 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 션트(shunt) 타입으로 연결되는 제5 커패시터 어레이(C9, C10) 및 제6 커패시터 어레이(C11, C12);를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 션트 타입으로 연결되는 제1 커패시터 어레이(C1, C2)는, 제1 커패시터(C1)와 제2 커패시터(C2)가 직렬 연결되어 일 단은 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 연결되고 타 단은 접지(GND)되며, 상기 션트 타입으로 연결되는 제2 커패시터 어레이(C3, C4)는, 제3 커패시터(C3)와 제4 커패시터(C4)가 직렬 연결되어 일 단은 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 연결되고 타 단은 접지(GND)되되, 상기 제1 커패시터 어레이(C1, C2)와 상기 제2 커패시터 어레이(C3, C4)는 병렬로 연결되는 것을 특징으로 한다.
본 발명에 있어서, 상기 션트 타입으로 연결되는 제3 커패시터 어레이(C5, C6)는, 제5 커패시터(C5)와 제6 커패시터(C6)가 직렬 연결되어 일 단은 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 연결되고 타 단은 접지(GND)되며, 상기 션트 타입으로 연결되는 제4 커패시터 어레이(C7, C8)는, 제7 커패시터(C7)와 제8 커패시터(C8)가 직렬 연결되어 일 단은 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 연결되고 타 단은 접지(GND)되되, 상기 제3 커패시터 어레이(C5, C6)와 상기 제4 커패시터 어레이(C7, C8)는 병렬로 연결되는 것을 특징으로 한다.
본 발명에 있어서, 상기 션트 타입으로 연결되는 제5 커패시터 어레이(C9, C10)는, 제9 커패시터(C9)와 제10 커패시터(C10)가 직렬 연결되어 일 단은 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 연결되고 타 단은 접지(GND)되며, 상기 션트 타입으로 연결되는 제6 커패시터 어레이(C11, C12)는, 제11 커패시터(C11)와 제12 커패시터(C12)가 직렬 연결되어 일 단은 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 연결되고 타 단은 접지(GND)되되, 상기 제5 커패시터 어레이(C9, C10)와 상기 제6 커패시터 어레이(C11, C12)는 병렬로 연결되는 것을 특징으로 한다.
본 발명의 일 측면에 따르면, 본 발명은 소프트 터미네이션 형태가 아닌 MLCC(즉, 일반 MLCC)를 사용하여 재료비를 낮출 수 있으면서, 동시에 필터에 사용된 커패시터의 고장 발생 시 쇼트(short)를 방지할 수 있도록 한다.
도 1은 본 발명의 일 실시 예에 따른 쇼트 방지를 위한 필터 회로의 구성을 보인 예시도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 쇼트 방지를 위한 필터 회로의 일 실시 예를 설명한다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시 예에 따른 쇼트 방지를 위한 필터 회로의 구성을 보인 예시도이다.
도 1에 도시된 바와 같이, 본 실시 예에 따른 커패시터의 쇼트 방지를 위한 필터 회로는, 입력단(IN)과 출력단(OUT) 사이에 직렬로 연결되는 제1 인덕터(L1) 및 제2 인덕터(L2), 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 션트(shunt) 타입으로 연결되는 제1 커패시터 어레이(C1, C2) 및 제2 커패시터 어레이(C3, C4), 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 션트(shunt) 타입으로 연결되는 제3 커패시터 어레이(C5, C6) 및 제4 커패시터 어레이(C7, C8), 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 션트(shunt) 타입으로 연결되는 제5 커패시터 어레이(C9, C10) 및 제6 커패시터 어레이(C11, C12)를 포함한다.
상기 션트 타입으로 연결되는 제1 커패시터 어레이(C1, C2)는, 제1 커패시터(C1)와 제2 커패시터(C2)가 직렬 연결되어 일 단은 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 연결되고 타 단은 접지(GND)된다. 이와 마찬가지로 상기 션트 타입으로 연결되는 제2 커패시터 어레이(C3, C4)는, 제3 커패시터(C3)와 제4 커패시터(C4)가 직렬 연결되어 일 단은 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 연결되고 타 단은 접지(GND)된다.
이 때 상기 제1 커패시터 어레이(C1, C2)와 상기 제2 커패시터 어레이(C3, C4)는 병렬로 연결된다.
상기 션트 타입으로 연결되는 제3 커패시터 어레이(C5, C6)는, 제5 커패시터(C5)와 제6 커패시터(C6)가 직렬 연결되어 일 단은 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 연결되고 타 단은 접지(GND)된다. 이와 마찬가지로 상기 션트 타입으로 연결되는 제4 커패시터 어레이(C7, C8)는, 제7 커패시터(C7)와 제8 커패시터(C8)가 직렬 연결되어 일 단은 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 연결되고 타 단은 접지(GND)된다.
이 때 상기 제3 커패시터 어레이(C5, C6)와 상기 제4 커패시터 어레이(C7, C8)는 병렬로 연결된다.
상기 션트 타입으로 연결되는 제5 커패시터 어레이(C9, C10)는, 제9 커패시터(C9)와 제10 커패시터(C10)가 직렬 연결되어 일 단은 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 연결되고 타 단은 접지(GND)된다. 이와 마찬가지로 상기 션트 타입으로 연결되는 제6 커패시터 어레이(C11, C12)는, 제11 커패시터(C11)와 제12 커패시터(C12)가 직렬 연결되어 일 단은 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 연결되고 타 단은 접지(GND)된다.
이 때 상기 제5 커패시터 어레이(C9, C10)와 상기 제6 커패시터 어레이(C11, C12)는 병렬로 연결된다.
상기와 같이 본 실시 예는 기존에 커패시터-인덕터-커패시터의 일반적인 파이(PI) 형태의 저역 통과 필터의 구성과는 다른 형태로 구성됨을 알 수 있다.
즉, 기존의 일반적인 파이(PI) 형태의 저역 통과 필터는 인덕터의 양 단에 하나씩의 커패시터가 션트 형태로 구성되지만, 본 실시 예에 따른 필터 회로는 제1 내지 제6 커패시터 어레이에 도시된 바와 같이, 두 개의 커패시터를 직렬로 연결함으로써 내압을 높일 수 있는 효과가 있다.
상기와 같이 내압을 높일 수 있는 효과가 있는 제1 내지 제6 커패시터 어레이를 통하여, 외부로부터 유입되는 전원 서지(surge)나 내부 회로의 모터 등으로부터 발생하는 전원 서지(surge)에 순간적으로 견딜 수 있게 된다.
또한 상기 제1 내지 제6 커패시터 어레이에 포함된 직렬 연결된 복수의 커패시터 중 어느 하나의 커패시터에 크랙(crack)이 발생하더라도 나머지 하나의 커패시터를 통하여 DC 링크 기능을 수행하게 하는 효과가 있다.
참고로 본 실시 예에 따른 필터 회로에서는 기존의 필터 설계치에서 계산된 커패시턴스(capacitance)를 맞추기 위하여, 커패시터를 직렬로 연결 시 그 값이 1/2로 줄어듦을 고려하여, 더 높은 값을 갖는 커패시터를 고려하는 것이 바람직하다.
상기와 같이 본 실시 예는 소프트 터미네이션 형태가 아닌 MLCC(즉, 일반 MLCC)를 사용하여 재료비를 낮출 수 있으면서, 동시에 필터에 사용된 커패시터의 고장 발생 시 쇼트(short)를 방지할 수 있도록 한다. 또한 상기와 같이 내압을 높일 수 있는 효과가 있는 제1 내지 제6 커패시터 어레이를 통하여, DC 링크를 사용하는 제어기 및 파워 모듈의 설계 시 외부로부터 유입되는 전원 서지(surge)나 내부 회로의 모터 등으로부터 발생하는 전원 서지(surge)에 순간적으로 견딜 수 있도록 하는 효과가 있다.
이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다. 또한 본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍 가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.
L1, L2 : 인덕터
C1 ~ C12 : 커패시터
IN : 입력단
OUT : 출력단

Claims (4)

  1. 입력단(IN)과 출력단(OUT) 사이에 직렬로 연결되는 제1 인덕터(L1) 및 제2 인덕터(L2);
    상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 션트(shunt) 타입으로 연결되는 제1 커패시터 어레이(C1, C2) 및 제2 커패시터 어레이(C3, C4);
    상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 션트(shunt) 타입으로 연결되는 제3 커패시터 어레이(C5, C6) 및 제4 커패시터 어레이(C7, C8);
    상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 션트(shunt) 타입으로 연결되는 제5 커패시터 어레이(C9, C10) 및 제6 커패시터 어레이(C11, C12);를 포함하는 것을 특징으로 하는 쇼트 방지를 위한 필터 회로.
  2. 제 1항에 있어서,
    상기 션트 타입으로 연결되는 제1 커패시터 어레이(C1, C2)는,
    제1 커패시터(C1)와 제2 커패시터(C2)가 직렬 연결되어 일 단은 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 연결되고 타 단은 접지(GND)되며,
    상기 션트 타입으로 연결되는 제2 커패시터 어레이(C3, C4)는,
    제3 커패시터(C3)와 제4 커패시터(C4)가 직렬 연결되어 일 단은 상기 입력단(IN)과 상기 제1 인덕터(L1) 사이에 연결되고 타 단은 접지(GND)되되,
    상기 제1 커패시터 어레이(C1, C2)와 상기 제2 커패시터 어레이(C3, C4)는 병렬로 연결되는 것을 특징으로 하는 쇼트 방지를 위한 필터 회로.
  3. 제 1항에 있어서,
    상기 션트 타입으로 연결되는 제3 커패시터 어레이(C5, C6)는,
    제5 커패시터(C5)와 제6 커패시터(C6)가 직렬 연결되어 일 단은 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 연결되고 타 단은 접지(GND)되며,
    상기 션트 타입으로 연결되는 제4 커패시터 어레이(C7, C8)는,
    제7 커패시터(C7)와 제8 커패시터(C8)가 직렬 연결되어 일 단은 상기 제1 인덕터(L1)와 상기 제2 인덕터(L2) 사이에 연결되고 타 단은 접지(GND)되되,
    상기 제3 커패시터 어레이(C5, C6)와 상기 제4 커패시터 어레이(C7, C8)는 병렬로 연결되는 것을 특징으로 하는 쇼트 방지를 위한 필터 회로.
  4. 제 1항에 있어서,
    상기 션트 타입으로 연결되는 제5 커패시터 어레이(C9, C10)는,
    제9 커패시터(C9)와 제10 커패시터(C10)가 직렬 연결되어 일 단은 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 연결되고 타 단은 접지(GND)되며,
    상기 션트 타입으로 연결되는 제6 커패시터 어레이(C11, C12)는,
    제11 커패시터(C11)와 제12 커패시터(C12)가 직렬 연결되어 일 단은 상기 제2 인덕터(L2)와 상기 출력단(OUT) 사이에 연결되고 타 단은 접지(GND)되되,
    상기 제5 커패시터 어레이(C9, C10)와 상기 제6 커패시터 어레이(C11, C12)는 병렬로 연결되는 것을 특징으로 하는 쇼트 방지를 위한 필터 회로.
KR1020220054092A 2022-05-02 2022-05-02 쇼트 방지를 위한 필터 회로 KR102512214B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220054092A KR102512214B1 (ko) 2022-05-02 2022-05-02 쇼트 방지를 위한 필터 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220054092A KR102512214B1 (ko) 2022-05-02 2022-05-02 쇼트 방지를 위한 필터 회로

Publications (1)

Publication Number Publication Date
KR102512214B1 true KR102512214B1 (ko) 2023-03-20

Family

ID=85796405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220054092A KR102512214B1 (ko) 2022-05-02 2022-05-02 쇼트 방지를 위한 필터 회로

Country Status (1)

Country Link
KR (1) KR102512214B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201845A1 (en) * 2002-04-25 2003-10-30 Djordjevic Antonije R. Low-reflection transmission-line filters with gaussian characteristics
US20050110576A1 (en) * 2001-11-15 2005-05-26 Rhodes John D. Amplifier
US20110050350A1 (en) * 2009-08-31 2011-03-03 The University Of Electro-Communications Amplifier circuit
KR101380323B1 (ko) * 2012-10-25 2014-04-01 익스팬테크주식회사 페라이트를 이용한 전자기 펄스 차단용 emp 필터
KR20160080581A (ko) * 2014-12-30 2016-07-08 연세대학교 산학협력단 가변소자를 이용한 가우시안 필터 어레이 및 그의 튜닝 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110576A1 (en) * 2001-11-15 2005-05-26 Rhodes John D. Amplifier
US20030201845A1 (en) * 2002-04-25 2003-10-30 Djordjevic Antonije R. Low-reflection transmission-line filters with gaussian characteristics
US20110050350A1 (en) * 2009-08-31 2011-03-03 The University Of Electro-Communications Amplifier circuit
KR101380323B1 (ko) * 2012-10-25 2014-04-01 익스팬테크주식회사 페라이트를 이용한 전자기 펄스 차단용 emp 필터
KR20160080581A (ko) * 2014-12-30 2016-07-08 연세대학교 산학협력단 가변소자를 이용한 가우시안 필터 어레이 및 그의 튜닝 방법

Similar Documents

Publication Publication Date Title
EP3059838B1 (en) Noise filter
CN1212046C (zh) 送话器构件
US8581676B2 (en) Common-mode filter
KR101509313B1 (ko) 모바일 통신 디바이스
KR102512214B1 (ko) 쇼트 방지를 위한 필터 회로
US8064866B2 (en) Passive processing device for interfacing and for ESD and radio signal rejection in audio signal paths of an electronic device
US6809583B2 (en) Electronic device for supplying DC power and having noise filter mounted with excellent noise reduction
US20130328622A1 (en) Filtering device with low-pass filtering function and band-pass filtering function
US7868688B2 (en) Leakage independent very low bandwith current filter
CN211457097U (zh) 一种集成dc耦合电容的芯片
US10348165B2 (en) Noise suppression circuit
US7719380B2 (en) AC coupling circuit
US20150091775A1 (en) Diplexer and method for manufacturing the same
CN111313856A (zh) 一种集成dc耦合电容的芯片
CN1879293A (zh) 实现低噪声放大器的方法和设备
US20220232319A1 (en) Audio circuit and mobile terminal provided with audio circuit
US20030034854A1 (en) Differential transmission line for high bandwidth signals
US20080072204A1 (en) Layout design of multilayer printed circuit board
US9900706B2 (en) Microstrip filter and microphone device using same
CN113455101A (zh) 用于抑制机动车高压应用中的emv共模干扰的设备
US20220139608A1 (en) Inductor device
US20220375676A1 (en) Inductor device
CN114679666B (zh) 麦克风放大电路设计方法及麦克风放大电路
US11128280B2 (en) Filter and operation method
CN112416176B (zh) 触控装置

Legal Events

Date Code Title Description
GRNT Written decision to grant