KR102507306B1 - 통합된 광검출기를 이용한 전계-흡수 변조 - Google Patents
통합된 광검출기를 이용한 전계-흡수 변조 Download PDFInfo
- Publication number
- KR102507306B1 KR102507306B1 KR1020197016454A KR20197016454A KR102507306B1 KR 102507306 B1 KR102507306 B1 KR 102507306B1 KR 1020197016454 A KR1020197016454 A KR 1020197016454A KR 20197016454 A KR20197016454 A KR 20197016454A KR 102507306 B1 KR102507306 B1 KR 102507306B1
- Authority
- KR
- South Korea
- Prior art keywords
- waveguide
- segments
- anode
- field
- cathode
- Prior art date
Links
- 238000010521 absorption reaction Methods 0.000 title claims abstract description 160
- 238000010438 heat treatment Methods 0.000 claims abstract description 120
- 230000003287 optical effect Effects 0.000 claims abstract description 113
- 230000004044 response Effects 0.000 claims description 38
- 239000002019 doping agent Substances 0.000 claims description 25
- 230000004913 activation Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 16
- 230000005684 electric field Effects 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 8
- 230000000750 progressive effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 19
- 230000000875 corresponding effect Effects 0.000 description 71
- 238000001881 scanning electron acoustic microscopy Methods 0.000 description 67
- 238000010586 diagram Methods 0.000 description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000001514 detection method Methods 0.000 description 11
- 229920005994 diacetyl cellulose Polymers 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000004549 pulsed laser deposition Methods 0.000 description 9
- 230000003044 adaptive effect Effects 0.000 description 6
- 238000005352 clarification Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 235000019800 disodium phosphate Nutrition 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012358 sourcing Methods 0.000 description 4
- 239000011149 active material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 108700038250 PAM2-CSK4 Proteins 0.000 description 1
- 101100206155 Schizosaccharomyces pombe (strain 972 / ATCC 24843) tbp1 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000002370 liquid polymer infiltration Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000005701 quantum confined stark effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000031070 response to heat Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/0155—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction modulating the optical absorption
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/58—Arrangements comprising a monitoring photodetector
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/60—Temperature independent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/005—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
- H01S5/0085—Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping for modulating the output, i.e. the laser beam is modulated outside the laser cavity
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
전계-흡수 변조에 일반적으로 관련된 시스템들, 및 관련 방법들이 설명된다. 이를 위한 시스템에서, 도파관(106)이 존재한다. 광검출기(318)는 광 신호의 발광 세기를 검출하도록 도파관(106)에 관해 구성된다. 전계-흡수 변조기(320)는 광 신호의 전계-흡수 변조를 위하여 도파관(106)에 관해 구성된다. 통합된 가열 엘리먼트(115)는, 광검출기(318) 및 전계-흡수 변조기(320) 둘 모두의 옆에 이격되게 로케이팅된다. 통합된 가열 엘리먼트(315)는, 광검출기(318) 및 전계-흡수 변조기(320)를 제어가능하게 가열시키도록 구성된다.
Description
다음의 설명은 집적 회로 디바이스("IC")들에 관한 것이다. 더 상세하게, 다음의 설명은 광자 IC에 대한 세그먼트화된 전계-흡수(segmented electro-absorption) 변조에 관한 것이다.
종래에, 디지털-아날로그 변환기("DAC")는 펄스 진폭 변조("PAM")에 대한 진폭 레벨들을 생성하면서 종래의 전계-흡수 변조기("EAM")의 비선형성을 보상하기 위해 사용되었다. 그러나, 종래의 EAM 애플리케이션들에서의 DAC들은, 상당한 양의 전력을 소비하는 것 외에도, 특히 10기가헤르츠를 초과하는 데이터 레이트들에 대해 DAC들을 더 값비싸고 더 복잡하게 만드는 고-분해능을 갖는 경향이 있다.
전계-흡수 변조가 에너지-효율적인 고속 광학 상호연결들에서 사용될 수 있다. 전계-흡수 변조는 도파관 재료(예컨대, GeSi)의 흡수 계수를 전기적으로 변경시킴으로써 광을 변조한다. 그러나, 도파관 재료의 그러한 흡수 계수는 온도에 따라 변할 수 있으며, 이는 광 변조에 해로울 수 있다.
전계-흡수 변조 시스템은 광 신호를 전파하기 위한 도파관 및 세그먼트화된 전계-흡수 변조기를 포함한다. 세그먼트화된 전계-흡수 변조기는, 도파관의 제1 측면의 옆에 서로 이격된 적어도 2개의 애노드 세그먼트들을 갖는 세그먼트화된 애노드, 및 적어도 2개의 애노드 세그먼트들에 대응하는, 도파관의 제2 측면의 옆에 서로 이격된 적어도 2개의 캐소드 세그먼트들을 갖는 세그먼트화된 캐소드를 포함한다.
선택적으로, 전계-흡수 변조 시스템은, 적어도 2개의 애노드 세그먼트들에 대응하는, 서로 이격된 적어도 2개의 히터 세그먼트들을 갖는 통합된 히터를 더 포함할 수 있다.
선택적으로, 도파관은, 입력 광 신호를 수신하도록 구성된 진입 단부(ingress end), 및 광 신호의 전파를 위한 출력을 출력하도록 구성된 배출 단부(egress end)를 가질 수 있다. 세그먼트화된 전계-흡수 변조기는 도파관의 흡수 계수에 단편적으로(segmentally) 영향을 주도록 도파관에 관해 로케이팅될 수 있다. 세그먼트화된 애노드는 도파관의 제1 측면의 옆에 서로 이격되게 길이방향으로(lengthwise) 나란히 로케이팅된 적어도 2개의 애노드 세그먼트들을 가질 수 있다. 세그먼트화된 캐소드는 적어도 2개의 애노드 세그먼트들에 대응하는, 도파관의 제2 측면의 옆에 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 캐소드 세그먼트들을 가질 수 있으며, 도파관의 제2 측면은 도파관의 제1 측면에 대향한다. 적어도 2개의 애노드 및 캐소드 세그먼트들의 쌍들은, 각각, 일련의 적어도 2개의 전계-흡수 변조 세그먼트들을 도파관의 옆에 세로방향으로 제공하기 위해 서로 정렬될 수 있다. 통합된 히터는, 적어도 2개의 애노드 세그먼트들에 대응하고, 적어도 2개의 애노드 세그먼트들의 옆에 길이방향으로 나란히 로케이팅되어 서로 이격되어 있는 적어도 2개의 히터 세그먼트들을 가질 수 있다. 애노드, 캐소드 및 히터 세그먼트들은, 각각, 일련의 적어도 2개의 전계-흡수 변조 세그먼트들을 제공하기 위해 서로 정렬될 수 있다. 애노드, 캐소드 및 히터 세그먼트들은, 서로 각각 정렬될 수 있고, 히터 세그먼트들은 애노드 세그먼트들과 인터리빙(interleave)될 수 있다.
선택적으로, 전계-흡수 변조 시스템은, 적어도 2개의 캐소드 세그먼트들에 대응하는, 서로 이격된 적어도 2개의 히터 세그먼트들을 갖는 통합된 히터를 더 포함할 수 있다.
선택적으로, 도파관은, 입력 광 신호를 수신하도록 구성된 진입 단부, 및 광 신호의 전파를 위한 출력을 출력하도록 구성된 배출 단부를 가질 수 있다. 세그먼트화된 전계-흡수 변조기는 도파관의 흡수 계수에 단편적으로 영향을 주도록 도파관에 관해 로케이팅될 수 있다. 세그먼트화된 애노드는 도파관의 제1 측면의 옆에 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 애노드 세그먼트들을 가질 수 있다. 세그먼트화된 캐소드는 적어도 2개의 애노드 세그먼트들에 대응하는, 도파관의 제2 측면의 옆에 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 캐소드 세그먼트들을 가질 수 있으며, 도파관의 제2 측면은 도파관의 제1 측면에 대향한다. 적어도 2개의 애노드 및 캐소드 세그먼트들의 쌍들은, 각각, 일련의 적어도 2개의 전계-흡수 변조 세그먼트들을 도파관의 옆에 세로방향으로 제공하기 위해 서로 정렬될 수 있다. 통합된 히터는, 적어도 2개의 캐소드 세그먼트들에 대응하고, 적어도 2개의 캐소드 세그먼트들의 옆에 길이방향으로 나란히 로케이팅되어 서로 이격되어 있는 적어도 2개의 히터 세그먼트들을 가질 수 있다. 애노드, 캐소드 및 히터 세그먼트들은, 각각, 일련의 적어도 2개의 전계-흡수 변조 세그먼트들을 제공하기 위해 서로 정렬될 수 있다. 히터 세그먼트들은 캐소드 세그먼트들과 인터리빙될 수 있으며, 애노드, 캐소드 및 히터 세그먼트들은 각각 서로 정렬된다.
선택적으로, 적어도 2개의 전계-흡수 변조 세그먼트들은 도파관의 옆에 세로방향으로 상이한 길이들을 가질 수 있다.
선택적으로, 적어도 2개의 전계-흡수 변조 세그먼트들은 도파관의 옆에 세로방향으로 동일한 길이들을 가질 수 있다.
선택적으로, 전계-흡수 변조 시스템은 도파관의 상부 표면과 중첩하는 통합된 히터를 더 포함할 수 있다.
선택적으로, 적어도 2개의 전계-흡수 변조 세그먼트들은, 도파관을 따른 흡수 상태들의 점진적인 진행에 대한 온도계 코드를 제공하도록 구성될 수 있다.
선택적으로, 적어도 2개의 애노드 세그먼트들은 별개의 소스 노드들에 전기적으로 커플링될 수 있다.
선택적으로, 전계-흡수 변조 시스템은, 도파관의 제1 측면의 옆에 로케이팅된 검출기 애노드 및 도파관의 제2 측면의 옆에 로케이팅된 검출기 캐소드를 갖는, 도파관의 배출 단부에 근접한 광검출기(photodetector)를 더 포함할 수 있다. 광검출기는 출력 광 신호의 세기에 비례하는 광전류 신호를 제공하도록 구성될 수 있다. 적어도 2개의 히터 세그먼트들을 갖는 통합된 히터는, 각각, 적어도 2개의 애노드 세그먼트들 및 적어도 2개의 캐소드 세그먼트들 중 적어도 하나에 대응하여 나란히 로케이팅될 수 있다. 전류-제어식 전압 소스는 출력 전압 신호를 제공하기 위해 광전류 신호를 수신하도록 구성될 수 있다. 레벨 추적 회로는 아이(eye) 개방 조정 신호를 제공하기 위해 출력 전압 신호를 수신하도록 구성될 수 있다. 열 제어기(thermal controller)는, 열 제어 신호를 제공하기 위해 아이 개방 조정 신호를 수신하도록 구성될 수 있고, 히터 구동기는 적어도 2개의 히터 세그먼트들에 대응하는 적어도 2개의 히터 활성화 신호들을 제공하기 위해 열 제어 신호를 수신하도록 구성될 수 있다.
전계-흡수 변조 시스템은 광 신호를 전파하기 위한 도파관 및 세그먼트화된 전계-흡수 변조기를 포함할 수 있다. 세그먼트화된 전계-흡수 변조기는, 도파관의 제1 측면의 옆에 서로 이격되게 로케이팅된 적어도 2개의 애노드 세그먼트들을 갖는 세그먼트화된 애노드, 및 적어도 2개의 애노드 세그먼트들에 대응하는, 도파관의 제2 측면의 옆에 로케이팅된 비-세그먼트화된 캐소드를 포함할 수 있다.
선택적으로, 전계-흡수 변조 시스템은, 적어도 2개의 애노드 세그먼트들에 대응하는, 서로 이격된 적어도 2개의 히터 세그먼트들을 갖는 통합된 히터를 더 포함할 수 있다.
선택적으로, 전계-흡수 변조 시스템은 도파관의 상부 표면과 중첩하는 통합된 히터를 더 포함할 수 있다.
전계-흡수 변조를 위한 방법은, 도파관에 의해 입력 광 신호를 수신하는 단계, 세그먼트화된 전계-흡수 변조기에 의해 입력 데이터에 대응하는 변조 코드를 수신하는 단계, 및 출력 광 신호를 생성하기 위해, 세그먼트화된 전계-흡수 변조기를 이용하여 도파관을 통과하는 입력 광 신호를 세그먼트-단위(segment-by-segment)로 변조하는 단계를 포함한다.
선택적으로, 방법은, 적어도 2개의 애노드 세그먼트들의 세트 또는 적어도 2개의 캐소드 세그먼트들의 세트 중 어느 하나 또는 둘 모두에 대응하는 적어도 2개의 히터 세그먼트들을 갖는 통합된 히터를 이용하여 가열하는 단계를 더 포함할 수 있다.
선택적으로, 방법은, 검출된 세기에 비례하는 광전류 신호를 제공하기 위해 출력 광 신호의 데이터 아이와의 연관을 위하여 출력 광 신호의 광검출기를 이용하여 세기를 검출하는 단계를 더 포함할 수 있다.
선택적으로, 방법은, 광전류 신호에 대한 응답으로 출력 전압 신호의 전류-제어식 전압 소싱을 제공하는 단계, 아이 개방 조정 신호를 제공하기 위해 변조 코드에 대한 출력 전압 신호를 레벨 추적하는 단계, 아이 개방 조정 신호에 대한 응답으로 열 제어기에 의해 열 제어 신호를 제공하는 단계, 및 열 제어 신호에 대한 응답으로 히터 구동기에 의해 적어도 2개의 히터 세그먼트들에 적어도 2개의 히터 활성화 신호들을 각각 제공하는 단계를 더 포함할 수 있다.
선택적으로, 변조하는 단계는, 도파관의 제1 측면의 옆에 길이방향으로 나란히 로케이팅된 적어도 2개의 애노드 세그먼트들을 갖는 세그먼트화된 애노드, 및 적어도 2개의 애노드 세그먼트들에 대응하는, 도파관의 제2 측면의 옆에 적어도 2개의 캐소드 세그먼트들을 갖는 세그먼트화된 캐소드를 포함하도록, 세그먼트화된 전계-흡수 변조기를 구성하는 단계를 포함할 수 있다.
선택적으로, 변조하는 단계는, 도파관의 제1 측면의 옆에 로케이팅된 검출기 애노드 및 도파관의 제2 측면의 옆에 로케이팅된 검출기 캐소드를 갖는 광검출기를 포함하도록, 세그먼트화된 전계-흡수 변조기를 구성하는 단계를 더 포함할 수 있다.
전계-흡수 변조를 위한 시스템은, 도파관, 광 신호의 발광(luminous) 세기를 검출하도록 도파관에 대해 구성된 광검출기, 광 신호의 전계-흡수 변조를 위하여 도파관에 대해 구성된 전계-흡수 변조기, 및 광검출기 및 전계-흡수 변조기 둘 모두의 옆에 이격되게 로케이팅되는 통합된 가열 엘리먼트를 포함하며, 통합된 가열 엘리먼트는 광검출기 및 전계-흡수 변조기를 제어가능하게 가열시키도록 구성된다.
선택적으로, 전계-흡수 변조기는 세그먼트화된 전계-흡수 변조기일 수 있다.
선택적으로, 도파관은, 광 신호를 수신하도록 구성된 진입 단부, 및 광 신호를 출력하도록 구성된 배출 단부를 가질 수 있다. 광검출기는, 전계-흡수 변조기의 진입 측으로부터 이격되며, 도파관의 진입 단부와 전계-흡수 변조기의 진입 측 사이에 로케이팅될 수 있다.
선택적으로, 도파관은, 도파관의 제1 도펀트 부분과 연관된 제1 측면 및 도파관의 제2 도펀트 부분과 연관된, 제1 측면에 대향하는 제2 측면을 가질 수 있으며, 도파관의 제1 측면 및 제2 측면은 도파관의 진입 단부와 배출 단부 사이에 있다. 광검출기는 도파관의 제1 측면의 옆에 검출기 애노드를 갖고, 도파관의 제2 측면의 옆에 검출기 캐소드를 가질 수 있다. 검출기 애노드 및 검출기 캐소드는, 광 신호의 발광 세기를 검출하기 위해 제1 도펀트 부분으로부터 제2 도펀트 부분으로 도파관에 걸쳐 제1 전기장을 제공하도록 서로 정렬되는 도파관의 제1 측면 및 도파관의 제2 측면에 각각 대면하는 표면들을 가질 수 있다. 전계-흡수 변조기는 도파관의 제1 측면의 옆에 변조기 애노드를 갖고, 도파관의 제2 측면의 옆에 변조기 캐소드를 가질 수 있다. 변조기 애노드 및 변조기 캐소드는, 광 신호를 변조하기 위해 제1 도펀트 부분으로부터 제2 도펀트 부분으로 도파관에 걸쳐 제2 전기장을 제공하도록 서로 정렬되는 도파관의 제1 측면 및 제2 측면에 각각 대면하는 표면들을 가질 수 있다. 광검출기 및 전계-흡수 변조기는 서로 근접할 수 있으며, 동일한 재료들 및 동일한 프로세싱 동작들로 구성될 수 있다.
선택적으로, 통합된 가열 엘리먼트는, 도파관에 관해 애노드 측 상에서 검출기 애노드 및 변조기 애노드 둘 모두의 옆에 이격되게 로케이팅되는 제1 통합된 가열 엘리먼트일 수 있다. 시스템은, 도파관에 관해 캐소드 측 상에서 검출기 캐소드 및 변조기 캐소드 둘 모두의 옆에 이격되게 로케이팅되는 제2 통합된 가열 엘리먼트를 더 포함할 수 있다.
선택적으로, 광검출기는 제1 광검출기일 수 있다. 시스템은, 전계-흡수 변조기에 의해 변조된 광 신호의 광 변조 진폭을 검출하도록 도파관에 관해 로케이팅된 제2 광검출기를 더 포함할 수 있다. 제2 광검출기는, 전계-흡수 변조기의 배출 측으로부터 이격될 수 있으며, 도파관의 배출 단부와 전계-흡수 변조기의 배출 측 사이에 로케이팅될 수 있다.
선택적으로, 통합된 가열 엘리먼트는, 제1 광검출기 및 전계-흡수 변조기 둘 모두의 열 제어를 위하여 도파관에 관해 애노드 측 상에서 제1 광검출기 및 전계-흡수 변조기 둘 모두의 옆에 이격되게 로케이팅되는 제1 통합된 가열 엘리먼트일 수 있다. 시스템은, 제1 광검출기 및 전계-흡수 변조기 둘 모두의 열 제어를 위하여 도파관에 관해 캐소드 측 상에서 제1 광검출기 및 전계-흡수 변조기 둘 모두의 옆에 이격되게 로케이팅되는 제2 통합된 가열 엘리먼트를 더 포함할 수 있다. 제1 통합된 가열 엘리먼트 및 제2 통합된 가열 엘리먼트는 열 격리를 위해 제2 광검출기로부터 이격될 수 있다.
선택적으로, 통합된 가열 엘리먼트는, 제1 광검출기, 전계-흡수 변조기 및 제2 광검출기 각각의 열 제어를 위하여 도파관에 관해 애노드 측 상에서 제1 광검출기, 전계-흡수 변조기 및 제2 광검출기 각각의 옆에 이격되게 로케이팅되는 제1 통합된 가열 엘리먼트일 수 있다. 시스템은, 제1 광검출기, 전계-흡수 변조기 및 제2 광검출기 각각의 열 제어를 위하여 도파관에 관해 캐소드 측 상에서 제1 광검출기, 전계-흡수 변조기 및 제2 광검출기 각각의 옆에 이격되게 로케이팅되는 제2 통합된 가열 엘리먼트를 더 포함할 수 있다.
선택적으로, 통합된 히터는 통합된 가열 엘리먼트를 가질 수 있다. 시스템은 통합된 가열 엘리먼트에 커플링된 열 튜닝(tuning) 회로를 더 포함할 수 있다.
선택적으로, 통합된 가열 엘리먼트에 커플링된 열 튜닝 회로는, 출력 전압 신호를 제공하기 위해 광검출기로부터 광전류 신호를 수신하도록 구성된 전류-제어식 전압 소스, 아이 개방 조정 신호를 제공하기 위해 출력 전압 신호를 수신하도록 구성된 레벨 추적 회로, 열 제어 신호를 제공하기 위해 아이 개방 조정 신호를 수신하도록 구성된 열 제어기, 및 히터 활성화 신호를 통합된 가열 엘리먼트에 제공하기 위해 열 제어 신호를 수신하도록 구성된 히터 구동기를 포함할 수 있다.
선택적으로, 광검출기는 제1 광검출기이며, 시스템은, 전계-흡수 변조기에 의해 변조된 광 신호의 광 변조 진폭을 검출하도록 도파관에 관해 로케이팅된 제2 광검출기를 더 포함한다. 통합된 가열 엘리먼트에 커플링된 열 튜닝 회로는, 제1 출력 전압 신호를 제공하기 위해 제1 광검출기로부터 제1 광전류 신호를 수신하도록 구성된 제1 전류-제어식 전압 소스, 및 제2 출력 전압 신호를 제공하기 위해 제2 광검출기로부터 제2 광전류 신호를 수신하도록 구성된 제2 전류-제어식 전압 소스를 포함할 수 있다. 열 튜닝 회로는 또한, 아이 개방 조정 신호를 제공하기 위해 제1 출력 전압 신호 및 제2 출력 전압을 수신하도록 구성된 레벨 추적 회로, 열 제어 신호를 제공하기 위해 아이 개방 조정 신호를 수신하도록 구성된 열 제어기, 및 히터 활성화 신호를 통합된 가열 엘리먼트에 제공하기 위해 열 제어 신호를 수신하도록 구성된 히터 구동기를 포함할 수 있다.
전계-흡수 변조를 위한 시스템은, 도파관, 광 신호의 전계-흡수 변조를 위하여 도파관에 관해 구성된 전계-흡수 변조기, 및 전계-흡수 변조기에 의해 변조된 광 신호의 광 변조 진폭을 검출하도록 도파관에 관해 로케이팅된 광검출기를 포함하며, 전계-흡수 변조기의 배출 측으로부터 이격된 광검출기는 도파관의 배출 단부와 전계-흡수 변조기의 배출 측 사이에 로케이팅된다.
선택적으로, 도파관은, 광 신호를 수신하도록 구성된 진입 단부, 및 광 신호를 출력하도록 구성된 배출 단부를 가질 수 있다. 도파관은, 도파관의 제1 도펀트 부분과 연관된 제1 측면 및 도파관의 제2 도펀트 부분과 연관된, 제1 측면에 대향하는 제2 측면을 가질 수 있으며, 제1 측면 및 제2 측면은 진입 단부와 배출 단부 사이에 있다. 전계-흡수 변조기는 도파관의 제1 측면의 옆에 변조기 애노드를 갖고, 도파관의 제2 측면의 옆에 변조기 캐소드를 가질 수 있으며, 변조기 애노드 및 변조기 캐소드는 광 신호를 변조하기 위해 제1 도펀트 부분으로부터 제2 도펀트 부분으로 도파관에 걸쳐 제1 전기장을 제공하도록 서로 정렬되는, 도파관의 제1 측면 및 제2 측면에 각각 대면하는 표면들을 갖는다. 광검출기는 도파관의 제1 측면의 옆에 검출기 애노드를 갖고, 도파관의 제2 측면의 옆에 검출기 캐소드를 가질 수 있으며, 검출기 애노드 및 검출기 캐소드는 광 신호의 광 변조 진폭을 검출하기 위해 제1 도펀트 부분으로부터 제2 도펀트 부분으로 도파관에 걸쳐 제2 전기장을 제공하도록 서로 정렬되는, 도파관의 제1 측면 및 제2 측면에 각각 대면하는 표면들을 갖는다.
선택적으로, 시스템은, 전계-흡수 변조기로부터 이격되게 그리고 광검출기로부터 이격되게 그들 옆에 로케이팅되는 통합된 가열 엘리먼트를 더 포함할 수 있다.
선택적으로, 통합된 가열 엘리먼트는, 도파관에 관해 애노드 측 상에 둘 모두가 존재하는 광검출기의 검출기 애노드 및 전계-흡수 변조기의 변조기 애노드 둘 모두의 옆에 이격되게 로케이팅되는 제1 통합된 가열 엘리먼트일 수 있다. 시스템은, 도파관에 관해 캐소드 측 상에 둘 모두가 존재하는 광검출기의 검출기 캐소드 및 전계-흡수 변조기의 변조기 캐소드 둘 모두의 옆에 이격되게 로케이팅되는 제2 통합된 가열 엘리먼트를 더 포함할 수 있다.
선택적으로, 시스템은, 통합된 가열 엘리먼트를 갖는 통합된 히터 및 통합된 가열 엘리먼트에 커플링된 열 튜닝 회로를 더 포함할 수 있다.
선택적으로, 통합된 가열 엘리먼트에 커플링된 열 튜닝 회로는, 출력 전압 신호를 제공하기 위해 광전류 신호를 수신하도록 구성된 전류-제어식 전압 소스, 아이 개방 조정 신호를 제공하기 위해 출력 전압 신호를 수신하도록 구성된 레벨 추적 회로, 열 제어 신호를 제공하기 위해 아이 개방 조정 신호를 수신하도록 구성된 열 제어기, 및 히터 활성화 신호를 통합된 가열 엘리먼트에 제공하기 위해 열 제어 신호를 수신하도록 구성된 히터 구동기를 포함할 수 있다. 열 튜닝 회로는 전기 도메인 집적 회로일 수 있으며, 광검출기, 전계-흡수 변조기 및 가열 엘리먼트는 광자 집적 회로일 수 있다.
전계-흡수 변조를 위한 방법은, 도파관의 진입 단부에서 도파관에 의해 광 신호를 수신하는 단계, 전계-흡수 변조기에 의해 입력 데이터에 대응하는 변조 코드를 수신하는 단계, 검출된 발광 세기에 비례하는 제1 광전류 신호를 제공하기 위해 광 신호의 제1 광검출기를 이용하여 발광 세기를 검출하는 단계, 및 전계-흡수 변조기를 이용하여, 도파관을 통과하는 광 신호를 전계-흡수 변조하는 단계를 포함한다. 방법은, 검출된 광 변조 진폭에 비례하는 제2 광전류 신호를 제공하기 위하여 광 신호의 데이터 아이와의 연관을 위해 제2 광검출기를 이용하여 광 신호에 대한 광 변조 진폭을 검출하는 단계, 및 변조 코드에 대해 전계-흡수 변조에 대한 응답으로 변조된 광 신호로서 도파관의 배출 단부에서 광 신호를 출력하는 단계를 더 포함한다.
선택적으로, 방법은, 제1 광검출기 및 전계-흡수 변조기 옆에 길이방향으로 나란히 이격되게 로케이팅되는 적어도 하나의 가열 엘리먼트를 이용하여 가열하는 단계를 더 포함할 수 있다.
선택적으로, 방법은, 제1 광전류 신호에 대한 응답으로 제1 출력 전압 신호를 전류-제어식 전압 소싱하는 단계, 제2 광전류 신호에 대한 응답으로 제2 출력 전압 신호를 전류-제어식 전압 소싱하는 단계, 및 아이 개방 조정 신호를 제공하기 위하여 변조 코드에 대해 제1 광전류 신호 및 제2 광전류 신호 중 적어도 하나에 대한 응답으로 레벨 추적하는 단계를 더 포함할 수 있다. 방법은 또한, 아이 개방 조정 신호에 대한 응답으로 열 제어기에 의해 열 제어 신호를 제공하는 단계, 및 열 제어 신호에 대한 응답으로 히터 구동기에 의해 히터 활성화 신호를 적어도 하나의 가열 엘리먼트에 제공하는 단계를 포함할 수 있다.
다른 특징들은 후속하는 상세한 설명 및 청구항들을 고려할 때 인식될 것이다.
첨부한 도면들은 예시적인 장치(들) 및/또는 방법(들)을 도시한다. 그러나, 첨부한 도면들은 청구항들의 범위를 제한하는 것으로 이해되지 않아야 하며, 단지 설명 및 이해를 위한 것이다.
도 1은 세그먼트화된 전계-흡수 변조기("SEAM")를 갖는 예시적인 세그먼트화된 전계-흡수 시스템("SEAS")의 측(end-on) 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 2는 다른 SEAM을 갖는 예시적인 SEAS의 측 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 3a 및 도 3b는, SEAM을 각각 갖는 개개의 예시적인 SEAS들의 측 단면도들을 예시적으로 도시한 개개의 블록 다이어그램들이다.
도 4는 예시적인 SEAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 5a 내지 도 5d는 선택적인 통합된 히터의 다양한 구성들을 갖는 개개의 예시적인 SEAS들을 예시적으로 도시한 하향식 단면도들의 블록 다이어그램들이다.
도 6a 내지 도 6d는 선택적인 통합된 히터를 갖는 다른 예시적인 SEAS들을 예시적으로 도시한 하향식 단면도들의 블록 다이어그램들이다.
도 7은 선택적인 통합된 히터 및 광 검출기를 갖는 예시적인 SEAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 8은 전기 도메인에 있어서 송신기에 대한 예시적인 SEAS를 예시적으로 도시한 개략적인 다이어그램이다.
도 9는 예시적인 전계-흡수 변조 프로세스를 예시적으로 도시한 흐름도이다.
도 10a 내지 도 10c는, 선택적인 통합된 히터를 가진 SEAM을 각각 갖는 개개의 예시적인 SEAS들의 측 단면도들을 예시적으로 도시한 개개의 블록 다이어그램들이다.
도 11a 및 도 11b는, 이를테면 도 10c의 SEAS에 대한 선택적인 통합된 히터를 각각 갖는 개개의 예시적인 SEAS들을 예시적으로 도시한 하향식 단면도들의 개개의 블록 다이어그램들이다.
도 12는 예시적인 전계-흡수 변조기("EAM")를 갖는 예시적인 전계-흡수 시스템("EAS")의 측 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 13은 다른 예시적인 EAM을 갖는 예시적인 EAS의 측 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 14는 열 감지를 위해 포지셔닝된 통합된 광검출기("PD")를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 15는 광 변조 진폭("OMA") 감지를 위해 포지셔닝된 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 16은 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 17은 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, PD들 둘 모두는 EAM에 대하여 가열 엘리먼트에 의해 정의된 동일한 또는 공통 열 환경에 있다.
도 18은 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, PD들 둘 모두는 SEAM에 대하여 가열 엘리먼트(115)에 의해 정의된 동일한 또는 공통 열 환경에 있다.
도 19는 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, 그러한 PD들은 상이한 로컬 열 환경들에 있다.
도 20은 전기 도메인에 있어서 송신기에 대한 예시적인 EAS를 예시적으로 도시한 개략적인 다이어그램이다.
도 21은 예시적인 파장 분할 멀티플렉싱("WDM") 시스템을 예시적으로 도시한 블록 다이어그램이다.
도 22는 EAM에 대한 예시적인 전계-흡수 변조 프로세스를 예시적으로 도시한 흐름도이다.
도 23은 예시적인 열(columnar) 필드 프로그래밍가능 게이트 어레이("FPGA") 아키텍처를 도시한 간략화된 블록 다이어그램이다.
도 1은 세그먼트화된 전계-흡수 변조기("SEAM")를 갖는 예시적인 세그먼트화된 전계-흡수 시스템("SEAS")의 측(end-on) 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 2는 다른 SEAM을 갖는 예시적인 SEAS의 측 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 3a 및 도 3b는, SEAM을 각각 갖는 개개의 예시적인 SEAS들의 측 단면도들을 예시적으로 도시한 개개의 블록 다이어그램들이다.
도 4는 예시적인 SEAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 5a 내지 도 5d는 선택적인 통합된 히터의 다양한 구성들을 갖는 개개의 예시적인 SEAS들을 예시적으로 도시한 하향식 단면도들의 블록 다이어그램들이다.
도 6a 내지 도 6d는 선택적인 통합된 히터를 갖는 다른 예시적인 SEAS들을 예시적으로 도시한 하향식 단면도들의 블록 다이어그램들이다.
도 7은 선택적인 통합된 히터 및 광 검출기를 갖는 예시적인 SEAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 8은 전기 도메인에 있어서 송신기에 대한 예시적인 SEAS를 예시적으로 도시한 개략적인 다이어그램이다.
도 9는 예시적인 전계-흡수 변조 프로세스를 예시적으로 도시한 흐름도이다.
도 10a 내지 도 10c는, 선택적인 통합된 히터를 가진 SEAM을 각각 갖는 개개의 예시적인 SEAS들의 측 단면도들을 예시적으로 도시한 개개의 블록 다이어그램들이다.
도 11a 및 도 11b는, 이를테면 도 10c의 SEAS에 대한 선택적인 통합된 히터를 각각 갖는 개개의 예시적인 SEAS들을 예시적으로 도시한 하향식 단면도들의 개개의 블록 다이어그램들이다.
도 12는 예시적인 전계-흡수 변조기("EAM")를 갖는 예시적인 전계-흡수 시스템("EAS")의 측 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 13은 다른 예시적인 EAM을 갖는 예시적인 EAS의 측 단면도를 예시적으로 도시한 블록 다이어그램이다.
도 14는 열 감지를 위해 포지셔닝된 통합된 광검출기("PD")를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 15는 광 변조 진폭("OMA") 감지를 위해 포지셔닝된 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 16은 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 17은 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, PD들 둘 모두는 EAM에 대하여 가열 엘리먼트에 의해 정의된 동일한 또는 공통 열 환경에 있다.
도 18은 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, PD들 둘 모두는 SEAM에 대하여 가열 엘리먼트(115)에 의해 정의된 동일한 또는 공통 열 환경에 있다.
도 19는 열 감지를 위해 포지셔닝된 통합된 PD 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD를 갖는 예시적인 EAS를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, 그러한 PD들은 상이한 로컬 열 환경들에 있다.
도 20은 전기 도메인에 있어서 송신기에 대한 예시적인 EAS를 예시적으로 도시한 개략적인 다이어그램이다.
도 21은 예시적인 파장 분할 멀티플렉싱("WDM") 시스템을 예시적으로 도시한 블록 다이어그램이다.
도 22는 EAM에 대한 예시적인 전계-흡수 변조 프로세스를 예시적으로 도시한 흐름도이다.
도 23은 예시적인 열(columnar) 필드 프로그래밍가능 게이트 어레이("FPGA") 아키텍처를 도시한 간략화된 블록 다이어그램이다.
다음의 설명에서, 다수의 특정한 세부사항들이 본 명세서에 설명된 특정한 예들의 더 완전한 설명을 제공하기 위해 기재된다. 그러나, 이들 예들의 하나 이상의 다른 예들 및/또는 변경들이 아래에서 주어지는 모든 특정 세부사항들 없이도 실시될 수 있다는 것이 당업자에게 자명해야 한다. 다른 예시들에서, 잘 알려진 특징들은 본 명세서의 예들의 설명을 모호하게 하지 않기 위해 상세히 설명되지는 않는다. 예시의 용이함을 위해, 동일한 번호 라벨들이 동일한 아이템들을 지칭하기 위해 상이한 다이어그램들에서 사용되지만; 대안적인 예들에서, 아이템들은 상이할 수 있다.
예시적인 장치(들) 및/또는 방법(들)이 본 명세서에서 설명된다. 단어 "예시적인"이 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 본 명세서에서 사용된다는 것이 이해되어야 한다. "예시적인" 것으로서 본 명세서에 설명된 임의의 예 또는 특성은 다른 예들 또는 특성들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다.
수개의 도면들에 예시적으로 도시된 예들을 설명하기 전에, 일반적인 도입부가 추가적인 이해를 위해 제공된다.
종래의 전계-흡수 변조기들은, 도파관을 통과하는 광 빔에 수직인 방향으로 전기장을 인가하기 위해 애노드 전극 및 캐소드 전극을 가진 그러한 도파관을 갖는다. 이러한 전기장은, 이를테면 예컨대, 양자 우물(well) 구조에서 양자-한정 스타크(Stark) 효과를 사용함으로써 높은 소광비를 달성하기 위해 그러한 광 빔을 변조하는 데 사용될 수 있다.
아래에서 부가적으로 상세히 설명되는 바와 같이, 세그먼트화된 전계-흡수 변조기("SEAM") 그 자체는, 예컨대, DAC를 사용할 필요 없이 진폭 변조, 이를테면 PAM의 형태를 위한 진폭 레벨들을 생성하는 데 사용된다. SEAM의 각각의 세그먼트는 비선형성을 보상하기 위해 다른 세그먼트와 동일하거나 또는 상이한 길이를 가질 수 있다. 선택적으로, 각각의 세그먼트 또는 세그먼트들의 그룹들은 비선형성을 조정하기 위해 개별적으로 열 제어될 수 있다. 따라서, SEAM의 하나 이상의 세그먼트들의 길이 뿐만 아니라 선택은 대략적인 비선형성 튜닝을 위해 사용될 수 있거나 또는 어떠한 세그먼트들의 길이 뿐만 아니라 선택도 비선형성 튜닝을 위해 사용될 수 없는 반면, 그러한 SEAM의 하나 이상의 세그먼트들의 열 제어는 정밀한 비선형성 튜닝을 위해 사용될 수 있거나 또는 어떠한 세그먼트들의 열 제어도 정밀한 비선형성 튜닝을 위해 사용될 수 없다. 위의 일반적인 이해를 유념하여, SEAM에 대한 다양한 구성들 뿐만 아니라 SEAM의 사용을 위한 시스템 및 방법이 일반적으로 아래에서 설명된다.
데이터센터 또는 다른 열 제어된 환경에서 전계-흡수 변조를 사용하기 위해, 온도는 열 제어 루프들을 사용하여 안정화될 수 있다. 그와 유사하게, 종래의 광 변조기들은 전력 감지 및 열 제어를 위해 부가적인 광 드롭 포트들 및 별개의 감지 포토다이오드들을 사용할 수 있으며, 즉, 광 변조기들은 전계-흡수 변조를 사용하지 않는다. 그러나, 그러한 종래의 광 변조기들에서 사용되는 부가적인 광 드롭 포트들 및 별개의 감지 포토다이오드들은 영역을 소비하며, 레이아웃 및 시스템 설계를 복잡하게 할 수 있다.
아래에서 부가적으로 상세히 설명되는 바와 같이, 전계-흡수 변조기("EAM")는 부가적인 광 드롭 포트 및 별개의 포토다이오드를 사용하는 그러한 종래의 광 변조기들보다 더 효율적으로 열 제어 루프에 대해 사용될 수 있다. EAM은 통합된 감지 포토다이오드("PD")를 가질 수 있다. 통합된 PD를 가짐으로써, 그러한 EAM은 전계-흡수 변조 조정을 위해 열 제어 및/또는 데이터 아이 제어를 위한 밀접하게 커플링된 열 제어 피드백 루프를 용이하게 할 뿐만 아니라, 위에서-언급된 종래의 광 변조기와 비교하여 풋프린트(footprint)를 감소시킨다.
도 1은 세그먼트화된 전계-흡수 변조기("SEAM")(120)를 갖는 예시적인 세그먼트화된 전계-흡수 시스템("SEAS")(100)의 측 단면도를 예시적으로 도시한 블록 다이어그램이다. SEAS(100)는 1개 초과의 SEAM(120)을 포함할 수 있지만, 오직 하나의 SEAM(120)만이 제한이 아니라 명확화의 목적들을 위해 예시적으로 도시된다.
SEAS(100)는 반도체-온-절연체(semiconductor-on-insulator), 이를테면 SOI("silicon-on-insulator") 웨이퍼 또는 기판(101)("SOI 웨이퍼(101)")을 포함할 수 있다. SOI 웨이퍼(101)는, 이를테면 실리콘 산화물 또는 다른 절연체 재료로 형성된 절연층(104) 및 이를테면 실리콘 또는 다른 반도체 재료로 형성된 반도체-유전체 층(103)("실리콘 층(103)")을 가질 수 있다. 실리콘 층(103)은 단결정 실리콘 층일 수 있다.
트렌치(151)는 트렌치(151)에 그리고 그 상에 광 도파관("도파관")(106)을 형성하기 위해 실리콘 층(103)에 형성될 수 있다. 그와 유사하게, 도핑된 실리콘 도파관 층이 도파관(106)을 형성하도록 증착 및 에칭될 수 있다. 게르마늄 또는 다른 광학적으로 활성인 재료는, 트렌치(151)에, 그 위에 그리고 그 위쪽에 도파관(106)을 형성하기 위해, 이를테면 GeSi 또는 SiGe 또는 충분한 광학적 속성들을 갖는 다른 재료를 성장시킴으로써, 그러한 도핑된 실리콘 도파관 층에 부가될 수 있다. 트렌치(151)가 단부 프로파일에서 반-팔각형 형상을 갖더라도, 다른 구현들에서 다른 형상들이 트렌치(151)에 대해 사용될 수 있다.
신호 부스(buss)들(109-1 및 199-1)에 대한 애노드 및 캐소드 콘택(contact)들을 각각 제공하기 위해, 실리콘 층(103)의 상부 표면(153) 위쪽의 도파관(106)의 대향하는 양측(예컨대, 우측 및 좌측) 상에서 하부 측벽 표면들(152)에 인접하게 전도성 층(108)이 형성될 수 있다. "에 인접한"은, 도파관의 세그먼트에 인가된 전기장이 전계-흡수를 위해 그러한 세그먼트에 대한 흡수 계수에 영향을 줄 수 있도록, 즉, 전기장을 인가하여 흡수 스펙트럼을 변경시킴으로써 흡수 계수에 영향을 줄 수 있도록 그러한 도파관 다음에 있거나, 그와 접촉하거나, 또는 충분히 근접한다는 것을 일반적으로 의미한다. 유전체 층(102)은 상부 표면(153) 위에 형성되고, 전도성 층(108)에 대한 위치들을 정의하기 위해 패터닝되어, 신호 부스들(109-1 및 199-1)에 대한 콘택들을 포함하여 신호 부스들(109-1 및 199-1)을 제공할 수 있다. 위의 또는 다른 구현에서, 실리콘 층(103)은 신호 부스들(109-1 및 199-1)을 형성하기 위해 동일하거나 또는 상이한 타입들의 도펀트들로 주입, 확산 그리고/또는 그렇지 않으면 함침될 수 있다.
다른 유전체 층(105)은 유전체 층(102) 및 콘택 층(108)의 상부 표면들 위에 형성될 수 있다. 유전체 층(105)은 캐소드들 및 애노드들에 대한 위치들을 정의하기 위해 패터닝될 수 있다. 그와 유사하게, 캐소드-애노드 전도성 층(144)은 도파관(106)의 대향 측면들(예컨대, 우측 및 좌측) 상에서 상부 측벽 표면들(155)과 각각 경계를 이루기 위해 애노드 세그먼트(111-1) 및 캐소드 세그먼트(110-1)를 제공하도록 증착되거나 또는 다른 방식으로 형성될 수 있다. 애노드 세그먼트(111-1)는 신호 부스(109-1)에 대한 콘택 위에 형성될 수 있고, 캐소드 세그먼트(110-1)는 신호 부스(199-1)에 대한 콘택 위에 형성될 수 있다.
도파관(106)의 우측은 도파관(106)에서 p-타입 구역(142)을 제공하기 위해 p-타입 억셉터(acceptor) 불순물들로 형성되고 그리고/또는 그들을 갖도록 조정될 수 있고, 도파관(106)의 좌측은 도파관(106)에서 n-타입 구역(141)을 제공하기 위해 n-타입 도너(donor) 불순물들로 형성되고 그리고/또는 그들을 갖도록 조정될 수 있다. p-타입 구역(142)은 애노드 세그먼트(111-1) 및 신호 부스(109-1)에 인접할 수 있으며, 도파관(106)의 우측 측벽으로부터 도파관(106)의 중심을 향해 안쪽으로 연장될 수 있다. n-타입 구역(141)은 캐소드 세그먼트(110-1) 및 신호 부스(199-1)에 인접할 수 있으며, 도파관(106)의 좌측 측벽으로부터 도파관(106)의 중심을 향해 안쪽으로 연장될 수 있다.
유전체 층(107)은 전도성 층(144) 및 유전체 층(105)의 상부 표면들 뿐만 아니라 도파관(106)의 상부 표면 위에 증착될 수 있다. 애노드 세그먼트(111-1) 및 캐소드 세그먼트(110-1)는 도파관(106)에 대한 SEAM(120)의 일부를 제공할 수 있다.
도 2는 다른 SEAM(120)을 갖는 다른 예시적인 SEAS(100)의 측 단면도를 예시적으로 도시한 블록 다이어그램이다. 도 2의 설명의 세부사항들의 대부분이 도 1에 대한 것과 동일하므로, 이들 동일한 세부사항들은 제한이 아니라 명확화의 목적들을 위해 일반적으로 반복되지 않는다.
이러한 구현에서, 단일 유전체 층(105) 또는 유전체 층들(102 및 105)의 결합이 증착될 수 있고, 비아들은, 이를테면 하나 이상의 비아 에치들을 이용하여 그러한 하나 이상의 유전체 층들에 형성될 수 있다. 단일 유전체 층(105)이 제한이 아니라 명확화의 목적들을 위해 유전체 층(102)을 포함한다고 가정하면, 유전체 층(105)은 캐소드들 및 애노드들에 대한 위치들을 정의하기 위해 패터닝될 수 있다. 비아 에칭은, 전도성 층(144)의 증착으로부터의 전도성 재료의 수용을 위해 도파관(106)의 측벽 표면들(152 및 155)의 옆에서 유전체 층(105)에 비아들을 형성하는 데 사용될 수 있다.
그와 유사하게, 캐소드-애노드 전도성 층(144)은 도파관(106)의 대향 측면들(예컨대, 우측 및 좌측) 상에서 측벽 표면들(152 및 155)과 각각 경계를 이루는 애노드 세그먼트(111-3) 및 캐소드 세그먼트(110-3)를 제공하도록 증착되거나 또는 다른 방식으로 형성될 수 있다. 애노드 세그먼트(111-3) 및 캐소드 세그먼트(110-3)는 도파관(106)에 대한 SEAM(120)의 일부를 제공할 수 있다.
유전체 층(107)은 전도성 층(144) 및 유전체 층(105)의 상부 표면들 뿐만 아니라 도파관(106)의 상부 표면 위에 증착될 수 있다. 유전체 층(107)은 전도성 층(108)에 대한 위치들을 정의하기 위해 패터닝되어, 신호 부스들(109-3 및 199-3)에 대한 콘택들을 포함하여 신호 부스들(109-3 및 199-3)을 제공할 수 있다. 신호 부스들(109-3 및 199-3)에 대한 콘택들은 각각, 전도성 층(108)의 증착을 이용하여 애노드 세그먼트(111-3) 및 캐소드 세그먼트(110-3) 위에 형성될 수 있다.
도 3a 및 도 3b는, SEAM(120)을 각각 갖는 예시적인 SEAS들(100)의 측 단면도들을 예시적으로 도시한 개개의 블록 다이어그램들이다. 도 3a 및 도 3b는 도 1 및 도 2에 각각 대응하므로, 일반적으로 차이들만이 제한이 아니라 명확화의 목적들을 위해 아래에서 설명된다.
이들 구현들에서, 고유 또는 도핑되지 않은 구역("i-구역")(143)은 도파관(106)에서 n-타입 구역(141)과 p-타입 구역(142) 사이에 로케이팅될 수 있다. i-타입 구역(143)과 구역들(141 및 142) 사이의 경계들이 변할 수 있음을 이해해야 한다.
도 4는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도파관(106)은, 입력 광 신호(113)를 수신하도록 구성된 진입 단부(156), 및 출력광 신호(114)를 출력하도록 구성된 배출 단부(157)를 가질 수 있다. SEAM(120)은 도파관(106)에 인접한 세그먼트화된 SEAM(120)이다. SEAM(120)은, 도파관(106)에 인접한 복수의 EAM 세그먼트들(이러한 예에서는 EAM 세그먼트들(112-1 내지 112-3)임)을 포함한다. 3개의 EAM 세그먼트들(112-1 내지 112-3)이 예시적으로 도시되더라도, 일반적으로 2개 이상의 EAM 세그먼트들(112)이 구현될 수 있다.
SEAM(120)은 도파관(106)의 대향하는 측벽들 상에 각각, 세그먼트화된 애노드(111) 및 세그먼트화된 캐소드(110)를 포함할 수 있다. 세그먼트화된 애노드(110)는 도파관(106)의 측면(158)의 옆에 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 애노드 세그먼트들을 가질 수 있고, 세그먼트화된 캐소드(110)는 측면(158)에 대향하는 도파관(106)의 측면(159)의 옆에 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 캐소드 세그먼트들을 가질 수 있다. 애노드 세그먼트들(111-1 내지 111-3)은, 각각, EAM 세그먼트들(112-1 내지 112-3)을 제공하기 위한 쌍들을 형성하기 위해, 대응하는 캐소드 세그먼트들(110-1 내지 110-3)로부터 도파관(106)에 걸쳐 이격될 수 있다. 일반적으로, 적어도 2개의 애노드 세그먼트들(111) 및 적어도 2개의 캐소드 세그먼트들(110)의 쌍들은 각각, 도파관(106)의 옆에 세로방향으로 일련의 적어도 2개의 EAM 세그먼트들(112)을 제공하기 위해 서로 정렬되었다.
이러한 예에서, 3개의 EAM 세그먼트들(112)은 4개의 레벨들, 즉 펄스-진폭 변조("PAM")4 레벨들 0 내지 3을 갖는 PAM을 위해 사용된다. 그러나, 다른 구현들에서, 다른 타입들의 진폭 변조를 위한 EAM 세그먼트들(112)의 다른 수들이 사용될 수 있다.
SEAM(120)은 많은 광학 애플리케이션들, 이를테면 예컨대 광학 링크들에서 용이하게 사용될 수 있으며, 여기서, SEAM(120)이 에너지-효율적인 디바이스이므로, 전력 소비가 중요하다. 예컨대, SEAM(120)은 광 백플레인(backplane)들에서 사용될 수 있다. 또한, SEAM(120)은 고속 광학 디바이스들, 이를테면 예컨대, 광 송신기들 및 광 상호연결들에서 사용될 수 있다. SEAM(120)이 광학적으로 활성인 재료, 이를테면 GeSi 또는 다른 광학적으로 활성인 재료로 형성된 도파관(106)의 흡수 계수를 전기적으로 변경시킴으로써 광 신호(예컨대, 광)를 변조할 수 있기 때문에, SEAM(120)은, 예컨대 상이한 세그먼트 길이들을 가짐으로써 전기-광학(electro-optical) 응답에서 비선형성을 보상할 수 있으며, 이는 광학 및 전기 PAM 링크들 또는 도메인들 사이의 호환성에 대한 보상을 제공한다. 종래의 고속 EAM 변조기들과 유사하게, SEAM(120)은 NRZ(non-return-to-zero) 변조에 사용될 수 있다.
이러한 예에서, EAM 세그먼트(112-1)의 길이는 EAM 세그먼트(112-2)의 길이보다 짧고, EAM 세그먼트(112-2)의 길이는 EAM(112-3)의 길이보다 짧다. 입력 도파관 단부(156)로부터 애노드 및 캐소드 세그먼트 쌍들의 점점 더 긴 세로방향 길이들의 출력 도파관 단부(157)를 향한 이러한 진행은 각각의 연속적인 전기-광학 응답의 비선형성을 보상하기 위해 사용될 수 있다. 따라서, EAM 세그먼트들(112-1 내지 112-3)의 길이가 변하게 함으로써, 진폭 레벨들은 더 명확해질 수 있고, 즉 선형 단계들을 더 밀접하게 표현할 수 있다. 각각의 SEAM(120)이 애플리케이션에 의존하여 동일하거나 또는 상이한 비선형성 보상을 하는 SEAM들(120)이 SOI 웨이퍼(101) 상에서의 병렬 광 신호 프로세싱을 위해, 이를테면, 동일하거나 또는 상이한 타입들의 변조를 위해 형성될 수 있다.
다시, SEAM(120)은 비선형성을 보상하기 위해 고속 전기 DAC, 이를테면 변조기 구동기 없이 사용될 수 있음을 이해해야 한다. 따라서, 저전력 애플리케이션들의 경우, 고 분해능을 갖는 저전력 고속 DAC를 설계하는 것과 연관된 설계 난제들이 SEAM(120)을 사용함으로써 회피될 수 있다. 또한, SEAM(120)을 사용함으로써, 밸런싱된 PAM4 아이 다이어그램을 유지하도록 DAC 코드들을 적응적으로 조정하는 설계 난제들이 회피될 수 있다.
동일하거나 또는 상이한 길이들의 EAM 세그먼트들(112)이 대략적인 비선형성 보상을 위해 사용될 수 있지만, 열 보상이 정밀한 비선형성 조정을 위해 그러한 동일하거나 또는 상이한 길이들에 부가적으로 사용될 수 있다. 따라서, 광 입력 신호(113)로서 광 출력 신호(114)에 전달되도록 허용되는 광의 양, 즉 전계-흡수에 의해 흡수되는 광의 양은 EAM 세그먼트들(112-1 내지 112-3) 중 0, 1, 2, 또는 3개를 활성화시킴으로써 제어될 수 있다. 이러한 예에서, EAM 세그먼트들(112-1 내지 112-3)은 온도계 코딩을 위해 상이한 길이들을 가지며, EAM 세그먼트들(112-1 내지 112-3) 중 어느 것도 한번에 활성적이지 않거나 또는 EAM 세그먼트들(112-1 내지 112-3) 중 하나 이상이 한번에 활성적이다. 그러나, 다른 구현에서, 상이한 타입의 코딩, 이를테면 예컨대, 바이너리 코딩이 사용될 수 있다. 또한, 다른 구현에서, EAM 세그먼트(112) 중 어느 것도 한번에 활성적이지 않거나 또는 오직 하나의 EAM 세그먼트(112)만이 한번에 활성적일 수 있다. 따라서, 많은 구성들이 사용된 변조 및/또는 코딩에 의존하여 구현될 수 있음을 이해해야 한다.
도 5a는 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도 5a는, 선택적인 통합된 히터(165)의 부가를 제외하면 도 4와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 통합된 히터(165)는, 적어도 2개의 애노드 세그먼트들(111)에 대응하고, 적어도 2개의 애노드 세그먼트들(111)의 옆에 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 히터 세그먼트들(115)을 갖는다.
이러한 예에서, 애노드 세그먼트들(111-1 내지 111-3), 캐소드 세그먼트들(110-1 내지 110-3), 및 히터 세그먼트들(115-1 내지 115-3)은 각각, 일련의 EAM 세그먼트들(112-1 내지 112-3)을 제공하기 위해 서로 정렬될 수 있다. 다시, 일련의 EAM 세그먼트들(112-1 내지 112-3)이 PAM4 구현에 대해 예시적으로 도시되더라도, 다른 구현에서는 적어도 2개의 EAM 세그먼트들(112)이 존재할 수 있다. 이러한 예에서, 히터 세그먼트들(115-1 내지 115-3)은 각각, 애노드 세그먼트들(111-1 내지 111-3)로부터 이격되며, 여기서 애노드 세그먼트들(111-1 내지 111-3)은 도파관(106)의 측면(158)과 히터 세그먼트들(115-1 내지 115-3) 사이에 로케이팅된다. 또한, 이러한 예에서, EAM 세그먼트들(112) 모두는 도파관(106)을 따라 동일한 길이들을 갖는다.
도 5b는 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도 5b는, 선택적인 통합된 히터(165)가 세그먼트화된 애노드(111)와 접촉한다는 점을 제외하면 도 5a와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 이러한 예에서, 애노드 세그먼트들(111-1 내지 111-3)은 각각, 히터 세그먼트들(115-1 내지 115-3)과 접촉하며, 여기서 애노드 세그먼트들(111-1 내지 111-3)은 도파관(106)의 측면(158)과 히터 세그먼트들(115-1 내지 115-3) 사이에 로케이팅된다.
히터 세그먼트들(115-1 내지 115-3)이 도파관(106)의 애노드-측 상에 로케이팅되더라도, 다른 구현에서, 히터 세그먼트들(115-1 내지 115-3)은 캐소드 세그먼트들(110-1 내지 110-3)에 대응하여 도파관(106)의 캐소드-측 상에 로케이팅될 수 있다. 다시 말하면, 통합된 히터(165)는 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 히터 세그먼트들(115)을 가질 수 있으며, 통합된 히터 세그먼트들(115)은 그들의 측면들을 따라 적어도 2개의 대응하는 캐소드 세그먼트들과 경계를 이루거나 또는 그들로부터 이격될 수 있다. 다시, 그러한 애노드, 캐소드 및 히터 세그먼트들은, 각각, 일련의 적어도 2개의 전계-흡수 변조 세그먼트들, 이를테면 EAM 세그먼트들(112-1 내지 112-3)을 제공하기 위해 서로 정렬될 수 있다.
도 5c는 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다.
도 5c는, 선택적인 통합된 히터(165)가 오직 하나의 히터 세그먼트(115-1), 즉 비-길이방향으로 세그먼트화되지 않은 통합된 가열 엘리먼트를 갖는다는 점을 제외하면 도 5a와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 이러한 예에서, 통합된 히터(165)는 적어도 2개의 애노드 세그먼트들의 옆에 이격되게 로케이팅되는 하나의 연속적인 히터 세그먼트들(115-1)을 갖는다.
이러한 예에서, 애노드 세그먼트들(111-1 내지 111-3) 및 캐소드 세그먼트들(110-1 내지 110-3)은 서로 각각 정렬될 수 있고, 통합된 히터(165)의 하나의 단일 히터 세그먼트(115-1)는 일련의 EAM 세그먼트들(112-1 내지 112-3)을 제공하기 위해 3개의 모든 애노드 세그먼트들에 걸쳐 있을 수 있다. 이러한 예에서, 통합된 히터(165)는 각각, 애노드 세그먼트들(111-1 내지 111-3)의 측면들로부터 이격되며, 여기서 애노드 세그먼트들(111-1 내지 111-3)은 도파관(106)의 측면(158)과 통합된 히터(165) 사이에 로케이팅된다.
도 5d는 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도 5d는, 선택적인 통합된 히터(165)가 애노드 세그먼트들(111)과 접촉한다는 점을 제외하면 도 5c와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다.
통합된 히터(165)의 히터 세그먼트(115-1)가 도파관(106)의 애노드-측 상에 로케이팅되더라도, 다른 구현에서, 통합된 히터(165)는 캐소드 세그먼트들(110-1 내지 110-3)에 근접하게 또는 그들과 접촉하게 도파관(106)의 캐소드-측 상에 로케이팅될 수 있다. 다시 말하면, 통합된 히터(165)의 히터 세그먼트(115-1)는 적어도 2개의 캐소드 세그먼트들의 측면들로부터 이격되게 또는 그들과 접촉하게 길이방향으로 로케이팅될 수 있다. EAM 세그먼트들(112) 각각에 영향을 주는 환경 온도 차이들을 제외하면 그러한 EAM 세그먼트들(112)에 관한 비선형성에 대한 보상이 충분한 애플리케이션에서, EAM 세그먼트들(112)의 더 작은 입도, 즉 각각의 EAM 세그먼트(112)의 온도를 독립적으로 조정하는 것보다 더 작은 입도의 열 조정이 구현될 수 있으며, 따라서 단일 히터 세그먼트(115-1)가 사용될 수 있다.
도 6a는 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도 6a는, 선택적인 통합된 히터(165)가 또한 애노드-측 상에 있다는 점을 제외하면 도 5a와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다.
통합된 히터(165)는, 적어도 2개의 애노드 및 캐소드 세그먼트 쌍들에 대응하고, 적어도 2개의 애노드 및 캐소드 세그먼트 쌍들 옆에 서로 이격되게 길이방향으로 나란히 로케이팅된 적어도 2개의 히터 세그먼트들을 갖는다. 이러한 예에서, 애노드 세그먼트들(111-1 내지 111-3)은 각각, 히터 세그먼트들(115-1 내지 115-3)의 측면들로부터 이격되며, 여기서 애노드 세그먼트들(111-1 내지 111-3)은 도파관(106)의 측면(158)과 히터 세그먼트들(115-1 내지 115-3) 사이에 로케이팅된다. 또한, 히터 세그먼트들(115-1 내지 115-3)은 각각, 캐소드 세그먼트들(110-1 내지 110-3)의 측면들로부터 이격되며, 여기서 캐소드 세그먼트들(110-1 내지 110-3)은 도파관(106)의 측면(159)과 캐소드-측 히터 세그먼트들(115-1 내지 115-3) 사이에 로케이팅된다.
이러한 예에서, 애노드-측 및 캐소드-측 히터 세그먼트들(115-1 내지 115-3)은 공통적으로 제어될 수 있다. 예컨대, 애노드-측 및 캐소드-측 부분 둘 모두를 가질 수 있는 히터 세그먼트(115-1)는 히터 세그먼트들(115-2 및 115-3)과 독립적으로 제어될 수 있다. 또한, 다른 구현에서, 애노드-측 히터 세그먼트(115-1)는 캐소드-측 히터 세그먼트(115-1)와 독립적으로 제어될 뿐만 아니라 다른 히터 세그먼트들과 독립적으로 제어될 수 있다. 일반적으로, 통합된 히터(165)는 적어도 2개의 애노드 세그먼트들(111-1 내지 111-3) 및/또는 적어도 2개의 캐소드 세그먼트들(110-1 내지 110-3)과 접촉하거나 또는 접촉하지 않으면서 그들 옆에 길이방향으로 로케이팅된 히터 세그먼트들(115)을 가질 수 있다. 또한, 통합된 히터(165)는 서로 나란히 로케이팅된 적어도 2개의 히터 세그먼트들(115)을 가질 수 있으며, 적어도 2개의 애노드 세그먼트들(111-1 내지 111-3) 또는 적어도 2개의 캐소드 세그먼트들(110-1 내지 110-3)에 대응하는 적어도 2개의 히터 세그먼트들(115) 사이에는 유전체 갭들이 개재된다.
도 6b는 선택적인 통합된 히터(165)를 갖는 다른 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도 6b는, 선택적인 통합된 히터(165)가 캐소드 세그먼트들(110-1 내지 110-3) 및 애노드 세그먼트들(111-1 내지 111-3)과 접촉하게 각각 캐소드-측 및 애노드-측 둘 모두 상에서 히터 세그먼트들(115-1 내지 115-3)을 갖는다는 점을 제외하면 도 6a와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 따라서, 애노드-측 히터 세그먼트들(115-1 내지 115-3)은 서로 각각 이격되게 그리고 그들의 측면들을 따라, 대응하는 애노드 세그먼트들(111-1 내지 111-3)과 접촉하게 길이방향으로 나란히 로케이팅되고, 캐소드-측 히터 세그먼트들(115-1 내지 115-3)은 서로 각각 이격되게 그리고 그들의 측면들을 따라, 대응하는 캐소드 세그먼트들(110-1 내지 110-3)과 접촉하게 길이방향으로 나란히 로케이팅된다.
도 6c는 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도 6c는, 선택적인 통합된 히터(165)가 애노드-측 상에 가열 엘리먼트 및 캐소드-측 상에 다른 가열 엘리먼트(이들 엘리먼트들 각각은 애노드 및 캐소드 세그먼트들로부터 각각 이격됨)를 갖는다는 점을 제외하면 도 5c와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다.
통합된 히터(165)는 적어도 2개의 애노드 세그먼트들, 이를테면 예컨대, 애노드 세그먼트들(111-1 내지 111-3)의 옆에 이격되게 로케이팅되는 애노드-측의 연속적인 히터 세그먼트(115A)를 갖고, 적어도 2개의 캐소드 세그먼트들, 이를테면 예컨대, 캐소드 세그먼트들(110-1 내지 110-3)의 옆에 이격되게 로케이팅되는 캐소드-측의 연속적인 히터 세그먼트(115C)를 갖는다. 이러한 예에서, 애노드 세그먼트들(111-1 내지 111-3) 및 캐소드 세그먼트들(110-1 내지 110-3)은 서로 각각 정렬될 수 있고, 통합된 히터(165)의 애노드-측 히터 세그먼트(115A) 및 캐소드-측 히터 세그먼트(115C)는 각각, 일련의 EAM 세그먼트들(112-1 내지 112-3)을 제공하기 위해 3개의 모든 애노드 및 캐소드 세그먼트들에 걸쳐 있을 수 있다. 이러한 예에서, 애노드-측 히터 세그먼트(115A)는 각각, 애노드 세그먼트들(111-1 내지 111-3)의 측면들로부터 이격되며, 여기서 애노드 세그먼트들(111-1 내지 111-3)은 도파관(106)의 측면(158)과 애노드-측 히터 세그먼트(115A) 사이에 로케이팅된다. 또한, 이러한 예에서, 캐소드-측 히터 세그먼트(115C)는 각각, 캐소드 세그먼트들(110-1 내지 110-3)의 측면들로부터 이격되며, 여기서 캐소드 세그먼트들(110-1 내지 110-3)은 도파관(106)의 측면(159)과 캐소드-측 히터 세그먼트(115C) 사이에 로케이팅된다.
도 6d는 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 도 6d는, 선택적인 통합된 히터(165)가 애노드-측 상에서 가열 엘리먼트 및 캐소드-측 상에서 다른 가열 엘리먼트(이들 엘리먼트들 각각은 애노드 및 캐소드 세그먼트들과 각각 접촉함)를 갖는다는 점을 제외하면 도 6c와 동일하므로, 동일한 설명이 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 애노드-측 히터 세그먼트(115A)는 대응하는 애노드 세그먼트들(111-1 내지 111-3) 각각의 옆에 그리고 그들 각각과 접촉하게 로케이팅되고, 캐소드-측 히터 세그먼트(115C)는 대응하는 캐소드 세그먼트들(110-1 내지 110-3)의 옆에 그리고 그들과 접촉하게 로케이팅된다.
도 6c 및 도 6d의 예시적인 구현들에서, 애노드-측의 연속적인 히터 세그먼트(115A) 및 캐소드-측의 연속적인 히터 세그먼트(115C)는 공통적으로 제어된다. 그러나, 다른 구현에서, 애노드-측의 연속적인 히터 세그먼트(115A) 및 캐소드-측의 연속적인 히터 세그먼트(115C)는 독립적으로 제어될 수 있다.
제한이 아니라 예로서 명확화의 목적들을 위해, 도 4에서 예시적으로 도시된 바와 같은 기본 구성과 도 5a에서와 같이 대응하는 통합된 히터 엘리먼트들 또는 세그먼트들(115)이 다음의 예들에서 사용된다는 것이 가정되어야 하지만; 위의 예들 중 임의의 예 또는 이들의 조합들이 다음의 설명에 따라 사용될 수 있음을 이해해야 한다. 또한, 오직 하나만이 명확화의 목적들을 위해 예시적으로 도시되더라도, 다수의 도파관들(106) 및 대응하는 SEAM들(120)이 SOI 웨이퍼(101) 상에 형성될 수 있음을 이해해야 한다.
도 7은 선택적인 통합된 히터(165)를 갖는 예시적인 SEAS(100)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. EAM 세그먼트들(112-1 내지 112-3)이 예시적으로 도시된 바와 같이 도파관(106)의 옆에서 세로방향으로 상이한 길이들을 갖더라도, 다른 구현에서, EAM 세그먼트들 중 2개 이상의 EAM 세그먼트들의 길이들은 도파관(106)의 옆에서 세로방향으로 서로 동일할 수 있다. 세로방향 길이들은 상이한 레벨들의 전기-광학 흡수에 대해 상이할 수 있으며, 즉, 도파관(106) 재료를 따라 흡수 계수를 단편적으로 변경시킬 수 있다. 예컨대, EAM 세그먼트들(112-1 내지 112-3)은 흡수 상태들의 점진적인 진행에 대한 온도계 코드에 대응하여, 도파관(106)의 옆에서 세로방향으로 동일하거나 또는 상이한 길이들을 갖도록 구성될 수 있다. 그러나, 다른 예에서, EAM 세그먼트들(112-1 내지 112-3)은 흡수 상태들의 바이너리 진행에 대한 바이너리 코드에 대응하여, 도파관(106)의 옆에서 세로방향으로 일반적으로 동일하거나 또는 상이한 길이들을 갖도록 구성된다.
이러한 구현에서, 광검출기(118)는 배출 단부(157)에 근접하게 로케이팅되고, SEAM(120)의 일부를 형성한다. 광검출기(118)는, 도파관(106)의 측면(158)의 옆에 로케이팅된 검출기 애노드(118A) 및 도파관(106)의 측면(159)의 옆에 로케이팅된 검출기 캐소드(118C)를 포함할 수 있다. 검출기 애노드(118A) 및 검출기 캐소드(118C)는 도파관(106)의 대향 측면들 상에 서로 정렬되고, 측면들(158 및 159)에 각각 인접할 수 있다. 검출기 애노드(118A) 및 검출기 캐소드(118C)는 애노드 세그먼트들(111) 및 캐소드 세그먼트들(110)과 함께 형성될 수 있는데, 그 이유는 동일한 재료가 이들 애노드들 및 캐소드들 모두에 대해 사용될 수 있기 때문이다.
검출기 애노드(118A) 및 검출기 캐소드(118C)는 일련의 n개의 EAM 세그먼트들(112-1 내지 112-n)의 마지막 스테이지, 즉 제n 스테이지의 애노드 세그먼트(111-n) 및 마지막 스테이지의 캐소드 세그먼트(110-n)로부터 각각 이격될 수 있다. 광검출기(118)는, 출력 광 신호(114)의 데이터 아이와의 연관을 위해 그러한 출력 광 신호(114)의 검출된 세기에 비례하는 광전류 신호를 제공하도록 구성될 수 있다. 애노드 세그먼트들(111-1 내지 111-3)은 총괄하여 SEAM(120)의 세그먼트화된 애노드(111)를 형성할 수 있고, 캐소드 세그먼트들(110-1 내지 110-3)은 총괄하여 세그먼트화된 캐소드(110)를 형성할 수 있다. 그러나, 캐소드는 세그먼트화된 애노드(111)와 페어링되기 위한 비-세그먼트화된, 즉 일체형 캐소드 세그먼트(110)일 수 있다. 그와 유사하게, 이것은 세그먼트화된 또는 비-세그먼트화된 캐소드(110)가 공통적으로 접지되거나 또는 그렇지 않으면 공통적으로 커플링되는 것과 관계가 있지만, 세그먼트화된 애노드(111)의 애노드 세그먼트들이 서로 전기적으로 분리된다.
도 8은 전기 도메인에 있어서 송신기에 대한 예시적인 SEAS(100)를 예시적으로 도시한 개략적인 다이어그램이다. 도 8은 도 1 내지 도 8을 동시에 참조하여 추가로 설명된다.
입력 데이터(121)는 인코더(122)에 제공된다. 이러한 예에서, 인코더(122)는 PAM4 인코더이지만; 다른 구현에서, 다른 타입의 PAM을 제한없이 포함하는 다른 타입의 변조가 인코더를 이용하여 입력 데이터(121)를 인코딩하기 위해 사용될 수 있다. PAM4에 대한 이러한 예에서, "하이(high)" 비트("Bit_H") 구동 신호(123-1), "제로" 비트("Bit_Z") 구동 신호(123-2), "로우(low)" 비트("Bit_L") 구동 신호(123-3), 또는 이들 구동 신호들의 조합은, 인코더(122)로부터의 출력(그 출력은 입력 데이터(121)에 대한 응답임)에 대한 응답으로, 한번에 활성일 수 있거나 또는 이들 구동 신호들 중 어느 것도 한번에 활성이지 않을 수 있다.
PAM4에서, 4개의 별개의 펄스 진폭 레벨들 또는 펄스 진폭들, 즉 일반적으로는 진폭 레벨들 1, 2, 3, 및 4는 각각 2비트로, 이를테면 예컨대, 그레이(gray) 코드 구현의 경우에는 00, 01, 11, 및 10으로 표현된다. PAM4 비트들의 각각의 쌍은 "심볼", 즉 심볼 당 2비트로 지칭된다. 그러한 4개의 진폭 레벨들 중 하나가 심볼 기간에서 송신될 경우, 2개의 비트들이 병렬로 송신된다. 심볼 당 2비트를 갖는 PAM4 데이터 스트림의 경우, 입력 데이터(121)의 각각의 2비트들은 이러한 예의 경우 3비트 온도계 코드로 인코딩될 수 있다. 아래의 표 1은, 이러한 구현의 경우 입력 데이터(121)의 인코딩을 위해, 즉, 입력 데이터(121)의 2비트 PAM4 심볼들을, 구동 신호들(123-1 내지 123-3)의 비트들의 상태들로 표현된 대응하는 3비트 온도계 구동 신호들로 맵핑하기 위해 사용될 수 있는 예시적인 변조 코드이다.
이러한 예에서, 인코더(122)로부터의 출력으로서의 SEAM(120)으로의 인코딩된 입력(126)은 입력 데이터(121)의 PAM4 11 심볼 입력에 대한 응답으로 가장 많은 양의 제어된 전기-광학 흡수를 가져서, 구동 신호들(123-1 내지 123-3)의 비트들 모두가 어써팅(assert)되는 것을 초래하는데, 즉 이러한 예에서는 모두 로직 1들이 되는 결과를 초래한다. 이러한 예에서, 인코더(122)로부터의 출력으로서 SEAM(120)으로의 인코딩된 입력(126)은 입력 데이터(121)의 PAM4 00 심볼 입력에 대한 응답으로 가장 적은 양의 흡수를 가져서, 구동 신호들(123-1 내지 123-3)의 비트들 중 어느 것도어써팅되지 않는 것을 초래하는데, 즉 이러한 예에서는 모두 로직 0들이 되는 결과를 초래한다. 이러한 예에서, 인코더(122)로부터의 출력으로서 SEAM(120)으로의 인코딩된 입력(126)은 입력 데이터(121)의 PAM4 01 심볼 입력에 대한 응답으로 두번째로 가장 적은 양의 흡수를 가져서, 구동 신호들(123-1 및 123-2)의 비트들 중 어느 것도 어써팅되지 않고, 즉 이러한 예에서는 둘 모두가 로직 0들이며, 구동 신호(123-3)의 비트는 어써팅되는데, 즉 이러한 예에서는 로직 1이 되는 결과를 초래한다. 이러한 예에서, 인코더(122)로부터의 출력으로서 SEAM(120)으로의 인코딩된 입력(126)은 입력 데이터(121)의 PAM4 10 심볼 입력에 대한 응답으로 두번째로 가장 큰 양의 흡수를 가져서, 구동 신호들(123-2 및 123-3)의 비트들 둘 모두가 어써팅되고, 즉 이러한 예에서는 둘 모두가 로직 1들이고, 구동 신호(123-1)의 비트는 어써팅되지 않는데, 즉 이러한 예에서는 로직 0이 되는 결과를 초래한다. 그러나, 표 1의 인코딩의 완전한 역전, 표 1의 그레이 코드 버전, 또는 다른 조합을 제한없이 포함하는 임의의 인코딩이 사용될 수 있다. 일반적으로, 광의 다양한 단계들은 온도계, 바이너리 또는 달리 인코딩되는지에 관계없이, 검출가능한 진폭 레벨들을 제공하도록 전계-흡수에 의해 제어될 수 있다.
따라서, 제한이 아니라 예로서 명확화의 목적들을 위해, 표 1의 인코딩이 사용된다는 것이 가정되어야 한다. 또한, SEAM(120)으로의 인코딩된 입력(126)으로서 제공된 입력 데이터(121)에 대한 응답으로 광 입력 신호(113), 이를테면 예컨대, 캐리어 신호를 변조하기 위하여 그러한 입력 데이터(121)를 프로세싱하기 위해 100% 듀티 사이클이 가정되더라도, 다른 구현에서, 100% 미만의 듀티 사이클, 즉 심볼 기간들 사이에 널(null) 기간들이 있는 듀티 사이클이 사용될 수 있다. 그와 유사하게, 이러한 구현의 경우, 널 기간 또는 간격이 데이터 버스트들 사이에서 사용될 수 있으므로, 구동 신호들(123)의 비트들 모두가 그러한 널 기간들 또는 간격들 동안 로직 0들로 유지될 수 있다.
이러한 예시적인 구현에서, 3개의 구동 신호들(123)은 EAM 세그먼트들(112-1 내지 112-3)을 각각 구동시킨다. EAM 세그먼트들(112-1 내지 112-3) 사이의 비율은, 전기-광학 응답의 비선형성이 PAM4 아이에서 보상될 수 있도록 선택될 수 있다. 이러한 예에서, 각각의 EAM 세그먼트(112-1 내지 112-3)는 구동 신호들(123-1 내지 123-3)을 수신하도록 각각 커플링되는 대응하는 NRZ 전압-모드 구동기(124-1 내지 124-3)에 의해 구동된다. NRZ 전압 모드 구동기들(124-1 내지 124-3)의 구현은 상당히 덜 복잡하며, 고속 DAC보다 더 적은 전력을 사용한다.
대응하는 구동 신호들(123-1 내지 123-3)에 대한 응답으로 NRZ 전압 모드 구동기들(124-1 내지 124-3)의 각각의 NRZ 전압 출력들(125-1 내지 125-3)은 NRZ 전압들을 애노드 세그먼트들(111-1 내지 111-3)에 각각 제공할 수 있다. 따라서, EAM 세그먼트들(112-1 내지 112-3)의 각각의 애노드 세그먼트들(111-1 내지 111-3)은 각각 애노드 신호 부스들(109-1 내지 109-3)을 통해 NRZ 전압 출력들(125-1 내지 125-3)의 대응하는 NRZ 전압을 수신할 수 있다. NRZ 전압들이 사용되지만, 다른 타입들의 전압들, 이를테면 예컨대, 비-NRZ 전압 또는 반전된 NRZ("NRZI") 전압이 사용될 수 있다.
NRZ 전압들은 각각, 도파관(106)의 대응하는 부분들을 통해 개개의 전기장들을 대응하는 캐소드 세그먼트들(110-1 내지 110-3)에 전도하기 위해 애노드들(111-1 내지 111-3)에 인가될 수 있다. 적어도 2개의 애노드 세그먼트들(111)은 각각, 별개의 소스 노드들, 이를테면 NRZ 전압 모드 구동기들(124-1 내지 124-3)의 출력 노드들에 각각 전기적으로 커플링될 수 있다. 이것은, NRZ 전압 모드 구동기들(124-1 내지 124-3)로부터 각각, 애노드 세그먼트들(111-1 내지 111-3)에 전압들을 선택적으로 인가하기 위해 사용될 수 있다. 인코딩된 입력(126)의 임의의 및 모든 어써팅된 비트들은, 변조된 출력 광 신호(114)를 제공하도록 입력 광 신호(113)의 전기-광학 변조에 의해 입력 광 신호(113)를 변조하는 데 사용될 수 있으며, 여기서, 그러한 변조는 인코딩된 입력(126)의 변조 코드를 효과적으로 표현한다.
애노드 세그먼트들(111-1 내지 111-3)에 각각 대응하는 캐소드 세그먼트들(110-1 내지 110-3) 모두는 대응하는 캐소드 신호 부스들(199-1 내지 199-3)을 통해 공통 접지(128)에 커플링될 수 있다. 캐소드 신호 부스들(199-1 내지 199-3)은 접지(128)에 커플링된 공통 캐소드 부스(199)일 수 있다. 따라서, 다른 구현에서, 캐소드 세그먼트들(110-1 내지 110-3) 보다는, 단일의 비-세그먼트화된 캐소드(110)가 도파관(106)에 걸쳐 애노드 세그먼트들(111-1 내지 111-3)의 표면 영역들에 대면하는 대응하는 표면 영역들을 갖기 위해 사용될 수 있다.
변조된다면, SEAM(120)에 의해 변조된 이후, 광 입력 신호(113)는 SEAM(120)의 광검출기(118)에 근접하게, 즉 광검출기 애노드(118A)와 캐소드(118C) 사이에서 도파관(106)을 통과할 수 있다. 광검출기(118)는 포토다이오드를 갖는 포토다이오드 회로(198)를 포함할 수 있으며, 여기서 그러한 포토다이오드 회로(198)는 종래의 것일 수 있고, 따라서, 제한이 아니라 명확화의 목적들을 위해 불필요하게 상세히 설명되지 않는다. 이러한 예에서 적응적 열 튜닝을 위해, PAM4 레벨 검출을 위한 포토다이오드가 도파관(106)의 버스 배출 단부(157) 부근, 즉 SEAM(120) 이후 도파관(106)을 따라 구현될 수 있다.
광검출기 공급 전압(129)과 접지(128) 사이에 바이어싱될 수 있는 광검출기(118)는 통과하는 광 출력 신호(114)의 검출된 광자들, 즉 검출된 세기에 대한 응답으로 광전류 신호(131)를 출력할 수 있다. 일 구현에서, 광 입력 신호(113)는 이를테면 예컨대, 레이저 다이오드로부터의 레이저 빔일 수 있으며, EAS(100)는 광자 집적 회로에 있을 수 있다. 광검출기(118)로부터 출력된 광전류 신호(131)는 그의 PAM과 연관된 광 출력 신호(114)의 데이터 아이를 표현할 수 있으며, 그 데이터 아이는 이러한 예에서, 일반적으로 4개의 별개의 펄스 진폭 레벨들을 갖는 데이터 아이이다. 그러나, 다른 구현에서, 그러한 데이터 아이는 4개보다 더 적거나 또는 더 많은 별개의 펄스 진폭 레벨들을 가질 수 있다.
전류-제어식 전압 소스("CCVS")(127)는 출력 전압 신호("Vout")(132)를 제공하기 위해 광전류 신호(131)를 수신하도록 구성될 수 있다. CCVS(127)는, 예컨대 트랜스임피던스 증폭기("TIA")를 이용하여 구현된 회로일 수 있다. 레벨 추적 회로(130)는 아이 개방 조정 신호(133)를 제공하기 위해 출력 전압 신호(132)를 수신하도록 구성될 수 있다. 레벨 추적 회로(130)는, 광 출력 신호(114)의 아이 개방에서 어떤 변조 상태들을 찾을지를 알기 위하여 광 변조 진폭("OMA") 추적을 위해 구성될 수 있으며, 레벨 추적 회로(130)는 구동 신호들(123-1 내지 123-3)을 수신하도록 구성될 수 있다. 레벨 추적 회로(130)는, 구동 신호들(123-1 내지 123-3)의 상태들 및 대응하는 출력 전압 신호(132)에 대한 응답으로, 아이 개방의 임의의 하나 이상의 진폭 레벨들에 관한 아이 개방의 선형성이 임의의 하나 이상의 대응하는 진폭 레벨들의 선형성을 향상시키기 위해 조정될지 여부를 결정하도록 구성될 수 있다.
열 제어기(136)는 열 제어 신호(137)를 제공하기 위해 아이 개방 조정 신호(133)를 수신하도록 구성될 수 있다. 열 제어 신호(137)는 N비트 코딩된 신호일 수 있다. 히터 구동기(134)는, 히터 세그먼트들(115-1 내지 115-3) 각각으로의 히터 활성화 신호들(135-1 내지 135-3) 중 하나 이상을 어써팅하거나 또는 어느 것도 어써팅하지 않기 위해 열 제어 신호(137)를 수신하도록 구성될 수 있다.
도파관(106)에 대한 EAM 세그먼트들(112-1 내지 112-3)의 흡수 곡선들 각각은 온도 의존 가변 컴포넌트를 갖는다. 그와 유사하게, 이러한 예에서, 가열 엘리먼트들로서 간주될 수 있는 3개의 별개의 히터 세그먼트들(115-1 내지 115-3)은 통합된 히터(165)의 히터 구동기 회로(134)에 의해 구동된다. 이러한 예에서, 히터 세그먼트들(115-1 내지 115-3)이 서로 대응하는, 애노드-측 가열 엘리먼트들 및 캐소드-측 가열 엘리먼트들 둘 모두를 포함한다는 것이 가정되어야 한다. 히터 세그먼트들(115-1 내지 115-3)이 히터 구동기(134)에 공통적으로 커플링되지만, 각각의 애노드-측 및 캐소드-측 가열 엘리먼트는 별개로 제어될 수 있다. 그러나, 다른 구현에서, 가열 엘리먼트들의 애노드-캐소드-측의 쌍들은 대응하는 히터 활성화 신호를 수신하도록 공통적으로 커플링될 수 있는 것이 아니라, 서로에 관해 독립적으로 제어될 수 있다.
가열 세그먼트들(115-1 내지 115-3)에 각각 제공되는 히터 활성화 신호들(135-1 내지 135-3)은 EAM 세그먼트들(112-1 내지 112-3)을 상이하거나 또는 동일한 온도들로 독립적으로 튜닝하기 위해 사용될 수 있다. 이러한 구현에서, 제어 신호(137)는, 가열 세그먼트들(115-1 내지 115-3) 중 어느 것이 광 PAM4 진폭 레벨들의 선형성의 정밀한 튜닝을 위해 적응적 조정을 수행하도록 켜지는지 또는 꺼지는지를 히터 구동기 회로(134)에게 표시할 수 있다.
EAM 세그먼트들(112)의 사이징(sizing)을 통한 프로세스 변동들 및 통합된 가열 세그먼트들(115)의 제어를 통한 온도 변동들 둘 모두를 보상할 시에 유연성을 제공하는 것은 SEAM(120)의 선형성을 향상시키는 것을 용이하게 한다. 통합된 히터(165)는, 열 제어기 회로(136) 및 히터 구동기 회로(134)를 통해 서로 독립적으로 가열 세그먼트들(115-1 내지 115-3)의 온도를 조정하는 데 사용될 수 있으며, 여기서, 히터 구동기 회로(134)는 히터 세그먼트들(115-1 내지 115-3)에 대응하는 3개의 별개의 구동기들을 갖는다. 따라서, 광 PAM4 송신을 위한 SEAM(120)의 비선형성을 보상하는 것(그러한 보상을 위해 DAC를 가질 필요가 없음) 외에도, 통합된 포토다이오드 및 별개의 가열 엘리먼트들이 PAM4 변조를 위한 적응적 열 튜닝을 위해 사용될 수 있다.
도 9는 예시적인 전계-흡수 변조 프로세스(200)를 예시적으로 도시한 흐름도이다. 도 9는 도 1 내지 도 9를 동시에 참조하여 추가로 설명된다.
201에서, 입력 광 신호(113)는 도파관(106)에 의해 진입 단부(156)에서 수신될 수 있다. 202에서, 일반적으로 입력 광 신호(113)가 수신되는 것과 거의 동시에, 입력 데이터(121)에 대응하는 인코딩된 입력(126)의 변조 코드가 SEAM(120)에 의해 수신될 수 있다.
203에서, 입력 광 신호(113)는, 그러한 광 신호가 도파관(106)에 인접한 SEAM(120)을 이용하여 도파관(106)의 대응하는 부분을 통과할 때, SEAM(120)에 의해 단편적으로 변조될 수 있다. 선택적으로, 204에서, 이전에 설명된 바와 같이, 적어도 2개의 히터 세그먼트들(115)을 갖는 통합된 히터(165)가 대응하는 애노드 세그먼트들(111) 및/또는 캐소드 세그먼트들(110)을 단편적으로 가열시키기 위해 사용될 수 있다. 따라서, 203에서 단편적으로 변조하는 것, 즉 세그먼트-단위로 변조하는 것은, SEAM(120)의 적어도 2개의 전계-흡수 변조 세그먼트들(112)에 의한 직렬 세그먼트화된 변조를 제공하기 위해, 서로 각각 정렬되는 애노드, 캐소드 및 선택적인 히터 세그먼트들을 포함하는 SEAM(120)을 이용하여 수행될 수 있다. 206에서, 출력 광 신호(114)는 그러한 변조 코드에 대한 세그먼트화된 변조에 대한 응답으로 변조된 입력 광 신호(113)로서, 도파관(106)의 배출 단부(157)에서 출력될 수 있다.
선택적인 세그먼트화된 가열이 204에서 사용되면, 동작들(211 내지 215)이 사용될 수 있다. 그와 유사하게, 파선(205)에 의해 표시된 바와 같이, 출력 광 신호(114)가 획득될 수 있으며, 그의 세기는 211에서, 검출된 세기에 비례하는 광전류 신호(131)를 제공하기 위해 출력 광 신호(114)의 데이터 아이와의 연관을 위하여, 206에서의 출력 이전에 그러한 출력 광 신호(114)의 광검출기(118)를 이용하여 검출될 수 있다. 데이터 아이에 대한 광전류 신호(131)는 4개 이상의 별개의 펄스 진폭 레벨들을 갖는 PAM과 연관될 수 있다.
212에서, 그러한 출력 전압 신호(114)의 전류-제어식 전압 소싱이 TIA를 사용하여 광전류 신호(131)에 대한 응답으로 수행될 수 있다. 213에서, 변조 코드에 대한 출력 전압 신호(114)의 레벨 추적이 레벨 추적 회로(130)를 사용하여, 아이 개방 조정 신호(133)를 제공하도록 수행될 수 있다. 214에서, 열 제어 신호는, 그러한 아이 개방 조정 신호(133)에 대한 응답으로 열 제어기 회로(136)에 의해 제공될 수 있다. 215에서, 적어도 2개의 히터 활성화 신호들(135)은, 일반적으로 파선(216)에 의해 표시된 바와 같이, 204에서 단편적으로 가열하기 위한 열 제어 신호(137)에 대한 응답으로 히터 구동기 회로(134)에 의해 적어도 2개의 히터 세그먼트들(115)에 각각 제공될 수 있다.
도 10a 내지 도 10c는, 선택적인 통합된 히터(165)를 가진 SEAM(120)을 각각 갖는 개개의 예시적인 SEAS들(100)의 측 단면도들을 예시적으로 도시한 개개의 블록 다이어그램들이다. 도 10a 및 도 10b는 도 1 내지 도 9를 동시에 참조하여 추가로 설명되며, 여기서, 일반적으로 동일한 설명은 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다.
도 10a는 도 6a의 SEAS(100)의 단부에 대한 예시적인 단면도이다. 이전에 설명된 바와 같이, 히터 세그먼트들(115-1)은 각각, 대응하는 애노드 세그먼트(111-1) 및 대응하는 캐소드 세그먼트(110-1)의 옆에 있을 수 있다. 이러한 구현에서, 금속층일 수 있는 전도성 층(144)은 동일한 증착 동작에서 히터 세그먼트들(115) 뿐만 아니라 애노드 세그먼트들(111) 및 캐소드 세그먼트들(111) 모두를 형성하는 데 사용되며, 여기서, 유전체 층(105)이 제공된 갭은 히터 세그먼트들(115)과 대응하는 애노드 및 캐소드 세그먼트들 사이에 전기 격리를 제공하는 데 사용된다. 그러나, 다른 구현에서, 별개의 증착들이 마스킹에 의해 사용될 수 있다. SiPh("silicon photonics") 구현에서 히터 세그먼트들(115)에 대한 가열 엘리먼트들을 형성하기 위해 사용되는 하나 이상의 금속층들보다는, 다른 구현에서, 히터 세그먼트들(115)은 도핑되거나 또는 도핑되지 않은 폴리(poly)("polycrystalline silicon"), 이를테면 예컨대 폴리 저항기들을 사용하여 형성될 수 있다.
하나 이상의 히터 세그먼트들(115)과 도파관(106) 사이에 열전도성 전극들, 이를테면 애노드 세그먼트들(110) 및/또는 캐소드 세그먼트들(111)로서 제공된 금속 전극들을 갖는 것은 히터(165)의 효율을 저하시킬 수 있다. 다른 구현에서, 히터 세그먼트들(115)은 도파관(106)과 직접 접촉하거나 또는 접촉하지 않으면서 그리고/또는 개재된 애노드 및/또는 캐소드 세그먼트들 없이 도파관(106)과 직접 중첩하거나 또는 그 옆에 있을 수 있다.
그와 유사하게, 도 10b에서, 히터 세그먼트(115-1)는 도파관(106) 위에 그리고 그 위쪽에 포지셔닝된다. 히터(165)의 히터 세그먼트(115-1)는, 이를테면 유전체 층(107)의 일부에 의해 도파관(106)의 상부 표면(196)으로부터 이격될 수 있다. 그러나, 다른 구현에서, 히터 세그먼트(115-1)는 도파관(106)의 상부 표면(196)과 직접 접촉할 수 있다. 어떤 구현이든지, 히터 세그먼트(115-1)는 도파관(106)의 상부 표면(196)과 중첩한다. 히터 세그먼트(115-1)에 대한 비아 또는 홀이 유전체 층(107)에서 정의될 수 있으며, 가열 엘리먼트를 제공하기 위한 저항성 및/또는 전도성 재료의 증착이 그에 후속된다. 히터 세그먼트(115-1)가 중첩하게 할 뿐만 아니라 선택적으로는 도파관(106)의 폭에 완전히 걸쳐 있게 함으로써, 히터(165)의 튜닝 효율이 향상될 수 있다.
도 11a 및 도 11b는, 이를테면 도 10c의 SEAS(100)에 대한 선택적인 통합된 히터(165)를 각각 갖는 개개의 예시적인 SEAS들(100)을 예시적으로 도시한 하향식 단면도들의 개개의 블록 다이어그램들이다. 도 10c, 도 11b 및 도 11b는 도 1 내지 도 11b를 동시에 참조하여 추가로 설명된다.
도 10c 및 도 11a를 참조하면, 일체형 캐소드(110)는, 유전체 층(105)의 최상부 표면으로부터 아래로 실리콘 층(103)의 상부 표면까지 유전체 층(105)에 정의되고 도파관(106)의 측면 부분과 길이방향으로 경계를 이루는 비아에 형성된다. 일체형 캐소드(110) 비아가 형성되는 것과 동시에, 비아들이 애노드 세그먼트들(111) 및 히터 세그먼트들(115)에 대해 형성될 수 있다. 또한, 일체형 캐소드(110) 보다는, 세그먼트화된 캐소드가 이전에 설명된 바와 같이 그리고 도 11b에 예시적으로 도시된 바와 같이 형성될 수 있다.
히터 세그먼트들(115)은 도파관(106)의 애노드 측 상에서 애노드 세그먼트들(111)과 인터리빙될 수 있다. 도 11b에서와 같은 세그먼트화된 캐소드를 갖는 구현에서, 히터 세그먼트들(115)은 도파관(106)의 캐소드 측 상에서 캐소드 세그먼트들(110)과 인터리빙될 수 있다. 또한, 세그먼트화된 애노드 및 세그먼트화된 캐소드를 갖는 구현의 경우, 히터 세그먼트들(115)의 세트가 애노드 세그먼트들(111)과 인터리빙될 수 있고, 히터 세그먼트들(115)의 다른 세트가 캐소드 세그먼트들(110)과 인터리빙될 수 있다. 캐소드 세그먼트들(110) 및 대응하는 애노드 세그먼트들(111)은 도파관(106)의 대향 측면 상에 서로 위도방향으로(latitudinally) 정렬될 수 있고, 히터 세그먼트들(115)은 그러한 정렬된 히터 세그먼트들 사이의 개재 도파관(106)에 대해 서로 위도방향으로 정렬될 수 있다. 이러한 구현에서, 애노드 세그먼트들(111) 및 대응하는 히터 세그먼트들(115)은 도파관(106)의 측면과 접촉하며, 캐소드 세그먼트들(110) 및 대응하는 히터 세그먼트들(115)은 도파관(106)의 대향 측면과 접촉한다. 이들 및 다른 구성들이 본 명세서의 설명에 따르므로, 그러한 다양한 구성들은 제한이 아니라 명확화의 목적들을 위해 불필요하게 상세히 설명되지 않는다.
일반적으로 히터 세그먼트들(115)은 대응하는 애노드 및/또는 캐소드 전극들로부터 이격된 채로 인터리빙될 수 있으며, 여기서, 그러한 간격은 이웃한 세그먼트들 사이의 전기 격리를 위한 하나 이상의 유전체 층들에 의해 제공될 수 있다. EAM 세그먼트들(112) 각각은 히터 세그먼트(115) 및 대응하는 전극 세그먼트를 포함할 수 있으며, 이러한 예에서는 EAM 세그먼트(112-1)의 경우, 히터 세그먼트(115-1) 및 애노드 세그먼트(111-1)를 포함한다. 예컨대, EAM 세그먼트(112-1)의 히터 세그먼트(115-1)와 애노드 세그먼트(111-1) 사이의 세로 갭(194)은, 바로 이웃한 EAM 세그먼트들(112), 이를테면 예컨대 EAM 세그먼트(112-1)와 부분적인 EAM 세그먼트(112-2) 사이의 세로 갭(195) 보다 짧을 수 있다. 이러한 분리는 EAM 세그먼트-단위의 더 개별화된 EAM 및/또는 열 제어를 위한 것일 수 있다. 다시 말하면, 더 넓은 세로 갭은 전기장 EAM 및/또는 이웃한 EAM 세그먼트들(112) 사이의 열 중첩의 효과들을 감소시킨다.
도 12는 전계-흡수 변조기("EAM")(320)를 갖는 예시적인 전계-흡수 시스템("EAS")(300)의 측 단면도를 예시적으로 도시한 블록 다이어그램이다. EAS(300)는 1개 초과의 EAM(320)을 포함할 수 있지만, 오직 하나의 EAM(320)만이 제한이 아니라 명확화의 목적들을 위해 예시적으로 도시된다. 일 구현에서, EAM(320)은 SEAM(120)으로 대체될 수 있다. SEAM(120)이 본 명세서의 설명에 따라 사용될 수 있더라도, 제한이 아니라 명확화의 목적들을 위해, 아래에서 달리 명백하게 설명되지 않으면, 다음의 설명은 비-세그먼트화된 EAS(300)의 비-세그먼트화된 EAM(320)의 관점들에 있다. 그러나, EAM(320)이 다음의 설명의 목적들을 위해 SEAM(120)과 상호교환가능하게 사용될 수 있음을 이해해야 한다.
이러한 구현에서, 유전체 층(102)은 상부 표면(153) 위에 형성되고, 전도성 층(108)에 대한 위치들을 정의하기 위해 패터닝되어, 신호 부스들(109 및 199)에 대한 콘택들을 포함하여 신호 부스들(109 및 199)을 제공할 수 있다. 위의 또는 다른 구현에서, 실리콘 층(103)은 신호 부스들(109 및 199)을 형성하기 위해 동일하거나 또는 상이한 타입들의 도펀트들로 주입, 확산 그리고/또는 그렇지 않으면 함침될 수 있다.
다른 유전체 층(105)은 유전체 층(102) 및 콘택 층(108)의 상부 표면들 위에 형성될 수 있다. 유전체 층(105)은 캐소드(110) 및 애노드(111)에 대한 위치들을 정의하기 위해 패터닝될 수 있다. 그와 유사하게, 캐소드-애노드 전도성 층(144)은 도파관(106)의 대향 측면들(예컨대, 우측 및 좌측) 상에서 상부 측벽 표면들(155)과 각각 경계를 이루기 위해 애노드(111) 및 캐소드(110)를 제공하도록 증착되거나 또는 다른 방식으로 형성될 수 있다. 애노드(111)는 신호 부스(109)에 대한 콘택 위에 형성될 수 있고, 캐소드(110)는 신호 부스(199)에 대한 콘택 위에 형성될 수 있다.
EAS(300)는, 비-세그먼트화된 애노드(111) 및 비-세그먼트화된 캐소드(110)가 대응하는 애노드 및 캐소드 세그먼트들 대신 형성된다는 점을 제외하면 도 1의 SEAS(100)와 동일하다. 따라서, 동일한 설명은 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 또한, 아래에서 부가적으로 상세히 설명되는 바와 같이, 전도성 층(144)은 하나 이상의 통합된 PD들 중 PD 애노드 및 PD 캐소드를 형성하는 데 사용될 수 있다.
도 13은 다른 비-세그먼트화된 EAM(320)을 갖는 다른 예시적인 비-세그먼트화된 EAS(300)의 측 단면도를 예시적으로 도시한 블록 다이어그램이다. 도 13의 설명의 세부사항들의 대부분이 도 1, 도 2 및 도 12에 대한 것과 동일하므로, 이들 동일한 세부사항들은 제한이 아니라 명확화의 목적들을 위해 일반적으로 반복되지 않는다.
이러한 구현에서, 단일 유전체 층(105) 또는 유전체 층들(102 및 105)의 결합이 증착될 수 있고, 비아들은, 이를테면 하나 이상의 비아 에치들을 이용하여 그러한 하나 이상의 유전체 층들에 형성될 수 있다. 단일 유전체 층(105)이 제한이 아니라 명확화의 목적들을 위해 유전체 층(102)을 포함할 것이라고 가정하면, 유전체 층(105)은 비-세그먼트화된 캐소드(110) 및 비-세그먼트화된 애노드(111)에 대한 위치들을 정의하기 위해, 즉 전도성 층(144)의 증착으로부터의 전도성 재료의 수용을 위해 패터닝될 수 있다. 도 13의 EAS(300)는, 비-세그먼트화된 애노드(111) 및 비-세그먼트화된 캐소드(110)가 대응하는 애노드 및 캐소드 세그먼트들 대신 형성된다는 점을 제외하면 도 2의 SEAS(100)와 동일하다. 따라서, 동일한 설명은 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 또한, 아래에서 부가적으로 상세히 설명되는 바와 같이, 전도성 층(144)은 하나 이상의 통합된 PD들 중 PD 애노드 및 PD 캐소드를 형성하는 데 사용될 수 있다.
SEAS(100)의 위의 설명에서, SEAM(120)은 2개 초과의 레벨 변조, 이를테면 예컨대, PAM4에 대해 사용되었다. 그러나, 비-세그먼트화된 EAS(300)를 참조하면, NRZ와 같은 2 레벨 변조가 사용된다.
도 14는 열 감지를 위해 포지셔닝된 통합된 PD(318)를 갖는 예시적인 EAS(300)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 이러한 구현에서, PD(318)는 진입 단부(156)에 근접하게 로케이팅되고, EAM(320)의 일부를 형성하지 않는다. 그러나, 다른 구현에서, PD(318)는 EAM(320)의 일부를 형성할 수 있다.
PD(318)는, 도파관(106)의 측면(158)의 옆에 로케이팅된 검출기 애노드(318A) 및 도파관(106)의 측면(159)의 옆에 로케이팅된 검출기 캐소드(318C)를 포함할 수 있다. 검출기 애노드(318A) 및 검출기 캐소드(318C)는 도파관(106)의 대향 측면들 상에 서로 정렬되고, 측면들(158 및 159)에 각각 인접할 수 있다. 검출기 애노드(318A) 및 검출기 캐소드(318C)는 애노드 세그먼트들(111) 및 캐소드 세그먼트들(110)과 함께 형성될 수 있는데, 그 이유는 동일한 재료가 이들 애노드들 및 캐소드들 모두에 대해 사용될 수 있기 때문이다.
세그먼트화된 구현에서, 검출기 애노드(318A) 및 검출기 캐소드(318C)는, SEAM(120)에 대한 애노드 세그먼트(111-1)의 제1 스테이지 및 캐소드 세그먼트(110-1)의 제1 스테이지로부터 이격될 수 있다. 그러나, 이러한 구현에서와 같이, 검출기 애노드(318A) 및 검출기 캐소드(318C)는 일체형 애노드(111)의 진입 측(356) 및 대응하는 일체형 캐소드(110)의 진입 측(356)으로부터 이격될 수 있다. 따라서, PD(318)는 도파관(106)의 진입 단부(156)와 EAM(320)의 진입 측(356) 사이에 로케이팅될 수 있다. 아래에서 부가적으로 상세히 설명되는 바와 같이, PD(318)는 열 감지를 위해 입력 광 신호(113)의 검출된 발광 세기에 비례하는 광전류 신호를 제공하도록 구성될 수 있다.
EAM(320)의 진입 측 또는 진입 단부(356)에 근접하게 PD(318)를 통합함으로써, 이를테면, 동일한 광 도파관(106)을 참조하여 PD(318) 및 EAM(320)을 캐스케이딩(cascade)함으로써, EAM(320)의 열 감지가 PD(318)에 의해 수행될 수 있다. 그와 유사하게, PD(318) 및 EAM(320)은, 예컨대, 개개의 도파관(106) 부분들 뿐만 아니라 그러한 PD 및 EAM에 대한 애노드 및 캐소드 재료들에 대해 동일한 재료들, 이를테면 GeSi 및 그의 도펀트들로 형성될 수 있다. 그러나, PD(318) 및 EAM(320)은, 이를테면 예컨대, 유전체 층(105)의 유전체 재료에 의한 서로의 전기 격리를 위해 서로 이격될 수 있다. PD(318)와 EAM(320) 사이의 이러한 근접성은, 그러한 디바이스가 둘 모두 동일한 재료들로 제조되고 동일한 프로세싱 동작들에 의해 형성될 수 있다는 것을 의미한다.
SEAM(120)과 같은 EAM(320)은 전계-흡수 변조를 위하여 도파관(106)에 관해 로케이팅된다. 광 입력 신호(113)의 광은, EAM(320)의 도파관(106) 부분에 진입하기 전에 PD(318), 즉 PD(318)의 도파관(106) 부분을 통과하며, EAM(320)은 그러한 광을 변조한다. 그러나, PD(318)의 길이(L1)가 EAM(320)의 길이(L2)와 비교하여 작기 때문에, PD(318)에 의해 야기된 삽입 손실은 무시가능할 수 있다.
PD(318)는 상관된 온도 변화들, 즉 공통 열 환경(355)을 갖도록 EAM(320)에 근접하게 포지셔닝될 수 있다. 다시 말하면, PD(318)의 온도가 변할 경우, 로컬 열 환경을 공통적으로 갖는 것으로 인해 EAM(320)에 대해, 온도의 대응하는 변화가 발생한다. 그와 유사하게, 그러한 온도 변화들은, 동일하거나, 또는 실질적으로 유사한 양의 시프트 만큼, 즉 서로 +/-1 퍼센트 내에서 PD(318) 및 EAM(320)에 대한 흡수 계수에 영향을 줄 수 있다.
PD(318)는 진입 단부(156)에 제공되는 광 입력 신호(113)를 검출하여, 광 입력 신호(113)의 검출된 발광 세기에 비례하는 광전류를 제공하기 위하여 도파관(106)에 관해 로케이팅될 수 있으며, 이는, 온도의 변화로 인한 도파관(106)의 흡수 계수의 변화에 관해 시프트될 수 있다.
EAM(320)은 측면(158)의 옆에 변조기 애노드(111)를 갖고 측면(159)의 옆에 변조기 캐소드(110)를 가지며, 변조기 애노드(111) 및 변조기 캐소드(110)는, 광 입력 신호(113)를 변조하기 위해 제1 도펀트 부분으로부터 제2 도펀트 부분으로 도파관(106)에 걸쳐 전기장을 제공하기 위하여 서로 정렬되는 측면들(158 및 159)에 각각 대면하는 표면들을 갖는다. 대응적으로, PD(318)는 측면(158)의 옆에 검출기 애노드(318A)를 갖고, 측면(159)의 옆에 검출기 캐소드(318C)를 갖는다.
적어도 하나의 통합된 가열 엘리먼트, 이를테면 통합된 가열 엘리먼트들(115-1 및 115-2) 중 어느 하나 또는 둘 모두는 각각, PD(318) 및 EAM(320) 둘 모두의 옆에 길이방향으로 이격되게 로케이팅될 수 있다. 다시 말하면, 가열 엘리먼트(115)의 길이(L3)는 L1 및 L2의 결합된 길이 뿐만 아니라 그들 사이의 갭에 걸쳐 있을 수 있으며, 도파관(106)에 관해 애노드 측 또는 캐소드 측 중 어느 하나 또는 둘 모두 상에 로케이팅될 수 있다. 또한, 가열 엘리먼트(115)의 길이(L3)는 PD(318)의 진입 측 또는 진입 단부(358) 및/또는 EAM(320)의 배출 측 또는 배출 단부(357)를 넘어 연장될 수 있다. 광의 PD(318) 및 EAM(320)으로의 진입 및 배출은 실제로 도파관(106)에 존재하므로, 진입 또는 배출에 대한 "측" 또는 "단부"의 용어들은 연관된 측들 또는 단부들로부터 실제 진입 또는 배출을 구별하기 위해 사용된다. 이러한 구현에서, 통합된 가열 엘리먼트(115-1)는 EAS(300)의 애노드 측(311) 또는 도파관(106)에 관한 애노드 측(311) 상에서 검출기 애노드(318A) 및 변조기 애노드(111) 둘 모두의 옆에 이격되게 로케이팅되며, 통합된 가열 엘리먼트(115-2)는 EAS(300)의 캐소드 측(310) 또는 도파관(106)에 관한 캐소드 측(310) 상에서 검출기 캐소드(318C) 및 변조기 캐소드(110) 둘 모두의 옆에 이격되게 로케이팅된다.
이전에 설명된 바와 같이, 통합된 히터(165)는 PD(318) 및 EAM(320)의 조합에 대한, 즉 디바이스 구조로서 온도를 제어하기 위해 사용될 수 있다. 그와 유사하게, PD(318) 및 적어도 2개의 가열 엘리먼트들(115)은 통합된 히터(165)를 제어하는 데 사용되는 열 제어 루프의 일부일 수 있다. 이러한 구현에서, 통합된 히터(165)는 하나 이상의 가열 엘리먼트들(115)을 포함할 수 있으며, 그러한 가열 엘리먼트들은 세그먼트화되거나 그리고/또는 일체형일 수 있다.
PD(318)에 의해 흡수된 광 전력을 추적함으로써, EAM(320)의 온도를 추론하는 것을 포함하여, 디바이스 구조의 온도가 추론될 수 있다. PD(318)가 EAM(320)에 근접하게 함으로써, 열 그라디언트(gradient)들의 추론 또는 상관이 PD(318)에 의해 생성된 광전류에 대한 응답으로 엄밀하게 제어될 수 있다. 피드백을 이용하여 PD 광전류를 미리 결정된 기준 레벨로 고정시킴으로써, 디바이스 구조의 온도가 안정화될 수 있다. 다시 말하면, EAM(320) 뿐만 아니라 PD(318)의 온도가 안정화될 수 있다. 섭씨 +/-1 도 내의 열 안정성을 갖는 것은, EAM(320)에 의한 변조 이후 광 출력 신호(114)의 출력 광 아이 다이어그램에서 대응하는 안정성을 제공한다.
도 15는 광 변조 진폭("OMA") 감지를 위해 포지셔닝된 통합된 PD(319)를 갖는 예시적인 EAS(300)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 이러한 구현에서, PD(319)는 배출 단부(157)에 근접하게 로케이팅되고, EAM(320)의 일부를 형성하지 않는다. 그러나, 다른 구현에서, PD(319)는 EAM(320)의 일부를 형성할 수 있다.
PD(319)는, 도파관(106)의 측면(158)의 옆에 로케이팅된 검출기 애노드(319A) 및 도파관(106)의 측면(159)의 옆에 로케이팅된 검출기 캐소드(319C)를 포함할 수 있다. 검출기 애노드(319A) 및 검출기 캐소드(319C)는 도파관(106)의 대향 측면들 상에 서로 정렬되고, 측면들(158 및 159)에 각각 인접할 수 있다. 검출기 애노드(319A) 및 검출기 캐소드(319C)는 애노드 세그먼트들(111) 및 캐소드 세그먼트들(110)과 함께 형성될 수 있는데, 그 이유는 동일한 재료가 이들 애노드들 및 캐소드들 모두에 대해 사용될 수 있기 때문이다.
세그먼트화된 구현에서, 검출기 애노드(319A) 및 검출기 캐소드(319C)는, SEAM(120)에 대한 애노드 세그먼트(111-N)의 마지막 스테이지 및 캐소드 세그먼트(110-1)의 마지막 스테이지로부터 이격될 수 있다. 그러나, 이러한 구현에서, 검출기 애노드(319A) 및 검출기 캐소드(319C)는 일체형 애노드(111)의 배출 측(357) 및 대응하는 일체형 캐소드(110)의 배출 측(357)으로부터 이격될 수 있다. 따라서, PD(319)는 도파관(106)의 배출 단부(157)와 EAM(320)의 배출 측(357) 사이에 로케이팅될 수 있다. 아래에서 부가적으로 상세히 설명되는 바와 같이, PD(319)는 OMA 감지를 위하여 출력 광 신호(114)의 OMA를 검출하기 위해, 검출된 진폭에 비례하는 광전류 신호를 제공하도록 구성될 수 있다.
EAM(320)의 진입 측 또는 진입 단부(357)로부터 이격되게 PD(319)를 통합함으로써, 이를테면, 동일한 광 도파관(106)을 참조하여 EAM(320) 및 PD(319)를 캐스케이딩함으로써, EAM(320) 변조된 광 출력 신호(114)의 OMA 감지의 진폭 검출이 더 적은 열 바이어스를 이용하여 PD(319)에 의해 수행될 수 있다. 물론, 도파관(106)을 통과하는 광은 열 생성기이므로, 일부 열 영향이 그로부터 PD(319) 상에서 초래될 수 있다. 그러나, 대략 10 미크론의 최소의 세로 거리(L5)를 가정하면, EAM(320)로부터 유전체 층(105) 뿐만 아니라 선택적인 가열 엘리먼트를 통해 전도되는 열은 OMA 검출을 향상시키도록 열 격리 간격에 의해 실질적으로 감쇠될 수 있다. 다시 말하면, 광은 PD(319)에 의한 OMA 감지 이전에 EAM(320)을 통과하므로, PD(319)는 EAM(320) 변조된 광의 OMA를 감지하도록 포지셔닝될 수 있다. PD(319)에 의한 OMA 검출의 응답성은, PD(319)를 EAM(320)으로부터 멀리 포지셔닝시킴으로써, 즉 EAM(320)의 온도 변동들에 비교적 덜 민감하도록 충분히 더 멀리 포지셔닝시킴으로써 향상될 수 있다.
그와 유사하게, PD(319) 및 EAM(320)은, 예컨대 그들의 개개의 도파관(106) 부분들에 대해 동일한 재료, 이를테면 GeSi로 형성될 수 있으며, PD(319) 및 EAM(320)은, 이를테면 예컨대, 유전체 층(105)의 유전체 재료에 의한 서로의 열 격리를 위해서 뿐만 아니라 하나 이상의 가열 엘리먼트들(115)로부터의 열 격리를 위해 서로 이격될 수 있다. OMA 감지의 경우, PD(319)와 연관된 또는 그의 도파관(106) 부분은 EAM(320)과 연관된 또는 그의 도파관(106) 부분과 상이한 재료로 형성될 수 있다. 그와 유사하게, PD(319)와 연관된 또는 그의 도파관(106) 부분은 Ge로 형성될 수 있지만, EAM(320)과 연관된 또는 그의 도파관(106) 부분은 GeSi로 형성될 수 있다. 이것은, PD(319)와 연관된 또는 그의 도파관(106) 부분이 임의의 Si가 결여되어 있지만, 그러한 구현이 사용될 수 있다는 것을 의미하는 것으로 고려되지 않아야 하며; 오히려, PD(319)와 연관된 또는 그의 그러한 도파관(106) 부분은 EAM(320)와 연관된 또는 그의 도파관(106) 부분보다 실질적으로 더 적은 Si를 갖도록 형성된다.
SEAM(120)과 같은 EAM(320)은 전계-흡수 변조를 위하여 도파관(106)에 관해 로케이팅된다. 광 입력 신호(113)의 광은, PD(319)의 도파관(106) 부분, 즉 PD(319)의 도파관(106) 부분에 진입하기 전에 EAM(320)의 도파관(106) 부분을 통과한다. 그러나, PD(319)의 길이(L4)가 EAM(320)의 길이(L2)와 비교하여 작기 때문에, PD(319)에 의해 야기된 삽입 손실은 무시가능할 수 있다.
PD(319)는, EAM(320)의 온도 변화들 또는 변동들에 대한 충분한 둔감성으로 EAM(320) 변조된 광의 아이 개방을 추적하기 위해 PD(319)의 전류를 출력하도록 EAM(320)에 관해 원위방향으로(distally) 포지셔닝될 수 있다. 다시 말하면, PD(319)는, 하나 이상의 가열 엘리먼트들(115)에 의해 정의된 바와 같은 로컬 열 환경(355)(그 로컬 열 환경(355)에 EAM(320)이 로케이팅됨)과는 별개인 자체-정의된 로컬 열 환경(354)을 갖는다. PD(319)에 의한 OMA 검출이 EAM(320)으로부터의 충분한 열 격리로 인해 충분히 응답적이게 하는 것은 열 제어 루프의 사용을 배제하지 않는다. PD(319)는 진입 단부(157)에 제공되는 광 출력 신호(114)에 대한 변조된 광을 검출하여, 그러한 광의 검출된 OMA에 비례하는 광전류를 제공하기 위하여 도파관(106)에 관해 로케이팅될 수 있으며, 이는, 온도의 변화로 인한 흡수 계수의 변화에 관해 시프트될 수 있다.
EAM(320)은 측면(158)의 옆에 변조기 애노드(111)를 갖고 측면(159)의 옆에 변조기 캐소드(110)를 가지며, 변조기 애노드(111) 및 변조기 캐소드(110)는, 광 입력 신호(113)를 변조하기 위해 제1 도펀트 부분으로부터 제2 도펀트 부분으로 도파관(106)에 걸쳐 전기장을 제공하기 위하여 측면들(158 및 159)에 각각 대면하고 서로 정렬되는 표면들을 갖는다. 대응적으로, PD(319)는 측면(158)의 옆에 검출기 애노드(319A)를 갖고, 측면(159)의 옆에 검출기 캐소드(319C)를 갖는다.
선택적으로, 적어도 하나의 통합된 가열 엘리먼트(115), 이를테면 도 14의 통합된 가열 엘리먼트들(115-1 및 115-2) 중 어느 하나 또는 둘 모두는 각각, EAM(320)의 옆에 이격되게 길이방향으로 로케이팅될 수 있다. 그러나, 그러한 가열 엘리먼트(115)는, PD(319)에 의한 OMA 감지에 부정적인 영향을 주는 온도 변동들을 감소시키기에 충분한 열 분리를 제공하기 위해, PD(319)로부터 길이(L5)만큼 세로방향으로 멀리 이격될 수 있다.
도 14 및 도 15 둘 모두에 관해, EAM(320)은, 콤팩트 구성을 위해 그러한 EAM(320)과 밀접하게 통합되지만, OMA 검출을 위해 EAM(320) 및 PD(319)에 관한 충분한 분리를 갖는 PD(318) 및/또는 PD(319)를 포함할 수 있다. 어느 구현이든, 열 제어 루프는, 그러한 EAM(320)에 의한 변조를 향상시키고 그리고/또는 PD(319)에 의한 OMA 검출을 향상시키기 위해 온도를 안정화시키도록 구현될 수 있다.
도 16은 열 감지를 위해 포지셔닝된 통합된 PD(318) 및 OMA 감지를 위해 포지셔닝된 통합된 PD(319)를 갖는 예시적인 EAS(300)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이다. 효과적으로, 도 16의 EAS(300)는, PD-EMA-PD 구성을 함께 형성하는 도 14 및 도 15 각각의 EAS(300)의 결합이다. 따라서, 위의 설명은 도 16의 EAS(300)에 관해 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다.
광은, 흡수에 의해 영향을 받고, 온도에 의해 영향을 받는 광 전력에 비례하는 광전류를 제공하기 위해 PD(318)에 의한 세기 감지를 위한 광 입력 신호로서 진입 단부(156)에서 도파관(106)에 진입하며, 따라서, 그러한 광전류는 신호 광에 대한 온도의 영향의 표시자이다. 그러한 광전류는, PD(318) 및 EAM(320) 둘 모두를 함께 가열시키기 위해 가열 엘리먼트(115)의 온도를 조정하기 위하여 열 제어를 위한 피드백 제어 루프의 일부로서 제공될 수 있다. PD(318)를 통과한 이후, 그러한 광은 EAM(320)에 의해 변조되고, 그러한 변조된 광은 그러한 변조된 광의 감지된 진폭에 비례하는 출력 전류를 제공하는 PD(319)에 의한 OMA 검출을 위해 감지된다. 가열 엘리먼트(115), PD(318), 및 EAM(320)의 로컬 열 환경과는 별개인 로컬 열 환경에서 PD(319)를 가짐으로써, 콤팩트한 풋프린트에 대한 동일한 통합된 디바이스 구조 내에서의 데이터 아이 제어를 위한 PD(319)에 의한 OMA 검출을 이용한 EAM(320)의 열 제어를 위해 열 튜닝이 제공될 수 있다.
도 17은 열 감지를 위해 포지셔닝된 통합된 PD(318) 및 OMA 감지를 위해 포지셔닝된 다른 통합된 PD(319)를 갖는 예시적인 EAS(300)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, PD들 둘 모두는 가열 엘리먼트(115)에 의해 정의된 동일한 또는 공통 열 환경(355)에 있다. 효과적으로, 도 17의 EAS(300)는 가열 엘리먼트들(115-1 및 115-2) 사이에 샌드위치된 PD-EAM-PD 구성이다. 따라서, PD(318)-EAM(320)-PD(319) 구성은 가열 엘리먼트들(115-1 및 115-2)에 의해 정의된 동일한 로컬 열 환경(355) 내에 완전히 있을 수 있다.
위의 설명의 대부분은 도 17의 EAS(300)에 관해 제한이 아니라 명확화의 목적들을 위해 반복되지 않는다. 이러한 구현에서, PD(319)가 사용될 수 있거나, 또는 OMA 감지 PD(319) 보다는 세기 감지 PD로 대체될 수 있다. PD(319)는 EAM(320)의 배출 측(357)에 인접하게 이격될 수 있다. 가열 엘리먼트들(115-1 및 115-2)의 길이는 그러한 PD(318)-EAM(320)-PD(319) 구성의 외측 단부들을 넘어 연장될 수 있다. 따라서, PD(318) 및 PD(319) 둘 모두는 가열 엘리먼트들(115-1 및 115-2) 사이에 배치될 수 있다. 이러한 구성에서, EAM(320)의 열 변동들이 허용치 내에서 제어될 수 있으므로, 애플리케이션마다 다를 수 있기 때문에, PD(319)는 열 격리를 위해 EAM(320)으로부터 이격되지 않는다.
도 18은 열 감지를 위해 포지셔닝된 통합된 PD(318) 및 OMA 감지를 위해 포지셔닝된 통합된 PD(319)를 갖는 예시적인 EAS(300)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, PD들 둘 모두는 SEAM(120)에 대하여 가열 엘리먼트(115)에 의해 정의된 동일한 또는 공통 열 환경(355)에 있다. 일체형 애노드들 및 캐소드들을 갖는 EAM(320) 보다는, 적어도 2개의 애노드 세그먼트들(111-1 및 111-2) 및 적어도 2개의 대응하는 캐소드 세그먼트들(110-1 및 110-2)을 갖는 SEAM(120)이 사용된다. 위의 설명의 대부분이 도 18의 설명에 적용되므로, 그러한 설명은 제한이 아니라 명확화의 목적들을 위해 일반적으로 반복되지 않는다.
PD(318)는 도파관(106)에 관해 이전과 같이 포지셔닝되지만, 애노드/캐소드 세그먼트들의 쌍들 사이에 배치된다. 예컨대, 검출기 애노드(318A)는 도파관(106)의 측면(158)을 따라 애노드 세그먼트(111-1)와 애노드 세그먼트(111-2) 사이에 이격되게 로케이팅되며, 유사하게, 검출기 캐소드(318C)는 도파관(106)의 측면(159)을 따라 캐소드 세그먼트(110-1)와 캐소드 세그먼트(110-2) 사이에 이격되게 로케이팅된다. 이러한 구성에서, PD(318)는 열 감지를 위한 광의 세기 또는 광의 변조의 일부 또는 세그먼트의 아이 개방을 위한 그러한 광의 OMA 중 어느 하나 또는 둘 모두를 감지하기 위해 사용될 수 있다.
도 19는 열 감지를 위해 포지셔닝된 통합된 PD(318) 및 OMA 감지를 위해 포지셔닝된 통합된 PD(319)를 갖는 예시적인 EAS(300)를 예시적으로 도시한 하향식 단면도의 블록 다이어그램이며, 그러한 PD들은 상이한 로컬 열 환경들에 있다. 위의 설명의 대부분이 도 18의 설명에 적용되므로, 그러한 설명은 제한이 아니라 명확화의 목적들을 위해 일반적으로 반복되지 않는다.
적어도 2개의 애노드 세그먼트들(111-1 및 111-2) 및 적어도 2개의 대응하는 캐소드 세그먼트들(110-1 및 110-2)을 갖는 SEAM(120)이 사용된다. PD(318)는 도파관(106)에 관해 이전과 같이 포지셔닝되지만, 애노드/캐소드 세그먼트들의 쌍들 사이에 배치된다. 예컨대, 검출기 애노드(318A)는 도파관(106)의 측면(158)을 따라 애노드 세그먼트(111-1)와 애노드 세그먼트(111-2) 사이에 이격되게 로케이팅되며, 유사하게, 검출기 캐소드(318C)는 도파관(106)의 측면(159)을 따라 캐소드 세그먼트(110-1)와 캐소드 세그먼트(110-2) 사이에 이격되게 로케이팅된다. 이러한 구성에서, PD(318)는 열 감지를 위한 광의 세기 또는 광의 변조의 일부 또는 세그먼트의 아이 개방을 위한 그러한 광의 OMA 중 어느 하나 또는 둘 모두를 감지하기 위해 사용될 수 있다.
이러한 구현에서, PD(319)는 OMA 감지를 위해 가열 엘리먼트(115)로부터 멀리 이격된다. PD(319)는 또한 EAM(320)의 배출 측(357)으로부터 이격될 수 있다. 가열 엘리먼트들(115)의 길이는 그러한 PD(318)-EAM(320) 구성의 외측 단부들을 넘어 연장될 수 있다. 따라서, 다른 구현에서, PD(318) 및 EAM(320)은 가열 엘리먼트(115)에 인접하게 또는 가열 엘리먼트들(115-1 및 115-2) 사이에 배치될 수 있으며, PD(319)는 OMA 감지를 위해 그러한 가열 엘리먼트 또는 엘리먼트들로부터 멀리 이격된다. PD(319)는, 하나 이상의 가열 엘리먼트들(115)에 의해 정의된 바와 같은 로컬 열 환경(355)(그 로컬 열 환경(355)에 PD(318) 및 EAM(320)이 로케이팅됨)과는 별개인 자체-정의된 로컬 열 환경(354)을 갖는다.
도 20은 전기 도메인에 있어서 송신기에 대한 예시적인 EAS(300)를 예시적으로 도시한 개략적인 다이어그램이다. 도 20은 도 1 내지 도 20을 동시에 참조하여 추가로 설명되지만; 제한이 아니라 예로서 명확화의 목적들을 위해, 도 16의 EAS(300)이 구현된다는 것이 가정되어야 한다.
변조된다면, EAM(320)에 의해 변조되기 전에, 광 입력 신호(113)는 EAM(320)의 PD(318)에 근접한 도파관(106), 즉 PD 애노드(318A)와 PD 캐소드(318C) 사이의 도파관(106) 부분을 통과할 수 있다. PD(318)는 포토다이오드를 갖는 포토다이오드 회로(198)를 포함할 수 있으며, 여기서 그러한 PD 회로(198)는 종래의 것일 수 있고, 따라서, 제한이 아니라 명확화의 목적들을 위해 불필요하게 상세히 설명되지 않는다. 이러한 예에서 적응적 열 튜닝을 위해, PAM 바이(bi)-레벨 검출을 위한 포토다이오드가 도파관(106)의 부스 배출 단부(156) 부근, 즉 EAM(320) 이전에 도파관(106)을 따라 구현될 수 있다.
PD 공급 전압(129)과 접지(128) 사이에 바이어싱될 수 있는 PD(318)는 도파관(106)의 일부를 통과하는 광 입력 신호(113)의 검출된 광자들, 즉 검출된 발광 세기에 대한 응답으로 PD 회로(198)로부터 광전류 신호(331)를 출력할 수 있다. 일 구현에서, 광 입력 신호(113)는 이를테면 예컨대, 레이저 다이오드로부터의 레이저 빔일 수 있으며, EAS(300)는 광자 집적 회로에 있을 수 있다. PD(318)로부터 출력된 광전류 신호(331)는 알려진 바와 같이, 도파관을 통과하는 검출된 발광 세기가 전력에 관련되므로, 광 입력 신호(113)의 전력을 표현할 수 있다.
입력 데이터(121)는 인코더(322)에 제공된다. 이러한 예에서, 인코더(322)는 PAM 또는 PAM2 인코더이지만; 다른 구현에서, 다른 타입의 바이-레벨 변조가 인코더를 이용하여 입력 데이터(121)를 인코딩하기 위해 사용될 수 있다.
인코더(322)의 출력은 인코딩된 입력(326)이다. PAM 인코딩된 입력(326)에 대한 이러한 예에서, "하이" 비트("Bit_H") 구동 신호(323)는 하이 상태에 대해 활성일 수 있거나, 또는 "로우" 비트("Bit_L") 구동 신호의 경우, 하이 비트 구동 신호(323)는 로우 상태에 대해 비활성일 수 있다. 그러나, 다른 구현에서, 2개의 구동 신호들은 입력 데이터(121)에 대한 응답으로 인코딩을 위해 원-핫(one-hot) 구성에서 인코더로부터 출력될 수 있다.
이러한 예에서, 인코더(322)로부터의 출력으로서의 EAM(320)으로의 인코딩된 입력(326)은 입력 데이터(121)의 로직 하이 입력에 대한 응답으로 가장 많은 양의 제어된 전기-광학 흡수를 가져서, 구동 신호(323)의 어써션(assertion)을 초래한다. 이러한 예에서, 인코더(322)로부터의 출력으로서의 EAM(320)으로의 인코딩된 입력(326)은 입력 데이터(121)의 로직 로우 입력에 대한 응답으로 가장 적은 양의 흡수를 가져서, 구동 신호(323)가 어써팅되지 않는 것을 초래한다. 일반적으로, 광의 2개의 단계들은 온도계, 바이너리 또는 달리 인코딩되는지에 관계없이, 검출가능한 진폭 레벨들을 제공하도록 전계-흡수에 의해 제어될 수 있다.
이러한 예에서, EAM(320)은, 구동 신호들(323)을 수신하도록 각각 커플링되는 대응하는 NRZ 전압-모드 구동기(124)에 의해 구동된다. NRZ 전압 모드 구동기(124)의 구현은 상당히 덜 복잡하며, 고속 DAC보다 더 적은 전력을 사용한다.
구동 신호들(323)에 대한 응답인 NRZ 전압 모드 구동기(124)의 NRZ 전압 출력(325)은 NRZ 전압을 애노드(111)에 제공할 수 있다. EAM(320)의 애노드(111)는 애노드 신호 부스(109)를 통해 NRZ 전압 출력(325)의 NRZ 전압을 수신할 수 있다. NRZ 전압들이 사용되지만, 다른 타입들의 전압들, 이를테면 예컨대, 비-NRZ 전압 또는 반전된 NRZ("NRZI") 전압이 사용될 수 있다.
NRZ 전압은, 도파관(106)의 대응하는 부분을 통해 전기장을 대응하는 캐소드(110)에 전도하기 위해 애노드(111)에 인가될 수 있다. 캐소드(110)는 캐소드 부스(199)를 통해 접지(128)에 커플링될 수 있다. 따라서, 인코딩된 입력(326)은, 변조된 출력 광 신호(114)를 제공하도록 입력 광 신호(113)의 전기-광학 변조에 의해 입력 광 신호(113)를 변조하는 데 사용될 수 있으며, 여기서, 그러한 변조는 인코딩된 입력(326)의 변조 코드를 효과적으로 표현한다. 캐소드(110)는 도파관(106)에 걸쳐 애노드(111)의 표면 영역에 대면하는 표면 영역을 가질 수 있다.
변조된다면, EAM(320)에 의해 변조된 이후, 광 입력 신호(113)는 EAM(320)의 PD(319)에 근접한 도파관(106), 즉 PD 애노드(319A)와 PD 캐소드(319C) 사이의 도파관(106) 부분을 통과할 수 있다. PD(319)는 진폭을 검출하기 위한 OMA 회로(399)를 포함할 수 있으며, 그 회로는 종래의 것일 수 있고, 따라서, 제한이 아니라 명확화의 목적들을 위해 불필요하게 상세히 설명되지 않는다.
PD 공급 전압(129)과 접지(128) 사이에 바이어싱될 수 있는 PD(319)는, 도파관(106)을 통과하는 광 출력 신호(114)의 검출된 광자들, 즉 검출된 진폭에 대한 응답으로 광전류 신호(332)를 출력할 수 있다. PD(319)로부터 출력된 광전류 신호(332)는 그의 PAM과 연관된 광 출력 신호(114)의 OMA 데이터 아이를 표현할 수 있으며, 그 데이터 아이는 이러한 예에서, 일반적으로 2개의 별개의 펄스 진폭 레벨들을 갖는 데이터 아이이다.
열 튜닝 회로(350)는 하나 또는 2개의 가변 입력 열 제어 루프 중 어느 하나를 가질 수 있다. 2개의 가변 입력 열 제어 루프의 경우, CCVS(127-1)는, 출력 전압 신호("Vout")(333)를 제공하기 위해 광전류 신호(331)를 수신하도록 구성될 수 있고, CCVS(127-2)는 출력 전압 신호("Vout")(334)를 제공하기 위해 광전류 신호(332)를 수신하도록 구성될 수 있다. CCVS(127-1 및 127-2)는, 예컨대 개개의 TIA들을 이용하여 구현된 회로들일 수 있다.
열 튜닝 회로(350)의 레벨 추적 회로(330)는 아이 개방 조정 신호(133)를 제공하기 위해 출력 전압 신호들(333 및 334)를 수신하도록 구성될 수 있다. 레벨 추적 회로(330)는, 광 출력 신호(114)의 아이 개방에서 어떤 변조 상태들을 찾을지를 알기 위하여 전력-레벨 및 OMA-레벨 추적을 위해 구성될 수 있다. 레벨 추적 회로(330)는, 의도된 변조 레벨을 선험적으로 알기 위해 하나 이상의 구동 신호들(123)을 수신하도록 구성될 수 있다. 레벨 추적 회로(330)는, 하나 이상의 구동 신호들(123)의 상태들 및 출력 전압 신호들(333 및 334)에 대한 응답으로, 아이 개방의 임의의 하나 이상의 진폭 레벨들에 관한 아이 개방의 선형성이 임의의 하나 이상의 대응하는 진폭 레벨들의 선형성을 향상시키기 위해 조정될지 여부를 결정하도록 구성될 수 있다.
열 튜닝 회로(350)의 열 제어기(136)는 열 제어 신호(137)를 제공하기 위해 레벨 추적 회로(330)로부터 아이 개방 조정 신호(133)를 수신하도록 구성될 수 있다. 열 제어 신호(137)는 N비트 코딩된 신호일 수 있다. 열 튜닝 회로(350)의 히터 구동기(134)는 히터 활성화 신호들(135), 이를테면 이러한 예에서는, 가열 엘리먼트들 또는 세그먼트들(115-1 및 115-2) 각각에 대한 히터 활성화 신호들(135-1 및 135-2) 중 하나 이상을 어써팅하거나 또는 어느 것도 어써팅하지 않기 위해 열 제어 신호(137)를 수신하도록 구성될 수 있다. 그와 유사하게, 입력 광 신호(113)가, 예컨대 도파관(106)을 가열시키는 열 소스일 수 있으며, 따라서 그러한 입력 광 신호(113)의 전력이 그러한 입력 광 신호에 의해 발산되는 열의 양에 관련된 표시자일 수 있음을 이해해야 한다. 부가적으로, 도파관(106)에 대한 EAM(320)의 흡수 곡선은 온도 의존 가변 컴포넌트를 가지므로, OMA는 EAM의 그러한 온도 의존 가변 컴포넌트에 관련될 수 있다. 그와 유사하게, OMA는 도파관(106)의 열과 연관된 다른 표시자를 제공하는 데 사용될 수 있다.
통합된 히터(165)의 가열 엘리먼트들(115-1 및 115-2)은, 통합된 히터(165)의 열 제어기 회로(136)에 의해 별개로 제어되고, 통합된 히터(165)의 히터 구동기 회로(134)에 의해 별개로 구동될 수 있다. 이러한 예에서, 서로 대응하는 애노드-측 가열 엘리먼트(115-1) 및 캐소드-측 가열 엘리먼트(115-2) 둘 모두가 구현된다고 가정되어야 한다. 가열 엘리먼트(115-1 및 115-2) 둘 모두가 히터 구동기(134)에 커플링될 수 있지만, 각각의 애노드-측 및 캐소드-측 가열 엘리먼트는 열 제어기 회로(136)에 의해 별개로 제어되고 히터 구동기 회로(134)에 의해 별개로 구동될 수 있다. 그러나, 다른 구현에서, 가열 엘리먼트 쌍의 애노드-캐소드-측은 서로에 관해 독립적으로 제어되지 않으면서, 대응하는 히터 활성화 신호를 수신하도록 공통적으로 커플링될 수 있다.
가열 엘리먼트들(115-1 및 115-2)에 각각 제공되는 가열 활성화 신호들(135-1 및 135-2)은 애노드(111) 및 캐소드(110)를 상이하거나 또는 동일한 온도들로 독립적으로 튜닝하기 위해 사용될 수 있다. 이러한 구현에서, 제어 신호(137)는, 광 PAM 진폭 레벨들의 선형성의 정밀한 튜닝을 위해 적응적 조정을 수행하도록 가열 엘리먼트들(115-1 및 115-2) 중 어느 하나 또는 둘 모두가 켜지거나 또는 꺼지거나, 또는 현재 상태에서 유지되는 것, 또는 그들 중 어느 것도 켜지거나 또는 꺼지거나, 또는 현재 상태에서 유지되지 않는다는 것을 히터 구동기 회로(134)에게 표시할 수 있다.
하나 이상의 통합된 가열 엘리먼트들(115)의 제어를 통해 온도 변동들을 보상할 시에 유연성을 제공하는 것은 EAM(320)의 선형성을 향상시키는 것을 용이하게 한다. 통합된 히터(165)는, 열 제어기 회로(136) 및 히터 구동기 회로(134)를 통해 서로 독립적으로 가열 엘리먼트들(115)의 온도를 조정하는 데 사용될 수 있으며, 여기서, 히터 구동기 회로(134)는 가열 엘리먼트들에 대응하는 별개의 구동기들을 갖는다. 따라서, 광 PAM 송신을 위한 EAM(320)의 비선형성을 보상하는 것(그러한 보상을 위해 DAC를 가질 필요가 없음) 외에도, 통합된 포토다이오드들 및 별개의 가열 엘리먼트들이 PAM 변조를 위한 적응적 열 튜닝을 위해 사용될 수 있다.
그와 유사하게, EAS(300)의 전기 도메인의 열 튜닝 회로(350)는 PD(318) 및 PD(319) 각각으로부터의 2개의 가변 입력들을 갖는 열 제어 루프를 가질 수 있으며; 선택적으로, 다른 구현에서, PD들(318 또는 319) 중 어느 하나가 생략될 수 있다. 그러나, 그러한 구현에서, 그러한 열 제어 루프는 사용된 그러한 통합된 PD로부터의 하나의 가변 입력을 이용하여 동작될 수 있다.
요약하자면, 열 제어 및/또는 데이터 아이 제어를 위해 EAM 또는 SEAM과 하나 이상의 감지 PD들과의 콤팩트한 통합이 설명되었으며, 이는 면적을 절약하고 레이아웃을 간략화한다. 그러한 감지 PD는 대응하는 SEAM 또는 EAM과 동일한 재료를 사용할 수 있으며, 이는 온도 추적을 간략화한다. OMA 추적은 OMA 검출 PD를 이용한 송신기 아이 향상을 위해 지원된다. 열 제어 루프는, 전력 추적 PD 및 OMA 추적 PD 중 어느 하나 또는 둘 모두를 갖는 EAS에 대해 구현될 수 있다. 하나 이상의 통합된 PD들로부터의 추적 정보를 이용하여, 통합된 히터는 EAM 또는 SEAM의 온도를 제어하기 위해 히터 출력 전력을 조정하도록 열 제어를 제공할 수 있다.
도 21은 예시적인 파장 분할 멀티플렉싱("WDM") 시스템(370)을 예시적으로 도시한 블록 다이어그램이다. WDM 시스템(370)은 전기 도메인 IC(380) 및 포토닉스 IC(390)를 포함할 수 있다. IC들(380 및 390)은 마이크로 범프 인터페이스, 이를테면 예컨대, 플립-칩 인터페이스(381)를 통해 서로 커플링될 수 있다. IC들(380 및 390)은 2개 이상의 상이한 파장들에 대한(이러한 예에서는 4개의 상이한 파장들에 대한) 파장 섹션들(391)로 분리될 수 있다. 도파관(106)은 IC(390)의 그러한 분리된 파장 섹션들(391) 각각을 통과하기 위해 광 입력 신호(113)를 수신할 수 있다. IC(390)는 본 명세서에 설명된 바와 같이, 하나 이상의 가열 엘리먼트들, 하나 이상의 PD들, 및/또는 EAM 또는 SEAM을 포함할 수 있다. 파장 섹션들(391) 각각 내의 IC(380)는 개개의 열 튜닝 회로(350) 및 개개의 직렬화기-역직렬화기("SERDES")(382)를 포함할 수 있다. 열 튜닝 회로(350) 및 SERDES(382)는 IC, 이를테면 FPGA 또는 ASIC 또는 다른 IC로 구현될 수 있다.
도 22는 예시적인 전계-흡수 변조 프로세스(400)를 예시적으로 도시한 흐름도이다. 도 22는 도 12 내지 도 22를 동시에 참조하여 추가로 설명된다.
201에서, 입력 광 신호(113)는 도파관(106)에 의해 진입 단부(156)에서 수신될 수 있다. 402에서, 입력 광 신호(113)가 수신되는 것과 일반적으로 거의 동시에, 입력 데이터(121)에 대응하는 인코딩된 입력(326)의 변조 코드가 EAM(320)에 의해 수신될 수 있다.
403에서, 입력 광 신호(113)는, 그러한 광 신호가 도파관(106)에 인접한 EAM(320)을 이용하여 도파관(106)의 대응하는 부분을 통과할 때, EAM(320)에 의해 전계-흡수 변조될 수 있다. 404에서, 적어도 하나의 가열 엘리먼트(115)를 갖는 통합된 히터(165)가 대응하는 애노드(111) 및/또는 캐소드(110)를 가열시키기 위해 사용될 수 있다. 이전에 설명된 바와 같이, 그러한 적어도 하나의 가열 엘리먼트(115)는 PD(318) 및 EAM(320)의 옆에 나란히 길이방향으로 이격되게 로케이팅될 수 있다. 405에서, 출력 광 신호(114)는 그러한 변조 코드에 대한 전계-흡수 변조에 대한 응답으로 변조된 입력 광 신호(113)로서, 도파관(106)의 배출 단부(157)에서 출력될 수 있다.
404에서의 열 제어된 가열을 위해, 동작들(411 내지 417)이 사용될 수 있다. 그와 유사하게, 201로부터, 411에서, 광 입력 신호(113)가 PD(318)를 이용하여 발광 세기에 대해 검출되어, 그러한 검출된 발광 세기에 비례하는 광전류 신호(331)를 제공할 수 있다. 411로부터, 412에서, CCVS(127-1)로부터 출력 전압(333)이 광전류 신호(331)에 대한 응답으로 소싱될 수 있다. 403으로부터, 413에서, 출력 광 신호(114)가 획득될 수 있으며, 그의 OMA는 검출된 OMA에 비례하는 광전류 신호(332)를 제공하기 위해 그러한 출력 광 신호(114)의 데이터 아이와의 연관을 위하여, 405에서의 출력 이전에 그러한 출력 광 신호(114)의 PD(319)를 이용하여 검출될 수 있다. 데이터 아이에 대한 광전류 신호(332)는 2개의 별개의 펄스 진폭 레벨들을 갖는 PAM과 연관될 수 있다. 413으로부터, 414에서, CCVS(127-2)로부터 출력 전압(334)이 광전류 신호(332)에 대한 응답으로 소싱될 수 있다.
415에서, 변조 코드에 대한 출력 전압 신호(114)의 레벨 추적이 레벨 추적 회로(330)를 사용하여, 아이 개방 조정 신호(133)를 제공하도록 수행될 수 있다. 그러한 레벨 추적은, 아이 개방 조정 신호(133)를 제공하기 위해, 전력 레벨을 추적하기 위한 광전류 신호(331) 및/또는 변조 코드에 대한 OMA 레벨 추적을 위한 광전류 신호(332) 중 적어도 하나에 응답할 수 있다. 416에서, 열 제어 신호(137)는, 그러한 아이 개방 조정 신호(133)에 대한 응답으로 열 제어기 회로(136)에 의해 제공될 수 있다. 417에서, 적어도 하나의 히터 활성화 신호(135)는, 404에서의 가열을 위해 열 제어 신호(137)에 대한 응답으로 히터 구동기 회로(134)에 의해 적어도 하나의 가열 엘리먼트(115)에 제공될 수 있다.
본 명세서에 설명된 예들 중 하나 이상이 FPGA로 구현될 수 있기 때문에, 그러한 IC의 상세한 설명이 제공된다. 그러나, 다른 타입들의 IC들이 본 명세서에 설명되는 기술로부터 이득을 얻을 수 있다는 것이 이해되어야 한다.
프로그래밍가능 로직 디바이스("PLD")들은 특정된 로직 기능들을 수행하도록 프로그래밍될 수 있는 잘-알려진 타입의 집적 회로이다. 하나의 타입의 PLD, 즉 필드 프로그래밍가능 게이트 어레이("FPGA")는 통상적으로, 프로그래밍가능 타일들의 어레이를 포함한다. 이들 프로그래밍가능 타일들은, 예컨대, 입력/출력 블록("IOB")들, 구성가능한 로직 블록("CLB")들, 전용 랜덤 액세스 메모리 블록("BRAM")들, 멀티플라이어(multiplier)들, 디지털 신호 프로세싱 블록("DSP")들, 프로세서들, 클록 관리자들, 지연 로크 루프("DLL")들 등을 포함할 수 있다. 본 명세서에서 사용되는 바와 같이, "포함하다" 및 "포함하는"은 제한없이 포함한다는 것을 의미한다.
각각의 프로그래밍가능 타일은 통상적으로 프로그래밍가능 상호연결부 및 프로그래밍가능 로직 둘 모두를 포함한다. 프로그래밍가능 상호연결부는 통상적으로, 프로그래밍가능 상호연결 포인트("PIP")들에 의해 상호연결된 다양한 길이들의 많은 수의 상호연결 라인들을 포함한다. 프로그래밍가능 로직은, 예컨대, 기능 생성기들, 레지스터들, 산술 로직 등을 포함할 수 있는 프로그래밍가능 엘리먼트들을 사용하여 사용자 설계의 로직을 구현한다.
프로그래밍가능 상호연결부 및 프로그래밍가능 로직은 통상적으로, 프로그래밍가능 엘리먼트들이 어떻게 구성되는지를 정의하는 내부 구성 메모리 셀들에 구성 데이터의 스트림을 로딩함으로써 프로그래밍된다. 구성 데이터는 메모리로부터(예컨대, 외부 PROM으로부터) 판독되거나 또는 외부 디바이스에 의해 FPGA로 기입될 수 있다. 그 후, 개별 메모리 셀들의 집합 상태들은 FPGA의 기능을 결정한다.
다른 타입의 PLD는 CPLD(Complex Programmable Logic Device)이다. CPLD는, 상호연결 스위치 매트릭스에 의해 함께 그리고 입력/출력("I/O") 리소스들에 연결된 2개 또는 그 초과의 "기능 블록들"을 포함한다. CPLD의 각각의 기능 블록은 프로그래밍가능 로직 어레이("PLA")들 및 프로그래밍가능 어레이 로직("PAL") 디바이스들에서 사용되는 것들과 유사한 2레벨 AND/OR 구조를 포함한다. CPLD들에서, 구성 데이터는 통상적으로 비-휘발성 메모리에 온-칩으로 저장된다. 몇몇 CPLD들에서, 구성 데이터는 비-휘발성 메모리에 온-칩으로 저장되고, 그 후, 초기 구성(프로그래밍) 시퀀스의 일부로서 휘발성 메모리에 다운로딩된다.
이들 프로그래밍가능 로직 디바이스("PLD")들 모두에 대해, 디바이스의 기능은 그 목적을 위해 디바이스에 제공되는 데이터 비트들에 의해 제어된다. 데이터 비트들은 휘발성 메모리(예컨대, FPGA들 및 몇몇 CPLD들에서와 같은 정적 메모리 셀들), 비-휘발성 메모리(예컨대, 몇몇 CPLD들에서와 같은 플래시 메모리), 또는 임의의 다른 타입의 메모리 셀에 저장될 수 있다.
다른 PLD들은, 디바이스 상에서 다양한 엘리먼트들을 프로그래밍가능하게 상호연결시키는 프로세싱 계층, 이를테면 금속 계층을 적용함으로써 프로그래밍된다. 이들 PLD들은 마스크 프로그래밍가능 디바이스들로서 알려져 있다. PLD들은 또한, 다른 방식들로, 예컨대 퓨즈 또는 안티퓨즈(antifuse) 기술을 사용하여 구현될 수 있다. 용어들 "PLD" 및 "프로그래밍가능 로직 디바이스"는 이들 예시적인 디바이스들 뿐만 아니라 단지 부분적으로만 프로그래밍가능한 디바이스들을 포괄하는 것을 포함하지만 이에 제한되지는 않는다. 예컨대, 하나의 타입의 PLD는 하드-코딩된 트랜지스터 로직, 및 하드-코딩된 트랜지스터 로직을 프로그래밍가능하게 상호연결시키는 프로그래밍가능 스위치 패브릭(fabric)의 조합을 포함한다.
위에서 언급된 바와 같이, 발전된 FPGA들은 어레이에서 수개의 상이한 타입들의 프로그래밍가능 로직 블록들을 포함할 수 있다. 예컨대, 도 23은, 멀티-기가비트 트랜시버("MGT")들(301), 구성가능한 로직 블록("CLB")들(302), 랜덤 액세스 메모리 블록("BRAM")들(303), 입력/출력 블록("IOB")들(304), 구성 및 클록킹 로직("CONFIG/CLOCKS")(305), 디지털 신호 프로세싱 블록("DSP")들(306), 특수화된 입력/출력 블록들("I/O")(307)(예컨대, 구성 포트들 및 클록 포트들), 및 다른 프로그래밍가능 로직(308), 이를테면 디지털 클록 관리자들, 아날로그-투-디지털 변환기들, 시스템 모니터링 로직 등을 포함하는 많은 수의 상이한 프로그래밍가능 타일들을 포함하는 FPGA 아키텍처(300)를 예시한다. 몇몇 FPGA들은 또한, 전용 프로세서 블록들("PROC")(310)을 포함한다.
몇몇 FPGA들에서, 각각의 프로그래밍가능 타일은, 각각의 이웃한 타일 내의 대응하는 상호연결 엘리먼트로의 그리고 상호연결 엘리먼트로부터의 표준화된 연결들을 갖는 프로그래밍가능 상호연결 엘리먼트("INT")(311)를 포함한다. 따라서, 함께 취해진 프로그래밍가능 상호연결 엘리먼트들은 예시된 FPGA에 대한 프로그래밍가능 상호연결 구조를 구현한다. 프로그래밍가능 상호연결 엘리먼트(311)는 또한, 도 23의 최상부에 포함된 예들에 의해 도시된 바와 같이, 동일한 타일 내의 프로그래밍가능 로직 엘리먼트로의 그리고 프로그래밍가능 로직 엘리먼트로부터의 연결들을 포함한다.
예컨대, CLB(302)는, 사용자 로직 플러스 단일 프로그래밍가능 상호연결 엘리먼트("INT")(311)를 구현하도록 프로그래밍될 수 있는 구성가능한 로직 엘리먼트("CLE")(312)를 포함할 수 있다. BRAM(303)은 하나 이상의 프로그래밍가능 상호연결 엘리먼트들에 부가하여 BRAM 로직 엘리먼트("BRL")(313)를 포함할 수 있다. 통상적으로, 타일에 포함된 상호연결 엘리먼트들의 수는 타일의 높이에 의존한다. 도시된 실시예에서, BRAM 타일은 5개의 CLB들과 동일한 높이를 갖지만, 다른 수들(예컨대, 4)이 또한 사용될 수 있다. DSP 타일(306)은 적절한 수의 프로그래밍가능 상호연결 엘리먼트들에 부가하여 DSP 로직 엘리먼트("DSPL")(314)를 포함할 수 있다. IOB(304)는, 예컨대, 프로그래밍가능 상호연결 엘리먼트(311)의 하나의 인스턴스에 부가하여 입력/출력 로직 엘리먼트("IOL")(315)의 2개의 인스턴스들을 포함할 수 있다. 당업자들에게 자명할 바와 같이, 예컨대, I/O 로직 엘리먼트(315)에 연결된 실제 I/O 패드들은 통상적으로, 입력/출력 로직 엘리먼트(315)의 영역으로 한정되지 않는다.
도시된 실시예에서, (도 23에 도시된) 다이의 중심 근방의 수평 영역은 구성, 클록 및 다른 제어 로직에 대해 사용된다. 이러한 수평 영역 또는 열(column)로부터 연장되는 수직 열들(309)은 FPGA의 폭에 걸쳐 클록들 및 구성 신호들을 분배하는 데 사용된다.
도 23에 예시된 아키텍처를 이용하는 몇몇 FPGA들은 FPGA의 많은 부분을 구성하는 일반적인 열 구조를 방해하는 부가적인 로직 블록들을 포함한다. 부가적인 로직 블록들은 프로그래밍가능 블록들 및/또는 전용 로직일 수 있다. 예컨대, 프로세서 블록(310)은 CLB들 및 BRAM들의 수개의 열들에 걸쳐 있다.
도 23이 예시적인 FPGA 아키텍처만을 예시하도록 의도됨을 유의한다. 예컨대, 행 내의 로직 블록들의 수, 행들의 상대적인 폭, 행들의 수 및 순서, 행들에 포함된 로직 블록들의 타입들, 로직 블록들의 상대적인 사이즈들, 및 도 23의 최상부에 포함된 상호연결/로직 구현들은 순수하게 예시적이다. 예컨대, 실제 FPGA에서, CLB들이 등장하는 곳마다, 사용자 로직의 효율적인 구현을 용이하게 하기 위해 CLB들의 1개 초과의 이웃한 행이 통상적으로 포함되지만, 이웃한 CLB 행들의 수는 FPGA의 전체 사이즈에 따라 변한다.
전술한 것이 예시적인 장치(들) 및/또는 방법(들)을 설명하지만, 본 명세서에 설명된 하나 이상의 양상들에 따른 다른 예들 및 추가적인 예들은, 후속하는 청구항들 및 그의 등가물들에 의해 결정되는 본 발명의 범위를 벗어나지 않으면서 고안될 수 있다. 단계들을 나열하는 청구항들은 단계들의 임의의 순서를 암시하지 않는다. 상표들은 그것의 개개의 소유자들의 재산이다.
Claims (15)
- 집적 회로(IC)에서 전계-흡수 변조(electro-absorption modulation)를 위한 시스템으로서,
도파관;
광 신호에 대한 응답으로 광전류 신호를 제공하도록 상기 도파관에 관해 구성된 광검출기;
상기 광 신호의 전계-흡수 변조를 위한, 상기 도파관에 관해 구성된 전계-흡수 변조기 ― 상기 광검출기 및 상기 전계-흡수 변조기는 동일한 재료들 및 동일한 프로세싱 동작들로 형성됨 ―; 및
상기 도파관과 평행한 방향으로 연장되고 상기 광검출기와 상기 전계-흡수 변조기 사이에서 연장되는 통합된 가열 엘리먼트
를 포함하고,
상기 통합된 가열 엘리먼트는 상기 광검출기 및 상기 전계-흡수 변조기 둘 모두로부터 이격되어 있으며,
상기 통합된 가열 엘리먼트는 상기 광검출기로부터의 광전류 신호에 기반하여 상기 광검출기 및 상기 전계-흡수 변조기를 제어가능하게 가열시키도록 구성되는, 전계-흡수 변조를 위한 시스템. - 제1항에 있어서,
상기 도파관은, 상기 광 신호를 수신하도록 구성된 진입 단부, 및 상기 광 신호를 출력하도록 구성된 배출 단부를 갖고; 그리고
상기 광검출기는 상기 전계-흡수 변조기의 진입 측으로부터 이격되며, 상기 도파관의 진입 단부와 상기 전계-흡수 변조기의 진입 측 사이에 로케이팅되는, 전계-흡수 변조를 위한 시스템. - 제2항에 있어서,
상기 도파관은, 상기 도파관의 제1 도펀트 부분과 연관된 제1 측면 및 상기 도파관의 제2 도펀트 부분과 연관된, 상기 제1 측면에 대향하는 제2 측면을 갖고 ― 상기 도파관의 제1 측면 및 제2 측면은 상기 도파관의 진입 단부와 배출 단부 사이에 있음 ―;
상기 광검출기는, 상기 도파관의 제1 측면의 옆에 검출기 애노드를 그리고 상기 도파관의 제2 측면의 옆에 검출기 캐소드를 갖고 ― 상기 검출기 애노드 및 상기 검출기 캐소드는, 상기 광 신호의 발광 세기를 검출하기 위해 상기 제1 도펀트 부분으로부터 상기 제2 도펀트 부분으로 상기 도파관에 걸쳐 제1 전기장을 제공하도록 서로 정렬된, 상기 도파관의 제1 측면 및 상기 도파관의 제2 측면에 각각 대면하는 표면들을 가짐 ―; 그리고
상기 전계-흡수 변조기는, 상기 도파관의 제1 측면의 옆에 변조기 애노드를 그리고 상기 도파관의 제2 측면의 옆에 변조기 캐소드를 가지며, 상기 변조기 애노드 및 상기 변조기 캐소드는, 상기 광 신호를 변조하기 위해 상기 제1 도펀트 부분으로부터 상기 제2 도펀트 부분으로 상기 도파관에 걸쳐 제2 전기장을 제공하도록 서로 정렬된, 상기 도파관의 제1 측면 및 상기 도파관의 제2 측면에 각각 대면하는 표면들을 갖는, 전계-흡수 변조를 위한 시스템. - 제3항에 있어서,
상기 통합된 가열 엘리먼트는, 상기 도파관에 관해 애노드 측 상에서 상기 검출기 애노드 및 상기 변조기 애노드 둘 모두의 옆에 이격되어 로케이팅되는 제1 통합된 가열 엘리먼트이며,
상기 시스템은, 상기 도파관에 관해 캐소드 측 상에서 상기 검출기 캐소드 및 상기 변조기 캐소드 둘 모두의 옆에 이격되어 로케이팅되는 제2 통합된 가열 엘리먼트를 더 포함하는, 전계-흡수 변조를 위한 시스템. - 제3항 또는 제4항에 있어서,
상기 광검출기는 제1 광검출기이며,
상기 시스템은, 상기 전계-흡수 변조기에 의해 변조된 상기 광 신호의 광 변조 진폭을 검출하도록 상기 도파관에 관해 로케이팅된 제2 광검출기를 더 포함하고,
상기 제2 광검출기는 상기 전계-흡수 변조기의 배출 측으로부터 이격되며, 상기 도파관의 배출 단부와 상기 전계-흡수 변조기의 배출 측 사이에 로케이팅되는, 전계-흡수 변조를 위한 시스템. - 제5항에 있어서,
상기 통합된 가열 엘리먼트는 제1 통합된 가열 엘리먼트이며, 상기 제1 통합된 가열 엘리먼트는, 상기 제1 광검출기 및 상기 전계-흡수 변조기 둘 모두의 열 제어를 위하여 상기 도파관에 관해 애노드 측 상에서 상기 제1 광검출기 및 상기 전계-흡수 변조기 둘 모두의 옆에 이격되어 로케이팅되고,
상기 시스템은 제2 통합된 가열 엘리먼트를 더 포함하며, 상기 제2 통합된 가열 엘리먼트는, 상기 제1 광검출기 및 상기 전계-흡수 변조기 둘 모두의 열 제어를 위하여 상기 도파관에 관해 캐소드 측 상에서 상기 제1 광검출기 및 상기 전계-흡수 변조기 둘 모두의 옆에 이격되어 로케이팅되고,
상기 제1 통합된 가열 엘리먼트 및 상기 제2 통합된 가열 엘리먼트는 열 격리를 위해 상기 제2 광검출기로부터 이격되는, 전계-흡수 변조를 위한 시스템. - 제5항에 있어서,
상기 통합된 가열 엘리먼트는 제1 통합된 가열 엘리먼트이며, 상기 제1 통합된 가열 엘리먼트는, 상기 제1 광검출기, 상기 전계-흡수 변조기 및 상기 제2 광검출기 각각의 열 제어를 위하여 상기 도파관에 관해 애노드 측 상에서 상기 제1 광검출기, 상기 전계-흡수 변조기 및 상기 제2 광검출기 각각의 옆에 이격되어 로케이팅되고,
상기 시스템은 제2 통합된 가열 엘리먼트를 더 포함하며, 상기 제2 통합된 가열 엘리먼트는, 상기 제1 광검출기, 상기 전계-흡수 변조기 및 상기 제2 광검출기 각각의 열 제어를 위하여 상기 도파관에 관해 캐소드 측 상에서 상기 제1 광검출기, 상기 전계-흡수 변조기 및 상기 제2 광검출기 각각의 옆에 이격되어 로케이팅되는, 전계-흡수 변조를 위한 시스템. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 통합된 가열 엘리먼트에 커플링된 열 튜닝 회로를 더 포함하며,
상기 통합된 가열 엘리먼트에 커플링된 상기 열 튜닝 회로는,
출력 전압 신호를 제공하기 위해 상기 광검출기로부터 상기 광전류 신호를 수신하도록 구성된 전류-제어식 전압 소스;
아이(eye) 개방 조정 신호를 제공하기 위해 상기 출력 전압 신호를 수신하도록 구성된 레벨 추적 회로;
열 제어 신호를 제공하기 위해 상기 아이 개방 조정 신호를 수신하도록 구성된 열 제어기; 및
히터 활성화 신호를 상기 통합된 가열 엘리먼트에 제공하기 위해 상기 열 제어 신호를 수신하도록 구성된 히터 구동기를 포함하는, 전계-흡수 변조를 위한 시스템. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 전계-흡수 변조기는 세그먼트화된 전계-흡수 변조기이며,
상기 세그먼트화된 전계-흡수 변조기는,
상기 도파관의 제1 측면의 옆에 서로 이격된 복수의 애노드 세그먼트들을 갖는 세그먼트화된 애노드; 및
상기 복수의 애노드 세그먼트들에 대응하는, 상기 도파관의 제2 측면의 옆에 서로 이격된 복수의 캐소드 세그먼트들을 갖는 세그먼트화된 캐소드를 포함하는, 전계-흡수 변조를 위한 시스템. - 제9항에 있어서,
상기 도파관은, 입력 광 신호를 수신하도록 구성된 진입 단부, 및 상기 광 신호의 전파를 위한 출력을 출력하도록 구성된 배출 단부를 갖고;
상기 세그먼트화된 전계-흡수 변조기는 상기 도파관의 흡수 계수에 단편적으로 영향을 주도록 상기 도파관에 관해 로케이팅되고;
상기 세그먼트화된 애노드는 상기 도파관의 제1 측면의 옆에 서로 이격되어 길이방향으로(lengthwise) 나란히 로케이팅된 복수의 애노드 세그먼트들을 갖고;
상기 세그먼트화된 캐소드는 상기 복수의 애노드 세그먼트들에 대응하는, 상기 도파관의 제2 측면의 옆에 서로 이격되어 길이방향으로 나란히 로케이팅된 복수의 캐소드 세그먼트들을 갖고 ― 상기 도파관의 제2 측면은 상기 도파관의 제1 측면에 대향함 ―;
상기 복수의 애노드 세그먼트들 및 상기 복수의 캐소드 세그먼트들의 쌍들은, 각각, 복수의 전계-흡수 변조 세그먼트들을 상기 도파관의 옆에 세로방향으로(longitudinally) 제공하기 위해 서로 정렬되고;
상기 통합된 히터는, 상기 복수의 애노드 세그먼트들에 대응하고, 상기 복수의 애노드 세그먼트들의 옆에 길이방향으로 나란히 로케이팅되어 서로 이격되어 있는 복수의 히터 세그먼트들을 갖고;
상기 애노드 세그먼트들, 상기 캐소드 세그먼트들 및 상기 히터 세그먼트들은, 각각, 일련의 상기 복수의 전계-흡수 변조 세그먼트들을 제공하기 위해 서로 정렬되고;
상기 애노드 세그먼트들, 상기 캐소드 세그먼트들, 및 상기 히터 세그먼트들은 서로 각각 정렬되며; 그리고
상기 히터 세그먼트들은 상기 애노드 세그먼트들과 인터리빙(interleave)되는, 전계-흡수 변조를 위한 시스템. - 제9항에 있어서,
상기 복수의 전계-흡수 변조 세그먼트들 중 상기 도파관을 따라 세로방향으로의 전계-흡수 변조 세그먼트들의 길이들은 전기-광학(electro-optical) 응답의 비선형성을 보상하기 위해 사용되는, 전계-흡수 변조를 위한 시스템. - 제9항에 있어서,
상기 복수의 전계-흡수 변조 세그먼트들 중 2개 이상의 전계-흡수 변조 세그먼트들은, 상기 도파관을 따라 세로방향으로 동일한 길이들을 갖는, 전계-흡수 변조를 위한 시스템. - 제9항에 있어서,
상기 복수의 전계-흡수 변조 세그먼트들은, 상기 도파관을 따라 흡수 상태들의 점진적 진행을 위한 온도계 코드를 제공하도록 구성되는, 전계-흡수 변조를 위한 시스템. - 제9항에 있어서,
상기 복수의 애노드 세그먼트들은 별개의 소스 노드들에 전기적으로 커플링되는, 전계-흡수 변조를 위한 시스템. - 제14항에 있어서,
출력 전압 신호를 제공하기 위해 상기 광검출기의 광전류 신호를 수신하도록 구성된 전류-제어식 전압 소스;
아이 개방 조정 신호를 제공하기 위해 상기 출력 전압 신호를 수신하도록 구성된 레벨 추적 회로;
열 제어 신호를 제공하기 위해 상기 아이 개방 조정 신호를 수신하도록 구성된 열 제어기; 및
적어도 2개의 히터 세그먼트들에 대응하는 적어도 2개의 히터 활성화 신호들을 제공하기 위해 상기 열 제어 신호를 수신하도록 구성된 히터 구동기를 더 포함하는, 전계-흡수 변조를 위한 시스템.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/346,521 | 2016-11-08 | ||
| US15/346,521 US9933639B1 (en) | 2016-11-08 | 2016-11-08 | Electro-absorption modulation with an integrated photodetector |
| US15/346,474 US10054806B2 (en) | 2016-11-08 | 2016-11-08 | Segmented electro-absorption modulation |
| US15/346,474 | 2016-11-08 | ||
| PCT/US2017/059950 WO2018132158A1 (en) | 2016-11-08 | 2017-11-03 | Electro-absorption modulation with an integrated photodetector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20190071827A KR20190071827A (ko) | 2019-06-24 |
| KR102507306B1 true KR102507306B1 (ko) | 2023-03-06 |
Family
ID=62044942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020197016454A KR102507306B1 (ko) | 2016-11-08 | 2017-11-03 | 통합된 광검출기를 이용한 전계-흡수 변조 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP3538949B1 (ko) |
| JP (2) | JP7167018B2 (ko) |
| KR (1) | KR102507306B1 (ko) |
| CN (1) | CN110291451B (ko) |
| WO (1) | WO2018132158A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10809548B2 (en) | 2016-10-26 | 2020-10-20 | Juniper Networks, Inc. | Dissipating heat from an active region of an optical device |
| JP6998691B2 (ja) * | 2017-07-19 | 2022-01-18 | 日本ルメンタム株式会社 | 光送信モジュール |
| US20210203126A1 (en) * | 2019-12-27 | 2021-07-01 | John Parker | Electro-absorption modulator with improved photocurrent uniformity |
| US11329087B2 (en) * | 2020-03-25 | 2022-05-10 | Globalfoundries U.S. Inc. | Photodetectors with adjacent anode-cathode pairs |
| CN112597735B (zh) * | 2021-03-03 | 2021-07-20 | 深圳市迅特通信技术股份有限公司 | 电吸收调制器的仿真方法、装置、系统及计算机存储介质 |
| US12003279B2 (en) | 2022-03-15 | 2024-06-04 | Hewlett Packard Enterprise Development Lp | Common-mode current adjustment in a receiver |
| CN116192061B (zh) * | 2023-04-26 | 2023-06-27 | 成都观岩科技有限公司 | 一种带温度分段补偿特性的跨阻放大器芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152139A (ja) * | 2000-11-15 | 2002-05-24 | Hitachi Ltd | 光送信機 |
| JP2002323685A (ja) * | 2001-04-26 | 2002-11-08 | Hitachi Ltd | 半導体レーザ素子および光送信モジュール |
| US20040090659A1 (en) * | 2002-08-23 | 2004-05-13 | Liyan Zhang | Method of tuning wavelength tunable electro-absorption modulators |
| JP2005129824A (ja) * | 2003-10-27 | 2005-05-19 | Opnext Japan Inc | 半導体レーザ装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04326585A (ja) * | 1991-04-25 | 1992-11-16 | Fujitsu Ltd | レーザ・光変調器集積化光源 |
| US6233082B1 (en) | 1999-10-12 | 2001-05-15 | Lucent Technologies Inc. | Optical transmitter for WDM systems |
| GB0206226D0 (en) * | 2002-03-16 | 2002-05-01 | Intense Photonics Ltd | Electro-absorption modulator with broad optical bandwidth |
| EP1380874A1 (en) * | 2002-07-11 | 2004-01-14 | Agilent Technologies, Inc. - a Delaware corporation - | Control loop apparatus and method therefor |
| US7050689B2 (en) * | 2002-11-26 | 2006-05-23 | Agility Communications, Inc. | Photonic device with segmented absorption design |
| WO2005106546A2 (en) | 2004-04-15 | 2005-11-10 | Infinera Corporation | COOLERLESS AND FLOATING WAVELENGTH GRID PHOTONIC INTEGRATED CIRCUITS (PICs) FOR WDM TRANSMISSION NETWORKS |
| US8160404B2 (en) * | 2005-11-22 | 2012-04-17 | Massachusetts Institute Of Technology | High speed and low loss GeSi/Si electro-absorption light modulator and method of fabrication using selective growth |
| US7603016B1 (en) * | 2007-04-30 | 2009-10-13 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor photonic nano communication link apparatus |
| JP5229906B2 (ja) | 2009-06-16 | 2013-07-03 | 日本電信電話株式会社 | 光送信用トランシーバ及び光送信モジュールの制御方法 |
| JP2012049801A (ja) | 2010-08-26 | 2012-03-08 | Oki Electric Ind Co Ltd | 信号変調装置及び方法 |
| JP6090022B2 (ja) * | 2013-07-18 | 2017-03-08 | 富士通株式会社 | 光変調装置、光送信機及び光変調器の制御方法 |
| US9513497B2 (en) * | 2014-02-05 | 2016-12-06 | Aurrion, Inc. | Opto-electronic modulator utilizing one or more heating elements |
| US9588360B2 (en) * | 2014-03-31 | 2017-03-07 | Mellanox Technologies Silicon Photonics Inc. | Temperature control of components on an optical device |
-
2017
- 2017-11-03 CN CN201780082713.9A patent/CN110291451B/zh active Active
- 2017-11-03 EP EP17866363.9A patent/EP3538949B1/en active Active
- 2017-11-03 KR KR1020197016454A patent/KR102507306B1/ko active IP Right Grant
- 2017-11-03 JP JP2019523613A patent/JP7167018B2/ja active Active
- 2017-11-03 WO PCT/US2017/059950 patent/WO2018132158A1/en unknown
-
2022
- 2022-06-07 JP JP2022092468A patent/JP7426437B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152139A (ja) * | 2000-11-15 | 2002-05-24 | Hitachi Ltd | 光送信機 |
| JP2002323685A (ja) * | 2001-04-26 | 2002-11-08 | Hitachi Ltd | 半導体レーザ素子および光送信モジュール |
| US20040090659A1 (en) * | 2002-08-23 | 2004-05-13 | Liyan Zhang | Method of tuning wavelength tunable electro-absorption modulators |
| JP2005129824A (ja) * | 2003-10-27 | 2005-05-19 | Opnext Japan Inc | 半導体レーザ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110291451B (zh) | 2023-02-17 |
| JP2022126700A (ja) | 2022-08-30 |
| WO2018132158A1 (en) | 2018-07-19 |
| EP3538949B1 (en) | 2023-08-02 |
| CN110291451A (zh) | 2019-09-27 |
| KR20190071827A (ko) | 2019-06-24 |
| JP7426437B2 (ja) | 2024-02-01 |
| JP7167018B2 (ja) | 2022-11-08 |
| EP3538949A1 (en) | 2019-09-18 |
| JP2020501177A (ja) | 2020-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102507306B1 (ko) | 통합된 광검출기를 이용한 전계-흡수 변조 | |
| US9933639B1 (en) | Electro-absorption modulation with an integrated photodetector | |
| US10054806B2 (en) | Segmented electro-absorption modulation | |
| US11624942B2 (en) | Opto-electronic modulator utilizing one or more heating elements | |
| US8295655B2 (en) | Electro-optical modulator | |
| JP6523060B2 (ja) | 光信号生成装置 | |
| US8824036B2 (en) | Apparatus and methods for wide temperature range operation of micrometer-scale silicon electro-optic modulators | |
| EP2487524A1 (en) | Optical modulator module and method for modulating optical signal | |
| US9709830B2 (en) | Phase modulation device and method of controlling the device | |
| JP2010520506A (ja) | 高速の半導体光変調器 | |
| CN107430292A (zh) | 电光和热光调制器 | |
| EP4053617A1 (en) | Optical module | |
| US11269200B2 (en) | Driving of photonic elements by common electrical driver | |
| US20180188632A1 (en) | Carrier-effect based optical switch | |
| JP2003098492A (ja) | 半導体光変調器及び光変調器集積型半導体レーザ | |
| Gevorgyan et al. | High shift efficiency O-band spoked-ring modulator allowing fully electro-optic channel tuning in a 45nm CMOS platform | |
| KR101714877B1 (ko) | 다중 도파로 커플링 기반 광 소자 | |
| US20220239378A1 (en) | Apparatus comprising serially connected electro-absorption modulators | |
| WO2018146796A1 (ja) | 光変調モジュール | |
| Li et al. | Highly efficient optical modulators in silicon for next-generation networks | |
| Abraham et al. | Hybrid optical and electrical reconfigurable logic gates based on silicon on insulator technology | |
| Chen et al. | Digitally tunable optical power equalization for large port count optical switches | |
| Brimont et al. | Low Voltage Silicon Photonic Modulators and Switches for High Radix Integrated Transmitters | |
| CN117933321A (zh) | 具有归一化输出功率的可重新配置的全光激活函数 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |