KR102489580B1 - 무선통신시스템에서의 동기화 수행 방법 및 장치 - Google Patents

Abstract

본 개시는 무선통신시스템에서 동기화 수행을 위한 방법 및 장치에 관한 것이다. 본 개시의 일 실시예에 따른 방법은, 단말이 동기화를 수행하는 방법으로, 단말은 기지국으로부터 수신된 신호에서 동기화 신호를 검출하고, 시간-주파수 자원 상에서 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로, 동기화 신호의 검출 이후에 반복적으로 수신 가능한 동기화 신호를 검출하며, 검출된 적어도 하나의 동기화 신호를 컴바이닝 하고, 블록들 중 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 기지국과의 동기화를 수행할 수 있다.

Description

무선통신시스템에서의 동기화 수행 방법 및 장치 {METHOD AND APPARATUS FOR PERFORMING SYNCHRONIZATION IN WIRELESS COMMUNICATION SYSTEM}

본 개시는 무선통신시스템에 대한 것으로서, 보다 구체적으로, 단말 및 기지국의 동기화를 위한 방법 및 장치에 관한 것이다.

4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후 (Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후 (Post LTE) 이후의 시스템 또는 차세대 이동통신 시스템이라 불리어지고 있다. 높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역 (예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나 (large scale antenna) 기술들이 논의되고 있다. 또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀 (advanced small cell), 클라우드 무선 액세스 네트워크 (cloud radio access network: cloud RAN), 초고밀도 네트워크 (ultra-dense network), 기기 간 통신 (Device to Device communication: D2D), 무선 백홀 (wireless backhaul), 이동 네트워크 (moving network), 협력 통신 (cooperative communication), CoMP (Coordinated Multi-Points),및 수신 간섭제거 (interference cancellation) 등의 기술 개발이 이루어지고 있다. 이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM (Hybrid FSK and QAM Modulation) 및 SWSC (Sliding Window SuperpositionCoding)과, 진보된 접속 기술인 FBMC(Filter Bank MultiCarrier), NOMA(non orthogonal multipleaccess), 및SCMA(sparse code multipleaccess) 등이 개발되고 있다.

한편, 인터넷은 인간이 정보를 생성하고 소비하는 인간 중심의 연결 망에서, 사물 등 분산된 구성 요소들 간에 정보를 주고 받아 처리하는 IoT(Internet of Things, 사물인터넷) 망으로 진화하고 있다. 클라우드 서버 등과의 연결을 통한 빅데이터(Big data) 처리 기술 등이 IoT 기술에 결합된 IoE (Internet of Everything) 기술도 대두되고 있다. IoT를 구현하기 위해서, 센싱 기술, 유무선 통신 및 네트워크 인프라, 서비스 인터페이스 기술, 및 보안 기술과 같은 기술 요소 들이 요구되어, 최근에는 사물간의 연결을 위한 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 연구되고 있다. IoT 환경에서는 연결된 사물들에서 생성된 데이터를 수집, 분석하여 인간의 삶에 새로운 가치를 창출하는 지능형 IT(Internet Technology) 서비스가 제공될 수 있다. IoT는 기존의 IT(information technology)기술과 다양한 산업 간의 융합 및 복합을 통하여 스마트홈, 스마트 빌딩, 스마트 시티, 스마트 카 또는 커넥티드 카, 스마트 그리드, 헬스 케어, 스마트 가전, 첨단의료서비스 등의 분야에 응용될 수 있다.

이에, 5G 통신 시스템을 IoT 망에 적용하기 위한 다양한 시도들이 이루어지고 있다. 예를 들어, 센서 네트워크(sensor network), 사물 통신(Machine to Machine, M2M), MTC(Machine Type Communication)등의 기술이 5G 통신 기술이 빔 포밍, MIMO, 및 어레이 안테나 등의 기법에 의해 구현되고 있는 것이다. 앞서 설명한 빅데이터 처리 기술로써 클라우드 무선 액세스 네트워크(cloud RAN)가 적용되는 것도 5G 기술과 IoT 기술 융합의 일 예라고 할 수 있을 것이다.

상술한 것과 무선통신 시스템의 발전에 따라 다양한 서비스를 제공할 수 있게 됨으로써, 이러한 서비스들을 원활하게 제공하기 위한 방안이 요구되고 있다.

본 개시가 이루고자 하는 기술적 과제는 무선통신 시스템에서 단말과 기지국 간의 효율적인 동기화를 위한 방법을 제공하는 것이다.

본 개시의 일 실시예에 따른 무선통신시스템에서 단말의 동기화 수행 방법은, 기지국으로부터 수신된 신호에서 동기화 신호를 검출하는 단계; 시간-주파수 자원 상에서 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로, 동기화 신호의 검출 이후에 반복적으로 수신 가능한 동기화 신호를 검출하는 단계; 검출된 적어도 하나의 동기화 신호를 컴바이닝 하는 단계; 및 블록들 중 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 기지국과의 동기화를 수행하는 단계를 포함할 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 단말의 동기화 수행 방법에 있어서, 동기화 신호는, 기본 동기화 신호(primary synchronization signal), 보조 동기화 신호(secondary synchronization signal) 및 PBCH 중 적어도 하나를 포함할 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 단말의 동기화 수행 방법에 있어서, 동기화 신호 매핑 패턴은, 주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 설정될 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 단말의 동기화 수행 방법에 있어서, 반복적으로 수신 가능한 동기화 신호를 검출하는 단계는, 기 설정된 타임 윈도우 내에 설정된 동기화 신호 매핑 패턴에 따라, 검출된 동기화 신호가 매핑될 수 있는 블록들을 결정할 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 단말의 동기화 수행 방법에 있어서, 동기화 신호를 검출하는 단계는, 단말이 지원하는 적어도 하나의 RF 채널 각각을 주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 스캔하여 동기화 신호를 검출할 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 단말의 동기화 수행 방법은. 신호가 수신되는 채널의 상태를 결정하는 단계를 더 포함하고, 컴바이닝 하는 단계는, 채널의 상태의 변화가 기 설정된 범위 이내인 경우, 검출된 적어도 하나의 동기화 신호를 컴바이닝 할 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 기지국의 동기화 수행 방법은, 시간-주파수 자원 상의 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각에서 동기화 신호를 반복적으로 전송하는 단계; 및 전송된 동기화 신호를 기초로 단말과 기지국과의 동기화가 수행된 경우, 적어도 하나의 단말의 요청에 따라 상향링크 자원을 할당하는 단계를 포함하고, 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로 단말에서 검출된 적어도 하나의 동기화 신호를 컴바이닝 한 결과, 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 단말과 기지국간의 동기화가 수행될 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 기지국의 동기화 수행 방법에 있어서, 동기화 신호는, 기본 동기화 신호(primary synchronization signal), 보조 동기화 신호(secondary synchronization signal) 및 PBCH 중 적어도 하나를 포함할 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 기지국의 동기화 수행 방법에 있어서, 동기화 신호 매핑 패턴은, 주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 설정될 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 동기화를 수행하는 단말은, 기지국으로부터 신호를 수신하는 송수신부; 수신된 신호에서 동기화 신호를 검출하고, 시간-주파수 자원 상에서 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로, 동기화 신호의 검출 이후에 반복적으로 수신 가능한 동기화 신호를 검출하며, 검출된 적어도 하나의 동기화 신호를 컴바이닝 하고, 블록들 중 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 기지국과의 동기화를 수행하는 적어도 하나의 프로세서; 및 기 설정된 동기화 신호 매핑 패턴을 저장하는 메모리를 포함할 수 있다.

본 개시의 일 실시예에 따른 무선통신시스템에서 동기화를 수행하는 기지국은, 시간-주파수 자원 상의 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각에서 동기화 신호를 반복적으로 전송하는 송수신부; 전송된 동기화 신호를 기초로 단말과 기지국과의 동기화가 수행된 경우, 적어도 하나의 단말의 요청에 따라 상향링크 자원을 할당하는 적어도 하나의 프로세서; 및 기 설정된 동기화 신호 매핑 패턴을 저장하는 메모리를 포함하고, 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로 단말에서 검출된 적어도 하나의 동기화 신호를 컴바이닝 한 결과, 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 단말과 기지국간의 동기화가 수행될 수 있다.

본 개시는 무선통신시스템에서 기지국과 단말의 동기화 방법을 정의함으로써, 단말의 동기신호 검출 신뢰도를 높일 수 있다.

도 1은 LTE 및 LTE-A 시스템의 데이터 또는 제어채널이 전송되는 무선자원영역인 시간-주파수 자원 영역의 기본 구조를 나타낸 도면이다.
도 2 내지 도 4는 일 실시예에 따른 확장형 프레임 구조를 설명하기 위한 도면이다.
도 5 는 일 실시예에 따른 동기신호의 시간영역 매핑 구조 및 빔스위핑 동작을 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 self-contained 전송을 지원하기 위한 슬롯 포맷을 설명하기 위한 도면이다.
도 7은 일 실시예에 따라 동기 신호의 서브캐리어 간격이 15kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.
도 8은 일 실시예에 따라 동기 신호의 서브캐리어 간격이 30kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.
도 9는 일 실시예에 따라 동기 신호의 서브캐리어 간격이 120kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.
도 10은 일 실시예에 따라 동기 신호의 서브캐리어 간격이 240kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.
도 11은 일 실시예에 따른 단말이 SS블록을 컴바이닝 하는 방법을 설명하기 위한 도면이다.
도 12 는 일 실시예에 따른 단말이 초기접속 절차를 통해 SS 블록을 수신하고 연결모드로 전환하기까지의 과정을 설명하기 위한 도면이다.
도 13은 일 실시예에 따른 단말의 동기화 수행 방법을 설명하기 위한 흐름도이다.
도 14는 일 실시예에 따른 기지국의 동기화 수행 방법을 설명하기 위한 흐름도이다.
도 15는 일 실시예에 따른 단말의 블록도이다.
도 16은 다른 실시예에 따른 단말의 블록도이다.
도 17은 일 실시예에 따른 기지국의 블록도이다.

본 명세서에서 실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.

마찬가지 이유로 첨부 도면에 있어서 일부 구성요소는 과장되거나 생략되거나 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것이 아니다. 각 도면에서 동일한 또는 대응하는 구성요소에는 동일한 참조 번호를 부여하였다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

이 때, 처리 흐름도 도면들의 각 블록과 흐름도 도면들의 조합들은 컴퓨터 프로그램 인스트럭션들에 의해 수행될 수 있음을 이해할 수 있을 것이다. 이들 컴퓨터 프로그램 인스트럭션들은 범용 컴퓨터, 특수용 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서에 탑재될 수 있으므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비의 프로세서를 통해 수행되는 그 인스트럭션들이 흐름도 블록(들)에서 설명된 기능들을 수행하는 수단을 생성하게 된다. 이들 컴퓨터 프로그램 인스트럭션들은 특정 방식으로 기능을 구현하기 위해 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 지향할 수 있는 컴퓨터 이용 가능 또는 컴퓨터 판독 가능 메모리에 저장되는 것도 가능하므로, 그 컴퓨터 이용가능 또는 컴퓨터 판독 가능 메모리에 저장된 인스트럭션들은 흐름도 블록(들)에서 설명된 기능을 수행하는 인스트럭션 수단을 내포하는 제조 품목을 생산하는 것도 가능하다. 컴퓨터 프로그램 인스트럭션들은 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에 탑재되는 것도 가능하므로, 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비 상에서 일련의 동작 단계들이 수행되어 컴퓨터로 실행되는 프로세스를 생성해서 컴퓨터 또는 기타 프로그램 가능한 데이터 프로세싱 장비를 수행하는 인스트럭션들은 흐름도 블록(들)에서 설명된 기능들을 실행하기 위한 단계들을 제공하는 것도 가능하다.

또한, 각 블록은 특정된 논리적 기능(들)을 실행하기 위한 하나 이상의 실행 가능한 인스트럭션들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 또, 몇 가지 대체 실행 예들에서는 블록들에서 언급된 기능들이 순서를 벗어나서 발생하는 것도 가능함을 주목해야 한다. 예컨대, 잇달아 도시되어 있는 두 개의 블록들은 사실 실질적으로 동시에 수행되는 것도 가능하고 또는 그 블록들이 때때로 해당하는 기능에 따라 역순으로 수행되는 것도 가능하다.

이 때, 본 실시 예에서 사용되는 '~부'라는 용어는 소프트웨어 또는 FPGA또는 ASIC과 같은 하드웨어 구성요소를 의미하며, '~부'는 어떤 역할들을 수행한다. 그렇지만 '~부'는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 '~부'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부'들로 결합되거나 추가적인 구성요소들과 '~부'들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 '~부'들은 디바이스 또는 보안 멀티미디어카드 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.

최근 폭발적으로 증가하는 모바일 데이터 트래픽을 처리하기 위해 LTE (Long Term Evolution 또는 E-UTRA (Evolved Universal Terrestrial Radio Access)) 및 LTE-A (LTE-Advanced 또는 E-UTRA Evolution) 이후의 차세대 통신 시스템인 5G (5th Generation) 시스템 또는 New Radio access technology (NR) 에 대한 논의가 활발히 진행되고 있다. 기존의 이동통신 시스템이 통상적인 음성/데이터 통신에 중점을 두었던데 비해, 5G 시스템은 기존 음성/데이터 통신의 향상을 위한 eMBB (enhanced Mobile BroadBand) 서비스, 고신뢰도/초저지연 (Ultra-Reliable and Low Latency Communication; URLLC) 서비스, 대량의 사물 통신을 지원하는 massive MTC (Machine Type Communication) 서비스 등, 다양한 서비스와 요구사항을 만족시키는 것을 목표로 하고 있다.

기존 LTE 및 LTE-A 의 단일 케리어당 시스템 전송 대역 (Transmission bandwidth)의 대역폭은 최대 20MHz 로 제한되는데 반해, 5G 시스템은 이보다 월등히 넓은 초광대역폭을 활용해서 수 Gbps 에 이르는 초고속 데이터 서비스를 주요 목표로 한다. 이에 따라 5G 시스템은 초광대역폭 주파수 확보가 상대적으로 용이한 수 GHz 부터 최대 100 GHz 의 초고주파 대역을 후보 주파수로 고려하고 있다. 추가적으로 기존 이동통신 시스템에서 사용하는 수백 MHz 에서 수 GHz 에 포함되는 주파수 대역 중에서 주파수 재배치 또는 할당을 통해 5G 시스템을 위한 광대역폭 주파수 확보를 함께 고려하고 있다.

초고주파 대역의 전파는 파장이 수 mm 수준으로 밀리미터웨이브 (mmWave) 라고도 지칭될 수 있다. 그러나 초고주파 대역에서는 주파수 대역에 비례해서 전파의 경로 손실 (pathloss)이 증가하여, 이동통신 시스템의 커버리지는 작아지게 된다.

초고주파 대역의 커버리지 감소의 단점을 극복하기 위해, 다수의 안테나를 사용해서 전파의 방사 에너지를 소정의 목적 지점으로 집중시켜 전파의 도달 거리를 증가 시키는 빔포밍 (beamforming) 기술이 중요하게 부각되고 있다. 즉, 빔포밍 기술을 적용한 신호는 신호의 빔폭 (beam width)이 상대적으로 좁아지고, 좁아진 빔폭 내에 방사 에너지가 집중되어 전파 도달 거리가 증가한다. 빔포밍 기술은 송신단 및 수신단에 각각 적용될 수 있다. 빔포밍 기술은 커버리지 증가 효과 이외에도, 빔포밍 방향 이외 영역에서 간섭을 감소시키는 효과가 있다. 빔포밍 기술이 적절히 동작하기 위해서는 송/수신 빔의 정확한 측정 및 피드백 방법이 필요하다. 빔포밍 기술은 소정의 단말과 기지국 사이에 일대일로 대응되는 제어채널 또는 데이터채널에 적용될 수 있다. 또한 기지국이 시스템 내의 다수의 단말에게 전송하는 공통신호, 예를 들어 synchronization signal, physical broadcast channel (PBCH), 시스템 정보(system information)를 전송하기 위한 제어채널 및 데이터 채널에 대해서도 커버리지 증가를 위해 빔포밍 기술이 적용될 수 있다. 공통신호에 빔포밍 기술을 적용할 경우에는, 빔 방향을 변경해서 신호를 전송하는 빔스위핑 (beam sweeping) 기술을 추가적으로 적용해서 셀 내의 임의의 위치에 존재하는 단말에 대해서 공통신호가 도달할 수 있도록 한다.

5G 시스템의 또 다른 요구사항으로, 송수신단 사이 전송지연이 약 1ms 내외인 초저지연 (ultra-low latency) 서비스가 요구되고 있다. 전송지연을 줄이기 위한 한가지 방안으로 LTE 및 LTE-A 대비 짧은 TTI (short TTI; Transmission Time Interval) 기반의 프레임 구조 설계가 필요하다. TTI 는 스케쥴링을 수행하는 기본 시간 단위로, 기존 LTE 및 LTE-A 시스템의 TTI 는 한 서브프레임의 길이에 해당하는 1ms 이다. 예를 들어, 5G 시스템의 초저지연 서비스에 대한 요구사항을 만족시키기 위한 짧은 TTI 로, 기존 LTE 및 LTE-A 시스템보다 짧은 0.5ms, 0.2ms, 0.1ms 등이 가능하다. 이하 LTE 및 LTE-A 시스템의 프레임 구조를 도면을 참조하여 설명하고, 5G 시스템의 설계 방향을 설명하고자 한다.

도 1은 LTE 및 LTE-A 시스템의 데이터 또는 제어채널이 전송되는 무선자원영역인 시간-주파수 자원 영역의 기본 구조를 나타낸 도면이다.

도 1에서 가로축은 시간영역을, 세로축은 주파수영역을 나타낸다. 상향링크(UL: uplink)는 단말이 기지국으로 데이터 또는 제어 신호를 전송하는 무선링크를 뜻하고, 하향링크(DL: downlink)는 기지국이 단말로 데이터 또는 제어 신호를 전송하는 무선링크를 뜻한다. 기존 LTE 및 LTE-A 시스템의 시간영역에서의 최소 전송단위는 하향링크의 경우 OFDM (Orthogonal Frequency Division Multiplexing) 심볼, 상향링크의 경우 SC-FDMA (Single Carrier-Frequency Division Multiple Access) 심볼로서, Nsymb개의 심볼(102)이 모여 하나의 슬롯(106)을 구성하고, 2개의 슬롯이 모여 하나의 서브프레임(105)을 구성한다. 슬롯(106)의 길이는 0.5ms 이고, 서브프레임(105)의 길이는 1.0ms 이다. 그리고 라디오 프레임(114)은 10개의 서브프레임으로 구성되는 시간영역 단위이다. 주파수영역에서의 최소 전송단위는 15kHz 단위의 서브캐리어로서 (subcarrierspacing = 15kHz), 전체 시스템 전송 대역 (Transmission bandwidth)의 대역폭은 총 NBW 개의 서브캐리어(104)로 구성될 수 있다.

시간-주파수 영역에서 자원의 기본 단위는 리소스 엘리먼트(112, Resource Element; RE)로서 OFDM 심볼 또는 SC-FDMA 심볼 인덱스 및 서브캐리어 인덱스로 나타낼 수 있다. 리소스 블록(108, Resource Block; RB 또는 Physical Resource Block; PRB)은 시간영역에서 연속된 Nsymb 개의 OFDM 심볼 또는 SC-FDMA 심볼과 주파수 영역에서 NRB개의 연속된 서브캐리어(110)로 정의될 수 있다. 따라서, 하나의 RB(108)는 Nsymb x NRB 개의 RE(112)로 구성될 수 있다. LTE 및 LTE-A 시스템에서 데이터는 RB 단위로 매핑되고, 기지국은 소정의 단말에 대해 한 서브프레임을 구성하는 RB-pair 단위로 스케쥴링을 수행한다. SC-FDMA 심볼 개수 또는 OFDM 심볼 개수 Nsymb은 심볼간 간섭 방지를 위해 심볼마다 추가되는 순환 프리픽스(CP; Cyclic Prefix)의 길이에 따라 정해지는데, 예를 들어 일반형 CP가 적용되면 Nsymb = 7, 확장형 CP가 적용되면 Nsymb = 6 이 된다. 확장형 CP 는 일반형 CP 보다 전파 전송 거리가 상대적으로 큰 시스템에 적용되어 심볼간 직교성을 유지할 수 있게 된다.

서브캐리어 간격 (subcarrier spacing), CP 길이 등은 OFDM 송수신에 필수적인 정보로서 기지국과 단말이 서로 공통의 값으로 인지해야 원활한 송수신이 가능하다.

NBW 및 NRB 는 시스템 전송 대역의 대역폭에 비례한다. 단말에스케쥴링되는 RB 개수에 비례하여 데이터 레이트가 증가할 수 있다.

전술한 LTE 및 LTE-A 시스템의 프레임 구조는 통상적인 음성/데이터 통신을 고려한 설계로서, 5G 시스템과 같이 다양한 서비스와 요구사항을 만족하기에는 확장성의 제약이 따르게 된다. 따라서 5G 시스템에서는 다양한 서비스와 요구사항을 고려해서, 프레임구조를 플렉서블(flexible) 하게 정의하여 운용할 필요가 있다.

도 2 내지 도 4는 일 실시예에 따른 확장형 프레임 구조를 설명하기 위한 도면이다. 도 2 내지 도 4의 예에서 확장형 프레임 구조를 정의하는 필수 파라메터 세트로서 서브캐리어 간격, CP 길이, 슬롯 길이 등이 포함될 수 있다. 5G 시스템에서는 스케쥴링을 수행하는 기본 시간 단위를 슬롯으로 칭한다.

향후 5G 시스템이 도입되는 초기에는, 적어도 기존 LTE/LTE-A 시스템과의 공존 또는 듀얼 모드 운영이 예상된다. 이를 통해 기존 LTE/LTE-A 는 안정적인 시스템 동작을 제공하고, 5G 시스템은 향상된 서비스를 제공하는 역할을 수행할 수 있다. 따라서 5G 시스템의 확장형 프레임 구조는 적어도 LTE/LTE-A 의 프레임 구조 또는 필수 파라메터 세트를 포함할 필요가 있다. 도 2 는 LTE/LTE-A 의 프레임 구조와 같은 5G 프레임 구조 또는 필수 파라메터 세트를 나타낸다. 도 2 를 참조하면, 프레임 구조 타입 A 는 서브캐리어 간격은 15kHz 이고, 14 심볼이 1ms 슬롯을 구성하고, 12 서브캐리어 (=180kHz = 12 x15kHz)로 PRB를 구성할 수 있다.

도 3 은 프레임 구조 타입 B 로서, 서브캐리어 간격은 30kHz 이고, 14 심볼이 0.5ms 슬롯을 구성하고, 12 서브캐리어 (=360kHz = 12x30kHz)로 PRB를 구성하는 것을 나타낸다. 즉, 프레임 구조 타입 B는 프레임 구조 타입 A 대비 서브캐리어 간격과 PRB 크기는 2배 크고, 슬롯 길이와 심볼 길이는 2배 작을 수 있다.

도 4 는 프레임 구조 타입 C 로서, 서브캐리어 간격은 60kHz 이고, 14 심볼이 0.25ms 서브프레임을 구성하고, 12 서브캐리어 (=720kHz = 12x60kHz)로 PRB를 구성하는 것을 나타낸다. 즉, 프레임 구조 타입 C는 프레임 구조 타입 A 대비 서브캐리어 간격과 PRB 크기는 4배 크고, 슬롯 길이와 심볼 길이는 4배 작을 수 있다.

즉, 전술한 프레임 구조 타입을 일반화하면, 필수 파라메터 세트인 서브캐리어 간격, CP 길이, 슬롯 길이 등이 프레임 구조 타입별로 서로 정수배의 관계를 갖도록 함으로서, 높은 확장성을 제공할 수 있다. 그리고 전술한 프레임 구조 타입과 무관한 기준 시간 단위를 나타내기 위해 1ms 의 고정된 길이의 서브프레임이 정의될 수 있다. 따라서, 프레임 구조 타입 A 는 하나의 서브프레임이 하나의 슬롯으로 구성되고, 프레임 구조 타입 B 는 하나의 서브프레임이 두 개의 슬롯으로 구성되고, 프레임 구조 타입 C 는 하나의 서브프레임이 네 개의 슬롯으로 구성될 수 있다.

예시한 프레임 구조 타입을 다양한 시나리오에 대응시켜 적용할 수 있다. 셀 크기 관점에서는, CP 길이가 길수록 큰 셀을 지원 가능하므로 프레임 구조 타입 A 가 프레임 구조 타입 B, C 대비 상대적으로 큰 셀을 지원할 수 있다. 동작 주파수 대역 관점에서는, 서브캐리어 간격이 클수록 고주파 대역의 phase noise 복구에 유리하므로 프레임 구조 타입 C가 프레임 구조 타입 A, B 대비 상대적으로 높은 동작 주파수를 지원할 수 있다. 서비스 관점에서는, URLLC 와 같이 초저지연 서비스를 지원하기에는 스케쥴링의 기본 시간 단위인 슬롯 길이가 짧을수록 유리하므로, 프레임 구조 타입 C 가 프레임 구조 타입 A, B 대비 상대적으로 URLLC 서비스에 적합할 수 있다.

또한, 전술한 여러 개의 프레임 구조 타입은 하나의 시스템 내에서 다중화되어 통합 운영될 수도 있다.

<표 1> 은 전술한 확장형 프레임 구조를 정의하는 필수 파라메터 세트 중에서, 동기 신호에 적용되는 서브캐리어 간격, 데이터채널 또는 제어채널에 적용되는 서브캐리어 간격과 시스템이 동작하는 주파수 밴드 사이의 상호 대응 관계를 예시한다. 단말은 시스템에 접속하는 초기접속 (initial access) 단계에서 셀탐색 (Cell search)을 통해, 가장 적합한 셀로 시간/주파수 동기를 맞추고, 해당 셀로부터 시스템 정보를 획득할 수 있다. 동기신호 (synchronization signal)는 셀탐색의 기준이 되는 신호로서, 주파수 밴드 별로 페이즈 노이즈(phase noise) 등 채널환경에 적합한 서브캐리어 간격이 적용될 수 있다. 데이터 채널 또는 제어채널의 경우, 전술한 바와 같이 다양한 서비스를 지원하기 위해서, 서비스 타입에 따라 서브캐리어 간격이 다르게 적용될 수 있다. 그러나 셀탐색 단계에서는 단말이 본격적으로 데이터 송수신을 수행하기 이전 단계로서, 불필요한 단말 복잡도 증가를 최소화할 필요가 있다. 따라서, 단말이 셀탐색을 수행하는 주파수 밴드 내에서는 동기신호에 적용되는 서브캐리어 간격이 단일 값으로 유지될 수 있다. <표 1> 의 예에 따르면, 주파수 밴드 A 에서는 동기신호에 적용되는 서브캐리어 간격이 15kHz 의 단일 값으로 정의되고, 데이터채널 또는 제어채널에 적용되는 서브캐리어 간격은 15, 30, 60 kHz 의 복수개의 값으로 정의될 수 있다. 그리고 주파수 밴드 B 에서는 동기신호에 적용하는 서브캐리어 간격이 30kHz 의 단일 값으로 정의되고, 데이터채널 또는 제어채널에 적용되는 서브캐리어 간격은 15, 30, 60 kHz 의 복수개의 값으로 정의될 수 있다. 데이터채널 또는 제어채널에 실제 적용되는 서브캐리어 간격은 기지국이 상위계층 시그널링 또는 물리계층 시그널링을 통해 단말에게 알려줄 수 있다. 표 1 에서 주파수 밴드 A, B, C, D 는 A < B < C < D 인 관계를 가정한다.

주파수 밴드별 서브캐리어 간격

주파수 밴드	서브캐리어 간격 (동기신호)	서브캐리어 간격 (데이터채널)
A	15kHz	15, 30, 60 kHz
B	30kHz	15, 30, 60 kHz
C	120kHz	60, 120 kHz
D	240kHz	60, 120 kHz

도 5 는 일 실시예에 따른 동기신호의 시간영역 매핑 구조 및 빔스위핑 동작을 설명하기 위한 도면이다. 본 실시예에서는 설명을 위해 다음 구성 요소를 정의한다.

- PSS (Primary Synchronization Signal): DL 시간/주파수 동기의 기준이 되는 신호로 셀 ID 의 일부 정보를 제공할 수 있다.

- SSS (Secondary Synchronization Signal): DL 시간/주파수 동기의 기준이 되고, PSS 가 제공하지 않은 나머지 셀 ID 정보를 제공할 수 있다. 추가적으로 PBCH 의 복조를 위한 기준신호 (Reference Signal) 역할을 할 수 있다.

- PBCH (Physical Broadcast Channel): 단말의 데이터채널 및 제어채널 송수신에 필요한 필수 시스템 정보를 제공할 수 있다. 필수 시스템 정보는 제어채널의 무선자원 매핑 정보를 나타내는 search space 관련 제어정보, 시스템 정보를 전송하는 별도의 데이터 채널에 대한 스케쥴링 제어정보 등을 포함할 수 있다.

- SS 블록 (Synchronization Signal Block 또는 SS/PBCH 블록): SS 블록은 N 개의 OFDM 심볼로 구성되며 PSS, SSS, PBCH 등의 조합으로 구성될 수 있다. 빔스위핑 기술이 적용되는 시스템의 경우, SS 블록은 동기 신호에 대해 빔스위핑이 적용되는 최소단위이다. 도 5 의 예시에서는 하나의 SS 블록은 4 개의 OFDM 심볼로 구성되고, PSS 1 심볼, PBCH 1 심볼, SSS 와 PBCH 로 구성되는 1 심볼, 또 다른 PBCH 1 심볼의 순서로 매핑될 수 있다. 그리고 PSS 와 SSS 의 주파수 영역의 크기는 12 RBs 이고, PBCH 의 주파수 영역의 최대크기는 20 RBs 일 수 있다.

- SS 버스트 (Synchronization Signal Burst): SS 버스트는 하나 이상의 SS 블록으로 구성될 수 있다. 도 5 의 예시에서는 각각의 SS 버스트가 4개의 SS 블록으로 구성될 수 있다.

- SS 버스트 세트 (Synchronization Signal BurstSet): 하나 이상의 SS 버스트로 구성되고, 총 L 개의 SS 블록으로 구성될 수 있다. 도 5의 예시에서 SS 버스트 세트는 총 12 개의 SS 블록으로 구성될 수 있다. SS 버스트 세트는 소정의 주기 P 단위로 주기적으로 반복된다. 여기에서, 주기 P 는 주파수 대역에 따라 고정된 값으로 정의되거나, 또는 기지국이 시그널링을 통해 단말에게 알려줄 수 있다. 만약 주기 P에 대한 별도 시그널링이 없을 경우, 단말은 미리 약속된 default 값을 적용할 수 있다.

도 5 는 시간의 흐름에 따라 SS 블록 단위로 빔스위핑이 적용되는 것을 나타낸다. 도 5 의 예에서, 단말1 (505)의 경우 t1 시점(501)에 SS 블록#0 에 적용된 빔포핑에 의해 #d0 (503) 방향으로 방사된 빔으로 SS 블록을 수신할 수 있다. 그리고 단말2 (506)는 t2 시점(502)에 SS 블록#4 에 적용된 빔포핑에 의해 #d4 (504) 방향으로 방사된 빔으로 SS 블록을 수신할 수 있다. 단말은 기지국으로부터 단말이 위치한 방향으로 방사되는 빔을 통해 최적의 동기신호를 획득할 수 있다. 예컨데, 단말1(505)은 단말1의 위치와 동떨어진 #d4 (504) 방향으로 방사되는 빔을 통한 SS 블록으로부터는 시간/주파수 동기화 및 필수 시스템 정보 획득이 어려울 수 있다.

5G 시스템에서 초저지연 (ultra-low latency) 서비스를 달성하기 위한 방법으로, 전술한 확장형 프레임 구조를 도입해서 운영하는 것 이외에도, 스케쥴링을 수행하는 기본 단위인 슬롯 내에서 하향링크 데이터 전송과 하향링크 데이터에 대한 HARQ-ACK/NACK 피드백이 이뤄지는 'self-contained' 전송 방식이 연구되고 있다. 또한 상향링크 데이터 전송 관점에서 'self-contained' 전송은, 단말의 상향링크 데이터를 스케쥴링하는 기지국의 스케쥴링 정보 전송과 이에 상응하는 단말의 상향링크 데이터 전송이 동일 슬롯 내에서 이뤄지는 방식을 의미한다. 이하 도 6을 참조해서, 'self-contained' 전송을 지원하기 위해서 필요한 적어도 6 가지의 슬롯 포맷 (슬롯 포맷1 ~ 슬롯 포맷 6)을 설명한다.

도 6은 일 실시예에 따른 self-contained 전송을 지원하기 위한 슬롯 포맷을 설명하기 위한 도면이다.

도 6 의 예시에서, 각각의 슬롯은 총 14개의 심볼로 구성될 수 있다. 그리고 하향링크 제어정보 전송을 위한 심볼 (607), 하향링크 데이터 전송을 위한 심볼 (608), 하향링크-상향링크 전환을 위한 Guard Period (GP) 용 심볼 (609), 상향링크 데이터 전송을 위한 심볼 (610), 상향링크 제어정보 전송을 위한 심볼 (611)의 조합으로 각각의 슬롯 포맷이 정의될 수 있다. 각각의 슬롯 포맷을 구성하는 심볼은 전송하고자 하는 제어정보의 정보량, 전송하고자 하는 데이터의 정보량, 또는 단말이 RF 모듈을 하향링크에서 상향링크로 변경하는데 필요로 하는 시간 등에 따라 다양한 조합으로 구성될 수 있다. 기지국은 다양한 슬롯 포맷 중에서 어떤 포맷을 적용할지에 대한 제어정보를 시그널링을 통해 단말에게 알려줄 수 있다.

슬롯 포맷 1 (601), 슬롯 포맷 2 (602), 슬롯 포맷 3 (603)은 하향링크 데이터 전송을 위한 슬롯 포맷이다.

슬롯 포맷 1 (601)은 적어도 하나 이상의 하향링크 제어정보 전송을 위한 심볼과 적어도 하나 이상의 하향링크 데이터 전송을 위한 심볼로 구성되는 슬롯으로 모든 심볼이 하향링크 전송용으로 사용될 수 있다.

슬롯 포맷 2 (602)는 적어도 하나 이상의 하향링크 제어정보 전송을 위한 심볼, 적어도 하나 이상의 하향링크 데이터 전송을 위한 심볼, 적어도 하나 이상의 GP 용 심볼, 그리고 적어도 하나 이상의 상향링크 제어정보 전송을 위한 심볼로 구성되는 슬롯으로, 하향링크 전송용 심볼과 상향링크 전송용 심볼이 한 슬롯 내에 공존할 수 있다. 따라서 슬롯 포맷 2를 통해 하향링크 'self-contained' 전송 방식이 지원될 수 있다.

슬롯 포맷 3 (603)은 모든 심볼이 하향링크 데이터 전송을 위한 심볼로 구성될 수 있다. 따라서 슬롯 포맷 3 (603)은 제어정보 전송용 오버헤드를 최소화 해서 하향링크 데이터 전송 효율을 극대화 할 수 있다.

슬롯 포맷 4 (604), 슬롯 포맷 5 (605), 슬롯 포맷 6 (606)은 상향링크 데이터 전송을 위한 슬롯 포맷이다.

슬롯 포맷 4 (604)는 적어도 하나 이상의 하향링크 제어정보 전송을 위한 심볼, 적어도 하나 이상의 GP 용 심볼, 그리고 적어도 하나 이상의 상향링크 데이터 전송을 위한 심볼로 구성되는 슬롯이다. 즉, 하향링크 전송용 심볼과 상향링크 전송용 심볼이 한 슬롯 내에 공존하므로, 슬롯 포맷 4를 통해 상향링크 'self-contained' 전송 방식이 지원될 수 있다.

슬롯 포맷 5 (605)는 적어도 하나 이상의 하향링크 제어정보 전송을 위한 심볼, 적어도 하나 이상의 GP 용 심볼, 적어도 하나 이상의 상향링크 데이터 전송을 위한 심볼, 그리고 적어도 하나 이상의 상향링크 제어정보 전송을 위한 심볼로 구성되는 슬롯이다. 즉, 하향링크 전송용 심볼과 상향링크 전송용 심볼이 한 슬롯 내에 공존하므로, 슬롯 포맷 5를 통해 하향링크 'self-contained' 전송 방식이 지원될 수 있다.

슬롯 포맷 6 (606)은 모든 심볼이 상향링크 데이터 전송을 위한 심볼로 구성될 수 있다. 따라서 슬롯 포맷 6은 제어정보 전송용 오버헤드를 최소화해서 상향링크 데이터 전송 효율을 극대화 할 수 있다.

SS 블록의 시간영역 매핑은, 확장형 프레임 구조, 빔스위핑 적용 여부, 'self-contained' 전송 방식 등에 영향을 받는다.

한 슬롯 내에서 상기 SS 블록이 매핑되지 않는 심볼에는 하향링크 제어정보, 하향링크 데이터, 상향링크 제어정보, 상향링크 데이터, GP 등이 매핑될 수 있다.

단말의 SS 블록 검출 복잡도를 낮추기 위해서 단말과 기지국 사이에 약속된 고정된 매핑 패턴을 정의할 필요가 있다.

전술한 <표 1>을 참조하여 설명한 바와 같이, 주파수 밴드별로 동기 신호에 적용하는 서브캐리어 간격은 단일한 값으로 정의되고, 데이터채널 또는 제어채널에 적용하는 서브캐리어 간격은 복수개의 값으로 정의될 수 있다.

단말이 SS 블록 검출을 통해 셀탐색을 수행하는 초기접속 단계에서는 단말이 본격적으로 데이터 송수신을 수행하기 이전 단계로서, 같이 데이터 채널 또는 제어채널에 복수개의 서브캐리어 간격이 적용되는 경우, 단말 입장에서 실제 데이터 채널 또는 제어채널에 어떤 서브캐리어 간격이 적용되었는지 명확하지 않을 수 있다. 따라서 SS 블록의 시간영역 매핑은 데이터 채널 또는 제어채널의 서브캐리어 간격과 무관하게 정의함으로써 단말의 SS 블록 검출 동작의 복잡도를 감소시킬 필요가 있다.

즉, '데이터채널/제어채널의 프레임 구조'와 '동기 신호 프레임 구조'가 분리되어 SS 블록은 '데이터채널/제어채널의 프레임 구조'와 관계없이 '동기 신호 프레임 구조'에 따라 고정된 위치에 매핑될 수 있다.

이하 도 7 내지 도 10을 참조해서 동기 신호의 서브캐리어 간격별 SS 블록의 매핑 패턴을 설명하도록 한다. SS 버스트 세트를 구성하는 최대 SS 블록의 개수 (L) 는, 동기 신호의 서브캐리어 간격별로 다음 <표 2> 와 같이 정의될 수 있다. 전술한 바와 같이, 서브캐리어 간격이 클수록 고주파 대역의 phase noise 복구에 유리하므로 상대적으로 초고주파 대역에서의 동작에 적합한데 반해, 이 경우, 초고주파대역의 전파 경로 손실을 보상하기 위해 상대적으로 얇은 빔폭 (beam width)으로 여러 번에 걸친 빔스위핑 동작이 필요할 수 있다. 각각의 SS 블록에는 서로 다른 빔 방향을 갖는 동기 신호가 매핑될 수 있으며, 따라서 <표 2>에 따르면 동기 신호의 서브캐리어 간격이 240 kHz 인 경우, 최대 64 개의 서로 다른 빔이 지원될 수 있다.

서브캐리어 별 SS 블록의 최대 개수

서브캐리어 간격(동기신호)	SS 블록의 최대 개수(L)
15kHz	4 or 8
30kHz	4 or 8
120kHz	64
240kHz	64

그리고 단말의 동기 신호 검출 동작이 불필요하게 길어지는 것을 방지하기 위해, SS 블록은 최대 5ms 의 동기 신호 검출용 타임 윈도우 (time window) 내에 매핑되도록 정의될 수 있다.

도 7은 일 실시예에 따라 동기 신호의 서브캐리어 간격이 15kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.

도 7을 참조하면, 14 개의 OFDM 심볼로 구성되는 1ms 슬롯 동안, SS 블록#k 와 SS 블록#k+1, 2 개의 SS 블록이 매핑될 수 있다. SS 블록#k 는 OFDM 심볼#2, #3, #4, #5 로 구성되고, SS 블록#k+1 은 OFDM 심볼#8, #9, #10, #11 로 구성될 수 있다. 그리고 SS 블록#k 와 SS 블록#k+1 의 매핑 패턴이 5ms 의 동기 신호 검출용 타임 윈도우 (time window) 내에 반복되어, 최대 8 개의 SS 블록이 매핑될 수 있다.

도 8은 일 실시예에 따라 동기 신호의 서브캐리어 간격이 30kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.

도 8을 참조하면, 14 개의 OFDM 심볼로 구성되는 0.5ms 슬롯 2개에 걸쳐 (즉, 총 28개의 OFDM 심볼에 걸쳐), SS 블록#k, SS 블록#k+1, SS 블록#k+2, SS 블록#k+3, 총 4 개의 SS 블록이 매핑될 수 있다.

도 8 (a) 에 따르면, SS 블록#k 는 첫 번째 슬롯의 OFDM 심볼#4, #5, #6, #7 로 구성되고, SS 블록#k+1 은 첫 번째 슬롯의 OFDM 심볼#8, #9, #10, #11 로 구성되고, SS 블록#k+2 는 두 번째 슬롯의 OFDM 심볼#2, #3, #4, #5 로 구성되고, SS 블록#k+3 은 두 번째 슬롯의 OFDM 심볼#6, #7, #8, #9 로 구성될 수 있다.

그리고 도 8 (a)에서, SS 블록#k, SS 블록#k+1, SS 블록#k+2, SS 블록#k+3 의 매핑 패턴이 5ms 의 동기 신호 검출용 타임 윈도우 (time window) 내에 반복되어, 최대 8 개의 SS 블록이 매핑될 수 있다.

도 8 (b) 는 또 다른 SS 블록 매핑 패턴을 나타낸다. 도 8 (b) 에 따르면, SS 블록#k 는 첫 번째 슬롯의 OFDM 심볼#2, #3, #4, #5 로 구성되고, SS 블록#k+1 은 첫 번째 슬롯의 OFDM 심볼#8, #9, #10, #11 로 구성되고, SS 블록#k+2 는 두 번째 슬롯의 OFDM 심볼#2, #3, #4, #5 로 구성되고, SS 블록#k+3 은 두 번째 슬롯의 OFDM 심볼#8, #9, #10, #11 로 구성될 수 있다.

그리고 도 8 (b)에서, SS 블록#k, SS 블록#k+1, SS 블록#k+2, SS 블록#k+3 의 매핑 패턴이 5ms 의 동기 신호 검출용 타임 윈도우 (time window) 내에 반복되어, 최대 8 개의 SS 블록이 매핑될 수 있다.

도 9는 일 실시예에 따라 동기 신호의 서브캐리어 간격이 120kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.

도 9를 참조하면, 14 개의 OFDM 심볼로 구성되는 0.125ms 슬롯 2개에 걸쳐 (즉, 총 28개의 OFDM 심볼에 걸쳐), SS 블록#k, SS 블록#k+1, SS 블록#k+2, SS 블록#k+3, 총 4 개의 SS 블록이 매핑될 수 있다. SS 블록#k 는 첫 번째 슬롯의 OFDM 심볼#4, #5, #6, #7 로 구성되고, SS 블록#k+1 은 첫 번째 슬롯의 OFDM 심볼#8, #9, #10, #11 로 구성되고, SS 블록#k+2 는 두 번째 슬롯의 OFDM 심볼#2, #3, #4, #5 로 구성되고, SS 블록#k+3 는 두 번째 슬롯의 OFDM 심볼#6, #7, #8, #9 로 구성될 수 있다.

그리고 도 9에서, SS 블록#k, SS 블록#k+1, SS 블록#k+2, SS 블록#k+3 의 매핑 패턴이 5ms 의 동기 신호 검출용 타임 윈도우 (time window) 내에 반복되어, 최대 64 개의 SS 블록이 매핑될 수 있다.

도 10은 일 실시예에 따라 동기 신호의 서브캐리어 간격이 240kHz 인 경우, SS 블록의 매핑 패턴을 설명하기 위한 도면이다.

도 10을 참조하면, 14 개의 OFDM 심볼로 구성되는 0.0625ms 슬롯 4개에 걸쳐 (즉, 총 56개의 OFDM 심볼에 걸쳐), SS 블록#k, SS 블록#k+1, SS 블록#k+2, SS 블록#k+3, SS 블록#k+4, SS 블록#k+5, SS 블록#k+6, SS 블록#k+7, 총 8 개의 SS 블록이 매핑될 수 있다. SS 블록#k 는 첫 번째 슬롯의 OFDM 심볼#8, #9, #10, #11 로 구성되고, SS 블록#k+1 은 첫 번째 슬롯의 OFDM 심볼#12, #13 과 두 번째 슬롯의 OFDM 심볼#0, #1 로 구성되고, SS 블록#k+2 는 두 번째 슬롯의 OFDM 심볼#2, #3, #4, #5 로 구성되고, SS 블록#k+3 은 두 번째 슬롯의 OFDM 심볼#6, #7, #8, #9 로 구성될 수 있다.

또한, SS 블록#k+4 는 세 번째 슬롯의 OFDM 심볼#4, #5, #6, #7 로 구성되고, SS 블록#k+5 은 세 번째 슬롯의 OFDM 심볼#8, #9, #10, #11로 구성되고, SS 블록#k+6 은 세 번째 슬롯의 OFDM 심볼#12, #13 과 네 번째 슬롯의 OFDM 심볼#0, #1 로 구성되고, SS 블록#k+7 은 네 번째 슬롯의 OFDM 심볼#2, #3, #4, #5 로 구성될 수 있다.

그리고 도 10에서, SS 블록#k, SS 블록#k+1, SS 블록#k+2, SS 블록#k+3, SS 블록#k+4, SS 블록#k+5, SS 블록#k+6, SS 블록#k+7 의 매핑 패턴이 5ms 의 동기 신호 검출용 타임 윈도우 (time window) 내에 반복되어, 최대 64 개의 SS 블록이 매핑될 수 있다.

도 7 내지 도 10을 참조하여 정의한 SS 블록의 매핑 패턴을 활용해서 기지국은 적어도 다음 2 가지 방법으로 SS 블록을 전송할 수 있다.

- 방법 1 (빔스위핑; beam sweeping): 도 5를 참조하여 전술한 바와 같이, 기지국은 SS 블록 마다 서로 다른 빔포밍을 적용하여 빔 방향을 변경해서 전송할 수 있다. 방법 1은 초고주파대역의 전파 경로 손실을 보상하기 위한 방법으로 유용하다. 또한 초고주파대역에서는 phase noise 복구를 위해 상대적으로 큰 서브캐리어 간격을 적용하므로, 심볼 간격이 상대적으로 짧게 되어 빠른 시간 내에 빔 스위핑 동작이 완료될 수 있다.

- 방법 2 (반복 전송; repetition): SS 블록의 커버리지를 높이기 위한 다른 방법으로, 기지국은 동일한 SS 블록을 반복해서 전송하고 이에 대해 단말은 컴바이닝을 통해 커버리지 확장의 효과를 기대할 수 있다.

이하 구체적인 실시 예를 통해서 반복 전송에 해당하는 방법2를 설명하도록 한다.

<실시 예 1>

실시 예 1 은 단말이 기지국이 반복해서 전송하는 SS 블록을 컴바이닝 하는 방법을 설명한다. 이하 도 11을 참조해서 단말이 SS블록을 컴바이닝 하는 방법을 설명하도록 한다.

도 11은 일 실시예에 따른 단말이 SS블록을 컴바이닝 하는 방법을 설명하기 위한 도면이다.

도 11을 참조하면, 동기 신호의 서브캐리어 간격이 30kHz 인 경우 SS 블록의 매핑 패턴으로, 전술한도 8(a) 의 한가지 예를 나타낸다. 도 11 에서는 기지국이 SS 블록#0, SS 블록#1, SS 블록#2, SS 블록#3의 총 4개의 SS 블록을 반복 전송하는 것을 가정한다. 따라서 단말은 반복 전송되는 SS 블록을 컴바이닝해서 SS블록에 대한 수신성능 향상 또는 커버리지 확장이 가능하다.

초기접속 절차를 수행하고자 하는 단말은 첫 단계로서 기지국이 전송하는 PSS 의 검출을 시도할 수 있다. 전술한 바와 같이 PSS 는 4심볼로 구성되는 SS 블록의 첫번째 심볼에 위치할 수 있다. 단말은 타이밍에 대한 사전 정보가 없으므로 블라인드하게 PSS 검출을 시도해서, PSS 의 수신세기가 소정의 임계값을 초과하는 경우, 해당 PSS 를 후보 PSS 로 선정할 수 있다. 그러나 PSS 는 SS 블록의 타이밍 관련 정보를 갖고 있지 않기 때문에, 단말은 PSS 검출단계에서 검출 성공한 PSS 가 어느 SS 블록에 포함되는 PSS 인지 식별할 수 없다.

도 11 의 예에서, 단말이 'Timing A (1101)' 에 PSS 검출에 성공하더라도, 단말은 해당 PSS 가 SS 블록#0, SS 블록#1, SS 블록#2, SS 블록#3 중에서 어느 SS 블록에 속하는지 알 수 없다. 즉, 단말 입장에서는 도 11 의 case 1 (1102), case 2 (1103), case 3 (1104), case 4 (1105) 를 구분할 수 없다. 만약 단말이 SS 블록의 반복전송을 알고 있다면, 각각의 case 별로 단말이 SS 블록을 컴바이닝하는 방법이 다음과 같이 달라질 수 있다.

- Case 1: 단말이 'timing A (1101)'에서 수신한 PSS 가 SS 블록#0 에 속한다고 인식하면, SS 블록#0 의 PSS와, 'timing A (1101)' 로부터 4 심볼 이후에 도래하는 SS 블록#1 의 PSS 와, 'timing A (1101)' 로부터 12 심볼 이후에 도래하는 SS 블록#2 의 PSS 와, 'timing A (1101)' 로부터 16 심볼 이후에 도래하는 SS 블록#3 의 PSS 를 컴바이닝 해서 PSS 의 수신성능을 향상시킬 수 있다.

- Case 2: 단말이 'timing A (1101)'에서 수신한 PSS 가 SS 블록#1 에 속한다고 인식하면, SS 블록#1의 PSS와, 'timing A (1101)' 로부터 8 심볼 이후에 도래하는 SS 블록#2 의 PSS 와, 'timing A (1101)' 로부터 12 심볼 이후에 도래하는 SS 블록#3 의 PSS 를 컴바이닝 해서 PSS 의 수신성능을 향상시킬 수 있다.

- Case 3: 단말이 'timing A (1101)'에서 수신한 PSS 가 SS 블록#2 에 속한다고 인식하면, SS블록#2의 PSS와, 'timing A (1101)' 로부터 4 심볼 이후에 도래하는 SS 블록#3 의 PSS 를 컴바이닝 해서 PSS 의 수신성능을 향상시킬 수 있다.

- Case 4: 단말이 'timing A (1101)'에서 수신한 PSS 가 SS 블록#3 에 속한다고 인식하면, 단말은 PSS 의 컴바이닝을 수행하지 않고, SS 블록#3의 PSS 로 PSS 검출을 수행할 수 있다.

전술한 바와 같이 단말은 'timing A (1101)' 에서 검출한 PSS 만으로는 case 1, case 2, case 3, case 4 를 구분할 수 없으므로, PSS 의 수신 성능 향상을 위해서는 case 1, case 2, case 3, case 4 에 따른 PSS 컴바이닝 동작을 모두 수행한 다음, 가장 성능이 우수한 case 를 최종 선택할 수 있다.

전술한 바와 같이 여러 case 가 발생하는 이유는, 반복 전송되는 SS 블록들 사이의 시간 간격이 일정하지 않기 때문이다. 컴바이닝 동작을 일반화해서 표현하면 다음과 같다.

가정: 기지국이 전송하는 SS 블록은 SS 블록 전송 주기 P 동안 총 L 개를 가정한다. (즉, SS 블록#k, SS 블록#k+1, SS 블록#k+2, ??, SS 블록#k+L-1) 기지국은 SS 블록의 인덱스 순서대로 시간 영역에서 SS블록을 매핑해서 전송할 수 있다. 두 개의 SS 블록 사이의 시간 간격은 t(x, y) 로 표현될 수 있다. 예를 들어 SS 블록#k 와 SS 블록#k+1 사이의 시간 간격은 t(k, k+1)이 된다. 시간 간격은 심볼 개수로 표현될 수 있고, 미리 약속된 값이 적용될 수 있다. 즉, 단말은 L 개의 SS 블록의 상대적인 시간 영역 매핑 관계를 알고 있다. 하지만, 단말은 초기 PSS 검출단계에서는 해당 PSS 가 어느 SS 블록에 속하는지는 식별할 수 없다.

단말 동작:

- 임의의 순간 단말이 검출한 PSS 의 수신세기가 소정의 임계값을 초과하는 경우, 단말은 해당 PSS 를 후보 PSS 로 선정하고, 후보 PSS가 속한 SS 블록을 SS 블록 #i 라고 가정한다. (0 i =

- SS 블록 전송 주기 P 내에서, 단말은 SS 블록 #i 를 기준으로 t(i, i+1) 이후 위치할 수 있는 SS 블록 #i+1 의 PSS 를 상기 SS 블록 #i 의 PSS 와 컴바이닝하여 수신 성능을 도출할 수 있다.

- 마찬가지로 상기 SS 블록 전송 주기 P 내에서, 단말은 상기 PSS 의 컴바이닝 동작을 모든 가능한 t(i, j) 조합에 대해서 수행한 후 수신 성능을 도출할 수 있다. (i ≠ j, 0 = j = ).

- 전술한 단말 동작은 최소 1 개의 PSS 검출 (즉, 컴바이닝 하지 않는 경우) 동작부터 최대 L 개의 PSS 에 대해 모두 컴바이닝 하는 동작을 포함할 수 있다.

- 단말은 모든 경우에 대해 컴바이닝을 수행한 결과 도출한 수신 성능 중 가장 뛰어난 결과를 선택한다. 그리고 단말은 PSS 컴바이닝에 활용된 PSS 및 SS 블록이 기지국이 전송한 SS 블록임을 가정할 수 있다.

한편, 상기 설명은 PSS 를 기준으로 설명하였으나, SSS 와 PBCH 에도 전술한 바와 동일한 방식이 적용될 수 있다.

제 1 실시 예는 여러 가지 변형이 가능하다.

- 변형 예 1: 기지국이 SS 블록을 전송할 때 방법 1 (빔스위핑; beam sweeping)을 적용하면 단말은 전술한 PSS 컴바이닝 동작을 수행하지 않을 수 있다. 반면에, 기지국이 SS 블록을 전송할 때 방법 2 (반복 전송; repetition)를 적용하면 단말은 전술한 PSS 컴바이닝 동작을 수행할 수 있다. 기지국이 어떤 방법을 적용해서 SS 블록을 전송할지는 주파수 대역에 따라 정의될 수 있다. 예를 들어 저주파 대역에서는 방법 2 가 적용되고, 초고주파대역에서는 방법 1이 적용될 수 있다.

- 변형 예 2: 무선 채널 환경의 변화가 급격한 경우에는 단말은 전술한 PSS 컴바이닝 동작을 수행하지 않고, 무선 채널 환경의 변화가 완만한 경우에는 단말은 전술한 PSS 컴바이닝 동작을 수행할 수 있다. 무선 채널 환경의 변화가 급격한 경우의 일례는 단말이 고속으로 이동하는 경우로서, 이 경우, 컴바이닝의 효과가 작을 것으로 예상된다.

도 12 는 일 실시예에 따른 단말이 초기접속 절차를 통해 SS 블록을 수신하고 연결모드로 전환하기까지의 과정을 설명하기 위한 도면이다.

1210 단계에서, 단말은 셀 탐색(cell search)을 통해 단말이 지원하는 RF 채널을 스캔(scan)할 수 있다. 이는 단말이 시스템에 접속하는 초기접속 단계에 해당한다. <표 1>을 참조하여 전술한 바와 같이 단말은 주파수 밴드별로 정의된 동기 신호의 서브캐리어 간격에 따라 해당 동기 신호를 검출할 수 있다. 그리고 전술한 바와 같이 단말은 동기 신호가 매핑될 수 있는 위치에 대해서 동기 신호 검출을 시도할 수 있다. 이때 일 실시예에 따른 PSS 컴바이닝 동작이 적용될 수 있다. 셀 탐색 절차는 단말의 구현에 따라서 각각의 RF 채널에 대해 순차적으로 진행하거나 또는 복수의 RF 채널에 대해 동시에 진행될 수 있다.

1220 단계에서, 단말은 RF 채널 스캔 결과를 바탕으로 cell section criteria 를 만족하는 셀을 선택할 수 있다. cell section criteria 의 일례로, 단말은 동기 신호의 수신 세기가 소정의 임계값을 초과하는 가장 신호 세기가 큰 셀을 선택할 수 있다.

1230 단계에서, 단말은 선택한 셀에 대해 동기 신호로부터 시간/주파수 동기를 맞추고 셀 ID를 획득할 수 있다. 단말은 추가적으로 빔 ID 를 획득할 수 있다.

1240 단계에서 단말은 시스템 정보를 획득할 수 있다. 단말은, 시스템 정보를 통해 기지국과의 통신을 수행하기 위한 기본적인 정보를 획득할 수 있다. 시스템 정보의 일부는 PBCH 를 통해 전송될 수 있고, 나머지 일부는 시스템 정보 전송을 위한 데이터 채널을 통해 전송될 수 있다.

1250 단계에서 단말은 랜덤 액세스 절차를 수행할 수 있다. 단말은 랜덤 액세스 절차를 통해 상향링크 시간/주파수 동기를 맞출 수 있다.

1260 단계에서, 단말은 기지국과의 링크를 연결 모드로 전환할 수 있다. 단말은 랜덤 억세스 절차가 성공적으로 완료되면, 기지국과의 링크를 유휴상태 (idle state) 에서 연결상태 (connected state)로 전환하고 기지국과의 데이터 송수신 준비를 완료할 수 있다.

도 13은 일 실시예에 따른 단말의 동기화 수행 방법을 설명하기 위한 흐름도이다.

1310 단계에서, 단말은 기지국으로부터 수신된 신호에서 동기화 신호를 검출할 수 있다. 여기에서, 동기화 신호는 기본 동기화 신호(primary synchronization signal, PSS), 보조 동기화 신호(secondary synchronization signal, SSS) 및 PBCH 중 적어도 하나를 포함하거나, PSS, SSS 및 PBCH 중 적어도 2개 이상의 조합으로 구성될 수 있다.

예를 들어, 단말은 기지국으로부터 수신된 신호에서 PSS를 검출할 수 있다. 단말은 블라인드하게 PSS 검출을 시도해서, PSS의 수신세기가 소정의 임계값을 초과하는 경우, 이를 검출할 수 있다. 다만, 이는 일 예일 뿐, SSS, PBCH와 같이 전술한 동기화 신호에 대해 동일한 방식의 검출이 수행될 수 있다.

1320 단계에서, 단말은 시간-주파수 자원 상에서 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로 동기화 신호의 검출 이후에 반복적으로 수신 가능한 동기화 신호를 검출할 수 있다. 여기에서, 블록은 전술한 SS블록일 수 있다.

이는, 전술한 실시예 1에서, Case 1, Case 2, Case 3 및 Case 4의 모든 가능한 경우에 대해 동기화 신호의 검출을 수행하는 방법과 대응될 수 있다.

1330 단계에서, 단말은 검출된 적어도 하나의 동기화 신호를 컴바이닝 할 수 있다.

1340 단계에서, 단말은 블록들 중 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 기지국과의 동기화를 수행할 수 있다.

일 실시예에 따른 단말은 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록에서의 동기화 신호가 단말이 1310 단계에서 검출한 동기화 신호인 것으로 가정할 수 있다.

도 14는 일 실시예에 따른 기지국의 동기화 수행 방법을 설명하기 위한 흐름도이다.

1410 단계에서, 기지국은 시간-주파수 자원 상의 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각에서 동기화 신호를 반복적으로 전송할 수 있다. 여기에서, 동기화 신호는 기본 동기화 신호(primary synchronization signal, PSS), 보조 동기화 신호(secondary synchronization signal, SSS) 및 PBCH 중 적어도 하나를 포함하거나, PSS, SSS 및 PBCH 중 적어도 2개 이상의 조합으로 구성될 수 있다. 또한, 동기화 신호 매핑 패턴은 주파수 밴드 별로 결정된 서브캐리어 간격에 따라 설정될 수 있다.

1420 단계에서, 기지국은 전송된 동기화 신호를 기초로 단말과 기지국과의 동기화가 수행된 경우, 적어도 하나의 단말의 요청에 따라 상향링크 자원을 할당할 수 있다.

일 실시예에 따라 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로 단말에서 검출된 적어도 하나의 동기화 신호를 컴바이닝 한 결과, 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 단말과 기지국 간의 동기화가 수행될 수 있다.

도 15는 일 실시예에 따른 단말(1500)의 블록도이다.

도 15를 참조하면, 단말(1500)은 송수신부(1510), 프로세서(1520) 및 메모리(1530)를 포함할 수 있다. 상기 실시 예들에서 제안한 동기화 수행 방법에 따라, 단말(1500)의 송수신부(1510), 프로세서(1520) 및 메모리(1530)가 동작할 수 있다. 다만, 일 실시예에 따른 단말(1500)의 구성 요소가 전술한 예에 한정되는 것은 아니다. 다른 실시예에 따라, 단말(1500)은 전술한 구성 요소들 보다 더 많은 구성 요소를 포함하거나 더 적은 구성 요소를 포함할 수도 있다. 뿐만 아니라 특정한 경우 송수신부(1510), 프로세서(1520) 및 메모리(1530)가 하나의 칩(chip) 형태로 구현될 수도 있다.

송수신부(1510)는 기지국과 신호를 송수신할 수 있다. 여기에서, 신호는 동기화 신호, 제어 정보 및 데이터를 포함할 수 있다. 이를 위해, 송수신부(1510)는 송신되는 신호의 주파수를 상승 변환 및 증폭하는 RF 송신기 및 수신되는 신호를 저 잡음 증폭하고 주파수를 하강 변환하는 RF 수신기 등으로 구성될 수 있다. 다만, 이는 일 실시예일 뿐, 송수신부(1510)의 구성 요소가 RF 송신기 및 RF 수신기로 한정되는 것은 아니다.

또한, 송수신부(1510)는 무선 채널을 통해 신호를 수신하여 프로세서(1520)로 출력하고, 프로세서(1520)로부터 출력된 신호를 무선 채널을 통해 송신할 수 있다.

프로세서(1520)는 전술한 실시예에 따라 단말(1500)이 동작할 수 있도록 일련의 과정을 제어할 수 있다. 예를 들어, 송수신부(1510)를 통해 기지국으로부터 적어도 하나 이상의 동기화 신호가 수신되는 경우, 프로세서(1520)는 전술한 실시예들에 따른 동기화 방법들을 수행할 수 있다.

메모리(1530)는 단말(1500)에서 획득되는 신호에 포함된 제어 정보 또는 데이터를 저장할 수 있으며, 전술한 동기화 방법의 수행을 위해 프로세서(1520)의 제어에 필요한 데이터 및 프로세서(1520)에서 제어 시 발생되는 데이터 등을 저장하기 위한 영역을 가질 수 있다. 메모리(1530)는 롬(ROM) 또는/및 램(RAM) 또는/및 하드디스크 또는/및 CD-ROM 또는/및 DVD 등의 다양한 형태로 구성될 수 있다.

도 16은 다른 실시예에 따른 단말(1600)의 블록도이다. 설명의 편의를 위해 개시된 실시예와 직접 관련이 없는 장치는 그 도시 및 설명을 생략한다. 도 16을 참조하면, 단말은 상향링크 송신 프로세싱 블록(1601), 다중화기(1602), 송신 RF 블록(1603)으로 구성되는 송신부(1604)와 하향링크 수신 프로세싱 블록(1605), 역다중화기(1606), 수신 RF 블록(1607)으로 구성되는 수신부(1608)와 제어부(1609)로 구성될 수 있다. 제어부(1609)는 전술한 바와 같이 단말이 SS블록의 반복전송 여부 등을 판단하여 SS 블록 신호 수신을 위한 수신부 (1608)의 각각의 구성 블록들과 상향링크 신호 전송을 위한 송신부(1604)의 각각의 구성 블록들을 제어할 수 있다.

단말의 송신부(1604)에서 상향링크 송신 프로세싱 블록(1601)은, 채널 코딩, 변조 등의 프로세스를 수행하여 전송하고자 하는 신호를 생성할 수 있다. 상향링크 송신 프로세싱 블록(1601)에서 생성된 신호는 다중화기(1602)에 의해 다른 상향링크 신호와 다중화된 다음, 송신 RF 블록(1603)에서 신호처리 된 후, 기지국으로 전송될 수 있다.

단말의 수신부(1608)는 기지국으로부터 수신한 신호를 역다중화하여 각각의 하향링크 수신 프로세싱 블록으로 배분할 수 있다. 하향링크 수신 프로세싱 블록(1605)은 기지국의 하향링크 신호 대해 복조, 채널 디코딩 등의 프로세스를 수행하여 기지국이 전송한 제어정보 또는 데이터를 획득할 수 있다. 단말 수신부(1608)는 하향링크 수신 프로세싱 블록의 출력 결과를 제어부(1609)로 인가하여 제어부(1609)의 동작을 지원할 수 있다.

도 17은 일 실시예에 따른 기지국(1700)의 블록도이다.

도 17를 참조하면, 기지국(1700)은 송수신부(1710), 프로세서(1720) 및 메모리(1730)를 포함할 수 있다. 상기 실시 예들에서 제안한 기지국의 대역폭 조정 방법에 따라, 송수신부(1710), 프로세서(1720) 및 메모리(1730)가 동작할 수 있다. 다만, 일 실시예에 따른 기지국(1700)의 구성 요소가 전술한 예에 한정되는 것은 아니다. 다른 실시예에 따라, 기지국(1700)은 전술한 구성 요소들 보다 더 많은 구성 요소를 포함하거나 더 적은 구성 요소를 포함할 수도 있다. 뿐만 아니라 특정한 경우 송수신부(1710), 프로세서(1720) 및 메모리(1730)가 하나의 칩(chip) 형태로 구현될 수도 있다.

송수신부(1710)는 단말과 신호를 송수신할 수 있다. 여기에서, 신호는 동기화 신호, 제어 정보 및 데이터를 포함할 수 있다. 이를 위해, 송수신부(1710)는 송신되는 신호의 주파수를 상승 변환 및 증폭하는 RF 송신기 및 수신되는 신호를 저 잡음 증폭하고 주파수를 하강 변환하는 RF 수신기 등으로 구성될 수 있다. 다만, 이는 일 실시예일 뿐, 송수신부(1710)의 구성 요소가 RF 송신기 및 RF 수신기로 한정되는 것은 아니다.

또한, 송수신부(1710)는 무선 채널을 통해 신호를 수신하여 프로세서(1720)로 출력하고, 프로세서(1720)로부터 출력된 신호를 무선 채널을 통해 송신할 수 있다.

프로세서(1720)는 상술한 본 발명의 실시예에 따라 기지국(1700)이 동작할 수 있도록 일련의 과정을 제어할 수 있다. 예를 들어, 프로세서(1720)는 전술한 실시예들 중 적어도 하나 이상의 동기화 방법을 수행할 수 있다.

메모리(1730)는 기지국(1700)에서 획득되는 신호에 포함된 제어 정보 또는 데이터를 저장할 수 있으며, 전술한 동기화 방법의 수행을 위해 프로세서(1720)의 제어에 필요한 데이터 및 프로세서(1720)에서 제어 시 발생되는 데이터 등을 저장하기 위한 영역을 가질 수 있다. 이러한 메모리(1730)는 롬(ROM) 또는/및 램(RAM) 또는/및 하드디스크 또는/및 CD-ROM 또는/및 DVD 등의 다양한 형태로 구성될 수 있다.

한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다. 또한 상기 각각의 실시 예는 필요에 따라 서로 조합되어 운용할 수 있다.

Claims (19)

1. 무선통신시스템에서 단말의 동기화 수행 방법에 있어서,
   기지국으로부터 수신된 신호에서 동기화 신호를 검출하는 단계;
   시간-주파수 자원 상에서 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로, 상기 동기화 신호의 검출 이후에 반복적으로 수신 가능한 동기화 신호를 검출하는 단계;
   상기 검출된 적어도 하나의 동기화 신호를 컴바이닝 하는 단계; 및
   상기 블록들 중 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 상기 기지국과의 동기화를 수행하는 단계를 포함하는, 방법.
2. 제 1항에 있어서, 상기 동기화 신호는,
   기본 동기화 신호(primary synchronization signal), 보조 동기화 신호(secondary synchronization signal) 및 PBCH 중 적어도 하나를 포함하는, 방법.
3. 제 1항에 있어서, 상기 동기화 신호 매핑 패턴은,
   주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 설정되는, 방법.
4. 제 1항에 있어서, 상기 반복적으로 수신 가능한 동기화 신호를 검출하는 단계는,
   기 설정된 타임 윈도우 내에 설정된 상기 동기화 신호 매핑 패턴에 따라, 상기 검출된 동기화 신호가 매핑될 수 있는 블록들을 결정하는 단계를 포함하는, 방법.
5. 제 1항에 있어서, 상기 동기화 신호를 검출하는 단계는,
   상기 단말이 지원하는 적어도 하나의 RF 채널 각각을 주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 스캔하여 상기 동기화 신호를 검출하는, 방법.
6. 제 1항에 있어서,
   상기 신호가 수신되는 채널의 상태를 결정하는 단계를 더 포함하고,
   상기 컴바이닝 하는 단계는,
   상기 채널의 상태의 변화가 기 설정된 범위 이내인 경우, 상기 검출된 적어도 하나의 동기화 신호를 컴바이닝 하는, 방법.
7. 무선통신시스템에서 기지국의 동기화 수행 방법에 있어서,
   시간-주파수 자원 상의 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각에서 동기화 신호를 반복적으로 전송하는 단계; 및
   상기 전송된 동기화 신호를 기초로 적어도 하나의 단말과 상기 기지국과의 동기화가 수행된 경우, 상기 적어도 하나의 단말의 요청에 따라 상향링크 자원을 할당하는 단계를 포함하고,
   상기 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로 상기 적어도 하나의 단말에서 검출된 적어도 하나의 동기화 신호를 컴바이닝 한 결과, 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 상기 적어도 하나의 단말과 상기 기지국간의 동기화가 수행되는, 방법.
8. 제 7항에 있어서, 상기 동기화 신호는,
   기본 동기화 신호(primary synchronization signal), 보조 동기화 신호(secondary synchronization signal) 및 PBCH 중 적어도 하나를 포함하는, 방법.
9. 제 7항에 있어서, 상기 동기화 신호 매핑 패턴은,
   주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 설정되는, 방법.
10. 무선통신시스템에서 동기화를 수행하는 단말에 있어서,
    기지국으로부터 신호를 수신하는 송수신부;
    상기 수신된 신호에서 동기화 신호를 검출하고, 시간-주파수 자원 상에서 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로, 상기 동기화 신호의 검출 이후에 반복적으로 수신 가능한 동기화 신호를 검출하며, 상기 검출된 적어도 하나의 동기화 신호를 컴바이닝 하고, 상기 블록들 중 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 상기 기지국과의 동기화를 수행하는 적어도 하나의 프로세서; 및
    상기 기 설정된 동기화 신호 매핑 패턴을 저장하는 메모리를 포함하는, 단말.
11. 제 10항에 있어서, 상기 동기화 신호는,
    기본 동기화 신호(primary synchronization signal), 보조 동기화 신호(secondary synchronization signal) 및 PBCH 중 적어도 하나를 포함하는, 단말.
12. 제 10항에 있어서, 상기 동기화 신호 매핑 패턴은,
    주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 설정되는, 단말.
13. 제 10항에 있어서, 상기 적어도 하나의 프로세서는,
    기 설정된 타임 윈도우 내에 설정된 상기 동기화 신호 매핑 패턴에 따라, 상기 검출된 동기화 신호가 매핑될 수 있는 블록들을 결정하는, 단말.
14. 제 10항에 있어서, 상기 적어도 하나의 프로세서는,
    상기 단말이 지원하는 적어도 하나의 RF 채널 각각을 주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 스캔하여 상기 동기화 신호를 검출하는, 단말.
15. 제 10항에 있어서, 상기 적어도 하나의 프로세서는,
    상기 신호가 수신되는 채널의 상태를 결정하고, 상기 채널의 상태의 변화가 기 설정된 범위 이내인 경우, 상기 검출된 적어도 하나의 동기화 신호를 컴바이닝 하는, 단말.
16. 무선통신시스템에서 동기화를 수행하는 기지국에 있어서,
    시간-주파수 자원 상의 기 설정된 동기화 신호 매핑 패턴에 대응되는 블록들 각각에서 동기화 신호를 반복적으로 전송하는 송수신부;
    상기 전송된 동기화 신호를 기초로 적어도 하나의 단말과 상기 기지국과의 동기화가 수행된 경우, 상기 적어도 하나의 단말의 요청에 따라 상향링크 자원을 할당하는 적어도 하나의 프로세서; 및
    상기 기 설정된 동기화 신호 매핑 패턴을 저장하는 메모리를 포함하고,
    상기 동기화 신호 매핑 패턴에 대응되는 블록들 각각을 기준으로 상기 적어도 하나의 단말에서 검출된 적어도 하나의 동기화 신호를 컴바이닝 한 결과, 컴바이닝 된 동기화 신호의 세기가 가장 큰 블록을 기준으로 상기 적어도 하나의 단말과 상기 기지국간의 동기화가 수행되는, 기지국.
17. 제 16항에 있어서, 상기 동기화 신호는,
    기본 동기화 신호(primary synchronization signal), 보조 동기화 신호(secondary synchronization signal) 및 PBCH 중 적어도 하나를 포함하는, 기지국.
18. 제 16항에 있어서, 상기 동기화 신호 매핑 패턴은,
    주파수 밴드 별로 결정된 서브 캐리어 간격에 따라 설정되는, 기지국.
19. 제 1항 내지 제 9항 중 어느 하나의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체.

Images