KR102485682B1

KR102485682B1 - 전자 장치 및 그 제조 방법

Info

Publication number: KR102485682B1
Application number: KR1020160053841A
Authority: KR
Inventors: 김준서; 윤성준; 문정환; 김정명; 유천열
Original assignee: 에스케이하이닉스 주식회사; 유천열
Priority date: 2016-05-02
Filing date: 2016-05-02
Publication date: 2023-01-10
Also published as: KR20170124655A; US20190115526A1; US10580972B2; US10164171B2; US20170317272A1

Abstract

본 기술은 전자장치를 제공한다. 전자장치는 반도체 메모리를 포함하고, 상기 반도체 메모리는 가변저항소자를 포함하며, 상기 가변저항소자는 평면형상이 철월형태(the gibbous moon shape)을 가질 수 있다.

Description

전자 장치 및 그 제조 방법{ELECTRONIC DEVICE AND METHOD FOR FABRICATING THE SAME}

본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.

최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있으며, 이에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치 예컨대, RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.

본 발명의 실시예들은 성능이 향상된 가변저항소자를 포함하는 전자장치 및 그 제조방법을 제공한다.

본 발명의 실시예에 따른 전자장치는 반도체 메모리를 포함하고, 상기 반도체 메모리는 가변저항소자를 포함하며, 상기 가변저항소자는 평면형상이 철월형태(the gibbous moon shape)을 가질 수 있다. 상기 가변저항소자의 평면형상은 중심점을 공유하고 상호 동일한 반지름을 갖되, 중심각의 크기가 상이한 제1부채꼴 및 제2부채꼴을 포함할 수 있다. 상기 제1부채꼴 현의 곡률은 상기 제2부채꼴 현의 곡률과 상이할 수 있다. 상기 제1부채꼴 중심각과 상기 제2부채꼴 중심각의 합이 360°일 수 있다. 상기 가변저항소자의 평면형상은 가장자리 라인이 서로 다른 곡률을 갖는 둘 이상의 곡선을 포함하는 단일폐곡선 형태를 가지 수 있다. 상기 가변저항소자는 두 자성층 사이에 터널베리어층이 게재된 자기터널접합을 포함할 수 있다. 상기 가변저항소자는 각각 상기 자기터널접합의 상부 또는 하부에 접하는 복수의 기능층들을 더 포함할 수 있다. 상기 자기터널접합의 측벽과 상기 복수의 기능층들 각각의 측벽이 상호 정렬되어 상기 자기터널접합의 평면형상과 상기 복수의 기능층들 각각의 평면형상이 상호 동일할 수 있다.

상기 전자 장치는, 마이크로프로세서를 더 포함하고, 상기 마이크로프로세서는, 상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부; 상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고, 상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부일 수 있다.

상기 전자 장치는, 프로세서를 더 포함하고, 상기 프로세서는, 상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부; 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부일 수 있다.

상기 전자 장치는, 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은, 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부일 수 있다.

상기 전자 장치는, 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부일 수 있다.

상기 전자 장치는, 메모리 시스템을 더 포함하고, 상기 메모리 시스템은, 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부일 수 있다.

본 발명의 실시예에 따른 전자장치의 제조방법은 웨이퍼 상에 가변저항층을 형성하는 단계; 및 상기 가변저항층을 식각하여 가변저항패턴을 형성하는 단계를 포함하고, 상기 가변저항패턴을 형성하는 단계는, 상기 웨이퍼를 회전시킴과 동시에 이온빔이 펄스형태로 제공되는 이온빔식각을 이용하여 진행할 수 있다.

상기 이온빔은 펄스주기가 펄스폭의 2배이고, 듀티비가 50:50일 수 있다. 상기 가변저항패턴을 형성하는 단계에서, 상기 이온빔은 소정의 입사각을 갖고 비스듬하게 조사될 수 있다. 상기 가변저항패턴은 평면형상이 철월형태를 갖도록 형할 수 있다. 이를 위해, 상기 가변저항패턴을 형성하는 단계는 상기 웨이퍼 회전주기와 상기 이온빔의 펄스주기가 상호 동일하도록 제어할 수 있다. 상기 가변저항패턴의 평면형상이 타원형을 갖도록 형성할 수 있다. 이를 위해, 상기 가변저항패턴을 형성하는 단계는, 상기 웨이퍼 회전주기보다 상기 이온빔의 펄스주기가 2배 더 크도록 제어할 수 있다. 상기 가변저항패턴의 평면형상이 십자가 형태를 갖도록 형성할 수 있다. 이를 위해, 상기 가변저항패턴을 형성하는 단계는, 상기 웨이퍼 회전주기보다 상기 이온빔의 펄스주기가 4배 더 크도록 제어할 수 있다.

발명의 실시예에 따른 전자장치의 제조방법은 웨이퍼 상에 가변저항층을 형성하는 단계; 및 상기 웨이퍼를 회전시킴과 동시에 이온빔이 펄스형태로 제공되는 이온빔식각으로 상기 가변저항층을 식각하여 가변저항패턴을 형성하되, 상기 가변저항패턴의 평면형상이 철월형태를 갖도록 형성하는 단계를 포함할 수 있다.

상기 가변저항패턴을 형성하는 단계에서, 상기 웨이퍼 회전주기와 상기 이온빔의 펄스주기가 상호 동일하도록 제어할 수 있다. 상기 이온빔은 펄스주기가 펄스폭의 2배이고, 듀티비가 50:50일 수 있다. 상기 가변저항패턴을 형성하는 단계에서, 상기 이온빔은 소정의 입사각을 갖고 비스듬하게 조사될 수 있다.

상술한 과제의 해결 수단을 바탕으로 하는 본 기술은 가변저항패턴의 평면형상이 철월형태를 가짐으로써, 가변저항소자의 스위칭 전류를 감소시킬 수 있고, 제조공정을 단순화시킬 수 있다.

도 1은 본 발명의 실시예에 따른 가변저항소자의 평면형상을 설명하기 위한 평면도.
도 2는 본 발명의 실시예에 따른 가변저항소자를 도시한 사시도.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 가변저항소자의 제조방법을 도시한 단면도.
도 4는 본 발명의 실시예에 따른 가변저항소자의 제조방법에서 펄스단위로 제공되는 이온빔을 간략히 도시한 도면.
도 5a 및 도 5b는 본 발명의 실시예에 따른 이온빔식각을 응용하여 형성할 수 있는 가변저항패턴의 평면형상을 도시한 도면.
도 6은 본 발명의 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도.
도 7은 본 발명의 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도.
도 8은 본 발명의 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도.
도 9는 본 발명의 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도.
도 10은 본 발명의 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도.

이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 도면을 참조하여 설명하기로 한다. 도면은 반드시 일정한 비율로 도시된 것이라 할 수 없으며, 몇몇 예시들에서, 실시예의 특징을 명확히 보여주기 위하여 도면에 도시된 구조물 중 적어도 일부의 비례는 과장될 수도 있다. 도면 또는 상세한 설명에 둘 이상의 층을 갖는 다층 구조물이 개시된 경우, 도시된 것과 같은 층들의 상대적인 위치 관계나 배열 순서는 특정 실시예를 반영할 뿐이어서 본 발명이 이에 한정되는 것은 아니며, 층들의 상대적인 위치 관계나 배열 순서는 달라질 수도 있다. 또한, 다층 구조물의 도면 또는 상세한 설명은 특정 다층 구조물에 존재하는 모든 층들을 반영하지 않을 수도 있다(예를 들어, 도시된 두 개의 층 사이에 하나 이상의 추가 층이 존재할 수도 있다). 예컨대, 도면 또는 상세한 설명의 다층 구조물에서 제1층이 제2층 상에 있거나 또는 기판상에 있는 경우, 제1층이 제2층 상에 직접 형성되거나 또는 기판상에 직접 형성될 수 있음을 나타낼 뿐만 아니라, 하나 이상의 다른 층이 제1층과 제2층 사이 또는 제1층과 기판 사이에 존재하는 경우도 나타낼 수 있다.

후술하는 본 발명의 실시예들은 성능이 향상된 가변저항소자(variable resistance element)를 포함하는 전자장치 및 그 제조방법을 제공하기 위한 것이다. 여기서, 가변저항소자는 자신에게 인가되는 바이어스 예컨대, 전류 또는 전압에 응답하여 서로 다른 저항상태 예컨대, 고저항 및 저저항 사이에서 스위칭할 수 있는 소자를 의미할 수 있다. 따라서, 성능이 향상된 가변저항소자는 서로 다른 저항상태 사이에서의 스위칭에 필요한 스위칭 전류를 감소시킬 수 있는 것일 수 있다.

도 1은 본 발명의 실시예에 따른 가변저항소자의 평면형상을 설명하기 위한 평면도이고, 도 2는 본 발명의 실시예에 따른 가변저항소자를 도시한 사시도이다.

먼저, 도 1에 도시된 바와 같이, 실시예에 따른 가변저항소자(variable resistance element, 100)는 스위칭 전류를 감소시키기 위해 평면형상이 비대칭적인 형태를 가질 수 있다. 예를 들어, 가변저항소자(100)의 평면형상은 철월형태(the gibbous moon shape)일 수 있다. 참고로, 도 1에서 점선으로 표시된 부분은 만원형태(Full moon shape) 또는 원형을 도시한 것으로, 실시예에 따른 가변저항소자(100)의 평면형상인 철월형태를 명확하게 도시하기 위한 것이다.

또한, 가변저항소자(100)의 평면형상은 중심점(P)을 공유하고 상호 동일한 반지름(r)을 갖되, 중심각(θ1, θ2)의 크기가 서로 상이한 제1부채꼴 및 제2부채꼴이 결합된 형태를 가질 수 있다. 이때, 제1부채꼴 중심각(θ1)과 제2부채꼴 중심각(θ2)의 합은 360°이다. 여기서, 가변저항소자(100)의 스위칭 전류를 감소시키기 위해 제1부채꼴 현(C1)의 곡률은 제2부채꼴 현(C2)의 곡률과 상이하다.

또한, 가변저항소자(100)의 평면형상은 가장자리의 라인이 서로 다른 곡률을 갖는 둘 이상의 곡선(C1, C2)을 포함하는 단일폐곡선 형태를 가질 수 있다.

여기서, 통상적인 가변저항소자(100)의 평면형상은 원형이거나, 또는 타원형이 경우가 대부분이며, 평면형상이 타원형인 경우가 원형이 경우보다 스위칭 전류를 더 감소시킬 수 있다고 알려져 있다. 최근에서는, 스위칭 전류를 더욱더 감소시키기 위해 평면형상이 타원형을 갖되, 장축방향으로 타원형의 일측 끝단이 컷팅된 형태가 제안되었다. 그러나, 장축방향으로 타원형의 일측 끝단이 컷팅된 형태는 제조공정의 난이도 및 공정스탭의 증가로 인해 실질적으로 양산에 적용하기 어렵다는 단점이 있다.

이에 반해, 실시예에 따른 가변저항소자(100)의 평면형상은 장축방향으로 타원형의 일측 끝단이 컷팅된 형태와 유사한 비대칭적 형상 예컨대, 철월형태를 갖기 때문에 스위칭 전류 특성 측면에서 평면형상이 장축방향으로 타원형의 일측 끝단이 컷팅된 형태 대비 동일하거나, 또는 더 우수한 특성을 구현할 수 있다. 이와 더불어, 제조공정 측면에서 현저히 큰 이점을 가질 수 있다. 철월형태를 갖는 가변저항소자(100)의 제조방법에 대해서는 후술하기로 한다.

이어서, 도 2에 도시된 바와 같이, 실시예에 따른 가변저항소자(100)는 하부층(110), 하부층(110) 상에 형성되고 변경 가능한 자화 방향(magnetization direction)을 갖는 자유층(free layer, 120), 자유층(120) 상에 형성된 터널베리어층(tunnel barrier layer, 130), 터널베리어층(130) 상에 형성되고 고정된 자화 방향을 갖는 고정층(pinned layer, 140), 고정층(140) 상에 형성된 스페이서층(spacer layer, 150), 스페이서층(150) 상에 형성된 자기보정층(magnetic correction layer, 160) 및 자기보정층(160) 상에 형성된 캡핑층(170)을 포함할 수 있다. 여기서, 자유층(120), 고정층(140) 및 이들 사이에 게재된 터널베리어층(130)을 포함하는 구조물을 자기터널접합(Magnetic Tunnel Junction, MTJ) 구조물이라 할 수 있다.

자기터널접합 구조물(MTJ structure)에 있어서, 자유층(120)은 자화 방향이 가변적이기 때문에 자화 방향에 따라 실제로 데이터를 저장할 수 있다. 따라서, 자유층(120)은 스토리지층(storage layer)이라 불리기도 한다. 자유층(120)에서 자화 방향의 변화는 스핀전달토크(spin transfer torque)에 기인한 것일 수 있다. 고정층(140)은 자화 방향이 고정되어 자유층(120)의 자화 방향과 대비될 수 있는 층으로, 기준층(reference layer)이라 불리기도 한다. 터널베리어층(130)은 전자의 터널링을 가능하게 하여 자유층(120)의 자화 방향을 변화시키는 역할을 수행할 수 있다. 자유층(120) 및 고정층(140)은 각 층의 표면에 대해 수직인 자화 방향을 가질 수 있다. 예컨대, 도면상에서 화살표로 나타낸 바와 같이, 자유층(120)의 자화방향은 위에서 아래로 향하는 방향, 또는 아래에서 위로 향하는 방향 사이에서 변경될 수 있고, 고정층(140)의 자화 방향은 아래에서 위로 향하는 방향으로 고정될 수 있다.

가변저항소자(100)에 인가되는 전압 또는 전류에 따라서 자유층(120)의 자화 방향이 변화하여 고정층(140)의 자화 방향과 평행한(parallel) 상태가 되거나, 또는 반평행한(anti-parallel) 상태가 될 수 있다. 그에 따라, 가변저항소자(100)는 자화 방향이 평행한 저저항 상태 또는 자화 방향이 반평행한 고저항 상태 사이에서 스위칭할 수 있고, 이를 통해 서로 다른 데이터를 저장할 수 있다. 즉, 가변저항소자(100)는 메모리 셀로서 기능할 수 있다.

자유층(120) 및 고정층(140) 각각은 강자성 물질을 포함하는 단일막 또는 다중막 구조를 가질 수 있다. 예컨대, 자유층(120) 및 고정층(140) 각각은 Fe, Ni 또는 Co를 주성분으로 하는 합금 예컨대, Co-Fe-B 합금, Co-Fe-B-X 합금(여기서, X는 Al, Si, Ti, V, Cr, Ni, Ga, Ge, Zr, Nb, Mo, Pd, Ag, Hf, Ta, W 또는 Pt 일 수 있음), Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, Co-Ni-Pt 합금 등을 포함할 수 있다. 또한, 자유층(120) 및 고정층(140) 각각은 Co/Pt, Co/Pd 등과 같은 적층 구조를 포함할 수도 있다. 또한, 자유층(120) 및 고정층(140) 각각은 자성체와 비자성체의 교번 적층 구조를 포함할 수 있다. 터널베리어층(130)은 절연성의 산화물 예컨대, MgO, CaO, SrO, TiO, VO, NbO 등의 산화물을 포함할 수 있다.

가변저항소자(100)는 위와 같은 자기터널접합 구조물에서 요구되는 특성을 개선하기 위해 자기터널접합 구조물 상부 또는 하부에 접하는 다양한 기능층들을 더 포함할 수 있다. 이때, 자기터널접합 구조물의 측벽과 복수의 기능층들 각각의 측벽은 서로 정렬될 수 있다. 즉, 자기터널접합 구조물의 평면형상과 복수의 기능층들 각각의 평면형상은 상호 동일하다. 본 실시예에서는 다양한 기능층들로서 하부층(110), 스페이서층(150), 자기보정층(160) 및 캡핑층(170)을 예시하였으나, 본 발명이 이에 한정되는 것은 아니다.

하부층(110)은 자신의 상부에 위치하는 층 예컨대, 자유층(120)의 수직자기이방성(perpendicular magnetic anisotropy) 또는 결정성을 향상시키기 위해 이용될 수 있다. 하부층(110)은 금속, 금속질화물 등 다양한 도전 물질을 포함하는 단일막 구조 또는 다중막 구조를 가질 수 있다.

자기보정층(160)은 고정층(140)에 의해 생성되는 표류자계(stray field)의 영향을 상쇄 또는 감소시키는 기능을 수행할 수 있다. 이러한 경우, 고정층(140)의 표류자계가 자유층(120)에 미치는 영향이 감소하여 자유층(120)에서의 편향자계(bias magnetic field)가 감소할 수 있다. 자기보정층(160)은 냉각된 기판 상에서 형성될 수 있고, 자성체와 비자성체의 교번 적층 구조를 포함할 수 있다. 여기서, 자성 물질은 Co, Fe, Ni 등을 포함할 수 있고, 비자성 물질은 Pt, Pd 등을 포함할 수 있다. 자기보정층(160)은 고정층(140)의 자화 방향과 반평행한 자화 방향을 가질 수 있다. 본 실시예에서 고정층(140)이 아래에서 위로 향하는 자화 방향을 갖는 경우, 자기보정층(160)은 위에서 아래로 향하는 자화 방향을 가질 수 있다. 반대로, 고정층(140)이 위에서 아래로 향하는 자화 방향을 갖는 경우, 자기보정층(160)은 아래에서 위로 향하는 자화 방향을 가질 수 있다.

스페이서층(150)은 자기보정층(160)과 고정층(140) 사이에 게재되어 이들 사이의 교환 결합(exchange coupling)을 제공하기 위하여 이용될 수 있다. 스페이서층(150)은 금속성 비자성 물질 예컨대, Cr, Ru, Ir, Rh 등을 포함할 수 있다.

캡핑층(170)은 가변저항소자(100)의 패터닝시 하드마스크로 기능할 수 있다. 캡핑층(170)은 금속 등 다양한 도전 물질을 포함할 수 있다.

상술한 바와 같이, 실시예에 따른 가변저항소자(100)는 철월형태의 평면형상을 갖기 때문에 가변저항소자(100)의 스위칭 전류를 효과적으로 감소시킬 수 있다. 아울러, 평면형상이 원형 또는 타원형인 경우 대비 단면적을 증가시킬 수 있기 때문에 어닐링공정의 효율을 향상시킬 수 있으며, 이를 통해 가변저항소자(100)의 특성 예컨대, 자기이방성을 더욱더 향상시킬 수 있다.

도 3a 내지 도 3c는 본 발명의 실시예에 따른 가변저항소자의 제조방법을 도시한 단면도이다. 도 4는 본 발명의 실시예에 따른 가변저항소자의 제조방법에서 펄스형태로 제공되는 이온빔을 간략히 도시한 도면이다. 그리고, 도 5a 및 도 5b는 본 발명의 실시예에 따른 이온빔식각을 응용하여 형성할 수 있는 가변저항패턴의 평면형상을 도시한 도면이다.

도 3a에 도시된 바와 같이, 웨이퍼(10) 상에 가변저항층(11A)을 형성한다. 도면에 도시하지는 않았지만, 가변저항층(11A)은 도 2를 참조하여 예시한 하부층(110), 하부층(110) 상에 형성되고 변경 가능한 자화 방향(magnetization direction)을 갖는 자유층(120), 자유층(120) 상에 형성된 터널베리어층(130), 터널베리어층(130) 상에 형성되고 고정된 자화 방향을 갖는 고정층(140), 고정층(140) 상에 형성된 스페이서층(150), 스페이서층(150) 상에 형성된 자기보정층(160) 및 캡핑층(170)을 포함할 수 있다.

도 3b에 도시된 바와 같이, 가변저항층(11A) 상에 하드마스크패턴(12)을 형성한다. 여기서, 하드마스크패턴(12)의 평면형상은 원형일 수 있다.

한편, 실시예에서는 가변저항층(11A) 상에 별도의 하드마스크패턴(12)을 형성하는 경우를 예시하였으나, 하드마스크패턴(12)은 도 2를 참조하여 예시한 캡핑층(170)일 수도 있다.

다음으로, 이온빔식각(Ion Beam Etching, IBE) 챔버로 웨이퍼(10)를 로딩한 후, 웨이퍼(10)를 일정한 속도로 회전시킨다. 여기서, 웨이퍼(10)가 한바퀴 회전하는데 소요되는 시간을 웨이퍼(10) 회전주기라 정의하고, 웨이퍼(10) 회전주기는 일정하다. 이하, 웨이퍼(10) 회전주기를 't_R'이라 지칭하기로 한다.

도 3c 및 도 4에 도시된 바와 같이, 웨이퍼(10)가 일정한 속도로 회전하는 상태에서 하드마스크패턴(12)을 식각장벽으로 가변저항층(11A)을 이온빔식각하여 가변저항패턴(11)을 형성한다. 가변저항패턴(11)을 형성할 때 하드마스크패턴(12)도 함께 식각될 수 있다. 즉, 이온빔식각이 완료된 시점에서 하드마스크패턴(12)의 평면형상은 최초 원형에서 다른 형태로 변형될 수 있다.

이온빔식각시, 하드마스크패턴(12) 및 가변저항층(11A)으로 조사되는 이온빔(20)은 펄스형태를 가질 수 있으며, 소정의 입사각(θ)을 갖고 비스듬하게 조사될 수 있다.

이온빔(20)의 입사각(θ)은 0° 내지 90° 범위일 수 있으며, 실시예에서는 입사각(θ)이 45°인 경우를 예시하였다. 참고로, 입사각(θ)이 0°인 경우는 웨이퍼(10)에 수직하게 이온빔(20)이 조사되는 경우이며, 입사각(θ)이 90 °인 경우에는 웨이퍼(10)에 수평하게 이온빔(20)이 조사되는 경우이다. 이온빔(20)의 입사각(θ)에 따라 가변저항패턴(11)의 측벽 형상을 제어할 수 있다. 여기서, 가변저항패턴(11)의 측벽 형상은 측벽 기울기를 의미할 수 있다. 예컨대, 이온빔(20)의 입사각(θ)에 따라 가변저항패턴(11)의 측벽은 버티컬한 측벽이거나, 또는 경사진 측벽일 수 있다.

펄스형태로 제공되는 이온빔(20)의 펄스주기(t_P)는 펄스폭(t_W)의 2배일 수 있으며, 식각형상을 용이하게 제어하기 위해 펄스형태로 제공되는 이온빔(20)의 듀티비는 50:50일 수 있다. 즉, 하나의 펄스주기(t_P)는 두 개의 펄스폭(t_W)을 갖고, 듀티비는 50:50이기 때문에 두 펄스폭(t_W) 각각의 폭은 그 크기가 상호 동일하다.

상술한 이온빔식각에서 웨이퍼(10)의 회전주기(t_R)와 이온빔(20)의 펄스주기(t_P)에 따라 가변저항패턴(11)의 평면형상을 제어할 수 있다. 구체적으로, 웨이퍼(10)의 회전주기(t_R)와 이온빔(20)의 펄스주기(t_P)가 상호 동일하도록 제어하면 도 1에 도시된 평면형상이 철월형태를 갖는 가변저항패턴(11)을 형성할 수 있다(t_R=t_P). 즉, 실시예에 따른 제조방법은 한번의 식각공정을 통해 손쉽게 철월형태의 가변저항패턴(11)을 형성할 수 있다.

한편, 도 5a에 도시된 바와 같이, 상술한 이온빔식각은 평면형상이 타원형을 갖는 가변저항패턴(11)을 형성할 수도 있다. 구체적으로, 웨이퍼(10)의 회전주기(t_R)보다 이온빔(20)의 펄스주기(t_P)가 2배 더 크도록 제어하면 타원형의 가변저항패턴(11)을 형성할 수 있다(t_R=2t_P). 참고로, 도 5a에 도시된 점선은 최초 하드마스크패턴(12)의 평면형상을 도시한 것이다.

그리고, 도 5b에 도시된 바와 같이, 상술한 이온빔식각은 평면형상이 십자가형태를 갖는 가변저항패턴(11)을 형성할 수도 있다. 구체적으로, 웨이퍼(10)의 회전주기(t_R)보다 이온빔(20)의 펄스주기(t_P)가 4배 더 크도록 제어하면 십자가형태를 갖는 가변저항패턴(11)을 형성할 수 있다(t_R=4t_P). 참고로, 도 5b에 도시된 점선은 최초 하드마스크패턴(12)의 평면형상을 도시한 것이다.

이후, 공지된 제조방법에 따라 가변저항소자를 포함하는 전자장치를 완성할 수 있다.

상술한 바와 같이, 실시예에 따른 제조방법은 웨이퍼(10)를 회전시킴과 동시에 펄스형태로 제공되는 이온빔(20)을 피식각층에 조사함으로써, 다양한 형태의 패턴을 손쉽게 형성할 수 있다.

상술한 실시예에 따른 반도체 메모리는 다양한 전자장치 또는 시스템에 이용될 수 있다. 도 6 내지 도 10은 상술한 실시예에 따른 가변저항소자를 포함하는 반도체 메모리를 이용하여 구현할 수 있는 전자장치 또는 시스템의 몇몇 예시들을 나타낸 것이다.

도 6은 본 발명의 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도의 일 예이다.

도 6을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 기억부(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.

기억부(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.

기억부(1010)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예컨대, 기억부(1010)는 가변저항소자를 포함하는 반도체 메모리를 포함할 수 있고, 자기터널접합을 포함하는 가변저항소자는 평면형상이 철월형태을 가질 수 있으며, 이를 통해 장치의 특성을 향상시킬 수 있다. 이를 통해, 기억부(1010)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 마이크로프로세서(1000)의 신뢰성 향상이 가능하다.

연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.

제어부(1030)는 기억부(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.

본 실시예에 따른 마이크로프로세서(1000)는 기억부(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리부(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리부(1040)는 버스 인터페이스(1050)를 통해 기억부(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.

도 7은 본 발명의 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도의 일 예이다.

도 7을 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리부(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1430)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.

본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 기억부(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.

기억부(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 기억부(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.

캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리부(1120)는 가변저항소자를 포함하는 반도체 메모리를 포함할 수 있고, 자기터널접합을 포함하는 가변저항소자는 평면형상이 철월형태을 가질 수 있으며, 이를 통해 장치의 특성을 향상시킬 수 있다. 이를 통해 캐시 메모리부(1120)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 프로세서(1100)의 신뢰성 향상이 가능하다.

도 7에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.

버스 인터페이스(1430)는 코어부(1110), 캐시 메모리부(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.

본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 직접 연결되거나, 버스 인터페이스(1430)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.

본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호간 데이터를 주고 받을 수 있다.

여기서 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.

통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.

메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.

미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.

도 8은 본 발명의 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도의 일 예이다.

도 8을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.

프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.

주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소로, 전원이 끊어져도 기억된 내용이 보존될 수 있다. 주기억장치(1220)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 가변저항소자를 포함하는 반도체 메모리를 포함할 수 있고, 자기터널접합을 포함하는 가변저항소자는 평면형상이 철월형태을 가질 수 있으며, 이를 통해 장치의 특성을 향상시킬 수 있다. 이를 통해, 주기억장치(1220)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 시스템(1200)의 신뢰성 향상이 가능하다.

또한, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 주기억장치(1220)는 전술한 실시예의 반도체 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.

보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조기억장치(1230)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조기억장치(1230)는 가변저항소자를 포함하는 반도체 메모리를 포함할 수 있고, 자기터널접합을 포함하는 가변저항소자는 평면형상이 철월형태을 가질 수 있으며, 이를 통해 장치의 특성을 향상시킬 수 있다. 이를 통해, 보조기억장치(1230)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 시스템(1200)의 신뢰성 향상이 가능하다.

또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.

인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.

도 9는 본 발명의 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.

도 9를 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.

저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.

컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.

인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.

임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 가변저항소자를 포함하는 반도체 메모리를 포함할 수 있고, 자기터널접합을 포함하는 가변저항소자는 평면형상이 철월형태을 가질 수 있으며, 이를 통해 장치의 특성을 향상시킬 수 있다. 이를 통해, 임시 저장 장치(1340)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 신뢰성 향상이 가능하다.

도 10은 본 발명의 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.

도 10을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.

데이터를 저장하는 메모리(1410)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 가변저항소자를 포함하는 반도체 메모리를 포함할 수 있고, 자기터널접합을 포함하는 가변저항소자는 평면형상이 철월형태을 가질 수 있으며, 이를 통해 장치의 특성을 향상시킬 수 있다. 이를 통해, 메모리(1410)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 메모리 시스템(1400)의 신뢰성 향상이 가능하다.

더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.

메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.

인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.

본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 반도체 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 가변저항소자를 포함하는 반도체 메모리를 포함할 수 있고, 자기터널접합을 포함하는 가변저항소자는 평면형상이 철월형태을 가질 수 있으며, 이를 통해 장치의 특성을 향상시킬 수 있다. 이를 통해, 버퍼 메모리(1440)의 데이터 저장 특성에 대한 신뢰성을 향상시킬 수 있다. 결과적으로, 메모리 시스템(1400)의 신뢰성 향상이 가능하다.

더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 반도체 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.

이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자진 자라면 본 발명의 기술사상 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.

100 : 가변저항소자 110 : 하부층
120 : 자유층 130 : 터널베리어층
140 : 고정층 150 : 스페이서층
160 : 자기보정층 170 : 캡핑층

Claims

반도체 메모리를 포함하는 전자장치로서,
상기 반도체 메모리는 가변저항소자를 포함하고,
상기 가변저항소자는 평면형상이 철월형태(the gibbous moon shape)을 갖고, 상기 가변저항소자의 평면에 대해 수직인 자화 방향을 갖는 전자장치.
제1항에 있어서,
상기 가변저항소자의 평면형상은 중심점을 공유하고 상호 동일한 반지름을 갖되, 중심각의 크기가 상이한 제1부채꼴 및 제2부채꼴을 포함하는 전자장치.
제2항에 있어서,
상기 제1부채꼴 현의 곡률은 상기 제2부채꼴 현의 곡률과 상이한 전자장치.
제2항에 있어서,
상기 제1부채꼴 중심각과 상기 제2부채꼴 중심각의 합이 360°인 전자장치.
제1항에 있어서,
상기 가변저항소자의 평면형상은 가장자리 라인이 서로 다른 곡률을 갖는 둘 이상의 곡선을 포함하는 단일폐곡선 형태를 갖는 전자장치.
제1항에 있어서,
상기 가변저항소자는 두 자성층 사이에 터널베리어층이 게재된 자기터널접합을 포함하는 전자장치.
제6항에 있어서,
상기 가변저항소자는 각각 상기 자기터널접합의 상부 또는 하부에 접하는 복수의 기능층들을 더 포함하는 전자장치.
제7항에 있어서,
상기 자기터널접합의 측벽과 상기 복수의 기능층들 각각의 측벽이 상호 정렬되어 상기 자기터널접합의 평면형상과 상기 복수의 기능층들 각각의 평면형상이 상호 동일한 전자장치.
제1항에 있어서,
상기 전자 장치는, 마이크로프로세서를 더 포함하고,
상기 마이크로프로세서는,
상기 마이크로프로세서 외부로부터의 명령을 포함하는 신호를 수신하고, 상기 명령의 추출이나 해독 또는 상기 마이크로프로세서의 신호의 입출력 제어를 수행하는 제어부;
상기 제어부가 명령을 해독한 결과에 따라서 연산을 수행하는 연산부; 및
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 기억부를 포함하고,
상기 반도체 메모리는, 상기 마이크로프로세서 내에서 상기 기억부의 일부인 전자장치.
제1항에 있어서,
상기 전자 장치는, 프로세서를 더 포함하고,
상기 프로세서는,
상기 프로세서의 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부;
상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 또는 상기 연산을 수행하는 데이터의 주소를 저장하는 캐시 메모리부; 및
상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 프로세서 내에서 상기 캐시 메모리부의 일부인 전자장치.
제1항에 있어서,
상기 전자 장치는, 프로세싱 시스템을 더 포함하고,
상기 프로세싱 시스템은,
수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 보조기억장치 또는 상기 주기억장치의 일부인 전자장치.
제1항에 있어서,
상기 전자 장치는, 데이터 저장 시스템을 더 포함하고,
상기 데이터 저장 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 저장 장치 또는 상기 임시 저장 장치의 일부인 전자장치.
제1항에 있어서,
상기 전자 장치는, 메모리 시스템을 더 포함하고,
상기 메모리 시스템은,
데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 메모리 또는 상기 버퍼 메모리의 일부인 전자장치.
웨이퍼 상에 가변저항층을 형성하는 단계; 및
상기 가변저항층을 식각하여 가변저항패턴을 형성하는 단계를 포함하고,
상기 가변저항패턴을 형성하는 단계는,
상기 웨이퍼를 회전시킴과 동시에 이온빔이 펄스형태로 제공되는 이온빔식각을 이용하여 진행하며,
상기 가변저항패텬은 상기 상기 가변저항패턴의 평면에 대해 수직인 자화 방향을 갖는 전자장치 제조방법.
제14항에 있어서,
상기 이온빔은 펄스주기가 펄스폭의 2배이고, 듀티비가 50:50인 전자장치 제조방법.
제14항에 있어서,
상기 가변저항패턴을 형성하는 단계에서,
상기 이온빔은 소정의 입사각을 갖고 비스듬하게 조사되는 전자장치 제조방법.
제14항에 있어서,
상기 가변저항패턴은 평면형상이 철월형태를 갖도록 형성하는 전자장치 제조방법.
제17항에 있어서,
상기 가변저항패턴을 형성하는 단계는,
상기 웨이퍼 회전주기와 상기 이온빔의 펄스주기가 상호 동일하도록 제어하는 전자장치 제조방법.
제14항에 있어서,
상기 가변저항패턴의 평면형상이 타원형을 갖도록 형성하는 전자장치 제조방법.
제19항에 있어서,
상기 가변저항패턴을 형성하는 단계는,
상기 웨이퍼 회전주기보다 상기 이온빔의 펄스주기가 2배 더 크도록 제어하는 전자장치 제조방법.
제14항에 있어서,
상기 가변저항패턴의 평면형상이 십자가 형태를 갖도록 형성하는 전자장치 제조방법.
제21항에 있어서,
상기 가변저항패턴을 형성하는 단계는,
상기 웨이퍼 회전주기보다 상기 이온빔의 펄스주기가 4배 더 크도록 제어하는 전자장치 제조방법.
웨이퍼 상에 가변저항층을 형성하는 단계; 및
상기 웨이퍼를 회전시킴과 동시에 이온빔이 펄스형태로 제공되는 이온빔식각으로 상기 가변저항층을 식각하여 가변저항패턴을 형성하되, 상기 가변저항패턴의 평면형상이 철월형태를 갖도록 형성하는 단계를 포함하며,
상기 가변저항패텬은 상기 상기 가변저항패턴의 평면에 대해 수직인 자화 방향을 갖는 전자장치 제조방법.
제23항에 있어서,
상기 가변저항패턴을 형성하는 단계에서,
상기 웨이퍼 회전주기와 상기 이온빔의 펄스주기가 상호 동일하도록 제어하는 전자장치 제조방법.
제23항에 있어서,
상기 이온빔은 펄스주기가 펄스폭의 2배이고, 듀티비가 50:50인 전자장치 제조방법.
제23항에 있어서,
상기 가변저항패턴을 형성하는 단계에서,
상기 이온빔은 소정의 입사각을 갖고 비스듬하게 조사되는 전자장치 제조방법.