KR102480182B1 - 표시 시스템, 및 표시 시스템의 동작 방법 - Google Patents

표시 시스템, 및 표시 시스템의 동작 방법 Download PDF

Info

Publication number
KR102480182B1
KR102480182B1 KR1020207002927A KR20207002927A KR102480182B1 KR 102480182 B1 KR102480182 B1 KR 102480182B1 KR 1020207002927 A KR1020207002927 A KR 1020207002927A KR 20207002927 A KR20207002927 A KR 20207002927A KR 102480182 B1 KR102480182 B1 KR 102480182B1
Authority
KR
South Korea
Prior art keywords
image data
layer
circuit
transistor
wiring
Prior art date
Application number
KR1020207002927A
Other languages
English (en)
Other versions
KR20200024275A (ko
Inventor
슈지 후카이
다카유키 이케다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20200024275A publication Critical patent/KR20200024275A/ko
Application granted granted Critical
Publication of KR102480182B1 publication Critical patent/KR102480182B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10Intensity circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/3413Details of control of colour illumination sources
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/40Image enhancement or restoration using histogram techniques
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T5/00Image enhancement or restoration
    • G06T5/90Dynamic range modification of images or parts thereof
    • G06T5/92Dynamic range modification of images or parts thereof based on global image properties
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003Display of colours
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene
    • H04N23/76Circuitry for compensating brightness variation in the scene by influencing the image signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/066Adjustment of display parameters for control of contrast
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428Gradation resolution change
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/06Colour space transformation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computational Linguistics (AREA)
  • Molecular Biology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Chemical & Material Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Studio Devices (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of El Displays (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

시인성의 향상을 도모할 수 있는 표시 시스템을 제공한다. 촬상 장치, 제어 장치, 및 표시 장치를 가지는 표시 시스템. 촬상 장치는 매트릭스상으로 배치된 제 1 화소를 가지고, 표시 장치는 매트릭스상으로 배치된 제 2 화소를 가진다. 촬상 장치는 제 1 화소에 조사된 광의 조도를 바탕으로 제 1 화상 데이터를 생성하는 기능을 가진다. 제어 장치는 제 1 화상 데이터를 바탕으로 히스토그램을 작성하고 상기 히스토그램을 2개 이상의 조도 영역으로 분할하는 기능을 가진다. 또한 제어 장치는 제 1 화상 데이터가 정보로서 가지는, 제 1 화소에 조사된 광의 조도에 대응하는 계조를 변환함으로써, 제 1 화상 데이터에 대하여 다이내믹 레인지 압축을 수행한 제 2 화상 데이터를 생성하는 기능을 가진다. 다이내믹 레인지 압축에서의 압축률은 각각의 조도 영역에서의 히스토그램의 적분값을 바탕으로 제어 장치가 조도 영역마다 계산한다.

Description

표시 시스템, 및 표시 시스템의 동작 방법
본 발명의 일 형태는 표시 시스템, 및 표시 시스템의 동작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서, 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는, 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 또한 기억 장치, 표시 장치, 촬상 장치, 전자 기기는 반도체 장치를 가지는 경우가 있다.
차량 주변의 정보를 촬상하기 위한 촬상 장치, 및 촬상으로 얻어진 정보를 표시하기 위한 표시 장치를 구비한 차량이 보급되어 있다(예를 들어 특허문헌 1).
일본 공개특허공보 특개2017-5678호
차량 주변의 정보를 촬상하기 위한 촬상 장치에서는, 명암차가 큰 피사체를 촬상할 필요가 있다. 예를 들어 터널의 출구 부근에서는, 터널 내부의 조도는 낮고, 터널 외부의 조도는 높기 때문에, 촬상 장치가 취득하는 촬상 데이터는 명암차가 큰 촬상 데이터가 된다. 따라서, 차량 주변의 정보를 촬상하기 위한 촬상 장치는 다이내믹 레인지가 높은 것이 요구된다. 여기서, 촬상으로 얻어진 정보를 표시하기 위한 표시 장치의 다이내믹 레인지가 촬상 장치의 다이내믹 레인지보다 낮은 경우에는, 촬상 데이터의 계조를 표시 장치가 표현할 수 있는 계조로 변환함으로써, 다이내믹 레인지 압축을 수행할 필요가 있다. 그러나, 다이내믹 레인지 압축으로 인하여, 표시되는 화상이 불선명해지고, 경우에 따라서는 노출 부족 및 노출 과다가 발생한다.
본 발명의 일 형태는 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 노출 부족 및 노출 과다의 발생을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 시인성 향상을 도모할 수 있는 표시 시스템을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 고속으로 동작하는 표시 시스템을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 신규 표시 시스템을 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템의 동작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 노출 부족 및 노출 과다의 발생을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템의 동작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 시인성 향상을 도모할 수 있는 표시 시스템의 동작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 고속으로 동작하는 표시 시스템의 동작 방법을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 신규 표시 시스템의 동작 방법을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 촬상 장치, 제어 장치, 및 표시 장치를 가지는 표시 시스템이고, 촬상 장치는 매트릭스상으로 배치된 제 1 화소를 가지고, 표시 장치는 매트릭스상으로 배치된 제 2 화소를 가지고, 촬상 장치는 제 1 화소에 조사된 광의 조도를 바탕으로 제 1 화상 데이터를 생성하는 기능을 가지고, 제어 장치는 제 1 화상 데이터를 바탕으로 히스토그램을 작성하는 기능을 가지고, 제어 장치는 히스토그램을 2개 이상의 조도 영역으로 분할하는 기능을 가지고, 제어 장치는 제 1 화상 데이터가 정보로서 가지는, 제 1 화소에 조사된 광의 조도에 대응하는 계조를 변환함으로써, 제 1 화상 데이터에 대하여 다이내믹 레인지 압축을 수행한 제 2 화상 데이터를 생성하는 기능을 가지고, 제어 장치는 각각의 조도 영역에서의 히스토그램의 적분값을 바탕으로 다이내믹 레인지 압축에서의 압축률을 조도 영역마다 계산하는 기능을 가지는 표시 시스템이다.
또는 상기 형태에서, 적분값이 큰 조도 영역에서의 압축률은 적분값이 작은 조도 영역에서의 압축률보다 작아도 좋다.
또는 상기 형태에서, 제어 장치는 뉴럴 네트워크를 가지고, 뉴럴 네트워크는 제 1 화상 데이터를 바탕으로, 제 1 화상 데이터가 취득된 프레임 기간보다 후의 프레임 기간에서 촬상 장치가 취득하는 제 3 화상 데이터를 예측하는 기능을 가져도 좋다.
또는 상기 형태에서, 제어 장치는 제 3 화상 데이터를 바탕으로, 압축률을 갱신할지 여부를 판정하는 기능을 가져도 좋다.
또는 본 발명의 일 형태는, 제 1 화소가 매트릭스상으로 배열된 촬상 장치, 제어 장치, 제 2 화소가 매트릭스상으로 배열된 표시 장치를 가지는 표시 시스템의 동작 방법이고, 촬상 장치가 제 1 화소에 조사된 광의 조도를 바탕으로 제 1 화상 데이터를 생성하고, 제어 장치가 제 1 화상 데이터를 바탕으로 히스토그램을 작성하고, 제어 장치가 히스토그램을 2개 이상의 조도 영역으로 분할하고, 제어 장치는, 제 1 화상 데이터가 정보로서 가지는, 제 1 화소에 조사된 광의 조도에 대응하는 계조를 변환함으로써, 각각의 조도 영역에서의 히스토그램의 적분값을 바탕으로 조도 영역마다 계산한 압축률을 사용하여 제 1 화상 데이터에 대하여 다이내믹 레인지 압축을 수행한 제 2 화상 데이터를 생성하는 기능을 가지는 표시 시스템의 동작 방법이다.
또는 상기 형태에서, 적분값이 큰 조도 영역에서의 압축률이, 적분값이 작은 조도 영역에서의 압축률보다 작아지도록, 제 1 화상 데이터에 대하여 다이내믹 레인지 압축을 수행하여도 좋다.
또는 상기 형태에서, 제어 장치는 뉴럴 네트워크를 가지고, 뉴럴 네트워크에 의하여, 제 1 화상 데이터를 바탕으로, 제 1 화상 데이터가 취득된 프레임 기간보다 후의 프레임 기간에서 촬상 장치가 취득하는 제 3 화상 데이터를 예측하고, 제 3 화상 데이터를 바탕으로, 압축률을 갱신할지 여부를 판단하여도 좋다.
본 발명의 일 형태에 의하여, 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 노출 부족 및 노출 과다의 발생을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 시인성 향상을 도모할 수 있는 표시 시스템을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 고속으로 동작하는 표시 시스템을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 신규 표시 시스템을 제공할 수 있다.
본 발명의 일 형태에 의하여, 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템의 동작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 노출 부족 및 노출 과다의 발생을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있는 표시 시스템의 동작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 시인성 향상을 도모할 수 있는 표시 시스템의 동작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 고속으로 동작하는 표시 시스템의 동작 방법을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여, 신규 표시 시스템의 동작 방법을 제공할 수 있다.
또한 본 발명의 일 형태는 이들 효과에 한정되는 것이 아니다. 예를 들어, 본 발명의 일 형태는 경우 또는 상황에 따라 이들 효과 외의 효과를 가지는 경우도 있다. 또는, 예를 들어 본 발명의 일 형태는 경우 또는 상황에 따라 이들 효과를 가지지 않는 경우도 있다.
도 1은 표시 시스템의 구성예를 설명하는 블록도.
도 2는 표시 시스템을 설명하는 도면.
도 3은 표시 시스템을 설명하는 도면.
도 4는 표시 시스템을 설명하는 도면.
도 5는 표시 시스템의 구성예를 설명하는 블록도.
도 6은 표시 시스템의 동작 방법의 일례를 설명하는 흐름도.
도 7은 표시 시스템의 동작 방법의 일례를 설명하는 흐름도.
도 8은 화소 회로의 구성예를 설명하는 도면, 및 촬상의 동작 방법의 일례를 설명하는 타이밍 차트.
도 9는 촬상 장치의 화소의 구성예를 설명하는 도면.
도 10은 촬상 장치의 화소의 구성예를 설명하는 도면.
도 11은 촬상 장치의 화소의 구성예를 설명하는 도면.
도 12는 촬상 장치의 화소의 구성예를 설명하는 도면.
도 13은 촬상 장치의 화소의 구성예를 설명하는 도면.
도 14는 촬상 장치가 제공된 패키지, 모듈의 사시도.
도 15는 표시 장치의 구성예를 설명하는 회로도.
도 16은 표시 장치의 구성예를 설명하는 도면.
도 17은 표시 장치의 구성예를 설명하는 도면.
도 18은 기억 회로의 구성예를 설명하는 블록도.
도 19는 기억 회로의 구성예를 설명하는 도면.
도 20은 뉴럴 네트워크의 구성예를 도시한 도면.
도 21은 반도체 장치의 구성예를 설명하는 도면.
도 22는 메모리 셀의 구성예를 설명하는 도면.
도 23은 오프셋 회로의 구성예를 설명하는 도면.
도 24는 반도체 장치의 동작 방법의 일례를 설명하는 타이밍 차트.
도 25는 이동체의 일례를 설명하는 도면.
이하에서 본 발명의 실시형태에 대하여 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지는 않는다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이며, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어, 노이즈로 인한 신호, 전압, 또는 전류의 편차, 또는 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
본 명세서 등에서, '위에', '아래에' 등의 배치를 나타내는 어구는, 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하는 경우가 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화되는 것이다. 따라서, 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
도면에 도시된 블록도에서의 각 회로 블록의 배치는, 설명하기 위하여 위치 관계를 특정하는 것에 불과하고, 상이한 회로 블록에서 서로 다른 기능을 실현하도록 도시되어 있어도, 실제의 회로 블록에서는 같은 회로 블록 내에서 다른 기능을 실현할 수 있도록 제공되어 있는 경우도 있다. 또한 각 회로 블록의 기능은 설명을 위하여 기능을 특정하는 것이고, 하나의 회로 블록으로서 도시되어 있어도, 실제의 회로 블록에서는 하나의 회로 블록에서 수행하는 처리를 복수의 회로 블록에서 수행하도록 제공되어 있는 경우도 있다.
본 명세서 등에서, 반도체 장치란 반도체 특성을 이용한 장치이고, 반도체 소자(트랜지스터, 다이오드 등)를 포함하는 회로, 이 회로를 가지는 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어, 집적 회로(IC: Integrated Circuit) 및 IC를 구비한 칩은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 그 자체가 반도체 장치인 경우, 또는 반도체 장치를 가지는 경우가 있다.
또한 본 명세서 등에서, X와 Y가 접속되어 있다고 명시적으로 기재되어 있는 경우에는, X와 Y가 전기적으로 접속되어 있는 경우와, X와 Y가 기능적으로 접속되어 있는 경우와, X와 Y가 직접 접속되어 있는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서, 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타내어진 접속 관계에 한정되지 않고, 도면 또는 문장에 나타내어진 접속 관계 이외의 것도, 도면 또는 문장에 기재되어 있는 것으로 한다. X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
트랜지스터는 게이트, 소스, 및 드레인이라고 불리는 3개의 단자를 가진다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 노드로서 기능하는 노드이다. 소스 또는 드레인으로서 기능하는 2개의 입출력 노드는, 트랜지스터의 형태 및 각 단자에 인가되는 전위의 고저(高低)에 따라 한쪽이 소스가 되고 다른 쪽이 드레인이 된다. 그러므로 본 명세서 등에서는 소스나 드레인이라는 용어는 바꿔 사용할 수 있는 것으로 한다.
노드는 회로 구성이나 디바이스 구조 등에 따라 단자, 배선, 전극, 도전층, 도전체, 불순물 영역 등이라고 바꿔 말할 수 있다. 또한 단자, 배선 등을 노드라고 바꿔 말할 수 있다.
전압은 어떤 전위와 기준 전위(예를 들어 접지 전위(GND) 또는 소스 전위)의 전위차를 나타내는 경우가 많다. 따라서, 전압을 전위라고 바꿔 말할 수 있다. 또한 전위란 상대적인 것이다. 따라서, 접지 전위라고 기재되어 있더라도 반드시 0V를 의미하지 않는 경우도 있다.
본 명세서 등에서 "막"이라는 용어와 "층"이라는 용어는 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서, "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 경우가 있고, 그 경우에는 수적으로 한정하는 것이 아니고, 또한 순서를 한정하는 것도 아니다.
본 명세서 등에서, 인공 뉴럴 네트워크(ANN, 이후, 뉴럴 네트워크라고 부름)란, 생물의 신경 회로망을 모방한 모델 전반을 가리킨다. 일반적으로는, 뉴럴 네트워크는 뉴런을 모방한 유닛이, 시냅스를 모방한 유닛을 통하여 서로 결합된 구성이 된다.
시냅스의 결합(뉴런끼리의 결합)의 강도(가중 계수라고도 함)는 뉴럴 네트워크에 기존의 정보를 공급함으로써 변화할 수 있다. 이와 같이, 뉴럴 네트워크에 기존의 정보를 공급하여 결합 강도를 정하는 처리를 '학습'이라고 하는 경우가 있다.
또한 '학습'을 수행한(결합 강도를 정한) 뉴럴 네트워크에 대하여 어떠한 정보를 공급함으로써, 그 결합 강도를 바탕으로 새로운 정보를 출력할 수 있다. 이와 같이, 뉴럴 네트워크에서, 공급된 정보와 결합 강도를 바탕으로 새로운 정보를 출력하는 처리를 '추론' 또는 '인지'라고 하는 경우가 있다.
뉴럴 네트워크의 모델로서는, 예를 들어 홉필드형, 계층형 등을 들 수 있다. 특히, 다층 구조로 한 뉴럴 네트워크를 '딥 뉴럴 네트워크'(DNN)라고 부르고, 딥 뉴럴 네트워크에 의한 기계 학습을 '딥러닝'이라고 부른다.
본 명세서 등에서, 금속 산화물(metal oxide)이란 넓은 표현에서의 금속의 산화물이다. 금속 산화물은, 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어, 트랜지스터의 활성층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉, 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 가지는 트랜지스터의 채널 형성 영역을 금속 산화물이 구성할 수 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor), 줄여서 OS라고 할 수 있다. 또한 OS FET(또는 OS 트랜지스터)라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 가지는 트랜지스터라고 바꿔 말할 수 있다.
또한 본 명세서 등에서 CAAC(c-axis aligned crystal) 및 CAC(Cloud-Aligned Composite)라고 기재하는 경우가 있다. 또한 CAAC는 결정 구조의 일례를 나타내고, CAC는 기능 또는 재료의 구성의 일례를 나타낸다.
또한 본 명세서 등에서 CAC-OS 또는 CAC-metal oxide란, 재료의 일부에서는 도전성의 기능을, 재료의 일부에서는 절연성의 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 정공)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭시키는 기능(On/Off시키는 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서 각각의 기능을 분리시킴으로써, 양쪽의 기능을 최대한 높일 수 있다.
또한 본 명세서 등에서, CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성의 기능을 가지고, 절연성 영역은 상술한 절연성의 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재하는 경우가 있다. 또한 도전성 영역은 주변이 흐릿해져 클라우드상으로 연결되어 관찰되는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
또한 CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어, CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과, 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 상기 구성의 경우, 캐리어를 흘릴 때 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용하고, 내로 갭을 가지는 성분에 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 그러므로, 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 표시 시스템에 대하여 도면을 참조하여 설명한다.
본 발명의 일 형태는 촬상 장치, 제어 장치, 및 표시 장치를 가지는 표시 시스템, 그리고 그 동작 방법에 관한 것이다. 촬상 장치 및 표시 장치에는 화소가 매트릭스상으로 배치된다. 또한 촬상 장치에는 A/D 변환 회로가 제공되고, 표시 장치에는 D/A 변환 회로가 제공된다.
촬상 장치가 가지는 화소에 의하여 아날로그의 촬상 데이터가 취득되고, 촬상 장치에 제공된 A/D 변환 회로에 의하여 상기 촬상 데이터가 디지털 화상 데이터로 변환된다. 상기 화상 데이터에는 제어 장치에 의하여 다이내믹 레인지 압축이 수행된다. 다이내믹 레인지 압축 후의 화상 데이터는 표시 장치가 가지는 D/A 변환 회로에 의하여 아날로그 표시 데이터로 변환된다. 이로써, 표시 장치의 다이내믹 레인지가 촬상 장치의 다이내믹 레인지보다 낮은 경우에도, 표시 장치는 촬상 데이터에 대응하는 화상을 표시할 수 있다.
본 명세서 등에서, 다이내믹 레인지 압축 전의 화상 데이터를 제 1 화상 데이터라고 하는 경우가 있다. 또한 다이내믹 레인지 압축 후의 화상 데이터를 제 2 화상 데이터라고 하는 경우가 있다.
본 발명의 일 형태에서는 제 1 화상 데이터의 다이내믹 레인지 압축률을 조도 영역마다 다르게 한다. 구체적으로는, 촬상 장치가 가지는 화소에 조사된 광 중, 다수(多數) 화소가 조사된 조도 영역에서는 다이내믹 레인지 압축률을 낮게 하고, 소수(少數)의 화소 밖에 조사되지 않은 조도 영역에서는 다이내믹 레인지 압축률을 높게 한다. 이로써, 다이내믹 레인지 압축을 수행한 경우에도, 표시 장치로 표시되는 화상이 불선명해지는 것을 억제할 수 있다. 또한 노출 부족 및 노출 과다가 발생하는 것을 억제할 수 있다. 이상에 의하여, 표시 장치로 표시되는 화상의 시인성을 높일 수 있다.
또한 제어 장치는 뉴럴 네트워크를 가져도 좋다. 뉴럴 네트워크는 제 1 화상 데이터를 바탕으로 이후 프레임에서의 제 1 화상 데이터를 예측할 수 있다. 제어 장치는 예측 결과에 따라 예를 들어 다이내믹 레인지 압축률의 갱신 빈도를 결정할 수 있다. 예를 들어, 제 1 화상 데이터의 조도 변화가 작을 것으로 예측된 경우에는, 다이내믹 레인지 압축률의 갱신 빈도를 낮게 하고, 제 1 화상 데이터의 조도 변화가 클 것으로 예측된 경우에는, 다이내믹 레인지 압축률의 갱신 빈도를 높게 할 수 있다. 또는, 노출 부족 또는 노출 과다가 발생할 것으로 예상된 경우, 다이내믹 레인지 압축률을 갱신할 수 있다. 이상에 의하여, 다이내믹 레인지 압축률을 예를 들어 프레임 기간마다 갱신할 필요가 없어져, 표시 시스템의 동작을 고속화할 수 있다. 또한 적절한 타이밍으로 다이내믹 레인지 압축률을 갱신할 수 있으므로, 다이내믹 레인지 압축률의 갱신 빈도를 저하시키면서, 표시 장치로 표시되는 화상의 시인성 저하를 억제할 수 있다.
촬상 장치를 자동차 등의 이동체에 탑재하는 경우, 상기 촬상 장치는 다이내믹 레인지가 높은 것이 요구된다. 따라서, 본 발명의 일 형태의 표시 시스템은 자동차 등의 이동체에 적용하는 것이 특히 바람직하다.
<표시 시스템의 구성예 1>
도 1은 본 발명의 일 형태의 표시 시스템인 표시 시스템(10)의 구성예를 도시한 블록도이다. 표시 시스템(10)은 촬상 장치(20), 제어 장치(30), 및 표시 장치(40)를 가진다.
촬상 장치(20)는 매트릭스상으로 배열된 화소(21)를 가지는 화소 어레이(22), 행 드라이버(23), A/D 변환 회로(25), 및 열 드라이버(26)를 가진다. 또한 CDS 회로 등을 제공하여도 좋다.
촬상 장치(20)에는 화소 어레이(22)의 행마다 배선(178)이 제공되고, 하나의 배선(178)은 1행분의 화소(21) 외에, 열 드라이버(23)와 전기적으로 접속되어 있다. 또한 촬상 장치(20)에는 화소 어레이(22)의 열마다 배선(174)이 제공되고, 하나의 배선(174)은 1열분의 화소(21) 외에, A/D 변환 회로(25) 및 열 드라이버(26)와 전기적으로 접속되어 있다.
촬상 장치(20)는 화소(21)에 조사된 광의 조도에 대응하는 아날로그 촬상 데이터를 취득하는 기능을 가진다. 또한 도 1에 도시된 구성의 촬상 장치(20)에서, 행 드라이버(23)는 화소 어레이(22)의 행을 선택하는 기능을 가진다. 열 드라이버(26)는 화소 어레이(22)의 열을 선택하는 기능을 가진다. A/D 변환 회로(25)는 촬상 데이터를 디지털 화상 데이터 IMG1로 변환하고, 열 드라이버(26)에 의하여 선택된 열에 대응하는 화상 데이터 IMG1을 제어 장치(30)에 출력하는 기능을 가진다. 화상 데이터 IMG1은 화소(21)에 조사된 광의 조도를 계조로서 표현하고 있다.
구체적으로, 촬상 장치(20)는 예를 들어 자동차 등의 이동체에 제공되는 카메라 모듈이다. 따라서, 촬상 장치(20)는 다이내믹 레인지가 높은 촬상 소자를 가지는 것이 바람직하다. 예를 들어, 셀레늄을 가지는 촬상 소자를 화소(21)에 제공함으로써, 명암차가 큰 피사체를 촬상할 때, 촬상 데이터의 불선명한 부분을 줄일 수 있다.
제어 장치(30)는 해석 회로(31) 및 계조 결정 회로(32)를 가진다. 제어 장치(30)는 화상 데이터 IMG1이 정보로서 가지는, 화소(21)에 조사된 광의 조도에 대응하는 계조를, 표시 장치(40)가 가지는 화소(41)로 표현 가능한 계조로 변환하는 기능을 가진다. 여기서, 제어 장치(30)에 의하여 계조가 변환된 후의 화상 데이터를 화상 데이터 IMG2로 한다. 화상 데이터 IMG1을 화상 데이터 IMG2로 변환함으로써 다이내믹 레인지 압축을 수행할 수 있다.
도 1에 도시된 구성의 제어 장치(30)에서, 해석 회로(31)는 화상 데이터 IMG1을 바탕으로, 조사된 광의 조도마다 화소(21)의 개수를 세고, 히스토그램을 작성하는 기능을 가진다.
계조 결정 회로(32)는 히스토그램을 바탕으로 화상 데이터 IMG1의 다이내믹 레인지 압축률을 결정하는 기능을 가진다. 자세한 사항은 후술하지만, 예를 들어 히스토그램을 2개 이상의 조도 영역으로 분할하고, 조도 영역마다 다이내믹 레인지 압축률을 다르게 한다. 구체적으로는, 다수의 화소(21)가 조사된 조도 영역에 대해서는 다이내믹 레인지 압축률을 낮게 하고, 소수의 화소(21) 밖에 조사되지 않은 조도 영역에 대해서는 다이내믹 레인지 압축률을 높게 한다.
계조 결정 회로(32)는 화상 데이터 IMG1의 다이내믹 레인지 압축률을 결정한 후, 결정한 다이내믹 레인지 압축률에 따라 화상 데이터 IMG1의 계조를 변환함으로써, 화상 데이터 IMG2를 생성하는 기능을 가진다.
표시 장치(40)는 매트릭스상으로 배열된 화소(41)를 가지는 화소 어레이(42), 행 드라이버(43), 및 열 드라이버(46)를 가진다. 여기서, 열 드라이버(46)에는 D/A 변환 회로가 제공된다.
표시 장치(40)에는 화소 어레이(42)의 행마다 배선(3178)이 제공되고, 하나의 배선(3178)은 1행분의 화소(41) 외에, 행 드라이버(43)와 전기적으로 접속되어 있다. 또한 표시 장치(40)에는 화소 어레이(42)의 열마다 배선(3174)이 제공되고, 하나의 배선(3174)은 1열분의 화소(41) 외에, 열 드라이버(46)와 전기적으로 접속되어 있다.
표시 장치(40)는 화소(41)로부터 사출되는 광의 조도를 제어함으로써 화상을 표시하는 기능을 가진다. 또한 도 1에 도시된 구성의 표시 장치(40)에서, 행 드라이버(43)는 화소 어레이(42)의 행을 선택하는 기능을 가진다. 열 드라이버(46)는 디지털 화상 데이터 IMG2에 대하여 D/A 변환을 수행함으로써, 아날로그 표시 데이터를 생성하는 기능을 가진다. 또한 열 드라이버(46)는 생성한 표시 데이터를 화소(41)에 기록하는 기능을 가진다. 이로써, 표시 장치(40)는 표시 데이터에 대응하는 화상을 표시할 수 있다.
표시 시스템(10)에서는, 촬상 장치(20)가 생성한 화상 데이터 IMG1에 대하여 제어 장치(30)가 다이내믹 레인지 압축을 수행함으로써, 표시 장치(40)가 가지는 화소(41)로부터 사출되는 광의 조도를 계조로서 표현한 화상 데이터 IMG2를 생성한다. 표시 장치(40)는 화상 데이터 IMG2에 대응하는 화상을 표시한다. 상술한 바와 같이, 촬상 장치(20)는 다이내믹 레인지가 높은 것이 바람직하다. 따라서, 다이내믹 레인지 압축을 수행함으로써, 표시 장치(40)의 다이내믹 레인지가 촬상 장치(20)의 다이내믹 레인지보다 낮은 경우에도, 표시 장치(40)가 화상을 표시할 수 있다.
제어 장치(30)의 기능에 대하여 도 2 내지 도 4를 참조하여 자세히 설명한다. 도 2는 화상 데이터 IMG1로부터 화상 데이터 IMG2로의 변환을 설명하는 도면이다. 도 2에는, 화상 데이터 IMG2로 표현 가능한 조도 범위가 화상 데이터 IMG1로 표현 가능한 조도 범위보다 좁은 경우, 즉 표시 장치(40)의 다이내믹 레인지가 촬상 장치(20)의 다이내믹 레인지보다 좁은 경우를 도시하였다. 또한 도 2에는 일례로서, 화상 데이터 IMG1이 32계조를 표현 가능하고, 화상 데이터 IMG2가 8계조를 표현 가능한 경우를 도시하였다. 또한 화상 데이터 IMG2가 표현 가능한 계조를, 조도가 낮은 측으로부터 순차적으로 계조(47[1]) 내지 계조(47[8])로 한다.
본 명세서 등에서, 높은 조도를 표현하는 계조는 낮은 조도를 표현하는 계조보다 계조값이 크다고 한다. 예를 들어, 도 2에 도시된 계조(47[1]) 내지 계조(47[8]) 중에서는 계조(47[1])의 계조값이 가장 작고 계조(47[8])의 계조값이 가장 크다.
도 2에 도시된 바와 같이, 예를 들어 화상 데이터 IMG1에서의 6계조분을 계조(47[1])로 하고 있다. 즉, 6계조분의 다이내믹 레인지를 1계조로 압축한다고 할 수 있다. 한편, 계조(47[2])는 화상 데이터 IMG1에서의 2계조분으로 하고 있다. 즉, 2계조분의 다이내믹 레인지를 1계조로 압축한 것이다. 여기서, 다이내믹 레인지 압축률은 "화상 데이터 IMG2의 계조수/화상 데이터 IMG1의 계조수"로 나타낼 수 있고, 이 값이 작을수록 다이내믹 레인지 압축률이 높다고 할 수 있다. 도 2에 도시된 경우에 있어서는, 화상 데이터 IMG1의 계조를 계조(47[1])로 변환할 때의 다이내믹 레인지 압축률은 1/6이고, 화상 데이터 IMG2의 계조를 계조(47[2])로 변환할 때의 다이내믹 레인지 압축률은 1/2이다. 따라서, 촬상 데이터의 계조를 계조(47[1])로 변환할 때의 다이내믹 레인지 압축률은 촬상 데이터의 계조를 계조(47[2])로 변환할 때의 다이내믹 레인지 압축률보다 높다고 할 수 있다.
본 발명의 일 형태에서는, 다이내믹 레인지 압축을 수행하기 위하여 화상 데이터 IMG1을 화상 데이터 IMG2로 변환할 때, 도 2에 도시된 바와 같이 조도 영역마다 다이내믹 레인지 압축률을 다르게 할 수 있다.
또한 도 2에는, 화상 데이터 IMG2로 표현 가능한 조도의 하한이 화상 데이터 IMG1로 표현 가능한 조도의 하한보다 높고, 화상 데이터 IMG2로 표현 가능한 조도의 상한이 화상 데이터 IMG1로 표현 가능한 조도의 상한보다 낮은 경우를 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 화상 데이터 IMG2로 표현 가능한 조도의 하한이 화상 데이터 IMG1로 표현 가능한 조도의 하한 이하이어도 좋다. 또는, 화상 데이터 IMG2로 표현 가능한 조도의 상한이 화상 데이터 IMG1로 표현 가능한 조도의 상한 이상이어도 좋다.
또한 도 2에는, 화상 데이터 IMG2로 표현 가능한 계조수가 화상 데이터 IMG1로 표현 가능한 계조수보다 적은 경우를 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 화상 데이터 IMG2로 표현 가능한 계조수와 화상 데이터 IMG1로 표현 가능한 계조수가 동수이어도 좋다.
도 3 상단은 해석 회로(31)에 의하여 취득되는 히스토그램이고, 세로축은 화소(21)의 개수를, 가로축은 화소(21)에 조사된 광의 조도를 나타낸다. 도 3 하단은 표시 장치(40)가 표시하는 화상에 대응하는 화상 데이터 IMG2가 표현하는 계조와, 촬상 장치(20)가 가지는 화소(21)에 조사된 광의 조도의 관계를 나타낸 그래프다. 즉, 도 3 하단의 그래프의 세로축은 표시 장치(40)가 가지는 화소(41)로부터 사출되는 광의 조도를 나타내고, 위로 갈수록 조도가 높은 것을 의미한다.
또한 도 3 하단에서, 실선으로 나타낸 그래프는 계조 결정 회로(32)가 도 3 상단에 도시된 히스토그램을 사용하여 다이내믹 레인지 압축률을 결정한 경우를 나타내고, 파선으로 나타낸 그래프는 화소(21)에 조사된 광의 조도와 상관없이 다이내믹 레인지 압축률을 일정하게 한 경우를 나타낸다.
도 3에서는, 화소(21)에 조사된 광의 조도를 조도 영역(50[1]) 내지 조도 영역(50[8])으로 분할하였다. 또한 도 3 상단에 도시된 히스토그램과 도 3 하단에 도시된 그래프에서, 가로축은 동일하고, 가로축 왼쪽 끝은 화소(21)가 검출할 수 있는 광의 조도의 하한을, 가로축 오른쪽 끝은 상한을 각각 나타낸다.
도 3 하단의 실선 그래프로 나타낸 바와 같이, 조도 영역(50[1]) 내지 조도 영역(50[8]) 중, 소수의 화소(21) 밖에 조사되지 않은 조도 영역(50), 즉 도 3 상단에 도시된 히스토그램에서 적분값이 작은 조도 영역(50)에서는, 화소(21)에 조사되는 광의 조도가 증가하여도, 화상 데이터 IMG2로 표현되는 계조값의 증가폭이 작다. 즉, 도 2에 도시된 계조(47[1])로의 변환과 마찬가지로, 화상 데이터 IMG1로부터 화상 데이터 IMG2로 변환할 때의 다이내믹 레인지 압축률이 높다고 할 수 있다. 한편, 다수의 화소(21)가 조사된 조도 영역(50), 즉 도 3 상단에 도시된 히스토그램에서 적분값이 큰 조도 영역(50)에서는, 화소(21)에 조사되는 광의 조도가 증가하면, 표시 데이터의 계조값이 크게 증가한다. 즉, 도 2에 도시된 계조(47[2])로의 변환과 마찬가지로, 화상 데이터 IMG1로부터 화상 데이터 IMG2로 변환할 때의 다이내믹 레인지 압축률이 낮다고 할 수 있다. 이상으로, 도 3 하단에 도시된 그래프에서, 화상 데이터 IMG1로부터 화상 데이터 IMG2로 변환할 때의 다이내믹 레인지 압축률은 기울기로 표현되고, 기울기가 가파를수록 촬상 데이터로부터 표시 데이터로 변환할 때의 다이내믹 레인지 압축률이 낮다고 할 수 있다.
계조 결정 회로(32)는 화상 데이터 IMG1에 대하여, 조도 영역(50)마다 도 3 하단에 나타내어진 압축률을 사용하여 다이내믹 레인지 압축을 수행함으로써, 화상 데이터 IMG2를 생성할 수 있다.
다이내믹 레인지 압축률의 산출 방법의 일례를 도 3을 참조하여 설명한다. 또한 표시 장치(40)가 가지는 화소(41)는 100계조분의 계조를 표현 가능하게 한다.
먼저, 모든 화소(21)에 대한, 조도 영역(50[1]) 내지 조도 영역(50[8])에 대응하는 조도의 광이 조사된 화소(21)의 비율을 조도 영역(50[1]) 내지 조도 영역(50[8]) 각각에 대하여 산출한다. 다음으로, 산출한 비율에 따라, 조도 영역(50[1]) 내지 조도 영역(50[8]) 각각에 할당하는 화상 데이터 IMG2의 계조수를 결정한다. 예를 들어 2%의 화소(21)에, 조도 영역(50[1])에 대응하는 조도의 광이 조사된 경우에는, 화상 데이터 IMG2의 계조를 조도 영역(50[1])에 대하여 2계조분 할당한다. 예를 들어 24%의 화소(21)에, 조도 영역(50[2])에 대응하는 조도의 광이 조사된 경우에는, 화상 데이터 IMG2의 계조를 조도 영역(50[2])에 대하여 24계조분 할당한다. 이상을 조도 영역(50[1]) 내지 조도 영역(50[8]) 모두에 대하여 수행함으로써, 조도 영역(50[1]) 내지 조도 영역(50[8]) 각각에 대하여 다이내믹 레인지 압축률을 산출할 수 있다.
도 4의 (A1)은 도 3 하단의 파선의 그래프로 나타낸 바와 같이, 촬상 장치(20)가 가지는 화소(21)에 조사된 광의 조도와 상관없이, 다이내믹 레인지 압축률을 일정하게 한 경우, 표시 장치(40)로 표시되는 화상을 도시한 것이다. 도 4의 (A2)는 표시 장치(40)가 도 4의 (A1)에 도시된 화상을 표시하는 경우의 히스토그램이고, 세로축은 표시 장치(40)가 가지는 화소(41)의 개수를, 가로축은 화소(41)로부터 사출되는 광의 조도를 나타낸다.
도 4의 (B1)은 도 3 하단의 실선의 그래프로 나타낸 바와 같이, 다이내믹 레인지 압축률을 도 3 상단에 도시된 바와 같은 히스토그램을 사용하여 조도 영역마다 결정한 경우에 표시 장치(40)로 표시되는 화상을 도시한 것이다. 도 4의 (B2)는 표시 장치(40)가 도 4의 (B1)에 도시된 화상을 표시하는 경우의 히스토그램이다.
또한 도 4의 (A2), (B2)에서, 가로축 왼쪽 끝은 화소(41)가 사출할 수 있는 광의 조도의 하한을, 가로축 오른쪽 끝은 상한을 각각 나타낸다.
도 4의 (A1), (A2)에 도시된 경우에 있어서는, 하한 부근의 조도의 광을 사출하는 화소(41)의 개수와, 상한 부근의 조도의 광을 사출하는 화소(41)의 개수가 많다. 이로 인하여, 노출 부족 및 노출 과다가 발생하고, 표시 장치(40)로 표시되는 화상이 불선명해진다. 한편, 도 4의 (B1), (B2)에 도시된 경우에 있어서는, 도 4의 (A1), (A2)에 도시된 경우와 비교하여, 조도 영역마다 화소(41)의 개수가 표준화되어 있다. 따라서, 도 4의 (A1), (A2)에 도시된 경우와 비교하여, 노출 부족 및 노출 과다가 발생하지 않고, 표시 장치(40)로 표시되는 화상을 선명한 것으로 할 수 있기 때문에, 화상의 시인성을 높일 수 있다.
<표시 시스템의 구성예 2>
도 5는 도 1에 도시된 표시 시스템(10)의 변형예를 도시한 블록도이다. 도 5에 도시된 구성의 표시 시스템(10)은 해석 회로(31) 및 계조 결정 회로(32) 외에, 기억 회로(33) 및 예측 회로(34)를 가지는 점이, 도 4에 도시된 구성의 표시 시스템(10)과 상이하다.
기억 회로(33)는 촬상 장치(20)에 의하여 생성된 화상 데이터 IMG1, 해석 회로(31)에 의하여 작성된 히스토그램, 계조 결정 회로(32)에 의하여 계산된 다이내믹 레인지 압축률 등을 유지하는 기능을 가진다. 예측 회로(34)는 수신한 화상 데이터 IMG1의 다음 이후 프레임의 화상 데이터 IMG1을 예측하는 기능을 가진다. 예를 들어, 수신한 화상 데이터 IMG1의 1프레임 후의 화상 데이터 IMG1, 또는 2프레임 이상 후의 화상 데이터 IMG1을 예측하는 기능을 가진다.
예측 회로(34)는 예를 들어 기억 회로(33)에 유지된 화상 데이터 IMG1, 히스토그램, 및 다이내믹 레인지 압축률, 서버(52)에 저장된 정보, 그리고 기기(53)에 의하여 취득된 정보 등을 바탕으로 화상 데이터 IMG1을 예측하는 기능을 가진다. 또한 서버(52)는 네트워크(51)를 통하여 예측 회로(34)와 접속되어 있다.
예측 회로(34)는 예를 들어 기억 회로(33)에 유지된 화상 데이터 IMG1에 대하여 화상 인식을 수행하고, 선행차 및 대향차, 그리고 보행차 등의 위치, 태양광, 가로등, 및 헤드라이트 등의 조도, 기타 외부 환경에 관한 데이터를 취득하는 기능을 가진다. 또한 예측 회로(34)는 예를 들어 서버(52)로부터 현재 시각 등에 관한 정보를 취득하는 기능을 가진다. 또한 기기(53)는 예를 들어 GPS(Global Positioning System)로 할 수 있고, 촬상 장치(20)가 탑재된 이동체의 위치 및 방향 등에 관한 정보를 취득하고, 상기 정보를 예측 회로(34)에 출력하는 기능을 가진다. 상술한 정보 등을 바탕으로 예측 회로(34)는 화상 데이터 IMG1을 예측할 수 있다. 또한 기기(53)는 2개 이상의 기기로 구성되어 있어도 좋다.
예측 회로(34)는 상기 예측 결과에 따라, 다이내믹 레인지 압축률의 갱신 타이밍, 빈도 등을 결정할 수 있다. 예를 들어, 노출 부족 또는 노출 과다가 발생할 것으로 예상된 경우, 다이내믹 레인지 압축률을 갱신할 수 있다. 또는, 화상 데이터 IMG1의 조도 변화가 작을 것으로 예측된 경우에는, 다이내믹 레인지 압축률의 갱신 빈도를 낮게 하고, 화상 데이터 IMG1의 조도 변화가 클 것으로 예측된 경우에는, 다이내믹 레인지 압축률의 갱신 빈도를 높게 할 수 있다. 이상에 의하여, 다이내믹 레인지 압축률을 예를 들어 프레임 기간마다 갱신할 필요가 없어져, 표시 시스템(10)의 동작을 고속화할 수 있다. 또한 적절한 타이밍으로 다이내믹 레인지 압축률을 갱신할 수 있기 때문에, 다이내믹 레인지 압축률의 갱신 빈도를 저하시키면서, 표시 장치(40)로 표시되는 화상의 시인성 저하를 억제할 수 있다.
여기서, 예측 회로(34)는 뉴럴 네트워크를 가지는 회로로 할 수 있다. 예측 회로(34)를 상기 구성으로 함으로써, 화상 데이터 IMG1을 높은 정밀도로 예측할 수 있다.
뉴럴 네트워크는 학습을 수행함으로써 상기 기능을 가지게 된다. 학습 시에는, 먼저 뉴럴 네트워크에 화상 데이터 IMG1, 그리고 서버(52) 및 기기(53)로부터 취득한 정보 등을 입력한다. 그 후, 입력한 화상 데이터 IMG1의 1프레임 후의 화상 데이터 IMG1, 또는 2프레임 이상 후의 화상 데이터 IMG1을 훈련 데이터로 하여 뉴럴 네트워크에 학습을 수행시킨다. 구체적으로는, 예를 들어 뉴럴 네트워크의 가중 계수를 갱신한다. 상기 동작을 반복함으로써, 뉴럴 네트워크는 화상 데이터 IMG1을 높은 정밀도로 예측할 수 있게 된다.
<표시 시스템의 동작 방법예>
다음으로, 도 5에 도시된 구성의 표시 시스템(10)의 동작 방법의 일례에 대하여 도 6 및 도 7을 참조하여 설명한다. 도 6은 상기 동작 방법의 일례를 도시한 흐름도이다.
우선, 촬상 장치(20)가, 화소(21)에 조사된 광의 조도에 대응하는 아날로그 촬상 데이터를 취득한다(단계 S01). 다음으로, 촬상 장치(20)에 제공된 A/D 변환 회로(25)가, 단계 S01에서 취득한 촬상 데이터를 디지털 화상 데이터 IMG1로 변환한다(단계 S02). 그 후, 화상 데이터 IMG1을 제어 장치(30)가 가지는 각 회로, 구체적으로는 해석 회로(31), 계조 결정 회로(32), 및 기억 회로(33) 등에 송신한다.
다음으로, 해석 회로(31)가, A/D 변환 회로(25)로부터 수신한 화상 데이터 IMG1을 바탕으로, 조사된 광의 조도마다 화소(21)의 개수를 세고, 도 3 상단에 도시된 바와 같은 히스토그램을 작성한다(단계 S03). 작성된 히스토그램은 계조 결정 회로(32) 및 기억 회로(33) 등에 송신된다.
그 후, 계조 결정 회로(32)가, 해석 회로(31)로부터 수신한 히스토그램을 바탕으로 화상 데이터 IMG1의 다이내믹 레인지 압축률을 결정한다. 구체적으로는, 도 3 상단에 도시된 바와 같이, 히스토그램을 2개 이상의 조도 영역으로 분할하고, 조도 영역마다 다이내믹 레인지 압축률을 다르게 한다(단계 S04). 도 3 하단의 그래프에 나타낸 바와 같이, 다수의 화소(21)가 조사된 조도 영역, 즉 히스토그램에서 적분값이 큰 조도 영역에 대해서는 다이내믹 레인지 압축률을 낮게 한다. 한편, 소수의 화소(21) 밖에 조사되지 않은 조도 영역, 즉 히스토그램에서 적분값이 작은 조도 영역에 대해서는 다이내믹 레인지 압축률을 높게 한다.
다음으로, 계조 결정 회로(32)가, 결정한 다이내믹 레인지 압축률에 따라, 화상 데이터 IMG1의 계조를 도 2에 도시된 바와 같이 변환함으로써, 다이내믹 레인지를 압축한 화상 데이터 IMG2를 생성한다(단계 S05).
다음으로, 표시 장치(40)가 가지는 열 드라이버(46)에 제공된 D/A 변환 회로가, 디지털 화상 데이터 IMG2를 아날로그 표시 데이터로 변환한다(단계 S06). 그 후, 열 드라이버(46)가 화소(41)에 표시 데이터를 기록함으로써, 표시 장치(40)가 표시 데이터에 대응하는 화상을 표시한다(단계 S07).
다음으로, 예측 회로(34)가, 기억 회로(33)에 유지된 화상 데이터 IMG1, 히스토그램, 및 다이내믹 레인지 압축률 등 중 필요한 정보를 판독한다. 또한 서버(52)로부터 필요한 정보를 네트워크(51)를 통하여 취득한다. 또한 기기(53)가 필요한 정보를 취득하고, 취득한 정보를 예측 회로(34)에 송신한다. 상술한 바와 같이 취득한 정보에 의하여, 예측 회로(34)가, 기억 회로(33)로부터 판독한 화상 데이터 IMG1의 다음 이후 프레임의 화상 데이터 IMG1을 예측한다(단계 S08). 예를 들어, 기억 회로(33)로부터 판독한 화상 데이터 IMG1에 의하여, 1프레임 후의 화상 데이터 IMG1, 또는 2프레임 이상 후의 화상 데이터 IMG1을 예측한다.
다음으로, 예측 회로(34)에 의한 예측 결과에 따라, 다이내믹 레인지 압축률의 갱신이 필요한지 여부를 판정한다(단계 S09). 예를 들어, 예측된 화상 데이터 IMG1과 예측 회로(34)가 판독한 다이내믹 레인지 압축률을 바탕으로 상기 예측된 화상 데이터 IMG1을 화상 데이터 IMG2로 변환한 경우, 노출 부족 또는 노출 과다가 발생할지 여부를 예측 회로(34)가 예측한다. 노출 부족 또는 노출 과다가 발생할 것으로 예측된 경우에는, 다이내믹 레인지 압축률의 갱신이 필요하다고 판단하고, 단계 S01로 되돌아간다. 노출 부족 또는 노출 과다가 발생하지 않을 것으로 예측된 경우에는, 다이내믹 레인지 압축률의 갱신은 필요하지 않다고 판단한다. 이 경우, 단계 S01과 마찬가지로 촬상 장치(20)가 촬상 데이터를 취득한 후(단계 S10), 단계 S02와 마찬가지로 A/D 변환 회로(25)가, 단계 S10에서 취득한 촬상 데이터를 화상 데이터 IMG1로 변환하고(단계 S11), 화상 데이터 IMG1을 제어 장치(30)가 가지는 각 회로에 송신한다. 그 후, 단계 S03 및 단계 S04를 생략하고 단계 S05로 되돌아간다. 이상이 도 5에 도시된 구성의 표시 시스템(10)의 동작 방법의 일례이다.
여기서, 단계 S09에서 다이내믹 레인지 압축률의 갱신은 필요하지 않다고 판단된 경우에는, 단계 S05에서, 기억 회로(33)에 유지된 다이내믹 레인지 압축률을 판독하고, 판독한 다이내믹 레인지 압축률을 사용하여 화상 데이터 IMG1의 계조를 변환한다.
또한 단계 S09에 의한 판정 결과에 관한 정보는 예측 회로(34)로부터, 예를 들어 해석 회로(31) 및 계조 결정 회로(32)에 전달한다. 예를 들어, 다이내믹 레인지 압축률의 갱신이 필요하다고 판정된 경우에는 고전위가 되고, 다이내믹 레인지 압축률의 갱신이 필요하지 않다고 판정된 경우에는 저전위가 되는 신호를 해석 회로(31) 및 계조 결정 회로(32) 등에 송신함으로써, 판정 결과에 관한 정보를 전달할 수 있다. 상기 신호의 논리는 반대이어도 좋다.
도 7은 도 6에 도시된 동작 방법의 변형예이고, 계조 결정 회로(32)가 다이내믹 레인지 압축률을 결정한 후, n프레임 기간 경과 후(n은 1 이상의 정수(整數))에 다이내믹 레인지 압축률을 갱신하는 경우의 동작 방법의 일례이다.
도 7에서, 단계 S01 내지 단계 S08은 도 6에 도시된 경우와 마찬가지이다. 단계 S08 후, 예측한 화상 데이터 IMG1 등을 바탕으로 n의 값을 예측 회로(34)가 결정한다(단계 S21). 예를 들어, 화상 데이터 IMG1의 조도 변화가 작을 것으로 예측된 경우에는 n을 크게 하고, 화상 데이터 IMG2의 조도 변화가 클 것으로 예측된 경우에는 n을 작게 한다.
다음으로, 단계 S01로부터 n프레임 기간이 경과하였는지 여부를 판정한다(단계 S22). n프레임 기간이 경과한 경우에는, 다이내믹 레인지 압축률의 갱신이 필요하다고 판단하고 단계 S01로 되돌아간다.
n 프레임 기간이 지나지 않은 경우에는, 먼저 단계 S01과 마찬가지로 촬상 장치(20)가 촬상 데이터를 취득한다(단계 S23). 다음으로, 단계 S02와 마찬가지로 A/D 변환 회로(25)가, 단계 S23에서 취득한 촬상 데이터를 화상 데이터 IMG1로 변환한다(단계 S24). 그 후, 화상 데이터 IMG1을 제어 장치(30)가 가지는 각 회로에 송신한다.
다음으로, 계조 결정 회로(32)가, 단계 S04에서 결정한 다이내믹 레인지 압축률을 기억 회로(33)로부터 판독하고, 상기 다이내믹 레인지 압축률에 따라 화상 데이터 IMG1의 계조를 변환한다. 이로써, 화상 데이터 IMG2를 생성한다(단계 S25).
다음으로, 단계 S06과 마찬가지로, 표시 장치(40)가 가지는 열 드라이버(46)에 제공된 D/A 변환 회로가, 디지털 화상 데이터 IMG2를 아날로그 표시 데이터로 변환한다(단계 S26). 그 후, 단계 S07과 마찬가지로, 열 드라이버(46)가 화소(41)에 표시 데이터를 기록함으로써, 표시 장치(40)가 표시 데이터에 대응하는 화상을 표시한다(단계 S27).
다음으로, 단계 S22로 되돌아가고, 단계 S01부터 n프레임 기간이 경과하였는지 여부를 다시 판정한다. 이상이 도 5에 도시된 구성의 표시 시스템(10)의 동작 방법의 일례이다.
또한 단계 S22에 의한 판정 결과에 관한 정보는 예측 회로(34)로부터, 예를 들어 해석 회로(31) 및 계조 결정 회로(32)에 전달한다. 예를 들어, n의 값을 나타낸 신호를 해석 회로(31) 및 계조 결정 회로(32) 등에 송신함으로써, 판정 결과에 관한 정보를 전달할 수 있다. 상기 신호는 2비트 이상의 신호로 할 수 있다.
도 6 또는 도 7에 도시된 방법으로 표시 시스템(10)을 동작시킴으로써, 다이내믹 레인지 압축률을 예를 들어 프레임 기간마다 갱신할 필요가 없어져, 표시 시스템(10)의 동작을 고속화할 수 있다. 또한 적절한 타이밍으로 다이내믹 레인지 압축률을 갱신할 수 있기 때문에, 다이내믹 레인지 압축률의 갱신 빈도를 저하시키면서, 표시 장치(40)로 표시되는 화상의 시인성 저하를 억제할 수 있다.
또한 도 6 및 도 7에 도시된 바와 같이, 다이내믹 레인지 압축률의 갱신을 수행하지 않는 경우, 단계 S03을 수행하지 않는다. 따라서, 해석 회로(31)를 스탠바이 상태로 함으로써 해석 회로(31)의 소비전력을 저감할 수 있다. 또한 단계 S04를 수행하지 않으므로, 다이내믹 레인지 압축률의 계산을 수행하지 않는다. 따라서, 계조 결정 회로(32)의 동작 부하를 경감할 수 있고, 계조 결정 회로(32)의 소비전력을 저감할 수 있다.
<촬상 장치의 구성예>
다음으로, 촬상 장치(20)의 자세한 구성예에 대하여 도 8 내지 도 14를 참조하여 자세히 설명한다.
[화소 회로의 구성 및 동작 방법의 일례]
도 8의 (A)는 화소(21)의 회로 구성예를 설명하는 도면이다. 즉, 도 8의 (A)는 촬상 장치(20)가 가지는 화소 회로의 구성예를 설명하는 도면이다. 도 8의 (A)에 도시된 구성의 화소(21)는 광전 변환 소자(150), 트랜지스터(151), 트랜지스터(152), 트랜지스터(153), 트랜지스터(154) 및 용량 소자(155)를 가진다.
광전 변환 소자(150)의 한쪽 전극은 트랜지스터(151)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(151)의 소스 또는 드레인 중 한쪽은 트랜지스터(152)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(151)의 소스 및 드레인 중 다른 쪽은 트랜지스터(153)의 게이트와 전기적으로 접속된다. 트랜지스터(153)의 게이트는 용량 소자(155)의 한쪽 전극과 전기적으로 접속된다. 트랜지스터(153)의 소스 및 드레인 중 한쪽은 트랜지스터(154)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 또한 용량 소자(155)가 제공되지 않는 구성이어도 좋다.
광전 변환 소자(150)의 다른 쪽 전극은 배선(171)과 전기적으로 접속된다. 트랜지스터(151)의 게이트는 배선(176)과 전기적으로 접속된다. 트랜지스터(152)의 게이트는 배선(177)과 전기적으로 접속된다. 트랜지스터(152)의 소스 및 드레인 중 다른 쪽은 배선(172)과 전기적으로 접속된다. 트랜지스터(153)의 소스 및 드레인 중 다른 쪽은 배선(173)에 전기적으로 접속된다. 트랜지스터(154)의 소스 및 드레인 중 다른 쪽은 배선(174)과 전기적으로 접속된다. 트랜지스터(154)의 게이트는 배선(178)과 전기적으로 접속된다. 용량 소자(155)의 다른 쪽 전극은 배선(175)과 전기적으로 접속된다.
배선(171), 배선(172), 배선(173), 및 배선(175)은 전원선으로서의 기능을 가진다. 예를 들어, 배선(171) 및 배선(173)은 고전위 전원선으로, 배선(172) 및 배선(175)은 저전위 전원선으로 할 수 있다. 배선(176), 배선(177), 및 배선(178)은 각 트랜지스터의 도통을 제어하는 신호선으로서의 기능을 가진다. 또한 배선(174)은 화소(21)로부터 신호를 출력하는 출력선으로서의 기능을 가진다.
또한 광전 변환 소자(150)의 한쪽 전극, 트랜지스터(151)의 소스 및 드레인 중 한쪽, 및 트랜지스터(152)의 소스 및 드레인 중 한쪽이 접속되는 배선을 전하 축적부 NR로 한다. 또한 트랜지스터(151)의 소스 및 드레인 중 다른 쪽, 트랜지스터(153)의 게이트, 및 용량 소자(155)의 한쪽 전극이 접속되는 배선을 전하 검출부 ND로 한다.
트랜지스터(151)는 광전 변환 소자(150)의 동작에 따라 변화하는 전하 축적부 NR의 전위를 전하 검출부 ND에 전송(轉送)하는 기능을 가진다. 트랜지스터(152)는 전하 축적부 NR 및 전하 검출부 ND의 전위를 초기화하는 기능을 가진다. 트랜지스터(153)는 전하 검출부 ND의 전위에 대응하는 신호를 출력하는 기능을 가진다. 트랜지스터(154)는 신호를 판독하는 화소(21)를 선택하는 기능을 가진다.
광전 변환 소자(150)에는, 광 검출 감도를 높이기 위하여 애벌란시 포토다이오드를 사용하여도 좋다. 애벌란시 포토다이오드를 사용하는 경우에는, 비교적 높은 전위를 배선(171)에 공급할 필요가 있다.
이때, 광전 변환 소자(150)와 접속되는 트랜지스터에는, 고전압을 인가할 수 있는 고내압의 트랜지스터를 사용하는 것이 바람직하다. 상기 트랜지스터에는 예를 들어, 금속 산화물을 채널 형성 영역에 사용한 트랜지스터인 OS 트랜지스터 등을 사용할 수 있다. 구체적으로는, 트랜지스터(151) 및 트랜지스터(152)에 OS 트랜지스터를 적용하는 것이 바람직하다.
또한 트랜지스터(151) 및 트랜지스터(152)를 OS 트랜지스터로 함으로써, 그 낮은 오프 전류 특성에 의하여, 전하 검출부 ND 및 전하 축적부 NR에서 전하를 유지할 수 있는 기간을 매우 길게 할 수 있다. 그러므로, 회로 구성이나 동작 방법을 복잡하게 하지 않고, 모든 회로에서 동시에 전하의 축적 동작을 수행하고, 판독 동작을 순차적으로 수행하는 글로벌 셔터 방식을 적용할 수 있다.
한편, 트랜지스터(153)는 증폭 특성이 우수한 것이 요망되기 때문에, 온 전류가 높은 트랜지스터인 것이 바람직하다. 따라서, 트랜지스터(153) 및 트랜지스터(154)에는, 실리콘을 채널 형성 영역에 사용한 트랜지스터(이하, Si 트랜지스터)를 적용하는 것이 바람직하다.
광전 변환 소자(150)에 애벌란시 포토다이오드를 사용하고, 트랜지스터(151) 내지 트랜지스터(154)를 상술한 구성으로 함으로써, 조도가 낮은 광의 검출 감도가 높고, 노이즈가 적은 신호를 출력할 수 있는 촬상 장치를 제작할 수 있다. 또한 광의 검출 감도가 높으므로, 광 취득 시간을 짧게 할 수 있어, 촬상을 고속으로 수행할 수 있다.
또한 상기 구성에 한정되지 않고, 광전 변환 소자(150)는 애벌란시 증배가 발생하지 않는 소자이어도 좋다. 또한 애벌란시 증배가 발생하지 않는 전위를 애벌란시 포토다이오드에 인가하여 사용하여도 좋다.
또한 트랜지스터(153) 및 트랜지스터(154)에 OS 트랜지스터를 적용하여도 좋다. 또는, 트랜지스터(151) 및 트랜지스터(152)에 Si 트랜지스터를 적용하여도 좋다. 어느 쪽 경우에도 화소(21)를 동작시킬 수 있다.
다음으로, 도 8의 (B)의 타이밍 차트를 참조하여 화소(21)의 동작 방법의 일례를 설명한다. 또한 아래에 설명하는 일례의 동작에 있어서, 각 배선에 공급되는 전위는 다음과 같다. 배선(176), 배선(177), 및 배선(178)에는, 고전위로서 VDD, 저전위로서 GND의 전위가 공급된다. 배선(171) 및 배선(173)에는 VDD의 전위가 공급된다. 배선(172) 및 배선(175)에는 GND의 전위가 공급된다. 또한 배선(171)에 VDD보다 높은 전위 HVDD를 공급하는 등, 각 배선에 상술한 것 이외의 전위를 공급하여도 좋다.
시각 T1에 배선(176)을 고전위로, 배선(177)을 고전위로 하여, 전하 축적부 NR 및 전하 검출부 ND의 전위를 리셋 전위(GND)로 설정한다(리셋 동작).
시각 T2에 배선(176)을 저전위로, 배선(177)을 저전위로 함으로써, 전하 축적부 NR의 전위가 변화하기 시작한다(축적 동작). 전하 축적부 NR의 전위는 광전 변환 소자(150)에 입사한 광의 강도에 따라, GND 근방에서 VDD 근방까지 변화한다.
시각 T3에 배선(176)을 고전위로, 배선(177)을 저전위로 하여, 전하 축적부 NR의 전하를 전하 검출부 ND에 전송한다(전송 동작).
시각 T4에 배선(176)을 저전위로, 배선(177)을 저전위로 하여 전송 동작을 종료시킨다. 이 시점에서 전하 검출부 ND의 전위가 확정된다.
시각 T5 내지 T6의 기간에 배선(176)을 저전위로, 배선(177)을 저전위로, 배선(178)을 고전위로 하여, 전하 검출부 ND의 전위에 대응하는 신호를 배선(174)에 출력한다. 즉, 축적 동작을 수행하는 기간에서 광전 변환 소자(150)에 입사한 광의 강도에 대응하는 출력 신호를 얻을 수 있다.
[화소의 구성예]
도 9의 (A)에, 상술한 화소 회로를 가지는 화소(21)의 구성예을 도시하였다. 도 9의 (A)에 도시된 화소는 층(161)과 층(162)의 적층 구성을 가지는 예이다.
층(161)은 광전 변환 소자(150)를 가진다. 광전 변환 소자(150)는 도 9의 (C)에 도시된 바와 같이 층(165a)과 층(165b)과 층(165c)의 적층으로 할 수 있다.
도 9의 (C)에 도시된 광전 변환 소자(150)는 pn 접합형 포토다이오드이고, 예를 들어 층(165a)에 p+형 반도체를, 층(165b)에 n형 반도체를, 층(165c)에 n+형 반도체를 사용할 수 있다. 또는, 층(165a)에 n+형 반도체를, 층(165b)에 p형 반도체를, 층(165c)에 p+형 반도체를 사용하여도 좋다. 또는, 층(165b)을 i형 반도체로 한 pin 접합형 포토다이오드이어도 좋다.
상기 pn 접합형 포토다이오드 또는 pin 접합형 포토다이오드는 단결정 실리콘을 사용하여 형성할 수 있다. 또한 pin 접합형 포토다이오드로서는 비정질 실리콘, 미결정 실리콘, 다결정 실리콘 등의 박막을 사용하여 형성할 수도 있다.
또한 층(161)이 가지는 광전 변환 소자(150)는 도 9의 (D)에 도시된 바와 같이, 층(166a)과 층(166b)과 층(166c)과 층(166d)의 적층으로 하여도 좋다. 도 9의 (D)에 도시된 광전 변환 소자(150)는 애벌란시 포토다이오드의 일례이며, 층(166a) 및 층(166d)은 전극에 상당하고, 층(166b) 및 층(166c)은 광전 변환부에 상당한다.
층(166a)은 저저항의 금속층 등으로 하는 것이 바람직하다. 예를 들어, 알루미늄, 타이타늄, 텅스텐, 탄탈럼, 은, 또는 이들의 적층을 사용할 수 있다.
층(166d)은 가시광에 대하여 높은 투광성을 가지는 도전층을 사용하는 것이 바람직하다. 예를 들어, 인듐 산화물, 주석 산화물, 아연 산화물, 인듐-주석 산화물, 갈륨-아연 산화물, 인듐-갈륨-아연 산화물, 또는 그래핀 등을 사용할 수 있다. 또한 층(166d)을 생략하는 구성으로 할 수도 있다.
광전 변환부의 층(166b) 및 층(166c)은, 예를 들어 셀레늄계 재료를 광전 변환층으로 한 pn 접합형 포토다이오드의 구성으로 할 수 있다. 층(166b)으로서는 p형 반도체인 셀레늄계 재료를 사용하고, 층(166c)으로서는 n형 반도체인 갈륨 산화물 등을 사용하는 것이 바람직하다.
셀레늄계 재료를 사용한 광전 변환 소자는 가시광에 대한 외부 양자 효율이 높다는 특성을 가진다. 상기 광전 변환 소자에서는, 애벌란시 증배를 이용함으로써, 입사되는 광량에 대한 캐리어의 증폭을 크게 할 수 있다. 또한 셀레늄계 재료는 광 흡수 계수가 높기 때문에, 광전 변환층을 박막으로 제작할 수 있다는 등의 생산상의 이점을 가진다. 셀레늄계 재료의 박막은 진공 증착법 또는 스퍼터링법 등을 사용하여 형성할 수 있다.
셀레늄계 재료로서는, 단결정 셀레늄이나 다결정 셀레늄 등의 결정성 셀레늄, 비정질 셀레늄, 구리, 인듐, 셀레늄의 화합물(CIS), 또는 구리, 인듐, 갈륨, 셀레늄의 화합물(CIGS) 등을 사용할 수 있다.
n형 반도체는 밴드 갭이 넓고, 가시광에 대하여 투광성을 가지는 재료로 형성하는 것이 바람직하다. 예를 들어, 아연 산화물, 갈륨 산화물, 인듐 산화물, 주석 산화물, 또는 이들이 혼재된 산화물 등을 사용할 수 있다. 또한 이들 재료는 정공 주입 저지층으로서의 기능도 가지고, 암전류를 작게 할 수도 있다.
도 9의 (A)에 도시된 층(162)으로서는, 예를 들어 실리콘 기판을 사용할 수 있다. 상기 실리콘 기판에는 Si 트랜지스터 등이 제공되고, 상술한 화소 회로 외에, 상기 화소 회로를 구동하는 회로, 화상 신호의 판독 회로, 화상 처리 회로 등을 제공할 수 있다.
또한 화소는 도 9의 (B)에 도시된 바와 같이 층(161)과 층(163)과 층(162)의 적층 구성을 가져도 좋다.
층(163)은 OS 트랜지스터(예를 들어, 화소 회로의 트랜지스터(151) 및 트랜지스터(152))를 가질 수 있다. 이때, 층(162)은 Si 트랜지스터(예를 들어, 화소 회로의 트랜지스터(153) 및 트랜지스터(154))를 가지는 것이 바람직하다.
상기 구성으로 함으로써, 화소 회로를 구성하는 요소를 복수의 층에 분산시키고, 또한 상기 요소를 중첩시켜 제공할 수 있기 때문에, 촬상 장치의 면적을 작게 할 수 있다. 또한 도 9의 (B)의 구성에서, 층(162)을 지지 기판으로 하고, 층(161) 및 층(163)에 화소 회로를 제공하여도 좋다.
도 10의 (A)는 도 9의 (A)에 도시된 화소의 단면의 일례를 설명하는 도면이다. 층(161)은 광전 변환 소자(150)로서 실리콘을 광전 변환층으로 하는 pn 접합형 포토다이오드를 가진다. 층(162)은 화소 회로를 구성하는 Si 트랜지스터 등을 가진다.
광전 변환 소자(150)에서 층(165a)은 p+형 영역으로, 층(165b)은 n형 영역으로, 층(165c)은 n+형 영역으로 할 수 있다. 또한 층(165b)에는 전원선과 층(165c)을 접속하기 위한 영역(136)이 제공된다. 예를 들어, 영역(136)은 p+형 영역으로 할 수 있다.
도 10의 (A)에서, Si 트랜지스터는 실리콘 기판(140)에 채널 형성 영역을 가지는 플레이너(planar)형 구성을 도시하였지만, 도 12의 (A), (B)에 도시된 바와 같이, 실리콘 기판(140)에 Fin형 반도체층을 가지는 구성이어도 좋다. 도 12의 (A)는 채널 길이 방향의 단면에, 도 12의 (B)는 채널 폭 방향의 단면에 상당한다.
또는, 도 12의 (C)에 도시된 바와 같이, 실리콘 박막의 반도체층(145)을 가지는 트랜지스터이어도 좋다. 반도체층(145)은, 예를 들어 실리콘 기판(140) 위의 절연층(146) 위에 형성된 단결정 실리콘(SOI(Silicon on Insulator))으로 할 수 있다.
여기서 도 10의 (A)에는, 층(161)이 가지는 요소와 층(162)이 가지는 요소의 전기적인 접속을 접합 기술로 얻는 구성예를 도시하였다.
층(161)에는 절연층(142), 도전층(133), 및 도전층(134)이 제공된다. 도전층(133) 및 도전층(134)은 절연층(142)에 매설된 영역을 가진다. 도전층(133)은 층(165a)과 전기적으로 접속된다. 도전층(134)은 영역(136)과 전기적으로 접속된다. 또한 절연층(142), 도전층(133), 및 도전층(134)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
층(162)에는 절연층(141), 도전층(131), 및 도전층(132)이 제공된다. 도전층(131) 및 도전층(132)은 절연층(141)에 매설된 영역을 가진다. 도전층(132)은 전원선과 전기적으로 접속된다. 도전층(131)은 트랜지스터(151)의 소스 또는 드레인과 전기적으로 접속된다. 또한 절연층(141), 도전층(131), 및 도전층(132)의 표면은 각각 높이가 일치하도록 평탄화되어 있다.
여기서, 도전층(131) 및 도전층(133)은 주성분이 동일한 금속 원소인 것이 바람직하다. 도전층(132) 및 도전층(134)은 주성분이 동일한 금속 원소인 것이 바람직하다. 또한 절연층(141) 및 절연층(142)은 동일한 성분으로 구성되어 있는 것이 바람직하다.
예를 들어 도전층(131), 도전층(132), 도전층(133), 및 도전층(134)에는 Cu, Al, Sn, Zn, W, Ag, Pt, 또는 Au 등을 사용할 수 있다. 접합의 용이성을 고려하여, 바람직하게는 Cu, Al, W, 또는 Au을 사용한다. 또한 절연층(141) 및 절연층(142)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 질화 타이타늄 등을 사용할 수 있다.
즉, 도전층(131) 및 도전층(133)의 조합과 도전층(132) 및 도전층(134)의 조합 각각에, 상술한 동일의 금속 재료를 사용하는 것이 바람직하다. 또한 절연층(141) 및 절연층(142)의 각각에, 상술한 동일의 절연 재료를 사용하는 것이 바람직하다. 상기 구성으로 함으로써, 층(161)과 층(162)의 경계를 접합 위치로 하는 접합을 수행할 수 있다.
상기 접합에 의하여, 도전층(131) 및 도전층(133)의 조합과 도전층(132) 및 도전층(134)의 조합 각각의 전기적인 접속을 얻을 수 있다. 또한 절연층(141) 및 절연층(142)의 기계적인 강도를 가지는 접속을 얻을 수 있다.
금속층끼리의 접합에는 표면의 산화막 및 불순물의 흡착층 등을 스퍼터링 처리 등으로 제거하고, 청정화 및 활성화된 표면끼리를 접촉시켜 접합하는 표면 활성화 접합법을 사용할 수 있다. 또는, 온도와 압력을 병용하여 표면끼리를 접합하는 확산 접합법 등을 사용할 수 있다. 둘 다 원자 레벨의 결합이 일어나기 때문에, 전기적뿐만 아니라 기계적으로도 우수한 접합을 얻을 수 있다.
또한 절연층끼리의 접합에는 연마 등에 의하여 높은 평탄성을 얻은 후, 산소 플라스마 등으로 친수성 처리를 한 표면끼리를 접촉시켜 일시적으로 접합하고, 열 처리에 의한 탈수로 제대로 접합하는 친수성 접합법 등을 사용할 수 있다. 친수성 접합법도 원자 레벨의 결합이 일어나기 때문에, 기계적으로 우수한 접합을 얻을 수 있다.
층(161)과 층(162)을 접합하는 경우, 각각의 접합면에는 절연층과 금속층이 혼재하기 때문에, 예를 들어 표면 활성화 접합법 및 친수성 접합법을 조합하여 수행하면 좋다.
예를 들어, 연마 후에 표면을 청정화하고, 금속층의 표면에 산화 방지 처리를 수행한 후에, 친수성 처리를 수행하여 접합하는 방법 등을 사용할 수 있다. 또한 금속층의 표면을 Au 등의 난(難)산화성 금속으로 하고 친수성 처리를 수행하여도 좋다. 또한 상술한 방법 이외의 접합 방법을 사용하여도 좋다.
도 10의 (B)는 도 9의 (A)에 도시된 화소의 층(161)에 셀레늄계 재료를 광전 변환층으로 하는 pn 접합형 포토다이오드를 사용한 경우의 단면도이다. 한쪽 전극으로서 층(166a)을, 광전 변환층으로서 층(166b) 및 층(166c)을, 다른 쪽 전극으로서 층(166d)을 가진다.
이 경우, 층(161)은 층(162) 위에 직접 형성할 수 있다. 층(166a)은 트랜지스터(151)의 소스 또는 드레인과 전기적으로 접속된다. 층(166d)은 도전층(137)을 통하여 전원선과 전기적으로 접속된다.
도 11의 (A)는 도 9의 (B)에 도시된 화소의 단면의 일례를 설명하는 도면이다. 층(161)은 광전 변환 소자(150)로서, 실리콘을 광전 변환층으로 하는 pn 접합형 포토다이오드를 가진다. 층(162)은 Si 트랜지스터 등을 가진다. 층(163)은 OS 트랜지스터 등을 가진다. 층(161)과 층(163)은 접합으로 전기적인 접속을 얻는 구성예를 도시하였다.
도 11의 (A)에서, OS 트랜지스터는 셀프 얼라인형의 구성을 도시하였지만, 도 12의 (D)에 도시된 바와 같이, 비셀프 얼라인형의 톱 게이트형 트랜지스터이어도 좋다.
트랜지스터(151)는 백 게이트(135)를 가지는 구성을 도시하였지만, 백 게이트를 가지지 않는 형태이어도 좋다. 백 게이트(135)는, 도 12의 (E)에 도시된 바와 같이, 대향하여 제공되는 트랜지스터의 프런트 게이트와 전기적으로 접속하는 경우가 있다. 또는, 백 게이트(135)에 프런트 게이트와 상이한 고정 전위를 공급할 수 있는 구성이어도 좋다.
OS 트랜지스터가 형성되는 영역과 Si 트랜지스터가 형성되는 영역 사이에는 수소 확산을 방지하는 기능을 가지는 절연층(143)이 제공된다. 트랜지스터(153) 및 트랜지스터(154)의 채널 형성 영역 근방에 제공되는 절연층 내의 수소는 실리콘의 댕글링 본드를 종단한다. 한편, 트랜지스터(151)의 채널 형성 영역의 근방에 제공되는 절연층 내의 수소는 산화물 반도체층 내에 캐리어를 생성하는 요인의 하나가 된다.
절연층(143)에 의하여 한쪽 층에 수소를 가둠으로써 트랜지스터(153) 및 트랜지스터(154)의 신뢰성을 향상시킬 수 있다. 또한 한쪽 층으로부터 다른 쪽 층으로의 수소 확산이 억제됨으로써 트랜지스터(151)의 신뢰성도 향상시킬 수 있다.
절연층(143)으로서는, 예를 들어 산화 알루미늄, 산화질화 알루미늄, 산화 갈륨, 산화질화 갈륨, 산화 이트륨, 산화질화 이트륨, 산화 하프늄, 산화질화 하프늄, 이트리아 안정화 지르코니아(YSZ) 등을 사용할 수 있다.
도 11의 (B)는 도 9의 (B)에 도시된 화소의 층(161)에, 셀레늄계 재료를 광전 변환층으로 하는 pn 접합형 포토다이오드를 사용한 경우의 단면도이다. 층(161)은 층(163) 위에 직접 형성할 수 있다. 층(161), 층(162), 및 층(163)의 상세한 사항에 대해서는 상술한 설명을 참조할 수 있다.
[그 외의 화소의 구성 요소]
도 13의 (A)는 본 발명의 일 형태의 촬상 장치의 화소에 컬러 필터 등을 부가한 예를 도시한 사시도이다. 상기 사시도에서는 복수의 화소의 단면도 함께 도시하였다. 광전 변환 소자(150)가 형성되는 층(161) 위에는 절연층(180)이 형성된다. 절연층(180)은 가시광에 대하여 투광성이 높은 산화 실리콘막 등을 사용할 수 있다. 또한 패시베이션층으로서 질화 실리콘막을 적층하여도 좋다. 또한 반사 방지층으로서 산화 하프늄 등의 유전체막을 적층하여도 좋다.
절연층(180) 위에는 차광층(181)이 형성되어도 좋다. 차광층(181)은 상부의 컬러 필터를 통과하는 광의 혼색을 방지하는 기능을 가진다. 차광층(181)에는 알루미늄, 텅스텐 등의 금속막을 사용할 수 있다. 또한 상기 금속막과, 반사 방지막으로서의 기능을 가지는 유전체막을 적층하여도 좋다.
절연층(180) 및 차광층(181) 위에는 평탄화막으로서 유기 수지층(182)을 제공할 수 있다. 또한 화소 별로 컬러 필터(183)(컬러 필터(183a), 컬러 필터(183b), 및 컬러 필터(183c))가 형성된다. 예를 들어, 컬러 필터(183a), 컬러 필터(183b), 컬러 필터(183c)에, R(적색), G(녹색), B(청색), Y(황색), C(시안), M(마젠타) 등의 색을 할당함으로써 컬러 화상을 얻을 수 있다.
컬러 필터(183) 위에는 가시광에 대하여 투광성을 가지는 절연층(186) 등을 제공할 수 있다.
또한 도 13의 (B)에 도시된 바와 같이, 컬러 필터(183) 대신에 광학 변환층(185)을 사용하여도 좋다. 이와 같은 구성으로 함으로써, 다양한 파장 영역에서의 화상이 얻어지는 촬상 장치로 할 수 있다.
예를 들어, 광학 변환층(185)에 가시광선의 파장 이하의 광을 차단하는 필터를 사용하면 적외선 촬상 장치로 할 수 있다. 또한 광학 변환층(185)에 근적외선의 파장 이하의 광을 차단하는 필터를 사용하면 원적외선 촬상 장치로 할 수 있다. 또한 광학 변환층(185)에 가시광선의 파장 이상의 광을 차단하는 필터를 사용하면 자외선 촬상 장치로 할 수 있다. 가시광의 컬러 필터와 적외선 또는 자외선의 필터를 조합하여도 좋다.
또한 광학 변환층(185)에 신틸레이터를 사용하면 X선 촬상 장치 등에 사용하는 방사선의 강약을 가시화한 화상을 얻는 촬상 장치로 할 수 있다. 피사체를 투과한 X선 등의 방사선이 신틸레이터에 입사되면 포토루미네선스 현상에 의하여 가시광선이나 자외광선 등의 광(형광)으로 변환된다. 그리고, 상기 광을 광전 변환 소자(150)로 검지함으로써 화상 데이터를 취득한다. 또한 방사선 검출기 등에 상기 구성의 촬상 장치를 사용하여도 좋다.
신틸레이터는, X선이나 감마선 등의 방사선이 조사되면 그 에너지를 흡수하여 가시광이나 자외광을 발하는 물질을 포함한다. 예를 들어, Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCl:Eu, NaI, CsI, CaF2, BaF2, CeF3, LiF, LiI, ZnO 등을 수지나 세라믹에 분산시킨 것을 사용할 수 있다.
또한 셀레늄계 재료를 사용한 광전 변환 소자(150)에서는 X선 등의 방사선을 전하에 직접 변환할 수 있기 때문에, 신틸레이터가 불필요한 구성으로 할 수도 있다.
또한 도 13의 (C)에 도시된 바와 같이, 컬러 필터(183) 위에 마이크로 렌즈 어레이(184)를 제공하여도 좋다. 마이크로 렌즈 어레이(184)가 가지는 각각의 렌즈를 통과하는 광이 직하의 컬러 필터(183)를 통과하고, 광전 변환 소자(150)에 조사되게 된다. 또한 도 13의 (B)에 도시된 광학 변환층(185) 위에 마이크로 렌즈 어레이(184)를 제공하여도 좋다.
[패키지, 모듈의 구성예]
이하에서는, 이미지 센서 칩이 제공된 패키지 및 카메라 모듈의 일례에 대하여 설명한다. 상기 이미지 센서 칩에는 상기 촬상 장치의 구성을 사용할 수 있다.
도 14의 (A1)은 이미지 센서 칩이 제공된 패키지의 상면 측의 외관 사시도이다. 상기 패키지는 이미지 센서 칩(450)을 고정하는 패키지 기판(410), 커버 유리(420), 및 이들을 접착하는 접착제(430) 등을 가진다.
도 14의 (A2)는 상기 패키지의 하면 측의 외관 사시도이다. 패키지의 하면에는 땜납 볼을 범프(440)로 한 BGA(Ball grid array)를 가진다. 또한 BGA에 한정되지 않고, LGA(Land grid array)나 PGA(Pin Grid Array) 등을 가져도 좋다.
도 14의 (A3)은 커버 유리(420) 및 접착제(430)의 일부를 생략하여 도시한 패키지의 사시도이다. 패키지 기판(410) 위에는 전극 패드(460)가 형성되고, 전극 패드(460) 및 범프(440)는 스루 홀을 통하여 전기적으로 접속되어 있다. 전극 패드(460)는 이미지 센서 칩(450)과 와이어(470)에 의하여 전기적으로 접속되어 있다.
또한 도 14의 (B1)은 이미지 센서 칩이 렌즈 일체형의 패키지에 제공된 카메라 모듈의 상면 측의 외관 사시도이다. 상기 카메라 모듈은 이미지 센서 칩(451)을 고정하는 패키지 기판(411), 렌즈 커버(421), 및 렌즈(435) 등을 가진다. 또한 패키지 기판(411) 및 이미지 센서 칩(451) 사이에는 촬상 장치의 구동 회로 및 신호 변환 회로 등의 기능을 가지는 IC칩(490)도 제공되어 있고, SiP(System in package)로서의 구성을 가진다.
도 14의 (B2)는 상기 카메라 모듈의 하면 측의 외관 사시도이다. 패키지 기판(411)의 하면 및 측면에는 실장용 랜드(441)가 제공된 QFN(Quad flat no-lead package)의 구성을 가진다. 또한 상기 구성은 일례이며, QFP(Quad flat package)나 상술한 BGA가 제공되어 있어도 좋다.
도 14의 (B3)은 렌즈 커버(421) 및 렌즈(435)의 일부를 생략하여 도시한 모듈의 사시도이다. 랜드(441)는 전극 패드(461)와 전기적으로 접속되고, 전극 패드(461)는 이미지 센서 칩(451) 또는 IC칩(490)과 와이어(471)에 의하여 전기적으로 접속되어 있다.
상술한 바와 같은 형태의 패키지에 이미지 센서 칩을 제공함으로써, 인쇄 기판 등으로의 실장이 용이하게 되어, 다양한 반도체 장치, 전자 기기에 이미지 센서 칩을 실장할 수 있다.
<표시 장치의 구성예>
다음으로, 표시 장치(40)의 자세한 구성예에 대하여 도 15 내지 도 17을 참조하여 설명한다.
[화소 회로의 구성예]
도 15의 (A)는 화소(41)의 회로 구성예를 설명하는 도면이다. 즉, 도 15의 (A)는 표시 장치(40)가 가지는 화소 회로의 구성예를 설명하는 도면이다. 도 15의 (A)에 도시된 구성의 화소(41)는 트랜지스터(3431), 용량 소자(3233), 및 액정 소자(3432)를 가진다.
트랜지스터(3431)의 소스 및 드레인 중 한쪽은 배선(3174)과 전기적으로 접속된다. 트랜지스터(3431)의 게이트는 배선(3178)과 전기적으로 접속된다.
용량 소자(3233)의 한쪽 전극은 용량선 CL과 전기적으로 접속된다. 용량 소자(3233)의 다른 쪽 전극은 트랜지스터(3431)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다. 용량선 CL에는, 예를 들어 정전위를 인가할 수 있다.
액정 소자(3432)의 한쪽 전극에는 공통의 전위(코먼 전위)가 인가된다. 액정 소자(3432)의 다른 쪽 전극은 트랜지스터(3431)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다.
또한 트랜지스터(3431)의 소스 및 드레인 중 다른 쪽, 용량 소자(3233)의 다른 쪽 전극, 및 액정 소자(3432)의 다른 쪽 전극이 접속되는 노드를 노드(3436)라고 한다.
트랜지스터(3431)는 노드(3436)에 대한 데이터 신호의 기록을 제어하는 기능을 가진다. 용량 소자(3233)는 노드(3436)에 기록된 데이터를 유지하는 기능을 가진다. 또한 액정 소자(3432)에 포함되는 액정은, 노드(3436)에 기록되는 전위에 의하여 배향 상태가 결정된다.
여기서, 액정 소자(3432)의 모드로서는, 예를 들어 TN 모드, STN 모드, VA 모드, ASM(Axially Symmetric Aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드, MVA 모드, PVA(Patterned Vertical Alignment) 모드, IPS 모드, FFS 모드, 또는 TBA(Transverse Bend Alignment) 모드 등을 사용하여도 좋다. 또한 다른 예로서, ECB(Electrically Controlled Birefringence) 모드, PDLC(Polymer Dispersed Liquid Crystal) 모드, PNLC(Polymer Network Liquid Crystal) 모드, 게스트 호스트 모드 등이 있다. 다만, 이에 한정되지 않고, 다양한 모드를 사용할 수 있다.
도 15의 (B)는 도 15의 (A)에 도시된 화소 회로와 다른 구성의 화소(41)의 회로 구성예를 설명하는 도면이다. 도 15의 (B)에 도시된 구성의 화소(41)는 트랜지스터(3431), 트랜지스터(3232), 용량 소자(3233), 및 발광 소자(3125)를 가진다.
트랜지스터(3431)의 소스 및 드레인 중 한쪽은 배선(3174)과 전기적으로 접속된다. 트랜지스터(3431)의 소스 및 드레인 중 다른 쪽은 용량 소자(3233)의 한쪽 전극 및 트랜지스터(3232)의 게이트와 전기적으로 접속된다. 트랜지스터(3431)의 게이트는 배선(3178)과 전기적으로 접속된다.
트랜지스터(3232)의 소스 및 드레인 중 한쪽은 배선 VL_a와 전기적으로 접속된다.
발광 소자(3125)의 한쪽 전극은 배선 VL_b와 전기적으로 접속된다. 발광 소자(3125)의 다른 쪽 전극은 트랜지스터(3232)의 소스 및 드레인 중 다른 쪽 및 용량 소자(3233)의 다른 쪽 전극과 전기적으로 접속된다.
배선 VL_a는 고전위 전원선으로 할 수 있다. 배선 VL_b는 저전위 전원선으로 할 수 있다. 또한 배선 VL_b를 고전위 전원선으로, 배선 VL_a를 저전위 전원선으로 하여도 좋다.
또한 트랜지스터(3431)의 소스 및 드레인 중 다른 쪽, 트랜지스터(3232)의 게이트, 및 용량 소자(3233)의 한쪽 전극이 접속되는 노드를 노드(3435)로 한다. 또한 트랜지스터(3232)의 소스 및 드레인 중 다른 쪽, 용량 소자(3233)의 다른 쪽 전극, 및 발광 소자(3125)의 다른 쪽 전극이 접속되는 노드를 노드(3437)로 한다.
트랜지스터(3431)는 노드(3435)에 대한 데이터 신호의 기록을 제어하는 기능을 가진다. 트랜지스터(3232)는 발광 소자(3125)에 흐르는 전류를 제어하는 기능을 가진다. 용량 소자(3233)는 노드(3435)에 기록된 데이터를 유지하는 유지 용량으로서의 기능을 가진다.
발광 소자(3125)로서는, 예를 들어 유기 EL 소자 등을 사용할 수 있다. 다만, 이에 한정되지 않고, 예를 들어 무기 재료로 이루어지는 무기 EL 소자를 사용하여도 좋다.
[화소의 구성예]
도 16의 (A) 및 도 17의 (A)에, 도 15의 (A)에 도시된 화소 회로를 가지는 화소(41)의 구성예를 도시하였다. 도 16의 (B) 및 도 17의 (B)에, 도 15의 (B)에 도시된 화소 회로를 가지는 화소(41)의 구성예를 도시하였다.
도 16의 (A), (B)에 도시된 표시 장치(40)는 도전층(4015)을 가지고, 도전층(4015)은 이방성 도전층(4019)을 통하여 FPC(4018)가 가지는 단자와 전기적으로 접속되어 있다. 또한 도전층(4015)은 절연층(4112), 절연층(4111), 및 절연층(4110)에 형성된 개구에서 배선(4014)과 전기적으로 접속되어 있다. 도전층(4015)은 도전층(4030)과 같은 도전층으로 형성되어 있다.
또한 기판(4001) 위에 제공된 화소(41)는 트랜지스터를 가지고, 도 16의 (A)에서는, 화소(41)에 포함되는 트랜지스터(3431)를 예시하고, 도 16의 (B)에서는, 화소(41)에 포함되는 트랜지스터(3232)를 예시하였다. 기판(4001)으로서, 예를 들어 실리콘 기판을 사용할 수 있다.
또한 트랜지스터(3431) 및 트랜지스터(3232)는 절연층(4102) 위에 제공되어 있다. 또한 트랜지스터(3431) 및 트랜지스터(3232)는 절연층(4102) 위에 형성된 도전층(517)을 가지고, 도전층(517) 위에 절연층(4103)이 형성되어 있다. 절연층(4103) 위에 반도체층(512)이 형성되어 있다. 반도체층(512) 위에 도전층(510) 및 도전층(511)이 형성되고, 도전층(510) 및 도전층(511) 위에 절연층(4110) 및 절연층(4111)이 형성되고, 절연층(4110) 및 절연층(4111) 위에 도전층(516)이 형성되어 있다. 도전층(510) 및 도전층(511)은 배선(4014)과 같은 도전층으로 형성되어 있다.
트랜지스터(3431) 및 트랜지스터(3232)에서, 도전층(517)은 게이트로서의 기능을 가지고, 도전층(510)은 소스 및 드레인 중 한쪽으로서의 기능을 가지고, 도전층(511)은 소스 및 드레인 중 다른 쪽으로서의 기능을 가지고, 도전층(516)은 백 게이트로서의 기능을 가진다.
트랜지스터(3431) 및 트랜지스터(3232)는 보텀 게이트 구조이고, 또한 백 게이트를 가짐으로써, 온 전류를 증대시킬 수 있다. 또한 트랜지스터의 문턱 전압을 제어할 수 있다. 또한 도전층(516)은 제조 공정을 간략화하기 위하여, 경우에 따라서는 생략하여도 좋다.
트랜지스터(3431) 및 트랜지스터(3232)에서, 반도체층(512)은 채널 형성 영역으로서의 기능을 가진다. 반도체층(512)으로서, 결정 실리콘, 다결정 실리콘, 비정질 실리콘, 금속 산화물, 유기 반도체 등을 사용하면 좋다. 또한 필요에 따라, 반도체층(512)의 도전율을 높이기 위하여 또는 트랜지스터의 문턱 전압을 제어하기 위하여, 반도체층(512)에 불순물을 도입하여도 좋다.
반도체층(512)으로서 금속 산화물을 사용한 경우, 반도체층(512)은 인듐(In)을 포함하는 것이 바람직하다. 반도체층(512)이 인듐을 포함한 금속 산화물인 경우, 반도체층(512)은 캐리어 이동도(전자 이동도)가 높아진다. 또한 반도체층(512)은 원소 M을 포함한 금속 산화물인 것이 바람직하다. 원소 M은 바람직하게는, 알루미늄(Al), 갈륨(Ga), 또는 주석(Sn) 등으로 한다. 그 외의 원소 M에 적용 가능한 원소로서는, 붕소(B), 실리콘(Si), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 이트륨(Y), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W) 등이 있다. 다만, 원소 M으로서, 상술한 원소를 복수 조합하여도 되는 경우가 있다. 원소 M은 예를 들어, 산소와의 결합 에너지가 높은 원소이다. 예를 들어, 산소와의 결합 에너지가 인듐보다 높은 원소이다. 또한 반도체층(512)은 아연(Zn)을 포함한 금속 산화물인 것이 바람직하다. 아연을 포함한 금속 산화물은 결정화되기 쉬운 경우가 있다.
반도체층(512)은 인듐을 포함한 금속 산화물에 한정되지 않는다. 반도체층(512)은 예를 들어 아연 주석 산화물, 갈륨 주석 산화물 등, 인듐을 포함하지 않고, 아연을 포함한 금속 산화물, 갈륨을 포함한 금속 산화물, 주석을 포함하는 금속 산화물 등이어도 된다.
또는, 반도체층(512)으로서 결정 실리콘, 다결정 실리콘, 비정질 실리콘 등, 실리콘을 가지는 재료를 사용한 경우, 반도체층(512)의 도전율을 높일 수 있다. 이로써, 트랜지스터(3431) 및 트랜지스터(3232)의 온 전류를 높일 수 있으므로, 화소(41)의 동작을 고속화할 수 있다.
또한 도 16의 (A), (B)에 도시된 표시 장치(40)는 용량 소자(3233)를 가진다. 용량 소자(3233)는 도전층(511)과 도전층(4021)이 절연층(4103)을 개재(介在)하여 중첩되는 영역을 가진다. 도전층(4021)은 도전층(517)과 같은 도전층으로 형성되어 있다.
도 16의 (A)는 표시 소자로서 액정 소자를 사용한 액정 표시 장치의 일례이다. 도 16의 (A)에서, 표시 소자인 액정 소자(3432)는 도전층(4030), 도전층(4031), 및 액정층(4008)을 포함한다. 또한 액정층(4008)을 끼우도록 배향막으로서 기능하는 절연층(4032), 절연층(4033)이 제공되어 있다. 도전층(4031)은 기판(4006) 측에 제공되고, 도전층(4030)과 도전층(4031)은 액정층(4008)을 개재하여 중첩된다. 또한 기판(4006)으로서, 기판(4001)과 마찬가지로 예를 들어 실리콘 기판을 사용할 수 있다.
또한 스페이서(4035)는 절연층을 선택적으로 에칭함으로써 얻어지는 주상(柱狀)의 스페이서이고, 도전층(4030)과 도전층(4031)의 간격(셀 갭)을 제어하기 위하여 제공되어 있다. 또한 구상(球狀)의 스페이서를 사용하여도 좋다.
표시 소자로서 액정 소자를 사용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 이들 액정 재료는 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
또한 액정 재료의 고유 저항은 1×109Ω·cm 이상이고, 바람직하게는 1×1011Ω·cm 이상이고, 더 바람직하게는 1×1012Ω·cm 이상이다. 또한 본 명세서 등에서의 고유 저항의 값은 20℃에서 측정한 값으로 한다.
트랜지스터(3431)에 OS 트랜지스터를 사용한 경우, 트랜지스터(3431)의 오프 전류값을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기록 간격도 길게 설정할 수 있다. 그러므로, 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 소비전력을 억제하는 효과가 나타난다.
또한 표시 장치에서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 적절히 제공하여도 좋다. 예를 들어, 편광 기판 및 위상차 기판에 의한 원편광을 사용하여도 좋다. 또한 광원으로서 백라이트, 사이드 라이트 등을 사용하여도 좋다.
도 16의 (B)는 표시 소자로서 EL 소자 등의 발광 소자를 사용한 표시 장치의 일례이다. EL 소자는 유기 EL 소자와 무기 EL 소자로 구별된다.
유기 EL 소자에서는 전압을 인가함으로써, 한쪽 전극으로부터 전자가, 다른 쪽 전극으로부터 정공이 각각 EL층에 주입된다. 또한 한쪽 전극은 도전층(4030) 및 도전층(4031) 중 한쪽이고, 다른 쪽 전극은 도전층(4030) 및 도전층(4031) 중 다른 쪽이다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성 유기 화합물이 여기 상태를 형성하고, 이 여기 상태가 기저 상태로 되돌아갈 때 발광한다. 이와 같은 메커니즘 때문에 이러한 발광 소자는 전류 여기형 발광 소자라고 불린다. 또한 EL층은 발광성 화합물 외에, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 가져도 좋다. EL층은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
무기 EL 소자는 그 소자 구성에 따라 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 가지는 것이며, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 끼우고, 또한 그것을 전극으로 끼운 구조를 가지고, 발광 메커니즘은 금속 이온의 내각 전자 전이(inner-shell electron transition)를 이용하는 국재형 발광이다.
도 16의 (B)는 발광 소자(3125)로서 유기 EL 소자를 사용한 예를 설명하는 것이다.
도 16의 (B)에서 발광 소자(3125)는 화소(41)에 제공된 트랜지스터(3232)와 전기적으로 접속된다. 또한 발광 소자(3125)의 구성은 도전층(4030)과 발광층(4511)과 도전층(4031)의 적층 구조이지만, 이 구조에 한정되지 않는다. 발광 소자(3125)로부터 추출하는 광의 방향 등에 맞추어 발광 소자(3125)의 구성을 적절히 바꿀 수 있다.
격벽(4510)은 유기 절연 재료 또는 무기 절연 재료를 사용하여 형성한다. 특히 감광성 수지 재료를 사용하여, 도전층(4030) 위에 개구부를 형성하고, 이 개구부의 측면이 연속된 곡률을 가지는 경사면이 되도록 형성하는 것이 바람직하다.
발광층(4511)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
발광 소자(3125)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 도전층(4031) 및 격벽(4510) 위에 보호층을 형성하여도 좋다. 보호층으로서는 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, DLC(Diamond Like Carbon) 등을 사용할 수 있다. 또한 기판(4001), 기판(4006), 및 실재(4005)에 의하여 밀봉된 공간에는 충전재(4514)가 제공되어 밀봉되어 있다. 이와 같이, 외기에 노출되지 않도록, 기밀성이 높고 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성 가스 외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리바이닐클로라이드), 아크릴 수지, 폴리이미드, 에폭시 수지, 실리콘(silicone) 수지, PVB(폴리바이닐뷰티랄), 또는 EVA(에틸렌바이닐아세테이트) 등을 사용할 수 있다. 또한 충전재(4514)에 건조제가 포함되어도 좋다.
실재(4005)에는 유리 프릿 등의 유리 재료나, 2액 혼합형 수지 등 상온에서 경화되는 경화 수지, 광 경화성 수지, 열 경화성 수지 등의 수지 재료를 사용할 수 있다. 또한 실재(4005)에 건조제가 포함되어도 좋다.
또한 필요에 따라 발광 소자의 사출면에 편광판 또는 원 편광판(타원 편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 제공하여도 좋다. 또한 편광판 또는 원 편광판에 반사 방지막을 제공하여도 좋다. 예를 들어, 표면의 요철에 의하여 반사광을 확산시켜, 반사를 저감할 수 있는 안티글레어 처리를 수행할 수 있다.
또한 발광 소자를 마이크로캐비티 구조로 함으로써, 색 순도가 높은 광을 추출할 수 있다. 또한 마이크로캐비티 구조 및 컬러 필터를 조합함으로써, 반사가 저감되어 표시 화상의 시인성을 높일 수 있다.
도전층(4030), 도전층(4031)에는, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 인듐 주석 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 투광성을 가지는 도전성 재료를 사용할 수 있다.
또한 도전층(4030), 도전층(4031)은 텅스텐(W), 몰리브데넘(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 탄탈럼(Ta), 크로뮴(Cr), 코발트(Co), 니켈(Ni), 타이타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 또는 그 금속 질화물 중에서 1종류 이상을 사용하여 형성될 수 있다.
또한 도전층(4030), 도전층(4031)은 도전성 고분자(도전성 폴리머라고도 함)를 포함한 도전성 조성물을 사용하여 형성할 수 있다. 도전성 고분자로서는 소위 π전자 공액계 도전성 고분자를 사용할 수 있다. 예를 들어, 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리싸이오펜 또는 그 유도체, 혹은 아닐린, 피롤, 및 싸이오펜 중 2종 이상으로 이루어진 공중합체 또는 그 유도체 등을 들 수 있다.
발광 소자(3125)로부터 광을 외부로 추출하기 위하여, 적어도 도전층(4030) 및 도전층(4031) 중 한쪽이 투명하면 좋다. 표시 장치는 광을 추출하는 방법에 따라 상면 사출(톱 이미션) 구조, 하면 사출(보텀 이미션) 구조, 및 양면 사출(듀얼 이미션) 구조로 분류된다. 상면 사출 구조란 기판(4006)으로부터 광을 추출하는 경우를 말한다. 하면 사출 구조란 기판(4001)으로부터 광을 추출하는 경우를 말한다. 양면 사출 구조란 기판(4006) 및 기판(4001)의 양쪽으로부터 광을 추출하는 경우를 말한다. 예를 들어, 상면 사출 구조의 경우, 도전층(4031)을 투명하게 하면 좋다. 예를 들어, 하면 사출 구조의 경우, 도전층(4030)을 투명하게 하면 좋다. 예를 들어, 양면 사출 구조의 경우, 도전층(4030) 및 도전층(4031)을 투명하게 하면 좋다.
도 17의 (A)는 도 16의 (A)에 도시된 트랜지스터(3431)에 톱 게이트형 트랜지스터를 제공한 경우의 단면도를 도시한 것이다. 마찬가지로, 도 17의 (B)는 도 16의 (B)에 도시된 트랜지스터(3232)에 톱 게이트형 트랜지스터를 제공한 경우의 단면도를 도시한 것이다.
도 17의 (A), (B)의 트랜지스터(3431) 및 트랜지스터(3232)에서, 도전층(517)은 게이트로서의 기능을 가지고, 도전층(510)은 소스 및 드레인 중 한쪽으로서의 기능을 가지고, 도전층(511)은 소스 및 드레인 중 다른 쪽으로서의 기능을 가진다.
<기억 회로의 구성예>
다음으로, 도 5에 도시된 기억 회로(33)의 자세한 구성예에 대하여 도 18 및 도 19를 참조하여 설명한다. 도 18은 기억 회로(33)의 구성예를 설명하는 블록도이다. 도 18에 도시된 바와 같이, 기억 회로(33)는 컨트롤러(1405), 행 회로(1410), 열 회로(1415), 메모리 셀 및 감지 증폭기 어레이(1420)(이하, 'MC-SA 어레이(1420)'라고 부름)를 가진다.
행 회로(1410)는 디코더(1411), 워드선 드라이버 회로(1412), 열 실렉터(1413), 감지 증폭기 드라이버 회로(1414)를 가진다. 열 회로(1415)는 글로벌 감지 증폭기 어레이(1416), 입출력 회로(1417)를 가진다. 글로벌 감지 증폭기 어레이(1416)는 복수의 글로벌 감지 증폭기(1447)를 가진다. MC-SA 어레이(1420)는 메모리 셀 어레이(1422), 감지 증폭기 어레이(1423), 글로벌 비트선 GBLL, 글로벌 비트선 GBLR를 가진다.
[MC-SA 어레이(1420)]
MC-SA 어레이(1420)는 메모리 셀 어레이(1422)를 감지 증폭기 어레이(1423) 위에 적층한 적층 구조를 가진다. 글로벌 비트선 GBLL, 글로벌 비트선 GBLR는 메모리 셀 어레이(1422) 위에 적층되어 있다. 기억 회로(33)에서는 비트선의 구조에, 로컬 비트선과 글로벌 비트선으로 계층화된 계층 비트선 구조가 채용되어 있다.
메모리 셀 어레이(1422)는 N개(N은 2 이상의 정수)의 로컬 메모리 셀 어레이(1425<0> 내지 1425<N-1>)를 가진다. 또한 메모리 셀 어레이(1423)는 N개의 로컬 메모리 셀 어레이(1426<0> 내지 1426<N-1>)를 가진다. 도 19의 (A)에 로컬 메모리 셀 어레이(1425)의 구성예를 도시하였다. 로컬 메모리 셀 어레이(1425)는 복수의 메모리 셀(1445), 복수의 워드선 WL, 복수의 비트선 BLL, 및 복수의 비트선 BLR를 가진다. 도 19의 (A)의 예에서는 로컬 메모리 셀 어레이(1425)의 구조는 오픈 비트선형이지만, 폴디드 비트선형이어도 좋다.
도 19의 (B)에, 공통의 비트선 BLL(BLR)에 접속되는, 한 쌍의 메모리 셀(1445a) 및 메모리 셀(1445b)의 회로 구성예를 도시하였다. 메모리 셀(1445a)은 트랜지스터 MW1a, 용량 소자 CS1a, 단자 B1a, 및 단자 B2a를 가지고, 워드선 WLa, 비트선 BLL(BLR)에 접속된다. 또한 메모리 셀(1445b)은 트랜지스터 MW1b, 용량 소자 CS1b, 단자 B1b, 및 단자 B2b를 가지고, 워드선 WLb, 비트선 BLL(BLR)에 접속된다. 또한 이하에서, 메모리 셀(1445a) 및 메모리 셀(1445b) 중 어느 한쪽을 특별히 한정하지 않는 경우에는, 메모리 셀(1445) 및 이에 부속하는 구성에 a 또는 b를 부기하지 않는 경우가 있다.
트랜지스터 MW1a는 용량 소자 CS1a의 충방전을 제어하는 기능을 가지고, 트랜지스터 MW1b는 용량 소자 CS1b의 충방전을 제어하는 기능을 가진다. 트랜지스터 MW1a의 게이트는 워드선 WLa에 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 비트선 BLL(BLR)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자 CS1a의 한쪽 전극에 전기적으로 접속되어 있다. 또한 트랜지스터 MW1b의 게이트는 워드선 WLb에 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 비트선 BLL(BLR)에 전기적으로 접속되고, 소스 및 드레인 중 다른 쪽은 용량 소자 CS1b의 한쪽 전극에 전기적으로 접속되어 있다. 이와 같이, 비트선 BLL(BLR)이 트랜지스터 MW1a의 소스 및 드레인 중 한쪽과 트랜지스터 MW1b의 소스 및 드레인 중 한쪽에 공통으로 사용된다.
트랜지스터 MW1은 용량 소자 CS1의 충방전을 제어하는 기능을 가진다. 용량 소자 CS1의 다른 쪽 전극은 단자 B2에 전기적으로 접속되어 있다. 단자 B2에는 정전위(예를 들어, 저전원 전위)가 입력된다.
트랜지스터 MW1a 및 트랜지스터 MW1b로서 OS 트랜지스터를 사용하는 것이 바람직하다. 상술한 바와 같이, OS 트랜지스터는 오프 전류가 낮다. 따라서, 용량 소자 CS1a 및 용량 소자 CS1b에 전하를 장시간 유지할 수 있기 때문에, 리프레시 동작의 빈도를 적게 할 수 있다. 이로써, 표시 시스템(10)의 소비전력을 저감할 수 있다. 또한 트랜지스터 MW1a 및 트랜지스터 MW1b로서, Si 트랜지스터 등 OS 트랜지스터 이외의 트랜지스터를 사용하여도 좋다.
트랜지스터 MW1은 백 게이트를 구비하고, 백 게이트는 단자 B1에 전기적으로 접속되어 있다. 그러므로, 단자 B1의 전위에 따라 트랜지스터 MW1의 문턱 전압을 변경할 수 있다. 예를 들어, 단자 B1의 전위는 고정 전위(예를 들어 음의 정전위)이어도 좋고, 기억 회로(33)의 동작에 따라 단자 B1의 전위를 변화시켜도 좋다.
트랜지스터 MW1의 백 게이트를 트랜지스터 MW1의 게이트, 소스, 또는 드레인에 전기적으로 접속하여 좋다. 또는, 트랜지스터 MW1에 백 게이트를 제공하지 않아도 된다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 상술한 실시형태에서 설명한 뉴럴 네트워크에 사용할 수 있는 반도체 장치의 구성예에 대하여 설명한다.
도 20의 (A)에 도시된 바와 같이, 뉴럴 네트워크 NN은 입력층 IL, 출력층 OL, 중간층(은닉층) HL에 의하여 구성할 수 있다. 입력층 IL, 출력층 OL, 중간층 HL은 각각 하나 또는 복수의 뉴런(유닛)을 가진다. 또한 중간층 HL은 1층이어도 좋고 2층 이상이어도 좋다. 2층 이상의 중간층 HL을 가지는 뉴럴 네트워크는 DNN(딥 뉴럴 네트워크)이라고 부를 수도 있고, 딥 뉴럴 네트워크를 사용한 학습은 심층 학습이라고 부를 수도 있다.
입력층 IL의 각 뉴런에는 입력 데이터가 입력되고, 중간층 HL의 각 뉴런에는 앞층 또는 뒤층의 뉴런의 출력 신호가 입력되고, 출력층 OL의 각 뉴런에는 앞층의 뉴런의 출력 신호가 입력된다. 또한 각 뉴런은 전후 층의 모든 뉴런과 결합되어 있어도 좋고(전(全)결합), 일부의 뉴런과 결합되어 있어도 좋다.
도 20의 (B)에 뉴런에 의한 연산의 예를 도시하였다. 여기서는 뉴런 N과, 뉴런 N에 신호를 출력하는 앞층의 2개의 뉴런을 도시하였다. 뉴런 N에는 앞층의 뉴런의 출력 x1과, 앞층의 뉴런의 출력 x2가 입력된다. 그리고 뉴런 N에서, 출력 x1과 가중치 w1의 승산 결과(x1w1)와 출력 x2와 가중치 w2의 승산 결과(x2w2)의 총합 x1w1+x2w2가 계산된 후, 필요에 따라 바이어스 b가 가산되어, 값 a=x1w1+x2w2+b가 얻어진다. 그리고, 값 a는 활성화 함수 h에 의하여 변환되고, 뉴런 N으로부터 출력 신호 y=h(a)가 출력된다.
이와 같이, 뉴런에 의한 연산에는, 앞층의 뉴런의 출력과 가중치의 곱을 더하는 연산, 즉 적화 연산이 포함된다(상기 x1w1+x2w2). 이 적화 연산은 프로그램을 사용하여 소프트웨어 상에서 수행하여도 좋고, 하드웨어에 의하여 수행되어도 좋다. 적화 연산을 하드웨어에 의하여 수행하는 경우에는 적화 연산 회로를 사용할 수 있다. 이 적화 연산 회로로서는 디지털 회로를 사용하여도 좋고, 아날로그 회로를 사용하여도 좋다. 적화 연산 회로에 아날로그 회로를 사용하는 경우, 적화 연산 회로의 회로 규모 축소, 또는 메모리에 대한 액세스 횟수의 감소로 인한 처리 속도 향상 및 소비전력 저감을 도모할 수 있다.
적화 연산 회로는 Si 트랜지스터로 구성하여도 좋고, OS 트랜지스터로 구성하여도 좋다. 특히, OS 트랜지스터는 오프 전류가 매우 작기 때문에, 적화 연산 회로의 메모리를 구성하는 트랜지스터로서 적합하다. 또한 Si 트랜지스터와 OS 트랜지스터의 양쪽을 사용하여 적화 연산 회로를 구성하여도 좋다. 이하, 적화 연산 회로의 기능을 가진 반도체 장치의 구성예에 대하여 설명한다.
<반도체 장치의 구성예>
도 21에, 뉴럴 네트워크의 연산을 수행하는 기능을 가지는 반도체 장치 MAC의 구성예를 도시하였다. 반도체 장치 MAC는, 뉴런 간의 결합 강도(가중치)에 대응하는 제 1 데이터 및 입력 데이터에 대응하는 제 2 데이터의 적화 연산을 수행하는 기능을 가진다. 또한 제 1 데이터 및 제 2 데이터는 각각, 아날로그 데이터 또는 멀티 레벨 디지털 데이터(이산적인 데이터)로 할 수 있다. 또한 반도체 장치 MAC는 적화 연산에 의하여 얻어진 데이터를 활성화 함수에 의하여 변환하는 기능을 가진다.
반도체 장치 MAC는 셀 어레이 CA, 전류원 회로 CS, 커런트 미러 회로 CM, 회로 WDD, 회로 WLD, 회로 CLD, 오프셋 회로 OFST, 및 활성화 함수 회로 ACTV를 가진다.
셀 어레이 CA는 복수의 메모리 셀 MC 및 복수의 메모리 셀 MCref를 가진다. 도 21에는, 셀 어레이 CA가 m행 n열(m, n은 1 이상의 정수)의 메모리 셀 MC(MC[1,1] 내지 MC[m,n])와, m개의 메모리 셀 MCref(MCref[1] 내지 MCref[m])를 가지는 구성예를 도시하였다. 메모리 셀 MC는 제 1 데이터를 저장하는 기능을 가진다. 또한 메모리 셀 MCref는 적화 연산에 사용되는 참조 데이터를 저장하는 기능을 가진다. 또한 참조 데이터는 아날로그 데이터 또는 멀티 레벨 디지털 데이터로 할 수 있다.
메모리 셀 MC[i,j](i는 1 이상 m 이하의 정수, j는 1 이상 n 이하의 정수)는 배선 WL[i], 배선 RW[i], 배선 WD[j], 및 배선 BL[j]와 접속되어 있다. 또한 메모리 셀 MCref[i]는 배선 WL[i], 배선 RW[i], 배선 WDref, 배선 BLref와 접속되어 있다. 여기서, 메모리 셀 MC[i,j]와 배선 BL[j] 사이를 흐르는 전류를 IMC[i,j]로 표기하고, 메모리 셀 MCref[i]와 배선 BLref 사이를 흐르는 전류를 IMCref[i]로 표기한다.
메모리 셀 MC 및 메모리 셀 MCref의 구체적인 구성예를 도 22에 도시하였다. 도 22에는 대표적인 예로서 메모리 셀 MC[1,1], MC[2,1] 및 메모리 셀 MCref[1], MCref[2]를 도시하였지만, 다른 메모리 셀 MC 및 메모리 셀 MCref에도 같은 구성을 사용할 수 있다. 메모리 셀 MC 및 메모리 셀 MCref는 각각, 트랜지스터 Tr11, 트랜지스터 Tr12, 용량 소자 C11을 가진다. 여기서는, 트랜지스터 Tr11 및 트랜지스터 Tr12가 n채널형 트랜지스터인 경우에 대하여 설명한다.
메모리 셀 MC에서, 트랜지스터 Tr11의 게이트는 배선 WL과 접속되고, 소스 및 드레인 중 한쪽은 트랜지스터 Tr12의 게이트 및 용량 소자 C11의 제 1 전극과 접속되고, 소스 및 드레인 중 다른 쪽은 배선 WD와 접속되어 있다. 트랜지스터 Tr12의 소스 및 드레인 중 한쪽은 배선 BL과 접속되고, 소스 및 드레인 중 다른 쪽은 배선 VR와 접속되어 있다. 용량 소자 C11의 제 2 전극은 배선 RW와 접속되어 있다. 배선 VR는 소정의 전위를 공급하는 기능을 가지는 배선이다. 여기서는 일례로서, 배선 VR로부터 저전원 전위(접지 전위 등)가 공급되는 경우에 대하여 설명한다.
트랜지스터 Tr11의 소스 및 드레인 중 한쪽, 트랜지스터 Tr12의 게이트, 및 용량 소자 C11의 제 1 전극과 접속된 노드를 노드 NM으로 한다. 또한 메모리 셀 MC[1,1], MC[2,1]의 노드 NM을 각각 노드 NM[1,1], NM[2,1]으로 표기한다.
메모리 셀 MCref도 메모리 셀 MC와 같은 구성을 가진다. 다만, 메모리 셀 MCref는 배선 WD 대신에 배선 WDref와 접속되고, 배선 BL 대신에 배선 BLref와 접속되어 있다. 또한 메모리 셀 MCref[1], MCref[2]에서, 트랜지스터 Tr11의 소스 및 드레인 중 한쪽, 트랜지스터 Tr12의 게이트, 및 용량 소자 C11의 제 1 전극과 접속된 노드를 각각 노드 NMref[1], NMref[2]로 표기한다.
노드 NM 및 노드 NMref는 각각, 메모리 셀 MC 및 메모리 셀 MCref의 유지 노드로서 기능한다. 노드 NM에는 제 1 데이터가 유지되고, 노드 NMref에는 참조 데이터가 유지된다. 또한 배선 BL[1]로부터 메모리 셀 MC[1,1], MC[2,1]의 트랜지스터 Tr12에는 각각, 전류 IMC[1,1], IMC[2,1]가 흐른다. 또한 배선 BLref로부터 메모리 셀 MCref[1], MCref[2]의 트랜지스터 Tr12에는 각각, 전류 IMCref[1], IMCref[2]가 흐른다.
트랜지스터 Tr11은 노드 NM 또는 노드 NMref의 전위를 유지하는 기능을 가지므로, 트랜지스터 Tr11의 오프 전류는 작은 것이 바람직하다. 그러므로, 트랜지스터 Tr11로서 오프 전류가 매우 작은 OS 트랜지스터를 사용하는 것이 바람직하다. 이로써, 노드 NM 또는 노드 NMref의 전위의 변동을 억제할 수 있어 연산 정밀도의 향상을 도모할 수 있다. 또한 노드 NM 또는 노드 NMref의 전위를 리프레시하는 동작의 빈도를 낮게 억제할 수 있게 되어, 소비전력을 삭감할 수 있다.
트랜지스터 Tr12는 특별히 한정되지 않고, 예를 들어 Si 트랜지스터 또는 OS 트랜지스터 등을 사용할 수 있다. 트랜지스터 Tr12에 OS 트랜지스터를 사용하는 경우, 트랜지스터 Tr11과 같은 제조 장치를 사용하여 트랜지스터 Tr12를 제작할 수 있게 되어 제조 비용을 억제할 수 있다. 또한 트랜지스터 Tr12는 n채널형이어도 p채널형이어도 좋다.
전류원 회로 CS는 배선 BL[1] 내지 BL[n] 및 배선 BLref와 접속되어 있다. 전류원 회로 CS는 배선 BL[1] 내지 BL[n] 및 배선 BLref에 전류를 공급하는 기능을 가진다. 또한 배선 BL[1] 내지 BL[n]에 공급되는 전류값과 배선 BLref에 공급되는 전류값은 달라도 좋다. 여기서는, 전류원 회로 CS로부터 배선 BL[1] 내지 BL[n]에 공급되는 전류를 IC로, 전류원 회로 CS로부터 배선 BLref에 공급되는 전류를 ICref로 표기한다.
커런트 미러 회로 CM은 배선 IL[1] 내지 IL[n] 및 배선 ILref를 가진다. 배선 IL[1] 내지 IL[n]은 각각 배선 BL[1] 내지 BL[n]과 접속되고, 배선 ILref는 배선 BLref와 접속되어 있다. 여기서는, 배선 IL[1] 내지 IL[n]과 배선 BL[1] 내지 BL[n]의 접속 부분을 노드 NP[1] 내지 NP[n]으로 표기한다. 또한 배선 ILref와 배선 BLref의 접속 부분을 노드 NPref로 표기한다.
커런트 미러 회로 CM은 노드 NPref의 전위에 대응하는 전류 ICM을 배선 ILref에 흘리는 기능과, 이 전류 ICM을 배선 IL[1] 내지 IL[n]에도 흘리는 기능을 가진다. 도 21에는, 배선 BLref로부터 배선 ILref에 전류 ICM이 배출되고, 배선 BL[1] 내지 BL[n]으로부터 배선 IL[1] 내지 IL[n]에 전류 ICM이 배출되는 예를 도시하였다. 또한 커런트 미러 회로 CM으로부터 배선 BL[1] 내지 BL[n]을 통하여 셀 어레이 CA에 흐르는 전류를 IB[1] 내지 IB[n]으로 표기한다. 또한 커런트 미러 회로 CM으로부터 배선 BLref를 통하여 셀 어레이 CA에 흐르는 전류를 IBref로 표기한다.
회로 WDD는 배선 WD[1] 내지 WD[n] 및 배선 WDref와 접속되어 있다. 회로 WDD는 메모리 셀 MC에 저장되는 제 1 데이터에 대응하는 전위를 배선 WD[1] 내지 WD[n]에 공급하는 기능을 가진다. 또한 회로 WDD는 메모리 셀 MCref에 저장되는 참조 데이터에 대응하는 전위를 배선 WDref에 공급하는 기능을 가진다. 회로 WLD는 배선 WL[1] 내지 WL[m]과 접속되어 있다. 회로 WLD는 데이터의 기록을 수행하는 메모리 셀 MC 또는 메모리 셀 MCref를 선택하기 위한 신호를 배선 WL[1] 내지 WL[m]에 공급하는 기능을 가진다. 회로 CLD는 배선 RW[1] 내지 RW[m]과 접속되어 있다. 회로 CLD는 제 2 데이터에 대응하는 전위를 배선 RW[1] 내지 RW[m]에 공급하는 기능을 가진다.
오프셋 회로 OFST는 배선 BL[1] 내지 BL[n] 및 배선 OL[1] 내지 OL[n]과 접속되어 있다. 오프셋 회로 OFST는 배선 BL[1] 내지 BL[n]으로부터 오프셋 회로 OFST에 흐르는 전류량, 및/또는 배선 BL[1] 내지 BL[n]으로부터 오프셋 회로 OFST에 흐르는 전류의 변화량을 검출하는 기능을 가진다. 또한 오프셋 회로 OFST는 검출 결과를 배선 OL[1] 내지 OL[n]에 출력하는 기능을 가진다. 또한 오프셋 회로 OFST는 검출 결과에 대응하는 전류를 배선 OL에 출력하여도 좋고, 검출 결과에 대응하는 전류를 전압으로 변환하여 배선 OL에 출력하여도 좋다. 셀 어레이 CA와 오프셋 회로 OFST 사이를 흐르는 전류를 Iα[1] 내지 Iα[n]으로 표기한다.
오프셋 회로 OFST의 구성예를 도 23에 도시하였다. 도 23에 도시된 오프셋 회로 OFST는 회로 OC[1] 내지 OC[n]을 가진다. 또한 회로 OC[1] 내지 OC[n] 각각은 트랜지스터 Tr21, 트랜지스터 Tr22, 트랜지스터 Tr23, 용량 소자 C21, 및 저항 소자 R1을 가진다. 각 소자의 접속 관계는 도 23에 도시된 바와 같다. 또한 용량 소자 C21의 제 1 전극 및 저항 소자 R1의 제 1 단자와 접속된 노드를 노드 Na로 한다. 또한 용량 소자 C21의 제 2 전극, 트랜지스터 Tr21의 소스 및 드레인 중 한쪽, 및 트랜지스터 Tr22의 게이트와 접속된 노드를 노드 Nb로 한다.
배선 VrefL은 전위 Vref를 공급하는 기능을 가지고, 배선 VaL은 전위 Va를 공급하는 기능을 가지고, 배선 VbL은 전위 Vb를 공급하는 기능을 가진다. 또한 배선 VDDL은 전위 VDD를 공급하는 기능을 가지고, 배선 VSSL은 전위 VSS를 공급하는 기능을 가진다. 여기서는, 전위 VDD가 고전원 전위이고, 전위 VSS가 저전원 전위인 경우에 대하여 설명한다. 또한 배선 RST는 트랜지스터 Tr21의 도통 상태를 제어하기 위한 전위를 공급하는 기능을 가진다. 트랜지스터 Tr22, 트랜지스터 Tr23, 배선 VDDL, 배선 VSSL, 및 배선 VbL에 의하여 소스 폴로어 회로가 구성된다.
다음으로, 회로 OC[1] 내지 OC[n]의 동작예를 설명한다. 또한 여기서는 대표적인 예로서 회로 OC[1]의 동작예를 설명하지만, 회로 OC[2] 내지 OC[n]도 마찬가지로 동작시킬 수 있다. 우선, 배선 BL[1]에 제 1 전류가 흐르면, 노드 Na의 전위는 제 1 전류와 저항 소자 R1의 저항값에 대응하는 전위가 된다. 또한 이때 트랜지스터 Tr21은 온 상태이고, 노드 Nb에 전위 Va가 공급된다. 그 후, 트랜지스터 Tr21은 오프 상태가 된다.
다음으로, 배선 BL[1]에 제 2 전류가 흐르면, 노드 Na의 전위는 제 2 전류와 저항 소자 R1의 저항값에 대응하는 전위로 변화된다. 이때 트랜지스터 Tr21은 오프 상태이고, 노드 Nb는 플로팅 상태가 되어 있기 때문에, 노드 Na의 전위 변화에 따라 노드 Nb의 전위는 용량 결합에 의하여 변화된다. 여기서, 노드 Na의 전위 변화를 ΔVNa로 하고, 용량 결합 계수를 1로 하면, 노드 Nb의 전위는 Va+ΔVNa가 된다. 그리고, 트랜지스터 Tr22의 문턱 전압을 Vth로 하면, 배선 OL[1]로부터 전위 Va+ΔVNa-Vth가 출력된다. 여기서, Va=Vth로 함으로써, 배선 OL[1]로부터 전위 ΔVNa를 출력할 수 있다.
전위 ΔVNa는 제 1 전류로부터 제 2 전류로의 변화량, 저항 소자 R1, 및 전위 Vref에 따라 정해진다. 여기서, 저항 소자 R1과 전위 Vref는 이미 알려져 있기 때문에, 전위 ΔVNa로부터 배선 BL에 흐르는 전류의 변화량을 구할 수 있다.
상술한 바와 같이 오프셋 회로 OFST에 의하여 검출된 전류량, 및/또는 전류의 변화량에 대응하는 신호는 배선 OL[1] 내지 OL[n]을 통하여 활성화 함수 회로 ACTV에 입력된다.
활성화 함수 회로 ACTV는 배선 OL[1] 내지 OL[n] 및 배선 NIL[1] 내지 NIL[n]과 접속되어 있다. 활성화 함수 회로 ACTV는 오프셋 회로 OFST로부터 입력된 신호를 미리 정의된 활성화 함수에 따라 변환하기 위한 연산을 수행하는 기능을 가진다. 활성화 함수로서는, 예를 들어 시그모이드 함수, tanh 함수, softmax 함수, ReLU 함수, 문턱값 함수 등을 사용할 수 있다. 활성화 함수 회로 ACTV에 의하여 변환된 신호는 출력 데이터로서 배선 NIL[1] 내지 NIL[n]에 출력된다.
<반도체 장치의 동작예>
상기 반도체 장치 MAC를 사용하여 제 1 데이터와 제 2 데이터의 적화 연산을 수행할 수 있다. 이하, 적화 연산을 수행할 때의 반도체 장치 MAC의 동작예를 설명한다.
도 24에 반도체 장치 MAC의 동작예의 타이밍 차트를 도시하였다. 도 24에는, 도 22에서의 배선 WL[1], 배선 WL[2], 배선 WD[1], 배선 WDref, 노드 NM[1,1], 노드 NM[2,1], 노드 NMref[1], 노드 NMref[2], 배선 RW[1], 및 배선 RW[2]의 전위의 추이(推移)와, 전류 IB[1] 내지 Iα[1] 및 전류 IBref의 값의 추이를 도시하였다. 전류 IB[1] 내지 Iα[1]은 배선 BL[1]로부터 메모리 셀 MC[1,1], MC[2,1]에 흐르는 전류의 합계에 상당한다.
또한 여기서는 대표적인 예로서 도 22에 도시된 메모리 셀 MC[1,1], MC[2,1] 및 메모리 셀 MCref[1], MCref[2]에 착안하여 동작을 설명하지만, 다른 메모리 셀 MC 및 메모리 셀 MCref도 마찬가지로 동작시킬 수 있다.
[제 1 데이터의 저장]
우선, 시각 T01 내지 T02에서, 배선 WL[1]의 전위가 하이 레벨이 되고, 배선 WD[1]의 전위가 접지 전위(GND)보다 VPR-VW[1,1]만큼 큰 전위가 되고, 배선 WDref의 전위가 접지 전위보다 VPR만큼 큰 전위가 된다. 또한 배선 RW[1] 및 배선 RW[2]의 전위가 기준 전위(REFP)가 된다. 또한 전위 VW[1,1]은 메모리 셀 MC[1,1]에 저장되는 제 1 데이터에 대응하는 전위이다. 또한 전위 VPR는 참조 데이터에 대응하는 전위이다. 이로써, 메모리 셀 MC[1,1] 및 메모리 셀 MCref[1]이 가지는 트랜지스터 Tr11이 온 상태가 되고, 노드 NM[1,1]의 전위가 VPR-VW[1,1], 노드 NMref[1]의 전위가 VPR가 된다.
이때, 배선 BL[1]로부터 메모리 셀 MC[1,1]의 트랜지스터 Tr12에 흐르는 전류 IMC[1,1],0은 다음 식으로 나타낼 수 있다. 여기서, k는 트랜지스터 Tr12의 채널 길이, 채널 폭, 이동도, 및 게이트 절연막의 용량 등으로 정해지는 상수이다. 또한 Vth는 트랜지스터 Tr12의 문턱 전압이다.
IMC[1,1],0=k(VPR-VW[1,1]-Vth)2 (E1)
또한 배선 BLref로부터 메모리 셀 MCref[1]의 트랜지스터 Tr12에 흐르는 전류 IMCref[1],0은 다음 식으로 나타낼 수 있다.
IMCref[1],0=k(VPR-Vth)2 (E2)
다음으로, 시각 T02 내지 T03에서, 배선 WL[1]의 전위가 로 레벨이 된다. 이로써, 메모리 셀 MC[1,1] 및 메모리 셀 MCref[1]이 가지는 트랜지스터 Tr11이 오프 상태가 되어, 노드 NM[1,1] 및 노드 NMref[1]의 전위가 유지된다.
또한 상술한 바와 같이, 트랜지스터 Tr11로서 OS 트랜지스터를 사용하는 것이 바람직하다. 이로써, 트랜지스터 Tr11의 누설 전류를 억제할 수 있고, 노드 NM[1,1] 및 노드 NMref[1]의 전위를 정확하게 유지할 수 있다.
다음으로, 시각 T03 내지 T04에서, 배선 WL[2]의 전위가 하이 레벨이 되고, 배선 WD[1]의 전위가 접지 전위보다 VPR-VW[2,1]만큼 큰 전위가 되고, 배선 WDref의 전위가 접지 전위보다 VPR만큼 큰 전위가 된다. 또한 전위 VW[2,1]은 메모리 셀 MC[2,1]에 저장되는 제 1 데이터에 대응하는 전위이다. 이로써, 메모리 셀 MC[2,1] 및 메모리 셀 MCref[2]가 가지는 트랜지스터 Tr11이 온 상태가 되고, 노드 NM[1,1]의 전위가 VPR-VW[2,1], 노드 NMref[1]의 전위가 VPR가 된다.
이때, 배선 BL[1]로부터 메모리 셀 MC[2,1]의 트랜지스터 Tr12에 흐르는 전류 IMC[2,1],0은 다음의 식으로 나타낼 수 있다.
IMC[2,1],0=k(VPR-VW[2,1]-Vth)2 (E3)
또한 배선 BLref로부터 메모리 셀 MCref[2]의 트랜지스터 Tr12에 흐르는 전류 IMCref[2],0은 다음 식으로 나타낼 수 있다.
IMCref[2],0=k(VPR-Vth)2 (E4)
다음으로, 시각 T04 내지 T05에서, 배선 WL[2]의 전위가 로 레벨이 된다. 이로써, 메모리 셀 MC[2,1] 및 메모리 셀 MCref[2]가 가지는 트랜지스터 Tr11이 오프 상태가 되어, 노드 NM[2,1] 및 노드 NMref[2]의 전위가 유지된다.
여기까지의 동작에 의하여, 메모리 셀 MC[1,1], MC[2,1]에 제 1 데이터가 저장되고, 메모리 셀 MCref[1], MCref[2]에 참조 데이터가 저장된다.
여기서, 시각 T04 내지 T05에서, 배선 BL[1] 및 배선 BLref에 흐르는 전류에 대하여 생각한다. 배선 BLref에는 전류원 회로 CS로부터 전류가 공급된다. 또한 배선 BLref를 흐르는 전류는 커런트 미러 회로 CM, 메모리 셀 MCref[1], MCref[2]에 배출된다. 전류원 회로 CS로부터 배선 BLref에 공급되는 전류를 ICref로, 배선 BLref로부터 커런트 미러 회로 CM에 배출되는 전류를 ICM,0으로 하면, 다음 식이 성립된다.
ICref-ICM,0=IMCref[1],0+IMCref[2],0 (E5)
배선 BL[1]에는 전류원 회로 CS로부터의 전류가 공급된다. 또한 배선 BL[1]을 흐르는 전류는 커런트 미러 회로 CM, 메모리 셀 MC[1,1], MC[2,1]에 배출된다. 또한 배선 BL[1]로부터 오프셋 회로 OFST에 전류가 흐른다. 전류원 회로 CS로부터 배선 BL[1]에 공급되는 전류를 IC,0으로, 배선 BL[1]로부터 오프셋 회로 OFST에 흐르는 전류를 Iα,0으로 하면, 다음 식이 성립된다.
IC-ICM,0=IMC[1,1],0+IMC[2,1],0+Iα,0 (E6)
[제 1 데이터와 제 2 데이터의 적화 연산]
다음으로, 시각 T05 내지 T06에서, 배선 RW[1]의 전위가 기준 전위보다 VX[1]만큼 큰 전위가 된다. 이때, 메모리 셀 MC[1,1] 및 메모리 셀 MCref[1] 각각의 용량 소자 C11에는 전위 VX[1]이 공급되고, 용량 결합에 의하여 트랜지스터 Tr12의 게이트의 전위가 상승한다. 또한 전위 Vx[1]은 메모리 셀 MC[1,1] 및 메모리 셀 MCref[1]에 공급되는 제 2 데이터에 대응하는 전위이다.
트랜지스터 Tr12의 게이트의 전위 변화량은 배선 RW의 전위 변화량에, 메모리 셀의 구성으로 정해지는 용량 결합 계수를 곱한 값이 된다. 용량 결합 계수는 용량 소자 C11의 용량, 트랜지스터 Tr12의 게이트 용량, 및 기생 용량 등에 의하여 산출된다. 이하에서는 편의상, 배선 RW의 전위 변화량과 트랜지스터 Tr12의 게이트의 전위 변화량이 같은 것, 즉 용량 결합 계수가 1인 것으로 하여 설명한다. 실제로는 용량 결합 계수를 고려하여 전위 Vx를 결정하면 좋다.
메모리 셀 MC[1,1] 및 메모리 셀 MCref[1]의 용량 소자 C11에 전위 VX[1]이 공급되면, 노드 NM[1,1] 및 노드 NMref[1]의 전위가 각각 VX[1]만큼 상승한다.
여기서, 시각 T05 내지 T06에서, 배선 BL[1]로부터 메모리 셀 MC[1,1]의 트랜지스터 Tr12에 흐르는 전류 IMC[1,1],1은 다음 식으로 나타낼 수 있다.
IMC[1,1],1=k(VPR-VW[1,1]+VX[1]-Vth)2 (E7)
즉, 배선 RW[1]에 전위 VX[1]을 공급함으로써, 배선 BL[1]로부터 메모리 셀 MC[1,1]의 트랜지스터 Tr12에 흐르는 전류는 ΔIMC[1,1]=IMC[1,1],1-IMC[1,1],0만큼 증가한다.
또한 시각 T05 내지 T06에서, 배선 BLref로부터 메모리 셀 MCref[1]의 트랜지스터 Tr12에 흐르는 전류 IMCref[1],1은 다음 식으로 나타낼 수 있다.
IMCref[1],1=k(VPR+VX[1]-Vth)2 (E8)
즉, 배선 RW[1]에 전위 VX[1]을 공급함으로써, 배선 BLref로부터 메모리 셀 MCref[1]의 트랜지스터 Tr12에 흐르는 전류는 ΔIMCref[1]=IMCref[1],1-IMCref[1],0만큼 증가한다.
또한 배선 BL[1] 및 배선 BLref에 흐르는 전류에 대하여 생각한다. 배선 BLref에는 전류원 회로 CS로부터 전류 ICref가 공급된다. 또한 배선 BLref를 흐르는 전류는 커런트 미러 회로 CM, 메모리 셀 MCref[1], MCref[2]에 배출된다. 배선 BLref로부터 커런트 미러 회로 CM에 배출되는 전류를 ICM,1로 하면, 다음 식이 성립된다.
ICref-ICM,1=IMCref[1],1+IMCref[2],0 (E9)
배선 BL[1]에는 전류원 회로 CS로부터 전류 IC가 공급된다. 또한 배선 BL[1]을 흐르는 전류는 커런트 미러 회로 CM, 메모리 셀 MC[1,1], MC[2,1]에 배출된다. 또한 배선 BL[1]로부터 오프셋 회로 OFST에도 전류가 흐른다. 배선 BL[1]로부터 오프셋 회로 OFST에 흐르는 전류를 Iα,1로 하면, 다음 식이 성립된다.
IC-ICM,1=IMC[1,1],1+IMC[2,1],1+Iα,1 (E10)
그리고, 식(E1) 내지 식(E10)으로부터, 전류 Iα,0과 전류 Iα,1의 차이(차분 전류 ΔIα)는 다음 식으로 나타낼 수 있다.
ΔIα=Iα,0-Iα,1=2kVW[1,1]VX[1] (E11)
이와 같이, 차분 전류 ΔIα는 전위 VW[1,1]과 전위 VX[1]의 곱에 대응하는 값이 된다.
그 후, 시각 T06 내지 T07에서, 배선 RW[1]의 전위는 접지 전위가 되고, 노드 NM[1,1] 및 노드 NMref[1]의 전위는 시각 T04 내지 T05와 마찬가지로 된다.
다음으로, 시각 T07 내지 T08에서, 배선 RW[1]의 전위가 기준 전위보다 VX[1]만큼 큰 전위가 되고, 배선 RW[2]의 전위가 기준 전위보다 VX[2]만큼 큰 전위가 공급된다. 이로써, 메모리 셀 MC[1,1] 및 메모리 셀 MCref[1] 각각의 용량 소자 C11에 전위 VX[1]이 공급되고, 용량 결합에 의하여 노드 NM[1,1] 및 노드 NMref[1]의 전위가 각각 VX[1]만큼 상승한다. 또한 메모리 셀 MC[2,1] 및 메모리 셀 MCref[2] 각각의 용량 소자 C11에 전위 VX[2]가 공급되고, 용량 결합에 의하여 노드 NM[2,1] 및 노드 NMref[2]의 전위가 각각 VX[2]만큼 상승한다.
여기서, 시각 T07 내지 T08에서, 배선 BL[1]로부터 메모리 셀 MC[2,1]의 트랜지스터 Tr12에 흐르는 전류 IMC[2,1],1은 다음 식으로 나타낼 수 있다.
IMC[2,1],1=k(VPR-VW[2,1]+VX[2]-Vth)2 (E12)
즉, 배선 RW[2]에 전위 VX[2]를 공급함으로써, 배선 BL[1]로부터 메모리 셀 MC[2,1]의 트랜지스터 Tr12에 흐르는 전류는 ΔIMC[2,1]=IMC[2,1],1-IMC[2,1],0만큼 증가한다.
또한 시각 T05 내지 T06에서, 배선 BLref로부터 메모리 셀 MCref[2]의 트랜지스터 Tr12에 흐르는 전류 IMCref[2],1은 다음 식으로 나타낼 수 있다.
IMCref[2],1=k(VPR+VX[2]-Vth)2 (E13)
즉, 배선 RW[2]에 전위 VX[2]를 공급함으로써, 배선 BLref로부터 메모리 셀 MCref[2]의 트랜지스터 Tr12에 흐르는 전류는 ΔIMCref[2]=IMCref[2],1-IMCref[2],0만큼 증가한다.
또한 배선 BL[1] 및 배선 BLref에 흐르는 전류에 대하여 생각한다. 배선 BLref에는 전류원 회로 CS로부터 전류 ICref가 공급된다. 또한 배선 BLref를 흐르는 전류는 커런트 미러 회로 CM, 메모리 셀 MCref[1], MCref[2]에 배출된다. 배선 BLref로부터 커런트 미러 회로 CM에 배출되는 전류를 ICM,2로 하면, 다음 식이 성립된다.
ICref-ICM,2=IMCref[1],1+IMCref[2],1 (E14)
배선 BL[1]에는 전류원 회로 CS로부터 전류 IC가 공급된다. 또한 배선 BL[1]을 흐르는 전류는 커런트 미러 회로 CM, 메모리 셀 MC[1,1], MC[2,1]에 배출된다. 또한 배선 BL[1]로부터 오프셋 회로 OFST에도 전류가 흐른다. 배선 BL[1]로부터 오프셋 회로 OFST에 흐르는 전류를 Iα,1로 하면, 다음 식이 성립된다.
IC-ICM,2=IMC[1,1],1+IMC[2,1],1+Iα,2 (E15)
그리고, 식(E1) 내지 식(E8) 및 식(E12) 내지 식(E15)으로부터, 전류 Iα,0과 전류 Iα,2의 차이(차분 전류 ΔIα)는 다음 식으로 나타낼 수 있다.
ΔIα=Iα,0-Iα,2=2k(VW[1,1]VX[1]+VW[2,1]VX[2]) (E16)
이와 같이, 차분 전류 ΔIα는 전위 VW[1,1]과 전위 VX[1]의 곱과, 전위 VW[2,1]과 전위 VX[2]의 곱을 더한 결과에 대응하는 값이 된다.
그 후, 시각 T08 내지 T09에서, 배선 RW[1], RW[2]의 전위는 접지 전위가 되고, 노드 NM[1,1], NM[2,1] 및 노드 NMref[1], NMref[2]의 전위는 시각 T04 내지 T05와 마찬가지로 된다.
식(E9) 및 식(E16)으로 나타내어진 바와 같이, 오프셋 회로 OFST에 입력되는 차분 전류 ΔIα는, 제 1 데이터(가중치)에 대응하는 전위 VX와 제 2 데이터(입력 데이터)에 대응하는 전위 VW의 곱을 더한 결과에 대응하는 값이 된다. 즉, 차분 전류 ΔIα를 오프셋 회로 OFST로 계측함으로써, 제 1 데이터와 제 2 데이터의 적화 연산 결과를 얻을 수 있다.
또한 위에서는 특히 메모리 셀 MC[1,1], MC[2,1] 및 메모리 셀 MCref[1], MCref[2]에 착안하였지만, 메모리 셀 MC 및 메모리 셀 MCref의 개수는 임의로 설정할 수 있다. 메모리 셀 MC 및 메모리 셀 MCref의 행수 m을 임의의 수로 한 경우의 차분 전류 ΔIα는 다음 식으로 나타낼 수 있다.
ΔIα=2kΣiVW[i,1]VX[i] (E17)
또한 메모리 셀 MC 및 메모리 셀 MCref의 열수 n을 늘림으로써, 병렬적으로 실행되는 적화 연산의 수를 늘릴 수 있다.
이상과 같이, 반도체 장치 MAC를 사용함으로써, 제 1 데이터와 제 2 데이터의 적화 연산을 수행할 수 있다. 또한 메모리 셀 MC 및 메모리 셀 MCref로서 도 22에 도시된 구성을 사용함으로써, 적은 트랜지스터로 적화 연산 회로를 구성할 수 있다. 그러므로, 반도체 장치 MAC의 회로 규모의 축소를 도모할 수 있다.
반도체 장치 MAC를 뉴럴 네트워크에서의 연산에 사용하는 경우, 메모리 셀 MC의 행수 m은 하나의 뉴런에 공급되는 입력 데이터의 수에 대응시키고, 메모리 셀 MC의 열수 n은 뉴런의 개수에 대응시킬 수 있다. 예를 들어, 도 20의 (A)에 도시된 중간층 HL에서 반도체 장치 MAC를 사용한 적화 연산을 수행하는 경우에 대하여 생각한다. 이때, 메모리 셀 MC의 행수 m은 입력층 IL으로부터 공급되는 입력 데이터의 수(입력층 IL의 뉴런의 개수)로 설정하고, 메모리 셀 MC의 열수 n은 중간층 HL의 뉴런의 개수로 설정할 수 있다.
또한 반도체 장치 MAC를 적용하는 뉴럴 네트워크의 구조는 특별히 한정되지 않는다. 예를 들어 반도체 장치 MAC는 컨볼루셔널 뉴럴 네트워크(CNN), 리커런트 뉴럴 네트워크(RNN), 오트인코더, 볼츠만 머신(제한 볼츠만 머신을 포함함) 등에 사용할 수도 할 수 있다.
이상과 같이, 반도체 장치 MAC를 사용함으로써, 뉴럴 네트워크의 적화 연산을 수행할 수 있다. 또한 셀 어레이 CA에 도 22에 도시된 메모리 셀 MC 및 메모리 셀 MCref를 사용함으로써, 연산 정밀도의 향상, 소비전력의 삭감, 또는 회로 규모의 축소를 도모할 수 있는 IC를 제공할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태, 본 발명의 일 형태에 개시되는 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란, 예를 들어 산화물 반도체를 구성하는 원소가, 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 이하에서는, 산화물 반도체에서 하나 또는 그 이상의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있어도 좋다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 불러도 됨)란 인듐 산화물(이하, InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하, InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함) 등과, 갈륨 산화물(이하, GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하, GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크 패턴이 되고, 모자이크 패턴의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하, 클라우드상이라고도 함)이다.
즉, CAC-OS는, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합되어 있는 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서 등에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 '제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다'라고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서, InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조는, 복수의 IGZO의 나노 결정이 c축 배향을 가지고 또한 a-b면에서는 배향하지 않고 연결된 결정 구조이다.
한편, CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란 In, Ga, Zn, 및 O를 포함한 재료 구성에서, 일부에 Ga을 주성분으로 하는 나노 입자상으로 관찰되는 영역과 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다. 따라서, CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 상이한 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어, In을 주성분으로 하는 막과 Ga을 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역에서는 명확한 경계를 관찰할 수 없는 경우가 있다.
또한 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 또는 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어 있는 경우, CAC-OS란 일부에 상기 금속 원소를 주성분으로 하는 나노 입자상으로 관찰되는 영역과, 일부에 In을 주성분으로 하는 나노 입자상으로 관찰되는 영역이 각각 모자이크 패턴으로 무작위로 분산되어 있는 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건에서 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스 중에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법 중 하나인 Out-of-plane법에 의한 θ/2θ 스캔을 사용하여 측정하였을 때 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉, X선 회절로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는 것을 알 수 있다.
또한 CAC-OS는 프로브 직경 1nm의 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역이 관측되고 상기 링 영역에 복수의 휘점이 관측된다. 따라서, 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가지는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재하고 혼합되어 있는 구조를 가지는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 상이한 구조이고, IGZO 화합물과 상이한 성질을 가진다. 즉, CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크 패턴인 구조를 가진다.
여기서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높은 영역이다. 즉, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 발현된다. 따라서, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높은 영역이다. 즉, GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써 누설 전류가 억제되어 양호한 스위칭 동작을 실현할 수 있다.
따라서, CAC-OS를 반도체 소자에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 소자는 신뢰성이 높다. 따라서, CAC-OS는 디스플레이를 비롯한 각종 반도체 장치에 최적이다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태의 표시 시스템을 적용 가능한 이동체의 예에 대하여 설명한다.
도 25의 (A)는 자동차(301)이다. 본 발명의 일 형태의 표시 시스템은 자동차(301)에 적용할 수 있다. 예를 들어, 본 발명의 일 형태의 표시 시스템을 구성하는 촬상 장치를 자동차(301)에 제공함으로써, 자동차(301) 외부의 상황을 촬상할 수 있다. 촬상 장치에 의하여 취득된 촬상 데이터가 명암차가 큰 촬상 데이터이고 표시 장치의 다이내믹 레인지가 촬상 장치의 다이내믹 레인지보다 낮은 경우에도, 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있다.
도 25의 (B)는 버스(302)이다. 본 발명의 일 형태의 표시 시스템은 버스(302)에 적용할 수 있다. 예를 들어, 본 발명의 일 형태의 표시 시스템을 구성하는 촬상 장치를 버스(302)에 제공함으로써, 버스(302) 외부의 상황을 촬상할 수 있다. 촬상 장치에 의하여 취득된 촬상 데이터가 명암차가 큰 촬상 데이터이고 표시 장치의 다이내믹 레인지가 촬상 장치의 다이내믹 레인지보다 낮은 경우에도, 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있다.
도 25의 (C)는 열차(303)이다. 본 발명의 일 형태의 표시 시스템은 열차(303)에 적용할 수 있다. 예를 들어, 본 발명의 일 형태의 표시 시스템을 구성하는 촬상 장치를 열차(303)에 제공함으로써, 열차(303) 외부의 상황을 촬상할 수 있다. 촬상 장치에 의하여 취득된 촬상 데이터가 명암차가 큰 촬상 데이터이고 표시 장치의 다이내믹 레인지가 촬상 장치의 다이내믹 레인지보다 낮은 경우에도, 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있다.
도 25의 (D)는 비행기(304)이다. 본 발명의 일 형태의 표시 시스템은 비행기(304)에 적용할 수 있다. 예를 들어, 본 발명의 일 형태의 표시 시스템을 구성하는 촬상 장치를 비행기(304)에 제공함으로써, 비행기(304) 외부의 상황을 촬상할 수 있다. 촬상 장치에 의하여 취득된 촬상 데이터가 명암차가 큰 촬상 데이터이고 표시 장치의 다이내믹 레인지가 촬상 장치의 다이내믹 레인지보다 낮은 경우에도, 표시되는 화상이 불선명해지는 것을 억제하면서, 다이내믹 레인지 압축을 수행할 수 있다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
10: 표시 시스템, 20: 촬상 장치, 21: 화소, 22: 화소 어레이, 23: 행 드라이버, 25: A/D 변환 회로, 26: 열 드라이버, 30: 제어 장치, 31: 해석 회로, 32: 계조 결정 회로, 33: 기억 회로, 34: 예측 회로, 40: 표시 장치, 41: 화소, 42: 화소 어레이, 43: 행 드라이버, 46: 열 드라이버, 47: 계조, 50: 조도 영역, 51: 네트워크, 52: 서버, 53: 기기, 131: 도전층, 132: 도전층, 133: 도전층, 134: 도전층, 135: 백 게이트, 136: 영역, 137: 도전층, 140: 실리콘 기판, 141: 절연층, 142: 절연층, 143: 절연층, 145: 반도체층, 146: 절연층, 150: 광전 변환 소자, 151: 트랜지스터, 152: 트랜지스터, 153: 트랜지스터, 154: 트랜지스터, 155: 용량 소자, 161: 층, 162: 층, 163: 층, 165a: 층, 165b: 층, 165c: 층, 166a: 층, 166b: 층, 166c: 층, 166d: 층, 171: 배선, 172: 배선, 173: 배선, 174: 배선, 175: 배선, 176: 배선, 177: 배선, 178: 배선, 180: 절연층, 181: 차광층, 182: 유기 수지층, 183: 컬러 필터, 183a: 컬러 필터, 183b: 컬러 필터, 183c: 컬러 필터, 184: 마이크로 렌즈 어레이, 185: 광학 변환층, 186: 절연층, 301: 자동차, 302: 버스, 303: 열차, 304: 비행기, 410: 패키지 기판, 411: 패키지 기판, 420: 커버 유리, 421: 렌즈 커버, 430: 접착제, 435: 렌즈, 440: 범프, 441: 랜드, 450: 이미지 센서 칩, 451: 이미지 센서 칩, 460: 전극 패드, 461: 전극 패드, 470: 와이어, 471: 와이어, 490: IC 칩, 510: 도전층, 511: 도전층, 512: 반도체층, 516: 도전층, 517: 도전층, 1405: 컨트롤러, 1410: 행 회로, 1411: 디코더, 1412: 워드선 드라이버 회로, 1413: 열 실렉터, 1414: 감지 증폭기 드라이버 회로, 1415: 열 회로, 1416: 글로벌 감지 증폭기 어레이, 1417: 입출력 회로, 1420: 감지 증폭기 어레이, 1422: 메모리 셀 어레이, 1423: 감지 증폭기 어레이, 1425: 로컬 메모리 셀 어레이, 1426: 로컬 메모리 셀 어레이, 1445: 메모리 셀, 1445a: 메모리 셀, 1445b: 메모리 셀, 1447: 글로벌 감지 증폭기, 3125: 발광 소자, 3174: 배선, 3178: 배선, 3232: 트랜지스터, 3233: 용량 소자, 3431: 트랜지스터, 3432: 액정 소자, 3435: 노드, 3436: 노드, 3437: 노드, 4001: 기판, 4005: 실재, 4006: 기판, 4008: 액정층, 4014: 배선, 4015: 도전층, 4018: FPC, 4019: 이방성 도전층, 4021: 도전층, 4030: 도전층, 4031: 도전층, 4032: 절연층, 4033: 절연층, 4035: 스페이서, 4102: 절연층, 4103: 절연층, 4110: 절연층, 4111: 절연층, 4112: 절연층, 4510: 격벽, 4511: 발광층, 4514: 충전재

Claims (7)

  1. 촬상 장치, 제어 장치, 및 표시 장치를 가지는 표시 시스템으로서,
    상기 촬상 장치는 매트릭스상으로 배치된 제 1 화소를 가지고,
    상기 표시 장치는 매트릭스상으로 배치된 제 2 화소를 가지고,
    상기 촬상 장치는 상기 제 1 화소에 조사된 광의 조도를 바탕으로 제 1 화상 데이터를 생성하는 기능을 가지고,
    상기 제어 장치는 상기 제 1 화상 데이터를 바탕으로 히스토그램을 작성하는 기능을 가지고,
    상기 제어 장치는 상기 히스토그램을 2개 이상의 조도 영역으로 분할하는 기능을 가지고,
    상기 제어 장치는 상기 제 1 화상 데이터가 정보로서 가지는, 상기 제 1 화소에 조사된 광의 조도에 대응하는 계조를 변환함으로써, 상기 제 1 화상 데이터에 대하여 다이내믹 레인지 압축을 수행한 제 2 화상 데이터를 생성하는 기능을 가지고,
    상기 제어 장치는 각각의 상기 조도 영역에서의 상기 히스토그램의 적분값을 바탕으로 상기 다이내믹 레인지 압축에서의 압축률을 상기 조도 영역마다 계산하는 기능을 가지고,
    상기 제어 장치는 뉴럴 네트워크를 가지고,
    상기 뉴럴 네트워크는 상기 제 1 화상 데이터를 바탕으로, 상기 제 1 화상 데이터가 취득된 프레임 기간보다 후의 프레임 기간에서 상기 촬상 장치가 취득하는 제 3 화상 데이터를 예측하는 기능을 가지고,
    상기 제어 장치는 상기 제 3 화상 데이터를 바탕으로, 상기 압축률을 갱신할지 여부를 판정하는 기능을 가지는, 표시 시스템.
  2. 제 1 항에 있어서,
    상기 적분값이 큰 상기 조도 영역에서의 상기 압축률은 상기 적분값이 작은 상기 조도 영역에서의 상기 압축률보다 작은, 표시 시스템.
  3. 삭제
  4. 삭제
  5. 제 1 화소가 매트릭스상으로 배열된 촬상 장치, 제어 장치, 및 제 2 화소가 매트릭스상으로 배열된 표시 장치를 가지는 표시 시스템의 동작 방법으로서,
    상기 촬상 장치는 상기 제 1 화소에 조사된 광의 조도를 바탕으로 제 1 화상 데이터를 생성하고,
    상기 제어 장치는 상기 제 1 화상 데이터를 바탕으로 히스토그램을 작성하고,
    상기 제어 장치는 상기 히스토그램을 2개 이상의 조도 영역으로 분할하고,
    상기 제어 장치는 상기 제 1 화상 데이터가 정보로서 가지는, 상기 제 1 화소에 조사된 광의 조도에 대응하는 계조를 변환함으로써, 각각의 상기 조도 영역에서의 상기 히스토그램의 적분값을 바탕으로 상기 조도 영역마다 계산한 압축률을 사용하여 상기 제 1 화상 데이터에 대하여 다이내믹 레인지 압축을 수행한 제 2 화상 데이터를 생성하는 기능을 가지고,
    상기 제어 장치는 뉴럴 네트워크를 가지고,
    상기 뉴럴 네트워크에 의하여, 상기 제 1 화상 데이터를 바탕으로, 상기 제 1 화상 데이터가 취득된 프레임 기간보다 후의 프레임 기간에서 상기 촬상 장치가 취득하는 제 3 화상 데이터를 예측하고,
    상기 제 3 화상 데이터를 바탕으로, 상기 압축률을 갱신할지 여부를 판정하는, 표시 시스템의 동작 방법.
  6. 제 5 항에 있어서,
    상기 적분값이 큰 상기 조도 영역에서의 상기 압축률이, 상기 적분값이 작은 상기 조도 영역에서의 상기 압축률보다 작아지도록, 상기 제 1 화상 데이터에 대하여 상기 다이내믹 레인지 압축을 수행하는, 표시 시스템의 동작 방법.
  7. 삭제
KR1020207002927A 2017-07-07 2018-06-29 표시 시스템, 및 표시 시스템의 동작 방법 KR102480182B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-133458 2017-07-07
JP2017133458 2017-07-07
PCT/IB2018/054838 WO2019008482A1 (ja) 2017-07-07 2018-06-29 表示システム、および表示システムの動作方法

Publications (2)

Publication Number Publication Date
KR20200024275A KR20200024275A (ko) 2020-03-06
KR102480182B1 true KR102480182B1 (ko) 2022-12-21

Family

ID=64950650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207002927A KR102480182B1 (ko) 2017-07-07 2018-06-29 표시 시스템, 및 표시 시스템의 동작 방법

Country Status (6)

Country Link
US (1) US11676547B2 (ko)
JP (1) JP7167022B2 (ko)
KR (1) KR102480182B1 (ko)
CN (1) CN110945861B (ko)
DE (1) DE112018003456T5 (ko)
WO (1) WO2019008482A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766349B (zh) * 2018-06-19 2021-03-23 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板
US20220383657A1 (en) * 2019-10-04 2022-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and determination system
CN116472575A (zh) * 2021-11-18 2023-07-21 瑞仪光电(苏州)有限公司 显示装置、电流校正值的建立方法与电流校正系统
CN114220371A (zh) * 2021-12-10 2022-03-22 西安诺瓦星云科技股份有限公司 全灰阶逐点校正方法及相关装置
JP2023110325A (ja) * 2022-01-28 2023-08-09 キヤノン株式会社 カメラシステム、移動体、カメラシステムの制御方法、及びコンピュータプログラム
WO2023172679A1 (en) * 2022-03-11 2023-09-14 Applied Materials, Inc. Display pixels made from stacked micro-led structures and photoluminescent materials

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090263037A1 (en) * 2008-04-18 2009-10-22 Hong Kong Applied Science and Technology Research Institute Company Limited Method and Apparatus for Enhancing the Dynamic Range of an Image
WO2016199330A1 (ja) * 2015-06-12 2016-12-15 パナソニックIpマネジメント株式会社 画像符号化方法、画像復号方法、画像符号化装置および画像復号装置

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305012A (en) 1992-04-15 1994-04-19 Reveo, Inc. Intelligent electro-optical system and method for automatic glare reduction
JPH064795A (ja) 1992-06-17 1994-01-14 Hitachi Ltd 交通状況監視方法と装置および交通流監視制御システム
JP3501252B2 (ja) * 1995-06-16 2004-03-02 三菱電機株式会社 階調補正装置
US6760484B1 (en) 2000-01-26 2004-07-06 Hewlett-Packard Development Company, L.P. Method for improved contrast mapping of digital images
JP4556319B2 (ja) * 2000-10-27 2010-10-06 ソニー株式会社 画像処理装置および方法、並びに記録媒体
WO2003074307A1 (en) 2002-03-07 2003-09-12 Yechezkal Evan Spero Enhanced vision for driving
JP2003299107A (ja) 2002-03-29 2003-10-17 Matsushita Electric Ind Co Ltd 撮像装置
JP4261290B2 (ja) * 2003-08-25 2009-04-30 富士フイルム株式会社 画像処理装置および方法並びにプログラム
DE10350779A1 (de) 2003-10-30 2005-06-02 Robert Bosch Gmbh Spurhaltesystem für ein Kraftfahrzeug und Betriebsverfahren
JP4533762B2 (ja) 2005-01-19 2010-09-01 日立オートモティブシステムズ株式会社 可変透過率ウィンドウシステム
US7134707B2 (en) 2005-02-10 2006-11-14 Motorola, Inc. Selective light attenuation system
JP2007060511A (ja) * 2005-08-26 2007-03-08 Fujitsu Ten Ltd 物体判別装置、物体判別方法および物体判別プログラム
US8154628B2 (en) * 2006-09-14 2012-04-10 Mitsubishi Electric Corporation Image processing apparatus and imaging apparatus and method
JP4024284B1 (ja) 2007-01-12 2007-12-19 三菱電機株式会社 撮像装置及び撮像方法
JP4337911B2 (ja) 2007-05-24 2009-09-30 ソニー株式会社 撮像装置、撮像回路、および撮像方法
US8143563B2 (en) 2007-09-05 2012-03-27 Craig Broude Enhanced glare reduction
US8140219B2 (en) 2008-02-13 2012-03-20 Cernasov Nathalie Grace Automatic glare reduction system for vehicles
CN102986214A (zh) 2010-07-06 2013-03-20 皇家飞利浦电子股份有限公司 从低动态范围图像生成高动态范围图像
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
RU2643485C2 (ru) 2011-09-27 2018-02-01 Конинклейке Филипс Н.В. Устройство и способ для преобразования динамического диапазона изображений
US9654701B2 (en) * 2013-01-25 2017-05-16 Dolby Laboratories Licensing Corporation Global display management based light modulation
CN109256404B (zh) 2013-07-04 2023-08-15 株式会社尼康 摄像元件以及电子设备
FR3010964B1 (fr) 2013-09-26 2017-01-06 Valeo Vision Dispositif d'aide a la conduite, procede et programme d'ordinateur, enregistrable dans une memoire d'un terminal mobile, pour la mise en œuvre dudit dispositif
CN110365899B (zh) 2013-09-30 2022-03-22 株式会社尼康 电子设备
US10958848B2 (en) 2013-10-01 2021-03-23 Nikon Corporation Electronic apparatus
JP2015115789A (ja) * 2013-12-12 2015-06-22 ソニー株式会社 撮像装置、撮像信号処理回路、及び、撮像信号処理方法、並びに、表示装置、画像信号処理回路、及び、画像信号処理方法
JP6184877B2 (ja) 2014-01-09 2017-08-23 クラリオン株式会社 車両用外界認識装置
TWI656631B (zh) 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
CN103971340A (zh) 2014-05-15 2014-08-06 中国科学院光电技术研究所 一种高位宽数字图像动态范围压缩和细节增强方法
KR102308507B1 (ko) 2014-10-06 2021-10-06 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
CN110992914B (zh) * 2014-10-06 2022-07-01 三星电子株式会社 显示设备及控制该显示设备的方法
US9685560B2 (en) * 2015-03-02 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Transistor, method for manufacturing transistor, semiconductor device, and electronic device
US9826149B2 (en) 2015-03-27 2017-11-21 Intel Corporation Machine learning of real-time image capture parameters
US9716852B2 (en) * 2015-04-03 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Broadcast system
KR101683509B1 (ko) 2015-05-20 2016-12-07 현대자동차 주식회사 헤드램프 눈부심 방지 장치 및 이를 이용한 눈부심 방지 방법
JP6657925B2 (ja) 2015-06-04 2020-03-04 ソニー株式会社 車載カメラ・システム並びに画像処理装置
WO2017037568A1 (en) * 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
US10896923B2 (en) 2015-09-18 2021-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of operating an imaging device with global shutter system
US10096720B2 (en) * 2016-03-25 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
JPWO2017168295A1 (ja) 2016-04-01 2019-02-21 株式会社半導体エネルギー研究所 移動体および移動体用システム
US10106018B2 (en) 2016-10-26 2018-10-23 International Business Machines Corporation Automated windshield glare elimination assistant
TW201824870A (zh) * 2016-12-08 2018-07-01 日商半導體能源研究所股份有限公司 電子裝置及包含該電子裝置的系統
US10377212B2 (en) 2017-08-11 2019-08-13 The Boeing Company Dynamic anti-glare system for a windshield of a vehicle
US10929987B2 (en) * 2017-08-16 2021-02-23 Nvidia Corporation Learning rigidity of dynamic scenes for three-dimensional scene flow estimation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090263037A1 (en) * 2008-04-18 2009-10-22 Hong Kong Applied Science and Technology Research Institute Company Limited Method and Apparatus for Enhancing the Dynamic Range of an Image
WO2016199330A1 (ja) * 2015-06-12 2016-12-15 パナソニックIpマネジメント株式会社 画像符号化方法、画像復号方法、画像符号化装置および画像復号装置

Also Published As

Publication number Publication date
JP7167022B2 (ja) 2022-11-08
US11676547B2 (en) 2023-06-13
KR20200024275A (ko) 2020-03-06
JPWO2019008482A1 (ja) 2020-07-16
WO2019008482A1 (ja) 2019-01-10
CN110945861B (zh) 2022-11-29
CN110945861A (zh) 2020-03-31
US20210150994A1 (en) 2021-05-20
DE112018003456T5 (de) 2020-03-19

Similar Documents

Publication Publication Date Title
KR102480182B1 (ko) 표시 시스템, 및 표시 시스템의 동작 방법
JP7467587B2 (ja) 撮像装置及び電子機器
JP7335990B2 (ja) 撮像装置
JP7304464B2 (ja) 撮像表示装置
US20200382730A1 (en) Imaging device and electronic device
US20230261017A1 (en) Imaging device, electronic device, and moving object
US20220359592A1 (en) Imaging device and electronic device
JP2019009640A (ja) 撮像装置および電子機器
US11943554B2 (en) Imaging device operated by switching between product-sum operation
JP2019004358A (ja) 撮像装置および撮像システム
US20230156376A1 (en) Imaging device and electronic device
US20230090488A1 (en) Imaging device, electronic device, and moving object
US11956570B2 (en) Imaging system and electronic device
WO2021214616A1 (ja) 撮像装置
US20220238582A1 (en) Imaging device and electronic device
US20230179888A1 (en) Imaging device and electronic device
JP6942498B2 (ja) 撮像装置
KR20230071125A (ko) 촬상 장치 및 전자 기기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant