KR102480109B1 - Organic light emitting display panel and organic light emitting display device - Google Patents

Organic light emitting display panel and organic light emitting display device Download PDF

Info

Publication number
KR102480109B1
KR102480109B1 KR1020150191731A KR20150191731A KR102480109B1 KR 102480109 B1 KR102480109 B1 KR 102480109B1 KR 1020150191731 A KR1020150191731 A KR 1020150191731A KR 20150191731 A KR20150191731 A KR 20150191731A KR 102480109 B1 KR102480109 B1 KR 102480109B1
Authority
KR
South Korea
Prior art keywords
transistor
subpixel
light shield
gate
node
Prior art date
Application number
KR1020150191731A
Other languages
Korean (ko)
Other versions
KR20170081030A (en
Inventor
김홍석
정재훈
신홍재
정한아름
최기민
김수용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191731A priority Critical patent/KR102480109B1/en
Publication of KR20170081030A publication Critical patent/KR20170081030A/en
Application granted granted Critical
Publication of KR102480109B1 publication Critical patent/KR102480109B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor

Abstract

본 실시예들은, 유기발광표시패널 및 유기발광표시장치에 관한 것으로서, 더욱 상세하게는, 각 서브픽셀 내 트랜지스터들의 영역에 라이트 쉴드를 위치시켜, 빛에 의한 트랜지스터의 특성 변화를 저감시키면서도, 각 트랜지스터의 기능 및 역할에 따라 각 트랜지스터의 영역에 위치하는 라이트 쉴드의 형태 및 연결 위치를 다르게 하는 구조를 갖는다. 이에 따라, 바디 효과(Body Effect)의 영향을 효과적으로 줄여줄 수 있고, 이를 통해, 화상 이상 현상을 방지해줄 수 있다.The present embodiments relate to an organic light emitting display panel and an organic light emitting display device, and more particularly, by placing a light shield in a region of transistors in each subpixel to reduce a characteristic change of each transistor due to light, while reducing the change in characteristics of each transistor. It has a structure in which the shape and connection position of the light shield located in the region of each transistor is different according to the function and role of the. Accordingly, the influence of the body effect can be effectively reduced, and through this, an abnormal image phenomenon can be prevented.

Figure R1020150191731
Figure R1020150191731

Description

유기발광표시패널 및 유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY PANEL AND ORGANIC LIGHT EMITTING DISPLAY DEVICE}Organic light emitting display panel and organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAY PANEL AND ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 실시예들은 유기발광표시장치 및 유기발광표시장치에 관한 것이다. The present embodiments relate to an organic light emitting display device and an organic light emitting display device.

최근, 표시장치로서 각광받고 있는 유기발광표시장치는, 스스로 발광하는 유기발광다이오드(OLED: Organic Light Emitting Diode)를 이용함으로써, 응답속도가 빠르고, 발광효율, 휘도 및 시야각 등이 크다는 장점이 있다. Recently, an organic light emitting display device that has been in the limelight as a display device uses an organic light emitting diode (OLED) that emits light by itself, and has advantages such as fast response speed, luminous efficiency, luminance, and viewing angle.

이러한 유기발광표시장치의 유기발광표시패널에는 각 서브픽셀 별로 유기발광다이오드 및 각종 트랜지스터가 배치된다. An organic light emitting diode and various types of transistors are arranged for each subpixel in the organic light emitting display panel of the organic light emitting display device.

유기발광표시패널에서, 트랜지스터 등의 회로 소자는, 구동 시간에 따라 회로 소자가 열화 되어 소자 특성이 변하기도 하지만, 빛(예: 외부 광)에 노출되어 소자 특성이 변하기도 한다. In an organic light emitting display panel, circuit elements such as transistors deteriorate over time and thus change element characteristics, but also change when exposed to light (eg, external light).

전술한 바와 같이, 유기발광표시패널에서 각 회로 소자가 구동 시간에 따라 소자 특성이 변하거나, 외부 광 노출에 의해 소자 특성이 변하는 경우, 비정상적으로 구동을 하여 화면 이상 현상을 발생시킬 수 있다.As described above, when the device characteristics of each circuit element in the organic light emitting display panel change according to the driving time or the element characteristics change due to external light exposure, abnormal driving may cause a screen abnormality.

본 실시예들의 목적은, 각 서브픽셀 내 트랜지스터들의 영역에 라이트 쉴드를 위치시켜, 빛에 의한 트랜지스터의 특성 변화를 저감시키면서도, 각 트랜지스터에서 발생될 수 있는 바디 효과(Body Effect)의 영향을 줄여줄 수 있는 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공하는 데 있다.An object of the present embodiments is to reduce the influence of the body effect that may occur in each transistor while reducing the characteristic change of the transistor caused by light by locating the light shield in the region of the transistors in each subpixel. It is an object of the present invention to provide an organic light emitting display panel and an organic light emitting display device having a light shield structure.

본 실시예들의 다른 목적은, 각 트랜지스터의 기능 및 역할에 따라 각 트랜지스터의 영역에 위치하는 라이트 쉴드의 형태 및 연결 위치를 다르게 하여, 바디 효과(Body Effect)의 영향을 효과적으로 줄여줄 수 있고, 이를 통해, 화상 이상 현상을 방지해줄 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공하는 데 있다. Another object of the present embodiments is to vary the shape and connection position of the light shield located in the region of each transistor according to the function and role of each transistor, thereby effectively reducing the influence of the body effect, which It is an object of the present invention to provide an organic light emitting display panel and an organic light emitting display device having a multi-light shield structure capable of preventing an abnormal image phenomenon through the use of a light source.

본 실시예들의 또 다른 목적은, 각 서브픽셀 내 구동 트랜지스터의 게이트 노드로 데이터 전압을 전달하기 위한 제1 트랜지스터가 원치 않게 턴-온 되는 현상을 방지할 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공하는 데 있다. Another object of the present embodiments is an organic light emitting display having a multi-light shield structure capable of preventing a phenomenon in which a first transistor for transferring a data voltage to a gate node of a driving transistor in each subpixel is turned on unintentionally. It is to provide a panel and an organic light emitting display device.

본 실시예들의 또 다른 목적은, 각 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드의 특성치를 센싱하는 데 이용되는 제2 트랜지스터가 원치 않게 턴-온 되는 현상을 방지할 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공하는 데 있다. Another object of the present embodiments is an organic light shield structure having a multi-light shield structure capable of preventing unwanted turn-on of a driving transistor in each subpixel or a second transistor used for sensing a characteristic value of an organic light emitting diode. It is to provide a light emitting display panel and an organic light emitting display device.

본 실시예들의 또 다른 목적은, 각 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드의 특성치를 센싱하는 데 이용되는 기준전압 라인과 구동 트랜지스터의 소스 노드(또는 드레인 노드) 사이의 기생 캐패시터를 저감시켜 센싱 정확도를 향상시킬 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공하는 데 있다.Another object of the present embodiments is to reduce a parasitic capacitor between a source node (or drain node) of a driving transistor and a reference voltage line used to sense a characteristic value of a driving transistor or organic light emitting diode in each subpixel, thereby increasing sensing accuracy. It is an object of the present invention to provide an organic light emitting display panel and an organic light emitting display device having a multi-light shield structure capable of improving light.

일 측면에서, 본 실시예들은, 다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 매트릭스 타입으로 배열된 유기발광표시패널과, 다수의 데이터 라인을 구동하는 데이터 드라이버와, 다수의 게이트 라인을 구동하는 게이트 드라이버를 포함하는 유기발광표시장치를 제공할 수 있다. In one aspect, the present embodiments include: an organic light emitting display panel in which a plurality of subpixels defined by a plurality of data lines and a plurality of gate lines are arranged in a matrix type; a data driver for driving the plurality of data lines; It is possible to provide an organic light emitting display device including a gate driver driving a gate line of .

이러한 유기발광표시장치에서 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제2노드와 기준 전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성될 수 있다. In such an organic light emitting display device, each subpixel includes an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first transistor electrically connected between a first node of the driving transistor and a data line, and a second transistor of the driving transistor. It may include a second transistor electrically connected between the node and the reference voltage line, and a storage capacitor electrically connected between the first node and the second node of the driving transistor.

각 서브픽셀에서, 구동 트랜지스터, 제1 트랜지스터 및 제2 트랜지스터 각각의 영역에는 라이트 쉴드가 위치할 수 있다. In each subpixel, a light shield may be positioned in each region of the driving transistor, the first transistor, and the second transistor.

제1 서브픽셀의 구동 트랜지스터의 영역에 위치하는 라이트 쉴드는, 제1 서브픽셀의 구동 트랜지스터의 제2노드와 전기적으로 연결될 수 있다. The light shield positioned in the region of the driving transistor of the first subpixel may be electrically connected to the second node of the driving transistor of the first subpixel.

제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는, 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 전기적으로 연결되거나, 제1 서브픽셀의 제2 트랜지스터의 게이트 노드에 대응되는 등전위 패턴과 전기적으로 연결될 수 있다. The light shield positioned in the region of the second transistor of the first subpixel is electrically connected to the gate node of the second transistor of the first subpixel or isoelectric pattern corresponding to the gate node of the second transistor of the first subpixel. can be electrically connected to

다른 측면에서, 본 실시예들은, 다수의 데이터 라인과, 다수의 게이트 라인과, 다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의되고 매트릭스 타입으로 배열된 다수의 서브픽셀을 포함하는 유기발광표시패널을 제공할 수 있다. On the other hand, according to the present embodiments, an organic light emitting display panel including a plurality of data lines, a plurality of gate lines, and a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines and arranged in a matrix type. can provide.

이러한 유기발광표시패널에서 각 서브픽셀은, 유기발광다이오드와, 유기발광다이오드를 구동하는 구동 트랜지스터와, 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 구동 트랜지스터의 제2노드와 기준 전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성될 수 있다. In such an organic light emitting display panel, each subpixel includes an organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first transistor electrically connected between a first node of the driving transistor and a data line, and a second transistor of the driving transistor. It may include a second transistor electrically connected between the node and the reference voltage line, and a storage capacitor electrically connected between the first node and the second node of the driving transistor.

각 서브픽셀에서, 구동 트랜지스터, 제1 트랜지스터 및 제2 트랜지스터 각각의 영역에는 라이트 쉴드가 위치할 수 있다. In each subpixel, a light shield may be positioned in each region of the driving transistor, the first transistor, and the second transistor.

제1 서브픽셀의 구동 트랜지스터의 영역에 위치하는 라이트 쉴드는, 제1 서브픽셀의 구동 트랜지스터의 제2노드와 전기적으로 연결될 수 있다. The light shield positioned in the region of the driving transistor of the first subpixel may be electrically connected to the second node of the driving transistor of the first subpixel.

제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는, 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 전기적으로 연결되거나, 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 대응되는 등전위 패턴과 전기적으로 연결될 수 있다. The light shield positioned in the region of the second transistor of the first subpixel is electrically connected to the gate node of the second transistor of the first subpixel or has an equipotential pattern corresponding to the gate node of the second transistor of the first subpixel. can be electrically connected to

이상에서 설명한 바와 같은 본 실시예들에 의하면, 각 서브픽셀 내 트랜지스터들의 영역에 라이트 쉴드를 위치시켜, 빛에 의한 트랜지스터의 특성 변화를 저감시키면서도, 각 트랜지스터에서 발생될 수 있는 바디 효과(Body Effect)의 영향을 줄여줄 수 있는 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공할 수 있다. According to the present embodiments as described above, by placing the light shield in the region of the transistors in each subpixel, the change in the characteristics of the transistor due to light is reduced, while the body effect that can occur in each transistor It is possible to provide an organic light emitting display panel and an organic light emitting display device having a light shield structure capable of reducing the influence of light.

또한, 본 실시예들에 의하면, 각 트랜지스터의 기능 및 역할에 따라 각 트랜지스터의 영역에 위치하는 라이트 쉴드의 형태 및 연결 위치를 다르게 하여, 바디 효과(Body Effect)의 영향을 효과적으로 줄여줄 수 있고, 이를 통해, 화상 이상 현상을 방지해줄 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공할 수 있다. In addition, according to the present embodiments, the effect of the body effect can be effectively reduced by varying the shape and connection position of the light shield located in the region of each transistor according to the function and role of each transistor, Through this, it is possible to provide an organic light emitting display panel and an organic light emitting display device having a multi-light shield structure capable of preventing an abnormal image phenomenon.

또한, 본 실시예들에 의하면, 각 서브픽셀 내 구동 트랜지스터의 게이트 노드로 데이터 전압을 전달하기 위한 제1 트랜지스터가 원치 않게 턴-온 되는 현상을 방지할 수 있고, 이를 통해, 이전 서브픽셀 라인 또는 다음 서브픽셀 라인에서 공급되는 데이터 전압이 현재 서브픽셀 라인에서 영향을 끼치게 되는 데이터 섞임 현상을 방지해줄 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공할 수 있다. In addition, according to the present embodiments, it is possible to prevent a phenomenon in which the first transistor for transferring the data voltage to the gate node of the driving transistor in each subpixel is unintentionally turned on, and through this, the previous subpixel line or It is possible to provide an organic light emitting display panel and an organic light emitting display device having a multi-light shield structure capable of preventing a data mixing phenomenon in which a data voltage supplied from a next subpixel line affects a current subpixel line.

또한, 본 실시예들에 의하면, 각 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드의 특성치를 센싱하는 데 이용되는 제2 트랜지스터가 원치 않게 턴-온 되는 현상을 방지할 수 있고, 이를 통해, 센싱 정확도를 향상시킬 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공할 수 있다. In addition, according to the present embodiments, it is possible to prevent a phenomenon in which the driving transistor in each subpixel or the second transistor used to sense the characteristic value of the organic light emitting diode is turned on unintentionally, thereby improving sensing accuracy. It is possible to provide an organic light emitting display panel and an organic light emitting display device having an improved multi-light shield structure.

또한, 본 실시예들에 의하면, 각 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드의 특성치를 센싱하는 데 이용되는 기준전압 라인과 구동 트랜지스터의 소스 노드(또는 드레인 노드) 사이의 기생 캐패시터를 저감시켜 센싱 정확도를 향상시킬 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널 및 유기발광표시장치를 제공할 수 있다. In addition, according to the present embodiments, the parasitic capacitor between the source node (or drain node) of the driving transistor and the reference voltage line used to sense the characteristic values of the driving transistor or organic light emitting diode in each subpixel is reduced to improve sensing accuracy. It is possible to provide an organic light emitting display panel and an organic light emitting display device having a multi-light shield structure capable of improving light.

도 1은 본 실시예들에 따른 유기발광표시장치의 시스템 구성도이다.
도 2 및 도 3은 본 실시예들에 따른 유기발광표시장치의 서브픽셀 구조의 예시도들이다.
도 4는 본 실시예들에 따른 유기발광표시장치에서, 빛에 의해 트랜지스터의 특성치가 변화하는 현상을 방지하기 위하여, 라이트 쉴드를 트랜지스터의 하부에 형성한 것을 나타낸 도면이다.
도 5는 본 실시예들에 따른 유기발광표시장치에서 각 서브픽셀의 회로 영역에 형성된 라이트 쉴드와, 라이트 쉴드가 형성된 서브픽셀의 등가회로이다.
도 6은 본 실시예들에 따른 유기발광표시장치에서, 구동 트랜지스터의 동작 특성을 개선하기 위해, 라이트 쉴드를 구동 트랜지스터의 제2노드에 연결한 싱글 라이트 쉴드 구조를 나타낸 도면이다.
도 7 및 도 8은 본 실시예들에 따른 유기발광표시장치에서, 싱글 라이트 쉴드 구조에 의해 발생할 수 있는 이상 구동 현상을 설명하기 위한 도면이다.
도 9 및 도 10은 본 실시예들에 따른 유기발광표시장치에서 멀티 라이트 쉴드 구조를 간략하게 나타낸 도면이다.
도 11a, 도 11b 및 도 12는 본 실시예들에 따른 유기발광표시장치의 A 타입의 멀티 라이트 쉴드 구조에 대한 예시도들이다.
도 13a, 도 13b, 도 14a, 도 14b, 도 15a 및 도 15b는 본 실시예들에 따른 유기발광표시장치의 B 타입의 멀티 라이트 쉴드 구조에 대한 예시도들이다.
도 16a 및 도 16b는 본 실시예들에 따른 유기발광표시장치의 C 타입의 멀티 라이트 쉴드 구조에 대한 예시도들이다.
도 17a 및 도 17b는 본 실시예들에 따른 유기발광표시장치의 D 타입의 멀티 라이트 쉴드 구조에 대한 예시도이다.
도 18a 및 도 18b는 본 실시예들에 따른 유기발광표시장치의 E 타입의 멀티 라이트 쉴드 구조에 대한 예시도이다.
도 19a, 도 19b, 도 20a, 도 20b, 도 21a 및 도 21b는 본 실시예들에 따른 유기발광표시장치의 F 타입의 멀티 라이트 쉴드 구조에 대한 예시도들이다.
도 22a 및 도 22b는 본 실시예들에 따른 유기발광표시장치의 G 타입의 멀티 라이트 쉴드 구조의 예시도이다.
도 23은 본 실시예들에 따른 유기발광표시장치에서, 제1 트랜지스터 또는 제2 트랜지스터의 영역에 위치한 라이트 쉴드의 연결 구조 단면도이다.
1 is a system configuration diagram of an organic light emitting display device according to the present embodiments.
2 and 3 are exemplary diagrams of a sub-pixel structure of an organic light emitting display device according to the present embodiments.
FIG. 4 is a view showing that a light shield is formed below a transistor in order to prevent a phenomenon in which a characteristic value of a transistor is changed by light in an organic light emitting display device according to the present embodiments.
5 is an equivalent circuit of a light shield formed in a circuit area of each subpixel and a subpixel in which the light shield is formed in an organic light emitting display device according to the present embodiments.
6 is a diagram illustrating a single light shield structure in which a light shield is connected to a second node of a driving transistor in order to improve operating characteristics of the driving transistor in the organic light emitting display device according to the present embodiments.
7 and 8 are diagrams for explaining an abnormal driving phenomenon that may occur due to a single light shield structure in an organic light emitting display device according to the present embodiments.
9 and 10 are diagrams schematically illustrating a multi-light shield structure in an organic light emitting display device according to the present embodiments.
11A, 11B, and 12 are exemplary diagrams of an A-type multi-light shield structure of an organic light emitting display device according to the present embodiments.
13A, 13B, 14A, 14B, 15A, and 15B are exemplary views of a B-type multi-light shield structure of an organic light emitting display device according to example embodiments.
16A and 16B are exemplary views of a C-type multi-light shield structure of an organic light emitting display device according to the present embodiments.
17A and 17B are exemplary diagrams of a D-type multi-light shield structure of an organic light emitting display device according to the present embodiments.
18A and 18B are exemplary diagrams of an E-type multi-light shield structure of an organic light emitting display device according to the present embodiments.
19A, 19B, 20A, 20B, 21A, and 21B are exemplary diagrams of an F-type multi-light shield structure of an organic light emitting display device according to example embodiments.
22A and 22B are exemplary diagrams of a G-type multi-light shield structure of an organic light emitting display device according to the present embodiments.
23 is a cross-sectional view of a connection structure of a light shield positioned in a region of a first transistor or a second transistor in an organic light emitting display device according to example embodiments.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some embodiments of the present invention are described in detail below with reference to exemplary drawings. In adding reference numerals to components of each drawing, the same components may have the same numerals as much as possible even if they are displayed on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description may be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.Also, terms such as first, second, A, B, (a), and (b) may be used in describing the components of the present invention. These terms are only used to distinguish the component from other components, and the nature, sequence, order, or number of the corresponding component is not limited by the term. When an element is described as being “connected,” “coupled to,” or “connected” to another element, that element is or may be directly connected to that other element, but intervenes between each element. It will be understood that may be "interposed", or each component may be "connected", "coupled" or "connected" through other components.

도 1은 본 실시예들에 따른 유기발광표시장치(100)의 시스템 구성도이다. 1 is a system configuration diagram of an organic light emitting display device 100 according to the present embodiments.

도 1을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)는, 다수의 데이터 라인(DL) 및 다수의 게이트 라인(GL)이 배치되고, 다수의 서브픽셀(SP: Sub Pixel)이 배치된 유기발광표시패널(110)과, 다수의 데이터 라인(DL)을 구동하는 데이터 드라이버(120)와, 다수의 게이트 라인(GL)을 구동하는 게이트 드라이버(130)와, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하는 컨트롤러(140) 등을 포함한다. Referring to FIG. 1 , in an organic light emitting display device 100 according to the present embodiments, a plurality of data lines DL and a plurality of gate lines GL are disposed, and a plurality of sub pixels (SP) The organic light emitting display panel 110, the data driver 120 driving the plurality of data lines DL, the gate driver 130 driving the plurality of gate lines GL, and the data driver 120 ) and the controller 140 controlling the gate driver 130.

컨트롤러(140)는, 데이터 드라이버(120) 및 게이트 드라이버(130)로 각종 제어신호를 공급하여, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어한다. The controller 140 controls the data driver 120 and the gate driver 130 by supplying various control signals to the data driver 120 and the gate driver 130 .

이러한 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다. The controller 140 starts scanning according to the timing implemented in each frame, converts input image data input from the outside to suit the data signal format used by the data driver 120, and outputs the converted image data. , data drive is controlled at an appropriate time according to the scan.

이러한 컨트롤러(140)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있다. The controller 140 may be a timing controller used in a typical display technology or a control device that further performs other control functions including a timing controller.

데이터 드라이버(120)는, 다수의 데이터 라인(DL)으로 데이터 전압을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 드라이버(120)는 '소스 드라이버'라고도 한다. The data driver 120 drives the plurality of data lines DL by supplying data voltages to the plurality of data lines DL. Here, the data driver 120 is also referred to as a 'source driver'.

게이트 드라이버(130)는, 다수의 게이트 라인(GL)으로 스캔 신호를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 드라이버(130)는 '스캔 드라이버'라고도 한다. The gate driver 130 sequentially drives the plurality of gate lines GL by sequentially supplying scan signals to the plurality of gate lines GL. Here, the gate driver 130 is also referred to as a 'scan driver'.

게이트 드라이버(130)는, 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다. The gate driver 130 sequentially supplies scan signals of an on voltage or an off voltage to the plurality of gate lines GL under the control of the controller 140 .

데이터 드라이버(120)는, 게이트 드라이버(130)에 의해 특정 게이트 라인이 열리면, 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터 라인(DL)으로 공급한다. When a specific gate line is opened by the gate driver 130, the data driver 120 converts the image data received from the controller 140 into analog data voltages and supplies them to a plurality of data lines DL.

데이터 드라이버(120)는, 도 1에서는 유기발광표시패널(110)의 일측(예: 상측 또는 하측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 유기발광표시패널(110)의 양측(예: 상측과 하측)에 모두 위치할 수도 있다. The data driver 120 is located on only one side (eg, upper or lower side) of the organic light emitting display panel 110 in FIG. : upper side and lower side) may be located both.

게이트 드라이버(130)는, 도 1에서는 유기발광표시패널(110)의 일 측(예: 좌측 또는 우측)에만 위치하고 있으나, 구동 방식, 패널 설계 방식 등에 따라서, 유기발광표시패널(110)의 양측(예: 좌측과 우측)에 모두 위치할 수도 있다. The gate driver 130 is located on only one side (eg, the left or right side) of the organic light emitting display panel 110 in FIG. Example: left and right) may be located on both sides.

전술한 컨트롤러(140)는, 입력 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 외부(예: 호스트 시스템)로부터 수신한다. The above-described controller 140 includes various types of input image data, including a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input data enable (DE) signal, a clock signal (CLK), and the like. Receive timing signals from outside (e.g. host system).

컨트롤러(140)는, 외부로부터 입력된 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하는 것 이외에, 데이터 드라이버(120) 및 게이트 드라이버(130)를 제어하기 위하여, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 DE 신호, 클럭 신호 등의 타이밍 신호를 입력 받아, 각종 제어 신호들을 생성하여 데이터 드라이버(120) 및 게이트 드라이버(130)로 출력한다. The controller 140 converts the input image data input from the outside to suit the data signal format used by the data driver 120 and outputs the converted image data, as well as the data driver 120 and the gate driver 130. In order to control, the data driver 120 and the gate driver 130 generate various control signals by receiving timing signals such as a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), an input DE signal, and a clock signal. output as

예를 들어, 컨트롤러(140)는, 게이트 드라이버(130)를 제어하기 위하여, 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock), 게이트 출력 인에이블 신호(GOE: Gate Output Enable) 등을 포함하는 각종 게이트 제어 신호(GCS: Gate Control Signal)를 출력한다. For example, in order to control the gate driver 130, the controller 140 includes a gate start pulse (GSP), a gate shift clock (GSC), and a gate output enable signal (GOE: It outputs various gate control signals (GCS: Gate Control Signal) including Gate Output Enable) and the like.

여기서, 게이트 스타트 펄스(GSP)는 게이트 드라이버(130)를 구성하는 하나 이상의 게이트 드라이버 집적회로의 동작 스타트 타이밍을 제어한다. 게이트 쉬프트 클럭(GSC)은 하나 이상의 게이트 드라이버 집적회로에 공통으로 입력되는 클럭 신호로서, 스캔 신호(게이트 펄스)의 쉬프트 타이밍을 제어한다. 게이트 출력 인에이블 신호(GOE)는 하나 이상의 게이트 드라이버 집적회로의 타이밍 정보를 지정하고 있다. Here, the gate start pulse GSP controls the operation start timing of one or more gate driver integrated circuits constituting the gate driver 130 . The gate shift clock (GSC) is a clock signal commonly input to one or more gate driver integrated circuits and controls shift timing of scan signals (gate pulses). The gate output enable signal GOE specifies timing information of one or more gate driver integrated circuits.

또한, 컨트롤러(140)는, 데이터 드라이버(120)를 제어하기 위하여, 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블 신호(SOE: Source Output Enable) 등을 포함하는 각종 데이터 제어 신호(DCS: Data Control Signal)를 출력한다. In addition, the controller 140, in order to control the data driver 120, a source start pulse (SSP: Source Start Pulse), a source sampling clock (SSC: Source Sampling Clock), a source output enable signal (SOE: Source Output It outputs various data control signals (DCS) including Enable) and the like.

여기서, 소스 스타트 펄스(SSP)는 데이터 드라이버(120)를 구성하는 하나 이상의 소스 드라이버 집적회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 드라이버 집적회로 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭 신호이다. 소스 출력 인에이블 신호(SOE)는 데이터 드라이버(120)의 출력 타이밍을 제어한다. Here, the source start pulse SSP controls data sampling start timing of one or more source driver integrated circuits constituting the data driver 120 . The source sampling clock (SSC) is a clock signal that controls sampling timing of data in each source driver integrated circuit. The source output enable signal SOE controls output timing of the data driver 120 .

데이터 드라이버(120)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함하여 다수의 데이터 라인을 구동할 수 있다. The data driver 120 may include at least one source driver integrated circuit (SDIC) to drive a plurality of data lines.

각 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 소스 드라이버 집적회로(SDIC)는, 유기발광표시패널(110)에 연결된 필름 상에 실장 되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다. Each source driver integrated circuit (SDIC) is attached to a bonding pad of the organic light emitting display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method. It may be connected to, directly disposed on the organic light emitting display panel 110, or may be integrated and disposed on the organic light emitting display panel 110 in some cases. In addition, each source driver integrated circuit (SDIC) may be implemented in a Chip On Film (COF) method mounted on a film connected to the organic light emitting display panel 110 .

각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털 아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼(Output Buffer) 등을 포함할 수 있다. Each source driver integrated circuit (SDIC) may include a shift register, a latch circuit, a digital to analog converter (DAC), an output buffer, and the like.

각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그 디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다. In some cases, each source driver integrated circuit (SDIC) may further include an analog to digital converter (ADC).

게이트 드라이버(130)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다. The gate driver 130 may include at least one gate driver integrated circuit (GDIC).

각 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB) 방식 또는 칩 온 글래스(COG) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 유기발광표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 유기발광표시패널(110)에 집적화되어 배치될 수도 있다. 또한, 각 게이트 드라이버 집적회로(GDIC)는 유기발광표시패널(110)과 연결된 필름 상에 실장 되는 칩 온 필름(COF) 방식으로 구현될 수도 있다. Each gate driver integrated circuit (GDIC) is connected to a bonding pad of the organic light emitting display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, or is connected to a gate in panel (GIP) method. ) type and directly disposed on the organic light emitting display panel 110, or may be integrated and disposed on the organic light emitting display panel 110 in some cases. In addition, each gate driver integrated circuit (GDIC) may be implemented in a chip on film (COF) method mounted on a film connected to the organic light emitting display panel 110 .

각 게이트 드라이버 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다. Each gate driver integrated circuit (GDIC) may include a shift register, a level shifter, and the like.

본 실시예들에 따른 유기발광표시장치(100)는 적어도 하나의 소스 드라이버 집적회로(SDIC)에 대한 회로적인 연결을 위해 필요한 적어도 하나의 소스 인쇄회로기판(S-PCB: Source Printed Circuit Board)과 제어 부품들과 각종 전기 장치들을 실장 하기 위한 컨트롤 인쇄회로기판(C-PCB: Control Printed Circuit Board)을 포함할 수 있다. The organic light emitting display device 100 according to the present embodiments includes at least one source printed circuit board (S-PCB) required for circuit connection to at least one source driver integrated circuit (SDIC) and It may include a control printed circuit board (C-PCB) for mounting control parts and various electric devices.

적어도 하나의 소스 인쇄회로기판(S-PCB)에는, 적어도 하나의 소스 드라이버 집적회로(SDIC)가 실장 되거나, 적어도 하나의 소스 드라이버 집적회로(SDIC)가 실장 된 필름이 연결될 수 있다. At least one source driver integrated circuit (SDIC) may be mounted on the at least one source printed circuit board (S-PCB), or a film having at least one source driver integrated circuit (SDIC) mounted may be connected.

컨트롤 인쇄회로기판(C-PCB)에는, 데이터 드라이버(120) 및 게이트 드라이버(130) 등의 동작을 제어하는 컨트롤러(140)와, 유기발광표시패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러 등이 실장 될 수 있다. On the control printed circuit board (C-PCB), the controller 140 for controlling operations of the data driver 120 and the gate driver 130, the organic light emitting display panel 110, the data driver 120, and the gate driver A power controller that supplies various voltages or currents to 130 or the like or controls various voltages or currents to be supplied may be mounted.

적어도 하나의 소스 인쇄회로기판(S-PCB)과 컨트롤 인쇄회로기판(C-PCB)은 적어도 하나의 연결 부재를 통해 회로적으로 연결될 수 있다. The at least one source printed circuit board (S-PCB) and the control printed circuit board (C-PCB) may be circuitically connected through at least one connecting member.

여기서, 연결 부재는 가요성 인쇄 회로(FPC: Flexible Printed Circuit), 가요성 플랫 케이블(FFC: Flexible Flat Cable) 등일 수 있다. Here, the connecting member may be a flexible printed circuit (FPC) or a flexible flat cable (FFC).

적어도 하나의 소스 인쇄회로기판(S-PCB)과 컨트롤 인쇄회로기판(C-PCB)은 하나의 인쇄회로기판으로 통합되어 구현될 수도 있다. At least one source printed circuit board (S-PCB) and one control printed circuit board (C-PCB) may be integrated into one printed circuit board.

유기발광표시패널(110)에 배치되는 각 서브픽셀(SP)은 트랜지스터 등의 회로 소자를 포함하여 구성될 수 있다. Each subpixel SP disposed on the organic light emitting display panel 110 may include a circuit element such as a transistor.

일 예로, 유기발광표시패널(110)이 유기발광표시패널인 경우, 각 서브픽셀(SP)은 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 이를 구동하기 위한 구동 트랜지스터(Driving Transistor) 등의 회로 소자로 구성되어 있다. For example, when the organic light emitting display panel 110 is an organic light emitting display panel, each subpixel (SP) includes an organic light emitting diode (OLED) and a driving transistor for driving it. It is composed of circuit elements.

각 서브픽셀(SP)을 구성하는 회로 소자의 종류 및 개수는, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.The type and number of circuit elements constituting each sub-pixel SP may be variously determined according to a provided function and a design method.

도 2 및 도 3은 본 실시예들에 따른 유기발광표시장치(100)의 서브픽셀 구조의 예시도들이다. 2 and 3 are exemplary views of a sub-pixel structure of the organic light emitting display device 100 according to the present embodiments.

도 2 및 도 3을 참조하면, 유기발광표시패널(110)에 배열된 각 서브픽셀(SP)은, 유기발광다이오드(OLED: Organic Light Emitting Diode)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DT: Driving Transistor)와, 제1 스캔신호(SCAN1)에 의해 제어되며 구동 트랜지스터(DT)의 제1 노드(N1)와 데이터 라인(DL: Data Line) 사이에 전기적으로 연결된 제1 트랜지스터(T1)와, 제2 스캔신호(SCAN2)에 의해 제어되며 구동 트랜지스터(DT)의 제2 노드(N2)와 기준 전압 라인(RVL: Reference Voltage Line) 사이에 전기적으로 결된 제2 트랜지스터(T2)와, 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(C1)를 포함하여 구성될 수 있다. Referring to FIGS. 2 and 3 , each subpixel (SP) arranged on the organic light emitting display panel 110 includes an organic light emitting diode (OLED) and a drive that drives the organic light emitting diode (OLED). A first transistor (which is controlled by a driving transistor (DT) and a first scan signal (SCAN1) and electrically connected between the first node (N1) of the driving transistor (DT) and the data line (DL) T1) and the second transistor T2 controlled by the second scan signal SCAN2 and electrically connected between the second node N2 of the driving transistor DT and the reference voltage line (RVL). , and a storage capacitor C1 electrically connected between the first node N1 and the second node N2 of the driving transistor DT.

도 2 및 도 3에서와 같이, 하나의 서브픽셀(SP)이 3개의 트랜지스터(DT, T1, T2)와 1개의 캐패시터(C1)를 포함하여 구성되는 구조를 3T(Transistor)1C(Capacitor) 구조라고 한다. As shown in FIGS. 2 and 3, a structure in which one subpixel (SP) includes three transistors (DT, T1, and T2) and one capacitor (C1) is referred to as a 3T (Transistor) 1C (Capacitor) structure. It is said.

유기발광다이오드(OLED)는 제1전극(예: 애노드 전극), 유기층 및 제2전극(예: 캐소드 전극) 등으로 이루어질 수 있다. An organic light emitting diode (OLED) may include a first electrode (eg, an anode electrode), an organic layer, and a second electrode (eg, a cathode electrode).

구동 트랜지스터(DT)는, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터로서, 유기발광다이오드(OLED)로 구동 전류를 공급해줌으로써 유기발광다이오드(OLED)를 구동한다.The driving transistor DT is a driving transistor that drives the organic light emitting diode OLED, and drives the organic light emitting diode OLED by supplying a driving current to the organic light emitting diode OLED.

이러한 구동 트랜지스터(DT)에서, 제1 노드(N1)는 제1 트랜지스터(T1)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 제2 노드(N2)는 유기발광다이오드(OLED)의 제1전극 및 제2 트랜지스터(T2)의 소스 노드 또는 드레인 노드와 전기적으로 연결될 수 있으며, 소스 노드 또는 드레인 노드일 수 있다. 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압 라인(DVL: Driving Voltage Line)과 전기적으로 연결될 수 있으며, 드레인 노드 또는 소스 노드일 수 있다. In the driving transistor DT, the first node N1 may be electrically connected to the source node or the drain node of the first transistor T1 and may be a gate node. The second node N2 may be electrically connected to the first electrode of the organic light emitting diode OLED and the source node or drain node of the second transistor T2, and may be a source node or a drain node. The third node N3 may be electrically connected to a driving voltage line (DVL) that supplies the driving voltage EVDD, and may be a drain node or a source node.

제1 트랜지스터(T1)는 데이터 라인(DL)과 구동 트랜지스터(DT)의 제1 노드(N1) 사이에 전기적으로 연결되고, 게이트 노드에 인가된 제1 스캔신호(SCAN1)에 의해 온-오프가 제어될 수 있다. The first transistor T1 is electrically connected between the data line DL and the first node N1 of the driving transistor DT, and is turned on and off by the first scan signal SCAN1 applied to the gate node. can be controlled

이러한 제1 트랜지스터(T1)는 제1 스캔신호(SCAN1)에 의해 턴-온 되어 데이터 라인(DL)으로부터 공급된 데이터 전압(Vdata)을 구동 트랜지스터(DT)의 제1 노드(N1)로 전달해줄 수 있다. The first transistor T1 is turned on by the first scan signal SCAN1 to transfer the data voltage Vdata supplied from the data line DL to the first node N1 of the driving transistor DT. can

제2 트랜지스터(T2)는 기준 전압 라인(RVL)과 구동 트랜지스터(DT)의 제2 노드(N2) 사이에 전기적으로 연결되고, 게이트 노드에 인가된 제2 스캔신호(SCAN2)에 의해 온-오프가 제어될 수 있다. The second transistor T2 is electrically connected between the reference voltage line RVL and the second node N2 of the driving transistor DT, and is turned on and off by the second scan signal SCAN2 applied to the gate node. can be controlled.

이러한 제2 트랜지스터(T2)는 제2 스캔신호(SCAN2)에 의해 턴-온 되어 기준 전압 라인(RVL)으로부터 공급된 기준 전압(Vref)을 구동 트랜지스터(DT)의 제2 노드(N2)로 전달해줄 수 있다. The second transistor T2 is turned on by the second scan signal SCAN2 and transfers the reference voltage Vref supplied from the reference voltage line RVL to the second node N2 of the driving transistor DT. can do it

또한, 제2 트랜지스터(T2)는 제2 스캔신호(SCAN2)에 의해 턴-온 되어, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 기준 전압 라인(RVL)으로 전달해줄 수도 있다. 이는, 각 서브픽셀(SP) 내 구동 트랜지스터(DT), 유기발광다이오드(OLED) 등의 회로 소자에 대한 특성치(예: 문턱전압, 이동도 등)를 센싱할 때 이루어지는 현상이다. Also, the second transistor T2 may be turned on by the second scan signal SCAN2 to transfer the voltage of the second node N2 of the driving transistor DT to the reference voltage line RVL. This is a phenomenon that occurs when sensing characteristic values (eg, threshold voltage, mobility, etc.) of circuit elements such as the driving transistor DT and organic light emitting diode (OLED) in each subpixel SP.

스토리지 캐패시터(C1)는 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결되어 한 프레임 시간 동안 일정 전압을 유지해주는 역할을 한다. The storage capacitor C1 is electrically connected between the first node N1 and the second node N2 of the driving transistor DT to maintain a constant voltage for one frame time.

이러한 스토리지 캐패시터(C1)는, 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 존재하는 내부 캐패시터(Internal Capacitor)인 기생 캐패시터(예: Cgs, Cgd)가 아니라, 구동 트랜지스터(DT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)이다.The storage capacitor C1 is not a parasitic capacitor (eg, Cgs or Cgd) that is an internal capacitor existing between the first node N1 and the second node N2 of the driving transistor DT, but This is an external capacitor intentionally designed outside the driving transistor (DT).

구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)는 n 타입의 트랜지스터일 수도 있고, p 타입의 트랜지스터일 수도 있다. The driving transistor DT, the first transistor T1 and the second transistor T2 may be n-type transistors or p-type transistors.

한편, 도 2를 참조하면, 제1 트랜지스터(T1)의 게이트 노드와 제2 트랜지스터(T2)의 게이트 노드는 동일한 게이트 라인(GL)에 연결될 수 있다. Meanwhile, referring to FIG. 2 , the gate node of the first transistor T1 and the gate node of the second transistor T2 may be connected to the same gate line GL.

이에 따라, 제1 트랜지스터(T1)의 게이트 노드에 인가되는 제1 스캔신호(SCAN1)와 제2 트랜지스터(T2)의 게이트 노드에 인가되는 제2 스캔신호(SCAN2)는 동일한 스캔신호(SCAN)일 수 있다. Accordingly, the first scan signal SCAN1 applied to the gate node of the first transistor T1 and the second scan signal SCAN2 applied to the gate node of the second transistor T2 are the same scan signal SCAN. can

도 2와 같이, 제1 트랜지스터(T1)의 게이트 노드와 제2 트랜지스터(T2)의 게이트 노드가 1개의 게이트 라인(GL)에 공통으로 연결된 경우, 서브픽셀(SP)은 "1 스캔 구조"를 갖는다고 한다. As shown in FIG. 2 , when the gate node of the first transistor T1 and the gate node of the second transistor T2 are commonly connected to one gate line GL, the subpixel SP has a “one scan structure”. is said to have

각 서브픽셀(SP)을 1 스캔 구조를 설계하는 경우, 1개의 서브픽셀 라인마다 1개의 게이트 라인(GL)만 필요하기 때문에, 유기발광표시패널(110)의 개구율을 상당히 높여줄 수 있다. When designing a 1-scan structure for each sub-pixel SP, since only one gate line GL is required for each sub-pixel line, the aperture ratio of the organic light emitting display panel 110 can be significantly increased.

다른 한편, 도 3을 참조하면, 제1 트랜지스터(T1)의 게이트 노드는 제1 게이트 라인(GL1)에 연결되고, 제2 트랜지스터(T2)의 게이트 노드는 제1 게이트 라인(GL1)과는 다른 제2 게이트 라인(GL2)에 연결될 수 있다. On the other hand, referring to FIG. 3 , the gate node of the first transistor T1 is connected to the first gate line GL1, and the gate node of the second transistor T2 is different from the first gate line GL1. It may be connected to the second gate line GL2.

이에 따라, 제1 트랜지스터(T1)의 게이트 노드에 인가되는 제1 스캔신호(SCAN1)와 제2 트랜지스터(T2)의 게이트 노드에 인가되는 제2 스캔신호(SCAN2)는 별개의 신호이다. Accordingly, the first scan signal SCAN1 applied to the gate node of the first transistor T1 and the second scan signal SCAN2 applied to the gate node of the second transistor T2 are separate signals.

도 3과 같이, 제1 트랜지스터(T1)의 게이트 노드와 제2 트랜지스터(T2)의 게이트 노드가 2개의 게이트 라인(GL1, GL2)에 대응되어 연결된 경우, 서브픽셀(SP)은 "2 스캔 구조"를 갖는다고 한다. As shown in FIG. 3 , when the gate node of the first transistor T1 and the gate node of the second transistor T2 are connected to correspond to the two gate lines GL1 and GL2, the subpixel SP has a “two scan structure” "It is said to have

이와 같이, 각 서브픽셀(SP)을 2 스캔 구조를 설계하는 경우, 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)를 개별적으로 제어할 수 있게 되어, 서브픽셀(SP)을 보다 정밀하고 다양하게 구동할 수 있다. As such, when a two-scan structure is designed for each subpixel SP, the first transistor T1 and the second transistor T2 can be individually controlled, so that the subpixel SP can be more precise and diverse. can be driven

한편, 구동 트랜지스터(DT) 등의 트랜지스터는 구동 시간이 길어짐에 따라 열화가 진행되어 문턱전압, 이동도 등의 특성치가 변할 수 있다. On the other hand, transistors such as the driving transistor DT may deteriorate as the driving time increases, and characteristic values such as threshold voltage and mobility may change.

또한, 각 트랜지스터마다 구동 시간의 차이가 있기 때문에 열화 정도도 다를 수 있고, 각 트랜지스터 간의 특성치 변화도 서로 다를 수 있다. 이에 따라, 각 트랜지스터 간의 특성치 편차가 발생할 수 있다. In addition, since there is a difference in driving time for each transistor, the degree of deterioration may be different, and the characteristic value change between each transistor may also be different. Accordingly, variation in characteristic values may occur between the respective transistors.

각 트랜지스터 간의 특성치 편차는 유기발광표시패널(110)의 휘도 불균일을 초래하여 화상 품질을 크게 떨어뜨릴 수 있다. Variation in characteristic values between transistors may cause non-uniform luminance of the organic light emitting display panel 110, which may significantly degrade image quality.

이와 같이, 화상 품질 저하의 요인이 되는 트랜지스터의 특성치 변화는 빛에 의해서도 발생할 수 있다. In this way, the change in the characteristic value of the transistor, which is a factor of image quality deterioration, can also be caused by light.

가령, 외부 광이 트랜지스터(특히, 채널 영역)에 닿으면, 트랜지스터의 문턱전압이 네거티브(-) 방향으로 쉬프트(Shift) 하는 현상이 발생하여 트랜지스터 소자 특성이 나빠지게 된다. For example, when external light hits a transistor (particularly, a channel region), a phenomenon in which the threshold voltage of the transistor shifts in a negative (-) direction occurs, resulting in deterioration in transistor device characteristics.

도 4는 본 실시예들에 따른 유기발광표시장치에서, 빛에 의해 트랜지스터의 특성치가 변화하는 현상을 방지하기 위하여, 라이트 쉴드(LS: Light Shield)을 트랜지스터의 하부에 형성한 것을 나타낸 도면이다. FIG. 4 is a view showing that a light shield (LS) is formed below a transistor in order to prevent a phenomenon in which characteristic values of the transistor are changed by light in the organic light emitting display device according to the present embodiments.

도 4를 참조하면, 소스 노드(S), 드레인 노드(D) 및 게이트 노드(G) 등으로 이루어진 트랜지스터에 빛이 조사되는 경우, 특히, 트랜지스터의 채널에 빛이 조사되는 경우, 트랜지스터의 소자 특성(예: 문턱전압 등)이 크게 변할 수 있다. Referring to FIG. 4, when light is irradiated to a transistor composed of a source node (S), a drain node (D), and a gate node (G), in particular, when light is irradiated to a channel of the transistor, device characteristics of the transistor (e.g. threshold voltage, etc.) can vary greatly.

이에, 트랜지스터의 영역(예: 하부)에 라이트 쉴드(LS)을 형성해둔다. Accordingly, a light shield LS is formed in a region (eg, a lower portion) of the transistor.

이에 따라, 라이트 쉴드(LS)에 의해 트랜지스터에 빛이 닿는 것을 방지해줄 수 있고, 트랜지스터의 소자 특성 변화도 방지해줄 수 있다. Accordingly, it is possible to prevent light from reaching the transistor by the light shield LS, and also to prevent a change in device characteristics of the transistor.

이러한 라이트 쉴드(LS)은 빛이 투과되는 것을 차단할 수 있는 금속 물질로 되어 있을 수 있다. The light shield LS may be made of a metal material capable of blocking transmission of light.

한편, 라이트 쉴드(LS)은 트랜지스터의 게이트 노드(게이트 전극)의 하부에 절연층을 사이에 두고 위치하며, 트랜지스터의 바디(B)의 역할을 수 있다. Meanwhile, the light shield LS is positioned below the gate node (gate electrode) of the transistor with an insulating layer interposed therebetween, and may serve as a body B of the transistor.

도 5는 본 실시예들에 따른 유기발광표시장치(100)에서 각 서브픽셀(SP)의 회로 영역(CA: Circuit Area)에 형성된 라이트 쉴드(LS)과, 라이트 쉴드(LS)이 형성된 서브픽셀(SP)의 등가회로이다. 5 shows a light shield LS formed in a circuit area (CA) of each subpixel SP in the organic light emitting display device 100 according to the present embodiments, and a subpixel on which the light shield LS is formed. It is an equivalent circuit of (SP).

도 5를 참조하면, 각 서브픽셀(SP)은 유기발광다이오드(OLED)에 의해 발광하는 발광 영역(EA: Emission Area)과 유기발광다이오드(OLED)를 구동하기 위한 회로가 형성된 회로 영역(CA)으로 이루어진다. Referring to FIG. 5 , each subpixel SP has an emission area (EA) emitting light from the organic light emitting diode (OLED) and a circuit area (CA) in which a circuit for driving the organic light emitting diode (OLED) is formed. made up of

도 5를 참조하면, 빛에 의해 트랜지스터 특성 변화를 방지하기 위하여, 라이트 쉴드(LS)을 트랜지스터들(DT, T1, T2)이 위치한 회로 영역(CA)의 전면에 패터닝 할 수 있다. Referring to FIG. 5 , in order to prevent a change in transistor characteristics due to light, a light shield LS may be patterned on the entire surface of the circuit area CA where the transistors DT, T1 and T2 are located.

이 경우, 라이트 쉴드(LS)은 전압이 인가되지 않는 플로팅 패턴(Floating Pattern)이다. In this case, the light shield LS is a floating pattern to which no voltage is applied.

한편, 전술한 바와 같이, 라이트 쉴드(LS)은 각 트랜지스터(DT, T1, T2)의 바디 역할을 한다. Meanwhile, as described above, the light shield LS serves as a body of each of the transistors DT, T1, and T2.

이에 따라, 라이트 쉴드(LS)은 각 트랜지스터(DT, T1, T2)의 또 다른 게이트 노드(일명, 뒷문 게이트 노드(Back Gate Node)라고도 함)의 역할을 할 수 있다. 이에 따라, 각 트랜지스터(DT, T1, T2)의 문턱전압이 변하거나 원하는 동작을 하지 못하는 현상이 발생할 수 있다. 이러한 현상을 "바디 효과(Body Effect)"라고 한다. Accordingly, the light shield LS may serve as another gate node (also referred to as a back gate node) of each of the transistors DT, T1, and T2. Accordingly, the threshold voltage of each of the transistors DT, T1, and T2 may change or a desired operation may not be performed. This phenomenon is called "Body Effect".

도 6은 본 실시예들에 따른 유기발광표시장치(100)에서, 구동 트랜지스터(DT)의 동작 특성을 개선하기 위해, 라이트 쉴드(LS)을 구동 트랜지스터(DT)의 제2 노드(N2)에 연결한 싱글 라이트 쉴드(Single-LS: Single Light Shield) 구조를 나타낸 도면이다. FIG. 6 illustrates that, in the organic light emitting display device 100 according to the present embodiments, a light shield LS is provided at the second node N2 of the driving transistor DT to improve operating characteristics of the driving transistor DT. This is a diagram showing the structure of a connected single light shield (Single-LS).

도 6을 참조하면, 각 서브픽셀(SP)의 전체 구동 특성에 큰 영향을 끼치는 구동 트랜지스터(DT)가 바디 효과의 영향을 받지 않도록 하고, 구동 트랜지스터(DT)의 동작 특성을 개선하기 위하여, 회로 영역(CA)의 전면에 패터닝 된 라이트 쉴드(LS)을 구동 트랜지스터(DT)의 제2 노드(N2)에 연결할 수 있다. Referring to FIG. 6 , in order to prevent the driving transistor DT, which greatly affects the overall driving characteristics of each subpixel SP, from being affected by the body effect, and to improve the operating characteristics of the driving transistor DT, a circuit The light shield LS patterned on the entire surface of the area CA may be connected to the second node N2 of the driving transistor DT.

이러한 라이트 쉴드 구조는, 구동 트랜지스터(DT)의 제2 노드(N2)에 연결되는 라이트 쉴드(LS)이 각 서브픽셀(SP)마다 1개씩 존재하기 때문에, "싱글 라이트 쉴드 구조"라고 한다. Such a light shield structure is referred to as a “single light shield structure” because there is one light shield LS connected to the second node N2 of the driving transistor DT for each subpixel SP.

도 7 및 도 8은 본 실시예들에 따른 유기발광표시장치(100)에서, 싱글 라이트 쉴드 구조에 의해 발생할 수 있는 이상 구동 현상을 설명하기 위한 도면이다. 7 and 8 are diagrams for explaining an abnormal driving phenomenon that may occur due to a single light shield structure in the organic light emitting display device 100 according to the present exemplary embodiments.

도 7 및 도 8을 참조하면, 싱글 라이트 쉴드 구조에 따르면, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압이 바이어스 전압(BV)으로서 라이트 쉴드(LS)에 인가된다. 7 and 8 , according to the single light shield structure, the voltage of the second node N2 of the driving transistor DT is applied to the light shield LS as a bias voltage BV.

도 7에 도시된 바와 같이, 제1 트랜지스터(T1)를 턴-오프 시키기 위하여, 제1 트랜지스터(T1)의 게이트 노드에 턴-오프 레벨 전압(VGL)에 해당하는 제1 스캔신호(SCAN1)를 인가한 경우, 라이트 쉴드(LS)에 인가된 바이어스 전압(BV)이 제1 트랜지스터(T1)의 또 다른 게이트 전압 역할을 하여, 바디 효과가 발생할 수 있고, 이에 따라, 제1 트랜지스터(T1)가 원치 않게 턴-온 될 수도 있다. As shown in FIG. 7 , in order to turn off the first transistor T1, a first scan signal SCAN1 corresponding to the turn-off level voltage VGL is applied to the gate node of the first transistor T1. When applied, the bias voltage BV applied to the light shield LS acts as another gate voltage of the first transistor T1, and a body effect may occur, and thus, the first transistor T1 It may turn on unintentionally.

또한, 도 8에 도시된 바와 같이, 제2 트랜지스터(T2)를 턴-오프 시키기 위하여, 제2 트랜지스터(T2)의 게이트 노드에 턴-오프 레벨 전압(VGL)에 해당하는 제2 스캔신호(SCAN2)를 인가한 경우, 라이트 쉴드(LS)에 인가된 바이어스 전압(BV)이 제2 트랜지스터(T2)의 또 다른 게이트 전압 역할을 하여, 바디 효과가 발생할 수 있고, 이에 따라, 제2 트랜지스터(T2)가 원치 않게 턴-온 될 수도 있다. 8, in order to turn off the second transistor T2, the second scan signal SCAN2 corresponding to the turn-off level voltage VGL at the gate node of the second transistor T2. ) is applied, the bias voltage BV applied to the light shield LS serves as another gate voltage of the second transistor T2, and a body effect may occur. Accordingly, the second transistor T2 ) may be unintentionally turned on.

도 7 및 도 8에 도시된 바와 같이, 바디 효과의 영향으로 인해, 제1 트랜지스터(T1) 및/또는 제2 트랜지스터(T2)가 원치 않게 턴-온 되는 상황은, 영상 구동 시에도 발생할 수 있고, 센싱 구동 시에도 발생할 수 있다. As shown in FIGS. 7 and 8 , a situation in which the first transistor T1 and/or the second transistor T2 are undesirably turned on due to the influence of the body effect may occur even during image driving, , can also occur during sensing operation.

예를 들어, 턴-오프 되어야 하는 제1 트랜지스터(T1)가 턴-온 되는 경우, 이전 서브픽셀 라인(이전 서브픽셀 행) 또는 다음 서브픽셀 라인(다음 서브픽셀 행)에서의 서브픽셀에 공급되는 데이터 전압이 해당 제1 트랜지스터(T1)가 있는 서브픽셀로 공급되어, 화상 이상 현상이 발생할 수 있다. 이러한 현상을 "데이터 섞임 현상"이라고 한다. For example, when the first transistor T1 to be turned off is turned on, the voltage supplied to the subpixel in the previous subpixel line (previous subpixel row) or the next subpixel line (next subpixel row) A data voltage may be supplied to a subpixel having a corresponding first transistor T1, and thus an image abnormality may occur. This phenomenon is called "data mixing".

다른 예를 들어, 아날로그 디지털 컨버터(Analog to Digital)과 전기적으로 연결되어 센싱 라인 역할을 하는 기준 전압 라인(RVL)과 전기적으로 연결된 제1 서브픽셀에 대하여, 구동 트랜지스터(DT)의 문턱전압을 센싱하기 위한 센싱 구동이 진행되고 있는 동안, 다른 서브픽셀 행에서 기준 전압 라인(RVL)과 함께 전기적으로 연결된 제2 서브픽셀에서 턴-오프 되어야 하는 제2 트랜지스터(T2)가 불필요하게 턴-온 되면, 불필요하게 턴-온 된 제2 트랜지스터(T2)는, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 기준 전압 라인(RVL)으로 전달한다. As another example, the threshold voltage of the driving transistor DT is sensed with respect to the first subpixel electrically connected to the reference voltage line RVL that is electrically connected to an analog to digital converter and serves as a sensing line. If the second transistor T2 to be turned off is unnecessarily turned on in the second subpixel electrically connected to the reference voltage line RVL in another subpixel row while the sensing drive is in progress, The unnecessarily turned-on second transistor T2 transfers the voltage of the second node N2 of the driving transistor DT to the reference voltage line RVL.

이로 인해, 아날로그 디지털 컨버터는 제1 서브픽셀 내 구동 트랜지스터(DT)의 제2 노드(N2)의 전압을 정확하게 센싱하지 못하여, 센싱 오류가 발생할 수 있다. 이러한 센싱 오류는 문턱전압 편차에 대한 보상값 연산에도 오류를 발생시켜 화상 이상 현상을 발생시킬 수 있다. Because of this, the analog-to-digital converter cannot accurately sense the voltage of the second node N2 of the driving transistor DT in the first subpixel, and thus a sensing error may occur. Such a sensing error may cause an error in calculating a compensation value for a threshold voltage deviation, resulting in an image abnormality.

따라서, 본 실시예들은, 바디 효과의 영향으로 인한 제1 트랜지스터(T1) 및/또는 제2 트랜지스터(T2)의 이상 구동 현상(불필요하게 턴-온 되는 현상)을 방지해주기 위하여 각 서브픽셀(SP)마다 2개 이상의 라이트 쉴드를 갖는 멀티 라이트 쉴드(Multi-LS: Multi-Light Shield) 구조를 제안한다. Therefore, in the present embodiments, in order to prevent the abnormal driving phenomenon (unnecessarily turned-on phenomenon) of the first transistor T1 and/or the second transistor T2 due to the effect of the body effect, each subpixel (SP) ), we propose a multi-light shield (Multi-LS) structure having two or more light shields for each light shield.

도 9 및 도 10은 본 실시예들에 따른 유기발광표시장치(100)의 멀티 라이트 쉴드 구조를 간략하게 나타낸 도면이다. 9 and 10 are diagrams schematically illustrating the multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

도 9 및 도 10을 참조하면, 본 실시예들에 따른 유기발광표시장치(100)에서, 각 서브픽셀은, 유기발광다이오드(OLED)와, 유기발광다이오드(OLED)를 구동하는 구동 트랜지스터(DT)와, 구동 트랜지스터(DT)의 제1 노드(N1)와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터(T1)와, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준 전압 라인 사이에 전기적으로 연결된 제2 트랜지스터(T2)와, 구동 트랜지스터(DT)의 제1 노드(N1)와 제2 노드(N2) 사이에 전기적으로 연결된 스토리지 캐패시터(C1) 등을 포함하여 구성될 수 있다. 9 and 10 , in the organic light emitting display device 100 according to the present embodiments, each subpixel includes an organic light emitting diode (OLED) and a driving transistor (DT) for driving the organic light emitting diode (OLED). ), the first transistor T1 electrically connected between the first node N1 of the driving transistor DT and the data line, and between the second node N2 of the driving transistor DT and the reference voltage line. and a storage capacitor C1 electrically connected between the first node N1 and the second node N2 of the driving transistor DT.

여기서, 구동 트랜지스터(DT)의 제1 노드(N1)는 게이트 노드일 수 있고, 구동 트랜지스터(DT)의 제2 노드(N2)는 소스 노드 또는 드레인 노드일 수 있다. Here, the first node N1 of the driving transistor DT may be a gate node, and the second node N2 of the driving transistor DT may be a source node or a drain node.

각 서브픽셀에서, 구동 트랜지스터(DT), 제1 트랜지스터(T1) 및 제2 트랜지스터(T2) 각각의 영역(예: 하부)에는 라이트 쉴드(LSd, LS1, LS2)가 존재할 수 있다. In each subpixel, light shields LSd, LS1, and LS2 may be present in regions (eg, lower portions) of the driving transistor DT, the first transistor T1, and the second transistor T2, respectively.

아래에서는, 설명의 편의를 위해, 임의의 제1 서브픽셀을 기준으로 라이트 쉴드 구조를 설명한다. Below, for convenience of explanation, the light shield structure will be described based on an arbitrary first subpixel.

도 9 및 도 10을 참조하면, 제1 서브픽셀의 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)는, 해당 제1 서브픽셀의 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. 9 and 10 , the light shield LSd positioned in the region of the driving transistor DT of the first subpixel connects to the second node N2 of the driving transistor DT of the corresponding first subpixel. can be electrically connected.

도 9를 참조하면, 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)는, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 전기적으로 연결될 수 있다. Referring to FIG. 9 , the light shield LS2 positioned in the region of the second transistor T2 of the first subpixel may be electrically connected to the gate node of the second transistor T2 of the first subpixel.

도 10을 참조하면, 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)는, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드에 대응되는 등전위 패턴(PTN2)과 전기적으로 연결될 수 있다. Referring to FIG. 10 , the light shield LS2 positioned in the region of the second transistor T2 of the first subpixel is an equipotential pattern PTN2 corresponding to the gate node of the second transistor T2 of the first subpixel. ) and electrically connected.

전술한 바와 같이, 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)를 구동 트랜지스터(DT)의 제2 노드(N2)가 아닌 다른 지점에 전기적으로 연결해줌으로써, 제2 트랜지스터(T2)가 턴-오프 되어야 하는 상황에서, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압에 의해 제2 트랜지스터(T2)가 의도치 않게 턴-온 되는 현상을 방지해줄 수 있다. 다시 말해, 제2 트랜지스터(T2)는 바디 효과의 영향을 적게 받게 되어 정상적인 구동을 할 수 있고, 이를 통해, 화면 이상 현상을 방지해줄 수 있다. As described above, by electrically connecting the light shield LS2 located in the region of the second transistor T2 to a point other than the second node N2 of the driving transistor DT, the second transistor T2 A phenomenon in which the second transistor T2 is unintentionally turned on by the voltage of the second node N2 of the driving transistor DT in a situation where is to be turned off may be prevented. In other words, the second transistor T2 is less affected by the body effect and can be normally driven, and through this, an abnormality on the screen can be prevented.

또한, 본 실시예들에 따른 멀티 라이트 쉴드 구조를 적용하면, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 존재하는 기생 캐패시터를 상당히 줄여줄 수 있다. In addition, when the multi-light shield structure according to the present exemplary embodiments is applied, a parasitic capacitor existing between the second node N2 of the driving transistor DT and the reference voltage line RVL can be significantly reduced.

이에 따라, 기준전압 라인(RVL)을 통해, 구동 트랜지스터(DT) 또는 유기발광다이오드(OLED)의 특성치를 센싱하기 위한 전압 센싱 시, 특성치를 더욱 정확하게 반영하는 전압을 센싱할 수 있다. 이러한 정확한 전압 센싱에 따라, 정확한 특성치 보상이 가능해져서 화상 품질을 향상시킬 수 있다. Accordingly, when sensing a voltage for sensing a characteristic value of the driving transistor DT or the organic light emitting diode OLED through the reference voltage line RVL, a voltage that more accurately reflects the characteristic value may be sensed. According to such accurate voltage sensing, accurate characteristic value compensation is possible, and thus image quality can be improved.

도 9 및 도 10을 참조하면, 전술한 바와 같이, 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)는, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 전기적으로 연결되거나, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 등전위를 갖는 등전위 패턴(PTN2)과 전기적으로 연결됨으로써, 추가 게이트에 해당할 수 있다. Referring to FIGS. 9 and 10 , as described above, the light shield LS2 positioned in the region of the second transistor T2 of the first subpixel is the gate of the second transistor T2 of the first subpixel. It may correspond to an additional gate by being electrically connected to the node or electrically connected to the equipotential pattern PTN2 having an equipotential with the gate node of the second transistor T2 of the first subpixel.

이에 따라, 제1 서브픽셀의 제2 트랜지스터(T2)는 라이트 쉴드(LS2)를 활용하여 더블-게이트(Double-Gate) 구조를 갖는다. Accordingly, the second transistor T2 of the first subpixel has a double-gate structure by utilizing the light shield LS2.

전술한 바와 같이, 제1 서브픽셀의 제2 트랜지스터(T2)는, 라이트 쉴드(LS2)를 활용하여 더블-게이트(Double-Gate) 구조를 가짐으로써, 바디 효과의 영향을 줄일 수 있고, 정확한 온-오프 동작을 할 수 있다. As described above, the second transistor T2 of the first subpixel has a double-gate structure using the light shield LS2, so that the influence of the body effect can be reduced and accurate on - Off operation can be performed.

본 실시예들에서의 더블-게이트 구조 및 이에 따른 더블-게이트 동작은 트랜지스터들의 하부 영역에 존재할 수 있는 바디에 의해 자연 발생적으로 생긴 것이 아니라, 트랜지스터의 이상 동작 방지 등의 다양한 목적을 위해, 바디 역할을 하는 라이트 쉴드를 원하는 목적에 맞게 특정 지점에 전기적으로 연결하여 의도적으로 만들어진 것이다. The double-gate structure and the double-gate operation according to the present embodiments are not naturally generated by the body that may exist in the lower region of the transistors, but for various purposes such as preventing abnormal operation of the transistors, the body role It is intentionally made by electrically connecting the light shield to a specific point for the desired purpose.

한편, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 대응되는 등전위 패턴(PTN2)은, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 전기적으로 연결되고, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 동일한 신호가 인가되며, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 등전위를 갖는 패턴이다. Meanwhile, the equipotential pattern PTN2 corresponding to the gate node of the second transistor T2 of the first subpixel is electrically connected to the gate node of the second transistor T2 of the first subpixel, and The same signal as that of the gate node of the second transistor T2 is applied, and the pattern has an equipotential with the gate node of the second transistor T2 of the first subpixel.

이러한 등전위 패턴(PTN2)은, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드와 동일한 전압을 갖는 패턴(전극, 노드, 신호 라인 등을 모두 포괄함)일 수 있다. The equipotential pattern PTN2 may be a pattern having the same voltage as that of the gate node of the second transistor T2 of the first subpixel (including electrodes, nodes, signal lines, etc.).

일 예로, 각 서브픽셀이 1 스캔 구조 또는 2 스캔 구조인 경우, 등전위 패턴(PTN2)은, 제1 서브픽셀과 동일한 서브픽셀 라인에 위치한 다른 서브픽셀인 제2 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드일 수 있다. For example, when each subpixel has a 1-scan structure or a 2-scan structure, the equipotential pattern PTN2 is a second transistor T2 of a second subpixel that is another subpixel located on the same subpixel line as the first subpixel. may be a gate node of

다른 예로, 각 서브픽셀이 1 스캔 구조 또는 2 스캔 구조인 경우, 등전위 패턴(PTN2)은, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드에 전기적으로 연결된 게이트 라인일 수 있다. As another example, when each subpixel has a 1 scan structure or a 2 scan structure, the equipotential pattern PTN2 may be a gate line electrically connected to the gate node of the second transistor T2 of the first subpixel.

또 다른 예로, 각 서브픽셀이 1 스캔 구조인 경우, 등전위 패턴(PTN2)은, 제1 서브픽셀과 동일한 서브픽셀 라인에 위치한 다른 서브픽셀인 제2 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드일 수도 있다. As another example, when each subpixel has a 1-scan structure, the equipotential pattern PTN2 is the gate node of the first transistor T1 of the second subpixel, which is another subpixel located on the same subpixel line as the first subpixel. It could be.

전술한 바와 같이, 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가, 제1 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드 뿐만 아니라, 해당 제1 서브픽셀 외부에 위치한 등전위 패턴(PTN2)과도 전기적으로 연결될 수 있음으로써, 제2 트랜지스터(T2)의 더블 게이트 구조를 다양하게 만들어줄 수 있다. As described above, the light shield LS2 positioned in the region of the second transistor T2 of the first subpixel is not only the gate node of the second transistor T2 of the first subpixel, but also the corresponding first subpixel. Since it can be electrically connected to the equipotential pattern PTN2 located outside, the double gate structure of the second transistor T2 can be made in various ways.

아래에서는, 이상에서 간략하게 설명한 멀티 라이트 쉴드 구조에 대한 다양한 타입의 예시들을 설명한다. Below, various types of examples of the multi-light shield structure briefly described above will be described.

먼저, 도 11a 내지 도 17b를 참조하여 각 서브픽셀이 2 스캔 구조를 갖는 경우에 대한 멀티 라이트 쉴드 구조에 대한 다양한 예시들을 설명하고, 이어서, 도 18a 내지 22b를 참조하여 1 스캔 구조를 갖는 경우에 대한 멀티 라이트 쉴드 구조에 대한 다양한 예시들을 설명한다. First, various examples of a multi-light shield structure for a case where each subpixel has a two-scan structure are described with reference to FIGS. 11A to 17B, and then, with reference to FIGS. Various examples of the multi-light shield structure for

단, 멀티 라이트 쉴드 구조의 다양한 예시들에서, 구동 트랜지스터(DT)의 영역에 위치한 라이트 쉴드(Ld)의 구조는 크게 변하지 않기 때문에, 제1 트랜지스터(T1)의 영역에 위치한 라이트 쉴드(L1)와 제2 트랜지스터(T2)의 영역에 위치한 라이트 쉴드(L2)를 위주로 설명한다. However, in various examples of the multi-light shield structure, since the structure of the light shield Ld located in the region of the driving transistor DT does not change significantly, the light shield L1 located in the region of the first transistor T1 and The light shield L2 located in the region of the second transistor T2 will be mainly described.

도 11a, 도 11b 및 도 12는 본 실시예들에 따른 유기발광표시장치(100)의 A 타입의 멀티 라이트 쉴드 구조에 대한 예시도들이다. 11A, 11B, and 12 are exemplary diagrams of an A-type multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

도 11a는 멀티 라이트 쉴드 구조를 갖는 제1 서브픽셀의 등가 회로이고, 도 11b는 도 11a에서 라이트 쉴드(LSd, LS1, LS2)의 영역 및 형상을 개략화하여 나타낸 도면이다. FIG. 11A is an equivalent circuit of a first sub-pixel having a multi-light shield structure, and FIG. 11B is a diagram schematically illustrating areas and shapes of light shields LSd, LS1, and LS2 in FIG. 11A.

도 11a, 도 11b 및 도 12를 참조하면, 구동 트랜지스터(DT)의 영역에 위치한 라이트 쉴드(LSd)와, 제1 트랜지스터(T1)의 영역에 위치한 라이트 쉴드(L1)와, 제2 트랜지스터(T2)의 영역에 위치한 라이트 쉴드(L2)는, 전기적으로 모두 분리되어 있을 수 있다. Referring to FIGS. 11A, 11B, and 12 , the light shield LSd located in the area of the driving transistor DT, the light shield L1 located in the area of the first transistor T1, and the second transistor T2 ), all of the light shields L2 located in the region may be electrically isolated.

도 11a, 도 11b 및 도 12를 참조하면, A 타입의 멀티 라이트 쉴드 구조는, 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)와, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와, 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가, 모두 서로 다른 분리형 라이트 쉴드로 되어 있는 구조이다. Referring to FIGS. 11A, 11B, and 12 , the A-type multi-light shield structure includes a light shield LSd positioned in a region of a driving transistor DT and a first transistor T1 of a first subpixel. The light shield LS1 located in the region and the light shield LS2 located in the region of the second transistor T2 of the first subpixel are both separate light shields.

도 11a 및 도 11b를 참조하면, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)는, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 컨택홀(Contact Hole)을 통해 전기적으로 연결될 수 있다. Referring to FIGS. 11A and 11B , the light shield LS1 positioned in the region of the first transistor T1 of the first subpixel is connected to the gate node of the first transistor T1 of the first subpixel and the contact hole ( Contact Hole) can be electrically connected.

한편, 도 12를 참조하면, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)는, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 직접적으로 연결되는 것이 아니라, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 대응되는 등전위 패턴(PTN1)과 전기적으로 연결될 수도 있다. Meanwhile, referring to FIG. 12 , the light shield LS1 positioned in the region of the first transistor T1 of the first subpixel is directly connected to the gate node of the first transistor T1 of the first subpixel. Instead, it may be electrically connected to the equipotential pattern PTN1 corresponding to the gate node of the first transistor T1 of the first subpixel.

여기서, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 대응되는 등전위 패턴(PTN1)은, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 전기적으로 연결되고, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 동일한 신호가 인가되며, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 등전위를 갖는 패턴이다. Here, the equipotential pattern PTN1 corresponding to the gate node of the first transistor T1 of the first subpixel is electrically connected to the gate node of the first transistor T1 of the first subpixel, and The same signal as that of the gate node of the first transistor T1 is applied, and the pattern has an equipotential with the gate node of the first transistor T1 of the first subpixel.

이러한 등전위 패턴(PTN1)은, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 동일한 전압을 갖는 패턴(전극, 노드, 신호 라인 등을 모두 포괄함)일 수 있다. The equipotential pattern PTN1 may be a pattern (including all electrodes, nodes, signal lines, etc.) having the same voltage as the gate node of the first transistor T1 of the first subpixel.

일 예로, 각 서브픽셀이 1 스캔 구조 또는 2 스캔 구조인 경우, 등전위 패턴(PTN2)은, 제1 서브픽셀과 동일한 서브픽셀 라인에 위치한 다른 서브픽셀인 제2 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드일 수 있다. For example, when each subpixel has a 1-scan structure or a 2-scan structure, the equipotential pattern PTN2 is a first transistor T1 of a second subpixel that is another subpixel located on the same subpixel line as the first subpixel. may be a gate node of

다른 예로, 각 서브픽셀이 1 스캔 구조 또는 2 스캔 구조인 경우, 등전위 패턴(PTN2)은, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드에 전기적으로 연결된 게이트 라인일 수 있다. As another example, when each subpixel has a 1-scan structure or a 2-scan structure, the equipotential pattern PTN2 may be a gate line electrically connected to the gate node of the first transistor T1 of the first subpixel.

또 다른 예로, 각 서브픽셀이 1 스캔 구조인 경우, 등전위 패턴(PTN2)은, 제1 서브픽셀과 동일한 서브픽셀 라인에 위치한 다른 서브픽셀인 제2 서브픽셀의 제2 트랜지스터(T2)의 게이트 노드일 수도 있다.As another example, when each subpixel has a 1-scan structure, the equipotential pattern PTN2 is the gate node of the second transistor T2 of the second subpixel, which is another subpixel located on the same subpixel line as the first subpixel. It could be.

전술한 바와 같이, A 타입의 멀티 라이트 쉴드 구조의 경우, 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)를 구동 트랜지스터(DT)의 제2 노드(N2)가 아닌 다른 지점에 전기적으로 연결해줌으로써, 제1 트랜지스터(T1)가 턴-오프 되어야 하는 상황에서, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압에 의해 제1 트랜지스터(T1)가 의도치 않게 턴-온 되는 현상을 방지해줄 수 있다. 다시 말해, 제1 트랜지스터(T1)는 바디 효과의 영향을 적게 받게 되어 위에서 언급한 데이터 섞임 현상을 방지해줄 수 있어 화상 품질 개선 효과를 얻을 수 있다. As described above, in the case of the A-type multi-light shield structure, the light shield LS1 located in the region of the first transistor T1 is electrically connected to a point other than the second node N2 of the driving transistor DT. A phenomenon in which the first transistor T1 is unintentionally turned on by the voltage of the second node N2 of the driving transistor DT in a situation where the first transistor T1 should be turned off by connecting to can prevent In other words, since the first transistor T1 is less affected by the body effect, the above-mentioned data mixing phenomenon can be prevented, and thus an image quality improvement effect can be obtained.

또한, A 타입의 멀티 라이트 쉴드 구조를 적용하면, 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)와, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와, 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가, 모두 서로 다른 분리형 라이트 쉴드로 되어 있기 때문에, 3 가지 트랜지스터(DT, T1, T2) 각각의 역할 및 기능에 맞는 바디(Body)의 바이어스 전압 상태를 만들어줄 수 있다. In addition, when the A-type multi-light shield structure is applied, the light shield LSd located in the region of the driving transistor DT and the light shield LS1 located in the region of the first transistor T1 of the first subpixel ) and the light shield LS2 located in the region of the second transistor T2 of the first subpixel are all different separate light shields, so the role of each of the three transistors DT, T1, T2 And it can create a bias voltage state of the body (Body) suitable for the function.

또한, A 타입의 멀티 라이트 쉴드 구조의 경우, 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 라이트 쉴드(LSd)의 크기가 싱글 라이트 쉴드 구조에 비해 감소하여, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 존재하는 기생 캐패시터를 상당히 줄여줄 수 있다. In addition, in the case of the A-type multi-light shield structure, the size of the light shield LSd electrically connected to the second node N2 of the driving transistor DT is reduced compared to the single light shield structure, so that the driving transistor DT A parasitic capacitor existing between the second node N2 of and the reference voltage line RVL can be significantly reduced.

이에 따라, 기준전압 라인(RVL)을 통해, 구동 트랜지스터(DT) 또는 유기발광다이오드(OLED)의 특성치를 센싱하기 위한 전압 센싱 시, 특성치를 더욱 정확하게 반영하는 전압을 센싱할 수 있다. 이러한 정확한 전압 센싱에 따라, 정확한 특성치 보상이 가능해져서 화상 품질을 향상시킬 수 있다.Accordingly, when sensing a voltage for sensing a characteristic value of the driving transistor DT or the organic light emitting diode OLED through the reference voltage line RVL, a voltage that more accurately reflects the characteristic value may be sensed. According to such accurate voltage sensing, accurate characteristic value compensation is possible, and thus image quality can be improved.

도 13a, 도 13b, 도 14a, 도 14b, 도 15a 및 도 15b는 본 실시예들에 따른 유기발광표시장치(100)의 B 타입의 멀티 라이트 쉴드 구조에 대한 예시도들이다. 13A, 13B, 14A, 14B, 15A, and 15B are exemplary diagrams of a B-type multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

도 13a, 도 13b, 도 14a, 도 14b, 도 15a 및 도 15b에서는, 동일한 서브픽셀 라인에 위치한 제1 서브픽셀(SP1), 제2 서브픽셀(SP2), 제3 서브픽셀(SP3), 제4 서브픽셀(SP4)에서의 멀티 라이트 쉴드 구조를 나타낸다. 13A, 13B, 14A, 14B, 15A, and 15B, a first subpixel SP1, a second subpixel SP2, a third subpixel SP3, and a second subpixel SP3 are located on the same subpixel line. A multi-light shield structure in 4 sub-pixels (SP4) is shown.

도 13b는 도 13a의 등가 회로에서 라이트 쉴드(LSd, LS1, LS2)의 영역 및 형상을 개략화하여 나타낸 도면이고, 도 14b는 도 14a의 등가 회로에서 라이트 쉴드(LSd, LS1, LS2)의 영역 및 형상을 개략화하여 나타낸 도면이고, 도 15b는 도 15a의 등가 회로에서 라이트 쉴드(LSd, LS1, LS2)의 영역 및 형상을 개략화하여 나타낸 도면이다. FIG. 13B is a diagram schematically illustrating the area and shape of the light shields LSd, LS1, and LS2 in the equivalent circuit of FIG. 13A, and FIG. 14B is the area of the light shields LSd, LS1, and LS2 in the equivalent circuit of FIG. 14A. And Figure 15b is a diagram schematically showing the area and shape of the light shield (LSd, LS1, LS2) in the equivalent circuit of Figure 15a.

도 13a, 도 13b, 도 14a, 도 14b, 도 15a 및 도 15b에 예시된 B 타입의 멀티 라이트 쉴드 구조는, 도 11a, 도 11b 및 도 12에 예시된 A 타입의 멀티 라이트 쉴드 구조와 마찬가지로, 구동 트랜지스터(DT)의 영역에 위치한 라이트 쉴드(LSd)와, 제1 트랜지스터(T1)의 영역에 위치한 라이트 쉴드(L1)와, 제2 트랜지스터(T2)의 영역에 위치한 라이트 쉴드(L2)는, 전기적으로 모두 분리되어 있다. The type B multi-light shield structure illustrated in FIGS. 13a, 13b, 14a, 14b, 15a and 15b, like the A-type multi-light shield structure illustrated in FIGS. 11a, 11b and 12, The light shield LSd located in the region of the driving transistor DT, the light shield L1 located in the region of the first transistor T1, and the light shield L2 located in the region of the second transistor T2, They are all electrically isolated.

하지만, 도 13a, 도 13b, 도 14a, 도 14b, 도 15a 및 도 15b에 예시된 B 타입의 멀티 라이트 쉴드 구조는, 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가 롱 패턴으로 되어 있다. However, the B-type multi-light shield structure illustrated in FIGS. 13A, 13B, 14A, 14B, 15A, and 15B includes the light shield LS1 positioned in the region of the first transistor T1 and the second light shield LS1. A light shield LS2 located in the region of the transistor T2 is formed in a long pattern.

이로 인해, 도 13a, 도 13b, 도 14a, 도 14b, 도 15a 및 도 15b에 예시된 B 타입의 멀티 라이트 쉴드 구조는, 도 11a, 도 11b 및 도 12에 예시된 A 타입의 멀티 라이트 쉴드 구조에 비해, 컨택홀 개수를 저감시킬 수 있고, 이로 인해, 유기발광표시패널(110)의 개구율을 높여줄 수 있다. As a result, the B-type multi-light shield structure illustrated in FIGS. 13a, 13b, 14a, 14b, 15a, and 15b, the A-type multi-light shield structure illustrated in FIGS. 11a, 11b, and 12 In comparison, the number of contact holes can be reduced, and thus the aperture ratio of the organic light emitting display panel 110 can be increased.

도 13a, 도 13b, 도 14a, 도 14b, 도 15a 및 도 15b를 참조하면, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)는, 제1 서브픽셀을 포함하는 둘 이상의 서브픽셀(SP1, … , SP4) 각각의 제1 트랜지스터(T1)의 영역 모두에 공통으로 위치하는 제1 롱 패턴이다. Referring to FIGS. 13A, 13B, 14A, 14B, 15A, and 15B , the light shield LS1 positioned in the region of the first transistor T1 of the first subpixel includes the first subpixel. is a first long pattern commonly located in all regions of the first transistor T1 of each of the two or more sub-pixels SP1, ..., SP4.

그리고, 제1 서브픽셀(SP1)의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)는, 제1 서브픽셀(SP1)을 포함하는 둘 이상의 서브픽셀(SP1, … , SP4) 각각의 제2 트랜지스터(T2)의 영역 모두에 공통으로 위치하는 제2 롱 패턴이다. Further, the light shield LS2 positioned in the region of the second transistor T2 of the first subpixel SP1 is provided for each of the two or more subpixels SP1, ..., SP4 including the first subpixel SP1. It is a second long pattern commonly located in all regions of the second transistor T2 of .

도 13a, 도 13b, 도 14a, 도 14b를 참조하면, 제1 롱 패턴인 라이트 쉴드(LS1)는, 둘 이상의 서브픽셀(SP1, … , SP4) 중 적어도 하나의 제1 트랜지스터(T1)의 게이트 노드와 전기적으로 연결될 수 있다. Referring to FIGS. 13A, 13B, 14A, and 14B, the light shield LS1, which is a first long pattern, is a gate of at least one first transistor T1 among two or more subpixels SP1, ..., SP4. It can be electrically connected to the node.

일 예로, 도 13a, 도 13b의 멀티 라이트 쉴드 구조에서는, 둘 이상의 서브픽셀(SP1, … , SP4) 중에서 제1 롱 패턴인 라이트 쉴드(LS1)과 전기적으로 연결되는 제1 트랜지스터(T1)를 포함하는 서브픽셀은 제2 서브픽셀(SP2)이다. For example, the multi-light shield structure of FIGS. 13A and 13B includes a first transistor T1 electrically connected to a light shield LS1 that is a first long pattern among two or more subpixels SP1, ..., SP4. The subpixel to be used is the second subpixel SP2.

다른 예로, 도 14a, 도 14b의 멀티 라이트 쉴드 구조에서는, 둘 이상의 서브픽셀(SP1, … , SP4) 중에서 제1 롱 패턴인 라이트 쉴드(LS1)과 전기적으로 연결되는 제1 트랜지스터(T1)를 포함하는 서브픽셀은 제1 서브픽셀(SP1)이다.As another example, the multi-light shield structure of FIGS. 14A and 14B includes a first transistor T1 electrically connected to a light shield LS1 that is a first long pattern among two or more subpixels SP1, ..., SP4. The sub-pixel to be is the first sub-pixel SP1.

한편, 도 15a 및 도 15b를 참조하면, 제1 롱 패턴인 라이트 쉴드(LS1)는, 제1 트랜지스터(T1)의 게이트 노드에 직접 연결되지 않고, 둘 이상의 서브픽셀(SP1, … , SP4) 각각의 제1 트랜지스터(T1)의 게이트 노드에 연결된 제1 게이트 라인(GL1)과 액티브 영역(A/A)에서 전기적으로 연결될 수 있다. Meanwhile, referring to FIGS. 15A and 15B , the light shield LS1, which is a first long pattern, is not directly connected to the gate node of the first transistor T1 and is connected to two or more subpixels SP1, ..., SP4, respectively. may be electrically connected to the first gate line GL1 connected to the gate node of the first transistor T1 of the active region A/A.

도 13a, 도 13b, 도 14a, 도 14b를 참조하면, 제2 롱 패턴인 라이트 쉴드(LS2)는, 둘 이상의 서브픽셀(SP1, … , SP4) 중 적어도 하나의 제2 트랜지스터(T2)의 게이트 노드와 전기적으로 연결될 수 있다. Referring to FIGS. 13A, 13B, 14A, and 14B, the light shield LS2, which is a second long pattern, is a gate of at least one second transistor T2 among two or more subpixels SP1, ..., SP4. It can be electrically connected to the node.

여기서, 둘 이상의 서브픽셀(SP1, … , SP4)은 동일한 서브픽셀 라인에 위치하는 서브픽셀들이다. Here, two or more subpixels SP1, ..., SP4 are subpixels positioned on the same subpixel line.

일 예로, 도 13a, 도 13b의 멀티 라이트 쉴드 구조에서는, 둘 이상의 서브픽셀(SP1, … , SP4) 중에서 제2 롱 패턴인 라이트 쉴드(LS2)과 전기적으로 연결되는 제2 트랜지스터(T2)를 포함하는 서브픽셀은 제2 서브픽셀(SP2)이다. For example, in the multi-light shield structure of FIGS. 13A and 13B, the second transistor T2 electrically connected to the light shield LS2 that is the second long pattern among the two or more subpixels SP1, ..., SP4 is included. The subpixel to be used is the second subpixel SP2.

다른 예로, 도 14a, 도 14b의 멀티 라이트 쉴드 구조에서는, 둘 이상의 서브픽셀(SP1, … , SP4) 중에서 제2 롱 패턴인 라이트 쉴드(LS2)과 전기적으로 연결되는 제2 트랜지스터(T2)를 포함하는 서브픽셀은 제1 서브픽셀(SP1)이다. As another example, the multi-light shield structure of FIGS. 14A and 14B includes a second transistor T2 electrically connected to a light shield LS2 that is a second long pattern among two or more subpixels SP1, ..., SP4. The sub-pixel to be is the first sub-pixel SP1.

한편, 도 15a 및 도 15b를 참조하면, 제2 롱 패턴인 라이트 쉴드(LS2)는, 제2 트랜지스터(T2)의 게이트 노드에 직접 연결되지 않고, 둘 이상의 서브픽셀(SP1, … , SP4) 각각의 제2 트랜지스터(T2)의 게이트 노드에 연결된 제2 게이트 라인(GL2)과 액티브 영역(A/A)에서 전기적으로 연결될 수도 있다. Meanwhile, referring to FIGS. 15A and 15B , the second long pattern, the light shield LS2, is not directly connected to the gate node of the second transistor T2, and is connected to two or more subpixels SP1, ..., SP4, respectively. It may be electrically connected to the second gate line GL2 connected to the gate node of the second transistor T2 of the active region A/A.

전술한 B 타입의 멀티 라이트 쉴드 구조를 적용하는 경우, 제1, 제2 트랜지스터(T1, T2)에 관련된 2가지의 라이트 쉴드(LS1, LS2)가 각 서브픽셀 마다 개별적으로 존재하는 것이 아니라, 둘 이상의 서브픽셀(SP1, … , SP4)에 걸쳐서 롱 패턴 형태로 존재하기 때문에, 컨택 홀 개수가 상당히 줄어들 수 있고, 이로 인해, 유기발광표시패널(110)의 개구율도 높아질 수 있다. In the case of applying the B-type multi-light shield structure described above, the two light shields LS1 and LS2 related to the first and second transistors T1 and T2 do not individually exist for each subpixel, but two Since it exists in the form of a long pattern across the above sub-pixels SP1, ..., SP4, the number of contact holes can be considerably reduced, and thus, the aperture ratio of the organic light emitting display panel 110 can be increased.

한편, B 타입의 멀티 라이트 쉴드 구조의 경우, 1개의 제1 롱 패턴 형태의 라이트 쉴드(LS1)와 1개의 제2 롱 패턴 형태의 라이트 쉴드(LS2)를 활용하여 멀티 라이트 쉴드 구조가 형성된 둘 이상의 서브픽셀(SP1, … , SP4)은, 일 예로, 하나의 픽셀을 구성하는 서브픽셀들일 수 있다. Meanwhile, in the case of the B-type multi-light shield structure, two or more light shield structures are formed by utilizing one light shield LS1 in the form of a first long pattern and one light shield LS2 in the form of a second long pattern. The subpixels SP1, ..., SP4 may be, for example, subpixels constituting one pixel.

예를 들어, 1개의 픽셀은, 적색 광(R)을 발광하는 제1 서브픽셀(SP), 흰색 광(W)을 발광하는 제2 서브픽셀(SP2), 청색 광(B)을 발광하는 제3 서브픽셀(SP3) 및 녹색 광(G)을 발광하는 제4 서브픽셀(SP4)로 구성될 수 있다. For example, one pixel includes a first subpixel (SP) emitting red light (R), a second subpixel (SP2) emitting white light (W), and a second subpixel (SP2) emitting blue light (B). It may be composed of three sub-pixels SP3 and a fourth sub-pixel SP4 emitting green light (G).

전술한 바와 같이, 1개의 픽셀 단위로 B 타입의 멀티 라이트 쉴드 구조를 형성함으로써, 유사한 구동 특성을 갖는 트랜지스터들에 대한 이상 구동 현상을 효율적으로 방지해줄 수 있다. As described above, by forming the B-type multi-light shield structure in units of one pixel, it is possible to efficiently prevent abnormal driving of transistors having similar driving characteristics.

위에서 예시된 멀티 라이트 쉴드 구조들은, 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)가, 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd) 및 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)와 분리된 형태로 형성되어 있다. In the multi-light shield structures illustrated above, the light shield LS1 located in the region of the first transistor T1 is located in the region of the driving transistor DT and the light shield LSd located in the region of the driving transistor DT and the second transistor T2. It is formed in a form separated from the light shield LS2 located in the area.

아래에서는, 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)가, 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)와 일체화 되어 있는 멀티 라이트 쉴드 구조를 도 16a 및 도 16b를 참조하여 설명한다. Below, a multi-light shield structure in which the light shield LS1 located in the region of the first transistor T1 is integrated with the light shield LSd located in the region of the driving transistor DT is shown in FIGS. 16A and 16B. Explain with reference to.

도 16a 및 도 16b는 본 실시예들에 따른 유기발광표시장치(100)의 C 타입의 멀티 라이트 쉴드 구조에 대한 예시도이다. 16A and 16B are exemplary diagrams of a C-type multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

도 16a는 멀티 라이트 쉴드 구조를 갖는 제1 서브픽셀의 등가 회로이고, 도 16b는 도 16a에서 라이트 쉴드(LSd, LS1, LS2)의 영역 및 형상을 개략화하여 나타낸 도면이다. FIG. 16A is an equivalent circuit of a first sub-pixel having a multi-light shield structure, and FIG. 16B is a diagram schematically illustrating areas and shapes of light shields LSd, LS1, and LS2 in FIG. 16A.

도 16a 및 도 16b에 예시된 C 타입의 멀티 라이트 쉴드 구조는, 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)가 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)와 연결 또는 일체화된 구조이다. In the C-type multi-light shield structure illustrated in FIGS. 16A and 16B , the light shield LS1 located in the region of the first transistor T1 and the light shield LSd located in the region of the driving transistor DT and It is a connected or unified structure.

도 16a을 참조하면, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)는, 제1 서브픽셀의 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. Referring to FIG. 16A , the light shield LS1 positioned in the region of the first transistor T1 of the first subpixel is electrically connected to the second node N2 of the driving transistor DT of the first subpixel. can

이에 따라, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와, 제1 서브픽셀의 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)는, 동일한 전압 상태를 가질 수 있다. Accordingly, the driving transistor ( The light shield LSd located in the area of DT may have the same voltage state.

또한, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와, 제1 서브픽셀의 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)는, 물리적으로 일체화(통합화) 되어 있다. In addition, the driving transistor DT is electrically connected to the light shield LS1 positioned in the region of the first transistor T1 of the first subpixel and the second node N2 of the driving transistor DT of the first subpixel. ), the light shield LSd located in the region is physically integrated (unified).

제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와, 제1 서브픽셀의 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)가 일체화 된 것을 일체형 라이트 쉴드(LSa)라고 한다. The light shield LS1 positioned in the region of the first transistor T1 of the first subpixel and the driving transistor DT electrically connected to the second node N2 of the driving transistor DT of the first subpixel. An integrated light shield LSd located in the area is referred to as an integrated light shield LSa.

이러한 일체형 라이트 쉴드(LSa)는 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결될 수 있다. The integrated light shield LSa may be electrically connected to the second node N2 of the driving transistor DT.

전술한 바에 따르면, C 타입의 멀티 라이트 쉴드 구조를 적용하면, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와, 제1 서브픽셀의 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)를 일체로 형성하여 라이트 쉴드 구조 설계를 용이하게 하면서도, 구동 트랜지스터(DT)의 제2 노드(N2)의 전압 상태와 무관하게, 제2 트랜지스터(T2)가 정상적인 구동(영상 구동, 센싱 구동)을 수행할 수 있게 되어, 화상 품질 향상에 도움을 줄 수 있다. As described above, when the C-type multi-light shield structure is applied, the light shield LS1 positioned in the region of the first transistor T1 of the first subpixel and the driving transistor DT of the first subpixel While light shield structure design is facilitated by integrally forming the light shield LSd located in the region, the second transistor T2 is normally operated regardless of the voltage state of the second node N2 of the driving transistor DT. Since driving (image driving, sensing driving) can be performed, image quality can be improved.

또한, C 타입의 멀티 라이트 쉴드 구조의 경우, 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 라이트 쉴드(LSd)의 크기가 싱글 라이트 쉴드 구조에 비해 감소하여, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 존재하는 기생 캐패시터를 상당히 줄여줄 수 있다. In addition, in the case of the C-type multi-light shield structure, the size of the light shield LSd electrically connected to the second node N2 of the driving transistor DT is reduced compared to the single light shield structure, so that the driving transistor DT A parasitic capacitor existing between the second node N2 of and the reference voltage line RVL can be significantly reduced.

이에 따라, 기준전압 라인(RVL)을 통해, 구동 트랜지스터(DT) 또는 유기발광다이오드(OLED)의 특성치를 센싱하기 위한 전압 센싱 시, 특성치를 더욱 정확하게 반영하는 전압을 센싱할 수 있다. 이러한 정확한 전압 센싱에 따라, 정확한 특성치 보상이 가능해져서 화상 품질을 향상시킬 수 있다. Accordingly, when sensing a voltage for sensing a characteristic value of the driving transistor DT or the organic light emitting diode OLED through the reference voltage line RVL, a voltage that more accurately reflects the characteristic value may be sensed. According to such accurate voltage sensing, accurate characteristic value compensation is possible, and thus image quality can be improved.

도 17a 및 도 17b는 본 실시예들에 따른 유기발광표시장치(100)의 D 타입의 멀티 라이트 쉴드 구조에 대한 예시도이다.17A and 17B are exemplary diagrams of a D-type multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

도 17a 및 도 17b를 참조하면, D 타입의 멀티 라이트 쉴드 구조의 경우, 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)는 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결되고, 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)는 제2 트랜지스터(T2)의 게이트 노드 또는 이와 대응되는 등전위 패턴(PTN2)와 전기적으로 연결되며, 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)는 바이어스 전압이 인가되지 않는 플로팅 패턴이다. Referring to FIGS. 17A and 17B , in the case of the D-type multi-light shield structure, the light shield LSd located in the region of the driving transistor DT is electrically connected to the second node N2 of the driving transistor DT. The light shield LS2 connected to and positioned in the region of the second transistor T2 is electrically connected to the gate node of the second transistor T2 or the equipotential pattern PTN2 corresponding thereto, and the first transistor T1 The light shield LS1 located in the region of is a floating pattern to which a bias voltage is not applied.

전술한 D 타입의 멀티 라이트 쉴드 구조의 경우, 싱글 라이트 쉴드 구조에 비해, 구동 트랜지스터(DT)의 제2노드(N2)의 전압 상태에 의해 제1 트랜지스터(T1)가 원치 않게 턴-온 되는 현상을 방지해주어. 데이터 섞임 현상이 방지될 수 있고, 이에 따라, 화상 이상 현상을 막아줄 수 있다. In the case of the aforementioned D-type multi-light shield structure, a phenomenon in which the first transistor T1 is turned on undesirably by the voltage state of the second node N2 of the driving transistor DT, compared to the single light shield structure. to prevent The data mixing phenomenon can be prevented, and accordingly, the image abnormality phenomenon can be prevented.

또한, D 타입의 멀티 라이트 쉴드 구조의 경우, A, B, C 타입의 멀티 라이트 쉴드 구조와 마찬가지로, 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 라이트 쉴드(LSd)의 크기가 싱글 라이트 쉴드 구조에 비해 감소하여, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 존재하는 기생 캐패시터를 상당히 줄여줄 수 있고, 이에 따라, 기준전압 라인(RVL)을 통해, 구동 트랜지스터(DT) 또는 유기발광다이오드(OLED)의 특성치를 센싱하기 위한 전압 센싱 시, 특성치를 더욱 정확하게 반영하는 전압을 센싱할 수 있게 되어, 정확한 보상을 통해 화상 품질을 향상시킬 수 있다.In addition, in the case of the D-type multi-light shield structure, like the A, B, and C-type multi-light shield structures, the size of the light shield LSd electrically connected to the second node N2 of the driving transistor DT is Compared to the single light shield structure, the parasitic capacitor existing between the second node N2 of the driving transistor DT and the reference voltage line RVL can be significantly reduced, and thus, the reference voltage line RVL Through this, when sensing the voltage for sensing the characteristic value of the driving transistor DT or the organic light emitting diode OLED, it is possible to sense a voltage that more accurately reflects the characteristic value, thereby improving image quality through accurate compensation. .

전술한 D 타입의 멀티 라이트 쉴드 구조는, 1 스캔 구조 및 2 스캔 구조 모두에 적용될 수 있다. The aforementioned D-type multi-light shield structure may be applied to both a 1-scan structure and a 2-scan structure.

아래에서는, 서브픽셀이 1 스캔 구조를 갖는 경우에 적용될 수 있는 멀티 라이트 쉴드 구조에 대하여 설명한다. Below, a multi-light shield structure that can be applied when a subpixel has a 1-scan structure will be described.

도 18a 및 도 18b는 본 실시예들에 따른 유기발광표시장치(100)의 E 타입의 멀티 라이트 쉴드 구조에 대한 예시도이다.18A and 18B are exemplary diagrams of an E-type multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

도 18a 및 도 18b를 참조하면, E 타입의 멀티 라이트 쉴드 구조의 경우, 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)는 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결되고, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가 일체화 될 수 있다. Referring to FIGS. 18A and 18B , in the case of the E-type multi-light shield structure, the light shield LSd located in the region of the driving transistor DT is electrically connected to the second node N2 of the driving transistor DT. The light shield LS1 positioned in the area of the first transistor T1 of the first subpixel and the light shield LS2 positioned in the area of the second transistor T2 of the first subpixel may be integrated. there is.

제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가 일체화 된 것을 일체형 라이트 쉴드(LSa)라고 한다. An integrated light shield in which the light shield LS1 located in the area of the first transistor T1 of the first subpixel and the light shield LS2 located in the area of the second transistor T2 of the first subpixel are integrated. (LSa).

전술한 E 타입의 멀티 라이트 쉴드 구조의 경우, 싱글 라이트 쉴드 구조에 비해, 구동 트랜지스터(DT)의 제2노드(N2)의 전압 상태에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 원치 않게 턴-온 되는 현상을 방지해주어. 데이터 섞임 현상 및 센싱 데이터 오류 등이 방지될 수 있고, 이에 따라, 화상 이상 현상을 막아줄 수 있다. In the case of the above-described E-type multi-light shield structure, compared to the single light shield structure, the first transistor T1 and the second transistor T2 are operated by the voltage state of the second node N2 of the driving transistor DT. Prevent unwanted turn-on. Data mixing and sensing data errors may be prevented, and thus, an abnormal image phenomenon may be prevented.

또한, E 타입의 멀티 라이트 쉴드 구조의 경우, A, B, C, D 타입의 멀티 라이트 쉴드 구조와 마찬가지로, 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 라이트 쉴드(LSd)의 크기가 싱글 라이트 쉴드 구조에 비해 크게 감소하여, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 존재하는 기생 캐패시터를 상당히 줄여줄 수 있고, 이에 따라, 기준전압 라인(RVL)을 통해, 구동 트랜지스터(DT) 또는 유기발광다이오드(OLED)의 특성치를 센싱하기 위한 전압 센싱 시, 특성치를 더욱 정확하게 반영하는 전압을 센싱할 수 있게 되어, 정확한 보상을 통해 화상 품질을 향상시킬 수 있다.In addition, in the case of the E-type multi-light shield structure, like the A, B, C, and D-type multi-light shield structures, the light shield LSd electrically connected to the second node N2 of the driving transistor DT. Since the size is greatly reduced compared to the single light shield structure, the parasitic capacitor existing between the second node N2 of the driving transistor DT and the reference voltage line RVL can be significantly reduced, and thus, the reference voltage line Through (RVL), when sensing the voltage for sensing the characteristic value of the driving transistor (DT) or organic light emitting diode (OLED), it is possible to sense the voltage that more accurately reflects the characteristic value, thereby improving image quality through accurate compensation. can make it

도 19a, 도 19b, 도 20a, 도 20b, 도 21a 및 도 21b는 본 실시예들에 따른 유기발광표시장치(100)의 F 타입의 멀티 라이트 쉴드 구조에 대한 예시도들이다. 19A, 19B, 20A, 20B, 21A, and 21B are exemplary views of the F-type multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

도 19a, 도 19b, 도 20a, 도 20b, 도 21a 및 도 21b에서는, 동일한 서브픽셀 라인에 위치한 제1 서브픽셀(SP1), 제2 서브픽셀(SP2), 제3 서브픽셀(SP3), 제4 서브픽셀(SP4)에서의 멀티 라이트 쉴드 구조를 나타낸다.19A, 19B, 20A, 20B, 21A, and 21B, a first subpixel SP1, a second subpixel SP2, a third subpixel SP3, and a second subpixel SP3 are located on the same subpixel line. A multi-light shield structure in 4 sub-pixels (SP4) is shown.

도 19a, 도 19b, 도 20a, 도 20b, 도 21a 및 도 21b를 참조하면, F 타입의 멀티 라이트 쉴드 구조는, E 타입의 멀티 라이트 쉴드 구조를 기본으로 하여, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가 일체화 된 일체형 라이트 쉴드(LSa)가 롱 패턴으로 되어 있다. Referring to FIGS. 19A, 19B, 20A, 20B, 21A, and 21B , the F-type multi-light shield structure is based on the E-type multi-light shield structure, and the first transistor of the first subpixel The integrated light shield LSa in which the light shield LS1 located in the region T1 and the light shield LS2 located in the region of the second transistor T2 of the first subpixel are integrated is formed in a long pattern. .

이로 인해, 도 19a, 도 19b, 도 20a, 도 20b, 도 21a 및 도 21b에 예시된 F 타입의 멀티 라이트 쉴드 구조는, E 타입의 멀티 라이트 쉴드 구조에 비해, 컨택홀 개수를 저감시킬 수 있고, 이로 인해, 유기발광표시패널(110)의 개구율을 높여줄 수 있다.As a result, the F-type multi-light shield structure illustrated in FIGS. 19A, 19B, 20A, 20B, 21A, and 21B can reduce the number of contact holes compared to the E-type multi-light shield structure, , As a result, the aperture ratio of the organic light emitting display panel 110 can be increased.

전술한 바와 같이, F 타입의 멀티 라이트 쉴드 구조에서, 일체형 라이트 쉴드(LSa)는, 제1 서브픽셀(SP1)을 포함하는 둘 이상의 서브픽셀(SP1, … , SP4) 각각의 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)의 영역 모두에 공통으로 위치하는 롱 패턴이다. As described above, in the F-type multi-light shield structure, the integrated light shield LSa includes the first transistor T1 of each of the two or more subpixels SP1, ..., SP4 including the first subpixel SP1. ) and a long pattern commonly located in both regions of the second transistor T2.

도 19a 및 도 19b에 도시된 바와 같이, 일체형 라이트 쉴드(LSa)는, 둘 이상의 서브픽셀(SP1, … , SP4) 중 적어도 하나의 제1 트랜지스터(T1)의 게이트 노드와 전기적으로 연결될 수 있다. As shown in FIGS. 19A and 19B , the integrated light shield LSa may be electrically connected to a gate node of at least one first transistor T1 among two or more subpixels SP1 , ... , SP4 .

또는, 도 20a 및 도 20b에 도시된 바와 같이, 일체형 라이트 쉴드(LSa)는, 둘 이상의 서브픽셀(SP1, … , SP4) 중 적어도 하나의 제2 트랜지스터(T2)의 게이트 노드와 전기적으로 연결될 수 있다. Alternatively, as shown in FIGS. 20A and 20B , the integrated light shield LSa may be electrically connected to a gate node of at least one second transistor T2 of two or more subpixels SP1, ..., SP4. there is.

또는, 도 201a 및 도 21b에 도시된 바와 같이, 일체형 라이트 쉴드(LSa)는, 둘 이상의 서브픽셀(SP1, … , SP4) 각각의 제1 트랜지스터(T1)의 게이트 노드와 제2 트랜지스터(T2)의 게이트 노드에 공통으로 연결된 게이트 라인(GL)과 액티브 영역(A/A)에서 전기적으로 연결될 수 있다. Alternatively, as shown in FIGS. 201A and 21B, the integrated light shield LSa includes a gate node of a first transistor T1 and a second transistor T2 of each of two or more subpixels SP1, ..., SP4. It may be electrically connected to the gate line GL commonly connected to the gate node of the active area A/A.

전술한 F 타입의 멀티 라이트 쉴드 구조를 적용하는 경우, 제1, 제2 트랜지스터(T1, T2)에 관련된 일체형 라이트 쉴드(LSa)가 각 서브픽셀마다 개별적으로 존재하는 것이 아니라, 둘 이상의 서브픽셀(SP1, … , SP4)에 걸쳐서 롱 패턴 형태로 존재하기 때문에, 컨택 홀 개수가 상당히 줄어들 수 있고, 이로 인해, 유기발광표시패널(110)의 개구율도 높아질 수 있다. When the above-described F-type multi-light shield structure is applied, the integrated light shield LSa related to the first and second transistors T1 and T2 does not exist individually for each subpixel, but two or more subpixels ( Since it exists in the form of a long pattern over SP1, ..., SP4), the number of contact holes can be significantly reduced, and thus, the aperture ratio of the organic light emitting display panel 110 can be increased.

한편, F 타입의 멀티 라이트 쉴드 구조의 경우, 1개의 제1 롱 패턴 형태의 일체형 라이트 쉴드(LSa)를 활용하여 멀티 라이트 쉴드 구조가 형성된 둘 이상의 서브픽셀(SP1, … , SP4)은, 일 예로, 하나의 픽셀을 구성하는 서브픽셀들일 수 있다. Meanwhile, in the case of the F-type multi-light shield structure, two or more sub-pixels (SP1, ..., SP4) in which the multi-light shield structure is formed by utilizing one integrated light shield (LSa) in the form of a first long pattern are, for example, , may be subpixels constituting one pixel.

예를 들어, 1개의 픽셀은, 적색 광(R)을 발광하는 제1 서브픽셀(SP), 흰색 광(W)을 발광하는 제2 서브픽셀(SP2), 청색 광(B)을 발광하는 제3 서브픽셀(SP3) 및 녹색 광(G)을 발광하는 제4 서브픽셀(SP4)로 구성될 수 있다. For example, one pixel includes a first subpixel (SP) emitting red light (R), a second subpixel (SP2) emitting white light (W), and a second subpixel (SP2) emitting blue light (B). It may be composed of three sub-pixels SP3 and a fourth sub-pixel SP4 emitting green light (G).

전술한 바와 같이, 1개의 픽셀 단위로 F 타입의 멀티 라이트 쉴드 구조를 형성함으로써, 유사한 구동 특성을 갖는 트랜지스터들에 대한 이상 구동 현상을 효율적으로 방지해줄 수 있다. As described above, by forming the F-type multi-light shield structure in units of one pixel, it is possible to efficiently prevent abnormal driving of transistors having similar driving characteristics.

도 22a 및 도 22b는 본 실시예들에 따른 유기발광표시장치(100)의 G 타입의 멀티 라이트 쉴드 구조에 대한 예시도이다. 22A and 22B are exemplary diagrams of a G-type multi-light shield structure of the organic light emitting display device 100 according to the present embodiments.

G 타입의 멀티 라이트 쉴드 구조는, 구동 트랜지스터(DT)의 영역에 위치하는 라이트 쉴드(LSd)가 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결되고, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가 일체화 되어 있다. ………..일체형 라이트 쉴드(LSa)일 수 있다. In the G-type multi-light shield structure, the light shield LSd located in the region of the driving transistor DT is electrically connected to the second node N2 of the driving transistor DT, and the first subpixel of the first subpixel The light shield LS1 located in the region of the transistor T1 and the light shield LS2 located in the region of the second transistor T2 of the first subpixel are integrated. … … … ..may be an integrated light shield (LSa).

제1 서브픽셀의 제1 트랜지스터(T1)의 영역에 위치하는 라이트 쉴드(LS1)와 제1 서브픽셀의 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(LS2)가 일체화 된 것을 일체형 라이트 쉴드(LSa)라고 한다. An integrated light shield in which the light shield LS1 located in the area of the first transistor T1 of the first subpixel and the light shield LS2 located in the area of the second transistor T2 of the first subpixel are integrated. (LSa).

이러한 일체형 라이트 쉴드(LSa)는, 제1 서브픽셀의 제1 트랜지스터(T1)의 영역과 제2 트랜지스터(T2)의 영역 모두에 공통으로 위치한다. The integrated light shield LSa is commonly positioned in both the first transistor T1 region and the second transistor T2 region of the first subpixel.

또한, 일체형 라이트 쉴드(LSa)는, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드와 전기적으로 연결되거나, 제1 서브픽셀의 제1 트랜지스터(T1)의 게이트 노드에 대응되는 등전위 패턴(PTN1)과 전기적으로 연결될 수 있다. In addition, the integrated light shield LSa may be electrically connected to the gate node of the first transistor T1 of the first subpixel or have an equipotential pattern corresponding to the gate node of the first transistor T1 of the first subpixel ( It can be electrically connected to PTN1).

전술한 G 타입의 멀티 라이트 쉴드 구조의 경우, 싱글 라이트 쉴드 구조에 비해, 구동 트랜지스터(DT)의 제2노드(N2)의 전압 상태에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 원치 않게 턴-온 되는 현상을 방지해주어. 데이터 섞임 현상 및 센싱 데이터 오류 등이 방지될 수 있고, 이에 따라, 화상 이상 현상을 막아줄 수 있다. In the case of the above-described G-type multi-light shield structure, compared to the single light shield structure, the first transistor T1 and the second transistor T2 are operated by the voltage state of the second node N2 of the driving transistor DT. Prevent unwanted turn-on. Data mixing and sensing data errors may be prevented, and thus, an abnormal image phenomenon may be prevented.

또한, G 타입의 멀티 라이트 쉴드 구조의 경우, 다른 타입의 멀티 라이트 쉴드 구조와 마찬가지로, 구동 트랜지스터(DT)의 제2 노드(N2)와 전기적으로 연결된 라이트 쉴드(LSd)의 크기가 싱글 라이트 쉴드 구조에 비해 크게 감소하여, 구동 트랜지스터(DT)의 제2 노드(N2)와 기준전압 라인(RVL) 사이에 존재하는 기생 캐패시터를 상당히 줄여줄 수 있고, 이에 따라, 기준전압 라인(RVL)을 통해, 구동 트랜지스터(DT) 또는 유기발광다이오드(OLED)의 특성치를 센싱하기 위한 전압 센싱 시, 특성치를 더욱 정확하게 반영하는 전압을 센싱할 수 있게 되어, 정확한 보상을 통해 화상 품질을 향상시킬 수 있다.In addition, in the case of the G-type multi-light shield structure, like other types of multi-light shield structures, the size of the light shield LSd electrically connected to the second node N2 of the driving transistor DT is a single light shield structure. , it is possible to significantly reduce the parasitic capacitor existing between the second node N2 of the driving transistor DT and the reference voltage line RVL. Accordingly, through the reference voltage line RVL, When sensing the voltage for sensing the characteristic values of the driving transistor DT or the organic light emitting diode (OLED), it is possible to sense a voltage that more accurately reflects the characteristic values, so that image quality can be improved through accurate compensation.

도 23은 본 실시예들에 따른 유기발광표시장치(100)에서, 제1 트랜지스터(T1) 또는 제2 트랜지스터(T2)의 영역에 위치한 라이트 쉴드(LS1 또는 LS2, 2330)의 연결 구조 단면도이다.23 is a cross-sectional view of a connection structure of a light shield LS1 or LS2 2330 positioned in an area of the first transistor T1 or the second transistor T2 in the organic light emitting display device 100 according to the present embodiments.

도 23을 참조하면, 기판(2310) 상에 버퍼층(2320)이 위치하고, 버퍼층(2320) 상에 제1 트랜지스터(T1) 또는 제2 트랜지스터(T2)의 영역에 라이트 쉴드(2330)가 위치한다. Referring to FIG. 23 , a buffer layer 2320 is positioned on a substrate 2310, and a light shield 2330 is positioned in a region of the first transistor T1 or the second transistor T2 on the buffer layer 2320.

라이트 쉴드(2330) 상에 게이트 절연막(2340)이 오고, 그 위에 제1 트랜지스터(T1) 또는 제2 트랜지스터(T2)의 게이트 노드가 위치하는 게이트 물질층(2350)이 위치한다. A gate insulating film 2340 is on the light shield 2330, and a gate material layer 2350 on which a gate node of the first transistor T1 or the second transistor T2 is positioned is positioned.

게이트 물질 층(2350) 상에 층간 절연막(2360)이 위치한다. An interlayer insulating layer 2360 is positioned on the gate material layer 2350 .

도 23을 참조하면, 제1 트랜지스터(T1) 또는 제2 트랜지스터(T2)의 게이트 노드가 위치한 게이트 물질층(2350)과, 제1 트랜지스터(T1) 또는 제2 트랜지스터(T2)의 영역에 위치하는 라이트 쉴드(2330)는 연결 패턴(2370)에 의해 연결될 수 있다. Referring to FIG. 23 , the gate material layer 2350 where the gate node of the first transistor T1 or the second transistor T2 is located and the region of the first transistor T1 or the second transistor T2 are located. The light shield 2330 may be connected by a connection pattern 2370.

연결 패턴(2370)은, 측면 컨택홀을 통해, 라이트 쉴드(2330)의 상면 또는 배면과 접촉하고, 게이트 물질층(2350)의 측면과 접촉한다. The connection pattern 2370 contacts the upper or lower surface of the light shield 2330 and the side surface of the gate material layer 2350 through side contact holes.

이러한 연결 방식을 측면 연결(Side Contact) 방식이라고도 한다. This connection method is also referred to as a side contact method.

여기서, 연결 패턴(2370)은, 일 예로, 소스-드레인 물질일 수 있다. Here, the connection pattern 2370 may be, for example, a source-drain material.

일반적으로, 2가지의 전극(배선)을 제3의 전극(배선)으로 연결할 경우, 2개의 컨택홀이 필요하지만, 측면 연결 방식의 경우 1개의 컨택홀(측면 컨택홀)만으로도, 2가지의 전극, 즉, 라이트 쉴드(2330)와 게이트 물질층(2350)을 제3의 전극인 연결 패턴(2370)을 연결할 수 있다. Generally, when two electrodes (wiring) are connected to a third electrode (wiring), two contact holes are required. That is, the light shield 2330 and the gate material layer 2350 may be connected through a connection pattern 2370 that is a third electrode.

또한, 측면 컨택홀을 이용하는 경우, 컨택홀이 차지하는 면적이 줄어들어 유기발광표시패널(110)의 개구율을 높여줄 수 있다. In addition, when side contact holes are used, the area occupied by the contact holes is reduced, so that the aperture ratio of the organic light emitting display panel 110 can be increased.

또한, 연결 패턴(2370)을 통한 라이트 쉴드(2330)와 게이트 물질층(2350) 간의 측면 연결 시, 연결 패턴(2370)의 폭만큼 라이트 쉴드(2330)와 게이트 물질층(2350) 간의 전기적인 연결 폭이 켜져서 배선 저항을 줄일 수 있어서, 전기적 특성을 향상시킬 수 있다. In addition, when the side connection between the light shield 2330 and the gate material layer 2350 is made through the connection pattern 2370, the light shield 2330 and the gate material layer 2350 are electrically connected by the width of the connection pattern 2370. The width can be turned on to reduce wiring resistance, thereby improving electrical characteristics.

이상에서 설명한 바와 같은 본 실시예들에 의하면, 각 서브픽셀 내 트랜지스터들의 영역에 라이트 쉴드를 위치시켜, 빛에 의한 트랜지스터의 특성 변화를 저감시키면서도, 각 트랜지스터에서 발생될 수 있는 바디 효과(Body Effect)의 영향을 줄여줄 수 있는 라이트 쉴드 구조를 갖는 유기발광표시패널(110) 및 유기발광표시장치(100)를 제공할 수 있다. According to the present embodiments as described above, by placing the light shield in the region of the transistors in each subpixel, the change in the characteristics of the transistor due to light is reduced, while the body effect that can occur in each transistor The organic light emitting display panel 110 and the organic light emitting display device 100 having a light shield structure capable of reducing the influence of light can be provided.

또한, 본 실시예들에 의하면, 각 트랜지스터의 기능 및 역할에 따라 각 트랜지스터의 영역에 위치하는 라이트 쉴드의 형태 및 연결 위치를 다르게 하여, 바디 효과(Body Effect)의 영향을 효과적으로 줄여줄 수 있고, 이를 통해, 화상 이상 현상을 방지해줄 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널(110) 및 유기발광표시장치(100)를 제공할 수 있다.In addition, according to the present embodiments, the effect of the body effect can be effectively reduced by varying the shape and connection position of the light shield located in the region of each transistor according to the function and role of each transistor, Through this, it is possible to provide the organic light emitting display panel 110 and the organic light emitting display device 100 having a multi-light shield structure capable of preventing an abnormal image phenomenon.

또한, 본 실시예들에 의하면, 각 서브픽셀 내 구동 트랜지스터의 게이트 노드로 데이터 전압을 전달하기 위한 제1 트랜지스터가 원치 않게 턴-온 되는 현상을 방지할 수 있고, 이를 통해, 이전 서브픽셀 라인 또는 다음 서브픽셀 라인에서 공급되는 데이터 전압이 현재 서브픽셀 라인에서 영향을 끼치게 되는 데이터 섞임 현상을 방지해줄 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널(110) 및 유기발광표시장치(100)를 제공할 수 있다.In addition, according to the present embodiments, it is possible to prevent a phenomenon in which the first transistor for transferring the data voltage to the gate node of the driving transistor in each subpixel is unintentionally turned on, and through this, the previous subpixel line or An organic light emitting display panel 110 and an organic light emitting display device 100 having a multi-light shield structure capable of preventing a data mixing phenomenon in which a data voltage supplied from a next sub-pixel line affects a current sub-pixel line are provided. can do.

또한, 본 실시예들에 의하면, 각 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드의 특성치를 센싱하는 데 이용되는 제2 트랜지스터가 원치 않게 턴-온 되는 현상을 방지할 수 있고, 이를 통해, 센싱 정확도를 향상시킬 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널(110) 및 유기발광표시장치(100)를 제공할 수 있다.In addition, according to the present embodiments, it is possible to prevent a phenomenon in which the driving transistor in each subpixel or the second transistor used to sense the characteristic value of the organic light emitting diode is turned on unintentionally, thereby improving sensing accuracy. An organic light emitting display panel 110 and an organic light emitting display device 100 having an improved multi-light shield structure can be provided.

또한, 본 실시예들에 의하면, 각 서브픽셀 내 구동 트랜지스터 또는 유기발광다이오드의 특성치를 센싱하는 데 이용되는 기준전압 라인과 구동 트랜지스터의 소스 노드(또는 드레인 노드) 사이의 기생 캐패시터를 저감시켜 센싱 정확도를 향상시킬 수 있는 멀티 라이트 쉴드 구조를 갖는 유기발광표시패널(110) 및 유기발광표시장치(100)를 제공할 수 있다.In addition, according to the present embodiments, the parasitic capacitor between the source node (or drain node) of the driving transistor and the reference voltage line used to sense the characteristic values of the driving transistor or organic light emitting diode in each subpixel is reduced to improve sensing accuracy. It is possible to provide an organic light emitting display panel 110 and an organic light emitting display device 100 having a multi-light shield structure capable of improving light.

이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다. The above description and accompanying drawings are only illustrative of the technical idea of the present invention, and those skilled in the art can combine the configuration within the range that does not deviate from the essential characteristics of the present invention. , various modifications and variations such as separation, substitution and alteration will be possible. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed according to the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

100: 유기발광표시장치
110: 유기발광표시패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 컨트롤러
100: organic light emitting display device
110: organic light emitting display panel
120: data driver
130: gate driver
140: controller

Claims (18)

다수의 데이터 라인 및 다수의 게이트 라인에 의해 정의되는 다수의 서브픽셀이 매트릭스 타입으로 배열된 유기발광표시패널;
상기 다수의 데이터 라인을 구동하는 데이터 드라이버; 및
상기 다수의 게이트 라인을 구동하는 게이트 드라이버를 포함하고,
상기 각 서브픽셀은,
유기발광다이오드와, 상기 유기발광다이오드를 구동하는 구동 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 상기 구동 트랜지스터의 제2노드와 기준 전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성되고,
상기 각 서브픽셀에서, 구동 트랜지스터, 제1 트랜지스터 및 제2 트랜지스터 각각의 영역에는 라이트 쉴드가 위치하며,
제1 서브픽셀의 구동 트랜지스터의 영역에 위치하는 라이트 쉴드는, 상기 제1 서브픽셀의 구동 트랜지스터의 제2노드와 전기적으로 연결되고,
상기 제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는, 상기 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 전기적으로 연결되거나, 상기 제1 서브픽셀의 제2 트랜지스터의 게이트 노드에 대응되는 등전위 패턴과 전기적으로 연결되며,
상기 제2 트랜지스터의 게이트 노드가 위치한 게이트 물질층과, 상기 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는 연결 패턴에 의해 연결되고,
상기 연결 패턴은,
상기 라이트 쉴드의 상면 또는 배면과 직접 접촉하고, 상기 게이트 물질층의 측면과 직접 접촉하는 유기발광표시장치.
an organic light emitting display panel in which a plurality of subpixels defined by a plurality of data lines and a plurality of gate lines are arranged in a matrix type;
a data driver driving the plurality of data lines; and
A gate driver driving the plurality of gate lines;
Each subpixel,
An organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first transistor electrically connected between a first node of the driving transistor and a data line, and electrically connected between a second node of the driving transistor and a reference voltage line. It is configured to include a second transistor connected to and a storage capacitor electrically connected between a first node and a second node of the driving transistor,
In each of the subpixels, a light shield is positioned in each region of a driving transistor, a first transistor, and a second transistor;
A light shield positioned in a region of a driving transistor of a first subpixel is electrically connected to a second node of the driving transistor of the first subpixel;
The light shield positioned in the region of the second transistor of the first subpixel is electrically connected to the gate node of the second transistor of the first subpixel or corresponds to the gate node of the second transistor of the first subpixel. It is electrically connected to the equipotential pattern that becomes,
A gate material layer where the gate node of the second transistor is located and a light shield located in a region of the second transistor are connected by a connection pattern;
The connection pattern is
An organic light emitting display device directly contacting a top or bottom surface of the light shield and directly contacting a side surface of the gate material layer.
제1항에 있어서,
상기 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 대응되는 등전위 패턴은,
상기 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 전기적으로 연결되어 동일한 신호가 인가되는 패턴으로서,
상기 제1 서브픽셀과 동일한 서브픽셀 라인에 위치한 다른 서브픽셀인 제2 서브픽셀의 제2 트랜지스터의 게이트 노드이거나,
상기 제1 서브픽셀의 제2 트랜지스터의 게이트 노드에 전기적으로 연결된 게이트 라인이거나,
상기 제2 서브픽셀의 제1 트랜지스터의 게이트 노드인 유기발광표시장치.
According to claim 1,
An equipotential pattern corresponding to the gate node of the second transistor of the first subpixel,
A pattern to which the same signal is applied by being electrically connected to a gate node of a second transistor of the first subpixel,
A gate node of a second transistor of a second subpixel that is another subpixel located on the same subpixel line as the first subpixel;
a gate line electrically connected to a gate node of a second transistor of the first subpixel;
An organic light emitting display device that is a gate node of a first transistor of the second subpixel.
제1항에 있어서,
상기 각 서브픽셀에서 제1 트랜지스터의 게이트 노드와 제2 트랜지스터의 게이트 노드는 서로 다른 게이트 라인에 연결되는 유기발광표시장치.
According to claim 1,
A gate node of a first transistor and a gate node of a second transistor in each subpixel are connected to different gate lines.
제3항에 있어서,
상기 제1 서브픽셀의 제1 트랜지스터의 영역에 위치하는 라이트 쉴드와 상기 제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는 서로 다른 분리형 라이트 쉴드이고,
상기 제1 서브픽셀의 제1 트랜지스터의 영역에 위치하는 라이트 쉴드는,
상기 제1 서브픽셀의 제1 트랜지스터의 게이트 노드와 전기적으로 연결되거나,
상기 제1 서브픽셀의 제1 트랜지스터의 게이트 노드와 대응되는 등전위 패턴과 전기적으로 연결되는 유기발광표시장치.
According to claim 3,
A light shield positioned in a region of a first transistor of the first subpixel and a light shield positioned in a region of a second transistor of the first subpixel are separate light shields;
The light shield located in the region of the first transistor of the first subpixel,
electrically connected to a gate node of a first transistor of the first subpixel;
An organic light emitting display device electrically connected to an equipotential pattern corresponding to a gate node of a first transistor of the first subpixel.
제4항에 있어서,
상기 제1 서브픽셀의 제1 트랜지스터의 영역에 위치하는 라이트 쉴드는,
상기 제1 서브픽셀을 포함하는 둘 이상의 서브픽셀 각각의 제1 트랜지스터의 영역 모두에 공통으로 위치하는 제1 롱 패턴이고,
상기 제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는,
상기 제1 서브픽셀을 포함하는 둘 이상의 서브픽셀 각각의 제2 트랜지스터의 영역 모두에 공통으로 위치하는 제2 롱 패턴인 유기발광표시장치.
According to claim 4,
The light shield located in the region of the first transistor of the first subpixel,
A first long pattern commonly located in all regions of a first transistor of each of two or more subpixels including the first subpixel;
The light shield located in the region of the second transistor of the first subpixel,
An organic light emitting display device comprising a second long pattern commonly located in all regions of the second transistor of each of two or more subpixels including the first subpixel.
제5항에 있어서,
상기 제1 롱 패턴인 라이트 쉴드는,
상기 둘 이상의 서브픽셀 중 적어도 하나의 제1 트랜지스터의 게이트 노드와 전기적으로 연결되거나, 상기 둘 이상의 서브픽셀 각각의 제1 트랜지스터의 게이트 노드에 연결된 제1 게이트 라인과 액티브 영역에서 전기적으로 연결되고,
상기 제2 롱 패턴인 라이트 쉴드는,
상기 둘 이상의 서브픽셀 중 적어도 하나의 제2 트랜지스터의 게이트 노드와 전기적으로 연결되거나, 상기 둘 이상의 서브픽셀 각각의 제2 트랜지스터의 게이트 노드에 연결된 제2 게이트 라인과 액티브 영역에서 전기적으로 연결되는 유기발광표시장치.
According to claim 5,
The light shield, which is the first long pattern,
electrically connected to a gate node of a first transistor of at least one of the two or more subpixels or electrically connected to a first gate line connected to a gate node of a first transistor of each of the two or more subpixels in an active region;
The light shield, which is the second long pattern,
An organic light emitting diode electrically connected to a gate node of at least one second transistor among the two or more subpixels or electrically connected to a second gate line connected to a gate node of a second transistor of each of the two or more subpixels in an active region. display device.
제5항에 있어서,
상기 둘 이상의 서브픽셀은 하나의 픽셀을 구성하는 서브픽셀들인 유기발광표시장치.
According to claim 5,
The two or more sub-pixels are sub-pixels constituting one pixel.
제1항에 있어서,
상기 제1 서브픽셀의 제1 트랜지스터의 영역에 위치하는 라이트 쉴드는,
상기 제1 서브픽셀의 구동 트랜지스터의 제2노드와 전기적으로 연결되는 유기발광표시장치.
According to claim 1,
The light shield located in the region of the first transistor of the first subpixel,
An organic light emitting display device electrically connected to a second node of a driving transistor of the first subpixel.
제8항에 있어서,
상기 제1 서브픽셀의 제1 트랜지스터의 영역에 위치하는 라이트 쉴드와, 상기 제1 서브픽셀의 구동 트랜지스터의 영역에 위치하는 라이트 쉴드는, 일체형 라이트 쉴드인 유기발광표시장치.
According to claim 8,
The light shield positioned in the region of the first transistor of the first subpixel and the light shield positioned in the region of the driving transistor of the first subpixel are integrated light shields.
제1항에 있어서,
상기 제1 서브픽셀의 제1 트랜지스터의 영역에 위치하는 라이트 쉴드는 바이어스 전압이 미 인가되는 플로팅 패턴인 유기발광표시장치.
According to claim 1,
The organic light emitting display device of claim 1 , wherein the light shield positioned in the region of the first transistor of the first subpixel is a floating pattern to which no bias voltage is applied.
제1항에 있어서,
상기 제1 트랜지스터의 게이트 노드와 상기 제2 트랜지스터의 게이트 노드가 하나의 게이트 라인에 공통으로 연결되는 유기발광표시장치.
According to claim 1,
A gate node of the first transistor and a gate node of the second transistor are commonly connected to one gate line.
제11항에 있어서,
상기 제1 서브픽셀의 제1 트랜지스터의 영역에 위치하는 라이트 쉴드와 상기 제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는, 일체형 라이트 쉴드인 유기발광표시장치.
According to claim 11,
The light shield positioned in the region of the first transistor of the first subpixel and the light shield positioned in the region of the second transistor of the first subpixel are integrated light shields.
제12항에 있어서,
상기 일체형 라이트 쉴드는,
상기 제1 서브픽셀을 포함하는 둘 이상의 서브픽셀 각각의 제1 트랜지스터 및 제2 트랜지스터의 영역 모두에 공통으로 위치하는 롱 패턴인 유기발광표시장치.
According to claim 12,
The integrated light shield,
An organic light emitting display device having a long pattern commonly located in both regions of a first transistor and a second transistor of each of two or more subpixels including the first subpixel.
제13항에 있어서,
상기 일체형 라이트 쉴드는,
상기 둘 이상의 서브픽셀 중 적어도 하나의 제1 트랜지스터 또는 제2 트랜지스터의 게이트 노드와 전기적으로 연결되거나,
상기 둘 이상의 서브픽셀 각각의 제1 트랜지스터의 게이트 노드와 제2 트랜지스터의 게이트 노드에 공통으로 연결된 게이트 라인과 액티브 영역에서 전기적으로 연결되는 유기발광표시장치.
According to claim 13,
The integrated light shield,
electrically connected to a gate node of at least one first or second transistor of the two or more subpixels;
An organic light emitting display device electrically connected in an active area to a gate line commonly connected to a gate node of a first transistor and a gate node of a second transistor of each of the two or more subpixels.
제13항에 있어서,
상기 둘 이상의 서브픽셀은 하나의 픽셀을 구성하는 서브픽셀들인 유기발광표시장치.
According to claim 13,
The two or more sub-pixels are sub-pixels constituting one pixel.
제1항에 있어서,
상기 제2 트랜지스터의 게이트 노드가 위치한 게이트 물질층과, 상기 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는 연결 패턴에 의해 연결되고,
상기 연결 패턴은,
상기 라이트 쉴드의 상면 또는 배면과 접촉하고, 상기 게이트 물질층의 측면과 접촉하는 유기발광표시장치.
According to claim 1,
A gate material layer where the gate node of the second transistor is located and a light shield located in a region of the second transistor are connected by a connection pattern;
The connection pattern is
An organic light emitting display device contacting an upper or lower surface of the light shield and contacting a side surface of the gate material layer.
제1항에 있어서,
상기 제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는 추가 게이트인 유기발광표시장치.
According to claim 1,
The organic light emitting display device of claim 1 , wherein the light shield positioned in the region of the second transistor of the first subpixel is an additional gate.
다수의 데이터 라인;
다수의 게이트 라인; 및
상기 다수의 데이터 라인 및 상기 다수의 게이트 라인에 의해 정의되고 매트릭스 타입으로 배열된 다수의 서브픽셀을 포함하고,
상기 각 서브픽셀은,
유기발광다이오드와, 상기 유기발광다이오드를 구동하는 구동 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 데이터 라인 사이에 전기적으로 연결된 제1 트랜지스터와, 상기 구동 트랜지스터의 제2노드와 기준 전압 라인 사이에 전기적으로 연결된 제2 트랜지스터와, 상기 구동 트랜지스터의 제1 노드와 제2 노드 사이에 전기적으로 연결된 스토리지 캐패시터를 포함하여 구성되고,
상기 각 서브픽셀에서, 구동 트랜지스터, 제1 트랜지스터 및 제2 트랜지스터 각각의 영역에는 라이트 쉴드가 위치하며,
제1 서브픽셀의 구동 트랜지스터의 영역에 위치하는 라이트 쉴드는,
상기 제1 서브픽셀의 구동 트랜지스터의 제2노드와 전기적으로 연결되고,
상기 제1 서브픽셀의 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는,
상기 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 전기적으로 연결되거나,
상기 제1 서브픽셀의 제2 트랜지스터의 게이트 노드와 대응되는 등전위 패턴과 전기적으로 연결되며,
상기 제2 트랜지스터의 게이트 노드가 위치한 게이트 물질층과, 상기 제2 트랜지스터의 영역에 위치하는 라이트 쉴드는 연결 패턴에 의해 연결되고,
상기 연결 패턴은,
상기 라이트 쉴드의 상면 또는 배면과 직접 접촉하고, 상기 게이트 물질층의 측면과 직접 접촉하는 유기발광표시패널.
multiple data lines;
multiple gate lines; and
a plurality of subpixels defined by the plurality of data lines and the plurality of gate lines and arranged in a matrix type;
Each subpixel,
An organic light emitting diode, a driving transistor for driving the organic light emitting diode, a first transistor electrically connected between a first node of the driving transistor and a data line, and electrically connected between a second node of the driving transistor and a reference voltage line. It is configured to include a second transistor connected to and a storage capacitor electrically connected between a first node and a second node of the driving transistor,
In each of the subpixels, a light shield is positioned in each region of a driving transistor, a first transistor, and a second transistor;
The light shield located in the region of the driving transistor of the first subpixel,
electrically connected to a second node of a driving transistor of the first subpixel;
The light shield located in the region of the second transistor of the first subpixel,
electrically connected to a gate node of a second transistor of the first subpixel;
electrically connected to an equipotential pattern corresponding to a gate node of a second transistor of the first subpixel;
A gate material layer where the gate node of the second transistor is located and a light shield located in a region of the second transistor are connected by a connection pattern;
The connection pattern is
An organic light emitting display panel that directly contacts a top or bottom surface of the light shield and directly contacts a side surface of the gate material layer.
KR1020150191731A 2015-12-31 2015-12-31 Organic light emitting display panel and organic light emitting display device KR102480109B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191731A KR102480109B1 (en) 2015-12-31 2015-12-31 Organic light emitting display panel and organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191731A KR102480109B1 (en) 2015-12-31 2015-12-31 Organic light emitting display panel and organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20170081030A KR20170081030A (en) 2017-07-11
KR102480109B1 true KR102480109B1 (en) 2022-12-23

Family

ID=59354859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191731A KR102480109B1 (en) 2015-12-31 2015-12-31 Organic light emitting display panel and organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102480109B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200093113A (en) 2019-01-25 2020-08-05 삼성디스플레이 주식회사 Display apparatus and driving method thereof
KR20200129242A (en) 2019-05-07 2020-11-18 삼성디스플레이 주식회사 Pixel circuit and display device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102184489B1 (en) * 2013-09-04 2020-12-01 엘지디스플레이 주식회사 Organic electro luminescent display device, and display panel and driving method thereof
KR102074718B1 (en) * 2013-09-25 2020-02-07 엘지디스플레이 주식회사 Orglanic light emitting display device
KR102132181B1 (en) * 2013-12-31 2020-07-10 엘지디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20170081030A (en) 2017-07-11

Similar Documents

Publication Publication Date Title
KR102216705B1 (en) Source driver ic, controller, organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device
KR102571661B1 (en) Display panel and display panel
CN111048024B (en) Display device and display panel
US11073929B2 (en) Light emitting display device, light emitting display panel, driving circuit, and driving method
KR102544046B1 (en) Organic light emitting display panel, organic light emitting display device, image driving method, and sensing method
EP2960943A1 (en) Thin film transistor of display apparatus
KR102426689B1 (en) Organic light emitting display panel and organic light emitting display device
KR102463348B1 (en) Organic light emitting display device
KR102480109B1 (en) Organic light emitting display panel and organic light emitting display device
KR102548131B1 (en) Thin film transistor and display panel
KR20210085736A (en) Display apparatus
KR102594557B1 (en) Organic light emitting display panel and organic light emitting display apparatus using the same
US9881548B2 (en) Organic light emitting diode display with shielding portion
KR102652113B1 (en) Display device
KR102384370B1 (en) Organic light emitting display panel, organic light emitting display device, and the method for driving the organic light emitting display device
KR102301999B1 (en) Driver, display panel, and display device
KR102615673B1 (en) Display device
US11574605B2 (en) Display panel and display device including the same
US11910652B2 (en) Organic light emitting display panel and organic light emitting display device including the same
US11521548B2 (en) Display device and driving method of the same
US11100867B2 (en) Light emitting display apparatus
KR102551989B1 (en) Transistor and electronic device
KR102537387B1 (en) Organic light emitting display module and organic light emitting display device
KR20240035153A (en) Display panel and display device
KR20220094324A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant