KR102479982B1 - 백그라운드 실시간 2차 입력 인터셉트 포인트 보정을 제공하는 장치 및 방법 - Google Patents

백그라운드 실시간 2차 입력 인터셉트 포인트 보정을 제공하는 장치 및 방법 Download PDF

Info

Publication number
KR102479982B1
KR102479982B1 KR1020160085446A KR20160085446A KR102479982B1 KR 102479982 B1 KR102479982 B1 KR 102479982B1 KR 1020160085446 A KR1020160085446 A KR 1020160085446A KR 20160085446 A KR20160085446 A KR 20160085446A KR 102479982 B1 KR102479982 B1 KR 102479982B1
Authority
KR
South Korea
Prior art keywords
output
mixer
input
data capture
capture buffer
Prior art date
Application number
KR1020160085446A
Other languages
English (en)
Other versions
KR20170108746A (ko
Inventor
콴 자오
지유 양
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170108746A publication Critical patent/KR20170108746A/ko
Application granted granted Critical
Publication of KR102479982B1 publication Critical patent/KR102479982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
    • H04L27/2276—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals using frequency multiplication or harmonic tracking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
    • H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
    • H04L27/3427—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation
    • H04L27/3438—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes in which the constellation is the n - fold Cartesian product of a single underlying two-dimensional constellation using an underlying generalised cross constellation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0045—Calibration of demodulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/005—Analog to digital conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0052—Digital to analog conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0082—Quadrature arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

장치 및 방법이 제공된다. 상기 방법은, I-믹서(in-phase mixer, I-mixer)의 출력을 필터링하고, Q-믹서(quadrature-phase mixer, Q-mixer)의 출력을 필터링하고, 상기 제1 LPF의 출력을 변환하고, 상기 제2 LPF의 출력을 변환하고, 상기 제1 ADC의 출력을 버퍼링하고, 상기 제2 ADC의 출력을 버퍼링하고, 전송기 신호를 버퍼링하고, 상기 TX 데이터 캡처 버퍼의 출력으로부터 레퍼런스 신호를 생성하고, 상기 레퍼런스 신호로부터 직류를 제거하고, 상기 제1 RX 데이터 캡처 버퍼의 출력, 상기 제2 RX 데이터 캡처 버퍼의 출력, 상기 직류 제거 유닛으로부터의 출력 및 Q-믹서 DAC(digital-to-analog) 코드 및 I-믹서 DAC 코드 각각에 대해 미리 정해진 스텝 사이즈(step size)로부터의 상기 Q-믹서 DAC 코드 및 상기 I-믹서 DAC 코드를 적응적으로 조정하는 것을 포함한다.

Description

백그라운드 실시간 2차 입력 인터셉트 포인트 보정을 제공하는 장치 및 방법 {APPARATUS AND METHOD FOR PROVIDING BACKGROUND REAL-TIME SECOND ORDER INPUT INTERCEPT POINT CALIBRATION}
본 발명은 일반적으로 2차 인터셉트 포인트 보정(second order intercept point (IIP2) calibration)을 제공하는 장치 및 방법에 관한 것이고, 더욱 상세하게는 백그라운드 실시간 IIP2 보정을 제공하는 장치 및 방법에 관한 것이다.
IIP2 보정은 전송기와 수신기 사이의 유한한 분리(finite isolation)로 인한 셀룰러 주파수 분할 듀플렉스(frequency division duplex, FDD) 시스템에 대한 엄격한 요구사항이다. IIP2 보정 동안의 I-패스(in-phase path, I-path)와 Q-패스(quadrature-phase path, Q-path) 사이의 강한 의존성 때문에, I-패스 및 Q-패스 2차 상호변조(second order intermodulation, IM2) 톤 진폭(tone amplitude)을 동시에 최소화하는 최적의 DAC(digital-to-analog converter)를 찾기 위한 소모적인 검색이 자주 수행된다. 소모적인 검색은 시간이 많이 소모된다. 이와 다르게, 반복적 검색이 수행될 수 있다. 그러나, 반복적 검색 방법은 IQ 패스 의존성으로 인해 몇몇의 반복 내에서의 수렴 문제(convergence issue)가 발생한다.
초기의 최적의 믹서 DAC 코드는 공장 보정(factory calibration) 동안 미리 설정될 수 있다. 공정 및/또는 온도 변화로 인해, 실제 실시간의 최적의 믹서 DAC 코드는 초기의 미리 설정된 믹서 DAC 코드로부터 벗어날 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 백그라운드 실시간 IIP2 보정을 제공하기 위한 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 장치는, I-믹서(in-phase mixer, I-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제1 LPF(low pass filter); Q-믹서(quadrature-phase mixer, Q-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제2 LPF; 상기 제1 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제1 ADC(analog-to-digital converter); 상기 제2 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제2 ADC; 상기 제1 ADC의 출력에 연결된 입력과, 출력을 포함하는 제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer); 상기 제2 ADC의 출력에 연결된 입력과, 출력을 포함하는 제2 RX 데이터 캡처 버퍼; 상기 제1 RX 데이터 캡처 버퍼의 출력에 연결된 제1 입력, 상기 제2 RX 데이터 캡처 버퍼의 출력에 연결된 제2 입력, 제1 출력 및 제2 출력을 포함하는 직류(direct current, DC) 제거 유닛; 상기 DC 제거 유닛의 상기 제1 출력에 연결된 제1 입력, 상기 DC 제거 유닛의 상기 제2 출력에 연결된 제2 입력, 제3 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈(step size)를 수신하는 제4 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력, 및 상기 Q-믹서의 제2 입력에 연결된 제2 출력을 포함하는 적응적 조정 모듈(adaptive tuning module); 입력 및 출력을 포함하는 전송기(transmitter, TX) 데이터 캡처 버퍼; 및 상기 TX 데이터 캡처 버퍼의 출력에 연결된 입력과, 상기 적응적 조정 모듈의 상기 제3 입력에 연결된 출력을 포함하는 레퍼런스 생성기(reference generator)를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 장치는, I-믹서(in-phase mixer, I-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제1 LPF(low pass filter); Q-믹서(quadrature-phase mixer, Q-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제2 LPF; 상기 제1 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제1 ADC(analog-to-digital converter); 상기 제2 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제2 ADC; 상기 제1 ADC의 출력에 연결된 입력과, 출력을 포함하는 제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer); 상기 제2 ADC의 출력에 연결된 입력과, 출력을 포함하는 제2 RX 데이터 캡처 버퍼; 상기 제1 RX 데이터 캡처 버퍼의 출력에 연결된 제1 입력, 상기 제2 RX 데이터 캡처 버퍼의 출력에 연결된 제2 입력, 제3 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈(step size)를 수신하는 제4 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력, 및 상기 Q-믹서의 제2 입력에 연결된 제2 출력을 포함하는 적응적 조정 모듈(adaptive tuning module); 입력 및 출력을 포함하는 전송기(transmitter, TX) 데이터 캡처 버퍼; 상기 TX 데이터 캡처 버퍼의 출력에 연결된 입력과, 출력을 포함하는 레퍼런스 생성기(reference generator); 및 상기 레퍼런스 생성기의 출력에 연결된 입력 및 상기 적응적 조정 모듈의 상기 제3 입력에 연결된 하는 직류(direct current, DC) 제거 유닛을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 방법은, 제1 LPF(low pass filter)에 의해, I-믹서(in-phase mixer, I-mixer)의 출력을 필터링하고, 제2 LPF에 의해, Q-믹서(quadrature-phase mixer, Q-mixer)의 출력을 필터링하고, 제1 ADC(analog-to-digital converter)에 의해, 상기 제1 LPF의 출력을 변환하고, 제2 ADC에 의해, 상기 제2 LPF의 출력을 변환하고, 제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer)에 의해, 상기 제1 ADC의 출력을 버퍼링하고, 제2 RX 데이터 캡처 버퍼에 의해, 상기 제2 ADC의 출력을 버퍼링하고, 전송기(transmitter, TX) 데이터 캡처 버퍼에 의해, 전송기 신호를 버퍼링하고, 레퍼런스 생성기(reference generator)에 의해, 상기 TX 데이터 캡처 버퍼의 출력으로부터 레퍼런스 신호를 생성하고, 직류(direct current, DC) 제거 유닛에 의해, 상기 레퍼런스 신호로부터 직류를 제거하고, 적응적 조정 모듈(adaptive tuning module)에 의해, 상기 제1 RX 데이터 캡처 버퍼의 출력, 상기 제2 RX 데이터 캡처 버퍼의 출력, 상기 직류 제거 유닛으로부터의 출력 및 Q-믹서 DAC(digital-to-analog) 코드 및 I-믹서 DAC 코드 각각에 대해 미리 정해진 스텝 사이즈(step size)로부터의 상기 Q-믹서 DAC 코드 및 상기 I-믹서 DAC 코드를 적응적으로 조정하는 것을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 방법은, 제1 LPF(low pass filter)에 의해, I-믹서(in-phase mixer, I-mixer)의 출력을 필터링하고, 제2 LPF에 의해, Q-믹서(quadrature-phase mixer, Q-mixer)의 출력을 필터링하고, 제1 ADC(analog-to-digital converter)에 의해, 상기 제1 LPF의 출력을 변환하고, 제2 ADC에 의해, 상기 제2 LPF의 출력을 변환하고, 제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer)에 의해, 상기 제1 ADC의 출력을 버퍼링하고, 제2 RX 데이터 캡처 버퍼에 의해, 상기 제2 ADC의 출력을 버퍼링하고, 적응적 조정 모듈(adaptive tuning module)에 의해, 상기 제1 RX 데이터 캡처 버퍼의 출력, 상기 제2 RX 데이터 캡처 버퍼의 출력, 직류(direct current, DC) 제거 유닛으로부터의 출력 및, I-믹서와 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈(step size)를 적응적으로 조정하고, 전송기(transmitter, TX) 데이터 캡처 버퍼에 의해, 전송기 신호를 버퍼링하고, 레퍼런스 생성기(reference generator)에 의해, 레퍼런스 신호를 생성하고, 상기 직류 제거 유닛에 의해, 상기 레퍼런스 신호로부터 직류를 제거하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른, 캡처 데이터의 DFT의 실수부(real part)의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 IM2 톤 진폭에 대한 3차원 그래프이다.
도 2는 본 발명의 일 실시예에 따른, 캡처 데이터의 DFT의 허수부(imaginary part)의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 IM2 톤 진폭에 대한 3차원 그래프이다.
도 3은 본 발명의 일 실시예에 따른, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 결정하는 것을 설명하기 위한 그래프이다.
도 4는 본 발명의 일 실시예에 따른, 백그라운드 실시간 IIP2 보정을 제공하는 장치를 설명하기 위한 블록도이다.
도 5는 본 발명의 일 실시예에 따른, 백그라운드 실시간 IIP2 보정을 제공하는 장치를 설명하기 위한 블록도이다.
도 6은 본 발명의 일 실시예에 따른, 도 4 및 도 5의 적응적 조정 모듈을 설명하기 위한 블록도이다.
도 7은 본 발명의 일 실시예에 따른, 도 4 및 도 5의 적응적 조정 모듈을 설명하기 위한 블록도이다.
도 8은 본 발명의 일 실시예에 따른, 백그라운드 실시간 IIP2 보정을 결정하는 방법을 설명하기 위한 순서도이다.
본 발명의 일 실시예에 따르면, 장치 및 방법은 최적의 믹서 DAC 코드를 설정하기 위한 2 톤 테스팅(two tone testing)에 기반한 IIP2 보정을 제공한다.
본 발명의 일 실시예에 따르면, 장치 및 방법은, 파워 온 모드에서 백그라운드 실시간 2차 상호 변조 왜곡(inter-modulation distortion, IMD2) 변조된 신호에 기반하여 최적의 IIP2 DAC 코드를 실시간으로 위치시키는 적응적 검색(adaptive searching)을 제공한다.
본 발명의 일 실시예에 따르면, 장치 및 방법은 I 및 Q 패스 모두에 대한 IMD2 신호의 포맷(format)을 분석하고, IMD2 성분의 I 패스 및 Q 패스 사이의 상관도(correlation)를 다룬다. 적응적 검색 장치 및 방법은 IMD2 항의 계수의 예측 값을 제공하고, 이것은 I 패스와 Q 패스 사이의 상관 효과에도 불구하고 수렴하는 것을 나타낸다.
본 발명의 일 실시예에 따르면, 장치 및 방법은 입력 데이터를 벡터 또는 샘플의 형태로 수신할 수 있다. 또한, 장치 및 방법은 전송기 측 또는 수신기 측에 대한 직류(DC) 제거를 제공한다.
본 발명의 일 실시예에 따르면, I 및 Q 패스의 IMD2 성분은, 믹서의 2차 비선형 효과로 인해, 다음 식 (1) 및 (2)로 표현될 수 있다.
Figure 112016065370619-pat00001
(1)
Figure 112016065370619-pat00002
(2)
여기서
Figure 112016065370619-pat00003
Figure 112016065370619-pat00004
는 I-패스에 대한 2차 항의 계수이고, m은 I-믹서 DAC 코드이고, n은 Q-믹서 DAC 코드이고,
Figure 112016065370619-pat00005
Figure 112016065370619-pat00006
는 Q-패스에 대한 2차 항의 계수이고,
Figure 112016065370619-pat00007
Figure 112016065370619-pat00008
는 전송 안테나로부터 수신기 믹서의 출력까지의 패스 이득(path gain)이고, 이것은 듀플렉서 격리(duplexer isolation), 라디오 주파수(RF) 패스 손실 및 이득을 포함하고,
Figure 112016065370619-pat00009
Figure 112016065370619-pat00010
는 전송 신호의 스퀘어드 인벨롭(squared envelope)이다.
IMD2 성분에서 I-패스와 Q-패스 사이에는 강한 의존성이 존재하고, 즉, 최적의 I-DAC 코드는 Q-DAC 코드가 변화할 때 변화하며, 그 반대의 경우도 마찬가지이다. 따라서, I-패스의 2차 비선형 항의 계수는
Figure 112016065370619-pat00011
Figure 112016065370619-pat00012
대신
Figure 112016065370619-pat00013
Figure 112016065370619-pat00014
으로 표현될 수 있다. 또한, Q-패스의 2차 비선형 항의 계수는
Figure 112016065370619-pat00015
Figure 112016065370619-pat00016
대신
Figure 112016065370619-pat00017
Figure 112016065370619-pat00018
로 표현될 수 있다.
도 1은 본 발명의 일 실시예에 따른, 캡처 데이터의 DFT의 실수부의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 IM2 톤 진폭에 대한 3차원 플롯(plot)이다. 여기서 z 축은 IM2 톤 진폭을 나타내고, x 축은 I-믹서 DAC 코드를 나타내고, y 축은 Q-믹서 DAC 코드를 나타낸다.
도 2는 본 발명의 일 실시예에 따른, 도 1을 생성하기 위해 사용된 캡처 데이터의 DFT의 허수부의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 IM2 톤 진폭에 대한 3차원 플롯이다. 여기서 z 축은 IM2 톤 진폭을 나타내고, x 축은 I-믹서 DAC 코드를 나타내고, y 축은 Q-믹서 DAC 코드를 나타낸다. 도 1 및 도 2에 따르면, IM2 톤 진폭과 I, Q DAC 코드 공간 사이에는 선형 관계가 존재한다.
하나 이상의 평면 피팅 기술(plane-fitting technique)에 기반하여, 도 1 및 도 2에 도시된 날개 형상의 표면은 3D 평면에 근접한다. 따라서, 2 개의 평면(또는 날개)의 교차부에 존재하는 포인트(또는 밸리 포인트)의 컬렉션은, 도 1 및 도 2의 날개들의 최소 IM2 톤 진폭에 대응하며, 도 1 및 도 2 각각의 밸리 포인트들은 직선을 형성한다. 최적의 I-믹서 DAC 코드와 최적의 Q-믹서 DAC 코드는, 밸리 포인트들에 의해 형성된 2 개의 라인 세그먼트들의 교차부에 의해 결정될 수 있다.
도 3은 본 발명의 일 실시예에 따른, 최적의 I-믹서 DAC 코드 및 최적의 Q-믹서 DAC 코드를 결정하는 것을 설명하기 위한 그래프이다.
도 3을 참조하면, 도 1 및 도 2의 I-믹서 DAC 코드 및 Q-믹서 DAC 코드가 플롯되어 있다. 여기서 라인 A는 도 1의 밸리 포인트를 나타내고, 라인 B는 도 2의 밸리 포인트를 나타낸다. IQ DAC 코드 평면에서,
Figure 112016065370619-pat00019
Figure 112016065370619-pat00020
의 부호 영역(sign region)은 라인 A에 의해 나누어지고(예컨대, 라인 A의 좌측에서
Figure 112016065370619-pat00021
의 부호는 양이고, 라인 A의 우측에서
Figure 112016065370619-pat00022
의 부호는 음),
Figure 112016065370619-pat00023
Figure 112016065370619-pat00024
의 부호 영역은 라인 B에 의해 나누어진다(예컨대, 라인 B의 하부에서
Figure 112016065370619-pat00025
의 부호는 양이고, 라인 B의 상부에서
Figure 112016065370619-pat00026
의 부호는 음). I 패스와 Q 패스 사이의 의존성으로 인해, 라인 B는 정확하게 수평이 되지 않고, 라인 A는 정확하게 수직이 되지 않는다. IQ 평면은, 도 3에 도시된 바와 같이, 라인 A 및 라인 B에 의해 세그먼트화된 4 개의 영역으로 나누어진다. 각 영역에서
Figure 112016065370619-pat00027
및
Figure 112016065370619-pat00028
의 부호들은 도 3에 도시된 바와 같이 표시된다. 그러나, 본 발명의 범위는 이에 제한되지 않고, 영역을 표시하는 다른 부호가 사용될 수도 있다.
본 발명의 일 실시예에서, 장치 및 방법은 다은과 같은 검색 규칙을 구현한다. 만일
Figure 112016065370619-pat00029
Figure 112016065370619-pat00030
이면, m은 미리 정해진 제1 양(예컨대, 스텝 사이즈 또는 갱신 스텝 사이즈)만큼 증가하고, 그렇지 않으면, m은 미리 정해진 제2 양만큼 감소한다. 만일
Figure 112016065370619-pat00031
Figure 112016065370619-pat00032
이면, n은 미리 정해진 제3 양만큼 증가하고, 그렇지 않으면, n은 원하는 제4 양만큼 감소한다. 미리 정해진 제1, 제2, 제3 및 제4 양은 서로 동일하거나, 하나 이상이 서로 다를 수 있다. 이들 검색 규칙에 따라, 최적 포인트 P는, 초기의 시작 포인트
Figure 112016065370619-pat00033
Figure 112016065370619-pat00034
가 도 3의 어디에 위치하는지 여부와 무관하게 항상 결정된다.
예를 들어, 시작 포인트
Figure 112016065370619-pat00035
Figure 112016065370619-pat00036
가
Figure 112016065370619-pat00037
Figure 112016065370619-pat00038
이고
Figure 112016065370619-pat00039
Figure 112016065370619-pat00040
인 영역 2에 위치하면, 문제의 포인트가 영역 2에 있는 동안 m 및 n은 각각 증가한다. 미리 결정된 제1 스텝 사이즈와 미리 결정된 제3 스텝 사이즈가 m 및 n 에 대해 동일하다고 가정하면, 몇몇의 반복 k에서, 검색 포인트는 (라인 A 상에 위치하고,
Figure 112016065370619-pat00041
Figure 112016065370619-pat00042
는 0이 되는)포인트
Figure 112016065370619-pat00043
Figure 112016065370619-pat00044
으로 이동한다.
Figure 112016065370619-pat00045
Figure 112016065370619-pat00046
부터 계속,
Figure 112016065370619-pat00047
Figure 112016065370619-pat00048
는 0 근처에서 요동하고,
Figure 112016065370619-pat00049
Figure 112016065370619-pat00050
는 여전히 0보가 큰 값을 가지고, 이것은 최적 포인트 P로 이끈다. 수신된 데이터 및 레퍼런스 데이터로부터
Figure 112016065370619-pat00051
Figure 112016065370619-pat00052
및
Figure 112016065370619-pat00053
Figure 112016065370619-pat00054
모두에 대한 예측이 있는 한, m 및 n은 갱신될 수 있다.
IO 의존성 정보에 기초하여, 포인트 P에 대한 수렴 속도는 최적화될 수 있다. 즉, 갱신되는 스텝 사이즈는 I 및 Q 패스에 대해 다음
Figure 112016065370619-pat00055
Figure 112016065370619-pat00056
및
Figure 112016065370619-pat00057
Figure 112016065370619-pat00058
를 이용함으로써 최적화될 수 있으며, 이들은 다음 식 (3), (4) 및 (5)로 표현될 수 있다.
Figure 112016065370619-pat00059
(3)
Figure 112016065370619-pat00060
(4)
Figure 112016065370619-pat00061
(5)
여기서
Figure 112016065370619-pat00062
Figure 112016065370619-pat00063
및
Figure 112016065370619-pat00064
Figure 112016065370619-pat00065
는 현재 반족에서의 예측 값들이고,
Figure 112016065370619-pat00066
Figure 112016065370619-pat00067
는 미리 결정된 양수이고,
Figure 112016065370619-pat00068
Figure 112016065370619-pat00069
는 미리 설정된 보정(예컨대, 공장 보정)으로부터 획득한 도 3의 라인 B의 기울기이다. 따라서,
Figure 112016065370619-pat00070
Figure 112016065370619-pat00071
및
Figure 112016065370619-pat00072
Figure 112016065370619-pat00073
에 대한 갱신 방향은 언제나 현재 위치로부터 최적 포인트 P를 향한다.
Figure 112016065370619-pat00074
Figure 112016065370619-pat00075
의 값에 대한 정보가 없는 경우,
Figure 112016065370619-pat00076
Figure 112016065370619-pat00077
는 0으로 설정될 수 있다.
본 발명의 일 실시예에서,
Figure 112016065370619-pat00078
Figure 112016065370619-pat00079
및
Figure 112016065370619-pat00080
Figure 112016065370619-pat00081
는 레퍼런스 샘플 및 수신기 샘플의 벡터로부터 예측된다. 신호 모델은 다음의 식 (6)으로 나타내어질 수 있고, 여기서 N은 데이터 벡터의 길이(또는 데이터 캡처 버퍼의 길이)이다:
Figure 112016065370619-pat00082
(6)
만일
Figure 112016065370619-pat00083
Figure 112016065370619-pat00084
,
Figure 112016065370619-pat00085
Figure 112016065370619-pat00086
,
Figure 112016065370619-pat00087
Figure 112016065370619-pat00088
,
Figure 112016065370619-pat00089
Figure 112016065370619-pat00090
및
Figure 112016065370619-pat00091
Figure 112016065370619-pat00092
이면(여기서
Figure 112016065370619-pat00093
Figure 112016065370619-pat00094
은 1이 되는 벡터의 모든 원소를 갖는 길이 N의 벡터임), 상기 식 (6)은 다음과 같은 식 (7)의 벡터 형태로 다시 표현될 수 있다:
Figure 112016065370619-pat00095
(7)
캡처된 데이터 벡터 y 및 ref에 기초하여, MSE(mean squared error) 조건이 DC 레벨 및 IMD2 항의 계수의 예측을 결정하기 위해 사용될 수 있고, 이와 같은 다음 식 (8)은 최소화될 수 있다:
Figure 112016065370619-pat00096
(8)
여기서
Figure 112016065370619-pat00097
Figure 112016065370619-pat00098
이고,
Figure 112016065370619-pat00099
Figure 112016065370619-pat00100
는
Figure 112016065370619-pat00101
Figure 112016065370619-pat00102
실수 벡터(real vector)이다. 상기 식 (8)로부터, 다음과 같은 식 (9)를 얻을 수 있다:
Figure 112016065370619-pat00103
(9)
여기서,
Figure 112016065370619-pat00104
Figure 112016065370619-pat00105
이고,
Figure 112016065370619-pat00106
Figure 112016065370619-pat00107
및
Figure 112016065370619-pat00108
Figure 112016065370619-pat00109
는 각각 수신된 샘플 및 레퍼런스 샘플의 평균 값이다.
Figure 112016065370619-pat00110
의 예측은 2 개의 벡터(이들 중 하나의 벡터로부터 DC가 제거됨, 둘 다 DC가 제거될 필요는 없음) 사이의 교차 상관이고, 이것은 DC가 제거된 레퍼런스 샘플로 정규화된다. DC 제거는 전송된 샘플 또는 수신된 샘플 어느 쪽에든 수행될 수 있다. 또한,
Figure 112016065370619-pat00111
의 부호는 교차 상관에 의해 결정될 수 있다.
도 4는 본 발명의 일 실시예에 따른, 백그라운드 실시간 IIP2 보정을 제공하는 장치(400)를 설명하기 위한 블록도이다.
도 4를 참조하면, 장치(400)는 I-믹서(401), Q-믹서(403), 제1 LPF(405), 제2 LPF(407), 제1 ADC(409), 제2 ADC(411), 제1 수신기(RX) 데이터 캡처 버퍼(413), 제2 RX 데이터 캡처 버퍼(415), 직류(DC) 제거 유닛(417), 적응적 조정 모듈(419), 전송기(TX) 데이터 캡처 버퍼(421) 및 레퍼런스 생성기(423)를 포함한다.
I-믹서(401)는 제1 입력, 적응적 조정 모듈(419)로부터 설정된 I-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함한다.
Q-믹서(403)는 I-믹서(401)의 입력에 연결된 제1 입력, 적응적 조정 모듈(419)로부터 설정된 Q-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함한다.
제1 LPF(405)는 I-믹서(401)의 출력에 연결된 입력과, 출력을 포함한다.
제2 LPF(407)는 Q-믹서(403)의 출력에 연결된 입력과, 출력을 포함한다.
제1 ADC(409)는 제1 LPF(405)의 출력에 연결된 입력과, 출력을 포함한다.
제2 ADC(411)는 제2 LPF(407)의 출력에 연결된 입력과, 출력을 포함한다.
제1 RX 데이터 캡처 버퍼(413)는 제1 ADC(409)의 출력에 연결된 입력과, 출력을 포함한다.
제2 RX 데이터 캡처 버퍼(415)는 제2 ADC(411)의 출력에 연결된 입력과, 출력을 포함한다.
DC 제거 유닛(417)은 제1 RX 데이터 캡처 버퍼(413)의 출력에 연결된 제1 입력, 제2 RX 데이터 캡처 버퍼(415)의 출력에 연결된 제2 입력, 제1 출력 및 제2 출력을 포함한다.
적응적 조정 모듈(419)은 DC 제거 유닛(417)의 제1 출력에 연결된 제1 입력, DC 제거 유닛(417)의 제2 출력에 연결된 제2 입력, 레퍼런스 생성기(423)로부터의 제3 입력, I-믹서(401) 및 Q-믹서(403) 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제4 입력, I-믹서(401)의 제2 입력에 연결된 제1 출력, Q-믹서(403)의 제2 입력에 연결된 제2 출력을 포함한다. I-믹서(401) 및 Q-믹서(403)에 대한 스텝 사이즈는 서로 동일하거나, 도 3에 도시된 4 개의 영역에 따라 적어도 어느 하나의 스텝 사이즈가 다를 수 있다.
TX 데이터 캡처 버퍼(421)는 입력과 출력을 포함한다.
레퍼런스 생성기(423)는 TX 데이터 캡처 버퍼(421)의 출력에 연결된 입력과, 적응적 조정 모듈(419)의 제3 입력에 연결된 출력을 포함한다.
도 5는 본 발명의 일 실시예에 따른, 백그라운드 실시간 IIP2 보정을 제공하는 장치(500)를 설명하기 위한 블록도이다. 여기서 DC 제거 유닛(523)은, 도 4와 같은 수신기 측 상이 아니라 전송기 측 상에 있다.
도 5를 참조하면, 장치(500)는 I-믹서(501), Q-믹서(503), 제1 LPF(505), 제2 LPF(507), 제1 ADC(509), 제2 ADC(511), 제1 수신기(RX) 데이터 캡처 버퍼(513), 제2 RX 데이터 캡처 버퍼(515), 적응적 조정 모듈(517), 전송기(TX) 데이터 캡처 버퍼(519), 레퍼런스 생성기(521) 및 직류(DC) 제거 유닛(523)을 포함한다.
I-믹서(501)는 제1 입력, 적응적 조정 모듈(517)로부터 설정된 I-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함한다.
Q-믹서(503)는 I-믹서(501)의 입력에 연결된 제1 입력, 적응적 조정 모듈(517)로부터 설정된 Q-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함한다.
제1 LPF(505)는 I-믹서(501)의 출력에 연결된 입력과, 출력을 포함한다.
제2 LPF(507)는 Q-믹서(503)의 출력에 연결된 입력과, 출력을 포함한다.
제1 ADC(509)는 제1 LPF(505)의 출력에 연결된 입력과, 출력을 포함한다.
제2 ADC(511)는 제2 LPF(507)의 출력에 연결된 입력과, 출력을 포함한다.
제1 RX 데이터 캡처 버퍼(513)는 제1 ADC(509)의 출력에 연결된 입력과, 출력을 포함한다.
제2 RX 데이터 캡처 버퍼(515)는 제2 ADC(511)의 출력에 연결된 입력과, 출력을 포함한다.
적응적 조정 모듈(517)은 제1 RX 데이터 캡처 버퍼(513)의 출력에 연결된 제1 입력, 제2 RX 데이터 캡처 버퍼(515)의 출력에 연결된 제2 입력, DC 제거 유닛(523)으로부터의 제3 입력, I-믹서(501) 및 Q-믹서(503) 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제4 입력, I-믹서(501)의 제2 입력에 연결된 제1 출력, Q-믹서(503)의 제2 입력에 연결된 제2 출력을 포함한다. I-믹서(501) 및 Q-믹서(503)에 대한 스텝 사이즈는 서로 동일하거나, 도 3에 도시된 4 개의 영역에 따라 적어도 어느 하나의 스텝 사이즈가 다를 수 있다.
TX 데이터 캡처 버퍼(519)는 입력과 출력을 포함한다.
레퍼런스 생성기(521)는 TX 데이터 캡처 버퍼(519)의 출력에 연결된 입력과, 출력을 포함한다.
DC 제거 유닛(523)은 레퍼런스 생성기(521)의 출력에 연결된 입력과, 적응적 조정 모듈(517)의 제3 입력에 연결된 출력을 포함한다.
도 6은 본 발명의 일 실시예에 따른, 도 4 및 도 5의 적응적 조정 모듈(419, 517)을 설명하기 위한 블록도이다.
도 6을 참조하면, 적응적 조정 모듈(419, 517)은 교차 상관 유닛(601), 적응적 갱신 유닛(603), 곱셈기(605), 가산기(607), 누적기(609) 및 라운딩 유닛(611)을 포함한다.
교차 상관 유닛(601)은 I-패스로 DC가 제거된 RX 데이터를 수신하는 제1 입력, Q-패스로 DC가 제거된 RX 데이터를 수신하는 제2 입력, TX 레퍼런스 신호를 수신하는 제3 입력 및 출력을 포함한다.
적응적 갱신 유닛(603)은 교차 상관 유닛(601)의 출력에 연결된 입력과, 출력을 포함한다. 적응적 갱신 유닛(603)에 의해 수행되는 연산은 다음 식 (10) 내지 (15)와 같다.
Figure 112016065370619-pat00112
(10)
Figure 112016065370619-pat00113
(11)
Figure 112016065370619-pat00114
(12)
Figure 112016065370619-pat00115
(13)
Figure 112016065370619-pat00116
(14)
Figure 112016065370619-pat00117
(15)
여기서 θ 0 는, 캡처 데이터의 DFT의 허수부의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 2차 상호변조(IM2) 톤 진폭의 플롯의 밸리 포인트 라인의 기울기 정도이고,
Figure 112016065370619-pat00118
는 수신된 신호의 실수부와 레퍼런스 신호 사이의 교차 상관이고,
Figure 112016065370619-pat00119
는 수신된 신호의 허수부와 상기 레퍼런스 신호 사이의 교차 상관이고,
Figure 112016065370619-pat00120
는 미리 정해진 수이고,
Figure 112016065370619-pat00121
는 I-믹서 DAC 코드에 대한 누적 결과이고,
Figure 112016065370619-pat00122
는 Q-믹서 DAC 코드에 대한 누적 결과이고,
Figure 112016065370619-pat00123
는
Figure 112016065370619-pat00124
의 라운딩 결과이고,
Figure 112016065370619-pat00125
는
Figure 112016065370619-pat00126
의 라운딩 결과이고, 상기 라운딩은 올림 또는 내림일 수 있다.
곱셈기(605)는 적응적 갱신 유닛(603)의 출력에 연결된 제1 입력, I-믹서(401, 501) 및 Q-믹서(403, 503) 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제2 입력 및 출력을 포함한다. 스텝 사이즈들은 서로 동일하거나, 도 3에 도시된 4 개의 영역에 따라 적어도 어느 하나의 스텝 사이즈가 다를 수 있다.
가산기(607)는 곱셈기(605)의 출력에 연결된 제1 입력, 누적기(609)의 출력에 연결된 제2 입력 및 출력을 포함한다.
누적기(609)는 가산기(607)의 출력에 연결된 입력, 가산기(607)의 제2 입력과 라운딩 유닛(611)의 입력에 연결된 에 연결된 출력을 포함한다.
라운딩 유닛(611)은 누적기(609)의 출력에 연결된 입력, I-믹서(401, 501)를 조정하기 위한 제1 출력, 및 Q-믹서(403, 503)를 조정하기 위한 제2 출력을 포함한다.
본 발명의 일 실시예에 따르면, 적응적 조정 모듈(419, 517)에 부호 블록이 포함되어, 고정 소수점 연산의 부담을 감소시킬 수 있는데, 그 이유는 교차 상관 유닛(601)의 출력의 절대값이 스텝 사이즈로 흡수될 수 있기 때문이다.
도 7은 본 발명의 일 실시예에 따른, 도 4 및 도 5의 적응적 조정 모듈(419, 517)을 설명하기 위한 블록도이다. 도 7은 벡터 기반이 아닌, 샘플 기반의 입력을 처리한다.
도 7을 참조하면, 적응적 조정 모듈(419, 517)은 제1 곱셈기(701), 적응적 갱신 유닛(703), 제2 곱셈기(705), 가산기(707), 누적기(709) 및 라운딩 유닛(711)을 포함한다.
제1 곱셈기(701)는 I-패스로 RX 데이터를 수신하는 제1 입력, Q-패스로 DC가 제거된 RX 데이터를 수신하는 제2 입력, TX 레퍼런스 신호를 수신하는 제3 입력 및 출력을 포함한다.
적응적 갱신 유닛(703)은 제1 곱셈기(701)의 출력에 연결된 입력과, 출력을 포함한다.
제2 곱셈기(705)는 적응적 갱신 유닛(7603)의 출력에 연결된 제1 입력, I-믹서(401, 501) 및 Q-믹서(403, 503) 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제2 입력 및 출력을 포함한다. 스텝 사이즈들은 서로 동일하거나, 도 3에 도시된 4 개의 영역에 따라 적어도 어느 하나의 스텝 사이즈가 다를 수 있다.
가산기(707)는 제2 곱셈기(705)의 출력에 연결된 제1 입력, 누적기(709)의 출력에 연결된 제2 입력 및 출력을 포함한다.
누적기(709)는 가산기(707)의 출력에 연결된 입력, 가산기(707)의 제2 입력과 라운딩 유닛(711)에 연결된 에 연결된 출력을 포함한다.
라운딩 유닛(711)은 누적기(709)의 출력에 연결된 입력, I-믹서(401, 501)를 조정하기 위한 제1 출력, 및 Q-믹서(403, 503)를 조정하기 위한 제2 출력을 포함한다.
본 발명의 일 실시예에 따르면, 입력은 벡터 기반이 아닌 샘플 기반으로 처리될 수 있다. 또한, 도 4의 DC 제거 유닛(417, 523)은 수신기 측이 아니라 전송기 측일 수 있다. 나아가, DC 제어 유닛(417, 523)은 직류 주변의 스톱밴드를 갖는 노치 필터일 수 있다.
도 8은 본 발명의 일 실시예에 따른, 백그라운드 실시간 IIP2 보정을 결정하는 방법을 설명하기 위한 순서도이다. 백그라운드 실시간 IIP2 보정은 적응적 검색에 의해 결정될 수 있다. 적응적 검색은 전송된 샘플과 수신된 샘플 사이의 정렬(alignment)을 지연시키며, 데이터는 전송기와 수신기 양쪽에서 캡처된다. 레퍼런스 샘플은 전송된 샘플에 기초하여 생성되고, DC 값은 수신된 신호로부터 제거된다. 레퍼런스 신호와 수신된 신호의 실수부 및 허수부 사이에 교차 상관이 수행되며, I-믹서 DAC 코드 및 Q-믹서 DAC 코드는 교차 상관 값의 부호에 기초하여 갱신된다. 스텝 사이즈를 갱신하는 것은 절대값 및 IQ 의존성 정보에 기초하여 각각의 I, Q 패스에 대해 결정된다. 장치 및 방법은 각각의 검색된 I-믹서 DAC 코드와 Q-믹서 DAC 코드가 수렴하는지 여부를 결정한다. 만일 검색된 I-믹서 DAC 코드와 Q-믹서 DAC 코드가 수렴하면, 적응적 검색은 종료된다. 그렇지 않으면, I-믹서 DAC 코드와 Q-믹서 DAC 코드는 갱신되고, 추가 데이터가 캡처된다.
도 8을 참조하면, 레퍼런스 생성기는 단계(801)에서 TX 캡처 데이터로부터 레퍼런스 신호를 생성한다.
단계(803)에서, 교차 상관 유닛은 DC가 제거된 RX 캡처 데이터와 레퍼런스 신호 사이의 교차 상관을 연산한다.
단계(805)에서, 적응적 조정 모듈은, 식 (10)에 나타내어진 바와 같이, stepx를 연산한다.
단계(807)에서, 적응적 조정 모듈은, 식 (11)에 나타내어진 바와 같이, stepy를 연산한다.
단계(809)에서, 적응적 조정 모듈은, 식 (12)에 나타내어진 바와 같이, dac_code_acc_I를 연산한다.
단계(811)에서, 적응적 조정 모듈은, 식 (13)에 나타내어진 바와 같이, dac_code_acc_Q를 연산한다.
단계(813)에서, 적응적 조정 모듈은, 식 (14)에 나타내어진 바와 같이, dac_code_I를 연산한다.
단계(815)에서, 적응적 조정 모듈은, 식 (15)에 나타내어진 바와 같이, dac_code_Q를 연산한다.
단계(817)에서, 방법은 dac_code_I 및 dac_code_Q 각각이 수렴하는지 여부를 결정한다.
단계(819)에서, 만일 dac_code_I 및 dac_code_Q 각각이 수렴하지 않으면 방법은 dac_code_I 및 dac_code_Q를 갱신하고, 다음 데이터 캡처를 식별하고, 단계(803)로 돌아간다.
단계(821)에서, 만일 dac_code_I 및 dac_code_Q 각각이 수렴하면 방법은 종료한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 전자 디바이스 110: 통신 블록
112: 셀룰러 통신 블록 113: 송수신기
114: WiFi 통신 블록 116: 블루투스 통신 블록
118: NFC 블록 119: GPS 수신기
120: 프로세서 130: 메모리
150: 디스플레이 160: 입력/출력 블록
170: 오디오 블록 180: 송수신기

Claims (20)

  1. I-믹서(in-phase mixer, I-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제1 LPF(low pass filter);
    Q-믹서(quadrature-phase mixer, Q-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제2 LPF;
    상기 제1 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제1 ADC(analog-to-digital converter);
    상기 제2 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제2 ADC;
    상기 제1 ADC의 출력에 연결된 입력과, 출력을 포함하고, 복수의 데이터 벡터를 저장하는 제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer);
    상기 제2 ADC의 출력에 연결된 입력과, 출력을 포함하고, 복수의 데이터 벡터를 저장하는 제2 RX 데이터 캡처 버퍼;
    상기 제1 RX 데이터 캡처 버퍼의 출력에 연결된 제1 입력, 상기 제2 RX 데이터 캡처 버퍼의 출력에 연결된 제2 입력, 제1 출력 및 제2 출력을 포함하는 직류(direct current, DC) 제거 유닛;
    상기 DC 제거 유닛의 상기 제1 출력에 연결된 제1 입력, 상기 DC 제거 유닛의 상기 제2 출력에 연결된 제2 입력, 제3 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈(step size)를 수신하는 제4 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력, 및 상기 Q-믹서의 제2 입력에 연결된 제2 출력을 포함하는 적응적 조정 모듈(adaptive tuning module);
    입력 및 출력을 포함하는 전송기(transmitter, TX) 데이터 캡처 버퍼; 및
    상기 TX 데이터 캡처 버퍼의 출력에 연결된 입력과, 상기 적응적 조정 모듈의 상기 제3 입력에 연결된 출력을 포함하는 레퍼런스 생성기(reference generator)를 포함하는 장치.
  2. 제1항에 있어서,
    상기 적응적 조정 모듈은,
    제1 입력, 제2 입력, 제3 입력 및 출력을 포함하는 교차 상관 유닛(cross correlation unit);
    상기 교차 상관 유닛의 출력에 연결된 입력과, 출력을 포함하는 적응적 갱신 유닛(adaptive updating unit);
    상기 적응적 갱신 유닛의 출력에 연결된 제1 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제2 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력 및 출력을 포함하는 곱셈기;
    상기 곱셈기의 출력에 연결된 제1 입력, 제2 입력 및 출력을 포함하는 가산기;
    상기 가산기의 출력에 연결된 입력과, 상기 가산기의 제2 입력에 연결된 출력을 포함하는 누적기; 및
    상기 누적기의 출력에 연결된 입력, 제1 출력 및 제2 출력을 포함하는 라운딩 유닛(rounding unit)을 포함하는 장치.
  3. 제2항에 있어서,
    상기 적응적 갱신 유닛은,
    다음 식들
    Figure 112016065370619-pat00127

    Figure 112016065370619-pat00128

    Figure 112016065370619-pat00129

    Figure 112016065370619-pat00130

    Figure 112016065370619-pat00131

    Figure 112016065370619-pat00132

    을 계산하고,
    여기서 θ 0 는, 캡처 데이터의 DFT(discrete Fourier transform)의 허수부(imaginary part)의 진폭에 기반한 Q-믹서 DAC(digital-to-analog) 코드, I-믹서 DAC 코드, 및 2차 상호변조(second order intermodulation, IM2) 톤 진폭(tone amplitude)의 플롯(plot)의 밸리 포인트(valley point) 라인의 기울기 정도이고,
    Figure 112016065370619-pat00133
    는 수신된 신호의 실수부(real part)와 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00134
    는 수신된 신호의 허수부와 상기 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00135
    는 미리 정해진 수이고,
    Figure 112016065370619-pat00136
    는 I-믹서 DAC 코드에 대한 누적 결과(accumulation)이고,
    Figure 112016065370619-pat00137
    는 Q-믹서 DAC 코드에 대한 누적 결과이고,
    Figure 112016065370619-pat00138
    는
    Figure 112016065370619-pat00139
    의 라운딩 결과이고,
    Figure 112016065370619-pat00140
    는
    Figure 112016065370619-pat00141
    의 라운딩 결과이고,
    상기 라운딩은 올림 또는 내림이고;
    상기 적응적 갱신 유닛은
    만일
    Figure 112016065370619-pat00142
    및
    Figure 112016065370619-pat00143
    가 각각 수렴하면 프로세싱을 중단하고, 그렇지 않으면
    Figure 112016065370619-pat00144
    및
    Figure 112016065370619-pat00145
    를 갱신하고, 상기 TX 데이터 캡처 버퍼에 다음 데이터를 캡처하고, 상기 레퍼런스 생성기로, 상기 TX 데이터 캡처 버퍼의 출력으로부터 상기 레퍼런스 신호를 생성하는 장치.
  4. 제1항에 있어서,
    상기 적응적 조정 모듈은,
    제1 입력, 제2 입력, 제3 입력 및 출력을 포함하는 제1 곱셈기;
    상기 제1 곱셈기의 출력에 연결된 입력과, 출력을 포함하는 적응적 갱신 유닛;
    상기 적응적 갱신 유닛의 출력에 연결된 제1 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제2 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력 및 출력을 포함하는 제2 곱셈기;
    상기 제2 곱셈기의 출력에 연결된 제1 입력, 제2 입력 및 출력을 포함하는 가산기;
    상기 가산기의 출력에 연결된 입력과, 상기 가산기의 제2 입력에 연결된 출력을 포함하는 누적기; 및
    상기 누적기의 출력에 연결된 입력, 제1 출력 및 제2 출력을 포함하는 라운딩 유닛을 포함하는 장치.
  5. 제1항에 있어서,
    제1 입력, I-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함하는 상기 I-믹서; 및
    상기 I-믹서의 제1 입력에 연결된 제1 입력, Q-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함하는 상기 Q-믹서를 더 포함하고,
    상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈는,
    캡처 데이터의 DFT의 실수부의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 2차 상호변조(IM2) 톤 진폭의 플롯의 밸리 포인트 라인과, 캡처 데이터의 DFT의 허수부의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 IM2 톤 진폭의 플롯의 밸리 포인트 라인에 의해 형성된 영역에 따라,
    상기 I-믹서 및 상기 Q-믹서 각각에 대해 동일한 것이거나, 상기 I-믹서 및 상기 Q-믹서 각각 중 적어도 하나와 다른 것인 장치.
  6. I-믹서(in-phase mixer, I-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제1 LPF(low pass filter);
    Q-믹서(quadrature-phase mixer, Q-mixer)의 출력에 연결된 입력과, 출력을 포함하는 제2 LPF;
    상기 제1 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제1 ADC(analog-to-digital converter);
    상기 제2 LPF의 출력에 연결된 제1 입력과, 출력을 포함하는 제2 ADC;
    상기 제1 ADC의 출력에 연결된 입력과, 출력을 포함하고, 복수의 데이터 벡터를 저장하는 제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer);
    상기 제2 ADC의 출력에 연결된 입력과, 출력을 포함하고, 복수의 데이터 벡터를 저장하는 제2 RX 데이터 캡처 버퍼;
    상기 제1 RX 데이터 캡처 버퍼의 출력에 연결된 제1 입력, 상기 제2 RX 데이터 캡처 버퍼의 출력에 연결된 제2 입력, 제3 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈(step size)를 수신하는 제4 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력, 및 상기 Q-믹서의 제2 입력에 연결된 제2 출력을 포함하는 적응적 조정 모듈(adaptive tuning module);
    입력 및 출력을 포함하는 전송기(transmitter, TX) 데이터 캡처 버퍼;
    상기 TX 데이터 캡처 버퍼의 출력에 연결된 입력과, 출력을 포함하는 레퍼런스 생성기(reference generator); 및
    상기 레퍼런스 생성기의 출력에 연결된 입력 및 상기 적응적 조정 모듈의 상기 제3 입력에 연결된 출력을 포함하는 직류(direct current, DC) 제거 유닛을 포함하는 장치.
  7. 제6항에 있어서,
    상기 적응적 조정 모듈은,
    제1 입력, 제2 입력, 제3 입력 및 출력을 포함하는 교차 상관 유닛(cross correlation unit);
    상기 교차 상관 유닛의 출력에 연결된 입력과, 출력을 포함하는 적응적 갱신 유닛(adaptive updating unit);
    상기 적응적 갱신 유닛의 출력에 연결된 제1 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제2 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력 및 출력을 포함하는 곱셈기;
    상기 곱셈기의 출력에 연결된 제1 입력, 제2 입력 및 출력을 포함하는 가산기;
    상기 가산기의 출력에 연결된 입력과, 상기 가산기의 제2 입력에 연결된 출력을 포함하는 누적기; 및
    상기 누적기의 출력에 연결된 입력, 제1 출력 및 제2 출력을 포함하는 라운딩 유닛(rounding unit)을 포함하는 장치.
  8. 제7항에 있어서,
    상기 적응적 갱신 유닛은,
    다음 식들
    Figure 112016065370619-pat00146

    Figure 112016065370619-pat00147

    Figure 112016065370619-pat00148

    Figure 112016065370619-pat00149

    Figure 112016065370619-pat00150

    Figure 112016065370619-pat00151

    을 계산하고,
    여기서 θ 0 는, 캡처 데이터의 DFT(discrete Fourier transform)의 허수부(imaginary part)의 진폭에 기반한 Q-믹서 DAC(digital-to-analog) 코드, I-믹서 DAC 코드, 및 2차 상호변조(second order intermodulation, IM2) 톤 진폭(tone amplitude)의 플롯(plot)의 밸리 포인트(valley point) 라인의 기울기 정도이고,
    Figure 112016065370619-pat00152
    는 수신된 신호의 실수부(real part)와 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00153
    는 수신된 신호의 허수부와 상기 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00154
    는 미리 정해진 수이고,
    Figure 112016065370619-pat00155
    는 I-믹서 DAC 코드에 대한 누적 결과(accumulation)이고,
    Figure 112016065370619-pat00156
    는 Q-믹서 DAC 코드에 대한 누적 결과이고,
    Figure 112016065370619-pat00157
    는
    Figure 112016065370619-pat00158
    의 라운딩 결과이고,
    Figure 112016065370619-pat00159
    는
    Figure 112016065370619-pat00160
    의 라운딩 결과이고,
    상기 라운딩은 올림 또는 내림이고;
    상기 적응적 갱신 유닛은
    만일
    Figure 112016065370619-pat00161
    및
    Figure 112016065370619-pat00162
    가 각각 수렴하면 프로세싱을 중단하고, 그렇지 않으면
    Figure 112016065370619-pat00163
    및
    Figure 112016065370619-pat00164
    를 갱신하고, 상기 TX 데이터 캡처 버퍼에 다음 데이터를 캡처하고, 상기 레퍼런스 생성기로, 상기 TX 데이터 캡처 버퍼의 출력으로부터 상기 레퍼런스 신호를 생성하는 것으로 돌아가는 장치.
  9. 제6항에 있어서,
    상기 적응적 조정 모듈은,
    제1 입력, 제2 입력, 제3 입력 및 출력을 포함하는 제1 곱셈기;
    상기 제1 곱셈기의 출력에 연결된 입력과, 출력을 포함하는 적응적 갱신 유닛;
    상기 적응적 갱신 유닛의 출력에 연결된 제1 입력, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 수신하는 제2 입력, 상기 I-믹서의 제2 입력에 연결된 제1 출력 및 출력을 포함하는 제2 곱셈기;
    상기 제2 곱셈기의 출력에 연결된 제1 입력, 제2 입력 및 출력을 포함하는 가산기;
    상기 가산기의 출력에 연결된 입력과, 상기 가산기의 제2 입력에 연결된 출력을 포함하는 누적기; 및
    상기 누적기의 출력에 연결된 입력, 제1 출력 및 제2 출력을 포함하는 라운딩 유닛을 포함하는 장치.
  10. 제6항에 있어서,
    제1 입력, I-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함하는 상기 I-믹서; 및
    상기 I-믹서의 제1 입력에 연결된 제1 입력, Q-믹서 DAC 코드를 수신하는 제2 입력 및 출력을 포함하는 상기 Q-믹서를 더 포함하고,
    상기 직류 제거 유닛은 스톱밴드(stopband)를 갖는 노치 필터(notch filter)를 포함하는 장치.
  11. 제1 LPF(low pass filter)에 의해, I-믹서(in-phase mixer, I-mixer)의 출력을 필터링하고,
    제2 LPF에 의해, Q-믹서(quadrature-phase mixer, Q-mixer)의 출력을 필터링하고,
    제1 ADC(analog-to-digital converter)에 의해, 상기 제1 LPF의 출력을 변환하고,
    제2 ADC에 의해, 상기 제2 LPF의 출력을 변환하고,
    제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer)에 의해, 상기 제1 ADC의 출력으로부터 복수의 데이터 벡터를 버퍼링하고,
    제2 RX 데이터 캡처 버퍼에 의해, 상기 제2 ADC의 출력으로부터 복수의 데이터 벡터를 버퍼링하고,
    직류(direct current, DC) 제거 유닛에 의해, 상기 제1 RX 데이터 캡처 버퍼와 상기 제2 RX 데이터 캡처 버퍼의 출력으로부터 직류를 제거하고,
    전송기(transmitter, TX) 데이터 캡처 버퍼에 의해, 전송기 신호를 버퍼링하고,
    레퍼런스 생성기(reference generator)에 의해, 상기 TX 데이터 캡처 버퍼의 출력으로부터 레퍼런스 신호를 생성하고,
    적응적 조정 모듈(adaptive tuning module)에 의해, 상기 레퍼런스 생성기의 출력, 상기 직류 제거 유닛의 제1 및 제2 출력 및 Q-믹서 DAC(digital-to-analog) 코드 및 I-믹서 DAC 코드 각각에 대해 미리 정해진 스텝 사이즈(step size)로부터 상기 Q-믹서 DAC 코드 및 상기 I-믹서 DAC 코드를 적응적으로 조정하는 것을 포함하는 방법.
  12. 제11항에 있어서,
    상기 적응적 조정 모듈에 의해,
    교차 상관 유닛(cross correlation unit)에 의해, 제1 입력, 제2 입력, 제3 입력을 교차 상관화하고,
    적응적 갱신 유닛(adaptive updating unit)에 의해, 상기 교차 상관 유닛의 출력으로부터 상기 I-믹서 DAC 코드 및 Q-믹서 DAC 코드를 적응적으로 갱신하고,
    곱셈기에 의해, 상기 적응적 갱신 유닛의 출력과, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 곱하고,
    가산기에 의해, 상기 곱셈기의 출력과 누적기의 출력을 가산하고,
    상기 누적기에 의해, 상기 가산기의 출력을 누적하고,
    라운딩 유닛(rounding unit)에 의해, 상기 누적기의 출력을 라운딩하는 것을 더 포함하는 방법.
  13. 제12항에 있어서,
    상기 적응적 갱신 유닛에 의해,
    다음 식들
    Figure 112016065370619-pat00165

    Figure 112016065370619-pat00166

    Figure 112016065370619-pat00167

    Figure 112016065370619-pat00168

    Figure 112016065370619-pat00169

    Figure 112016065370619-pat00170

    을 계산하는 것을 더 포함하고,
    여기서 θ 0 는, 캡처 데이터의 DFT(discrete Fourier transform)의 허수부(imaginary part)의 진폭에 기반한 Q-믹서 DAC(digital-to-analog) 코드, I-믹서 DAC 코드, 및 2차 상호변조(second order intermodulation, IM2) 톤 진폭(tone amplitude)의 플롯(plot)의 밸리 포인트(valley point) 라인의 기울기 정도이고,
    Figure 112016065370619-pat00171
    는 수신된 신호의 실수부(real part)와 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00172
    는 수신된 신호의 허수부와 상기 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00173
    는 미리 정해진 수이고,
    Figure 112016065370619-pat00174
    는 I-믹서 DAC 코드에 대한 누적 결과(accumulation)이고,
    Figure 112016065370619-pat00175
    는 Q-믹서 DAC 코드에 대한 누적 결과이고,
    Figure 112016065370619-pat00176
    는
    Figure 112016065370619-pat00177
    의 라운딩 결과이고,
    Figure 112016065370619-pat00178
    는
    Figure 112016065370619-pat00179
    의 라운딩 결과이고,
    상기 라운딩은 올림 또는 내림이고;
    상기 방법은, 상기 적응적 갱신 유닛에 의해, 만일
    Figure 112016065370619-pat00180
    및
    Figure 112016065370619-pat00181
    가 각각 수렴하면 프로세싱을 중단하고, 그렇지 않으면
    Figure 112016065370619-pat00182
    및
    Figure 112016065370619-pat00183
    를 갱신하고, 상기 TX 데이터 캡처 버퍼에 다음 데이터를 캡처하고, 상기 레퍼런스 생성기로, 상기 TX 데이터 캡처 버퍼의 출력으로부터 상기 레퍼런스 신호를 생성하는 것으로 돌아가는 것을 더 포함하는 방법.
  14. 제11항에 있어서,
    상기 적응적 조정 모듈에 의해,
    제1 곱셈기에 의해, 제1 입력, 제2 입력, 제3 입력을 곱하고,
    적응적 갱신 유닛에 의해, 상기 제1 곱셈기의 출력을 적응적으로 갱신하고,
    제2 곱셈기에 의해, 상기 적응적 갱신 유닛의 출력과, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 곱하고,
    가산기에 의해, 상기 제2 곱셈기의 출력과 누적기의 출력을 가산하고,
    상기 누적기에 의해, 상기 가산기의 출력을 누적하고,
    라운딩 유닛에 의해, 상기 누적기의 출력을 라운딩하는 것을 더 포함하는 방법.
  15. 제11항에 있어서,
    상기 I-믹서에 의해, 수신된 신호와, I-믹서 DAC 코드를 믹싱하고,
    상기 Q-믹서에 의해, 상기 수신된 신호와 Q-믹서 DAC 코드를 믹싱하는 것을 더 포함하고,
    상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈는,
    캡처 데이터의 DFT의 실수부의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 2차 상호변조(IM2) 톤 진폭의 플롯의 밸리 포인트 라인과, 캡처 데이터의 DFT의 허수부의 진폭에 기반한 Q-믹서 DAC 코드, I-믹서 DAC 코드, 및 IM2 톤 진폭의 플롯의 밸리 포인트 라인에 의해 형성된 영역에 따라,
    상기 I-믹서 및 상기 Q-믹서 각각에 대해 동일한 것이거나, 상기 I-믹서 및 상기 Q-믹서 각각 중 적어도 하나와 다른 것인 방법.
  16. 제1 LPF(low pass filter)에 의해, I-믹서(in-phase mixer, I-mixer)의 출력을 필터링하고,
    제2 LPF에 의해, Q-믹서(quadrature-phase mixer, Q-mixer)의 출력을 필터링하고,
    제1 ADC(analog-to-digital converter)에 의해, 상기 제1 LPF의 출력을 변환하고,
    제2 ADC에 의해, 상기 제2 LPF의 출력을 변환하고,
    제1 수신기(receiver, RX) 데이터 캡처 버퍼(data capture buffer)에 의해, 상기 제1 ADC의 출력을 버퍼링하고,
    제2 RX 데이터 캡처 버퍼에 의해, 상기 제2 ADC의 출력을 버퍼링하고,
    적응적 조정 모듈(adaptive tuning module)에 의해, 상기 제1 RX 데이터 캡처 버퍼의 출력, 상기 제2 RX 데이터 캡처 버퍼의 출력, 직류(direct current, DC) 제거 유닛으로부터의 출력 및, I-믹서와 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈(step size)를 적응적으로 조정하고,
    전송기(transmitter, TX) 데이터 캡처 버퍼에 의해, 전송기 신호를 버퍼링하고,
    레퍼런스 생성기(reference generator)에 의해, 레퍼런스 신호를 생성하고,
    상기 직류 제거 유닛에 의해, 상기 레퍼런스 신호로부터 직류를 제거하는 것을 포함하는 방법.
  17. 제16항에 있어서,
    상기 적응적 조정 모듈에 의해,
    교차 상관 유닛(cross correlation unit)에 의해, 제1 입력, 제2 입력, 제3 입력을 교차 상관화하고,
    적응적 갱신 유닛(adaptive updating unit)에 의해, 상기 교차 상관 유닛의 출력을 적응적으로 갱신하고,
    곱셈기에 의해, 상기 적응적 갱신 유닛의 출력과, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 곱하고,
    가산기에 의해, 상기 곱셈기의 출력과 누적기의 출력을 가산하고,
    상기 누적기에 의해, 상기 가산기의 출력을 누적하고,
    라운딩 유닛(rounding unit)에 의해, 상기 누적기의 출력을 라운딩하는 것을 더 포함하는 방법.
  18. 제17항에 있어서,
    상기 적응적 갱신 유닛에 의해,
    다음 식들
    Figure 112016065370619-pat00184

    Figure 112016065370619-pat00185

    Figure 112016065370619-pat00186

    Figure 112016065370619-pat00187

    Figure 112016065370619-pat00188

    Figure 112016065370619-pat00189

    을 계산하는 것을 더 포함하고,
    여기서 θ 0 는, 캡처 데이터의 DFT(discrete Fourier transform)의 허수부(imaginary part)의 진폭에 기반한 Q-믹서 DAC(digital-to-analog) 코드, I-믹서 DAC 코드, 및 2차 상호변조(second order intermodulation, IM2) 톤 진폭(tone amplitude)의 플롯(plot)의 밸리 포인트(valley point) 라인의 기울기 정도이고,
    Figure 112016065370619-pat00190
    는 수신된 신호의 실수부(real part)와 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00191
    는 수신된 신호의 허수부와 상기 레퍼런스 신호 사이의 교차 상관이고,
    Figure 112016065370619-pat00192
    는 미리 정해진 수이고,
    Figure 112016065370619-pat00193
    는 I-믹서 DAC 코드에 대한 누적 결과(accumulation)이고,
    Figure 112016065370619-pat00194
    는 Q-믹서 DAC 코드에 대한 누적 결과이고,
    Figure 112016065370619-pat00195
    는
    Figure 112016065370619-pat00196
    의 라운딩 결과이고,
    Figure 112016065370619-pat00197
    는
    Figure 112016065370619-pat00198
    의 라운딩 결과이고,
    상기 라운딩은 올림 또는 내림이고;
    상기 방법은, 상기 적응적 갱신 유닛에 의해, 만일
    Figure 112016065370619-pat00199
    및
    Figure 112016065370619-pat00200
    가 각각 수렴하면 프로세싱을 중단하고, 그렇지 않으면
    Figure 112016065370619-pat00201
    및
    Figure 112016065370619-pat00202
    를 갱신하고, 상기 TX 데이터 캡처 버퍼에 다음 데이터를 캡처하고, 상기 레퍼런스 생성기로, 상기 TX 데이터 캡처 버퍼의 출력으로부터 상기 레퍼런스 신호를 생성하는 것으로 돌아가는 것을 더 포함하는 방법.
  19. 제16항에 있어서,
    상기 적응적 조정 모듈에 의해,
    제1 곱셈기에 의해, 제1 입력, 제2 입력, 제3 입력을 곱하고,
    적응적 갱신 유닛에 의해, 상기 제1 곱셈기의 출력을 적응적으로 갱신하고,
    제2 곱셈기에 의해, 상기 적응적 갱신 유닛의 출력과, 상기 I-믹서 및 상기 Q-믹서 각각에 대해 미리 정해진 스텝 사이즈를 곱하고,
    가산기에 의해, 상기 제2 곱셈기의 출력과 누적기의 출력을 가산하고,
    상기 누적기에 의해, 상기 가산기의 출력을 누적하고,
    라운딩 유닛에 의해, 상기 누적기의 출력을 라운딩하는 것을 더 포함하는 방법.
  20. 제17항에 있어서,
    상기 I-믹서에 의해, 수신된 샘플과, I-믹서 DAC 코드를 믹싱하고,
    상기 Q-믹서에 의해, 상기 수신된 샘플과 Q-믹서 DAC 코드를 믹싱하고,
    스톱밴드(stopband)를 갖는 노치 필터(notch filter)에 의해, 상기 레퍼런스 신호로부터 직류를 제거하는 것을 더 포함하는 방법.
KR1020160085446A 2016-03-18 2016-07-06 백그라운드 실시간 2차 입력 인터셉트 포인트 보정을 제공하는 장치 및 방법 KR102479982B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662310174P 2016-03-18 2016-03-18
US62/310,174 2016-03-18
US15/156,986 2016-05-17
US15/156,986 US9712198B1 (en) 2016-03-18 2016-05-17 Apparatus and method for providing background real-time second order input intercept point calibration

Publications (2)

Publication Number Publication Date
KR20170108746A KR20170108746A (ko) 2017-09-27
KR102479982B1 true KR102479982B1 (ko) 2022-12-20

Family

ID=59297876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160085446A KR102479982B1 (ko) 2016-03-18 2016-07-06 백그라운드 실시간 2차 입력 인터셉트 포인트 보정을 제공하는 장치 및 방법

Country Status (4)

Country Link
US (1) US9712198B1 (ko)
KR (1) KR102479982B1 (ko)
CN (1) CN107204790B (ko)
TW (1) TWI712272B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038544B2 (en) 2017-08-31 2021-06-15 Apple Inc. Method and apparatus for IIP2 calibration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082045A (ja) * 2005-09-16 2007-03-29 Toa Corp 通信装置、その通信方法、通信プログラム及び通信プログラムを記録したコンピュータ読み取り可能な記録媒体
US20100093298A1 (en) * 2008-10-09 2010-04-15 Freescale Semiconductor, Inc. Adaptive iip2 calibration

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738601B1 (en) * 1999-10-21 2004-05-18 Broadcom Corporation Adaptive radio transceiver with floating MOSFET capacitors
US9065537B2 (en) 2002-09-03 2015-06-23 Broadcom Corporation Method and system for calibrating a multi-mode, multi-standard transmitter and receiver
CN1708967A (zh) * 2002-10-25 2005-12-14 Gct半导体公司 用于调幅抑制和直流偏移消除的无线电接收机和方法
KR100598372B1 (ko) 2004-01-08 2006-07-06 주식회사 팬택 이동통신 단말기의 아이피투 검교정시 상관계수 산출 방법
US7421260B2 (en) * 2004-10-29 2008-09-02 Broadcom Corporation Method and system for a second order input intercept point (IIP2) correction
KR100720643B1 (ko) 2005-10-20 2007-05-21 삼성전자주식회사 2차 혼변조 왜곡 보정 회로
KR100824785B1 (ko) 2006-11-22 2008-04-24 삼성전자주식회사 아이피투 교정기 및 아이피투 교정방법
US7742747B2 (en) * 2007-01-25 2010-06-22 Icera Canada ULC Automatic IIP2 calibration architecture
US7773967B2 (en) 2007-09-06 2010-08-10 Francis J. Smith Multi-mode—multi-band direct conversion receiver with complex I and Q channel interference mitigation processing for cancellation of intermodulation products
US8010074B2 (en) 2008-02-08 2011-08-30 Freescale Semiconductor, Inc. Mixer circuits for second order intercept point calibration
US8073078B2 (en) 2008-02-08 2011-12-06 Freescale Semiconductor, Inc. Split channel receiver with very low second order intermodulation
US8149955B2 (en) * 2008-06-30 2012-04-03 Telefonaktiebolaget L M Ericsson (Publ) Single ended multiband feedback linearized RF amplifier and mixer with DC-offset and IM2 suppression feedback loop
US8718574B2 (en) 2008-11-25 2014-05-06 Qualcomm Incorporated Duty cycle adjustment for a local oscillator signal
ES2406705T3 (es) 2008-12-12 2013-06-07 St-Ericsson Sa Método y sistema de calibración de un punto de interceptación de intermodulación de segundo orden de un transceptor de radio
US8121571B2 (en) 2009-12-18 2012-02-21 Igal Kushnir Method for second intercept point calibration based on opportunistic reception
US9002310B2 (en) * 2010-09-28 2015-04-07 Intel Mobile Communications GmbH IP2 calibration methods and techniques
KR101873754B1 (ko) 2011-11-25 2018-07-04 한국전자통신연구원 고주파 수신기
US8787864B2 (en) * 2012-11-30 2014-07-22 Qualcomm Incorporated Receiver IIP2 analog calibration
KR102046138B1 (ko) 2013-02-08 2019-11-18 삼성전자주식회사 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서
US9197279B2 (en) 2013-03-15 2015-11-24 Blackberry Limited Estimation and reduction of second order distortion in real time
US9444559B2 (en) 2013-06-03 2016-09-13 Futurewei Technologies, Inc. Second order intercept point (IP2) calibration for wireless receivers
US9461756B2 (en) * 2014-03-06 2016-10-04 Samsung Electronics Co., Ltd Calibration apparatus and method of terminal in wireless communication system
US9537520B2 (en) 2014-05-14 2017-01-03 Samsung Electronics Co., Ltd Method and apparatus for calibrating distortion of signals

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082045A (ja) * 2005-09-16 2007-03-29 Toa Corp 通信装置、その通信方法、通信プログラム及び通信プログラムを記録したコンピュータ読み取り可能な記録媒体
US20100093298A1 (en) * 2008-10-09 2010-04-15 Freescale Semiconductor, Inc. Adaptive iip2 calibration

Also Published As

Publication number Publication date
TW201735557A (zh) 2017-10-01
TWI712272B (zh) 2020-12-01
US9712198B1 (en) 2017-07-18
CN107204790A (zh) 2017-09-26
KR20170108746A (ko) 2017-09-27
CN107204790B (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
US9455756B2 (en) Systems and methods for frequency independent analog self-interference cancellation
CN109617560B (zh) 一种iq信号校准补偿方法
US10172143B2 (en) Second order intermodulation cancelation for RF transceivers
EP2326018B1 (en) Radio communication device with reduced antenna correlation and method of controlling said radio communication device
US20150280893A1 (en) Systems and methods for near band interference cancellation
CN103078657B (zh) 使用天线进行无线通信的设备和方法及双向无线通信设备
EP1641132A1 (en) transmitter and transmission method
EP2830227B1 (en) Wideband quadrature error detection and correction
CN103905128A (zh) 具有绝对延迟量和方向估计的信号延迟估计器
WO2015089460A1 (en) Systems and methods for hybrid self-interference cancellation
US9722831B2 (en) Carrier frequency offset processing method and apparatus and receiver
US9385766B2 (en) Digital signal processing device, receiving device, and signal transmitting and receiving system
CN115664623A (zh) 一种基于无源交调校正算法的时延校正方法及系统
KR102479982B1 (ko) 백그라운드 실시간 2차 입력 인터셉트 포인트 보정을 제공하는 장치 및 방법
CN107465447A (zh) 正交线极化信号的数字基带实时自适应匹配接收方法
CN110366825B (zh) 使用逆毛刺注入的毛刺消除
US9813134B1 (en) Base station and antenna calibration method
TWI739663B (zh) 校正傳送器的方法
CN116633456B (zh) 一种宽带射频系统信号的校准方法、装置及电子设备
US10476731B2 (en) Joint noncoherent demodulation and carrier frequency offset correction based on non-linear filtering
CN109565482A (zh) 发射机及数字预失真校准方法
CN113676432B (zh) 一种iq信号校准方法、系统及存储介质
CN118868984A (zh) 一种补偿值的确定方法、装置、芯片及计算机存储介质
CN114520631A (zh) 校正传送器的方法
Lampu Real-time FPGA Implementation of a Digital Self-interference Canceller in an Inband Full-duplex Transceiver

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant