KR102479452B1 - 외부 자장 부재시 스핀-오빗 토크를 이용한 수직 자화 나노모멘트 스위칭 - Google Patents
외부 자장 부재시 스핀-오빗 토크를 이용한 수직 자화 나노모멘트 스위칭 Download PDFInfo
- Publication number
- KR102479452B1 KR102479452B1 KR1020177032086A KR20177032086A KR102479452B1 KR 102479452 B1 KR102479452 B1 KR 102479452B1 KR 1020177032086 A KR1020177032086 A KR 1020177032086A KR 20177032086 A KR20177032086 A KR 20177032086A KR 102479452 B1 KR102479452 B1 KR 102479452B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetization
- heavy metal
- nanomagnet
- metal strip
- charge
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H01L43/00—
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/109—Memory devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
나노마그넷의 자화 상태 스위칭을 위한 기본 요소는, 표면을 가진 중금속 스트립을 포함한다. 강자성 나노마그넷이 상기 표면에 인접하여 배치된다. 상기 강자성 나노마그넷은 제 1 자화 평형 상태 및 제 2 자화 평형 상태를 갖는다. 상기 제 1 자화 평형 상태 또는 상기 제 2 자화 평형 상태는 상기 중금속 스트립을 통한 전하의 흐름에 의해 외부 자기장의 부재시 설정가능하다. 나노마그넷의 자화 상태 스위칭 방법이 또한 기술된다.
Description
관련 출원의 상호 참조
본 출원은 함께 계류중인, 2015년 5월 8일 출원된 미국특허가출원 제62/158,805호(발명의 명칭: "SWITCHING OF PERPENDICULARLY MAGNETIZED NANOMAGNETS WITH SPIN-ORBIT TORQUES IN THE ABSENCE OF EXTERNAL MAGNETIC FIELDS")에 기초한 우선권을 주장한다.
연방 기금 연구 또는 개발에 관한 진술
본 발명은 IARPA(Intelligence Advanced Research Projects Activity)에 의해 보장된 계약 GR526115 및 GR 526116 하에 정부 진원으로 이루어졌다. 정부는 본 발명에 소정의 권리를 가진다.
기술분야
본 출원은 나노마그넷의 자화 스위칭에 관한 것이고, 특히, 나노마그넷의 자화 스위칭을 위한 기본 요소 구조 및 방법에 관한 것이다.
상보형 금속-옥사이드 반도체(CMOS) 기술이 오늘날 메모리 및 로직 시스템에서 널리 보급되어 있다. 그러나, COMS 기술은 고속 작동, 고밀도 집적, 및 에너지 효율성 간의 바람직한 균형을 더 이상 제공하지 못한다.
일 실시형태에 따르면, 나노마그넷의 자화 상태 스위칭을 위한 기본 요소는, 표면을 가진 중금속 스트립을 포함한다. 강자성 나노마그넷이 상기 표면에 인접하여 배치된다. 상기 강자성 나노마그넷은 제 1 자화 평형 상태 및 제 2 자화 평형 상태를 갖는다. 상기 제 1 자화 평형 상태 또는 상기 제 2 자화 평형 상태는 상기 중금속 스트립을 통한 전하의 흐름에 의해 외부 자기장의 부재시 설정가능하다.
다른 실시예에서, 상기 중금속 스트립을 통한 제 1 방향으로 상기 전하의 흐름은 상기 제 1 자화 평형 상태를 야기하고, 상기 중금속 스트립을 통한 제 2 방향으로 상기 전하의 흐름은 상기 제 2 자화 평형 상태를 야기한다.
또 다른 실시예에서, 상기 나노마그넷은 장축 및 단축을 가진 타원형 형상을 포함한다.
또 다른 실시예에서, 장축은 상기 중금속 스트립의 상기 표면에 대략 평행하다.
또 다른 실시예에서, 상기 중금속 스트립을 통한 상기 전하의 흐름 방향은 상기 나노마그넷의 상기 단축으로부터의 각도 ξ를 포함한다.
또 다른 실시예에서, 상기 각도 ξ는 스위칭 에너지를 결정한다.
또 다른 실시예에서, 상기 각도 ξ는 스위칭 속도를 결정한다.
또 다른 실시예에서, 상기 기본 요소는 일 비트의 집적 메모리 소자를 제공한다.
또 다른 실시예에서, 상기 기본 요소는 일 비트의 집적 로직 디바이스를 제공한다.
또 다른 실시예에서, 상기 기본 요소는 일 비트의 집적 파이프라인 마이크로프로세서 디바이스(a bit of an integrated pipelined microprocessor device)를 제공한다.
또 다른 실시예에서, 상기 중금속 스트립은 텅스텐 또는 탄탈륨을 포함한다.
또 다른 실시예에서, 상기 중금속 스트립은 알루미늄(Al) 또는 금(Au)을 포함한다.
또 다른 실시예에서, 상기 중금속 스트립은 비스무스(Bi) 또는 몰리브덴(Mo)을 포함한다.
또 다른 실시예에서, 상기 중금속 스트립은 니오븀(Nb) 또는 팔라듐(Pd)을 포함한다.
또 다른 실시예에서, 상기 중금속 스트립은 백금(Pt)을 포함한다.
또 다른 실시예에서, 상기 중금속 스트립은 구리(Cu) 및 Bi의 합금, 또는, Cu 및 이리듐(Ir)의 합금을 포함한다.
나노마그넷의 자화 상태 스위칭 방법에 있어서,
다른 실시형태에 따르면, 표면을 가진 중금속 스트립과, 상기 표면에 인접하여 배치되는 강자성 나노마그넷을 제공하는 단계 - 상기 강자성 나노마그넷은 제 1 자화 평형 상태 및 제 2 자화 평형 상태를 가짐 - 와, 외부 자기장이 없을 때 상기 나노마그넷의 상기 자화 상태를 상기 제 1 자화 평형 상태로 설정하도록, 또는, 상기 자화 상태를 상기 제 2 자화 평형 상태로 설정하도록, 소정의 전하 방향으로 상기 중금속 스트립을 통해 전하를 흐르게 하는 단계를 포함한다.
또 다른 실시예에서, 상기 전하를 흐르게 하는 단계는 약 50 피코초 미만의 시간 주기 내에 상기 자화 상태를 설정하도록 소정의 전하 방향으로 상기 중금속 스트립을 통해 전하를 흐르게 하는 단계를 포함한다.
또 다른 실시예에서, 상기 전하를 흐르게 하는 단계는, 상기 자화 상태를 설정하도록 소정의 전하 방향으로 상기 중금속 스트립을 통해 전하를 흐르게하는 단계를 포함하고, 상기 자화 상태는 일 비트의 메모리 소자의 설정에 대응한다.
또 다른 실시예에서, 상기 전하를 흐르게 하는 단계는, 상기 자화 상태를 설정하도록 소정의 전하 방향으로 상기 중금속 스트립을 통해 전하를 흐르게하는 단계를 포함하고, 상기 자화 상태는 일 비트의 로직 소자의 설정에 대응한다.
본 출원의 앞서 기재된 실시형태 및 다른 실시형태, 특징, 및 장점은 다음의 설명 및 청구범위로부터 더욱 명백해질 것이다.
발명의 특징은 아래 기술되는 도면과 청구범위를 참조하여 더욱 쉽게 이해될 것이다. 도면은 꼭 배율에 맞는 것이 아니며, 대신에 여기서 기술되는 원리를 설명할 때 강조된다. 도면에서, 유사한 도면부호들은 다양한 도면들에 걸쳐 유사한 부분들을 표시하는데 사용된다.
도 1은 중금속 비자성 나노스트립에 인접한 강자성층을 도시하는 도면이다.
도 2는 및 에 의해 자화 운동의 동역학이 어떻게 캡쳐 될 수 있는지를 나타내는 도면이다.
도 3a는 비자성 중금속을 통해 주입된 충전 전류 J e 가 스핀 전류 J s 를 유도함을 보여주는 도면이다.
도 3b는 면내 이방성 H kx 을 갖는 예시적인 타원형 강자성체를 나타내는 도면이다.
도 3c는 H kx 에 대한 스핀 분극 σ의 충전 전류 방향 및 배향을 나타내는 도면이다.
도 4는 스핀 토크 및 이방성의 영향 하에서 자화의 움직임을 나타내는 도면이다.
도 5는 외부 자기장이 없는 스핀-오빗 토크를 이용한 강자성 층의 자화 스위칭의 궤도를 나타내는 도면이다.
도 1은 중금속 비자성 나노스트립에 인접한 강자성층을 도시하는 도면이다.
도 2는 및 에 의해 자화 운동의 동역학이 어떻게 캡쳐 될 수 있는지를 나타내는 도면이다.
도 3a는 비자성 중금속을 통해 주입된 충전 전류 J e 가 스핀 전류 J s 를 유도함을 보여주는 도면이다.
도 3b는 면내 이방성 H kx 을 갖는 예시적인 타원형 강자성체를 나타내는 도면이다.
도 3c는 H kx 에 대한 스핀 분극 σ의 충전 전류 방향 및 배향을 나타내는 도면이다.
도 4는 스핀 토크 및 이방성의 영향 하에서 자화의 움직임을 나타내는 도면이다.
도 5는 외부 자기장이 없는 스핀-오빗 토크를 이용한 강자성 층의 자화 스위칭의 궤도를 나타내는 도면이다.
스핀-오빗 토크를 이용한 강자성체의 자화 스위칭은 저전력 소모를 요하는 고성능 로직 및 메모리 응용예에 나노마그넷 도입 기회를 제공한다. 평면 대비 수직의 이방성을 가진 나노마그넷은 높은 열 안정성으로 인해 주목할만한 관심을 최근에 모으고 있다. 열 변동에 대한 높은 안정성으로 나노마그넷을 깊이있게 축소할 수 있어서, 초저 전력 소모의 고밀도 로직 및 메모리 시스템이 가능하다. 그러나, 평면 대비 수직 이방성을 가진 나노마그넷의 자화에 의해 나타나는 대칭 에너지 환경 때문에, 평면내 전류 펄스에 의해 유도되는 스핀-오빗 토크는 자화를 스위칭할 수 없다. 따라서 대칭성을 파괴함으로써 스핀-오빗 토크를 돕기 위해 외부 자기장이 필요하다. 나노마그넷의 스위칭에 의해 소산되는 에너지가 작을 수 있으나, 요구되는 자기장을 생성하는데 필요한 에너지는 상보형 금속-옥사이드 반도체(CMOS) 카운터파트에 비해 전체 메모리 또는 로직 기법을 경쟁력없게 만든다. 요구되는 자기장을 생성하기 위해 추가적인 금속이 또한 필요하여, 주어진 영역에 걸쳐 집적될 수 있다. 소자들의 수를 크게 감소시킨다. 따라서, 외부 자기장의 필요성은 고밀도 저전력 메모리 및 로직 시스템 개발의 장애물이다. 더욱이, 고속 스위칭은 자기장을 생성하는 강자성체 및/또는 금속을 통해 보다 높은 에너지가 주입될 것을 요구한다. 요구되는 에너지가 요망되는 스위칭 속도 증가에 따라 크게 증가하기 때문에, 고속 작동은 에너지 효율과 절충된다.
위에서 기술된 문제점들에 대한 한가지 해법은 외부 자기장의 존재없이 평면내 전류 펄스에 의해 유도되는 스핀-오빗 토크를 이용하여 평면 대비 수직의 이방성을 가진 나노마그넷의 자화를 스위칭한다.
이 해법은 외부 자기장의 존재없이 평면내 전류 펄스에 의해 유도되는 스핀-오빗 토크를 이용하여 평면 대비 수직의 이방성을 가진 나노마그넷의 자화를 스위칭하는 기법을 포함한다. 우리는 적절한 진폭 및 지속시간의 평면내 전류 펄스에 의해 유도되는 스핀 오빗 토크가 외부 자기장의 존재없이 자화를 스위칭하기에 얼마나 충분한지를 기술한다. 평면내와 평면 대비 수직의 이방성 사이의 주어진 비율에 대해, 스핀-오빗과 댐핑 토크 간의 균형에 의해 매우 짧은 지속시간의 전류 펄스에 대해 높은 스위칭 확률(결정성 스위칭)이 실현가능하여, 초고속 스위칭을 실현할 수 있다. 더욱이, 기술되는 기법 내 자화 스위칭에 외부 자기장이 요구되지 않기 때문에, 에너지 효율 및 집적 밀도가 크게 개선되어, 초고속 고밀도 메모리 및 저전력 소모 로직 시스템이 가능하다.
도 1은 평면 대비 수직 이방성 H kz 및 평면내 이방성 H kx 을 포함하는 일례의 강자성층이 중금속 나노스트립 상에 배치됨을 도시한다. 예시적인 일 실시예에서, 기본 요소(100)의 제안된 구조에서, 도 1은 강한 스핀-오빗 결합을 가진 중금속 비자성 나노스트립(102)으로 배치되는, 자화 M을 가진 Stoner-Wohlfarth 모노도메인 자성체(101)로 대표되는 강자성층을 도시한다. 도 1에 도시되는 강자성층은 e z 축을 따라 평면 대비 수직 단축 이방성 H kz 와, e x 축을 따라 평면내 단축 이방성 H kx 를 포함한다.
도 2는 좌화 모션의 동역학이 및 .에 의해 어떻게 캡처될 수 있는지를 도시한다. 도 2에 도시되는 바와 같이, M의 모션은 단위 벡터 n m 으로 대표되며, 이는 e z 축과 각도 을 만들고, e z 와 M의 평면은 e x 와 각도 를 만든다.
도 3A는 비자성 중금속을 통해 주입되는 충전 전류 J e 가 스핀 전류 J s 를 유도함을 도시한다. 도 3A에 도시되는 바와 같이, 중금속 나노스트립을 통해 주입되는 충전 전류 J e 는 스핀-오빗 상호작용으로 인해 횡스핀 전류 J s = θSH(σxJ e ) 를 생성하며, J e 는 충전 전류 밀도, σ는 스핀 분극 단위 벡터, 는 재료에 따른 스핀 홀 각도다.
도 3B는 평면내 이방성 H kx 를 가진 예시적인 타원형 강자성체의 도해를 도시한다.
도 3C는 H kx 에 대한 스핀 분극 σ의 배향 및 충전 전류 방향(301)을 도시한다. 도 3C에 도시되는 바와 같이, 충전 전류 J e 의 방향은 e y 축과 ξ의 각도를 이룬다. 스핀 분극 전류는 나노마그넷에 스핀 앵귤러 모멘텀을 전달하여, 자화에 대해 토크를 가한다. 토크 및 이방성 자장의 영향 하에 M의 동역학은 다음와 같이 Landau-Lifshitz-Gilbert (LLG) 방정식을 이용하여 기술된다:
이때 γ는 자이로자기비(gyromagnetic ratio), α는 감쇠율, T ST 는 스핀 토크, H eff 는 강자성층의 자화에 의해 나타나는 유효 자계다. H eff 는 H kx 와 H kz 의 함수다. 스핀 토크는 평면내 및 평면외 토크로 지칭되는 2개의 성분을 가진다: T ST = T IP + T OOP
도 4는 스핀 토크 및 이방성의 영향 하에 자화의 모션을 도시한다. 도 4에 도시되는 바와 같이, 평면내 토크 T IP 는 M과 H eff 에 의해 형성되는 평면 내에 놓이고, 평면외 토크 T OOP 는 M과 H eff 에 의해 형성되는 평면을 벗어나 가리킨다.
도 5는 외부 자기장의 부재시 스핀-오빗 토크를 이용하여 강자성층의 자화 스위칭의 궤도를 도시한다. 도 5에 도시되는 바와 같이, 중금속 비자성 나노스트립을 통해 충전 전류 J e 를 주입함으로써, 생성된 스핀 토크가 나노마그넷의 평면내를 향해 (평형 상태라고도 불리는) 평형 위치로부터 M을 도출한다. t e 초 후 충전 전류 J e 를 오프시킴으로써, 스핀 토크는 0으로 감소하고, M은 x-y 평면에 가깝고, 각도 만큼 e z 축으로부터 떨어진다. 여기서 임계 구역으로 지칭되는 이 구역에서, H eff 는 H kx 에 의해 주로 지배된다. 따라서, M은 H eff 주위로 세차에 의해 자화 곤란축(hard axis)을 통과한다. 자화 곤란축을 통과함으로써, H eff 는 H kz 에 의해 지배된다. 따라서, M은 H eff 주위의 세차운동 및 감쇠에 의해 새로운 평형 상태를 향해 당겨져서, 자화 스위칭을 완료시킨다.
인가되는 전류 펄스의 지속시간 t e 는 평형 상태로부터 임계 구역까지 좌화도 M을 이동시키는 시간만큼 짧다. 자화 스위칭은 서브-50ps 의 지속시간의 전류 펄스를 이용하여 수행될 수 있다. 따라서, 제안된 기법은 스위칭 속도를 크게 개선시키고 및/또는 에너지 소모를 감소시켜서, 상당히 낮은 에너지 소모를 갖는 초고속 스핀-토크 메모리 및 로직 시스템이 가능하다. 더욱이, 외부 자기장을 생성하기 위해 어떤 추가 금속도 필요치 않기 때문에, 집적 밀도가 크게 개선된다.
스위칭 에너지 및 스위칭 속도가 각도 ξ에 의해 결정될 수 있다. 각도 ξ에 의해 설정될 수 있는 스위칭 에너지와 스위칭 속도 사이에 절충이 존재한다.
위에서 사용된 중금속은 예를 들어, 텅스텐(W), 탄탈륨(Ta), 알루미늄(Al), 금(Au), 비스무스(Bi), 몰리브덴(Mo), 니오븀(Nb), 팔라듐(Pd), 또는 백금(Pt)과 같은 높은 원자수를 가진 임의의 적절한 전이 금속을 포함한다. 예를 들어, 구리(Cu) 및 Bi의 합금, 또는 Cu 및 이리듐(Ir) 합금과 같은, 임의의 적절한 금속 합금이 또한 포함된다. 앞서 나열한 임의의 적절한 금속 또는 금속 합금의 중금속 박막을 통해 충전 전류를 주입함으로써, 횡스핀 전류(traverse spin current)가 강한 스핀-오빗 결합으로 인해 생성된다. 앞서 기술된 바와 같이, 생성된 스핀 전류는 나노마그넷의 자화 방향을 스위칭하는데 사용될 수 있다. 생성되는 스핀 전류의 크기는 중금속 박막의 스핀 홀 각도에 정비례한다. 큰 스핀 홀 각도는 중금속의 소정의 고저항률 박막에서 관찰되고 있다. 예를 들어, W의 박막과 같은 소정의 박막 중금속에서 스핀 홀 각도의 크기는 박막의 저항률(두께)에 정비례한다는 것이 실험적으로 그리고 이론적으로 알려져 있다. 예를 들어, 텅스텐 박막 두께를 5.2nm로부터 15nm까지 증가시킴으로써 스핀 홀 각도가 0.33으로부터 0.07 미만으로 떨어짐이 관측되었다.
생성되는 스핀 전류의 크기는 박막 중금속의 스핀 홀 각도에 정비례한다. 큰 스핀 홀 각도는 소정의 고저항률 중금속 박막에서 관찰되고 있다. 박막 중금속에서 측정되는(연산되는) 스핀 홀 각도의 크기는 박막의 저항률(두께)에 정비례한다는 것이 실험적으로 그리고 이론적으로 알려져 있다. 예를 들어, 텅스텐 박막 두께를 5.2nm로부터 15nm까지 증가시킴으로써 스핀 홀 각도가 0.33으로부터 0.07 미만으로 떨어짐이 관측되었다.
요컨데, 도 1의 예시적 실시예와 관련하여, 나노마그넷(101)의 자화 상태를 스위칭하기 위한 기본 요소(100)는 표면(103)을 가진 중금속 스트립(102)을 포함한다. 강자성 나노마그넷(101)은 중금속 스트립(102)의 표면(103)에 인접하여 배치된다. 강자성 나노마그넷(101)은 제 1 자화 평형 상태(501) 및 제 2 자화 평형 상태(502)(일부 실시예에서 상향 평형 상태 및 하향평형 상태로 지칭됨)로 나타난다. 제 1 자화 평형 상태(501) 또는 제 2 자화 평형 상태(502)는 중금속 스트립을 통해 충전 전류 방향(301)을 가진 전하 흐름에 의해 설정가능하다. 강자성 나노마그넷은 또한 기본 요소를 통합하는 통합 디바이스 내 자기층의 특징일 수 있다.
일부 실시예에서, 앞서 기술된 바와 같이 중금속 스트립 내 전하 흐름(전류)을 야기함으로써, 나노마그넷의 자화는 전하 흐름 방향을 역전시킴으로써와 같이, 제 1 평형 상태와 제 2 평형 상태 사이에서 스위칭될 수 있다. 일부 고려되는 응용예에서, 예를 들어, 구조물이 메모리 또는 로직 시스템의 기본 요소인 경우에, 제 1 평형 상태에 불린 "0" 또는 "1"에 할당될 수 있고, 제 2 평형 상태에 제 1 평형 상태와는 상이한, 다른 불린 수가 할당될 수 있다. 고려되는 이러한 응용예에서, 앞서 기술된 바와 같이 자화를 변경하는 방법은 "기록" 작동과 유사하다.
또한, 이러한 고려되는 응용예에서, 기본 요소의 자화 상태 판독 방법이, 예를 들어, 나노마그넷 위에 절연층을, 그리고 절연층 위에 고정 자화를 가진 다른 자성층을 더함으로써, 알려져 있다. 나노마그넷이 고정 자화 자성층의 자화에 대략 평행한 자화 평형 상태로 스위칭될 때, 스위칭가능한 자화를 가진 자성층과 고정 자화를 가진 자성층 사이에 낮은 전기 저항이 존재할 것이다. 역으로, 나노마그넷이 고정 자화 자성층의 자화에 대략 반-평행인 자화 평형 상태로 스위칭될 때, 스위칭가능한 자성층과 고정 자화를 가진 자성층 사이에 높은 전기 저항이 존재할 것이다. 따라서, 일부 실시예에서, 기본 요소의 자화 상태(가령, 단일 "비트")를 결정하기 위한 "판독" 작동이, 저저항 또는 고저항을 감지함으로써 수행될 수 있다.
위에서 기술된 기본 요소는 예를 들어 메모리 소자 또는 로직 소자와 같은 집적 소자의 일 비트로 사용될 수 있다. 이러한 응용예에서, 당 분야에 알려진 집적 기술을 이용하여 복수의 이러한 기본 요소들을 형성 및 상호연결할 수 있다. 집적 자성층의 나노마그넷들을 가진 수십억개의 이러한 기본 요소들이 단일 집적 소자 내에 통합될 수 있다. 기본 요소들 간의 내부적 통합 전기 연결은 당 분야에 알려진 집적 회로 상호연결 기술을 이용하여 이루어질 수 있다.
앞서 개시된 그리고 그외 다른 특징 및 기능들의 변형에 또는 그 대안들이 많은 다른 상이한 시스템 또는 응용예에 조합될 수 있다. 현재 예상되지 않는 또는 기대치않은 다양한 대안, 변형, 변화, 또는 그 개선점들 당 업자에 의해 뒤에 실현될 수 있고, 이는 다음 청구범위에 의해 본 발명에 포함된다.
Claims (21)
- 나노마그넷의 자화 상태 스위칭을 위한 기본 요소에 있어서,
표면을 가진 중금속 스트립과,
상기 표면에 인접하여 배치되는 강자성 나노마그넷 - 상기 강자성 나노마그넷은 장축 및 단축을 갖는 형태를 포함하며, 상기 강자성 나노마그넷은 평면 수직 이방성(perpendicular-to-the-plane anisotropy) Hkz 및 평면내 이방성(in-plane anisotropy) Hkx 모두를 갖고, 상기 강자성 나노마그넷은 제1 자화 평형 상태 및 제2 자화 평형 상태를 가지며, 상기 제1 자화 평형 상태 또는 상기 제2 자화 평형 상태는 상기 중금속 스트립을 통한 전기 전하의 흐름에 의해 외부 자기장의 부재시 설정가능함 - 을 포함하며,
상기 중금속 스트립을 통한 상기 전하의 흐름 방향은 상기 나노마그넷의 상기 단축으로부터의 각도 ξ를 포함하는, 기본 요소. - 제 1 항에 있어서,
상기 중금속 스트립을 통한 제 1 방향으로 상기 전하의 흐름은 상기 제 1 자화 평형 상태를 야기하고, 상기 중금속 스트립을 통한 제 2 방향으로 상기 전하의 흐름은 상기 제 2 자화 평형 상태를 야기하는
기본 요소. - 제 1 항에 있어서,
상기 나노마그넷은 장축 및 단축을 가진 타원형 형상을 포함하는
기본 요소. - 제 3 항에 있어서,
상기 장축은 상기 중금속 스트립의 상기 표면에 평행한
기본 요소. - 제1항에 있어서,
상기 각도 ξ는 스위칭 에너지를 결정하는
기본 요소. - 제 1 항에 있어서,
상기 각도 ξ는 스위칭 속도를 결정하는
기본 요소. - 제 1 항에 있어서,
상기 기본 요소는 일 비트의 집적 메모리 소자를 제공하는
기본 요소. - 제 1 항에 있어서,
상기 기본 요소는 일 비트의 집적 로직 디바이스를 제공하는
기본 요소. - 제 1 항에 있어서,
상기 기본 요소는 일 비트의 집적 파이프라인 마이크로프로세서 디바이스를 제공하는
기본 요소. - 제 1 항에 있어서,
상기 중금속 스트립은 텅스텐 또는 탄탈륨을 포함하는
기본 요소. - 제 1 항에 있어서,
상기 중금속 스트립은 알루미늄(Al) 또는 금(Au)을 포함하는
기본 요소. - 제 1 항에 있어서,
상기 중금속 스트립은 비스무스(Bi) 또는 몰리브덴(Mo)을 포함하는
기본 요소. - 제 1 항에 있어서,
상기 중금속 스트립은 니오븀(Nb) 또는 팔라듐(Pd)을 포함하는
기본 요소. - 제 1 항에 있어서,
상기 중금속 스트립은 백금(Pt)을 포함하는
기본 요소. - 제 1 항에 있어서,
상기 중금속 스트립은 구리(Cu) 및 Bi의 합금, 또는, Cu 및 이리듐(Ir)의 합금을 포함하는
기본 요소. - 나노마그넷의 자화 상태 스위칭 방법에 있어서,
표면을 가진 중금속 스트립과, 상기 표면에 인접하여 배치되는 강자성 나노마그넷을 제공하는 단계 - 상기 강자성 나노마그넷은 장축 및 단축을 갖는 형태를 포함하며, 상기 강자성 나노마그넷은 평면 수직 이방성 Hkz 및 평면내 이방성 Hkx 모두를 갖고, 상기 강자성 나노마그넷은 제 1 자화 평형 상태 및 제 2 자화 평형 상태를 가지며, 상기 중금속 스트립을 통한 전하의 흐름 방향은 상기 나노마그넷의 상기 단축으로부터의 각도 ξ를 포함함 - 와,
외부 자기장이 없을 때 상기 나노마그넷의 상기 자화 상태를 상기 제 1 자화 평형 상태로 설정하도록, 또는, 상기 자화 상태를 상기 제 2 자화 평형 상태로 설정하도록, 소정의 전하 방향으로 상기 중금속 스트립을 통해 상기 전하를 흐르게 하는 단계를 포함하는
자화 상태 스위칭 방법. - 제 16 항에 있어서,
상기 전하를 흐르게 하는 단계는 50 피코초 미만의 시간 주기 내에 상기 자화 상태를 설정하도록 소정의 전하 방향으로 상기 중금속 스트립을 통해 전하를 흐르게 하는 단계를 포함하는
자화 상태 스위칭 방법. - 제 16 항에 있어서,
상기 전하를 흐르게 하는 단계는, 상기 자화 상태를 설정하도록 소정의 전하 방향으로 상기 중금속 스트립을 통해 전하를 흐르게하는 단계를 포함하고, 상기 자화 상태는 일 비트의 메모리 소자의 설정에 대응하는
자화 상태 스위칭 방법. - 제 16 항에 있어서,
상기 전하를 흐르게 하는 단계는, 상기 자화 상태를 설정하도록 소정의 전하 방향으로 상기 중금속 스트립을 통해 전하를 흐르게하는 단계를 포함하고, 상기 자화 상태는 일 비트의 로직 소자의 설정에 대응하는
자화 상태 스위칭 방법. - 외부 자기장의 부재 시 스핀-오빗 토크를 이용해 강자성 층의 수직 자화 스위칭의 궤적을 제어하는 방법으로서,
나노마그넷을 포함하는 강자성 층에 인접하게 배치된 중금속 나노마그넷 나노스트립을 통해 전하 전류 Je를 주입하여 평형 상태를 벗어나도록 자화 M를 상기 나노마그넷의 평면내로 구동시키는 스핀 토크를 생성하는 단계,
te초 후 상기 전하 전류 Je를 끔으로써, 스핀 토크가 0으로 감소되는 단계 - 임계 존에서 M이 x-y 평면에 가깝고 ez 축으로부터 각 ξ만큼 벗어나며, 강자성 층의 자화가 겪는 유효 자계 Heff에 평면내 이방성 Hkx가 실질적으로 우세하며, M은 상기 Heff 중심의 세차 운동에 의해 자화 곤란축(hard axis)을 통과함 - , 및
자화 곤란축을 통과하는 단계 - Heff에 평면 수직 이방성 Hkz이 우세하고, Heff 중심의 세차 운동 및 댐핑에 의해 M이 새로운 평형 상태로 당겨져서, 자화 스위칭을 완료함 - 를 포함하는, 수직 자화 스위칭의 궤적을 제어하는 방법. - 제20항에 있어서, te초 후 전하 전류 je를 끄는 단계는 50피코초 미만의 시간 주기 후 전하 전류 je를 끄는 단계를 포함하는, 수직 자화 스위칭의 궤적을 제어하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562158805P | 2015-05-08 | 2015-05-08 | |
US62/158,805 | 2015-05-08 | ||
PCT/US2016/028045 WO2016190984A2 (en) | 2015-05-08 | 2016-04-18 | Switching of perpendicularly magnetized nanomagnets with spin-orbit torques in the absence of external magnetic fields |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180004138A KR20180004138A (ko) | 2018-01-10 |
KR102479452B1 true KR102479452B1 (ko) | 2022-12-20 |
Family
ID=57200071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020177032086A KR102479452B1 (ko) | 2015-05-08 | 2016-04-18 | 외부 자장 부재시 스핀-오빗 토크를 이용한 수직 자화 나노모멘트 스위칭 |
Country Status (5)
Country | Link |
---|---|
US (4) | US10510474B2 (ko) |
JP (1) | JP6777364B2 (ko) |
KR (1) | KR102479452B1 (ko) |
CN (1) | CN107580729B (ko) |
WO (1) | WO2016190984A2 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10763425B1 (en) * | 2019-05-30 | 2020-09-01 | Honeywell International Inc. | Magnetic tunnel junction based programmable memory cell |
US11968842B2 (en) | 2020-08-11 | 2024-04-23 | National University Of Singapore | Spin-orbit torque device, method for fabricating a spin-orbit torque device and method for switching a switchable magnetization of a spin-orbit torque device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140169088A1 (en) | 2011-08-18 | 2014-06-19 | Cornell University | Spin hall effect magnetic apparatus, method and applications |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7510883B2 (en) | 2005-09-30 | 2009-03-31 | Everspin Technologies, Inc. | Magnetic tunnel junction temperature sensors and methods |
JP2011175987A (ja) * | 2008-05-09 | 2011-09-08 | Fuji Electric Co Ltd | スピンバルブ素子および記憶装置 |
US9171601B2 (en) | 2009-07-08 | 2015-10-27 | Alexander Mikhailovich Shukh | Scalable magnetic memory cell with reduced write current |
JP4929369B2 (ja) * | 2010-03-23 | 2012-05-09 | 株式会社東芝 | スピン波素子 |
US9300301B2 (en) * | 2010-10-05 | 2016-03-29 | Carnegie Mellon University | Nonvolatile magnetic logic device |
EP2466586B1 (en) * | 2010-12-16 | 2016-03-02 | Crocus Technology | Multibit magnetic random access memory cell with improved read margin |
US9230626B2 (en) * | 2012-08-06 | 2016-01-05 | Cornell University | Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications |
US9076537B2 (en) * | 2012-08-26 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction |
US9460397B2 (en) | 2013-10-04 | 2016-10-04 | Samsung Electronics Co., Ltd. | Quantum computing device spin transfer torque magnetic memory |
US9384812B2 (en) * | 2014-01-28 | 2016-07-05 | Qualcomm Incorporated | Three-phase GSHE-MTJ non-volatile flip-flop |
-
2016
- 2016-04-18 WO PCT/US2016/028045 patent/WO2016190984A2/en active Application Filing
- 2016-04-18 US US15/572,017 patent/US10510474B2/en active Active
- 2016-04-18 KR KR1020177032086A patent/KR102479452B1/ko active IP Right Grant
- 2016-04-18 JP JP2018510305A patent/JP6777364B2/ja active Active
- 2016-04-18 CN CN201680026484.4A patent/CN107580729B/zh active Active
-
2019
- 2019-12-11 US US16/710,531 patent/US11004588B2/en active Active
-
2021
- 2021-04-15 US US17/231,277 patent/US11626229B2/en active Active
-
2023
- 2023-03-20 US US18/123,418 patent/US20240047115A1/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140169088A1 (en) | 2011-08-18 | 2014-06-19 | Cornell University | Spin hall effect magnetic apparatus, method and applications |
Also Published As
Publication number | Publication date |
---|---|
US20200118725A1 (en) | 2020-04-16 |
US20240047115A1 (en) | 2024-02-08 |
JP6777364B2 (ja) | 2020-10-28 |
JP2018519675A (ja) | 2018-07-19 |
US11004588B2 (en) | 2021-05-11 |
CN107580729A (zh) | 2018-01-12 |
US20180350498A1 (en) | 2018-12-06 |
WO2016190984A3 (en) | 2017-03-09 |
US10510474B2 (en) | 2019-12-17 |
KR20180004138A (ko) | 2018-01-10 |
US20210319939A1 (en) | 2021-10-14 |
CN107580729B (zh) | 2020-08-28 |
WO2016190984A2 (en) | 2016-12-01 |
US11626229B2 (en) | 2023-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6778866B2 (ja) | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 | |
US9379712B2 (en) | High speed precessionally switched magnetic logic | |
US10460786B2 (en) | Systems and methods for reducing write error rate in magnetoelectric random access memory through pulse sharpening and reverse pulse schemes | |
US10340901B2 (en) | Random number generator, random number generation device, neuromorphic computer, and quantum computer | |
US20240047115A1 (en) | Switching of perpendicularly magnetized nanomagnets with spin-orbit torques in the absence of external magnetic fields | |
EP3053197B1 (en) | Spintronic logic element | |
TWI274345B (en) | Memory | |
US10553299B2 (en) | Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element | |
US20160240771A1 (en) | Systems and Methods for Implementing Robust Magnetoelectric Junctions | |
KR20220029381A (ko) | 쌍극자 결합 스핀 궤도 토크 구조 | |
KR20180061555A (ko) | 자기 메모리 소자 및 자기 메모리 소자의 쓰기 방법 | |
US11594357B2 (en) | Switching of perpendicularly magnetized nanomagnets with spin-orbit torques in the absence of external magnetic fields | |
JPWO2019155957A1 (ja) | 磁気抵抗効果素子、回路装置及び回路ユニット | |
TWI628788B (zh) | Spin control mechanism and spin device | |
JP6724646B2 (ja) | 磁気抵抗効果素子、熱履歴センサおよびスピングラス利用型磁気メモリ | |
JPWO2020090719A1 (ja) | スピントルク発生素子、その製造方法、及び、磁化制御装置 | |
Pingale et al. | Utilization of Spintronics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |