KR102468860B1 - Thin film transistor and display device having thereof - Google Patents

Thin film transistor and display device having thereof Download PDF

Info

Publication number
KR102468860B1
KR102468860B1 KR1020150191537A KR20150191537A KR102468860B1 KR 102468860 B1 KR102468860 B1 KR 102468860B1 KR 1020150191537 A KR1020150191537 A KR 1020150191537A KR 20150191537 A KR20150191537 A KR 20150191537A KR 102468860 B1 KR102468860 B1 KR 102468860B1
Authority
KR
South Korea
Prior art keywords
layer
thickness
light
disposed
substrate
Prior art date
Application number
KR1020150191537A
Other languages
Korean (ko)
Other versions
KR20170080228A (en
Inventor
김진필
최동욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191537A priority Critical patent/KR102468860B1/en
Publication of KR20170080228A publication Critical patent/KR20170080228A/en
Application granted granted Critical
Publication of KR102468860B1 publication Critical patent/KR102468860B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • H01L27/3225
    • H01L27/3248
    • H01L27/3258
    • H01L27/3262

Abstract

본 발명의 박막트랜지스터에서는 반도체층 하부에 저파장대의 광은 차단하고 고파장대의 광은 투과하는 투과율조절층을 구비함으로써 반도체층의 광전효과에 의한 누설전류를 방지하고 표시장치의 개구율을 향상시키는데, 투과율조절층은 투명도전층, SiNx층 및 SiO2층으로 구성되는데, 투명도전층은 ITO(Indium Tin Oixde), IZO(Indium Zinc Oixde), IGZO(Indium Gallium Zinc Oxide)로 구성된 일군으로부터 선택된 적어도 하나의 물질로 구성될 수 있으며, 이때 투명도전층의 두께는 160-780Å, SiNx층의 두께는 160-600Å, SiO2층의 두께는 800-1200Å이다.In the thin film transistor of the present invention, leakage current due to the photoelectric effect of the semiconductor layer is prevented and the aperture ratio of the display device is improved by providing a transmittance adjusting layer at the bottom of the semiconductor layer to block low-wavelength light and transmit high-wavelength light. The transmittance control layer is composed of a transparent conductive layer, a SiNx layer, and a SiO 2 layer. The transparent conductive layer is at least one material selected from the group consisting of ITO (Indium Tin Oixde), IZO (Indium Zinc Oixde), and IGZO (Indium Gallium Zinc Oxide). In this case, the thickness of the transparent conductive layer is 160-780 Å, the thickness of the SiNx layer is 160-600 Å, and the thickness of the SiO 2 layer is 800-1200 Å.

Description

박막트랜지스터 및 이를 구비한 표시장치{THIN FILM TRANSISTOR AND DISPLAY DEVICE HAVING THEREOF}Thin film transistor and display device having the same {THIN FILM TRANSISTOR AND DISPLAY DEVICE HAVING THEREOF}

본 발명은 박막트랜지스터에 관한 것으로, 특히 반도체층에 광이 조사되는 것을 방지하기 위한 차광층을 투명한 물질로 형성함으로써 개구율을 향상시킬 수 있는 박막트랜지스터 및 이를 구비한 표시장치에 관한 것이다.The present invention relates to a thin film transistor, and more particularly, to a thin film transistor capable of improving an aperture ratio by forming a light blocking layer of a transparent material to prevent light from being irradiated onto a semiconductor layer, and a display device having the same.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 이러한 평판표시장치로는 액정표시장치, 유기전계발광 표시장치, 전기영동 표시장치가 있으며, 현재 이들 표시장치가 다양한 분야에 적용되고 있다.Recently, interest in information display has increased and the demand for using portable information media has increased. Research and commercialization are being focused on. Such a flat panel display includes a liquid crystal display, an organic light emitting display, and an electrophoretic display, and these display devices are currently being applied to various fields.

상기 평판표시장치는 매트릭스형상으로 배열된 복수의 화소를 구동함으로써 화상을 구현하는데, 각각의 화소에는 스위칭소자인 박막트랜지스터가 구동되어 외부의 신호가 인가됨에 따라 구동함으로써 화상을 표시하게 된다.The flat panel display implements an image by driving a plurality of pixels arranged in a matrix shape. Each pixel displays an image by driving a thin film transistor, which is a switching element, in response to an external signal being applied.

도 1은 종래 박막트랜지스터의 구조를 나타내는 단면도이다.1 is a cross-sectional view showing the structure of a conventional thin film transistor.

도 1에 도시된 바와 같이, 종래 박막트랜지스터는 기판(10) 위에 배치된 차광층(16)과, 상기 차광층(16)이 형성된 기판(10) 전체에 걸쳐 형성된 버퍼층(21)과, 상기 버퍼층(21) 위에 배치된 반도체층(12)과, 상기 반도체층(12)이 형성된 기판(10) 전체에 걸쳐 적층된 절연층(22)과, 상기 절연층(22) 위에 배치된 게이트전극(11)과, 상기 제2버퍼층(21) 위에 배치되어 게이트전극(11)을 덮는 게이트절연층(23)과, 제2버퍼층(22) 및 게이트절연층(23) 위에 배치되어 제2버퍼층(22) 및 게이트절연층(23)에 형성된 컨택홀(26)을 통해 반도체층(12)과 오믹컨택하는 소스전극(14) 및 드레인전극(15)으로 구성된다.As shown in FIG. 1, a conventional thin film transistor includes a light blocking layer 16 disposed on a substrate 10, a buffer layer 21 formed over the entire substrate 10 on which the light blocking layer 16 is formed, and the buffer layer. (21) a semiconductor layer 12 disposed on, an insulating layer 22 stacked over the entire substrate 10 on which the semiconductor layer 12 is formed, and a gate electrode 11 disposed on the insulating layer 22 ), a gate insulating layer 23 disposed on the second buffer layer 21 and covering the gate electrode 11, and a second buffer layer 22 disposed on the second buffer layer 22 and the gate insulating layer 23 and a source electrode 14 and a drain electrode 15 making ohmic contact with the semiconductor layer 12 through the contact hole 26 formed in the gate insulating layer 23 .

상기 소스전극(14) 및 드레인전극(15)이 형성된 기판(10) 위에는 보호층(24)이 적층되고, 상기 보호층(24) 위에 전극(예를 들면, 화소전극)이 배치되어 보호층(24)에 형성된 컨택홀(27)을 통해 상기 전극(30)이 박막트랜지스터의 드레인전극(15)과 전기적으로 접속된다.A protective layer 24 is stacked on the substrate 10 on which the source electrode 14 and the drain electrode 15 are formed, and an electrode (eg, a pixel electrode) is disposed on the protective layer 24 to form a protective layer ( The electrode 30 is electrically connected to the drain electrode 15 of the thin film transistor through the contact hole 27 formed in 24).

상기와 같은 구조의 박막트랜지스터에서 게이트라인과 같은 배선을 통해 외부로부터 주사신호가 게이트전극(11)으로 인가되면, 반도체층(12)이 활성화(activate)되어 반도체층(12)에 신호의 통로인 채널이 형성된다. 이 상태에서 데이터라인과 같은 배선을 통해 소스전극(14)에 신호가 인가되면, 상기 반도체층(12)에 형성된 채널을 통해 화상신호가 드레인전극(15)으로 전달되며, 전달된 화상신호는 표시장치의 전극(30)으로 인가되어 화상이 구현된다.When a scan signal is applied to the gate electrode 11 from the outside through a wiring such as a gate line in the thin film transistor having the above structure, the semiconductor layer 12 is activated, which is a signal passage to the semiconductor layer 12. A channel is formed. In this state, when a signal is applied to the source electrode 14 through a wiring such as a data line, an image signal is transferred to the drain electrode 15 through a channel formed in the semiconductor layer 12, and the transmitted image signal is displayed. It is applied to the electrode 30 of the device and an image is implemented.

그러나, 상기와 같은 구조의 박막트랜지스터에는 다음과 같은 문제가 발생한다.However, the thin film transistor having the above structure has the following problems.

상기와 같은 구조의 박막트랜지스터를 표시장치에 적용했을 때, 박막트랜지스터의 반도체층이 결정질실리콘으로 구성되는 경우, 백라이트와 같은 외부광원으로부터 반도체층(12)으로 광이 입사되면, 광전효과에 의해 반도체층(12)에서는 전자가 튀어나와 반도체층(12) 내부에서 이동하게 되며, 이러한 전자의 이동은 박막트랜지스터에 누설전류가 발생하게 된다. 이러한 누설전류는 박막트랜지스터의 전기적특성을 저하시키는 중요한 원인이 되므로, 반도체층(12)으로 입사되는 광을 차단하기 위해 반도체층(12)의 하부에는 차광층(16)이 배치된다.When the thin film transistor having the above structure is applied to a display device, when the semiconductor layer of the thin film transistor is made of crystalline silicon, when light is incident on the semiconductor layer 12 from an external light source such as a backlight, a photoelectric effect occurs in the semiconductor layer. In the layer 12, electrons protrude and move inside the semiconductor layer 12, and the movement of these electrons causes leakage current in the thin film transistor. Since this leakage current is an important factor in degrading the electrical characteristics of the thin film transistor, a light blocking layer 16 is disposed below the semiconductor layer 12 to block light incident on the semiconductor layer 12 .

상기 차광층(16)은 Cr계 금속으로 형성되는 불투명한 금속층으로서, 백라이트와 같은 외부광원으로부터 반도체층(12)으로 입사되는 광을 효율적으로 차단함으로써 누설전류의 발생을 방지한다.The light blocking layer 16 is an opaque metal layer formed of a Cr-based metal, and prevents leakage current by effectively blocking light incident on the semiconductor layer 12 from an external light source such as a backlight.

그런데, 반도체층(12)으로 입사되는 광을 완전하게 차단하기 위해서는 상기 차광층(16)의 면적이 반도체층(12)의 면적보다 커서 상기 차광층(16)은 반도체층(12)을 완전히 덮고 있어야만 한다. 따라서, 불투명한 차광층(16)이 반도체층(12)의 하부 영역으로부터 화상이 구현되는 화소 내부로 연장되는데, 이러한 차광층(16)에 의해 화소내를 투과하는 광의 투과영역이 감소하게 되어 표시장치의 개구율이 저하된다.However, in order to completely block light incident on the semiconductor layer 12, the area of the light blocking layer 16 is larger than the area of the semiconductor layer 12, so that the light blocking layer 16 completely covers the semiconductor layer 12. There must be. Therefore, an opaque light blocking layer 16 extends from the lower region of the semiconductor layer 12 to the inside of a pixel where an image is displayed. The aperture ratio of the device is lowered.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 반도체층의 하부에 저파장대의 광은 차단하고 고파장대의 광은 투과하여 반도체층에 누설전류를 발생시키지 않으면서 투명하게 개구율은 향상시킬 수 있는 박막트랜지스터 및 이를 구비한 표시장치를 제공하는 것을 목적으로 한다.The present invention has been made in view of the above, a thin film capable of improving the aperture ratio transparently without generating leakage current in the semiconductor layer by blocking light of the low wavelength band and transmitting light of the high wavelength band to the lower portion of the semiconductor layer. It is an object of the present invention to provide a transistor and a display device having the same.

본 발명은 상기한 목적을 달성하기 위한 것으로, 반도체층 하부에 저파장대의 광은 차단하고 고파장대의 광은 투과하는 투과율조절층을 구비함으로써 반도체층의 광전효과에 의한 누설전류를 방지하고 표시장치의 개구율을 향상시킬 수 있게 되다.The present invention is to achieve the above object, by providing a transmittance control layer that blocks low-wavelength light and transmits high-wavelength light at the bottom of the semiconductor layer, thereby preventing leakage current due to the photoelectric effect of the semiconductor layer and display device It is possible to improve the aperture ratio of

상기 투과율조절층은 투명도전층, SiNx층 및 SiO2층으로 구성되는데, 투명도전층은 ITO(Indium Tin Oixde), IZO(Indium Zinc Oixde), IGZO(Indium Gallium Zinc Oxide)로 구성된 일군으로부터 선택된 적어도 하나의 물질로 구성될 수 있다.The transmittance control layer is composed of a transparent conductive layer, a SiNx layer, and a SiO 2 layer. The transparent conductive layer is at least one selected from the group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), and indium gallium zinc oxide (IGZO). may be made of matter.

투명도전층의 두께는 160-780Å, SiNx층의 두께는 160-600Å, SiO2층의 두께는 800-1200Å, 바람직하게는 투명도전층의 두께는 200-650Å, SiNx층의 두께는 200-500Å, SiO2층의 두께는 1000Å일 수 있다. 반도체층은 결정질 반도체층이다.The thickness of the transparent conductive layer is 160-780 Å, the thickness of the SiNx layer is 160-600 Å, the thickness of the SiO 2 layer is 800-1200 Å, preferably the thickness of the transparent conductive layer is 200-650 Å, the thickness of the SiNx layer is 200-500 Å, SiO The thickness of the second layer may be 1000 Å. The semiconductor layer is a crystalline semiconductor layer.

본 발명에 따른 박막트랜지스터는 다양한 표시장치에 적용 가능한데, 액정표시장치에 적용되는 경우, 액정표시장치는 복수의 화소를 포함하는 제1기판 및 제2기판과, 상기 제1기판의 각 화소에 형성되며, 상기 제1기판에 배치되어 저파장대의 광은 차단하고 고파장대의 광은 투과하는 투과율조절층, 상기 투과율조절층 위에 배치된 반도체층, 상기 반도체층 위에 배치되는 절연층, 상기 절연층 위에 배치된 게이트전극, 상기 게이트전극 상부에 배치된 게이트절연층, 상기 반도체층 위에 배치된 소스전극 및 드레인전극을 포함하는 박막트랜지스터, 상기 화소에 배치된 공통전극 및 화소전극과, 제2기판에 형성된 블랙매트릭스 및 컬러필터층과, 상기 제1기판 및 제2기판 사이에 배치된 액정층으로 구성된다.The thin film transistor according to the present invention can be applied to various display devices. When applied to a liquid crystal display device, the liquid crystal display device is formed on a first substrate and a second substrate including a plurality of pixels and each pixel of the first substrate. a transmittance control layer disposed on the first substrate to block low-wavelength light and transmit high-wavelength light, a semiconductor layer disposed on the transmittance control layer, an insulating layer disposed on the semiconductor layer, and an insulating layer disposed on the insulating layer. A thin film transistor including an disposed gate electrode, a gate insulating layer disposed on the gate electrode, a source electrode and a drain electrode disposed on the semiconductor layer, a common electrode and a pixel electrode disposed on the pixel, and formed on the second substrate It consists of a black matrix and color filter layer, and a liquid crystal layer disposed between the first and second substrates.

또한, 유기전계발광 표시장치에 적용되는 경우, 상기 유기전계발광 표시장치는 복수의 화소를 포함하는 기판과, 상기 기판의 각 화소에 형성되며, 상기 기판에 배치되어 저파장대의 광은 차단하고 고파장대의 광은 투과하는 투과율조절층, 상기 투과율조절층 위에 배치된 반도체층, 상기 반도체층 위에 배치되는 제1절연층, 상기 절연층 위에 배치된 게이트전극, 상기 게이트전극 상부에 배치된 게이트절연층, 상기 반도체층 위에 배치된 소스전극 및 드레인전극을 포함하는 박막트랜지스터와, 상기 박막트랜지스터가 형성된 기판 위에 배치된 제2절연층과, 상기 절연층 위의 각 화소에 화소전극과, 화소전극 위에 형성되어 광을 발광하는 유기발광부와, 상기 유기발광부 위에 형성된 공통전극으로 구성된다.In addition, when applied to an organic light emitting display device, the organic light emitting display device is formed on a substrate including a plurality of pixels and each pixel of the substrate, and is disposed on the substrate to block low wavelength light and high A transmittance control layer through which light in the wavelength range is transmitted, a semiconductor layer disposed on the transmittance control layer, a first insulating layer disposed on the semiconductor layer, a gate electrode disposed on the insulating layer, and a gate insulating layer disposed on the gate electrode. , a thin film transistor including a source electrode and a drain electrode disposed on the semiconductor layer, a second insulating layer disposed on the substrate on which the thin film transistor is formed, a pixel electrode in each pixel on the insulating layer, and formed on the pixel electrode It is composed of an organic light emitting unit that emits light and a common electrode formed on the organic light emitting unit.

본 발명에서는 결정질 반도체층 하부에 저파장대의 광의 투과율은 낮고 고파장대의 광의 투과율은 높은 투과율 조절층을 구비함으로써, 저파장대의 낮은 투과율에 의해 반도체층에 광이 입사되어 발생하는 광전효과에 의한 누설전류를 발생하지 않음과 동시에 고파장대의 높은 투과율에 의해 표시장치의 개구율을 향상시킬 수 있게 된다.In the present invention, the transmittance of light in the low wavelength band is low and the transmittance of light in the high wavelength band is high by providing a transmittance control layer under the crystalline semiconductor layer, so that leakage due to the photoelectric effect occurs when light is incident on the semiconductor layer due to the low transmittance in the low wavelength band. It is possible to improve the aperture ratio of the display device by not generating current and having high transmittance in the high wavelength range.

본 발명에 따르면, 불투명한 Cr계 금속으로 차광층을 형성하는 종래 액정표시장치에 비해, ITO 차광층/SiNx 버퍼층/SiO2 버퍼층으로 이루어진 투과율 조절층을 구비한 본 발명에 따른 액정표시장치가 약 2.5%의 개구율이 향상된다.According to the present invention, compared to conventional liquid crystal display devices in which the light blocking layer is formed of an opaque Cr-based metal, the liquid crystal display device according to the present invention having a transmittance control layer composed of an ITO light blocking layer/SiNx buffer layer/SiO2 buffer layer has a light blocking layer of about 2.5 % of the aperture ratio is improved.

도 1은 종래 박막트랜지스터의 구조를 나타내는 도면.
도 2a 및 도 2b는 본 발명에 따른 박막트랜지스터의 구조를 나타내는 도면.
도 3은 ITO와 ITO/SiNx/SiO2의 적층구조에서의 파장대 투과율의 관계를 나타내는 그래프.
도 4a는 SiNx 버퍼층에 대한 SiO2 버퍼층의 두께비를 나타내는 그래프.
도 4b는 SiNx 버퍼층에 대한 ITO 차광층의 두께비를 나타내는 그래프.
도 5a 및 도 5b는 본 발명에 따른 박막트랜지스터가 적용된 표시장치를 나타내는 도면.
도 6은 본 발명에 따른 박막트랜지스터가 적용된 다른 표시장치를 나타내는 도면.
1 is a view showing the structure of a conventional thin film transistor.
2a and 2b are views showing the structure of a thin film transistor according to the present invention.
3 is a graph showing the relationship between wavelength band transmittance in a laminated structure of ITO and ITO/SiNx/SiO 2 .
Figure 4a is SiO 2 for the SiNx buffer layer A graph showing the thickness ratio of the buffer layer.
Figure 4b is a graph showing the thickness ratio of the ITO light-shielding layer to the SiNx buffer layer.
5A and 5B are diagrams illustrating a display device to which a thin film transistor according to the present invention is applied.
6 is a view showing another display device to which a thin film transistor according to the present invention is applied.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서는 박막트랜지스터의 반도체층으로 광이 입사되어 누설전류가 발생하는 것을 방지하기 위해 반도체층의 하부에 배치되어 반도체층으로 입사되는 광을 차단하는 차광층을 불투명한 물질로 형성하는 것이 아니라 투명한 물질로 형성하여 반도체층의 광전효과에 의한 누설전류를 방지함과 동시에 표시장치의 투과율을 향상시킨다.In the present invention, in order to prevent leakage current due to light incident on the semiconductor layer of the thin film transistor, the light blocking layer disposed below the semiconductor layer to block light incident on the semiconductor layer is not formed of an opaque material but is transparent. It is formed of a material to prevent leakage current due to the photoelectric effect of the semiconductor layer and improve transmittance of the display device.

특히, 본 발명에서는 차광층이 광의 모든 성분을 투과시키는 것이 아니라 상대적으로 에너지가 높은 단파장대의 광은 차단하고 에너지가 낮은 장파장대의 광만을 투과시킴으로써, 투명하면서도 반도체층에 광전효과가 발생하는 것을 억제할 수 있게 된다.In particular, in the present invention, the light-blocking layer does not transmit all components of light, but blocks relatively high-energy short-wavelength light and transmits only low-energy long-wavelength light, thereby suppressing the occurrence of the photoelectric effect in the semiconductor layer while being transparent. be able to

이와 같이, 차광층이 광의 일부 성분만을 차단하고 다른 성분은 투과시키므로, 반도체층의 광전효과에 의한 누설전류의 발생을 억제할 수 있을 뿐만 아니라 사람의 눈에는 장파장대의 광에 의해 차광층이 투명하게 보이게 된다. 따라서, 차광층의 면적을 반도체층 보다 넓게 형성했을 때, 표시장치의 화소로 연장되는 차광층이 투명하므로, 차광층의 면적과 반도체층의 면적의 차이만큼 개구율이 향상된다.In this way, since the light blocking layer blocks only some components of light and transmits other components, not only can the generation of leakage current due to the photoelectric effect of the semiconductor layer be suppressed, but also the light blocking layer is transparent to the human eye by long wavelength light. it becomes visible Therefore, when the area of the light-blocking layer is larger than that of the semiconductor layer, the aperture ratio is increased by the difference between the area of the light-blocking layer and the area of the semiconductor layer because the light-blocking layer extending to the pixels of the display device is transparent.

본 발명에서는 투명한 금속산화물로 이루어진 차광층의 상부에 SiNx로 이루어진 제1버퍼층과 SiO2로 이루어진 제2버퍼층을 구비하여, 차광층과 제1버퍼층 및 제2버퍼층의 굴절률 차이에 의해 특정 파장대의 투과율을 조절함으로써 개구율을 향상시키고 누설전류를 방지하는 효과를 얻을 수 있게 된다.In the present invention, a first buffer layer made of SiNx and a second buffer layer made of SiO 2 are provided on top of a light-shielding layer made of a transparent metal oxide, and transmittance of a specific wavelength range is obtained by a difference in refractive index between the light-shielding layer and the first and second buffer layers. It is possible to obtain the effect of improving the aperture ratio and preventing leakage current by adjusting.

도 2a 및 도 2b는 본 발명에 따른 박막트랜지스터의 구조를 나타내는 도면이다. 이때, 본 발명의 박막트랜지스터는 결정성 박막트랜지스터이다.2a and 2b are views showing the structure of a thin film transistor according to the present invention. At this time, the thin film transistor of the present invention is a crystalline thin film transistor.

도 2a에 도시된 바와 같이, 본 발명에 따른 박막트랜지스터는 투명한 유리나 플라스틱과 같은 기판(110) 위의 배치된 차광층(116)과, 상기 기판(110) 위에 적층되어 상기 차광층(116)을 덮는 제1버퍼층(121a) 및 제2버퍼층(121b)과, 상기 제2버퍼층(121b) 위에 배치된 반도체층(112)과, 상기 반도체층(112) 위에 배치된 절연층(122)과, 상기 절연층(122) 위에 배치된 게이트전극(111)과, 상기 절연층(122) 위에 적층되어 상기 게이트전극(111)을 덮는 게이트절연층(123)과, 상기 게이트절연층(123) 위에 배치되어 게이트절연층(123) 및 절연층(122)에 형성된 컨택홀(126)을 통해 반도체층(112)과 오믹컨택하는 소스전극(114) 및 드레인전극(115)으로 구성된다.As shown in FIG. 2A, the thin film transistor according to the present invention has a light blocking layer 116 disposed on a substrate 110 such as transparent glass or plastic, and laminated on the substrate 110 to form the light blocking layer 116. The covering first buffer layer 121a and the second buffer layer 121b, the semiconductor layer 112 disposed on the second buffer layer 121b, the insulating layer 122 disposed on the semiconductor layer 112, and the A gate electrode 111 disposed on the insulating layer 122, a gate insulating layer 123 stacked on the insulating layer 122 and covering the gate electrode 111, and disposed on the gate insulating layer 123 It is composed of a source electrode 114 and a drain electrode 115 that make ohmic contact with the semiconductor layer 112 through the contact hole 126 formed in the gate insulating layer 123 and the insulating layer 122 .

상기 구성의 박막트랜지스터 상부에는 기판(110) 전체에 걸쳐 보호층(passivation layer;124)이 적층되고 상기 보호층(124) 위에 표시장치의 화상구현소자에 신호를 인가하는 화소전극(130)이 형성되어, 상기 화소전극(130)이 보호층(124)에 형성된 컨택홀(127)을 통해 박막트랜지스터의 드레인전극(115)과 전기적으로 접속된다.A passivation layer 124 is stacked over the entire substrate 110 on the top of the thin film transistor of the above configuration, and a pixel electrode 130 for applying a signal to an image display device of a display device is formed on the passivation layer 124. Thus, the pixel electrode 130 is electrically connected to the drain electrode 115 of the thin film transistor through the contact hole 127 formed in the protective layer 124.

이때, 상기 보호층(124)은 Si02나 SiNx와 같은 무기물질로 형성할 수 있지만, 보호층(124) 상부의 평탄화를 위해 포토아크릴과 같은 유기절연물질로 형성하는 것이 바람직하다. 또한, 상기 보호층(124)은 무기절연층/유기절연층/무기절연층의 복수의 층으로 형성될 수 있다. 상기 화상구현소자는 화상을 구현하기 위한 것으로, 유기전계발광 표시장치의 경우 유기발광층, 액정표시장치의 경우 액정층, 전기영동표시장치의 경우 전기영동층이다.At this time, the protective layer 124 may be formed of an inorganic material such as Si0 2 or SiNx, but is preferably formed of an organic insulating material such as photoacrylic to flatten the upper portion of the protective layer 124. In addition, the protective layer 124 may be formed of a plurality of layers of inorganic insulating layer/organic insulating layer/inorganic insulating layer. The image implementing element is for realizing an image, and is an organic light emitting layer in the case of an organic light emitting display device, a liquid crystal layer in the case of a liquid crystal display device, and an electrophoretic layer in the case of an electrophoretic display device.

상기 게이트전극(111)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속으로 형성될 수 있으며, 상기 게이트절연층(122)은 SiO2나 SiNx와 같은 무기절연물질로 이루어진 단일층 또는 SiO2 및 SiNx으로 이루어진 이중의 층으로 구성될 수 있다.The gate electrode 111 may be formed of a metal such as Cr, Mo, Ta, Cu, Ti, Al or an Al alloy, and the gate insulating layer 122 is a single material made of an inorganic insulating material such as SiO 2 or SiNx. layer or a double layer of SiO 2 and SiNx.

상기 반도체층(112)은 단결정실리콘이나 다결정실리콘과 같은 결정질 반도체물질로 형성된다. 이때, 상기 결정질반도체층은 결정질 반도체를 직접 적층하여 형성할 수도 있고, 비정질반도체를 적층한 후 레이저결정법 등과 같은 다양한 결정법에 의해 비정질물질을 결정화함으로써 형성할 수도 있다. 상기 결정질실콘층의 양측면에는 n+ 또는 p+형 불순물을 도핑하여 도핑층을 형성한다.The semiconductor layer 112 is formed of a crystalline semiconductor material such as single crystal silicon or polysilicon. At this time, the crystalline semiconductor layer may be formed by directly stacking crystalline semiconductors, or may be formed by stacking amorphous semiconductors and then crystallizing the amorphous material by various crystallization methods such as laser crystallization. Doping layers are formed on both sides of the crystalline silicon layer by doping n + or p + type impurities.

절연층(123)은 SiO2나 SiNx와 같은 무기절연물질로 이루어진 단일층 또는 SiO2 및 SiNx으로 이루어진 이중의 층으로 구성될 수 있으며, 상기 소스전극(114) 및 드레인전극(115)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금 등의 금속으로 구성될 수 있다.The insulating layer 123 may be composed of a single layer made of an inorganic insulating material such as SiO 2 or SiNx or a double layer made of SiO 2 and SiNx, and the source electrode 114 and the drain electrode 115 are Cr, It may be composed of metals such as Mo, Ta, Cu, Ti, Al, and Al alloys.

차광층(116)은 ITO(Indium Tin Oixde), IZO(Indium Tin Oxide) 또는 IGZO(Indium Gallium Tin Oixde)와 같은 투명한 금속산화물로 구성되며, 제1버퍼층(121a)는 SiNx로 구성되고 제2버퍼층(121b)는 SiO2로 구성된다. 일반적으로, ITO는 투명한 물질로서, 이 ITO로 차광층(116)을 형성하는 경우 입력되는 전파장대의 광이 그대로 투과하게 된다. 그러나, SiNx로 이루어진 제1버퍼층(121a)과 SiO2로 이루어진 제2버퍼층(121b)을 ITO 차광층(116) 상부에 배치함에 따라 파장대별 투과율이 변하게 된다.The light blocking layer 116 is made of a transparent metal oxide such as indium tin oxide (ITO), indium tin oxide (IZO), or indium gallium tin oxide (IGZO), the first buffer layer 121a is made of SiNx, and the second buffer layer is made of SiNx. (121b) is composed of SiO 2 . In general, ITO is a transparent material, and when the light-blocking layer 116 is formed with ITO, light in the full wave spectrum is transmitted as it is. However, as the first buffer layer 121a made of SiNx and the second buffer layer 121b made of SiO 2 are disposed on the ITO light blocking layer 116, the transmittance for each wavelength band is changed.

도 3은 ITO와 차광층(116)/제1버퍼층(121a)/제2버퍼층(121b)의 적층구조인 ITO/SiNx/SiO2의 파장대별 투과율을 나타내는 도면이다.FIG. 3 is a diagram showing transmittance for each wavelength of ITO/SiNx/SiO 2 , which is a stacked structure of ITO and the light blocking layer 116/first buffer layer 121a/second buffer layer 121b.

다결정실리콘과 같은 결정질 반도체층(112)의 광조사에 의한 광전효과로 방출되는 전자의 수는 조사되는 광의 세기에 비례하고 광의 파장은 전자의 최대 운동에너지를 결정하게 된다. 즉, 광전효과로 발생하는 반도체층(112) 내에서의 전자의 최대 운동에너지는 광의 세기에는 무관하고 광의 주파수(진동수)에 의해 결정된다.The number of electrons emitted by the photoelectric effect by light irradiation of the crystalline semiconductor layer 112 such as polysilicon is proportional to the intensity of the irradiated light, and the wavelength of the light determines the maximum kinetic energy of the electrons. That is, the maximum kinetic energy of electrons in the semiconductor layer 112 generated by the photoelectric effect is independent of the intensity of light and is determined by the frequency (frequency) of light.

본 출원인은 결정질 실리콘과 같은 결정질 반도체층(112)에 다양한 파장의 광을 반복 조사하여 실험한 결과, 특정 파장(Wc) 이하에서 광전효과가 주로 발생하였음을 도출하였으며, 이 임계파장(Wc)이 약 500nm이다. As a result of experiments by repeatedly irradiating light of various wavelengths to the crystalline semiconductor layer 112 such as crystalline silicon, the present applicant derived that the photoelectric effect mainly occurred below a specific wavelength (Wc), and this critical wavelength (Wc) It is about 500 nm.

도 3에 도시된 바와 같이, ITO는 전체 파장대에서 거의 유사한 투과율을 가진다. 즉, 임계파장(Wc) 이하의 파장대의 투과율이 80% 이상임을 알 수 있는데, 이 정도의 투과율은 차광층(116)에 입사되는 임계파장(Wc) 이하의 광성분 대부분이 반도체층(112)으로 입사되는 것을 의미한다. 따라서, ITO로 이루어진 차광층(116)만을 반도체층(112) 하부에 배치하여 광을 차단하는 경우, 에너지가 높은 임계파장(Wc) 이하의 광성분이 대부분 반도체층(112)으로 입사되어, 반도체층(112)에서 광전효과가 발생하여 박막트랜지스터에 누설전류가 발생하게 된다.As shown in FIG. 3, ITO has almost similar transmittance in all wavelength bands. That is, it can be seen that the transmittance of the wavelength range below the critical wavelength (Wc) is 80% or more, and at this level of transmittance, most of the light components below the critical wavelength (Wc) incident on the light blocking layer 116 pass through the semiconductor layer 112. means entering into Therefore, when only the light-blocking layer 116 made of ITO is disposed below the semiconductor layer 112 to block light, most of the light components having a high energy below the critical wavelength Wc are incident on the semiconductor layer 112, A photoelectric effect occurs at 112, and leakage current is generated in the thin film transistor.

반면에, ITO/SiNx/SiO2의 적층구조에서는 임계파장(Wc) 이상의 파장대의 광의 투과율은 약 80% 이상인데 반해, 임계파장(Wc) 이하의 파장대의 광의 투과율은 약 70% 이하이다. 더욱이, 임계파장(Wc) 이하의 파장대에서 파장이 작아질 수록 투과율이 저하되어 530nm의 파장에서는 투과율이 약 70%인데 반해 400nm의 파장에서는 약 40%이다. 이것은 입사되는 광의 파장이 낮을수록, 즉 입사되는 광의 에너지가 클수록 투과되는 광량이 감소함을 의미한다. 따라서, ITO/SiNx/SiO2의 적층구조에서는 높은 에너지를 갖는 저파장대의 광은 투과율이 낮고 높은 에너지를 갖는 고파장대의 광은 투과율이 높다.On the other hand, in the ITO/SiNx/SiO 2 laminated structure, the transmittance of light in the wavelength range above the critical wavelength (Wc) is about 80% or more, whereas the transmittance of light in the wavelength range below the critical wavelength (Wc) is about 70% or less. Moreover, in the wavelength range below the critical wavelength Wc, the transmittance decreases as the wavelength decreases, and the transmittance is about 70% at a wavelength of 530 nm, whereas the transmittance is about 40% at a wavelength of 400 nm. This means that the transmitted light amount decreases as the wavelength of the incident light decreases, that is, as the energy of the incident light increases. Therefore, in the stacked structure of ITO/SiNx/SiO 2 , the transmittance of light in the low wavelength band having high energy is low, and the light in the high wavelength band having high energy is high in transmittance.

이와 같이, ITO/SiNx/SiO2의 적층구조에서 파장대별 투과율이 다른 것은 ITO, SiNx, SiO2의 굴절률 차이에 의해 발생한다. 즉, 낮은 파장대의 광은 ITO, SiNx, SiO2의 경계면에서 반사가 굴절보다 많이 발생하고 높은 파장대의 광은 ITO, SiNx, SiO2의 경계면에서 굴절이 반사보다 많이 발생하게 되어, 저파장대의 광은 투과율이 낮고 고파장대의 광은 투과율이 높게 된다.In this way, the difference in transmittance for each wavelength band in the stacked structure of ITO/SiNx/SiO 2 is caused by the difference in refractive index between ITO, SiNx, and SiO 2 . That is, for light in the low wavelength band, reflection occurs more than refraction at the interface between ITO, SiNx, and SiO 2 , and for light in the high wavelength band, refraction occurs more than reflection at the interface between ITO, SiNx, and SiO 2 . Silver has low transmittance and high wavelength light has high transmittance.

이러한 구조를 박막트랜지스터에 적용하는 경우, 반도체층(112)에는 주로 낮은 에너지를 가진 파장대의 광이 조사되므로, 차광층(116)의 투과율은 일정 수준을 유지하면서 반도체층(112)에서 광전효과에 의한 누설전류의 발생을 방지할 수 있게 된다. 물론, 이 구조에서도 임계파장(Wc) 이하의 광이 반도체층(112)에 조사되지만, 이 파장대의 광은 투과율이 낮기 때문에 반도체층(112)에 인가되는 광에너지가 반도체층(112)의 일함수(work function) 보다 작으므로 광전효과가 발생하지 않게 된다.When such a structure is applied to a thin film transistor, the semiconductor layer 112 is mainly irradiated with light of a wavelength range having low energy, so that the photoelectric effect is affected by the semiconductor layer 112 while maintaining the transmittance of the light blocking layer 116 at a certain level. leakage current can be prevented. Of course, even in this structure, light of the critical wavelength (Wc) or less is irradiated to the semiconductor layer 112, but light in this wavelength range has low transmittance, so the light energy applied to the semiconductor layer 112 Since it is smaller than the work function, the photoelectric effect does not occur.

상술한 바와 같이, 본 발명에서는 투명물질인 ITO로 차광층(116)을 구비하고 그 상부에 제1버퍼층(121a) 및 제2버퍼층(121b)을 구비함으로써 낮은 주파수대의 투과율을 저하시킨다. 이와 같이, 본 발명에서는 ITO막을 반도체층(112)으로 광이 입사되는 것을 방지하는 차광층(116)이라고 칭하고 있지만, 차광층(116) 자체로 광의 차단하는 것이 아니라 제1버퍼층(121a) 및 제2버퍼층(121b)과 함께 광성분의 일부를 차단하므로, 차광층(116)/제1버퍼층(121a)/제2버퍼층(121b)의 적층구조를 차광층이라고 하고, 차광층(116), 제1버퍼층(121a), 제2버퍼층(121b) 각각은 제1차광층, 제2차광층, 제3차광층이라고 간주할 수 있을 것이다. 또한, 엄밀하게 말해서, 차광층(116)/제1버퍼층(121a)/제2버퍼층(121b)의 적층구조가 광의 투과를 차단하는 것이 아니라 파장대에 따른 광투광율을 조절하므로, 이들 적층구조를 투과율 조절층이라고 할 수도 있을 것이다.As described above, in the present invention, the light blocking layer 116 is made of ITO, which is a transparent material, and the first buffer layer 121a and the second buffer layer 121b are provided thereon to reduce transmittance in the low frequency band. As described above, in the present invention, although the ITO film is referred to as the light blocking layer 116 that prevents light from entering the semiconductor layer 112, the light blocking layer 116 itself does not block light, but the first buffer layer 121a and the first buffer layer 121a. Since part of the light component is blocked together with the second buffer layer 121b, the laminated structure of the light blocking layer 116/first buffer layer 121a/second buffer layer 121b is called a light blocking layer, and the light blocking layer 116, Each of the first buffer layer 121a and the second buffer layer 121b may be regarded as a first light blocking layer, a second light blocking layer, and a third light blocking layer. In addition, strictly speaking, since the light-blocking layer 116/first buffer layer 121a/second buffer layer 121b stack structure does not block the transmission of light but adjusts the light transmittance according to the wavelength range, these stacked structures have transmittance. You could also call it a control layer.

도 4a는 SiNx로 이루어진 제1버퍼층(121a)에 대한 SiO2으로 이루어진 제2버퍼층(121b)의 두께비를 나타내는 그래프이며 도 4b는 SiNx로 이루어진 제1버퍼층(121a)에 대한 ITO로 이루어진 차광층(116)의 두께비를 나타내는 그래프이다.4a is a graph showing the thickness ratio of the second buffer layer 121b made of SiO 2 to the first buffer layer 121a made of SiNx, and FIG. 4b is a light blocking layer made of ITO with respect to the first buffer layer 121a made of SiNx ( 116) is a graph showing the thickness ratio.

도 4a에 도시된 바와 같이, 그래프에 도시된 각각의 곡선은 제1버퍼층(121a)에 대한 제2버퍼층(121b)의 두께비가 각각 1:10, 1:5, 1:3.3, 1:2, 1:1인 경우를 나타낸다. 모든 두께비의 곡선에서 임계파장(Wc) 이하에서의 투과율이 임계파장(Wc) 이하에서의 투과율보다 낮다. 본 발명에 따르면, 임계파장(Wc) 이하의 광, 특히 약 400nm의 파장의 광이 투과하여 반도체층(112)에 조사될 때 투과율이 70% 이상이면 반도체층(112)에 인가되는 광에너지가 결정질 실리콘의 일함수보다 높게 되어 광전효과에 의한 누설전류가 발생하고 70% 이하이면 광전효과에 의한 누설전류가 발생하지 않게 된다.As shown in FIG. 4A, each curve shown in the graph has a thickness ratio of the second buffer layer 121b to the first buffer layer 121a of 1:10, 1:5, 1:3.3, 1:2, represents the case of 1:1. In all thickness ratio curves, the transmittance below the critical wavelength Wc is lower than the transmittance below the critical wavelength Wc. According to the present invention, when light having a wavelength of about 400 nm or less, in particular light having a wavelength of about 400 nm, transmits and is irradiated to the semiconductor layer 112, if the transmittance is 70% or more, the light energy applied to the semiconductor layer 112 It is higher than the work function of crystalline silicon, and leakage current due to the photoelectric effect occurs, and leakage current due to the photoelectric effect does not occur when it is 70% or less.

따라서, 본 발명에서는 제1버퍼층(121a)에 대한 제2버퍼층(121b)의 두께비가 1:5, 1:3.3, 1:2일 경우 광전효과에 의한 누설전류가 발생하지 않고 제1버퍼층(121a)에 대한 제2버퍼층(121b)의 두께비가 1:10, 1:1인 경우 광전효과에 의한 누설전류가 발생하게 된다.Therefore, in the present invention, when the thickness ratio of the second buffer layer 121b to the first buffer layer 121a is 1:5, 1:3.3, or 1:2, leakage current due to the photoelectric effect does not occur and the first buffer layer 121a When the thickness ratio of the second buffer layer 121b to ) is 1:10 or 1:1, leakage current is generated due to the photoelectric effect.

따라서, 본 발명에서는 상기 제2버퍼층(121b)의 두께를 약 800-1200Å, 바람직하게는 1000Å으로 형성할 수 있으며, 이때 제1버퍼층(121a)의 두께는 약 160-600Å, 바람직하게는 200-500Å이다.Accordingly, in the present invention, the thickness of the second buffer layer 121b may be formed to be about 800-1200 Å, preferably 1000 Å, and at this time, the thickness of the first buffer layer 121a may be about 160-600 Å, preferably 200-1200 Å. 500 Å.

도 4b에 도시된 바와 같이, 그래프에 도시된 각각의 곡선은 제1버퍼층(121a)에 대한 차광층(116)의 두께비가 각각 1:2, 1:1.4, 1:1.3, 1:1.2, 1:1.1, 1:1인 경우를 나타낸다. 1:2의 두께를 제외한 모든 두께비의 곡선에서 임계파장(Wc) 이하에서의 투과율이 이상에서의 투과율보다 낮다.As shown in FIG. 4B, each of the curves shown in the graph indicates that the thickness ratio of the light blocking layer 116 to the first buffer layer 121a is 1:2, 1:1.4, 1:1.3, 1:1.2, and 1, respectively. :1.1, indicates the case of 1:1. In all thickness ratio curves except for the thickness of 1:2, the transmittance below the critical wavelength (Wc) is lower than the transmittance above.

임계파장(Wc) 이하의 광, 특히 약 400nm의 파장의 광의 투과율이 70% 이하이면 광전효과에 의한 누설전류가 발생하지 않으므로, 본 발명에서는 제1버퍼층(121a)에 대한 차광층(116)의 두께비가 1:1.3, 1:1.2, 1:1.1, 1:1일 경우 광전효과에 의한 누설전류가 발생하지 않고 제1버퍼층(121a)에 대한 차광층(116)의 두께비가 1:2, 1:1.4인 경우 광전효과에 의한 누설전류가 발생하게 된다. If the transmittance of light below the critical wavelength (Wc), in particular, light with a wavelength of about 400 nm is 70% or less, leakage current due to the photoelectric effect does not occur. When the thickness ratio is 1:1.3, 1:1.2, 1:1.1, or 1:1, leakage current due to the photoelectric effect does not occur, and the thickness ratio of the light blocking layer 116 to the first buffer layer 121a is 1:2, 1 : In the case of 1.4, leakage current occurs due to the photoelectric effect.

따라서, 본 발명에서는 상기 제1버퍼층(121a)의 두께가 약 160-600Å, 바람직하게는 200-500Å일 경우, 차광층(116)의 두께는 160-780Å, 바람직하게는 200-650Å이다.Accordingly, in the present invention, when the thickness of the first buffer layer 121a is about 160-600 Å, preferably 200-500 Å, the thickness of the light blocking layer 116 is 160-780 Å, preferably 200-650 Å.

결론적으로, 본 발명에서는 차광층(116)의 두께는 160-780Å, 제1버퍼층(121a)의 두께는 160-600Å, 제2버퍼층(121b)의 두께는 800-1200Å일 수 있으며, 바람직하게는 차광층(116)의 두께는 200-650Å, 제1버퍼층(121a)의 두께는 200-500Å, 제2버퍼층(121b)의 두께는 1000Å일 수 있다.In conclusion, in the present invention, the thickness of the light blocking layer 116 may be 160-780 Å, the thickness of the first buffer layer 121a may be 160-600 Å, and the thickness of the second buffer layer 121b may be 800-1200 Å, preferably. The thickness of the light blocking layer 116 may be 200-650 Å, the thickness of the first buffer layer 121a may be 200-500 Å, and the thickness of the second buffer layer 121b may be 1000 Å.

도 2b는 본 발명에 따른 박막트랜지스터를 개략적으로 나타내는 평면도로서, 도면에서는 설명의 편의를 위해 반도체층(112)과 차광층(116), 소스전극(114) 및 드레인전극(115)만을 도시하였다.FIG. 2B is a plan view schematically illustrating a thin film transistor according to the present invention. In the drawing, only the semiconductor layer 112, the light blocking layer 116, the source electrode 114, and the drain electrode 115 are shown for convenience of description.

도 2b에 도시된 바와 같이, 반도체층(112)은 ℓ1의 길이 및 d1의 폭으로 배치되며, 반도체층(112)의 상부에는 컨택홀(126)이 형성되어 소스전극(114) 및 드레인전극(115)이 컨택홀(126)을 통해 반도체층(112)과 오믹컨택된다. 차광층(116)은 반도체층(112)이 하부에 배치된다. 이때, 상기 차광층(116)은 ℓ2의 길이 및 d2의 폭으로 형성된다. 이때, 차광층(116)의 길이(ℓ2)와 폭(d2)이 반도체층(112)의 길이(ℓ1)와 폭(d1) 보다 크므로(ℓ2>ℓ1, d2>d1), 차광층(116)은 반도체층(112)의 외부로 연장되어 형성된다. 즉, 차광층(116)이 전체 면적중에서 2△ℓ×2△d의 면적이 반도체층(112)과 오버랩되지 않고 반도체층(112) 외부에 노출된다.As shown in FIG. 2B, the semiconductor layer 112 is disposed with a length of ℓ1 and a width of d1, and a contact hole 126 is formed on top of the semiconductor layer 112 to form a source electrode 114 and a drain electrode ( 115 is in ohmic contact with the semiconductor layer 112 through the contact hole 126 . The light blocking layer 116 is disposed below the semiconductor layer 112 . At this time, the light blocking layer 116 has a length of ℓ2 and a width of d2. At this time, since the length ℓ2 and width d2 of the light blocking layer 116 are greater than the length ℓ1 and width d1 of the semiconductor layer 112 (ℓ2>ℓ1, d2>d1), the light blocking layer 116 ) is formed extending to the outside of the semiconductor layer 112 . That is, an area of 2Δℓ×2Δd out of the total area of the light blocking layer 116 is exposed to the outside of the semiconductor layer 112 without overlapping with the semiconductor layer 112 .

차광층(116)이 Cr계 금속과 같이 불투명한 금속으로 형성되는 경우, 차광층(116)에 의해 반도체층(112)으로 광이 입사되지 않을 뿐만 아니라 2△ℓ×2△d 만큼의 면적을 가진 영역에도 광이 조사되지 않게 된다.When the light blocking layer 116 is formed of an opaque metal such as a Cr-based metal, light is not incident to the semiconductor layer 112 by the light blocking layer 116 and an area of 2Δℓ×2Δd is reduced. The light is not irradiated even in the area with the light.

그러나, 차광층(116)을 ITO나 IGZO와 같은 투명한 금속산화물로 형성하고 그 위에 제1버퍼층(121a)과 제2버퍼층(121b)을 적층하여 반도체층에 투과율 조절층을 배치하는 경우, 임계파장(Wc) 이상의 광이 높은 투과율로 상기 차광층(116)을 투과하므로, 불투명한 금속 차광층(116)의 경우 광이 조사되지 않는 영역에도 광이 조사된다. 즉, 본 발명의 투명한 차광층(116) 및 제1,2버퍼층(121a,121b)를 구비함에 따라, 불투명한 차광층(116)을 채용하는 경우보다 2△ℓ×2△d 만큼 광투과영역이 증가하게 된다.However, when the light blocking layer 116 is formed of a transparent metal oxide such as ITO or IGZO and the transmittance control layer is disposed on the semiconductor layer by stacking the first buffer layer 121a and the second buffer layer 121b thereon, the critical wavelength Since light of (Wc) or higher transmits through the light blocking layer 116 with a high transmittance, in the case of the opaque metal light blocking layer 116, light is irradiated even to areas where light is not irradiated. That is, as the transparent light blocking layer 116 and the first and second buffer layers 121a and 121b of the present invention are provided, the light transmission area is increased by 2Δℓ×2Δd compared to the case where the opaque light blocking layer 116 is used. this will increase

도 5a 및 도 5b는 각각 본 발명에 따른 박막트랜지스터를 구비한 표시장치의 일례를 나타내는 평면도 및 단면도로서, 이때의 표시장치는 액정표시장치이다. 특히, 도시된 액정표시장치는 FFS(Fringe Field Switching)모드 액정표시장치이지만, 본 발명이 이러한 FFS모드 액정표시장치에만 한정되는 것이 아니라 IPS(In plane Switching)모드 액정표시장치, TN(Twisted Nematic) 모드 액정표시장치, VA(Vertical alignment)모드 액정표시장치와 같이 다양한 모드의 액정표시장치에 적용될 수 있을 것이다.5A and 5B are a plan view and a cross-sectional view showing an example of a display device having a thin film transistor according to the present invention, wherein the display device is a liquid crystal display device. In particular, the illustrated liquid crystal display device is a fringe field switching (FFS) mode liquid crystal display device, but the present invention is not limited to such an FFS mode liquid crystal display device, but an in plane switching (IPS) mode liquid crystal display device and a twisted nematic (TN) It can be applied to liquid crystal display devices of various modes, such as mode liquid crystal display devices and VA (vertical alignment) mode liquid crystal display devices.

도 5a에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 복수의 화소을 정의하는 게이트라인(203) 및 데이터라인(205)과, 각각의 화소에 형성된 박막트랜지스터(T)로 구성된다. 통상적으로 FFS모드 액정표시소자에서는 R,G,B 화소를 포함하는 복수의 화소가 형성되지만, 설명의 편의를 위해 도면에서는 하나의 화소만을 도시하였다.As shown in FIG. 5A, the liquid crystal display device according to the present invention is composed of gate lines 203 and data lines 205 defining a plurality of pixels, and thin film transistors T formed in each pixel. In general, a plurality of pixels including R, G, and B pixels are formed in an FFS mode liquid crystal display, but only one pixel is shown in the drawings for convenience of description.

상기 박막트랜지스터(T)는 반도체층(212), 상기 반도체층(212) 위에 배치되고 게이트라인(203)에 연결된 게이트전극(211), 상기 게이트전극(211) 위에 배치되어 컨택홀(126)을 통해 반도체층(212)과 오믹컨택하고 데이터라인(205)에 연결되는 소스전극(214) 및 드레인전극(215)으로 구성된다.The thin film transistor T includes a semiconductor layer 212, a gate electrode 211 disposed on the semiconductor layer 212 and connected to a gate line 203, and a contact hole 126 disposed on the gate electrode 211. It is composed of a source electrode 214 and a drain electrode 215 that make ohmic contact with the semiconductor layer 212 and are connected to the data line 205.

상기 박막트랜지스터(T)의 하부에는 차광층(216)이 배치되는데, 이때 상기 차광층(216)의 면적은 박막트랜지스터(T)의 반도체층(212) 보다 큰 면적으로 형성된다. 또한, 상기 차광층(216)은 ITO나 IGZO와 같은 투명한 금속산화물로 구성되고 그 상부에는 SiNx층 및 SiO2층과 같은 버퍼층이 적층되어 저파장대의 광은 차단하고 고파장대의 광은 투과시킨다.A light blocking layer 216 is disposed below the thin film transistor T, and the area of the light blocking layer 216 is larger than that of the semiconductor layer 212 of the thin film transistor T. In addition, the light blocking layer 216 is composed of a transparent metal oxide such as ITO or IGZO, and a buffer layer such as a SiNx layer and a SiO 2 layer is stacked thereon to block low wavelength light and transmit high wavelength light.

각각의 화소 내에는 박스형태의 공통전극(225)과 슬릿(230s)을 가진 화소전극(230)이 형성된다. 상기 화소전극(230)은 컨택홀(227)을 통해 박막트랜지스터(T)의 드레인전극(115)과 전기적으로 연결되어 화상신호가 입력되며, 공통전극(225)은 상기 게이트라인(203)과 평행하게 배열된 공통라인(228)과 전기적으로 연결되어 공통전압이 인가된다.A pixel electrode 230 having a box-shaped common electrode 225 and a slit 230s is formed in each pixel. The pixel electrode 230 is electrically connected to the drain electrode 115 of the thin film transistor T through the contact hole 227 to receive an image signal, and the common electrode 225 is parallel to the gate line 203. It is electrically connected to the common line 228 arranged in such a way that a common voltage is applied.

상기 화소전극(230)에는 복수의 슬릿(230s)이 형성된다. 상기 슬릿(230s)은 데이터라인(205)과 실질적으로 평행하게 배열되어, 상기 슬릿(230s)의 2개의 장변과 공통전극(225)에 의해 프린지 필드가 발생한다.A plurality of slits 230s are formed in the pixel electrode 230 . The slits 230s are arranged substantially parallel to the data lines 205, and a fringe field is generated by two long sides of the slits 230s and the common electrode 225.

이러한 구조의 FFS모드 액정표시소자에서는 게이트라인(203)을 통해 박막트랜지스터(T)의 게이트전극(211)에 주사신호가 입력됨에 따라, 박막트랜지스터(T)의 반도체층(212)이 활성화되어 채널이 형성되며, 동시에 데이터라인(205)으로 입력된 화상신호가 박막트랜지스터(T)의 소스전극(214) 및 드레인전극(215)을 통해 화소전극(230)으로 입력되어 상기 화소전극(230)과 공통전극(125) 사이에 전계가 형성됨으로써 화상을 구현한다.In the FFS mode liquid crystal display having such a structure, as a scanning signal is input to the gate electrode 211 of the thin film transistor T through the gate line 203, the semiconductor layer 212 of the thin film transistor T is activated and channel At the same time, the image signal input to the data line 205 is input to the pixel electrode 230 through the source electrode 214 and the drain electrode 215 of the thin film transistor (T), and the pixel electrode 230 and An image is implemented by forming an electric field between the common electrodes 125 .

상기와 같은 구성의 액정표시장치의 구조를 도 5b를 참조하여 더욱 상세히 설명한다.The structure of the liquid crystal display having the above configuration will be described in more detail with reference to FIG. 5B.

도 5b에 도시된 바와 같이, 유리와 같이 투명한 물질로 이루어진 제1기판(210) 위에는 ITO, IZO 또는 IGZO로 이루어진 차광층(216)이 배치되고 그 위에 SiNx로 이루어진 제1버퍼층(221a) 및 SiO2로 이루어진 제2버퍼층(221b)을 순차적으로 적층된다.As shown in FIG. 5B, a light blocking layer 216 made of ITO, IZO or IGZO is disposed on a first substrate 210 made of a transparent material such as glass, and a first buffer layer 221a made of SiNx and SiO2 are disposed thereon. The second buffer layer 221b made of is sequentially stacked.

이때, 차광층(216)의 두께는 160-780Å, 제1버퍼층(221a)의 두께는 160-600Å, 제2버퍼층(221b)의 두께는 800-1200Å일 수 있으며, 바람직하게는 차광층(216)의 두께는 200-650Å, 제1버퍼층(221a)의 두께는 200-500Å, 제2버퍼층(221b)의 두께는 1000Å일 수 있다.At this time, the thickness of the light blocking layer 216 may be 160-780 Å, the thickness of the first buffer layer 221a may be 160-600 Å, and the thickness of the second buffer layer 221b may be 800-1200 Å. ) may have a thickness of 200-650 Å, the thickness of the first buffer layer 221a may be 200-500 Å, and the thickness of the second buffer layer 221b may be 1000 Å.

상기 제2버퍼층(221b) 위에는 반도체층(212)이 배치된다. 상기 반도체층(212)은 단결정 또는 다결정반도체로서, 결정질실리콘을 적층하고 식각하여 형성하거나 비정질실리콘(a-Si) 등과 같은 반도체물질을 레이저를 이용한 저온도 결정화공정에 의해 결정화한 후 식각함으로써 형성된다.A semiconductor layer 212 is disposed on the second buffer layer 221b. The semiconductor layer 212 is a single crystal or polycrystalline semiconductor, and is formed by laminating and etching crystalline silicon or by crystallizing a semiconductor material such as amorphous silicon (a-Si) by a low-temperature crystallization process using a laser and then etching it. .

상기 반도체층(212) 위에는 절연층(222)이 적층되고 그 위에 게이트전극(211)이 배치된다. 상기 절연층(222)은 SiOx나 SiNx와 같은 무기절연물질을 CVD(Chemical Vapor Deposition)법에 의해 적층함으로써 형성되며, 게이트전극(211)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같이 도전성이 좋은 불투명 금속을 스퍼터링법(sputtering process)에 의해 적층한 후 사진식각방법(photolithography process)에 의해 식각함으로써 형성된다.An insulating layer 222 is stacked on the semiconductor layer 212 and a gate electrode 211 is disposed thereon. The insulating layer 222 is formed by laminating an inorganic insulating material such as SiOx or SiNx by a Chemical Vapor Deposition (CVD) method, and the gate electrode 211 is made of Cr, Mo, Ta, Cu, Ti, Al or an Al alloy. It is formed by laminating an opaque metal having good conductivity by a sputtering process and then etching it by a photolithography process.

상기 게이트전극(211) 위에는 게이트절연층(223)이 배치되고 상기 게이트절연층(223) 위에 소스전극(214) 및 드레인전극(215)이 배치된다. 상기 게이트절연층(223)은 SiOx나 SiNx와 같은 무기절연물질을 CVD법에 의해 적층함으로써 형성되고 소스전극(214)과 드레인전극(215)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금과 같이 도전성이 좋은 불투명 금속을 스퍼터링법에 의해 적층한 후 식각함으로써 형성된다. A gate insulating layer 223 is disposed on the gate electrode 211 , and a source electrode 214 and a drain electrode 215 are disposed on the gate insulating layer 223 . The gate insulating layer 223 is formed by laminating an inorganic insulating material such as SiOx or SiNx by a CVD method, and the source electrode 214 and the drain electrode 215 are Cr, Mo, Ta, Cu, Ti, Al or Al. It is formed by laminating opaque metals with good conductivity, such as alloys, by sputtering and then etching them.

상기 소스전극(214) 및 드레인전극(215)은 절연층(222) 및 게이트절연층(223)에 형성된 컨택홀(226)을 통해 반도체층(212)과 접속된다. 도면에는 도시하지 않았지만, 상기 반도체층(212)과 소스전극(214) 및 드레인전극(215) 사이에는 불순물이 첨가된 반도체물질이 형성되어 반도체층(212)을 소스전극(214) 및 드레인전극(215)과 오믹접합시키는 오믹컨택층(ohmic contact layer)이 형성된다.The source electrode 214 and the drain electrode 215 are connected to the semiconductor layer 212 through contact holes 226 formed in the insulating layer 222 and the gate insulating layer 223 . Although not shown in the drawing, a semiconductor material to which impurities are added is formed between the semiconductor layer 212, the source electrode 214, and the drain electrode 215 to form the semiconductor layer 212 between the source electrode 214 and the drain electrode ( 215) and an ohmic contact layer for ohmic contact are formed.

또한, 상기 화소내의 게이트절연층(223) 위에는 공통전극(225)이 형성된다. 상기 공통전극(225)은 ITO나 IZO와 같은 투명도전물질을 적층하고 식각함으로써 형성된다. 이때, 상기 공통전극(225)은 제1기판(210)이나 절연층(222) 위에 배치될 수도 있다.In addition, a common electrode 225 is formed on the gate insulating layer 223 in the pixel. The common electrode 225 is formed by laminating and etching a transparent conductive material such as ITO or IZO. In this case, the common electrode 225 may be disposed on the first substrate 210 or the insulating layer 222 .

상기와 같이, 소스전극(214) 및 드레인전극(215)이 형성된 제1기판(210) 전체에 걸쳐 보호층(224)이 형성되며, 그 위에 복수의 슬릿(230s)이 형성된 화소전극(230)이 형성된다.As described above, the passivation layer 224 is formed over the entire first substrate 210 on which the source electrode 214 and the drain electrode 215 are formed, and the pixel electrode 230 on which a plurality of slits 230s are formed. is formed

상기 보호층(224)은 BCB(Benzo Cyclo Butene)이나 포토아크릴(photo acryl)과 같은 유기절연물질을 적층함으로써 형성되며, 화소전극(230)은 ITO나 IZO와 같은 도전성이 좋은 투명한 도전물질을 적층하고 식각함으로써 형성된다. 또한, 상기 보호층(224)으로서 SiOx나 SiNx와 같은 무기절연물질을 사용할 수도 있다. 상기 보호층(224)에는 컨택홀(227)이 형성되어 상기 화소전극(225)이 드레인전극(215)과 전기적으로 접속된다.The protective layer 224 is formed by laminating an organic insulating material such as BCB (Benzo Cyclo Butene) or photo acryl, and the pixel electrode 230 is formed by laminating a transparent conductive material with good conductivity such as ITO or IZO. and formed by etching. In addition, an inorganic insulating material such as SiOx or SiNx may be used as the protective layer 224 . A contact hole 227 is formed in the passivation layer 224 to electrically connect the pixel electrode 225 to the drain electrode 215 .

도면에서는 슬릿(230s)이 화소전극(230)에 형성되고 공통전극(215)이 통짜로 형성되지만, 상기 공통전극(225)에 슬릿이 형성되고 화소전극(230)이 통짜로 형성될 수도 있다. 또한, 도면에서는 보호층(224)을 사이에 두고 화소전극(230)이 상부에 배치되고 공통전극(225)이 하부에 배치되지만, 화소전극(230)이 하부에 배치되고 공통전극(225)이 상부에 배치될 수도 있다.In the drawing, the slit 230s is formed in the pixel electrode 230 and the common electrode 215 is formed integrally, but the slit may be formed in the common electrode 225 and the pixel electrode 230 may be integrally formed. Also, in the drawing, the pixel electrode 230 is disposed on the upper portion and the common electrode 225 is disposed on the lower portion with the protective layer 224 interposed therebetween, but the pixel electrode 230 is disposed on the lower portion and the common electrode 225 is disposed on the lower portion. It can also be placed on top.

유리와 같이 투명한 물질로 이루어진 제2기판(250)에는 블랙매트릭스(252)와 컬러필터층(254)이 형성된다. 상기 블랙매트릭스(252)는 Ar이나 ArOx 등과 같은 불투명한 금속이나 블랙수지로 이루어진 것으로, 박막트랜지스터 형성영역, 게이트라인 및 데이터라인 형성영역으로 광이 투과하여 화질이 저하되는 것을 방지한다. 상기 컬러필터층(254)은 R(Red), G(Green), B(Blue) 컬러필터가 형성되어, 실제 컬러를 구현한다. 도면에는 도시하지 않았지만, 상기 컬러필터층(254) 위에는 평탄화막이 형성될 수도 있다. A black matrix 252 and a color filter layer 254 are formed on the second substrate 250 made of a transparent material such as glass. The black matrix 252 is made of an opaque metal such as Ar or ArOx or a black resin, and prevents image quality from deteriorating due to light passing through a thin film transistor formation area, a gate line, and a data line formation area. In the color filter layer 254, R (Red), G (Green), and B (Blue) color filters are formed to implement actual colors. Although not shown in the drawings, a planarization layer may be formed on the color filter layer 254 .

상기와 같이, 박막트랜지스터가 형성된 제1기판(210)과 컬러필터(254)가 형성된 제2기판(250)이 합착되고 그 사이에 액정층(260)이 형성되어 액정표시소자가 완성된다.As described above, the first substrate 210 on which the thin film transistor is formed and the second substrate 250 on which the color filter 254 is formed are bonded, and the liquid crystal layer 260 is formed therebetween to complete the liquid crystal display device.

상술한 바와 같이, 본 발명에 따른 액정표시장치에서는 결정질 반도체층(212) 하부에 저파장대의 광의 투과율은 낮고 고파장대의 광의 투과율은 높은 투과율 조절층(즉, 차광층(216)/제1버퍼층(221a)/제2버퍼층(221b)을 구비하여 상기 투과율 조절층이 투명함과 동시에 반도체층(212)에 입사되는 광의 광전효과에 의해 누설전류는 발생하지 않게 된다. 따라서, 종래에는 불투명한 차광층에 의해 화소의 일부 영역에 공급되는 광이 차단되는 반면에, 본 발명에서는 투과율 조절층(또는 차광층)에 의한 화소내로 입사되는 광의 차단이 발생하지 않으므로, 종래에 비해 개구율이 향상된다. 본 발명에 따르면, 불투명한 Cr계 금속으로 차광층을 형성하는 종래 액정표시장치에 비해, ITO 차광층/SiNx 버퍼층/SiO2 버퍼층으로 이루어진 투과율 조절층을 구비한 본 발명에 따른 액정표시장치가 약 2.5%의 개구율이 향상된다.As described above, in the liquid crystal display device according to the present invention, the transmittance of low wavelength light is low and the transmittance of high wavelength light is high under the crystalline semiconductor layer 212 (that is, the light blocking layer 216 / the first buffer layer). 221a/second buffer layer 221b is provided so that the transmittance control layer is transparent and leakage current does not occur due to the photoelectric effect of light incident on the semiconductor layer 212. Therefore, conventionally opaque light blocking While light supplied to a partial region of the pixel is blocked by the layer, in the present invention, since light incident into the pixel is not blocked by the transmittance control layer (or light blocking layer), the aperture ratio is improved compared to the prior art. According to the present invention, compared to a conventional liquid crystal display in which the light blocking layer is formed of an opaque Cr-based metal, the liquid crystal display according to the present invention having a transmittance adjusting layer composed of an ITO light blocking layer/SiNx buffer layer/SiO2 buffer layer has about 2.5% The aperture ratio of is improved.

도 6은 본 발명에 따른 박막트랜지스터를 구비한 표시장치의 다른 예를 나타내는 도면으로, 이때의 표시장치는 유기전계발광 표시장치이다. 6 is a view showing another example of a display device having a thin film transistor according to the present invention, and the display device at this time is an organic light emitting display device.

일반적으로, 유기전계발광 표시장치는 적색광을 출력하는 R화소, 녹색광을 출력하는 G화소 및 청색광을 출력하는 B화소를 포함하지만, 설명의 편의를 위해 하나의 화소만을 도시하였다.In general, an organic light emitting display device includes an R pixel outputting red light, a G pixel outputting green light, and a B pixel outputting blue light, but only one pixel is illustrated for convenience of description.

도 6에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 물질로 이루어진 제1기판(310)의 각각의 R,G,B화소에는 투과율 조절층이 배치되고 그 위에 구동박막트랜지스터가 형성된다.As shown in FIG. 6, a transmittance control layer is disposed on each of the R, G, and B pixels of the first substrate 310 made of a transparent material such as glass or plastic, and a driving thin film transistor is formed thereon.

투과율 조절층은 ITO, IZO 또는 IGZO로 이루어진 차광층(316), 그 위에 순차적으로 적층된 SiNx로 이루어진 제1버퍼층(321a) 및 SiO2로 이루어진 제2버퍼층(321b)으로 구성된다.The transmittance control layer is composed of a light blocking layer 316 made of ITO, IZO or IGZO, a first buffer layer 321a made of SiNx and a second buffer layer 321b made of SiO 2 sequentially stacked thereon.

이때, 차광층(316)의 두께는 160-780Å, 제1버퍼층(321a)의 두께는 160-600Å, 제2버퍼층(321b)의 두께는 800-1200Å일 수 있으며, 바람직하게는 차광층(316)의 두께는 200-650Å, 제1버퍼층(321a)의 두께는 200-500Å, 제2버퍼층(321b)의 두께는 1000Å일 수 있다.At this time, the thickness of the light blocking layer 316 may be 160-780 Å, the thickness of the first buffer layer 321a may be 160-600 Å, and the thickness of the second buffer layer 321b may be 800-1200 Å. ) may have a thickness of 200-650 Å, the thickness of the first buffer layer 321a may be 200-500 Å, and the thickness of the second buffer layer 321b may be 1000 Å.

구동박막트랜지스터는 상기 제2버퍼층(321b) 위에 배치된 반도체층(312), 상기 반도체층(312) 위에 적층된 절연층(322), 상기 절연층(322) 위에 배치된 게이트전극(311), 상기 게이트전극(311) 위에 적층된 게이트절연층(323), 상기 게이트절연층(323) 위에 배치되어 절연층(322) 및 게이트절연층(323)에 형성된 컨택홀(326)을 통해 반도체층(312)과 오믹컨택하는 소스전극(314) 및 드레인전극(315)으로 구성된다.The driving thin film transistor includes a semiconductor layer 312 disposed on the second buffer layer 321b, an insulating layer 322 stacked on the semiconductor layer 312, a gate electrode 311 disposed on the insulating layer 322, The semiconductor layer ( 312) and a source electrode 314 and a drain electrode 315 in ohmic contact.

상기 구동박막트랜지스터가 형성된 제1기판(310)에는 제1절연층(324)이 형성된다. 상기 제1절연층(324)은 SiO2와 같은 무기절연물질로 구성된다. 상기 제1절연층(324) 위의 R,G,B화소에는 각각 대응하는 컬러의 컬러필터층(317)이 배치된다.A first insulating layer 324 is formed on the first substrate 310 on which the driving thin film transistor is formed. The first insulating layer 324 is made of an inorganic insulating material such as SiO 2 . A color filter layer 317 having a corresponding color is disposed on each of the R, G, and B pixels on the first insulating layer 324 .

상기 컬러필터층(317) 위에는 제2절연층(326)이 형성된다. 상기 제2절연층(326)은 제1기판(310)을 평탄화시키기 위한 오버코트층(overcoat layer)으로서, 포토아크릴과 같은 유기절연물질로 구성될 수 있다.A second insulating layer 326 is formed on the color filter layer 317 . The second insulating layer 326 is an overcoat layer for planarizing the first substrate 310 and may be made of an organic insulating material such as photoacrylic.

상기 제2절연층(326) 위에는 화소전극(230)이 배치된다. 이때, 구동박막트랜지스터의 드레인전극(315)의 상부 제1절연층(324)과 제2절연층(326)에는 컨택홀(327)이 형성되어, 화소전극(330)이 컨택홀(327)을 통해 구동박막트랜지스터의 드레인전극(315)과 전기적으로 접속된다.A pixel electrode 230 is disposed on the second insulating layer 326 . At this time, a contact hole 327 is formed in the upper first insulating layer 324 and the second insulating layer 326 of the drain electrode 315 of the driving thin film transistor, so that the pixel electrode 330 covers the contact hole 327. Through this, it is electrically connected to the drain electrode 315 of the driving thin film transistor.

또한, 상기 제2절연층(326) 위에는 뱅크층(bank layer;328)이 형성된다. 상기 뱅크층(328)은 일종의 격벽으로서, 각 화소를 구획하여 인접하는 화소에서 출력되는 특정 컬러의 광이 혼합되어 출력되는 것을 방지하기 위한 것이다. 또한, 상기 뱅크층(328)은 컨택홀의 일부를 채우기 때문에 단차를 감소시키며, 그 결과 유기발광부(332)의 형성시 단차에 전하가 집중되어 유기발광부(332)의 수명이 저하되는 것을 방지할 수 있게 된다. 상기 화소전극(330)은 ITO나 IZO와 같은 투명한 산화금속물질로 이루어진다.In addition, a bank layer 328 is formed on the second insulating layer 326 . The bank layer 328 is a kind of barrier rib, which divides each pixel and prevents light of a specific color emitted from adjacent pixels from being mixed and output. In addition, since the bank layer 328 fills a part of the contact hole, the level difference is reduced, and as a result, when the organic light emitting part 332 is formed, electric charges are concentrated in the step difference and the lifetime of the organic light emitting part 332 is prevented from deteriorating. You can do it. The pixel electrode 330 is made of a transparent metal oxide material such as ITO or IZO.

상기 화소전극(330) 위의 뱅크층(328) 사이에는 유기발광물질로 이루어진 유기발광부(332)가 배치된다. 유기발광부(332)는 백색광을 발광하는 백색 유기발광층을 포함한다. 상기 백색 유기발광층은 R,G,B의 단색광을 각각 발광하는 복수의 유기물질이 혼합되어 형성되거나 R,G,B의 단색광을 각각 발광하는 복수의 발광층이 적층되어 형성될 수 있다. 도면에는 도시하지 않았지만, 상기 유기발광부(332)에는 유기발광층 뿐만 아니라 유기발광층에 전자 및 정공을 각각 주입하는 전자주입층 및 정공주입층과 주입된 전자 및 정공을 유기발광층으로 각각 수송하는 전자수송층 및 정공수송층이 형성될 수도 있을 것이다.An organic light emitting unit 332 made of an organic light emitting material is disposed between the bank layer 328 on the pixel electrode 330 . The organic light emitting unit 332 includes a white organic light emitting layer that emits white light. The white organic light-emitting layer may be formed by mixing a plurality of organic materials emitting R, G, and B monochromatic lights, respectively, or by stacking a plurality of light-emitting layers emitting R, G, and B monochromatic lights, respectively. Although not shown in the drawings, the organic light emitting unit 332 includes not only the organic light emitting layer but also an electron injection layer and a hole injection layer respectively injecting electrons and holes into the organic light emitting layer and an electron transport layer respectively transporting the injected electrons and holes to the organic light emitting layer. And a hole transport layer may be formed.

상기 유기발광부(332) 위에는 제1기판(310) 전체에 걸쳐 공통전극(325)이 형성된다. 상기 공통전극(325)은 Ca, Ba, Mg, Al, Ag 등으로 이루어진다.A common electrode 325 is formed over the entire first substrate 310 on the organic light emitting portion 332 . The common electrode 325 is made of Ca, Ba, Mg, Al, Ag, or the like.

이때, 상기 공통전극(325)이 유기발광부(332)의 캐소드이고 화소전극(330)이 애노드로서, 공통전극(325)과 화소전극(330)에 전압이 인가되면, 상기 공통전극(325)으로부터 전자가 유기발광부(332)로 주입되고 화소전극(330)으로부터는 정공이 유기발광부(332)로 주입되어, 유기발광층내에는 여기자(exciton)가 생성되며, 이 여기자가 소멸(decay)함에 따라 발광층의 LUMO(Lowest Unoccupied Molecular Orbital)와 HOMO(Highest Occupied Molecular Orbital)의 에너지 차이에 해당하는 광이 발생하게 되어 외부(도면에서 제1기판(310)쪽으로)로 발산하게 된다. 이때, 유기발광층에 포함되는 R,G,B 발광층에서는 각각 적색광, 녹색광, 청색광이 발광하며, 이 광들이 혼합되어 백색광으로 발산하게 되는 것이다. 발산된 백색광은 각각 R,G,B-컬러필터층(317)을 투과하면서 해당 화소에 대응하는 컬러의 광만을 출력하게 된다.At this time, when the common electrode 325 is the cathode of the organic light emitting unit 332 and the pixel electrode 330 is the anode, and a voltage is applied to the common electrode 325 and the pixel electrode 330, the common electrode 325 Electrons are injected into the organic light emitting unit 332 from the pixel electrode 330 and holes are injected into the organic light emitting unit 332 from the pixel electrode 330, and excitons are generated in the organic light emitting layer, and the excitons decay. Accordingly, light corresponding to the energy difference between the lowest unoccupied molecular orbital (LUMO) and the highest occupied molecular orbital (HOMO) of the light emitting layer is generated and emitted to the outside (towards the first substrate 310 in the drawing). At this time, the R, G, and B light emitting layers included in the organic light emitting layer emit red light, green light, and blue light, respectively, and these lights are mixed to emit white light. The emitted white light transmits through the R, G, and B-color filter layers 317, respectively, and outputs only light of a color corresponding to a corresponding pixel.

상기 공통전극(325)의 상부에는 접착제가 도포되어 접착층(342)이 형성되며, 그 위에 제2기판(350)이 배치되어, 상기 접착층(342)에 의해 제2기판(350)이 제1기판(310)에 부착된다.An adhesive is applied to the upper portion of the common electrode 325 to form an adhesive layer 342, and a second substrate 350 is disposed thereon. Attached to (310).

상기 접착제로는 부착력이 좋고 내열성 및 내수성이 좋은 물질이라면 어떠한 물질을 사용할 수 있지만, 본 발명에서는 주로 에폭시계 화합물, 아크릴레이트계 화합물 또는 아크릴계 러버과 같은 열경화성 수지를 사용한다. 이때, 상기 접착층(342)은 약 5-100㎛의 두께로 도포되며, 약 80-170도의 온도에서 경화된다. 상기 접착층(342)은 제1기판(310) 및 제2기판(350)을 합착할 뿐만 아니라 상기 유기전계발광 표시소자 내부로 수분이 침투하는 것을 방지하기 위한 봉지제의 역할도 한다. 따라서, 본 발명의 상세한 설명에서 도면부호 42의 용어를 접착제라고 표현하고 있지만, 이는 편의를 위한 것이며, 이 접착층을 봉지제라고 표현할 수도 있을 것이다.Any material may be used as the adhesive as long as it has good adhesion and good heat resistance and water resistance, but in the present invention, a thermosetting resin such as an epoxy-based compound, an acrylate-based compound or an acrylic rubber is mainly used. At this time, the adhesive layer 342 is applied to a thickness of about 5-100 μm and cured at a temperature of about 80-170 degrees. The adhesive layer 342 not only bonds the first substrate 310 and the second substrate 350 together, but also serves as a sealant for preventing moisture from penetrating into the organic light emitting display device. Therefore, although the term of reference numeral 42 is expressed as an adhesive in the detailed description of the present invention, this is for convenience, and the adhesive layer may also be expressed as an encapsulant.

상기 제2기판(350)은 상기 접착층(342)을 봉지하기 위한 봉지캡(encapsulation cap)으로서, PS(Polystyrene)필름, PE(Polyethylene)필름, PEN(Polyethylene Naphthalate)필름 또는 PI(Polyimide)필름 등과 같은 보호필름으로 이루어질 수 있다. 또한, 상기 제2기판(350)은 플라스틱이나 유리로 이루어질 수도 있으며, 상기 제1기판(310)에 형성된 구성물을 보호할 수 있다면 어떠한 물질도 가능할 것이다.The second substrate 350 is an encapsulation cap for sealing the adhesive layer 342, such as a polystyrene (PS) film, a polyethylene (PE) film, a polyethylene naphthalate (PEN) film, or a polyimide (PI) film. It may be made of the same protective film. In addition, the second substrate 350 may be made of plastic or glass, and any material may be used as long as it can protect components formed on the first substrate 310 .

상술한 설명에서는 특정 구조의 유기전계발광 표시장치가 개시되어 있지만, 본 발명의 박막트랜지스터가 이러한 특정 구조의 유기전계발광 표시장치에만 적용되는 것이 아니라 다양한 구조의 유기전계발광 표시장치에 적용될 수 있을 것이다. 예를 들어, 상술한 설명에서는 광이 표시장치의 하부로 출력되는 배면발광(또는 하부발광형(bottom emission type)) 유기전계발광 표시장치가 개시되어 있지만, 광이 표시장치의 상부로 출력하는 전면발광형(또는 상부발광형(top emission type)) 유기전계발광 표시장치에도 적용 가능할 것이다.Although an organic light emitting display device having a specific structure is disclosed in the above description, the thin film transistor of the present invention is not applied only to the organic light emitting display device having this specific structure, but may be applied to organic light emitting display devices having various structures. . For example, in the above description, a bottom emission (or bottom emission type) organic light emitting display device in which light is output to the lower portion of the display device is disclosed, but the front surface in which light is output to the upper portion of the display device. It will also be applicable to light emitting type (or top emission type) organic light emitting display devices.

상기 유기전계발광 표시장치에서도 결정질 반도체층(312) 하부에 저파장대의 광의 투과율은 낮고 고파장대의 광의 투과율은 높은 투과율 조절층을 구비하여 상기 투과율 조절층이 투명함과 동시에 반도체층(312)에 입사되는 경우에도 광전효과에 의해 누설전류는 발생하지 않게 된다. 따라서, 종래에 불투명한 차광층에 의해 화소의 일부 영역에 광이 공급되지 않는 반면에, 본 발명에서는 투과율 조절층(또는 차광층)에 의한 화소내로의 광공급 차단이 발생하지 않으므로, 종래에 비해 개구율이 향상된다.In the organic light emitting display device, a transmittance control layer having a low transmittance of light in a low wavelength band and a high transmittance of light in a high wavelength band is provided under the crystalline semiconductor layer 312 so that the transmittance control layer is transparent and at the same time covers the semiconductor layer 312. Even when incident, leakage current does not occur due to the photoelectric effect. Therefore, whereas in the prior art, light is not supplied to a partial region of a pixel by an opaque light-blocking layer, in the present invention, light supply into the pixel is not blocked by the transmittance adjusting layer (or light-blocking layer), compared to the prior art. The aperture ratio is improved.

상술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정해져야만 한다.Although many details are specifically described in the above description, this should be interpreted as an example of a preferred embodiment rather than limiting the scope of the invention. Therefore, the invention should not be defined by the described examples, but should be defined by what is equivalent to the claims and claims.

110: 기판 111: 게이트전극
112: 반도체층 114: 소스전극
115: 드레인전극 116 : 차광층
121a,121b : 버퍼층
110: substrate 111: gate electrode
112: semiconductor layer 114: source electrode
115: drain electrode 116: light blocking layer
121a, 121b: buffer layer

Claims (9)

복수의 화소를 포함하는 제1기판 및 제2기판;
상기 제1기판 위에 배치되어 저파장대의 광은 차단하고 고파장대의 광은 투과하는 투과율조절층;
상기 제1기판의 각 화소에 구비되며, 상기 투과율조절층 위에 배치된 반도체층, 상기 반도체층 위에 배치되는 절연층, 상기 절연층 위에 배치된 게이트전극, 상기 게이트전극 상부에 배치된 게이트절연층, 상기 반도체층 위에 배치된 소스전극 및 드레인전극을 포함하는 박막트랜지스터;
상기 화소에 배치된 공통전극 및 화소전극;
제2기판에 형성된 블랙매트릭스 및 컬러필터층; 및
상기 제1기판 및 제2기판 사이에 배치된 액정층으로 구성되고,
상기 투과율조절층은 투명도전층, SiNx층 및 SiO2층으로 구성되고,
상기 SiO2층의 두께는 상기 SiNx층의 두께보다 크고,
상기 투명도전층의 두께는 상기 SiNx층의 두께보다 같거나 큰 표시장치.
a first substrate and a second substrate including a plurality of pixels;
a transmittance control layer disposed on the first substrate to block low-wavelength light and transmit high-wavelength light;
Provided in each pixel of the first substrate, a semiconductor layer disposed on the transmittance control layer, an insulating layer disposed on the semiconductor layer, a gate electrode disposed on the insulating layer, a gate insulating layer disposed above the gate electrode, a thin film transistor including a source electrode and a drain electrode disposed on the semiconductor layer;
a common electrode and a pixel electrode disposed in the pixel;
a black matrix and color filter layer formed on the second substrate; and
Consisting of a liquid crystal layer disposed between the first substrate and the second substrate,
The transmittance control layer is composed of a transparent conductive layer, a SiNx layer and a SiO 2 layer,
The thickness of the SiO 2 layer is greater than the thickness of the SiNx layer,
The thickness of the transparent conductive layer is equal to or greater than the thickness of the SiNx layer.
복수의 화소를 포함하는 기판;
상기 기판에 배치되어 저파장대의 광은 차단하고 고파장대의 광은 투과하는 투과율조절층;
상기 기판의 각 화소에 구비되며, 상기 투과율조절층 위에 배치된 반도체층, 상기 반도체층 위에 배치되는 제1절연층, 상기 제1절연층 위에 배치된 게이트전극, 상기 게이트전극 상부에 배치된 게이트절연층, 상기 반도체층 위에 배치된 소스전극 및 드레인전극을 포함하는 박막트랜지스터;
상기 박막트랜지스터가 형성된 기판 위에 배치된 제2절연층;
상기 제2절연층 위의 각 화소에 화소전극;
화소전극 위에 형성되어 광을 발광하는 유기발광부; 및
상기 유기발광부 위에 형성된 공통전극으로 구성되고,
상기 투과율조절층은 투명도전층, SiNx층 및 SiO2층으로 구성되고,
상기 SiO2층의 두께는 상기 SiNx층의 두께보다 크고,
상기 투명도전층의 두께는 상기 SiNx층의 두께보다 같거나 큰 표시장치.
a substrate including a plurality of pixels;
a transmittance control layer disposed on the substrate to block low-wavelength light and transmit high-wavelength light;
Provided in each pixel of the substrate, a semiconductor layer disposed on the transmittance control layer, a first insulating layer disposed on the semiconductor layer, a gate electrode disposed on the first insulating layer, and a gate insulation disposed above the gate electrode a thin film transistor including a source electrode and a drain electrode disposed on the semiconductor layer;
a second insulating layer disposed on the substrate on which the thin film transistor is formed;
a pixel electrode at each pixel on the second insulating layer;
an organic light emitting unit formed on the pixel electrode to emit light; and
Consisting of a common electrode formed on the organic light emitting portion,
The transmittance control layer is composed of a transparent conductive layer, a SiNx layer and a SiO 2 layer,
The thickness of the SiO 2 layer is greater than the thickness of the SiNx layer,
The thickness of the transparent conductive layer is equal to or greater than the thickness of the SiNx layer.
삭제delete 제1항 또는 제2항에 있어서, 상기 투명도전층은 ITO(Indium Tin Oixde), IZO(Indium Zinc Oixde), IGZO(Indium Gallium Zinc Oxide)로 구성된 일군으로부터 선택된 적어도 하나의 물질로 구성된 표시장치.The display device of claim 1 or 2, wherein the transparent conductive layer is made of at least one material selected from a group consisting of indium tin oxide (ITO), indium zinc oxide (IZO), and indium gallium zinc oxide (IGZO). 제1항 또는 제2항에 있어서, 상기 SiNx층에 대한 SiO2층의 두께비는 1:5, 1:3.3, 1:2이고 상기 SiNx층에 대한 투명도전층의 두께비는 1:1.3, 1:1.2, 1:1.1, 1:1인 표시장치.The method of claim 1 or 2, wherein the thickness ratio of the SiO 2 layer to the SiNx layer is 1:5, 1:3.3, 1:2, and the thickness ratio of the transparent conductive layer to the SiNx layer is 1:1.3, 1:1.2 , 1:1.1, 1:1 display device. 제5항에 있어서, 상기 투명도전층의 두께는 160-780Å, 상기 SiNx층의 두께는 160-600Å, 상기 SiO2층의 두께는 800-1200Å인 표시장치.The display device of claim 5 , wherein the transparent conductive layer has a thickness of 160-780 Å, the SiNx layer has a thickness of 160-600 Å, and the SiO 2 layer has a thickness of 800-1200 Å. 제6항에 있어서, 상기 투명도전층의 두께는 200-650Å, 상기 SiNx층의 두께는 200-500Å, 상기 SiO2층의 두께는 1000Å인 표시장치.The display device of claim 6 , wherein the transparent conductive layer has a thickness of 200-650 Å, the SiNx layer has a thickness of 200-500 Å, and the SiO 2 layer has a thickness of 1000 Å. 제1항 또는 제2항에 있어서, 상기 반도체층은 결정질 반도체층인 표시장치.The display device according to claim 1 or 2, wherein the semiconductor layer is a crystalline semiconductor layer. 제1항 또는 제2항에 있어서,
상기 투명도전층은 80% 이상의 광투과율을 갖는 표시장치.
According to claim 1 or 2,
The transparent conductive layer has a light transmittance of 80% or more.
KR1020150191537A 2015-12-31 2015-12-31 Thin film transistor and display device having thereof KR102468860B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191537A KR102468860B1 (en) 2015-12-31 2015-12-31 Thin film transistor and display device having thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191537A KR102468860B1 (en) 2015-12-31 2015-12-31 Thin film transistor and display device having thereof

Publications (2)

Publication Number Publication Date
KR20170080228A KR20170080228A (en) 2017-07-10
KR102468860B1 true KR102468860B1 (en) 2022-11-18

Family

ID=59356424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191537A KR102468860B1 (en) 2015-12-31 2015-12-31 Thin film transistor and display device having thereof

Country Status (1)

Country Link
KR (1) KR102468860B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10206889A (en) * 1997-01-22 1998-08-07 Sharp Corp Active matrix type liquid crystal display device and its manufacture method
US6583440B2 (en) * 2000-11-30 2003-06-24 Seiko Epson Corporation Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus
KR20110111708A (en) * 2010-04-05 2011-10-12 삼성모바일디스플레이주식회사 Display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20170080228A (en) 2017-07-10

Similar Documents

Publication Publication Date Title
KR101994227B1 (en) Organic light emitting diode device and method for fabricating the same
US7541738B2 (en) Display unit and manufacturing method thereof
US10096800B2 (en) Display device including reflecting layer
KR101503313B1 (en) Organic light emitting display device and method of fabricatin thereof
US20160049612A1 (en) Display device
KR20190081481A (en) Organic electroluminescence display device and method of fabricating thereof
KR102645419B1 (en) Light emitting display apparatus
KR20170080224A (en) Organic electroluminescent device and method for fabricating the same
KR102407521B1 (en) Organic light emitting display device
TW200417289A (en) Color light emitting display device
KR102638950B1 (en) Electro-luminescence display apparatus
KR102646913B1 (en) Organic light emitting display device
KR101957145B1 (en) Organic Light Emitting diode display and method of manufacturing the same
KR102542133B1 (en) Display device for preventing corrosion
US10074302B2 (en) Display apparatus
KR102468860B1 (en) Thin film transistor and display device having thereof
KR101970491B1 (en) Organic electro-luminescence display device
KR20150078392A (en) Organic light emitting diode display device and fabricating method of the same
KR102019063B1 (en) Organic Light Emitting Device
JP7267748B2 (en) Display device
KR102408470B1 (en) Electroluminescence display device
CN112530976A (en) Organic light emitting diode display device
KR102536343B1 (en) Thin film transistor and mehtod of fabricating thereof, display device having thin film transistor
KR102334526B1 (en) Organic light emitting display device and method of fabricating thereof
KR102220681B1 (en) Display device having organic light emitting diode source

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant