KR102464062B1 - 안테나 개구면에서 dc 오프셋 보정 - Google Patents

Abstract

안테나 개구면 내의 DC 오프셋 보정을 위한 방법 및 장치가 기술된다. 하나의 실시예에서, 상기 안테나는: 액정(LC)을 갖는 안테나 엘리먼트들의 어레이; 복수의 드라이버들을 갖고, 상기 어레이에 결합된 구동 회로망으로서, 상기 복수의 드라이버들의 각각의 드라이버는 상기 어레이의 안테나 엘리먼트에 결합되고, 구동 전압을 상기 안테나 엘리먼트에 인가하도록 동작가능한, 구동 회로망; 및 구동 극성의 제1 구간 동안 각각의 안테나 엘리먼트의 상기 LC에 인가된 제1 전압의 제1 크기와 상기 제1 구간의 상기 구동 극성에 반대되는 구동 극성의 제2 구간 동안 상기 각각의 안테나 엘리먼트의 상기 LC에 인가된 제2 전압의 제2 크기 간의 오프셋에 대해 보상하기 위해 구동 전압들을 조정하도록 상기 구동 회로망에 결합된 전압 보정 로직;을 포함한다.

Description

안테나 개구면에서 DC 오프셋 보정

본 발명의 실시예들은 액정(liquid crystal: LC)들을 갖는 무선 주파수 (radio frequency: RF) 장치들의 분야에 관한 것이고; 더욱 구체적으로 본 발명의 실시예들은 RF 리플, 플릭커(flicker), 또는 다른 관측들이 이루어진 액정(LC)들을 갖는 무선 주파수 (RF) 장치들의 구동 및 제어에 관한 것이다.

액정(LC)들을 이용하는 디스플레이 장치들은 LC를 가로질러 인가되는 구동 전압의 극성을 일정한 구간(interval)들에서 반전시키는 구동 방법을 전형적으로 이용한다. 이러한 구간은 전형적으로 시간 프레임들 또는 프레임들이라고 불린다. 이것은 LC 장치 내에 전압의 저장을 초래할 수 있는 LC 장치 내에서의 전하들의 트래핑(trapping)을 방지하거나 최소화하기 위해 수행된다. 이러한 전하들은 수많은 원인들로부터 유발되는데, 대부분 LC 장치 내의 물질들의 오염 또는 저하에 기인한다. 주어진 극성의 지속적인 인가는 (유기산과 같은) 오염물들의 전하들을 분리시키고, 이들을 LC 장치의 경계들로 이동시키며, 여기서 이들은 달라붙어 있을 수 있다. 인가된 전압의 극성을 반전시킴으로써, 이러한 충전된 부류들의 분리 및 이송이 감소될 수 있다. 하지만, 대칭적으로 전압을 반전시키는 것은 실행하기 어려워서 "순 DC 오프셋(net DC offset)"이 초래된다.

"플릭커(flicker)"라고 불리는 상태가 또한 발생할 수 있는데, 이것은 포지티브 프레임 동안 인가된 전압의 절대값과 네거티브 프레임 동안 인가된 것 간의 충분한 차이가 존재할 때 야기되어, 포지티브 및 네거티브 프레임들 내의 LC의 광학적 속성들이 상이하고 사람의 눈에 보인다. 디스플레이에서, 이것은 광 센싱 장치에 의해 보이거나 검출될 수 있다. 시간의 경과에 따라, 플릭커를 초래한 포지티브 및 네거티브 프레임들 간의 비대칭은 스토리지 전하(storage charge)를 초래한다. 장치 내에 저장된 전하는 LC에 인가되도록 의도된 전압과 실제로 인가된 전압 간의 차이를 생성할 수 있다. 이것은 엘리먼트들에 인가되는 RMS(root mean squared) 전압의 감소를 초래할 수 있다. "이미지 스티킹(image sticking)"이라고 불리는 이러한 문제의 다른 증상이 발생할 수 있는데, 이것은 이전에 적용된 이미지 패턴의 다음 이미지 패턴에 대한 영향이다.

인가된 전압의 극성을 정기적으로 반전시키는 것이 전하 트래핑을 방지하는 데에 효과적이라도, 이것 자체로는 "플릭커"와 같은 문제들을 방지하기에 충분하지 않다. 만일 포지티브 극성 및 네거티브 극성에서 인가된 전압들 간에 지속적인 차이가 존재한다면, 이것은 프레임들 간에 "순 DC 오프셋"을 초래할 수 있고, 이로써 시간의 경과에 따라 LC 장치들의 경계들에서 전하들의 순 축적(net accumulation)이 존재하게 된다.

LC 기반 장치에서 이를 방지하기 위하여, 구동 극성의 하나의 구간 동안 LC 장치에 인가된 전압의 절대값 및 반대되는 구동 극성의 다음 구간 동안 인가된 전압의 절대값 간의 DC 오프셋이 가능한 한 영(0)에 가까운 것이 바람직하다.

LC 디스플레이들에서, DC 오프셋의 조정은 모든 회색 레벨에서 각각의 극성에 대해 각각의 엘리먼트에 보내지는 전압값들을 보상함으로써 수행될 수 있다. 디스플레이에서, 선택된 회색 레벨들에서 각각의 극성에서의 보상 전압의 양은 광학적으로 결정될 수 있고, 플릭커를 널(null)이 되게 하도록 선택된다. 다시 말해, 프레임들의 포지티브 및 네거티브 극성 간의 전압 차이는 광학적 플릭커를 초래하는데, 이것은 광학적 센서 또는 센서들(카메라)의 어레이에 의해 관측될 수 있고, 자동화된 테스트 설정에서 보정(correction) 알고리즘을 이용해서 널이 될 수 있다. 그리고, 그러한 보정값들은 저장될 수 있고, 오프셋을 최소화하기 위해 이용될 수 있다.

DC 오프셋 문제가 LC 디스플레이들에 대해 앞에서 상술되었다. LC 구동 메커니즘은 디스플레이들과 동일하기 때문에 동일한 현상이 LC RF 안테나에서 관측된다. 이러한 현상의 영향은 수신기에서 반송파 대 잡음(C/N) 비율을 저하시키는 안테나 성능에서의 RF 리플로서 관측된다. 안테나 구조물은 LC 응답의 광학적 측정을 위한 경로를 차단하기 때문에, LC 디스플레이에서 이용되는 DC 오프셋 보정 방법은 LC RF 안테나의 현재 상태에 적용될 수 없다.

안테나 개구면 내의 DC 오프셋 보정을 위한 방법 및 장치가 기술된다. 하나의 실시예에서, 상기 안테나는: 액정(LC)을 갖는 안테나 엘리먼트들의 어레이; 복수의 드라이버들을 갖고, 상기 어레이에 결합된 구동 회로망으로서, 상기 복수의 드라이버들의 각각의 드라이버는 상기 어레이의 안테나 엘리먼트에 결합되고, 구동 전압을 상기 안테나 엘리먼트에 인가하도록 동작가능한, 구동 회로망; 및 구동 극성의 제1 구간 동안 각각의 안테나 엘리먼트의 상기 LC에 인가된 제1 전압의 제1 크기와, 상기 제1 구간의 상기 구동 극성에 반대되는 구동 극성의 제2 구간 동안 상기 각각의 안테나 엘리먼트의 상기 LC에 인가된 제2 전압의 제2 크기 간의 오프셋에 대해 보상하기 위해 구동 전압들을 조정하도록 상기 구동 회로망에 결합된 전압 보정 로직;을 포함한다.

본 발명은 이하에 주어진 상세한 설명 및 발명의 다양한 실시예의 첨부된 도면으로부터 더욱 완전하게 이해될 것이지만, 이는 본 발명을 특정 실시예로 제한하는 것으로 해석되어서는 안되고, 단지 설명 및 이해만을 위한 것이다.
도 1은 전압 조정 장치의 하나의 실시예의 블록도이다.
도 2는 시간의 경과에 따라 무선 주파수(RF) 리플이 없는 전송 파라미터(S21)를 도시한다.
도 3은 시간의 경과에 따라 RF 리플이 있는 전송 파라미터(S21)를 도시한다.
도 4는 LC 안테나 개구면 내의 RF 단위 셀에 대한 구동 전압들을 도시한다.
도 5는 감마 전압들을 이용해서 데이터 (소스) 드라이버 출력 제어를 도시한다.
도 6은 RF 리플 보정 프로세스의 실시예의 흐름도를 도시한다.
도 7a 및 7d는 RF 리플 보정 프로세스의 하나의 실시예를 이용하는 전압 조정들의 예를 도시한다.
도 8은 RF 리플 보정 프로세스의 다른 실시예의 흐름도이다.
도 9는 전송 대 전압 곡선의 예를 도시한다.
도 10은 DC 오프셋 보정값들을 결정하기 위한 프로세스의 하나의 실시예의 흐름도이다.
도 11은 도파관 구역의 외부에 위치한 단일한 테스트 구조물을 위한 라우팅(routing)의 하나의 실시예이다.
도 12는 테스트 구조물의 하나의 실시예를 도시한다.
도 13은 광학적으로 투명한 테스트 구조물들을 위한 게이트 및 소스 라인 라우팅의 하나의 예를 도시한다.
도 14 및 15는 안테나 개구면을 위한 패치 및 아이리스를 형성하는 패치 유리 (기판) 및 아이리스 유리 (기판) 구조물들의 예들을 각각 도시한다.
도 16 및 17은 패치 유리 기판 및 아이리스 유리 기판 상에서의 라우팅의 예들을 각각 도시한다.
도 18은 원통형으로 급전되는 홀로그래픽 방사형 개구면 안테나의 하나의 실시예의 개략도를 도시한다.
도 19는 접지면 및 재구성가능 공진기 층을 포함하는 안테나 엘리먼트들의 하나의 로우(row)의 투시도를 도시한다.
도 20은 튜닝가능 공진기/슬롯의 하나의 실시예를 도시한다.
도 21은 물리적 안테나 개구면의 하나의 실시예의 단면도를 도시한다.
도 22a-d는 슬롯팅된 어레이를 생성하기 위한 상이한 층들의 하나의 실시예를 도시한다.
도 23은 원통형으로 급전되는 안테나 구조물의 하나의 실시예의 측면도를 도시한다.
도 24는 나가는 파(outgoing wave)를 가진 안테나 시스템의 다른 실시예를 도시한다.
도 25는 안테나 엘리먼트들에 대한 매트릭스 구동 회로망의 배치의 하나의 실시예를 도시한다.
도 26은 TFT 패키지의 하나의 실시에를 도시한다.
도 27은 동시에 존재하는 송신 및 수신 경로들을 갖는 통신 시스템의 하나의 실시예의 블록도이다.

이하의 설명에서, 본 발명의 더욱 완전한 설명을 제공하기 위하여 다수의 세부사항들이 제시된다. 하지만, 본 발명은 이러한 특정 세부사항들 없이도 실시될 수 있다는 것이 본 기술분야의 통상의 기술자에게 명백할 것이다. 다른 예시들에서, 본 발명을 모호하게 하는 것을 피하기 위하여 잘 알려진 구조물들 및 장치들은 상세하게 도시되는 것이 아니라 블록도 형태로 도시된다.

전압 보정의 개요

안테나의 구동 스킴(drive scheme)을 제어하기 위한 방법 및 장치가 공개된다. 하나의 실시예에서, 안테나는 예를 들어 후술하는 안테나 실시예들에서 기술된 바와 같은, 하지만 이에 한정되지는 않는 평면 패널 안테나를 포함한다. 본 명세서에서 기술된 기법들은 이러한 안테나에 한정되지 않는다는 점에 유의해야 한다.

하나의 실시예에서, 구동 스킴은 안테나에서 안테나 엘리먼트들을 제어하기 위한 전압값들의 선택을 포함한다. 하나의 실시예에서, 안테나 엘리먼트들은 RF 방사 안테나 엘리먼트들이다; 하지만, 본 명세서에서 공개된 기법들은 그러한 안테나 엘리먼트들에 한정되지 않는다. 하나의 실시예에서, RF 방사 안테나 엘리먼트들은 메타물질 액정 기반 안테나 엘리먼트들이다. 하나의 실시예에서, 메타물질 안테나 엘리먼트들은 예를 들어 더욱 상세하게 후술하는 공개된 것들과 같은, 하지만 이에 한정되지 않는 표면 산란 메타물질 안테나 엘리먼트들이다.

하나의 실시예에서, 안테나에 대한 구동 스킴은 안테나와 관련해서 이루어진 관측들을 기초로 하여 수정된다. 이러한 관측들은 테스트 장비, 테스트 구조물들, 및 센서들에 의해서 획득될 수 있다. 하나의 실시예에서, 관측들은 무선 주파수(RF) 리플, 플릭커, 및/또는 환경적 변화들(예컨대, 온도 변화, 압력 변화 등)과 관련된 관측들을 포함한다.

관측들을 기초로 하여, 구동 스킴에 대한 변경이 이루어진다. 하나의 실시예에서, 구동 스킴에 대한 하나 이상의 변경들은 안테나의 일부 부분의 동작을 제어하는 하나 이상의 전압들을 조정하는 것을 포함한다. 하나의 실시예에서, 감마 전압들, 트랜지스터(예컨대, TFT(thin film transistor))의 게이트, 소스 및/또는 드레인 전압들, 기준 또는 공통 전압(예컨대, Vcom) 등 중의 하나 이상에 대한 조정이 이루어진다.

RF 리플 및/또는 플릭커 관측들의 경우에, 본 명세서에서 공개된 기법들은 안테나 엘리먼트들을 위한 드라이버들을 포함하여 안테나 엘리먼트들을 제어하는 것에 특정된 전압값들을 조정한다. 하나의 실시예에서, 감마 전압값들이 조정된다. 다른 실시예에서, 공통 전압, 예컨대, Vcom 값이 조정된다. 전압 조정들은 이러한 전압들에 한정되지 않는다는 점에 유의한다.

도 1은 전압 조정 장치의 하나의 실시예의 블록도이다. 하나의 실시예에서, 장치는 안테나의 일부이다. 다른 실시예에서, 장치는 안테나에 의해 사용되지만, 안테나와는 별개이다. 또 다른 실시예에서, 일부분은 안테나의 일부이고 다른 부분은 안테나와는 별개이되 안테나에 의해 사용되도록 장치의 부품들이 분산된다.

도 1을 참조하면, 전압 조정 컴포넌트(100)는 하나 이상의 구동/제어 전압값들(101)(예컨대, 감마 전압값들, 트랜지스터(예컨대, TFT(thin film transistor))의 게이트, 소스 및/또는 드레인 전압들, 기준 또는 공통 전압(예컨대, Vcom) 등) 및 안테나에 대해서 이루어진 관측들과 관련된 관측 데이터(102)를 수신한다. 하나의 실시예에서, 관측 데이터(102)는 RF 리플 측정치들 또는 정보, 플릭커 측정치 또는 정보, 환경 측정치들 등 중의 하나 이상을 포함한다. 이것들은 테스터들, 테스트 구조물들, 센서들 등으로부터 획득될 수 있다.

이러한 입력들에 응답하여, 전압 조정 컴포넌트(100)는 안테나에 의해 사용되는 구동 및/또는 제어 전압들에 대한 전압 조정들을 수행한다. 하나의 실시예에서, 전압 조정 컴포넌트(100)는 관측된 RF 리플에 응답하여 전압 조정들을 수행한다. 다른 실시예에서, 전압 조정 컴포넌트(100)는 관측된 플릭커에 응답하여 전압 조정들을 수행한다. 또 다른 실시예에서, 전압 조정 컴포넌트(100)는 관측된 RF 리플 및 플릭커에 응답하여 전압 조정들을 수행한다.

하나의 실시예에서, 전압 조정 컴포넌트(100)는 RF 리플 보정 컴포넌트(100A)를 이용해서 관측된 RF 리플에 응답하여 전압 조정들을 수행한다. 다른 실시예에서, 전압 조정 컴포넌트(100)는 DC 오프셋 보정 컴포넌트(100B)를 이용해서 관측된 플릭커에 응답하여 전압 조정들을 수행한다. 또 다른 실시예에서, 전압 조정 컴포넌트(100)는 RF 리플 보정 컴포넌트(100A) 및 DC 오프셋 보정 컴포넌트(100B)가 직렬로 결합되거나 작동하는 결합된 RF 리플 및 DC 오프셋 보정 컴포넌트를 이용해서 관측된 RF 리플 및 플릭커에 응답하여 전압 조정들을 수행한다. 하나의 실시예에서, 두 개의 방법들은 광학적 DC 오프셋 보정/검출 방법(100B)이 예상 감마 전압 보정량들을 수립하는 데에 사용되고, 이후 RF 리플 방법(100A)을 가지고 하는 더욱 미세한 보정이 그러한 예상값들 부근에서 수행되도록 결합된다. 만일 테스트 구조물들이 주변부에만 배치되거나 ITO 구조물의 커패시턴스가 RF 엘리먼트들과 가깝되 상이하다면, 100B를 이용해서 찾아낸 전압 보정의 양은 어레이 내의 RF 엘리먼트들을 위해 필요한 것과는 상이할 수 있다. 두 개의 방법들의 조합은 전체 전압 범위를 스캔하지 않으면서 더 짧은 시간(100B) 안에 더욱 정밀한 보정(100A)을 제공할 수 있다. 하나의 실시예에서, 전압 조정 컴포넌트(100)는 공통 전압을 조정하기 위하여 기준 또는 공통 전압 Vcom 조정 컴포넌트(100C)를 포함한다. 이러한 조정은 하나 이상의 관측들(예컨대, RF 리플, 플릭커 등)을 기초로 하여 이루어질 수 있다.

전압 조정 컴포넌트(100)는, 본 기술분야에서 잘 알려진 방식으로 어레이(105) 내의 안테나 엘리먼트들을 구동 및 제어하는 데에 사용하기 위해 전압값들을 이용하는, 안테나 컨트롤러(104)에 의한 액세스를 위해 메모리(103)(예컨대, 룩업 테이블(LUT))에 저장된 하나 이상의 새로운, 또는 업데이트된, 구동/제어 전압값들(110)을 출력한다.

전압 조정 컴포넌트(100)에 의해 수행되는 리플 보정 및 DC 오프셋 보정을 위한 실시예들과 관련된 예들 또는 다른 안테나 실시예들에 의해 사용되는 예들이 더욱 상세하게 후술된다.

리플 보정의 개요

하나의 실시예에서, LC 기반 안테나 개구면은 액정(LC) 상에 인가되는 차분 전압의 극성을 주기적으로 반전시키는 구동 스킴을 이용한다. LC 기반 안테나 개구면은, 예를 들어, 더욱 상세하게 후술하는 안테나 개구면이지만, 이에 한정되지 않는다. 하나의 실시예에서, LC 차분 전압의 극성은 본 명세서에서 프레임들이라고 지칭되는 정기적인 시간 구간들에서 반전된다. 전압 극성 반전은 전극 표면들(예컨대, LC 기반 안테나 엘리먼트들(예컨대, 후술하는 표면 산란 안테나 엘리먼트들)의 패치/슬롯 쌍들 내의 패치 전극) 상에서 LC에 전하들의 축적을 방지하기 위해 적용된다. 이러한 축적은 LC 층 내에 전압의 축적을 야기하고, 장치 특성들을 방해한다. 각각의 프레임에서의 전압 극성의 반전은 각각의 프레임에서 전하들을 여기저기로 이동시키기 때문에 이러한 축적을 방지한다. 이러한 전하들은 주로 오염 또는 물질 저하 산물에 기인하여 LC에 존재한다. 예를 들어, 안테나 개구면 세그먼트 조립 프로세스에서 UV에 대한 노출, 의도치 않게 노출된 금속과 LC의 반응, LC와 정렬 층들의 반응 등으로부터 초래되는 LC 물질의 저하일 수 있다.

인가된 전압에서의 차이는 포지티브 프레임과 네거티브 프레임 간의 LC의 광학적 속성에서의 차이로서 관측된다. 다른 영향인 RF 리플은 포지티브 프레임과 네거티브 프레임에서 LC 상에 인가된 차분 전압 간의 뚜렷한 차이가 존재할 때 LC 안테나 개구면에서 관측된다. 액정을 가진 안테나 엘리먼트들을 갖는 안테나 개구면에서의 RF 리플은 액정 디스플레이(LCD)들에서의 플릭커와 유사하다. LC 안테나 개구면에서, 인가된 전압의 차이는 LC 유전체 속성 및 궁극적으로는 안테나 주파수에서의 차이로서 관측된다. 인가된 차분 LC 전압에서의 차이는 트랜지스터 또는 LC를 통한 누출, 어레이 내의 RC 지연, 엘리먼트들 간의 크로스토크(cross-talk)에서의 차이들 및 포지티브와 네거티브 프레임들 간의 "킥백(kickback)" (또는 피드스루(feedthrough)) 전압의 차이에 기인할 수 있다. 안테나 주파수의 이러한 차이는 시간에 맞춰 주기적으로 변하는 안테나 응답을 야기한다. 안테나의 중심 주파수, 즉 가장 높은 이득이 관측되는 주파수가 주기적으로 변하는 것이 관측될 수 있다. 테스팅 도구는 RF 리플 영향을 측정할 수 있다.

RF 리플 현상은 중심 주파수에서 수행되는 시간 영역의 연속파(continuous wave: CW) 측정들에서 더욱 명확하게 관측된다. 이상적인 경우에, 전송 파라미터(S21)는 LC 기반 안테나 개구면의 하나의 실시예에 대해 도 2에서 도시된 바와 같이 시간의 경과에 따라 일정해야 한다. RF 리플이 존재할 때, S21에서의 시간 의존적인 주기적 변화는 LC 기반 안테나 개구면의 하나의 실시예에 대해 도 3에서 도시된 바와 같이 관측된다. 상술한 바와 같이, 인가된 전압의 주가적 변화는 중심 주파수를 변화시키고, 이것은 일정한 주파수에서 측정된 전송 파라미터의 주기적 변화를 야기한다.

하나의 실시예에서, 본 명세서에서 공개된 전압 보정 기법들은 RF 안테나 개구면에서의 RF 리플에 대해 보정한다. 하나의 실시예에서, RF 리플 영향에 대해 보정하기 위하여, 예를 들어, 2017년 5월 16일자에 출원된 "Free Space Segment Tester (FSST)"라는 명칭의 U.S. 출원 제15/596,370호에서 공개된 도구와 같은 것이되 이에 한정되지 않는 RF 자유 공간 테스트 도구(free space test tool)를 이용해서 감마 전압 보정을 자동화하도록 전압 보정 프로세스가 이용된다. 감마 전압 보정의 자동화는 RF 리플의 현상을 감소시키거나, 최소화하거나, 및/또는 제거할 목적으로 이용된다. 이러한 프로세스는 한 번 이상 수행될 수 있다는 점에 유의해야 한다. 하나의 실시예에서, 이러한 프로세스는, 예를 들어, 온도 센서들 및/또는 압력 센서들 중의 하나 또는 양쪽 모두를 이용해서 포착되는 급격한 환경적 변화와 같이 현저한 변화가 발생했을 때 반복된다.

하나의 실시예에서, 전압 보정 유닛은 전압 조정 방법을 수행한다. 하나의 실시예에서, 방법은 포지티브 및 네거티브 프레임 양쪽 모두에서 동일한 차분 전압을 적용하도록 구동 전압들을 재조정함으로써 RF 리플을 감소시키고, 잠재적으로 최소화한다. 하나의 실시예에서, RF 리플 보정에 대한 전압 조정 방법은 자유 공간 테스트(free space test: FST) 측정 시스템에서 적용된다.

하나의 실시예에서, 안테나(전송 파라미터(S21))의 RF 응답은 주파수 및 시간 영역 양쪽 모두에서 관측된다. 구동 전압을 재조정하기 위해 채용되는 "데이터" 전압들을 생성하기 위해 감마 전압값들이 이용된다. 감마 전압은 전형적인 "데이터" 드라이버 칩을 위해 도 4에서 도시되는 바와 같이 출력 "데이터" 전압을 제어한다. 도 4를 참조하면, LC 안테나 개구면 내의 RF 단위 셀을 위한 구동 전압들은 RF 엘리먼트(412) 및 스토리지 커패시터(411)에 결합된 기준 또는 공통 전압 Vcom(402)을 포함한다. RF 엘리먼트(412) 및 스토리지 커패시터(411)는 또한 트랜지스터(410)의 드레인에 결합된다. 하나의 실시예에서, 트랜지스터(410)는 TFT(thin film transistor)이다. 트랜지스터(410)의 게이트(402)는 스캔/게이트 드라이버(420)로부터 스캔 전압을 수신한다. 트랜지스터(410)의 데이터/소스(401)는 감마 전압 기준 생성기(422)로부터의 감마 전압에 의해 제어되는, 데이터 드라이버(421)로부터의 출력 데이터 전압을 수신하도록 결합된다.

감마 전압 드라이버는 세그먼트들을 위한 원하는 주파수들에 대한 측정된 전력 대 전압 응답을 "선형화한다"/"보정한다." 각각의 회색 레벨/극성에 대해, 당해 회색 레벨/극성을 위해 찾아진 ΔVcom을 이용해서 새로운 감마 전압이 계산된다. 이후, 이러한 값들은 컨트롤러 보드 상의 메모리(예컨대, EEPROM) 내의 룩업 테이블 안으로 배치된다. 하나의 실시예에서, 타이밍 컨트롤러(430)는 컨트롤러 보드이다. 이러한 값들은 감마 전압 생성기(422)를 설정하기 위해 이용된다. 감마 전압 생성기(422)는 저항 사다리 상의 노드들로 가는 감마 전압들을 가지고 데이터 드라이버(421) 내의 저항 사다리 안으로 입력한다. 이러한 감마 칩 정보(gamma chip info) 및 컨트롤러 보드로부터의 회색 레벨 데이터를 가지고, 데이터 드라이버(421)는 "로우(row)" (게이트) 라인 스캔으로서 각각의 소스 라인에 보정된 소스 전압들을 기록함으로써 각각의 프레임을 위한 새로운 정보를 업데이트한다.

타이밍 컨트롤러(430)는 데이터 드라이버(421) 및 스캔/게이트 드라이버(420)를 제어하도록 결합된다. 하나의 실시예에서, 타이밍 컨트롤러(430)는, 적절한 아날로그 전압들을 소스 라인들에 출력하기 위해 감마 전압 생성기를 이용하고 있는, 데이터 드라이버에 데이터를 뱉어 내는 것뿐만 아니라 데이터 전압 구동의 타이밍을 제어한다.

하나의 실시예에서, 데이터 드라이버 칩 출력은 네거티브 및 포지티브 프레임 양쪽 모두를 위한 각각의 회색 음영 레벨에서 정의된다. N개의 감마 전압 레벨들에 대해, 감마 전압을 가지고 직접(directly) 제어되는 N/2개의 회색 음영 레벨들이 존재한다. 하나의 실시예에서, RF 리플 보정은 이러한 N/2개의 회색 음영 레벨들에서 수행된다.

하나의 실시예에서, RF 리플 보정은 감마 전압 보정 로직(423)에 의해 수행된다. 하나의 실시예에서, 감마 전압 보정 로직(423)은 소프트웨어를 실행하는 회로망을 포함한다. 대안적으로, 감마 전압 보정 로직(423)은 하드웨어, 소프트웨어, 펌웨어, 또는 이들 중의 둘 이상의 조합을 포함한다. 하나의 실시예에서, RF 리플은 자유공간 테스터(FST)를 이용해서 측정되고, 감마 전압 보정 로직(423)은 회로망(예컨대, 프로세서, 컨트롤러, 디지털 로직 등)에 의해 실행되는 소프트웨어를 이용해서 ΔVcom을 결정하고, 소프트웨어를 이용해서 감마 전압을 계산하고, 소프트웨어를 이용해서 새로운 감마 전압값들을 감마 전압 생성기(422)에 보낸다.

하나의 실시예에서, 감마 전압들의 초기 세트가 결정된다. 도 5는 이러한 감마 전압 곡선들의 예를 도시한다. 도 5를 참조하면, 전압 곡선들은 hAVDD라고 지칭되는 중간에 있는 전압 레벨에 대하여 대칭이다. 하나의 실시예에서, 전압 레벨은 또한 공통 전압(Vcom)에 대한 초기값으로서 이용된다. 하나의 실시예에서, 가장 높은 회색 음영은 가능한 가장 큰 전압 범위를 달성하도록 설정되고, 가장 낮은 회색 음영은 0V 차분 LC 전압을 달성하도록 설정된다.

회색 음영 레벨이 가장 큰 전압 범위로 설정될 때, LC 기반 안테나 엘리먼트의 RF 응답은 FST에서 관측되고, RF 리플은 중심 주파수에 대해 측정된다. 만일 리플 양이 기준보다 더 크다면, Vcom은 리플 양이 기준 아래에 있을 때까지 증가되거나 감소된다. 이 Vcom 값에서, 중심 주파수가 주파수 영역에서 다시 결정된다. 시간 영역에서의 리플 측정은 새로운 중심 주파수에서 반복된다. 리플 양이 기준 아래에 있다면, 이 Vcom 값은 새로운 Vcom 값(Vcom_adj)으로서 수립된다. 그렇지 않으면, Vcom 조정 프로세스는 리플 양이 기준 아래에 있을 때까지 반복된다.

Vcom 조정 프로세스는 경미한 변형을 가지고 나머지 (N/2)-1개의 회색 음영 레벨들에 대해 반복된다. 나머지 회색 음영들의 각각에 대해, RF 응답 및 중심 주파수가 측정된다. 리플 양이 시간 영역에서 측정되고, Vcom은 리플 기준에 맞도록 증가 또는 감소된다. 하나의 실시예에서, 기준은 임계치 위의 RF 리플이 신호를 왜곡시키는 경우의 임계치이거나 이와 달리 수신기에서 반송파 대 잡음(C/N)에 영향을 주는 임계치이다. 하나의 실시예에서, 임계치는 0.10 dB로 설정된다. 이후, RF 응답 측정은 새로운 중심 주파수를 측정하기 위하여 반복된다. 리플은 새로운 중심 주파수에서 재측정된다. 이러한 프로세스는 리플 양이 기준을 만족시킬 때까지 반복된다. 이 단계에서의 Vcom은 Vcom_temp라 불린다.

ΔVcom=Vcom_temp-Vcom_adj

이러한 차이(ΔVcom)는 이러한 회색 음영 레벨에 대한 새로운 감마 전압을 계산하기 위하여 이러한 회색 음영 레벨에 대한 감마 전압값들로부터 차감된다(subtracted). 이러한 조정을 적용하기 위한 다수의 방법들이 존재한다. 하나의 실시예에서, ΔVcom은 이러한 회색 음영 레벨에 대한 새로운 감마 전압값들을 계산하기 위하여 이러한 회색 음영에서 사용된, 포지티브 및 네거티브 프레임들과 관련된, 감마 전압값들 양쪽 모두로부터 차감된다. 다른 실시예에서, 2*ΔVcom은 이러한 회색 음영에서의 감마 전압값들 중의 하나로부터 차감된다.

하나의 실시예에서, Vcom 레벨은 RF 리플 보정 전에 설정되고, 단지 임시적인 Vcom 재조정만이 허용된다. 이후, 앞 문단에서 기술된 감마 전압 조정은 가장 높은 회색 음영 레벨에 대해서도 이용된다.

이러한 조정 프로세스는 ΔVcom 및 업데이트된 감마 전압 값들을 계산하기 위하여 나머지 회색 음영 레벨들에 대해 반복된다. 하나의 실시예에서, 업데이트된 감마 전압 세트는 리플 기준을 확인하기(confirm) 위하여 각각의 회색 음영 레벨에 대해 새로운 중심 주파수에서 다시 리플 양을 측정하도록 새로운 Vcom 레벨로서 Vcom_adj와 함께 이용된다. 만일 측정된 리플 양이 리플 기준을 만족시킨다면, RF 리플 보정 프로세스는 완료된 것으로 여겨진다. 그렇지 않으면, 감마 전압 조정 프로세스는 RF 리플 기준이 만족될 때가지 반복된다.

도 6은 RF 리플 보정 유닛의 하나의 실시예의 일부로서 수행되는 상술한 RF 리플 보정 프로세스의 흐름도의 하나의 실시예를 도시한다. 이 프로세스는 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행된다.

도 7a-7d는 안테나를 위한 수도 하프 Vdd 구동 모드(pseudo half Vdd drive mode)에 대한 전압 조정 프로세스의 하나의 실시예를 도시한다. 도 7a를 참조하면, Vsource 전압은 Vcom 전압과 함께 0V-7V 사이에 있다. 이것은 7V Half Vdd (True Half Vdd) 구동 모드라고 본 명세서에서 지칭된다. 그러한 경우에, LC 전압(예컨대, 패치/슬롯 안테나 엘리먼트의 패치 상의 전압)은 포지티브 및 네거티브 프레임들에 대해 7V와 -7V 사이에 있을 것이다. 이것은 두 개의 전압들이 0V에 대해 대칭인 이상적인 경우를 나타낸다.

도 7b는 두 개의 전압 레벨들이 전압에 대해 대칭이 아닌 경우를 도시한다. 도 7b를 참조하면, 소스 상의 전압 Vsource는 0V와 6.5V 사이에 있고, 전압의 범위는 6.5V와 -7V 사이이다. 이것은 RF 리플을 초래한다. 이것을 처리하기 위하여, RF 보정 유닛은 (도 7c에서 도시된 바와 같이) 공통 전압 Vcom을 증가시키거나 또는 (도 7d에서 도시된 바와 같이) Vcom을 감소시킨다. 도 7c에서 도시된 바와 같이 Vcom을 증가시킨 후에, 리플이 측정되고, 만일 RF 리플이 증가한다고 결정되면, RF 리플 보정 유닛은 전압 조정이 잘못된 방향으로 가고 있다고 결정하고, 그것을 감소시킴으로써 Vcom을 조정하도록 움직인다. Vcom을 감소시킨 결과들이 리플의 감소를 야기하면, RF 리플 보정 유닛은 RF 리플이 더 이상 감소하지 않을 때까지 계속해서 Vcom을 감소시킨다. 만일 감소하는 Vcom이 RF 리플의 증가를 초래한다면 Vcom이 증가될 수 있다는 점에 유의해야 한다.

하나의 실시예에서, Vcom을 조정하는 데에 이용되는 스텝(step) 사이즈는 RF 리플 보정 프로세스 전체에 걸쳐서 동일할 수 있다. 다른 실시예에서, Vcom을 조정하는 데에 이용되는 스텝 사이즈는 RF 리플 보정 프로세스 전체에 걸쳐서 변화할 수 있다. 예를 들어, 스텝 사이즈는 처음에는 균일할 수 있지만; 리플의 양이 (예컨대, Vcom을 하방으로 조정한 것으로 인해) 감소되고 있는 중이다가 Vcom의 조정의 결과로서 갑자기 증가함에 따라, 아무런 RF 리플을 초래하지 않거나 미리 결정된 양의 RF 리플(예컨대, 미리 결정된 레벨 하의 RF 리플)을 초래하는 Vcom을 식별하는 프로세스가 획득됨으로써, 조정의 사이즈는 반대 방향으로(예컨대, 상방으로 Vcom의 조정) 더 작게 만들어질 수 있다.

정의된 RF 리플 보정 프로세스는 안테나 개구면의 각각의 세그먼트 상에서 감마 전압들의 조정을 위해 이용될 수 있다(여기서, 세그먼트들은 단일한 개구면을 형성하도록 함께 결합된다). 하나의 실시예에서, RF 리플 보정 프로세스는 평가되고 있는 안테나 엘리먼트들의 각각의 로트/배치(lot/batch)로부터 적은 수의 샘플들에 관한 조정 결과들을 이용해서 적절한 감마 전압 세트를 계산한다.

도 7a-7d에서 도시된 구동 모드에 대한 대안적인 하나의 안테나 구동 모드는 9V Half Vdd (Pseudo Half Vdd) 구동 모드라고 본 명세서에서 언급된다. 9V Half Vdd (Pseudo Half Vdd)와 7V Half Vdd (True Half Vdd) 구동 모드들 간의 중요한 차이는 9V 모드에서는 Vcom이 VcomH과 VcomL 사이에서 스위칭하고, 7V 모드에서는 Vcom이 일정한 전압이라는 것이다.

도 8은 RF 리플 보정 프로세스의 다른 실시예의 흐름도이다. 프로세스는 하드웨어, 소프트웨어, 펌웨어, 또는 이 셋의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행된다. 하나의 실시예에서, 도 8에서 제시된 동작들은 RF 리플 보정 유닛에 의해 수행된다.

도 8을 참조하면, Vcom의 조정이 허락되는지 여부를 점검하는(checking) 프로세싱 로직에 의해 프로세스가 시작된다(처리 블록 801). 만일 그것이 허락된다면, 처리 블록 802으로 넘어간다. 만일 허락되지 않는다면, 프로세스는 처리 블록 804로 넘어간다.

처리 블록 802에서, 프로세싱 로직은 포지티브 및 네거티브 프레임들에 대해 대칭적인 전압 곡선을 위한 초기(initial) 감마 전압값들을 생성한다. 가장 높은 및 가장 낮은 감마 전압값들은 구동 칩 사양에 의해 전형적으로 결정된다.

처리 블록 802에서, 프로세싱 로직은 또한 가장 낮은 회색 음영 레벨에 대해 LC 상에 0V를 생성하는 것에 가능한 한 근접하게 초기(initial) Vcom 값을 결정한다.

그 이후에, 프로세싱 로직은 가장 높은 및 가장 낮은 감마 전압들에 상응하는 가장 높은 회색 음영 레벨로 가고, 리플 기준을 충족시키기 위하여 Vcom을 재조정한다(처리 블록 803A). 하나의 실시예에서, 처리 블록 803A의 일부로서, 프로세싱 로직은 Vcom을 재조정하고, 새로운 중심 주파수(CF)를 점검하고, 새로운 CF에서 리플을 점검하고, Vcom을 재조정하고, 만일 필요하다면, 중심 주파수 및 리플을 점검하는 것을 반복한다.

Vcom을 재조정한 후에, 프로세싱 로직은 측정의 나머지에 대한 초기 Vcom 값을 조정된 Vcom (Vcom_adj) 값으로 교체한다. 그 이후에, 프로세스는 처리 블록 806A로 넘어간다.

처리 블록 804에서, 프로세싱 로직은 Vcom을 중심으로 포지티브 및 네거티브 프레임들에 대해 대칭적인 전압 곡선을 위한 초기 감마 전압들을 생성한다. 상술한 바와 같이, 하나의 실시예에서, 가장 높은 및 가장 낮은 감마 전압값들은 구동 칩 사양에 의해 전형적으로 결정된다. 하나의 실시예에서, 프로세싱 로직은 가장 낮은 회색 음영 레벨에 대해 LC 상에 0V를 생성하는 것에 가능한 한 근접하게 가장 높은 및 가장 낮은 감마 전압값들의 중간에서 감마 전압들을 설정한다.

다음으로, 프로세싱 로직은 가장 높은 회색 음영 레벨로 가고, 리플을 측정하고, Vcom을 재조정한다(처리 블록 805B). 하나의 실시예에서, 프로세싱 로직은 새로운 중심 주파수(CF)를 점검하고, 새로운 CF에서 리플을 점검한다. 하나의 실시예에서, 단지 임시적인 Vcom 변경만이 허락되고, 공칭 Vcom은 Vcom_adj라고 지칭된다. 하나의 실시예에서, Vcom은 리플 기준을 충족시키도록 임시적으로(temporarily) 재조정된다. 이 Vcom 값은 Vcom_temp라고 지칭된다.

리플을 측정한 후에, 리플이 기준을 충족시키지 않는다면 프로세싱은 Vcom을 다시 재조정하고, Vcom_temp를 점검하는 것 및 업데이트하는 것을 반복한다. 만일 리플 기준이 충족된다면, 프로세싱 로직은

ΔVcom=Vcom_temp-Vcom_adj

을 계산한다.

하나의 실시예에서, 프로세싱 로직은:

gamma_positive_new=gamma_positive-2*ΔVcom

을 이용해서 새로운 감마 전압들을 계산한다.

이후, 프로세싱 로직은 다음 회색 음영 레벨로 가고, Vcom_adj을 가지고 리플을 측정하고, Vcom을 재조정한다(처리 블록 806B). 하나의 실시예에서, 프로세싱 로직은 새로운 중심 주파수(CF)를 점검하고, 새로운 CF에서 리플을 점검한다. 리플 기준을 충족시키기 위하여 Vcom을 임시적으로 재조정한다. 이러한 Vcom 값은 본 명세서에서 Vcom_temp라고 지칭된다. 리플이 기준을 충족시키지 않는다면 Vcom이 다시 재조정되고, 프로세싱 로직은 Vcom_temp를 점검하는 것 및 업데이트하는 것을 반복한다.

만일 리플 기준이 충족된다면, 프로세싱 로직은

ΔVcom=Vcom_temp-Vcom_adj

을 계산한다.

하나의 실시예에서, 프로세싱 로직은:

gamma_positive_new=gamma_positive-ΔVcom, 및

gamma_negative_new=gamma_negative-ΔVcom

중의 하나를 이용해서 새로운 감마 전압들을 계산한다.

하나의 실시예에서, 차이는 다음과 같이:

gamma_(positive 또는 negative)_new=gamma_(positive 또는 negative) - 2*ΔVcom

한쪽에만 적용된다는 점에 유의해야 한다.

현재의 회색 음영 레벨을 처리한 후에, 프로세싱 로직은 Vcom 값을 그것의 초기값으로 도로 변경하고(처리 블록 806C), 프로세스는 처리 블록 807로 넘어간다.

도 8의 상술한 단계들은 Vcom이 스위칭하지 않는 트루 하프 Vdd 모드(true half Vdd mode)에서의 감마 전압 보정을 위한 것이다. 상이한 구동 모드, 즉 도 7a-7d에서 보이는 바와 같이 Vcom이 Vcom High 및 Vcom Low 레벨들 사이에서 스위칭하고 있는 수도 하프 Vdd(pseudo half Vdd)를 위하여, 도 8의 프로세스는 RF 리플이 임계치 아래에 있을 때까지 Vcom High 및 Vcom Low 레벨들을 변경함으로써 RF 리플 보정이 수행되도록 수정될 수 있다. 이러한 경우에, 하나의 실시예에서, 새로운 감마 전압들은:

gamma_positive_new=gamma_positive-(Vcom_low_temp-Vcom_low_adj)

gamma_negative_new=gamma_negative-(Vcom_high_temp-Vcom_high_adj)

에 따라서 계산되는데, Vcom_adj와 유사한 Vcom_high_adj 및 Vcom_low_adj은 조정 단계에서 획득된 Vcom High/Low 레벨들이다. Vcom_temp와 유사한 Vcom_high_temp 및 Vcom_low_temp는 RF 리플 보정 단계에서 이용되는 임시적인 Vcom High/Low 레벨들이다. 다른 경우들에 있어서, 도 8에서 기술된 프로세스는 동일한 양의 Vcom 변경이 Vcom High 및 Vcom Low 레벨 양쪽 모두에 적용된다면 임의의 변경 없이 적용될 수 있다.

처리 블록 807에서, 프로세싱 로직은 모든 회색 음영 레벨들이 완료되었는지 여부를 점검한다. 그렇지 않다면, 프로세스는 처리 블록 806A로 넘어가고, 프로세스는 나머지 회색 음영 레벨들에 대해 거기에서 계속한다. 만일 모든 회색 음영 레벨들이 완료되었다면, 프로세싱은 처리 블록 808로 넘어간다.

모든 나머지 회색 음영 레벨이 평가되고 필요하다면 보정된 후에, 프로세싱 로직은 새로운 값들을 가지고 회색 음영 레벨들에 대한 감마 전압들을 담고 있는 감마 전압 테이블을 업데이트한다(처리 블록 808).

하나의 실시예에서, 프로세싱 로직은 RF 리플 측정을 반복하고(처리 블록 809), RF 리플 기준이 충족되는지 여부를 점검한다(처리 블록 810). 만일 그것이 충족되지 않는다면 반복하고, 프로세스는 기준을 충족시키지 않는 회색 음영 레벨들에 대해 처리 블록 805A로 넘어가고, 프로세스는 모든 회색 음영 레벨들에 대해 기준이 충족될 때까지 거기에서부터 반복한다. 만일 기준이 충족된다면(처리 블록 810), 프로세스는 종료된다.

DC 오프셋 보정의 개요

본 발명의 실시예들은 안테나 개구면 내의 직류 전류(direct current: DC) 오프셋들에 대해 보정하기 위한 기법을 포함한다. 안테나에서 순 DC 오프셋(net DC offset)에 기여할 수 있는 많은 인자들이 존재한다. 충전 비율(charging ratio)들, 킥백 전압(kickback)들, 및 전하 누출들은 포지티브 및 네거티브 프레임들 간에 전형적으로 동일하지 않고, 부가적으로 이 값들은 회색 레벨에 따라 변화할 수 있다.

RF TFT 개구면에 대해 DC 오프셋을 처리하기 위한 디스플레이 방법들을 적용하는데 있어서 여러 어려움들이 존재한다. 예를 들어, 하나의 어려움은 엘리먼트들의 임계 구역(critical area)들에서 LC의 관측을 막는 광학적으로 불투명한 금속 층들이 존재한다는 점이다.

발명의 실시예들은 보정 기법을 이용하는 것이 RF TFT 개구면들에서 DC 오프셋을 감소시킬 수 있도록 하기 위하여 RF TFT 개구면에서 선택된 곳들에서 플릭커를 광학적으로 관측하기 위한 구조물들 및 방법들을 포함한다. 본 발명의 실시예들은 RF 방사에 대한 유전율(permittivity)에서 이방성(anisotropy)을 갖는 것 외에도 RF TFT 개구면들을 만들기 위해 이용되는 액정들도 LC 분자들의 빠른 (짧은) 축과 느린 (긴) 축 간의 굴절률의 차이에 의해 측정되는 광학적 이방성(optical anisotropy)을 갖는다는 사실을 이용한다.

전형적으로, RF TFT 개구면 목적을 위해 이용되는 LC의 델타 n(delta n)은 그 속성이 디스플레이를 위해 최적화된 LC의 델타 n보다 더 크다. 2.7um의 LC 간극(gap)에서, 편광필터들에 대해 45도로 러빙 방향(rubbing direction)을 가진 교차 편광필터들(crossed polarizers) 사이에서, RF 최적화 LC의 전기-광학 곡선은 0부터 7.5 Vrms까지 여러 개의 최대값들(maxima) 및 최소값들(minima)을 보일 것이다.

도 9는 전송 대 전압 곡선의 예를 도시한다. 도 9를 참조하면, LC가 RF 안테나 사용을 위해 최적화된 결과로서, 이러한 LC의 광학적 델타 n은 LCD를 위해 최적화된 LC에서보다 훨씬 더 크다. 편광필터들 및 러빙 방향이 적절히 선택된 ECB(electrically controlled birefringence) 셀에 대해, 전송 대 전압 곡선은 도 9의 도면과 같은 것처럼 보일 것이다.

포지티브 및 네거티브 프레임들 간의 광학적 전송 차이는 전압에 따른 전송의 변화가 급격한(가파른 기울기) 광학적 전송 곡선의 부분들에서 두드러진다. 이러한 영역들은 회색 레벨들에 대한 보정 전압들을 결정하기 위해 이용되어야 한다.

RF TFT 개구면 회색 레벨의 주어진 포지티브 및 네거티브 프레임들에 대해, 전기-광학 곡선 상에서 포지티브 및 네거티브 프레임들을 위한 상응하는 광학적 상태들이 존재할 것이다. 전기-광학 곡선 상의 이러한 상응하는 광학적 상태들은 DC 오프셋으로 인하여 상이할 것이다. 광학적 전송 값들 간의 이러한 차이는 "플릭커"로서 관측될 것이다. 하나의 실시예에서, 전기-광학 곡선 상의 포지티브 및 네거티브 프레임들에 대한 이러한 광학적 상태들은 DC 오프셋을 보정하기 위해 이용된다. 본 명세서에서 공개된 DC 오프셋 보정 기법들은 "플릭커"를 널(null)이 되게 함(nulling)으로써 결정될 수 있는 DC 오프셋 보정 전압을 생성한다.

하나의 실시예에서, 순 DC 오프셋은 Vcom 전압을 조정함으로써 조정된다. 이것은 상이한 구동 모드들을 위한 것일 수 있다. 예를 들어, 하나의 실시예에서, 총 레벨(gross level)에서, (포지티브 및 네거티브 프레임들 간의 전압 범위가 ½ VDD인) ½ VDD 구동 모드에 대해, 순 DC 오프셋은 Vcom 전압을 조정함으로써 조정된다. 하나의 실시예에서, DC 오프셋 보정은 DC 오프셋 보정 로직에 의해 수행된다. 하나의 실시예에서, 이러한 로직은 소프트웨어를 실행하는 회로망을 포함하고, Vcom 전압을 조정하기 위하여 도 4에서 도시된 바와 같은 회로망에 결합된다. 대안적으로, DC 오프셋 보정 로직은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 둘 이상의 조합을 포함한다.

프로세스의 하나의 실시예에서, 포지티브 및 네거티브 프레임들의 전압들에 대해 LC가 응답해야 하는 시간을 증가시키기 위하여 프레임 레이트(frame rate)를 감소시키는 것(프레임 시간을 길게 하는 것)이 바람직하다. 이것은 LC가 반응 시간(response time)을 가지며, 전압 변경에 대한 광학적 응답을 관측하기 위하여 그 반응 시간 동안 대기할 필요가 있기 때문이다. 만일 프레임 시간이 LC 응답을 관측하기에 충분히 길지 않으면, DC 오프셋 캘리브레이션 동안 이용되는 프레임 시간이 증가될 수 있다. 하지만, 프레임 시간의 길이는 예를 들어, 충전 비율 및 전압 누출과 같은 DC 오프셋의 핵심(key) 구성요소들에 영향을 줄 수 있기 때문에 프레임 레이트가 단순히 길어질 수는 없다. 하나의 실시예에서, 포지티브 및 네거티브 프레임들의 전압들에 대해 LC가 반응해야 하는 시간을 증가시키는 것은 프레임 시간들이 동일한 길이로 유지되는 구동 모드에 의해 성취되지만, 널(null) 측정이 완료될 때까지 포지티브 전압의 복수의 프레임들이 잇달아(in a row) 작성된 후 동일한 수의 네거티브 프레임들 등이 이어진다. 하나의 실시예에서, DC 오프셋 캘리브레이션은 그 증가된 프레임 시간을 가지고 수행되지만, 초기 프레임 시간은 안테나 동작을 위해 여전히 이용된다.

도 10은 DC 오프셋 보정값들을 결정하기 위한 프로세스의 하나의 실시예의 흐름도이다. 프로세스는 하드웨어, 소프트웨어, 펌웨어, 또는 이 셋의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행된다. 하나의 실시예에서, 도 8에서 제시된 동작들은 DC 오프셋 보정 로직 또는 DC 오프셋 보정 유닛에 의해 수행된다. 하나의 실시예에서, DC 오프셋 보정 유닛 또는 로직은 안테나의 생산 라인에서 사용되는 테스팅 및 캘리브레이션 장비 내에 있다.

도 10의 프로세스는 포지티브 및 네거티브 프레임들 간의 광학적 전송의 차이와 관련된 관측들에 의존한다. 하나의 실시예에서, 포지티브 및 네거티브 프레임들에서의 광학적 전송은 광학적 구조물들을 이용해서 캡쳐된다. 하나의 실시예에서, 이러한 광학적 구조물들은 또한 RF 방사 안테나 엘리먼트들(예를 들어, 후술하는 것과 같은 표면 산란 메타물질 안테나 엘리먼트들)을 위한 매트릭스 로우 및 칼럼 드라이버들의 기능을 테스트하기 위해서 이용된다.

도 10을 참조하면, 보정값들을 획득하기 위한 프로세스는 프로세싱 로직이 회색 레벨에서 TFT/윈도우 테스트 엘리먼트를 구동하고(처리 블록 1001), 포지티브 및 네거티브 프레임들 간의 광학적 전송의 차이를 관측함(처리 블록 1002)으로써 시작된다.

이후, 프로세싱 로직은 Vcom을 조정함으로써 프레임들 간의 플릭커를 널이 되게 한다(처리 블록 1003).

플릭커를 널이 되게 하는 레벨로 Vcom을 조정한 후에, 프로세싱 로직은 Vcom 값을 조정된 포지티브 프레임 전압 Vpos 및 네거티브 프레임 전압 Vneg로 변환한다(처리 블록 1004).

이후, 프로세싱 로직은 조정된 전압을 포지티브 및 네거티브 프레임들에 적용하고(처리 블록 1005), 플릭커에 대해 점검한다(처리 블록 1006).

만일 아무런 플릭커가 없다면, 프로세싱 로직은 조정된 포지티브 및 네거티브 프레임 전압들을 보정 룩업 테이블에 저장한다(처리 블록 1007).

만일 플릭커가 여전히 발생한다면, 하나의 실시예에서, 프로세스는 처리 블록 1003으로 도로 넘어가고, 프로세스는 반복된다.

플릭커가 회색 레벨에 대해 널이 된 후에, 프로세싱 로직은 다음 회색 레벨로 이동하고, 프로세스는 반복된다(처리 블록 1008).

하나의 실시예에서, 회색 레벨들 각각 내에서, 프로세스는 하나의 엘리먼트에 대해 플릭커를 널이 되게 하도록 수행되고, 그 엘리먼트에 대해 프로세스가 널이 된 후에, 프로세스는 다음 엘리먼트로 이동하고, 모든 엘리먼트들이 테스트될 때까지 반복된다.

하나의 실시예에서, 측정된(measured) RF TFT 엘리먼트들에 대해 결정된 보정들은 측정되지 않은(unmeasured) RF TFT 엘리먼트들의 보정들을 결정하는 데에 이용된다. 하나의 실시예에서, DC 오프셋 보정 유닛은 측정된 TFT/윈도우 테스트 엘리먼트들에 대한 보정들을 측정되지 않은 RF TFT 엘리먼트들에 보간한다(interpolate). 이러한 측정되지 않은 RF TFT 엘리먼트들은 테스트된 RF TFT 엘리먼트들 사이에 및/또는 테스트된 RF TFT 엘리먼트들 근처에 위치해 있을 수 있다.

DC 오프셋을 보정하기 위한 광학적으로 투명한 테스트 구조물들

하나의 실시예에서, 광학적으로 투명한 테스트 구조물들은 플릭커를 관측하기 위해 이용되고, 플릭커를 널이 되게 하도록 DC 오프셋을 결정한다. 하나의 실시예에서, 이러한 구조물들은 RF TFT 엘리먼트 어레이의 외부에 위치해 있고, 개구면 세그먼트 내의 RF TFT 개구면 어레이에서 보이는 것과 동일하거나 매우 유사한 등가 회로들을 포함하고 있다. 안테나 세그먼트들은 결합되어 전체 안테나 어레이를 형성한다. 안테나 세그먼트들에 관한 더 많은 정보에 대해서는, "Aperture Segmentation of a Cylindrical Feed Antenna"이라는 명칭의 미국 특허 제9,887,455를 참조하라. 하나의 실시예에서, 이러한 구조물들의 광학적 특성들은 RF 엘리먼트 어레이에서 DC 오프셋을 감소시키기 위하여 보정값들을 추정 및 생성하는 데에 이용된다.

하나의 실시예에서, 테스트 구조물을 위한 전압들과 연관된 Gate 0 및 Source 0 라인(line)들이 개구면의 도파관 영역(예컨대, 도 23의 도파관)의 외부에 추가되는데, 여기서 도파관 내의 추가적인 홀들은 성능에 영향을 주지 않는다). 도 11은 도파관 구역의 외부에 위치해 있는 단일한 테스트 구조물을 위한 라우팅(routing)의 하나의 실시예를 도시한다. 도 11을 참조하면, 테스트 구조물을 위한 전압들에 대한 Gate 0, Source 0, 및 Vcom 라우팅은 도파관 구역의 외부에 도시된다.

도 12는 테스트 구조물의 하나의 실시예를 도시한다. 하나의 실시예에서, 테스트 구조물의 등가 회로는 어레이 내의 RF 엘리먼트의 등가 회로를 갖도록 설계된다. 특히, 드레인에서 장치의 커패시턴스는 패치 엘리먼트의 아이리스 엘리먼트와의 오버랩의 커패시턴스와 일치하도록 크기가 이루어진다. 하나의 실시예에서, ITO(indium-tin-oxide)와 같되, 하지만 이에 한정되지 않는, 광학적으로 투명한 도전체 층이 그 커패시터의 양쪽 측면들에서 전극들로 이용된다. 관측 윈도우들은 LC의 광학적 응답을 위한 금속 층들에서 생성된다.

도 12를 참조하면, TFT 박스(1252)는 도 4와 같되, 하지만 이에 한정되지 않는, TFT 및 스토리지 커패시터를 포함한다. 게이트 금속(1251)은 TFT의 게이트 전압을 위한 것이고, 소스(1254)는 TFT의 소스 전압을 위한 것이고, 드레인(1255)은 TFT의 드레인 전압을 위한 것이되 이것은 테스트 안테나 엘리먼트(예컨대, 표면 산란 메타물질 안테나 엘리먼트)에 결합된다. 하나의 실시예에서, 게이트 및 소스는 도 11의 Gate 0 및 Source 0에 결합된다. Vcom을 위한 라우팅(1253)이 또한 도시되고 TFT(1252)에 결합된다.

도시된 바와 같이, 아이리스 금속 내의 홀(1258)은 이하에서 더욱 상세하게 기술되는 패치 및 아이리스 기판들과 같이 아이리스 (슬롯) 기판 상의 ITO(1256) 및 패치 기판 상의 ITO(1257)를 이용해서 플릭커를 보기 위한 윈도우로서 이용된다.

상술한 바와 같이, 테스트 구조물을 위한 Gate 0 및 Source 0 라인들이 또한 개구면의 도파관 영역 외부에 추가된다. 이러한 실시예에서, 소스 라인들이 개구면 세그먼트의 외부에 있는 소스 드라이버로부터 세그먼트의 내부(예컨대, 내부는 LC가 있는 경계 씨일(border seal)의 내부)로 넘어감에 따라, Gate 0 라인들은 소스 라인들 모두를 넘어간다(cross).

다른 실시예에서, Gate 0은 소스 라인들 모두를 넘어가도록 연장되고, Source 0는 게이트 라인들 모두를 넘어가도록 연장될 수 있다. Gate 0가 소스 라인들을 넘어가고, Source 0가 게이트 라인들을 넘어가는 경우에, 광학적으로 투명한 테스트 구조물들이 생성될 수 있다.

도 13은 광학적으로 투명한 테스트 구조물들을 위한 게이트 및 소스 라인 라우팅의 하나의 예를 도시한다. 하나의 실시예에서, 라우팅은 TFT/윈도우 테스트 엘리먼트들을 위한 전개(fan out)에서 생성된 도파관 영역 및 공간들의 외부에서 가능한 한 멀리 이동된다. 하나의 실시예에서, 도 12에서 도시된 것과 유사한 TFT/윈도우 테스트 구조물은 각각의 소스/Gate 0 접합에 배치되고, 여기서 소스는 Source 0, Source 1, . . . Source N(마지막 테스트 트랜지스터의 소스)일 수 있다.

도 13을 참조하면, 게이트 드라이버(1301)는 Gate 0 내지 Gate N을 위한 게이트 전압들을 제공하고, 소스 드라이버(1302)는 Source 0 내지 Source N을 위한 소스 전압을 제공하는데, 여기서 N은 게이트들 및 소스들 각각의 마지막 것을 나타낸다. 하나의 실시예에서, 게이트 드라이버(1301) 및 소스 드라이버(1302)는 안테나 개구면 세그먼트의 가장자리(edge)에 있다.

도 14 및 15는 안테나 개구면을 위한 패치 및 아이리스을 각각 형성하는 패치 유리 (기판) 및 아이리스 유리 (기판) 구조물들의 예들을 도시한다. 유리 및 아이리스 기판들의 예는 이하에서 더 상세하게 기술된다.

도 14를 참조하면, 안테나 개구면 세그먼트를 위한 패치 유리 기판(1470)은 (경계(1471)의 왼쪽까지 안테나 엘리먼트들을 가진) 안테나 엘리먼트 어레이의 경계를 나타내는 안테나 엘리먼트 개구면 경계(1471)를 포함한다. 경계(1471)의 오른쪽에, 구조물들을 위한 연관된 TFT들(및 스토리지 커패시터) 및 소스, 게이트, 및 Vcom 라우팅을 가진 광학적으로 투명한 테스트 구조물들(예컨대, ITO 홀들, 또는 윈도우들)이 있다.

도 15를 참조하면, 패치 유리 기판 상의 ITO 드레인들에 대응하는 아이리스 금속 층 내에 홀들(1502)의 링(ring)을 가진 아이리스 유리 기판(1501)을 도시한다. 패치 유리 기판 ITO 상의 ITO에 대응하는 아이리스 금속 층 내의 개구(opening)들 위로의 ITO 패드(pad)들(1503)이 Vcom에 연결된다.

하나의 실시예에서, RF 엘리먼트 파형 내의 DC 오프셋은 이러한 구조물들에서 광학적으로 널이 되고(optically nulled), 결과로 얻어지는 "널(null)" 값들은 Vcom을 설정하고, 어레이 내의 RF 엘리먼트들에서의 DC 오프셋을 보정하기 위해 이용된다.

DC 오프셋을 위한 개구면 구동을 보정하기 위해 이용되는 것뿐만 아니라, 하나의 실시예에서, 이러한 구조물들은 또한 광학적 메커니즘을 통해 어레이의 시작부(beginning)에서 소스 및 게이트 드라이버들의 기능을 테스트하기 위해 이용된다.

마찬가지로, 하나의 실시예에서, Source 0은 게이트 라인들이 세그먼트에 들어감에 따라 게이트 라인들을 넘어가도록 라우팅된다.

하나의 실시예에서, 게이트 라우팅은 옮겨지고, 각각의 Gate/Source 0 접합에서 TFT/윈도우 테스트 엘리먼트를 배치하도록 공간들이 생성된다. 도 16 및 17은 패치 유리 기판 및 아이리스 유리 기판 상에서의 이것의 라우팅의 예들을 각각 도시한다.

도 16을 참조하면, 패치 유리 기판(1601)은 안테나 개구면 경계(1603)를 가진 안테나 엘리먼트 개구면(1602)을 포함한다. (스토리지 커패시터를 가진) TFT 및 ITO 홀(윈도우)을 가진 테스트 구조물들(1604)은 게이트 드라이버(1605) 및 소스 드라이버(1606)에 결합된다. 게이트 및 Vcom 라우팅은 테스트 구조물들(1604)로부터 안테나 엘리먼트 개구면(1602) 안으로 계속된다.

도 17을 참조하면, 아이리스 유리 기판(1701)은 아이리스 금속 개구들 위로의 ITO 패드들(1704)과 함께 (패치 유리 기판 상의 ITO 드레인들에 대응하는) 아이리스 금속 층 내의 윈도우들(개구들)(1703)의 링을 가지고 도시된다. 패드들(1704)은 Vcom에 연결된다.

하나의 실시예에서, RF 엘리먼트 파형 내의 DC 오프셋은 이러한 구조물들에서 광학적으로 널이 되고, 결과로 얻어지는 "널(null)" 값들은 Vcom을 설정하고, 어레이 내의 RF 엘리먼트들에서의 DC 오프셋을 보정하기 위해 이용된다.

DC 오프셋을 위한 개구면 구동을 보정하기 위해 이용되는 것뿐만 아니라, 하나의 실시예에서, 이러한 구조물들은 또한 광학적 메커니즘에 의해 어레이의 시작부에서 소스 및 게이트 드라이버들의 기능을 테스트하기 위해 이용된다.

광학적으로 투명한 테스트 구조물들은 안테나 엘리먼트 어레이의 외부에 있는 것으로 한정되지 않는다는 점에 유의해야 한다. 하나의 실시예에서, TFT/광학적 윈도우 테스트 엘리먼트는 안테나 어레이 내의 몇몇 RF TFT 엘리먼트들을 대체한다. 빔(beam)을 형성하는 홀로그래픽 성질(holographic nature)로 인하여, 약간의 소수의 엘리먼트 누락을 가진 개구면은 완전하게 기능하는 RF 엘리먼트 어레이들을 가진 안테나들에 비하여 무시할만한 성능 감소를 가진 빔들을 형성할 수 있다. 하나의 실시예에서, 소정의 위치들에 있는 RF 엘리먼트들은 TFT/윈도우 테스트 엘리먼트들로 대체된다. 다른 실시예에서, 이러한 TFT/윈도우 테스트 엘리먼트들을 광학적으로 널이 되게 하기 위해 이용되는 전압값들은 보정들의 맵핑(mapping)을 생성하기 위해 이용되는데, 이것은 RF 엘리먼트 어레이를 위한 보정값들을 보간하기 위해 이용된다. 하나의 실시예에서, 이러한 맵핑은 룩업 테이블에 저장된다.

다른 실시예에서, 이러한 TFT/윈도우 테스트 엘리먼트들은 그들의 기하학적 위치(geometric position)에 따라 RF 엘리먼트 어레이에 배치되는 것이 아니라, 어레이의 등가 회로로서 그들의 위치(position)에 따라 배치된다. 하나의 실시예에서, "첫 번째(first)" 및 "마지막(last)" 엘리먼트들, 예를 들어, 프레임 반전에서 첫 번째 스캔된 것과 마지막 스캔된 것은 동일한 시간 길이 동안 TFT에 대하여 동일한 바이어스 전압을 가지지 않을 것이다. TFT에 대한 RC 시상수(time constant) 등은 동일하지 않다. 몇몇 지점들은 더 많이 오염되어 있을 수 있다(충진 개구(fill opening)). 그러므로, DC 오프셋은 이러한 지점들에서 상이할 수 있다. 이러한 경우에, 배치 위치는 전자적 관점(electronic point of view)으로부터의 위치이지, 기하학적 관점(geometric point of view)으로부터의 위치가 아니다. 이것은 첫 번째 소스 및 첫 번째 게이트 라인의 엘리먼트, 첫 번째 소스 및 마지막 게이트 라인들의 엘리먼트, 마지막 소스 및 첫 번째 게이트의 엘리먼트, 마지막 소스 및 마지막 게이트의 엘리먼트 등을 의미할 수 있다.

게다가, 플릭커를 위한 상술한 테스팅은 전송 LC 모드의 관점에서 기술되지만, 본 명세서에서 기술된 기법들은 그러한 모드에 한정되지 않는다. 다른 실시예에서, LC 광학적 응답은 전송 LC 모드(transmissive LC mode) 대신에 반사 LC 모드(reflective LC mode)를 이용해서 관측된다.

안테나 실시예의 예들

상술한 RF 리플 보정, DC 오프셋 보정, 및 전압 조정 기법들은 평면 패널 안테나들을 포함하되 이에 한정되지 않는 다수의 안테나 실시예들에서 이용될 수 있다. 이러한 평면 패널 안테나들의 실시예들이 공개된다. 평면 패널 안테나들은 안테나 개구면 상에 안테나 엘리먼트들의 하나 이상의 어레이들을 포함한다. 하나의 실시예에서, 안테나 엘리먼트들은 액정 셀들을 포함한다. 하나의 실시예에서, 평면 패널 안테나는 로우(row)들 및 칼럼(column)들로 배치되지 않은 안테나 엘리먼트들의 각각을 고유하게 어드레싱하고 구동시키기 위한 매트릭스 구동 회로망을 포함하는 원통형으로 급전되는 안테나이다. 하나의 실시예에서, 엘리먼트들은 링들로 배치된다.

하나의 실시예에서, 안테나 엘리먼트들의 하나 이상의 어레이들을 갖는 안테나 개구면은 함께 결합된 복수의 세그먼트들로 구성된다. 함께 결합될 때, 세그먼트들의 조합은 안테나 엘리먼트들의 폐쇄 동심원 링(closed concentric ring)들을 형성한다. 하나의 실시예에서, 동심원 링들은 안테나 피드(feed)에 대해 동심원이다.

안테나 시스템의 예들

하나의 실시예에서, 평면 패널 안테나는 메타물질 안테나 시스템(metamaterial antenna system)의 일부이다. 통신 위성 지구국들을 위한 메타물질 안테나 시스템의 실시예들이 기술된다. 하나의 실시예에서, 안테나 시스템은 민간의 상업용 위성 통신을 위한 Ka-대역 주파수 또는 Ku-대역 주파수 중 어느 하나를 이용하여 동작하는 모바일 플랫폼(예컨대, 항공, 해상, 육상 등) 상에서 동작하는 위성 지구국(ES; earth station)의 구성요소 또는 서브시스템이다. 안테나 시스템의 실시예들은 또한 모바일 플랫폼(예컨대, 고정 또는 이동가능한 지구국) 상에 있지 않은 지구국들에서 이용될 수 있다는 점에 유의해야 한다.

하나의 실시예에서, 안테나 시스템은 개별 안테나를 통해 송신 및 수신 빔을 형성 및 조정하기 위해 표면 산란 메타물질 기술(surface scattering metamaterial technology)을 이용한다. 하나의 실시예에서, 안테나 시스템은, (위상 어레이 안테나(phased array antennas)와 같은) 빔을 전기적으로 형성 및 조종하기 위해 디지털 신호 처리를 채택하는 안테나 시스템과는 대조적으로 아날로그 시스템이다.

하나의 실시예에서, 안테나 시스템은 3가지 기능적 서브시스템으로 구성된다: (1) 원통형 파 급전 아키텍처(cylindrical wave feed architecture)로 구성된 도파 구조물(wave guiding structure); (2) 안테나 엘리먼트들의 일부인 파 산란 메타물질 단위 셀(wave scattering metamaterial unit cell)들의 어레이; 및 (3) 홀로그램 원리를 이용하여 메타물질 산란 엘리먼트들로부터 조정가능한 방사 필드(빔)의 형성을 명령하기 위한 제어 구조물.

안테나 엘리먼트들

도 18은 원통형으로 급전되는 홀로그래픽 방사형 개구면 안테나(cylindrically fed holographic radial aperture antenna)의 하나의 실시예의 개략도를 도시한다. 도 18을 참조하면, 안테나 개구면은 원통형으로 급전되는 안테나의 입력 피드(652) 둘레에 동심원 링들로 배치된 안테나 엘리먼트들(653)의 하나 이상의 어레이들(654)을 가진다. 하나의 실시예에서, 안테나 엘리먼트들(653)은 RF 에너지를 방사하는 무선 주파수(RF) 공진기들이다. 하나의 실시예에서, 안테나 엘리먼트들(653)은 안테나 개구면의 전체 표면 상에서 인터리빙되고(interleaved) 분산되는(distributed) Rx 및 Tx 아이리스들 양쪽 모두를 포함한다. 이러한 안테나 엘리먼트들의 예들은 이하에서 더욱 상세하게 기술된다. 본 명세서에서 기술된 RF 공진기들은 원통형 피드를 포함하지 않는 안테나들에서 이용될 수 있다는 점에 유의해야 한다.

하나의 실시예에서, 안테나는 입력 피드(652)(input feed)를 매개로 원통형 파 급전(cylindrical wave feed)을 제공하기 위해 이용되는 동축 피드(coaxial feed)를 포함한다. 하나의 실시예에서, 원통형 파 급전 아키텍처(cylindrical wave feed architecture)는 급전 지점(feed point)으로부터 원통형 방식으로 밖으로 향하여 퍼지는 여기(excitation)를 가지고 중심 지점으로부터 안테나를 급전한다. 다시 말해, 원통형으로 급전되는 안테나는 바깥쪽으로 진행하는 동심원 급전 파(outward travelling concentric feed wave)를 생성한다. 그렇다 하더라도, 원통형 피드 주위의 원통형 급전 안테나의 형상은 원형, 정사각형 또는 임의의 형상일 수 있다. 다른 실시예에서, 원통형으로 급전되는 안테나는 안쪽으로 진행하는 급전 파(inward travelling feed wave)를 생성한다. 이러한 경우에, 급전 파는 원형 구조물로부터 가장 자연스럽게 나온다.

하나의 실시예에서, 안테나 엘리먼트들(653)은 아이리스들을 포함하고, 도 18의 개구면 안테나는 튜닝가능 액정(LC) 물질을 통해 아이리스들을 방사하기 위해 원통형 급전 파로부터 여기(excitation)를 이용함으로써 형상화된 메인 빔(main beam)을 발생시키는데 이용된다. 하나의 실시예에서, 안테나는 원하는 스캔 각도에서 수평 또는 수직으로 편광된 전계(polarized electric field)를 방사하도록 여기될 수 있다.

하나의 실시예에서, 안테나 엘리먼트들은 패치 안테나들의 그룹을 포함한다. 패치 안테나들의 이러한 그룹은 산란 메타물질 엘리먼트들의 어레이를 포함한다. 하나의 실시예에서, 안테나 시스템 내의 각각의 산란 엘리먼트는 하부 도전체(lower conductor), 유전체 기판(dielectric substrate) 및 상부 도전체(upper conductor)로 이루어진 단위 셀의 일부이고, 상부 도전체는 상부 도전체 내에 에칭되거나 상부 도전체 상으로 증착되는 상보적 전기 유도성-용량성 공진기(complementary electric inductive-capacitive resonator)("상보적 전기 LC" 또는 "CELC")를 내장한다. 당업자에 의해 이해될 바와 같이, CELC의 맥락에서의 LC는 액정(liquid crystal)이 아니라 인덕턴스-캐패시턴스(inductance-capacitance)를 지칭한다.

하나의 실시예에서, 액정(liquid crystal: LC)은 산란 엘리먼트 둘레의 간극(gap)에 배치된다. 이 LC는 상술한 직접 구동 실시예들에 의해 구동된다. 하나의 실시예에서, 액정은 각각의 단위 셀에서 캡슐화되고, 슬롯과 연관된 하부 도전체를 그 패치와 연관된 상부 도전체로부터 분리시킨다. 액정은 액정을 포함하는 분자들의 배향의 함수인 유전율(permittivity)을 가지며, 분자들의 배향(및 따라서 유전율)은 액정에 걸리는 바이어스 전압을 조정함으로써 제어될 수 있다. 하나의 실시예에서, 이러한 속성을 이용하면, 액정은 유도파(guided wave)로부터 CELC로의 에너지 전달을 위한 온/오프 스위치를 통합한다. 스위치가 온(on)될 때, CELC는 전기적 소형 다이폴 안테나와 같은 전자기파를 방출한다. 본 명세서에서의 교시는 에너지 전송에 대해 바이너리 방식(binary fashion)으로 동작하는 액정을 가지는 것에 한정되지 않는다는 점에 유의해야 한다.

하나의 실시예에서, 이러한 안테나 시스템의 피드 기하 구조(feed geometry)는 안테나 엘리먼트들이 파 피드(wave feed)에서의 파의 벡터에 대해 45도(45°) 각도로 배치될 수 있게 한다. 다른 포지션(position)들(예컨대, 40°각도)이 이용될 수 있다는 점에 유의해야 한다. 엘리먼트들의 이러한 포지션은 엘리먼트들에 의해 수신되거나 엘리먼트로들부터 전송/방사되는 자유 공간파(free space wave)의 제어를 가능하게 한다. 하나의 실시예에서, 안테나 엘리먼트들은 안테나의 동작 주파수의 자유-공간 파장보다 작은 엘리먼트 간 간격(inter-element spacing)으로 배열된다. 예를 들어, 파장 당 4개의 산란 엘리먼트들이 있다면, 30GHz 전송 안테나의 엘리먼트들은 거의 2.5mm(즉, 30GHz의 10mm 자유-공간 파장의 1/4)가 될 것이다.

하나의 실시예에서, 엘리먼트들의 2개의 세트들은 서로 수직이고 동시에 동일한 튜닝 상태로 제어되면 동일 진폭 여기(equal amplitude excitation)를 갖는다. 급전 파 여기(feed wave excitation)에 대해 그들을 +/- 45도 회전시키면 한 번에 원하는 특징들 양쪽 모두를 달성할 수 있다. 한 세트를 0도 회전시키고 다른 것을 90도 회전시키면 수직 목표(perpendicular goal)는 달성되지만, 동일 진폭 여기 목표(equal amplitude excitation goal)는 달성되지 않을 것이다. 0도 및 90도는 두 개의 측면들로부터 단일 구조물 내의 안테나 엘리먼트들의 어레이를 급전할 때 격리(isolation)를 달성하기 위해 이용될 수 있다는 점에 유의해야 한다.

각각의 단위 셀로부터 방사되는 전력의 양은 컨트롤러를 이용하여 패치에 전압(LC 채널에 걸리는 전위)을 적용함으로써 제어된다. 각각의 패치의 트레이스들은 패치 안테나에 전압을 공급하기 위해 이용된다. 전압은 빔 형성을 실현하기 위해 개개의 엘리먼트들의 캐패시턴스 및 그 결과 공진 주파수를 튜닝(tune) 또는 디튜닝(detune)하는 데에 이용된다. 요구되는 전압은 이용되는 액정 혼합물(liquid crystal mixture)에 의존적이다. 액정 혼합물들의 전압 튜닝 특성은 역치 전압(threshold voltage) 및 포화 전압(saturation voltage)에 의해서 주로 기술되고, 역치 전압에서 액정은 전압에 의해 영향받기를 시작하고, 포화 전압 위에서 전압의 증가는 액정에서의 주요한 튜닝을 초래하지 않는다. 이러한 두 개의 특성 파라미터들은 상이한 액정 혼합물들에 대해 달라질 수 있다.

하나의 실시예에서, 상술한 바와 같이, 매트릭스 구동(matrix drive)은 각각의 셀(다이렉트 구동)에 대한 별도의 연결을 가지지 않으면서 모든 다른 셀들과는 별도로 각각의 셀을 구동하기 위하여 전압을 패치들에 인가하는 데에 이용된다. 엘리먼트들의 높은 밀도로 인하여, 매트릭스 구동은 각각의 셀을 개별적으로 다루기 위한 효율적인 방법이다.

하나의 실시예에서, 안테나 시스템을 위한 제어 구조물은 2개의 주요한 구성요소들을 가진다: 안테나 시스템을 위한, 구동 전자장치들을 포함하는, 안테나 어레이 컨트롤러는 파 산란 구조물 아래에 존재하는 한편, 매트릭스 구동 스위칭 어레이는 방사를 방해하지 않는 방식으로 방사 RF 어레이 전체에 걸쳐서 산재된다(interspersed). 하나의 실시예에서, 안테나 시스템을 위한 구동 전자장치는 엘리먼트에 대한 AC 바이어스 신호의 진폭 또는 듀티 사이클(duty cycle)을 조정함으로써 각각의 산란 엘리먼트에 대한 바이어스 전압을 조정하는 상업용 텔레비전 가전기기들에서 사용되는 상업용 오프-더-셀프(off-the shelf) LCD 제어기기들을 포함한다.

하나의 실시예에서, 안테나 어레이 컨트롤러는 또한 소프트웨어를 실행하는 마이크로프로세서를 포함한다. 제어 구조물은 또한 위치 및 지향 정보를 프로세서에 제공하기 위하여 센서들(예컨대, GPS 수신기, 3축 나침반, 3축 가속도계(accelerometer), 3축 자이로(gyro), 3축 자력계(magnetometer) 등)을 포함하고 있을 수 있다. 위치 및 지향 정보는 지구국 내의 다른 시스템들에 의해 프로세서에 제공될 수 있고, 및/또는 안테나 시스템의 일부가 아닐 수 있다.

더욱 구체적으로, 안테나 어레이 컨트롤러는 어느 엘리먼트들이 턴오프되는지 및 그 엘리먼트들이 동작의 주파수에서 어떤 위상 및 진폭 레벨에서 턴온되는지를 제어한다. 엘리먼트들은 전압 인가에 의하여 주파수 동작에 대해 선택적으로 디튜닝된다.

전송을 위해, 컨트롤러는 변조 또는 제어 패턴을 생성하기 위하여 전압신호들의 어레이를 RF 패치들에 공급한다. 제어 패턴은 엘리먼트들이 상이한 상태들로 되도록 한다. 하나의 실시예에서, 다중상태 제어(multistate control)가 이용되는데, 여기서 다양한 엘리먼트들이 다양한 레벨들로 턴온(turn on) 및 턴오프(turn off)되고, 구형파(즉, 싸인 회색 음영 변조 패턴(sinusoid gray shade modulation pattern))와는 대조적으로 싸인 제어 패턴을 더 근사화한다. 하나의 실시예에서, 몇몇 엘리먼트들은 방사하고 몇몇 엘리먼트들은 방사하지 않는 것이라기 보다는, 몇몇 엘리먼트들은 다른 것들보다 더 강하게 방사한다. 가변 방사(variable radiation)는 액정 유전율을 다양한 양으로 조정하는 특정한 전압 레벨들을 인가함으로써 달성되고, 이로써 엘리먼트들을 가변적으로(variably) 디튜닝하고, 몇몇 엘리먼트들이 다른 것들보다 더 방사하도록 야기한다.

엘리먼트들의 메타물질 어레이에 의한 포커싱된 빔(focused beam)의 생성은 보강 및 상쇄 간섭의 현상에 의해 설명될 수 있다. 개개의 전자기파들은 이들이 자유공간에서 만날 때 동일한 위상을 가진다면 합쳐지고(보강 간섭), 파들은 이들이 자유공간에서 만날 때 반대 위상을 가진다면 상쇄한다(상쇄 간섭). 만일 각각의 연속적인 슬롯이 유도파의 여기점(excitation point)으로부터 상이한 거리에 배치되도록 슬롯팅된 안테나(slotted antenna)의 슬롯들이 배치된다면, 그 엘리먼트로부터의 산란파(scattered wave)는 이전의 슬롯의 산란파와는 다른 위상을 가질 것이다. 만일 슬롯들이 유도파장(guided wavelength)의 4분의 1만큼 이격된다면, 각각의 슬롯은 이전의 슬롯으로부터 1/4 위상 지연을 가지고 파를 산란시킬 것이다.

어레이를 이용함으로써, 생성될 수 있는 보강 및 상쇄 간섭의 패턴들의 수는 홀로그래피의 원리들을 이용해서 빔들이 안테나 어레이의 보어 사이트(bore sight)로부터 플러스 또는 마이너스 90도(90°)의 이론상 임의의 방향으로 향하게 될 수 있도록 증가될 수 있다. 그래서, 어느 메타물질 단위 셀들이 턴온 또는 턴오프되는지를 제어함으로써(즉, 어느 셀들이 턴온되고 어느 셀들이 턴오프되는지에 대한 패턴을 변경함으로써), 보강 및 상쇄 간섭의 상이한 패턴이 생성될 수 있고, 안테나는 메인 빔(main beam)의 방향을 변경할 수 있다. 단위 셀들을 턴온 및 턴오프하기 위해 필요한 시간은 빔이 하나의 위치로부터 다른 위치로 스위칭될 수 있는 속력을 좌우한다.

하나의 실시예에서, 안테나 시스템은 업링크 안테나를 위한 하나의 조종가능 빔(steerable beam)과 다운링크 안테나를 위한 하나의 조종가능 빔을 생성한다. 하나의 실시예에서, 안테나 시스템은 위성으로부터 빔들을 수신하고 신호들을 디코딩하기 위하여 그리고 위성을 향하여 겨냥되는 송신 빔들을 형성하기 위하여 메타물질 기술을 이용한다. 하나의 실시예에서, 안테나 시스템들은 (위상 어레이 안테나들과 같이) 빔들을 전기적으로 형성 및 조종하기 위하여 디지털 신호 처리를 채용하는 안테나 시스템들과는 대조적으로 아날로그 시스템들이다. 하나의 실시예에서, 안테나 시스템은 특히 종래의 위성 접시 수신기(satellite dish receiver)와 비교할 때, 평면이고 상대적으로 낮은 프로파일(low profile)인 "표면(surface)" 안테나인 것으로 고려된다.

도 19는 접지면 및 재구성가능 공진기 층을 포함하는 안테나 엘리먼트들의 하나의 로우의 투시도를 도시한다. 재구성가능 공진기 층(1230)은 튜닝가능 슬롯들(1210)의 어레이를 포함한다. 튜닝가능 슬롯들(1210)의 어레이는 원하는 방향으로 안테나를 향하게 하도록 구성될 수 있다. 튜닝가능 슬롯들 각각은 액정에 걸리는 전압을 변화시킴으로써 튜닝/조정될 수 있다.

제어 모듈(1280)은 도 20의 액정에 걸리는 전압을 변화시킴으로써 튜닝가능 슬롯들(1210)의 어레이를 변조하기 위한 재구성가능 공진기 층(1230)에 연결된다. 제어 모듈(1280)은 FPGA(Field Programmable Gate Array), 마이크로프로세서, 컨트롤러, SoC(System-on-a-Chip), 또는 다른 처리 로직을 포함할 수 있다. 하나의 실시예에서, 제어 모듈(1280)은 튜닝가능 슬롯들(1210)의 어레이를 구동하기 위한 로직 회로망(예컨대, 멀티플렉서)을 포함한다. 하나의 실시예에서, 제어 모듈(1280)은 튜닝가능 슬롯들(1210)의 어레이 상으로 구동될 홀로그래픽 회절 패턴(holographic diffraction pattern)을 위한 사양들을 포함하는 데이터를 수신한다. 홀로그래픽 회절 패턴들은 통신을 위한 적절한 방향으로 홀로그래픽 회절 패턴이 다운링크 빔들(만일 안테나 시스템이 송신을 수행한다면 업링크 빔)을 조종하도록 안테나와 위성 간의 공간적 관계에 응답하여 생성될 수 있다. 각각의 도면에서 도시되지 않더라도, 제어 모듈(1280)과 유사한 제어 모듈은 본 공개의 도면들에서 기술된 튜닝가능 슬롯들의 각각의 어레이를 구동할 수 있다.

RF(Radio frequency) 홀로그래피는 또한 RF 기준 빔이 RF 홀로그래픽 회절 패턴과 부딪칠 때 원하는 RF 빔이 생성될 수 있는 유사한 기법들을 이용하는 것이 가능하다. 위성 통신의 경우에, 기준 빔은 급전 파(1205)(몇몇 실시예들에서 거의 20 GHz)와 같은 급전 파의 형태이다. (송신 또는 수신 목적을 위해) 급전 파를 방사 빔(radiated beam)으로 변환하기 위하여, 간섭 패턴은 원하는 RF 빔(오브젝트 빔(object beam))과 급전 파(기준 빔(reference beam)) 사이에서 산출된다. 급전 파가 (원하는 형상 및 방향을 갖는) 원하는 RF 빔으로 "조종되도록(steered)" 간섭 패턴은 튜닝가능 슬롯들(1210)의 어레이 상으로 회절 패턴으로서 구동된다. 달리 말해, 홀로그래픽 회절 패턴과 부딪치는 급전 파는 통신 시스템의 설계 요구조건들에 따라 형성되는 오브젝트 빔을 "재구성한다(reconstruct)". 홀로그래픽 회절 패턴은 각각의 엘리먼트의 여기(excitation)를 포함하고,

에 의해 계산되고, 여기서

은 도파관 내의 파동방정식이고,

은 나가는 파(outgoing wave)에 관한 파동방정식이다.

도 20은 튜닝가능 공진기/슬롯(1210)의 하나의 실시예를 도시한다. 튜닝가능 슬롯(1210)은 아이리스/슬롯(1212), 방사 패치(radiating patch)(1211), 및 아이리스(1212)와 패치(1211) 사이에 배치된 액정(1213)을 포함한다. 하나의 실시예에서, 방사 패치(1211)는 아이리스(1212)와 함께 배치된다(co-located).

도 21은 물리적 안테나 개구면의 하나의 실시예의 단면도를 도시한다. 안테나 개구면은 재구성가능 공진기 층(1230)에 포함된 아이리스층(iris layer)(1233) 내의 금속층(1236), 및 접지면(1245)을 포함한다. 하나의 실시예에서, 도 21의 안테나 개구면은 도 20의 복수의 튜닝가능 공진기/슬롯들(1210)을 포함한다. 아이리스/슬롯(1212)은 금속층(1236) 내의 개구(opening)들에 의해 획정된다. 도 19의 급전 파(1205)와 같은 급전 파는 위성 통신 채널들과 양립가능한 마이크로파 주파수를 가질 수 있다. 급전 파는 접지면(1245)과 공진기 층(1230) 사이에서 전파된다.

재구성가능 공진기 층(1230)은 또한 개스킷 층(gasket layer)(1232) 및 패치 층(patch layer)(1231)을 포함한다. 개스킷 층(1232)은 패치 층(1231)과 아이리스 층(1233) 사이에 배치된다. 하나의 실시예에서, 스페이서(spacer)는 개스킷 층(1232)을 대체할 수 있을 것이라는 점에 유의해야 한다. 하나의 실시예에서, 아이리스 층(1233)은 금속 층(1236)과 같은 구리층을 포함하는 인쇄 회로 기판("PCB")이다. 하나의 실시예에서, 아이리스 층(1233)은 유리(glass)이다. 아이리스 층(1233)은 다른 타입의 기판(substrate)들일 수 있다.

개구(opening)들은 슬롯들(1212)을 형성하도록 구리층에 에칭될(etched) 수 있다. 하나의 실시예에서, 아이리스 층(1233)은 전도성 접착 층(conductive bonding layer)에 의해 도 21의 다른 구조물(예컨대, 도파관)에 전도적으로 결합된다(conductively coupled). 실시예에서, 아이리스층은 전도성 접착 층에 의해 전도적으로 결합되지 않고, 대신 비전도성 접착 층(non-conducting bonding layer)과 인터페이싱된다(interfaced)는 점에 유의해야 한다.

패치 층(1231)은 또한 방사 패치들(1211)로서 금속을 포함하는 PCB일 수 있다. 하나의 실시예에서, 개스킷 층(1232)은 금속 층(1236)과 패치(1211) 사이의 치수를 획정하는 기계적 스탠드오프(mechanical standoff)를 제공하는 스페이서(1239)들을 포함한다. 하나의 실시예에서, 스페이서들은 75미크론이지만, 다른 사이즈들이 이용될 수 있다(예컨대, 3-200 mm). 상술한 바와 같이, 하나의 실시예에서, 도 21의 안테나 개구면은 도 20의 패치(1211), 액정(1213), 및 아이리스(1212)를 포함하는 튜닝가능 공진기/슬롯(1210)과 같은 복수의 튜닝가능 공진기/슬롯들을 포함한다. 액정(1213)을 위한 챔버는 스페이서(1239)들, 아이리스 층(1233), 및 금속 층(1236)에 의해 획정된다. 챔버가 액정으로 채워질 때, 패치 층(1231)은 공진기 층(1230) 내에 액정을 밀봉하기 위하여 스페이서들(1239) 상에 적층될 수 있다.

패치 층(1231)과 아이리스 층(1233) 간의 전압은 패치와 슬롯들(예컨대, 튜닝가능 공진기/슬롯(1210)) 간의 간극 내에 있는 액정을 튜닝하도록 변조될 수 있다. 액정(1213)에 걸리는 전압을 조정하는 것은 슬롯(예컨대, 튜닝가능 공진기/슬롯(1210))의 커패시턴스를 변화시킨다. 따라서, 슬롯(예컨대, 튜닝가능 공진기/슬롯(1210))의 리액턴스는 커패시턴스를 변화시킴으로써 달라질 수 있다. 슬롯(1210)의 공진주파수는 또한 방정식

에 따라 변하는데, 여기서 f는 슬롯(1210)의 공진주파수이고, L 및 C는 각각 슬롯(1210)의 인덕턴스 및 커패시턴스이다. 슬롯(1210)의 공진주파수는 도파관을 통해서 전파되는 급전 파(1205)로부터 방사되는 에너지에 영향을 미친다. 예로서, 만일 급전 파(1205)가 20 GHz라면, 슬롯(1210)이 급전 파(1205)로부터의 아무런 에너지와도 실질적으로 결합되지 않도록 슬롯(1210)의 공진주파수가(커패시턴스를 변화시킴으로써) 17 GHz로 조정될 수 있다. 또는, 슬롯(1210)이 급전 파(1205)로부터의 에너지와 결합하고 에너지를 자유공간으로 방사하도록 슬롯(1210)의 공진주파수가 20 GHz로 조정될 수 있다. 주어진 예들은 바이너리(완적히 방사하거나 전혀 방사하지 않음)이지만, 슬롯(1210)의 리액턴스 및 이로 인한 공진주파수의 풀 그레이 스케일 제어(full gray scale control)가 다중 값 범위(multi-valued range)에 대해 전압 변동(voltage variance)을 가지고 가능하다. 그래서, 각각의 슬롯(1210)으로부터 방사되는 에너지는 상세한 홀로그래픽 회절 패턴들이 튜닝가능 슬롯들의 어레이에 의해 형성될 수 있도록 정교하게 제어될 수 있다.

하나의 실시예에서, 로우 내의 튜닝가능 슬롯들은 λ/5 만큼 서로 이격된다. 다른 간격들이 이용될 수 있다. 하나의 실시예에서, 로우 내의 각각의 튜닝가능 슬롯은 인접한 로우 내의 가장 가까운 튜닝가능 슬롯으로부터 λ/2 만큼 이격되고, 그래서 상이한 로우들 내의 공통으로 지향된 튜닝가능 슬롯들이 λ/4 만큼 이격되지만, 다른 간격들이 가능하다(예컨대, λ/5, λ/6.3). 다른 실시예에서, 로우 내의 각각의 튜닝가능 슬롯은 인접한 로우 내의 가장 가까운 튜닝가능 슬롯으로부터 λ/3 만큼 이격된다.

실시예들은 "Dynamic Polarization and Coupling Control from a Steerable Cylindrically Fed Holographic Antenna"라는 명칭의 2014년 11월 21일에 출원된 미국 특허출원 제14/550,178호 및 "Ridged Waveguide Feed Structures for Reconfigurable Antenna"라는 명칭의 2015년 1월 30일에 출원된 미국 특허출원 제14/610,502호에서 기술된 바와 같은 재구성가능 메타물질 기술을 이용한다.

도 22a-22d는 슬롯팅된 어레이를 생성하기 위한 상이한 층들의 하나의 실시예를 도시한다. 안테나 어레이는 도 18에 도시된 예시적인 링들과 같이 링들에 배치된 안테나 엘리먼트들을 포함한다. 이 예에서, 안테나 어레이는 두 개의 상이한 타입의 주파수 대역들을 위해 이용되는 두 개의 상이한 타입의 안테나 엘리먼트들을 가진다는 점에 유의해야 한다.

도 22a는 슬롯들에 상응하는 위치들을 가진 제1 아이리스 보드 층(iris board layer)의 일부를 도시한다. 도 22a를 참조하면, 원들은 아이리스 기판의 하부측(bottom side)에 있는 금속화(metallization)에서의 개방 영역(open area)들/슬롯들이고, 피드(급전 파)에 대한 엘리먼트들의 결합을 제어하기 위한 것이다. 이 층은 선택적인(optional) 층이고, 모든 설계들에서 이용되지 않는다는 점에 유의해야 한다. 도 22b는 슬롯들을 포함하는 제2 아이리스 보드 층의 일부를 도시한다. 도 22c는 제2 아이리스 보드 층의 일부 위의 패치들을 도시한다. 도 22d는 슬롯팅된 어레이의 일부의 상면도(top view)를 도시한다.

도 23은 원통형으로 급전되는 안테나 구조물의 하나의 실시예의 측면도를 도시한다. 안테나는 이중 층 피드 구조물(즉, 피드 구조물의 두 개의 층들)을 이용하여 내부 진행파(inwardly travelling wave)를 생성한다. 하나의 실시예에서, 안테나는 원형의 외부 형상을 포함하지만, 이것이 필수적인 것은 아니다. 다시 말해, 원형이 아닌 내부 진행파 구조(non-circular inward travelling structure)들이 이용될 수 있다. 하나의 실시예에서, 도 23의 안테나 구조는, 예를 들면, 2014년 11월 21일에 출원된, "Dynamic Polarization and Coupling Control from a Steerable Cylindrically Fed Holographic Antenna"라는 명칭의 미국 공개공보 제2015/0236412호에 기술된 바와 같은 동축 피드(coaxial feed)를 포함한다.

도 23을 참조하면, 안테나의 하부 레벨(lower level)에서 장(field)을 여기시키기 위하여 동축핀(coaxial pin)(1601)이 이용된다. 하나의 실시예에서, 동축핀(1601)은 바로 입수가능한 50Ω 동축핀이다. 동축핀(1601)은 전도성 접지면(conducting ground plane)(1602)인 안테나 구조물의 바닥에 결합된다(예컨대, 볼트 고정된다).

전도성 접지면(1602)과는 별도로 내부 도전체인 삽입 도전체(interstitial conductor)(1603)가 존재한다. 하나의 실시예에서, 전도성 접지면(1602) 및 삽입 도전체(1603)는 서로 평행하다. 하나의 실시예에서, 접지면(1602)과 삽입 도전체(1603) 사이의 거리는 0.1-0.15"이다. 다른 실시예에서, 이 거리는 λ/2일 수 있고, 여기서 λ는 동작 주파수에서 진행파의 파장이다.

접지면(1602)은 스페이서(1604)를 통해서 삽입 도전체(1603)로부터 분리된다. 하나의 실시예에서, 스페이서(1604)는 폼(foam) 또는 공기(air)같은 스페이서이다. 하나의 실시예에서, 스페이서(1604)는 플라스틱 스페이서를 포함한다.

삽입 도전체(1603) 위에 유전체 층(dielectric layer)(1605)이 존재한다. 하나의 실시예에서, 유전체 층(1605)은 플라스틱이다. 유전체 층(1605)의 목적은 자유공간 속도에 대하여 진행파(travelling wave)를 늦추는 것이다. 하나의 실시예에서, 유전체 층(1605)은 자유공간에 비하여 30%만큼 진행파를 늦춘다. 하나의 실시예에서, 빔 형성을 위해 적절한 굴절률의 범위는 1.2 - 1.8이고, 여기서 자유공간은 정의에 의해 1과 동일한 굴절률을 가진다. 이러한 효과를 달성하기 위하여, 예를 들어, 플라스틱과 같은 다른 유전체 스페이서 물질들이 사용될 수 있다. 플라스틱 이외의 물질들이 원하는 파 감속 효과(wave slowing effect)를 달성하는 한 이용될 수 있다는 점에 유의해야 한다. 이와 달리, 예를 들어, 기계가공되거나(machined) 소그래피적으로(lithographically) 획정될 수 있는 주기적 서브-파장 금속 구조(periodic sub-wavelength metallic structures)와 같은 분산 구조(distributed structures)를 가진 물질이 유전체(1605)로서 이용될 수 있다.

RF-어레이(1606)는 유전체(1605)의 위에 있다. 하나의 실시예에서, 삽입 도전체(1603)와 RF-어레이(606) 간의 거리는 0.1 - 0.15"이다. 다른 실시예에서, 이 거리는 λ_eff/2일 수 있고, 여기서 λ_eff는 설계 주파수에서 매체 내의 실효파장(effective wavelength)이다.

안테나는 측면(side)들(1607 및 1608)을 포함한다. 측면들(1607 및 1608)은 동축핀(1601)으로부터의 진행파 급전(travelling wave feed)이 반사를 통해 삽입 도전체(1603)(스페이서 층) 아래의 영역으로부터 삽입 도전체(1603)(유전체 층) 위의 영역으로 전파되는 것을 야기하도록 각이 이루어진다(angled). 하나의 실시예에서, 측면들(1607 및 1608)의 각도는 45°각도이다. 대안적인 실시예에서, 측면들(1607 및 1608)은 상기 반사를 달성하기 위하여 연속적인 반지름(continuous radius)으로 대체될 수 있다. 도 23은 45도의 각도를 가지는 각진 측면(angled side)들을 도시하지만, 하부 레벨 피드(lower level feed)에서부터 상부 레벨 피드(upper level feed)로 신호 전송을 달성하는 다른 각도들이 이용될 수 있다. 다시 말해, 하부 피드 내의 실효파장이 일반적으로 상부 피드 내에서와 상이할 것이라는 점을 고려하면, 이상적인 45°각도로부터의 약간의 편차가 하부로부터 상부 피드 레벨로의 전송을 돕는데 이용될 수 있을 것이다. 예를 들어, 다른 실시예에서, 45°각도들은 단일 스텝(single step)으로 교체된다. 안테나의 한쪽 말단에서의 이 스텝들은 유전체 층, 삽입 도전체, 및 스페이서 층 둘레로 간다. 동일한 두 개의 스텝들이 이 층들의 다른 말단들에 존재한다.

동작시, 동축핀(1601)으로부터 급전 파가 급전될 때, 파는 접지면(1602)과 삽입 도전체(1603) 사이의 영역 내에서 동축핀(1601)으로부터 동심원적으로(concentrically) 지향되어 바깥쪽을 향해 이동한다. 동심원적으로 나가는 파들은 측면들(1607 및 1608)에 의해 반사되고, 삽입 도전체(1603)와 RF 어레이(1606) 사이의 구역 내에서 안쪽을 향해 이동한다. 원형 둘레(circular perimeter)의 가장자리(edge)로부터의 반사는 파가 동위상(in phase)으로 남아 있는 것을 야기한다(즉, 이것은 동위상 반사(in-phase reflection)이다). 진행파는 유전체 층(1605)에 의해 늦추어진다. 이 지점에서, 진행파는 원하는 산란을 획득하기 위해 RF 어레이(1606) 내의 엘리먼트들과 인터페이싱(interacting) 및 여기(exciting)를 시작한다.

진행파를 종결시키기 위하여, 안테나의 기하학적 중심에서 말단(termination)(1609)이 안테나에 포함된다. 하나의 실시예에서, 말단(1609)은 핀 말단(pin termination)(예컨대, 50Ω 핀)을 포함한다. 다른 실시예에서, 말단(1609)은 안테나의 피드 구조물(feed structure)을 통해 미사용 에너지가 도로(back) 반사되는 것을 막도록 미사용 에너지를 종결시키는 RF 흡수기(RF absorber)를 포함한다. 이것은 RF 어레이(1606)의 위에서 이용될 수 있을 것이다.

도 24는 나가는 파를 가진 안테나 시스템의 다른 실시예를 도시한다. 도 24를 참조하면, 두 개의 접지면들(1610 및 1611)은 접지면들 사이에서 유전체 층(1612)(예컨대, 플라스틱 층 등)을 가지고 서로 실질적으로 평행하다. RF 흡수기들(1619)(예컨대, 저항들)은 두 개의 접지면들(1610 및 1611)을 함께 연결한다. 동축핀(1615)(예컨대, 50Ω)은 안테나를 급전한다. RF 어레이(1616)는 유전체 층(1612) 및 접지면(1611)의 위에 있다.

동작시, 급전 파는 동축핀(1615)을 통해서 급전되고, 바깥쪽을 향해 동심적으로 이동하고, RF 어레이(1616)의 엘리먼트들과 상호작용한다.

도 23 및 도 24의 양쪽 안테나들에 있는 원통형 피드는 안테나의 서비스 각도를 향상시킨다. 플러스 또는 마이너스 45도 방위각(±45° Az) 및 플러스 또는 마이너스 25도 앙각(±25° El)의 서비스 각도 대신, 하나의 실시예에서, 안테나 시스템은 모든 방향에서 보어 사이트(bore sight)로부터 75도 각도(75°)의 서비스 각도를 가진다. 다수의 개별 방사기(radiator)들로 이루어진 임의의 빔 형성 안테나에서와 같이, 전체 안테나 이득은 그 자체가 각도-의존적인 구성 엘리먼트(constituent element)들의 이득에 의존적이다. 공통 방사 엘리먼트(common radiating element)들을 이용할 때, 빔이 보어 사이트에서 더 떨어져서 겨냥됨에 따라 전체 안테나 이득은 전형적으로 감소한다. 보어 사이트에서 떨어진 75도(75 degrees off bore sight)에서, 약 6 dB의 현저한 이득 저하가 예상된다.

원통형 피드를 갖는 안테나의 실시예들은 하나 이상의 문제를 해결한다. 이것은, 공통 디바이더 네트워크(corporate divider network)를 가지고 급전되는 안테나들에 비하여 피드 구조물을 극적으로 단순화하고, 그래서 전체 필요한 안테나 및 안테나 피드 부피를 줄이며; 더 거친 제어(coarser control)들(단순한 2진 제어까지 확장됨)을 가지고 높은 빔 성능을 유지함으로써 제조 및 제어 에러들에 대한 민감도를 감소시키며; 원통형으로 지향된 급전 파들이 원거리 장(far field)에서는 공간적으로 다양한 측면 로브(side lobe)들을 낳기 때문에 직선 피드(rectilinear feed)들에 비해 더욱 유리한 측면 로브 패턴을 제공하며; 편광필터(polarizer)를 필요로 하지 않으면서 왼쪽 원형(left-hand circular), 오른쪽 원형(right-hand circular), 및 직선 편광(linear polarization)을 허용하는 것을 포함하여 편광이 동적으로 될 수 있도록 하는 것;을 포함한다.

파 산란 엘리먼트들의 어레이

도 23의 RF 어레이(1606) 및 도 24의 RF 어레이(1616)는 방사기들로서 작동하는 패치 안테나들(즉, 표면 산란기(surface scatterer)들)의 그룹을 포함하는 파 산란 서브시스템(wave scattering subsystem)을 포함한다. 패치 안테나들의 이러한 그룹은 산란 메타물질 엘리먼트(scattering metamaterial element)들의 어레이를 포함한다.

하나의 실시예에서, 안테나 시스템 내의 각각의 산란 엘리먼트는 하부 도전체, 유전체 기판 및 상부 도전체로 이루어진 단위 셀의 일부이고, 상부 도전체는 상부 도전체 내에 에칭되거나 상부 도전체 상으로 증착되는 상보적 전기 유도성-용량성 공진기(complementary electric inductive-capacitive resonator)("상보적 전기 LC" 또는 "CELC")를 내장한다.

하나의 실시예에서, 액정(LC)은 산란 엘리먼트 둘레의 간극에 주입된다. 액정은 각각의 단위 셀에서 캡슐화되고, 슬롯과 연관된 하부 도전체를 패치와 연관된 상부 도전체로부터 분리시킨다. 액정은 액정을 포함하는 분자들의 배향의 함수인 유전율을 가지고, 분자들의 배향(및 그래서 유전율)은 액정에 걸리는 바이어스 전압을 조정함으로써 제어될 수 있다. 이러한 속성을 이용함으로써, 액정은 유도파로부터CELC로의 에너지 전달을 위한 온/오프 스위치로서 작동한다. 스위칭 온된 때, CELC는 전기적 소형 다이폴 안테나와 같은 전자기파를 방출한다.

LC의 두께를 제어함으로써 빔 스위칭 속도를 증가시킨다. 하부 및 상부 도전체 사이의 간극(액정의 두께)의 50 퍼센트(50%) 감소는 속도의 4배 증가를 낳는다. 다른 실시예에서, 액정의 두께는 거의 14 밀리세컨드(14 ms)의 빔 스위칭 속도를 낳는다. 하나의 실시예에서, LC는 7 밀리세컨드(7 ms) 요구조건이 충족될 수 있도록 반응성(responsiveness)을 향상시키기 위해 본 기술분야에서 잘 알려진 방법으로 도핑된다.

CELC 엘리먼트는 CELC 엘리먼트의 평면에 평행하고 CELC 간극 보완물(gap complement)에 수직하게 인가되는 자기장에 반응한다. 전압이 메타물질 산란 단위 셀 내의 액정에 인가될 때, 유도파(guided wave)의 자기장 성분은 CELC의 자기 여기(magnetic excitation)를 유도하고(induce), 이것은 결국 유도파와 동일한 주파수의 전자기파를 생성한다.

단일 CELC에 의해 생성되는 전자기파의 위상은 유도파의 벡터상의 CELC의 위치에 의해 선택될 수 있다. 각각의 셀은 CELC에 평행한 유도파와 동위상의(in phase) 파를 생성한다. CELC는 파장보다 작기 때문에, 출력파(output wave)는 그것이 CELC 아래를 통과할 때 유도파의 위상과 동일한 위상을 가진다.

하나의 실시예에서, 이러한 안테나 시스템의 원통형 피드 기하구조는 파 피드(wave feed)에서의 파의 벡터에 대해 CELC 엘리먼트들이 45도(45°) 각도로 배치될 수 있게 한다. 엘리먼트들의 이러한 포지션(position)은 엘리먼트들로부터 생성되는 또는 엘리먼트들에 의해 수신되는 자유 공간파(free space wave)의 편광의 제어를 가능하게 한다. 하나의 실시예에서, CELC들은 안테나의 동작 주파수의 자유공간 파장보다 작은 엘리먼트 간 간격으로 배열된다. 예를 들어, 만일 파장당 4개의 산란 엘리먼트들이 있다면, 30 GHz 송신 안테나 내의 엘리먼트들은 거의 2.5 mm(즉, 30 GHz의 10 mm 자유-공간 파장의 1/4)가 될 것이다.

하나의 실시예에서, CELC는 둘 사이에 액정을 갖는 슬롯 위에 함께 배치된(co-located) 패치를 포함하는 패치 안테나로 구현된다. 이러한 점에 있어서, 메타물질 안테나는 슬롯팅된 (산란) 도파관과 같이 작동한다. 슬롯팅된 도파관(slotted wave guide)에 있어서, 출력파의 위상은 유도파(guided wave)와 관련하여 슬롯의 위치에 의존한다.

셀 배치

하나의 실시예에서, 안테나 엘리먼트들은 체계적 매트릭스 구동 회로(systematic matrix drive circuit)를 가능하게 하는 방식으로 원통형 급전 안테나 개구면 상에 배치된다. 셀들의 배치는 매트릭스 구동을 위한 트랜지스터들의 배치를 포함한다. 도 25는 안테나 엘리먼트들과 관련한 매트릭스 구동 회로망의 배치의 하나의 실시예를 도시한다. 도 25를 참조하면, 로우 컨트롤러(1701)는 로우 선택신호들(Row1 및 Row2)을 각각 통하여 트랜지스터들(1711 및 1712)에 결합되고, 칼럼 컨트롤러(1702)는 칼럼 선택신호(Column1)를 통하여 트랜지스터들(1711 및 1712)에 결합된다. 트랜지스터(1711)는 또한 패치(1731)에 대한 연결을 통하여 안테나 엘리먼트(1721)에 결합되는 한편, 트랜지스터(1712)는 패치(1732)에 대한 연결을 통하여 안테나 엘리먼트(1722)에 결합된다.

불규칙적인 그리드(non-regular grid) 내에 배치된 단위 셀들을 가진 원통형 급전 안테나 상에 매트릭스 구동 회로망을 구현하기 위한 초기 접근법에서, 두 개의 단계들이 수행된다. 제1 단계에서, 셀들은 동심원 링들 상에 배치되고, 셀들의 각각은, 셀 옆에 배치되고 각각의 셀을 개별적으로 구동하기 위하여 스위치로서 작동하는 트랜지스터에 연결된다. 제2 단계에서, 매트릭스 구동 접근법이 필요로 하기 때문에 매트릭스 구동 회로망은 고유 주소를 가지고 모든 트랜지스터에 연결되도록 구성된다. 매트릭스 구동 회로는 (LCD들과 유사하게) 로우 및 칼럼 트레이스들에 의해 구성되지만 셀들이 링들 위에 배치되기 때문에, 각각의 트랜지스터에 고유 주소를 할당할 체계적인 방법이 존재하지 않는다. 이러한 맵핑 문제는 모든 트랜지스터들을 커버하기 위해 매우 복잡한 회로망을 낳으며, 라우팅(routing)을 수행하기 위해 물리적 트레이스들의 수의 현저한 증가를 초래한다. 셀들의 높은 밀도 때문에, 이 트레이스들은 커플링 효과(coupling effect)로 인해 안테나의 RF 성능을 방해한다. 또한, 트레이스들의 복잡성 및 높은 패킹 밀도(packing density)로 인하여, 트레이스들의 라우팅은 상업적으로 입수가능한 레이아웃 툴(commercially available layout tool)들에 의해 달성될 수 없다.

하나의 실시예에서, 매트릭스 구동 회로망은 셀들 및 트랜지스터들이 배치되기 전에 미리 정의된다. 이것은 각각이 고유 주소를 가진 셀들 모두를 구동하기 위하여 필요한 트레이스들의 최소수를 보장한다. 이러한 전략은 구동 회로망의 복잡성을 감소시키고 라우팅을 단순화하며, 이것은 이후에 안테나의 RF 성능을 향상시킨다.

더욱 구체적으로, 하나의 접근법에 있어서, 제1 단계에서, 셀들은 각각의 셀의 고유 주소를 기술하는 로우들 및 칼럼들로 이루어진 규칙적인 정사각형 격자(regular rectangular grid)상에 배치된다. 제2 단계에서, 셀들은 제1 단계에서 정의된 바와 같은 로우들 및 칼럼들에 대한 연결 및 주소를 유지하면서 동심원 원들(concentric circle)로 그룹핑되고 변환된다. 이러한 변환의 목적은 링들상에 셀들을 놓기 위한 것일 뿐만 아니라, 셀들 간의 거리 및 링들 간의 거리를 전체 개구면 위에서 일정하게 유지하기 위한 것이다. 이러한 목적을 달성하기 위하여, 셀들을 그룹핑하기 위한 여러 방법들이 존재한다.

하나의 실시예에서, 매트릭스 구동 내의 배치(placement) 및 고유 어드레싱(unique addressing)을 가능하게 하기 위해 TFT 패키지가 이용된다. 도 26은 TFT 패키지의 하나의 실시예를 도시한다. 도 26을 참조하면, TFT 및 홀드 커패시터(hold capacitor)(1803)가 입력 및 출력 포트들을 가지고 도시된다. 로우 및 칼럼을 이용해서 TFT들을 함께 연결하기 위해 트레이스들(1801)에 연결된 두 개의 입력 포트들 및 트레이스들(1802)에 연결된 두 개의 출력 포트들이 존재한다. 하나의 실시예에서, 로우 및 칼럼 트레이스들은 로우 및 칼럼 트레이스들 사이의 커플링을 감소시키고 잠재적으로 최소화하기 위해 90°각도로 교차한다. 하나의 실시예에서, 로우 및 칼럼 트레이스들은 서로 상이한 층들 위에 존재한다.

전 이중 통신 시스템의 예

다른 실시예에서, 결합된 안테나 개구면들은 전 이중 통신 시스템(full duplex communication system)에서 사용된다. 도 27은 동시 송신 및 수신 경로들을 갖는 통신 시스템의 다른 실시예의 블록도이다. 단지 하나의 송신 경로 및 하나의 수신 경로가 도시되었지만, 통신 시스템은 두 개 이상의 송신 경로 및/또는 두 개 이상의 수신 경로를 포함할 수 있다.

도 27을 참조하면, 안테나(1401)는 상술한 바와 같이 상이한 주파수들에서 동시에 송신 및 수신을 하기 위하여 독립적으로 동작가능한 두 개의 공간적으로 인터리빙된 안테나 어레이들을 포함한다. 하나의 실시예에서, 안테나(1401)는 다이플렉서(1445)에 연결된다. 연결은 하나 이상의 급전 네트워크에 의할 수 있다. 하나의 실시예에서, 방사형 피드 안테나(radial feed antenna)의 경우에, 다이플렉서(1445)는 두 개의 신호들을 결합하고, 안테나(1401)와 다이플렉서(1445) 간의 연결은 양쪽 주파수들 모두를 운반할 수 있는 단일한 광대역 급전 네트워크(broad-band feeding network)이다.

다이플렉서(1445)는 LNB(low noise block down converter)(1427)들에 연결되고, 이것은 본 기술분야에서 잘 알려진 방식으로 노이즈 필터링 기능과 다운 변환 및 증폭 기능을 수행한다. 하나의 실시예에서, LNB(1427)는 실외 유닛(out-door unit: ODU) 내에 존재한다. 다른 실시예에서, LNB(1427)는 안테나 장치 안으로 통합된다. LNB(1427)는 모뎀(1460)에 연결되고, 이것은 컴퓨팅 시스템(1440)(예컨대, 컴퓨터 시스템, 모뎀 등)에 연결된다.

모뎀(1460)은 다이플렉서(1445)로부터 출력된 수신 신호를 디지털 형식으로 변환하기 위하여, LNB(1427)에 연결된, ADC(analog-to-digital converter)(1422)를 포함한다. 일단 디지털 형식으로 변환되면, 수신된 파(received wave)들상에서 인코딩된 데이터를 획득하기 위하여 신호들이 복조기(1423)에 의해 복조되고 디코더(1424)에 의해 디코딩된다. 이후, 디코딩된 데이터는 컨트롤러(1425)에 보내지고, 컨트롤러(1425)는 그것을 컴퓨팅 시스템(1440)에 보낸다.

모뎀(1460)은 또한 컴퓨팅 시스템(1440)으로부터 송신될 데이터를 인코딩하는 인코더(1430)를 포함한다. 인코딩된 데이터는 변조기(1431)에 의해 변조되고, 이후 DAC(digital-to-analog converter)(1432)에 의해 아날로그로 변환된다. 이후, 아날로그 신호는 BUC(up-convert and high pass amplifier)(1433)에 의해 필터링되고, 다이플렉서(1445)의 하나의 포트에 제공된다. 하나의 실시예에서, BUC(1433)는 실외유닛(ODU) 내에 존재한다.

본 기술분야에서 잘 알려진 방식으로 동작하는 다이플렉서(1445)는 송신을 위해 송신 신호를 안테나(1401)에 제공한다.

컨트롤러(1450)는 단일한 결합된 물리적 개구면상의 안테나 엘리먼트들의 두 개의 어레이들을 포함하는 안테나(1401)를 제어한다.

통신 시스템은 상술한 결합기/조정기(combiner/arbiter)를 포함하도록 변경될 것이다. 그러한 경우에, 결합기/조정기는 모뎀 뒤에 하지만 BUC 및 LNB 앞에 있다.

도 27에 도시된 전 이중 통신 시스템은 인터넷 통신, (소프트웨어 업데이팅을 포함하는) 비히클(vehicle) 통신 등을 포함하되 이에 한정되지 않는 다수의 애플리케이션을 갖는다는 점에 유의해야 한다.

본 명세서에서 기술된 다수의 예시적인 실시예들이 존재한다.

예시 1은 안테나인데,

액정(LC)을 갖는 안테나 엘리먼트들의 어레이;

복수의 드라이버들을 갖고, 상기 어레이에 결합된 구동 회로망으로서, 상기 복수의 드라이버들의 각각의 드라이버는 상기 어레이의 안테나 엘리먼트에 결합되고, 구동 전압을 상기 안테나 엘리먼트에 인가하도록 동작가능한, 구동 회로망; 및

구동 극성의 제1 구간(interval) 동안 각각의 안테나 엘리먼트의 상기 LC에 인가된 제1 전압의 제1 크기와 상기 제1 구간의 상기 구동 극성에 반대되는 구동 극성의 제2 구간 동안 상기 각각의 안테나 엘리먼트의 상기 LC에 인가된 제2 전압의 제2 크기 간의 오프셋에 대해 보상하기 위해 구동 전압들을 조정하도록 상기 구동 회로망에 결합된 전압 보정 로직;을 포함하는 안테나이다.

예시 2는 예시 1의 안테나인데, 선택적으로

상기 전압 보정 로직은 상기 제1 크기와 상기 제2 크기 간의 상기 오프셋이 영(0)에 실질적으로 근접하게 되게 하기 위해 상기 전압들을 조정하도록 동작가능한 것을 포함할 수 있다.

예시 3은 예시 1의 안테나인데, 선택적으로

공통 전압이 상기 어레이 내의 안테나 엘리먼트들에 인가되고, 게다가 상기 전압 보정 로직은 상기 오프셋에 대해 보상하기 위해 상기 공통 전압을 조정하도록 동작가능한 것을 포함할 수 있다.

예시 4는 예시 1의 안테나인데, 선택적으로

상기 제1 구간 및 제2 구간은 포지티브 프레임 및 네거티브 프레임인 것을 포함할 수 있다.

예시 5는 예시 4의 안테나인데, 선택적으로

상기 전압 보정 로직은 포지티브 프레임과 네거티브 프레임 간의 광학적 전송 차이를 기초로 하여 보정 전압들을 결정하도록 동작가능한 것을 포함할 수 있다.

예시 6은 예시 5의 안테나인데, 선택적으로

상기 어레이 내의 안테나 엘리먼트과 실질적으로 등가인 광학적 특성들을 가진 테스트 구조물 및 보정값들을 결정하는 데에 사용하기 위해 상기 테스트 구조물 내의 상기 LC의 광학적 응답을 획득하기 위한 관측 윈도우를 포함하고 있는 하나 이상의 광학적으로 투명한 구조물들을 포함할 수 있다.

예시 7은 예시 6의 안테나인데, 선택적으로

공통 전압이 상기 어레이 내의 안테나 엘리먼트들에 인가되고, 게다가 상기 전압 보정 회로망은 상기 하나 이상의 광학적으로 투명한 구조물들에서 RF 엘리먼트 파형을 광학적으로 널(null)이 되게 하기 위해 생성된 널 값들을 기초로 하여 적어도 하나의 안테나 엘리먼트에 대해 상기 공통 전압을 조정하도록 동작가능한 것을 포함할 수 있다.

예시 8은 예시 6의 안테나인데, 선택적으로

상기 테스트 구조물은 RF 에너지를 상기 어레이 내의 상기 안테나 엘리먼트들에 전송하는 도파관과 연관된 도파관 영역의 외부에 위치해 있는 것을 포함할 수 있다.

예시 9는 예시 6의 안테나인데, 선택적으로

상기 테스트 구조물은 상기 어레이 내에 위치해 있는 것을 포함할 수 있다.

예시 10은 예시 1의 안테나인데, 선택적으로

상기 안테나 엘리먼트들의 상기 LC 상에 인가되는 차분 전압(differential voltage)의 극성을 주기적으로 반전시키기 위해 상기 구동 회로망에 결합된 컨트롤러를 포함할 수 있다.

예시 11은 방법인데,

(a) 안테나 내의 엘리먼트를 구동하는 단계;

(b) 포지티브 프레임과 네거티브 프레임 간의 광학적 전송의 차이를 관측하는 단계;

(c) 플릭커(flicker)를 널이 되게 하기 위해 상기 엘리먼트 상의 공통 전압을 조정하는 단계;

(d) 조정된 공통 전압을 이용해서 기존의 포지티브 및 네거티브 프레임 전압들을 조정함으로써 새로운 포지티브 및 네거티브 프레임 전압들을 생성하는 단계;

(e) 상기 새로운 포지티브 및 네거티브 프레임 전압들을 상기 엘리먼트에 인가하는 단계;

(f) 상기 새로운 포지티브 및 네거티브 프레임 전압들에 의해 구동되고 있는 상기 엘리먼트를 가지고 플릭커에 대해 점검하는 단계;

(g) 플릭커의 양이 임계치 미만이면 상기 새로운 포지티브 및 네거티브 프레임 전압들을 이용하는 단계;를 포함하는 방법이다.

예시 12는 예시 11의 방법인데, 선택적으로

상기 엘리먼트는 제1 테스트 엘리먼트를 포함하고 제1 회색 레벨(gray level)에서 구동되는 것을 포함할 수 있다.

예시 13은 예시 12의 방법인데, 선택적으로

상기 제1 회색 레벨과 동일하지 않은 제2 회색 레벨에 대해 (a) - (g) 동작들을 반복하는 단계를 포함할 수 있다.

예시 14는 예시 13의 방법인데, 선택적으로

상기 제1 회색 레벨 이외의 복수의 회색 레벨들에 대해 (a) - (g) 동작들을 반복하는 단계를 포함할 수 있다.

예시 15는 예시 11의 방법인데, 선택적으로

제1 테스트 엘리먼트와 제2 테스트 엘리먼트 사이에 위치한 안테나 엘리먼트와 함께 사용하기 위한 보정값을 획득하기 위하여 제1 테스트 엘리먼트 및 제2 테스트 엘리먼트로부터 획득된 보정값들을 보간하는 단계를 포함할 수 있다.

예시 16은 예시 11의 방법인데, 선택적으로

상기 임계치는 상기 엘리먼트에 있어서 플릭커가 존재하지 않는 상태인 것을 포함할 수 있다.

예시 17은 비일시적 컴퓨터 판독가능 저장매체인데,

적어도 프로세서 및 메모리를 갖는 시스템에 의해 실행될 때, 상기 시스템으로 하여금:

(a) 안테나 내의 엘리먼트를 구동하는 단계;

(b) 포지티브 프레임과 네거티브 프레임 간의 광학적 전송의 차이를 관측하는 단계;

(c) 플릭커(flicker)를 널이 되게 하기 위해 상기 엘리먼트 상의 공통 전압을 조정하는 단계;

(d) 조정된 공통 전압을 이용해서 기존의 포지티브 및 네거티브 프레임 전압들을 조정함으로써 새로운 포지티브 및 네거티브 프레임 전압들을 생성하는 단계;

(e) 상기 새로운 포지티브 및 네거티브 프레임 전압들을 상기 엘리먼트에 인가하는 단계;

(f) 상기 새로운 포지티브 및 네거티브 프레임 전압들에 의해 구동되고 있는 상기 엘리먼트를 가지고 플릭커에 대해 점검하는 단계;

(g) 플릭커의 양이 임계치 미만이면 상기 새로운 포지티브 및 네거티브 프레임 전압들을 이용하는 단계;

를 포함하는 방법을 수행하도록 야기하는 인스트럭션들이 저장되어 있는 비일시적 컴퓨터 판독가능 저장매체이다.

예시 18은 예시 17의 판독가능 저장매체인데, 선택적으로

상기 엘리먼트는 제1 테스트 엘리먼트를 포함하고 제1 회색 레벨에서 구동되는 것을 포함할 수 있다.

예시 19는 예시 18의 판독가능 저장매체인데, 선택적으로

상기 제1 회색 레벨과 동일하지 않은 제2 회색 레벨에 대해 (a) - (g) 동작들을 반복하는 것을 더 포함하는 것을 포함할 수 있다.

예시 20은 예시 19의 판독가능 저장매체인데, 선택적으로

상기 제1 회색 레벨 이외의 복수의 회색 레벨들에 대해 (a) - (g) 동작들을 반복하는 것을 더 포함하는 것을 포함할 수 있다.

예시 21은 예시 17의 판독가능 저장매체인데, 선택적으로

제1 테스트 엘리먼트와 제2 테스트 엘리먼트 사이에 위치한 안테나 엘리먼트와 함께 사용하기 위한 보정값을 획득하기 위하여 제1 테스트 엘리먼트 및 제2 테스트 엘리먼트로부터 획득된 보정값들을 보간하는 것을 더 포함하는 것을 포함할 수 있다.

예시 22는 예시 17의 판독가능 저장매체인데, 선택적으로

상기 임계치는 상기 엘리먼트에 있어서 플릭커가 존재하지 않는 상태인 것을 포함할 수 있다.

예시 23은 방법인데,

안테나 개구면의 안테나 엘리먼트의 광학적 응답을 획득하는 단계; 및

획득된 광학적 응답을 기초로 하여 포지티브 프레임과 네거티브 간의 차이를 보정하는 단계;를 포함하는 방법이다.

예시 24는 방법인데, 선택적으로

상기 광학적 응답은 상기 안테나 개구면 상의 테스트 광학적 구조물을 이용해서 측정되는 것을 포함할 수 있다.

상술한 상세한 설명의 몇몇 부분들은 컴퓨터 메모리 내의 데이터 비트들 상의 동작들의 알고리즘들 및 기호적 표현들의 관점에서 제시된다. 이러한 알고리즘적 서술들 및 표현들은 작업의 본질을 다른 통상의 기술자에게 가장 효과적으로 전달하기 위하여 데이터 처리 기술분야들에서 통상의 기술자들에 의해 사용되는 수단들이다. 알고리즘은 여기에서 일반적으로 원하는 결과를 초래하는 단계들의 자기-일관적 시퀀스(self-consistent sequence)인 것으로 여겨진다. 이 단계들은 물리적 양들의 물리적 조작들을 필요로 하는 것들이다. 일반적으로, 필수적인 것은 아니지만, 이러한 양들은 저장, 전송, 조합, 비교, 및 이와 달리 조작될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 이 신호들을 비트들, 값들, 엘리먼트(element)들, 기호들, 문자들, 용어들, 숫자들 등으로 지칭하는 것은 주로 일반적인 용법이라는 이유로 때때로 편리하다는 점이 입증되었다.

하지만, 이들 모두 및 유사한 용어들은 적절한 물리적 양들과 연관이 있으며, 그 양들에 적용되는 단순히 편리한 라벨(label)들이라는 점을 명심해야 한다. 이하의 논의에서 명백하게 구체적으로 달리 언급되지 않는다면, 본 설명의 전체에 걸쳐서, "처리하는(processing)" 또는 "컴퓨팅하는(computing)" 또는 "산출하는(calculating)" 또는 "결정하는(determining)" 또는 "디스플레이하는(displaying)" 등과 같은 용어들을 이용하는 논의들은, 컴퓨터 시스템의 레지스터들 및 메모리들 내의 물리적(전자) 양들로서 표현되는 데이터를 조작해서 컴퓨터 시스템 메모리들 또는 레지스터들 또는 다른 이러한 정보 저장, 전송 또는 디스플레이 디바이스들 내의 물리적 양들로서 유사하게 표현되는 다른 데이터로 변환하는 컴퓨터 시스템 또는 유사 전자 컴퓨팅 디바이스의 동작 및 처리들을 지칭하는 것으로 이해된다.

본 발명은 또한 본 명세서의 동작들을 수행하기 위한 장치와 관련이 있다. 이러한 장치는 필요한 목적을 위해 특별히 구성되거나, 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 플로피 디스크들, 광학 디스크들, CD-ROM들, 및 자기-광학 디스크(magnetic-optical disk)들을 포함하는 임의의 타입의 디스크, ROM들(read-only memories), RAM들(random access memories), EPROM들, EEPROM들, 자기적 또는 광학적 카드들, 또는 전자 명령들을 저장하기에 적합한 임의의 타입의 매체와 같은 컴퓨터 판독가능 저장매체(computer readable storage medium)에 저장될 수 있고, 각각은 컴퓨터 시스템 버스에 연결될 수 있다.

본 명세서에서 제시된 알고리즘들 및 디스플레이들은 임의의 특정한 컴퓨터 또는 다른 장치에 내재적으로(inherently) 관련이 있지는 않다. 다양한 범용 시스템들이 본 명세서의 교시에 따른 프로그램들과 함께 이용될 수 있고, 또는 필요한 방법 단계들을 수행하기 위하여 더욱 특화된 장치를 구성하는 것이 편리하다고 판명될 수 있다. 다양한 이러한 시스템들을 위해 요구되는 구조는 이하의 서술에서 보일 것이다. 게다가, 본 발명은 임의의 특별한 프로그래밍 언어와 관련하여 기술되지 않았다. 본 명세서에서 기술되는 바와 같은 본 발명의 교시들을 구현하기 위하여 다양한 프로그래밍 언어들이 이용될 수 있다는 점이 이해될 것이다.

기계-판독가능 매체(machine-readable medium)는 기계(예컨대, 컴퓨터)에 의해 판독가능한 형태로 정보를 저장 또는 전송하기 위한 임의의 메카니즘을 포함한다. 예를 들어, 기계-판독가능 매체는 ROM(read only memory); RAM(random access memory); 자기 디스크 저장매체; 광학 저장매체; 플래시 메모리 디바이스들; 등을 포함한다.

상술한 설명을 읽은 후에 본 발명의 다수의 변경 및 변형이 의심의 여지 없이 통상의 기술자에게 명백하게 되겠지만, 실례에 의해 도시되고 기술된 임의의 특정한 실시예는 결코 제한으로서 고려되도록 의도되지 않는다고 이해되어야 한다. 그러므로, 다양한 실시예들의 세부사항들에 대한 언급들은, 본 발명의 필수적인 것으로 여겨지는 특징들만을 그 자체로 나열하는 청구항들의 범위를 제한하는 것으로 의도되지 않는다.

본 특허 출원은 2017년 9월 20일에 출원된 "RF RIPPLE CORRECTION"이라는 명칭의 상응하는 미국 가특허 출원 제62/561,110호 및 2017년 9월 28일에 출원된 "DC OFFSET CORRECTION IN AN RF TFT ANTENNA APERTURE"라는 명칭의 미국 가특허 출원 제62/564,877호에 대한 우선권을 주장하며 이들을 참조에 의해 포함시킨다.

Claims (24)

1. 액정(LC)을 갖는 안테나 엘리먼트들의 어레이;
   복수의 드라이버들을 갖고, 상기 어레이에 결합된 구동 회로망으로서, 상기 복수의 드라이버들의 각각의 드라이버는 상기 어레이의 안테나 엘리먼트에 결합되고, 구동 전압을 상기 안테나 엘리먼트에 인가하도록 동작가능한, 구동 회로망; 및
   상기 구동 회로망에 의해 상기 안테나 엘리먼트에 인가된 구동 전압들을 조정하여 구동 극성의 제1 구간(interval) 동안 각각의 안테나 엘리먼트의 상기 LC에 인가된 제1 전압의 제1 크기와 상기 제1 구간의 상기 구동 극성에 반대되는 구동 극성의 제2 구간 동안 상기 각각의 안테나 엘리먼트의 상기 LC에 인가된 제2 전압의 제2 크기 간의 오프셋에 대해 보상하도록 상기 구동 회로망에 결합된 전압 보정 로직;을 포함하는 안테나.
2. 청구항 1에 있어서,
   상기 전압 보정 로직은 상기 제1 크기와 상기 제2 크기 간의 상기 오프셋이 영(0)에 실질적으로 근접하게 되게 하기 위해 상기 전압들을 조정하도록 동작가능한, 안테나.
3. 청구항 1에 있어서,
   공통 전압이 상기 어레이 내의 안테나 엘리먼트들에 인가되고, 게다가 상기 전압 보정 로직은 상기 오프셋에 대해 보상하기 위해 상기 공통 전압을 조정하도록 동작가능한, 안테나.
4. 청구항 1에 있어서,
   상기 제1 구간 및 제2 구간은 포지티브 프레임 및 네거티브 프레임인, 안테나.
5. 청구항 4에 있어서,
   상기 전압 보정 로직은 포지티브 프레임과 네거티브 프레임 간의 광학적 전송 차이를 기초로 하여 보정 전압들을 결정하도록 동작가능한, 안테나.
6. 청구항 5에 있어서,
   상기 어레이 내의 안테나 엘리먼트과 실질적으로 등가인 광학적 특성들을 가진 테스트 구조물 및 보정값들을 결정하는 데에 사용하기 위해 상기 테스트 구조물 내의 상기 LC의 광학적 응답을 획득하기 위한 관측 윈도우를 포함하고 있는 하나 이상의 광학적으로 투명한 구조물들을 더 포함하는, 안테나.
7. 청구항 6에 있어서,
   공통 전압이 상기 어레이 내의 안테나 엘리먼트들에 인가되고, 게다가 상기 전압 보정 회로망은 상기 하나 이상의 광학적으로 투명한 구조물들에서 RF 엘리먼트 파형을 광학적으로 널(null)이 되게 하기 위해 생성된 널 값들을 기초로 하여 적어도 하나의 안테나 엘리먼트에 대해 상기 공통 전압을 조정하도록 동작가능한, 안테나.
8. 청구항 6에 있어서,
   상기 테스트 구조물은 RF 에너지를 상기 어레이 내의 상기 안테나 엘리먼트들에 전송하는 도파관과 연관된 도파관 영역의 외부에 위치해 있는, 안테나.
9. 청구항 6에 있어서,
   상기 테스트 구조물은 상기 어레이 내에 위치해 있는, 안테나.
10. 청구항 1에 있어서,
    상기 안테나 엘리먼트들의 상기 LC 상에 인가되는 차분 전압(differential voltage)의 극성을 주기적으로 반전시키기 위해 상기 구동 회로망에 결합된 컨트롤러를 더 포함하는, 안테나.
11. (a) 안테나 내의 안테나 엘리먼트를 구동하는 단계;
    (b) 포지티브 프레임과 네거티브 프레임 간의 광학적 전송의 차이를 관측하는 단계;
    (c) 플릭커(flicker)를 널이 되게 하기 위해 상기 안테나 엘리먼트 상의 공통 전압을 조정하는 단계;
    (d) 조정된 공통 전압을 이용해서 기존의 포지티브 및 네거티브 프레임 전압들을 조정함으로써 새로운 포지티브 및 네거티브 프레임 전압들을 생성하는 단계;
    (e) 상기 새로운 포지티브 및 네거티브 프레임 전압들을 상기 안테나 엘리먼트에 인가하는 단계;
    (f) 상기 새로운 포지티브 및 네거티브 프레임 전압들에 의해 구동되고 있는 상기 엘리먼트를 가지고 플릭커에 대해 점검하는 단계;
    (g) 플릭커의 양이 임계치 미만이면 상기 새로운 포지티브 및 네거티브 프레임 전압들을 이용하는 단계;를 포함하는, 안테나 개구면에서 DC 오프셋 보정값을 결정하기 위한 방법.
12. 청구항 11에 있어서,
    상기 안테나 엘리먼트는 제1 테스트 엘리먼트를 포함하고 제1 회색 레벨(gray level)에서 구동되는, 안테나 개구면에서 DC 오프셋 보정값을 결정하기 위한 방법.
13. 청구항 12에 있어서,
    상기 제1 회색 레벨과 동일하지 않은 제2 회색 레벨에 대해 (a) - (g) 동작들을 반복하는 단계를 더 포함하는, 안테나 개구면에서 DC 오프셋 보정값을 결정하기 위한 방법.
14. 청구항 13에 있어서,
    상기 제1 회색 레벨 이외의 복수의 회색 레벨들에 대해 (a) - (g) 동작들을 반복하는 단계를 더 포함하는, 안테나 개구면에서 DC 오프셋 보정값을 결정하기 위한 방법.
15. 청구항 11에 있어서,
    제1 테스트 엘리먼트와 제2 테스트 엘리먼트 사이에 위치한 안테나 엘리먼트와 함께 사용하기 위한 보정값을 획득하기 위하여 제1 테스트 엘리먼트 및 제2 테스트 엘리먼트로부터 획득된 보정값들을 보간하는 단계를 더 포함하는, 안테나 개구면에서 DC 오프셋 보정값을 결정하기 위한 방법.
16. 청구항 11에 있어서,
    상기 임계치는 상기 안테나 엘리먼트에 있어서 플릭커가 존재하지 않는 상태인, 안테나 개구면에서 DC 오프셋 보정값을 결정하기 위한 방법.
17. 적어도 프로세서 및 메모리를 갖는 시스템에 의해 실행될 때, 상기 시스템으로 하여금:
    (a) 안테나 내의 안테나 엘리먼트를 구동하는 단계;
    (b) 포지티브 프레임과 네거티브 프레임 간의 광학적 전송의 차이를 관측하는 단계;
    (c) 플릭커(flicker)를 널이 되게 하기 위해 상기 안테나 엘리먼트 상의 공통 전압을 조정하는 단계;
    (d) 조정된 공통 전압을 이용해서 기존의 포지티브 및 네거티브 프레임 전압들을 조정함으로써 새로운 포지티브 및 네거티브 프레임 전압들을 생성하는 단계;
    (e) 상기 새로운 포지티브 및 네거티브 프레임 전압들을 상기 안테나 엘리먼트에 인가하는 단계;
    (f) 상기 새로운 포지티브 및 네거티브 프레임 전압들에 의해 구동되고 있는 상기 엘리먼트를 가지고 플릭커에 대해 점검하는 단계;
    (g) 플릭커의 양이 임계치 미만이면 상기 새로운 포지티브 및 네거티브 프레임 전압들을 이용하는 단계;
    를 포함하는 안테나 개구면에서 DC 오프셋 보정값을 결정하기 위한 방법을 수행하도록 야기하는 인스트럭션들이 저장되어 있는 비일시적 컴퓨터 판독가능 저장매체.
18. 청구항 17에 있어서,
    상기 엘리먼트는 제1 테스트 엘리먼트를 포함하고 제1 회색 레벨에서 구동되는, 비일시적 컴퓨터 판독가능 저장매체.
19. 청구항 18에 있어서,
    상기 방법은 상기 제1 회색 레벨과 동일하지 않은 제2 회색 레벨에 대해 (a) - (g) 동작들을 반복하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 저장매체.
20. 청구항 19에 있어서,
    상기 방법은 상기 제1 회색 레벨 이외의 복수의 회색 레벨들에 대해 (a) - (g) 동작들을 반복하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 저장매체.
21. 청구항 17에 있어서,
    상기 방법은 제1 테스트 엘리먼트와 제2 테스트 엘리먼트 사이에 위치한 안테나 엘리먼트와 함께 사용하기 위한 보정값을 획득하기 위하여 제1 테스트 엘리먼트 및 제2 테스트 엘리먼트로부터 획득된 보정값들을 보간하는 단계를 더 포함하는, 비일시적 컴퓨터 판독가능 저장매체.
22. 청구항 17에 있어서,
    상기 임계치는 상기 안테나 엘리먼트에 있어서 플릭커가 존재하지 않는 상태인, 비일시적 컴퓨터 판독가능 저장매체.
23. 안테나 개구면 내에서 안테나 엘리먼트를 구동하는 단계;
    안테나 개구면의 상기 안테나 엘리먼트의 광학적 응답을 획득하는 단계; 및
    획득된 상기 안테나 엘리먼트의 광학적 응답을 기초로 하여 포지티브 프레임과 네거티브 프레임 간의 차이를 보정하는 단계로서, DC 오프셋을 보정하기 위해 상기 포지티브 프레임 및 네거티브 프레임과 연관된 광학적 상태들을 이용하는 것을 포함하는, 단계;를 포함하는, 안테나 개구면에서 DC 오프셋 보정을 위한 방법.
24. 청구항 23에 있어서,
    상기 광학적 응답은 상기 안테나 개구면 상의 테스트 광학적 구조물을 이용해서 측정되는, 안테나 개구면에서 DC 오프셋 보정을 위한 방법.

Images