KR102461372B1 - Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof - Google Patents
Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof Download PDFInfo
- Publication number
- KR102461372B1 KR102461372B1 KR1020210137759A KR20210137759A KR102461372B1 KR 102461372 B1 KR102461372 B1 KR 102461372B1 KR 1020210137759 A KR1020210137759 A KR 1020210137759A KR 20210137759 A KR20210137759 A KR 20210137759A KR 102461372 B1 KR102461372 B1 KR 102461372B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate electrode
- region
- insulating layer
- semiconductor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title abstract description 69
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 177
- 238000002161 passivation Methods 0.000 claims description 38
- 230000000903 blocking effect Effects 0.000 claims description 35
- 239000000463 material Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 232
- 229920002120 photoresistant polymer Polymers 0.000 description 44
- 239000011810 insulating material Substances 0.000 description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 29
- 229910052814 silicon oxide Inorganic materials 0.000 description 29
- 239000012044 organic layer Substances 0.000 description 22
- 238000000034 method Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 12
- 239000010949 copper Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 239000010408 film Substances 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000004380 ashing Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 3
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 3
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 3
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000011946 reduction process Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- -1 (Ga) Substances 0.000 description 1
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 박막 트랜지스터는 산화물 반도체, 상기 산화물 반도체를 중심으로 양쪽에 마주하는 소스 전극 및 드레인 전극, 상기 소스 전극 또는 상기 드레인 전극과 상기 산화물 반도체 사이에 위치하는 저도전 영역, 상기 산화물 반도체 및 상기 저도전 영역 위에 위치하는 절연층, 그리고 상기 절연층 위에 위치하는 게이트 전극을 포함하고, 상기 절연층은 상기 산화물 반도체 및 상기 저도전 영역을 함께 덮고, 상기 저도전 영역의 캐리어 농도는 상기 소스 전극 또는 상기 드레인 전극의 캐리어 농도보다 낮다.The present invention relates to a thin film transistor, a thin film transistor array panel including the same, and a method of manufacturing the same. A thin film transistor according to an embodiment of the present invention includes an oxide semiconductor, a source electrode and a drain electrode facing both sides with respect to the oxide semiconductor, a low-conductivity region positioned between the source electrode or the drain electrode and the oxide semiconductor, the an oxide semiconductor, an insulating layer positioned on the low-conductivity region, and a gate electrode positioned on the insulating layer, wherein the insulating layer covers the oxide semiconductor and the low-conductivity region together, and a carrier concentration of the low-conductivity region is lower than the carrier concentration of the source electrode or the drain electrode.
Description
본 발명은 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor, a thin film transistor array panel including the same, and a method of manufacturing the same.
박막 트랜지스터(thin film transistor; TFT)는 평판 표시 장치 등 다양한 전자 장치에 사용되고 있다. 예를 들어, 박막 트랜지스터는 액정 표시 장치(liquid crystal display; LCD), 유기 발광 표시 장치(organic light emitting diode display; OLED Display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치에서 스위칭 소자 또는 구동 소자로서 이용되고 있다.A thin film transistor (TFT) is used in various electronic devices such as flat panel displays. For example, the thin film transistor is a switching element or a switching element in a flat panel display device such as a liquid crystal display (LCD), an organic light emitting diode display (OLED Display), and an electrophoretic display (electrophoretic display). It is used as a driving element.
박막 트랜지스터는 주사 신호를 전달하는 게이트선에 연결되어 있는 게이트 전극, 화소 전극에 인가될 신호를 전달하는 데이터선에 연결되어 있는 소스 전극, 소스 전극과 마주하는 드레인 전극, 그리고 소스 전극 및 드레인 전극에 전기적으로 연결되어 있는 반도체를 포함한다.The thin film transistor has a gate electrode connected to a gate line transmitting a scan signal, a source electrode connected to a data line transmitting a signal to be applied to the pixel electrode, a drain electrode facing the source electrode, and a source electrode and a drain electrode. It contains semiconductors that are electrically connected.
이 중 반도체는 박막 트랜지스터의 특성을 결정하는 중요한 요소이다. 이러한 반도체로는 규소(Si)가 가장 많이 사용되고 있다. 규소는 결정 형태에 따라 비정질 규소 및 다결정 규소로 나누어지는데, 비정질 규소는 제조 공정이 단순한 반면 전하 이동도가 낮아 고성능 박막 트랜지스터를 제조하는데 한계가 있고 다결정 규소는 전하 이동도가 높은 반면 규소를 결정화하는 단계가 요구되어 제조 비용 및 공정이 복잡하다.Among them, the semiconductor is an important factor determining the characteristics of the thin film transistor. As such a semiconductor, silicon (Si) is most commonly used. Silicon is divided into amorphous silicon and polycrystalline silicon according to the crystal form. Amorphous silicon has a simple manufacturing process, but has a low charge mobility, so there is a limitation in manufacturing high-performance thin film transistors. Polycrystalline silicon has a high charge mobility while crystallizing silicon The steps are required, which complicates the manufacturing cost and process.
이러한 비정질 규소와 다결정 규소를 보완하기 위하여 비정질 실리콘보다 전자 이동도가 높고 ON/OFF 비율이 높으며 다결정 실리콘보다 원가가 저렴하고 균일도가 높은 산화물 반도체(oxide semiconductor)를 이용하는 박막 트랜지스터에 대한 연구가 진행되고 있다.In order to supplement such amorphous silicon and polycrystalline silicon, research on thin film transistors using oxide semiconductors with higher electron mobility than amorphous silicon, higher ON/OFF ratio, lower cost than polycrystalline silicon, and higher uniformity is in progress. have.
한편, 박막 트랜지스터의 게이트 전극이 소스 전극 또는 드레인 전극과 기생 용량을 형성할 경우, 이러한 기생 용량에 의해 박막 트랜지스터의 스위칭 소자로서의 특성이 저하될 수 있다.On the other hand, when the gate electrode of the thin film transistor forms a parasitic capacitance with the source electrode or the drain electrode, the characteristics of the thin film transistor as a switching element may be deteriorated by the parasitic capacitance.
본 발명이 해결하고자 하는 과제는 산화물 반도체를 포함하는 박막 트랜지스터의 특성을 향상시키는 것이다.The problem to be solved by the present invention is to improve the characteristics of a thin film transistor including an oxide semiconductor.
본 발명의 한 실시예에 따른 박막 트랜지스터는 산화물 반도체, 상기 산화물 반도체를 중심으로 양쪽에 마주하는 소스 전극 및 드레인 전극, 상기 소스 전극 또는 상기 드레인 전극과 상기 산화물 반도체 사이에 위치하는 저도전 영역, 상기 산화물 반도체 및 상기 저도전 영역 위에 위치하는 절연층, 그리고 상기 절연층 위에 위치하는 게이트 전극을 포함하고, 상기 절연층은 상기 산화물 반도체 및 상기 저도전 영역을 함께 덮고, 상기 저도전 영역의 캐리어 농도는 상기 소스 전극 또는 상기 드레인 전극의 캐리어 농도보다 낮다.A thin film transistor according to an embodiment of the present invention includes an oxide semiconductor, a source electrode and a drain electrode facing both sides with respect to the oxide semiconductor, a low-conductivity region positioned between the source electrode or the drain electrode and the oxide semiconductor, the an oxide semiconductor, an insulating layer positioned on the low-conductivity region, and a gate electrode positioned on the insulating layer, wherein the insulating layer covers the oxide semiconductor and the low-conductivity region together, and a carrier concentration of the low-conductivity region is lower than the carrier concentration of the source electrode or the drain electrode.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판, 상기 절연 기판 위에 위치하는 산화물 반도체, 상기 산화물 반도체를 중심으로 양쪽에 마주하는 소스 전극 및 드레인 전극, 상기 소스 전극 또는 상기 드레인 전극과 상기 산화물 반도체 사이에 위치하는 저도전 영역, 상기 산화물 반도체 및 상기 저도전 영역 위에 위치하는 절연층, 그리고 상기 절연층 위에 위치하는 게이트 전극을 포함하고, 상기 절연층은 상기 산화물 반도체 및 상기 저도전 영역을 함께 덮고, 상기 저도전 영역의 캐리어 농도는 상기 소스 전극 또는 상기 드레인 전극의 캐리어 농도보다 낮다.A thin film transistor array panel according to an embodiment of the present invention includes an insulating substrate, an oxide semiconductor positioned on the insulating substrate, a source electrode and a drain electrode facing both sides of the oxide semiconductor as a center, and the source electrode or the drain electrode and the oxide a low-conductivity region positioned between semiconductors, an insulating layer positioned on the oxide semiconductor and the low-conductivity region, and a gate electrode positioned on the insulating layer, wherein the insulating layer forms the oxide semiconductor and the low-conductivity region together and a carrier concentration of the low-conductivity region is lower than a carrier concentration of the source electrode or the drain electrode.
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체를 이루는 물질을 환원한 물질을 포함할 수 있다.The source electrode and the drain electrode may include a material obtained by reducing the material constituting the oxide semiconductor.
상기 게이트 전극의 가장자리 경계는 상기 절연층의 가장자리 경계 안쪽에 위치할 수 있다.The edge boundary of the gate electrode may be located inside the edge boundary of the insulating layer.
상기 저도전 영역에서 상기 캐리어 농도는 점진적으로 변할 수 있다.In the low conductivity region, the carrier concentration may be gradually changed.
상기 절연층의 가장자리 경계는 상기 저도전 영역과 상기 소스 전극 또는 상기 드레인 전극 사이의 경계와 실질적으로 정렬되어 있을 수 있다.An edge boundary of the insulating layer may be substantially aligned with a boundary between the low-conductivity region and the source electrode or the drain electrode.
상기 게이트 전극의 가장자리 경계와 상기 산화물 반도체의 가장자리 경계는 실질적으로 정렬되어 있을 수 있다.An edge boundary of the gate electrode and an edge boundary of the oxide semiconductor may be substantially aligned.
상기 소스 전극 및 상기 드레인 전극은 상기 산화물 반도체를 이루는 물질을 환원한 물질을 포함하는 박막 트랜지스터 표시판.The source electrode and the drain electrode include a material obtained by reducing the material constituting the oxide semiconductor.
상기 절연 기판과 상기 산화물 반도체 사이에 위치하는 버퍼층을 더 포함할 수 있다.A buffer layer may be further included between the insulating substrate and the oxide semiconductor.
상기 버퍼층 및 상기 절연층 즉 적어도 하나는 절연성 산화물을 포함할 수 있다.At least one of the buffer layer and the insulating layer may include an insulating oxide.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 산화물 반도체 물질을 포함하는 반도체 패턴을 형성하는 단계, 상기 반도체 패턴의 가운데 부분을 가로지르며 중첩하는 절연층 및 게이트 전극을 형성하는 단계, 그리고 상기 절연층 및 상기 게이트 전극에 의해 덮이지 않고 드러난 상기 반도체 패턴을 환원 처리하여 반도체 및 저도전 영역, 그리고 상기 반도체를 중심으로 마주하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 저도전 영역은 상기 반도체와 상기 소스 전극 또는 상기 드레인 전극 사이에 위치하고, 상기 절연층은 상기 산화물 반도체 및 상기 저도전 영역을 함께 덮고, 상기 저도전 영역의 캐리어 농도는 상기 소스 전극 또는 상기 드레인 전극의 캐리어 농도보다 낮다.A method of manufacturing a thin film transistor array panel according to an embodiment of the present invention includes forming a semiconductor pattern including an oxide semiconductor material, forming an insulating layer and a gate electrode overlapping a middle portion of the semiconductor pattern, and and reducing the semiconductor pattern exposed without being covered by the insulating layer and the gate electrode to form a semiconductor and a low-conductivity region, and a source electrode and a drain electrode facing the semiconductor as a center; a region is located between the semiconductor and the source electrode or the drain electrode, the insulating layer covers the oxide semiconductor and the low-conductivity region together, and the carrier concentration of the low-conductivity region is the carrier concentration of the source electrode or the drain electrode lower than
상기 절연층 및 상기 게이트 전극을 형성하는 단계는 상기 반도체 패턴 위에 절연 물질층을 형성하는 단계, 상기 절연 물질층 위에 도전성 물질을 포함하는 게이트층을 형성하는 단계, 상기 게이트층 위에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 식각 마스크로 하여 상기 게이트층을 패터닝하여 상기 게이트 전극을 형성하는 단계, 그리고 상기 감광막 패턴을 식각 마스크로 하여 상기 절연 물질층을 패터닝하여 상기 절연층을 형성하고 상기 반도체 패턴의 일부를 드러내는 단계를 포함할 수 있다.The forming of the insulating layer and the gate electrode may include forming an insulating material layer on the semiconductor pattern, forming a gate layer including a conductive material on the insulating material layer, and forming a photoresist pattern on the gate layer. forming the gate electrode by patterning the gate layer using the photoresist pattern as an etch mask, and patterning the insulating material layer using the photoresist pattern as an etch mask to form the insulating layer and forming the semiconductor pattern It may include a step of revealing some.
상기 반도체 패턴을 형성하는 단계 및 상기 절연층 및 상기 게이트 전극을 형성하는 단계는 상기 산화물 반도체 물질을 포함하는 반도체층, 절연 물질을 포함하는 절연 물질층, 그리고 도전성 물질을 포함하는 게이트층을 차례대로 적층하는 단계, 상기 게이트층 위에 두께가 서로 다른 부분을 포함하는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 이용하여 상기 게이트층, 상기 절연 물질층, 그리고 상기 반도체층을 차례대로 식각하여 상기 반도체 패턴을 형성하는 단계, 상기 제1 감광막 패턴의 일부를 제거하여 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 게이트층을 패터닝하여 상기 게이트 전극을 형성하는 단계, 그리고 상기 제2 감광막 패턴을 식각 마스크로 하여 상기 절연 물질층을 패터닝하여 상기 절연층을 형성하고 상기 반도체 패턴의 일부를 드러내는 단계를 포함할 수 있다.The forming of the semiconductor pattern and the forming of the insulating layer and the gate electrode may include sequentially forming the semiconductor layer including the oxide semiconductor material, the insulating material layer including the insulating material, and the gate layer including the conductive material. stacking, forming a first photoresist layer pattern including portions having different thicknesses on the gate layer, and sequentially etching the gate layer, the insulating material layer, and the semiconductor layer using the first photoresist layer pattern to form the semiconductor pattern, forming a second photoresist pattern by removing a portion of the first photoresist pattern, and patterning the gate layer using the second photoresist pattern as an etch mask to form the gate electrode and patterning the insulating material layer using the second photoresist pattern as an etch mask to form the insulating layer and exposing a portion of the semiconductor pattern.
상기 게이트 전극의 가장자리 경계는 상기 절연층의 가장자리 경계 안쪽에 위치할 수 있다.The edge boundary of the gate electrode may be located inside the edge boundary of the insulating layer.
상기 저도전 영역에서 상기 캐리어 농도는 점진적으로 변할 수 있다.In the low conductivity region, the carrier concentration may be gradually changed.
상기 반도체, 상기 저도전 영역, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계에서, 상기 소스 전극, 상기 드레인 전극 및 상기 저도전 영역 중 적어도 하나의 일부 표면에는 상기 산화물 반도체 물질의 금속 성분이 석출될 수 있다.In the forming of the semiconductor, the low-conductivity region, the source electrode, and the drain electrode, a metal component of the oxide semiconductor material may be deposited on a partial surface of at least one of the source electrode, the drain electrode, and the low-conductivity region. can
상기 반도체, 상기 저도전 영역, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는 플라즈마를 이용한 환원 처리 방법을 이용할 수 있다.Forming the semiconductor, the low-conductivity region, the source electrode, and the drain electrode may use a reduction treatment method using plasma.
본 발명의 실시예에 따르면 박막 트랜지스터의 게이트 전극과 소스 전극 또는 드레인 전극 사이의 기생 용량을 줄일 수 있다. 또한 산화물 반도체를 포함하는 박막 트랜지스터의 특성이 향상된다.According to an embodiment of the present invention, it is possible to reduce the parasitic capacitance between the gate electrode and the source electrode or the drain electrode of the thin film transistor. In addition, the characteristics of the thin film transistor including the oxide semiconductor are improved.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판의 단면도(a) 및 평면도(b)이고,
도 2 내지 도 11은 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례대로 나타낸 단면도이고,
도 12 내지 도 15는 각각 본 발명의 한 실시예에 따른 박막 트랜지스터를 포함하는 박막 트랜지스터의 단면을 보여주는 사진이고,
도 16은 도 15에 도시한 박막 트랜지스터의 일부의 확대도이고,
도 17 및 도 18은 각각 본 발명의 한 실시예에 따른 박막 트랜지스터의 게이트 전압에 따른 온 전류 특성을 나타낸 그래프이고,
도 19는 본 발명의 한 실시예에 따른 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판의 단면도이고,
도 20 내지 도 27은 도 19에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례대로 나타낸 단면도이다.1 is a cross-sectional view (a) and a plan view (b) of a thin film transistor display panel including a thin film transistor according to an embodiment of the present invention;
2 to 11 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel shown in FIG. 1 according to an embodiment of the present invention;
12 to 15 are photographs showing a cross section of a thin film transistor including a thin film transistor according to an embodiment of the present invention, respectively;
16 is an enlarged view of a part of the thin film transistor shown in FIG. 15;
17 and 18 are graphs showing the on-current characteristics according to the gate voltage of the thin film transistor according to an embodiment of the present invention, respectively;
19 is a cross-sectional view of a thin film transistor display panel including a thin film transistor according to an embodiment of the present invention;
20 to 27 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel shown in FIG. 19 according to an exemplary embodiment.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Then, with reference to the accompanying drawings, embodiments of the present invention will be described in detail so that those of ordinary skill in the art to which the present invention pertains can easily implement them. However, the present invention may be embodied in several different forms and is not limited to the embodiments described herein.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In order to clearly express various layers and regions in the drawings, the thicknesses are enlarged. Throughout the specification, like reference numerals are assigned to similar parts. When a part of a layer, film, region, plate, etc. is said to be “on” another part, it includes not only cases where it is “directly on” another part, but also cases where there is another part in between. Conversely, when we say that a part is "just above" another part, we mean that there is no other part in the middle.
먼저, 도 1을 참조하여 본 발명의 한 실시예에 따른 박막 트랜지스터 및 박막 트랜지스터 표시판에 대하여 설명한다.First, a thin film transistor and a thin film transistor array panel according to an embodiment of the present invention will be described with reference to FIG. 1 .
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판의 단면도(a) 및 평면도(b)이다.1 is a cross-sectional view (a) and a plan view (b) of a thin film transistor array panel including a thin film transistor according to an exemplary embodiment of the present invention.
도 1(a)를 참조하면, 유리 또는 플라스틱 등으로 만들어질 수 있는 절연 기판(110) 위에 광 차단막(70)이 위치할 수 있다. 광 차단막(70)은 후에 적층될 산화물 반도체에 빛이 도달하는 것을 막아 산화물 반도체가 반도체로서의 성질을 잃는 것을 막을 수 있다. 따라서 광 차단막(70)은 산화물 반도체에 도달하지 않도록 차단할 파장대의 광을 투과시키지 않는 재료로 만들어지는 것이 바람직하다. 광 차단막(70)은 유기 절연 물질, 무기 절연 물질, 금속 등의 도전성 물질 등으로 만들어질 수 있으며, 단일막 또는 다중막으로 만들어질 수 있다.Referring to FIG. 1A , a
그러나, 광 차단막(70)은 조건에 따라 생략될 수도 있다. 구체적으로, 절연 기판(110)의 아래쪽에서 빛이 조사되지 않는 경우, 예를 들어 본 발명의 한 실시예에 따른 박막 트랜지스터가 유기 발광 표시 장치 등에 사용될 경우, 광 차단막(70)은 생략될 수도 있다.However, the
광 차단막(70) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 산화 실리콘(SiOx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연성 산화물을 포함할 수 있다. 버퍼층(120)은 후에 적층될 반도체에 절연 기판(110)으로부터의 불순물이 유입되는 것을 막아 반도체를 보호하고 반도체의 계면 특성을 향상시킬 수 있다. 버퍼층(120)의 두께는 500Å 이상 1㎛ 이하일 수 있으나 이에 한정되는 것은 아니다.The
버퍼층(120) 위에는 반도체(134), 소스 전극(133) 및 드레인 전극(135)이 위치한다.A
반도체(134)는 산화물 반도체 물질을 포함할 수 있다. 산화물 반도체 물질은 금속 산화물 반도체로서, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합으로 이루어질 수 있다. 예를 들어, 산화물 반도체 물질은 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 중 적어도 하나를 포함할 수 있다.The
광 차단막(70)이 존재할 경우 반도체(134)는 광 차단막(70)으로 가려질 수 있다.When the
도 1(a) 및 도 1(b)를 참조하면, 소스 전극(133) 및 드레인 전극(135)은 반도체(134)를 중심으로 양쪽에 각각 위치하며 서로 분리되어 있다.Referring to FIGS. 1A and 1B , the
소스 전극(133) 및 드레인 전극(135)은 도전성을 가지며 반도체(134)를 이루는 반도체 물질과 동일한 물질 및 환원된 반도체 물질을 포함할 수 있다. 소스 전극(133) 및 드레인 전극(135)의 표면에는 반도체 물질에 포함된 인듐(In) 등의 금속이 석출되어 있을 수 있다.The
반도체(134)와 소스 전극(133) 사이, 그리고 반도체(134)와 드레인 전극(135) 사이에는 각각 저도전 영역(low conductive region)(136)이 위치한다. 반도체(134)와 소스 전극(133) 사이에 위치하는 저도전 영역(136)은 반도체(134) 및 소스 전극(133)과 접촉하며 연결되어 있고, 반도체(134)와 드레인 전극(135) 사이에 위치하는 저도전 영역(136)은 반도체(134) 및 드레인 전극(135)과 접촉하며 연결되어 있다.A low
저도전 영역(136)의 캐리어 농도는 반도체134)보다 높으나 소스 전극(133) 및 드레인 전극(135)의 캐리어 농도보다 낮고, 소스 전극(133) 및 드레인 전극(135)보다 낮은 도전성을 가질 수 있다. 저도전 영역(136)의 캐리어 농도는 소스 전극(133) 및 드레인 전극(135)으로부터 반도체(134) 쪽으로 갈수록 점차 감소할 수 있다.A carrier concentration of the low-
저도전 영역(136)의 표면에는 반도체 물질에 포함된 인듐(In) 등의 금속이 석출되어 있을 수 있다A metal such as indium (In) included in a semiconductor material may be deposited on the surface of the
반도체(134) 위에는 절연층(142)이 위치한다. 절연층(142)은 반도체(134) 및 저도전 영역(136)을 덮는다. 절연층(142)은 소스 전극(133) 또는 드레인 전극(135)과 실질적으로 중첩하지 않을 수 있다.An insulating
절연층(142)은 단일막 또는 이중막 이상의 다중막일 수 있다.The insulating
절연층(142)이 단일막인 경우, 절연층(142)은 산화 실리콘(SiOx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연성 산화물을 포함할 수 있다. 절연층(142)은 반도체(134)의 계면 특성을 향상시키고 반도체(134)에 불순물이 침투하는 것을 막을 수 있다.When the insulating
절연층(142)이 다중막일 경우, 절연층(142)은 도 1(a)에 도시한 바와 같이 하부막(142a) 및 상부막(142b)을 포함할 수 있다. 하부막(142a)은 산화 실리콘(SiOx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연성 산화물을 포함하여 반도체(134)의 계면 특성을 향상시키고 반도체(134)에 불순물이 침투하는 것을 막을 수 있다. 상부막(142b)은 질화 실리콘(SiNx), 산화 실리콘(SiOx) 등의 다양한 절연 물질로 만들어질 수 있다. 예를 들어, 절연층(142)은 산화 알루미늄(AlOx)의 하부막과 산화 실리콘(SiOx)의 상부막을 포함할 수 있고, 이때 하부막의 두께는 500Å 이하일 수 있고 상부막의 두께는 500Å 이상 1500Å 이하일 수 있으나 이에 한정되는 것은 아니다. 또 다른 예로서, 절연층(142)은 산화 실리콘(SiOx)의 하부막과 질화 실리콘(SiNx)의 상부막을 포함할 수 있고, 이때 하부막의 두께는 대략 2000Å이고 상부막의 두께는 대략 1000Å일 수 있으나 역시 이에 한정되는 것은 아니다.When the insulating
절연층(142)의 두께는 1000Å 이상 5000Å 이하일 수 있으나, 이에 한정되는 것은 아니다. 절연층(142)의 전체 두께는 박막 트랜지스터의 특성이 극대화되도록 적절히 조절될 수 있다.The thickness of the insulating
절연층(142) 위에는 게이트 전극(154)이 위치한다. 게이트 전극(154)의 가장자리 경계는 절연층(142)의 가장자리 경계의 안쪽에 위치한다. 따라서 절연층(142)은 게이트 전극(154)에 덮이지 않은 외곽부(outer boundary portion)(144)를 포함한다. 외곽부(144)는 저도전 영역(136)과 중첩하며, 저도전 영역(136)은 외곽부(144)에 의해 덮여 있다. 외곽부(144)의 가장자리 경계와 저도전 영역(136)의 가장자리 경계는 실질적으로 일치하여 정렬되어 있을 수 있다.A
외곽부(144) 하단의 폭(d1)은 0보다 크며 저도전 영역(136)의 필요한 길이에 따라 조절될 수 있다.The width d1 of the lower end of the
절연층(142) 하단의 채널 길이 방향의 폭(d3)은 게이트 전극(154) 하단의 채널 길이 방향의 폭(d2)보다 크고, 게이트 전극(154) 하단의 채널 길이 방향의 폭(d2)의 3배보다 작을 수 있다.The width d3 of the lower end of the insulating
도 1(a) 및 도1(b)를 참조하면, 게이트 전극(154)은 반도체(134)와 중첩하며, 반도체(134)는 게이트 전극(154)에 의해 덮여 있다. 게이트 전극(154)을 중심으로 반도체(134)의 양쪽에는 저도전 영역(136)이 위치하고, 저도전 영역(136)의 바깥쪽에 각각 소스 전극(133) 및 드레인 전극(135)이 위치한다. 반도체(134) 양쪽의 저도전 영역(136), 소스 전극(133) 및 드레인 전극(135)은 게이트 전극(154)과 실질적으로 중첩하지 않을 수 있다. 따라서 게이트 전극(154)과 소스 전극(133) 사이의 기생 용량 또는 게이트 전극(154)과 드레인 전극(135) 사이의 기생 용량이 작아질 수 있다.1A and 1B , the
게이트 전극(154)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등으로 만들어질 수 있다. 게이트 전극(154)은 단일막 또는 다중막 구조를 가질 수 있다. 다중막의 예로는 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo), ITO 등의 하부막과 구리(Cu) 등의 상부막의 이중막, 몰리브덴(Mo)-알루미늄(Al)-몰리브덴(Mo)의 삼중막 등을 들 수 있다. 그러나 게이트 전극(154)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The
본 발명의 실시예에 따르면, 저도전 영역(136)과 소스 전극(133) 또는 드레인 전극(135) 사이의 경계는 절연층(142)의 가장자리 경계와 실질적으로 정렬되어 일치할 수 있고, 게이트 전극(154)의 가장자리 경계는 반도체(134)와 저도전 영역(136) 사이의 경계와 실질적으로 정렬되어 일치할 수 있고, According to an embodiment of the present invention, the boundary between the
게이트 전극(154), 소스 전극(133) 및 드레인 전극(135)은 반도체(134)와 함께 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터의 채널(channel)은 반도체(134)에 형성된다.The
본 발명의 한 실시예에 따르면, 저도전 영역(136)은 소스 전극(133) 또는 드레인 전극(135)으로부터 반도체(134)로 들어가는 전류가 느끼는 저항을 서서히 증가시키는 역할을 할 수 있다. 즉, 저도전 영역(136)은 금속 산화막 반도체 전계 효과 트랜지스터(metal oxide silicon field effect transistor, MOSFET)의 저도핑 드레인(lightly doped drain, LDD) 영역에 대응하는 기능을 할 수 있다.According to an embodiment of the present invention, the
특히 박막 트랜지스터의 사이즈가 점점 작아져 채널 길이도 짧아지는 경우, 소스 전극(133)과 드레인 전극(135) 사이의 전기장이 상대적으로 커져 이에 의해 캐리어의 이동성이 지나치게 커져 핫 캐리어(hot carrier)가 발생할 수 있다. 핫 캐리어는 절연층(142)을 뚫고 나가기도 하고 절연층(142)에 축적되어 박막 트랜지스터의 전기적 특성을 저하시킨다.In particular, when the size of the thin film transistor becomes smaller and the channel length becomes shorter, the electric field between the
그러나 본 발명의 한 실시예와 같이 절연층(142)의 외곽부(144)를 형성하여 저도전 영역(136)을 형성하면 반도체(134)와 소스 전극(133) 또는 드레인 전극(135) 사이의 캐리어 농도를 점차적으로 변화시켜 핫 캐리어의 발생을 억제할 수 있고 반도체(134)의 채널 길이가 짧아지는 것을 막을 수 있다. 따라서 반도체(134)로의 전류의 급증을 방지할 수 있으며 박막 트랜지스터의 특성을 안정시키고 향상시킬 수 있다.However, when the low-
또한 절연층(142)의 외곽부(144)에 의해 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이의 거리가 멀어질 수 있으므로 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이의 누설 경로(leakage path)를 길게 할 수 있고, 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이의 단락(short circuit)을 방지할 수 있다. 이에 따라 절연층(142)의 두께를 더 감소시킬 수 있는 여유가 생기므로 박막 트랜지스터(Q)의 온 전류를 증가시킬 수 있다.In addition, since the distance between the
게이트 전극(154), 소스 전극(133), 드레인 전극(135), 그리고 버퍼층(120) 위에는 보호막(passivation layer)(160)이 위치한다. 보호막(160)은 질화 실리콘 또는 산화 실리콘 등의 무기 절연 물질 또는 유기 절연 물질 등으로 이루어질 수 있다. 보호막(160)은 소스 전극(133)을 드러내는 접촉 구멍(163) 및 드레인 전극(135)을 드러내는 접촉 구멍(165)을 포함할 수 있다.A
보호막(160) 위에는 데이터 입력 전극(173) 및 데이터 출력 전극(175)이 위치할 수 있다. 데이터 입력 전극(173)은 보호막(160)의 접촉 구멍(163)을 통해 박막 트랜지스터(Q)의 소스 전극(133)과 전기적으로 연결되고, 데이터 출력 전극(175)은 보호막(160)의 접촉 구멍(165)을 통해 박막 트랜지스터(Q)의 드레인 전극(135)과 전기적으로 연결될 수 있다.A
이와 달리 보호막(160) 위에 색필터(도시하지 않음) 또는 유기 물질로 이루어진 유기막(도시하지 않음)이 더 위치하고, 그 위에 데이터 입력 전극(173) 및 데이터 출력 전극(175)이 위치할 수도 있다.Alternatively, a color filter (not shown) or an organic layer (not shown) made of an organic material may be further positioned on the
그러면 도 1에 도시한 박막 트랜지스터 표시판의 본 발명의 한 실시예에 따른 제조 방법에 대해 앞에서 설명한 도 1과 함께 도 2 내지 도 16을 참조하여 설명한다.Then, a method of manufacturing the thin film transistor array panel shown in FIG. 1 according to an embodiment of the present invention will be described with reference to FIGS. 2 to 16 together with FIG. 1 described above.
도 2 내지 도 11은 도 1에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례대로 나타낸 단면도이다.2 to 11 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel shown in FIG. 1 according to an exemplary embodiment.
먼저 도 2를 참조하면, 유리 또는 플라스틱 등으로 만들어질 수 있는 절연 기판(110) 위에 유기 절연 물질, 무기 절연 물질, 금속 등의 도전성 물질 등으로 이루어진 광 차단막(70)을 형성한다. 광 차단막(70)의 형성 단계는 조건에 따라 생략될 수 있다.First, referring to FIG. 2 , a
다음 도 3을 참조하면, 광 차단막(70) 위에 화학 기상 증착법(chemical vapor deposition, CVD) 등의 방법으로 산화 실리콘(SiOx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 산화물을 포함하는 절연 물질로 이루어진 버퍼층(120)을 형성한다. 버퍼층(120)의 두께는 500Å 이상 1㎛ 이하일 수 있으나 이에 한정되는 것은 아니다.Next, referring to FIG. 3 , silicon oxide (SiOx), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 3 ), and oxidation are performed on the
다음 도 4를 참조하면, 버퍼층(120) 위에 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 등의 산화물 반도체 물질로 이루어질 수 있는 반도체층(130)을 도포한다.Next, referring to FIG. 4 , on the
다음, 반도체층(130) 위에 감광막을 도포하고 노광하여 감광막 패턴(50)을 형성한다. 감광막 패턴(50)은 광 차단막(70)의 적어도 일부와 중첩할 수 있다.Next, a photoresist layer is coated on the
다음 도 5를 참조하면, 감광막 패턴(50)을 마스크로 반도체층(130)을 식각하여 반도체 패턴(132)을 형성한다.Next, referring to FIG. 5 , the
이어서 반도체 패턴(132) 및 버퍼층(120) 위에 절연 물질층(140)을 형성한다. 절연 물질층(140)은 산화 실리콘(SiOx) 등의 절연성 산화물을 포함하는 단일층으로 형성할 수도 있고, 도 5에 도시한 바와 같이 산화 실리콘(SiOx) 등의 절연성 산화물을 포함하는 하부막(140a)과 절연 물질을 포함하는 상부막(140b)을 포함하는 다중막으로 형성할 수도 있다. 절연 물질층(140)의 두께는 1000Å 이상 5000Å 이하일 수 있으나, 이에 한정되는 것은 아니다.Next, the insulating
다음 도 6을 참조하면, 절연 물질층(140) 위에 금속 등의 도전성 물질을 적층하여 게이트층(150)을 형성한다. 이어서, 게이트층(150) 위에 감광막을 도포하고 노광하여 감광막 패턴(50)을 형성한다. 감광막 패턴(50)은 반도체 패턴(132)의 일부와 중첩한다.Next, referring to FIG. 6 , a
다음 도 7을 참조하면, 감광막 패턴(50)을 마스크로 하여 게이트층(150)을 식각하여 게이트 전극(154)을 형성한다. 이때 습식 식각 방법을 이용할 수 있으며, 식각 정도를 조절하여 게이트 전극(154)의 가장자리 경계가 감광막 패턴(50)의 가장자리 경계의 안쪽에 위치하도록 한다. 게이트 전극(154)은 반도체 패턴(132)의 가운데 부분을 가로지르며 통과하도록 형성하여, 게이트 전극(154)과 반도체 패턴(132)의 중첩 부분의 양쪽에 위치하는 반도체 패턴(132)의 두 부분이 게이트 전극(154)에 의해 덮이지 않도록 한다.Next, referring to FIG. 7 , the
다음 도 8을 참조하면, 감광막 패턴(50)을 마스크로 절연 물질층(140)을 패터닝하여 졀연층(142)을 형성한다. 이때 건식 식각 방법을 이용할 수 있다. 절연층(142)의 가장자리 경계는 게이트 전극(154)의 가장자리 경계보다 바깥쪽에 형성된다. 또한 식각 기체 및 식각 시간을 조절하여 버퍼층(120)은 식각되지 않도록 할 수 있다.Next, referring to FIG. 8 , the insulating
절연층(142)과 반도체 패턴(132)의 중첩 부분의 양쪽에는 절연층(142)에 의해 덮이지 않는 반도체 패턴(132)의 두 부분이 위치한다.Two portions of the
절연층(142)은 단일막으로 이루어질 수도 있고, 절연성 산화물을 포함하는 하부막(142a)과 절연 물질을 포함하는 상부막(142b)으로 이루어질 수도 있다.The insulating
다음 도 9를 참조하면, 감광막 패턴(50)을 제거한다. 감광막 패턴(50)의 제거 전에 산소 기체를 이용한 애싱(ashing)을 진행할 수도 있다.Next, referring to FIG. 9 , the
다음 도 10을 참조하면, 드러난 반도체 패턴(132)의 노출된 부분을 환원 처리하여 도전성을 가지는 소스 전극(133) 및 드레인 전극(135)을 형성한다. 게이트 전극(154)과 중첩하지 않으면서 절연층(142)과만 중첩하고 있는 반도체 패턴(132)의 영역, 즉 절연층(142)의 외곽부(144)와 중첩하는 반도체 패턴(132)의 영역은 반도체 패턴(132)의 내부로 갈수록 약하게 환원 처리되어 저도전 영역(136)이 된다. 게이트 전극(154)과 중첩하는 반도체 패턴(132)은 반도체(134)가 된다.Next, referring to FIG. 10 , the exposed portion of the exposed
노출된 반도체 패턴(132)의 환원 처리 방법으로 환원 분위기에서의 열처리 방법을 이용할 수도 있고, 수소(H2), 헬륨(He), 포스핀(PH3), 암모니아(NH3), 실란(SiH4), 메탄(CH4), 아세틸렌(C2H2), 디보란(B2H6), 이산화탄소(CO2), 저메인(GeH4), 셀렌화수소(H2Se), 황화수소(H2S), 아르곤(Ar), 질소(N2), 산화 질소(N2O), 불소계 기체(예를 들어 F2, NF3, CF4, SF6, CHF3) 등 기체 플라즈마를 이용한 플라즈마 처리도 이용할 수 있다.As a reduction treatment method of the exposed
환원 처리된 노출된 반도체 패턴(132)을 구성하는 반도체 물질의 적어도 일부는 환원되어 금속 결합만이 남을 수 있다. 따라서 환원 처리된 반도체 패턴(132)은 도전성을 가지게 되어 소스 전극(133) 및 드레인 전극(135)을 형성한다.At least a portion of the semiconductor material constituting the exposed
절연층(142)의 외곽부(144)와 중첩하는 반도체 패턴(132)은 환원 처리 과정에서 수소 등의 기체가 침투하여 어느 정도 환원되며, 기체가 침투하는 정도에 따라 캐리어 농도가 서서히 감소되는 저도전 영역(136)을 형성한다.The
반도체 패턴(132)의 환원 처리시에 반도체 패턴(132)의 상부에는 반도체 물질의 금속 성분, 예를 들어 인듐(In) 등이 표면으로 석출될 수 있다. 석출된 금속층의 두께는 200nm 이하일 수 있다.During the reduction treatment of the
도 12 및 도 13은 각각 본 발명의 한 실시예에 따른 박막 트랜지스터의 단면을 보여주는 사진이다.12 and 13 are photographs showing a cross-section of a thin film transistor according to an embodiment of the present invention, respectively.
도 12를 참조하면, 반도체 물질이 인듐(In)을 포함하는 경우 소스 전극(133) 및 드레인 전극(135)의 표면에 인듐(In) 입자가 석출되어 있는 모습을 확인할 수 있다.Referring to FIG. 12 , when the semiconductor material includes indium (In), it can be seen that indium (In) particles are deposited on the surfaces of the
도 13을 참조하면, 절연층(142)의 외곽부(144)와 저도전 영역(136) 사이에도 인듐이 석출되는 것을 확인할 수 있다Referring to FIG. 13 , it can be seen that indium is also deposited between the
게이트 전극(154), 소스 전극(133) 및 드레인 전극(135)은 반도체(134)와 함께 박막 트랜지스터(Q)를 이룬다.The
*다음 도 11을 참조하면, 게이트 전극(154), 소스 전극(133), 드레인 전극(135), 그리고 버퍼층(120) 위에 절연 물질을 도포하여 보호막(160)을 형성한다. 이어서, 보호막(160)을 패터닝하여 소스 전극(133)을 드러내는 접촉 구멍(163) 및 드레인 전극(135)을 드러내는 접촉 구멍(165)을 형성한다.* Next, referring to FIG. 11 , a
다음 앞에서 설명한 도 1에 도시한 바와 같이, 보호막(160) 위에 데이터 입력 전극(173) 및 데이터 출력 전극(175)을 형성할 수 있다.Next, as shown in FIG. 1 described above, the
본 발명의 한 실시예에 따른 박막 트랜지스터(Q)에서 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135)이 실질적으로 중첩하지 않으므로 게이트 전극(154)과 소스 전극(133) 사이의 기생 용량 또는 게이트 전극(154)과 드레인 전극(135) 사이의 기생 용량이 매우 작아질 수 있다. 따라서 박막 트랜지스터(Q)의 스위칭 소자로서의 on/off 특성이 향상될 수 있다.In the thin film transistor Q according to an embodiment of the present invention, since the
또한 게이트 전극(154) 형성을 위한 감광막 패턴(50)을 이용해 절연층(142)도 패터닝하여 게이트 전극(154)보다 폭이 넓은 절연층(142)을 형성하고, 반도체 패턴(132)을 환원 처리함으로써 절연층(142)이 외곽부(144) 아래의 저도전 영역(136)을 형성할 수 있다. 이로써 박막 트랜지스터 반도체(134)의 채널 길이가 짧아지는 것을 막을 수 있고, 핫 캐리어의 발생을 억제할 수 있으며, 반도체(134)로의 전류의 급증을 방지할 수 있고, 박막 트랜지스터(Q)의 특성을 안정시키고 향상시킬 수 있다.In addition, the insulating
또한 절연층(142)의 외곽부(144)에 의해 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이의 거리가 멀어질 수 있으므로 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이의 누설 경로를 길게 할 수 있고, 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이의 단락을 방지할 수 있다. 이에 따라 절연층(142)의 두께를 더 감소시킬 수 있다.In addition, since the distance between the
도 14 및 도 15는 각각 본 발명의 한 실시예에 따른 박막 트랜지스터의 단면을 보여주는 사진이고, 도 16은 도 15에 도시한 박막 트랜지스터의 일부의 확대도이다.14 and 15 are photographs showing a cross-section of a thin film transistor according to an embodiment of the present invention, respectively, and FIG. 16 is an enlarged view of a portion of the thin film transistor shown in FIG. 15 .
앞에서 설명한 박막 트랜지스터의 제조 방법에서, 게이트 전극(154)을 형성한 후 감광막 패턴(50)을 제거하기 전에 산소 기체를 이용하여 애싱 공정을 진행하는 경우 게이트 전극(154)의 금속 성분이 절연층(142)의 표면에 달라붙을 수 있다. 도 14는 절연층(142)이 외곽부(144)를 포함하지 않는 경우, 즉 게이트 전극(154)과 절연층(142)의 가장자리 경계가 실질적으로 일치하는 경우에 애싱 과정에서 게이트 전극(154)의 금속 성분, 예를 들어 구리(Cu)가 절연층(142)의 측면에 달라붙어 있는 모습을 보여준다. 이 경우, 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이에 단락이 생길 수 있는 문제점이 있다.In the method of manufacturing the thin film transistor described above, when the ashing process is performed using oxygen gas before the
그러나 도 15 및 도 16을 참조하면, 본 발명의 한 실시예와 같이 절연층(142)의 외곽부(144)를 형성하면 애싱 공정에서 게이트 전극(154)의 금속 성분, 예를 들어 구리(Cu)가 나온다 해도 외곽부(144)의 상면에 주로 달라붙을 수 있다. 따라서 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이에 단락이 생기기 힘들며, 절연층(142)의 외곽부(144)에 의해 게이트 전극(154)과 소스 전극(133) 또는 드레인 전극(135) 사이의 거리가 멀어지므로 이러한 단락의 가능성도 낮아진다.However, referring to FIGS. 15 and 16 , when the
도 17 및 도 18은 각각 본 발명의 한 실시예에 따른 박막 트랜지스터의 게이트 전극 전압에 따른 온 전류 특성을 나타낸 그래프이다. 특히 도 17은 소스-드레인 전압(Vds)이 대략 10V인 경우, 도 18은 소스-드레인 전압(Vds)이 대략 0.1V인 경우의 소스-드레인 전류(Ids)를 나타낸다.17 and 18 are graphs showing on-current characteristics according to gate electrode voltage of a thin film transistor according to an embodiment of the present invention, respectively. In particular, FIG. 17 shows the source-drain current Ids when the source-drain voltage Vds is about 10V, and FIG. 18 shows the source-drain current Ids when the source-drain voltage Vds is about 0.1V.
도 17 및 도 18을 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터(Q)의 게이트 전극 전압(Vg)에 따른 소스-드레인 전류(Ids)의 on/off가 문턱 전압을 기준으로 명확히 구분되고, on 전류가 높아 박막 트랜지스터(Q)의 스위칭 소자로서의 특성이 향상됨을 알 수 있다. 또한 소스-드레인 전압(Vds)의 변화에 따른 문턱 전압의 변화가 거의 없어 균일한 스위칭 소자의 특성을 유지할 수 있다.17 and 18 , the on/off of the source-drain current Ids according to the gate electrode voltage Vg of the thin film transistor Q according to the embodiment of the present invention is clearly distinguished based on the threshold voltage, , it can be seen that the characteristics of the thin film transistor (Q) as a switching element are improved because the on current is high. In addition, since there is almost no change in the threshold voltage according to the change in the source-drain voltage Vds, uniform characteristics of the switching device may be maintained.
그러면, 도 19를 참조하여 본 발명의 한 실시예에 따른 박막 트랜지스터 및 박막 트랜지스터 표시판에 대하여 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략하며 차이점을 중심으로 설명한다.Next, a thin film transistor and a thin film transistor array panel according to an embodiment of the present invention will be described with reference to FIG. 19 . The same reference numerals are assigned to the same components as in the above-described embodiment, and the same description will be omitted, and differences will be mainly described.
도 19는 본 발명의 한 실시예에 따른 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판의 단면도이다.19 is a cross-sectional view of a thin film transistor array panel including a thin film transistor according to an exemplary embodiment.
도 19를 참조하면, 절연 기판(110) 위에 광 차단막(70)이 위치할 수 있다.Referring to FIG. 19 , a
절연 기판(110) 위에는 데이터 신호를 전달하는 데이터선(115)이 더 위치할 수 있다. 데이터선(115)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등의 도전성 물질로 만들어질 수 있다.A
광 차단막(70) 및 데이터선(115) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)에 대한 설명은 앞에서 설명한 실시예와 동일하므로 생략한다.The
버퍼층(120) 위에는 반도체(134), 저도전 영역(136), 소스 전극(133) 및 드레인 전극(135)이 위치한다.A
반도체(134)는 산화물 반도체 물질을 포함할 수 있다. 광 차단막(70)이 존재할 경우 반도체(134)는 광 차단막(70)으로 가려질 수 있다.The
소스 전극(133) 및 드레인 전극(135)은 반도체(134)를 중심으로 양쪽에 각각 마주하며 위치하고, 서로 분리되어 있다. 반도체(134)와 소스 전극(133) 또는 드레인 전극(135) 사이에 저도전 영역(136)이 위치한다. 저도전 영역(136)은 도전성을 띠나 그 캐리어 농도는 소스 전극(133) 또는 드레인 전극(135)의 캐리어 농도보다 작다. 또한 저도전 영역(136)의 캐리어 농도는 소스 전극(133) 또는 드레인 전극(135)으로부터 반도체(134) 쪽으로 갈수록 낮아질 수 있다.The
반도체(134) 및 저도전 영역(136) 위에는 절연층(142)이 위치한다. 절연층(142)은 반도체(134) 및 저도전 영역(136)을 덮을 수 있다. 또한 절연층(142)은 소스 전극(133) 또는 드레인 전극(135)과 거의 중첩하지 않을 수 있다. 절연층(142)은 앞에서 설명한 실시예와 같이 단일막 또는 다중막일 수 있다. 예를 들어, 절연층(142)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 단일막으로 이루어질 수도 있고, 산화 알루미늄(Al2O3)의 하부막과 산화 실리콘(SiOx)의 상부막으로 이루어질 수도 있다. 이 밖에 앞에서 설명한 실시예에서의 절연층(142)의 특징이 본 실시예에도 적용될 수 있다.An insulating
절연층(142) 위에는 게이트 전극(154)이 위치한다. 게이트 전극(154)의 가장자리 경계는 절연층(142)의 가장자리 경계의 안쪽에 위치하며, 게이트 전극(154)에 의해 덮이지 않은 절연층(142)은 외곽부(144)를 형성한다.A
게이트 전극(154)은 반도체(134)와 중첩하는 부분을 포함하며, 반도체(134)는 게이트 전극(154)에 의해 덮여 있다. 절연층(142)의 외곽부는 저도전 영역(136)과 중첩한다.The
게이트 전극(154)을 중심으로 반도체(134)의 양쪽에는 저도전 영역(136), 소스 전극(133) 및 드레인 전극(135)이 위치하며, 소스 전극(133) 및 드레인 전극(135)은 게이트 전극(154)과 실질적으로 중첩하지 않을 수 있다.A low-
게이트 전극(154), 소스 전극(133) 및 드레인 전극(135)은 반도체(134)와 함께 박막 트랜지스터(Q)를 이룬다.The
게이트 전극(154), 소스 전극(133), 드레인 전극(135), 그리고 버퍼층(120) 위에는 보호막(160)이 위치한다. 보호막(160)은 소스 전극(133)을 드러내는 접촉 구멍(163) 및 드레인 전극(135)을 드러내는 접촉 구멍(165)을 포함할 수 있다. 또한 버퍼층(120) 및 보호막(160)은 데이터선(115)을 드러내는 접촉 구멍(161)을 포함할 수 있다.A
보호막(160) 위에는 유기막(180)이 더 위치할 수 있다. 유기막(180)은 유기 절연 물질 또는 색필터 물질을 포함할 수 있다. 유기막(180)의 표면은 평탄할 수 있다. 유기막(180)은 보호막(160)의 접촉 구멍(163)에 대응하여 소스 전극(133)을 드러내는 접촉 구멍(183), 보호막(160)의 접촉 구멍(165)에 대응하여 드레인 전극(135)을 드러내는 접촉 구멍(185), 그리고 보호막(160) 및 버퍼층(120)의 접촉 구멍(161)에 대응하여 데이터선(115)을 드러내는 접촉 구멍(181)을 포함할 수 있다. 도 19에서는 유기막(180)의 접촉 구멍(183, 185, 181)의 가장자리와 보호막(160)의 접촉 구멍(163, 165, 161)의 가장자리가 각각 일치하는 것으로 도시되어 있으나, 이와 달리 보호막(160)의 접촉 구멍(163, 165, 161)이 유기막(180)의 접촉 구멍(183, 185, 181)의 내부에 위치할 수도 있다. 즉, 보호막(160)의 접촉 구멍(163, 165, 161)이 유기막(180)의 접촉 구멍(183, 185, 181)의 가장자리 내부에 위치할 수도 있다.An
유기막(180) 위에는 데이터 입력 전극(173) 및 데이터 출력 전극(175)이 위치할 수 있다. 데이터 입력 전극(173)은 보호막(160)의 접촉 구멍(163) 및 유기막(180)의 접촉 구멍(183)을 통해 박막 트랜지스터(Q)의 소스 전극(133)과 전기적으로 연결되고, 데이터 출력 전극(175)은 보호막(160)의 접촉 구멍(165) 및 유기막(180)의 접촉 구멍(185)을 통해 박막 트랜지스터(Q)의 드레인 전극(135)과 전기적으로 연결될 수 있다. 또한 데이터 입력 전극(173)은 보호막(160)의 접촉 구멍(161) 및 유기막(180)의 접촉 구멍(181)을 통해 데이터선(115)과 연결될 수 있다. 따라서 소스 전극(133)은 데이터선(115)으로부터 데이터 신호를 입력받을 수 있다. 한편, 데이터 출력 전극(175)은 그 자체가 화소 전극을 이루어 영상 표시를 제어할 수도 있고, 별도의 화소 전극(도시하지 않음)과 연결되어 있을 수도 있다.A
그러면 도 19에 도시한 박막 트랜지스터 표시판의 본 발명의 한 실시예에 따른 제조 방법에 대해 앞에서 설명한 도 19와 함께 도 20 내지 도 27을 참조하여 설명한다.Then, a method of manufacturing the thin film transistor array panel shown in FIG. 19 according to an exemplary embodiment will be described with reference to FIGS. 20 to 27 along with FIG. 19 described above.
도 20 내지 도 27은 도 19에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례대로 나타낸 단면도이다.20 to 27 are cross-sectional views sequentially illustrating a method of manufacturing the thin film transistor array panel shown in FIG. 19 according to an exemplary embodiment.
먼저 도 20을 참조하면, 유리 또는 플라스틱 등으로 만들어진 절연 기판(110) 위에 유기 절연 물질, 무기 절연 물질, 금속 등의 도전성 물질 등으로 이루어진 광 차단막(70)을 형성한다. 광 차단막(70)의 형성 단계는 조건에 따라 생략될 수 있다.First, referring to FIG. 20 , a
이어서, 절연 기판(110) 위에 금속 등을 적층하고 패터닝하여 데이터선(115)을 형성한다. 광 차단막(70) 및 데이터선(115)의 형성 순서는 바뀔 수 있다.Next, a
다음 도 21을 참조하면, 광 차단막(70) 및 데이터선(115) 위에 버퍼층(120), 반도체층(130), 절연 물질층(140), 그리고 게이트층(150)을 차례대로 적층한다.Next, referring to FIG. 21 , a
버퍼층(120)은 산화 실리콘(SiOx), 산화 알루미늄(Al2O3), 산화 하프늄(HfO3), 산화 이트륨(Y2O3) 등의 절연성 산화물을 포함하는 절연 물질을 적층하여 형성할 수 있고, 그 두께는 500Å 이상 1㎛ 이하일 수 있으나 이에 한정되는 것은 아니다.The
반도체층(130)은 산화 아연(ZnO), 아연-주석 산화물(ZTO), 아연-인듐 산화물(ZIO), 인듐 산화물(InO), 티타늄 산화물(TiO), 인듐-갈륨-아연 산화물(IGZO), 인듐-아연-주석 산화물(IZTO) 등의 산화물 반도체 물질을 적층하여 형성할 수 있다.The
절연 물질층(140)은 산화 실리콘(SiOx) 등의 절연성 산화물을 포함하는 절연 물질로 형성할 수 있다. 절연 물질층(140)은 단일막 또는 산화 실리콘(SiOx) 등의 산화물을 포함하는 하부막(140a)과 절연 물질을 포함하는 상부막(140b)을 포함하는 다중막으로 형성할 수도 있다. 절연 물질층(140)의 두께는 1000Å 이상 5000Å 이하일 수 있으나, 이에 한정되는 것은 아니다.The insulating
게이트층(150)은 알루미늄(Al) 등의 도전성 물질을 적층하여 형성할 수 있다.The
다음 도 22를 참조하면, 게이트층(150) 위에 포토레지스트 등의 감광막을 도포하고 노광하여 감광막 패턴(50)을 형성한다. 감광막 패턴(50)은 도 14에 도시한 바와 같이 두께가 상대적 두꺼운 제1 부분(52)과 두께가 상대적으로 얇은 제2 부분(54)을 포함한다. 감광막 패턴(50)의 제1 부분(52)은 광 차단막(70)과 중첩하는 곳에 위치할 수 있다. 또한 감광막 패턴(50)의 제1 부분(52)의 양쪽에는 제1 부분(52)을 중심으로 분리되어 마주하고 있는 한 쌍의 제2 부분(54)이 연결되어 있다.Next, referring to FIG. 22 , a photoresist layer such as photoresist is coated on the
이러한 감광막 패턴(50)은 반투과 영역을 포함하는 광 마스크(도시하지 않음)를 통해 노광하여 형성할 수 있다. 구체적으로, 감광막 패턴(50) 형성을 위한 광 마스크는 빛이 투과하는 투과 영역, 빛이 투과하지 않는 차광 영역, 그리고 빛이 일부만 투과하는 반투과 영역을 포함할 수 있다. 반투과 영역은 슬릿, 반투명막 등을 이용하여 형성할 수 있다.The
이러한 반투과 영역을 포함하는 광 마스크를 이용하여 노광하면, 음성의 감광막을 이용하는 경우, 광 마스크의 투과 영역에 대응하는 부분은 빛이 조사되어 감광막이 남아 두께가 상대적으로 두꺼운 제1 부분(52)이 형성되고, 광 마스크의 차광 영역에 대응하는 부분은 빛이 조사되지 않아 감광막이 제거되며, 광 마스크의 반투과 영역에 대응하는 부분은 빛이 일부 조사되어 상대적으로 두께가 얇은 제2 부분(54)이 형성된다. 양성의 감광막을 이용하는 경우는 위의 경우와 반대가 되나, 광 마스크의 반투과 영역에 대응하는 부분은 여전히 빛의 일부가 조사되어 감광막 패턴(50)의 제2 부분(54)이 형성된다.When exposure is performed using a photomask including such a transflective region, when a negative photoresist film is used, the portion corresponding to the transmissive region of the photomask is irradiated with light and the photoresist film remains and the
다음 도 23을 참조하면, 감광막 패턴(50)을 식각 마스크로 하여 게이트층(150)과 절연 물질층(140)을 차례대로 식각한다. 이때 게이트층(150)은 습식 식각 방법을 이용하여 식각할 수 있고, 절연 물질층(140)은 건식 식각 방법을 이용하여 식각할 수 있다. 이에 따라 감광막 패턴(50)의 하부에 동일한 평면 모양을 가지는 게이트 패턴(152) 및 절연 패턴(141)이 형성될 수 있다. 감광막 패턴(50)에 의해 덮이지 않은 반도체층(130)은 드러날 수 있다.Next, referring to FIG. 23 , the
다음 도 24를 참조하면, 게이트 패턴(152) 및 절연 패턴(141)을 식각 마스크로 하여 드러난 반도체층(130)을 제거하여 반도체 패턴(132)을 형성한다. 반도체 패턴(132)은 게이트 패턴(152) 및 절연 패턴(141)과 동일한 평면 모양을 가질 수 있다.Next, referring to FIG. 24 , a
다음 도 25를 참조하면, 감광막 패턴(50)을 산소 플라즈마를 이용한 애싱(ashing) 방법 따위로 전면 식각하여 두께를 줄임으로써 제2 부분(54)을 제거한다. 이로써 두께가 줄어든 제1 부분(52)을 남겨 감광막 패턴(50')을 형성할 수 있다.Next, referring to FIG. 25 , the
이어서, 감광막 패턴(50')을 식각 마스크로 하여 게이트 패턴(152)을 식각하여 게이트 전극(154)을 형성한다. 이때 습식 식각 방법을 이용할 수 있으며, 식각 정도를 조절하여 게이트 전극(154)의 가장자리 경계가 감광막 패턴(50)의 가장자리 경계의 안쪽에 위치하도록 한다.Next, the
다음 도 26을 참조하면, 감광막 패턴(50')을 식각 마스크로 하여 절연 패턴(141)을 식각하여 외곽부(144)를 포함하는 절연층(142)을 형성한다. 이때 건식 식각 방법을 이용할 수 있다. 절연층(142)의 가장자리 경계는 게이트 전극(154)의 가장자리 경계보다 바깥쪽에 형성된다.Next, referring to FIG. 26 , the insulating
이로써 절연층(142)에 의해 덮이지 않은 반도체 패턴(132)이 드러난다. 드러난 반도체 패턴(132)은 절연층(142)으로 덮인 반도체 패턴(132)을 중심으로 양쪽에 위치하며 서로 분리되어 있다.Accordingly, the
다음 도 27을 참조하면, 드러난 반도체 패턴(132)을 환원 처리하여 도전성을 가지는 소스 전극(133) 및 드레인 전극(135), 그리고 저도전 영역(136)을 형성한다.Next, referring to FIG. 27 , the exposed
노출된 반도체 패턴(132)의 환원 처리 방법으로 환원 분위기에서의 열처리 방법을 이용할 수도 있고, 수소(H2), 아르곤(Ar), 질소(N2), 산화 질소(N2O), 플루오르포름(CHF3) 등 기체 플라즈마를 이용할 수 있다. 환원 처리된 노출된 반도체 패턴(132)을 구성하는 반도체 물질의 적어도 일부는 환원되어 금속 결합만이 남을 수 있다. 따라서 환원 처리된 반도체 패턴(132)은 도전성을 가지게 된다. 반도체 패턴(132)의 환원 처리시에 반도체 패턴(132)의 상부에는 반도체 물질의 금속 성분, 예를 들어 인듐(In) 등이 표면으로 석출될 수 있다. 석출된 금속층의 두께는 200nm 이하일 수 있다.As a reduction treatment method of the exposed
환원 처리시 수소 등의 플라즈마 기체가 절연층(142)의 외곽부(144)의 아래에 침투하며 그 침투 정도에 따라 캐리어 농도가 점차적으로 감소하는 저도전 영역(136)이 형성될 수 있다. 게이트 전극(154)과 중첩하는 반도체 패턴(132)은 환원되지 않고 반도체(134)를 형성한다.During the reduction treatment, plasma gas such as hydrogen permeates under the
게이트 전극(154), 소스 전극(133) 및 드레인 전극(135)은 반도체(134)와 함께 박막 트랜지스터(Q)를 이룬다.The
다음 앞에서 설명한 도 19를 참조하면, 감광막 패턴(50')을 제거한 후 게이트 전극(154), 소스 전극(133), 드레인 전극(135), 그리고 버퍼층(120) 위에 절연 물질을 도포하여 보호막(160)을 형성한다. 이어서, 보호막(160) 위에 유기 절연 물질을 도포하여 유기막(180)을 추가로 형성할 수 있다.Next, referring to FIG. 19 described above, after the
이어서 보호막(160) 및 유기막(180)에 접촉 구멍(163, 165, 161, 183, 185, 181)을 형성하고, 유기막(180) 위에 데이터 입력 전극(173) 및 데이터 출력 전극(175)을 형성할 수 있다.Next, contact holes 163 , 165 , 161 , 183 , 185 , and 181 are formed in the
보호막(160) 및 유기막(180)에 접촉 구멍(163, 165, 161, 183, 185, 181)을 형성할 때에는 하나의 마스크를 이용할 수도 있으나, 두 개의 마스크를 사용할 수도 있다. 예를 들어, 하나의 광 마스크를 이용하여 유기막(180)을 노광하여 유기막(180)의 접촉 구멍(183, 185, 181)을 형성한 후, 또 다른 광 마스크를 사용하여 유기막(180)의 접촉 구멍(183, 185, 181) 내부에 위치하는 보호막(160)의 접촉 구멍(163, 165, 161)을 형성할 수 있다. 이때 보호막(160)의 접촉 구멍(163, 165, 161)의 가장자리와 유기막(180)의 접촉 구멍(183, 185, 181)의 가장자리는 일치할 수도 있고, 보호막(160)의 접촉 구멍(163, 165, 161)이 유기막(180)의 접촉 구멍(183, 185, 181)의 가장자리 내부에 위치할 수도 있다.When forming the contact holes 163 , 165 , 161 , 183 , 185 , and 181 in the
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiment of the present invention has been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention as defined in the following claims are also provided. is within the scope of the
50, 50': 감광막 패턴 70: 광 차단막
110: 절연 기판 120: 버퍼층
130: 반도체층 132: 반도체 패턴
133: 소스 전극 134: 반도체
135: 드레인 전극
136: 저도전 영역 140: 절연 물질층
141: 절연 패턴 142: 절연층
150: 게이트층 152: 게이트 패턴
154: 게이트 전극 160: 보호막
161, 163, 165: 접촉 구멍 173: 데이터 입력 전극
175: 데이터 출력 전극 180: 유기막50, 50': photoresist pattern 70: light blocking film
110: insulating substrate 120: buffer layer
130: semiconductor layer 132: semiconductor pattern
133: source electrode 134: semiconductor
135: drain electrode
136: low conductivity region 140: insulating material layer
141: insulating pattern 142: insulating layer
150: gate layer 152: gate pattern
154: gate electrode 160: protective film
161, 163, 165: contact hole 173: data input electrode
175: data output electrode 180: organic layer
Claims (19)
산화물 반도체 물질을 포함하며 상기 광차단층 위에 위치하는 반도체층,
상기 반도체층 위에 위치하는 절연층,
상기 절연층 위에 위치하는 게이트 전극,
상기 게이트 전극 위치하는 보호막, 그리고
상기 보호막 위에 위치하는 데이터 입력 전극 및 데이터 출력 전극을 포함하고,
상기 반도체층은 채널 영역, 그리고 상기 채널 영역의 양쪽에 위치하는 소스 영역 및 드레인 영역을 포함하고,
상기 소스 영역 및 상기 드레인 영역은 상기 채널 영역과 동일한 층에 위치하고,
상기 게이트 전극은 상기 채널 영역을 사이에 두고 상기 광차단층과 중첩하고,
상기 데이터 입력 전극은 상기 소스 영역과 전기적으로 연결되어 있고, 상기 데이터 출력 전극은 상기 드레인 영역과 전기적으로 연결되어 있고,
상기 게이트 전극의 가장자리는 평면상 상기 절연층과 중첩하고,
상기 절연층의 가장자리는 평면상 상기 반도체층과 중첩하고,
상기 절연층의 가장자리는 평면상 상기 광차단층과 중첩하고,
상기 보호막은 상기 절연층의 윗면 및 측면, 상기 게이트 전극의 측면, 그리고 상기 소스 영역 또는 상기 드레인 영역의 윗면과 접촉하고,
상기 보호막은, 상기 절연층의 일측면과 접촉하는 제1경사부, 상기 게이트 전극의 일측면과 접촉하는 제2경사부, 상기 게이트 전극 위에 위치하며 상기 게이트 전극의 윗면에 평행하고 상기 제2경사부에 연결되어 있는 제1평행부, 상기 제1평행부에 평행하며 상기 제1경사부와 상기 제2경사부 사이에 위치하고 상기 제1경사부 및 상기 제2경사부에 연결되어 있는 제2평행부를 포함하는
표시 장치.light blocking layer,
a semiconductor layer comprising an oxide semiconductor material and positioned on the light-blocking layer;
an insulating layer positioned on the semiconductor layer;
a gate electrode positioned on the insulating layer;
a protective film positioned on the gate electrode; and
a data input electrode and a data output electrode positioned on the passivation layer;
The semiconductor layer includes a channel region, and a source region and a drain region positioned on both sides of the channel region,
the source region and the drain region are located on the same layer as the channel region;
the gate electrode overlaps the light blocking layer with the channel region interposed therebetween;
the data input electrode is electrically connected to the source region, and the data output electrode is electrically connected to the drain region;
an edge of the gate electrode overlaps the insulating layer in plan view,
an edge of the insulating layer overlaps the semiconductor layer in plan view,
an edge of the insulating layer overlaps the light blocking layer in plan view,
the passivation layer is in contact with an upper surface and a side surface of the insulating layer, a side surface of the gate electrode, and an upper surface of the source region or the drain region;
The passivation layer may include a first inclined portion contacting one side of the insulating layer, a second inclined portion contacting one side of the gate electrode, and positioned on the gate electrode and parallel to the upper surface of the gate electrode and the second slope a first parallel part connected to the part, a second parallel part parallel to the first parallel part, located between the first inclined part and the second inclined part, and connected to the first inclined part and the second inclined part including wealth
display device.
상기 소스 영역 또는 상기 드레인 영역과 상기 채널 영역 사이에 위치하는 저도전 영역을 더 포함하고,
상기 절연층은 상기 채널 영역 및 상기 저도전 영역 위에 위치하고,
상기 저도전 영역의 캐리어 농도는 상기 소스 영역 또는 상기 드레인 영역의 캐리어 농도보다 낮은
표시 장치.In claim 1,
a low-conductivity region positioned between the source region or the drain region and the channel region;
the insulating layer is positioned on the channel region and the low-conductivity region;
A carrier concentration of the low-conductivity region is lower than a carrier concentration of the source region or the drain region.
display device.
상기 절연층의 가장자리는 상기 소스 영역 또는 상기 드레인 영역과 상기 저도전 영역 사이의 경계와 정렬되어 있는 표시 장치.In claim 2,
and an edge of the insulating layer is aligned with a boundary between the source region or the drain region and the low-conductivity region.
상기 게이트 전극의 가장자리는 상기 채널 영역의 가장자리와 정렬되어 있는 표시 장치.In claim 3,
an edge of the gate electrode is aligned with an edge of the channel region.
상기 광차단층과 상기 반도체층 사이에 위치하는 버퍼층을 더 포함하는 표시 장치.In claim 1,
The display device further comprising a buffer layer positioned between the light blocking layer and the semiconductor layer.
상기 버퍼층과 상기 절연층 중 적어도 하나는 절연성 산화물을 포함하는 표시 장치.In claim 5,
At least one of the buffer layer and the insulating layer includes an insulating oxide.
산화물 반도체 물질을 포함하며 상기 광차단층 위에 위치하는 반도체층,
상기 반도체층 위에 위치하는 절연층,
상기 절연층 위에 위치하는 게이트 전극,
상기 게이트 전극 위치하는 보호막, 그리고
상기 보호막 위에 위치하는 데이터 입력 전극 및 데이터 출력 전극을 포함하고,
상기 반도체층은 채널 영역, 그리고 상기 채널 영역의 양쪽에 위치하는 소스 영역 및 드레인 영역을 포함하고,
상기 소스 영역 및 상기 드레인 영역은 상기 채널 영역과 동일한 층에 위치하고,
상기 게이트 전극은 상기 채널 영역을 사이에 두고 상기 광차단층과 중첩하고,
상기 데이터 입력 전극은 상기 소스 영역과 전기적으로 연결되어 있고, 상기 데이터 출력 전극은 상기 드레인 영역과 전기적으로 연결되어 있고,
상기 게이트 전극의 제1 방향의 길이는 상기 절연층의 상기 제1 방향의 길이보다 작고,
상기 절연층의 상기 제1 방향의 길이는 상기 반도체층의 상기 제1 방향의 길이보다 작고,
상기 절연층의 상기 제1 방향의 길이는 상기 광차단층의 상기 제1 방향의 길이보다 작고,
상기 보호막은 상기 절연층의 윗면 및 측면, 상기 게이트 전극의 측면, 그리고 상기 소스 영역 또는 상기 드레인 영역의 윗면과 접촉하고,
상기 보호막은, 상기 절연층의 일측면과 접촉하는 제1경사부, 상기 게이트 전극의 일측면과 접촉하는 제2경사부, 상기 게이트 전극 위에 위치하며 상기 게이트 전극의 윗면에 평행하고 상기 제2경사부에 연결되어 있는 제1평행부, 상기 제1평행부에 평행하며 상기 제1경사부와 상기 제2경사부 사이에 위치하고 상기 제1경사부 및 상기 제2경사부에 연결되어 있는 제2평행부를 포함하는
표시 장치.light blocking layer,
a semiconductor layer comprising an oxide semiconductor material and positioned on the light-blocking layer;
an insulating layer positioned on the semiconductor layer;
a gate electrode positioned on the insulating layer;
a protective film positioned on the gate electrode; and
a data input electrode and a data output electrode positioned on the passivation layer;
The semiconductor layer includes a channel region, and a source region and a drain region positioned on both sides of the channel region,
the source region and the drain region are located on the same layer as the channel region;
the gate electrode overlaps the light blocking layer with the channel region interposed therebetween;
the data input electrode is electrically connected to the source region, and the data output electrode is electrically connected to the drain region;
A length of the gate electrode in the first direction is smaller than a length of the insulating layer in the first direction,
A length of the insulating layer in the first direction is smaller than a length of the semiconductor layer in the first direction,
A length of the insulating layer in the first direction is smaller than a length of the light-blocking layer in the first direction,
the passivation layer is in contact with an upper surface and a side surface of the insulating layer, a side surface of the gate electrode, and an upper surface of the source region or the drain region;
The passivation layer may include a first inclined portion contacting one side of the insulating layer, a second inclined portion contacting one side of the gate electrode, and positioned on the gate electrode and parallel to the upper surface of the gate electrode and the second slope a first parallel part connected to the part, a second parallel part parallel to the first parallel part, located between the first inclined part and the second inclined part, and connected to the first inclined part and the second inclined part including wealth
display device.
상기 소스 영역 또는 상기 드레인 영역과 상기 채널 영역 사이에 위치하는 저도전 영역을 더 포함하고,
상기 절연층은 상기 채널 영역 및 상기 저도전 영역 위에 위치하고,
상기 저도전 영역의 캐리어 농도는 상기 소스 영역 또는 상기 드레인 영역의 캐리어 농도보다 낮은
표시 장치.In claim 7,
a low-conductivity region positioned between the source region or the drain region and the channel region;
the insulating layer is positioned on the channel region and the low-conductivity region;
A carrier concentration of the low-conductivity region is lower than a carrier concentration of the source region or the drain region.
display device.
상기 절연층의 가장자리는 상기 소스 영역 또는 상기 드레인 영역과 상기 저도전 영역 사이의 경계와 정렬되어 있는 표시 장치.In claim 8,
and an edge of the insulating layer is aligned with a boundary between the source region or the drain region and the low-conductivity region.
상기 게이트 전극의 가장자리는 상기 채널 영역의 가장자리와 정렬되어 있는 표시 장치.In claim 9,
an edge of the gate electrode is aligned with an edge of the channel region.
상기 제1 방향은 상기 채널 영역의 길이 방향을 포함하는 표시 장치.In claim 10,
The first direction includes a longitudinal direction of the channel region.
상기 광차단층과 상기 반도체층 사이에 위치하는 버퍼층을 더 포함하는 표시 장치.In claim 7,
The display device further comprising a buffer layer positioned between the light blocking layer and the semiconductor layer.
상기 버퍼층과 상기 절연층 중 적어도 하나는 절연성 산화물을 포함하는 표시 장치.In claim 12,
At least one of the buffer layer and the insulating layer includes an insulating oxide.
상기 광차단층 위에 위치하는 산화물 반도체,
상기 산화물 반도체 위에 위치하는 절연층,
상기 절연층 위에 위치하며, 상기 산화물 반도체를 사이에 두고 상기 광차단층과 중첩하는 게이트 전극, 그리고
상기 게이트 전극 위치하는 보호막을 포함하고,
상기 산화물 반도체는 채널 영역, 그리고 상기 채널 영역의 양쪽에 위치하는 소스 영역 및 드레인 영역을 포함하고,
상기 소스 영역 및 상기 드레인 영역은 상기 채널 영역과 동일한 층에 위치하고,
상기 게이트 전극의 제1 방향의 길이는 상기 절연층의 상기 제1 방향의 길이보다 작고,
상기 절연층의 상기 제1 방향의 길이는 상기 산화물 반도체의 상기 제1 방향의 길이보다 작고,
상기 산화물 반도체의 상기 제1 방향의 길이는 상기 광차단층의 상기 제1 방향의 길이보다 작고,
상기 보호막은 상기 절연층의 윗면 및 측면, 상기 게이트 전극의 측면, 그리고 상기 소스 영역 또는 상기 드레인 영역의 윗면과 접촉하고,
상기 보호막은, 상기 절연층의 일측면과 접촉하는 제1경사부, 상기 게이트 전극의 일측면과 접촉하는 제2경사부, 상기 게이트 전극 위에 위치하며 상기 게이트 전극의 윗면에 평행하고 상기 제2경사부에 연결되어 있는 제1평행부, 상기 제1평행부에 평행하며 상기 제1경사부와 상기 제2경사부 사이에 위치하고 상기 제1경사부 및 상기 제2경사부에 연결되어 있는 제2평행부를 포함하는
표시 장치.light blocking layer,
an oxide semiconductor positioned on the light-blocking layer;
an insulating layer positioned on the oxide semiconductor;
a gate electrode positioned on the insulating layer and overlapping the light blocking layer with the oxide semiconductor interposed therebetween; and
a protective film positioned on the gate electrode;
The oxide semiconductor includes a channel region, and a source region and a drain region positioned on both sides of the channel region,
the source region and the drain region are located on the same layer as the channel region;
A length of the gate electrode in the first direction is smaller than a length of the insulating layer in the first direction,
A length of the insulating layer in the first direction is smaller than a length of the oxide semiconductor in the first direction,
A length of the oxide semiconductor in the first direction is smaller than a length of the light blocking layer in the first direction,
the passivation layer is in contact with an upper surface and a side surface of the insulating layer, a side surface of the gate electrode, and an upper surface of the source region or the drain region;
The passivation layer may include a first inclined portion contacting one side of the insulating layer, a second inclined portion contacting one side of the gate electrode, and positioned on the gate electrode and parallel to the upper surface of the gate electrode and the second slope a first parallel part connected to the part, a second parallel part parallel to the first parallel part, located between the first inclined part and the second inclined part, and connected to the first inclined part and the second inclined part including wealth
display device.
상기 보호막 위에 위치하는 데이터 입력 전극 및 데이터 출력 전극을 더 포함하고,
상기 데이터 입력 전극은 상기 소스 영역과 전기적으로 연결되어 있고,
상기 데이터 출력 전극은 상기 드레인 영역과 전기적으로 연결되어 있는
표시 장치.15. In claim 14,
Further comprising a data input electrode and a data output electrode positioned on the passivation layer,
the data input electrode is electrically connected to the source region;
the data output electrode is electrically connected to the drain region;
display device.
상기 게이트 전극의 가장자리는 상기 채널 영역의 가장자리와 정렬되어 있는 표시 장치.15. In claim 14,
an edge of the gate electrode is aligned with an edge of the channel region.
상기 제1 방향은 상기 채널 영역의 길이 방향을 포함하는 표시 장치.17. In claim 16,
The first direction includes a longitudinal direction of the channel region.
상기 광차단층과 상기 산화물 반도체 사이에 위치하는 버퍼층을 더 포함하고,
상기 버퍼층과 상기 절연층 중 적어도 하나는 절연성 산화물을 포함하는
표시 장치.15. In claim 14,
Further comprising a buffer layer positioned between the light-blocking layer and the oxide semiconductor,
At least one of the buffer layer and the insulating layer includes an insulating oxide
display device.
상기 광차단층은 금속을 포함하고 상기 산화물 반도체 전체와 중첩하는 표시 장치.15. In claim 14,
The light blocking layer includes a metal and overlaps the entire oxide semiconductor.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210137759A KR102461372B1 (en) | 2013-10-31 | 2021-10-15 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
KR1020220139704A KR102650692B1 (en) | 2013-10-31 | 2022-10-26 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130131410A KR102315913B1 (en) | 2013-10-31 | 2013-10-31 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
KR1020210137759A KR102461372B1 (en) | 2013-10-31 | 2021-10-15 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130131410A Division KR102315913B1 (en) | 2012-04-02 | 2013-10-31 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220139704A Division KR102650692B1 (en) | 2013-10-31 | 2022-10-26 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210128374A KR20210128374A (en) | 2021-10-26 |
KR102461372B1 true KR102461372B1 (en) | 2022-10-31 |
Family
ID=53388019
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130131410A KR102315913B1 (en) | 2012-04-02 | 2013-10-31 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
KR1020210137759A KR102461372B1 (en) | 2013-10-31 | 2021-10-15 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
KR1020220139704A KR102650692B1 (en) | 2013-10-31 | 2022-10-26 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
KR1020240038037A KR20240043733A (en) | 2013-10-31 | 2024-03-19 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130131410A KR102315913B1 (en) | 2012-04-02 | 2013-10-31 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220139704A KR102650692B1 (en) | 2013-10-31 | 2022-10-26 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
KR1020240038037A KR20240043733A (en) | 2013-10-31 | 2024-03-19 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (4) | KR102315913B1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102567713B1 (en) * | 2016-03-24 | 2023-08-17 | 삼성디스플레이 주식회사 | Thin film transistor array panel and manufacturing method thereof |
KR102572723B1 (en) * | 2016-04-26 | 2023-09-01 | 삼성디스플레이 주식회사 | Display device and manufacturing method of the same |
KR102640164B1 (en) * | 2016-05-09 | 2024-02-23 | 삼성디스플레이 주식회사 | Thin film transistor array panel |
KR102665322B1 (en) | 2016-06-24 | 2024-05-16 | 삼성디스플레이 주식회사 | Thin film transistor substrate, and display apparatus |
KR102471021B1 (en) * | 2016-09-29 | 2022-11-25 | 삼성디스플레이 주식회사 | Thin film transistor array panel and manufacturing method thereof |
KR102577900B1 (en) | 2018-06-12 | 2023-09-13 | 삼성디스플레이 주식회사 | Organic light emitting diode display device |
KR20210083638A (en) | 2019-12-27 | 2021-07-07 | 엘지디스플레이 주식회사 | Thin film trnasistor, method for manufacturing the same and display apparatus comprising the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060028520A (en) * | 2004-09-24 | 2006-03-30 | 삼성전자주식회사 | Thin film transistor array panel and method for manufacturing the same |
KR20130111872A (en) * | 2012-04-02 | 2013-10-11 | 삼성디스플레이 주식회사 | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
-
2013
- 2013-10-31 KR KR1020130131410A patent/KR102315913B1/en active IP Right Grant
-
2021
- 2021-10-15 KR KR1020210137759A patent/KR102461372B1/en active IP Right Grant
-
2022
- 2022-10-26 KR KR1020220139704A patent/KR102650692B1/en active IP Right Grant
-
2024
- 2024-03-19 KR KR1020240038037A patent/KR20240043733A/en unknown
Also Published As
Publication number | Publication date |
---|---|
KR20150050058A (en) | 2015-05-08 |
KR102315913B1 (en) | 2021-10-21 |
KR20220151580A (en) | 2022-11-15 |
KR102650692B1 (en) | 2024-03-22 |
KR20240043733A (en) | 2024-04-03 |
KR20210128374A (en) | 2021-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192992B2 (en) | Display device | |
US12087865B2 (en) | Thin film transistor and thin film transistor array panel including the same | |
USRE48290E1 (en) | Thin film transistor array panel | |
KR102461372B1 (en) | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof | |
US9343583B2 (en) | Thin film transistor and thin film transistor array panel including the same | |
KR20140087693A (en) | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof | |
KR20230126679A (en) | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof | |
KR20180005311A (en) | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof | |
KR102130548B1 (en) | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof | |
KR102333756B1 (en) | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |