KR102454385B1 - Thin film transistor, display with the same, and method of fabricating the same - Google Patents

Thin film transistor, display with the same, and method of fabricating the same Download PDF

Info

Publication number
KR102454385B1
KR102454385B1 KR1020150191712A KR20150191712A KR102454385B1 KR 102454385 B1 KR102454385 B1 KR 102454385B1 KR 1020150191712 A KR1020150191712 A KR 1020150191712A KR 20150191712 A KR20150191712 A KR 20150191712A KR 102454385 B1 KR102454385 B1 KR 102454385B1
Authority
KR
South Korea
Prior art keywords
electron trapping
oxygen
active layer
thin film
film transistor
Prior art date
Application number
KR1020150191712A
Other languages
Korean (ko)
Other versions
KR20170080322A (en
Inventor
백주혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191712A priority Critical patent/KR102454385B1/en
Publication of KR20170080322A publication Critical patent/KR20170080322A/en
Application granted granted Critical
Publication of KR102454385B1 publication Critical patent/KR102454385B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/203—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using physical deposition, e.g. vacuum deposition, sputtering
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 박막트랜지스터의 구동특성을 향상시킬 수 있는 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조방법에 관한 것으로, 본 발명에 따른 박막트랜지스터는 기판 상에 형성되는 액티브층과, 액티브층의 채널영역 표면에 형성되는 전자포집방지막과, 전자포집방지막 상에 구비되는 게이트절연막과 게이트전극을 포함하고, 액티브층은 산화물반도체 물질로 구성되고, 상기 전자포집방지막은 상기 산화물반도체 물질에 5족 내지 7족에 속하는 원소들 중 어느 하나의 원소 및, Si를 포함하여 구성된다.The present invention relates to a thin film transistor capable of improving the driving characteristics of the thin film transistor, a display device including the same, and a method for manufacturing the thin film transistor. an electron trapping prevention film formed on the surface of the channel region of to any one of the elements belonging to Groups 7, and is configured to include Si.

Description

박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법{THIN FILM TRANSISTOR, DISPLAY WITH THE SAME, AND METHOD OF FABRICATING THE SAME}A thin film transistor, a display device having the same, and a manufacturing method of the thin film transistor

본 발명은 박막트랜지스터, 박막트랜지스터의 제조방법 및 박막트랜지스터를 포함하는 표시장치에 관한 것으로, 박막트랜지스터의 소자특성을 향상시킬 수 있는 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법에 관한 것이다. The present invention relates to a thin film transistor, a method for manufacturing a thin film transistor, and a display device including the thin film transistor, and to a thin film transistor capable of improving element characteristics of the thin film transistor, a display device having the same, and a method for manufacturing the thin film transistor .

다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치가 각광받고 있다. A video display device that implements various information on a screen is a key technology in the information and communication era, and is developing in the direction of thinner, lighter, more portable and high-performance. Accordingly, flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), are in the spotlight.

평판 표시 장치는 화상을 표시하는 표시패널 상에 배치된 각각의 화소마다 박막트랜지스터를 구비하고 있다. 이러한 박막트랜지스터에 형성되는 게이트전극, 소스전극, 액티브층의 위치에 따라 여러가지 형태로 분류될 수 있다.A flat panel display device includes a thin film transistor for each pixel disposed on a display panel for displaying an image. According to the positions of the gate electrode, the source electrode, and the active layer formed in the thin film transistor, it may be classified into various types.

도 1은 종래 코플레이너 구조의 박막트랜지스터의 단면도이다.1 is a cross-sectional view of a thin film transistor having a conventional coplanar structure.

도 1을 참조하면, 코플레이너(coplanar)구조의 박막트랜지스터는 액티브층(20)을 기준으로 상부에 게이트 전극(14), 소스/드레인 전극(15)가 구비된다. Referring to FIG. 1 , in a thin film transistor having a coplanar structure, a gate electrode 14 and a source/drain electrode 15 are provided on the upper portion of the active layer 20 .

액티브층(13)상부에 게이트절연막(14)과 게이트 전극(15)을 패터닝 시 건식식각(dry etch)공정을 거친다. 건식식각 공정 중 액티브층(13)의 채널영역(21)은 게이트 전극(19)에 의해 에치가스(Etch Gas)로부터 보호되지만, 액티브층(20)의 소스영역(22)와 드레인영역(23)은 에치가스(Etch Gas)에 노출된다. 이때, 액티브층(13)의 소스영역(22)과 드레인영역(23)은 에치가스(Etch Gas)에 의해 산소가 잃고 산소결핍 상태가 되며, 산소결핍이 됨에 따라 액티브 영역(20) 내에 산소원자에 의해 구속되는 자유전자들이 풀려나서 전자이동도가 높아지고, 저항이 낮은 도체화 영역이 된다. When the gate insulating layer 14 and the gate electrode 15 are patterned on the active layer 13, a dry etch process is performed. During the dry etching process, the channel region 21 of the active layer 13 is protected from etch gas by the gate electrode 19 , but the source region 22 and the drain region 23 of the active layer 20 are is exposed to etch gas. At this time, the source region 22 and the drain region 23 of the active layer 13 lose oxygen by etch gas and become oxygen-deficient, and as oxygen deficiency occurs, oxygen atoms in the active region 20 The free electrons bound by the are released, so that the electron mobility is high, and it becomes a conductive region with low resistance.

한편, 액티브층(13)의 채널영역(21)은 상부에는 게이트 절연막(14)과 게이트 전극(15)이 순차적으로 적층된다.Meanwhile, a gate insulating layer 14 and a gate electrode 15 are sequentially stacked on the channel region 21 of the active layer 13 .

산화물반도체로 구성되는 액티브층(20)의 채널영역(21)과 SiO2로 구성되는 게이트절연막(14)의 사이 경계면에 산소가 과잉인 경우 PBTS(Positive Bias Temperature Stress) 열화가 발생하고, 미결합된 과잉산소가 전자를 포집하여 전자이동도도 감소한다. When oxygen is excessive at the interface between the channel region 21 of the active layer 20 composed of an oxide semiconductor and the gate insulating film 14 composed of SiO2, PBTS (Positive Bias Temperature Stress) degradation occurs, and uncoupled The excess oxygen collects electrons and the electron mobility decreases.

한편, 이와 반대로 전자이동도를 유지하고 PBTS열화를 방지하기 위해 채널영역을 산소결핍상태로 만들면, 채널영역(21)과 게이트절연막(14) 사이 경계면도 산소결핍상태가 되고, 이에 따라 도체화가 되어 채널영역(21)의 기능을 할 수가 없다.On the other hand, if the channel region is made oxygen-deficient in order to maintain electron mobility and prevent PBTS degradation, on the other hand, the interface between the channel region 21 and the gate insulating film 14 also becomes oxygen-deficient, so that it becomes a conductor. The channel region 21 cannot function.

결국, 게이트절연막(14)와 채널영역(21)이 접하는 계면에 산소량이 과잉인 경우 PBTS 열화가 심해지고, 산소량이 적으면 도체화 현상이 발생하는 바 공정마진이 매우 작다는 문제가 존재한다. As a result, when the amount of oxygen is excessive at the interface between the gate insulating layer 14 and the channel region 21, the PBTS degradation is severe, and when the amount of oxygen is low, a conductorization phenomenon occurs, so there is a problem that the process margin is very small.

본 발명은 상기 문제점을 해결하기 위한 것으로서, 본 발명은 전자이동도를 유지함과 동시에 도체화를 방지하여 박막트랜지스터의 특성을 향상시킬 수 있는 박막트랜지스터 및 그를 갖는 표시 장치를 제공하는 것이다. An object of the present invention is to provide a thin film transistor capable of improving characteristics of the thin film transistor by preventing conduction while maintaining electron mobility and a display device having the same.

상기 목적을 달성하기 위하여, 본 발명에 따른 박막트랜지스터는 기판 상에 산화물 반도체로 형성되는 액티브층과, 액티브층의 채널영역 상에 게이트절연막과 게이트전극과, 액티브층을 구성하는 산화물반도체와 동일 재료에 5족, 6족, 7족에 속하는 원소들 중 어느 하나의 원소와 Si를 포함하는액티브층의 채널영역과 게이트절연막 사이에 형성되는 전자포집방지막을 포함한다.In order to achieve the above object, the thin film transistor according to the present invention includes an active layer formed of an oxide semiconductor on a substrate, a gate insulating film and a gate electrode on the channel region of the active layer, and the same material as the oxide semiconductor constituting the active layer to include an electron trapping prevention film formed between the gate insulating film and the channel region of the active layer containing any one of elements belonging to the 5th, 6th, and 7th groups and Si.

그리고 전자포집방지막은 50~100Å의 두께로 이루어진 것을 특징으로 한다.And the electron trapping prevention film is characterized in that it consists of a thickness of 50 ~ 100Å.

또한, 전자포집방지막은 다수개의 과잉산소를 포함하고, 전자포집방지막에 도핑된 원소의 개수는 전자포집방지막에 포함된 과잉산소의 개수와 동일 또는 유사한 것을 특징으로 한다.In addition, the electron trapping prevention film contains a plurality of excess oxygen, and the number of elements doped in the electron trapping prevention film is the same as or similar to the number of excess oxygen contained in the electron trapping prevention film.

전자포집방지막에 도핑된 원소는 N, F, S, Sb, Se 중 어느 하나인 것을 특징으로 한다.The element doped in the electron trapping barrier film is characterized in that it is any one of N, F, S, Sb, and Se.

본 발명에 따른 박막트랜지스터는 제1 액티브층의 채널영역 상에 액티브층을 구성하는 산화물반도체와 동일 재료에 5족, 6족, 7족에 속하는 원소들 중 어느 하나의 원소가 도핑되어 액티브층의 채널영역과 게이트절연막 사이에 형성되는 전자포집방지막을 구비함으로써, 전자이동도를 유지함과 동시에 PBTS(Positive bias Temperature Stress) 열화현상을 방지하여 소자의 신뢰성을 향상시킬 수 있다.In the thin film transistor according to the present invention, any one of elements belonging to Groups 5, 6, and 7 is doped in the same material as the oxide semiconductor constituting the active layer on the channel region of the first active layer to form the active layer. By providing an electron trapping prevention film formed between the channel region and the gate insulating film, it is possible to maintain electron mobility and at the same time prevent PBTS (Positive Bias Temperature Stress) deterioration, thereby improving device reliability.

도 1은 종래 코플레이너(coplanar) 구조를 갖는 박막트랜지스터의 단면도이다.
도 2는 본 발명의 실시예에 따른 박막트랜지스터의 단면도이다.
도 3a 내지 도 3c는 전자포집방지막의 두께에 따른 박막트랜지스터의 특성을 나타내는 그래프이고, 도 3d는 전자포집방지막에 5족 내지 7족에 속하는 원소가 아닌 수소를 포함하였을 때의 온도별로 열화정도를 나타낸 그래프이다.
도 4은 본 발명의 실시예에 따른 박막트랜지스터의 제조방법을 나타내는 순서도이다.
도 5a 내지 5h은 본 발명의 실시예에 따른 박막트랜지스터의 제조방법을 설명하기 위한 단면도들이다.
도6a는 본 발명에 따른 박막트랜지스터가 적용된 액정 표시 장치를 설명하기 위한 도면이고, 도 6b은 본 발명에 따른 박막트랜지스터가 적용된 유기 전계 발광 표시 장치를 설명하기 위한 도면이다.1 is a cross-sectional view of a thin film transistor having a conventional coplanar structure.
2 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention.
3a to 3c are graphs showing the characteristics of the thin film transistor according to the thickness of the electron trapping film, and FIG. 3d is the degree of deterioration by temperature when the electron trapping film contains hydrogen, which is not an element belonging to groups 5 to 7 is the graph shown.
4 is a flowchart illustrating a method of manufacturing a thin film transistor according to an embodiment of the present invention.
5A to 5H are cross-sectional views for explaining a method of manufacturing a thin film transistor according to an embodiment of the present invention.
6A is a view for explaining a liquid crystal display to which a thin film transistor according to the present invention is applied, and FIG. 6B is a view for explaining an organic electroluminescent display to which a thin film transistor according to the present invention is applied.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예를 상세하게 설명한다. Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 박막트랜지스터의 단면도이다.2 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention.

도 2에 도시된 본 발명에 따른 박막트랜지스터는 기판(110), 기판 상에 채널영역(121), 소스영역(122), 드레인영역(123)을 구비하는 액티브층(120), 게이트 절연막(140), 게이트전극(150)과, 액티브층의 채널영역과 상기 게이트절연막 사이에 형성되는 전자포집방지막(130)과, 액티브층(120) 및 게이트전극(150) 상부에 형성되고 소스영역(122) 및 드레인 영역(123)에 각각 제1 컨택홀(161) 및 제2 컨택홀(162)을 구비하는 층간절연막(160) 및, 각각의 소스영역, 드레인영역(122,123)에 접촉하는 소스전극(171)과 드레인전극(172), 층간절연막 (160) 상부에 형성되고 드레인전극(172) 상부에 제3 컨택홀을 구비하는 패시베이션막(180), 제3 컨택홀을 관통하여 드레인전극(172)과 연결되는 제1 전극(190)을 포함한다.The thin film transistor according to the present invention shown in FIG. 2 includes a substrate 110 , an active layer 120 including a channel region 121 , a source region 122 , and a drain region 123 on the substrate, and a gate insulating layer 140 . ), the gate electrode 150 , the electron trapping prevention film 130 formed between the channel region of the active layer and the gate insulating film, and the source region 122 formed on the active layer 120 and the gate electrode 150 . and an interlayer insulating layer 160 having a first contact hole 161 and a second contact hole 162 in the drain region 123, respectively, and a source electrode 171 contacting the source and drain regions 122 and 123, respectively. ), the drain electrode 172, the passivation film 180 formed on the interlayer insulating film 160 and having a third contact hole on the drain electrode 172, and the drain electrode 172 through the third contact hole and a first electrode 190 connected thereto.

기판(110)은 박막트랜지스터가 형성되는 베이스가 된다. 기판(110)은 실리콘, 유리, 플라스틱 등으로 구성될 수 있으나, 이에 제한되지 않는다.The substrate 110 becomes a base on which the thin film transistor is formed. The substrate 110 may be made of silicon, glass, plastic, or the like, but is not limited thereto.

기판(110)은 상부 표면 전체에 증착된 버퍼층을 더 포함할 수 있다. 경우에 따라서 버퍼층을 포함하지 않을 수 있다. 버퍼층은 기판(110)에서 발생하는 수분 또는 불순물의 확산을 방지한다.The substrate 110 may further include a buffer layer deposited over the entire upper surface. In some cases, the buffer layer may not be included. The buffer layer prevents diffusion of moisture or impurities generated in the substrate 110 .

버퍼층은 SiO2로 이루어진 1층 구조로 형성되거나 또는, 질화실리콘(SiNx) 및 산화실리콘(SiOx)이 순차적으로 적층된 2층 구조로 형성될 수도 있다.The buffer layer may be formed in a one-layer structure made of SiO2 or in a two-layer structure in which silicon nitride (SiNx) and silicon oxide (SiOx) are sequentially stacked.

액티브층(120)은 기판(110) 상부에 형성된다. 액티브층(120)은 중앙에 구비되는 채널영역(121)과, 채널영역(121)을 사이로 일측에 구비되는 소스영역(122)과, 타측에 구비되는 드레인영역(123)을 포함한다. The active layer 120 is formed on the substrate 110 . The active layer 120 includes a channel region 121 provided in the center, a source region 122 provided on one side with the channel region 121 interposed therebetween, and a drain region 123 provided on the other side.

액티브층(120)은 산화물반도체 물질로 구성된다. 액티브층(120)을 구성하는 산화물반도체로는, 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 인듐 알루미늄 아연 산화물(InAlZnO)계 재료, 인듐 하프늄 아연 산화물(InHfZnO), 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 마그네슘 산화물(InMgO)계 재료, 인듐 갈륨 산화물(InGaO)계 재료나, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 아연 산화물(ZnO)계 물질 등이 사용될 수 있다. 산화물 반도체를 형성하는데 사용되는 각각의 재료에 포함되는 각각의 원소의 조성 비율은 특별히 한정되지 않고 다양하게 조정될 수 있다.The active layer 120 is made of an oxide semiconductor material. The oxide semiconductor constituting the active layer 120 includes an indium tin gallium zinc oxide (InSnGaZnO)-based material as a quaternary metal oxide, an indium gallium zinc oxide (InGaZnO)-based material as a ternary metal oxide, and indium tin zinc oxide (InSnZnO)-based material. ) based material, indium aluminum zinc oxide (InAlZnO) based material, indium hafnium zinc oxide (InHfZnO), tin gallium zinc oxide (SnGaZnO) based material, aluminum gallium zinc oxide (AlGaZnO) based material, tin aluminum zinc oxide (SnAlZnO) based material Material, binary metal oxide indium zinc oxide (InZnO)-based material, tin zinc oxide (SnZnO)-based material, aluminum zinc oxide (AlZnO)-based material, zinc magnesium oxide (ZnMgO)-based material, tin magnesium oxide (SnMgO)-based material Materials, an indium magnesium oxide (InMgO)-based material, an indium gallium oxide (InGaO)-based material, an indium oxide (InO)-based material, a tin oxide (SnO)-based material, a zinc oxide (ZnO)-based material, and the like may be used. The composition ratio of each element included in each material used to form the oxide semiconductor is not particularly limited and can be variously adjusted.

액티브층(120)은 게이트 절연막(140)을 사이에 두고 게이트 전극(150)과 중첩되어 소스 전극(171)과 드레인 전극(172) 사이의 채널을 형성한다. 소스 영역(121)은 액티브층(120)을 이루는 산화물 반도체 물질이 도체화되어, 제1 컨택홀(161)을 통해 소스 전극(171)과 전기적으로 접속된다. 드레인 영역(123)은 액티브층(120)을 이루는 산화물 반도체 물질이 도체화되어, 제2 컨택홀(162)을 통해 드레인 전극(172)과 전기적으로 접속된다. The active layer 120 overlaps the gate electrode 150 with the gate insulating layer 140 interposed therebetween to form a channel between the source electrode 171 and the drain electrode 172 . The source region 121 is electrically connected to the source electrode 171 through the first contact hole 161 by conducting the oxide semiconductor material constituting the active layer 120 . The drain region 123 is electrically connected to the drain electrode 172 through the second contact hole 162 by conducting the oxide semiconductor material constituting the active layer 120 .

전자포집방지막(130)은 액티브층을 구성하는 산화물반도체와 동일 물질에 Si와, 5족 내지 7족의 원소 중 어느 하나를 포함하여 액티브층(120)의 표면에 형성되며, 50Å 내지 100Å의 두께로 형성된다.The electron trapping prevention film 130 is formed on the surface of the active layer 120 including Si and any one of Groups 5 to 7 elements in the same material as the oxide semiconductor constituting the active layer, and has a thickness of 50 Å to 100 Å. is formed with

전자포집방지막(130)은 과잉산소가 전자를 포집하지 못하도록 하여 채널영역(121)의 전자이동도가 떨어지는 것을 방지한다. 전자포집방지막(130)의 내용에 대해서는 뒤에서 상세히 설명한다.The electron trapping prevention layer 130 prevents excess oxygen from trapping electrons, thereby preventing the electron mobility of the channel region 121 from falling. The contents of the electron trapping prevention film 130 will be described in detail later.

게이트절연막(140)은 SiO2로 구성되며, 전자포집방지막(130)상에 형성되며, 게이트전극(150)을 액티브층의 채널영역(121)로부터 절연시킨다.The gate insulating layer 140 is made of SiO2, is formed on the electron trapping prevention layer 130, and insulates the gate electrode 150 from the channel region 121 of the active layer.

층간 절연막(160)은 SiO2로 구성되며, 소스전극(151)이 소스영역(122)에 전기적으로 연결될 수 있도록 소스영역(122)을 노출시키는 제1 컨택홀(161)을 구비한다. 또한, 드레인전극(152)이 드레인영역(123)에 전기적으로 연결될 수 있도록 드레인영역(123)을 노출시키는 제2 컨택홀(162)을 구비한다. The interlayer insulating layer 160 is made of SiO2 and has a first contact hole 161 exposing the source region 122 so that the source electrode 151 can be electrically connected to the source region 122 . In addition, a second contact hole 162 exposing the drain region 123 is provided so that the drain electrode 152 can be electrically connected to the drain region 123 .

소스전극(171)은 제1 컨택홀(161)을 통해 노출된 소스영역(122)에 접하고, 드레인전극(172)는 제2 컨택홀(162)을 통해 노출된 드레인영역(123) 에 접한다. 소스/드레인 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. The source electrode 171 contacts the source region 122 exposed through the first contact hole 161 , and the drain electrode 172 contacts the drain region 123 exposed through the second contact hole 162 . As the source/drain metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr, or an alloy thereof is used as a single layer, or a multi-layer structure using these materials is used.

패시베이션막(180)은 층간절연막(160)과 소스전극(171), 드레인전극(172) 상에 형성된다. 패시베이션막(180)은 제1 전극(190)이 패시베이션막(180) 하부의 드레인전극(173)에 접속할 수 있도록 제3 컨택홀을 구비하고 있다.The passivation film 180 is formed on the interlayer insulating film 160 , the source electrode 171 , and the drain electrode 172 . The passivation layer 180 has a third contact hole so that the first electrode 190 can be connected to the drain electrode 173 under the passivation layer 180 .

제1 전극(190)은 제3 컨택홀(181)을 통해 드레인 전극(173)과 접촉한다.The first electrode 190 contacts the drain electrode 173 through the third contact hole 181 .

게이트전극(150)은 게이트절연막(140) 상부에 형성된다. 게이트 전극(160)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있다.The gate electrode 150 is formed on the gate insulating layer 140 . The gate electrode 160 may include any one of molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu) or these may be made of an alloy of

전자포집방지막(130)은 액티브층을 이루는 산화물반도체와 동일 재료에 게이트절연막(140)으로부터 확산된 Si와, 5족 내지 7족의 원소 중 어느 하나를 포함하여 구성되며, 액티브층(120)의 채널영역(121)와 게이트절연막(140) 사이 계면층에 50Å 내지 100Å의 두께로 형성된다. 전자포집방지막(130)은 전자가 채널영역 표면에 포집되지 못하게 한다. The electron trapping prevention film 130 is composed of Si diffused from the gate insulating film 140 on the same material as the oxide semiconductor constituting the active layer, and any one of Groups 5 to 7 elements. A thickness of 50 angstroms to 100 angstroms is formed in the interface layer between the channel region 121 and the gate insulating layer 140 . The electron trapping prevention layer 130 prevents electrons from being collected on the surface of the channel region.

즉, 채널영역 내에 포함된 과잉산소가 전자를 포집하지 못하도록 5족 내지 7족의 원소들 중 어느 하나를 포함하여 과잉산소와 결합하게 한다. 이에 따라 전자가 포집됨이 없어 채널영역(121)의 전자이동도가 떨어지는 것을 방지한다.That is, any one of the elements of Groups 5 to 7 is included so that the excess oxygen contained in the channel region does not collect electrons and combines with the excess oxygen. Accordingly, the electron mobility of the channel region 121 is prevented from being reduced because electrons are not collected.

이하 전자포집방지막(130)에 대해 상세히 설명한다.Hereinafter, the electron trapping prevention film 130 will be described in detail.

전자포집방지막(130)은 액티브층(120)과 동일한 산화물반도체 물질에 Si와, 5족 내지 7족의 원소들 중 어느 하나의 원소를 포함하여 구성된다. 이러한 5족 내지 7족의 원소들은 주기율표에 분류되어 있으며, 대표적으로는 질소(N), 플루오르(F), 황(S), 안티모니(Sb), 셀레늄(Se) 을 예로 들 수 있다. 또한, Si는 게이트 절연막(140) 형성시 SiO2로 이루어진 게이트절연막(140)에서 전자포집방지막(130)으로 Si가 확산된 것이다.The electron trapping prevention layer 130 is formed by including Si and any one of elements of Groups 5 to 7 in the same oxide semiconductor material as that of the active layer 120 . These elements of Groups 5 to 7 are classified in the periodic table, and representative examples include nitrogen (N), fluorine (F), sulfur (S), antimony (Sb), and selenium (Se). In addition, Si is the diffusion of Si from the gate insulating film 140 made of SiO2 to the electron trapping prevention film 130 when the gate insulating film 140 is formed.

이러한 전자포집방지막(130) 내에 포함된 5족 내지 7족의 원소들은 비금속원소로서 전자포집방지막(130) 내에 포함된 비결합된 과잉산소와 결합되어, 과잉산소가 전자를 포집할 수 없게 만든다.The elements of Groups 5 to 7 included in the electron trap layer 130 are combined with the unbound excess oxygen included in the electron trap layer 130 as a non-metal element, so that the excess oxygen cannot trap electrons.

전자포집방지막(130)은 50Å 내지 100Å의 두께로 형성된다.The electron trapping prevention film 130 is formed to a thickness of 50 Å to 100 Å.

도 3a 내지 도 3c는 전자포집방지막의 두께가 각각 50 Å, 100 Å, 150 Å일 때 박막트랜지스터의 구동특성을 나타내는 그래프이다.3A to 3C are graphs showing driving characteristics of the thin film transistor when the thickness of the electron trapping film is 50 Å, 100 Å, and 150 Å, respectively.

표 1은 도 3a 내지 도 3c에 도시된 그래프에 따른 박막트랜지스터의 특성을 측정하여 비교한 표이다.Table 1 is a table comparing characteristics of thin film transistors according to the graphs shown in FIGS. 3A to 3C.

Figure 112015129521448-pat00001
Figure 112015129521448-pat00001

전자포집방지막(130)의 두께가 50Å, 100Å일 때 Vth가 각각 0.35V, 0.56V인데, 전자포집방지막(130)의 두께가 150Å인 경우 Vth는 1.6V으로서 전자포집방지막의 두께가 50Å, 100Å일 때 보다 Vth가 약 3 내지 4배 커진다. When the thickness of the electron trap layer 130 is 50 Å and 100 Å, Vth is 0.35 V and 0.56 V, respectively. When the thickness of the electron trap layer 130 is 150 Å, Vth is 1.6 V, and the thickness of the electron trap layer is 50 Å and 100 Å. Vth is about 3 to 4 times greater than when .

또한, 전자포집방지막(130)이 150Å의 두께로 형성되는 경우, 전자이동도(Mobilitiy)가 50Å, 100Å의 두께일 때보다 떨어지고, DIBL(Drain-induced barrier lowering)은 -1.75V로서 50Å, 100Å일 때의 100배이상 상승된다. In addition, when the electron trapping prevention film 130 is formed to a thickness of 150 Å, the electron mobility is lower than when the thickness is 50 Å and 100 Å, and DIBL (Drain-induced barrier lowering) is -1.75 V, which is 50 Å, 100 Å. increased by more than 100 times.

한편, 접자포집막방지막(130)의 두께가 50Å 보다 얇게 형성되는 경우, 전자를 포집하는 미결합산소에 도핑된 원소들이 충분히 결합하지 못할 수 있다. 이에 따라 전자포집방지막(130)은 50Å 내지 100Å 의 두께로 형성됨이 바람직하다.On the other hand, when the thickness of the polarization blocking film 130 is formed to be thinner than 50 Å, the elements doped to the unbound oxygen for collecting electrons may not be sufficiently combined. Accordingly, the electron trapping prevention film 130 is preferably formed to a thickness of 50 Å to 100 Å.

도 3d는 전자포집방지막이 5족 내지 7족의 원소 대신 수소를 포함하는 경우 온도별로 시간에 따른 Vth를 나타낸 그래프이다.FIG. 3D is a graph showing Vth according to time for each temperature when the electron trapping barrier layer contains hydrogen instead of elements of Groups 5 to 7;

도 3d를 참조하면, 60도 일 때는 시간에 따라 열화가 진행되지 않아 Vth가 일정하게 유지되지만, 100도 일 때 시간이 지날수록 열화가 가속되어 Vth가 상승하여 박막트랜지스터의 특성이 악화되는 문제가 있다. 하지만 5족 내지 7족에 속하는 원소들 중 어느 하나를 포함하는 전자포집방지막은 고온에서도 시간에 따라 열화가 되지 않는다.Referring to FIG. 3D , when the temperature is 60 degrees, the deterioration does not progress with time, and the Vth is kept constant. However, when the temperature is 100 degrees, the deterioration is accelerated as time passes and the Vth rises, thereby deteriorating the characteristics of the thin film transistor. have. However, the electron trapping prevention film including any one of the elements belonging to Groups 5 to 7 does not deteriorate with time even at high temperatures.

전자포집방지막(130)에 도핑된 5족 내지 7족의 원소의 개수는 과잉산소 개수와 동일 또는 유사하게 구비된다. 즉, 전자포집방지막(130)은 산화물반도체에 포함된 성분 중 메탈 대비 산소량을 이용하여 과잉산소량만큼 5족 내지 7족의 원소들 중 하나가 도핑된다. 이때 과잉산소량은 메탈대비산소량으로서 후술한다.The number of elements of Groups 5 to 7 doped in the electron trapping prevention layer 130 is the same as or similar to the number of excess oxygen. That is, the electron trapping prevention layer 130 is doped with one of the elements of Groups 5 to 7 by the amount of excess oxygen by using the amount of oxygen compared to the metal among the components included in the oxide semiconductor. At this time, the amount of excess oxygen will be described later as the amount of oxygen compared to the metal.

메탈대비산소량과 과잉산소량을 설명하기 위해, 액티브층(120)과 게이트절연막(140) 사이에 형성되는 전자포집방지막(130)을 이루는 구성요소가 인듐(In) 갈륨(Ga), 아연(Zn), 실리콘(Si), 산소(O)로 구성된 경우를 예로 들어 설명하지만, 이에 전자포집방지막의 구성요소가 한정되는 것은 아니다. In order to explain the amount of oxygen compared to the metal and the amount of excess oxygen, the components constituting the electron trapping prevention film 130 formed between the active layer 120 and the gate insulating film 140 are indium (In) gallium (Ga), zinc (Zn). , silicon (Si), and oxygen (O) will be described as an example, but the components of the electron trapping film are not limited thereto.

인듐(In) 원자 1개와 결합할 수 있는 산소(O)원자의 개수는 1.5개이며, 갈륨(Ga)원자 1개와 결합할 수 있는 산소(O)원자의 개수는 1.5개이다. 그리고 아연(Zn)원자 1개당 결합할 수 있는 산소(O)원자의 개수는 1개이고, 실리콘(Si)원자 1개당 결합할 수 있는 산소(O)원자의 개수는 2개이다. 인듐(In), 갈륨(Ga), 아연(Zn), 실리콘(Si)의 개수가 각각 a개, b개, c개, d개인 경우, 이들과 결합할 수 있는 산소원자의 개수(Y)는 1.5a+1.5b+c+2d개가 된다. 이때 a, b, c, d를 이용하여 결합되는 산소원자의 개수(Y)를 산출한다. 또한, 실제 전자포집방지막(130)에 포함된 산소원자의 개수(X)를 측정한다.The number of oxygen (O) atoms capable of bonding to one indium (In) atom is 1.5, and the number of oxygen (O) atoms capable of bonding to one gallium (Ga) atom is 1.5. And the number of oxygen (O) atoms that can be bonded to one zinc (Zn) atom is one, and the number of oxygen (O) atoms that can be bonded to one silicon (Si) atom is two. When the number of indium (In), gallium (Ga), zinc (Zn), and silicon (Si) is a, b, c, and d, respectively, the number of oxygen atoms that can be combined with them (Y) is 1.5a+1.5b+c+2d. At this time, the number (Y) of oxygen atoms to be bonded is calculated using a, b, c, and d. In addition, the number (X) of oxygen atoms included in the actual electron trapping prevention film 130 is measured.

전자포집방지막(130)의 메탈대비산소량은 실측산소원자의 개수(X)의 개수에 산출된 산소원자의 개수(Y)를 뺀 값을 다시 산출된 산소원자의 개수(Y)로 나누고 100을 곱하면 전자포집방지막(130)의 메탈대비산소량을 구할 수 있다. The amount of oxygen compared to the metal of the electron trapping prevention film 130 is obtained by subtracting the calculated number of oxygen atoms (Y) from the number of measured oxygen atoms (X), dividing by the calculated number of oxygen atoms (Y), and multiplying by 100 If it is, the amount of oxygen compared to the metal of the electron trapping prevention film 130 can be obtained.

이러한 수식은 전자포집방지막을 구성하는 산화물반도체에 따라 달라지며, 그에 따라 식을 변형하여 적용할 수 있다.This formula varies depending on the oxide semiconductor constituting the electron trapping barrier film, and can be applied by modifying the formula accordingly.

표 2는 메탈대비산소량에 따른 Vth와 PBTS(ΔVth)를 나타낸 표이다.Table 2 is a table showing Vth and PBTS (ΔVth) according to the amount of oxygen compared to metal.

Figure 112015129521448-pat00002
Figure 112015129521448-pat00002

표 2를 참조하면, 전자포집방지막(130)의 메탈대비산소량이 100% 이하인 경우, 도체화가 되므로 전자포집방지막(130)에 포함된 메탈대비산소량은 100%이상이 되어야 한다. Referring to Table 2, when the amount of oxygen compared to the metal of the electron trapping prevention layer 130 is 100% or less, since it becomes a conductor, the amount of oxygen compared to the metal included in the electron trapping prevention layer 130 should be 100% or more.

전자포집방지막(130)의 메탈대비산소량이 증가할수록, PBTS(ΔVth)열화가 심해진다. 메탈대비산소량이 112%일 때의 PBTS(ΔVth)열화량은 메탈대비산소량이 101.2%, 101.3%일 때의 PBTS(ΔVth)열화량보다 10배 내지 13배 정도 증가한다.As the amount of oxygen compared to the metal of the electron trapping prevention film 130 increases, the deterioration of the PBTS (ΔVth) increases. The amount of PBTS (ΔVth) degradation when the amount of oxygen compared to metal is 112% is increased by about 10 to 13 times than that of PBTS (ΔVth) when the amount of oxygen compared to metal is 101.2% and 101.3%.

따라서 전자포집방지막(130)에 포함된 메탈대비산소량이 100%를 초과하되, 100%에 가깝게 유지되는 것이 바람직하다. 한편, 과잉산소량(%)은 메탈대비산소량(%)에서 100%을 뺀 값이다.Therefore, the amount of oxygen compared to the metal contained in the electron trapping prevention film 130 exceeds 100%, but is preferably maintained close to 100%. On the other hand, the amount of excess oxygen (%) is a value obtained by subtracting 100% from the amount of oxygen compared to the metal (%).

그리고 전자포집방지막(130)에 포함된 5족 내지 7족의 원소 중 어느 한 원소는 상기 전자포집방지막(130)에 포함된 과잉산소의 개수와 동일 또는 유사한 개수로 액티브층(120)을 이루는 산화물반도체와 동일한 물질에 도핑된다.In addition, any one of the elements of Groups 5 to 7 included in the electron trapping prevention layer 130 is the same as or similar to the number of excess oxygen included in the electron trapping prevention layer 130 , and the oxide constituting the active layer 120 . It is doped with the same material as the semiconductor.

표 2에 도시된 바와 같이, 메탈대비산소량이 100%미만인 경우 도체화가 되므로, 도체화를 피하기 위해 메탈대비산소량이 100%이상이 되도록 한다. 메탈대비 산소량이 정확히 100%로 설정하기 어려우므로, 접자포집방지막(130)에 포함된 메탈대비산소량을 100%이상으로 형성하되, 100%를 초과하는 과잉산소량만큼 5족 내지 7족에 속하는 원소들 중 어느 하나의 원소를 도핑한다. 전자포집방지막(130)에 포함된 과잉산소양만큼 도핑된 원자들과 공유결합을 이루어 전자를 포집할 수 없게 된다. As shown in Table 2, when the amount of oxygen compared to the metal is less than 100%, it becomes conductor, so that the amount of oxygen compared to the metal is 100% or more to avoid conductorization. Since it is difficult to accurately set the amount of oxygen compared to metal to 100%, the amount of oxygen compared to metal included in the spheroid trapping prevention film 130 is formed to be 100% or more, but the elements belonging to groups 5 to 7 by the amount of excess oxygen exceeding 100% Doping any one of the elements. Electrons cannot be collected by forming a covalent bond with atoms doped by the amount of excess oxygen contained in the electron trapping prevention layer 130 .

즉, 전자포집방지막(130)에 포함된 실측된 산소원자의 개수가 산출된 산소원자의 개수보다 많도록 형성되며, 전자포집방지막(130)에 도핑된 5족 내지 7족의 원소의 개수는 위에서 실측된 실측산소원자의 개수에 산출된 산소원자의 개수를 뺀 과잉산소의 개수와 동일 또는 유사하게 도핑한다. That is, the measured number of oxygen atoms included in the electron trapping prevention layer 130 is formed to be greater than the calculated number of oxygen atoms, and the number of Groups 5 to 7 elements doped into the electron trapping prevention layer 130 is the same as above. Doping is performed identically or similarly to the number of excess oxygen obtained by subtracting the calculated number of oxygen atoms from the measured number of oxygen atoms.

예를 들어, 상기 표 2에서 메탈대비산소량이 101.%일 때에 미결합 산소와 결합한 5족 내지 7족에 속하는 원소량은 1.22×1021개/cm3일 수 있고, 메탈대비산소량이 101.2%일 때에 미결합 산소와 결합한 5족 내지 7족에 속하는 원소량은 1.47×1021개/cm3일 수 있다.For example, in Table 2, when the amount of oxygen compared to metal is 101.%, the amount of elements belonging to groups 5 to 7 combined with unbound oxygen may be 1.22×10 21 pieces/cm 3 , and the amount of oxygen compared to metal is 101.2% When , the amount of elements belonging to Groups 5 to 7 combined with unbound oxygen may be 1.47×10 21 pieces/cm 3 .

본 발명에 따른 박막트랜지스터는 제1 액티브층의 채널영역 상에 액티브층을 구성하는 산화물반도체와 동일 재료에 5족, 6족, 7족에 속하는 원소들 중 어느 하나의 원소가 도핑되어 액티브층의 채널영역과 게이트절연막 사이에 형성되는 전자포집방지막을 구비함으로써, 전자이동도를 유지함과 동시에 PBTS(Positive bias Temperature Stress) 열화현상을 방지하여 소자의 신뢰성을 향상시킬 수 있다.In the thin film transistor according to the present invention, any one of elements belonging to Groups 5, 6, and 7 is doped in the same material as the oxide semiconductor constituting the active layer on the channel region of the first active layer to form the active layer. By providing an electron trapping prevention film formed between the channel region and the gate insulating film, it is possible to maintain electron mobility and at the same time prevent PBTS (Positive Bias Temperature Stress) deterioration, thereby improving device reliability.

이하 박막트랜지스터의 제조방법을 도 4과 도 5a 내지 도 5h를 결부하여 구체적으로 설명하기로 한다.Hereinafter, a method of manufacturing the thin film transistor will be described in detail with reference to FIGS. 4 and 5A to 5H.

도 4은 박막트랜지스터의 제조방법을 설명하기 위한 플로우차트이고, 도5a 내지 도 5h는 박막트랜지스터의 제조방법을 설명하기 위한 단면도들이다.4 is a flowchart illustrating a method of manufacturing a thin film transistor, and FIGS. 5A to 5H are cross-sectional views illustrating a method of manufacturing a thin film transistor.

도 4 및 도 5a에 도시된 바와 같이, 기판(110) 상에 액티브층(120)을 형성한다. 4 and 5A , the active layer 120 is formed on the substrate 110 .

구체적으로 기판(110) 상에 스퍼터링 공정을 이용하여 금속을 포함한 산화물 반도체 물질을 전면 증착한다. 스퍼터링 공정에서 사용되는 가스(gas)는 Ar, O이다. 금속 산화물 반도체 물질의 예는 상술한 바와 같다.Specifically, an oxide semiconductor material including a metal is entirely deposited on the substrate 110 using a sputtering process. Gases used in the sputtering process are Ar and O. Examples of the metal oxide semiconductor material are as described above.

도 4 및 도 5b에 도시된 바와 같이, 액티브층(120) 상에 50Å 내지 100Å의 두께로 전자포집방지막(130)을 형성한다. As shown in FIGS. 4 and 5B , the electron trapping prevention layer 130 is formed on the active layer 120 to a thickness of 50 Å to 100 Å.

구체적으로 전자포집방지막(130)은 산화물반도체로 구성되는 액티브층(120)과 마찬가지로 스퍼터링 공정에 의해 의해 형성된다. 액티브층(120) 형성시 스퍼터링 가스는 Ar, O를 포함하지만, 전자포집방지막(130) 형성시 스퍼터링 가스는 Ar, O 가스(gas) 및 5족 내지 7족에 속하는 원소들 중 어느 하나의 원소로 구성된 가스(gas)를 포함한다. 이에 따라 전자포집방지막(130)은 액티브층을 구성하는 산화물반도체 물질과 동일한 물질에 5족 내지 7족에 속하는 원소들 중 어느 하나의 원소를 포함하게 된다.Specifically, the electron trapping prevention film 130 is formed by a sputtering process like the active layer 120 made of an oxide semiconductor. When the active layer 120 is formed, the sputtering gas includes Ar and O, but when the electron trapping prevention film 130 is formed, the sputtering gas is Ar, O gas, and any one element among elements belonging to Groups 5 to 7 contains a gas composed of Accordingly, the electron trapping barrier layer 130 includes any one of elements belonging to Groups 5 to 7 in the same material as the oxide semiconductor material constituting the active layer.

이 때 전자포집방지막(130)은 액티브층(120)을 구성하는 산화물반도체 물질과 동일한 산화물반도체 물질에 5족 내지 7족에 속하는 원소들 중 어느 하나의 원소를 포함한다. 이 후 공정에서 전자포집방지막(130) 상부에 형성되는 게이트 절연막으로부터 전자포집방지막(130)으로 Si가 확산되어 전자포집방지막은 Si를 더 포함하게 된다.At this time, the electron trapping barrier layer 130 includes any one of elements belonging to Groups 5 to 7 in the same oxide semiconductor material as the oxide semiconductor material constituting the active layer 120 . In a subsequent process, Si is diffused from the gate insulating film formed on the electron trapping prevention layer 130 to the electron trapping prevention layer 130 so that the electron trapping prevention layer further contains Si.

상술한 바와 같이, 전자포집방지막(130)이 100Å이상의 두께로 형성되는 경우 채널영역으로 작용하여 전자이동도가 감소될 수 있다. 또한 50Å이하의 두께로 형성되는 경우, 과잉산소가 전자를 포집하는 것을 방지할 수 없다. 따라서 50Å이상 100Å이하의 두께로 형성됨이 바람직하다.As described above, when the electron trapping prevention layer 130 is formed to a thickness of 100 Å or more, it acts as a channel region, thereby reducing electron mobility. In addition, when it is formed to a thickness of 50 Å or less, it is impossible to prevent excess oxygen from collecting electrons. Therefore, it is preferably formed to a thickness of 50 Å or more and 100 Å or less.

또한 상술한 바와 같이, 전자포집방지막(130)은 도체화를 방지하기 위해 과잉산소를 포함하고 있다. 도핑된 원소의 개수는 이후 층간절연막(160)에 의해 확산되는 Si양을 고려하여 산출한 과잉산소의 개수와 동일 또는 유사하게 포함된다. 이에 따라 비결합된 과잉산소는 도핑된 원자들과 결합하게 되고, 전자를 포집할 수 없게 되므로, 과잉산소를 갖고 있어도 전자이동도가 감소되지 않는다. In addition, as described above, the electron trapping prevention film 130 contains excess oxygen to prevent conduction. The number of doped elements is included in the same or similar manner as the number of excess oxygen calculated in consideration of the amount of Si diffused by the interlayer insulating layer 160 . Accordingly, the unbound excess oxygen binds to the doped atoms, and electrons cannot be collected. Therefore, even if the excess oxygen is present, the electron mobility is not reduced.

도 4 및 도 5c에 도시된 바와 같이, 액티브층(120)과 기판(110) 상에 게이트절연막물질과 게이트전극물질을 증착한다.As shown in FIGS. 4 and 5C , a gate insulating layer material and a gate electrode material are deposited on the active layer 120 and the substrate 110 .

액티브층(120)이 형성된 기판(110) 상에 CVD의 증착 방법으로 게이트 절연물질이 형성되고, 그 위에 스퍼터링 등의 증착 방법으로 게이트금속층이 형성된다. 게이트 절연물질로는 SiO2가 사용되며, 게이트 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속물질이 이용된다. A gate insulating material is formed on the substrate 110 on which the active layer 120 is formed by a CVD deposition method, and a gate metal layer is formed thereon by a deposition method such as sputtering. SiO2 is used as the gate insulating material, and a metal material such as Mo, Ti, Cu, AlNd, Al, Cr, or alloys thereof is used as the gate metal layer.

SiO2로 구성되는 게이트 절연막을 전자포집방지막(130) 상부에 형성시, 게이트절연막을 구성하는 SiO2에서 Si가 게이트절연막으로부터 전자포집방지막(130)으로 확산된다.When the gate insulating film made of SiO2 is formed on the electron trapping prevention film 130 , Si in the SiO2 constituting the gate insulating film is diffused from the gate insulating film to the electron trapping prevention film 130 .

이후, 도 4 및 도 5d에 도시된 바와 같이 습식식각공정(Wet Etch)을 통해 게이트전극물질을 패터닝하여 게이트전극(150)을 형성한다.Thereafter, as shown in FIGS. 4 and 5D , the gate electrode 150 is formed by patterning the gate electrode material through a wet etching process.

그리고 도 4 및 도 5e에 도시된 바와 같이 드라이 에치(Dry Etch) 공정을 통해 게이트 절연물질을 패터닝함으로써 게이트절연막(140)을 형성한다.And as shown in FIGS. 4 and 5E , the gate insulating layer 140 is formed by patterning the gate insulating material through a dry etch process.

게이트절연막(150) 패터닝하기 위해 드라이 에치(Dry Etch) 공정을 진행한다. 이때, 에치가스(Etch Gas)가 소스영역(122)과 소스영역(122) 및 드레인영역(123)과 접촉하게 된다. 이때, 채널영역(121)은 게이트전극(150)에 의해 에치가스(Etch Gas)에 노출되지 않지만, 소스영역(122) 및 소스영역 상부에 위치하는 전자포집방지막 물질과 드레인영역(123) 및 드레인영역 상부에 위치하는 전자포집방지막 물질은 에치가스(Etch Gas)에 노출되어 산화물반도체로 구성된 액티브층에 포함된 산소가 빠져나가 도체화가 된다. 따라서, 소스영역 상부에 위치하는 전자포집방지막 물질은 소스영역(122)에 포함되고, 드레인영역(123) 및 드레인영역 상부에 위치하는 전자포집방지막 물질은 드레인영역(123)이 된다.A dry etch process is performed to pattern the gate insulating layer 150 . At this time, the etch gas comes into contact with the source region 122 , the source region 122 , and the drain region 123 . At this time, the channel region 121 is not exposed to the etch gas by the gate electrode 150 , but the source region 122 and the electron trapping film material positioned above the source region, the drain region 123 and the drain The electron trapping barrier material positioned above the region is exposed to etch gas, and oxygen contained in the active layer composed of an oxide semiconductor escapes and becomes a conductor. Accordingly, the electron trapping film material positioned on the source region is included in the source region 122 , and the drain region 123 and the electron trapping film material positioned on the drain region become the drain region 123 .

이후 도 4 및 도 5f에 도시된 바와 같이, 게이트전극(150)이 형성된 기판(110) 상에 제1 및 제2 컨택홀(161, 162)을 가지는 층간 절연막(160)을 형성한다.Thereafter, as shown in FIGS. 4 and 5F , an interlayer insulating layer 160 having first and second contact holes 161 and 162 is formed on the substrate 110 on which the gate electrode 150 is formed.

구체적으로 도 4 및 5f에 도시된 바와 같이, 게이트전극(150)이 형성된 기판(110) 상에 PECVD 등의 방법으로 층간절연막(160)을 증착하고, 포토리소그래피 공정 및 식각 공정을 통해 층간절연막(160)을 패터닝하여 제1 및 제2 컨택홀(161,162)을 형성한다.Specifically, as shown in FIGS. 4 and 5F, the interlayer insulating film 160 is deposited on the substrate 110 on which the gate electrode 150 is formed by a method such as PECVD, and the interlayer insulating film 160 is formed through a photolithography process and an etching process. 160 is patterned to form first and second contact holes 161 and 162 .

제1 컨택홀(161)은 층간 절연막(160)을 관통하여 소스영역(121)을 노출시키며, 제2 컨택홀(162)은 층간절연막(160)을 관통하여 드레인영역(122)을 노출시킨다.The first contact hole 161 penetrates the interlayer insulating layer 160 to expose the source region 121 , and the second contact hole 162 penetrates the interlayer insulating layer 160 to expose the drain region 122 .

도 4 및 도 5g에 도시된 바와 같이, 층간 절연막(160) 상에 소스 전극(171) 및 드레인 전극(172)이 형성된다.4 and 5G , a source electrode 171 and a drain electrode 172 are formed on the interlayer insulating layer 160 .

구체적으로, 제1 및 제2 컨택홀(161,162)을 가지는 층간 절연막(160) 상에 스퍼터링 등의 증착 방법으로 소스/드레인 금속층이 형성된다. 소스/드레인 금속층으로는 Mo, Ti, Cu, AlNd, Al, Cr 또는 이들의 합금과 같이 금속 물질이 단일층으로 이용되거나, 또는 이들을 이용하여 다층 구조로 이용된다. 그런 다음, 포토리소그래피 공정 및 식각 공정을 통해 소스/드레인 금속층 패터닝함으로써 층간 절연막(160) 상에 소스 전극(171) 및 드레인 전극(172)이 형성된다.Specifically, a source/drain metal layer is formed on the interlayer insulating film 160 having the first and second contact holes 161 and 162 by a deposition method such as sputtering. As the source/drain metal layer, a metal material such as Mo, Ti, Cu, AlNd, Al, Cr, or an alloy thereof is used as a single layer, or a multi-layer structure using these materials is used. Then, a source electrode 171 and a drain electrode 172 are formed on the interlayer insulating layer 160 by patterning the source/drain metal layer through a photolithography process and an etching process.

이후 도 4 및 도 5h에 도시된 바와 같이, 소스 전극(151) 및 드레인 전극(152)이 형성된 층간 절연막(160) 상에 패시베이션막(180)이 형성되고, 제1 전극(190)이 드레인전극(172)와 접할 수 있도록 제3 컨택홀을 형성한다. 그리고 제3 컨택홀을 관통하여 드레인전극(172)와 접하는 제1 전극(190)이 형성된다.Thereafter, as shown in FIGS. 4 and 5H , a passivation film 180 is formed on the interlayer insulating film 160 on which the source electrode 151 and the drain electrode 152 are formed, and the first electrode 190 is the drain electrode. A third contact hole is formed so as to be in contact with the 172 . The first electrode 190 passing through the third contact hole and making contact with the drain electrode 172 is formed.

이와 같은, 본 발명에 따른 박막트랜지스터는 액정 표시 장치 및 유기 전계 발광 소자 등의 표시 장치에 적용되거나, 기판 상에 형성되는 게이트 구동부 등의 구동 회로의 스위칭 소자로 적용된다. As described above, the thin film transistor according to the present invention is applied to a display device such as a liquid crystal display device and an organic electroluminescent device, or is applied as a switching device of a driving circuit such as a gate driver formed on a substrate.

액정 표시 장치에 적용되는 본 발명에 따른 박막트랜지스터는 도 6a에 도시된 바와 같이 액정셀(Clc)을 구동한다. 박막 트랜지스터(TFT)는 스캔 라인(SL)으로부터의 게이트 온 전압에 의해 턴-온되어 데이터 라인(DL)의 데이터 신호가 액정셀(Clc)의 화소 전극에 공급되며, 액정셀(Clc)은 화소 전극과 대향하는 공통 전극에 공급된 공통 전압(Vcom)과 데이터 신호와의 차만큼의 전압이 인가되고, 게이트 오프 전압에 의해 턴-오프되어 액정셀(Clc)에 인가된 전압이 유지되게 한다. 액정셀(Clc)은 인가된 전압에 따라 액정을 구동하여 광투과율을 조절함으로써 화상을 구현하게 된다.The thin film transistor according to the present invention applied to a liquid crystal display drives the liquid crystal cell Clc as shown in FIG. 6A . The thin film transistor TFT is turned on by the gate-on voltage from the scan line SL so that the data signal of the data line DL is supplied to the pixel electrode of the liquid crystal cell Clc, and the liquid crystal cell Clc is a pixel A voltage equal to the difference between the data signal and the common voltage Vcom supplied to the common electrode facing the electrode is applied, and is turned off by the gate-off voltage to maintain the voltage applied to the liquid crystal cell Clc. The liquid crystal cell Clc realizes an image by driving a liquid crystal according to an applied voltage to adjust light transmittance.

유기 전계 발광 장치에 적용되는 본 발명에 따른 박막트랜지스터는 도 6b에 도시된 바와 같이 발광 다이오드(OLED)를 구동하는 구동 트랜지스터(Tr_D) 및 스위칭 트랜지스터(Tr_Sw)에 적용된다.The thin film transistor according to the present invention applied to an organic electroluminescent device is applied to a driving transistor Tr_D and a switching transistor Tr_Sw for driving a light emitting diode OLED as shown in FIG. 6B .

스위칭 트랜지스터(Tr_Sw)는 스캔라인(SL)을 통해 공급된 게이트 전압에 응답하여 데이터라인(DL)을 통해 공급되는 데이터신호가 스토리지 커패시터(Cst)에 데이터전압으로 저장되도록 스위칭 동작한다. The switching transistor Tr_Sw performs a switching operation so that the data signal supplied through the data line DL is stored as a data voltage in the storage capacitor Cst in response to the gate voltage supplied through the scan line SL.

구동 트랜지스터(Tr_D)는 스토리지 커패시터(Cst)에 저장된 데이터전압에 따라 고전위 라인(VDD)과 저전위 라인(VSS) 사이로 구동 전류가 흐르도록 동작한다.The driving transistor Tr_D operates to flow a driving current between the high potential line VDD and the low potential line VSS according to the data voltage stored in the storage capacitor Cst.

유기 발광다이오드(OLED)는 구동 트랜지스터(Tr_D)와 접속된 양극, 발광층을 사이에 두고 양극과 대향하는 음극을 구비하며, 이러한 유기 발광다이오드(OLED)는 구동 트랜지스터(Tr_D)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.The organic light emitting diode OLED includes an anode connected to the driving transistor Tr_D and a cathode opposite to the anode with a light emitting layer interposed therebetween. It operates to emit light accordingly.

이상의 설명은 본 발명을 예시적으로 설명한 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술적 사상에서 벗어나지 않는 범위에서 다양한 변형이 가능할 것이다. 따라서 본 발명의 명세서에 개시된 실시 예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.The above description is merely illustrative of the present invention, and various modifications may be made by those of ordinary skill in the art to which the present invention pertains without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the specification of the present invention do not limit the present invention. The scope of the present invention should be construed by the following claims, and all technologies within the scope equivalent thereto should be construed as being included in the scope of the present invention.

110: 기판 120: 액티브층
121: 채널영역 122: 소스영역
123: 드레인영역 130: 전자포집방지막
140: 게이트절연막 150: 게이트전극
160: 층간절연막 161: 제1 컨택홀
162: 제2 컨택홀 171: 소스전극
172: 드레인전극 180: 패시베이션막
190: 제1 전극110: substrate 120: active layer
121: channel area 122: source area
123: drain region 130: electron trapping prevention film
140: gate insulating film 150: gate electrode
160: interlayer insulating film 161: first contact hole
162: second contact hole 171: source electrode
172: drain electrode 180: passivation film
190: first electrode

Claims (16)

기판 상에, 채널영역과 상기 채널영역을 사이에 두고 양측에 위치한 소스영역 및 드레인영역을 포함한 액티브층;
상기 액티브층의 채널영역 표면 상에, 상기 소스영역 및 상기 드레인영역의 상부 표면과 동일한 레벨의 상부 표면을 갖고, 상기 채널영역 표면에 전자가 포집되는 것을 방지하기 위한 전자포집방지막; 및,
상기 소스영역 및 드레인영역과 비중첩하며 상기 전자포집방지막 상에 구비되는 게이트절연막과 게이트전극을 포함하고,
상기 액티브층은 산화물반도체 물질로 구성되고,
상기 전자포집방지막은 상기 산화물반도체 물질에 5족 내지 7족에 속하는 원소들 중 어느 하나의 제1 성분 및, Si를 포함하고,
상기 전자포집방지막의 과량의 산소는 상기 제1 성분과 결합하고,
상기 전자포집방지막은 50~100Å의 두께로 이루어진 박막트랜지스터.an active layer including a channel region and a source region and a drain region located on both sides of the substrate with the channel region interposed therebetween;
an electron trapping prevention film on the surface of the channel region of the active layer, having upper surfaces at the same level as upper surfaces of the source region and the drain region, and preventing electrons from being collected on the surface of the channel region; and,
a gate insulating film and a gate electrode that do not overlap the source region and the drain region and are provided on the electron trapping prevention film;
The active layer is composed of an oxide semiconductor material,
The electron trapping prevention film includes a first component of any one of elements belonging to Groups 5 to 7 and Si in the oxide semiconductor material,
Excess oxygen of the electron trapping film is combined with the first component,
The electron trapping prevention film is a thin film transistor made of a thickness of 50 ~ 100Å. 삭제delete 제 1 항에 있어서,
상기 제1 성분의 개수는 상기 전자포집방지막의 메탈대비산소량에서 100%를 초과하는 산소의 개수와 동일 또는 유사한 박막트랜지스터.The method of claim 1,
The number of the first component is the same as or similar to the number of oxygen exceeding 100% in the amount of oxygen compared to the metal of the electron trapping film. 제 1 항에 있어서,
상기 전자포집방지막에 포함된 상기 제1 성분은 질소(N), 플루오르(F), 황(S), 안티모니(Sb), 셀레늄(Se) 중 어느 하나인 박막트랜지스터.The method of claim 1,
The first component included in the electron trapping film is any one of nitrogen (N), fluorine (F), sulfur (S), antimony (Sb), and selenium (Se). 스퍼터링 공정에 의해 기판 상에 산화물반도체 물질로 구성되며, 채널영역을 포함하는 액티브층을 형성하는 단계;
상기 액티브층 상부에 스퍼터링 공정에 의해 상기 산화물반도체 물질에 5족, 6족, 7족에 속하는 원소 들 중 어느 하나의 제1 성분이 더 포함된 전자포집방지 물질층을 형성하는 단계;
상기 액티브층 상부에 SiO2로 구성된 게이트절연막을 형성하여 상기 전자포집방지 물질층에 Si를 확산하는 단계;
상기 게이트절연막 상에, 상기 액티브층의 채널영역과 중첩하는 형상의 게이트전극을 형성하는 단계; 및
상기 게이트전극을 마스크로 하여 에칭 공정을 통해, 상기 게이트절연막을 패터닝하고, 상기 게이트 전극과 중첩하지 않는 영역에 위치하는 상기 전자포집방지 물질층 및 상기 액티브층은 에치가스에 노출되어 도체화가 되어 소스영역 및 드레인영역으로 형성하고, 상기 게이트전극과 중첩한 상기 전자포집방지 물질층을 전자포집방지막으로 형성하는 단계를 포함하고,
상기 전자포집방지막의 과량의 산소는 상기 제1 성분과 결합한 박막트랜지스터의 제조방법.forming an active layer made of an oxide semiconductor material and including a channel region on a substrate by a sputtering process;
forming an electron trapping prevention material layer further including a first component of any one of elements belonging to Group 5, Group 6, or Group 7 on the oxide semiconductor material by a sputtering process on the active layer;
diffusing Si into the electron trapping prevention material layer by forming a gate insulating film made of SiO 2 on the active layer;
forming a gate electrode having a shape overlapping with a channel region of the active layer on the gate insulating layer; and
The gate insulating layer is patterned through an etching process using the gate electrode as a mask, and the electron trapping material layer and the active layer positioned in a region that do not overlap the gate electrode are exposed to an etch gas to become a conductor and become a source. forming a region and a drain region, and forming the electron trapping prevention material layer overlapping the gate electrode as an electron trapping prevention film,
The method of manufacturing a thin film transistor in which the excess oxygen of the electron trapping film is combined with the first component. 제 5 항에 있어서,
상기 액티브층 형성 단계에서,
상기 액티브층 형성을 위한 스퍼터링 공정에 사용되는 가스는 아르곤(Ar)가스와 산소(O2)이고,
상기 전자포집방지 물질층 형성 단계에서,
상기 전자포집방지 물질층 형성을 위한 스퍼터링 공정에 사용되는 가스는 상기 제1 성분의 원소로 이루어진 가스와 아르곤(Ar), 산소(O2) 가스를 포함하는 박막트랜지스터의 제조방법.6. The method of claim 5,
In the active layer forming step,
The gases used in the sputtering process for forming the active layer are argon (Ar) gas and oxygen (O2),
In the step of forming the electron trapping prevention material layer,
The gas used in the sputtering process for forming the electron trapping prevention material layer is a method of manufacturing a thin film transistor comprising a gas composed of the element of the first component and argon (Ar), oxygen (O2) gas. 제 5 항에 있어서,
상기 전자포집방지막은 50~100Å의 두께로 이루어진 박막트랜지스터의 제조방법.6. The method of claim 5,
The electron trapping prevention film is a method of manufacturing a thin film transistor consisting of a thickness of 50 ~ 100Å. 제 5 항에 있어서,
상기 제1 성분의 원소의 개수는 상기 전자포집방지막의 메탈대비산소량에서 100%를 초과하는 산소의 개수와 동일 또는 유사한 박막트랜지스터의 제조방법.6. The method of claim 5,
The number of elements of the first component is the same as or similar to the number of oxygen exceeding 100% in the amount of oxygen compared to the metal of the electron trapping film. 제 5 항에 있어서,
상기 전자포집방지막에 포함된 상기 제1 성분은 질소(N), 플루오르(F), 황(S), 안티모니(Sb), 셀레늄(Se) 중 어느 하나인 박막트랜지스터의 제조방법.6. The method of claim 5,
The method of manufacturing a thin film transistor wherein the first component included in the electron trapping film is any one of nitrogen (N), fluorine (F), sulfur (S), antimony (Sb), and selenium (Se). 제 1 내지 제 4 항 중 어느 한 항의 박막트랜지스터와;
상기 박막트랜지스터와 접속되는 제1 전극과;
상기 제1 전극과 전계를 형성하는 제2 전극을 구비하는 표시 장치.The thin film transistor of any one of claims 1 to 4;
a first electrode connected to the thin film transistor;
and a second electrode forming an electric field with the first electrode. 제 10 항에 있어서,
상기 제1 및 제2 전극이 액정 표시 장치의 화소 전극 및 공통 전극이거나, 유기 전계 발광 표시 장치의 양극 및 음극인 표시 장치.11. The method of claim 10,
The first and second electrodes are a pixel electrode and a common electrode of a liquid crystal display, or an anode and a cathode of an organic electroluminescent display. 제 1 항에 있어서,
상기 전자포집방지막의 하면은 상기 액티브층의 채널영역이 접하고,
상기 전자포집방지막의 양 측면은 각각 상기 소스영역 및 상기 드레인영역이 접하고,
상기 전자포집방지막의 상면은 상기 게이트절연막이 접하는 박막트랜지스터.The method of claim 1,
A lower surface of the electron trapping film is in contact with the channel region of the active layer,
Both sides of the electron trapping film are in contact with the source region and the drain region, respectively,
The upper surface of the electron trapping prevention film is a thin film transistor in contact with the gate insulating film. 제 1항에 있어서,
상기 전자포집방지막의 산소는 상기 채널영역에 포함된 산화물반도체 물질의 산소보다 과량인 박막트랜지스터.The method of claim 1,
The thin film transistor in which oxygen of the electron trapping barrier layer is in excess of oxygen of the oxide semiconductor material included in the channel region. 제 1 항에 있어서,
상기 전자포집방지막에 포함된 산소 원자의 총 개수는 'X'이며,
상기 전자포집방지막에서, 상기 산화물반도체 물질 내의 메탈 및 상기 Si는 'Y'의 수로 산소 원자와 결합하고,
상기 X는 상기 Y보다 큰 박막트랜지스터.The method of claim 1,
The total number of oxygen atoms included in the electron trapping film is 'X',
In the electron trapping prevention film, the metal and the Si in the oxide semiconductor material combine with an oxygen atom by the number of 'Y',
The X is a thin film transistor greater than the Y. 제 14 항에 있어서,
상기 전자포집방지막은 인듐(In) 갈륨(Ga), 아연(Zn), 실리콘(Si), 산소(O)를 포함하며,
상기 Y는 1.5a+1.5b+c+2d개 (a, b, c, d 각각은, In의 원자 개수, Ga의 원자 개수, Zn의 원자 개수, Si의 원자 개수)인 박막트랜지스터.15. The method of claim 14,
The electron trapping prevention film includes indium (In) gallium (Ga), zinc (Zn), silicon (Si), and oxygen (O),
Wherein Y is 1.5a+1.5b+c+2d (a, b, c, and d are each, the number of atoms of In, the number of atoms of Ga, the number of atoms of Zn, the number of atoms of Si). 제 1항에 있어서,
상기 액티브층에서, 상기 채널영역의 산소량이 상기 소스영역 및 드레인영역의 각각에 포함된 산소량보다 많은 박막트랜지스터.The method of claim 1,
In the active layer, an amount of oxygen in the channel region is greater than an amount of oxygen included in each of the source region and the drain region.
KR1020150191712A 2015-12-31 2015-12-31 Thin film transistor, display with the same, and method of fabricating the same KR102454385B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191712A KR102454385B1 (en) 2015-12-31 2015-12-31 Thin film transistor, display with the same, and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191712A KR102454385B1 (en) 2015-12-31 2015-12-31 Thin film transistor, display with the same, and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20170080322A KR20170080322A (en) 2017-07-10
KR102454385B1 true KR102454385B1 (en) 2022-10-14

Family

ID=59356051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191712A KR102454385B1 (en) 2015-12-31 2015-12-31 Thin film transistor, display with the same, and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102454385B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519256A (en) * 2004-01-23 2007-07-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． Transistor comprising a deposited channel region having a doped portion
JP2012049513A (en) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101438039B1 (en) * 2012-05-24 2014-11-03 엘지디스플레이 주식회사 Oxide thin film transistor, method for fabricating tft, display device having tft and method for fabricating the same
KR102206412B1 (en) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 Thin film transistor, method for manufacturing the same and display device comprising the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519256A (en) * 2004-01-23 2007-07-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． Transistor comprising a deposited channel region having a doped portion
JP2012049513A (en) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20170080322A (en) 2017-07-10

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
KR102518392B1 (en) Array Substrate For Thin Film Transistor
JP7057795B2 (en) Thin film transistor, display device with thin film transistor, and method for manufacturing thin film transistor
JP5250929B2 (en) Transistor and manufacturing method thereof
JP5345456B2 (en) Thin film field effect transistor
KR102543577B1 (en) Transistor array panel, manufacturing method thereof, and disalay device comprising the same
KR102418493B1 (en) Thin film trnasistor comprising 2d semiconductor and display device comprising the same
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
CN107331698B (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9570624B2 (en) Thin film transistor and method for fabricating the same
US10192890B2 (en) Transistor array panel and method of manufacturing thereof
KR20110080118A (en) Thin film transistor having etch stop multi-layers and method of manufacturing the same
KR102454385B1 (en) Thin film transistor, display with the same, and method of fabricating the same
JP6277356B2 (en) Thin film transistor and manufacturing method thereof
KR102586429B1 (en) Thin film trnasistor having protecting layer for blocking hydrogen, method for manufacturing the same and display device comprising the same
KR20160049172A (en) Thin film transistor array substrate and display device comprising the same
KR102537352B1 (en) Thin film trnasistor having doped oxide semiconductor layer, method for manufacturing the same and display device comprising the same
KR20130040342A (en) Thin film transistor and method of fabricating the same
KR20130046317A (en) Amorphous semiconductor thin film transistor with an active layer doped with differential concentrations and its manufacturing method
KR20150011596A (en) Oxide semiconductor thin film transistor and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right