KR102453545B1 - Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same - Google Patents

Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same Download PDF

Info

Publication number
KR102453545B1
KR102453545B1 KR1020210168724A KR20210168724A KR102453545B1 KR 102453545 B1 KR102453545 B1 KR 102453545B1 KR 1020210168724 A KR1020210168724 A KR 1020210168724A KR 20210168724 A KR20210168724 A KR 20210168724A KR 102453545 B1 KR102453545 B1 KR 102453545B1
Authority
KR
South Korea
Prior art keywords
light emitting
nanorod
layer
emitting device
type semiconductor
Prior art date
Application number
KR1020210168724A
Other languages
Korean (ko)
Inventor
류상완
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020210168724A priority Critical patent/KR102453545B1/en
Priority to KR1020220126930A priority patent/KR102602285B1/en
Application granted granted Critical
Publication of KR102453545B1 publication Critical patent/KR102453545B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The present invention relates to a nanorod light emitting structure including a nanorod, a light emitting element and a manufacturing method thereof, a package thereof and a lighting device including the same. More specifically, in accordance with the present invention, since a nanorod is formed through a two-step etching process of dry etching and wet etching, a nanorod light emitting structure, which can overcome limitations of a bottom-up process applied for an existing epitaxial growth process, can simplify a process compared to the existing process and can have excellent crystal quality, can be formed, and an overhang structure can be formed in the boundary of the nanorod through a dielectric layer to control the grow of a second conductive-type semiconductor layer, thereby facilitating a subsequent metallization process.

Description

나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치{NANO-ROD LIGHT EMITTING STRUCTURE AND LIGHT EMITTING DEVICE HAVING NANO-ROD, AND METHOD OF MANUFACTURING THE SAME, PACKAGE THEREOF, ILLUMINATING DEVICE HAVING THE SAME}Nanorod light emitting structure including nanorod, light emitting device and manufacturing method thereof, package thereof, and lighting device including the same , ILLUMINATING DEVICE HAVING THE SAME}

본 발명은 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법, 그의 패키지 및 이를 포함하는 조명장치에 관한 것이다. The present invention relates to a nanorod light emitting structure including the nanorod, a light emitting device and a method for manufacturing the same, a package thereof, and a lighting device including the same.

차세대 디스플레이 기술로 각광받고 있는 초소형 나노 및 마이크로 LED(Light Emitting Device) 기술은 높은 효율과 신뢰성을 기반으로 OLED(Organic Light Emitting Diodes)를 뛰어넘는 대면적을 구현할 수 있는 장점을 가지고 있어 최근에는 국내외 선진기업들에서 나노 및 마이크로 LED 기술에 대한 연구개발을 경쟁적으로 진행하고 있다. 나노 LED의 핵심기술로는 나노막대 또는 나노피라미드 등의 나노 구조물 내에 발광층을 포함하는 구조를 제작하는 에피성장 기술과 최적화된 공정 및 리프트오프 기술, 디스플레이 모듈 구현을 위한 패키징 기술로 크게 나눌 수 있다.Ultra-small nano and micro LED (Light Emitting Device) technology, which is spotlighted as next-generation display technology, has the advantage of realizing a large area that exceeds OLED (Organic Light Emitting Diodes) based on high efficiency and reliability. Companies are conducting R&D on nano and micro LED technology competitively. The core technology of nano LED can be broadly divided into epi-growth technology for manufacturing a structure including a light emitting layer in a nano structure such as a nano-rod or nano-pyramid, an optimized process and lift-off technology, and a packaging technology for realization of a display module.

에피성장 기술은 나노 LED의 가장 핵심적인 기술로서, 현재 이에 대한 기술개발이 활발하게 진행되고 있다. 나노 LED의 발광층 구조는 통상 성장 장비의 특성에 따라 각기 다른 형상으로 제작된다. MBE(Molecular Beam Epitaxy, 분자선 성장법)은 나노막대의 수직방향으로 QW(Quantum Well, 양자우물)이 성장되는 axial 구조를 갖는 반면, MOCVD(Metal Organic Chemical Vapor Deposion, 유기금속화학기상증착법)은 나노막대의 측면에 양자우물이 성장되는 코어-쉘(core-shell) 구조를 갖는다. Epi-growth technology is the most core technology of nano LED, and technology development for it is being actively carried out. The light emitting layer structure of the nano LED is usually manufactured in different shapes depending on the characteristics of the growth equipment. MBE (Molecular Beam Epitaxy) has an axial structure in which QW (Quantum Well) is grown in the vertical direction of the nanorods, whereas MOCVD (Metal Organic Chemical Vapor Deposition) has nano It has a core-shell structure in which quantum wells are grown on the side of the rod.

MBE로 성장된 axial QW 구조는 제작이 상대적으로 용이한 장점이 있다. 하지만 대면적 상용화가 어려운 단점과, 발광면적의 감소, 성장 결정면의 압전장 조절의 어려움 등의 문제로 인해 현재까지 논문 수준에서 연구 결과가 보고되고 있을 뿐 상용화의 가능성은 높지 않다. MOCVD로 성장된 코어-쉘 양자우물 구조는 결정 성장조건 확보의 어려움으로 아직까지는 이에 대한 많은 연구결과가 보고되고 있지는 않으나 상용화에 적합한 장점과 큰 발광면적, 비극성 면에서의 양자우물 성장 등의 장점으로 향후 나노 LED 기술의 연구에 있어서 핵심적인 기술이 될 것으로 예상된다. The MBE-grown axial QW structure has the advantage of being relatively easy to fabricate. However, due to the difficulties of large-area commercialization, the reduction of the emission area, and the difficulty in controlling the piezoelectric field of the growth crystal plane, the research results have been reported at the thesis level so far, but the commercialization possibility is not high. The core-shell quantum well structure grown by MOCVD is difficult to secure crystal growth conditions, so many research results have not been reported. It is expected to become a key technology in the future research of nano LED technology.

종래에 MOCVD 공정을 이용한 나노 LED의 에피성장은 나노 패턴 위에 GaN 나노막대를 수직성장하는 바텀-업(bottom-up) 방식의 공정을 바탕으로 진행되고 있다. 이러한 공정에서는 성장된 GaN 나노막대 측면에 발광층인 코어-쉘 QW와 p-GaN을 성장하여 LED 구조를 완성한다. GaN 나노막대 성장을 위해서는 펄스 성장, SiH4 도핑, 매우 낮은 V/Ⅲ비, 고압 성장, N2 캐리어 등 일반적인 GaN 박막에서 사용되지 않는 극한적인 성장조건을 사용해야 한다. 이러한 극한적인 공정조건은 성장되는 GaN 나노막대의 결정질을 저하시키기 때문에 그 위에 성장되는 코어-쉘 QW과 같은 LED의 발광 구조의 발광효율을 감소시킨다. 또한, MOCVD 공정으로 바텀-업 방식의 공정을 이용하여 나노막대를 성장할 때 기판의 결함이나 나노 패턴의 불균일성이 극한적인 성장 조건(낮은 성장속도, 낮은 낮은 V/Ⅲ비에 따른 큰 흡착원자(adatom)의 표면 이동 길이)에 의해 증폭되어 균일하게 나노 패턴을 성장시키는데 많은 어려움이 있다. Conventionally, epi-growth of nano LEDs using the MOCVD process is being performed based on a bottom-up method of vertically growing GaN nano-rods on a nano-pattern. In this process, the LED structure is completed by growing core-shell QW and p-GaN light emitting layers on the side of the grown GaN nanorods. For GaN nanorod growth, extreme growth conditions not used in general GaN thin films such as pulse growth, SiH 4 doping, very low V/III ratio, high pressure growth, and N 2 carrier must be used. Since these extreme process conditions deteriorate the crystallinity of the GaN nanorods grown thereon, the luminous efficiency of the light emitting structure of the LED such as the core-shell QW grown thereon is reduced. In addition, when the nanorods are grown using the bottom-up process as the MOCVD process, defects in the substrate or the non-uniformity of the nano-patterns are extremely difficult to grow under extreme growth conditions (low growth rate, low V/III ratio, large adsorbed atoms (adatoms) ) is amplified by the length of the surface movement) and there are many difficulties in uniformly growing the nanopattern.

KR 10-1622308 B1, 2016. 05. 12KR 10-1622308 B1, 2016. 05. 12 KR 10-2037863 B1, 2019. 10. 23.KR 10-2037863 B1, 2019. 10. 23. KR 10-2019-0099055 A, 2019. 08. 23.KR 10-2019-0099055 A, 2019. 08. 23.

따라서, 본 발명은 상기한 제반 문제점을 해결하고자 하는데 있다. Accordingly, the present invention is intended to solve all the above problems.

본 발명의 목적은 에피성장 공정시 적용하고 있는 바텀-업 방식의 공정이 갖는 한계를 극복할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다. It is an object of the present invention to provide a nanorod light emitting structure, a light emitting device, and a method for manufacturing the same including a nanorod capable of overcoming the limitations of the bottom-up process applied during the epitaxial growth process.

또한, 본 발명의 다른 목적은 우수한 결정질을 갖는 나노막대 및 코어-쉘 양자우물 구조를 갖는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다. Another object of the present invention is to provide a nanorod light emitting structure, a light emitting device, and a method for manufacturing the same, including a nanorod having excellent crystallinity and a nanorod having a core-shell quantum well structure.

또한, 본 발명의 또 다른 목적은 전면(상면)방향으로 광 투과효율을 증가시켜 광 추출효율을 개선할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.In addition, another object of the present invention is to provide a light emitting nanorod structure, a light emitting device, and a method for manufacturing the same including a nanorod capable of improving light extraction efficiency by increasing light transmission efficiency in the front (upper surface) direction.

또한, 본 발명의 또 다른 목적은 불투명한 금속 물질의 밀도를 낮추어 광 추출효율을 개선할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.In addition, another object of the present invention is to provide a nanorod light emitting structure, a light emitting device, and a method of manufacturing the same including the nanorod capable of improving light extraction efficiency by lowering the density of an opaque metal material.

또한, 본 발명의 또 다른 목적은 전류 전도를 위한 투명 전극층 또는 오믹 전극층을 용이하게 형성할 수 있는 나노막대를 포함하는 나노막대 발광 구조물, 발광소자 및 그 제조방법을 제공하는 것이다.In addition, another object of the present invention is to provide a nanorod light emitting structure including a nanorod capable of easily forming a transparent electrode layer or an ohmic electrode layer for current conduction, a light emitting device, and a method for manufacturing the same.

또한, 본 발명의 또 다른 목적은 발광소자의 패키지 를 제공하는 것이다. Another object of the present invention is to provide a package of a light emitting device.

또한, 본 발명의 또 다른 목적은 조명장치를 제공하는 것이다. Another object of the present invention is to provide a lighting device.

또한, 본 발명은 전술한 목적들로 제한되지 않으며, 이외에도 후술하는 실시예들 및 청구범위를 통해 기재된 기술들을 통해 다양한 목적들이 추가로 제공될 수도 있다. In addition, the present invention is not limited to the above-described objects, and in addition, various objects may be additionally provided through the techniques described through the embodiments and claims to be described later.

상기한 목적을 달성하기 위한 일 실시예에 따른 본 발명은 제1 도전형의 나노막대; 상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층; 및 상기 발광층의 측면에 배치되고, 상기 나노막대에서 측방향으로 멀어질수록 상면이 하향 경사진 구조로 형성된 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물을 제공한다.The present invention according to an embodiment for achieving the above object is a nanorod of a first conductivity type; a light emitting layer formed in a core-shell structure to surround a side surface of the first conductive type nanorod; and a second conductivity-type semiconductor layer disposed on a side surface of the light emitting layer and having a top surface inclined downward as it goes away from the nanorod in a lateral direction.

또한, 상기한 목적을 달성하기 위한 다른 실시예에 따른 본 발명은 제1 도전형의 나노막대; 상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층; 및 상기 발광층의 측면에 배치되고, 상기 발광층에 접하는 일부분의 상면은 상기 나노막대의 측방향으로 수평면을 갖고, 상기 나노막대의 측방향으로 멀어질수록 상면이 상기 수평면에서 하향 경사진 경사면을 갖도록 형성된 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물을 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a nanorod of the first conductivity type; a light emitting layer formed in a core-shell structure to surround a side surface of the first conductive type nanorod; and a side surface of the light emitting layer, the upper surface of a portion in contact with the light emitting layer has a horizontal plane in the lateral direction of the nanorod, and the upper surface of the nanorod is formed to have a downwardly inclined inclined surface from the horizontal plane as it goes away in the lateral direction. Provided is a light emitting nanorod structure including a second conductivity type semiconductor layer.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 제1 도전형 반도체 베이스층; 상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들; 및 상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 성장 형성되도록 하기 위해 상기 나노막대의 상면을 덮도록 형성된 제1 마스크층을 포함하는 나노막대를 포함하는 발광소자를 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a first conductivity type semiconductor base layer; nanorod light emitting structures including a nanorod disposed on the first conductivity type semiconductor base layer, a light emitting layer disposed on a side surface of the nanorod, and a second conductivity type semiconductor layer; and a nanorod including a first mask layer formed to cover the upper surface of the nanorod so that the light emitting layer and the second conductivity type semiconductor layer are selectively grown and formed only on the side surface of the nanorod do.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 제1 도전형 반도체 베이스층; 및 상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들을 포함하고, 상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성된 나노막대를 포함하는 발광소자를 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a first conductivity type semiconductor base layer; and nanorod light emitting structures including a nanorod disposed on the first conductivity type semiconductor base layer, a light emitting layer disposed on a side surface of the nanorod, and a second conductivity type semiconductor layer, wherein the second conductivity type semiconductor The layer provides a light emitting device including a nanorod formed so that the upper surface is inclined downward toward the center between the adjacent light emitting structures of the nanorod.

또한, 상기 제1 마스크층은 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)을 형성할 수 있다. In addition, both ends of the first mask layer may protrude from one side or both sides of the nanorod in a direction perpendicular to the nanorod to form an overhang.

또한, 상기 제1 마스크층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 지름보다 큰 폭을 갖도록 형성되어 오버행을 형성할 수 있다. In addition, the first mask layer may be formed to have a width greater than a diameter of the nanorods in a direction orthogonal to the nanorods to form an overhang.

또한, 상기 제1 마스크층은 상기 나노막대의 상면에 형성된 제1 유전층; 및 상기 제2 유전층 상면에 적층 형성된 제2 유전층을 포함할 수 있다. In addition, the first mask layer may include a first dielectric layer formed on the upper surface of the nanorods; and a second dielectric layer stacked on an upper surface of the second dielectric layer.

또한, 상기 제1 및 제2 유전층은 1.5~1.9 굴절률을 가질 수 있다. In addition, the first and second dielectric layers may have a refractive index of 1.5 to 1.9.

또한, 상기 제1 및 제2 유전층 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 될 수 있다. In addition, a difference in refractive index between the first and second dielectric layers may be maximum within a refractive index of 1.5 to 1.9.

또한, 상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 유전층의 두께는 λ/4n1이고, 상기 제2 유전층의 두께는 λ/4n2일 수 있다. In addition, when the emission wavelength of the emission layer is λ, the thickness of the first dielectric layer may be λ/4n 1 , and the thickness of the second dielectric layer may be λ/4n 2 .

또한, 상기 나노막대의 크기는 아래 [수학식 1]을 만족할 수 있다. In addition, the size of the nanorod may satisfy the following [Equation 1].

[수학식 1][Equation 1]

2πrh/D2 > 12πrh/D 2 > 1

여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.Here, r is the radius of the nanorod, h is the height of the nanorod, and D is the pitch of the nanorod.

또한, 상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛일 수 있다. In addition, the D may be 1 ~ 10㎛, the h is 1 ~ 10㎛, and r is 0.1 ~ 5㎛.

또한, 상기 나노막대 발광 구조물은 상기 발광층과 상기 제2 도전형 반도체층이 상기 나노막대의 측면을 감싸는 코어-쉘 구조로 형성될 수 있다. In addition, the light emitting nanorod structure may be formed in a core-shell structure in which the light emitting layer and the second conductivity type semiconductor layer surround the side surface of the nanorod.

또한, 상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크층의 양단부보다 상기 나노막대와 직교하는 방향으로 더 돌출되지 않는 두께로 형성될 수 있다. In addition, the light emitting layer may be formed to a thickness that does not protrude further in a direction orthogonal to the nanorod than both ends of the first mask layer protruding from one side or both sides of the nanorod in a direction perpendicular to the nanorod. .

또한, 상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성될 수 있다. In addition, the second conductivity type semiconductor layer may be formed so that the upper surface is inclined downward toward the center between the light emitting nanorod structures formed adjacently.

또한, 상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 이루도록 형성될 수 있다. In addition, the second conductivity type semiconductor layer may be formed such that at least a portion of the upper surface in contact with the light emitting layer forms a horizontal plane in the lateral direction of the nanorods.

또한, 상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 포함할 수 있다. In addition, a buffer layer disposed between the nanorod and the light emitting layer may be further included.

또한, 상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPS)을 더 포함할 수 있다. In addition, a short period superlattice (SPS) layer disposed between the side surface of the nanorod and the light emitting layer may be further included.

또한, 상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 포함할 수 있다. In addition, an electron blocking layer (EBL) disposed between the light emitting layer and the second conductivity type semiconductor layer may be further included.

또한, 상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 형성되도록 상기 제1 도전형 반도체 베이스층의 상면을 덮도록 형성될 수 있다. In addition, the light emitting layer and the second conductivity type semiconductor layer may be formed to cover the upper surface of the first conductivity type semiconductor base layer so that only the side surface of the nanorod is selectively formed.

또한, 상기 발광층은 단일 양자우물(Single Quantum Well, SQW) 또는 다중 양자우물(Multi Quantum Well, MQW) 구조로 이루어질 수 있다. Also, the light emitting layer may have a single quantum well (SQW) or a multi quantum well (MQW) structure.

또한, 상기 제1 마스크층을 포함하는 상기 나노막대 발광 구조물의 상면을 따라 형성된 투명전극 또는 오믹 콘택층을 더 포함할 수 있다. In addition, a transparent electrode or an ohmic contact layer formed along the upper surface of the light emitting nanorod structure including the first mask layer may be further included.

또한, 상기 투명전극 또는 상기 오믹 콘택층 상의 일부에 형성된 금속전극을 더 포함할 수 있다. In addition, the transparent electrode or a metal electrode formed on a part of the ohmic contact layer may be further included.

상기 금속전극은 상기 나노막대 발광 구조물들 사이의 중앙을 채우는 상기 제2 도전형 반도체층 상부와 중첩되도록 형성될 수 있다. The metal electrode may be formed to overlap an upper portion of the second conductivity-type semiconductor layer filling a center between the nano-rod light emitting structures.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 제1 도전형 반도체 베이스층 상에 제1 마스크 패턴을 형성하는 과정; 상기 제1 마스크 패턴을 식각 마스크로 이용한 건식식각과 습식식각을 순차적으로 실시하여 상기 제1 도전형 반도체 베이스층를 식각하여 나노막대를 형성하는 과정; 상기 제1 마스크 패턴의 상면과 상기 제1 도전형 반도체 베이스층 상에 제2 마스크 패턴을 형성하는 과정; 및 상기 제1 및 제2 마스크 패턴을 마스크로 하여 상기 나노막대의 측면에 발광층 및 제2 도전형 반도체층을 선택적으로 형성하는 과정을 포함하는 나노막대를 포함하는 발광소자의 제조방법을 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a process of forming a first mask pattern on the first conductivity-type semiconductor base layer; forming nanorods by etching the first conductivity-type semiconductor base layer by sequentially performing dry etching and wet etching using the first mask pattern as an etching mask; forming a second mask pattern on an upper surface of the first mask pattern and on the first conductivity-type semiconductor base layer; and selectively forming a light emitting layer and a second conductivity-type semiconductor layer on side surfaces of the nanorod using the first and second mask patterns as a mask.

또한, 상기 습식식각은 상기 제1 마스크 패턴의 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)이 형성되도록 상기 나노막대의 측면을 식각하여 상기 나노막대의 지름을 상기 제1 마스크 패턴의 폭보다 작게 형성할 수 있다. In addition, in the wet etching, both ends of the first mask pattern protrude to one side or both sides of the nanorod in a direction perpendicular to the nanorod to form an overhang by etching the side surface of the nanorod to form an overhang. A diameter of the bar may be smaller than a width of the first mask pattern.

또한, 상기 제1 및 제2 마스크 패턴은 1.5~1.9 굴절률을 가질 수 있다. In addition, the first and second mask patterns may have a refractive index of 1.5 to 1.9.

또한, 상기 제1 및 제2 마스크 패턴 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 될 수 있다. Also, a difference in refractive index between the first and second mask patterns may be maximum within a refractive index of 1.5 to 1.9.

또한, 상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 마스크 패턴의 두께는 λ/4n1로 형성하고, 상기 제2 마스크 패턴의 두께는 λ/4n2로 형성할 수 있다. In addition, when the emission wavelength of the emission layer is λ, the thickness of the first mask pattern may be λ/4n 1 , and the thickness of the second mask pattern may be λ/4n 2 .

또한, 상기 나노막대는 아래 [수학식 1]을 만족하는 크기로 형성할 수 있다.In addition, the nanorod may be formed in a size satisfying the following [Equation 1].

[수학식 1][Equation 1]

2πrh/D2 > 12πrh/D 2 > 1

여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.Here, r is the radius of the nanorod, h is the height of the nanorod, and D is the pitch of the nanorod.

또한, 상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛일 수 있다. In addition, the D may be 1 ~ 10㎛, the h is 1 ~ 10㎛, and r is 0.1 ~ 5㎛.

또한, 상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크 패턴의 양단부보다 상기 나노막대와 직교하는 방향으로 돌출되지 않도록 형성할 수 있다. In addition, the light emitting layer may be formed so as not to protrude in a direction orthogonal to the nanorod rather than both ends of the first mask pattern protruding from one side or both sides of the nanorod in a direction perpendicular to the nanorod.

또한, 상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성할 수 있다. In addition, the second conductivity type semiconductor layer may be formed so that the upper surface is inclined downward toward the center between the light-emitting nanorod structures formed adjacently.

또한, 상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 갖도록 형성할 수 있다. In addition, the second conductivity type semiconductor layer may be formed so that at least a portion of the upper surface in contact with the light emitting layer has a horizontal surface in the lateral direction of the nanorod.

또한, 상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 형성할 수 있다. In addition, a buffer layer disposed between the nanorods and the light emitting layer may be further formed.

또한, 상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPP)을 더 형성할 수 있다. In addition, a short period superlattice (SPP) layer disposed between the side surface of the nanorod and the light emitting layer may be further formed.

또한, 상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 형성할 수 있다. In addition, an electron blocking layer (EBL) disposed between the light emitting layer and the second conductivity type semiconductor layer may be further formed.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 패키지 본체; 상기 패키지 본체 구비된 한 쌍의 리드 프레임; 및 상기 한 쌍의 리드 프레임에 실장된 상기한 나노막대를 포함하는 발광소자를 포함하는 발광소자의 패키지를 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a package body; a pair of lead frames provided with the package body; And it provides a package of a light emitting device comprising a light emitting device including the nano-rod mounted on the pair of lead frames.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 실장 기판; 및 상기 실장 기판에 실장되고, 와이어를 통해 상기 실장 기판과 전기적으로 연결되는 상기한 나노막대를 포함하는 발광소자를 포함하는 발광소자의 패키지를 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a mounting substrate; And it is mounted on the mounting substrate, and provides a light emitting device package comprising the light emitting device comprising the above-described nano-rods electrically connected to the mounting substrate through a wire.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 상기한 나노막대를 포함하는 발광소자를 포함하는 발광모듈; 및 상기 발광모듈을 구동시키는 구동부를 포함하는 조명장치를 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a light emitting module comprising a light emitting device including the above-described nano-rods; and a driving unit for driving the light emitting module.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 상기한 발광소자의 패키지를 포함하는 발광모듈; 및 상기 발광모듈을 구동시키는 구동부를 포함하는 조명장치를 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a light emitting module comprising a package of the above light emitting device; and a driving unit for driving the light emitting module.

또한, 상기한 목적을 달성하기 위한 또 다른 실시예에 따른 본 발명은 상기한 발광소자의 패키지를 포함하는 발광모듈; 및 상기 발광모듈을 구동시키는 구동부를 포함하는 조명장치를 제공한다.In addition, the present invention according to another embodiment for achieving the above object is a light emitting module comprising a package of the above light emitting device; and a driving unit for driving the light emitting module.

이상에서 설명한 바와 같이, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 건식식각과 습식식각의 2단계 공정으로 나노막대를 형성함으로써 종래의 에피성장 공정시 적용하고 있는 바텀-업 방식으로 인한 한계를 극복할 수 있다. As described above, according to the nanorod light emitting structure, the light emitting device and the manufacturing method according to the present invention, the nanorod is formed in a two-step process of dry etching and wet etching, thereby applying the bottom-up applied in the conventional epitaxial growth process. limitations due to the method can be overcome.

또한, 본 발명에 따른 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 에피 성장이 아닌 건식식각을 통해 나노막대를 형성함으로써 종래에 비해 공정을 단순화하고 우수한 결정질을 갖는 나노막대 발광 구조물을 형성할 수 있다. In addition, according to the nanorod light emitting structure, the light emitting device, and the manufacturing method according to the present invention according to the present invention, the nanorod is formed through dry etching rather than epitaxial growth, thereby simplifying the process compared to the prior art and emitting light having excellent crystallinity. structures can be formed.

또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 나노막대의 측면에만 선택적으로 발광층과 제2 도전형 반도체층을 형성하고, 이때, 마스크층(유전층)을 통해 나노막대의 상부에 오버행(overhang) 구조를 형성함으로써 제2 도전형 반도체층의 성장면을 조절함으로써 후속 금속화 공정이 용이하다. In addition, according to the nanorod light emitting structure, the light emitting device and the manufacturing method according to the present invention, the light emitting layer and the second conductivity type semiconductor layer are selectively formed only on the side surface of the nanorod, and at this time, the nanorod is formed through a mask layer (dielectric layer). The subsequent metallization process is facilitated by controlling the growth surface of the second conductivity type semiconductor layer by forming an overhang structure thereon.

또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 나노막대의 측면에 선택적인 성장을 통해 발광층과 제2 도전형 반도체층을 형성하기 위해 나노막대의 상면에 형성되는 마스크층이 무반사 투과 특성을 갖도록 두께 및 굴절률을 최적화함으로써 무반사 특성을 제공하여 광 추출효율을 개선할 수 있다. In addition, according to the nanorod light emitting structure, light emitting device and manufacturing method according to the present invention, a mask layer formed on the upper surface of the nanorod to form a light emitting layer and a second conductivity type semiconductor layer through selective growth on the side of the nanorod By optimizing the thickness and refractive index to have this anti-reflective transmission characteristic, the light extraction efficiency can be improved by providing the anti-reflective characteristic.

또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 인접한 나노막대 발광 구조물 사이를 제2 도전형 반도체층으로 채워 매립함으로써 불투명한 금속 회로의 밀도를 최대로 낮추어 광 추출효율을 향상시킬 수 있다. In addition, according to the nanorod light emitting structure, the light emitting device, and the manufacturing method according to the present invention, the density of the opaque metal circuit is maximally lowered by filling the space between the adjacent nanorod light emitting structures with the second conductivity type semiconductor layer to increase the light extraction efficiency. can be improved

또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 나노막대의 측면과 발광층 사이에 단주기 초격자층(Short Period Superlattice, SPS)을 형성함으로써 재성장시 부피 증가로 인한 결함밀도를 상대적으로 감소시킬 수 있다. In addition, according to the nanorod light emitting structure, the light emitting device, and the manufacturing method according to the present invention, a short period superlattice (SPS) is formed between the side surface of the nanorod and the light emitting layer, so that the defect density due to volume increase during regrowth can be relatively reduced.

또한, 본 발명에 따른 나노막대 발광 구조물, 발광소자 및 제조방법에 따르면, 발광층과 제2 도전형 반도체층 사이에 전자 차단층(Electron Blocking Layer, EBL)을 형성함으로써 부피 증가로 인해 평면 구조와 동일한 전자가 주입되더라도 전자 농도를 상대적으로 감소시킬 수 있다. 즉, 전자 차단층의 효과를 극대화할 수 있다. In addition, according to the nanorod light emitting structure, the light emitting device, and the manufacturing method according to the present invention, an electron blocking layer (EBL) is formed between the light emitting layer and the second conductivity type semiconductor layer, thereby increasing the volume due to the same as the planar structure. Even when electrons are injected, the electron concentration can be relatively reduced. That is, the effect of the electron blocking layer can be maximized.

도 1은 본 발명의 실시예1에 따른 발광소자를 개략적으로 나타내는 단면도.
도 2는 본 발명에 따른 나노막대의 구조를 개략적으로 나타내는 도면들.
도 3은 본 발명에 따른 제2 마스크층의 동작특성을 설명하기 위해 개략적으로 나타내는 도면들.
도 4는 본 발명에 따른 제2 도전형 반도체층의 성장 과정을 개략적으로 나타내는 도면.
도 5는 본 발명에 따른 나노막대 발광 구조물 상에 투명전극이 형성된 상태를 개략적으로 나타내는 도면.
도 6은 도 5의 구조에서 금속전극이 형성된 상태를 개략적으로 나타내는 도면.
도 7은 본 발명에 따른 금속전극의 배치 구조를 개략적으로 나타내는 도면.
도 8a 내지 도 8h는 본 발명의 일례에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들.
도 9는 본 발명에 따른 제2 도전형 반도체층이 나노막대의 측면과 평행을 유지한 상태에서 성장된 형상 구조에서 금속화 구현의 일례를 개략적으로 나타내는 단면도.
도 10a 내지 도 10d는 본 발명의 다른 예에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들.
도 11은 본 발명의 실시예2에 따른 발광소자를 개략적으로 나타내는 평면도.
도 12는 도 11에 도시된 B-B' 절취선을 따라 도시한 개략적으로 나타내는 단면도.
도 13은 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 일 예를 개략적으로 나타내는 단면도.
도 14는 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 다른 예를 개략적으로 나타내는 단면도.
도 15는 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 일 예를 개략적으로 나타내는 단면도.
도 16은 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 다른 예를 개략적으로 나타내는 단면도.
도 17은 본 발명의 실시예에 따른 발광소자가 적용된 조명장치의 일 예를 개략적으로 나타내는 도면.
1 is a cross-sectional view schematically showing a light emitting device according to Example 1 of the present invention.
Figure 2 is a view schematically showing the structure of the nanorod according to the present invention.
3 is a diagram schematically illustrating an operating characteristic of a second mask layer according to the present invention;
4 is a view schematically showing a growth process of a second conductivity type semiconductor layer according to the present invention.
5 is a view schematically showing a state in which a transparent electrode is formed on the light emitting nanorod structure according to the present invention.
6 is a view schematically illustrating a state in which a metal electrode is formed in the structure of FIG. 5;
7 is a view schematically showing an arrangement structure of a metal electrode according to the present invention.
8A to 8H are cross-sectional views schematically illustrating a method of manufacturing a light emitting device according to an example of the present invention.
9 is a cross-sectional view schematically illustrating an example of metallization in a shape structure in which a second conductivity-type semiconductor layer according to the present invention is grown while maintaining parallel to the side surface of the nanorod.
10A to 10D are cross-sectional views schematically illustrating a method of manufacturing a light emitting device according to another example of the present invention.
11 is a plan view schematically showing a light emitting device according to a second embodiment of the present invention.
12 is a schematic cross-sectional view taken along line BB′ shown in FIG. 11 ;
13 is a cross-sectional view schematically illustrating an example of a package to which a light emitting device according to an embodiment of the present invention is applied.
14 is a cross-sectional view schematically showing another example of a package to which a light emitting device according to an embodiment of the present invention is applied.
15 is a cross-sectional view schematically illustrating an example of a backlight unit to which a light emitting device according to an embodiment of the present invention is applied.
16 is a cross-sectional view schematically illustrating another example of a backlight unit to which a light emitting device according to an embodiment of the present invention is applied.
17 is a view schematically showing an example of a lighting device to which a light emitting device according to an embodiment of the present invention is applied.

이하, 본 발명의 이점 및 특징, 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들로 한정되는 것이 아니라 서로 다른 다양한 형태로 구현되고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의된다. Hereinafter, the advantages and features of the present invention, and a method of achieving them, will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but is implemented in various different forms, and is provided to completely inform those of ordinary skill in the art to the scope of the invention. and the present invention is defined by the scope of the claims.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 가령, '층'과 '막'은 혼용되어 기재되어 있으나 동일한 의미로 해석될 수 있다. 또한, 본 명세서에서 '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있다. 또한, 본 명세서 전체에 걸쳐 동일한 참조 부호는 동일한 구성요소를 지칭한다. 또한, "및/또는"은 언급된 요소들의 각각 및 하나 이상의 모든 조합을 포함한다. 또한, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함하고, 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 요소(층이나 막 등)의 존재 또는 추가를 배제하지 않는다. 또한, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. The terminology used herein is for the purpose of describing the embodiments and is not intended to limit the present invention. For example, although the terms 'layer' and 'film' are used interchangeably, they may be interpreted as the same meaning. Also, in this specification, terms such as 'upper', 'top', 'lower', 'bottom', and 'side' are based on the drawings, and may actually vary depending on the direction in which the device is disposed. Also, like reference numerals refer to like elements throughout. Also, “and/or” includes each and every combination of one or more of the recited elements. In addition, the singular includes the plural unless specifically stated in the phrase, and as used herein, 'comprises' and/or 'comprising' refers to the presence or absence of the stated element (such as a layer or film) or addition is not excluded. In addition, shapes and sizes of elements in the drawings may be exaggerated for clearer description.

이하, 첨부된 도면을 참조하여 본 발명의 기술적 특징을 구체적으로 설명한다. Hereinafter, the technical features of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 실시예1에 따른 발광소자를 개략적으로 나타내는 단면도이다. 1 is a cross-sectional view schematically showing a light emitting device according to Example 1 of the present invention.

도 1에서, 본 발명의 실시예1에 따른 발광소자(10)는 일부 구성요소가 생략되어 도시되어 있을 수 있다. 예를 들어, 패드 전극, 오믹 전극층, 투명 전극층 및/또는 반사층 중 적어도 어느 하나가 생략되어 도시되어 있을 수 있으며, 이러한 구성요소는 광이 방출되는 방향 및/또는 패키징 구조에 따라 적절히 가감될 수 있다. In FIG. 1 , the light emitting device 10 according to Embodiment 1 of the present invention may be illustrated with some components omitted. For example, at least one of a pad electrode, an ohmic electrode layer, a transparent electrode layer, and/or a reflective layer may be omitted, and these components may be appropriately added or subtracted according to a direction in which light is emitted and/or a packaging structure. .

도 1을 참조하면, 본 발명의 실시예1에 따른 발광소자(10)는 기판(11)과, 기판(11) 상에 형성된 제1 도전형 반도체 베이스층(12), 나노막대 발광 구조물(14) 및 제1 마스크층(15)을 포함할 수 있다. 또한, 제2 마스크층(13)을 더 포함할 수 있다. Referring to FIG. 1 , a light emitting device 10 according to Embodiment 1 of the present invention includes a substrate 11 , a first conductivity type semiconductor base layer 12 formed on the substrate 11 , and a nanorod light emitting structure 14 . ) and a first mask layer 15 . In addition, a second mask layer 13 may be further included.

나노막대 발광 구조물(14)은 나노막대(14a)와, 나노막대(14a)의 측면에 배치된 발광층(14c)과, 제1 도전형의 반대 극성인 제2 도전형 반도체층(14d)을 포함한다. 또한, 나노막대(14a)와 발광층(14c) 사이에 배치된 버퍼층(14b)을 더 포함할 수 있다. The nanorod light emitting structure 14 includes a nanorod 14a, a light emitting layer 14c disposed on a side surface of the nanorod 14a, and a second conductivity type semiconductor layer 14d having a polarity opposite to that of the first conductivity type. do. In addition, a buffer layer 14b disposed between the nanorods 14a and the emission layer 14c may be further included.

기판(11)은 제1 도전형 반도체 베이스층(12)을 성장시키기 위한 성장 기재로서, 일반적인 반도체 소자 공정에서 사용되는 다양한 기판들 중 어느 하나의 기판일 수 있다. 예를 들어, 기판(11)은 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 실리콘 카바이드(SiC), AlN 기판, Si-Al 기판 또는 질화물 기판 등으로 형성될 수 있다. 이외에도, 제1 도전형 반도체의 베이스층(12)의 성장에 적합한 물질, 예를 들어, ZnO, GaAs, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN, ZrB2, GaP, 다이아 몬드 및 이들의 조합으로 이루어진 군에서 선택된 어느 하나로 이루어진 기판일 수 있다. 이는 일례들로서, 이외에도 다른 기판들을 사용할 수 있다. 가령 사파이어(Al2O3)의 경우에는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로 이루어질 수 있다. The substrate 11 is a growth substrate for growing the first conductivity-type semiconductor base layer 12 , and may be any one of various substrates used in a general semiconductor device process. For example, the substrate 11 may be formed of a sapphire (Al 2 O 3 ) substrate, a silicon (Si) substrate, silicon carbide (SiC), an AlN substrate, a Si-Al substrate, or a nitride substrate. In addition, a material suitable for growth of the base layer 12 of the first conductivity type semiconductor, for example, ZnO, GaAs, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , GaN, ZrB2, GaP, diamond, and these It may be a substrate made of any one selected from the group consisting of a combination of. These are examples, and other substrates may be used. For example, sapphire (Al 2 O 3 ) may be formed of a crystal having hexagonal-Rhombo R3c symmetry.

기판(11)은 발광소자(10)가 후면 방출형으로 동작하는 경우 광 추출효율을 향상시키기 위해 표면에 요철이 형성될 수 있다. 또한, 기판(11) 상에는 제1 도전형 반도체의 베이스층(12)의 결정성을 향상시키기 위해 버퍼층이 더 형성될 수 있다. 예를 들어, 상기 버퍼층은 저온에서 성장된 GaN 또는 AlGaN 등으로 형성할 수 있다. When the light emitting device 10 operates in a rear emission type, the substrate 11 may have irregularities formed on its surface in order to improve light extraction efficiency. In addition, a buffer layer may be further formed on the substrate 11 to improve the crystallinity of the base layer 12 of the first conductivity type semiconductor. For example, the buffer layer may be formed of GaN or AlGaN grown at a low temperature.

제1 도전형 반도체 베이스층(12)은 기판(11) 상에 직접 형성되거나, 혹은 기판(11) 상에 형성된 다른 층, 예컨대 버퍼층 상에 형성될 수도 있다. 제1 도전형 반도체 베이스층(12)은 갈륨을 함유하는 질화물을 포함할 수 있다. 예를 들어, GaN, InGaN 또는 AlInGaN 중 어느 하나를 포함하는 물질로 형성될 수 있다. 또한, 제1 도전형 반도체 베이스층(12)은 단층 구조 또는 다층 구조로 이루어질 수 있으며, 성장이 잘 이루어지도록 하기 위한 핵성장층 및/또는 버퍼층을 포함할 수 있다. 또한, 제1 도전형 반도체 베이스층(12)은 선택적으로 언도핑(undoped) 되거나 도핑될 수 있다. 예를 들어, 제1 도전형 반도체 베이스층(12)은 n형 반도체층일 수 있다. 경우에 따라서는 p형 반도체일 수 있다. n형 불순물로 Si, Ge, Se 또는 Te 등이 사용될 수 있고, p형 불순물로는 B, Al, Mg, Ca, Zn, Cd, Hg 또는 Ga 등이 사용될 수 있다. The first conductivity type semiconductor base layer 12 may be formed directly on the substrate 11 , or may be formed on another layer formed on the substrate 11 , for example, a buffer layer. The first conductivity type semiconductor base layer 12 may include a nitride containing gallium. For example, it may be formed of a material including any one of GaN, InGaN, or AlInGaN. In addition, the first conductivity-type semiconductor base layer 12 may have a single-layer structure or a multi-layer structure, and may include a nucleation layer and/or a buffer layer to facilitate growth. In addition, the first conductivity type semiconductor base layer 12 may be selectively undoped or doped. For example, the first conductivity-type semiconductor base layer 12 may be an n-type semiconductor layer. In some cases, it may be a p-type semiconductor. Si, Ge, Se or Te may be used as the n-type impurity, and B, Al, Mg, Ca, Zn, Cd, Hg, or Ga may be used as the p-type impurity.

제2 마스크층(13)은 후속 공정을 통해 나노막대(14a)의 측면에 선택적으로 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)을 형성할 때 제1 도전형 반도체 베이스층(12)의 상면에서 성장이 차단되도록 하는 마스크로서 기능하며, 이러한 제2 마스크층(13)은 유전 물질로 단층 또는 적층 구조로 이루어질 수 있다. 예를 들어, 제2 마스크층(13)은 실리콘 산환막(SiO2), 실리콘 질화막(SiNx), 티타늄 산화막(TiO2), 알루미늄 산화막(Al2O3), 티타늄 질화막(TiN), 알루미늄 질화막(AlN), 지르코늄 산화막(ZrO2), 티타늄 알루미늄 질화막(TiAlN) 또는 티타늄 실리콘 질화막(TiSiN) 중 선택된 어느 하나 또는 둘 이상의 적층 구조로 이루어질 수 있다. The second mask layer 13 is a first conductivity type semiconductor when selectively forming a buffer layer 14b, a light emitting layer 14c, and a second conductivity type semiconductor layer 14d on the side surface of the nanorod 14a through a subsequent process It functions as a mask to block growth on the upper surface of the base layer 12 , and the second mask layer 13 may be formed of a dielectric material in a single-layer or stacked structure. For example, the second mask layer 13 is a silicon oxide film (SiO 2 ), a silicon nitride film (SiNx), a titanium oxide film (TiO 2 ), an aluminum oxide film (Al 2 O 3 ), a titanium nitride film (TiN), an aluminum nitride film (AlN), a zirconium oxide film (ZrO 2 ), a titanium aluminum nitride film (TiAlN), or a titanium silicon nitride film (TiSiN) may be formed of any one or a stacked structure of two or more.

나노막대 발광 구조물(14)은 제1 도전형 반도체 베이스층(12)을 상부에 배치되는 나노막대(14a)를 포함한다. 나노막대(14a)는 제1 도전형 반도체 베이스층(12)의 상부면에서 하부, 즉 기판(11) 방향으로 일정 깊이로 건식식각하여 형성한다. 이때, 제1 도전형 반도체 베이스층(12)은 기판(11) 상부, 즉 나노막대(14a)의 하부에 일정 두께로 남을 수 있다. 이 경우, 잔류되는 제1 도전형 반도체 베이스층(12)은 전류 전도층으로 기능할 수 있다. 그리고, 기판(11)은 리프트-오프(lift-off) 방식으로 제거함으로써 발광소자는 후면 방출형 구조로 제작할 수도 있다. The nanorod light emitting structure 14 includes a nanorod 14a disposed on the first conductivity type semiconductor base layer 12 . The nanorods 14a are formed by dry etching from the top surface of the first conductivity type semiconductor base layer 12 to the bottom, that is, to a predetermined depth in the direction of the substrate 11 . In this case, the first conductivity-type semiconductor base layer 12 may remain at a predetermined thickness on the upper portion of the substrate 11 , that is, the lower portion of the nanorod 14a. In this case, the remaining first conductivity type semiconductor base layer 12 may function as a current conducting layer. In addition, by removing the substrate 11 in a lift-off method, the light emitting device may be manufactured in a rear emission type structure.

나노막대(14a)의 측면에는 발광층(14c)과 제2 도전형 반도체층(14d)이 배치된다. 발광층(14c)은 나노막대(14a)의 측면을 감싸도록 코어-쉘 구조로 이루어질 수 있다. 그리고, 발광층(14c)의 측면에는 제1 도전형의 반대 극성인 제2 도전형 반도체층(14d)이 배치된다. 또한, 발광층(14c)과 나노막대(14a) 사이에는 버퍼층(14b) 또는 후술하는 단주기 초격자층(Short Period Suplerlattice, SPS)이 배치될 수 있다. A light emitting layer 14c and a second conductivity type semiconductor layer 14d are disposed on a side surface of the nanorod 14a. The light emitting layer 14c may have a core-shell structure to surround the side surfaces of the nanorods 14a. A second conductivity type semiconductor layer 14d having a polarity opposite to that of the first conductivity type is disposed on a side surface of the light emitting layer 14c. In addition, a buffer layer 14b or a short-period superlattice (SPS) to be described later may be disposed between the emission layer 14c and the nanorods 14a.

나노막대(14a)는 제1 도전형 반도체 베이스층(12)의 일부를 식각하여 형성하는 구조물로서, 제1 도전형 반도체 베이스층(12)과 동일한 도전형, 예를 들어, n-형 반도체로 이루어질 수 있다. 물론, 소자의 동작 특성에 따라 p-형 반도체일 수 있다. The nanorod 14a is a structure formed by etching a portion of the first conductivity-type semiconductor base layer 12, and is made of the same conductivity type as that of the first conductivity-type semiconductor base layer 12, for example, an n-type semiconductor. can be done Of course, it may be a p-type semiconductor depending on the operating characteristics of the device.

도 2는 본 발명에 따른 나노막대의 구조를 개략적으로 나타내는 도면들이다. 2 is a view schematically showing the structure of a nanorod according to the present invention.

도 2와 같이, 나노막대(14a)는 3차원 구조로 제1 결정면을 갖는 몸체부(B)와, 제1 결정면과 다른 제2 결정면을 갖는 상단부(T)를 포함할 수 있다. 예를 들어, 몸체부(B)는 육방정계 결정 구조, 상단부(T)는 육각 피라미드 구조로 이루어질 수 있다. As shown in FIG. 2 , the nanorod 14a may include a body part B having a first crystal plane in a three-dimensional structure, and an upper part T having a second crystal plane different from the first crystal plane. For example, the body portion B may have a hexagonal crystal structure, and the upper end portion T may have a hexagonal pyramid structure.

나노막대(14a)는 도 2와 같이, 몸체부(B)와 상단부(T)에서 서로 다른 결정면을 가질 수 있다. 또한 나노막대어(14a)의 구조는 육방정계 결정 및 육각 피라미드 구조로 제한되지 않는다. 가령, 육각기둥, 원뿔 또는 원기둥 구조로 이루어질 수도 있다. The nanorods 14a may have different crystal planes at the body portion B and the upper end portion T, as shown in FIG. 2 . Also, the structure of the nanorod 14a is not limited to a hexagonal crystal and a hexagonal pyramid structure. For example, it may be formed of a hexagonal prism, a cone, or a cylindrical structure.

한편, 발광층(14c)의 면적을 평면 구조의 발광층(활성층)에 비해 충분히 증가시키기 위해서, 나노막대(14)의 크기는 아래 [수학식 1]의 조건을 만족시켜야 한다. On the other hand, in order to sufficiently increase the area of the light emitting layer 14c compared to the light emitting layer (active layer) having a planar structure, the size of the nanorods 14 must satisfy the condition of [Equation 1] below.

(수학식 1)(Equation 1)

2πrh/D2 > 12πrh/D 2 > 1

위 (수학식 1)에서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치이다. In the above (Equation 1), r is the radius of the nanorod, h is the height of the nanorod, D is the pitch of the nanorod.

(수학식 1)에 제시된 조건을 만족하기 위해서, 나노막대의 피치 D는 1~10㎛, 나노막대의 높이 h는 1~10㎛, 나노막대의 반지름 r은 0.1~5㎛가 되도록 나노막대를 제작한다. In order to satisfy the conditions presented in (Equation 1), the nanorods are adjusted so that the pitch D of the nanorods is 1 to 10 μm, the height h of the nanorods is 1 to 10 μm, and the radius r of the nanorods is 0.1 to 5 μm. produce

버퍼층(14b)은 나노막대(14a)의 측면에 선택적으로 성장 형성될 수 있다. 버퍼층(14b)의 성장은 제1 도전형 반도체 베이스층(12) 상에 형성된 제2 마스크층(13)과 나노막대(14a)의 상부에 형성된 제1 마스크층(15)을 마스크로 이용하여 나노막대(14a)의 측면에 선택적으로 성장 형성한다. 이때, 버퍼층(14b)은 필수구성은 아니며 생략될 수 있고, 나노막대(14a)에 발광층(14c)을 직접 성장시켜 형성할 수도 있다.The buffer layer 14b may be selectively grown and formed on the side surface of the nanorods 14a. The growth of the buffer layer 14b is performed using the second mask layer 13 formed on the first conductivity-type semiconductor base layer 12 and the first mask layer 15 formed on the nanorods 14a as a mask. Forms selectively grown on the side of the rod (14a). In this case, the buffer layer 14b is not essential and may be omitted, and may be formed by directly growing the light emitting layer 14c on the nanorods 14a.

발광층(14c)은 버퍼층(14b)의 측면을 둘러싸도록 성장 형성된다. 발광층(14c)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 예를 들어, InGaN 등의 단일 물질로 이루어진 층일 수 있다. 그러나, 양자 장벽층과 양자 우물층이 서로 교대로 배치된 단일 양자우물(Single Quantum Well, SQW) 또는 다중 양자우물(Multi Quantum Well, MQW) 구조로 이루어질 수 있다. 예를 들어, 질화물 반도체인 경우, 갈륨 질화물(GaN)/인듐 갈륨 질화물(InGaN) 구조로 이루어질 수 있다. 한편, 발광층(14c)이 InGaN을 포함하는 경우, 인듐(In)의 함량을 증가시킴으로써 격자 부정합에 의한 결정 결함이 감소될 수 있으며, 발광소자(10)의 내부 양자 효율이 증가될 수도 있다. 또한 인듐(In)의 함량에 따라 발광 파장이 조절될 수도 있다. The light emitting layer 14c is grown and formed to surround the side surface of the buffer layer 14b. The emission layer 14c emits light having a predetermined energy by recombination of electrons and holes, and may be, for example, a layer made of a single material such as InGaN. However, it may be formed of a single quantum well (SQW) or a multi quantum well (MQW) structure in which quantum barrier layers and quantum well layers are alternately arranged with each other. For example, in the case of a nitride semiconductor, it may be formed of a gallium nitride (GaN)/indium gallium nitride (InGaN) structure. On the other hand, when the light emitting layer 14c includes InGaN, by increasing the content of indium (In), crystal defects due to lattice mismatch may be reduced, and internal quantum efficiency of the light emitting device 10 may be increased. In addition, the emission wavelength may be adjusted according to the content of indium (In).

제2 도전형 반도체층(14d)은 발광층(14c)의 측면을 둘러싸도록 성장 형성되며, 실시예1에서는, 예를 들어 Mg 또는 Zn이 도핑된 p-GaN으로 이루어질 수 있다. 또한, 질화물 반도체 이외에도, AlInGaP나 AlInGaAs 계열의 반도체로 이루어질 수 있다. The second conductivity type semiconductor layer 14d is grown to surround the side surface of the light emitting layer 14c, and in Embodiment 1, for example, it may be made of p-GaN doped with Mg or Zn. In addition to the nitride semiconductor, it may be formed of an AlInGaP or AlInGaAs-based semiconductor.

제1 마스크층(15)은 나노막대(14a)의 상면(정상면)을 덮도록 배치된다. 이러한 제1 마스크층(15)은 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)을 성장시키기 전에 나노막대(14a)의 상면에 형성된다. 따라서, 에피 성장공정시 나노막대(14a)의 상면에서 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)이 성장되는 것을 차단할 수 있다. 이를 통해, 버퍼층(14b), 발광층(14c) 및 제2 도전형 반도체층(14d)을 나노막대(14a)의 측면에만 선택적으로 성장시켜 형성할 수 있다. The first mask layer 15 is disposed to cover the top surface (top surface) of the nanorods 14a. The first mask layer 15 is formed on the upper surface of the nanorods 14a before the buffer layer 14b, the light emitting layer 14c, and the second conductivity type semiconductor layer 14d are grown. Accordingly, growth of the buffer layer 14b, the light emitting layer 14c, and the second conductivity type semiconductor layer 14d on the upper surface of the nanorod 14a during the epitaxial growth process can be blocked. Through this, the buffer layer 14b, the light emitting layer 14c, and the second conductivity type semiconductor layer 14d may be selectively grown only on the side surface of the nanorod 14a to be formed.

실시예1에서 제1 마스크층(15)은 도 1과 같이, 이중 유전층 구조로 이루어질 수 있다. 예를 들어, 제1 및 제2 유전층(15a, 15b)의 적층 구조로 이루어질 수 있다. In Embodiment 1, the first mask layer 15 may have a double dielectric layer structure as shown in FIG. 1 . For example, it may have a stacked structure of the first and second dielectric layers 15a and 15b.

도 3은 본 발명에 따른 제1 마스크층의 동작특성을 설명하기 위해 개략적으로 나타내는 도면들이다. 3 is a diagram schematically illustrating an operating characteristic of a first mask layer according to the present invention.

도 3의 (a)를 참조하면, 제1 및 제2 유전층(15a, 15b)의 굴절률은 1.5~1.9 정도인 유전층을 사용한다. 이를 통해 발광층(14c)에서 방출되는 광의 추출효율을 개선시킨다. 즉, 제1 및 제2 유전층(15a, 15b)의 굴절률이 공기와 나노막대(14a)의 중간 정도의 값을 갖는 유전 물질을 사용함으로써 무반사 코팅의 역할을 수행하게 된다. Referring to FIG. 3A , a dielectric layer having a refractive index of about 1.5 to 1.9 of the first and second dielectric layers 15a and 15b is used. Through this, the extraction efficiency of light emitted from the light emitting layer 14c is improved. That is, the first and second dielectric layers 15a and 15b use a dielectric material having a value intermediate between that of air and the nanorods 14a, thereby serving as an anti-reflective coating.

도 3의 (b)와 같이, 무반사 코팅 특성을 최대화하기 위해서는 제1 및 제2 유전층(15a, 15b)의 굴절률 차이를 최대화하거나, 혹은 제1 및 제2 유전층(15a, 15b)의 두께의 총 합을 최적화할 필요가 있다. 전자의 경우에는 제1 및 제2 유전층(15a, 15b)의 경계면에서 일어나는 반사의 상쇄 간섭이 전체 구조의 반사율을 저하시킬 수 있다. 또한, 후자의 경우에서, 발광층(14c)의 발광 파장을 λ라 할 때, 제1 및 제2 유전층(15a, 15b)의 두께는 각각 λ/4n1, λ/4n2로 최적화함으로써 나노막대(14a)와 제1 유전층(15a)의 반사파와, 제2 유전층(15b)와 공기층 계면에서 반사파가 상쇄 간섭을 일으킬 수 있다. As shown in (b) of FIG. 3 , in order to maximize the anti-reflective coating properties, the difference in refractive index between the first and second dielectric layers 15a and 15b is maximized, or the total thickness of the first and second dielectric layers 15a and 15b is We need to optimize the sum. In the former case, destructive interference of reflection occurring at the interface between the first and second dielectric layers 15a and 15b may reduce the reflectance of the entire structure. Further, in the latter case, when the emission wavelength of the light emitting layer 14c is λ, the thickness of the first and second dielectric layers 15a and 15b is λ/4n 1 , λ/4n 2 , respectively, by optimizing the nanorods ( 14a) and the reflected wave of the first dielectric layer 15a and the reflected wave at the interface between the second dielectric layer 15b and the air layer may cause destructive interference.

본 발명의 실시예1에서 제1 및 제2 유전층(15a, 15b)은 예를 들어 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 금속 산화물들 중 어느 하나로 형성할 수 있다. 상기 금속 산화물로는 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 티타늄 산화물(TiO2) 또는 지르코늄 산화물(ZrO) 중 선택된 금속 산화물 중 어느 하나일 수 있다. In Embodiment 1 of the present invention, the first and second dielectric layers 15a and 15b may be formed of, for example, any one of silicon oxide (SiO 2 ), silicon nitride (SiNx), or metal oxide. The metal oxide may be any one selected from among aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO), titanium oxide (TiO 2 ), and zirconium oxide (ZrO).

도 4는 본 발명에 따른 제2 도전형 반도체층의 성장 과정을 개략적으로 나타내는 도면이다. 4 is a diagram schematically illustrating a growth process of a second conductivity type semiconductor layer according to the present invention.

도 4의 (a)와 같이, 나노막대(14a)의 상단부에는 제1 마스크층(15)과 나노막대(14a)의 측방향(나노막대(14a)를 직교하는 방향)으로의 단차로 인해 오버행(overhang)(A)이 형성된다. 즉, 오버행(A)은 제1 마스크층(15)의 폭이 나노막대 (14a)의 지름보다 크게 형성됨으로써 나노막대(14a)의 측면에서 돌출된 형상을 갖는다. 도 4의(a)에서는 제1 마스크층(15)의 일측부가 나노막대(14a)의 일측면에서 'W' 크기 만큼 돌출 형성된다. 이러한 오버행(A)은 제1 마스크층(15)을 마스크로 사용하여 나노막대(14a)에 대해 습식식각공정을 실시함으로써 구현할 수 있다. As shown in (a) of Figure 4, the upper end of the nanorod 14a has an overhang due to the step in the lateral direction (direction orthogonal to the nanorod 14a) between the first mask layer 15 and the nanorod 14a. (overhang) (A) is formed. That is, the overhang A has a shape protruding from the side surface of the nanorod 14a by forming the width of the first mask layer 15 larger than the diameter of the nanorod 14a. In FIG. 4( a ), one side of the first mask layer 15 is formed to protrude as much as 'W' from one side of the nanorod 14a. The overhang A may be implemented by performing a wet etching process on the nanorods 14a using the first mask layer 15 as a mask.

오버행(A) 구조에서, 예를 들면, MOCVD(Metal Organic Chemical Vapor Deposion) 또는 MBE(Molecular Beam Epitaxy)를 실시하면, 도 4의 (b)와 같이, 나노막대(14a)에서 화살표 방향으로 측면 성장이 진행된다. 이때, 성장이 진행되어 성장 전면(growth front)이 오버행(A)을 벗어나게 되면 성장 조건에 따라 나노막대(14a)의 측면에서 성장 형상이 달라지게 된다. 가령, GaN 성장공정을 예로 들어 설명하면, 성장에 의해 (10-11)면이 형성되는데, 성장이 지속되면, (10-11)면이 점점 넓어지면서 최종적으로 인접한 나노막대(14a) 사이에서 피라미드 구조를 형성한다. In the overhang (A) structure, for example, when MOCVD (Metal Organic Chemical Vapor Deposition) or MBE (Molecular Beam Epitaxy) is performed, as shown in FIG. this goes on At this time, when the growth progresses and the growth front deviates from the overhang A, the growth shape on the side surface of the nanorods 14a is changed according to the growth conditions. For example, taking the GaN growth process as an example, a (10-11) plane is formed by growth. As the growth continues, the (10-11) plane gradually becomes wider and finally a pyramid between adjacent nanorods 14a. form a structure

이와 같이, 제2 도전형 반도체층(14d)은 나노막대(14a)의 측면에서 인접하게 형성된 나노막대(14a)들 사이의 갭(gap) 영역의 중앙으로 측면 성장이 진행된다. 이때, (10-11)면이 나노막대(14a)의 측면에서 인접하게 형성된 나노막대(14a)들 사이의 중앙으로 갈수록 하향 기울어지는 육각 피라미드 구조로 이루어질 수 있다. As such, lateral growth of the second conductivity type semiconductor layer 14d is performed from the side surface of the nanorod 14a to the center of the gap region between the nanorods 14a formed adjacently. In this case, the (10-11) plane may be formed in a hexagonal pyramid structure in which the side surface of the nanorods 14a is inclined downward toward the center between the nanorods 14a formed adjacently.

도 4와 같이, 오버행(A)을 이용하여 육각 피라미드 구조의 제2 도전형 반도체층(14d)을 형성하는 경우에는 다음과 같이 후속 공정에서 많은 이점을 제공할 수 있다. As shown in FIG. 4 , when the second conductivity type semiconductor layer 14d having a hexagonal pyramid structure is formed using the overhang A, many advantages can be provided in the subsequent process as follows.

도 5는 본 발명에 따른 나노막대 발광 구조물 상에 투명전극이 형성된 상태를 개략적으로 나타내는 단면도이고, 도 6은 도 5의 구조에서 금속전극이 형성된 상태를 개략적으로 나타내는 단면도이다. 5 is a cross-sectional view schematically showing a state in which a transparent electrode is formed on the light emitting nanorod structure according to the present invention, and FIG. 6 is a cross-sectional view schematically illustrating a state in which a metal electrode is formed in the structure of FIG.

도 5와 같이, 실시예1에서는 나노막대 발광 구조물(14)의 제2 도전형 반도체층(14d)의 상면, 즉 (10-11)면이 기울어진 피라미드 형상으로 이루어짐으로써 그 위에 전류 전도를 위한 투명전극(16)을 용이하게 형성할 수 있는 이점을 제공할 수 있다. 5, in Example 1, the upper surface of the second conductivity-type semiconductor layer 14d of the nanorod light emitting structure 14, that is, the (10-11) surface, is formed in an inclined pyramid shape for current conduction thereon. An advantage of being able to easily form the transparent electrode 16 may be provided.

또한, 도 6과 같이, 제2 도전형 반도체층(14d)이 피라미드 형상으로 서로 연결되어 인접하게 배치된 나노막대 발광 구조물(14)이 서로 연결된 구조로 이루어짐에 따라 일부 영역에만 금속전극(17)(금속회로)을 형성하더라도 모든 영역에서 나노막대 발광 구조물(14)을 구동시킬 수 있다. 따라서, 방출되는 광을 가로막는 불투명한 금속전극(17), 즉 금속회로의 밀도를 낮추어 광 추출효율을 증가시킬 수 있다. In addition, as shown in FIG. 6 , as the second conductivity-type semiconductor layers 14d are connected to each other in a pyramid shape and the nanorod light emitting structures 14 disposed adjacent to each other have a structure connected to each other, the metal electrodes 17 only in some regions. Even if a (metal circuit) is formed, the nanorod light emitting structure 14 can be driven in all areas. Accordingly, it is possible to increase the light extraction efficiency by lowering the density of the opaque metal electrode 17 that blocks the emitted light, that is, the metal circuit.

도 7은 본 발명에 따른 금속전극의 배치 구조를 개략적으로 나타내는 평면도로서, 3×3 나노막대 발광 구조물(14)의 외측으로 금속전극(17)이 배치된 구조를 일례로 도시하였다. 도 7과 같이, 투명전극(16)을 통해 충분한 전기 전도도가 확보되는 경우에는 금속전극(17)이 둘러싸고 있는 나노막대 발광 구조물(14)의 개수를 4×4, 5×5 등으로 증가시키는 것도 가능하며, 이를 통해 광 추출효율을 개선할 수 있다. 7 is a plan view schematically showing the arrangement structure of the metal electrode according to the present invention, and shows a structure in which the metal electrode 17 is disposed outside the 3×3 nanorod light emitting structure 14 as an example. 7, when sufficient electrical conductivity is ensured through the transparent electrode 16, increasing the number of nanorod light emitting structures 14 surrounding the metal electrode 17 to 4×4, 5×5, etc. It is possible, and through this, the light extraction efficiency can be improved.

인접한 나노막대 발광 구조물 사이가 절연층으로 절연되어 개별적으로 각각 절연 분리된 나노막대 발광 구조물을 구비한 종래의 발광소자에서는 각각의 나노막대 발광 구조물로 전류를 공급하기 위한 금속전극을 각각 형성하여 나노막대 발광 구조물마다 각각 연결해야 하기 때문에 그 만큼 광의 방출을 막아 광 추출효율을 개선하는데 한계가 있었다. 그러나, 전술한 바와 같이, 실시예1에서는 나노막대 발광 구조물(14) 사이에 제2 도전형 반도체층(14d)을 기울어진 피라미드 형상으로 충진함으로써 종래에 문제로 지적되어 왔던 광 추출효율 문제점을 현저하게 개선할 수 있다.In a conventional light emitting device having nanorod light emitting structures insulated with an insulating layer between adjacent nanorod light emitting structures, each metal electrode for supplying current to each of the nanorod light emitting structures is formed to form the nanorods. Since each light emitting structure has to be connected, there is a limit in improving the light extraction efficiency by preventing the emission of light as much as possible. However, as described above, in Example 1, the light extraction efficiency problem, which has been pointed out as a problem in the prior art, is significantly improved by filling the second conductivity type semiconductor layer 14d between the nanorod light emitting structures 14 in an inclined pyramid shape. can be improved

투명전극(16)은 광이 투과되도록 투명한 물질, 예를 들어, ITO(Indium Tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), 아연 산화물(ZnO), GZO(ZnO:Ga), 인듐 산화물(In2O3), 주석 산화물(SnO2), 카드뮴 산화물(CdO), 카드뮴 주석 산화물(CdSnO4) 또는 갈륨 산화물(Ga2O3) 중 선택된 어느 하나일 수 있다. 한편, 투명전극(16) 대신에 오믹 콘택층을 형성하거나, 혹은 오믹 콘택층과 투명전극(16)의 적층 구조로 형성할 수도 있으며, 이때, 오믹 콘택층은 투명한 물질로 형성할 수 있다. The transparent electrode 16 is made of a transparent material such that light is transmitted, for example, indium tin oxide (ITO), aluminum zinc oxide (AZO), indium zinc oxide (IZO), zinc oxide (ZnO), or GZO (ZnO:Ga). , Indium oxide (In 2 O 3 ), tin oxide (SnO 2 ), cadmium oxide (CdO), cadmium tin oxide (CdSnO 4 ), or gallium oxide (Ga 2 O 3 ) It may be any one selected. Meanwhile, an ohmic contact layer may be formed instead of the transparent electrode 16 or may be formed in a stacked structure of the ohmic contact layer and the transparent electrode 16 . In this case, the ohmic contact layer may be formed of a transparent material.

도 8a 내지 도 8h는 본 발명의 일 예에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들로서, 설명의 편의를 위해 도 1와 대응되는 구조로 도시하였다. 8A to 8H are cross-sectional views schematically illustrating a method of manufacturing a light emitting device according to an embodiment of the present invention, and are illustrated in a structure corresponding to that of FIG. 1 for convenience of explanation.

도 8a를 참조하면, 기판(21) 상에 제1 도전형 반도체 베이스층(22)을 형성한다. 이때, 제1 도전형 반도체 베이스층(22)은 HVPE(Hydirde Vapor Phase Epitaxy), MOCVP(Metal Organic Chemicalal Vapor Deposition) 또는 MBE(Molecular Beam Epitaxy) 등의 방법을 이용하여 형성하며, 그 두께는 나노막대(14a)의 높이를 제한하는 요소가 됨으로, 제작하고자 하는 나노막대(14a)의 설계에 따라 다양한 높이로 결정될 수 있다. 예를 들어, 제1 도전형 반도체 베이스층(22)은 1~10㎛로 형성한다. Referring to FIG. 8A , a first conductivity type semiconductor base layer 22 is formed on a substrate 21 . In this case, the first conductivity type semiconductor base layer 22 is formed using a method such as Hydirde Vapor Phase Epitaxy (HVPE), Metal Organic Chemical Vapor Deposition (MOCVP), or Molecular Beam Epitaxy (MBE), and the thickness thereof is a nanorod. Since it becomes a factor limiting the height of (14a), various heights may be determined according to the design of the nanorod (14a) to be manufactured. For example, the first conductivity type semiconductor base layer 22 is formed to have a thickness of 1 to 10 μm.

제1 도전형 반도체 베이스층(22) 상에 제1 마스크 패턴(23a)을 형성한다. 제1 마스크 패턴(23a)은 후속 공정에서 식각 마스크로 사용하는 것으로, 유전층 또는 금속층으로 이루어질 수 있다. 상기 유전층으로는 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 또는 금속 산화물들 중 어느 하나를 사용할 수 있다. 이때, 상기 금속 산화물로는 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO), 티타늄 산화물(TiO2) 또는 지르코늄 산화물(ZrO) 중 선택된 금속 산화물 중 어느 하나를 사용할 수 있다. 상기 금속층으로는 티타늄(Ti), 니켈(Ni), 크롬(Cr), 텅스텐(W) 등의 물질을 사용할 수 있다. A first mask pattern 23a is formed on the first conductivity-type semiconductor base layer 22 . The first mask pattern 23a is used as an etch mask in a subsequent process, and may be formed of a dielectric layer or a metal layer. As the dielectric layer, any one of silicon oxide (SiO 2 ), silicon nitride (SiNx), or metal oxide may be used. In this case, as the metal oxide, any one selected from among aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO), titanium oxide (TiO 2 ), and zirconium oxide (ZrO) may be used. As the metal layer, a material such as titanium (Ti), nickel (Ni), chromium (Cr), or tungsten (W) may be used.

제1 마스크 패턴(23a)은 유전층 또는 금속층을 이용하여 나노 패터닝 공정을 통해 형성한다. 예를 들어, 전자선 리소그래피 또는 나노임프린트 방법을 사용하여 형성할 수 있으며, 이외에도 다양한 나노 패터닝 공정을 통해 형성할 수 있다. 나노 패터닝 공정을 간략하게 설명하면 다음과 같다. 먼저 표면에 감광액 또는 수지막을 도포하고, 이를 감광 또는 임프린트하여 나노패턴을 형성한다. 이때, 나노패턴은 원형이나 사각형과 같은 닫힌 모형을 주기적으로 배열하여 형성하는데, 나노패턴의 모양에 의해 최종적으로 제작될 나노막대(14a)의 단면 모양이 결정된다. 이후, 반응성 이온 식각법(Reactive Ion Etching, RIE) 등의 방법으로 나노패턴을 유전층 또는 금속층에 전사하여 도 8의 (a)와 같은 제1 마스크 패턴(23a)을 형성한다.The first mask pattern 23a is formed through a nano-patterning process using a dielectric layer or a metal layer. For example, it may be formed using electron beam lithography or a nanoimprint method, and in addition, it may be formed through various nanopatterning processes. A brief description of the nano-patterning process is as follows. First, a photoresist or a resin film is applied to the surface, and the photoresist or imprint is performed to form a nanopattern. At this time, the nanopattern is formed by periodically arranging a closed model such as a circle or a square, and the cross-sectional shape of the nanorod 14a to be finally manufactured is determined by the shape of the nanopattern. Thereafter, the nanopattern is transferred to the dielectric layer or the metal layer by a method such as reactive ion etching (RIE) to form a first mask pattern 23a as shown in FIG. 8A .

이어서, 도 8b와 같이, 제1 마스크 패턴(23a)을 식각 마스크로 이용한 건식식각공정을 실시하여 제1 도전형 반도체 베이스층(22)의 일부를 식각하여 나노막대(24a)를 형성한다. 이때, 식각 깊이는 나노막대(24a)의 높이를 결정한다. 그리고, 식각 후 기판(21) 상에 남아있는 제1 도전형 반도체 베이스층(22)은 제1 도전형 전도층으로 기능함으로 기판(21) 상에 성장된 제1 도전형 반도체 베이스층(22)의 두께를 고려하여 제1 도전형 반도체 베이스층(22)의 식각 깊이를 결정한다. 그리고, 일례로 상기 건식식각공정은 반응성 이온 식각법(RIE)으로 실시할 수 있다. Next, as shown in FIG. 8B , a dry etching process using the first mask pattern 23a as an etching mask is performed to etch a part of the first conductivity-type semiconductor base layer 22 to form the nanorods 24a. In this case, the etch depth determines the height of the nanorods 24a. In addition, the first conductivity type semiconductor base layer 22 remaining on the substrate 21 after etching functions as a first conductivity type conductive layer, so that the first conductivity type semiconductor base layer 22 grown on the substrate 21 . The etch depth of the first conductivity-type semiconductor base layer 22 is determined in consideration of the thickness of . And, as an example, the dry etching process may be performed by reactive ion etching (RIE).

이어서, 도 8c와 같이, 제1 마스크 패턴(23a)을 식각 마스크로 이용한 습식식각공정을 실시하여 식각한다. 이때, 상기 습식식각공정은 예를 들어 KOH, TMAH(Tetramethylammonium hydroxide) 또는 AZ-400K 현상액 등을 이용하여 진행된다. Subsequently, as shown in FIG. 8C , a wet etching process using the first mask pattern 23a as an etching mask is performed to etch. In this case, the wet etching process is performed using, for example, KOH, tetramethylammonium hydroxide (TMAH), or AZ-400K developer.

이러한 식각용액은 결정면에 따라 식각특성이 달라지는 비등방성 식각특성을 갖는다. 일반적으로, 결정 성장을 통해 제작된 나노막대는 c-면이 표면에 형성된다. c-면은 습식식각에 큰 저항성을 가지고 있어서 습식식각이 이루어지지 않는다. 이에 반해, 건식식각공정을 통해 나노막대(24a)의 측면은 식각이 용이하게 진행된다. 또한, 식각 과정에서 c-면에 수직한 모양으로 식각 형상이 변화하는 특성을 갖는다. 건식식각으로 형성된 나노막대(24a)는 측면 수직도가 높지 못하여 기울어진 측면을 갖는 형상으로 제작될 수 있다. 여기에 추가로 습식식각을 진행하게 되면 결정면에 따른 식각 속도의 차이로 a-면 또는 m-면이 노출되게 되어 수직한 나노막대(24a)를 형성할 수 있고, 제1 마스크 패턴(23a)에 의한 오버행(A)을 형성할 수 있다. Such an etching solution has anisotropic etching properties in which etching properties vary depending on the crystal plane. In general, the c-plane is formed on the surface of nanorods fabricated through crystal growth. The c-plane has great resistance to wet etching, so wet etching is not performed. On the other hand, the side surfaces of the nanorods 24a are easily etched through the dry etching process. In addition, during the etching process, the etched shape is changed to a shape perpendicular to the c-plane. The nanorod 24a formed by dry etching may be manufactured in a shape having an inclined side surface because the side verticality is not high. When wet etching is additionally performed here, the a-plane or m-plane is exposed due to the difference in the etching rate depending on the crystal plane, so that a vertical nanorod 24a can be formed, and the first mask pattern 23a It is possible to form an overhang (A) by

이와 같이, 건식식각 후 습식식각을 진행하는 공정은 두 가지의 추가적인 장점을 제공한다. 첫 번째는 건식식각에 의해 나노막대(24a)의 표면에 형성된 손상층을 제거하는 것이다. 건식식각에 의한 손상층은 재성장 과정에서 균일한 성장을 가로막는 결함으로 역할을 하게 되므로, 이를 제거하는 것은 균일한 성장을 위해 매우 중요하다. 두 번째는 나노막대(24a)의 직경을 조절하여 제1 마스크 패턴(23a)에 의한 오버행(A, 도 4 참조)을 형성하는 것이다. 후속 재성장 과정에서 나노막대(24a)의 측면에서 성장 형상을 조절하기 위해서는 적절한 크기의 오버행이 필요하다.As such, the process of performing wet etching after dry etching provides two additional advantages. The first is to remove the damaged layer formed on the surface of the nanorods 24a by dry etching. Since the damaged layer by dry etching acts as a defect that prevents uniform growth in the regrowth process, removing it is very important for uniform growth. The second is to form an overhang (A, see FIG. 4 ) by the first mask pattern 23a by adjusting the diameter of the nanorods 24a. In order to control the growth shape on the side of the nanorod 24a in the subsequent regrowth process, an overhang of an appropriate size is required.

이어서, 도 8d와 같이, 제1 마스크 패턴(23a)의 상부와 제1 도전형 반도체 베이스층(22) 상에 제2 마스크 패턴(25a)을 형성한다. 이때, 제2 마스크 패턴(25a)은 유전층으로서, 예를 들어 제1 도전형 반도체 베이스층(22)에서의 재성장을 억제할 수 있는 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 등으로 형성할 수 있다. 제2 마스크 패턴(25a)은 수직성이 큰 증착 방법을 이용하여 상면에서는 유전층의 증착이 일어나지만 나노막대(24a)의 측면에서는 유전층이 증착되지 않도록 하는 증착방법을 사용한다. 가능한 증착방법으로는 스퍼터 또는 전자빔 증착법 등을 사용할 수 있다. 유전층 증착공정 후, 만약 나노막대(24a)의 측면에 미세하게 유전층이 형성되는 경우, 추가적으로 BOE(Buffer Oxide Etch) 등을 이용한 유전층 습식식각공정을 실시하여 나노막대(24a)의 측면에 미세하게 증착되어 있는 유전층을 제거할 수도 있다. Next, as shown in FIG. 8D , a second mask pattern 25a is formed on the upper portion of the first mask pattern 23a and on the first conductivity-type semiconductor base layer 22 . In this case, the second mask pattern 25a is a dielectric layer, for example, a silicon oxide film (SiO 2 ) capable of suppressing regrowth in the first conductivity-type semiconductor base layer 22, a silicon nitride film (SiNx), etc. can The second mask pattern 25a uses a deposition method in which a dielectric layer is deposited on the upper surface using a deposition method having high verticality, but a dielectric layer is not deposited on the side surface of the nanorods 24a. As a possible deposition method, sputtering or electron beam deposition may be used. After the dielectric layer deposition process, if the dielectric layer is finely formed on the side surface of the nanorod 24a, a dielectric layer wet etching process using BOE (Buffer Oxide Etch), etc. is additionally performed to deposit finely on the side surface of the nanorod 24a. It is also possible to remove the dielectric layer.

한편, 도 8d에서 나노막대(24a)의 상부에 형성된 제1 및 제2 마스크 패턴(23a, 25a)은 설명의 편의를 위해 용어만 달리하여 표현했을 뿐, 도 1에 도시된 제1 마스크층(15)의 제1 및 제2 유전층(15a, 15b)과 대응되는 구성요소로 볼 수 있다. Meanwhile, in FIG. 8D , the first and second mask patterns 23a and 25a formed on the nanorods 24a are only expressed in different terms for convenience of explanation, and the first mask layer ( 15) as a component corresponding to the first and second dielectric layers 15a and 15b.

이어서, 도 8e 내지 도 8h는 나노막대(24a)의 측면에서 재성장 과정을 보여준다. 이때, 나노막대(24a) 측면에서의 재성장 공정은 MOCVD 또는 MBE 등을 사용할 수 있다. 8e to 8h show the regrowth process from the side of the nanorods 24a. In this case, the re-growth process on the side of the nanorods 24a may use MOCVD or MBE.

재성장은 버퍼층(24b), 발광층(24c) 및 제2 도전형 반도체층(24d')의 순으로 성장이 진행된다. 재성장이 시작되는 시점에서 나노막대(24a)의 상면과 제1 도전형 반도체 베이스층(22)의 상면은 유전층, 즉 제2 마스크 패턴(25a)에 의해 덮혀져 마스킹된다. 이에 따라, 나노막대(24a)의 측면에서만 재성장이 이루어질 수 있다. 이때, 측면 방향으로의 균일한 성장은 추후 다중 양자우물 구조의 발광층(24c)을 성장할 때 다양한 결정면에서의 QW 성장으로 인한 다중 파장 발광의 문제점을 억제할 수 있다. In the regrowth, the buffer layer 24b, the light emitting layer 24c, and the second conductivity type semiconductor layer 24d' are grown in this order. When the regrowth starts, the upper surface of the nanorod 24a and the upper surface of the first conductivity-type semiconductor base layer 22 are covered and masked by the dielectric layer, that is, the second mask pattern 25a. Accordingly, regrowth may be performed only on the side of the nanorod 24a. In this case, the uniform growth in the lateral direction can suppress the problem of multi-wavelength light emission due to QW growth in various crystal planes when the light-emitting layer 24c of the multi-quantum well structure is later grown.

발광층(24c)은 예를 들어, InGaN/GaN 양자우물로 구성될 수 있다. 본 발명의 실시예1에서는 발광소자의 성능 개선을 위하여 양자우물의 아래쪽에 단주기 초격자층(Short Period Superlattice, SPS) 등의 결정성 향상을 위한 구조를 삽입할 수도 있다. 이때 나노막대(24a)의 지름과 피치를 조절하면 성장 표면에서의 AM(Adatom Migration)을 조절하여 양자우물의 두께와 양자우물 내의 인듐(In) 조성을 변화시킬 수 있다. 결과적으로, 양자우물의 발광 파장을 변화시킬 수 있는데, 이는 동일 기판 내에서 서로 다른 발광 파장을 갖는 LED를 구현하는 방법으로 사용될 수 있다. LED는 디스플레이 구현을 위한 청색/녹색/적색 픽셀을 모두 하나의 기판에서 제작할 수 있어 한 번의 전사공정으로 디스플레이 모듈의 제작이 가능하다는 장점을 갖는다.The light emitting layer 24c may be formed of, for example, an InGaN/GaN quantum well. In Embodiment 1 of the present invention, a structure for improving crystallinity such as a Short Period Superlattice (SPS) may be inserted under the quantum well to improve the performance of the light emitting device. At this time, if the diameter and pitch of the nanorods 24a are adjusted, the thickness of the quantum well and the composition of indium (In) in the quantum well can be changed by adjusting AM (Adatom Migration) on the growth surface. As a result, the emission wavelength of the quantum well can be changed, which can be used as a method of realizing LEDs having different emission wavelengths within the same substrate. The LED has the advantage of being able to manufacture a display module through a single transfer process because all of the blue/green/red pixels for display can be manufactured on a single substrate.

나노 발광소자의 성장과정에 있어서, 오버행(A)과 버퍼층(24b) 및 발광층(24c)의 두께를 적절하게 조절하는 것은 중요하다. 나노막대(24a)의 측면에서 성장이 연속적으로 지속됨에 따라 성장이 일어나는 면이 오버행(A)을 벗어나게 되는 경우(성장 전면이 도 4의 (a)에서 제1 마스크층(15)의 돌출 폭(W)을 벗어나는 경우)에는 성장 전면(growth front)의 모양이 달라지게 된다. 성장 전면이 오버행(A) 내에 있을 때(성장 전면이 도 4의 (a)에서 제1 마스크층(15)의 돌출 폭(W) 보다 작은 경우)에는 측면에 수직하게 성장이 일어나게 되지만, 오버행(A)을 벗어나게 되면 기하학적으로 나노막대의 표면과 수직이 아닌 다양한 면들의 형성이 가능해지게 된다. In the growth process of the nano light emitting device, it is important to appropriately control the thickness of the overhang A and the buffer layer 24b and the light emitting layer 24c. As the growth continues continuously on the side of the nanorod 24a, when the growth surface deviates from the overhang A (the growth front is the protrusion width of the first mask layer 15 in (a) of FIG. 4) W)), the shape of the growth front changes. When the growth front is in the overhang (A) (when the growth front is smaller than the protrusion width W of the first mask layer 15 in FIG. 4(a)), growth occurs perpendicular to the side surface, but Deviating from A) allows the formation of various planes that are not geometrically perpendicular to the surface of the nanorods.

이 과정에서 두 가지의 성장 형상을 구현하는 것이 가능하다. 즉, 성장 전면이 오버행(A) 이내인 경우와 오버행(A)을 벗어는 경우에서 두 가지의 성장 형상을 구현할 수 있다. 성장 전면이 오버행(A)을 벗어나게 되면 나노막대(24a)의 측면인 (10-10), (11-20)면과 표면인 (0001)면으로 둘러싸인 다수의 면들의 형성이 가능하게 된다. 이때, 성장 전면의 형상을 결정하는 주된 요소는 각 면에서의 성장 속도인데, 볼록한 구조에서는 성장 속도가 가장 낮은 면이 최종적인 형상을 결정한다. In this process, it is possible to implement two growth shapes. That is, two types of growth shapes can be implemented when the growth front is within the overhang (A) and when the overhang (A) is taken off. When the growth front is out of the overhang (A), it is possible to form a plurality of surfaces surrounded by the (10-10) and (11-20) surfaces, which are the side surfaces of the nanorod 24a, and the (0001) surface, which is the surface. At this time, the main factor determining the shape of the growth front is the growth rate on each surface. In a convex structure, the surface with the lowest growth rate determines the final shape.

예를 들어, GaN 반도체층의 경우에는 통상적인 성장조건에서 (10-11)면이 가장 낮은 성장 속도를 갖는다는 사실이 잘 알려져 있다. 따라서, 성장 전면이 오버행(A)을 벗어나면 표면에서 기울어진 (10-11)면으로 둘러싸인 모양을 갖도록 성장 특성을 조절할 수 있다. 반면에 펄스 성장법과 같이 성장 조건을 조절하여 측면(a-면 또는 m-면)에서의 성장 속도가 (10-11)면에서의 속도보다 더 느리도록 조절할 수도 있다. 이 경우는 성장 표면이 나노막대(24a)의 측면과 평행하게 계속적으로 진행하는 형상(수평면)을 얻을 수 있다. 파장 균일성을 위하여 발광층(24c)은 수직한 측면에 평행하게 성장하는 것이 필요하다. 이를 위해서는 발광층(24c)이 오버행(A)의 내에서 형성되도록 버퍼층(24b)과 발광층(24c)의 두께를 조절한다. 즉, 버퍼층(24b)의 두께와 발광층(24c)의 두께의 총 합이 제1 마스크층(15)이 나노막대(14a)의 일측면에서 측방향으로 돌출되는 폭(W)보다 작거나 동일하도록 형성해야 한다. For example, in the case of a GaN semiconductor layer, it is well known that the (10-11) plane has the lowest growth rate under normal growth conditions. Therefore, when the growth front is out of the overhang (A), it is possible to control the growth characteristics to have a shape surrounded by a (10-11) plane inclined from the surface. On the other hand, as in the pulse growth method, the growth rate on the lateral surface (a-plane or m-plane) may be adjusted to be slower than that on the (10-11) plane by controlling the growth conditions. In this case, a shape (horizontal plane) in which the growth surface continuously advances parallel to the side surface of the nanorod 24a can be obtained. For wavelength uniformity, the light emitting layer 24c needs to grow parallel to the vertical side. To this end, the thickness of the buffer layer 24b and the light emitting layer 24c is adjusted so that the light emitting layer 24c is formed within the overhang A. That is, the total sum of the thickness of the buffer layer 24b and the thickness of the light emitting layer 24c is less than or equal to the width W of the first mask layer 15 protruding laterally from one side of the nanorod 14a. have to form

이어서, 도 8g 및 도 8h와 같이, 제2 도전형 반도체층(24d')을 재성장시켜 나노막대 발광 구조물(24)을 완성한다. 제2 도전형 반도체층(24d'')은 예를 들어, p-GaN으로 이루어질 수 있으며, p-GaN 성장과정에서는 조건을 조절하여 두 가지 형태의 p-GaN 성장 형상을 구현할 수 있다. 도 8g와 같이, 성장면이 나노막대(24a)의 측면과 평행을 유지한 상태로 성장하는 형상(제2 도전형 반도체층(24d')), 도 8h와 같이, p-GaN 성장과정에서 (10-11)이 형성되고, 결과적으로 평탄화된 면을 형성하는 조건을 보여준다(제2 도전형 반도체층(24d'')). 이 두 형상은 p-GaN의 금속화 공정과 나노막대(24a)들 사이의 갭을 충진하는 충전층 구조로 차이를 보여주고 있다. Subsequently, as shown in FIGS. 8G and 8H , the second conductivity type semiconductor layer 24d' is regrown to complete the nanorod light emitting structure 24 . The second conductivity-type semiconductor layer 24d'' may be made of, for example, p-GaN, and two types of p-GaN growth shapes may be implemented by controlling conditions during the p-GaN growth process. As shown in Fig. 8g, the growth surface is grown in a state in which the growth surface is kept parallel to the side surface of the nanorod 24a (second conductivity type semiconductor layer 24d'), as shown in Fig. 8h, in the p-GaN growth process ( 10-11) is formed, and as a result shows the conditions for forming a planarized surface (second conductivity type semiconductor layer 24d''). These two shapes show a difference in the metallization process of p-GaN and the filling layer structure filling the gap between the nanorods 24a.

도 9는 본 발명에 따른 제2 도전형 반도체층이 나노막대의 측면과 평행을 유지한 상태에서 성장된 구조에서 금속화 구현의 일 예를 개략적으로 나타내는 단면도이다.9 is a cross-sectional view schematically illustrating an example of metallization in a structure in which a second conductivity-type semiconductor layer according to the present invention is grown while maintaining parallel to a side surface of a nanorod.

도 9를 참조하면, 도 8g와 같이, 제2 도전형 반도체층(24d')이 나노막대(24a)의 측면과 평행을 유지한 상태, 즉 상면이 수평한 수평면을 갖도록 성장된 구조에서는 나노막대 발광 구조물(24) 사이의 갭을 충진층(26)을 채운 후 나노막대 발광 구조물(24)과 충진층(26) 상부에 오믹 콘택층(27)을 형성한다. 이때, 충진층(26)은 전도성을 가지면서 발광층(24c)에서 방출된 광이 투과되도록 투명한 물질로 이루어질 수 있다. 충진층(26)은 예를 들어, ITO(Indium Tin Oxide), AZO(Aluminium Zinc Oxide), IZO(Indium Zinc Oxide), 아연 산화물(ZnO), GZO(ZnO:Ga), 인듐 산화물(In2O3), 주석 산화물(SnO2), 카드뮴 산화물(CdO), 카드뮴 주석 산화물(CdSnO4) 또는 갈륨 산화물(Ga2O3) 중 선택된 어느 하나로 이루어질 수 있다.Referring to FIG. 9 , as shown in FIG. 8G , in a structure in which the second conductivity-type semiconductor layer 24d ′ is maintained in parallel with the side surface of the nanorod 24a , that is, the upper surface thereof is grown to have a horizontal horizontal surface, the nanorod After filling the gap between the light emitting structures 24 with the filling layer 26 , an ohmic contact layer 27 is formed on the nanorod light emitting structure 24 and the filling layer 26 . In this case, the filling layer 26 may be made of a transparent material so that the light emitted from the light emitting layer 24c is transmitted while having conductivity. The filling layer 26 is, for example, indium tin oxide (ITO), aluminum zinc oxide (AZO), indium zinc oxide (IZO), zinc oxide (ZnO), GZO (ZnO:Ga), indium oxide (In 2 O). 3 ), tin oxide (SnO 2 ), cadmium oxide (CdO), cadmium tin oxide (CdSnO 4 ), or gallium oxide (Ga 2 O 3 ) It may be made of any one selected from the group consisting of.

도 8h와 같이, 제2 도전형 반도체층(24d'')이 나노막대(24a)들 사이의 갭을 채우도록 형성된 경우에는 도 5 및 도 6과 같은 구조로 투명전극(16) 또는 오믹 콘택층을 형성하여 금속화를 구현함으로써 나노막대 발광 구조물(24)을 구동시킬 수 있다. As shown in FIG. 8H , when the second conductivity-type semiconductor layer 24d'' is formed to fill the gap between the nanorods 24a, the transparent electrode 16 or the ohmic contact layer has the structure as shown in FIGS. 5 and 6 . It is possible to drive the nanorod light emitting structure 24 by forming a metallization.

도 10a 내지 도 10d는 본 발명의 다른 예에 따른 발광소자의 제조방법을 개략적으로 나타내는 단면도들로서, 설명의 편의를 위해 도 1와 대응되는 구조로 도시하였다. 10A to 10D are cross-sectional views schematically illustrating a method of manufacturing a light emitting device according to another example of the present invention, and are illustrated in a structure corresponding to that of FIG. 1 for convenience of explanation.

도 10a 내지 도 10d를 참조하면, 본 발명의 다른 예에 따른 발광소자의 제조방법에서는 도 8a 내지 도 8c에 도시된 일례에 따른 제조공정과 유사하게 진행하되, 습식식각공정을 진행하기 전에 제2 마스크 패턴(35a)을 형성하는데 일부 차이가 있다. 그 이외의 공정은 도 8d 내지 도 8h에 도시된 공정과 동일한 방법으로 진행한다.Referring to FIGS. 10A to 10D , in the method of manufacturing a light emitting device according to another example of the present invention, the manufacturing process is similar to that of the example shown in FIGS. 8A to 8C , but before the wet etching process, the second There are some differences in forming the mask pattern 35a. Other processes are performed in the same manner as the processes shown in FIGS. 8D to 8H.

도 10b와 같이, 건식식각공정을 통해 기판(31) 상에 형성된 제1 도전형 반도체 베이스층(32)를 식각하여 나노막대(34a)를 형성하고, 도 10c과 같이, 제1 마스크 패턴(33a)의 상부와 제1 도전형 반도체 베이스층(32) 상에 제2 마스크 패턴(35a)을 형성한 후, 도 10d와 같이, 이를 마스크로 이용하여 습식식각공정을 진행한다. As shown in FIG. 10B , the first conductivity-type semiconductor base layer 32 formed on the substrate 31 is etched through a dry etching process to form the nanorods 34a , and as shown in FIG. 10C , the first mask pattern 33a ) and on the first conductivity-type semiconductor base layer 32 , a second mask pattern 35a is formed, and then, as shown in FIG. 10D , a wet etching process is performed using this as a mask.

도 11은 본 발명의 실시예2에 따른 발광소자를 개략적으로 나타내는 평면도이고, 도 12는 도 11에 도시된 B-B' 절취선을 따라 도시한 개략적으로 나타내는 단면도이다. 여기서는, 설명의 편의를 위해 하나의 나노막대 발광 구조물만을 도시하였다. 11 is a plan view schematically showing a light emitting device according to a second embodiment of the present invention, and FIG. 12 is a schematic cross-sectional view taken along the line B-B' shown in FIG. 11 . Here, only one nanorod light emitting structure is shown for convenience of description.

도 11 및 도 12를 참조하면, 본 발명의 실시예2에 따른 발광소자는 한 개 또는 복수 개가 기판 상에 형성된 복수 개의 나노막대 발광 구조물(41)을 포함하고, 나노막대 발광 구조물(41)은 제1 도전형의 나노막대(41a)와, 단주기 초격자층(Short Period Superlattice, SPS)(41b)과, 발광층(양자우물층)(41c)과, 전자 차단층(Electron Blocking Layer, EBL)(41d)과, 제2 도전형 반도체층(41e)를 포함한다. 11 and 12, the light emitting device according to Embodiment 2 of the present invention includes one or a plurality of nanorod light emitting structures 41 formed on a substrate, and the nanorod light emitting structure 41 is A first conductivity type nanorod 41a, a Short Period Superlattice (SPS) 41b, a light emitting layer (quantum well layer) 41c, and an electron blocking layer (Electron Blocking Layer, EBL) (41d) and a second conductivity type semiconductor layer 41e.

단주기 초격자층(41c)은 나노막대(41a)와 발광층(41c) 사이에 형성되는 층으로, 나노막대(41a)의 결정질을 향상시키기 위해 형성된다. 이러한 단주기 초격자층(41c)은 도 1에 도시된 나노막대 발광 구조물(14)에서 버퍼층(14b)에 대응되는 구성요소일 수 있다. 전자 차단층(41d)은 나노막대(41a)의 상부에서 전자 넘침을 방지하기 위한 층으로, 발광층(41c)과 제2 도전형 반도체층(41e) 사이에 배치될 수 있다.The short-period superlattice layer 41c is a layer formed between the nanorods 41a and the light emitting layer 41c, and is formed to improve the crystallinity of the nanorods 41a. The short-period superlattice layer 41c may be a component corresponding to the buffer layer 14b in the light-emitting nanorod structure 14 shown in FIG. 1 . The electron blocking layer 41d is a layer for preventing electron overflow on the upper portion of the nanorod 41a, and may be disposed between the light emitting layer 41c and the second conductivity type semiconductor layer 41e.

단주기 초격자층(41c)은 양자우물층인 발광층(41c) 보다 낮은 인듐 조성을 갖는 InGaN과 GaN을 주기적으로 성장시켜 형성할 수 있다. 예를 들어, 단주기 초격자층(41c)을 형성하기 위한 총 주기의 수는 20~30pair 정도일 수 있다. InGaN의 인듐 조성은 2~10% 범위이고, InGaN과 GaN의 두께는 1~5mm로 형성할 수 있다. 경우에 따라 GaN은 InGaN보다 낮은 인듐 조성을 갖는 InGaN으로 대체될 수 있다. 또한, 단주기 초격자층(41c)은 n-형으로 도핑되거나, 또는 도핑되지 않은 층으로 성장될 수 있다.The short-period superlattice layer 41c may be formed by periodically growing InGaN and GaN having a lower indium composition than the light-emitting layer 41c, which is a quantum well layer. For example, the total number of cycles for forming the short-period superlattice layer 41c may be about 20 to 30 pairs. The indium composition of InGaN is in the range of 2 to 10%, and the thickness of InGaN and GaN may be 1 to 5 mm. In some cases, GaN may be replaced with InGaN having a lower indium composition than InGaN. In addition, the short-period superlattice layer 41c may be grown as an n-type doped or undoped layer.

InGaN/GaN 양자우물을 발광층(41c)으로 하는 발광소자에서 InGaN 내의 압전 전기장으로 인해 전자가 p-영역으로 쉽게 흘러 넘치는 오버플로우(overflow) 현상이 발생한다. 이러한 오버플로우 현상으로 인해 누설전류가 발광소자의 발광효율을 크게 감소시킨다. 전자 차단층(41c)은 p-영역으로의 전자의 흘러 넘침을 억제하기 위하여 큰 밴드갭을 갖는 AlGaN층, 또는 AlGaN/GaN, AlGaN/InGaN/AlGaN/AlGaN 초격자로 이루어질 수 있다. 전자 차단층(41c)으로 AlGaN 층을 사용하는 경우 조성이 다른 다수의 층으로 구성하여 소자 저항을 줄이는 경우도 있다. 전자 차단층(41c)은 전자의 터널링을 억제할 수 있도록 충분히 두꺼워야 한다. 예를 들어, 10~100nm 두께를 갖는다. 또한, 전자 차단층(41c)은 누설전류를 억제하기 위해 p-형으로 충분히 높은 도핑농도를 가져야 한다. 예를 들어, p-도핑 농도는 5×1017 cm-3 이상으로 형성한다.In the light emitting device using the InGaN/GaN quantum well as the light emitting layer 41c, an overflow phenomenon occurs in which electrons easily flow into the p-region due to the piezoelectric field in InGaN. Due to this overflow phenomenon, the leakage current greatly reduces the luminous efficiency of the light emitting device. The electron blocking layer 41c may be formed of an AlGaN layer having a large bandgap or an AlGaN/GaN, AlGaN/InGaN/AlGaN/AlGaN superlattice in order to suppress the overflow of electrons into the p-region. When an AlGaN layer is used as the electron blocking layer 41c, device resistance may be reduced by forming a plurality of layers having different compositions. The electron blocking layer 41c should be thick enough to suppress electron tunneling. For example, it has a thickness of 10 to 100 nm. In addition, the electron blocking layer 41c must have a sufficiently high doping concentration for the p-type to suppress the leakage current. For example, the p-doping concentration is formed to be 5×10 17 cm -3 or more.

본 발명의 실시예에 따른 재성장 공정을 진행하면, 나노막대(41a)에서 단주기 초격자층(41b), 발광층(41c) 및 전자 차단층(41d) 순으로 성장이 진행되고, 이 과정에서 나노막대(41a)의 반지름(r)이 증가함으로써 단주기 초격자층(41b)에 의한 관통전위 등 결함의 전파는 발광층(41c)에서 더 작아져 감소하게 된다. 즉, 나노막대(41a)에서 단주기 초격자층(41b)으로 결함이 전파될 때 재성장에 의한 나노막대(41a)의 부피 증가로 인해 결함 밀도가 상대적으로 작아지는 효과를 기대할 수 있다. When the regrowth process according to the embodiment of the present invention is performed, growth is performed in the order of the short-period superlattice layer 41b, the light emitting layer 41c, and the electron blocking layer 41d from the nanorod 41a, and in this process, the nano As the radius r of the rod 41a increases, the propagation of defects such as penetrating dislocations by the short-period superlattice layer 41b becomes smaller in the light emitting layer 41c and decreases. That is, when defects propagate from the nanorod 41a to the short-period superlattice layer 41b, an effect in which the defect density is relatively decreased due to an increase in the volume of the nanorod 41a due to regrowth can be expected.

또한, 발광층(41c)에서 전자 차단층(41d)으로 전자가 확산되고, 재성장에 의한 부피 증가로 인해 전자 차단층(41d)이 발광층(41c)보다 더 큰 면적을 갖게 됨으로써 평면 구조와 동일한 전자가 주입되더라도 전자 차단층(41d)의 전자농도를 감소시켜 누설전류를 감소시킬 수 있다. 따라서, 원통껍질 형태로 제작된 단주기 초격자층(41b)와 전자 차단층(41d)은 종래 구조에 비해 개선된 효과를 제공할 수 있다.In addition, electrons diffuse from the light-emitting layer 41c to the electron-blocking layer 41d, and the electron-blocking layer 41d has a larger area than the light-emitting layer 41c due to an increase in volume due to regrowth, so that the same electrons as the planar structure Even when injected, the electron concentration of the electron blocking layer 41d is reduced, thereby reducing the leakage current. Accordingly, the short-period superlattice layer 41b and the electron blocking layer 41d manufactured in the form of a cylindrical shell can provide an improved effect compared to the conventional structure.

도 13은 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 일 예를 개략적으로 나타내는 단면도이다. 13 is a cross-sectional view schematically illustrating an example of a package to which a light emitting device according to an embodiment of the present invention is applied.

도 13을 참조하면, 발광소자 패키지(100)는 도 1에 도시된 발광소자(10) 또는 도 11에 도시된 나노막대 발광 구조물(41)을 구비한 발광소자(110)와, 패키지 본체(120)와, 한 쌍의 리드 프레임(130)을 포함할 수 있다. 발광소자(110)는 리드 프레임(130)에 실장되고, 발광소자(110)에 구비된 각 전극이 리드 프레임(130)에 전기적으로 연결될 수 있다. 패키지 본체(120)의 내부에는 봉지체(140)가 충진될 수 있다. Referring to FIG. 13 , the light emitting device package 100 includes a light emitting device 110 having the light emitting device 10 shown in FIG. 1 or the light emitting nanorod structure 41 shown in FIG. 11 , and a package body 120 . ) and a pair of lead frames 130 may be included. The light emitting device 110 may be mounted on the lead frame 130 , and each electrode provided in the light emitting device 110 may be electrically connected to the lead frame 130 . An encapsulant 140 may be filled inside the package body 120 .

도 14는 본 발명의 실시예에 따른 발광소자를 적용한 패키지의 다른 예를 개략적으로 나타내는 단면도이다. 14 is a cross-sectional view schematically illustrating another example of a package to which a light emitting device according to an embodiment of the present invention is applied.

도 14를 참조하면, 발광소자 패키지(200)는 도 1에 도시된 발광소자(10) 또는 도 11에 도시된 나노막대 발광 구조물(41)을 구비한 발광소자(210)와, 실장 기판(220)과, 봉지체(230)을 포함한다. 발광소자(210)는 실장 기판(220) 상에 실장되어 와이어(W)를 통해 실장 기판(220)과 전기적으로 연결될 수 있다. 실장기판(220)은 기판본체(221)와, 상부전극(223)과, 하부전극(224)과, 관통전극(222)을 포함한다. 봉지체(230)는 돔 형상으로 이루어질 수 있고, 봉지체(230)의 표면 또는 발광소자(110)의 표면에는 형광체나 양자점 등과 같은 파장 변환 물질이 배치될 수도 있다. Referring to FIG. 14 , the light emitting device package 200 includes the light emitting device 210 having the light emitting device 10 shown in FIG. 1 or the light emitting nanorod structure 41 shown in FIG. 11 , and a mounting substrate 220 . ) and an encapsulant 230 . The light emitting device 210 may be mounted on the mounting substrate 220 and may be electrically connected to the mounting substrate 220 through a wire (W). The mounting substrate 220 includes a substrate body 221 , an upper electrode 223 , a lower electrode 224 , and a through electrode 222 . The encapsulant 230 may have a dome shape, and a wavelength conversion material such as a phosphor or quantum dot may be disposed on the surface of the encapsulant 230 or the surface of the light emitting device 110 .

전술한 본 발명의 실시예들에 따른 발광소자의 패키지는 다양한 응용 제품에 적용될 수 있다. The package of the light emitting device according to the above-described embodiments of the present invention may be applied to various application products.

도 15는 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 일 예를 개략적으로 나타내는 단면도이다. 15 is a cross-sectional view schematically illustrating an example of a backlight unit to which a light emitting device according to an embodiment of the present invention is applied.

도 15를 참조하면, 백라이트 유닛(300)은 기판(301) 상에 광원(302)이 실장되고, 그 상부에 배치된 하나 이상의 광학 시트(303)를 포함할 수 있다. 이때, 광원(302)은 도 1, 도 11, 도 12 및 도 13에 도시된 발광소자 또는 발광소자를 구비한 패키지일 수 있다. Referring to FIG. 15 , the backlight unit 300 may include a light source 302 mounted on a substrate 301 and one or more optical sheets 303 disposed thereon. In this case, the light source 302 may be the light emitting device shown in FIGS. 1, 11, 12 and 13 or a package including the light emitting device.

도 16은 본 발명의 실시예에 따른 발광소자가 적용된 백라이트 유닛의 다른 예를 개략적으로 나타내는 단면도이다. 16 is a cross-sectional view schematically illustrating another example of a backlight unit to which a light emitting device according to an embodiment of the present invention is applied.

도 16을 참조하면, 백라이트 유닛(400)은 기판(401) 상에 실장된 광원(402)과, 광원(401)에서 측방향으로 방출된 광을 면광원의 형태로 전환한 후 상부(전면)으로 방출하는 도광판(403)을 포함한다. 그리고, 광 추추효율을 향상시키기 위해 도광판(403)의 하면(후면)에는 반사층(404)이 배치될 수 있다. 이때, 광원(402)은도 1, 도 11, 도 13 및 도 14에 도시된 발광소자 또는 발광소자를 구비한 패키지일 수 있다. Referring to FIG. 16 , the backlight unit 400 converts the light source 402 mounted on the substrate 401 and the light emitted laterally from the light source 401 into the form of a planar light source, and the upper (front) and a light guide plate 403 that emits the light. In addition, a reflective layer 404 may be disposed on the lower surface (rear surface) of the light guide plate 403 in order to improve light tracking efficiency. In this case, the light source 402 may be the light emitting device shown in FIGS. 1, 11, 13 and 14 or a package including the light emitting device.

도 17은 본 발명의 실시예에 따른 발광소자가 적용된 조명장치의 일 예를 개략적으로 나타내는 도면이다. 17 is a diagram schematically illustrating an example of a lighting device to which a light emitting device according to an embodiment of the present invention is applied.

도 17과 같이, 본 발명의 실시예에 따른 조명장치(500)는 발광모듈(501)을 포함한다. 그리고, 발광모듈(501)을 구동시키는 구동부(502)를 포함한다. 발광모듈(501)과 구동부(502)는 도시되지 않은 하우징의 내부에 내장되어 보호될 수 있다. 17 , the lighting device 500 according to the embodiment of the present invention includes a light emitting module 501 . And, it includes a driving unit 502 for driving the light emitting module (501). The light emitting module 501 and the driving unit 502 may be protected by being built into a housing (not shown).

발광모듈(501)은 도 1, 도 11, 도 13 및 도 14에 도시된 발광소자 또는 발광소자를 구비한 패키지, 혹은 적어도 이들 발광소자를 포함하거나, 유사한 구조를 갖는 광원(501a)과, 광원(501a)을 실장된 회로기판(501b)을 포함할 수 있다. 이때, 광원(501a)은 발광소자의 전극들이 회로기판(501b)에 형성된 전극패턴과 전기적으로 연결될 수 있으며, 한 개 또는 복수 개가 회로기판(501b) 상에 실장될 수도 있다. The light emitting module 501 includes the light emitting device shown in FIGS. 1, 11, 13 and 14 , or a package having a light emitting device, or a light source 501a including at least these light emitting devices or having a similar structure, and a light source The circuit board 501b on which the 501a is mounted may be included. In this case, the light source 501a may be electrically connected to the electrode pattern formed on the circuit board 501b by electrodes of the light emitting device, and one or a plurality of light sources may be mounted on the circuit board 501b.

본 발명의 실시예에 따른 발광소자가 적용된 조명장치(500)는 벌브형 램프 또는 헤드 램프일 수 있다. 이외에도, 빛을 조사하는 다양한 램프에 적용할 수도 있다. The lighting device 500 to which the light emitting device according to the embodiment of the present invention is applied may be a bulb-type lamp or a head lamp. In addition, it may be applied to various lamps irradiating light.

이상에서와 같이, 본 발명의 바람직한 실시예가 특정 용어들을 사용하여 설명 및 도시되었지만, 그러한 용어는 오로지 본 발명을 명확하게 설명하기 위한 것일 뿐이다. 그리고, 본 발명의 실시예 및 기술된 용어는 다음의 청구범위의 기술적 사상 및 범위로부터 이탈되지 않고서 여러 가지 변경 및 변화가 가해질 수 있는 것은 자명한 일이다. 이와 같이 변형된 실시예들은 본 발명의 사상 및 범위로부터 개별적으로 이해되어져서는 안되며, 본 발명의 청구범위 안에 속한다고 해야 할 것이다.As described above, although preferred embodiments of the present invention have been described and illustrated using specific terms, such terms are only for clearly describing the present invention. In addition, it is apparent that various changes and changes can be made to the embodiments and described terms of the present invention without departing from the spirit and scope of the following claims. Such modified embodiments should not be separately understood from the spirit and scope of the present invention, but should be considered to fall within the scope of the claims of the present invention.

10 : 발광소자 11 : 기판
12 : 제1 도전형 반도체 베이스층 13 : 제2 마스크층
14 : 나노막대 발광 구조물 15 : 제1 마스크층
14a : 나노막대 14b : 버퍼층
14c : 발광층 14d : 제2 도전형 반도체층
16 : 투명전극 17 : 금속전극
21 : 기판 22 : 제1 도전형 반도체 베이스층
23a : 제1 마스크 패턴 24 : 나노막대 발광 구조물
24a : 나노막대 24b : 버퍼층
24c : 발광층 24d', 24d'' : 제2 도전형 반도체층
25a : 제2 마스크 패턴 26 : 충진층
27 : 오믹 콘택층 31 : 기판
32 : 제1 도전형 반도체 베이스층 33a : 제1 마스크 패턴
34a : 나노막대 35a : 제2 마스크 패턴
41 : 나노막대 발광 구조물 41a : 제1 도전형의 나노막대
41b : 단주기 초격자층 41c : 발광층
41d : 전자 차단층 41e : 제2 도전형 반도체층
100 : 발광소자 패키지 110 : 발광소자
120 : 패키지 본체 130 : 리드 프레임
140 : 봉지체 200 : 발광소자 패키지
210 : 발광소자 220 : 실장 기판
230 : 봉지체 221 : 기판본체
222 : 관통전극 223 : 상부전극
224 : 하부전극 300 : 백라이트 유닛
301 : 기판 302 : 광원
303 : 광학 시트 400 : 백라이트 유닛
401 : 기판 402 : 광원
403 : 도광판 404 : 반사층
500 : 조명장치 501 : 발광모듈
502 : 구동부 501a : 광원
501b : 회로기판
10: light emitting element 11: substrate
12: first conductivity type semiconductor base layer 13: second mask layer
14: nanorod light emitting structure 15: first mask layer
14a: nanorod 14b: buffer layer
14c: light emitting layer 14d: second conductivity type semiconductor layer
16: transparent electrode 17: metal electrode
21: substrate 22: first conductivity type semiconductor base layer
23a: first mask pattern 24: nanorod light emitting structure
24a: nanorod 24b: buffer layer
24c: light emitting layer 24d', 24d'': second conductivity type semiconductor layer
25a: second mask pattern 26: filling layer
27: ohmic contact layer 31: substrate
32: first conductivity type semiconductor base layer 33a: first mask pattern
34a: nanorod 35a: second mask pattern
41: nanorod light emitting structure 41a: first conductive type nanorod
41b: short-period superlattice layer 41c: light-emitting layer
41d: electron blocking layer 41e: second conductivity type semiconductor layer
100: light emitting device package 110: light emitting device
120: package body 130: lead frame
140: encapsulant 200: light emitting device package
210: light emitting device 220: mounting board
230: encapsulant 221: substrate body
222: through electrode 223: upper electrode
224: lower electrode 300: backlight unit
301: substrate 302: light source
303: optical sheet 400: backlight unit
401: substrate 402: light source
403: light guide plate 404: reflective layer
500: lighting device 501: light emitting module
502: driving unit 501a: light source
501b: circuit board

Claims (42)

제1 도전형의 나노막대;
상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층;
상기 발광층의 측면에 배치되고, 상기 나노막대에서 측방향으로 멀어질수록 상면이 하향 경사진 구조로 형성된 제2 도전형 반도체층; 및
상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 성장 형성되도록 하기 위해 각각의 나노막대의 상면을 덮도록 형성된 제1 마스크층;
을 포함하는 나노막대 발광 구조물.
a nanorod of a first conductivity type;
a light emitting layer formed in a core-shell structure to surround a side surface of the first conductive type nanorod;
a second conductivity-type semiconductor layer disposed on a side surface of the light emitting layer and having an upper surface inclined downward as the distance from the nanorods in the lateral direction; and
a first mask layer formed to cover the upper surface of each nanorod so that the light emitting layer and the second conductivity type semiconductor layer are selectively grown and formed only on the side surface of the nanorod;
A nanorod light emitting structure comprising a.
제1 도전형의 나노막대;
상기 제1 도전형의 나노막대의 측면을 감싸도록 코어-쉘 구조로 형성된 발광층;
상기 발광층의 측면에 배치되고, 상기 발광층에 접하는 일부분의 상면은 상기 나노막대의 측방향으로 수평면을 갖고, 상기 나노막대의 측방향으로 멀어질수록 상면이 상기 수평면에서 하향 경사진 경사면을 갖도록 형성된 제2 도전형 반도체층; 및
상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 성장 형성되도록 하기 위해 각각의 나노막대의 상면을 덮도록 형성된 제1 마스크층;을 포함하는 나노막대 발광 구조물.
a nanorod of a first conductivity type;
a light emitting layer formed in a core-shell structure to surround a side surface of the first conductive type nanorod;
It is disposed on the side of the light emitting layer, and the upper surface of a portion in contact with the light emitting layer has a horizontal plane in the lateral direction of the nanorod, and the upper surface of the nanorod is formed to have an inclined surface inclined downward from the horizontal plane as the distance in the lateral direction of the nanorod increases. 2 conductive type semiconductor layer; and
and a first mask layer formed to cover the upper surface of each nanorod so that the light emitting layer and the second conductivity type semiconductor layer are selectively grown and formed only on the side surface of the nanorod.
제1 도전형 반도체 베이스층;
상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들; 및
상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 성장 형성되도록 하기 위해 각각의 나노막대의 상면을 덮도록 형성된 제1 마스크층;
을 포함하는 나노막대를 포함하는 발광소자.
a first conductivity type semiconductor base layer;
nanorod light emitting structures including a nanorod disposed on the first conductivity type semiconductor base layer, a light emitting layer disposed on a side surface of the nanorod, and a second conductivity type semiconductor layer; and
a first mask layer formed to cover the upper surface of each nanorod so that the light emitting layer and the second conductivity type semiconductor layer are selectively grown and formed only on the side surface of the nanorod;
A light emitting device comprising a nanorod comprising a.
제1 도전형 반도체 베이스층;
상기 제1 도전형 반도체 베이스층 상에 배치된 나노막대와, 상기 나노막대 의 측면에 배치된 발광층 및 제2 도전형 반도체층을 포함하는 나노막대 발광 구조물들; 및
상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 성장 형성되도록 하기 위해 각각의 나노막대의 상면을 덮도록 형성된 제1 마스크층;을 포함하고,
상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성된 나노막대를 포함하는 발광소자.
a first conductivity type semiconductor base layer;
nanorod light emitting structures including a nanorod disposed on the first conductivity type semiconductor base layer, a light emitting layer disposed on a side surface of the nanorod, and a second conductivity type semiconductor layer; and
a first mask layer formed to cover the upper surface of each nanorod so that the light emitting layer and the second conductivity type semiconductor layer are selectively grown and formed only on the side surface of the nanorod;
The second conductivity type semiconductor layer is a light emitting device including a nanorod formed so that the upper surface is formed to be inclined downward toward the center between the nanorod light emitting structures formed adjacently.
제 3 항에 있어서,
상기 제1 마스크층은 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)을 형성하는 나노막대를 포함하는 발광소자.
4. The method of claim 3,
The first mask layer is a light emitting device including a nanorod having both ends protruding from one side or both sides of the nanorod in a direction orthogonal to the nanorod to form an overhang.
제 3 항에 있어서,
상기 제1 마스크층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 지름보다 큰 폭을 갖도록 형성되어 오버행을 형성하는 나노막대를 포함하는 발광소자.
4. The method of claim 3,
and the first mask layer is formed to have a width greater than a diameter of the nanorods in a direction perpendicular to the nanorods to form an overhang.
제 3 항에 있어서,
상기 제1 마스크층은,
상기 나노막대의 상면에 형성된 제1 유전층; 및
상기 제1 유전층 상면에 적층 형성된 제2 유전층;
을 포함하는 나노막대를 포함하는 발광소자.
4. The method of claim 3,
The first mask layer,
a first dielectric layer formed on the upper surface of the nanorods; and
a second dielectric layer laminated on an upper surface of the first dielectric layer;
A light emitting device comprising a nanorod comprising a.
제 7 항에 있어서,
상기 제1 및 제2 유전층은 1.5~1.9 굴절률을 갖는 나노막대를 포함하는 발광소자.
8. The method of claim 7,
The first and second dielectric layers are light emitting devices including nanorods having a refractive index of 1.5 to 1.9.
제 7 항에 있어서,
상기 제1 및 제2 유전층 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 되는 나노막대를 포함하는 발광소자.
8. The method of claim 7,
A light emitting device including a nanorod in which a difference in refractive index between the first and second dielectric layers is maximized within a refractive index of 1.5 to 1.9.
제 7 항에 있어서,
상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 유전층의 두께는 λ/4n1이고, 상기 제2 유전층의 두께는 λ/4n2인 나노막대를 포함하는 발광소자.
8. The method of claim 7,
When the emission wavelength of the light emitting layer is λ, the thickness of the first dielectric layer is λ/4n 1 and the thickness of the second dielectric layer is λ/4n 2 A light emitting device including a nanorod.
제 3 항 또는 제 4 항에 있어서,
상기 나노막대의 크기는 아래 [수학식 1]을 만족하는 나노막대를 포함하는 발광소자.
[수학식 1]
2πrh/D2 > 1
여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.
5. The method according to claim 3 or 4,
The size of the nanorod is a light emitting device including a nanorod satisfying the following [Equation 1].
[Equation 1]
2πrh/D 2 > 1
Here, r is the radius of the nanorod, h is the height of the nanorod, and D is the pitch of the nanorod.
제 11 항에 있어서,
상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛인 나노막대를 포함하는 발광소자.
12. The method of claim 11,
wherein D is 1 to 10 μm, h is 1 to 10 μm, and r is a light emitting device comprising a nanorod of 0.1 to 5 μm.
제 3 항 또는 제 4 항에 있어서,
상기 나노막대 발광 구조물은 상기 발광층과 상기 제2 도전형 반도체층이 상기 나노막대의 측면을 감싸는 코어-쉘 구조로 형성된 나노막대를 포함하는 발광소자.
5. The method according to claim 3 or 4,
The nanorod light emitting structure is a light emitting device including a nanorod formed in a core-shell structure in which the light emitting layer and the second conductivity-type semiconductor layer surround the side surface of the nanorod.
제 5 항에 있어서,
상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크층의 양단부보다 상기 나노막대와 직교하는 방향으로 더 돌출되지 않는 두께로 형성된 나노막대를 포함하는 발광소자.
6. The method of claim 5,
The light emitting layer includes a nanorod formed to a thickness that does not protrude further in a direction orthogonal to the nanorod than both ends of the first mask layer protruding from one side or both sides of the nanorod in a direction orthogonal to the nanorod. light emitting device.
제 3 항에 있어서,
상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성된 나노막대를 포함하는 발광소자.
4. The method of claim 3,
The second conductivity type semiconductor layer is a light emitting device including a nanorod formed so that the upper surface is formed to be inclined downward toward the center between the nanorod light emitting structures formed adjacently.
제 3 항 또는 제 4 항에 있어서,
상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 이루도록 형성된 나노막대를 포함하는 발광소자.
5. The method according to claim 3 or 4,
The second conductivity-type semiconductor layer is a light emitting device including a nano-rod formed such that an upper surface of at least a portion in contact with the light-emitting layer forms a horizontal plane in the lateral direction of the nano-rod.
제 3 항 또는 제 4 항에 있어서,
상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 포함하는 나노막대를 포함하는 발광소자.
5. The method according to claim 3 or 4,
A light emitting device comprising a nanorod further comprising a buffer layer disposed between the nanorod and the light emitting layer.
제 3 항 또는 제 4 항에 있어서,
상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPS)을 더 포함하는 나노막대를 포함하는 발광소자.
5. The method according to claim 3 or 4,
A light emitting device comprising a nanorod further comprising a short period superlattice (SPS) disposed between the side surface of the nanorod and the light emitting layer.
제 3 항 또는 제 4 항에 있어서,
상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 포함하는 나노막대를 포함하는 발광소자.
5. The method according to claim 3 or 4,
A light emitting device including a nanorod further comprising an electron blocking layer (EBL) disposed between the light emitting layer and the second conductivity type semiconductor layer.
제 3 항에 있어서,
상기 발광층 및 상기 제2 도전형 반도체층이 상기 나노막대의 측면에만 선택적으로 형성되도록 상기 제1 도전형 반도체 베이스층의 상면을 덮도록 형성된 제2 마스크층을 더 포함하는 나노막대를 포함하는 발광소자.
4. The method of claim 3,
A light emitting device including a nanorod further comprising a second mask layer formed to cover the upper surface of the first conductivity type semiconductor base layer so that the light emitting layer and the second conductivity type semiconductor layer are selectively formed only on the side surface of the nanorod .
제 3 항 또는 제 4 항에 있어서,
상기 발광층은 단일 양자우물(Single Quantum Well, SQW) 또는 다중 양자우물(Multi Quantum Well, MQW) 구조로 이루어진 나노막대를 포함하는 발광소자.
5. The method according to claim 3 or 4,
The light emitting layer is a light emitting device comprising a nanorod consisting of a single quantum well (Single Quantum Well, SQW) or multi quantum well (Multi Quantum Well, MQW) structure.
제 3 항에 있어서,
상기 제1 마스크층을 포함하는 상기 나노막대 발광 구조물의 상면을 따라 형성된 투명전극 또는 오믹 콘택층을 더 포함하는 나노막대를 포함하는 발광소자.
4. The method of claim 3,
A light emitting device comprising a nanorod further comprising a transparent electrode or an ohmic contact layer formed along an upper surface of the nanorod light emitting structure including the first mask layer.
제 22 항에 있어서,
상기 투명전극 또는 상기 오믹 콘택층 상의 일부에 형성된 금속전극을 더 포함하는 나노막대를 포함하는 발광소자.
23. The method of claim 22,
A light emitting device comprising a nanorod further comprising a metal electrode formed on a portion of the transparent electrode or the ohmic contact layer.
제 23 항에 있어서,
상기 금속전극은 상기 나노막대 발광 구조물들 사이의 중앙을 채우는 상기 제2 도전형 반도체층 상부와 중첩되도록 형성된 나노막대를 포함하는 발광소자.
24. The method of claim 23,
The metal electrode is a light emitting device including a nanorod formed to overlap an upper portion of the second conductivity-type semiconductor layer filling a center between the nanorod light emitting structures.
제1 도전형 반도체 베이스층 상에 제1 마스크 패턴을 형성하는 과정;
상기 제1 마스크 패턴을 식각 마스크로 이용한 건식식각과 습식식각을 순차적으로 실시하여 상기 제1 도전형 반도체 베이스층를 식각하여 나노막대를 형성하는 과정;
상기 제1 마스크 패턴의 상면과 상기 제1 도전형 반도체 베이스층 상에 제2 마스크 패턴을 형성하는 과정; 및
상기 제1 및 제2 마스크 패턴을 마스크로 하여 상기 나노막대의 측면에 발광층 및 제2 도전형 반도체층을 선택적으로 형성하는 과정; 을 포함하는 나노막대를 포함하되,
상기 제2 도전형 반도체층은 인접하게 형성된 나노막대 발광 구조물들 사이의 중앙으로 갈수록 상면이 하향 경사지도록 형성하는 나노막대를 포함하는 발광소자의 제조방법.
forming a first mask pattern on the first conductivity-type semiconductor base layer;
forming nanorods by etching the first conductivity-type semiconductor base layer by sequentially performing dry etching and wet etching using the first mask pattern as an etching mask;
forming a second mask pattern on an upper surface of the first mask pattern and on the first conductivity-type semiconductor base layer; and
selectively forming a light emitting layer and a second conductivity type semiconductor layer on side surfaces of the nanorods using the first and second mask patterns as masks; Including a nanorod comprising a,
The second conductivity type semiconductor layer is a method of manufacturing a light emitting device including a nano-rod is formed to be inclined downward toward the center between the nano-rod light-emitting structures formed adjacently.
제 25 항에 있어서,
상기 습식식각은 상기 제1 마스크 패턴의 양단부가 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되어 오버행(overhang)이 형성되도록 상기 나노막대의 측면을 식각하여 상기 나노막대의 지름을 상기 제1 마스크 패턴의 폭보다 작게 형성하는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
In the wet etching, both ends of the first mask pattern protrude from one side or both sides of the nanorod in a direction perpendicular to the nanorod to form an overhang by etching the side surface of the nanorod. A method of manufacturing a light emitting device including a nanorod having a diameter smaller than a width of the first mask pattern.
제 25 항에 있어서,
상기 제1 및 제2 마스크 패턴은 1.5~1.9 굴절률을 갖는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
The first and second mask patterns are a method of manufacturing a light emitting device including a nanorod having a refractive index of 1.5 to 1.9.
제 25 항에 있어서,
상기 제1 및 제2 마스크 패턴 간의 굴절률 차이는 1.5~1.9 굴절률 내에서 최대가 되는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
A method of manufacturing a light emitting device including a nanorod in which a difference in refractive index between the first and second mask patterns is maximized within a refractive index of 1.5 to 1.9.
제 25 항에 있어서,
상기 발광층의 발광 파장을 λ라 할 때, 상기 제1 마스크 패턴의 두께는 λ/4n1이고, 상기 제2 마스크 패턴의 두께는 λ/4n2인 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
When the emission wavelength of the light emitting layer is λ, the thickness of the first mask pattern is λ/4n 1 and the thickness of the second mask pattern is λ/4n 2 .
제 25 항에 있어서,
상기 나노막대는 아래 [수학식 1]을 만족하는 크기로 형성하는 나노막대를 포함하는 발광소자의 제조방법.
[수학식 1]
2πrh/D2 > 1
여기서, r은 나노막대의 반지름, h는 나노막대의 높이, D는 나노막대의 피치임.
26. The method of claim 25,
The nanorod is a method of manufacturing a light emitting device comprising a nanorod having a size that satisfies the following [Equation 1].
[Equation 1]
2πrh/D 2 > 1
Here, r is the radius of the nanorod, h is the height of the nanorod, and D is the pitch of the nanorod.
제 30 항에 있어서,
상기 D는 1~10㎛, 상기 h는 1~10㎛, 상기 r은 0.1~5㎛인 나노막대를 포함하는 발광소자의 제조방법.
31. The method of claim 30,
wherein D is 1 to 10 μm, h is 1 to 10 μm, and r is 0.1 to 5 μm.
제 25 항에 있어서,
상기 발광층은 상기 나노막대와 직교하는 방향으로 상기 나노막대의 일측면 또는 양측면으로 돌출되는 상기 제1 마스크 패턴의 양단부보다 상기 나노막대와 직교하는 방향으로 돌출되지 않도록 형성하는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
The light emitting layer is a light emitting device comprising a nanorod formed so as not to protrude in a direction orthogonal to the nanorod rather than both ends of the first mask pattern protruding from one side or both sides of the nanorod in a direction perpendicular to the nanorod. manufacturing method.
삭제delete 제 25 항에 있어서,
상기 제2 도전형 반도체층은 상기 발광층에 접하는 적어도 일부분의 상면이 상기 나노막대의 측방향으로 수평면을 갖도록 형성하는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
The method of manufacturing a light emitting device including a nano-rod in which the second conductivity-type semiconductor layer is formed such that an upper surface of at least a portion in contact with the light-emitting layer has a horizontal surface in a lateral direction of the nano-rod.
제 25 항에 있어서,
상기 나노막대와 상기 발광층 사이에 배치된 버퍼층을 더 형성하는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
A method of manufacturing a light emitting device comprising a nanorod further forming a buffer layer disposed between the nanorod and the light emitting layer.
제 25 항에 있어서,
상기 나노막대의 측면과 상기 발광층 사이에 배치된 단주기 초격자층(Short Period Superlattice, SPS)을 더 형성하는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
A method of manufacturing a light emitting device comprising a nanorod further forming a short period superlattice (SPS) disposed between the side surface of the nanorod and the light emitting layer.
제 25 항에 있어서,
상기 발광층과 상기 제2 도전형 반도체층 사이에 배치된 전자 차단층(Electron Blocking Layer, EBL)을 더 형성하는 나노막대를 포함하는 발광소자의 제조방법.
26. The method of claim 25,
Method of manufacturing a light emitting device comprising a nanorod further forming an electron blocking layer (Electron Blocking Layer, EBL) disposed between the light emitting layer and the second conductivity type semiconductor layer.
패키지 본체;
상기 패키지 본체 구비된 한 쌍의 리드 프레임; 및
상기 한 쌍의 리드 프레임에 실장된 제 3 항 또는 제 4 항의 나노막대를 포함하는 발광소자;
를 포함하는 발광소자의 패키지.
package body;
a pair of lead frames provided with the package body; and
A light emitting device including the nanorod of claim 3 or 4 mounted on the pair of lead frames;
A package of a light emitting device comprising a.
실장 기판; 및
상기 실장 기판에 실장되고, 와이어를 통해 상기 실장 기판과 전기적으로 연결되는 제 3 항 또는 제 4 항의 나노막대를 포함하는 발광소자;
를 포함하는 발광소자의 패키지.
mounting board; and
a light emitting device mounted on the mounting substrate, the light emitting device comprising the nanorod of claim 3 or 4 electrically connected to the mounting substrate through a wire;
A package of a light emitting device comprising a.
제 3 항 또는 제 4 항의 나노막대를 포함하는 발광소자를 포함하는 발광모듈; 및
상기 발광모듈을 구동시키는 구동부;
를 포함하는 조명장치.
A light emitting module comprising a light emitting device comprising the nano-rod of claim 3 or 4; and
a driving unit for driving the light emitting module;
A lighting device comprising a.
제 38 항의 발광소자의 패키지를 포함하는 발광모듈; 및
상기 발광모듈을 구동시키는 구동부;
를 포함하는 조명장치.
A light emitting module comprising the package of the light emitting device of claim 38; and
a driving unit for driving the light emitting module;
A lighting device comprising a.
제 39 항의 발광소자의 패키지를 포함하는 발광모듈; 및
상기 발광모듈을 구동시키는 구동부;
를 포함하는 조명장치.
A light emitting module comprising the package of the light emitting device of claim 39; and
a driving unit for driving the light emitting module;
A lighting device comprising a.
KR1020210168724A 2021-11-30 2021-11-30 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same KR102453545B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210168724A KR102453545B1 (en) 2021-11-30 2021-11-30 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same
KR1020220126930A KR102602285B1 (en) 2021-11-30 2022-10-05 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210168724A KR102453545B1 (en) 2021-11-30 2021-11-30 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220126930A Division KR102602285B1 (en) 2021-11-30 2022-10-05 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same

Publications (1)

Publication Number Publication Date
KR102453545B1 true KR102453545B1 (en) 2022-10-12

Family

ID=83598249

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210168724A KR102453545B1 (en) 2021-11-30 2021-11-30 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same
KR1020220126930A KR102602285B1 (en) 2021-11-30 2022-10-05 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220126930A KR102602285B1 (en) 2021-11-30 2022-10-05 Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same

Country Status (1)

Country Link
KR (2) KR102453545B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4401156A1 (en) * 2023-01-11 2024-07-17 Samsung Display Co., Ltd. Light emitting element, method of manufacturing light emitting element, display device comprising light emitting element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058012A (en) * 2012-11-05 2014-05-14 삼성전자주식회사 Nano-structured light emitting device
KR101622308B1 (en) 2009-11-17 2016-05-18 삼성전자주식회사 Light emitting device and method of manufacturing the same
KR20190099055A (en) 2016-12-29 2019-08-23 알레디아 Optoelectronic device with light emitting diode
KR102037863B1 (en) 2013-03-15 2019-10-29 삼성전자주식회사 Semiconductor light emitting device and illuminating device having thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356701B1 (en) * 2012-03-22 2014-02-04 삼성전자주식회사 Light emitting device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101622308B1 (en) 2009-11-17 2016-05-18 삼성전자주식회사 Light emitting device and method of manufacturing the same
KR20140058012A (en) * 2012-11-05 2014-05-14 삼성전자주식회사 Nano-structured light emitting device
KR102037863B1 (en) 2013-03-15 2019-10-29 삼성전자주식회사 Semiconductor light emitting device and illuminating device having thereof
KR20190099055A (en) 2016-12-29 2019-08-23 알레디아 Optoelectronic device with light emitting diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4401156A1 (en) * 2023-01-11 2024-07-17 Samsung Display Co., Ltd. Light emitting element, method of manufacturing light emitting element, display device comprising light emitting element

Also Published As

Publication number Publication date
KR102602285B1 (en) 2023-11-14
KR20230081599A (en) 2023-06-07

Similar Documents

Publication Publication Date Title
EP2410582B1 (en) Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
US8847199B2 (en) Nanorod light emitting device and method of manufacturing the same
US9287445B2 (en) Nano-structured light-emitting devices
US7915622B2 (en) Textured light emitting diodes
US8405103B2 (en) Photonic crystal light emitting device and manufacturing method of the same
US8853671B2 (en) Nanorod light emitting device and method of manufacturing the same
KR20090012493A (en) Photonic crystal light emitting device
JP2005277374A (en) Light emitting element of group iii nitride compound semiconductor and its manufacturing method
KR20120052651A (en) Nano rod light emitting device
US20130193448A1 (en) Patterned substrate and stacked light emitting diode
KR20120058137A (en) Nano rod light emitting device and method of manufacturing the same
KR20120055390A (en) Light emitting device and method of manufacturing the same
KR20120055391A (en) Nano rod light emitting device
KR102602285B1 (en) Nano-rod light emitting structure and light emitting device having nano-rod, and method of manufacturing the same, package thereof, illuminating device having the same
KR20130099574A (en) Light emitting diode having gallium nitride substrate
CN110838538B (en) Light-emitting diode element and preparation method thereof
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR101600783B1 (en) Method of fabricating light emitting diode with high efficiency
JP2011082248A (en) Semiconductor light emitting element and method of manufacturing the same, and lamp
KR102260691B1 (en) Light-emitting diodes and method of manufacturing the same
CN114220894B (en) Invisible light emitting diode and preparation method thereof
KR20110091246A (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same
KR101349550B1 (en) Method of fabricating light emitting diode
KR101762176B1 (en) Nano rod light emitting device
CN118339664A (en) Nitride light emitting diode and light emitting device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant