KR102449363B1 - Multilayer ceramic electronic component - Google Patents
Multilayer ceramic electronic component Download PDFInfo
- Publication number
- KR102449363B1 KR102449363B1 KR1020200037324A KR20200037324A KR102449363B1 KR 102449363 B1 KR102449363 B1 KR 102449363B1 KR 1020200037324 A KR1020200037324 A KR 1020200037324A KR 20200037324 A KR20200037324 A KR 20200037324A KR 102449363 B1 KR102449363 B1 KR 102449363B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- electronic component
- repellent layer
- less
- multilayer ceramic
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 140
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 72
- 239000005871 repellent Substances 0.000 claims description 58
- 230000002940 repellent Effects 0.000 claims description 44
- 238000007747 plating Methods 0.000 claims description 24
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 239000006087 Silane Coupling Agent Substances 0.000 claims description 2
- 229910052774 Proactinium Inorganic materials 0.000 abstract description 3
- 229910052745 lead Inorganic materials 0.000 abstract description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 230000035515 penetration Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000005534 acoustic noise Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920001690 polydopamine Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 각각 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 세라믹 바디의 제1 및 제2 외측에 배치되는 제1 및 제2 외부전극; 및 제1 및 제2 외부전극과 세라믹 바디 사이 틈새와 세라믹 바디의 표면을 함께 커버하는 발수층(water repellency layer)을 포함하고, 발수층에서 틈새를 커버하는 부분의 제1 두께가 Pa이고, 발수층에서 상기 세라믹 바디의 표면을 커버하는 부분의 제2 두께가 Pb이고, Pa/Pb는 3.73 이상 307.1 이하일 수 있다.According to an embodiment of the present invention, a multilayer ceramic electronic component includes: a ceramic body including a dielectric layer and first and second internal electrodes stacked to be alternately exposed to the outside with a dielectric layer interposed therebetween; first and second external electrodes disposed on the first and second outer sides of the ceramic body to be connected to corresponding internal electrodes among the first and second internal electrodes, respectively; and a water repellency layer covering both the gap between the first and second external electrodes and the ceramic body and the surface of the ceramic body, wherein a first thickness of a portion covering the gap in the water repellency layer is Pa, and water repellency In the layer, a second thickness of a portion covering the surface of the ceramic body may be Pb, and Pa/Pb may be 3.73 or more and 307.1 or less.
Description
본 발명은 적층 세라믹 전자부품에 관한 것이다.The present invention relates to a multilayer ceramic electronic component.
적층 세라믹 전자부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 IT부품으로서 널리 사용되고 있으며, 고신뢰성, 고강도 특성을 가져서 전장부품으로서도 널리 사용되고 있다. Multilayer ceramic electronic components are widely used as IT components for computers, PDAs, mobile phones, etc. due to their small size, high capacity, and easy mounting, and are widely used as electronic components due to their high reliability and high strength characteristics.
불량 발생을 억제하기 위해, 적층 세라믹 전자부품은 사용과정에서 주변 습기의 내부침투를 고려하거나 제조과정에서 수분/도금액의 내부침투를 고려할 필요가 있다.In order to suppress the occurrence of defects, it is necessary to consider the internal penetration of ambient moisture during use of the multilayer ceramic electronic component or the internal penetration of moisture/plating solution during the manufacturing process.
본 발명은 수분 침투에 취약한 부분에 발수(water repellency) 성능을 더욱 집중시켜서 전반적 발수 효율을 향상시킬 수 있는 적층 세라믹 전자부품을 제공한다.The present invention provides a multilayer ceramic electronic component capable of improving overall water repellency efficiency by further concentrating water repellency performance on a portion vulnerable to moisture penetration.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 유전체층과 상기 유전체층을 사이에 두고 제1 및 제2 외측으로 교대로 노출되도록 적층된 제1 및 제2 내부전극을 포함하는 세라믹 바디; 각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치되는 제1 및 제2 외부전극; 및 상기 제1 및 제2 외부전극과 상기 세라믹 바디 사이 틈새와 상기 세라믹 바디의 표면을 함께 커버하는 발수층(water repellency layer)을 포함하고, 상기 발수층에서 상기 틈새를 커버하는 부분의 제1 두께가 Pa이고, 상기 발수층에서 상기 세라믹 바디의 표면을 커버하는 부분의 제2 두께가 Pb이고, Pa/Pb는 3.73 이상 307.1 이하일 수 있다.A multilayer ceramic electronic component according to an embodiment of the present invention includes: a ceramic body including a dielectric layer and first and second internal electrodes stacked so as to be alternately exposed to the first and second outer sides with the dielectric layer interposed therebetween; first and second external electrodes disposed on the first and second outer sides of the ceramic body to be connected to corresponding internal electrodes among the first and second internal electrodes, respectively; and a water repellency layer covering a gap between the first and second external electrodes and the ceramic body together with a surface of the ceramic body, wherein a first thickness of a portion covering the gap in the water repellency layer is Pa, a second thickness of a portion covering the surface of the ceramic body in the water repellent layer may be Pb, and Pa/Pb may be 3.73 or more and 307.1 or less.
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 수분 침투에 취약한 부분에 발수 성능을 더욱 집중시켜서 전반적 발수 효율을 향상시킬 수 있다.The multilayer ceramic electronic component according to an embodiment of the present invention may improve overall water repellency efficiency by further concentrating water repellency performance on a portion vulnerable to moisture penetration.
도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품과 그 실장을 나타낸 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 내부전극의 형태를 예시한 사시도이다.
도 3a는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 단면을 나타낸 측면도이다.
도 3b는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층을 확대한 측면도이다.
도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층 형태를 예시한 사시도이다.
도 5a는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층의 틈새 커버 부분을 나타낸 SEM 도면이다.
도 5b는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층의 세라믹 바디 커버 부분을 나타낸 SEM 도면이다.1 is a perspective view illustrating a multilayer ceramic electronic component and its mounting according to an embodiment of the present invention.
2 is a perspective view illustrating a shape of an internal electrode of a multilayer ceramic electronic component according to an embodiment of the present invention.
3A is a side view illustrating a cross-section of a multilayer ceramic electronic component according to an exemplary embodiment.
3B is an enlarged side view of a water repellent layer of a multilayer ceramic electronic component according to an exemplary embodiment.
4 is a perspective view illustrating a form of a water repellent layer of a multilayer ceramic electronic component according to an embodiment of the present invention.
5A is a SEM view illustrating a gap cover portion of a water repellent layer of a multilayer ceramic electronic component according to an embodiment of the present invention.
5B is an SEM view illustrating a ceramic body cover portion of a water repellent layer of a multilayer ceramic electronic component according to an embodiment of the present invention.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided in order to more completely explain the present invention to those of ordinary skill in the art. Accordingly, the shapes and sizes of elements in the drawings may be exaggerated for a clearer description, and elements indicated by the same reference numerals in the drawings are the same elements.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.And in order to clearly explain the present invention in the drawings, parts irrelevant to the description are omitted, and the thickness is enlarged to clearly express various layers and regions, and components having the same function within the scope of the same idea are referred to as the same. It is explained using symbols.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part "includes" a certain component, it means that other components may be further included, rather than excluding other components, unless otherwise stated.
본 발명의 실시형태들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층되는 적층 방향과 동일한 개념으로 사용될 수 있다.When the direction of the cube is defined in order to clearly describe the embodiments of the present invention, L, W, and T indicated in the drawings indicate a longitudinal direction, a width direction, and a thickness direction, respectively. Here, the thickness direction may be used as the same concept as the stacking direction in which the dielectric layers are stacked.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 캐패시터로 설명하지만 이에 제한되는 것은 아니다.Hereinafter, a multilayer ceramic electronic component according to an exemplary embodiment of the present invention will be described, and in particular, a multilayer ceramic capacitor will be described, but the present invention is not limited thereto.
도 1은 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품과 그 실장을 나타낸 사시도이다.1 is a perspective view illustrating a multilayer ceramic electronic component and its mounting according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품(100)은 세라믹 바디(110), 제1 및 제2 외부전극(131, 132)를 포함할 수 있으며, 기판(210) 상의 제1 및 제2 전극패드(221, 222) 상에 실장(200)될 수 있다.Referring to FIG. 1 , a multilayer ceramic
세라믹 바디(110)는 길이 방향(L)의 양 측면, 폭 방향(W)의 양 측면 및 두께 방향(T)의 양 측면을 갖는 육면체로 형성될 수 있다. 이러한 세라믹 바디(110)는 복수의 유전체층(111)을 두께 방향(T)으로 적층한 다음 소성하여 형성되며, 이러한 세라믹 바디(110)의 형상, 치수 및 유전체층(111)의 적층 수(1개 이상)가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.The
세라믹 바디(110)에 배치된 복수의 유전체층은 소결된 상태로서, 인접하는 유전체층 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.The plurality of dielectric layers disposed on the
유전체층은 그 두께를 적층 세라믹 전자부품(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 또한, 세라믹 분말에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.The thickness of the dielectric layer may be arbitrarily changed according to the capacitance design of the multilayer ceramic
유전체층 형성에 사용되는 세라믹 분말의 평균 입경은 특별히 제한되지 않으며, 본 발명의 목적 달성을 위해 조절될 수 있으나, 예를 들어, 400 nm 이하로 조절될 수 있다. 이에 따라, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 IT부품과 같이 소형화와 고용량을 크게 요구하는 부품으로서 사용될 수 있다.The average particle diameter of the ceramic powder used to form the dielectric layer is not particularly limited and may be adjusted to achieve the object of the present invention, but may be adjusted to, for example, 400 nm or less. Accordingly, the multilayer ceramic
예를 들어, 유전체층은 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련함에 의해 형성될 수 있다. 상기 세라믹 시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작함에 따라 형성될 수 있으나, 이에 한정되지 않는다.For example, the dielectric layer may be formed by providing a plurality of ceramic sheets by applying and drying a slurry formed including a powder such as barium titanate (BaTiO 3 ) on a carrier film. The ceramic sheet may be formed by preparing a slurry by mixing ceramic powder, a binder, and a solvent, and manufacturing the slurry in a sheet shape having a thickness of several μm by a doctor blade method, but is not limited thereto.
제1 및 제2 외부전극(131, 132)은 각각 제1 및 제2 내부전극에 연결되도록 세라믹 바디(110)의 제1 및 제2 외측(예: 길이방향 일측 및 타측)에 배치될 수 있으며, 제1 및 제2 내부전극과 기판 사이를 전기적으로 연결시키도록 구성될 수 있다.The first and second
예를 들어, 제1 및 제2 외부전극(131, 132)은 구리(Cu), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 단독 또는 이들의 합금으로 구현될 수도 있다.For example, the first and second
제1 및 제2 외부전극(131, 132)은 제1 및 제2 솔더(230)를 통해 제1 및 제2 전극패드(221, 222)에 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 솔더(230)는 리플로우(reflow) 과정에 따라 제1 및 제2 외부전극(131, 132)에 더욱 긴밀히 결합될 수 있다.The first and second
도 2는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 내부전극의 형태를 나타낸 사시도이다. 2 is a perspective view illustrating the shape of an internal electrode of a multilayer ceramic electronic component according to an embodiment of the present invention.
도 2를 참조하면, 세라믹 바디(110)는 제1 및 제2 내부전극(121, 122)을 포함하고, 제1 및 제2 내부전극(121, 122)의 사이에 배치된 유전체층을 포함한다.Referring to FIG. 2 , the
제1 및 제2 내부전극(121, 122)은 서로 다른 극성을 갖도록 유전체층을 사이에 두고 제1 및 제2 외측(예: 길이방향 일측 및 타측)으로 교대로 노출되도록 적층된다.The first and second
상기 제1 내부전극(121)과 제2 내부전극(122)은 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층의 적층 방향을 따라 세라믹 바디(110)의 길이 방향(L)의 일 측면과 타 측면으로 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층에 의해 서로 전기적으로 절연될 수 있다.One side and the other side of the
즉, 제1 및 제2 내부전극(121, 122)은 세라믹 바디(110)의 길이 방향 양 측면으로 번갈아 노출되는 부분을 통해 세라믹 바디(110)의 길이 방향(L)의 양 측면에 형성된 제1 및 제2 외부전극(131, 132)과 각각 전기적으로 연결될 수 있다.That is, the first and second
예를 들어, 제1 및 제2 내부전극(121, 122)은 입자 평균 크기가 0.1 내지 0.2 ㎛이고 40 내지 50 중량%의 도전성 금속 분말을 포함하는 내부전극용 도전성 페이스트에 의해 형성될 수 있으나, 이에 한정되지 않는다.For example, the first and second
상기 세라믹 시트 상에 상기 내부전극용 도전성 페이스트를 인쇄 공법 등으로 도포하여 내부전극 패턴을 형성할 수 있다. 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다. 상기 내부 전극 패턴이 인쇄된 세라믹 시트를 200 내지 300층 적층하고, 압착, 소성하여 세라믹 바디(110)를 제작할 수 있다.The internal electrode pattern may be formed by applying the conductive paste for internal electrodes on the ceramic sheet by a printing method or the like. The method for printing the conductive paste may use a screen printing method or a gravure printing method, but the present invention is not limited thereto. The
따라서, 제1 및 제2 외부 전극에 전압을 인가하면 서로 대향하는 제1 및 제2 내부전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 전자부품(100)의 정전 용량은 제1 및 제2 내부전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.Accordingly, when a voltage is applied to the first and second external electrodes, electric charges are accumulated between the first and second
즉, 제1 및 제2 내부전극(121, 122)의 서로 중첩되는 영역의 면적이 극대화될 경우 동일 사이즈의 캐패시터라도 정전 용량은 극대화될 수 있다.That is, when the area of the overlapping regions of the first and second
이러한 제1 및 제2 내부전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 0.4㎛ 이하일 수 있다. 또한, 제1 및 제2 내부전극(121, 122)의 층수는 400층 이상일 수 있다. 이에 따라, 적층 세라믹 전자부품(100)은 IT부품과 같이 소형화와 고용량을 크게 요구하는 부품으로서 사용될 수 있다.The thickness of the first and second
유전체층의 두께는 제1 및 제2 내부전극(121, 122) 사이의 간격에 대응되므로, 적층 세라믹 전자부품(100)의 정전 용량은 유전체층의 두께가 짧을수록 클 수 있다.Since the thickness of the dielectric layer corresponds to the gap between the first and second
제1 및 제2 내부전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 납(Pb) 또는 백금(Pt) 등의 단독 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.The conductive metal included in the conductive paste forming the first and second
세라믹 바디(110)의 내전압 특성은 제1 및 제2 내부전극(121, 122)의 간격이 길수록 향상될 수 있다.The withstand voltage characteristic of the
만약 적층 세라믹 전자부품(100)이 전장부품과 같이 높은 내전압 특성이 요구될 경우, 적층 세라믹 전자부품(100)은 유전체층(111)의 평균두께가 제1 및 제2 내부전극(121, 122)의 평균두께의 2배를 초과하도록 설계될 수 있다. 즉, 제1 및 제2 내부전극(121, 122) 사이 간격은 제1 및 제2 내부전극(121, 122) 각각의 두께의 평균의 2배 이상일 수 있다. 이에 따라, 적층 세라믹 전자부품(100)은 높은 내전압 특성을 가져서 전장부품으로 사용될 수 있다.If the multilayer ceramic
또한, 세라믹 바디(110)의 내구성(예: 휨강도)은 세라믹 바디(110)의 폭이 두께의 0.5배를 초과할 경우에 높은 신뢰도를 가질 수 있다.In addition, durability (eg, flexural strength) of the
도 3a는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 단면을 나타낸 측면도이고, 3A is a side view illustrating a cross-section of a multilayer ceramic electronic component according to an embodiment of the present invention;
도 3a를 참조하면, 제1 및 제2 외부전극(131, 132)은, 각각 적어도 일부분이 세라믹 바디(110)의 제1 및 제2 외측(예: 길이방향 일측 및 타측)에 접하는 제1 및 제2 베이스 전극층(131a, 132a)과, 각각 제1 및 제2 베이스 전극층(131a, 132a)을 커버하도록 배치된 제1 및 제2 도전성 수지층(131b, 132b)과, 각각 제1 및 제2 도전성 수지층(131b, 132b)을 커버하도록 배치된 제1 및 제2 도금층(131c, 132c)을 각각 포함할 수 있으며, 각각 세라믹 바디(110)의 표면을 따라 길이방향으로 확장될 수 있다.Referring to FIG. 3A , at least a portion of the first and second
예를 들어, 제1 및 제2 베이스 전극층(131a, 132a)은 제1 및 제2 내부전극(121, 122)이 가장 많이 함유한 금속 성분(예: Cu, Ni)과 동일한 금속 성분을 가장 많이 함유할 수 있으며, 소성에 의해 형성될 수 있다. 이에 따라, 제1 및 제2 베이스 전극층(131a, 132a)은 제1 및 제2 내부전극(121, 122)에 상대적으로 쉽게 결합될 수 있으므로, 제1 및 제2 내부전극(121, 122)의 전류를 효율적으로(예: 낮은 접촉저항) 취합할 수 있다.For example, the first and second
제1 및 제2 베이스 전극층(131a, 132a)은 금속 성분이 포함된 페이스트에 딥핑(dipping)하는 방법이나 세라믹 바디(110)의 두께 방향(T)의 적어도 일면 상에 도전성 금속을 포함하는 도전성 페이스트를 인쇄하는 방법으로 형성될 수 있으며, 시트(Sheet) 전사, 패드(Pad) 전사 방식에 의해 형성될 수도 있으나, 이에 한정되지 않는다.The first and second
또한, 제1 및 제2 베이스 전극층(131a, 132a)은 각각 세라믹 바디(110)의 표면을 따라 길이방향으로 확장될 수 있다. 제1 및 제2 베이스 전극층(131a, 132a)에 포함된 금속 성분이 일반적인 세라믹 구성요소에 비해 더 큰 강도를 가지므로, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 제1 및 제2 베이스 전극층(131a, 132a)의 길이방향 확장에 따라 표면 근처에 단단함을 더욱 집중시켜서 개선된 강도를 가질 수 있다.Also, the first and second
제1 및 제2 도금층(131c, 132c)은 구조적 신뢰성, 기판실장 용이성, 외부에 대한 내구도, 내열성, 등가직렬저항값(Equivalent Series Resistance, ESR) 중 적어도 일부를 개선시킬 수 있으며, 스퍼터 또는 전해 도금(Electric Deposition)에 따라 형성될 수 있으나, 이에 한정되지 않는다.The first and second plating layers 131c and 132c may improve at least some of structural reliability, board mounting ease, external durability, heat resistance, and Equivalent Series Resistance (ESR), and sputter or electrolytic plating (Electric Deposition) may be formed, but is not limited thereto.
또한, 제1 및 제2 외부전극(131, 132)은, 각각 제1 및 제2 도금층(131c, 132c)을 커버하도록 배치된 제3 및 제4 도금층(131d, 132d)을 각각 포함할 수 있다. 여기서, 제3 및 제4 도금층(131d, 132d)은 Sn을 가장 많이 함유할 수 있으며, 제1 및 제2 도금층(131c, 132c)은 Ni을 가장 많이 함유할 수 있다. 제3 및 제4 도금층(131d, 132d)이 제1 및 제2 외부전극(131, 132)에 포함될 경우, 제1 및 제2 도금층(131c, 132c)은 설계에 따라 생략될 수 있다.In addition, the first and second
제1 및 제2 도전성 수지층(131b, 132b)은 제1 및 제2 도금층(131c, 132c)에 비해 상대적으로 높은 유연성을 가지므로, 외부의 물리적 충격이나 적층 세라믹 전자부품(100)의 휨 충격으로부터 보호할 수 있으며, 기판 실장시에 가해지는 응력이나 인장 스트레스를 흡수하여 외부전극에 크랙이 발생하는 것을 방지할 수 있다.Since the first and second conductive resin layers 131b and 132b have relatively high flexibility compared to the first and second plating layers 131c and 132c, external physical impact or bending impact of the multilayer ceramic
예를 들어, 제1 및 제2 도전성 수지층(131b, 132b)은 글래스(glass)나 에폭시(epoxy) 수지와 같이 높은 유연성을 가지는 수지에 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag) 또는 납(Pb) 등의 도전성 입자가 함유된 구조를 가져서 높은 유연성과 높은 전도도를 가질 수 있다.For example, the first and second conductive resin layers 131b and 132b may include copper (Cu), nickel (Ni), or palladium (Pd) in a resin having high flexibility such as glass or epoxy resin. , platinum (Pt), gold (Au), silver (Ag), or lead (Pb) having a structure containing conductive particles such as high flexibility and high conductivity can have.
또한, 제1 및 제2 도전성 수지층(131b, 132b) 각각은 일부분이 세라믹 바디(110)의 표면에 접하도록 길이방향으로 확장될 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 제1 및 제2 도전성 수지층(131b, 132b)의 충격 흡수 성능을 세라믹 바디(110)의 표면에서 더욱 확장시킬 수 있다.In addition, each of the first and second conductive resin layers 131b and 132b may extend in the longitudinal direction so that a portion thereof is in contact with the surface of the
또한, 제1 및 제2 도전성 수지층(131b, 132b) 각각의 세라믹 바디(110) 상에서의 두께방향 두께는 제1 및 제2 베이스 전극층(131a, 132a) 각각의 세라믹 바디 (110) 상에서의 두께방향 두께보다 두꺼울 수 있다. 이에 따라, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 외부충격을 더욱 효율적으로 흡수할 뿐만 아니라 기판 실장 및 소성시 발생하는 응력을 더욱 효율적으로 흡수하고 세라믹 바디(110)에서 발생할 수 있는 어쿠스틱 노이즈(acoustic noise)를 더욱 효율적으로 상쇄시킬 수 있다.In addition, the thickness direction thickness of each of the first and second conductive resin layers 131b and 132b on the
여기서, 제1 및 제2 외부전극(131, 132) 각각의 세라믹 바디(110) 상에서의 두께방향 두께는 일반적인 경우보다 더욱 두꺼워질 수 있다. 일반적으로 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새는 제1 및 제2 외부전극(131, 132) 각각의 세라믹 바디(110) 상에서의 두께방향 두께가 클수록 수분침투에 상대적으로 취약해질 수 있다.Here, the thickness in the thickness direction on the
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층(140)은 제1 및 제2 외부전극(131, 132) 각각의 다양한 두께방향 두께에 대응하여 수분 침투에 취약한 부분에 발수 성능을 더욱 집중시켜서 전반적 발수 효율을 향상시킬 수 있다.The water-
도 3b는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층을 확대한 측면도이고, 도 4는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층 형태를 예시한 사시도이다.3B is an enlarged side view of the water repellent layer of the multilayer ceramic electronic component according to an embodiment of the present invention, and FIG. 4 is a perspective view illustrating the form of the water repellent layer of the multilayer ceramic electronic component according to the exemplary embodiment of the present invention.
도 3b 및 도 4를 참조하면, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은, 제1 및 제2 도금층(131c, 132c)의 외측 표면과 세라믹 바디(110)의 표면을 함께 커버하는 발수층(140)을 더 포함한다.3B and 4 , in the multilayer ceramic electronic component according to an embodiment of the present invention, the water repellent covering the outer surfaces of the first and second plating layers 131c and 132c and the surface of the
예를 들어, 발수층(140)은 내습신뢰성 향상을 위해 Si를 포함하는 유/무기계 화합물로 구성될 수 있으며, 불소(F)를 포함하는 유/무기물 및 폴리머 성분으로 구성될 수 있다. 발수층(140)은 실란 커플링제, 실리콘-레진으로 구현될 수 있으나, 발수 성능을 가지기만 하면 특별히 이에 한정되지 않는다.For example, the
발수층(140)은 제1 및 제2 도금층(131c, 132c)과 세라믹 바디(110) 사이 틈새를 커버하는 부분(143)과, 세라믹 바디(110)의 표면을 커버하는 부분(142)과, 제1 및 제2 외부전극(131, 132)을 커버하는 부분(141)을 포함할 수 있다.The
발수층(140)에서 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새를 커버하는 부분(143)은 제1 두께(Pa)를 가지고, 발수층(140)에서 세라믹 바디(110)의 표면을 커버하는 부분(142)은 제2 두께(Pb)를 가지고, 발수층의 외측 표면이 길이방향과 평행해지는 부분에서 상기 틈새까지의 길이방향 길이는 Pc이다.The
여기서, 제1 두께(Pa)의 방향은 발수층(140)의 외측 표면이 길이방향과 평행해지는 지점에서 발수층(140)의 제1 및 제2 외부전극(131, 132)을 커버하는 부분(141)의 외측 표면의 일 지점까지 이어지는 사선에 대해 수직이다. 즉, 상기 사선과, 제1 두께(Pa)와, 발수층(140)의 외측 표면이 길이방향과 평행해지는 부분에서 상기 틈새까지의 길이방향 길이(Pc)는 직각삼각형을 이룰 수 있다.Here, the direction of the first thickness Pa is the portion ( 141) perpendicular to the diagonal line leading to a point on the outer surface of the That is, the diagonal line, the first thickness Pa, and the length Pc in the longitudinal direction from the portion in which the outer surface of the
본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 상대적으로 수분침투에 취약한 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새에 발수 성능을 상대적으로 집중하도록 발수층(140)을 구성할 수 있다.In the multilayer ceramic electronic component according to an embodiment of the present invention, the water repellent layer ( 140) can be configured.
발수층(140)에서 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새를 커버하는 부분(143)의 일부분은 우선적으로 배치될 수 있다.A portion of the
이후, 발수층(140)에서 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새를 커버하는 부분(143)의 나머지 부분은 제1 및 제2 외부전극(131, 132)을 커버하는 부분(141)과 발수층(140)에서 세라믹 바디(110)의 표면을 커버하는 부분(142)과 함께 고른 두께로 일체화되어 배치될 수 있다.Thereafter, in the
이에 따라, 발수층(140)에서 우선적으로 배치된 부분은 이후에 배치된 부분에 의해 상기 틈새를 향하는 방향으로 눌려질 수 있으므로, 상기 틈새에 더욱 촘촘히 메워질 수 있다. 따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 상대적으로 수분침투에 취약한 틈새에 발수 성능을 더욱 효율적으로 집중시킬 수 있다.Accordingly, since the portion preferentially disposed in the
발수층(140)의 발수 성능은 발수층(140)의 두께가 두꺼울수록 향상될 수 있으며, 적층 세라믹 전자부품의 제조비용 및 제조시간은 발수층(140)의 두께가 얇을수록 작을 수 있다. 따라서, 발수층(140)의 제2 두께(Pb)는 적절히 설정될 수 있다.The water-repellent performance of the water-
또한, 발수층(140)에서 우선적으로 배치된 부분이 이후에 배치된 부분에 의해 틈새를 향하는 방향으로 눌려지는 힘은 제1 두께(Pa)가 클수록 더 크게 요구될 수 있으며, 제2 두께(Pb)가 클수록 클 수 있다.In addition, the force by which the portion preferentially disposed in the
따라서, 제1 두께(Pa)와 제2 두께(Pb)의 비율이 최적화될 경우, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 발수 성능을 다양하게 설계하면서도 다양한 발수 성능에 대응하여 상기 틈새의 발수 성능을 효율적으로 집중시킬 수 있다.Therefore, when the ratio of the first thickness Pa and the second thickness Pb is optimized, the multilayer ceramic electronic component according to an embodiment of the present invention has various designs for water repellency performance and responds to various water repellency performance of the gap. of water-repellent performance can be efficiently concentrated.
표 1은 발수층(140)에서 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새를 커버하는 부분(143)의 발수 성능이 기준 발수 성능 이상일 때의 Pa값들을 세라믹 바디(110)의 길이방향 길이(L)별로 정리한 표이다. Pa는 3.73㎛ 이상 30.71㎛ 이하일 수 있으나, L은 1.0mm 이상 3.2mm 이하일 수 있으나, 이에 한정되지 않는다. 여기서, 발수 성능은 85도의 온도와 85%의 습도의 환경에서 75V의 전압이 인가된 상태로 15시간 흐른 뒤에 적층 세라믹 전자부품의 성능(예: 내부저항, 절연성능 등)을 측정할 때에 기준 성능 이상인지 여부를 측정하여 획득하였다.Table 1 shows the Pa values when the water repellency performance of the
표 2는 발수층(140)에서 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새를 커버하는 부분(143)의 발수 성능이 기준 발수 성능 이상일 때의 Pb값과 Pa/Pb값을 세라믹 바디(110)의 길이방향 길이(L)별로 정리한 표이다. Pb는 0.1㎛ 이상 1.0㎛ 이하일 수 있으나, 이에 한정되지 않는다. 발수 성능은 표 1에서와 동일한 실험조건으로 획득하였다. Table 2 shows Pb values and Pa when the water-repellent performance of the
표 1 및 표 2를 참조하면, Pb가 최소값일 경우, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 Pa/Pb가 111 이하일 경우에 표 1 및 표 2의 모든 L값에 대해 높은 틈새 발수 성능을 가질 수 있다.표 1 및 표 2를 참조하면, Pb가 최대값일 경우, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 Pa/Pb가 20 이상일 경우에 표 1 및 표 2의 모든 L값에 대해 높은 틈새 발수 성능을 가질 수 있다.Referring to Tables 1 and 2, when Pb is the minimum value, the multilayer ceramic electronic component according to an embodiment of the present invention has high crevice water repellency for all L values of Tables 1 and 2 when Pa/Pb is 111 or less. performance. Referring to Tables 1 and 2, when Pb is the maximum value, the multilayer ceramic electronic component according to an embodiment of the present invention has all L of Tables 1 and 2 when Pa/Pb is 20 or more. It can have high crevice water repellency performance for the value.
따라서, Pa/Pb가 20 이상 111 이하일 경우, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 표 1 및 표 2의 모든 L값에 대해 높은 틈새 발수 성능을 가질 수 있다.Therefore, when Pa/Pb is 20 or more and 111 or less, the multilayer ceramic electronic component according to an embodiment of the present invention may have high crevice water repellency performance for all L values of Tables 1 and 2.
표 3은 표 2의 Pb값과 Pa/Pb값에 L값을 변수로 추가하여 세라믹 바디(110)의 길이방향 길이(L)별로 정리한 표이다.Table 3 is a table organized by length (L) in the longitudinal direction of the
표 3을 참조하면, Pb가 최소값일 경우, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 [(Pa/Pb)*(1.0mm/L)]가 67 이하일 경우에 표 3의 모든 L값에 대해 L값을 고려하여 높은 틈새 발수 성능을 가질 수 있다.표 3을 참조하면, Pb가 최대값일 경우, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 [(Pa/Pb)*(1.0mm/L)]가 6.25 이상일 경우에 표 3의 모든 L값에 대해 L값을 고려하여 높은 틈새 발수 성능을 가질 수 있다.Referring to Table 3, when Pb is the minimum value, in the multilayer ceramic electronic component according to an embodiment of the present invention, all L values in Table 3 when [(Pa/Pb)*(1.0mm/L)] is 67 or less In consideration of the L value, high crevice water repellency performance may be obtained. Referring to Table 3, when Pb is the maximum value, the multilayer ceramic electronic component according to an embodiment of the present invention has [(Pa/Pb)*(1.0). mm/L)] is 6.25 or more, it can have high crevice water repellency performance considering the L value for all L values in Table 3.
따라서, [(Pa/Pb)*(1.0mm/L)]가 6.25 이상 67 이하일 경우, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 표 3의 모든 L값에 대해 L값을 고려하여 높은 틈새 발수 성능을 가질 수 있다.Therefore, when [(Pa/Pb)*(1.0mm/L)] is 6.25 or more and 67 or less, the multilayer ceramic electronic component according to an embodiment of the present invention has a high value in consideration of L values for all L values in Table 3 It may have a crevice water repellent performance.
한편, 발수층(140)에서 우선적으로 배치된 부분이 이후에 배치된 부분에 의해 눌려지는 방향은 아래의 표 4, 표 5 및 표 6에 의해 최적화될 수 있다.On the other hand, the direction in which the portion preferentially disposed in the
표 4는 발수층(140)에서 제1 및 제2 외부전극(131, 132)과 세라믹 바디(110) 사이 틈새를 커버하는 부분(143)의 발수 성능이 기준 발수 성능 이상일 때의 Pc값들을 세라믹 바디(110)의 길이방향 길이(L)별로 정리한 표이다. Pc는 5.54㎛ 이상 58.06㎛ 이하일 수 있고, L은 1.0mm 이상 3.2mm 이하일 수 있으나, 이에 한정되지 않는다. 발수 성능은 표 1에서와 동일한 실험조건으로 획득하였다.Table 4 shows the Pc values when the water repellent performance of the
표 5는 표 1의 Pa 평균값과 표 4의 Pc 평균값의 arcsin 함수값들을 세라믹 바디(110)의 길이방향 길이(L)별로 정리한 표이다.Table 5 is a table in which the arcsin function values of the average value of Pa of Table 1 and the average value of Pc of Table 4 are arranged according to the length (L) in the longitudinal direction of the
표 1, 표 4 및 표 5을 참조하면, arcsin(Pa/Pc)은 30도 이상 60도 이하일 수 있다. 이에 따라, 발수층(140)에서 우선적으로 배치된 부분은 이후에 배치된 부분에 의해 틈새를 향하는 방향으로 효율적으로 눌려질 수 있으므로, 상기 틈새에 더욱 촘촘히 메워질 수 있다. 따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 상대적으로 수분침투에 취약한 틈새에 발수 성능을 더욱 효율적으로 집중시킬 수 있다.Referring to Table 1, Table 4, and Table 5, arcsin (Pa / Pc) may be 30 degrees or more and 60 degrees or less. Accordingly, the portion preferentially disposed in the
표 6은 표 5의 arcsin 함수값들에 L값을 변수로 추가하여 세라믹 바디(110)의 길이방향 길이(L)별로 정리한 표이다.Table 6 is a table organized by length (L) in the longitudinal direction of the
표 6을 참조하면, [arcsin(Pa/Pc) * (L2/1.0mm2)]은 50도 이상 60도 이하일 수 있다. 이에 따라, 발수층(140)에서 우선적으로 배치된 부분은 이후에 배치된 부분에 의해 틈새를 향하는 방향으로 세라믹 바디의 길이를 고려하여 눌려질 수 있으므로, 상기 틈새에 더욱 촘촘히 메워질 수 있다. 따라서, 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품은 상대적으로 수분침투에 취약한 틈새에 발수 성능을 더욱 세라믹 바디의 길이를 고려하여 효율적으로 집중시킬 수 있다.Referring to Table 6, [arcsin(Pa/Pc) * (L2/1.0mm2)] may be 50 degrees or more and 60 degrees or less. Accordingly, the portion preferentially disposed in the
도 5a는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층의 틈새 커버 부분을 나타낸 SEM 도면이고, 도 5b는 본 발명의 일 실시 예에 따른 적층 세라믹 전자부품의 발수층의 세라믹 바디 커버 부분을 나타낸 SEM 도면이다.5A is an SEM view illustrating a gap cover part of a water repellent layer of a multilayer ceramic electronic component according to an embodiment of the present invention, and FIG. 5B is a ceramic body cover of the water repellent layer of the multilayer ceramic electronic component according to an exemplary embodiment of the present invention. SEM diagram showing the part.
도 5a 및 도 5b를 참조하면, 발수층은 제1 및 제2 도금층(Ni)과 제3 및 제4 도금층(Sn)을 커버할 수 있으며, 발수층에서 우선적으로 배치된 부분(Coating)은 이후에 배치된 부분(Pt depot)에 의해 상기 틈새를 향하는 방향으로 눌려질 수 있다.5A and 5B , the water repellent layer may cover the first and second plating layers (Ni) and the third and fourth plating layers (Sn), and the portion preferentially disposed in the water repellent layer (Coating) is then It may be pressed in a direction toward the gap by a portion (Pt depot) disposed on the .
이에 따라, 발수층에서 제1 및 제2 도금층(Ni)과 세라믹 바디 사이 틈새를 커버하는 부분은 틈새에 가까울수록 높은 밀도를 가지도록 구성될 수 있다.Accordingly, the portion covering the gap between the first and second plating layers Ni and the ceramic body in the water repellent layer may be configured to have a higher density as it approaches the gap.
또한, 발수층에서 제1 및 제2 도금층(Ni)과 세라믹 바디 사이 틈새를 커버하는 부분은 발수층에서 세라믹 바디의 표면을 커버하는 부분의 내측 표면에서부터 발수층에서 상기 제1 및 제2 도금층의 외측 표면을 커버하는 부분의 내측 표면까지 연속적으로 이어지는 표면을 가질 수 있다.In addition, the portion covering the gap between the first and second plating layers (Ni) and the ceramic body in the water repellent layer is from the inner surface of the portion covering the surface of the ceramic body in the water repellent layer to the first and second plating layers in the water repellent layer. It may have a surface that continues continuously to the inner surface of the portion that covers the outer surface.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited by the appended claims.
따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.Therefore, various types of substitution, modification and change will be possible by those skilled in the art within the scope not departing from the technical spirit of the present invention described in the claims, and it is also said that it falls within the scope of the present invention. something to do.
100 : 적층 세라믹 전자부품
110 : 세라믹 바디
111 : 유전체층
121, 122 : 제 1 및 제 2 내부전극
131, 132 : 제 1 및 제 2 외부전극
131a, 132a : 제 1 및 제 2 베이스 전극층
131b, 132b : 제 1 및 제 2 도전성 수지층
131c, 132c : 제 1 및 제 2 도금층
131d, 132d : 제 3 및 제 4 도금층
140 : 발수층
141 : 제1 및 제2 외부전극을 커버하는 부분
142 : 세라믹 바디의 표면을 커버하는 부분
143 : 제1 및 제2 도금층과 세라믹 바디 사이 틈새를 커버하는 부분
210 : 기판
221, 222 : 제1 및 제2 전극패드
230 : 솔더100: multilayer ceramic electronic component
110: ceramic body
111: dielectric layer
121, 122: first and second internal electrodes
131, 132: first and second external electrodes
131a, 132a: first and second base electrode layers
131b, 132b: first and second conductive resin layers
131c, 132c: first and second plating layers
131d, 132d: third and fourth plating layers
140: water repellent layer
141: a portion covering the first and second external electrodes
142: a part that covers the surface of the ceramic body
143: a portion covering a gap between the first and second plating layers and the ceramic body
210: substrate
221, 222: first and second electrode pads
230: Solder
Claims (12)
각각 상기 제1 및 제2 내부전극 중 대응되는 내부전극에 연결되도록 상기 세라믹 바디의 제1 및 제2 외측에 배치되는 제1 및 제2 외부전극; 및
상기 세라믹 바디의 표면에서 상기 제1 및 제2 외부전극이 배치되지 않은 제1 영역과, 상기 세라믹 바디의 표면에서 상기 제1 및 제2 외부전극이 배치된 제2 영역과 상기 제1 영역 사이 틈새를 함께 커버하는 발수층(water repellency layer)을 포함하고,
상기 발수층에서 상기 틈새를 커버하는 부분의 제1 두께가 Pa이고, 상기 발수층에서 상기 세라믹 바디의 표면을 커버하는 부분의 제2 두께가 Pb이고,
Pa/Pb는 3.73 이상 307.1 이하인 적층 세라믹 전자부품.
a ceramic body including a dielectric layer and first and second internal electrodes stacked so as to be alternately exposed to the first and second outer sides with the dielectric layer interposed therebetween;
first and second external electrodes disposed on the first and second outer sides of the ceramic body to be connected to corresponding internal electrodes among the first and second internal electrodes, respectively; and
A gap between a first region in which the first and second external electrodes are not disposed on the surface of the ceramic body and a second region in which the first and second external electrodes are disposed on the surface of the ceramic body and the first region Containing a water repellency layer (water repellency layer) to cover together,
A first thickness of a portion covering the gap in the water repellent layer is Pa, and a second thickness of a portion covering the surface of the ceramic body in the water repellent layer is Pb,
Pa/Pb is 3.73 or more and 307.1 or less of a multilayer ceramic electronic component.
Pa/Pb는 20 이상 111 이하인 적층 세라믹 전자부품.
According to claim 1,
Pa/Pb is 20 or more and 111 or less in a multilayer ceramic electronic component.
Pa는 3.73㎛ 이상 30.71㎛ 이하이고,
Pb는 0.1㎛ 이상 1.0㎛ 이하인 적층 세라믹 전자부품.
According to claim 1,
Pa is 3.73 μm or more and 30.71 μm or less,
Pb is 0.1 µm or more and 1.0 µm or less in a multilayer ceramic electronic component.
상기 발수층의 외측 표면이 길이방향과 평행해지는 부분에서 상기 틈새까지의 길이방향 길이가 Pc이고,
Pa는 3.73㎛ 이상 30.71㎛ 이하이고,
Pc는 5.54㎛ 이상 58.06㎛ 이하인 적층 세라믹 전자부품.
According to claim 1,
The length in the longitudinal direction from the portion where the outer surface of the water-repellent layer is parallel to the longitudinal direction to the gap is Pc,
Pa is 3.73 μm or more and 30.71 μm or less,
Pc is a multilayer ceramic electronic component having a size of 5.54 µm or more and 58.06 µm or less.
상기 세라믹 바디의 길이방향 길이가 L이고, L은 1.0mm 이상 3.2mm 이하인 적층 세라믹 전자부품.
5. The method of claim 3 or 4,
A longitudinal length of the ceramic body is L, and L is 1.0 mm or more and 3.2 mm or less.
상기 세라믹 바디의 길이방향 길이가 L이고, L은 1.0mm 이상 3.2mm 이하이고,
[(Pa/Pb)*(1.0mm/L)]은 6.25 이상 67 이하인 적층 세라믹 전자부품.
According to claim 1,
The longitudinal length of the ceramic body is L, and L is 1.0 mm or more and 3.2 mm or less,
[(Pa/Pb)*(1.0mm/L)] is 6.25 or more and 67 or less of a multilayer ceramic electronic component.
상기 발수층의 외측 표면이 길이방향과 평행해지는 부분에서 상기 틈새까지의 길이방향 길이가 Pc이고, arcsin(Pa/Pc)은 30도 이상 60도 이하인 적층 세라믹 전자부품.
7. The method of claim 1 or 6,
A length in a longitudinal direction from a portion in which the outer surface of the water repellent layer is parallel to the longitudinal direction to the gap is Pc, and arcsin (Pa/Pc) is 30 degrees or more and 60 degrees or less.
상기 발수층은 상기 발수층에서 상기 세라믹 바디의 표면을 커버하는 부분의 내측 표면에서부터 상기 틈새를 커버하는 부분의 내부 경계면까지 연속적으로 이어지는 경계면을 가지는 적층 세라믹 전자부품.
According to claim 1,
The water repellent layer may have an interface continuously extending from an inner surface of a portion covering the surface of the ceramic body to an inner boundary surface of a portion covering the gap in the water repellent layer.
상기 발수층에서 상기 내부 경계면의 내측 부분의 밀도는 상기 세라믹 바디의 표면을 커버하는 부분의 밀도보다 더 높은 적층 세라믹 전자부품.
9. The method of claim 8,
In the water repellent layer, a density of an inner portion of the inner interface is higher than a density of a portion covering the surface of the ceramic body.
상기 발수층은 실란 커플링제 및 실리콘-레진 중 적어도 하나를 포함하는 적층 세라믹 전자부품.
9. The method of claim 1 or 8,
The water-repellent layer includes at least one of a silane coupling agent and a silicon-resin.
상기 제1 및 제2 외부전극은 상기 제1 및 제2 외부전극의 외측 표면에 구성된 제1 및 제2 도금층을 포함하고,
상기 발수층은 상기 제1 및 제2 도금층의 외측 표면의 적어도 일부분을 더 커버하는 적층 세라믹 전자부품.
According to claim 1,
The first and second external electrodes include first and second plating layers formed on outer surfaces of the first and second external electrodes;
The water repellent layer further covers at least a portion of outer surfaces of the first and second plating layers.
상기 제1 및 제2 도금층 중 대응되는 도금층에 의해 외측에서 커버되는 제1 및 제2 도전성 수지층; 및
상기 제1 및 제2 도전성 수지층 중 대응되는 도전성 수지층에 의해 외측에서 커버되는 제1 및 제2 베이스 전극층; 을 더 포함하고,
상기 제1 및 제2 도전성 수지층 각각의 두께는 상기 제1 및 제2 베이스 전극층 각각의 두께보다 더 두꺼운 적층 세라믹 전자부품.The method of claim 11, wherein the first and second external electrodes,
first and second conductive resin layers covered from the outside by corresponding plating layers among the first and second plating layers; and
first and second base electrode layers covered from the outside by corresponding conductive resin layers among the first and second conductive resin layers; further comprising,
A thickness of each of the first and second conductive resin layers is greater than a thickness of each of the first and second base electrode layers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200037324A KR102449363B1 (en) | 2018-11-16 | 2020-03-27 | Multilayer ceramic electronic component |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180141421A KR102096464B1 (en) | 2018-11-16 | 2018-11-16 | Multilayer ceramic electronic component |
| KR1020200037324A KR102449363B1 (en) | 2018-11-16 | 2020-03-27 | Multilayer ceramic electronic component |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020180141421A Division KR102096464B1 (en) | 2018-11-16 | 2018-11-16 | Multilayer ceramic electronic component |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200057673A KR20200057673A (en) | 2020-05-26 |
| KR102449363B1 true KR102449363B1 (en) | 2022-09-30 |
Family
ID=83451612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200037324A KR102449363B1 (en) | 2018-11-16 | 2020-03-27 | Multilayer ceramic electronic component |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102449363B1 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5439944B2 (en) * | 2009-05-18 | 2014-03-12 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
| JP5459487B2 (en) | 2010-02-05 | 2014-04-02 | 株式会社村田製作所 | Multilayer electronic component and manufacturing method thereof |
| KR102007295B1 (en) * | 2013-12-12 | 2019-08-05 | 삼성전기주식회사 | Multi-layered ceramic capacitor, manufacturing method thereof and board for mounting the same |
| JP6395322B2 (en) * | 2015-12-01 | 2018-09-26 | 太陽誘電株式会社 | Electronic component, manufacturing method thereof, and circuit board |
-
2020
- 2020-03-27 KR KR1020200037324A patent/KR102449363B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20200057673A (en) | 2020-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102068804B1 (en) | Multilayer ceramic electronic component | |
| KR102129920B1 (en) | Multilayer ceramic electronic component and interposer included therein | |
| KR102586070B1 (en) | Multilayer ceramic electronic component | |
| CN112397315B (en) | Multilayer capacitor and board having the same mounted thereon | |
| KR102096464B1 (en) | Multilayer ceramic electronic component | |
| KR20190121200A (en) | Multilayer ceramic electronic component | |
| KR20190121217A (en) | Multilayer ceramic electronic component | |
| KR102409107B1 (en) | Multilayer ceramic electronic component | |
| KR102029597B1 (en) | Multilayer ceramic electronic component | |
| KR102126416B1 (en) | Multilayer ceramic electronic component array | |
| KR102263865B1 (en) | Multilayer ceramic electronic component | |
| CN112397309B (en) | Multilayer capacitor and board having the same mounted thereon | |
| KR102048155B1 (en) | Multilayer ceramic electronic component | |
| KR102449363B1 (en) | Multilayer ceramic electronic component | |
| KR102442833B1 (en) | Multilayer ceramic electronic component | |
| US20240194405A1 (en) | Multilayer ceramic capacitor | |
| CN111029148B (en) | Multilayer ceramic electronic component | |
| CN116266502A (en) | Ceramic electronic component | |
| KR20190121197A (en) | Multilayer ceramic electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |