KR102446721B1 - Method for manufacturing high voltage multi-layer ceramic capacitor - Google Patents
Method for manufacturing high voltage multi-layer ceramic capacitor Download PDFInfo
- Publication number
- KR102446721B1 KR102446721B1 KR1020200119271A KR20200119271A KR102446721B1 KR 102446721 B1 KR102446721 B1 KR 102446721B1 KR 1020200119271 A KR1020200119271 A KR 1020200119271A KR 20200119271 A KR20200119271 A KR 20200119271A KR 102446721 B1 KR102446721 B1 KR 102446721B1
- Authority
- KR
- South Korea
- Prior art keywords
- bar
- forming
- electrode
- insulating layer
- powder
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/252—Terminals the terminals being coated on the capacitive element
Abstract
본 발명은 고압 적층 세라믹 커패시터 제조방법에 관한 것으로, 다수개의 스트라이프 패턴형 전극이 서로 일정한 간격으로 이격되게 각각 형성되는 다수개의 그린 시트를 스트라이프 패턴형 전극이 서로 교차되도록 적층한 후 압착하여 압착바를 형성하는 단계; 스트라이프 패턴형 전극이 폭방향으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상을 갖는 내부전극으로 형성되게 압착바를 절단하여 절단바를 형성하는 단계; 절단바를 바인더 탈지한 후 소결하여 소성바를 형성하는 단계; 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계; 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 소성칩을 형성하는 단계; 및 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 내부전극과 연결되게 외부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention relates to a method for manufacturing a high-voltage multilayer ceramic capacitor, wherein a plurality of green sheets in which a plurality of stripe pattern electrodes are formed to be spaced apart from each other are stacked so that the stripe pattern electrodes cross each other, and then pressed to form a compression bar to do; forming a cut bar by cutting the compression bar so that the stripe pattern-type electrode is formed as an internal electrode having an overall electrode shape on the side surface in which the end of one side or the other side is exposed in the width direction; forming a fired bar by sintering the cutting bar after binder degreasing; forming a side insulating layer on one side or the other side of the firing bar in the width direction using an aerosol coating method, respectively; forming a fired chip by cutting the firing bar on which the side insulating layer is formed so that the inner electrode having the entire side electrode shape is exposed at one end or the other end in the longitudinal direction; and forming an external electrode at one end or the other end of the firing chip in the longitudinal direction to be connected to the internal electrode, respectively.
Description
본 발명은 고압 적층 세라믹 커패시터 제조방법에 관한 것으로, 특히 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있는 적층 세라믹 커패시터 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a high-voltage multilayer ceramic capacitor, and in particular, after forming a firing bar by sintering a cut bar having internal electrodes in the shape of an entire side electrode, one or the other side in the width direction of the firing bar is made of the same dielectric material as the firing bar. By applying an aerosol coating method to form a side insulating layer, the internal electrode formed in the shape of the entire side electrode exposed to the interface of one or the other end in the width direction of the firing bar is insulated to improve reliability and productivity of manufacturing work when applied to high voltage. It relates to a method for manufacturing a multilayer ceramic capacitor that can be improved.
적층 세라믹 커패시터(MLCC: Multi Layer Ceramic Capacitor)는 유전체층과 내부전극층을 교대로 적층하여 제조하는 것으로, 관련기술이 한국등록특허공보 제10-1731452호(특허문헌 1)에 공개되어 있다. A multilayer ceramic capacitor (MLCC) is manufactured by alternately stacking dielectric layers and internal electrode layers, and a related technology is disclosed in Korean Patent Registration No. 10-1731452 (Patent Document 1).
특허문헌 1은 고전압 적층 세라믹 커패시터로, 적층 세라믹 소성체, 다수개의 제1 내부전극 층, 다수개의 제2내부전극층, 제1외부전극, 제2외부전극, 제1아크 쉴드 패턴(arc sheild pattern)층 및 다수개의 제2아크 쉴드 패턴층을 포함하여 구성된다. 적층 세라믹 커패시터의 적층 세라믹 소성체는 내측에 다수개의 제1 내부전극 층이나 다수개의 제2내부전극층이 형성되고, 다수개의 제1내부전극층은 각각 적층 세라믹 소성체의 내측에 제1방향의 일측의 끝단이 적층 세라믹 소성체의 제1방향의 일측의 끝단으로 각각 노출되도록 형성되며, 다수개의 제2내부전극층은 각각 적층 세라믹 소성체의 내측에 제1방향의 타측의 끝단이 적층 세라믹 소성체의 제1방향의 타측의 끝단으로 각각 노출되며 다수개의 제1내부전극층과 각각 교호 즉, 교차되도록 형성된다. 제1외부전극은 다수개의 제1내부전극층과 각각 연결되도록 상기 적층 세라믹 소성체의 제1방향의 일측의 끝단을 감싸도록 형성되며, 제2외부전극은 다수개의 제2내부전극층과 각각 연결되도록 적층 세라믹 소성체의 제1방향의 타측의 끝단을 감싸도록 형성된다. 제1아크 쉴드 패턴층은 각각 다수개의 제1내부전극층과 동일한 평면에 배치되고 제1내부전극층과 이격되어 제1내부전극층을 감싸도록 적층 다수개의 세라믹 소성체의 내측에 형성되며, 다수개의 제2아크 쉴드 패턴층은 각각 다수개의 제2내부전극층과 동일한 평면에 배치되며 제2내부전극층과 이격되어 제2내부전극층을 감싸도록 적층 세라믹 소성체의 내측에 형성된다.
특허문헌 1에 기재된 바와 같은 적층 세라믹 커패시터는 고압용으로 사용하기 위해 내부전극이 측면 전체 전극 형상(side full pattern shape electrode)으로 형성된다. 측면 전체 전극 형상으로 형성되는 내부전극을 갖는 종래의 고압용 적층 세라믹 커패시터의 제조방법은 시트 형성한 후 시트에 측면 전체 전극 형상을 갖는 내부전극을 인쇄한다. 내부전극이 인쇄되면 다수개의 시트를 적층한 후 압착하여 압착바(bar)를 형성한다. 압착바는 절단하여 측면 전체 전극 형상을 갖는 내부전극이 노출되게 절단바를 형성하고, 절단바가 형성되면 측면 즉, 절단바와 폭방향으로 노츨되는 내부전극의 절연을 위해 측면절연층을 형성한다. 측면절연층이 형성된 절단바는 다시 절단하여 그린칩으로 형성하고, 그린칩이 형성되면 바인더 탈지, 소결, 재산화 열처리, 연마, 외부전극 형성 및 도금 등의 공지된 각 공정을 수행하여 종래의 고압용 적층 세라믹 커패시터를 제조한다. In the multilayer ceramic capacitor as described in
측면 전체 전극 형상으로 내부전극이 형성되는 종래의 고압용 적층 세라믹 커패시터의 전술한 바와 같이, 절단바의 폭방향의 일측이나 타측의 끝단으로 노출되는 내부전극의 절연을 위해 디핑(dipping)이나 인쇄 방법으로 측면절연층을 형성함으로써 수 회 반복해야 함으로 인해 제조 공정의 생산성을 저하시킬 수 있는 문제점이 있고, 측면절연층을 절단바의 유전체 재질과 동일한 것을 사용하는 경우에 수축율의 차이로 인해 크랙(carck)이 발생될 수 있으며, 수축율을 동일하게 하기 위해 절단바의 유전체 재질과 상이한 유전체 재질을 이용해 측면절연층을 형성하는 경우에 측면 전체 전극 형상으로 내부전극이 절단바의 폭방향의 일측이나 타측의 계면에서 수직방향으로 굽어지는 변형이 발생될 수 있는 문제점이 있다.As described above for the conventional high-voltage multilayer ceramic capacitor in which the inner electrode is formed in the shape of an entire side electrode, a dipping or printing method is used to insulate the inner electrode exposed through the end of one or the other side in the width direction of the cutting bar. There is a problem that the productivity of the manufacturing process may be reduced due to the need to repeat several times by forming the side insulating layer as a side insulating layer. ) may occur, and when the side insulating layer is formed using a dielectric material different from the dielectric material of the cutting bar in order to equalize the shrinkage rate, the inner electrode is formed in the shape of the entire side electrode in the width direction of one side or the other side of the cutting bar. There is a problem in that deformation that is bent in the vertical direction at the interface may occur.
본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있는 고압 적층 세라믹 커패시터 제조방법을 제공함에 있다.An object of the present invention is to solve the above problems, and after forming a firing bar by sintering a cutting bar having an internal electrode in the shape of an entire side electrode, the same dielectric material as the firing bar is formed on one side or the other side in the width direction of the firing bar. By applying an aerosol coating method to form a side insulating layer, the internal electrode formed in the shape of the entire side electrode exposed to the interface of one or the other end in the width direction of the firing bar is insulated to improve reliability and productivity of manufacturing work when applied to high voltage. An object of the present invention is to provide a method for manufacturing a high-voltage multilayer ceramic capacitor that can be improved.
본 발명의 다른 목적은 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 절단바와 측면절연층의 동시 소결로 인한 크랙 발생을 방지하거나 측면 전체 전극 형상으로 형성된 내부전극이 절단바의 폭방향의 일측이나 타측의 계면에서 수직방향으로 굽어지는 변형 발생을 제거하여 소성바의 측면 단차를 방지할 수 있는 고압 적층 세라믹 커패시터 제조방법을 제공함에 있다.Another object of the present invention is to form a firing bar by sintering a cutting bar having an internal electrode in the shape of an entire side electrode, and then apply the same dielectric material as the firing bar to one or the other side in the width direction of the firing bar by an aerosol coating method to insulate the side. By forming a layer, the occurrence of cracks due to simultaneous sintering of the cutting bar and the side insulating layer is prevented, or the internal electrode formed in the shape of the entire side electrode is bent in the vertical direction at the interface of one side or the other side in the width direction of the cutting bar. An object of the present invention is to provide a method for manufacturing a high-voltage multilayer ceramic capacitor capable of preventing side steps of a firing bar.
본 발명의 고압 적층 세라믹 커패시터 제조방법은 다수개의 스트라이프 패턴형 전극(stripe pattern shape electrode)이 서로 일정한 간격으로 이격되게 각각 형성되는 다수개의 그린 시트(green sheet)를 스트라이프 패턴형 전극이 서로 교차되도록 적층한 후 압착하여 압착바를 형성하는 단계; 상기 스트라이프 패턴형 전극이 폭방향으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상(side full pattern shape electrode)을 갖는 내부전극으로 형성되게 상기 압착바를 절단하여 절단바를 형성하는 단계; 상기 절단바를 바인더 탈지한 후 소결하여 소성바를 형성하는 단계; 상기 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계; 상기 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 소성칩을 형성하는 단계; 및 상기 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 상기 내부전극과 연결되게 외부전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to the method of manufacturing a high-voltage multilayer ceramic capacitor of the present invention, a plurality of green sheets in which a plurality of stripe pattern-shaped electrodes are formed to be spaced apart from each other at regular intervals are stacked so that the stripe pattern-shaped electrodes cross each other. and then pressing to form a pressing bar; forming a cut bar by cutting the compression bar so that the stripe pattern-type electrode is formed as an internal electrode having a side full pattern shape electrode in which one end or the other end is exposed in the width direction; forming a fired bar by sintering the cutting bar after binder degreasing; forming a side insulating layer on one side or the other side in the width direction of the firing bar using an aerosol coating method, respectively; forming a fired chip by cutting the firing bar on which the side insulating layer is formed so that one or the other end of the inner electrode having an overall side electrode shape is exposed in the longitudinal direction; and forming an external electrode at one end or the other end of the fired chip in the longitudinal direction to be connected to the internal electrode, respectively.
본 발명의 고압 적층 세라믹 커패시터 제조방법은 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있는 이점이 있고, 절단바와 측면절연층의 동시 소결로 인한 크랙 발생을 방지하거나 측면 전체 전극 형상으로 형성된 내부전극이 절단바의 폭방향의 일측이나 타측의 계면에서 수직방향으로 굽어지는 변형 발생을 제거하여 소성바의 측면 단차를 방지할 수 있는 이점이 있다.In the method for manufacturing a high-voltage multilayer ceramic capacitor of the present invention, a firing bar is formed by sintering a cutting bar with internal electrodes formed in the shape of an entire side electrode, and then the same dielectric material as the firing bar is applied to one side or the other side in the width direction of the firing bar by an aerosol coating method. By applying the coating to form a side insulating layer, the internal electrode formed in the shape of an entire side electrode exposed to the interface of one end or the other end in the width direction of the firing bar is insulated to improve reliability and productivity of manufacturing work when applied to high voltage. There is an advantage, and it prevents the occurrence of cracks due to simultaneous sintering of the cutting bar and the side insulating layer, or by eliminating the occurrence of deformation in which the internal electrode formed in the shape of the entire side electrode is bent in the vertical direction at the interface of one side or the other side in the width direction of the cutting bar. There is an advantage in that the side step difference of the firing bar can be prevented.
도 1은 본 발명의 고압 적층 세라믹 커패시터 제조방법의 공정 흐름도,
도 2는 도 1에 도시된 압착바를 형성하는 방법을 이용해 제조된 다수개의 스트라이프 패턴형 전극이 형성된 그린 시트의 사시도,
도 3은 도 2에 도시된 그린 시트를 다수개 적층한 상태를 나타낸 적층바의 사시도,
도 4는 도 3에 도시된 적층바를 길이방향의 일측의 면을 나타낸 정면도,
도 5는 도 3에 도시된 적층바의 A-A선 측단면도,
도 6은 도 3에 도시된 적층바를 압착한 상태의 A-A선 측단면도,
도 7은 도 6에 도시된 압착바를 절단하여 형성된 절단바의 사시도,
도 8은 도 7에 도시된 절단바를 소성한 후 측면절연층이 형성된 소성바의 사시도,
도 9는 도 8에 도시된 소성바를 절단하여 형성된 소성칩의 사시도,
도 10은 도 9에 도시된 소성칩에 외부전극이 형성된 상태를 나타낸 단면도,
도 11은 도 8에 도시된 측면절연층을 형성하기 위한 에어로졸 도포 장치의 개략적인 구성도.1 is a process flow diagram of a method for manufacturing a high-voltage multilayer ceramic capacitor according to the present invention;
2 is a perspective view of a green sheet having a plurality of stripe pattern-type electrodes manufactured by using the method of forming a compression bar shown in FIG. 1;
3 is a perspective view of a stacking bar showing a state in which a plurality of green sheets shown in FIG. 2 are stacked;
4 is a front view showing one side of the laminated bar shown in FIG. 3 in the longitudinal direction;
5 is a side cross-sectional view taken along line AA of the laminated bar shown in FIG. 3;
6 is a side cross-sectional view taken along line AA in a state in which the laminated bar shown in FIG. 3 is pressed;
7 is a perspective view of a cutting bar formed by cutting the pressing bar shown in FIG. 6;
8 is a perspective view of a fired bar in which a side insulating layer is formed after firing the cutting bar shown in FIG. 7;
9 is a perspective view of a fired chip formed by cutting the firing bar shown in FIG. 8;
10 is a cross-sectional view showing a state in which external electrodes are formed on the fired chip shown in FIG. 9;
11 is a schematic configuration diagram of an aerosol application device for forming the side insulating layer shown in FIG.
이하, 본 발명의 고압 적층 세라믹 커패시터 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of a method for manufacturing a high-voltage multilayer ceramic capacitor of the present invention will be described with reference to the accompanying drawings.
도 1, 도 2, 도 6, 도 8 및 도 9에서와 같이 본 발명의 고압 적층 세라믹 커패시터 제조방법은 다수개의 스트라이프 패턴형 전극(stripe pattern shape electrode)(111)이 서로 일정한 간격으로 이격되게 각각 형성되는 다수개의 그린 시트(green sheet)(110)를 스트라이프 패턴형 전극(111)이 서로 교차되도록 적층한 후 압착하여 압착바(130)를 형성하는 단계(S10)를 수행한다. 압착바(130)가 형성되면 스트라이프 패턴형 전극(111)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상(side full pattern shape electrode)을 갖는 내부전극(112)으로 형성되게 압착바(130)를 절단하여 절단바(140)를 형성하는 단계(S20)를 수행한다. 절단바(140)가 형성되면 절단바(140)를 바인더 탈지한 후 소결하여 소성바(150)를 형성하는 단계(S30)를 수행한다. 소성바(150)가 형성되면 소성바(150)의 폭방향(Y)의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층(113)을 형성하는 단계(S40)를 수행한다. 측면절연층(113)이 형성되면 측면절연층(113)이 형성된 소성바(150)를 절단하여 측면 전체 전극 형상을 가지는 내부전극(112)이 길이방향(X)으로 일측이나 타측의 끝단이 노출되게 소성칩(160)을 형성하는 단계(S50)를 수행한다. 소성칩(160)이 형성되면 소성칩(160)의 길이방향(X)의 일측이나 타측의 끝단에 각각 내부전극(112)과 연결되게 외부전극(114)을 형성하는 단계(S60)를 수행하여 본 발명의 고압 적층 세라믹 커패시터를 제조한다. 1, 2, 6, 8, and 9, in the method of manufacturing a high-voltage multilayer ceramic capacitor of the present invention, a plurality of stripe
본 발명의 고압 적층 세라믹 커패시터 제조방법에서 각 단계의 구체적인 실시예를 설명하면 다음과 같다. Specific examples of each step in the method for manufacturing a high-voltage multilayer ceramic capacitor of the present invention will be described as follows.
압착바(130)를 형성하는 단계(S10)는 도 1 내지 도 6에서와 같이 유전체 재질을 유기바인더로 사용되는 PVB(Polyvinyl Butyral)를 첨가하여 슬러리화 한 후 닥터 블레이드법을 이용하여 다수개의 그린 시트(110)를 형성하는 단계(S11)를 수행한다. 다수개의 그린 시트(110)가 형성되면 다수개의 그린 시트(110)에 각각 전극재질 페이스트를 스크린 프린팅(screen printing) 방법으로 인쇄하여 서로 일정한 간격으로 이격되는 다수개의 스트라이프 패턴형 전극(111)을 형성하는 단계(S12)를 수행한다. 스트라이프 패턴형 전극(111)이 형성되면 스트라이프 패턴형 전극(111)이 길이방향(X)으로 서로 교차되게 다수개의 그린 시트(110)를 적층하여 적층바(120)를 형성하는 단계(S13)를 수행한다. 적층바(120)가 형성되면 적층바(120)를 800 내지 1300kgf/㎠로 압착하여 압착바(130)를 형성하는 단계(S14)를 수행한다.In the step (S10) of forming the
압착바(130)를 형성하는 단계(S10) 중 다수개의 그린 시트(110)를 제조하는 단계(S11)에서 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용된다. 여기서, 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용된다.In the step (S11) of manufacturing the plurality of
다수개의 스트라이프 패턴형 전극(111)을 형성하는 단계(S12)에서 전극재질 페이스트는 니켈(Ni)분말, 바인더, 분산제 및 유기용제를 혼합하여 형성된다. 여기서, 바인더는 에틸셀룰로우스계(ethyl cellulose)가 사용되고, 분산제로 글리세릴 모노올레인산(glycerol-alpha-monooleate)가 사용되며, 유기용제는 터피네올(terpineol)이 사용된다.In the step (S12) of forming the plurality of stripe pattern-
적층바(120)를 형성하는 단계(S13)에서 적층바(120)는 도 2에 도시된 스트라이프 패턴형 전극(111)이 형성된 그린 시트(110)를 다수개를 준비한 후 다수개의 그린 시트(110)가 준비되면 도 3 및 도 4에서와 같이 그린 시트(110)를 한 개의 스트라이프 패턴형 전극(111)의 폭길이만큼 서로 교차하게 배치하여 스트라이프 패턴형 전극(111)이 길이방향(X)으로 서로 교차되게 다수개의 그린 시트(110)를 적층하여 적층바(120)를 형성한다. In the step (S13) of forming the
압착바(130)를 형성하는 단계(S14)에서 압착바(120)는 도 6에서와 같이 적층바(120)가 형성되면 적층바(120)의 상부와 하부에 각각 커버시트(116)를 형성한 후 커버시트(116)를 통해 적층바(120)로 800 내지 1300kgf/㎠의 압력을 가하여 형성한다. In the step (S14) of forming the
절단바(140)를 형성하는 단계(S20)는 도 1 및 도 7에서와 같이 압착바(130)가 형성되면 도 3에 도시된 절단선(CL1)을 따라 압착바(130)를 절단하여 스트라이프 패턴형 전극(111)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상을 갖는 내부전극(112)으로 형성되게 절단바(140)를 형성한다. 즉, 절단바(140)는 도 7에서와 같이 압착바(130)를 길이방향(X)을 따라 설정된 절단선(CL1)을 절단하여 내부전극(112)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상을 갖도록 형성한다. In the step (S20) of forming the cutting
소성바(150)를 형성하는 단계(S30)는 도 1 및 도 8에서와 같이 내부전극(112)이 폭방향(Y)으로 일측과 타측의 끝단이 노출되게 절단된 절단바(140)를 200 내지 800℃에서 탈지하여 바인더를 제거하는 단계(S31)를 수행한다. 바인더 탈지가 완료되면 바인더가 탈지된 절단바(140)를 1260 내지 1360℃의 환원 분위기에서 소결하여 소성바(150)를 형성하는 단계(S32)를 수행한다. 소성바(150)가 형성되면 소결이 완료된 소성바(150)를 800 내지 1000℃로 산화처리하는 단계(S33)를 수행한다. Forming the firing bar 150 (S30), as shown in Figs. 1 and 8, the
에어로졸 도포방법을 이용해 측면절연층(113)을 형성하는 단계(S40)는 도 1 및 도 8에서와 같이 측면 전체 전극 형상을 가지는 내부전극(112)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되게 소성바(150)를 표면처리하는 단계(S41)를 수행한다. 이러한 소성바(150)를 표면처리하는 단계(S41)는 측면 전체 전극 형상을 가지는 내부전극(112)이 폭방향(Y)으로 일측이나 타측의 끝단이 노출되게 소성바(150)를 바렐연마하거나 플라즈마 처리한다. In the step (S40) of forming the
소성바(150)의 표면처리가 완료되면 측면 전체 전극 형상을 가지는 내부전극(112)이 폭방향(Y)으로 노출되는 일측이나 타측의 끝단이 커버되게 표면처리가 완료된 소성바(150)의 폭방향(Y)의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계(S42)를 수행한다. 측면절연층을 형성하는 단계(S42)에서 측면절연층(113)은 그린 시트(110)를 형성하는 유전체 재질과 동일한 유전체 재질로 두께(Th)가 25 내지 200㎛가 되게 형성되며, 측면절연층(113)을 형성하기 위해 사용되는 유전체 재질은 분말이 사용되며, 분말의 평균 입경은 0.05 내지 1㎛인 것이 사용된다. 이와 같이, 에어로졸 도포방법을 이용해 측면 절연층(113)을 형성함으로써 유전체 재질 분말의 조사하는 속도에 의한 충격 에너지로 열처리 효과를 가짐으로써 결정성이 우수하고 두께(Th)가 25 내지 200㎛를 갖는 후막을 소결 공정 없이 한 번에 형성할 수 있게 된다. 유전체 재질 분말의 크기가 0.05㎛ 이하의 경우에는 측면절연층(113)을 형성하는 시간이 길어지는 문제점이 있으며, 1㎛ 이상에서는 에어로졸 도포장치(10: 도 11에 도시됨)의 노즐(13a: 도 11에 도시됨)이 막히거나 표면이 거칠어지는 문제점이 발생한다.When the surface treatment of the firing
측면절연층을 형성하는 단계(S42)에서 측면절연층을 형성하기 위해 사용되는 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용되고, 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용된다.In the step of forming the side insulating layer (S42), the dielectric material used to form the side insulating layer is formed by mixing calcined powder and rare earth glass frit, and the calcined powder is BaTiO 3 powder and additive powder. It is formed by mixing and pulverizing and calcining at 600 to 1200° C., and the additive powder is MgO, Mn 3 O 4 , Cr 2 O 3 , Al 2 O 3 , CaCO 3 , ZrO 2 , Y 2 O 3 , Dy 2 O At least seven of 3 and Yb 2 O 3 are selected and used, the rare earth glass frit is formed by adding a rare earth oxide to the glass frit, BaO, CaO and SiO 2 are used for the glass frit, and the rare earth oxide is Y 2 O 3 , Dy 2 O 3 and Yb 2 O 3 At least two are selected and used.
소성칩(160)을 형성하는 단계(S50)는 도 1 및 도 9에서와 같이 측면절연층(113)이 형성된 소성바(150)를 절단하여 측면 전체 전극 형상을 가지는 내부전극(112)이 길이방향(X)으로 일측이나 타측의 끝단이 노출되게 다이아몬드 소우(saw)(도시 않음)를 이용하여 절단하여 소성칩(160)을 형성 단계(S51)를 수행한다. 소성칩(160)이 형성되면 소성칩(160)을 800 내지 1000℃로 재산화처리하는 단계(S52)를 수행한다. 재산화처리가 완료되면 재산화 열처리가 완료된 소성칩(160)을 측면 전체 전극 형상을 가지는 내부전극(112)의 길이방향(X)의 일측이나 타측의 끝단 노출되게 바렐 연마하는 단계(S53)를 수행한다.In the step (S50) of forming the fired
소성칩(160)을 형성 단계(S51)에서 소성칩(160)은 소성바(150)를 도 8에 도시된 절단선(CL2)을 따라 다이아몬드 소우나 레이저 절단장치(도시 않음)를 이용하여 절단하여 내부전극(112)의 소성칩(160)의 길이방향(X)의 일측이나 타측의 끝단 노출되게 형성된다. 소성칩(160)의 내부전극(112)은 도 9에서와 같이 소성칩(160)의 길이방향(X)의 일측과 타측의 끝단 노출됨과 아울러 소성칩(160)의 폭방향(Y)의 일측과 타측의 끝단으로 각각 노출되는 측면 전체 전극 형상을 갖도록 형성된다. In the step S51 of forming the
내부전극(112)과 연결되게 외부전극(114)을 형성하는 단계(S60)는 도 1 및 도 10에서와 같이 소성칩(160)의 길이방향(X)의 일측이나 타측의 끝단에 각각 내부전극(112)과 연결되게 형성되는 외부전극(114)을 형성한 후 600 내지 700℃에서 열처리하는 단계(S61)를 수행한다. 외부전극(114)이 형성되면 외부전극(114)의 표면에 도금층(115)을 형성하는 단계(S62)를 수행한다. 여기서, 외부전극(114)의 재질은 니켈(Ni)이나 구리(Cu)가 사용되며, 도금층의 재질은 주석(Sn), 아연(Zn) 및 알루미늄(Al) 중 한 개나 두 개 이상이 혼합되어 사용된다.The step of forming the
이상에서 에어로졸 도포방법을 이용해 측면절연층(113)을 형성하는 단계(S40)에서 사용되는 에어로졸 도포방법은 도 11에서와 같이 에어로졸 도포장치(10)를 이용해 도포하며, 에어로졸 도포장치(10)는 개략적으로 캐리어 가스 챔버(11), 에어로졸 챔버(12) 및 증착 챔버(13)로 구성된다. 캐리어 가스 챔버(11)는 산소(O2)와 같은 캐리어 가스가 주입되면 주입 유량은 분당 10 내지 40L(리터)로 주입되어 캐리어 가스 챔버(11)에 연결된 에어로졸 챔버(12)로 유입된 유전체 세라믹 조성물 분말을 증착 챔버(13)로 주입시킨다. 증착 챔버(13)는 진공펌프(13c)에 의해 진공상태를 유지한 상태에서 지그(13b)에 세라믹 소성바(150)가 장착되면 노즐(13a)을 통해 에어로졸 챔버(12)로 유입된 유전체 세라믹 조성물 분말을 조사하여 세라믹 소성바(150)에 측면절연층(13)을 형성하게 된다. 세라믹 소성바(150)의 일측의 면에 측면절연층(13)이 형성되면 타측의 면에 측면절연층(13)을 형성하기 위해 지그(13b)에서 장착 위치를 조정하게 된다. The aerosol coating method used in the step (S40) of forming the
본 발명의 고압 적층 세라믹 커패시터 제조방법에 따라 제조된 고압 적층 세라믹 커패시터의 전기적인 특성 실험을 위해 표 1에서와 같이 비교예 및 실시예1 내지 16을 각각 제조하였다.Comparative Examples and Examples 1 to 16 were respectively prepared as shown in Table 1 to test the electrical characteristics of the high voltage multilayer ceramic capacitor manufactured according to the method of manufacturing the high voltage multilayer ceramic capacitor of the present invention.
비교예에 따른 고압 적층 세라믹 커패시터는 그린시트(도시 않음)를 BaTiO3을 주성분으로 산화이트륨(Y2O3), 산화마그네슘(MgO), 산화망간(Mn3O4), 산화규소(SiO2) 및 유리 프릿(glass frit) 등을 첨가하며 7㎛ 두께를 갖도록 제조하였고, 그린시트가 제조되면 그린시트에 내부전극용으로 사용되는 금속재질 페이스트를 스크린 프린팅(Screen Printing)을 이용하여 내부전극을 제조하였다. 내부전극이 제조된 그린시트가 다수개 준비되며, 다수개의 그린시트 중 190개를 적층하여 190층의 적층 바(도시 않음)를 제조하였으며, 적층바의 제조가 완료되면 적층바를 1000kgf/㎠로 압착한 후 '3216' 크기를 갖는 그린칩(도시 않음)으로 절단하였다. 절단된 그린칩은 공기 중에서 250℃로 45시간 동안 1차 가소한 후 불활성 가스 분위기에서 850℃로 4시간 동안 2차 가소를 수행하였다. 1차 가소 및 2차 가소를 그립칩은 환원 분위기에서 80℃/min으로 승온하여 1200℃에서 2시간 동안 소결하였고, 소결이 완료되면 35ppm의 산소(O2) 분위기에서 1000℃로 산화 처리를 수행하였다. 산화처리를 완료한 후 바렐 연마하여 내부전극의 양단부를 노출시키고, 구리(Cu)를 사용하여 도포한 후 700℃에서 열처리하여 내부전극과 연결된 외부전극(도시 않음)을 형성한 후 도금층(도시 않음)을 형성함으로써 3216(3.2mm×1.6mm×1.6mm) 크기의 비교예에 따른 적층형 커패시터(도시 않음)를 제조하여 준비하였다.The high-voltage multilayer ceramic capacitor according to the comparative example includes a green sheet (not shown) and BaTiO 3 as a main component, yttrium oxide (Y 2 O 3 ), magnesium oxide (MgO), manganese oxide (Mn 3 O 4 ), silicon oxide (SiO 2 ) ) and glass frit, etc. were added and manufactured to have a thickness of 7 μm, and when the green sheet was manufactured, the metal material paste used for the internal electrode was applied to the green sheet using screen printing to form the internal electrode. prepared. A plurality of green sheets with internal electrodes were prepared, and 190 of the plurality of green sheets were laminated to manufacture a 190-layer lamination bar (not shown). Then, it was cut into green chips (not shown) having a size of '3216'. The cut green chips were first calcined at 250° C. for 45 hours in air, and then secondary calcination was performed at 850° C. for 4 hours in an inert gas atmosphere. For the primary and secondary calcination, the grip chip was heated to 80 °C/min in a reducing atmosphere and sintered at 1200 °C for 2 hours. did. After the oxidation treatment is completed, both ends of the inner electrode are exposed by barrel polishing, and after coating using copper (Cu), heat treatment at 700° C. ) was prepared by forming a multilayer capacitor (not shown) according to a comparative example having a size of 3216 (3.2 mm × 1.6 mm × 1.6 mm).
본 발명에 따른 실시예1 내지 실시예16에 따른 적층 세라믹 커패시터는 각각 동일한 그린시트(110)를 사용하였고, 그린시트(110)는 BaTiO3을 주성분으로 산화이트륨(Y2O3), 산화마그네슘(MgO), 산화망간(Mn3O4), 산화규소(SiO2) 및 유리 프릿(glass frit) 등을 첨가하며 7㎛ 두께를 갖도록 제조하였다. 그린시트(110)의 표면에 도 2에서와 폭방향(Y)으로는 서로 접하고 길이방향(X)으로 서로 일정한 간격으로 이격되게 형성되는 다수개의 스트라이프 패턴형 전극(111)을 내부전극용으로 사용되는 금속재질 페이스트를 스크린 프린팅(Screen Printing)을 이용하여 제조하였다. 다수개의 스트라이프 패턴형 전극(111)이 형성된 그린시트(110)는 다수개 준비하였으며, 다수개의 그린시트(110) 중 150개를 도 2 및 도 4에서와 같이 적층하여 적층바(120)를 제조하였다. 적층바(120)는 그린시트(110)를 150층으로 적층한 것으로, 적층바(120)가 형성되면 도 6에서와 같이 적층바(120)에 커버시트(16)를 형성한 상태에서 적층바(120)를 1000kgf/㎠로 압착하여 압착바(130)를 제조하였다. 압착바(130)가 제조되면 압착바(130)를 도 3에 도시된 절단선(CL1)을 따라 절단하여 폭 3.2mm이며 길이 100 내지 300mm 크기로 절단하여 도 6에서와 같은 절단바(140)를 제조하였다. 절단바(140)가 제조되면 절단바(140)를 공기 중에서 250℃로 45시간 동안 1차 가소한 후, 불활성 가스 분위기에서 850℃로 4시간 동안 2차 가소를 수행하였다. 1차 가소 및 2차 가소를 수행한 후 절단바(140)는 환원 분위기에서 80℃/min으로 승온하여 1200℃에서 2시간 동안 소결하여 소성바(150)를 형성하였다. 소성바(150)가 형성되면 소성바(150)를 35ppm의 산소(O2)분위기에서 1000℃로 산화 처리를 수행하였다. 산화처리가 완료되면 소성바(150)를 에어로졸 도포 방법으로 이용하여 측면절연층(13)을 두께(Th)가 10 내지 100㎛가 되게 형성한 후 소성바(150)를 다이아몬드 소우를 이용하여 소성바(150)를 '3216' 크기에 맞게 절단하여 도 9에서와 같이 소성칩(160)을 형성하였다. 소성칩(160)이 형성되면 바렐 연마를 수행한 후 내부전극(112)의 일측과 타측의 끝단이 노출되게 한 후 소성칩(160)의 일측과 타측에 각각 구리(Cu)를 도포한 후 700℃에서 열처리하여 도 10에서와 같이 내부전극(12)과 연결된 외부전극(114)을 형성하였고, 이 후 외부전극(114)의 표면에 주석(Sn)을 도포하여 도금층(115)을 형성하여 '3216'(3.2mm×1.6mm×1.6mm) 크기의 적층형 커패시터를 제조하였다. The multilayer ceramic capacitors according to Examples 1 to 16 according to the present invention each used the same
본 발명에 따른 실시예1 내지 실시예16에 따른 적층 세라믹 커패시터의 차이점은 측면절연층(13)의 두께(Th)와 측면절연층(13)을 형성하기 위한 유전체 재질의 분말의 평균입경이 상이하게 제조하였다. 실시예1은 분말의 크기 즉, 평균입경이 5㎛이상이며 두께(Th)가 250㎛를 형성하였고, 실시예2 내지 16은 각각 표 1에서와 같이 분말의 크기와 두께(Th)를 설정하여 제조하였다. The difference between the multilayer ceramic capacitors according to Examples 1 to 16 according to the present invention is that the thickness Th of the
(㎛)powder size
(μm)
(㎛) Thickness (Th)
(μm)
(㎌)static capacity
(㎌)
(%)dielectric loss
(%)
(GΩ)Insulation Resistance
(GΩ)
(hr)MTTF
(hr)
비교예 및 실시예1 내지 실시예16에 따른 적층 세라믹 커패시터의 전기적인 특성을 측정한 결과, 표 1에서와 같이 비교예는 정전용량이 4.8㎌이고, 유전손실은 5.2%이며, 절연저항 1.62GΩ, MTTF(평균 고장 시간) 108hr 및 단위두께당 절연파괴전압 63V/㎛로 측정되었다. 반면에, 실시예1은 분말의 크기 즉, 평균입경이 5㎛이상이며 두께(Th)가 250㎛를 형성하였으나 분말의 평균입경이 큼으로 인한 도포 에너지의 증가로 소성바(150)의 측면에 충격이 가해져 내부전극(112)이 서로 연결되는 쇼트 현상이 발생된 것으로 판단된다. 나머지, 실시예2 내지 16은 각각 비교예에 비해 정전용량, 유전손실, 절연저항, MTTF(평균 고장 시간) 및 단위두께당 절연파괴전압이 개선되었다. 특히, 실시예2 내지 16은 각각 비교예에 비해 표 1에서와 같이 MTTF(평균 고장 시간)과 단위두께당 절연파괴전압이 특히 개선됨을 알 수 있으며, 이는 소성바(150)에 측면절연층(13)을 형성한 것에 기인한 것으로 판단되었다. 비교예 및 실시예1 내지 16에 따른 전기적인 특성 검사 중 정전용량(㎌)과 유전손실(%)은 용량 측정기(3504-50C HiTester, HIOKI사)를 이용하여 측정하였으며, 1kHz, 전압 0.5 Vrms, 25℃에서의 정전용량을 측정하였다. 절연저항(GΩ)은 고저항측정기(High Resistance Meter 4329A, HP사)를 이용하여 측정하였으며, 25℃에서 10 내지 50V의 직류전압을 60초 동안 인가하여 측정하였다. 고온부하시험은 정전용량을 측정한 비교예 및 실시예1 내지 16에 대하여, 150℃ 및 100V의 조건으로 고온 부하 시험을 실시하였고, 절연 저항이 10KΩ 이하가 된 시간을 고장으로 판정했고, 이 고장 시간으로부터 MTTF(평균 고장 시간)를 산출했다. 단위두께당 절연파괴전압은 25℃에서 5V/분의 속도로 인가하고 내전압 측정기를 이용하여 누설전류가 100 mA일때를 절연파괴전압으로 하여 측정하였다.As a result of measuring the electrical characteristics of the multilayer ceramic capacitors according to Comparative Examples and Examples 1 to 16, as shown in Table 1, the Comparative Example had a capacitance of 4.8 μF, a dielectric loss of 5.2%, and an insulation resistance of 1.62 GΩ. , MTTF (mean time between failure) of 108 hr and breakdown voltage per unit thickness of 63V/㎛ were measured. On the other hand, in Example 1, the size of the powder, that is, the average particle diameter was 5 μm or more, and the thickness Th was 250 μm, but the application energy increased due to the large average particle diameter of the powder. It is determined that a short circuit in which the
이상에서와 같이 본 발명의 고압 적층 세라믹 커패시터 제조방법은 측면 전체 전극 형상으로 내부전극이 형성된 절단바를 소결하여 소성바를 형성한 후 소성바의 폭방향의 일측이나 타측의 면에 소성바와 동일한 유전체 재질을 에어로졸 도포 방법으로 도포하여 측면절연층을 형성함으로써 소성바의 폭방향의 일측이나 타측의 끝단의 계면으로 노출되는 측면 전체 전극 형상으로 형성된 내부전극을 절연시킴으로써 고전압에 적용 시 신뢰성이나 제조 작업의 생산성을 개선시킬 수 있다.As described above, in the method for manufacturing a high-voltage multilayer ceramic capacitor of the present invention, a firing bar is formed by sintering a cut bar having internal electrodes formed in the shape of an entire side electrode, and then the same dielectric material as that of the firing bar is applied to one side or the other side in the width direction of the firing bar. By applying an aerosol coating method to form a side insulating layer, the internal electrode formed in the shape of the entire side electrode exposed to the interface of one or the other end in the width direction of the firing bar is insulated to improve reliability and productivity of manufacturing work when applied to high voltage. can be improved
본 발명의 고압 적층 세라믹 커패시터 제조방법은 적층 부품의 제조 산업 분야에 적용된다. The high-voltage multilayer ceramic capacitor manufacturing method of the present invention is applied to the manufacturing industry of multilayer components.
110: 그린 시트 111: 스트라이프 패턴형 전극
112: 내부전극 113: 측면절연층
114: 외부전극 115: 도금층
116: 커버시트 120: 적층바
130: 압착바 140: 절단바
150: 소성바 160: 소성칩110: green sheet 111: stripe pattern electrode
112: inner electrode 113: side insulating layer
114: external electrode 115: plating layer
116: cover sheet 120: laminated bar
130: compression bar 140: cutting bar
150: firing bar 160: firing chip
Claims (9)
상기 스트라이프 패턴형 전극이 폭방향으로 일측이나 타측의 끝단이 노출되는 측면 전체 전극 형상(side full pattern shape electrode)을 갖는 내부전극으로 형성되게 상기 압착바를 절단하여 절단바를 형성하는 단계;
상기 절단바를 바인더 탈지한 후 소결하여 소성바를 형성하는 단계;
상기 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계;
상기 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 소성칩을 형성하는 단계; 및
상기 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 상기 내부전극과 연결되게 외부전극을 형성하는 단계를 포함하고,
상기 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계는 상기 측면 전체 전극 형상을 가지는 내부전극이 폭방향으로 일측이나 타측의 끝단이 노출되게 상기 소성바를 표면처리하는 단계; 및 상기 측면 전체 전극 형상을 가지는 내부전극이 폭방향으로 노출되는 일측이나 타측의 끝단이 커버되게 상기 표면처리가 완료된 소성바의 폭방향의 일측이나 타측의 면에 각각 에어로졸 도포방법을 이용해 측면절연층을 형성하는 단계를 포함하며, 상기 측면절연층을 형성하는 단계에서 상기 측면절연층은 그린 시트를 형성하는 유전체 재질과 동일한 유전체 재질로 두께가 25 내지 200㎛가 되게 형성되며, 상기 측면절연층을 형성하기 위해 사용되는 유전체 재질은 분말이 사용되며, 분말의 평균 입경은 0.05 내지 1㎛인 것이 사용되는 고압 적층 세라믹 커패시터 제조방법.forming a compression bar by stacking a plurality of green sheets in which a plurality of stripe pattern shape electrodes are respectively formed to be spaced apart from each other at regular intervals so that the stripe pattern shape electrodes intersect with each other and then pressing;
forming a cut bar by cutting the compression bar so that the stripe pattern-type electrode is formed as an internal electrode having a side full pattern shape electrode in which one end or the other end is exposed in the width direction;
forming a fired bar by sintering the cutting bar after binder degreasing;
forming a side insulating layer on one side or the other side in the width direction of the firing bar using an aerosol coating method, respectively;
forming a fired chip by cutting the firing bar on which the side insulating layer is formed so that one or the other end of the inner electrode having an overall side electrode shape is exposed in the longitudinal direction; and
forming an external electrode at one end or the other end of the fired chip in the longitudinal direction to be connected to the internal electrode, respectively;
The forming of the side insulating layer using the aerosol coating method includes: surface-treating the firing bar so that the inner electrode having the entire side electrode shape is exposed at one end or the other end in the width direction; and an aerosol coating method on one side or the other side of the firing bar in the width direction where the surface treatment is completed so that the end of one side or the other side exposed in the width direction of the inner electrode having the entire side electrode shape is covered. In the forming of the side insulating layer, the side insulating layer is made of the same dielectric material as the dielectric material forming the green sheet and has a thickness of 25 to 200 μm, and the side insulating layer is formed of A method of manufacturing a high-voltage multilayer ceramic capacitor, wherein the dielectric material used for forming the dielectric material is powder, and the powder has an average particle diameter of 0.05 to 1 μm.
상기 압착바를 형성하는 단계는 유전체 재질을 유기바인더로 사용되는 PVB(Polyvinyl Butyral)를 첨가하여 슬러리화 한 후 닥터 블레이드법을 이용하여 다수개의 그린 시트를 형성하는 단계;
상기 다수개의 그린 시트에 각각 전극재질 페이스트를 스크린 프린팅(screen printing) 방법으로 인쇄하여 서로 일정한 간격으로 이격되는 다수개의 스트라이프 패턴형 전극을 형성하는 단계;
상기 스트라이프 패턴형 전극이 길이방향으로 서로 교차되게 상기 다수개의 그린 시트를 적층하여 적층바를 형성하는 단계; 및
상기 적층바를 800 내지 1300kgf/㎠로 압착하여 압착바를 형성하는 단계를 포함하는 고압 적층 세라믹 커패시터 제조방법. According to claim 1,
The forming of the compression bar may include: forming a plurality of green sheets using a doctor blade method after slurrying a dielectric material by adding PVB (Polyvinyl Butyral) used as an organic binder;
forming a plurality of stripe pattern-type electrodes spaced apart from each other at regular intervals by printing an electrode material paste on the plurality of green sheets by a screen printing method;
forming a stacked bar by stacking the plurality of green sheets so that the stripe pattern-type electrodes cross each other in a longitudinal direction; and
and pressing the laminated bar at 800 to 1300 kgf/cm 2 to form a pressing bar.
상기 다수개의 그린 시트를 제조하는 단계에서 상기 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 상기 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 상기 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용되고, 상기 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 상기 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 상기 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용되는 고압 적층 세라믹 커패시터 제조방법. 3. The method of claim 2,
In the step of manufacturing the plurality of green sheets, the dielectric material is formed by mixing calcined powder and rare earth glass frit, and the calcined powder is mixed with BaTiO 3 powder and additive powder and pulverized and then pulverized to 600 to It is formed by calcining at 1200° C., and the additive powder is MgO, Mn 3 O 4 , Cr 2 O 3 , Al 2 O 3 , CaCO 3 , ZrO 2 , Y 2 O 3 , Dy 2 O 3 and Yb 2 O 3 . Seven or more are selected and used, the rare earth glass frit is formed by adding a rare earth oxide to the glass frit, BaO, CaO and SiO 2 are used as the glass frit, and the rare earth oxide is Y 2 O 3 , Dy 2 O 3 and Yb 2 O 3 A method of manufacturing a high-voltage multilayer ceramic capacitor in which two or more are selected and used.
상기 다수개의 스트라이프 패턴형 전극을 형성하는 단계에서 상기 전극재질 페이스트는 니켈(Ni)분말, 바인더, 분산제 및 유기용제를 혼합하여 형성되며, 상기 바인더는 에틸셀룰로우스계(ethyl cellulose)가 사용되고, 상기 분산제로 글리세릴 모노올레인산(glycerol-alpha-monooleate)가 사용되며, 상기 유기용제는 터피네올(terpineol)이 사용되는 고압 적층 세라믹 커패시터 제조방법. 3. The method of claim 2,
In the step of forming the plurality of stripe pattern-type electrodes, the electrode material paste is formed by mixing nickel (Ni) powder, a binder, a dispersing agent and an organic solvent, and the binder is ethyl cellulose. A method of manufacturing a high-pressure multilayer ceramic capacitor, wherein glycerol-alpha-monooleate is used as the dispersant and terpineol is used as the organic solvent.
상기 소성바를 형성하는 단계는 상기 내부전극이 폭방향으로 일측과 타측의 끝단이 노출되게 절단된 상기 절단바를 200 내지 800℃에서 탈지하여 바인더를 제거하는 단계;
상기 바인더가 탈지된 절단바를 1260 내지 1360℃의 환원 분위기에서 소결하여 소성바를 형성하는 단계; 및
상기 소결이 완료된 소성바를 800 내지 1000℃로 산화처리하는 단계를 포함하는 고압 적층 세라믹 커패시터 제조방법.According to claim 1,
The forming of the firing bar may include removing the binder by degreasing the cutting bar at 200 to 800° C. in which the inner electrode is cut so that the ends of one side and the other side are exposed in the width direction;
sintering the cut bar from which the binder is degreased in a reducing atmosphere at 1260 to 1360° C. to form a calcined bar; and
and oxidizing the sintered bar at 800 to 1000°C.
상기 소성바를 표면처리하는 단계와 상기 측면절연층을 형성하는 단계 중 상기 소성바를 표면처리하는 단계는 측면 전체 전극 형상을 가지는 내부전극이 폭방향으로 일측이나 타측의 끝단이 노출되게 상기 소성바를 바렐연마하거나 플라즈마 처리하며,
상기 측면절연층을 형성하는 단계에서 측면절연층을 형성하기 위해 사용되는 유전체 재질은 하소 분말과 희토류 글라스 프릿(rare earth glass frit)을 혼합하여 형성되고, 상기 하소 분말은 BaTiO3 분말과 첨가제 분말을 혼합하고 분쇄한 후 600 내지 1200℃에서 하소하여 형성되며, 상기 첨가제 분말은 MgO, Mn3O4, Cr2O3, Al2O3, CaCO3, ZrO2, Y2O3, Dy2O3 및 Yb2O3 중 일곱 개 이상이 선택되어 사용되고, 상기 희토류 글라스 프릿은 글라스 프릿에 희토류 산화물을 첨가하여 형성되며, 상기 글라스 프릿은 BaO, CaO 및 SiO2가 사용되며, 상기 희토류 산화물은 Y2O3, Dy2O3 및 Yb2O3 중 두 개 이상이 선택되어 사용되는 고압 적층 세라믹 커패시터 제조방법.According to claim 1,
In the step of surface-treating the firing bar and the step of forming the side insulating layer, the step of surface-treating the firing bar is barrel polishing the firing bar so that one or the other end of the inner electrode having an overall side electrode shape is exposed in the width direction. or plasma treatment,
In the step of forming the side insulating layer, the dielectric material used to form the side insulating layer is formed by mixing calcined powder and rare earth glass frit, and the calcined powder is BaTiO 3 powder and additive powder. It is formed by mixing and pulverizing and calcining at 600 to 1200° C., and the additive powder is MgO, Mn 3 O 4 , Cr 2 O 3 , Al 2 O 3 , CaCO 3 , ZrO 2 , Y 2 O 3 , Dy 2 O At least seven of 3 and Yb 2 O 3 are selected and used, the rare earth glass frit is formed by adding a rare earth oxide to the glass frit, and the glass frit includes BaO, CaO and SiO 2 , and the rare earth oxide is Y 2 O 3 , Dy 2 O 3 and Yb 2 O 3 A method of manufacturing a high-voltage multilayer ceramic capacitor in which two or more are selected and used.
상기 소성칩을 형성하는 단계는 상기 측면절연층이 형성된 소성바를 절단하여 측면 전체 전극 형상을 가지는 내부전극이 길이방향으로 일측이나 타측의 끝단이 노출되게 다이아몬드 소우(saw)를 이용하여 절단하여 소성칩을 형성 단계;
상기 소성칩을 800 내지 1000℃로 재산화처리하는 단계; 및
상기 재산화 열처리가 완료된 소성칩을 측면 전체 전극 형상을 가지는 내부전극의 길이방향의 일측이나 타측의 끝단 노출되게 바렐 연마하는 단계를 포함하는 고압 적층 세라믹 커패시터 제조방법. According to claim 1,
In the forming of the fired chip, the firing bar on which the side insulating layer is formed is cut so that the inner electrode having the entire side electrode shape is exposed at one end or the other end in the longitudinal direction using a diamond saw to cut the fired chip. forming step;
re-oxidizing the fired chips at 800 to 1000°C; and
and barrel-polishing the fired chip on which the reoxidation heat treatment has been completed to expose one end or the other end in the longitudinal direction of the inner electrode having the entire side electrode shape.
상기 내부전극과 연결되게 외부전극을 형성하는 단계는 상기 소성칩의 길이방향의 일측이나 타측의 끝단에 각각 내부전극과 연결되게 형성되는 외부전극을 형성한 후 600 내지 700℃에서 열처리하는 단계; 및
상기 외부전극의 표면에 도금층을 형성하는 단계를 포함하며,
상기 외부전극의 재질은 니켈(Ni)이나 구리(Cu)가 사용되며, 상기 도금층의 재질은 주석(Sn), 아연(Zn) 및 알루미늄(Al) 중 한 개나 두 개 이상이 혼합되어 사용되는 고압 적층 세라믹 커패시터 제조방법.According to claim 1,
The step of forming the external electrode to be connected to the internal electrode may include: forming external electrodes connected to the internal electrodes at one end or the other end in the longitudinal direction of the fired chip, respectively, and then performing heat treatment at 600 to 700°C; and
Forming a plating layer on the surface of the external electrode,
Nickel (Ni) or copper (Cu) is used as the material of the external electrode, and the material of the plating layer is high pressure using one or a mixture of one or more of tin (Sn), zinc (Zn), and aluminum (Al). A method for manufacturing a multilayer ceramic capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200119271A KR102446721B1 (en) | 2020-09-16 | 2020-09-16 | Method for manufacturing high voltage multi-layer ceramic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200119271A KR102446721B1 (en) | 2020-09-16 | 2020-09-16 | Method for manufacturing high voltage multi-layer ceramic capacitor |
Publications (3)
Publication Number | Publication Date |
---|---|
KR20220036725A KR20220036725A (en) | 2022-03-23 |
KR102446721B1 true KR102446721B1 (en) | 2022-09-26 |
KR102446721B9 KR102446721B9 (en) | 2023-04-12 |
Family
ID=80963719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200119271A KR102446721B1 (en) | 2020-09-16 | 2020-09-16 | Method for manufacturing high voltage multi-layer ceramic capacitor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102446721B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225715A (en) * | 2011-03-09 | 2013-10-31 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and method of manufacturing the same |
KR102098869B1 (en) * | 2015-07-17 | 2020-04-08 | 티디케이 일렉트로닉스 아게 | Dielectric composition, dielectric element, electronic component and multilayer electronic component |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101731452B1 (en) | 2015-08-26 | 2017-04-28 | 삼화콘덴서공업주식회사 | Multi layer ceramic capacitor for high voltage and manufacturing method thereof |
JP6745700B2 (en) * | 2016-10-17 | 2020-08-26 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method thereof |
KR102106974B1 (en) * | 2018-07-20 | 2020-05-06 | 삼화콘덴서공업 주식회사 | Method for manufacturing dielectirc ceramic composition using rare earth glass frit |
-
2020
- 2020-09-16 KR KR1020200119271A patent/KR102446721B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013225715A (en) * | 2011-03-09 | 2013-10-31 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic capacitor and method of manufacturing the same |
KR102098869B1 (en) * | 2015-07-17 | 2020-04-08 | 티디케이 일렉트로닉스 아게 | Dielectric composition, dielectric element, electronic component and multilayer electronic component |
Also Published As
Publication number | Publication date |
---|---|
KR102446721B9 (en) | 2023-04-12 |
KR20220036725A (en) | 2022-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6812477B2 (en) | Multilayer ceramic capacitors, manufacturing methods for multilayer ceramic capacitors, and mounting boards for multilayer ceramic capacitors | |
KR101946259B1 (en) | Multilayer ceramic electronic component | |
KR101548797B1 (en) | A multilayer ceramic capacitor and a method for manufactuaring the same | |
KR102388227B1 (en) | Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor | |
KR101670137B1 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
KR101952843B1 (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component | |
JP7348890B2 (en) | Ceramic electronic components and their manufacturing method | |
CN109326442A (en) | Multilayer ceramic capacitor and its manufacturing method | |
EP1536438B1 (en) | Multilayer ceramic capacitor | |
KR20120133697A (en) | Multilayer ceramic electronic component | |
JP6515758B2 (en) | Multilayer electronic parts | |
KR20140081568A (en) | Multilayered ceramic electronic component | |
KR20120133716A (en) | Multilayer ceramic capacitor | |
KR20130023612A (en) | Multi-layered ceramic electronic parts | |
JP2018032788A (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
JP2019201134A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
KR101197787B1 (en) | A Multi-Layered Ceramic Capacitor and a manufacturing method thereof | |
JP2007173480A (en) | Laminated electronic component and its manufacturing method | |
JP2012169620A (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
JP2018117051A (en) | Multilayer ceramic capacitor | |
JP2012190874A (en) | Multilayer ceramic capacitor and manufacturing method therefor | |
JP6449547B2 (en) | Capacitor | |
JP5498973B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
KR102024028B1 (en) | OJ dielectric composition used for nickel electrode | |
KR102446721B1 (en) | Method for manufacturing high voltage multi-layer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] |